JP2830004B2

JP2830004B2 - 液晶ディスプレイ装置

Info

Publication number: JP2830004B2
Application number: JP1024512A
Authority: JP
Inventors: 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-02-02
Filing date: 1989-02-02
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH02204718A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状
に配置して画像の表示を行う液晶ディスプレイ装置に関
する。

〔発明の概要〕

本発明は液晶ディスプレイ装置に関し、画像信号の供
給される第１の信号線の電位を画像信号の極性反転のタ
イミングでその中間電位にプリチャージすることによっ
て、画像信号を印加するスイッチング素子等の負担を軽
減し、良好な画像の表示が行われるようにしたものであ
る。

〔従来の技術〕

例えば液晶を用いてテレビ画像を表示することが提案
（特開昭59−220793号公報等参照）されている。

すなわち第３図において、（１）はテレビの映像信号
が供給される入力端子で、この入力端子（１）からの信
号がそれぞれ例えばＮチャンネルFETからなるスイッチ
ング素子M₁,M₂・・・Mmを通じて垂直（Ｙ軸）方向のラ
インL₁,L₂・・・Lmに供給される。なおｍは水平（Ｘ
軸）方向の画素数に相当する数である。さらにｍ段のシ
フトレジスタ（２）が設けられ、このシフトレジスタ
（２）に水平周波数のｍ倍のクロック信号Φ_1H,Φ_2Hが
供給され、このシフトレジスタ（２）の各出力端子から
のクロック信号Φ_1H,Φ_2Hによって順次走査される駆動
パルス信号φ_H1,φ_H2・・・φ_Hmがスイッチング素子M₁
〜Mmの各制御端子に供給される。なおシフトレジスタ
（２）には低電位（V_SS）と高電位（V_DD）が供給され、
この２つの電位の駆動パルスが形成される。

また各ラインL₁〜Lmにそれぞれ例えばＮチャンネルFE
Tからなるスイッチング素子M₁₁,M₂₁・・・M_n1,M₁₂,M₂₂
・・・M_n2,・・・M_1m,M_2m・・・Mnmの一端が接続され
る。なおｎは水平走査線数に相当する数である。このス
イッチング素子M₁₁〜Mnmの他端がそれぞれ液晶セルC₁₁,
C₂₁・・・Cnmを通じてターゲット端子（３）に接続され
る。

さらにｎ段のシフトレジスタ（４）が設けられ、この
シフトレジスタ（４）に水平周波数のクロック信号
Φ_1V,Φ_2Vが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号Φ_1V,Φ_2Vによって順次走
査される駆動パルス信号φ_V1,φ_V2・・・φ_Vnが、水平
（Ｘ軸）方向のゲート線G₁,G₂・・・Gnを通じてスイッ
チング素子M₁₁〜MnmのＸ軸方向の各列（M₁₁〜M_1m），
（M₂₁〜M_2m）・・・（M_n1〜Mnm）ごとの制御端子にそれ
ぞれ供給される。なお、シフトレジスタ（４）にもシフ
トレジスタ（２）と同様にV_SSとV_DDが供給される。

すなわちこの回路において、シフトレジスタ（２），
（４）には第４図A,Bに示すようなクロック信号Φ_1H,Φ
_2H,Φ_1V,Φ_2Vが供給される。そしてシフトレジスタ
（２）からは同図Ｃに示すように各画素期間ごとにφ_H1
〜φ_Hmが出力され、シフトレジスタ（４）からは同図Ｄ
に示すように１水平期間ごとにφ_V1〜φ_Vnが出力され
る。さらに入力端子（１）には同図Ｅに示すような信号
が供給される。

そしてφ_V1,φ_H1が出力されているときは、スイッチ
ング素子M₁とM₁₁〜M_1mがオンされ、入力端子（１）→M₁
→L₁→M₁₁→C₁₁→ターゲット端子（３）の電流路が形成
されて液晶セルC₁₁に入力端子（１）に供給された信号
とターゲット端子（３）との電位差が供給される。この
ためこのセルC₁₁の容量分に、１番目の画素の信号によ
る電位差に相当する電荷がサンプルホールドされる。こ
の電荷量に対応して液晶の光透過率が変化される。これ
と同様のことがセルC₁₂〜Cnmについて順次行われ、さら
に次のフィールドの信号が供給された時点で各セルC₁₁
〜Cnmの電荷量が書き換えられる。

このようにして、映像信号の各画素に対応して液晶セ
ルC₁₁〜Cnmの光透過率が変化され、これが順次繰り返さ
れてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその信頼
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。また液晶ディスプレイ装置において
は表示の垂直方向のシューティング等を防止する目的で
信号を１水平期間ごとに反転することが行われている。
すなわち入力端子（１）には第４図Ｅに示すように１水
平期間ごとに反転されると共に１フィールドまたは１フ
レームごとに反転された信号が供給される。

〔発明が解決しようとする課題〕

ところが上述の装置において、上述のように１水平期
間ごとの極性反転が行われていると、例えば表示画像が
全白（または全黒）の場合に、入力端子（１）に供給さ
れる映像信号は第５図Ａに示すようにターゲット電圧に
対して白（または黒）のレベルVpが１水平期間ごとに極
性反転されたものになっている。

これに対して同図Ｂに示すような駆動パルス信号φ_H1
〜φ_Hmでスイッチング素子M₁〜Mmがオンされると、各ラ
インL₁〜Lmの電位は同図Ｃに示すように変化されること
になり、すなわち各ラインL₁〜Lmの電位はパルス信号φ
_H1〜φ_Hmの１パルス期間に2Vp変化されることになる。

そしてこの場合に、パルス信号φ_H1〜φ_Hmの１パルス
期間は、１水平期間の有効画面期間をｍ分の１にした極
めて短い時間であり、このような短い期間に2Vpの電圧
変化を行うためにはスイッチング素子M₁〜Mmのオン抵抗
が低くなければならず、各素子のサイズを大きくする必
要があった。

しかしながらこのような素子のサイズを大きくするこ
とは、素子をオンチップ化する場合にチップ面積が増大
するだけでなく、関連する水平走査回路（シフトレジス
タ（２））等の設計上の制約も厳しくするものである。

またスイッチング素子M₁〜Mmのサイズを不充分なもの
とした場合には、各ラインL₁〜Lmの信号電位が充分に立
ち上がらず、液晶セルの電荷量の書き換えが不充分にな
って、表示画像のコントラストが低下されるなど、画質
が極めて劣化されてしまう問題点があった。

この出願はこのような点に鑑みてなされたものであ
る。

〔課題を解決するための手段〕

本発明は、垂直方向に平行に配設された複数の第１の
信号線L₁〜L_mと、水平方向に平行に配設された複数の第
２の信号線G₁〜G_nと、これら第１および第２の信号線の
各交点にそれぞれ選択素子M₁₁〜M_nmを介して設けられた
液晶セルC₁₁〜C_nmと、上記第２の信号線を順次走査して
１行分の画素を選択するシフトレジスタ（４）と、上記
第１の信号線に対して画像信号（入力端子（１））をサ
ンプリングして選択された上記１行分の画素に画像信号
を順次書き込むシフトレジスタ（２）およびスイッチン
グ素子M₁〜M_mとが形成された基板を有する液晶ディスプ
レイ装置において、上記第１の信号線に供給される画像
信号の極性を所定期間ごとに反転する手段（第４図）
と、上記画像信号の非有効期間（H_BLK）に、画像信号を
上記第１の信号線に供給するラインとは別ライン（例え
ばターゲット端子（３））から、上記第１の信号線の電
位を上記画像信号の任意の中間電位にプリチャージする
手段M_R1〜M_Rmとを有することを特徴とする液晶ディスプ
レイ装置である。

〔作用〕

これによれば、信号線の電位を映像信号の反転ごとに
その中間電位にプリチャージすることによって、信号の
変化される幅が小さくされ、スイッチング素子にかかる
負担が小さくされて、小さい素子サイズでも表示画像の
画質の劣化を防止することができる。

〔実施例〕

第１図は従来例と同様の単一の液晶ディスプレイ装置
の構成を示し、この図において、上述の垂直（Ｙ軸）方
向のラインL₁〜Lmの下端部にそれぞれスイッチング素子
M_R1,M_R2……M_Rmが設けられ、これらの素子M_R1〜M_Rmを介
してターゲット端子（３）が接続されると共に、これら
の素子M_R1〜M_Rmの各制御端子が水平ブランキングパルス
H_BLKの供給されるリセット端子（５）に接続される。他
の構成は従来の技術の装置と同様にされる。

そしてこの装置において、例えば第２図Ａに示すよう
な全白（または全黒）の映像信号が入力端子（１）に供
給され、同図Ｂに示すような駆動パルス信号φ_H1〜φ_Hm
でスイッチング素子M₁〜Mmがオンされた場合に、リセッ
ト端子（５）には同図Ｃに示すような水平ブランキング
パルスH_BLKが供給され、これによってスイッチング素子
M_R1〜M_Rmがオンされる。

このため各ラインL₁〜L_mの電位は、各水平ブランキン
グパルスH_BLKの期間にターゲット電圧にプリチャージさ
れ、さらに駆動パルス信号φ_H1〜φ_Hmの期間にこのター
ゲット電圧から映像信号の電位に変化される。

従ってこの装置において、パルス信号φ_H1〜φ_Hmの１
パルス期間に変化される信号は最大Vpとなり、従来の装
置の1/2にすることができる。

このため小さい素子のサイズでも液晶セルの電荷量の
書き換えを充分に行うことができ、表示画像のコントラ
ストの低下等による画質の劣化を防止することができ
る。

さらに素子サイズの増大によるチップ面積の増加や、
設計上の制約が生じることもない。

こうしてこの装置によれば、信号線の電位を映像信号
の反転ごとにその中間電位にプリチャージすることによ
って、信号の変化される幅が小さくされ、スイッチング
素子にかかる負担が小さくされて、小さい素子サイズで
も表示画像の画質の劣化を防止することができるもので
ある。

なお上述の装置においてスイッチング素子は図示のよ
うなNMOS素子に限らずPMOSあるいはCMOS素子でもよい。

またリセット端子（５）に供給される信号も水平ブラ
ンキングパルスに限らず映像信号の非有効期間の信号で
あればいずれでもよい。

さらにプリチャージを行う電圧はターゲット電圧に限
らず、映像信号の任意の中間電位を用いることができ
る。

〔発明の効果〕

この発明によれば、信号線の電位を映像信号の反転ご
とにその中間電位にプリチャージすることによって、信
号の変化される幅が小さくされ、スイッチング素子にか
かる負担が小さくされて、小さい素子サイズでも表示画
像の画質の劣化を防止することができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図はその説明のた
め図、第３図〜第５図は従来の装置の説明のための図で
ある。 L₁〜Lmは垂直信号線、G₁〜Gnはゲート線、M₁〜Mm,M_R1〜
M_Rm,M₁₁〜Mnmはスイッチング素子、C₁₁〜Cnmは液晶セ
ル、（１）は入力端子、（２）（４）はシフトレジス
タ、（３）はターゲット端子、（５）はリセット端子で
ある。

Claims

(57)【特許請求の範囲】

【請求項１】垂直方向に平行に配設された複数の第１の
信号線と、水平方向に平行に配設された複数の第２の信
号線と、これら第１および第２の信号線の各交点にそれぞれ選択
素子を介して設けられた液晶セルと、上記第２の信号線を順次走査して１行分の画素を選択す
るシフトレジスタと、上記第１の信号線に対して画像信号をサンプリングして
選択された上記１行分の画素に画像信号を順次書き込む
シフトレジスタおよびスイッチング素子とが形成された基板を有する液晶ディスプレイ装置におい
て、上記第１の信号線に供給される画像信号の極性を所定期
間ごとに反転する手段と、上記画像信号の非有効期間に、画像信号を上記第１の信
号線に供給するラインとは別ラインから、上記第１の信
号線の電位を上記画像信号の任意の中間電位にプリチャ
ージする手段とを有することを特徴とする液晶ディスプレイ装置。