JP2005070298A - 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法 - Google Patents

Abstract

【課題】画像表示装置の高精細化による信号線の負荷容量増大、その駆動クロックの高速化によって、信号線への十分なプリチャージが困難になってきている。
【解決手段】ブランキング期間１ＨＢを除く１Ｈ期間であるライン表示期間中に、ＲＧＢの画素データパルス６１Ｂ〜６１Ｒが、それぞれ対応する信号線に色ごとに順次供給されて１つの画素ラインの色表示が行われる。信号線のそれぞれに接続されたセレクトスイッチの制御回路は、ＲＧＢの１色を表示させるときの信号線へのデータ供給の許可パルス６３Ｂ〜６３Ｒをセレクトスイッチに印加し、この印加の期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間Ｔ２またはＴ３より短い時間幅のプリチャージ許可パルス６２Ｇまたは６２Ｒでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。
【選択図】図５

Description

本発明は、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に３原色の画素データを順次信号線に供給する際に当該信号線を所定電位で予めプリチャージする画像表示装置、プリチャージ機能を有する画像表示パネル、および、その駆動方法に関する。

たとえば液晶ディスプレイなどの固定画素を有する画像表示装置は、よく知られているように、その有効画素部で、複数の画素回路（以下、単に画素という）がマトリックス状に配列され、かつ所定の配列で３原色が各画素に割り当てられている。
液晶ディスプレイの各画素は、とくに図示しないが、画素セレクト素子としての薄膜トランジスタ（ＴＦＴ；thin film transistor）と、ＴＦＴのドレイン電極（またはソース電極）に画素電極が接続された液晶セルと、ＴＦＴのドレイン電極に一方の電極が接続された保持容量とから構成されている。
これら画素の各々に対して、画素行（以下、画素ラインともいう）の画素配列方向に沿って走査線が配線され、画素列の画素配列方向に沿ってデータ線と称される信号線が配線されている。各画素のＴＦＴのゲート電極が各画素行を単位として同一の走査線に接続され、そのソース電極（または、ドレイン電極）が各画素列を単位として同一の信号線に接続されている。

このような液晶ディスプレイなどの画像表示装置は年々高精細化が進み、それにともなって走査線および信号線の負荷容量が増大している。
また、現行のＮＴＳＣ(National Television System Committee)方式の映像信号は１フィールドが６０Ｈｚの周波数（時間にして約１６．７ｍｓ）、１フレームが３０Ｈｚの周波数（時間にして約３３．３ｍｓ）と、その画面表示期間が決められている。したがって、高精細化にともなって画素ラインの数が増えると、１画素ラインの表示に割り当てられる時間が短くなる。この１画素ラインの表示期間は、ＮＴＳＣ映像信号フォーマットでいう１水平走査（１Ｈ）期間のうち、先頭部分の水平ブランキング期間を除く期間である。

高精細の画像表示装置では、有効画素部の画素群を３原色の色ごとに順に繰り返し表示する場合、ライン表示期間が短いことと、前述した信号線の負荷容量の増大とによって、決められた時間内に画素データの書き込みが十分でなく、予定していた輝度の色表現ができない不都合が生じている。
とくに、液晶ディスプレイでは、液晶層に同じ向きの電界を長時間印加すると液晶層が劣化することがあり、これを防止する観点から、１画素ラインごとに画素データの極性を反転する駆動方法が一般化している。そのため、液晶ディスプレイでは平均すると、信号線電位を画素データの約２倍変化させる必要があり、その大きな電位差を変化させるのに時間がかかることから、高精細化にともなう画素データの書き込み不足が顕著になってきている。

図７に、画素データを信号線に書き込むためのパルスの波形を示す。ここで、図７（Ａ）は解像度が低い液晶ディスプレイの書き込みパルス波形図、図７（Ｂ）は解像度が高い液晶ディスプレイの書き込みパルス波形図である。
ディスプレイの解像度が低い場合、信号線へのデータ供給の許可パルスＰｗ１の時間幅（持続時間(time duration)）は、たとえば１２μｓと比較的長い。この許可パルスＰｗ１の立ち上がりの時間から信号線に画素データが印加され、そのときから信号線の電位１００が上がり始め、信号線の負荷容量により決まるＣＲ時定数に応じて所望の電位にまで達する。この信号線の充電に要する時間Ｔｐｃはパルス時間幅（１２μｓ）に比べて十分小さい。

ところが、ディスプレイの解像度が高くなると、前述したように負荷容量が急激に増大し配線のＣＲ時定数が高くなるため、図７（Ａ）に示す信号線電位１００Ａまたは１００Ｂのように、負荷容量に応じて波形がなまり、所定の書き込み時間内に、所定の書込み電位まで信号線電位が到達できず、つまり信号線に電荷が十分チャージできない事態が生じる。
加えて、図７（Ｂ）に示すように、書き込み時間自体が、たとえば５μｓと短くなることから、仮に負荷容量が余り増大しない場合でも信号線への十分な電荷のチャージは困難になる。

このような書き込み不足を解消するために、画素データの書き込みに先立って、信号線電位を予め中間電位にまで持ち上げる信号線のプリチャージ技術が知られている（たとえば、特許文献１および２参照）。
この信号線のプリチャージ技術を採用すると、図７（Ｃ）に示すように、信号線へのデータ供給の許可パルスＰｗ２の立ち上がり開始点で、予め行ったプリチャージ（波形１０１）によって信号線電位１０２がある中間電位まで到達できていれば、短い許可パルス時間内に信号線電位１０２を所望の電位まで到達させることが可能となる。

プリチャージ波形は、図７（Ｃ）では便宜上、画素データによる信号線充電時に重ねて描いているが、上記特許文献１および２に記載されているように、信号線のプリチャージは１水平走査期間（１Ｈ）の先頭部分に位置する水平ブランキング期間で行われることが多い。上記したディスプレイの高精細化にともなう書き込み時間の短縮は、１画素ラインの画素数の増大に加え、駆動クロック周波数が高くなるため生じることから、水平ブランキング期間も短くなって十分なプリチャージ時間の余裕がなくなることがある。また、信号線にプリチャージすべき電荷量も増えるため、このような水平ブランキング期間でのプリチャージは難しい状況になってきている。したがって、現実的には、高精細なディスプレイで図７（Ｃ）に示すようなプリチャージの効果が十分得られないという実情がある。

より詳細な例で図８を用いて説明すると、画素数がたとえば４８０×３２０以下の低解像度液晶表示装置では、図８（Ａ）に示すように、有効画素領域１１０の一端に配置された水平駆動回路１１１内とは別に、信号線１１３の反対側にプリチャージ回路１１２を設けている。水平駆動回路１１１に画素データの出力を制御するセレクトスイッチとしてのＣＭＯＳトランスファゲートＴＧ１が信号線１１３ごとに設けられている。同様に、プリチャージ回路１１２にもＣＭＯＳトランスファゲートＴＧ２を設け、このＣＭＯＳトランスファゲートＴＧ２によってプリチャージ電圧の供給制御を行っている。
図８（Ｂ）に２つのＣＭＯＳトランスファゲートの詳細を示す。ディスプレイの水平駆動時に、プリチャージ回路のＣＭＯＳトランスファゲートＡＧ２から信号線のプリチャージ信号ＳＰＣが有効画素部の信号線１１３に印加され、その後、水平駆動回路側のＣＭＯＳトランスファゲートＴＧ１から画素データ信号ＳＤＴが有効画素部の信号線１１３に入力される。

しかし、画素数がたとえば６４０×４８０のＶＧＡ相当以上の高解像度液晶表示装置では、前述したように、装置を駆動する駆動周波数が高くなるとともに、表示装置の配線の負荷容量が増大することから、所定の書込み時間に信号線電位が予定している中間電位まで到達しなくなり、書き込み不足が生じ、その結果、鮮明な映像が得られなくなる。
その場合、安定したプリチャージを行うために、ＣＭＯＳトランスファゲートＴＧ２の素子サイズを増大させなければならず、プリチャージ回路の占める面積が増大する。加えて信号線１１３のインピーダンスを下げる必要があり、配線幅を太くしなければならないなどの理由により、同様に、プリチャージのための配線の基板内面積占有率が増大するという問題が発生する。また、一括プリチャージでは高いプリチャージ能力が要求されることから、図９に全体のブロック図で示すように水平駆動回路（ＨＤＲＶ）１１１とプリチャージ回路（ＰＣＨ）１１２を分けて配置するか、あるいは、２つの水平駆動回路の一方をプリチャージ機能付としなければならず、プリチャージ回路のエリアペナルティの増大が問題となる。

さらに、３原色の色ごとにプリチャージすべき最低限の電荷量も異なることがあるが、そのような場合、水平ブランキング期間での一括プリチャージでは無駄なプリチャージが一部の色で行われてしまうという問題も生じている。
特開平１０−０１１０３２号公報 特開２００３−１７７７２０号公報

本発明が解決しようとする第１の課題は、画像表示装置の高精細化によって、駆動クロックが高速化し、信号線に画素データを供給する時間が短くなり、また、信号線負荷容量が増大するなどの原因で信号線への十分なプリチャージが困難になってきていることである。また、第２の課題は、３原色のあるいはラインごとの一括プリチャージでは高いプリチャージ能力が要求され、プリチャージ回路の規模が増大してエリアペナルティが大きく、また、無駄な電力消費が生じていることである。

本発明にかかる画像表示装置は、所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データが、それぞれ対応する信号線に色ごとに順次供給されて１つの画素ラインの色表示が行われる画像表示装置であって、前記信号線のそれぞれにセレクトスイッチが接続され、前記セレクトスイッチにプリチャージの制御回路が接続され、前記プリチャージの制御回路は、前記ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。

好適に、前記プリチャージの制御回路は、前記ライン表示期間内で前記データ供給の許可パルスの持続時間が短い、より後に表示する色ほど前記プリチャージ許可パルスの時間幅または数を変えてプリチャージの時間を長くする。
また、好適に、前記プリチャージの制御回路は、前記ライン表示期間内で最初に表示させる色に対応する信号線に対し、１水平走査期間の先頭部分に位置するブランキング期間で前記プリチャージ用のプリチャージ許可パルスを供給する。

本発明にかかる画像表示パネルは、所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データが、それぞれ対応する信号線に色ごとに順次供給されて１つの画素ラインの色表示が行われる画像表示パネルであって、前記画像表示パネル内にプリチャージの制御回路が設けられ、前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、前記ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。

本発明にかかるパネル駆動装置は、所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続されている画像表示パネルに対し、画素ラインごとの駆動時に、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データを、それぞれ対応する信号線に色ごとに順次供給するパネル駆動装置であって、前記パネル駆動装置にプリチャージの制御回路を内蔵し、前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、前記ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。

本発明にかかる画像表示パネルの駆動方法は、所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、前記信号線のそれぞれにセレクトスイッチが接続されている画像表示パネルに対し、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データを、それぞれ対応する信号線に色ごとに順次供給して画素ラインごとの色表示を駆動する画像表示パネルの駆動方法であって、ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする。

本発明での動作を、以下、ＢＧＲの順で色表示する画像表示装置を例に述べる。
あるラインが選択され、その１水平走査期間のブランキング期間が終了しライン表示期間になると、この表示対象の画素ラインを構成する画素のうち、３原色の１色、たとえば「青（Ｂ）」の画素が接続された信号線にデータ供給を許可する許可パルスがプリチャージの制御回路から、当該信号線に接続されたセレクトスイッチに印加される。これにより、「Ｂ」の画素データがたとえば３本に１本の割合で信号線に供給され、色表示に供せられる。このＢデータ供給の許可パルスの印加途中で、かつ、つぎの「緑（Ｇ）」のデータ供給の前のタイミングで、Ｇデータ供給予定の信号線に対しプリチャージが行われる。つまり、Ｇ画素が接続された信号線のセレクトスイッチにプリチャージ許可パルスが印加される。このプリチャージ許可パルスの時間幅は、Ｇ画素データパルスより短いため、このプリチャージによって信号線に中間電位が設定される。その後、Ｇデータ供給の許可パルスが印加され、「Ｇ」の画素データが３本に１本の割合で信号線に供給され、色表示に供せられる。
以下、同様に、Ｇデータ供給の許可期間に「赤（Ｒ）」のプリチャージが行われる。なお、最初のＢデータ供給の許可期間にも「Ｒ」のプリチャージを行ってもよく、この場合、後に表示される色ほどプリチャージ時間が長くなり、あるいはプリチャージ量が大きくなる。
このようなライン表示が繰り返されて１画面の映像表示が終了する。

本発明の画像表示装置、画像表示パネル、パネル駆動装置、および、画像表示パネルの駆動方法では、液晶表示装置の高解像度化あるいは高精細化が進んでも、色表示の際の動作不良や画質劣化が起きにくいという利点がある。また、短い時間幅のパルス駆動であるため、一括プリチャージに比較すると無駄な電力消費が少ない。とくに色ごとに必要なプリチャージ量を設定できるので、この点でも電力的に無駄がない。したがって、プリチャージの制御回路の面積、規模を必要最小限にできる。

本発明は、いわゆる線順次駆動、点順次駆動のいずれにも適用できる。ここでは、線順次駆動の一種であり、一度に水平駆動する配線数をマルチプレックス制御により減らした、いわゆるマルチプレックス方式（あるいはセレクタ方式ともいう）を例として、本発明の実施の形態を説明する。ここで、「線順次」とは「１画素ラインの表示期間内にＲＧＢの色ごとに１度ずつ色表示を行う水平駆動方式」をいい、「点順次」とは「１画素ラインの表示期間内にＲＧＢの色表示を順次に、かつ画素ごとに繰り返し行う水平駆動方式」をいう。

図１は、本実施の形態にかかる液晶表示装置の構成例を示すブロック図である。
液晶表示装置１は、図１に示すように、有効画素部２、垂直駆動回路（ＶＤＲＶ）３、およびプリチャージ回路を内蔵した水平駆動回路（ＨＤＲＶ＆ＰＣＨ）４を有している。この水平駆動回路４内のプリチャージ回路（ＰＣＨ）の構成が本実施の形態の大きな特徴の一つである。

有効画素部２で、複数の画素（以下、画素回路という）２１がマトリックス状に配列されている。各画素回路２１は、画素セレクト素子としての薄膜トランジスタ（ＴＦＴ；thin film transistor）ＴＦＴ２１と、ＴＦＴ２１のドレイン電極（またはソース電極）に画素電極が接続された液晶セルＬＣ２１と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量Ｃｓ２１とにより構成されている。
これら画素回路２１の各々に対して、走査線５−１〜５−ｍが行ごとにその画素配列方向に沿って配線され、信号線６−１〜６−ｎが列ごとにその画素配列方向に沿って配線されている。
各画素回路２１のＴＦＴ２１のゲート電極は、行単位で決められた走査線５−１〜５−ｍのいずれかに接続されている。また、各画素回路２１のＴＦＴ２１のソース電極（または、ドレイン電極）は、列単位で決められた信号線６−１〜６−ｎのいずれかに接続されている。
さらに、一般的な液晶表示装置と同様、保持容量配線Ｃｓを独立に配線し、この保持容量配線Ｃｓと画素電極との間に保持容量Ｃｓ２１が形成されている。保持容量配線Ｃｓに、コモン電圧Ｖｃｏｍと同相の水平方向駆動パルスＣＳが入力される。
各画素回路２１の液晶セルＬＣ２１の他方の電極（共通電極）は、１水平走査期間（１Ｈ）ごとに極性が反転するコモン電圧Ｖｃｏｍの供給ライン７に接続されている。

各走査線５−１〜５−ｍは、垂直駆動回路３により駆動され、各信号線６−１〜６−ｎは水平駆動回路４により駆動される。

垂直駆動回路３は、１フィールド期間ごとに垂直方向（列方向）に走査して走査線５−１〜５−ｍに接続された画素回路２１を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路３から走査線５−１に対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、走査線５−２に対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、走査線５−３，…，５−ｍ対して走査パルスＳＰ３（，…，ＳＰｍ）が順に与えられる。

水平駆動回路４は、図示しないクロックジェネレータにより供給されるセレクト信号のパルスをレベルシフトする回路であり、この動作によって入力される映像信号を線順次で各画素回路に書き込みを行う。また、その内蔵のプリチャージ回路は、線順次駆動時のＲＧＢの色表示のために信号線６−１〜６−ｎを予め所定の電位にプリチャージする回路である。

図２は、このプリチャージ機能付き水平駆動回路４のマルチプレクサ構成のセレクタの回路図である。このセレクタは、各信号線に画素データまたはプリチャージ電圧の供給許可を、制御回路からの制御信号に基づいて制御する回路である。
図２に示すセレクタ３０は、画素データの供給許可を制御する第１のセレクトスイッチ回路部３０Ａと、プリチャージ電圧Ｖｐｃの供給許可を制御する第２のセレクトスイッチ回路部３０Ｂとに大別される。
第１のセレクトスイッチ回路部３０Ａは、セレクトスイッチ３１−Ｒ，３１−Ｇ，３１−Ｂ、…、３４−Ｒ，３４−Ｇ，３４−Ｂ（、…、３ｎ−Ｒ，３ｎ−Ｇ，３ｎ−Ｂ）を有する。第１のセレクトスイッチ回路部３０Ａは、制御回路４０から入力された制御信号Ｓ４０Ａにより各セレクトスイッチをオンまたオフし、画素回路２１に書き込むデータ信号ＳＤＴ１〜ＳＤＴ４（，…）を選択し、各信号線６−１〜６−ｎに供給して、映像を描いている。

この液晶表示装置で、色の３原色データであるＲ（赤）データ、Ｇ（緑）データ、およびＢ（青）データが各信号線に順次に供給される。具体的に、まずＢデータを信号線６−１〜６−ｎのうち３本に１本割合で、選択ラインのＢ画素が接続された信号線に供給し、つぎに、Ｇデータを、同様にして選択ラインのＧ画素が接続された信号線に供給し、最後に、Ｒデータを、同様にして選択ラインのＲ画素が接続された信号線に供給して、各画素回路２１にＲＧＢデータを書き込み、映像を描く。なお、ここでは１画素に１色の表示としているが、ＲＧＢで１つの画素として定義してもよい。この場合、各信号線６−１〜６−ｎに対しては、それぞれ３つのセレクトスイッチが接続されることとなる。
図２は、Ｂ対応のセレクトスイッチ３１−Ｂ〜３４−Ｂのみがオンされている状態を示している。Ｂデータの書き込みが終了すると、Ｇ対応のセレクトスイッチ３１−Ｇ〜３４−ＧのみをオンさせてＧデータを書き込む。Ｇデータの書き込みが終了すると、Ｒ対応のセレクトスイッチ３１−Ｒ〜３４−ＲのみをオンさせてＲデータを書き込む。なお、ＲＧＢの配列およびデータ書き込みの順位は任意である。

一方、プリチャージ用の第２のセレクトスイッチ回路部３０Ｂは、第１のセレクトスイッチ回路部３０Ａと同数のセレクトスイッチ５１−Ｒ，５１−Ｇ，５１−Ｂ、…、５４−Ｒ，５４−Ｇ，５４−Ｂ（、…、５ｎ−Ｒ，５ｎ−Ｇ，５ｎ−Ｂ）を有している。これらのセレクトスイッチは、第１のセレクトスイッチ回路部３０Ａの１つのセレクトスイッチと並列に各信号線に対し接続されている。つまり、最初の３列では、セレクトスイッチ３１−Ｒと５１−Ｒ、３１−Ｇと５１−Ｇ、３１−Ｂと５１−Ｂが、それぞれ対となって信号線に接続されている。他の列でも同様な接続関係が繰り返されている。セレクトスイッチ５１−Ｒ〜５４−Ｂの信号線と反対側の端子はプリチャージ電圧Ｖｐｃの供給線に共通に接続されている。
第２のセレクトスイッチ回路部３０Ｂは、制御回路４０から入力された制御信号Ｓ４０Ｂにより各セレクトスイッチをオンまたオフし、プリチャージ電圧Ｖｐｃを供給すべき各信号線６−１〜６−ｎを選択し、また、そのプリチャージ電荷量（プリチャージ電圧Ｖｐｃが一定の場合は、プリチャージ時間）を制御する。

図３に、より具体的な回路例を、プリチャージ用の第２のセレクトスイッチ回路部３０Ｂを例として示す。また、１つのセレクトスイッチの拡大図を図４（Ａ）に示す。なお、画素データ供給用の第１のセレクトスイッチ３０Ａの構成が図３と異なる点は、各セレクトスイッチの一方端子が全て共通ではなく、ＲＧＢごとに共通化されて画素データ信号ＳＤＴ１〜ＳＤＴ４の供給線に接続されていることで（図２参照）、スイッチ構成自体は同じであることから、ここでの説明は省略する。
図２に示すセレクトスイッチ５１−Ｒ，５１−Ｇ，５１−Ｂ、…、５４−Ｒ，５４−Ｇ，５４−Ｂ（、…、５ｎ−Ｒ，５ｎ−Ｇ，５ｎ−Ｂ）のそれぞれは、図４（Ａ）に示すように、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタ５ＰとｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタ５Ｎのソース（「Ｓ」）同士、ドレイン（「Ｄ」）同士を接続したトランスファゲートＴＭＧ−Ｒ，ＴＭＧ−ＧまたはＴＭＧ−Ｂ（図４（Ａ）ではＴＭＧと一括して表記）により構成される。
なお、ＣＭＯＳ構成としない場合、セレクトスイッチを図４（Ｂ）に示す１つのＮＭＯＳトランジスタで構成させることも可能である。

各トランスファゲートは相補的レベルをとるセレクト信号ＳＥＬ１，ＸＳＥＬ１、ＳＥＬ２，ＸＳＥＬ２、ＳＥＬ３，ＸＳＥＬ３によりそれぞれ導通制御される。これらのセレクト信号の集合が制御信号Ｓ４０Ｂとなる。
具体的に、Ｒデータ用セレクトスイッチ５１−Ｒ〜５４−Ｒを構成するトランスファゲートＴＭＧ−Ｒはセレクト信号ＳＥＬ１，ＸＳＥＬ１により導通制御される。Ｇデータ用セレクトスイッチ５１−Ｇ〜５４−Ｇを構成するトランスファゲートＴＭＧ−Ｇはセレクト信号ＳＥＬ２，ＸＳＥＬ２により導通制御される。Ｂデータ用セレクトスイッチ５１−Ｂ〜５４−Ｂを構成するトランスファゲートＴＭＧ−Ｂはセレクト信号ＳＥＬ３，ＸＳＥＬ３により導通制御される。

このような構成にすることにより、マルチプレックス方式で信号線に画素データを供給するときに用いるセレクトスイッチと、プリチャージ用のセレクトスイッチとを近接して設けることができ、そのため画像表示パネルの駆動装置（たとえば、駆動ＩＣ）内でトランジスタのスイッチング特性が揃って、タイミング制御が正確にできるという利点がある。

つぎに、プリチャージ動作を、図５に示すタイミングチャートを参照して説明する。
図５（Ａ）に示す水平パルス６０としては、たとえば図１に示す水平方向駆動パルスＣＳ、あるいは、画素ラインごとに映像データおよびプリチャージ電圧を反転するためのパルスなどを用いることができる。この水平パルス６０より前の所定時間は、水平走査期間（１Ｈ）内の水平ブランキング期間（１ＨＢ）に対応し、この水平パルス期間がライン表示期間に相当する。

図５（Ｃ）、図５（Ｅ）および図５（Ｇ）に、それぞれ、Ｂ（青）信号の画像データパルス６１Ｂ（パルス時間幅：Ｔ１）、Ｇ（緑）信号の画像データパルス６１Ｇ（パルス時間幅：Ｔ２）、および、Ｒ（赤）信号の画像データパルス６１Ｒ（パルス時間幅：Ｔ３）を示している。線順次では、このように所定の順でＲＧＢ信号の色表示が１画素ラインで１サイクルだけ行われる。
Ｂ，Ｇ，Ｒに対するプリチャージパルスは、各色の画像データパルスの前に示される短い時間の任意の個数のパルス６２Ｂ，６２Ｇおよび６２Ｒで示される。各色のパルスをここでは３個示しているが、その数は任意で、色ごとに異なっていてもよい。Ｂ信号に対するプリチャージパルス６２Ｂの個数は０個、すなわち省略してもよい。Ｂ信号に対するプリチャージパルス６２Ｂの印加は、画像データパルス６１Ｂの印加より前に行う必要があり、同様に、Ｇ信号に対するプリチャージパルス６２Ｇの印加は、画像データパルス６１Ｇの印加より前に行う必要があり、Ｒ信号に対するプリチャージパルス６２Ｒの印加は、画像データパルス６１Ｒの印加より前に行う必要がある。
通常、画像データパルス６１Ｇと６１Ｒの印加は、その直前の色の画像データパルスの印加から余り時間をおかずに行われることから、画像データパルス６１Ｂとプリチャージパルス６２Ｇが時間的に重なり、画像データパルス６１Ｇとプリチャージパルス６２Ｒが時間的に重なっている。一方、最初のＢ信号のプリチャージパルス６２Ｂが存在するときは、場合によって、このパルス６２Ｂが水平ブランキング期間１ＨＢと時間的に重なる。

ここで、図５（Ｂ），（Ｄ）および（Ｆ）に示すパルス６３Ｂ，６３Ｇおよび６３Ｒは、各セレクトスイッチをオンさせるプリチャージ許可パルスであり、そのパルス時間幅が色ごとに異なる。つまり、先頭のプリチャージ許可パルスほど持続時間が長い。前述した高精細ディスプレイの問題点では、配線容量が増大し信号線電位の充電の仕方がゆっくりとなることを説明したが（図７（Ａ）参照）、このような場合、セレクタスイッチが開いている時間が長いほど、より高い電位まで信号線が充電される。つまり、プリチャージ許可パルスの持続時間が長いほどプリチャージが十分となる。その意味で、先頭のＢ信号のプリチャージパルス６２Ｂは不要な場合があり、必要な場合でもプリチャージの時間（または電荷量）を短くできる。また、つぎのＧ信号のプリチャージパルス６２Ｇによるプリチャージの時間（または電荷量）は、そのつぎのＲ信号のプリチャージパルス６２Ｒによるプリチャージの時間（または電荷量）より短く（または少なく）できる。高精細ディスプレイの場合、このように後に表示される色ほど画素データの供給が不十分となるので、それに対応して、プリチャージを後に表示される色ほど強くかけることが望ましい。
図６に、このように後に表示される色ほどプリチャージを強くかける例を示す。なお、プリチャージの程度（電荷量）は、図６に示すパルス数変化で制御するほか、パルス時間幅で制御し、あるいはパルスオン時に供給されるプリチャージ電圧Ｖｐｃの値で制御することもでき、さらには、これらの組み合わせにより制御することもできる。なお、プリチャージ電圧Ｖｐｃが、平均的な画素データ電圧値とほぼ等しい場合、プリチャージ許可パルスの時間幅は、画素データパルスの時間幅より短くすることが望ましい。

このような制御により、図７（Ｃ）に示すように、各信号線の画素データによる電位の上昇幅Ｖ１が低い場合でも、その前のプリチャージによるオフセット電圧値Ｖ２を確実に、あるいは、色に応じて必要な値だけ設定することができ、その結果、所望の明るさで所望の色バランスの映像表示が達成でき、高品質な画像が得られる。
また、図１に示すように、１つの水平駆動回路４でプリチャージ回路を兼用でき、面積を小さくでき製造コストを抑制できる。

なお、上記説明では本発明を画像表示装置に適用した場合を述べたが、図２に示すような構成のプリチャージ回路をＴＦＴ等で構成し、表示パネルに内蔵させた場合、あるいは、図２に示すような構成のプリチャージ回路を、表示パネルを駆動する装置（たとえば、駆動ＩＣ）内に内蔵させた場合の、表示パネルおよび駆動装置に本発明が適用できる。

本発明は、ＬＣＤ(liquid crystal display)、ＤＭＤ(digital micro-mirror device)、あるいは有機ＥＬ素子などの固定画素の画像表示装置のほか、ＣＲＴのようなビーム走査型の画像表示装置に好適に利用できる。また、プリチャージ回路を内蔵した画像表示パネル、あるいは、画像表示パネルの駆動装置にも、本発明が好適に利用できる。

本発明の実施の形態にかかる液晶表示装置の構成例を示すブロック図 プリチャージ機能付き水平駆動回路のセレクタの回路図 プリチャージ用の第２のセレクトスイッチ回路部の、より具体的な回路図 （Ａ）は１つのセレクトスイッチの回路記号図、（Ｂ）はセレクトスイッチの変形例を示す回路記号図 （Ａ）〜（Ｇ）はプリチャージ動作時の各パルスのタイミングチャート （Ａ）〜（Ｄ）はプリチャージ許可パルスの他の例を示すタイミングチャート （Ａ）〜（Ｃ）は背景技術の問題点の説明、および、本発明の効果の説明に用いた信号線に電圧を供給する許可パルスと信号線電位変化の関係を示す図 （Ａ）および（Ｂ）は背景技術の説明に用いた、画素データとプリチャージを信号線の異なる側から行う技術の説明図 先行技術に記載された、水平駆動回路とプリチャージ回路とを分けて配置した画像表示装置のブロック図

符号の説明

１…液晶表示装置、２…有効画素部、３…垂直駆動回路（ＶＤＲＶ）、４…プリチャージ機能付き水平駆動回路（ＨＤＲＶ＆ＰＣＨ）、５Ｐ…ｐＭＯＳトランジスタ、５Ｎ…ｎＭＯＳトランジスタ、５−１〜５−ｍ…走査線、６，６−１〜６−ｎ…信号線、７…Ｖｃｏｍ供給線、２１…画素回路（画素）、３０…セレクタ、３０Ａ…第１のセレクトスイッチ回路部、３０Ｂ…第２のセレクトスイッチ回路部、３１−Ｒ等，５１−Ｒ等（およびＴＭＧ）…セレクトスイッチ（トランスファゲート）、４０…制御回路、６０…水平パルス、６１Ｂ等…画素データパルス、６２Ｂ等…プリチャージ許可パルス、６３Ｂ等…画素データ供給の許可パルス、Ｃｓ…保持容量配線、ＴＦＴ２１…画素セレクト素子、ＬＣ２１…液晶セル、Ｃｓ２１…保持容量

Claims (8)

1. 所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データが、それぞれ対応する信号線に色ごとに順次供給されて１つの画素ラインの色表示が行われる画像表示装置であって、
   前記信号線のそれぞれにセレクトスイッチが接続され、
   前記セレクトスイッチにプリチャージの制御回路が接続され、
   前記プリチャージの制御回路は、前記ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする
   画像表示装置。
2. 前記プリチャージの制御回路は、前記ライン表示期間内で前記データ供給の許可パルスの持続時間が短い、より後に表示する色ほど前記プリチャージ許可パルスの時間幅または数を変えてプリチャージの時間を長くする
   請求項１に記載の画像表示装置。
3. 前記プリチャージの制御回路は、前記ライン表示期間内で最初に表示させる色に対応する信号線に対し、１水平走査期間の先頭部分に位置するブランキング期間で前記プリチャージ用のプリチャージ許可パルスを供給する
   請求項１に記載の画像表示装置。
4. 所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データが、それぞれ対応する信号線に色ごとに順次供給されて１つの画素ラインの色表示が行われる画像表示パネルであって、
   前記画像表示パネル内にプリチャージの制御回路が設けられ、
   前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、前記ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする
   画像表示パネル。
5. 所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続されている画像表示パネルに対し、画素ラインごとの駆動時に、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データを、それぞれ対応する信号線に色ごとに順次供給するパネル駆動装置であって、
   前記パネル駆動装置にプリチャージの制御回路を内蔵し、
   前記プリチャージの制御回路は、前記信号線のそれぞれに接続されたセレクトスイッチに接続され、前記ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする
   パネル駆動装置。
6. 所定の配列で３原色が割り当てられたマトリックス状配置の画素群を有し、当該画素群の列ごとに信号線が接続され、前記信号線のそれぞれにセレクトスイッチが接続されている画像表示パネルに対し、１水平走査期間のブランキング期間を除く期間であるライン表示期間中に、３原色の画素データを、それぞれ対応する信号線に色ごとに順次供給して画素ラインごとの色表示を駆動する画像表示パネルの駆動方法であって、
   ライン表示期間内で３原色の１色を表示させるときの信号線へのデータ供給の許可パルスを、対応する信号線のセレクトスイッチに供給してオンさせ、
   当該データ供給の許可パルスの印加期間中に、同じライン表示期間内で後に表示させる他の色に対応した信号線のセレクトスイッチを、当該他の色の画素データの供給時間より短い時間幅のプリチャージ許可パルスでオンさせて、当該他の色の信号線を予め所定の電位にプリチャージする
   画像表示パネルの駆動方法。
7. 前記ライン表示期間内で前記データ供給の許可パルスの持続時間が短い、より後に表示する色ほど前記プリチャージ許可パルスの時間幅または数を変えてプリチャージの時間を長くする
   請求項６に記載の画像表示パネルの駆動方法。
8. 前記ライン表示期間内で最初に表示させる色に対応する信号線に対し、１水平走査期間の先頭部分に位置するブランキング期間で前記プリチャージ用のプリチャージ許可パルスを供給する
   請求項６に記載の画像表示パネルの駆動方法。
   

Images