JPH04247491A - 液晶表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置の駆動回路に関し、特に大型または高精
細の液晶表示装置での走査線のゲ−ト信号の遅れを簡便
に補償する駆動回路に関する。

【０００２】

【従来の技術】一般にアクティブマトリクス型の液晶表
示装置においてはアクティブマトリクス基板上の走査線
の抵抗による信号遅延の問題が液晶表示装置の大型化に
よる配線長の増大または高精細化による配線幅の減少に
よって大きくなって来ている。

【０００３】図６に従来の液晶表示装置の駆動回路の走
査信号部の詳細図を示す。図６で走査信号の駆動回路は
シフトレジスタ１８、ラッチ１９及びバッファ２１より
構成されている。

【０００４】バッファ２１からの複数のゲ−ト信号が液
晶パネル２２の行方向に供給されると共に液晶パネル２
２の列方向に信号駆動回路２３からの複数の画像信号５
が給電されている。

【０００５】シフトレジスタ１８に水平同期信号１、ス
タ−ト信号２４及びシフトクロック２５が印加されてい
る。

【０００６】ラッチ１９にシフトレジスタ１８からの信
号とラッチ信号２６が印加されている。

【０００７】バッファ２１はラッチ１９からの信号を受
けるとともに所定のタイミングで液晶パネル２２にゲ−
ト信号を供給している。

【０００８】液晶パネル内の駆動素子及び液晶の静電容
量によって信号線に加わる画像信号は液晶表示装置の画
素電極に印加されるときに画素信号に変化している。

【０００９】図７は走査線に抵抗がない場合の走査線間
で隣接する走査線に印加されるゲ−ト信号の特性図であ
る。

【００１０】図７において、（ａ）と（ｂ）は互いに隣
接する走査線のゲ−ト信号、（ｃ）は１ライン毎のオン
／オフを例とした信号線に加わる画像信号、（ｄ）、（
ｅ）は１ライン毎のオン／オフを例とした画素電極に加
わる画素信号である。

【００１１】図８は走査線に抵抗がある場合の走査線間
で隣接する走査線に印加されるゲ−ト信号の特性図であ
る。

【００１２】図８において、（ａ）と（ｂ）は互いに隣
接する走査線のゲ−ト信号、（ｃ）は１ライン毎のオン
／オフを例とした信号線に加わる画像信号、（ｄ）、（
ｅ）は１ライン毎のオン／オフを例とした画素電極に加
わる画素信号である。

【００１３】走査線の抵抗がなく、遅延時間がない場合
、隣接する走査線でゲ−ト信号は図７の（ａ）、（ｂ）
に見られるように分離し、ゲ−ト信号によってオンされ
る駆動素子に連結された画素電極の画素信号は次のゲ−
ト信号が来るまで図７の（ｄ）、（ｅ）のように互いに
干渉することなく保持される。

【００１４】走査線の抵抗が大きくなると、隣接する走
査線でゲ−ト信号は図８の（ａ）、（ｂ）に見られるよ
うに重なり、画素信号は図８の（ｄ）、（ｅ）のように
途中で異なる信号になって保持される。

【００１５】図８の（ｄ）、（ｅ）の点線はゲ−ト信号
によって不安定に保持される画素信号を示している。

【００１６】ゲ−ト信号の遅れによる問題は図８に示す
ように本来書き込むべき画像信号の後に次の走査線の画
像信号を書き込むことが問題となる。

【００１７】走査線の信号遅延の対策として、■電極配
線材料の選択最適化及び２層電極構造等の電極構造の検
討（ＥＤ８９−４０，アモルファスＳｉ　　ＢＩＰ−Ｔ
ＦＴを１２”カラ−ＬＣＤ）、■走査線抵抗による信号
遅延の時間分だけゲ−ト信号の印加タイミングを画像信
号に比べて速くする方法（特公平２−７４４４号公報）
等が提案されている。

【００１８】しかるに、上記対応策においてはプロセス
の複雑化、それに伴う欠陥発生数の増大や開口率の減少
及び制御タイミング発生回路の複雑化等の課題が残る。

【００１９】

【発明が解決しようとする課題】本発明はアクティブマ
トリクス型の液晶表示装置（ＬＣＤ）の走査線抵抗によ
る信号遅延が原因となって発生する画面左右での輝度傾
斜や上下画素間でのクロスト−ク等の問題をプロセス及
び回路構成を複雑化させることなく解決し良好な表示状
態が得られる液晶表示装置の駆動回路を提供するもので
ある。

【００２０】

【課題を解決するための手段】アクティブマトリクス型
のＬＣＤの走査線抵抗による信号遅延を原因とする各種
の問題を解決するためにゲ−ト信号が遅延した時間に相
当する時間だけブランキング期間を有するようにしたも
のである。

【００２１】

【作用】走査線の信号遅延を補償するためにゲ−ト信号
に設けられたブランキング期間に駆動素子は強制的にオ
フさせられるため、隣接する画素電極間での輝度が画像
信号に忠実に表現される。

【００２２】

【実施例】図１はブランキング信号をゲ−ト信号の後半
部に重畳した場合の画素信号の波形図である。

【００２３】ここで、１ライン毎のオン／オフを例とし
た信号線に加わる画像信号を仮定している。

【００２４】本発明の図１において、水平同期信号１に
合わせて液晶表示装置の互いに隣接する走査線に印加さ
れるＮ行ゲ−ト信号２とＮ＋１行ゲ−ト信号３は立ち上
がる波形となる。

【００２５】図１でＮ行ゲ−ト信号２及びＮ＋１行ゲ−
ト信号３の後半部は本発明のブランキング信号４が差し
引かれるため、隣接するＮ行ゲ−ト信号とＮ＋１行ゲ−
ト信号は互いに重ならない。

【００２６】このため、信号線に加わる液晶の寿命保持
のため交番する画像信号５は各行で極性を変えて選択さ
れて、Ｎ行画素信号６とＮ＋１行画素信号７は約１垂直
走査期間だけ保持される。

【００２７】図１（ｂ）のＴはブランキング信号４の周
期を表している。図２はブランキング信号をゲ−ト信号
の前半部に重畳した場合の画素信号の波形図である。

【００２８】ここで、１ライン毎のオン／オフを例とし
た信号線に加わる画像信号を仮定している。

【００２９】本発明の図２において、次の水平同期信号
１に合わせて液晶表示装置の互いに隣接する走査線に印
加されるＮ行ゲ−ト信号２とＮ＋１行ゲ−ト信号３は立
ち下がる波形となる。

【００３０】図２でＮ行ゲ−ト信号２及びＮ＋１行ゲ−
ト信号３の前半部は本発明のブランキング信号４が差し
引かれるため、隣接するＮ行ゲ−ト信号とＮ＋１行ゲ−
ト信号は互いに重ならない。

【００３１】この故、信号線に加わる液晶の寿命保持の
ため交番する画像信号５は各行で極性を変えて選択され
て、Ｎ行画素信号６とＮ＋１行画素信号７は約１垂直走
査期間だけ保持される。

【００３２】図２（ｂ）のＴはブランキング信号の周期
を表している。図１及び図２はゲ−ト信号によって駆動
素子が速やかに駆動される場合について述べた実施例で
ある。

【００３３】図３は１周期に２個のパルスを有するブラ
ンキング信号のゲ−ト信号への減算によりＶｔｈのある
駆動素子において隣接するゲ−ト信号の分離を計った液
晶表示装置の画素信号波形図である。

【００３４】図３の（ａ）に水平同期信号１、（ｂ）に
元のＮ行ゲ−ト信号８、（ｃ）に元のＮ＋１行ゲ−ト信
号９を示す。

【００３５】図３において、水平同期信号１の立ち上が
りと元のＮ行ゲ−ト信号８及び元のＮ＋１行ゲ−ト信号
９の立ち上がりは一致している。

【００３６】図３の（ｄ）に元のＮ行ゲ−ト信号８をそ
のまま、走査線に印加した時の遅延後のＮ行ゲ−ト信号
１０を示す。

【００３７】同じく、図３の（ｅ）に元のＮ＋１行ゲ−
ト信号９を走査線に印加した時の遅延後のＮ＋１行ゲ−
ト信号１１を示す。

【００３８】図３の（ｄ）、（ｅ）のＶｔｈは駆動素子
の閾値であり、Ｖｔｈ以下の電圧では駆動素子は駆動さ
れない。遅延後のＮ行ゲ−ト信号１０と遅延後のＮ＋１
行ゲ−ト信号１１は指数関数で表されるゲ−ト信号の立
ち上がりと立ち下がりの部分を直線近似するとＶｔｈが
ゲ−ト信号の電圧値の約１／２以下であると重なること
がわかる。

【００３９】図３の（ｆ）に元のゲ−ト信号８及び元の
ゲ−ト信号９を減算するブランキング信号４を示す。

【００４０】元のＮ行ゲ−ト信号８及び元のＮ＋１行ゲ
−ト信号９にブランキング信号４を減算することにより
、駆動素子に実際に印加される本発明のブランキング後
のＮ行ゲ−ト信号１２、ブランキング後のＮ＋１行ゲ−
ト信号１３が構成される。

【００４１】図３の（ｇ）、（ｈ）にそれぞれブランキ
ング後のＮ行ゲ−ト信号１２とブランキング後のＮ＋１
行ゲ−ト信号１３を示す。

【００４２】図３の（ｉ）に信号線に印加される交番す
る画像信号の波形図を示す。図３（ｉ）のように画像信
号５は水平同期信号に同期して電圧が＋Ｖから−Ｖまで
変化する。

【００４３】図３の（ｊ）、（ｋ）にブランキング後の
ゲ−ト信号により導通した駆動素子に接続された画素電
極に印加されるＮ行画素信号６、Ｎ＋１行画素信号７を
示す。Ｎ行画素信号６、Ｎ＋１行画素信号７は約１垂直
走査期間だけ保持され、途中で極性が変わる不都合は生
じない。

【００４４】本構成のブランキング信号はゲ−ト信号を
確実に分離させ、液晶表示装置の画素信号が所望時間保
たれる長所がある。

【００４５】駆動素子の閾値Ｖｔｈの増大は駆動素子の
ゲ−トの選択時間を短くしてしまう問題がある。

【００４６】駆動素子にはダイオ−ドリング、ＭＩＭ、
アモルファスシリコンＴＦＴ（ａ−ＳｉＴＦＴ）、多結
晶シリコンＴＦＴ（ｐｏｌｙ−ＳｉＴＦＴ）などがある
。

【００４７】液晶表示装置の駆動素子として、ａ−Ｓｉ
製ＰＩＮダイオ−ドリングは閾値電圧（Ｖｔｈ）１〜１
．２Ｖの特性を有する（Ｓ．Ｔｏｇａｓｈｉ　　ｅｔ　
　ａｌ．，“Ａ　　２１０×２２８　　ｍａｔｒｉｘ　
　ＬＣＤ　　ｃｏｎｔｒｏｌｌｅｄ　　ｂｙｄｏｕｂｌ
ｅ　　ｓｔａｇｅ　　ｄｉｏｄｅ　　ｓｔａｇｅ　　ｄ
ｉｏｄｅ　ｒｉｎｇｓ”，Ｅｕｒｏｄｉｓｐｌａｙ　　
’８４，ｐｐ１４１−１４４，Ｓｅｐｔ．，１９８４．
）。

【００４８】しかるにダイオ−ドリングやＭＩＭは液晶
表示装置の高精細化に伴い、各走査線の選択時間が短く
なるため、走査線数に比例して高いゲ−ト電圧を駆動素
子に印加する必要がある。

【００４９】一方、ａ−Ｓｉまたはｐ−ＳｉＴＦＴのＶ
ｔｈはそれぞれ、２〜５Ｖ、５Ｖである（Ｔ．Ｕｃｈｉ
ｄａ　　ｅｔ　　ａｌ．，“Ｌｉｑｕｉｄ　　Ｃｒｙｓ
ｔａｌ　　Ｔｅｌｅｖｉｓｉｏｎ”，Ｍｏｌ．Ｃｒｙｓ
ｔ．Ｌｉｑ．Ｃｒｙｓｔ．，Ｖｏｌ．１６５，ｐｐ５３
３−５７１，１９８８．）。

【００５０】ｐ−ＳｉＴＦＴの方がａ−ＳｉＴＦＴより
閾値電圧が高い傾向があるが、図３に示すように駆動素
子のＶｔｈが高くなるとＴＦＴのような能動素子を用い
ても走査線に印加されるゲ−ト電圧を選択時間が短くな
る。

【００５１】図４はブランキング信号のゲ−ト信号への
加算と減算によりＶｔｈの大きい駆動素子において隣接
するゲ−ト信号の分離を計った液晶表示装置の画素信号
波形図である。

【００５２】図４の（ａ）に水平同期信号１、（ｂ）に
元のＮ行ゲ−ト信号８、（ｃ）に元のＮ＋１行ゲ−ト信
号９を示す。

【００５３】図４において、水平同期信号１の立ち上が
りと元のＮ行ゲ−ト信号８及び元のＮ＋１行ゲ−ト信号
９の立ち上がりは一致している。

【００５４】図４の（ｄ）に元のゲ−ト信号に加算され
る加算ブランキング信号１４を示す。

【００５５】元のゲ−ト信号の前半部に加算ブランキン
グ信号１４を加算することにより、駆動素子の選択時間
が延長された拡張のＮ行ゲ−ト信号１５、拡張のＮ＋１
行ゲ−ト信号１６が構成される。

【００５６】図４の（ｅ）、（ｆ）にそれぞれ拡張のＮ
行ゲ−ト信号１５と拡張のＮ＋１行ゲ−ト信号１６を示
す。

【００５７】図４の拡張のゲ−ト信号は水平同期信号１
より早く立ち上がり、ゲ−ト信号の前半部が延長された
波形となる。

【００５８】図４の（ｇ）、（ｈ）に拡張されたゲ−ト
信号を走査線に印加して線路と駆動素子により遅延した
遅延後のＮ行ゲ−ト信号１０と遅延後のＮ＋１行ゲ−ト
信号１１を示す。

【００５９】選択時間を長くしたのみで液晶表示装置に
拡張のゲ−ト信号を加えた場合、走査線の抵抗のため、
ゲ−ト信号の立ち上がりと立ち下がりの波形が遅れ、ゲ
−ト信号が互いに重なり、駆動素子の閾値電圧により図
４の点線部より上の区間しか駆動素子が導通しない。

【００６０】図４の（ｉ）に遅延後のゲ−ト信号の後半
部に印加される減算ブランキング信号１７を示す。

【００６１】遅延後のゲ−ト信号の後半部は減算ブラン
キング信号１７により減算され、隣接している遅延後の
Ｎ行ゲ−ト信号１０と遅延後のＮ＋１行ゲ−ト信号１１
の重なりを解消する。

【００６２】図４の（ｊ）、（ｋ）に加算ブランキング
信号１４と減算ブランキング信号１７によって調整され
たブランキング後のＮ行ゲ−ト信号１２、ブランキング
後のＮ＋１行ゲ−ト信号１３を示す。

【００６３】液晶表示装置の液晶パネル内の駆動素子に
印加されるブランキング後のＮ行ゲ−ト信号１２、ブラ
ンキング後のＮ＋１行ゲ−ト信号１３は互いに重ならな
いため、画素電極の信号が途中で他の信号によって干渉
されることがなくなる。

【００６４】また、ブランキング後のＮ行ゲ−ト信号１
２、ブランキング後のＮ＋１行ゲ−ト信号１３は液晶パ
ネル内の駆動素子に対して元のＮ行ゲ−ト信号８、元の
Ｎ＋１行ゲ−ト信号９と同等の選択時間を有するので、
駆動素子としてダイオ−ドリング、ＭＩＭを用いた液晶
表示装置の高精細化、閾値電圧の高いｐｏｌｙ−ＳｉＴ
ＦＴを用いた液晶表示装置に有用である。

【００６５】図４の（ｌ）、（ｍ）にそれぞれブランキ
ング後のゲ−ト信号により導通した駆動素子に接続され
た画素電極に印加されるＮ行画素信号６、Ｎ＋１行画素
信号７を示す。

【００６６】Ｎ行画素信号６、Ｎ＋１行画素信号７は約
１垂直走査期間だけ保持され、途中で極性が変わる不都
合は生じない。

【００６７】尚、第４図では、元のゲ−ト信号の前半部
に加算、後半部に減算をブランキング信号によって施し
たが、逆に元のゲ−ト信号の後半部に加算、前半部に減
算をブランキング信号により行っても良い。

【００６８】ブランキング信号のパルス幅は５〜８０μ
ｓ程度であり、水平同期信号に同期して発生するパルス
の幅と極性を変更することで容易に作成できる。

【００６９】図４のようにブランキング信号をゲ−ト信
号の前後に加減算することにより、駆動方法の多重化や
閾値の高い駆動素子の採用に起因するゲ−ト信号の選択
時間の縮小を補償して液晶表示装置の高精細化に対応で
きるようになる。

【００７０】図５に本発明の液晶表示装置の駆動回路の
走査信号部の詳細図を示す。図５で走査信号の駆動回路
はシフトレジスタ１８、ラッチ１９、ゲ−ト２０及びバ
ッファ２１より構成されている。

【００７１】バッファ２１からの複数のゲ−ト信号が液
晶パネル２２の行方向に供給されると共に液晶パネル２
２の列方向に信号駆動回路２３からの複数の画像信号５
が給電されている。

【００７２】シフトレジスタ１８に水平同期信号１、ス
タ−ト信号２４及びシフトクロック２５が印加されてい
る。

【００７３】ラッチ１９にシフトレジスタ１８からの信
号とラッチ信号２６が印加されている。

【００７４】ゲ−ト２０はラッチ１９からの信号にブラ
ンキング信号４を重畳する働きを行う。

【００７５】ゲ−ト２０はシフトレジスタ１８の後段に
論理回路のＡＮＤ等のゲ−ト回路を設けることにより構
成され、ゲ−ト信号に任意のタイミングでブランキング
期間を設けることが可能になる。

【００７６】バッファ２１はゲ−トからの信号を受ける
とともに所定のタイミングで液晶パネル２２にゲ−ト信
号を供給している。

【００７７】本発明のゲ−ト信号は信号幅が調整された
形態とゲ−ト信号に隣接して極性の異なる信号が付与さ
れた形態を有する。

【００７８】

【発明の効果】以上のように走査信号にブランキング期
間を設けることにより走査線の抵抗・容量による信号遅
延、電圧降下の問題を解決することができ、良好な液晶
表示が得られる。

【００７９】また、上記の良好な液晶表示をプロセスの
複雑化、制御タイミングの複雑化等なしに簡単な回路付
与だけで構成できる。

【００８０】さらに、２種類のブランキング信号のゲ−
ト信号への重畳により、ＴＦＴの特性に応じた任意のタ
イミングでブランキングすることができる。

【図面の簡単な説明】

【図１】本発明の１番目のブランキング信号による各種
信号の波形図である。

【図２】本発明の２番目のブランキング信号による各種
信号の波形図である。

【図３】本発明の３番目のブランキング信号による各種
信号の波形図である。

【図４】本発明の４番目のブランキング信号による各種
信号の波形図である。

【図５】本発明の液晶表示装置の駆動回路図である。

【図６】従来の液晶表示装置の駆動回路図である。

【図７】抵抗、容量等の遅延がない場合の各種信号の波
形図である。

【図８】抵抗、容量等の遅延がある場合の各種信号の波
形図である。

【符号の説明】

１　　水平同期信号 ２　　Ｎ行ゲ−ト信号 ３　　Ｎ＋１行ゲ−ト信号 ４　　ブランキング信号 ５　　画像信号 ６　　Ｎ行画素信号 ７　　Ｎ＋１行画素信号 ８　　元のＮ行ゲ−ト信号 ９　　元のＮ＋１行ゲ−ト信号 １０　　遅延後のＮ行ゲ−ト信号 １１　　遅延後のＮ＋１行ゲ−ト信号 １２　　ブランキング後のＮ行ゲ−ト信号１３　　ブラ
ンキング後のＮ＋１行ゲ−ト信号１４　　加算ブランキ
ング信号 １５　　拡張のＮ行ゲ−ト信号 １６　　拡張のＮ＋１行ゲ−ト信号 １７　　減算ブランキング信号 １８　　シフトレジスタ １９　　ラッチ ２０　　ゲ−ト ２１　　バッファ ２２　　液晶パネル ２３　　信号駆動回路 ２４　　スタ−ト信号 ２５　　シフトクロック ２６　　ラッチ信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　ゲ−ト信号が加わる走査線と画像信号
   が加わる信号線の交差部に駆動素子を備え、駆動素子に
   連結された画素電極とから構成されるアクティブマトリ
   クス基板と、画素電極に対向する対向電極を備えた対向
   基板との間に液晶を挟持する液晶表示装置の駆動回路に
   おいて、駆動素子のオンとオフの切り換えを制御するゲ
   −ト信号にブランキング期間を設けたことを特徴とする
   液晶表示装置の駆動回路。
2. 【請求項２】　　ゲ−ト信号が加わる走査線と画像信号
   が加わる信号線の交差部に駆動素子を備え、駆動素子に
   連結された画素電極とから構成されるアクティブマトリ
   クス基板と、画素電極に対向する対向電極を備えた対向
   基板との間に液晶を挟持する液晶表示装置の駆動回路に
   おいて、駆動素子のオンとオフの切り換えを制御するゲ
   −ト信号にブランキング信号を重畳する回路を備えたこ
   とを特徴とする液晶表示装置の駆動回路。