KR100325874B1 - 박막트랜지스터 표시장치의 구동방법 - Google Patents
박막트랜지스터 표시장치의 구동방법 Download PDFInfo
- Publication number
- KR100325874B1 KR100325874B1 KR1020000022146A KR20000022146A KR100325874B1 KR 100325874 B1 KR100325874 B1 KR 100325874B1 KR 1020000022146 A KR1020000022146 A KR 1020000022146A KR 20000022146 A KR20000022146 A KR 20000022146A KR 100325874 B1 KR100325874 B1 KR 100325874B1
- Authority
- KR
- South Korea
- Prior art keywords
- tft
- clock signal
- signal
- scan line
- shift
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
목적 : N형 TFT 및 P형 TFT로 구성된 주사선선택구동회로 자체 내의 문제점으로 인해 발생되는 출력전압 파형의 겹침현상을 방지하기 위해 각 클럭신호 입력단자에 비연속적인 온(on)전압파형을 갖는 쉬프트신호를 인가함으로써 출력전압의 겹침현상을 방지하여 이상파형의 발생을 방지할 수 있는 박막트랜지스터 표시장치의 구동방법에 대해 개시한다.
구성 : 본 발명은, 기판 상에 주사선과 신호선을 서로 교차되게 형성시키며, 주사선과 신호선의 교차부에 TFT 및 화소를 형성시킨 TFT 어레이와; 주사선에 출력전압을 인가하기 위해 외부전압 입력단자, 쉬프트신호 입력단자, 및 클럭신호 입력단자를 마련하고, 외부전압, 쉬프트신호, 및 클럭신호를 입력받아 다음 스테이지로 쉬프트신호를 인가하는 쉬프트단과 주사선으로 출력전압을 인가하는 출력버퍼단으로 이루어진 스테이지가 연속적으로 연결되어서 이루어진 주사선선택구동회로와, 신호선에 전압을 인가하는 신호선구동회로로 이루어진 구동부와; 주사선선택구동회로와 신호선구동회로를 제어하는 제어부;를 포함하는 박막트랜지스터 표시장치에 적용되는데, 본 발명에 따른 박막트랜지스터 표시장치의 구동방법은 주사선에 인가되는 출력전압이 겹치는 것을 방지하기 위해 클럭신호 입력단자에 입력되는 클럭신호를 비연속적으로 인가하는 것을 특징으로 한다.
효과 : 클럭신호를 비연속적으로 인가하여 겹침현상을 방지함으로써 다음 스테이지에 이상파형 발생을 방지하여 화질 저하를 방지할 수 있다. 또한, 앞으로 스위칭 시간이 더 빠른 다결정실리콘 TFT의 개발에 따라 효과적으로 대응 적용할 수 있다.
Description
본 발명은 박막트랜지스터 표시장치에 관한 것으로, 특히 N형 TFT 및 P형 TFT로 구성된 주사선선택구동회로 자체 내의 문제점으로 인해 발생되는 출력전압 파형의 겹침현상을 방지하기 위해 각 클럭신호 입력단자에 비연속적인 온(on)전압파형을 갖는 쉬프트신호를 인가함으로써 출력전압의 겹침현상을 방지하여 이상파형의 발생을 방지할 수 있는 박막트랜지스터 표시장치의 구동방법에 관한 것이다.
지금까지도 표시장치로써 가장 많이 사용되고 있는 CRT 브라운관은 색상구현이 쉽고, 동작속도가 빨라 TV와 컴퓨터모니터를 포함한 디스플레이 장치로서 각광을 받아 왔다. 그러나, CRT 브라운관은 전자총과 화면 사이의 거리를 어느 정도 확보해야하는 구조적 특성으로 인하여 두께가 두꺼울 뿐만 아니라, 전력소비가 크고,게다가 무게도 상당히 무거워 휴대성이 떨어진다는 단점이 있다.
상술한 CRT 브라운관의 단점을 극복하고자 여러 가지 다양한 표시장치가 고안되고 있는데, 그 중 가장 실용화되어 있는 장치가 바로 액정표시장치이다.
액정표시장치는 CRT 브라운관에 비해 화면이 어둡고 동작속도가 다소 느리지만, 전자총과 같은 장치를 갖추지 않아도 각각의 화소를 평면상에서 주사되는 신호에 따라 동작시킬 수 있으므로, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형 표시장치로 사용될 수 있다. 뿐만 아니라, 액정표시장치는 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이어로 사용되는 등, 휴대용 표시장치로서 가장 적합한 형태를 갖추고 있다. 그래서 이하 실시예에서는 액정표시소자를 대상으로 설명하기로 한다.
그러면, 종래의 액정표시소자의 구동회로의 구성과 동작에 대해 도면을 참조하여 설명한다.
도 4는 일반적인 액정표시장치의 액정패널과 구동회로를 개략적으로 나타낸 도면이다. 도 4를 참조하면, 액정표시장치는 크게, 액정패널과 상기 액정패널을 구동시키는 구동회로로 구성되어 있다.
상기 액정패널은 기판에 복수개의 주사선(10)과 복수개의 신호선(12)이 매트릭스형태(matrix type)로 교차하여 설치되어 있고, 그 교차부에는 박막트랜지스터(이하 TFT라고 함, 14)와 화소(16)가 설치되어 있다. 상기 TFT(14)의 소스전극은 신호선(12)에, TFT(14)의 게이트전극은 주사선(10)에 각각 접속되어 있다.
그리고, 상기 액정패널을 구동하는 구동회로는, 상기 TFT(14)의 게이트에 온(on)신호를 인가하는 주사신호인 출력전압을 상기 주사선에 순차적으로 인가하는 주사선선택구동회로(18)와, 상기 출력전압에 의해 구동된 TFT를 통하여 영상신호가 화소에 전달될 수 있도록 영상신호를 신호선에 인가하는 신호선구동회로(20)로 이루어져 있다.
상기와 같이 구성된 액정표시장치는 상기 주사선선택구동회로에서 출력전압을 상기 액정패널의 주사선에 순차적으로 인가하고, 상기 출력전압을 인가받은 주사선에 연결된 모든 TFT가 도통(on)되면, 상기 액정패널의 신호선에 인가된 신호가 상기 도통된 TFT의 소스와 드레인을 통하여 화소로 전달되는 원리로 작동한다.
도 5는 종래의 주사선선택구동회로를 나타낸 도면이다. 도 5를 참조하면, 종래의 주사선선택구동회로는 크게 쉬프트단과 출력버퍼단으로 구성된 다수의 스테이지로 이루어져 있다.
먼저, 상기 스테이지를 구성하는 쉬프트단은; 쉬프트신호(VIN)가 인가되는 쉬프트신호 입력단자에 접속된 게이트전극과 그라운드(Ground 이하, GND라 함)에 접지된 드레인전극으로 이루어진 M2 TFT와, 상기 쉬프트신호 입력단자에 접속된 게이트전극과 외부전압(VDD)이 인가되는 외부전압 입력단자와 연결된 소스전극으로 이루어진 M3 TFT와, 세 번째 클럭신호를 인가받는 S3단자에 접속된 게이트전극과 외부전압 입력단자와 연결된 소스전극과 상기 M2 TFT의 소스전극에 연결된 드레인전극으로 이루어진 M1 TFT와, 상기 M3 TFT의 드레인전극에 연결된 소스전극과 세 번째 클럭신호를 인가받는 S3단자에 접속된 게이트전극과 GND에 접지된 드레인전극으로 이루어진 M4 TFT와, 상기 M3 TFT의 드레인전극과 상기 M4 TFT의 소스전극 사이의 접점 P1에 연결된 게이트전극과 두 번째 클럭신호를 인가받는 S2단자에 소스전극이 접속된 M5 TFT와, 상기 M1 TFT의 드레인전극과 상기 M2 TFT의 소스전극 사이의 접점 P2에 연결된 게이트전극과 상기 M5 TFT의 드레인전극에 연결된 소스전극과 GND에 접지된 드레인전극으로 이루어진 M6 TFT와, 상기 M5 TFT의 드레인전극에 연결된 소스전극과 네 번째 클럭신호를 인가받는 S4단자에 접속된 게이트전극과 GND에 접지된 드레인전극으로 이루어진 M7 TFT와, 상기 접점 P2에 한쪽 전극이 연결되고 상기 GND에 다른쪽 전극이 연결된 캐패시터 CS와, 상기 접점 P1에 한쪽 전극이 연결되고 다른 쪽 전극은 다음 스테이지단 및 접점 P3에 연결된 CB로 이루어져 있다.
한편, 상기 스테이지의 일부인 출력버퍼단은; 상기 M3 TFT의 드레인전극과 상기 M4 TFT의 소스전극 사이의 접점 P1에 연결된 게이트전극과 두 번째 클럭신호를 인가받는 S2단자에 소스전극이 접속된 M8 TFT와, 상기 접점 P2 및 M6 TFT의 드레인전극에 연결된 게이트전극과 상기 M8 TFT의 드레인전극에 연결된 소스전극과 GND에 접지된 드레인전극으로 이루어진 M9 TFT와, 상기 M8 TFT의 드레인과 상기 M9 TFT의 소스 사이의 접점 P4에 출력단이 연장되어 이루어진다.
상기와 같이, 주사선선택구동회로는 스테이지가 여러개 직렬로 연결된 구조로 되어 있으며, 각 스테이지의 출력단의 접점 P4에서 주사선으로 연장되어 있다.또한, 상기 스테이지는 짝수 스테이지와 홀수 스테이지로 구성되며, 상기 짝수 스테이지는 짝수 주사선과 연결되고 홀수 스테이지는 홀수 주사선과 연결되어 있다. 이와 같이 구성되어 각 스테이지에서 발생된 전압이 다음단의 쉬프트신호로 동작할 수 있도록 구성되어 있다. 이 때, 상기 스테이지를 구성하는 TFT는 N형 TFT 또는 P형 TFT로 각각 구성될 수 있으며, 두 개를 선택적으로 사용하여 구성할 수도 있다.
상기와 같이 구성된 종래의 쉬프트회로의 동작을 도면을 참조하여 설명한다.
도 6은 종래의 주사선선택구동회로에 입력되는 클럭신호의 파형을 나타낸 도면이다. 일반적으로 각 클럭신호 입력단자에 인가되는 클럭신호를 구간별로 나타낸 도면이다. 도 6을 참조하면, 구간 T1과 T2 사이에서는 하이레벨의 클럭신호가 S1단자와 S4단자에 인가된다. 이와 동시에 쉬프트단의 쉬프트신호(VIN)에 의해 M2 TFT와 M3 TFT가 도통된다. 상기 M2 TFT가 도통됨에 따라 CS에서 충전이 이루어지고, 상기 M3 TFT가 도통됨에 따라 외부전압(VDD)이 인가된다. 또한, 상기 S4단자에 클럭신호가 인가됨에 따라 M7 TFT가 도통되어 CB에 충전이 이루어진다.
여기서, 상기 클럭신호의 주기가 쉬프트신호의 2배인 이유는, 상기한 바와 같이 스테이지가 짝수 스테이지 및 홀수 스테이지로 이루어져 있어서 상기 짝수 스테이지 및 홀수 스테이지에 인가되는 클럭신호를 서로 엇갈리게 인가하기 위해서이다.
이후, 구간 T2와 T3 사이에서는 하이레벨의 클럭신호가 S1단자와 S2단자에인가되며, 이와 동시에 상기 CB에 충전된 전압에 의해 M5 TFT와 M8 TFT가 도통된다. 이에 따라, 상기 S2단자에 인가된 클럭신호가 출력단과 다음 스테이지의 쉬프트신호 입력단자로 출력된다.
이 때, 상기 구간 T2와 T3 사이에서는 M6 TFT와 M7 TFT가 오프상태이므로, 상기 S2에 클럭신호가 인가됨에 따라 상기 CB와 M5 TFT 및 M8 TFT의 게이트전극 노드단의 전압이 상승하여 부가된다(bootstrap). 결국, CB의 전압이 상승함에 따라 접점 P1의 전압이 상승하여 M5 TFT와 M8 TFT를 더 빨리 도통시키게 된다.
또한, 상기 CB에 의해 M8 TFT가 도통된 상태이므로 상기 S2단자에 인가된 클럭신호가 출력단으로 출력된다.
이후, 구간 T3과 T4 사이에서는 하이레벨의 클럭신호가 S2단자와 S3단자에 인가된다. 상기 S3단자에 인가되는 클럭신호에 의해 M1 TFT가 도통되어 외부전압(VDD)이 상기 M1 TFT를 통해 인가됨에 따라 CS에 충전이 이루어진다. 이와 동시에 외부전압(VDD)과 CS의 충전에 따른 전압으로 상기 M9 TFT가 도통된다. 상기 M9 TFT가 도통됨에 따라 출력버퍼단이 방전된다. 또한, CS의 충전에 따른 전압으로 M6 TFT가 도통됨에 따라 CB에서 방전이 이루어짐과 동시에 상기 S3단자에 인가되는 클럭신호에 의해 M4 TFT가 도통됨에 따라 상기 M4 TFT를 통해서도 방전이 이루어진다.
마지막으로, 구간 T4와 T5 사이에서는 하이레벨의 클럭신호가 S3단자와 S4단자에 인가된다. 상기 S4단자에 클럭신호가 인가됨에 따라 다시 M7 TFT가 도통된 상태가 되고, 상기 CS에 충전 상태를 유지한다.
이와 같이, 쉬프트신호가 인가된 이후에 상기 CS가 충전 상태를 유지하여 상기 M9 TFT가 도통된 상태에 있으므로 7개의 TFT로 이루어진 주사선선택구동회로에 비해 이상파형의 발생을 감소시킬 수 있다.
그러나, 9개의 TFT로 이루어진 주사선선택구동회로도 상기 CS에 충전이 이루어지면 상기 M9 TFT가 도통되므로 그만큼 다음단의 출력전압의 라이징(rising)에 비해 폴링(falling)이 늦게 이루어지게 된다. 이 결과는 도 7a 및 도 7b에 잘 도시되어 있다.
도 7a 및 도 7b는 종래의 주사선선택구동회로에 클럭신호 입력에 대응하여 주사선에 인가되는 출력전압 파형을 나타낸 도면이다. 도 7a 및 도 7b에 도시된 바와 같이, 쉬프트신호가 인가된 이후에 순차적으로 출력되는 출력전압의 파형을 살펴보면, 첫 번째 출력전압(제1 VOUT)과 두 번째 출력전압(제2 VOUT) 사이에 서로 겹쳐지는 부분(A)이 발생함을 알 수 있다. 이는 다결정실리콘 TFT의 경우에 스위칭 시간이 매우 빠르기 때문에 N라인 신호와 N+1라인 신호가 겹치게 되는 것이다. 스위칭 시간을 더 빨리 요구하는 다결정실리콘 TFT의 경우에는 상기한 출력전압의 파형이 겹치는 현상은 다음 스테이지에 이상 신호를 인가하여 화질 저하로 이어질 수 있다는 문제점이 있었다.
따라서, 본 발명의 목적은 N형 TFT 및 P형 TFT로 구성된 주사선선택구동회로 자체 내의 문제점으로 인해 발생되는 출력전압 파형의 겹침현상을 방지하기 위해 각 클럭신호 입력단자에 비연속적인 온(on)전압파형을 갖는 쉬프트신호를 인가함으로써 출력전압의 겹침현상을 방지하여 이상파형의 발생을 방지할 수 있는 박막트랜지스터 표시장치의 구동방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은, 기판 상에 주사선과 신호선을 서로 교차되게 형성시키며, 상기 주사선과 신호선의 교차부에 TFT 및 화소를 형성시킨 TFT 어레이와; 상기 주사선에 출력전압을 인가하기 위해 외부전압 입력단자, 쉬프트신호 입력단자, 및 클럭신호 입력단자를 마련하고, 외부전압, 쉬프트신호, 및 클럭신호를 입력받아 다음 스테이지로 쉬프트신호를 인가하는 쉬프트단과 주사선으로 출력전압을 인가하는 출력버퍼단으로 이루어진 스테이지가 연속적으로 연결되어서 이루어진 주사선선택구동회로와, 신호선에 전압을 인가하는 신호선구동회로로 이루어진 구동부와; 상기 주사선선택구동회로와 신호선구동회로를 제어하는 제어부;를 포함하는 박막트랜지스터 표시장치에 적용되는데, 본 발명에 따른 박막트랜지스터 표시장치의 구동방법은 상기 주사선에 인가되는 출력전압이 겹치는 것을 방지하기 위해 상기 클럭신호 입력단자에 입력되는 클럭신호를 비연속적으로 인가하는 것을 특징으로 한다.
이 때, 상기 클럭신호의 주기는 쉬프트신호 입력단자에 입력되는 쉬프트신호 주기동안에 적어도 한 번 이상의 하이레벨과 로우레벨을 갖는 것이 바람직하다.
도 1은 본 발명의 일 실시예에 따른 주사선선택구동회로를 나타낸 도면,
도 2a 및 도 2b는 본 발명의 일 실시예에 따라 주사선선택구동회로에 입력되는 클럭신호의 파형을 나타낸 도면,
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 클럭신호 입력에 대응하여 주사선에 인가되는 출력전압 파형을 나타낸 도면,
도 4는 일반적인 액정표시장치의 액정패널과 구동회로를 개략적으로 나타낸 도면,
도 5는 종래의 주사선선택구동회로를 나타낸 도면,
도 6은 종래의 주사선선택구동회로에 입력되는 클럭신호의 파형을 나타낸 도면,
도 7a 및 도 7b는 종래의 주사선선택구동회로에 클럭신호 입력에 대응하여 주사선에 인가되는 출력전압 파형을 나타낸 도면이다.
**도면의 주요부분에 대한 부호의 설명**
M1, M2, M3, M4, M5, M6, M7, M8, M9 : 박막트랜지스터
S1, S2, S3, S4 : 클럭신호
CS, CB: 캐패시터
10 : 주사선 12 : 신호선
14 : 박막트랜지스터 16 : 화소
18 : 주사선선택구동회로 20 : 신호선구동회로
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 주사선선택구동회로를 나타낸 도면이다. 도 1을 참조하면, 본 발명의 주사선선택구동회로는 크게 쉬프트단과 출력버퍼단으로 구성된 다수의 스테이지로 이루어져 있다.
먼저, 상기 스테이지를 구성하는 쉬프트단은; 쉬프트신호(VIN)가 인가되는 쉬프트신호 입력단자에 접속된 게이트전극과 GND에 접지된 드레인전극으로 이루어진 M2 TFT와, 상기 쉬프트신호 입력단자에 접속된 게이트전극과 외부전압(VDD)이 인가되는 외부전압 입력단자와 연결된 소스전극으로 이루어진 M3 TFT와, 세 번째 클럭신호를 인가받는 S3단자에 접속된 게이트전극과 외부전압 입력단자와 연결된 소스전극과 상기 M2 TFT의 소스전극에 연결된 드레인전극으로 이루어진 M1 TFT와, 상기 M3 TFT의 드레인전극에 연결된 소스전극과 세 번째 클럭신호를 인가받는 S3단자에 접속된 게이트전극과 GND에 접지된 드레인전극으로 이루어진 M4 TFT와, 상기 M3 TFT의 드레인전극과 상기 M4 TFT의 소스전극 사이의 접점 P1에 연결된 게이트전극과 두 번째 클럭신호를 인가받는 S2단자에 소스전극이 접속된 M5 TFT와, 상기 M1 TFT의 드레인전극과 상기 M2 TFT의 소스전극 사이의 접점 P2에 연결된 게이트전극과 상기 M5 TFT의 드레인전극에 연결된 소스전극과 GND에 접지된 드레인전극으로 이루어진 M6 TFT와, 상기 M5 TFT의 드레인전극에 연결된 소스전극과 네 번째 클럭신호를 인가받는 S4단자에 접속된 게이트전극과 GND에 접지된 드레인전극으로 이루어진 M7 TFT와, 상기 접점 P2에 한쪽 전극이 연결되고 상기 GND에 다른쪽 전극이 연결된 캐패시터 CS와, 상기 접점 P1에 한쪽 전극이 연결되고 다른 쪽 전극은 다음 스테이지단 및 접점 P3에 연결된 CB로 이루어져 있다.
한편, 상기 스테이지의 일부인 출력버퍼단은; 상기 M3 TFT의 드레인전극과 상기 M4 TFT의 소스전극 사이의 접점 P1에 연결된 게이트전극과 두 번째 클럭신호를 인가받는 S2단자에 소스전극이 접속된 M8 TFT와, 상기 접점 P2 및 M6 TFT의 드레인전극에 연결된 게이트전극과 상기 M8 TFT의 드레인전극에 연결된 소스전극과 GND에 접지된 드레인전극으로 이루어진 M9 TFT와, 상기 M8 TFT의 드레인과 상기 M9 TFT의 소스 사이의 접점 P4에 출력단이 연장되어 이루어진다.
상기와 같이, 주사선선택구동회로는 스테이지가 여러개 직렬로 연결된 구조로 되어 있으며, 각 스테이지의 출력단의 접점 P4에서 주사선으로 연장되어 있다. 또한, 본 실시예에서는 하나의 스테이지만을 도시하였으나, 상기 스테이지는 짝수 스테이지와 홀수 스테이지로 구성되며, 상기 짝수 스테이지는 짝수 주사선과 연결되고 홀수 스테이지는 홀수 주사선과 각각 연결되어 있다. 이와 같이 연속적으로 구성되어 각 스테이지에서 발생된 전압이 다음단의 쉬프트신호로 동작할 수 있도록 구성되어 있다.
이 때, 상기 스테이지를 구성하는 TFT는 N형 TFT 또는 P형 TFT로 구성될 수 있으며, 두 개를 선택적으로 사용하여 구성할 수도 있다. 상기한 구조는 종래의 주사선선택구동회로와 동일함을 알 수 있다. 즉, 본 발명은 종래의 주사선선택구동회로에 적용되며 상기 클럭신호 입력단자에 인가되는 클럭신호가 변형되는 것을 특징으로 한다.
본 발명의 특징부인 클럭신호 입력단자에 입력되는 클럭신호는, 상기 주사선에 인가되는 출력전압이 겹치는 것을 방지하기 위해, 비연속적으로 인가하는 것을 특징으로 한다. 이를 도 2a 및 도 2b에 잘 도시하고 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따라 주사선선택구동회로에 입력되는 클럭신호의 파형을 나타낸 도면이다. 각 클럭신호 입력단자에 인가되는 클럭신호를 구간별로 나타낸 도면이다. 도 2a는 2배의 쉬프트신호 동안에 2회 클럭신호를 인가한 경우이고, 도 2b는 2배의 쉬프트신호 동안에 4회 클럭신호를 인가한 경우이다.
도 2a 및 도 2b를 참조하면, 구간 T1과 T2 사이에서는 하이레벨의 클럭신호가 S1단자와 S4단자에 인가된다. 이와 동시에 쉬프트단의 쉬프트신호(VIN)에 의해 M2 TFT와 M3 TFT가 도통된다. 상기 M2 TFT가 도통됨에 따라 CS에서 충전이 이루어지고, 상기 M3 TFT가 도통됨에 따라 외부전압(VDD)이 인가된다. 또한, 상기 S4단자에 클럭신호가 인가됨에 따라 M7 TFT가 도통되어 CB에 충전이 이루어진다.
여기서, 상기 클럭신호의 주기가 쉬프트신호의 2배인 이유는, 상기한 바와 같이 스테이지가 짝수 스테이지 및 홀수 스테이지로 이루어져 있어서 상기 짝수 스테이지 및 홀수 스테이지에 인가되는 클럭신호를 서로 엇갈리게 인가하기 위해서이다.
이후, 구간 T2와 T3 사이에서는 하이레벨의 클럭신호가 S1단자와 S2단자에 인가되며, 이와 동시에 상기 CB에 충전된 전압에 의해 M5 TFT와 M8 TFT가 도통된다. 이에 따라, 상기 S2단자에 인가된 클럭신호가 출력단과 다음 스테이지의 쉬프트신호 입력단자로 출력된다.
이 때, 상기 구간 T2와 T3 사이에서는 M6 TFT와 M7 TFT가 오프상태이므로, 상기 S2에 클럭신호가 인가됨에 따라 상기 CB와 M5 TFT 및 M8 TFT의 게이트전극 노드단의 전압이 상승하여 부가된다(bootstrap). 결국, CB의 전압이 상승함에 따라 접점 P1의 전압이 상승하여 M5 TFT와 M8 TFT를 더 빨리 도통시키게 된다.
또한, 상기 CB에 의해 M8 TFT가 도통된 상태이므로 상기 S2단자에 인가된 클럭신호가 출력단으로 출력된다.
이후, 구간 T3과 T4 사이에서는 하이레벨의 클럭신호가 S2단자와 S3단자에 인가된다. 상기 S3단자에 인가되는 클럭신호에 의해 M1 TFT가 도통되어 외부전압(VDD)이 상기 M1 TFT를 통해 인가됨에 따라 CS에 충전이 이루어진다. 이와 동시에 외부전압(VDD)과 CS의 충전에 따른 전압으로 상기 M9 TFT가 도통된다. 상기 M9 TFT가 도통됨에 따라 출력버퍼단이 방전된다. 또한, CS의 충전에 따른 전압으로 M6 TFT가 도통됨에 따라 CB에서 방전이 이루어짐과 동시에 상기 S3단자에 인가되는 클럭신호에 의해 M4 TFT가 도통됨에 따라 상기 M4 TFT를 통해서도 방전이 이루어진다.
마지막으로, 구간 T4와 T5 사이에서는 하이레벨의 클럭신호가 S3단자와 S4단자에 인가된다. 상기 S4단자에 클럭신호가 인가됨에 따라 다시 M7 TFT가 도통된 상태가 되고, 상기 CS에 충전 상태를 유지한다.
이 때, 본 발명의 특징부로서, 상기 CS에 충전이 이루어졌다가 클럭신호가 로우레벨로 전이되는 순간 방전이 이루어지므로 다음단의 출력전압의 라이징(rising)보다 폴링(falling)이 먼저 이루어지게 된다. 이 결과는 도 3a 및 도 3b에 잘 도시되어 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 클럭신호 입력에 대응하여 주사선에 인가되는 출력전압 파형을 나타낸 도면이다. 도 3a 및 도 3b에 도시된 바와 같이, 쉬프트신호가 인가된 이후에 순차적으로 출력되는 출력전압의 파형을 살펴보면, 세 번째 출력전압(제3 VOUT)과 네 번째 출력전압(제4 VOUT) 사이에 서로 겹쳐지는 부분(B)이 발생하지 않음을 알 수 있다. 이는 상기한 바와 같이, 2배의 쉬프트신호 동안에 적어도 한 번 이상의 하이레벨과 로우레벨이 반복되어 블랭킹(blanking)구간을 형성시킴으로써 TFT 자체의 방전시간을 형성시키기 위함이다.
이로 인해, 출력전압의 라이징(rising) 및 폴링(falling)의 비대칭성은 크지만 출력전압의 파형이 겹쳐지는 것을 방지할 수 있으므로 주사선선택회로에 사용하기에 적합함을 알 수 있다.
본 실시예에서는 9개로 이루어진 TFT에 대해서만 설명하였으나, 7개, 11개, 및 다수의 TFT로 이루어진 주사선선택구동회로에 적용될 수 있음은 주지의 사실이다. 또한, 본 실시예에서는 설명의 편이상 액정표시소자의 구동방법에 대해서만 설명하였으나 이에 한정되는 것은 아니며 각종 디스플레이장치에 적용될 수 있음은 주지의 사실이다.
그리고, 본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
상술한 바와 같이, 본 발명에 따른 박막트랜지스터 표시장치의 구동방법은, 클럭신호를 비연속적으로 인가하여 겹침현상을 방지함으로써 다음 스테이지에 이상파형 발생을 방지하여 화질 저하를 방지할 수 있다. 또한, 앞으로 스위칭 시간이 더 빠른 다결정실리콘 TFT의 개발에 따라 효과적으로 대응 적용할 수 있다.
Claims (2)
- 기판 상에 주사선과 신호선을 서로 교차되게 형성시키며, 상기 주사선과 신호선의 교차부에 TFT 및 화소를 형성시킨 TFT 어레이와;상기 주사선에 출력전압을 인가하기 위해 외부전압 입력단자, 쉬프트신호 입력단자, 및 클럭신호 입력단자를 마련하고, 외부전압, 쉬프트신호, 및 클럭신호를 입력받아 다음 스테이지로 쉬프트신호를 인가하는 쉬프트단과 주사선으로 출력전압을 인가하는 출력버퍼단으로 이루어진 스테이지가 연속적으로 연결되어서 이루어진 주사선선택구동회로와, 신호선에 전압을 인가하는 신호선구동회로로 이루어진 구동부와;상기 주사선선택구동회로와 신호선구동회로를 제어하는 제어부;를 포함하는 박막트랜지스터 표시장치의 구동방법에 있어서,상기 주사선에 인가되는 출력전압이 겹치는 것을 방지하기 위해 상기 클럭신호 입력단자에 입력되는 클럭신호를 비연속적으로 인가하는 것을 특징으로 하는 박막트랜지스터 표시장치의 구동방법.
- 제 1 항에 있어서, 상기 클럭신호의 주기는 쉬프트신호 입력단자에 입력되는 쉬프트신호 주기동안에 적어도 한 번 이상의 하이레벨과 로우레벨을 갖는 것을 특징으로 하는 박막트랜지스터 표시장치의 구동방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000022146A KR100325874B1 (ko) | 2000-04-26 | 2000-04-26 | 박막트랜지스터 표시장치의 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000022146A KR100325874B1 (ko) | 2000-04-26 | 2000-04-26 | 박막트랜지스터 표시장치의 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010103175A KR20010103175A (ko) | 2001-11-23 |
KR100325874B1 true KR100325874B1 (ko) | 2002-03-07 |
Family
ID=45789156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000022146A KR100325874B1 (ko) | 2000-04-26 | 2000-04-26 | 박막트랜지스터 표시장치의 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100325874B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102308441B1 (ko) * | 2011-05-13 | 2021-10-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04241317A (ja) * | 1991-01-12 | 1992-08-28 | Seiko Instr Inc | 液晶表示装置 |
JPH04247491A (ja) * | 1991-02-01 | 1992-09-03 | Sanyo Electric Co Ltd | 液晶表示装置の駆動回路 |
JPH0736415A (ja) * | 1993-07-22 | 1995-02-07 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
JPH1039275A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 液晶表示用駆動回路 |
JPH10161594A (ja) * | 1996-11-27 | 1998-06-19 | Nec Corp | 走査回路 |
JPH10221676A (ja) * | 1997-02-12 | 1998-08-21 | Sony Corp | 液晶表示装置およびその駆動方法 |
KR100295648B1 (ko) * | 1998-03-31 | 2001-08-07 | 김영환 | 티에프티-엘씨디 게이트 구동회로 |
-
2000
- 2000-04-26 KR KR1020000022146A patent/KR100325874B1/ko not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04241317A (ja) * | 1991-01-12 | 1992-08-28 | Seiko Instr Inc | 液晶表示装置 |
JPH04247491A (ja) * | 1991-02-01 | 1992-09-03 | Sanyo Electric Co Ltd | 液晶表示装置の駆動回路 |
JPH0736415A (ja) * | 1993-07-22 | 1995-02-07 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
JPH1039275A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 液晶表示用駆動回路 |
JPH10161594A (ja) * | 1996-11-27 | 1998-06-19 | Nec Corp | 走査回路 |
JPH10221676A (ja) * | 1997-02-12 | 1998-08-21 | Sony Corp | 液晶表示装置およびその駆動方法 |
KR100295648B1 (ko) * | 1998-03-31 | 2001-08-07 | 김영환 | 티에프티-엘씨디 게이트 구동회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20010103175A (ko) | 2001-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3828875B1 (en) | Shift register unit and driving method therefor, gate driving circuit and display apparatus | |
US11328639B2 (en) | Shift register circuit and drive method thereof, gate drive circuit, and display panel | |
CN107705762B (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 | |
US11315471B2 (en) | Shift register unit, driving device, display device and driving method | |
US7372300B2 (en) | Shift register and image display apparatus containing the same | |
US9824656B2 (en) | Gate driver unit, gate driver circuit and driving method thereof, and display device | |
JP2795191B2 (ja) | El表示装置の駆動装置 | |
KR100832252B1 (ko) | 펄스 출력 회로 | |
WO2020215906A1 (zh) | 阵列基板、其驱动方法及显示装置 | |
US10650716B2 (en) | Shift register unit, shift register, driving method, display panel and display apparatus | |
US11062654B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
WO2020168895A1 (zh) | 移位寄存器单元及驱动方法、栅极驱动器、触控显示面板和触控显示装置 | |
CN111477159A (zh) | 显示基板、显示面板、显示装置和显示驱动方法 | |
WO2020192340A1 (zh) | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 | |
US11087706B2 (en) | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device | |
KR20010094921A (ko) | 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법 | |
CN111179803A (zh) | 移位寄存器及其控制方法、栅极驱动电路和显示面板 | |
CN112908253B (zh) | 显示面板及其驱动控制方法、显示装置 | |
US10937380B2 (en) | Shift register and driving method therefor, gate driving circuit and display apparatus | |
JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
JPH0695073A (ja) | 液晶表示装置 | |
KR100325874B1 (ko) | 박막트랜지스터 표시장치의 구동방법 | |
WO2021258888A1 (zh) | 一种移位寄存器、栅极驱动电路及显示面板 | |
KR100325875B1 (ko) | 박막트랜지스터 표시장치의 구동장치 | |
JPH09153296A (ja) | 液晶表示装置及びそのシフトレジスタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |