JPH0695073A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0695073A JPH0695073A JP24362392A JP24362392A JPH0695073A JP H0695073 A JPH0695073 A JP H0695073A JP 24362392 A JP24362392 A JP 24362392A JP 24362392 A JP24362392 A JP 24362392A JP H0695073 A JPH0695073 A JP H0695073A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- thin film
- scanning
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 この発明は、液晶表示装置において、小形
化、高機能化、および低コスト化が図れる。 【構成】この発明は、走査線駆動回路5と信号線駆動回
路6で用いるレベルシフト回路を2つの多結晶シリコン
の薄膜トランジスタで形成することにより、液晶パネル
4の液晶画素10、…と走査線駆動回路5と信号線駆動
回路6を同一基板12上に一体形成したものである。こ
の場合のレベルシフト回路を有する走査線駆動回路5と
信号線駆動回路6は、シフトレジスタを低電源電圧(例
えば5V)で駆動し、各走査線7もしくは信号線8に所
望の電圧(例えば15V)までレベルシフトを行い、液
晶パネル4の駆動を行うものである。
化、高機能化、および低コスト化が図れる。 【構成】この発明は、走査線駆動回路5と信号線駆動回
路6で用いるレベルシフト回路を2つの多結晶シリコン
の薄膜トランジスタで形成することにより、液晶パネル
4の液晶画素10、…と走査線駆動回路5と信号線駆動
回路6を同一基板12上に一体形成したものである。こ
の場合のレベルシフト回路を有する走査線駆動回路5と
信号線駆動回路6は、シフトレジスタを低電源電圧(例
えば5V)で駆動し、各走査線7もしくは信号線8に所
望の電圧(例えば15V)までレベルシフトを行い、液
晶パネル4の駆動を行うものである。
Description
【0001】
【産業上の利用分野】この発明は、テレビやディスプレ
イに使用されるアクティブマトリクス型の液晶表示装置
に関する。
イに使用されるアクティブマトリクス型の液晶表示装置
に関する。
【0002】
【従来の技術】近年、高精細、高機能な液晶表示装置の
実現を狙ったものとして、薄膜トランジスタを用いたア
クティブマトリクス型の液晶パネルを有する液晶表示装
置の開発が進められている。
実現を狙ったものとして、薄膜トランジスタを用いたア
クティブマトリクス型の液晶パネルを有する液晶表示装
置の開発が進められている。
【0003】液晶表示装置の周辺駆動回路としては、液
晶パネルに対して走査線の駆動信号を出力する走査線駆
動回路と信号線の駆動信号を出力する信号線駆動回路が
用いられている。
晶パネルに対して走査線の駆動信号を出力する走査線駆
動回路と信号線の駆動信号を出力する信号線駆動回路が
用いられている。
【0004】走査線駆動回路は、走査信号を順次転送す
るシフトレジスタ回路とバッファ回路により構成され、
信号線駆動回路は、走査信号を順次転送するシフトレジ
スタ回路とバッファ回路と映像信号をオン−オフするア
ナログスイッチにより構成されている。
るシフトレジスタ回路とバッファ回路により構成され、
信号線駆動回路は、走査信号を順次転送するシフトレジ
スタ回路とバッファ回路と映像信号をオン−オフするア
ナログスイッチにより構成されている。
【0005】特に、液晶表示装置を用いて100インチ
以上の大画面を達成する投射型液晶表示装置において
は、駆動回路の一体化とともに、小画素サイズ化、多画
素化を達成するものが要望されている。
以上の大画面を達成する投射型液晶表示装置において
は、駆動回路の一体化とともに、小画素サイズ化、多画
素化を達成するものが要望されている。
【0006】上記のような液晶表示装置の液晶パネルに
おける各画素のスイッチング用の薄膜トランジスタとし
ては、フリッカやクロストークがなく、コントラスト比
が大きく良好な表示品位を得るために、オフ電流が小さ
く、オン/オフ比が105 以上であることが要求されて
いる。
おける各画素のスイッチング用の薄膜トランジスタとし
ては、フリッカやクロストークがなく、コントラスト比
が大きく良好な表示品位を得るために、オフ電流が小さ
く、オン/オフ比が105 以上であることが要求されて
いる。
【0007】走査線駆動回路や信号線駆動回路で用いる
薄膜トランジスタとしては、高速のシフトレジスタ回路
を形成する上で高移動度、低しきい値電圧が要求され、
動作周波数の増大を考えると電源電圧を上げることが有
利である。
薄膜トランジスタとしては、高速のシフトレジスタ回路
を形成する上で高移動度、低しきい値電圧が要求され、
動作周波数の増大を考えると電源電圧を上げることが有
利である。
【0008】また、液晶表示装置の小型化から、画素ピ
ッチを小さくする必要があり、薄膜トランジスタのサイ
ズを小さくすることが必要となってくるが、特に薄膜ト
ランジスタのチャネル長の縮小は電源電圧耐圧の観点か
ら苦しくなる。
ッチを小さくする必要があり、薄膜トランジスタのサイ
ズを小さくすることが必要となってくるが、特に薄膜ト
ランジスタのチャネル長の縮小は電源電圧耐圧の観点か
ら苦しくなる。
【0009】例えば、チャネル長が3μmの多結晶シリ
コンの薄膜トランジスタの場合、電源電圧が8V以上で
ドレイン部でのアバランシェによるインパクトイオン化
のために薄膜トランジスタのオフ時のリーク電流が増大
し(図6)、電源電圧13V以上では薄膜トランジスタ
の破壊が生じてしまう(図7)。逆に、走査線駆動回路
部の薄膜トランジスタのサイズが大きいと画素ピッチ以
内での走査線駆動回路の形成が難しくなり、画素ピッチ
の低減も難しくなる。
コンの薄膜トランジスタの場合、電源電圧が8V以上で
ドレイン部でのアバランシェによるインパクトイオン化
のために薄膜トランジスタのオフ時のリーク電流が増大
し(図6)、電源電圧13V以上では薄膜トランジスタ
の破壊が生じてしまう(図7)。逆に、走査線駆動回路
部の薄膜トランジスタのサイズが大きいと画素ピッチ以
内での走査線駆動回路の形成が難しくなり、画素ピッチ
の低減も難しくなる。
【0010】加えて、液晶を駆動するには交流駆動が必
要であり、さらに液晶のしきい値電圧(2V程度)を考
慮すると、例えば対向基板電圧5Vに対して±4〜5V
の信号電圧が必要である。
要であり、さらに液晶のしきい値電圧(2V程度)を考
慮すると、例えば対向基板電圧5Vに対して±4〜5V
の信号電圧が必要である。
【0011】さらに、信号線への書き込みもしくは画素
電極への書き込みを行うスイッチング用の薄膜トランジ
スタを駆動することが必要なために、薄膜トランジスタ
のしきい値電圧分を加味し、シフトレジスタ用の薄膜ト
ランジスタを含む駆動回路の電源電圧は例えば15V以
上の高電圧であることが必要である。そこで、走査線駆
動回路や信号線駆動回路において、シフトレジスタ回路
からの出力を昇圧するレベルシフト回路が用いられる。
電極への書き込みを行うスイッチング用の薄膜トランジ
スタを駆動することが必要なために、薄膜トランジスタ
のしきい値電圧分を加味し、シフトレジスタ用の薄膜ト
ランジスタを含む駆動回路の電源電圧は例えば15V以
上の高電圧であることが必要である。そこで、走査線駆
動回路や信号線駆動回路において、シフトレジスタ回路
からの出力を昇圧するレベルシフト回路が用いられる。
【0012】しかし、液晶パネルとは別体でシフトレジ
スタ回路等を有する走査線駆動回路や信号線駆動回路の
周辺駆動回路が設けられていたため、液晶表示装置とし
ては、大形化するとともに、コストが高くなるという欠
点があった。
スタ回路等を有する走査線駆動回路や信号線駆動回路の
周辺駆動回路が設けられていたため、液晶表示装置とし
ては、大形化するとともに、コストが高くなるという欠
点があった。
【0013】したがって、液晶表示装置において、液晶
パネルの液晶画素と走査線駆動回路と信号線駆動回路を
同一基板上に一体形成することにより、小形化、高機能
化、および低コスト化が図れるものが要望されている。
パネルの液晶画素と走査線駆動回路と信号線駆動回路を
同一基板上に一体形成することにより、小形化、高機能
化、および低コスト化が図れるものが要望されている。
【0014】
【発明が解決しようとする課題】上記したように、液晶
表示装置において、液晶パネルの液晶画素と走査線駆動
回路と信号線駆動回路を同一基板上に一体形成すること
により、小形化、高機能化、および低コスト化が図れる
ものが要望されている。
表示装置において、液晶パネルの液晶画素と走査線駆動
回路と信号線駆動回路を同一基板上に一体形成すること
により、小形化、高機能化、および低コスト化が図れる
ものが要望されている。
【0015】そこで、この発明は、走査線駆動回路ある
いは信号線駆動回路で用いるレベルシフト回路を多結晶
シリコンの薄膜トランジスタで形成することにより、液
晶パネルの液晶画素と走査線駆動回路と信号線駆動回路
を同一基板上に一体形成することにより、小形化、高機
能化、および低コスト化が図れる液晶表示装置を提供す
ることを目的とする。
いは信号線駆動回路で用いるレベルシフト回路を多結晶
シリコンの薄膜トランジスタで形成することにより、液
晶パネルの液晶画素と走査線駆動回路と信号線駆動回路
を同一基板上に一体形成することにより、小形化、高機
能化、および低コスト化が図れる液晶表示装置を提供す
ることを目的とする。
【0016】
【課題を解決するための手段】この発明の液晶表示装置
は、マトリクス状に配置される複数本の信号線及び走査
線とこれらの信号線及び走査線の各交点部分に配置され
るスイッチング素子を介して設置される画素電極とから
なる液晶パネル、上記信号線に映像信号を順次転送する
シフトレジスタ回路とこのシフトレジスタ回路からの出
力を昇圧するレベルシフト回路を備える信号線駆動回
路、および上記走査線に走査信号を順次転送するシフト
レジスタ回路とこのシフトレジスタ回路からの出力を昇
圧するレベルシフト回路を備える走査線駆動回路を、同
一基板上に一体に形成したものである。
は、マトリクス状に配置される複数本の信号線及び走査
線とこれらの信号線及び走査線の各交点部分に配置され
るスイッチング素子を介して設置される画素電極とから
なる液晶パネル、上記信号線に映像信号を順次転送する
シフトレジスタ回路とこのシフトレジスタ回路からの出
力を昇圧するレベルシフト回路を備える信号線駆動回
路、および上記走査線に走査信号を順次転送するシフト
レジスタ回路とこのシフトレジスタ回路からの出力を昇
圧するレベルシフト回路を備える走査線駆動回路を、同
一基板上に一体に形成したものである。
【0017】
【作用】この発明は、走査線駆動回路あるいは信号線駆
動回路で用いるレベルシフト回路を多結晶シリコンの薄
膜トランジスタで形成することにより、液晶パネルの液
晶画素と走査線駆動回路と信号線駆動回路を同一基板上
に一体形成するようにしたものである。
動回路で用いるレベルシフト回路を多結晶シリコンの薄
膜トランジスタで形成することにより、液晶パネルの液
晶画素と走査線駆動回路と信号線駆動回路を同一基板上
に一体形成するようにしたものである。
【0018】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図1はこの発明の液晶表示装置と
周辺外部装置の回路構成図である。
照しながら説明する。図1はこの発明の液晶表示装置と
周辺外部装置の回路構成図である。
【0019】すなわち、液晶表示装置1には、制御回路
2と電源部3とが接続されている。電源部3は、+5ボ
ルトの電源電圧を液晶表示装置1と制御回路2とに出力
し、+15ボルトの電源電圧を液晶表示装置1に出力す
るものである。制御回路2は、液晶表示装置1に対して
後述する信号線と走査線とにそれぞれ対応するクロック
パルス1、2とスタートパルスとしてのシフトパルス
と、映像信号とを出力するものである。
2と電源部3とが接続されている。電源部3は、+5ボ
ルトの電源電圧を液晶表示装置1と制御回路2とに出力
し、+15ボルトの電源電圧を液晶表示装置1に出力す
るものである。制御回路2は、液晶表示装置1に対して
後述する信号線と走査線とにそれぞれ対応するクロック
パルス1、2とスタートパルスとしてのシフトパルス
と、映像信号とを出力するものである。
【0020】上記液晶表示装置1は、アクティブマトリ
クス形の液晶パネル4とCMOS構造で形成される走査
線駆動回路(ゲート線駆動回路)5とCMOS構造で形
成される信号線駆動回路6により構成されている。
クス形の液晶パネル4とCMOS構造で形成される走査
線駆動回路(ゲート線駆動回路)5とCMOS構造で形
成される信号線駆動回路6により構成されている。
【0021】液晶パネル4は、走査線(ゲート線)7と
信号線8が交差するように形成され、その交差部にそれ
ぞれ多結晶シリコンにより構成される薄膜トランジスタ
(スイッチング素子)9を介して液晶画素(画素電極)
10と信号電圧がチャージされるコンデンサ11が並列
に設けられている。コンデンサ11にチャージされた信
号電圧が液晶画素10に印加されることにより、信号電
圧が印加される期間を長くできるようにしている。
信号線8が交差するように形成され、その交差部にそれ
ぞれ多結晶シリコンにより構成される薄膜トランジスタ
(スイッチング素子)9を介して液晶画素(画素電極)
10と信号電圧がチャージされるコンデンサ11が並列
に設けられている。コンデンサ11にチャージされた信
号電圧が液晶画素10に印加されることにより、信号電
圧が印加される期間を長くできるようにしている。
【0022】すなわち、液晶画素10、…、コンデンサ
11、…の一端はそれぞれ接地され、液晶画素10、
…、コンデンサ11、…の他端はそれぞれ薄膜トランジ
スタ9、…のドレイン〜ソース間を介して信号線8、…
に接続されている。薄膜トランジスタ9、…のゲートは
走査線7、…に接続されている。上記液晶画素10、…
が、縦横所定の数並べられて2次元状の表示画面が構成
される。
11、…の一端はそれぞれ接地され、液晶画素10、
…、コンデンサ11、…の他端はそれぞれ薄膜トランジ
スタ9、…のドレイン〜ソース間を介して信号線8、…
に接続されている。薄膜トランジスタ9、…のゲートは
走査線7、…に接続されている。上記液晶画素10、…
が、縦横所定の数並べられて2次元状の表示画面が構成
される。
【0023】なお、縦方向の各液晶画素10、…におい
て信号線8、…の1本が共用され、横方向の各液晶画素
10、…において走査線7、…の1本が共用される。こ
れにより、信号線8、…は横方向の画素数と同じ数配置
され、走査線7、…は縦方向の画素数と同じ数配置され
る。信号線8、…は信号線駆動回路6によって所定の電
圧が印加され、走査線7、…は走査線駆動回路5より駆
動される。
て信号線8、…の1本が共用され、横方向の各液晶画素
10、…において走査線7、…の1本が共用される。こ
れにより、信号線8、…は横方向の画素数と同じ数配置
され、走査線7、…は縦方向の画素数と同じ数配置され
る。信号線8、…は信号線駆動回路6によって所定の電
圧が印加され、走査線7、…は走査線駆動回路5より駆
動される。
【0024】上記液晶パネル4の液晶画素10、…と走
査線駆動回路5と信号線駆動回路6とは、液晶画素1
0、…の一方の電極が形成される同一基板12上に一体
に集積化されて形成されている。
査線駆動回路5と信号線駆動回路6とは、液晶画素1
0、…の一方の電極が形成される同一基板12上に一体
に集積化されて形成されている。
【0025】上記走査線駆動回路5は、図2に示すよう
に、複数段(m段)のシフトレジスタ12、…、各シフ
トレジスタ12、…からの出力を昇圧するレベルシフト
回路13、…、およびバッファ回路14、…によって構
成されている。
に、複数段(m段)のシフトレジスタ12、…、各シフ
トレジスタ12、…からの出力を昇圧するレベルシフト
回路13、…、およびバッファ回路14、…によって構
成されている。
【0026】上記シフトレジスタ12、…は、上記制御
回路3から供給されるスタートパルスとクロックパルス
1、2とに応じて出力パルス(+5V)を順次出力する
m段のシフトレジスタであり、上記電源部2により供給
される+5Vの電源電圧で駆動されようになっている。
回路3から供給されるスタートパルスとクロックパルス
1、2とに応じて出力パルス(+5V)を順次出力する
m段のシフトレジスタであり、上記電源部2により供給
される+5Vの電源電圧で駆動されようになっている。
【0027】シフトレジスタ12、…は、入力されるシ
フトパルスをクロックパルスの周期に応じて遅延させて
出力するものである。したがって、シフトパルスは上の
シフトレジスタ12、…から、下のシフトレジスタ1
2、…へ、順次転送される。
フトパルスをクロックパルスの周期に応じて遅延させて
出力するものである。したがって、シフトパルスは上の
シフトレジスタ12、…から、下のシフトレジスタ1
2、…へ、順次転送される。
【0028】シフトレジスタ12、…の出力パルス(+
5V)は、それぞれ対応するレベルシフト回路13、…
に出力される。レベルシフト回路13、…は、それぞれ
対応するシフトレジスタ12、…から供給される出力パ
ルス(+5V)を上記電源部2により供給される+15
Vの電源電圧に昇圧し、対応するバッファ回路14、…
を介して走査線7、…に出力するものである。
5V)は、それぞれ対応するレベルシフト回路13、…
に出力される。レベルシフト回路13、…は、それぞれ
対応するシフトレジスタ12、…から供給される出力パ
ルス(+5V)を上記電源部2により供給される+15
Vの電源電圧に昇圧し、対応するバッファ回路14、…
を介して走査線7、…に出力するものである。
【0029】上記レベルシフト回路13は、図2に示す
ように、シフトレジスタ12からの出力パルス(+5
V)によりオンするn−チャネルの多結晶シリコン構成
の薄膜トランジスタ(TFT)21と、シフトレジスタ
12からの出力パルス(0V)によりオンするp−チャ
ネルの多結晶シリコン構成の薄膜トランジスタ(TF
T)22とからなる直列回路により構成されている。
ように、シフトレジスタ12からの出力パルス(+5
V)によりオンするn−チャネルの多結晶シリコン構成
の薄膜トランジスタ(TFT)21と、シフトレジスタ
12からの出力パルス(0V)によりオンするp−チャ
ネルの多結晶シリコン構成の薄膜トランジスタ(TF
T)22とからなる直列回路により構成されている。
【0030】上記薄膜トランジスタ21、22のゲート
には、シフトレジスタ12からの出力パルス(+5V)
が供給され、薄膜トランジスタ21のソースには上記電
源部2からの+15Vの電源電圧が供給されている。上
記薄膜トランジスタ21のドレインと上記薄膜トランジ
スタ22のソースとは接続されており、上記薄膜トラン
ジスタ22のドレインは接地されている。
には、シフトレジスタ12からの出力パルス(+5V)
が供給され、薄膜トランジスタ21のソースには上記電
源部2からの+15Vの電源電圧が供給されている。上
記薄膜トランジスタ21のドレインと上記薄膜トランジ
スタ22のソースとは接続されており、上記薄膜トラン
ジスタ22のドレインは接地されている。
【0031】上記薄膜トランジスタ21、22は、最近
の薄膜トランジスタの高性能化に伴い、電源電圧5Vで
も十分高速の移動速度を得ることができる。たとえば、
移動度80cm2 /V・S、しきい値電圧2V、チャネ
ル長6μmで、10MHz程度は確保できる。
の薄膜トランジスタの高性能化に伴い、電源電圧5Vで
も十分高速の移動速度を得ることができる。たとえば、
移動度80cm2 /V・S、しきい値電圧2V、チャネ
ル長6μmで、10MHz程度は確保できる。
【0032】すなわち、チャネル長を短くすることによ
り、高速動作が可能であるとともに、設計ルール及び薄
膜トランジスタのチャネル長を低減することにより、画
素ピッチの低減が可能となる。
り、高速動作が可能であるとともに、設計ルール及び薄
膜トランジスタのチャネル長を低減することにより、画
素ピッチの低減が可能となる。
【0033】上記バッファ回路14は、図2に示すよう
に、上記レベルシフト回路13内の薄膜トランジスタ2
1、22のオン−オフ状態に応じてオン−オフするn−
チャネルの多結晶シリコン構成の薄膜トランジスタ(T
FT)23とp−チャネルの多結晶シリコン構成の薄膜
トランジスタ(TFT)24とからなる直列回路により
構成されている。
に、上記レベルシフト回路13内の薄膜トランジスタ2
1、22のオン−オフ状態に応じてオン−オフするn−
チャネルの多結晶シリコン構成の薄膜トランジスタ(T
FT)23とp−チャネルの多結晶シリコン構成の薄膜
トランジスタ(TFT)24とからなる直列回路により
構成されている。
【0034】上記薄膜トランジスタ23、24のゲート
には、薄膜トランジスタ21と22の接続点Aにおける
電源電圧(0Vあるいは+15V)が供給され、薄膜ト
ランジスタ23のソースには上記電源部2からの+15
Vの電源電圧が供給されている。上記薄膜トランジスタ
23のドレインと上記薄膜トランジスタ24のソースと
は接続されており、その接続点Bの電圧値が走査信号と
して対応する走査線5に出力される。上記薄膜トランジ
スタ24のドレインは接地されている。
には、薄膜トランジスタ21と22の接続点Aにおける
電源電圧(0Vあるいは+15V)が供給され、薄膜ト
ランジスタ23のソースには上記電源部2からの+15
Vの電源電圧が供給されている。上記薄膜トランジスタ
23のドレインと上記薄膜トランジスタ24のソースと
は接続されており、その接続点Bの電圧値が走査信号と
して対応する走査線5に出力される。上記薄膜トランジ
スタ24のドレインは接地されている。
【0035】また、上記例では、シフトレジスタ12か
らの出力パルス(+5V)が薄膜トランジスタ21、2
2のゲートに供給される場合について説明したが、これ
に限らず、図3に示すように、シフトレジスタ12から
の出力パルス(+5V)が薄膜トランジスタ21のゲー
トに供給され、薄膜トランジスタ21と22の接続点A
における電源電圧が薄膜トランジスタ22のゲートに供
給されるようにしても良い。
らの出力パルス(+5V)が薄膜トランジスタ21、2
2のゲートに供給される場合について説明したが、これ
に限らず、図3に示すように、シフトレジスタ12から
の出力パルス(+5V)が薄膜トランジスタ21のゲー
トに供給され、薄膜トランジスタ21と22の接続点A
における電源電圧が薄膜トランジスタ22のゲートに供
給されるようにしても良い。
【0036】ただし、図2に示す構成では、薄膜トラン
ジスタ21のゲートと薄膜トランジスタ22のゲートに
共通にシフトレジスタ12からの出力パルスが供給され
ているため、図3の場合に比べ、薄膜トランジスタ21
のオフ時のリーク電流による出力レベルの低下をまねく
ことがない。
ジスタ21のゲートと薄膜トランジスタ22のゲートに
共通にシフトレジスタ12からの出力パルスが供給され
ているため、図3の場合に比べ、薄膜トランジスタ21
のオフ時のリーク電流による出力レベルの低下をまねく
ことがない。
【0037】上記薄膜トランジスタ21、23には、上
記電源部2からの+15Vの電源電圧が供給されるた
め、電源耐圧を向上させる構造(高耐圧構造)となって
いる。たとえば、チャネル長を長くしたり、LDD(Li
ghtly Doped Drain ;ライトリー ドープ ドレイン)
構造(特開昭58−105574参照)、もしくは多段
ゲート等の電界緩和構造を採用する。
記電源部2からの+15Vの電源電圧が供給されるた
め、電源耐圧を向上させる構造(高耐圧構造)となって
いる。たとえば、チャネル長を長くしたり、LDD(Li
ghtly Doped Drain ;ライトリー ドープ ドレイン)
構造(特開昭58−105574参照)、もしくは多段
ゲート等の電界緩和構造を採用する。
【0038】たとえば、LDD構造は、図4に示すよう
に、ガラス、石英等の絶縁性透明基板31上に、多結晶
半導体薄膜32が形成されている。この多結晶半導体薄
膜32は、ソース領域(n+ −p−Si)33、ドレイ
ン領域(n+ −p−Si)34、ソース領域33とドレ
イン領域34と同じ導電型の低濃度領域のオフセットゲ
ート領域(n- −p−Si)35、35、および活性領
域36により構成されている。
に、ガラス、石英等の絶縁性透明基板31上に、多結晶
半導体薄膜32が形成されている。この多結晶半導体薄
膜32は、ソース領域(n+ −p−Si)33、ドレイ
ン領域(n+ −p−Si)34、ソース領域33とドレ
イン領域34と同じ導電型の低濃度領域のオフセットゲ
ート領域(n- −p−Si)35、35、および活性領
域36により構成されている。
【0039】多結晶半導体薄膜32の活性領域36の上
部には、ゲート絶縁膜37を介してゲート電極38が形
成されている。多結晶半導体薄膜32のソース領域33
の上部には、ソース電極39が形成されている。多結晶
半導体薄膜32のドレイン領域34の上部には、ドレイ
ン電極40が形成されている。また、ゲート電極38の
上部には、層間絶縁膜41が形成されており、ソース電
極39やドレイン電極40とも絶縁されている。また、
多結晶半導体薄膜32のソース領域33の上部には、ゲ
ート絶縁膜42を介して層間絶縁膜43が形成されてい
る。多結晶半導体薄膜32のドレイン領域34の上部に
は、ゲート絶縁膜44を介して層間絶縁膜45が形成さ
れている。
部には、ゲート絶縁膜37を介してゲート電極38が形
成されている。多結晶半導体薄膜32のソース領域33
の上部には、ソース電極39が形成されている。多結晶
半導体薄膜32のドレイン領域34の上部には、ドレイ
ン電極40が形成されている。また、ゲート電極38の
上部には、層間絶縁膜41が形成されており、ソース電
極39やドレイン電極40とも絶縁されている。また、
多結晶半導体薄膜32のソース領域33の上部には、ゲ
ート絶縁膜42を介して層間絶縁膜43が形成されてい
る。多結晶半導体薄膜32のドレイン領域34の上部に
は、ゲート絶縁膜44を介して層間絶縁膜45が形成さ
れている。
【0040】また、3段の多段ゲートは、図4に示すL
DD構造の多結晶半導体薄膜32に3つの活性領域を設
け、その活性領域に対応する3つのゲート電極を設けた
ものである。
DD構造の多結晶半導体薄膜32に3つの活性領域を設
け、その活性領域に対応する3つのゲート電極を設けた
ものである。
【0041】すなわち、3段の多段ゲートは、図5に示
すように、ガラス、石英等の絶縁性透明基板51上に、
多結晶半導体薄膜52が形成されている。この多結晶半
導体薄膜52は、ソース領域(n+ −p−Si)53、
ドレイン領域(n+ −p−Si)54、ソース領域53
とドレイン領域54と同じ導電型領域(n+ −p−Si
あるいはn- −p−Si)55、55、および活性領域
56、56、56により構成されている。
すように、ガラス、石英等の絶縁性透明基板51上に、
多結晶半導体薄膜52が形成されている。この多結晶半
導体薄膜52は、ソース領域(n+ −p−Si)53、
ドレイン領域(n+ −p−Si)54、ソース領域53
とドレイン領域54と同じ導電型領域(n+ −p−Si
あるいはn- −p−Si)55、55、および活性領域
56、56、56により構成されている。
【0042】多結晶半導体薄膜52の上部には、ゲート
絶縁膜57を介してゲート電極58、58、58が形成
されている。多結晶半導体薄膜52のソース領域53の
上部には、ソース電極59が形成されている。多結晶半
導体薄膜52のドレイン領域54の上部には、ドレイン
電極60が形成されている。また、ゲート電極58、5
8、58の上部には、層間絶縁膜61が形成されてお
り、ソース電極59やドレイン電極60とも絶縁されて
いる。
絶縁膜57を介してゲート電極58、58、58が形成
されている。多結晶半導体薄膜52のソース領域53の
上部には、ソース電極59が形成されている。多結晶半
導体薄膜52のドレイン領域54の上部には、ドレイン
電極60が形成されている。また、ゲート電極58、5
8、58の上部には、層間絶縁膜61が形成されてお
り、ソース電極59やドレイン電極60とも絶縁されて
いる。
【0043】このような構成によれば、シフトレジスタ
12からの出力レベルが「0ボルト」の時、薄膜トラン
ジスタ21はオンとなり、薄膜トランジスタ22はオフ
となっている。これにより、上記電源部3からの+15
Vの電源電圧が薄膜トランジスタ23、24のゲートに
供給されることにより、薄膜トランジスタ23はオフと
なり、薄膜トランジスタ24はオンとなっている。この
結果、接続点Bの電圧値は接地レベルとなり、接続点B
からのバッファ回路14の出力は「0ボルト」である。
12からの出力レベルが「0ボルト」の時、薄膜トラン
ジスタ21はオンとなり、薄膜トランジスタ22はオフ
となっている。これにより、上記電源部3からの+15
Vの電源電圧が薄膜トランジスタ23、24のゲートに
供給されることにより、薄膜トランジスタ23はオフと
なり、薄膜トランジスタ24はオンとなっている。この
結果、接続点Bの電圧値は接地レベルとなり、接続点B
からのバッファ回路14の出力は「0ボルト」である。
【0044】そして、シフトレジスタ12からの出力レ
ベルが「5ボルト」となった際、薄膜トランジスタ21
はオフとなり、薄膜トランジスタ22はオンとなる。こ
れにより、接続点Aの電圧値は接地レベルとなり、接続
点Aからのレベルシフト回路13の出力は「0ボルト」
となる。このため、0Vの電源電圧が薄膜トランジスタ
23、24のゲートに供給されることにより、薄膜トラ
ンジスタ23はオンとなり、薄膜トランジスタ24はオ
フとなる。この結果、上記電源部3からの+15Vの電
源電圧が薄膜トランジスタ23を介してバッファ回路1
4の出力として出力される。
ベルが「5ボルト」となった際、薄膜トランジスタ21
はオフとなり、薄膜トランジスタ22はオンとなる。こ
れにより、接続点Aの電圧値は接地レベルとなり、接続
点Aからのレベルシフト回路13の出力は「0ボルト」
となる。このため、0Vの電源電圧が薄膜トランジスタ
23、24のゲートに供給されることにより、薄膜トラ
ンジスタ23はオンとなり、薄膜トランジスタ24はオ
フとなる。この結果、上記電源部3からの+15Vの電
源電圧が薄膜トランジスタ23を介してバッファ回路1
4の出力として出力される。
【0045】また、上記信号線駆動回路6は、図2に示
す上記走査線駆動回路5に高耐圧構造のアナログスイッ
チ(図示しない)を追加したものである。このアナログ
スイッチは、多結晶シリコン構成の薄膜トランジスタで
構成され、上記制御回路2から供給される映像信号をオ
ン−オフするものであり、上記バッファ回路14の後段
に設けられている。
す上記走査線駆動回路5に高耐圧構造のアナログスイッ
チ(図示しない)を追加したものである。このアナログ
スイッチは、多結晶シリコン構成の薄膜トランジスタで
構成され、上記制御回路2から供給される映像信号をオ
ン−オフするものであり、上記バッファ回路14の後段
に設けられている。
【0046】たとえば、薄膜トランジスタのドレインに
は上記制御回路2からの映像信号が供給され、ゲートに
は上記接続点Bからの+15Vの電源電圧が供給され、
ソースには上記信号線8が接続されている。
は上記制御回路2からの映像信号が供給され、ゲートに
は上記接続点Bからの+15Vの電源電圧が供給され、
ソースには上記信号線8が接続されている。
【0047】上記したように、走査線駆動回路5と信号
線駆動回路6で用いるレベルシフト回路13を多結晶シ
リコンの薄膜トランジスタ21、22で形成することに
より、液晶パネル4の液晶画素10、…と走査線駆動回
路5と信号線駆動回路6を同一基板12上に一体形成し
たものである。この場合のレベルシフト回路13を有す
る走査線駆動回路5と信号線駆動回路6は、シフトレジ
スタ12を低電源電圧(例えば5V)で駆動し、各走査
線7もしくは信号線8に所望の電圧(例えば15V)ま
でレベルシフトを行い、液晶パネル4の駆動を行うもの
である。これにより、小形化、高機能化、および低コス
ト化が図れる。
線駆動回路6で用いるレベルシフト回路13を多結晶シ
リコンの薄膜トランジスタ21、22で形成することに
より、液晶パネル4の液晶画素10、…と走査線駆動回
路5と信号線駆動回路6を同一基板12上に一体形成し
たものである。この場合のレベルシフト回路13を有す
る走査線駆動回路5と信号線駆動回路6は、シフトレジ
スタ12を低電源電圧(例えば5V)で駆動し、各走査
線7もしくは信号線8に所望の電圧(例えば15V)ま
でレベルシフトを行い、液晶パネル4の駆動を行うもの
である。これにより、小形化、高機能化、および低コス
ト化が図れる。
【0048】また、レベルシフト回路の前の駆動回路を
低電源電圧で駆動し、薄膜トランジスタのチャネル長を
低減し、小画素ピッチに対するパターン設計が楽になる
とともに、低電源電圧駆動による駆動回路の信頼性も向
上する。
低電源電圧で駆動し、薄膜トランジスタのチャネル長を
低減し、小画素ピッチに対するパターン設計が楽になる
とともに、低電源電圧駆動による駆動回路の信頼性も向
上する。
【0049】また、電源電圧の低下は、駆動回路を動作
させるために必要なクロックパルスやスタートパルス等
の電圧値の低下にもつながるため、液晶表示装置の外部
の制御回路の負担軽減となる。すなわち、外部の制御回
路での出力パルス電圧として5Vそのものが使えるた
め、わざわざ昇圧する必要がないためである。このこと
は、NTSC規格からHDTV規格への移行に伴う周波
数の増大に対して効果大である。
させるために必要なクロックパルスやスタートパルス等
の電圧値の低下にもつながるため、液晶表示装置の外部
の制御回路の負担軽減となる。すなわち、外部の制御回
路での出力パルス電圧として5Vそのものが使えるた
め、わざわざ昇圧する必要がないためである。このこと
は、NTSC規格からHDTV規格への移行に伴う周波
数の増大に対して効果大である。
【0050】なお、前記実施例では、信号線駆動回路と
走査線駆動回路の両方にレベルシフト回路を付加した場
合について説明したが、これに限らず、信号線駆動回路
か走査線駆動回路の少なくとも一方にレベルシフト回路
を付加するようにしても良い。
走査線駆動回路の両方にレベルシフト回路を付加した場
合について説明したが、これに限らず、信号線駆動回路
か走査線駆動回路の少なくとも一方にレベルシフト回路
を付加するようにしても良い。
【0051】また、レベルシフト回路は、図2、図3に
示した回路に限定されるものではなく、種々の回路を用
いることができる。たとえば、図8に示したレベルシフ
ト回路は、ゲートにシフトレジスタ12からの出力パル
スが入力され、ソースが接地されたn−チャネル薄膜ト
ランジスタ70と、ゲートにインバータ72を介してシ
フトレジスタ12からの出力パルスが入力され、ソース
が接地されたn−チャネル薄膜トランジスタ71と、ド
レインが該薄膜トランジスタ70のドレインに接続さ
れ、ゲートが該薄膜トランジスタ71のドレインに接続
され、ソースが電源(+15V)に接続されたp−チャ
ネル薄膜トランジスタ73と、ドレインが該薄膜トラン
ジスタ71のドレインに接続され、ゲートが該薄膜トラ
ンジスタ70のドレインに接続され、ソースが電源に接
続されたp−チャネル薄膜トランジスタ74とにより構
成されている。
示した回路に限定されるものではなく、種々の回路を用
いることができる。たとえば、図8に示したレベルシフ
ト回路は、ゲートにシフトレジスタ12からの出力パル
スが入力され、ソースが接地されたn−チャネル薄膜ト
ランジスタ70と、ゲートにインバータ72を介してシ
フトレジスタ12からの出力パルスが入力され、ソース
が接地されたn−チャネル薄膜トランジスタ71と、ド
レインが該薄膜トランジスタ70のドレインに接続さ
れ、ゲートが該薄膜トランジスタ71のドレインに接続
され、ソースが電源(+15V)に接続されたp−チャ
ネル薄膜トランジスタ73と、ドレインが該薄膜トラン
ジスタ71のドレインに接続され、ゲートが該薄膜トラ
ンジスタ70のドレインに接続され、ソースが電源に接
続されたp−チャネル薄膜トランジスタ74とにより構
成されている。
【0052】図8のレベルシフト回路は、シフトレジス
タ12からの出力薄膜トランジスタシフトレジスタ12
からの出力パルス(+5V)が印加されると、薄膜トラ
ンジスタ70、74がオン、薄膜トランジスタ71、7
3がオフとなり、出力すなわち薄膜トランジスタ71、
74のドレインから電源電圧(+15V)が出力され、
シフトレジスタ12から0Vが印加されると、薄膜トラ
ンジスタ71、73がオン、薄膜トランジスタ70、7
4がオフとなり、0Vが出力される。
タ12からの出力薄膜トランジスタシフトレジスタ12
からの出力パルス(+5V)が印加されると、薄膜トラ
ンジスタ70、74がオン、薄膜トランジスタ71、7
3がオフとなり、出力すなわち薄膜トランジスタ71、
74のドレインから電源電圧(+15V)が出力され、
シフトレジスタ12から0Vが印加されると、薄膜トラ
ンジスタ71、73がオン、薄膜トランジスタ70、7
4がオフとなり、0Vが出力される。
【0053】図2、図3のレベルシフト回路の場合、薄
膜トランジスタ21が能動領域で動作するため、消費電
力が大きくなるが、図8のレベルシフト回路ではすべて
の薄膜トランジスタがスイッチ動作するため、消費電力
を小さくできる。
膜トランジスタ21が能動領域で動作するため、消費電
力が大きくなるが、図8のレベルシフト回路ではすべて
の薄膜トランジスタがスイッチ動作するため、消費電力
を小さくできる。
【0054】また、信号線駆動回路についてフレーム反
転駆動に基づいて説明したため、最大映像信号電圧(約
10V)にアナログスイッチのしきい値電圧を加えた電
圧以上の出力が必要であったが、これに限らず、駆動方
式にコモン反転駆動を採用することにより、電源電圧を
10V程度に低電源電圧化することが可能となる。
転駆動に基づいて説明したため、最大映像信号電圧(約
10V)にアナログスイッチのしきい値電圧を加えた電
圧以上の出力が必要であったが、これに限らず、駆動方
式にコモン反転駆動を採用することにより、電源電圧を
10V程度に低電源電圧化することが可能となる。
【0055】しかし、ハイビジョン等の高精細な表示を
行う場合、20〜30MHzの高周波数の映像信号の書
き込みが必要となり、映像信号の分割、アナログスイッ
チの信号線書き込み能力が問題となってくる。
行う場合、20〜30MHzの高周波数の映像信号の書
き込みが必要となり、映像信号の分割、アナログスイッ
チの信号線書き込み能力が問題となってくる。
【0056】このため、アナログスイッチの書き込み能
力を上げ、映像信号の分割数を低減する上で、コモン反
転駆動を用いても、レベルシフト回路を用いてアナログ
スイッチを10V以上で駆動することは有効である。
力を上げ、映像信号の分割数を低減する上で、コモン反
転駆動を用いても、レベルシフト回路を用いてアナログ
スイッチを10V以上で駆動することは有効である。
【0057】
【発明の効果】以上詳述したように、この発明によれ
ば、走査線駆動回路あるいは信号線駆動回路で用いるレ
ベルシフト回路を多結晶シリコンの薄膜トランジスタで
形成することにより、液晶パネルの液晶画素と走査線駆
動回路と信号線駆動回路を同一基板上に一体形成するよ
うにしたので、小形化、高機能化、および低コスト化が
図れる液晶表示装置を提供できる。
ば、走査線駆動回路あるいは信号線駆動回路で用いるレ
ベルシフト回路を多結晶シリコンの薄膜トランジスタで
形成することにより、液晶パネルの液晶画素と走査線駆
動回路と信号線駆動回路を同一基板上に一体形成するよ
うにしたので、小形化、高機能化、および低コスト化が
図れる液晶表示装置を提供できる。
【図1】この発明の一実施例の液晶表示装置と周辺外部
装置の概略回路図。
装置の概略回路図。
【図2】図1の走査線駆動回路の構成を示す回路図。
【図3】図2のレベルシフト回路の他の構成例を示す回
路図。
路図。
【図4】図2の薄膜トランジスタの構成例を示す断面
図。
図。
【図5】図2の薄膜トランジスタの構成例を示す断面
図。
図。
【図6】多結晶シリコンの薄膜トランジスタのドレイン
電流−ゲート電圧特性を示す図。
電流−ゲート電圧特性を示す図。
【図7】多結晶シリコンの薄膜トランジスタの電源耐圧
特性を示す図。
特性を示す図。
【図8】図2のレベルシフト回路の他の構成例を示す回
路図。
路図。
…液晶表示装置1、2…制御回路、3…電源部、4…液
晶パネル、5…走査線駆動回路、6…信号線駆動回路、
7、〜…走査線(ゲート線)、8、〜…信号線、9、〜
…薄膜トランジスタ(スイッチング素子)、10、〜…
液晶画素(画素電極)、11、〜…コンデンサ、12、
〜…シフトレジスタ、13、〜…レベルシフト回路、1
4、〜…バッファ回路、21、22、23、24…薄膜
トランジスタ。
晶パネル、5…走査線駆動回路、6…信号線駆動回路、
7、〜…走査線(ゲート線)、8、〜…信号線、9、〜
…薄膜トランジスタ(スイッチング素子)、10、〜…
液晶画素(画素電極)、11、〜…コンデンサ、12、
〜…シフトレジスタ、13、〜…レベルシフト回路、1
4、〜…バッファ回路、21、22、23、24…薄膜
トランジスタ。
Claims (5)
- 【請求項1】 マトリクス状に配置される複数本の信号
線及び走査線とこれらの信号線及び走査線の各交点部分
に配置されるスイッチング素子を介して設置される画素
電極とからなる液晶パネルと、 上記信号線に映像信号を順次転送する信号線駆動回路
と、 上記走査線に走査信号を順次転送するシフトレジスタ回
路とこのシフトレジスタ回路からの出力を昇圧するレベ
ルシフト回路を備える走査線駆動回路と、 を同一基板上に一体に形成したことを特徴とする液晶表
示装置。 - 【請求項2】 マトリクス状に配置される複数本の信号
線及び走査線とこれらの信号線及び走査線の各交点部分
に配置されるスイッチング素子を介して設置される画素
電極とからなる液晶パネルと、 上記信号線を走査するためのシフトレジスタ回路とこの
シフトレジスタ回路からの出力を昇圧するレベルシフト
回路を備える信号線駆動回路と、 上記走査線を走査するための走査線駆動回路と、 を同一基板上に一体に形成したことを特徴とする液晶表
示装置。 - 【請求項3】 上記レベルシフト回路は、LDD構造の
スイッチング素子によって構成されていることを特徴と
する請求項1あるいは請求項2に記載の液晶表示装置。 - 【請求項4】 上記レベルシフト回路は、多段ゲート電
極構造のスイッチング素子によって構成されていること
を特徴とする請求項1あるいは請求項2に記載の液晶表
示装置。 - 【請求項5】 上記レベルシフト回路は、上記シフトレ
ジスタ回路を構成するスイッチング素子よりもチャネル
長の長いスイッチング素子によって構成されていること
を特徴とする請求項1あるいは請求項2に記載の液晶表
示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24362392A JPH0695073A (ja) | 1992-09-11 | 1992-09-11 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24362392A JPH0695073A (ja) | 1992-09-11 | 1992-09-11 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0695073A true JPH0695073A (ja) | 1994-04-08 |
Family
ID=17106583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24362392A Pending JPH0695073A (ja) | 1992-09-11 | 1992-09-11 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0695073A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157361A (en) * | 1996-07-22 | 2000-12-05 | Sharp Kabushiki Kaisha | Matrix-type image display device |
JP2003037492A (ja) * | 2001-05-18 | 2003-02-07 | Sharp Corp | 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置 |
JP2005165334A (ja) * | 2003-12-03 | 2005-06-23 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ表示板 |
JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
US7349093B2 (en) | 2005-02-17 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Fluorescence measurement apparatus |
KR100896404B1 (ko) * | 2001-12-12 | 2009-05-08 | 엘지디스플레이 주식회사 | 레벨 쉬프터를 갖는 쉬프트 레지스터 |
JP2009181612A (ja) * | 2008-01-29 | 2009-08-13 | Toshiba Mobile Display Co Ltd | シフトレジスタ回路及び液晶表示装置 |
US7907107B2 (en) | 2006-01-26 | 2011-03-15 | Samsung Electronics Co., Ltd. | Display device and driving apparatus |
WO2015033838A1 (ja) * | 2013-09-04 | 2015-03-12 | シャープ株式会社 | アクティブマトリクス基板、表示パネル及びそれを備えた表示装置 |
JP2018063747A (ja) * | 2009-09-16 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-09-11 JP JP24362392A patent/JPH0695073A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157361A (en) * | 1996-07-22 | 2000-12-05 | Sharp Kabushiki Kaisha | Matrix-type image display device |
US6373460B1 (en) | 1996-07-22 | 2002-04-16 | Sharp Kabushiki Kaisha | Matrix-type image display device having level shifters |
JP2003037492A (ja) * | 2001-05-18 | 2003-02-07 | Sharp Corp | 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置 |
KR100541060B1 (ko) * | 2001-05-18 | 2006-01-10 | 샤프 가부시키가이샤 | 신호처리회로, 저전압 신호발생기 및 그것을 포함하는화상표시장치 |
US7358950B2 (en) | 2001-05-18 | 2008-04-15 | Sharp Kabushiki Kaisha | Signal processing circuit, low-voltage signal generator, and image display incorporating the same |
US7978169B2 (en) | 2001-05-18 | 2011-07-12 | Sharp Kabushiki Kaisha | Signal processing circuit, low-voltage signal generator and image display incorporating the same |
KR100896404B1 (ko) * | 2001-12-12 | 2009-05-08 | 엘지디스플레이 주식회사 | 레벨 쉬프터를 갖는 쉬프트 레지스터 |
JP2005165334A (ja) * | 2003-12-03 | 2005-06-23 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ表示板 |
JP2005274642A (ja) * | 2004-03-23 | 2005-10-06 | Sony Corp | 表示装置および表示装置の駆動方法 |
US7349093B2 (en) | 2005-02-17 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Fluorescence measurement apparatus |
US7907107B2 (en) | 2006-01-26 | 2011-03-15 | Samsung Electronics Co., Ltd. | Display device and driving apparatus |
JP2009181612A (ja) * | 2008-01-29 | 2009-08-13 | Toshiba Mobile Display Co Ltd | シフトレジスタ回路及び液晶表示装置 |
JP2018063747A (ja) * | 2009-09-16 | 2018-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10181304B2 (en) | 2009-09-16 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
US10446103B2 (en) | 2009-09-16 | 2019-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
US10902814B2 (en) | 2009-09-16 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
US11545105B2 (en) | 2009-09-16 | 2023-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
US11984093B2 (en) | 2009-09-16 | 2024-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
WO2015033838A1 (ja) * | 2013-09-04 | 2015-03-12 | シャープ株式会社 | アクティブマトリクス基板、表示パネル及びそれを備えた表示装置 |
US10121429B2 (en) | 2013-09-04 | 2018-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display panel, and display device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109427310B (zh) | 移位寄存器单元、驱动装置、显示装置以及驱动方法 | |
US7372300B2 (en) | Shift register and image display apparatus containing the same | |
US20170243554A1 (en) | Pulse output circuit, shift register, and display device | |
US10475409B2 (en) | Gate drive circuit, display panel, and driving method for the gate drive circuit | |
US9824656B2 (en) | Gate driver unit, gate driver circuit and driving method thereof, and display device | |
US20190318796A1 (en) | Shift register unit, control method thereof, gate driving device, display device | |
US10796654B2 (en) | Switching circuit, control circuit, display device, gate driving circuit and method | |
US20210335175A1 (en) | Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device | |
US20070217564A1 (en) | Shift register and image display apparatus containing the same | |
KR100519468B1 (ko) | 평면표시장치 | |
US20170193945A1 (en) | Shift register unit, gate driving circuit and display device | |
US10380959B2 (en) | Pixel unit driving circuit, driving method and display apparatus for pixel unit using alternately switching elements having inverted polarities | |
KR100370332B1 (ko) | 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법 | |
CN110148390B (zh) | 阵列基板、其驱动方法及显示装置 | |
JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
JPH08137443A (ja) | 画像表示装置 | |
JPH0695073A (ja) | 液晶表示装置 | |
WO2017008336A1 (zh) | 阵列基板及驱动阵列基板的方法 | |
US10832608B2 (en) | Pixel circuit, method for driving method, display panel, and display device | |
US20240021117A1 (en) | Gate drive circuit and display panel | |
US8907882B2 (en) | Gate signal line drive circuit and display device | |
US20140361966A1 (en) | Level conversion circuit and liquid crystal display device using the same | |
JPH04195123A (ja) | アクティブマトリクス表示装置 | |
JP2005128101A (ja) | 液晶表示装置 | |
JPH0451835B2 (ja) |