CN110148390B - 阵列基板、其驱动方法及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、其驱动方法及显示装置，本发明通过在非显示区域设置与各栅线一一对应的多个开关晶体管，这样在一帧时间结束后到下一帧开始前的Blank阶段即阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿，比如在阵列基板的扫描空白阶段向电连接的各栅线输入高电平信号，这样可以解决在高温环境中由于各行栅线处于低电平的时间较长，导致像素开关晶体管的阈值电压发生向负电压方向偏移，而导致显示画面出现mura现象的问题。

Description

阵列基板、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、其驱动方法及显示装置。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)因其具有体积小、功耗低、无辐射等特点，在当前平板显示器市场占据了主导地位。TFT-LCD的关键核心在于Array基板的TFT的制备以及相关TFT特性的确保，目前通过栅极电压大小来控制TFT的打开和关闭实现数据线电压→像素电压的写入，从而达到不同像素电极需要的显示亮度。TFT特性曲线对应栅极打开时的电流即开态电流Ion与栅极关闭时的漏电流即关态电流Ioff的比值Ion/Ioff要求≥10⁶，一般开态电流为uA级，关态电流为pA级。目前TFT的关键膜层有源层的材料主要有非晶硅(a-Si)、低温多晶硅(LTPS)和氧化物(Oxide：IGZO和ZnO)。氧化物TFT由于迁移率高，开关比大，近年来被研究越来越多，对应产品的应用也越来越广泛。

由于氧化物TFT特性信赖性的稳定性相比A-Si产品要差，在高温点灯过程TFT曲线向左漂移(TFT阈值电压Vth减小)导致关态电流Ioff明显增大，温度越高，时间越长，Vth漂移越严重，如图1所示的TFT特性曲线，曲线NG表示TFT的阈值电压向左漂移时TFT的Vgs-Ids曲线，曲线OK表示正常的Vgs-Ids曲线，当给TFT的栅极输入VGL电压时，可以看出在常规的VGL＝-8V时，NG点TFT的关态电流Ioff相比正常的pA级的关态电流Ioff明显增大，导致显示区的氧化物TFT无法关断，例如在黑白画面的黑色区域会出现亮点，如图2和图3所示，导致画面出现mura现象。

发明内容

有鉴于此，本发明实施例提供一种阵列基板、其驱动方法及显示装置，用以解决显示区域的TFT在恶劣环境下如高温环境出现阈值电压漂移导致显示画面出现mura现象的问题。

因此，本发明实施例提供了一种阵列基板，具有显示区域和包围所述显示区域的非显示区域；所述显示区域包括呈阵列排布的多个像素晶体管和多条栅线，各条栅线分别与相应行的像素晶体管电连接；

所述非显示区域包括与各所述栅线一一对应的多个开关晶体管；其中，各所述开关晶体管的栅极和第一极均连接至同一条电压输入线，各所述开关晶体管的第二极与对应行的所述栅线电连接；

在工作温度超过预设温度时，在所述阵列基板的扫描空白阶段，所述电压输入线通过各所述开关晶体管向电连接的各所述栅线输入阈值电压补偿信号，以对所述像素晶体管的阈值电压进行补偿。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述阈值电压补偿信号随所述工作温度的变化而变化。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述非显示区域还包括电压控制电路，所述电压控制电路包括串联于电源端和接地端之间的两个电阻，其中一个电阻为热敏可变电阻；所述电压输入线的输入端与串联的两个电阻之间的节点电连接。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，与所述接地端电连接的电阻为正性热敏电阻。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，在室温时，与所述电源端电连接的电阻的阻值为所述正性热敏电阻的阻值的5～10倍。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，与所述电源端电连接的电阻为负性热敏电阻。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，在室温时，所述负性热敏电阻的阻值为与所述接地端电连接的电阻的阻值的20～100倍。

可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述非显示区域还包括GOA电路，各所述开关晶体管与所述GOA电路位于所述非显示区域的同一侧。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一项所述的阵列基板。

相应地，本发明实施例还提供了一种本发明实施例提供的上述阵列基板的驱动方法，包括：

在工作温度超过预设温度时，在所述阵列基板的扫描空白阶段，所述电压输入线通过各所述开关晶体管向电连接的各所述栅线输入阈值电压补偿信号，以对所述像素晶体管的阈值电压进行补偿。

本发明有益效果如下：

本发明实施例提供的一种阵列基板、其驱动方法及显示装置，该阵列基板具有显示区域和包围显示区域的非显示区域；显示区域包括呈阵列排布的多个像素晶体管和多条栅线，各条栅线分别与相应行的像素晶体管电连接；非显示区域包括与各栅线一一对应的多个开关晶体管；其中，各开关晶体管的栅极和第一极均连接至同一条电压输入线，各开关晶体管的第二极与对应行的栅线电连接；在工作温度超过预设温度时，在阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿。在一帧时间内，由于面板内的栅线是逐行扫描的，即逐行开启显示区域内的像素开关晶体管，比如在栅极电压为高电平信号时像素开关晶体管开启，则在扫描某一行栅线时，其余各行栅线全部输入低电平信号，直至从第一行扫描至最后一行，每一行栅线处于低电平的时间较长，在工作温度超过预设温度时，比如高温环境中，像素开关晶体管的有源层的载流子活性较高，容易导致像素开关晶体管的阈值电压发生向负电压方向偏移即TFT特性曲线向左偏移，导致像素开关晶体管的关态电流较大，导致像素开关晶体管在需要关断的时候无法关断，导致画面出现mura现象。本发明通过在非显示区域设置与各栅线一一对应的多个开关晶体管，这样在一帧时间结束后到下一帧开始前的Blank阶段即阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿，比如在阵列基板的扫描空白阶段向电连接的各栅线输入高电平信号，这样可以解决在高温环境中由于各行栅线处于低电平的时间较长，导致像素开关晶体管的阈值电压发生向负电压方向偏移，而导致显示画面出现mura现象的问题。

附图说明

图1为现有技术中TFT特性曲线漂移结构示意图；

图2为现有技术中TFT特性曲线漂移导致的显示画面出现mura现象的结构示意图之一；

图3为现有技术中TFT特性曲线漂移导致的显示画面出现mura现象的结构示意图之二；

图4为本发明实施例提供的阵列基板的结构示意图之一；

图5为本发明实施例提供的阵列基板的结构示意图之二；

图6为图4和图5所示的阵列基板的工作时序结构示意图；

图7为本发明实施例提供的阵列基板的结构示意图之三；

图8为本发明实施例提供的阵列基板的结构示意图之四；

图9为本发明实施例提供的阵列基板的结构示意图之五；

图10为本发明实施例提供的阵列基板的结构示意图之六。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种阵列基板，如图4和图5所示，具有显示区域A和包围显示区域A的非显示区域B；显示区域A包括呈阵列排布的多个像素晶体管T0和多条栅线(Gate1、Gate2、Gate3……)，各条栅线分别与相应行的像素晶体管T0电连接；显示区域A还包括多条数据线(S1、S2、S3……)，栅线和数据线交叉限定出多个像素单元，每一个像素单元均具有像素晶体管T0，当然每一个像素单元还包括其它部件，图4和图5中没有示意出；

非显示区域B包括与各栅线一一对应的多个开关晶体管M0；其中，各开关晶体管M0的栅极和第一极均连接至同一条电压输入线V，各开关晶体管M0的第二极与对应行的栅线电连接；

在工作温度超过预设温度时，在阵列基板的扫描空白阶段(Blank阶段)，电压输入线V通过各开关晶体管M0向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管T0的阈值电压进行补偿。

本发明实施例提供的上述阵列基板，具有显示区域和包围显示区域的非显示区域；显示区域包括呈阵列排布的多个像素晶体管和多条栅线，各条栅线分别与相应行的像素晶体管电连接；非显示区域包括与各栅线一一对应的多个开关晶体管；其中，各开关晶体管的栅极和第一极均连接至同一条电压输入线，各开关晶体管的第二极与对应行的栅线电连接；在工作温度超过预设温度时，在阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿。在一帧时间内，由于面板内的栅线是逐行扫描的，即逐行开启显示区域内的像素开关晶体管，比如在栅极电压为高电平信号时像素开关晶体管开启，则在扫描某一行栅线时，其余各行栅线全部输入低电平信号，直至从第一行扫描至最后一行，每一行栅线处于低电平的时间较长，在工作温度超过预设温度时，比如高温环境中，像素开关晶体管的有源层的载流子活性较高，容易导致像素开关晶体管的阈值电压发生向负电压方向偏移即TFT特性曲线向左偏移，导致像素开关晶体管的关态电流较大，导致像素开关晶体管在需要关断的时候无法关断，导致画面出现mura现象。本发明通过在非显示区域设置与各栅线一一对应的多个开关晶体管，这样在一帧时间结束后到下一帧开始前的Blank阶段即阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿，比如在阵列基板的扫描空白阶段向电连接的各栅线输入高电平信号，这样可以解决在高温环境中由于各行栅线处于低电平的时间较长，导致像素开关晶体管的阈值电压发生向负电压方向偏移，而导致显示画面出现mura现象的问题。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，阈值电压补偿信号随工作温度的变化而变化。例如在高温下，阈值电压补偿信号为可以开启开关晶体管的栅极的有效信号，在室温下，阈值电压补偿信号远小于开关晶体管的栅极开启信号。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4和图5所示，非显示区域B还包括电压控制电路100，电压控制电路100包括串联于电源端VGH和接地端GND之间的两个电阻(R1和R2)，其中一个电阻(R1或R2)为热敏可变电阻；电压输入线V的输入端与串联的两个电阻(R1和R2)之间的节点N电连接。具体地，热敏可变电阻包括正性热敏电阻和负性热敏电阻，正性热敏电阻随着温度的升高，其阻值增大；负性热敏电阻随着温度的升高，其阻值减小。本发明通过采用热敏可变电阻的分压作用，可以在高温环境下将电源端VGH的高电平信号输入到电压输入线V上，然后通过开关晶体管M0输入至对应行的栅线上，从而在阵列基板的扫描空白阶段(Blank阶段)对像素晶体管T0的阈值电压进行补偿。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4所示，与接地端GND电连接的电阻R2为正性热敏电阻，与电源端VGH电连接的电阻R1为普通电阻。电阻R2随着温度的升高，电阻R2的阻值增大。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4所示，在室温时，与电源端VGH电连接的电阻R1的阻值为正性热敏电阻即R2的阻值的5～10倍。在高温下，正性热敏电阻即电阻R2的阻值明显增大，R2的阻值是普通电阻R1的阻值的20～100倍。普通电阻R1和正性热敏电阻R2相当于串联，由于电阻R1的阻值较小，正性热敏电阻R2的阻值较大，电源端VGH输出的电压经过电阻R1和电阻R2的分压作用，输入至电压输入线V上的电压接近电源端VGH的电压，例如电源端VGH的电压为8V，电阻R1分压0.5V，电阻R2分压7.5V，由于电阻R2的一端接地，因此输入至电压输入线V上的电压为7.5V，因此与电压输入线V电连接的各开关晶体管M0导通，并且将电压输入线V上的高电平信号输入至对应行的栅线。因此通过在一帧结束的Blank阶段输出电源端VGH的信号，在高温环境下，电阻R2明显增大，相比电阻R1的分压明显增大，输入电压线V的电压接近电源端VGH的电压，各栅线输出高电平信号，同时在Blank阶段，全部的数据线(S1、S2、S3……)加载公共电压VCOM信号，这样在每帧结束后的Blank阶段不会对显示造成影响，具体信号波形和时序如图6所示，图6中仅示意出Blank阶段的电源端VGH信号和数据线S信号的时序，正常显示阶段即非Blank阶段的信号同现有技术(图6中未示出)，此时显示区域A内的像素晶体管T0的栅源电压Vgs受电源端VGH的正偏压作用，像素晶体管T0的阈值电压Vth会向右移动，改善了在高温环境下像素晶体管T0的阈值电压Vth一直向左移动的情况，因此对像素晶体管T0的阈值电压Vth进行了补偿。如图4所示，在室温时，电阻R1的阻值为正性热敏电阻即R2的阻值的5～10倍，即电阻R1明显比电阻R2大，输入电压线V上的电压较小，没有达到显示区域A内的像素晶体管T0的栅极开启电压，对TFT特性曲线向右移动的影响小，因此像素晶体管T0的阈值电压不会发生漂移，从而不会影响显示。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，与电源端VGH电连接的电阻R1为负性热敏电阻，与接地端GND电连接的电阻R2为普通电阻。电阻R1随着温度的升高，电阻R2的阻值减小。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，在室温时，负性热敏电阻即电阻R1的阻值为与接地端GND电连接的电阻R2的阻值的20～100倍。在高温下，负性热敏电阻即电阻R1的阻值明显降低，电阻R1的阻值明显比普通电阻R2的阻值小得多。普通电阻R2和负性热敏电阻R1相当于串联，由于负性热敏电阻R1的阻值较大，电阻R2的阻值较大，电源端VGH输出的电压经过电阻R1和电阻R2的分压作用，输入至电压输入线V上的电压接近电源端VGH的电压，例如电源端VGH的电压为8V，电阻R1分压0.5V，电阻R2分压7.5V，由于电阻R2的一端接地，因此输入至电压输入线V上的电压为7.5V，因此与电压输入线V电连接的各开关晶体管M0导通，并且将电压输入线V上的高电平信号输入至对应行的栅线。因此通过在一帧结束的Blank阶段输出电源端VGH的信号，在高温信赖性过程中，电阻R1明显降低，相比电阻R2的分压明显减小，输入电压线V的电压接近电源端VGH的电压，各栅线输出高电平信号，同时在Blank阶段，全部的数据线(S1、S2、S3……)加载公共电压VCOM信号，这样在每帧结束后的Blank阶段不会对显示造成影响，具体信号波形和时序如图6所示，图6中仅示意出Blank阶段的电源端VGH信号和数据线S信号的时序，正常显示阶段即非Blank阶段的信号同现有技术(图6中未示出)，此时显示区域A内的像素晶体管T0的栅源电压Vgs受电源端VGH的正偏压作用，像素晶体管T0的阈值电压Vth会向右移动，改善了在高温环境下像素晶体管T0的阈值电压Vth一直向左移动的情况，因此对像素晶体管T0的阈值电压Vth进行了补偿。如图5所示，在室温时，负性热敏电阻即R1的阻值为电阻R2的阻值的20～100倍，即电阻R1明显比电阻R2大，输入电压线V上的电压较小，没有达到显示区域A内的像素晶体管T0的栅极开启电压，对TFT特性曲线向右移动的影响小，因此像素晶体管T0的阈值电压不会发生漂移，从而不会影响显示。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图7和图8所示，非显示区域B还包括GOA电路，各开关晶体管M0与GOA电路可以位于非显示区域B的同一侧。具体地，非显示区域B包括的GOA电路与现有技术中的GOA电路相同，GOA电路具有栅极信号输出端G-Output，GOA电路用于通过栅极信号输出端G-Output逐行向对应行的栅线输入栅极扫描信号；这样开关晶体管M0的第二极电连接于GOA电路的栅极信号输出端G-Output与栅线之间。

需要说明的是，本发明实施例图7和图8所示的GOA电路仅是为了说明当本发明应用于GOA产品时，可以将开关晶体管M0的第二极电连接于GOA电路的栅极信号输出端G-Output与栅线之间，图7和图8所示的各GOA电路之间的连接关系不代表真实的级联关系，具体地，每一行栅线对应的GOA电路与现有技术中的GOA电路相同，在此不做详述。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图9和图10所示，每一行栅线对应的GOA电路可以包括19个薄膜晶体管和一个电容C1的结构，当然，在具体实施时，GOA电路不限于本发明实施例提供的结构，可以是本领域技术人员熟知的可以实现移位寄存功能的任一GOA电路，在此不做一一列举。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图9和图10所示，在室温下，在显示阶段，各GOA电路通过栅极信号输出端G-Output逐行向对应行的栅线输入栅极扫描信号，数据线S输入数据信号，对像素电极进行充电，此阶段开关晶体管M0截止，不会对显示造成影响。在高温下，在Blank阶段，各GOA电路的栅极信号输出端G-Output逐行不输出栅极扫描信号，此阶段开关晶体管M0导通，将电源端VGH的信号输入至各行栅线，数据线S输入公共电极信号，以对各像素晶体管T0的阈值电压进行补偿。

进一步地，在具体实施时，本发明实施例提供的上述阵列基板不仅适用于GOA产品，还适用于COF产品，即本发明实施例提供的上述阵列基板适用于在高温下显示区域内的像素晶体管会发生阈值电压漂移的所有显示产品。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4、图5、图7至图10所示，电阻R1和电阻R2可以制作在印刷电路板PCB上。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图4、图5、图7至图10所示，所有开关晶体管M0和所有像素晶体管T0均为N型晶体管，在高温环境下，电源端VGH的信号为高电平信号。

在具体实施时，本发明实施例提供的上述阵列基板是以在栅极电压为高电平信号时像素开关晶体管T0开启为例进行说明的。当然，在具体实施时，当栅极电压为低电平信号像素开关晶体管T0开启时，则在扫描某一行栅线时，其余各行栅线全部输入高电平信号，直至从第一行扫描至最后一行，每一行栅线处于高电平的时间较长，在工作温度超过预设温度时，比如高温环境中，像素开关晶体管的有源层的载流子活性较高，容易导致像素开关晶体管的阈值电压发生向正电压方向偏移即TFT特性曲线向右偏移。因此，在具体实施时，在本发明实施例提供的上述阵列基板中，所有开关晶体管M0和所有像素晶体管T0也可以均为P型晶体管，因此在高温环境下，显示区域A内的各像素晶体管T0的栅极电压在一帧扫描时间段会长时间处于高电平信号，像素晶体管T0的阈值电压会发生向右移动，因此就需要在Blank阶段，通过电源端VGH向各行栅线输入低电平信号，因此在所有开关晶体管M0和所有像素晶体管T0均为P型晶体管时，在高温环境下，电源端VGH的信号为低电平信号，具体对像素晶体管T0的阈值电压进行补偿的工作原理参见上述图4和图5所示的阵列基板的工作原理，仅是信号输入的不同，在此不做详述。

进一步地，N型晶体管在高电平信号作用下导通，在低电平信号作用下截止；P型晶体管在高电平信号作用下截止，在低电平信号作用下导通。

需要说明的是，上述所说的高电平信号和低电平信号只是相对的高低，只要在所有开关晶体管均为N型晶体管时，能够满足N型晶体管的栅源电压大于阈值电压时，开关晶体管导通，N型晶体管的栅源电压小于阈值电压时，开关晶体管截止即可；以及只要在所有开关晶体管均为P型晶体管时，能够满足P型晶体管的栅源电压小于阈值电压时，开关晶体管导通，P型晶体管的栅源电压大于阈值电压时，开关晶体管截止即可。

需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不做限定。在具体实施中，这些开关晶体管的第一极和第二极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。具体地，本发明上述实施例中提到的开关晶体管的第一极可以为源极，第二极为漏极，或者第一极可以为漏极，第二极为源极，在此不做具体区分。

基于同一发明构思，本发明实施例还提供了一种的阵列基板的驱动方法，包括：

在工作温度超过预设温度时，在阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿。

本发明实施例提供的阵列基板的驱动方法，通过在一帧时间结束后到下一帧开始前的Blank阶段即阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿，比如在阵列基板的扫描空白阶段向电连接的各栅线输入高电平信号，这样可以解决在高温环境中由于各行栅线处于低电平的时间较长，导致像素开关晶体管的阈值电压发生向负电压方向偏移，而导致显示画面出现mura现象的问题。

在具体实施时，上述阵列基板的驱动方法的工作原理可以参见上述阵列基板中描述的工作原理，在此不做赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品的显示面板。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

本发明实施例提供的一种阵列基板、其驱动方法及显示装置，该阵列基板具有显示区域和包围显示区域的非显示区域；显示区域包括呈阵列排布的多个像素晶体管和多条栅线，各条栅线分别与相应行的像素晶体管电连接；非显示区域包括与各栅线一一对应的多个开关晶体管；其中，各开关晶体管的栅极和第一极均连接至同一条电压输入线，各开关晶体管的第二极与对应行的栅线电连接；在工作温度超过预设温度时，在阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿。在一帧时间内，由于面板内的栅线是逐行扫描的，即逐行开启显示区域内的像素开关晶体管，比如在栅极电压为高电平信号时像素开关晶体管开启，则在扫描某一行栅线时，其余各行栅线全部输入低电平信号，直至从第一行扫描至最后一行，每一行栅线处于低电平的时间较长，在工作温度超过预设温度时，比如高温环境中，像素开关晶体管的有源层的载流子活性较高，容易导致像素开关晶体管的阈值电压发生向负电压方向偏移即TFT特性曲线向左偏移，导致像素开关晶体管的关态电流较大，导致像素开关晶体管在需要关断的时候无法关断，导致画面出现mura现象。本发明通过在非显示区域设置与各栅线一一对应的多个开关晶体管，这样在一帧时间结束后到下一帧开始前的Blank阶段即阵列基板的扫描空白阶段，电压输入线通过各开关晶体管向电连接的各栅线输入阈值电压补偿信号，以对像素晶体管的阈值电压进行补偿，比如在阵列基板的扫描空白阶段向电连接的各栅线输入高电平信号，这样可以解决在高温环境中由于各行栅线处于低电平的时间较长，导致像素开关晶体管的阈值电压发生向负电压方向偏移，而导致显示画面出现mura现象的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种阵列基板，其特征在于，具有显示区域和包围所述显示区域的非显示区域；所述显示区域包括呈阵列排布的多个像素晶体管和多条栅线，各条栅线分别与相应行的像素晶体管电连接；

所述非显示区域包括与各所述栅线一一对应的多个开关晶体管；其中，各所述开关晶体管的栅极和第一极均连接至同一条电压输入线，各所述开关晶体管的第二极与对应行的所述栅线电连接；

在工作温度超过预设温度时，在所述阵列基板的扫描空白阶段，所述电压输入线通过各所述开关晶体管向电连接的各所述栅线输入阈值电压补偿信号，以对所述像素晶体管的阈值电压进行补偿；

所述阈值电压补偿信号随所述工作温度的变化而变化；

所述非显示区域还包括电压控制电路，所述电压控制电路包括串联于电源端和接地端之间的两个电阻，其中一个电阻为热敏可变电阻；所述电压输入线的输入端与串联的两个电阻之间的节点电连接。

2.如权利要求1所述的阵列基板，其特征在于，与所述接地端电连接的电阻为正性热敏电阻。

3.如权利要求2所述的阵列基板，其特征在于，在室温时，与所述电源端电连接的电阻的阻值为所述正性热敏电阻的阻值的5～10倍。

4.如权利要求1所述的阵列基板，其特征在于，与所述电源端电连接的电阻为负性热敏电阻。

5.如权利要求4所述的阵列基板，其特征在于，在室温时，所述负性热敏电阻的阻值为与所述接地端电连接的电阻的阻值的20～100倍。

6.如权利要求1-5任一项所述的阵列基板，其特征在于，所述非显示区域还包括GOA电路，各所述开关晶体管与所述GOA电路位于所述非显示区域的同一侧。

7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。

8.一种如权利要求1-6任一项所述的阵列基板的驱动方法，其特征在于，包括：

在工作温度超过预设温度时，在所述阵列基板的扫描空白阶段，所述电压输入线通过各所述开关晶体管向电连接的各所述栅线输入阈值电压补偿信号，以对所述像素晶体管的阈值电压进行补偿。

Images