CN106773420A - 一种阵列基板、显示装置及其驱动方法 - Google Patents

一种阵列基板、显示装置及其驱动方法 Download PDF

Info

Publication number
CN106773420A
CN106773420A CN201710065915.4A CN201710065915A CN106773420A CN 106773420 A CN106773420 A CN 106773420A CN 201710065915 A CN201710065915 A CN 201710065915A CN 106773420 A CN106773420 A CN 106773420A
Authority
CN
China
Prior art keywords
sub
input
pixel
switch module
grid lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710065915.4A
Other languages
English (en)
Other versions
CN106773420B (zh
Inventor
江鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710065915.4A priority Critical patent/CN106773420B/zh
Publication of CN106773420A publication Critical patent/CN106773420A/zh
Application granted granted Critical
Publication of CN106773420B publication Critical patent/CN106773420B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种阵列基板、显示装置及其驱动方法，涉及显示技术领域，可使像素电压更快的充至饱和状态，进而改善显示装置Mura的问题。该阵列基板包括多根栅线和多根数据线，所述多根栅线由显示区延伸至非显示区；在所述显示区，所述多根栅线和所述多根数据线交叉限定子像素；所述非显示区包括开关模块；所述开关模块分别连接所述多根栅线和控制线，用于在所述控制线的控制下开启，将所述多根栅线电连接，并使所述多根栅线上具有开启信号，以使所述阵列基板工作时数据线输入的基准电压输出至所述子像素；其中，所述基准电压介于所述数据线在相邻帧输入的正负极性数据电压值之间。

Description

一种阵列基板、显示装置及其驱动方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置及其驱动方法。
背景技术
液晶显示器(Liquid Crystal Display，简称LCD)具有体积小、功耗低、无辐射等优点，在显示领域中占据了主导地位。
在LCD中，像素充电是影响其显示的重要因素。在实际显示中，为了保证显示效果，要求所有像素的电压都能达到预定电压，且当栅极电压波动时，像素电压不会随之波动，即在显示时，使像素电压充至饱和状态。如果某一像素充电率偏低，会造成该像素在显示屏对应位置亮度较低，从而导致显示屏Mura(画面品质不良的现象)严重等问题。
目前，为了防止液晶的物理特性被破坏，在相邻帧的图像中，同一像素极性相反，在每帧图像切换时，像素电压从负极性V-充到正极性V+，或者从V+充电到V-，对于分辨率较低，刷新频率较低的产品，有较长的充电时间，能够将像素充满电。而随着技术的发展，LCD逐渐向高分辨率，高刷新频率发展，这会导致像素电压的充电时间越来越短，从而可能导致某些位置的像素电压无法充至饱和状态，进而出现显示屏Mura的现象。
发明内容
本发明的实施例提供一种阵列基板、显示装置及其驱动方法，可使像素电压更快的充至饱和状态，进而改善显示装置Mura的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括多根栅线和多根数据线，所述多根栅线由显示区延伸至非显示区；在所述显示区，所述多根栅线和所述多根数据线交叉限定子像素；所述非显示区包括开关模块；所述开关模块分别连接所述多根栅线和控制线，用于在所述控制线的控制下开启，将所述多根栅线电连接，并使所述多根栅线上具有开启信号，以使所述阵列基板工作时数据线输入的基准电压输出至所述子像素；其中，所述基准电压介于所述数据线在相邻帧输入的正负极性数据电压值之间。
优选的，所述开关模块分别设置在沿栅线延伸方向两侧的非显示区。
优选的，所述开关模块包括多个子开关模块，所述多个子开关模块与所述多根栅线一一对应；针对任一子开关模块，所述子开关模块分别连接一根栅线和所述控制线。
进一步优选的，所述子开关模块包括第一晶体管；所述第一晶体管的栅极和第一极连接所述控制线，第二极连接所述栅线。
优选的，所述子像素包括第二晶体管和像素电极；所述第二晶体管的栅极连接所述栅线，第一极连接所述数据线，第二极连接所述像素电极。
进一步优选的，在所述开关模块包括第一晶体管的情况下，所述第一晶体管和所述第二晶体管同步形成。
第二方面，一种显示装置，包括第一方面的阵列基板。
第三方面，提供一种第二方面显示装置的驱动方法，包括：在相邻帧的切换阶段，所述控制线输入开启信号，开关模块开启使多根栅线电连接，且使所述多根栅线具有开启信号；同时，数据线输入基准电压；在每一帧，所述控制线输入关闭信号，开关模块关闭使所述多根栅线相互绝缘；同时，所述多根栅线逐行输入扫描信号，所述多根数据线输入数据电压；其中，针对任一子像素，与所述子像素连接的数据线在相邻帧输入极性相反的数据电压；在所述相邻帧之间的切换阶段，任一所述数据线输入的基准电压，介于所述数据线在所述相邻帧输入的正负极性数据电压值之间；在所述显示装置关机时，所述控制线输入开启信号。
优选的，针对任一子像素，在每一帧，所述子像素连接的所述数据线输入第一极性数据信号，与所述子像素相邻的其余子像素连接的所述数据线输入第二极性数据信号；第一和第二极性相反。
优选的，所述基准电压与正负极性数据电压值的差值的绝对值相等。
本发明实施例提供一种阵列基板、显示面板及其制备方法，通过在阵列基板的非显示区设置开关模块，并使开关模块与多根栅线和控制线连接，可以在相邻帧的切换阶段，在控制线的控制下，开关模块开启使多根栅线电连接，并使栅线上具有开启信号，以使数据线输入的基准电压输出至子像素，这样，在下一帧对子像素充电时，相对现有技术中子像素由正(负)电压向负(正)电压充电，由于本发明的子像素由基准电压向负(正)电压充电，因而可更快的充至饱和状态，当所述阵列基板用于显示装置时，可改善显示装置Mura的问题，提高显示质量。此外，当所述显示装置关机的瞬间，在控制线的控制下，开关模块开启使多根栅线电连接，并使栅线上具有开启信号，可使不同极性的子像素的像素电压相互中和，从而使所述显示装置迅速完成放电，消除关机残影，且可防止在下次开机时，由于上次关机放电不完全而导致的画面异常。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的示意图一；
图2为本发明实施例提供的一种相邻帧充电的模拟时序示意图；
图3为本发明实施例提供的一种阵列基板的示意图二；
图4为本发明实施例提供的一种阵列基板的示意图三；
图5为本发明实施例提供的一种阵列基板中开关模块的一种具体结构示意图；
图6为本发明实施例提供的一种阵列基板的的一种具体结构示意图；
图7为本发明实施例提供的一种显示驱动的时序示意图；
图8为本发明实施例提供的一种显示驱动的流程示意图；
图9为本发明实施例提供的一种阵列基板中子像素电压极性示意图一；
图10为本发明实施例提供的一种阵列基板中子像素电压极性示意图二。
附图标记：
01-显示区；02-非显示区；03-子像素；10-栅线；20-数据线；30-开关模块；40-子开关模块；50-像素电极；T1-第一晶体管；T2-第二晶体管；CL-控制线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图1所示，包括多根栅线10和多根数据线20，多根栅线10由显示区01延伸至非显示区02；在显示区01，多根栅线10和多根数据线20交叉限定子像素03；非显示区02包括开关模块30；开关模块30分别连接多根栅线10和控制线CL，用于在控制线CL的控制下开启，将多根栅线10电连接，并使多根栅线10上具有开启信号，以使所述阵列基板工作时数据线20输入的基准电压输出至所述子像素03；其中，所述基准电压介于数据线20在相邻帧输入的正负极性数据电压值之间。
当所述阵列基板用于显示装置时，其工作过程为：在每一帧，控制线CL输入关闭信号，使开关模块30关闭，此时，多根栅线10之间相互绝缘。在此基础上，多根栅线10逐行输入扫描信号，数据线20输入的数据电压输出至子像素03，使显示装置进行显示。
在相邻帧的切换阶段，控制线CL输入开启信号，使多根栅线10电连接，并使多根栅线10上具有开启信号，在此基础上，数据线20输入的基准电压输出至子像素03，以使进入下一帧时，所述子像素由基准电压向正(负)极性数据电压进行显示充电。
其中，所述开启信号可以与所述扫描信号相同。
其中，图2为在相邻帧切换阶段向数据线20输入基准电压，与现有技术中在相邻帧切换阶段不向数据线20输入基准电压时，某一子像素03在相邻帧充电的模拟时序示意图。
从图2可以看出，当上一帧显示时，若子像素03中像素电极的电压为负电压，则对于现有技术，在下一帧显示时，像素电极的电压需从负电压充至正电压，其中，由于充电时间较短，像素电极的电压往往达不到设定的正电压(即图2中的V+)。而对于本发明，在上一帧与下一帧之间的切换阶段，通过使多根栅线10电连接，并使多根栅线10上具有开启信号，可使数据线20输入的基准电压输出至所述子像素03，这样，在下一帧显示时，像素电极的电压只需从基准电压充值正电压，使得本发明像素电极所能充到的正电压大于现有技术所能充到的正电压，因而提高了充电效率。
本发明实施例提供一种阵列基板，通过在阵列基板的非显示区02设置开关模块30，并使开关模块30与多根栅线10和控制线CL连接，可以在相邻帧的切换阶段，在控制线CL的控制下，开关模块30开启使多根栅线10电连接，并使栅线10上具有开启信号，以使数据线20输入的基准电压输出至子像素03，这样，在下一帧对子像素03充电时，相对现有技术中子像素由正(负)电压向负(正)电压充电，由于本发明的子像素03由基准电压向负(正)电压充电，因而可更快的充至饱和状态，当所述阵列基板用于显示装置时，可改善显示装置Mura的问题，提高显示质量。此外，当所述显示装置关机的瞬间，在控制线CL的控制下，开关模块30开启使多根栅线10电连接，并使栅线10上具有开启信号，可使不同极性的子像素03的像素电压相互中和，从而使所述显示装置迅速完成放电，消除关机残影，且可防止在下次开机时，由于上次关机放电不完全而导致的画面异常。
优选的，如图3所示，开关模块30分别设置在沿栅线10延伸方向两侧的非显示区02。
本发明实施例通过在栅线延伸方向两侧的非显示区02内均设置开关模块30，一方面，可降低每根栅线10上的压差；另一方面，当其中一边开关模块30出现故障时，另一边的开关模块30继续正常工作，可进一步的保证像素电压的充电效率。
可选的，如图4所示，开关模块30可以包括多个子开关模块40，多个子开关模块40与多根栅线10一一对应；针对任一子开关模块40，子开关模块40分别连接一根栅线10和控制线CL。
此处，开关模块30中的多个子开关模块40可均与一根控制线CL连接。
其中，子开关模块40与控制线CL连接，控制线CL控制子开关模块40打开，在此基础上，一个子开关模块40连接一根栅线10，可使多根栅线10电连接。
进一步可选的，如图5所示，子开关模块40可以包括第一晶体管T1，第一晶体管T1的栅极和第一极连接控制线CL，第二极连接栅线10。
其中，当控制线CL输入开启信号时，第一晶体管T1导通，由于第一晶体管T1的第一极也与控制线CL连接，因而，与第二极连接的栅线10上也具有开启信号。
此处，对于所述开启信号，在使第一晶体管T1导通的情况下，还需能使栅线10控制的子像素03中的晶体管导通。
需要说明的是，第一，所述子开关模块40还可以包括与第一晶体管T1并联的多个开关晶体管。上述仅仅是对子开关模块40的举例说明，其它与子开关模块40功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。
第二，不对第一晶体管T1的类型进行限定，可以是N型晶体管或者P型晶体管。
其中，第一晶体管T1的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明对此不作限制。
此外，根据第一晶体管T1导电方式的不同，可以将上述电路中的第一晶体管T1分为增强型晶体管和耗尽型晶体管。本发明对此不作限制。
可选的，如图6所示，子像素03包括第二晶体管T2和像素电极50；第二晶体管T2的栅极连接栅线10，第一极连接数据线20，第二极连接像素电极50。
其中，像素电极50和公共电极构成存储电容，公共电极可以设置在所述阵列基板上也可设置在对盒基板上，在此不做限定。
第二晶体管T2的类型与第一晶体管T1相同。
基于上述，对开关模块30的电路和子像素03内像素电路的具体描述，当图6中第一晶体管T1和第二晶体管T2均为N型晶体管，对如图6所示的电路的工作过程进行详细的描述。
结合如图7所示的时序，在第一帧，控制线CL输入关闭信号，使多根栅线10绝缘，同时扫描驱动电路接收栅启动信号(Start Vertical，STV)，向多根栅线10逐行输入扫描信号，控制第二晶体管T2导通，数据线20输入数据电压，向像素电极50进行充电(图7中以向像素电极50充入负电压为例进行示意)。
在切换阶段，控制线CL输入开启信号，控制第一晶体管T1导通，从而使多根栅线10电连接，同时数据线20输入基准电压，向所述子像素03中的像素电极50充入基准电压。
在第二帧，控制线CL输入关闭信号，使多根栅线10绝缘，同时扫描驱动电路接收栅启动信号，向多根栅线10逐行输入扫描信号，控制第二晶体管T2导通，数据线20输入数据电压，使像素电极50的电压由基准电压充至正电压。
在切换阶段，控制线CL输入开启信号，控制第一晶体管T1导通，从而使多根栅线10电连接，同时数据线20输入基准电压，向所述子像素03中的像素电极50充入基准电压。
之后，重复上述的第一帧、切换阶段、第二帧、切换阶段。
基于上述，优选的，第一晶体管T1和第二晶体管T2同步形成。
本发明实施例同步形成第一晶体管T1和第二晶体管T2可减少构图工艺，降低制造成本。
本发明实施例还提供一种显示装置，包括上述阵列基板。
本发明实施例提供的显示装置，具有与本发明前述实施例提供的阵列基板相同的有益效果，此处不再赘述。
本发明实施例还提供一种上述显示装置的驱动方法，包括：在相邻帧的切换阶段，控制线CL输入开启信号，开关模块30开启使多根栅线10电连接，且使多根栅线10具有开启信号；同时，数据线20输入基准电压；在每一帧，控制线CL输入关闭信号，开关模块30关闭使多根栅线10相互绝缘；同时，多根栅线10逐行输入扫描信号，数据线20输入数据电压；其中，针对任一子像素03，与所述子像素03连接的数据线20在相邻帧输入极性相反的数据电压；在所述相邻帧之间的切换阶段，任一数据线20输入的基准电压，介于数据线20在所述相邻帧输入的正负极性数据电压值之间；在所述显示装置关机时，控制线CL输入开启信号。
本发明实施例提供一种显示装置的驱动方法，在相邻帧切换阶段，在控制线CL输入开启信号，使开关模块30开启，从而使多根栅线10电连接，并使栅线10具有开启信号，进而使数据线20输入的基准电压输出至子像素03的像素电极50，这样，在下一帧对子像素03充电时，相对现有技术中子像素由正(负)电压向负(正)电压充电，由于本发明的子像素03由基准电压向负(正)电压充电，因而可更快的充至饱和状态，从而可改善显示装置Mura的问题，提高显示质量。此外，在所述显示装置关机的瞬间，控制线CL输入开启信号，使多根栅线10电连接，并使栅线10具有开启信号，可使不同极性的子像素03的像素电压相互中和，从而使所述显示装置迅速完成放电，消除关机残影，且可防止在下次开机时，由于上次关机放电不完全而导致的画面异常。
优选的，针对任一子像素03，在每一帧，该子像素03连接的数据线20输入第一极性数据信号，与子像素03相邻的其余子像素03连接的数据线20输入第二极性数据信号；第一和第二极性相反。
本发明实施例使每一帧中任一子像素03连接的数据线20输入第一极性数据信号，与子像素03相邻的其余子像素03连接的数据线20输入第二极性数据信号，可以改善所述显示装置的显示残像，提高显示品质。
优选的，所述基准电压与正负极性数据电压值的差值的绝对值相等。
其中，所述基准电压可以为公共电压。
本发明实施例选择与正负极性数据电压值的差值绝对值相等的电压作为基准电压，使在下一帧开始时，所述显示面板的每一个子像素03的像素电压均从正负电压的中间位置向正极性或负极性充电，使整个显示装置的充电效率更加均匀。
基于上述，如图8所示，本发明实施例提供一种显示装置具体的驱动方法：
S10、在第一帧，控制线CL输入关闭信号，开关模块30关闭使多根栅线10相互绝缘；同时，多根栅线10逐行输入扫描信号，数据线20输入数据电压。
示例的，如图6所示，在第一帧，当第一行栅线10输入扫描信号时，通过数据线20向第一行子像素03输入的电压的极性分别为+、-、+、-、+；当第二行栅线10输入扫描信号时，通过数据线20向第二行子像素03输入的电压的极性分别为-、+、-、+、-；当第三行栅线10输入扫描信号时，通过数据线20向第三行子像素03输入的电压的极性与第一行相同；当第四行栅线10输入扫描信号时，通过数据线20向第四行子像素03输入的电压的极性与第二行相同；依次类推。
S20、在切换阶段，控制线CL输入开启信号，开关模块30开启使多根栅线10电连接，且使多根栅线10具有开启信号；同时，数据线20输入公共电压(如图9所示)。
S30、在第二帧，控制线CL输入关闭信号，开关模块30关闭使多根栅线10相互绝缘；同时，多根栅线10逐行输入扫描信号，数据线20输入数据电压；其中，针对任一子像素03，与其相连的数据线20输入的电压极性与第一帧输入的电压极性相反。
示例的，如图10所示，在第二帧，当第一行栅线10输入扫描信号时，通过数据线20向第一行子像素03输入的电压的极性分别为-、+、-、+、-；当第二行栅线10输入扫描信号时，通过数据线20向第二行子像素03输入的电压的极性分别为+、-、+、-、+；当第三行栅线10输入扫描信号时，通过数据线20向第三行子像素03输入的电压的极性与第一行相同；当第四行栅线10输入扫描信号时，通过数据线20向第四行子像素03输入的电压的极性与第二行相同；依次类推。
S40、在切换阶段，控制线CL输入开启信号，开关模块30开启使多根栅线10电连接，且使多根栅线10具有开启信号；同时，数据线20输入公共电压(如图9所示)。
在此基础上，在所述显示装置的整个显示过程中，重复S10-S40的过程。
S50、当所述显示装置处于关机状态时，控制线CL输入开启信号，使多根栅线10电连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括多根栅线和多根数据线，所述多根栅线由显示区延伸至非显示区；在所述显示区，所述多根栅线和所述多根数据线交叉限定子像素；其特征在于，所述非显示区包括开关模块；
所述开关模块分别连接所述多根栅线和控制线，用于在所述控制线的控制下开启，将所述多根栅线电连接，并使所述多根栅线上具有开启信号，以使所述阵列基板工作时数据线输入的基准电压输出至所述子像素；
其中，所述基准电压介于所述数据线在相邻帧输入的正负极性数据电压值之间。
2.根据权利要求1所述的阵列基板，其特征在于，所述开关模块分别设置在沿栅线延伸方向两侧的非显示区。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述开关模块包括多个子开关模块，所述多个子开关模块与所述多根栅线一一对应；
针对任一子开关模块，所述子开关模块分别连接一根栅线和所述控制线。
4.根据权利要求3所述的阵列基板，其特征在于，所述子开关模块包括第一晶体管；
所述第一晶体管的栅极和第一极连接所述控制线，第二极连接所述栅线。
5.根据权利要求1或2所述的阵列基板，其特征在于，所述子像素包括第二晶体管和像素电极；
所述第二晶体管的栅极连接所述栅线，第一极连接所述数据线，第二极连接所述像素电极。
6.根据权利要求5所述的阵列基板，其特征在于，在所述开关模块包括第一晶体管的情况下，所述第一晶体管和所述第二晶体管同步形成。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种如权利要求7所述显示装置的驱动方法，其特征在于，包括：
在相邻帧的切换阶段，所述控制线输入开启信号，开关模块开启使多根栅线电连接，且使所述多根栅线具有开启信号；同时，数据线输入基准电压；
在每一帧，所述控制线输入关闭信号，开关模块关闭使所述多根栅线相互绝缘；同时，所述多根栅线逐行输入扫描信号，所述数据线输入数据电压；其中，针对任一子像素，与所述子像素连接的数据线在相邻帧输入极性相反的数据电压；在所述相邻帧之间的切换阶段，任一所述数据线输入的基准电压，介于所述数据线在所述相邻帧输入的正负极性数据电压值之间；
在所述显示装置关机时，所述控制线输入开启信号。
9.根据权利要求8所述的驱动方法，其特征在于，针对任一子像素，在每一帧，所述子像素连接的所述数据线输入第一极性数据信号，与所述子像素相邻的其余子像素连接的所述数据线输入第二极性数据信号；第一和第二极性相反。
10.根据权利要求8或9所述的驱动方法，其特征在于，所述基准电压与正负极性数据电压值的差值的绝对值相等。
CN201710065915.4A 2017-02-06 2017-02-06 一种阵列基板、显示装置及其驱动方法 Expired - Fee Related CN106773420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710065915.4A CN106773420B (zh) 2017-02-06 2017-02-06 一种阵列基板、显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710065915.4A CN106773420B (zh) 2017-02-06 2017-02-06 一种阵列基板、显示装置及其驱动方法

Publications (2)

Publication Number Publication Date
CN106773420A true CN106773420A (zh) 2017-05-31
CN106773420B CN106773420B (zh) 2019-11-05

Family

ID=58955630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710065915.4A Expired - Fee Related CN106773420B (zh) 2017-02-06 2017-02-06 一种阵列基板、显示装置及其驱动方法

Country Status (1)

Country Link
CN (1) CN106773420B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188815A (zh) * 2018-10-18 2019-01-11 信利半导体有限公司 阵列基板及显示面板
CN110148390A (zh) * 2019-06-24 2019-08-20 京东方科技集团股份有限公司 阵列基板、其驱动方法及显示装置
CN114120933A (zh) * 2021-12-06 2022-03-01 京东方科技集团股份有限公司 显示面板的驱动方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202473180U (zh) * 2012-01-12 2012-10-03 京东方科技集团股份有限公司 一种驱动电路和显示装置
CN104297969A (zh) * 2014-10-28 2015-01-21 京东方科技集团股份有限公司 液晶显示面板及其放电方法和显示装置
CN106206619A (zh) * 2016-08-31 2016-12-07 厦门天马微电子有限公司 阵列基板及其驱动方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202473180U (zh) * 2012-01-12 2012-10-03 京东方科技集团股份有限公司 一种驱动电路和显示装置
CN104297969A (zh) * 2014-10-28 2015-01-21 京东方科技集团股份有限公司 液晶显示面板及其放电方法和显示装置
CN106206619A (zh) * 2016-08-31 2016-12-07 厦门天马微电子有限公司 阵列基板及其驱动方法和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188815A (zh) * 2018-10-18 2019-01-11 信利半导体有限公司 阵列基板及显示面板
CN109188815B (zh) * 2018-10-18 2021-06-08 信利半导体有限公司 阵列基板及显示面板
CN110148390A (zh) * 2019-06-24 2019-08-20 京东方科技集团股份有限公司 阵列基板、其驱动方法及显示装置
CN110148390B (zh) * 2019-06-24 2021-12-03 京东方科技集团股份有限公司 阵列基板、其驱动方法及显示装置
CN114120933A (zh) * 2021-12-06 2022-03-01 京东方科技集团股份有限公司 显示面板的驱动方法及显示装置

Also Published As

Publication number Publication date
CN106773420B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN109671405B (zh) 一种阵列基板、显示面板及其驱动方法
KR100685942B1 (ko) 액정표시장치 및 그 구동방법
CN108231031B (zh) 显示面板及其驱动方法、显示装置
CN203895097U (zh) 一种消除关机残影电路和显示装置
CN107301853A (zh) 显示面板的驱动方法、显示面板的驱动装置和显示装置
CN104297969A (zh) 液晶显示面板及其放电方法和显示装置
CN107820581A (zh) 视角可切换的液晶显示装置及视角切换方法
CN103454823B (zh) 一种阵列基板及液晶显示面板
CN104503113A (zh) 液晶面板及显示装置
CN106340279B (zh) 显示面板的驱动方法、驱动装置及显示装置
CN102467893A (zh) 液晶显示器及其驱动方法
CN109523969A (zh) 显示面板的驱动电路及其方法，以及显示装置
CN106782407B (zh) 一种显示面板的驱动方法及显示面板
CN108333841B (zh) 显示面板、显示装置及其驱动方法
CN105487312B (zh) 一种阵列基板、显示装置及其驱动方法
CN108447450A (zh) 栅极驱动电路、显示装置以及驱动方法
WO2020168664A1 (zh) 液晶显示面板及其驱动方法
CN107665687A (zh) 一种显示设备
CN107689204A (zh) 一种显示面板的驱动装置及驱动方法以及显示装置
CN107221300A (zh) 像素电路及其驱动方法、显示基板、显示装置
CN109509419A (zh) 显示面板和显示装置
CN106773420B (zh) 一种阵列基板、显示装置及其驱动方法
CN106483729A (zh) 显示基板及显示设备
CN105679266A (zh) 关机用电路、外围驱动装置和液晶面板
CN107464537A (zh) 液晶显示面板驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105

Termination date: 20210206

CF01 Termination of patent right due to non-payment of annual fee