JP2008145555A - 電気光学装置、走査線駆動回路および電子機器 - Google Patents
電気光学装置、走査線駆動回路および電子機器 Download PDFInfo
- Publication number
- JP2008145555A JP2008145555A JP2006330149A JP2006330149A JP2008145555A JP 2008145555 A JP2008145555 A JP 2008145555A JP 2006330149 A JP2006330149 A JP 2006330149A JP 2006330149 A JP2006330149 A JP 2006330149A JP 2008145555 A JP2008145555 A JP 2008145555A
- Authority
- JP
- Japan
- Prior art keywords
- block
- scanning line
- scanning
- rows
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】デマルチプレクサ方式を用いて走査線を駆動する場合に、走査線のハイ・インピ
ーダンス状態をできるだけ抑える。
【解決手段】ＡＮＤ回路３４は、ブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80と信号
Ｅnbとの論理積信号をアドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80として出力する。
デマルチプレクサ４０は、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80をセレクト信
号Ｓel-1、Ｓel-2、Ｓel-3にしたがって走査線１１２に分配する。走査線１１２にＴＦＴ
１４０のドレイン電極を接続する。各ＴＦＴ１４０を、例えば信号Ｅnbを論理反転させた
信号Ｓel-allによりオンオフ制御させて、オンさせたときにＬレベルに確定させる。
【選択図】図１
ーダンス状態をできるだけ抑える。
【解決手段】ＡＮＤ回路３４は、ブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80と信号
Ｅnbとの論理積信号をアドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80として出力する。
デマルチプレクサ４０は、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80をセレクト信
号Ｓel-1、Ｓel-2、Ｓel-3にしたがって走査線１１２に分配する。走査線１１２にＴＦＴ
１４０のドレイン電極を接続する。各ＴＦＴ１４０を、例えば信号Ｅnbを論理反転させた
信号Ｓel-allによりオンオフ制御させて、オンさせたときにＬレベルに確定させる。
【選択図】図１
Description
本発明は、デマルチプレクサを用いて、走査線を駆動する技術に関する。
液晶などの電気光学装置では、複数行の走査線と複数列のデータ線との交差に対応して
画素が設けられる。画素は、自身に対応する走査線がアクティブレベル（例えばＨレベル
）になったときに、自身に対応するデータ線の電圧（または電流）に応じた階調となり、
当該走査線がノン・アクティブレベル（アクティブレベルがＨレベルであれば、Ｌレベル
）になっても、その階調を維持する構成となっている。したがって、複数行の走査線を所
定の順番でアクティブレベルにする一方、当該アクティブレベルとした走査線に位置する
画素に対し、階調に応じた電圧（または電流）を、データ線を介して供給することにより
、目的とする画像を表示させることができる。
画素が設けられる。画素は、自身に対応する走査線がアクティブレベル（例えばＨレベル
）になったときに、自身に対応するデータ線の電圧（または電流）に応じた階調となり、
当該走査線がノン・アクティブレベル（アクティブレベルがＨレベルであれば、Ｌレベル
）になっても、その階調を維持する構成となっている。したがって、複数行の走査線を所
定の順番でアクティブレベルにする一方、当該アクティブレベルとした走査線に位置する
画素に対し、階調に応じた電圧（または電流）を、データ線を介して供給することにより
、目的とする画像を表示させることができる。
ここで、複数行の走査線を所定の順番でアクティブレベルにする回路は、走査線駆動回
路と呼ばれ、一般的にはシフトレジスタが用いられる。このような走査線駆動回路につい
ては、外付けの集積回路を実装するよりも、画素と同じスイッチング素子で構成した、い
わゆる周辺回路内蔵型の方が、プロセスの共用化による製造効率の向上などの面において
有利とされる。
ところで、シフトレジスタは、ｐチャネル型のトランジスタとｎチャネル型のトランジ
スタとを組み合わせた相補型の論理回路（インバータやクロックドインバータ）を有する
が、ｐチャネル型とｎチャネル型とで電気的特性が揃わないと、貫通電流が流れてしまう
などの不都合が発生する。
そこで、走査線を複数行（例えば３行）毎にブロック化するとともに、各走査線にスイ
ッチとしてもトランジスタ（ＴＦＴ）を設けて、これらのブロックを１つずつアドレス信
号で選択するとともに、選択した１ブロックにおける複数行の走査線のスイッチを、セレ
クト信号により順番に１つずつオンさせて、走査線を順番にアクティブレベルとさせる、
いわゆるデマルチプレクサ方式が提案されている（例えば特許文献１参照）。
特開２００２−１６９５１８号公報（特に図１参照）
路と呼ばれ、一般的にはシフトレジスタが用いられる。このような走査線駆動回路につい
ては、外付けの集積回路を実装するよりも、画素と同じスイッチング素子で構成した、い
わゆる周辺回路内蔵型の方が、プロセスの共用化による製造効率の向上などの面において
有利とされる。
ところで、シフトレジスタは、ｐチャネル型のトランジスタとｎチャネル型のトランジ
スタとを組み合わせた相補型の論理回路（インバータやクロックドインバータ）を有する
が、ｐチャネル型とｎチャネル型とで電気的特性が揃わないと、貫通電流が流れてしまう
などの不都合が発生する。
そこで、走査線を複数行（例えば３行）毎にブロック化するとともに、各走査線にスイ
ッチとしてもトランジスタ（ＴＦＴ）を設けて、これらのブロックを１つずつアドレス信
号で選択するとともに、選択した１ブロックにおける複数行の走査線のスイッチを、セレ
クト信号により順番に１つずつオンさせて、走査線を順番にアクティブレベルとさせる、
いわゆるデマルチプレクサ方式が提案されている（例えば特許文献１参照）。
しかしながら、この技術では、走査線が選択されない非選択期間で、電気的にどの部分
に接続されないハイ・インピーダンス（フローティング）状態となってしまう期間が比較
的長く続く傾向がある。ここで、ハイ・インピーダンス状態となっているときに、ノイズ
等によって走査線の電位が変動すると、画素におけるオフリークが相違し、これにより、
表示画面に行方向のスジが発生して、表示品位の低下を招く、という問題が生じる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、デマルチ
プレクサ方式を用いて走査線を駆動する場合に、ハイ・インピーダンス状態となってしま
う期間を短くして、表示品位の低下を防止した電気光学装置、走査線駆動回路および電子
機器を提供することにある。
に接続されないハイ・インピーダンス（フローティング）状態となってしまう期間が比較
的長く続く傾向がある。ここで、ハイ・インピーダンス状態となっているときに、ノイズ
等によって走査線の電位が変動すると、画素におけるオフリークが相違し、これにより、
表示画面に行方向のスジが発生して、表示品位の低下を招く、という問題が生じる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、デマルチ
プレクサ方式を用いて走査線を駆動する場合に、ハイ・インピーダンス状態となってしま
う期間を短くして、表示品位の低下を防止した電気光学装置、走査線駆動回路および電子
機器を提供することにある。
上記目的を達成するために、本発明に係る走査線駆動回路にあっては、ｐ（ｐは２以上
の整数）行毎にブロック化された複数行の走査線と、複数列のデータ線と、前記複数行の
走査線と前記複数列のデータ線との交差に対応して設けられ、前記走査線の論理レベルが
アクティブレベルとなったときに、前記データ線に供給されたデータ信号に応じた階調と
なる画素と、を有する電気光学装置に対し、前記複数行の走査線を所定の順番で選択して
、当該選択した走査線の論理レベルをアクティブレベルとする走査線駆動回路であって、
前記ブロックを１つずつ選択するとともに、選択したブロックに属するｐ行の走査線を選
択すべき期間でアクティブレベルとなるアドレス信号を、前記ブロックの各々に対応する
出力線に供給するアドレス信号出力回路と、選択されたブロックに属するｐ行の走査線を
１行ずつ選択して、当該ブロックの選択走査線を当該ブロックに対応する出力線に接続す
る一方、当該ブロックで選択していない走査線を当該ブロックに対応する出力線とは非接
続とするデマルチプレクサと、前記複数行の走査線のそれぞれに対応して設けられ、一端
が、自身に対応する走査線に接続され、他端同士が、前記走査線の論理レベルのノン・ア
クティブレベルに共通接地されて、前記複数行の走査線のいずれもが選択されない期間の
一部または全部においてオンする複数のスイッチと、を具備することを特徴とする。この
構成によれば、走査線のハイ・インピーダンス状態となる期間が長くなる一方、ノン・ア
クティブレベルに確定する期間の周期も短くなる。
の整数）行毎にブロック化された複数行の走査線と、複数列のデータ線と、前記複数行の
走査線と前記複数列のデータ線との交差に対応して設けられ、前記走査線の論理レベルが
アクティブレベルとなったときに、前記データ線に供給されたデータ信号に応じた階調と
なる画素と、を有する電気光学装置に対し、前記複数行の走査線を所定の順番で選択して
、当該選択した走査線の論理レベルをアクティブレベルとする走査線駆動回路であって、
前記ブロックを１つずつ選択するとともに、選択したブロックに属するｐ行の走査線を選
択すべき期間でアクティブレベルとなるアドレス信号を、前記ブロックの各々に対応する
出力線に供給するアドレス信号出力回路と、選択されたブロックに属するｐ行の走査線を
１行ずつ選択して、当該ブロックの選択走査線を当該ブロックに対応する出力線に接続す
る一方、当該ブロックで選択していない走査線を当該ブロックに対応する出力線とは非接
続とするデマルチプレクサと、前記複数行の走査線のそれぞれに対応して設けられ、一端
が、自身に対応する走査線に接続され、他端同士が、前記走査線の論理レベルのノン・ア
クティブレベルに共通接地されて、前記複数行の走査線のいずれもが選択されない期間の
一部または全部においてオンする複数のスイッチと、を具備することを特徴とする。この
構成によれば、走査線のハイ・インピーダンス状態となる期間が長くなる一方、ノン・ア
クティブレベルに確定する期間の周期も短くなる。
本発明において、前記アドレス信号出力回路は、前記ブロックに対応してブロック選択
信号を出力するとともに、前記ブロックを１つずつ選択し、選択したブロックに対応する
ブロック選択信号を、ブロックを選択した期間にわたってアクティブレベルとするシフト
レジスタと、前記ブロック選択信号を、選択したブロックに属するｐ行の走査線を選択す
べき期間においてアクティブレベルに制限し、前記アドレス信号として出力する論理回路
と、を有する構成としても良い。
また、本発明において、前記アドレス信号出力回路は、前記ブロックに対応してブロッ
ク選択信号を出力するとともに、前記ブロックを１つずつ選択し、選択したブロックに対
応するブロック選択信号を、ブロックを選択した期間にわたってアクティブレベルとする
シフトレジスタを有し、前記デマルチプレクサは、一の走査線の選択を終了してから、所
定の期間経過後に、別の走査線の選択を開始する構成としても良い。
なお、本発明は、電気光学装置の走査線駆動回路のみならず、電気光学装置としても、
また、当該電気光学装置を有する電子機器としても概念することが可能である。
信号を出力するとともに、前記ブロックを１つずつ選択し、選択したブロックに対応する
ブロック選択信号を、ブロックを選択した期間にわたってアクティブレベルとするシフト
レジスタと、前記ブロック選択信号を、選択したブロックに属するｐ行の走査線を選択す
べき期間においてアクティブレベルに制限し、前記アドレス信号として出力する論理回路
と、を有する構成としても良い。
また、本発明において、前記アドレス信号出力回路は、前記ブロックに対応してブロッ
ク選択信号を出力するとともに、前記ブロックを１つずつ選択し、選択したブロックに対
応するブロック選択信号を、ブロックを選択した期間にわたってアクティブレベルとする
シフトレジスタを有し、前記デマルチプレクサは、一の走査線の選択を終了してから、所
定の期間経過後に、別の走査線の選択を開始する構成としても良い。
なお、本発明は、電気光学装置の走査線駆動回路のみならず、電気光学装置としても、
また、当該電気光学装置を有する電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
＜第１実施形態＞
図１は、第１実施形態に係る走査線駆動回路を適用した電気光学装置の全体構成を示す
図である。
この図に示されるように、この電気光学装置１は、表示パネル１０と、制御回路２０と
とに大別される。このうち、表示パネル１０では、特に図示しないが、素子基板と対向基
板とが、互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとと
もに、この間隙に例えばＴＮ（twisted nematic）型の液晶を封入した構成となっている
。
表示パネル１０の素子基板には、後述する画素のＴＦＴとともに、アドレス信号出力回
路３０およびデマルチプレクサ４０の構成素子が共通プロセスによって形成される一方、
半導体チップであるデータ線駆動回路５０が、ＣＯＧ技術等により実装されている。なお
、表示パネル１０には、各種の制御信号がＦＰＣ（Flexible Printed Circuit）基板等を
介して、制御回路２０からアドレス信号出力回路３０や、デマルチプレクサ４０、データ
線駆動回路５０等に供給される。
図１は、第１実施形態に係る走査線駆動回路を適用した電気光学装置の全体構成を示す
図である。
この図に示されるように、この電気光学装置１は、表示パネル１０と、制御回路２０と
とに大別される。このうち、表示パネル１０では、特に図示しないが、素子基板と対向基
板とが、互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとと
もに、この間隙に例えばＴＮ（twisted nematic）型の液晶を封入した構成となっている
。
表示パネル１０の素子基板には、後述する画素のＴＦＴとともに、アドレス信号出力回
路３０およびデマルチプレクサ４０の構成素子が共通プロセスによって形成される一方、
半導体チップであるデータ線駆動回路５０が、ＣＯＧ技術等により実装されている。なお
、表示パネル１０には、各種の制御信号がＦＰＣ（Flexible Printed Circuit）基板等を
介して、制御回路２０からアドレス信号出力回路３０や、デマルチプレクサ４０、データ
線駆動回路５０等に供給される。
表示パネル１０は表示領域１００を有する。この表示領域１００には、本実施形態では
、２４０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、３２０列の
データ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的
な絶縁を保つように設けられている。
ここで、本実施形態では、２４０行の走査線１１２が３行毎にブロック化されている。
このため、走査線ブロック数は「８０」となる。
、２４０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、３２０列の
データ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的
な絶縁を保つように設けられている。
ここで、本実施形態では、２４０行の走査線１１２が３行毎にブロック化されている。
このため、走査線ブロック数は「８０」となる。
画素１１０は、２４０行の走査線１１２と３２０列のデータ線１１４との交差部に対応
して、それぞれ配列している。したがって、本実施形態では、画素１１０が表示領域１０
０において縦２４０行×横３２０列でマトリクス状に配列することになる。
便宜的に、表示領域における行（走査線ブロック）を一般化して説明するために、１以
上８０以下の整数ｍを用いると、図１において上から数えて（３ｍ−２）行目、（３ｍ−
１）行目および（３ｍ）行目の走査線１１２はいずれもｍ番目の走査線ブロックに属する
ことになる。
して、それぞれ配列している。したがって、本実施形態では、画素１１０が表示領域１０
０において縦２４０行×横３２０列でマトリクス状に配列することになる。
便宜的に、表示領域における行（走査線ブロック）を一般化して説明するために、１以
上８０以下の整数ｍを用いると、図１において上から数えて（３ｍ−２）行目、（３ｍ−
１）行目および（３ｍ）行目の走査線１１２はいずれもｍ番目の走査線ブロックに属する
ことになる。
ここで、画素１１０の構成について説明する。図２は、画素１１０の構成を示す図であ
り、ｍ番目の走査線ブロックに属する（３ｍ−２）行目、（３ｍ−１）行目および（３ｍ
）行目の走査線１１２と、ある列、および、これに隣接する列との交差に対応する３×２
の計６画素分の構成が示されている。
り、ｍ番目の走査線ブロックに属する（３ｍ−２）行目、（３ｍ−１）行目および（３ｍ
）行目の走査線１１２と、ある列、および、これに隣接する列との交差に対応する３×２
の計６画素分の構成が示されている。
図２に示されるように、各画素１１０は、画素のスイッチング素子であるｎチャネル型
薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、
画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については、
互いに同一構成である。このため、１つの画素に着目すると、当該着目画素１１０におい
て、ＴＦＴ１１６のゲート電極は、自身に対応する走査線１１２に接続される一方、その
ソース電極は自身に対応するデータ線１１４に接続され、そのドレイン電極は画素容量１
２０の一端たる画素電極１１８と、蓄積容量１３０の一端とにそれぞれ接続されている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示
されるように全ての画素１１０にわたって共通であり、本実施形態では、時間的に一定の
電圧ＬＣcomに保たれている。
一方、蓄積容量１３０の他端は容量線１３２である。この容量線１３２は、図１におい
て図示省略されているが、例えばコモン電極１０８と同じ電圧ＬＣcomに保たれている。
なお、容量線１３２は、電圧ＬＣcom以外に保たれる構成であっても良い。
薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、
画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については、
互いに同一構成である。このため、１つの画素に着目すると、当該着目画素１１０におい
て、ＴＦＴ１１６のゲート電極は、自身に対応する走査線１１２に接続される一方、その
ソース電極は自身に対応するデータ線１１４に接続され、そのドレイン電極は画素容量１
２０の一端たる画素電極１１８と、蓄積容量１３０の一端とにそれぞれ接続されている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示
されるように全ての画素１１０にわたって共通であり、本実施形態では、時間的に一定の
電圧ＬＣcomに保たれている。
一方、蓄積容量１３０の他端は容量線１３２である。この容量線１３２は、図１におい
て図示省略されているが、例えばコモン電極１０８と同じ電圧ＬＣcomに保たれている。
なお、容量線１３２は、電圧ＬＣcom以外に保たれる構成であっても良い。
表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成さ
れた対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保
って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このた
め、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶
１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持す
る構成となっている。この構成において、画素容量１２０の透過光量は、当該保持電圧の
実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値が
ゼロに近ければ、光の透過率（または反射率）が最大となって白色表示になる一方、電圧
実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示
になるノーマリーホワイトモードであるとする。
れた対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保
って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このた
め、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶
１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持す
る構成となっている。この構成において、画素容量１２０の透過光量は、当該保持電圧の
実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値が
ゼロに近ければ、光の透過率（または反射率）が最大となって白色表示になる一方、電圧
実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示
になるノーマリーホワイトモードであるとする。
説明を再び図１に戻すと、アドレス信号出力回路３０は、アドレス信号Ａd-1、Ａd-2、
Ａd-3、…、Ａd-80を出力するものであり、シフトレジスタ３２と、走査線ブロックのそ
れぞれに対応するＡＮＤ回路３４とを含む。
このうち、シフトレジスタ３２は、制御回路２０による制御にしたがって１、２、３、
…、８０番目の走査線ブロックを順番に選択するためのブロック選択信号Ｙ-1、Ｙ-2、Ｙ
-3、…、Ｙ-80を出力するものである。詳細には、シフトレジスタ３２は、図３に示され
るように、１フレームの期間（Ｆ）において、期間Ｐだけ順次排他的にＨレベルとなるブ
ロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80を出力する。ここで、説明便宜のために、
ｍ番目の走査線ブロックに対応して出力されるブロック選択信号をＹ-mと表記する。
各走査線ブロックに対応して設けられたＡＮＤ回路３４（論理回路）は、それぞれブロ
ック選択信号と信号Ｅnbとの論理積信号をアドレス信号としてブロックに対応する出力線
３６に供給するものである。例えばｍ番目の走査線ブロックに対応するＡＮＤ回路３４は
、ブロック選択信号Ａd-mと信号Ｅnbとの論理積信号をアドレス信号Ａd-mとしてｍ番目の
走査線ブロックに対応する出力線３６に供給する。
Ａd-3、…、Ａd-80を出力するものであり、シフトレジスタ３２と、走査線ブロックのそ
れぞれに対応するＡＮＤ回路３４とを含む。
このうち、シフトレジスタ３２は、制御回路２０による制御にしたがって１、２、３、
…、８０番目の走査線ブロックを順番に選択するためのブロック選択信号Ｙ-1、Ｙ-2、Ｙ
-3、…、Ｙ-80を出力するものである。詳細には、シフトレジスタ３２は、図３に示され
るように、１フレームの期間（Ｆ）において、期間Ｐだけ順次排他的にＨレベルとなるブ
ロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80を出力する。ここで、説明便宜のために、
ｍ番目の走査線ブロックに対応して出力されるブロック選択信号をＹ-mと表記する。
各走査線ブロックに対応して設けられたＡＮＤ回路３４（論理回路）は、それぞれブロ
ック選択信号と信号Ｅnbとの論理積信号をアドレス信号としてブロックに対応する出力線
３６に供給するものである。例えばｍ番目の走査線ブロックに対応するＡＮＤ回路３４は
、ブロック選択信号Ａd-mと信号Ｅnbとの論理積信号をアドレス信号Ａd-mとしてｍ番目の
走査線ブロックに対応する出力線３６に供給する。
ここで、信号Ｅnbは、図３に示されるように、期間ＱだけＨレベルとなるパルス列であ
って、期間Ｐにおいて３回出力されるとともに、いずれかのブロック選択信号のレベルが
遷移するタイミング（立ち上がり及び立ち下がり）では、Ｌレベルとなる信号である。
したがって、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80は、図３に示されるよう
に、それぞれブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80のパルスを、信号Ｅnbのパ
ルスで抜き出した３つのパルス列となる。
って、期間Ｐにおいて３回出力されるとともに、いずれかのブロック選択信号のレベルが
遷移するタイミング（立ち上がり及び立ち下がり）では、Ｌレベルとなる信号である。
したがって、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80は、図３に示されるよう
に、それぞれブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80のパルスを、信号Ｅnbのパ
ルスで抜き出した３つのパルス列となる。
デマルチプレクサ４０は、各行の走査線１１２に対応して設けられたｎチャネル型ＴＦ
Ｔ４２の集合体である。ここで、各行のＴＦＴ４２について、ｍ番目の走査線ブロックに
属する（３ｍ−２）行目、（３ｍ−１）行目および（３ｍ）行目の走査線１１２に対応す
る３つのＴＦＴ４２で代表して説明する。
まず、（３ｍ−２）行目、（３ｍ−１）行目および（３ｍ）行目の走査線１１２に対応
する３つのＴＦＴ４２の入力端たるソース電極は、当該ｍ番目の走査線ブロックに対応し
た出力線３６に共通接続される。このため、例えば、８０番目の走査線ブロックに属する
２３８行目、２３９行目および２４０行目の走査線１１２に対応する３つのＴＦＴ４２の
ソース電極には、アドレス信号Ａd-80が共通に供給される。
一方、ｍ番目の走査線ブロックに属する３行に対応する３つのＴＦＴ４２のゲート電極
には、それぞれ異なるセレクト信号が供給される。詳細には、（３ｍ−２）行目に対応す
るＴＦＴ４２のゲート電極にはセレクト信号Ｓel-1が、（３ｍ−１）行目に対応するＴＦ
Ｔ４２のゲート電極にはセレクト信号Ｓel-2が、（３ｍ）行目に対応するＴＦＴ４２のゲ
ート電極にはセレクト信号Ｓel-3が、それぞれ供給される。換言すれば、１つの走査線ブ
ロックについてみれば、３行のＴＦＴ４２のゲート電極には、上から順番に、セレクト信
号Ｓel-1、Ｓel-2、Ｓel-3が供給される構成となっている。
ｍ番目の走査線ブロックに属する３行に対応する３つのＴＦＴ４２の出力端たるドレイ
ン電極は、それぞれ自身に対応する走査線１１２の一端に接続されている。ここで、１、
２、３、…、２４０行目の走査線１１２における電圧を、それぞれＧ1、Ｇ2、Ｇ3、…、
Ｇ240と表記している。
Ｔ４２の集合体である。ここで、各行のＴＦＴ４２について、ｍ番目の走査線ブロックに
属する（３ｍ−２）行目、（３ｍ−１）行目および（３ｍ）行目の走査線１１２に対応す
る３つのＴＦＴ４２で代表して説明する。
まず、（３ｍ−２）行目、（３ｍ−１）行目および（３ｍ）行目の走査線１１２に対応
する３つのＴＦＴ４２の入力端たるソース電極は、当該ｍ番目の走査線ブロックに対応し
た出力線３６に共通接続される。このため、例えば、８０番目の走査線ブロックに属する
２３８行目、２３９行目および２４０行目の走査線１１２に対応する３つのＴＦＴ４２の
ソース電極には、アドレス信号Ａd-80が共通に供給される。
一方、ｍ番目の走査線ブロックに属する３行に対応する３つのＴＦＴ４２のゲート電極
には、それぞれ異なるセレクト信号が供給される。詳細には、（３ｍ−２）行目に対応す
るＴＦＴ４２のゲート電極にはセレクト信号Ｓel-1が、（３ｍ−１）行目に対応するＴＦ
Ｔ４２のゲート電極にはセレクト信号Ｓel-2が、（３ｍ）行目に対応するＴＦＴ４２のゲ
ート電極にはセレクト信号Ｓel-3が、それぞれ供給される。換言すれば、１つの走査線ブ
ロックについてみれば、３行のＴＦＴ４２のゲート電極には、上から順番に、セレクト信
号Ｓel-1、Ｓel-2、Ｓel-3が供給される構成となっている。
ｍ番目の走査線ブロックに属する３行に対応する３つのＴＦＴ４２の出力端たるドレイ
ン電極は、それぞれ自身に対応する走査線１１２の一端に接続されている。ここで、１、
２、３、…、２４０行目の走査線１１２における電圧を、それぞれＧ1、Ｇ2、Ｇ3、…、
Ｇ240と表記している。
また、各走査線１１２において、デマルチプレクサ４０が設けられた領域に対して表示
領域１００を挟んだ反対側には、各走査線１１２に対応するように、それぞれＴＦＴ１４
０（スイッチ）が設けられている。ここで、各ＴＦＴ１４０のソース電極は、Ｌレベルで
ある電位Ｇndに共通接地され、ドレイン電極が走査線１１２にそれぞれ接続され、ゲート
電極には、信号Ｓel-allが共通に供給される。
なお、走査線１１２は、アドレス信号出力回路３０およびデマルチプレクサ４０ととも
に、ＴＦＴ１４０により駆動されることになるので、これらが本発明における走査線駆動
回路に相当することになる。
領域１００を挟んだ反対側には、各走査線１１２に対応するように、それぞれＴＦＴ１４
０（スイッチ）が設けられている。ここで、各ＴＦＴ１４０のソース電極は、Ｌレベルで
ある電位Ｇndに共通接地され、ドレイン電極が走査線１１２にそれぞれ接続され、ゲート
電極には、信号Ｓel-allが共通に供給される。
なお、走査線１１２は、アドレス信号出力回路３０およびデマルチプレクサ４０ととも
に、ＴＦＴ１４０により駆動されることになるので、これらが本発明における走査線駆動
回路に相当することになる。
ここで、セレクト信号Ｓel-1、Ｓel-2、Ｓel-3、および、信号Ｓel-allについて図４を
参照して説明する。
この図に示されるように、セレクト信号Ｓel-1、Ｓel-2、Ｓel-3は、期間Ｐを３分割し
た期間のパルス幅を有し、位相が順番に１２０度ずつシフトした関係にある。詳細には、
セレクト信号Ｓel-1は、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80の各パルス列の
それぞれにおいて、最初の１ショット目が出力される直前にＨレベルとなり、１ショット
目が出力された直後にＬレベルとなる。セレクト信号Ｓel-2は、アドレス信号Ａd-1、Ａd
-2、Ａd-3、…、Ａd-80の各パルス列のそれぞれにおいて、２ショット目が出力される直
前にＨレベルとなり、２ショット目が出力された直後にＬレベルとなる。セレクト信号Ｓ
el-3は、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80の各パルス列のそれぞれにおい
て、最終の３ショット目が出力される直前にＨレベルとなり、３ショット目が出力された
直後にＬレベルとなる。
また、信号Ｓel-allは、本実施形態では、信号Ｅnbを論理反転させた信号である。
参照して説明する。
この図に示されるように、セレクト信号Ｓel-1、Ｓel-2、Ｓel-3は、期間Ｐを３分割し
た期間のパルス幅を有し、位相が順番に１２０度ずつシフトした関係にある。詳細には、
セレクト信号Ｓel-1は、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80の各パルス列の
それぞれにおいて、最初の１ショット目が出力される直前にＨレベルとなり、１ショット
目が出力された直後にＬレベルとなる。セレクト信号Ｓel-2は、アドレス信号Ａd-1、Ａd
-2、Ａd-3、…、Ａd-80の各パルス列のそれぞれにおいて、２ショット目が出力される直
前にＨレベルとなり、２ショット目が出力された直後にＬレベルとなる。セレクト信号Ｓ
el-3は、アドレス信号Ａd-1、Ａd-2、Ａd-3、…、Ａd-80の各パルス列のそれぞれにおい
て、最終の３ショット目が出力される直前にＨレベルとなり、３ショット目が出力された
直後にＬレベルとなる。
また、信号Ｓel-allは、本実施形態では、信号Ｅnbを論理反転させた信号である。
データ線駆動回路５０は、アクティブレベルのＨレベルとなった走査線１１２に位置す
る画素１１０の階調に応じた電圧のデータ信号ｄ1、ｄ2、ｄ3、…、ｄ320を、１、２、３
、…、３２０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路５０は、縦２４０行×横３２０列のマトリクス配列に対応し
た記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階調
値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デー
タＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更
後の表示データＤaが供給されて書き換えられる。
データ線駆動回路５０は、Ｈレベルとなる走査線１１２に位置する画素１１０の表示デ
ータＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧のデータ信号に変換
してデータ線１１４に供給する動作を、当該走査線１１２に位置する１〜３２０列のそれ
ぞれについて実行する。
る画素１１０の階調に応じた電圧のデータ信号ｄ1、ｄ2、ｄ3、…、ｄ320を、１、２、３
、…、３２０列目のデータ線１１４にそれぞれ供給するものである。
ここで、データ線駆動回路５０は、縦２４０行×横３２０列のマトリクス配列に対応し
た記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階調
値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デー
タＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更
後の表示データＤaが供給されて書き換えられる。
データ線駆動回路５０は、Ｈレベルとなる走査線１１２に位置する画素１１０の表示デ
ータＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧のデータ信号に変換
してデータ線１１４に供給する動作を、当該走査線１１２に位置する１〜３２０列のそれ
ぞれについて実行する。
なお、Ｈレベルとなる走査線１１２が何行目であるのか、また、いかなるタイミングで
走査線１１２がＨレベルとなるかについては、制御回路２０によるアドレス信号出力回路
３０への制御（ブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80）、信号Ｅnb、および、
セレクト信号Ｓel-1、Ｓel-2、Ｓel-3で決定される。
このため、データ線駆動回路５０は、例えば制御回路２０から制御内容の通知を受ける
ことによって、どの行の表示データＤaを読み出すべきなのか、また、どのタイミングで
データ信号ｄ1、ｄ2、ｄ3、…、ｄ320を出力すべきなのかを、知ることができる。
また、ここでいう階調値に応じた電圧とは、コモン電極１０８に印加される電圧ＬＣco
mよりも高位側である正極性と、低位側である負極性との２通りが存在し、データ線駆動
回路５０は、同一の画素について例えば１フレームの期間毎に正極性と負極性とで交互に
切り替える。なお、書込極性については電圧ＬＣcomを基準とするが、電圧については、
特に説明のない限り、電源の接地電位Ｇndを基準とし、論理レベルのＬレベルを当該接地
電位Ｇndとし、論理レベルのＨレベルを電圧Ｖddとする。
走査線１１２がＨレベルとなるかについては、制御回路２０によるアドレス信号出力回路
３０への制御（ブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80）、信号Ｅnb、および、
セレクト信号Ｓel-1、Ｓel-2、Ｓel-3で決定される。
このため、データ線駆動回路５０は、例えば制御回路２０から制御内容の通知を受ける
ことによって、どの行の表示データＤaを読み出すべきなのか、また、どのタイミングで
データ信号ｄ1、ｄ2、ｄ3、…、ｄ320を出力すべきなのかを、知ることができる。
また、ここでいう階調値に応じた電圧とは、コモン電極１０８に印加される電圧ＬＣco
mよりも高位側である正極性と、低位側である負極性との２通りが存在し、データ線駆動
回路５０は、同一の画素について例えば１フレームの期間毎に正極性と負極性とで交互に
切り替える。なお、書込極性については電圧ＬＣcomを基準とするが、電圧については、
特に説明のない限り、電源の接地電位Ｇndを基準とし、論理レベルのＬレベルを当該接地
電位Ｇndとし、論理レベルのＨレベルを電圧Ｖddとする。
次に、電気光学装置の動作について説明する。
図３および図４は、それぞれシフトレジスタ３２からデマルチプレクサ４０に至るまで
の動作を説明するための図である。
図３に示されるように、フレームの最初では、１番目の走査線ブロックに対応するブロ
ック選択信号Ｙ-1がＨレベルとなる。このとき、信号ＥnbがＬレベルであれば、信号Ｓel
−allがＨレベルになるので、すべてのＴＦＴ１４０がオンし、これにより、すべての走
査線は接地電位ＧndのＬレベルになる。これが電圧Ｇ1〜Ｇ240の初期状態である。この後
、信号Ｓel-allがＬレベルになって、すべてのＴＦＴ１４０がオフする。
図３および図４は、それぞれシフトレジスタ３２からデマルチプレクサ４０に至るまで
の動作を説明するための図である。
図３に示されるように、フレームの最初では、１番目の走査線ブロックに対応するブロ
ック選択信号Ｙ-1がＨレベルとなる。このとき、信号ＥnbがＬレベルであれば、信号Ｓel
−allがＨレベルになるので、すべてのＴＦＴ１４０がオンし、これにより、すべての走
査線は接地電位ＧndのＬレベルになる。これが電圧Ｇ1〜Ｇ240の初期状態である。この後
、信号Ｓel-allがＬレベルになって、すべてのＴＦＴ１４０がオフする。
また、ブロック選択信号Ｙ-1のパルス部分は、信号Ｅnbによって抜き出されて、３ショ
ットの連続するパルスのアドレス信号Ａd-1となるが、他のアドレス信号はすべてＬレベ
ルである。
このようなアドレス信号Ａd-1のうち、１ショット目のパルスが出力される期間（第１
回目においてＨレベルとなる期間）においては、図４に示されるように、セレクト信号Ｓ
el-1がＨレベルとなっているので、１、４、７、１０、…、２３８行目のＴＦＴ４２がオ
ンする。このため、１行目の走査線１１２の電圧Ｇ1は、図４において太線で示されるよ
うにアドレス信号Ａd-1のＬ→Ｈ→Ｌレベルという１ショット目の電圧変化そのままとな
る。
一方、このとき、電圧Ｇ4、Ｇ7、Ｇ10、…、Ｇ238は、それぞれに対応するアドレス信
号Ａd-2、Ａd-3、Ａd-4、…、Ａd-80がＬレベルであるので、当該Ｌレベルに確定する。
なお、他の走査線については、対応するＴＦＴ４２がオフであるので、図４において細
線で示されるようにハイ・インピーダンス状態になるが、直前の電圧初期状態であるＬレ
ベルに寄生容量によって保持される。
ットの連続するパルスのアドレス信号Ａd-1となるが、他のアドレス信号はすべてＬレベ
ルである。
このようなアドレス信号Ａd-1のうち、１ショット目のパルスが出力される期間（第１
回目においてＨレベルとなる期間）においては、図４に示されるように、セレクト信号Ｓ
el-1がＨレベルとなっているので、１、４、７、１０、…、２３８行目のＴＦＴ４２がオ
ンする。このため、１行目の走査線１１２の電圧Ｇ1は、図４において太線で示されるよ
うにアドレス信号Ａd-1のＬ→Ｈ→Ｌレベルという１ショット目の電圧変化そのままとな
る。
一方、このとき、電圧Ｇ4、Ｇ7、Ｇ10、…、Ｇ238は、それぞれに対応するアドレス信
号Ａd-2、Ａd-3、Ａd-4、…、Ａd-80がＬレベルであるので、当該Ｌレベルに確定する。
なお、他の走査線については、対応するＴＦＴ４２がオフであるので、図４において細
線で示されるようにハイ・インピーダンス状態になるが、直前の電圧初期状態であるＬレ
ベルに寄生容量によって保持される。
次に、アドレス信号Ａd-1のうち、１ショット目のパルス出力が終了してから２ショッ
ト目のパルス出力が開始するまで、再び信号Ｓel−allがＨレベルになるので、電圧Ｇ1〜
Ｇ240は、初期状態のＬレベルに保持されなおされる。
アドレス信号Ａd-1のうち、２ショット目のパルスが出力される期間（第２回目におい
てＨレベルとなる期間）においては、セレクト信号Ｓel-2がＨレベルとなっているので、
２、５、８、１１、…、２３９行目のＴＦＴ４２がオンする。このため、２行目の走査線
１１２の電圧Ｇ2は、アドレス信号Ａd-1のＬ→Ｈ→Ｌレベルという２ショット目の電圧変
化そのままとなる。
一方、このとき、電圧Ｇ5、Ｇ8、Ｇ11、…、Ｇ239は、それぞれに対応するアドレス信
号Ａd-2、Ａd-3、Ａd-4、…、Ａd-80がＬレベルであるので、当該Ｌレベルに確定する。
なお、他の走査線については、ハイ・インピーダンス状態になるが、直前の電圧状態であ
るＬレベルに寄生容量によって保持される。
続いて、アドレス信号Ａd-1のうち、２ショット目のパルス出力が終了してから最後の
３ショット目のパルス出力が開始するまで、再び信号Ｓel−allがＨレベルになるので、
電圧Ｇ1〜Ｇ240は、初期状態のＬレベルに保持されなおされる。
アドレス信号Ａd-1のうち、３ショット目のパルスが出力される期間（第３回目におい
てＨレベルとなる期間）においては、セレクト信号Ｓel-3がＨレベルとなっているので、
３、６、９、１２、…、２４０行目のＴＦＴ４２がオンする。このため、３行目の走査線
１１２の電圧Ｇ3は、アドレス信号Ａd-1のＬ→Ｈ→Ｌレベルという３ショット目の電圧変
化そのままとなる。
一方、このとき、電圧Ｇ6、Ｇ9、Ｇ12、…、Ｇ240は、それぞれに対応するアドレス信
号Ａd-2、Ａd-3、Ａd-4、…、Ａd-80がＬレベルであるので、当該Ｌレベルに確定する。
なお、他の走査線については、ハイ・インピーダンス状態になるが、直前の電圧状態であ
るＬレベルに寄生容量によって保持される。
ト目のパルス出力が開始するまで、再び信号Ｓel−allがＨレベルになるので、電圧Ｇ1〜
Ｇ240は、初期状態のＬレベルに保持されなおされる。
アドレス信号Ａd-1のうち、２ショット目のパルスが出力される期間（第２回目におい
てＨレベルとなる期間）においては、セレクト信号Ｓel-2がＨレベルとなっているので、
２、５、８、１１、…、２３９行目のＴＦＴ４２がオンする。このため、２行目の走査線
１１２の電圧Ｇ2は、アドレス信号Ａd-1のＬ→Ｈ→Ｌレベルという２ショット目の電圧変
化そのままとなる。
一方、このとき、電圧Ｇ5、Ｇ8、Ｇ11、…、Ｇ239は、それぞれに対応するアドレス信
号Ａd-2、Ａd-3、Ａd-4、…、Ａd-80がＬレベルであるので、当該Ｌレベルに確定する。
なお、他の走査線については、ハイ・インピーダンス状態になるが、直前の電圧状態であ
るＬレベルに寄生容量によって保持される。
続いて、アドレス信号Ａd-1のうち、２ショット目のパルス出力が終了してから最後の
３ショット目のパルス出力が開始するまで、再び信号Ｓel−allがＨレベルになるので、
電圧Ｇ1〜Ｇ240は、初期状態のＬレベルに保持されなおされる。
アドレス信号Ａd-1のうち、３ショット目のパルスが出力される期間（第３回目におい
てＨレベルとなる期間）においては、セレクト信号Ｓel-3がＨレベルとなっているので、
３、６、９、１２、…、２４０行目のＴＦＴ４２がオンする。このため、３行目の走査線
１１２の電圧Ｇ3は、アドレス信号Ａd-1のＬ→Ｈ→Ｌレベルという３ショット目の電圧変
化そのままとなる。
一方、このとき、電圧Ｇ6、Ｇ9、Ｇ12、…、Ｇ240は、それぞれに対応するアドレス信
号Ａd-2、Ａd-3、Ａd-4、…、Ａd-80がＬレベルであるので、当該Ｌレベルに確定する。
なお、他の走査線については、ハイ・インピーダンス状態になるが、直前の電圧状態であ
るＬレベルに寄生容量によって保持される。
次に、ブロック選択信号Ｙ-2がＨレベルとなり、２番目の走査線ブロックに対しても同
様な動作が実行される。
すなわち、Ｈレベルとなる信号Ｓel−allにより、電圧Ｇ1〜Ｇ240は、初期状態のＬレ
ベルに保持されなおされ、アドレス信号Ａd-2のうち、１ショット目のパルスが出力され
る期間においては、４行目の走査線１１２の電圧Ｇ4が、アドレス信号Ａd-2のＬ→Ｈ→Ｌ
レベルという電圧変化となり、セレクト信号Ｓel-1をＴＦＴ４２のゲート電極で入力する
行の走査線の電圧Ｇ1、Ｇ7、Ｇ10、…、Ｇ238は、Ｌレベルに確定するが、他の走査線に
ついては、ハイ・インピーダンス状態になって、直前の電圧状態であるＬレベルに保持さ
れる。
この後、Ｈレベルとなる信号Ｓel−allにより、電圧Ｇ1〜Ｇ240は、初期状態のＬレベ
ルに保持されなおされ、アドレス信号Ａd-2のうち、２ショット目のパルスが出力される
期間においては、５行目の走査線１１２の電圧Ｇ5が、アドレス信号Ａd-2のＬ→Ｈ→Ｌレ
ベルという電圧変化となり、セレクト信号Ｓel-2をＴＦＴ４２のゲート電極で入力する行
の走査線の電圧Ｇ2、Ｇ8、Ｇ11、…、Ｇ239は、Ｌレベルに確定するが、他の走査線につ
いては、ハイ・インピーダンス状態になって、直前の電圧状態であるＬレベルに保持され
る。
そして、Ｈレベルとなる信号Ｓel−allにより、電圧Ｇ1〜Ｇ240は、初期状態のＬレベ
ルに保持されなおされ、アドレス信号Ａd-2のうち、３ショット目のパルスが出力される
期間においては、６行目の走査線１１２の電圧Ｇ6が、アドレス信号Ａd-2のＬ→Ｈ→Ｌレ
ベルという電圧変化となり、セレクト信号Ｓel-3をＴＦＴ４２のゲート電極で入力する行
の走査線の電圧Ｇ3、Ｇ9、Ｇ12、…、Ｇ240は、Ｌレベルに確定するが、他の走査線につ
いては、ハイ・インピーダンス状態になって、直前の電圧状態であるＬレベルに保持され
る。
このような動作が、８０番目の走査線ブロックに対応するブロック選択信号Ｙ-80とな
るまで繰り返し実行され、これにより、１〜２４０行目の走査線の電圧Ｇ1、Ｇ2、Ｇ3、
…、Ｇ240が順番に排他的にＨレベルになる。
様な動作が実行される。
すなわち、Ｈレベルとなる信号Ｓel−allにより、電圧Ｇ1〜Ｇ240は、初期状態のＬレ
ベルに保持されなおされ、アドレス信号Ａd-2のうち、１ショット目のパルスが出力され
る期間においては、４行目の走査線１１２の電圧Ｇ4が、アドレス信号Ａd-2のＬ→Ｈ→Ｌ
レベルという電圧変化となり、セレクト信号Ｓel-1をＴＦＴ４２のゲート電極で入力する
行の走査線の電圧Ｇ1、Ｇ7、Ｇ10、…、Ｇ238は、Ｌレベルに確定するが、他の走査線に
ついては、ハイ・インピーダンス状態になって、直前の電圧状態であるＬレベルに保持さ
れる。
この後、Ｈレベルとなる信号Ｓel−allにより、電圧Ｇ1〜Ｇ240は、初期状態のＬレベ
ルに保持されなおされ、アドレス信号Ａd-2のうち、２ショット目のパルスが出力される
期間においては、５行目の走査線１１２の電圧Ｇ5が、アドレス信号Ａd-2のＬ→Ｈ→Ｌレ
ベルという電圧変化となり、セレクト信号Ｓel-2をＴＦＴ４２のゲート電極で入力する行
の走査線の電圧Ｇ2、Ｇ8、Ｇ11、…、Ｇ239は、Ｌレベルに確定するが、他の走査線につ
いては、ハイ・インピーダンス状態になって、直前の電圧状態であるＬレベルに保持され
る。
そして、Ｈレベルとなる信号Ｓel−allにより、電圧Ｇ1〜Ｇ240は、初期状態のＬレベ
ルに保持されなおされ、アドレス信号Ａd-2のうち、３ショット目のパルスが出力される
期間においては、６行目の走査線１１２の電圧Ｇ6が、アドレス信号Ａd-2のＬ→Ｈ→Ｌレ
ベルという電圧変化となり、セレクト信号Ｓel-3をＴＦＴ４２のゲート電極で入力する行
の走査線の電圧Ｇ3、Ｇ9、Ｇ12、…、Ｇ240は、Ｌレベルに確定するが、他の走査線につ
いては、ハイ・インピーダンス状態になって、直前の電圧状態であるＬレベルに保持され
る。
このような動作が、８０番目の走査線ブロックに対応するブロック選択信号Ｙ-80とな
るまで繰り返し実行され、これにより、１〜２４０行目の走査線の電圧Ｇ1、Ｇ2、Ｇ3、
…、Ｇ240が順番に排他的にＨレベルになる。
ここで、画素１１０に対する電圧の書き込み動作について簡単に説明する。まず、１行
目の走査線の電圧Ｇ1がＨレベルになると、データ線駆動回路５０は、１行目であって１
、２、３、…、３２０列目の画素の表示データＤaを読み出すとともに、読み出した表示
データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位または低位の電圧に変換し、
データ信号ｄ1、ｄ2、ｄ3、…、ｄ320として、それぞれ１、２、３、…、３２０列のデー
タ線１１４に供給する。
一方、電圧Ｇ1がＨレベルになると、１行１列〜１行３２０列の画素におけるＴＦＴ１
１６がオンするので、これらの画素電極１１８には、データ信号ｄ1、ｄ2、ｄ3、…、ｄ3
20が印加される。このため、１行１列〜１行３２０列の画素容量１２０には、データ信号
ｄ1〜ｄ320と電圧ＬＣcomとの差電圧が書き込まれる。
２行目の走査線の電圧Ｇ2がＨレベルになる直前において、電圧Ｇ1がＬレベルになり、
これにより、１行１列〜１行３２０列の画素におけるＴＦＴ１１６がオフするが、画素容
量１２０に書き込まれた電圧は、その容量性とともに並列接続された蓄積容量１３０に保
持されるので、１行１列〜１行３２０列の画素容量１２０は、書き込まれた電圧に応じた
階調を維持することになる。
目の走査線の電圧Ｇ1がＨレベルになると、データ線駆動回路５０は、１行目であって１
、２、３、…、３２０列目の画素の表示データＤaを読み出すとともに、読み出した表示
データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位または低位の電圧に変換し、
データ信号ｄ1、ｄ2、ｄ3、…、ｄ320として、それぞれ１、２、３、…、３２０列のデー
タ線１１４に供給する。
一方、電圧Ｇ1がＨレベルになると、１行１列〜１行３２０列の画素におけるＴＦＴ１
１６がオンするので、これらの画素電極１１８には、データ信号ｄ1、ｄ2、ｄ3、…、ｄ3
20が印加される。このため、１行１列〜１行３２０列の画素容量１２０には、データ信号
ｄ1〜ｄ320と電圧ＬＣcomとの差電圧が書き込まれる。
２行目の走査線の電圧Ｇ2がＨレベルになる直前において、電圧Ｇ1がＬレベルになり、
これにより、１行１列〜１行３２０列の画素におけるＴＦＴ１１６がオフするが、画素容
量１２０に書き込まれた電圧は、その容量性とともに並列接続された蓄積容量１３０に保
持されるので、１行１列〜１行３２０列の画素容量１２０は、書き込まれた電圧に応じた
階調を維持することになる。
次に、電圧Ｇ2がＨレベルになる。電圧Ｇ2がＨレベルになると、データ線駆動回路５０
は、２行目であって１、２、３、…、３２０列目の画素の表示データＤaを読み出すとと
もに、読み出した表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位または
低位の電圧に変換し、データ信号ｄ1、ｄ2、ｄ3、…、ｄ320として、それぞれ１、２、３
、…、３２０列のデータ線１１４に供給する。
一方、電圧Ｇ2がＨレベルになると、２行１列〜２行３２０列の画素におけるＴＦＴ１
１６がオンするので、これらの画素電極１１８には、データ信号ｄ1、ｄ2、ｄ3、…、ｄ3
20が印加される。このため、２行１列〜２行３２０列の画素容量１２０には、データ信号
ｄ1〜ｄ320と電圧ＬＣcomとの差電圧が書き込まれる。
は、２行目であって１、２、３、…、３２０列目の画素の表示データＤaを読み出すとと
もに、読み出した表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高位または
低位の電圧に変換し、データ信号ｄ1、ｄ2、ｄ3、…、ｄ320として、それぞれ１、２、３
、…、３２０列のデータ線１１４に供給する。
一方、電圧Ｇ2がＨレベルになると、２行１列〜２行３２０列の画素におけるＴＦＴ１
１６がオンするので、これらの画素電極１１８には、データ信号ｄ1、ｄ2、ｄ3、…、ｄ3
20が印加される。このため、２行１列〜２行３２０列の画素容量１２０には、データ信号
ｄ1〜ｄ320と電圧ＬＣcomとの差電圧が書き込まれる。
以下同様にして、データ信号を介した電圧の書き込みが、電圧Ｇ3、…、Ｇ240がＨレベ
ルになるまで繰り返され、これによりすべての画素に対して、階調値に応じた電圧が書き
込まれる。なお、次のフレームでも同様にして電圧の書き込みが、書込極性を反転した状
態で実行される。すなわち、ある画素について着目したときに、あるフレームにおいて階
調値に応じた電圧が、電圧ＬＣcomよりも高位または低位の一方の極性であったならば、
次のフレームでは、電圧ＬＣcomよりも高位または低位の他方の極性とされる。このよう
な極性反転によって、液晶１０５に直流成分が印加されることが回避されて、劣化が防止
される。
なお、図５は、｛３（ｍ−１）＋ｎ｝行に位置する、ある列の画素電極１１８の電圧に
ついて、当該［３（ｍ−１）＋ｎ］行目の走査線の電圧Ｇ[3(m-1)+n]との関係において示
す図である。この図においては、電圧ＧがＨレベルになったときに、電圧ＬＣcomに対し
て当該画素に対する階調値に応じた分だけ高位または低位の電圧（図において↑または↓
で示されている）のデータ信号が当該列目のデータ線１１４に供給されて、当該画素電極
１１８に書き込まれている様子を示している。また、電圧Ｇ[3(m-1)+n]においては、Ｌレ
ベルは安定化されているものとしている。
ルになるまで繰り返され、これによりすべての画素に対して、階調値に応じた電圧が書き
込まれる。なお、次のフレームでも同様にして電圧の書き込みが、書込極性を反転した状
態で実行される。すなわち、ある画素について着目したときに、あるフレームにおいて階
調値に応じた電圧が、電圧ＬＣcomよりも高位または低位の一方の極性であったならば、
次のフレームでは、電圧ＬＣcomよりも高位または低位の他方の極性とされる。このよう
な極性反転によって、液晶１０５に直流成分が印加されることが回避されて、劣化が防止
される。
なお、図５は、｛３（ｍ−１）＋ｎ｝行に位置する、ある列の画素電極１１８の電圧に
ついて、当該［３（ｍ−１）＋ｎ］行目の走査線の電圧Ｇ[3(m-1)+n]との関係において示
す図である。この図においては、電圧ＧがＨレベルになったときに、電圧ＬＣcomに対し
て当該画素に対する階調値に応じた分だけ高位または低位の電圧（図において↑または↓
で示されている）のデータ信号が当該列目のデータ線１１４に供給されて、当該画素電極
１１８に書き込まれている様子を示している。また、電圧Ｇ[3(m-1)+n]においては、Ｌレ
ベルは安定化されているものとしている。
ここで、１〜２４０行の走査線１１２においてＴＦＴ１４０が設けられていない構成を
想定すると、各行の走査線１１２は、図９に示されるように、セレクト信号によってＴＦ
Ｔ４２がオンする期間でしか確定しない。さらに確定する周期も、セレクト信号の周期で
ある期間Ｐと比較的長い。
これに対し、本実施形態によれば、図９に示される期間に加えて、信号Ｓel-allがＨレ
ベルとなる期間でもＴＦＴ４２がオンするので、走査線がハイ・インピーダンス状態とな
ってしまう期間は、最長でも期間Ｑで済ませることができる。
このため、本実施形態では、走査線１１２においてハイ・インピーダンス状態が長く継
続することによる電圧不安定状態が低減されるとともに、走査線１１２同士におけるＬレ
ベルの均質化が図られる。このため、本実施形態によれば、走査線１１２同士の非選択電
圧が相違してしまうことによる行方向の表示ムラが抑えられるのである。
想定すると、各行の走査線１１２は、図９に示されるように、セレクト信号によってＴＦ
Ｔ４２がオンする期間でしか確定しない。さらに確定する周期も、セレクト信号の周期で
ある期間Ｐと比較的長い。
これに対し、本実施形態によれば、図９に示される期間に加えて、信号Ｓel-allがＨレ
ベルとなる期間でもＴＦＴ４２がオンするので、走査線がハイ・インピーダンス状態とな
ってしまう期間は、最長でも期間Ｑで済ませることができる。
このため、本実施形態では、走査線１１２においてハイ・インピーダンス状態が長く継
続することによる電圧不安定状態が低減されるとともに、走査線１１２同士におけるＬレ
ベルの均質化が図られる。このため、本実施形態によれば、走査線１１２同士の非選択電
圧が相違してしまうことによる行方向の表示ムラが抑えられるのである。
＜第２実施形態＞
次に、本発明に係る第２実施形態について説明する。図６は、第２実施形態に係る走査
線駆動回路を適用した電気光学装置の全体構成を示す図である。
この図に示されるように、第２実施形態では、アドレス信号出力回路３０においてＡＮ
Ｄ回路３４が存在しない。このため、信号Ｅnbが供給されず、シフトレジスタ３２による
ブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80がそのままアドレス信号Ａd-1、Ａd-2、
Ａd-3、…、Ａd-80として出力される構成となっている。
また、第２実施形態では、セレクト信号Ｓel-1、Ｓel-2、Ｓel-3のパルス幅が、第１実
施形態（図４参照）と比較し、図７に示されるように、期間Ｐを３分割した期間よりも狭
められて期間Ｑとなっている。このため、第２実施形態では、パルス幅が狭められたセレ
クト信号Ｓel-1、Ｓel-2、Ｓel-3が、第１実施形態における信号Ｅnbを兼ねていることに
なる。第２実施形態において、信号Ｓel-allについては、第１実施形態と同様な波形とな
っている。
したがって、第２実施形態によれば、第１実施形態と同様に、行方向の表示ムラを抑え
た上で、さらに、表示パネル１０において、走査線ブロックに対応してＡＮＤ回路３４を
形成する必要がなくなるので、表示領域１００に寄与しない領域の面積を縮小することも
可能となる。
次に、本発明に係る第２実施形態について説明する。図６は、第２実施形態に係る走査
線駆動回路を適用した電気光学装置の全体構成を示す図である。
この図に示されるように、第２実施形態では、アドレス信号出力回路３０においてＡＮ
Ｄ回路３４が存在しない。このため、信号Ｅnbが供給されず、シフトレジスタ３２による
ブロック選択信号Ｙ-1、Ｙ-2、Ｙ-3、…、Ｙ-80がそのままアドレス信号Ａd-1、Ａd-2、
Ａd-3、…、Ａd-80として出力される構成となっている。
また、第２実施形態では、セレクト信号Ｓel-1、Ｓel-2、Ｓel-3のパルス幅が、第１実
施形態（図４参照）と比較し、図７に示されるように、期間Ｐを３分割した期間よりも狭
められて期間Ｑとなっている。このため、第２実施形態では、パルス幅が狭められたセレ
クト信号Ｓel-1、Ｓel-2、Ｓel-3が、第１実施形態における信号Ｅnbを兼ねていることに
なる。第２実施形態において、信号Ｓel-allについては、第１実施形態と同様な波形とな
っている。
したがって、第２実施形態によれば、第１実施形態と同様に、行方向の表示ムラを抑え
た上で、さらに、表示パネル１０において、走査線ブロックに対応してＡＮＤ回路３４を
形成する必要がなくなるので、表示領域１００に寄与しない領域の面積を縮小することも
可能となる。
なお、信号Ｓel-allを第１実施形態では信号Ｅnbに論理反転し、第２実施形態でもこれ
をそのまま用いたが、信号Ｓel-allについては、第１実施形態でいえば、信号ＥnbがＬレ
ベルの期間の一部期間でＨレベルとなれば良いし、第２実施形態でいえば、すべてのセレ
クト信号Ｓel-1、Ｓel-2、Ｓel-3がＬレベルとなっている期間の一部期間でＨレベルとな
れば良い。すなわち、信号Ｓel-allは、いずれかの走査線のＨレベルとなる期間を除いた
期間の全部にわたってＨレベルとなる必要はなく、一部期間でも良い。例えば信号Ｓel-a
llのパルス期間（Ｈレベルとなる期間）を狭めても、同様な効果を奏する場合がある。
をそのまま用いたが、信号Ｓel-allについては、第１実施形態でいえば、信号ＥnbがＬレ
ベルの期間の一部期間でＨレベルとなれば良いし、第２実施形態でいえば、すべてのセレ
クト信号Ｓel-1、Ｓel-2、Ｓel-3がＬレベルとなっている期間の一部期間でＨレベルとな
れば良い。すなわち、信号Ｓel-allは、いずれかの走査線のＨレベルとなる期間を除いた
期間の全部にわたってＨレベルとなる必要はなく、一部期間でも良い。例えば信号Ｓel-a
llのパルス期間（Ｈレベルとなる期間）を狭めても、同様な効果を奏する場合がある。
上述した説明では、走査線ブロックを構成する走査線の行数ｐを「３」として説明した
が、「２」でも良いし、「４」以上の整数としても良い。また、実施形態においては、Ｔ
ＦＴ１１６をｎチャネル型としたため、アクティブレベルをＨレベルとし、ノン・アクテ
ィブレベルをＬレベルとして説明したが、ＴＦＴ１１６をｐチャネル型にした場合、アク
ティブレベルはＬレベルになり、ノン・アクティブレベルをＨレベルになる。ＴＦＴ１１
６をｐチャネル型にする場合には、負論理とするだけであるので、その構成については別
段説明を要しないであろう。
さらに、アドレス信号出力回路３０は、画素のＴＦＴと共通プロセスで形成する必要は
必ずしも無く、例えば、半導体チップで形成し、ＣＯＧ技術で実装されても良く、また、
回路構成も必ずしもシフトレジスタでは無く、例えば、デコーダ回路構成とし、任意のア
ドレス信号線を順次選択できるようにしても良い。これにより、特定行のみ表示を行う、
部分表示が容易になる。
が、「２」でも良いし、「４」以上の整数としても良い。また、実施形態においては、Ｔ
ＦＴ１１６をｎチャネル型としたため、アクティブレベルをＨレベルとし、ノン・アクテ
ィブレベルをＬレベルとして説明したが、ＴＦＴ１１６をｐチャネル型にした場合、アク
ティブレベルはＬレベルになり、ノン・アクティブレベルをＨレベルになる。ＴＦＴ１１
６をｐチャネル型にする場合には、負論理とするだけであるので、その構成については別
段説明を要しないであろう。
さらに、アドレス信号出力回路３０は、画素のＴＦＴと共通プロセスで形成する必要は
必ずしも無く、例えば、半導体チップで形成し、ＣＯＧ技術で実装されても良く、また、
回路構成も必ずしもシフトレジスタでは無く、例えば、デコーダ回路構成とし、任意のア
ドレス信号線を順次選択できるようにしても良い。これにより、特定行のみ表示を行う、
部分表示が容易になる。
また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレーム
の期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過
ぎないので、その反転は２フレーム以上の期間毎に実行しても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別
の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色
再現性を向上させる構成としても良い。
の期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過
ぎないので、その反転は２フレーム以上の期間毎に実行しても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別
の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色
再現性を向上させる構成としても良い。
上述した説明では、書込極性の基準をコモン電極１０８の電圧としているが、これは、
画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際に
は、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態
変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン
、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため
、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印
加電圧を書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込に
よる画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってし
まう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧と
コモン電極１０８の電圧とを分け、詳細には、書込極性の基準電圧を、プッシュダウンの
影響が相殺されるように、コモン電極の電圧よりも高位側にオフセットして設定するよう
にしても良い。
さらに、蓄積容量１３０の他端は一定ではなく、正極性書込時に低位側とし、その後、
高位側に切り替え、極性書込時に高位側とし、その後、低位側に切り替えるような構成と
しても良い。
画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際に
は、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態
変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン
、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため
、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印
加電圧を書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込に
よる画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってし
まう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧と
コモン電極１０８の電圧とを分け、詳細には、書込極性の基準電圧を、プッシュダウンの
影響が相殺されるように、コモン電極の電圧よりも高位側にオフセットして設定するよう
にしても良い。
さらに、蓄積容量１３０の他端は一定ではなく、正極性書込時に低位側とし、その後、
高位側に切り替え、極性書込時に高位側とし、その後、低位側に切り替えるような構成と
しても良い。
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を表示装置に適用した電子機器について
説明する。図８は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成を示
す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１を備えるものである。
なお、電気光学装置１のうち、表示領域１００に相当する部分以外の構成要素については
外観としては現れない。
次に、上述した実施形態に係る電気光学装置１を表示装置に適用した電子機器について
説明する。図８は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成を示
す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１を備えるものである。
なお、電気光学装置１のうち、表示領域１００に相当する部分以外の構成要素については
外観としては現れない。
なお、電気光学装置１が適用される電子機器としては、図８に示される携帯電話の他に
も、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（また
はモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電
卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを
備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述
した電気光学装置１が適用可能であることは言うまでもない。
も、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（また
はモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電
卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを
備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述
した電気光学装置１が適用可能であることは言うまでもない。
１…電気光学装置、１０…表示パネル、２０…制御回路、３０…アドレス信号出力回路、
３２…シフトレジスタ、３４…ＡＮＤ回路、３６…出力線、４０…デマルチプレクサ、４
２…ＴＦＴ、５０…データ線駆動回路、１００…表示領域、１０８…コモン電極、１１０
…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１４
０…ＴＦＴ、１２００…携帯電話
３２…シフトレジスタ、３４…ＡＮＤ回路、３６…出力線、４０…デマルチプレクサ、４
２…ＴＦＴ、５０…データ線駆動回路、１００…表示領域、１０８…コモン電極、１１０
…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１４
０…ＴＦＴ、１２００…携帯電話
Claims (5)
- ｐ（ｐは２以上の整数）行毎にブロック化された複数行の走査線と、複数列のデータ線
と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、前記走査
線の論理レベルがアクティブレベルとなったときに、前記データ線に供給されたデータ信
号に応じた階調となる画素と、を有する電気光学装置に対し、前記複数行の走査線を所定
の順番で選択して、当該選択した走査線の論理レベルをアクティブレベルとする走査線駆
動回路であって、
前記ブロックを１つずつ選択するとともに、選択したブロックに属するｐ行の走査線を
選択すべき期間でアクティブレベルとなるアドレス信号を、前記ブロックの各々に対応す
る出力線に供給するアドレス信号出力回路と、
選択されたブロックに属するｐ行の走査線を１行ずつ選択して、当該ブロックの選択走
査線を当該ブロックに対応する出力線に接続する一方、当該ブロックで選択していない走
査線を当該ブロックに対応する出力線とは非接続とするデマルチプレクサと、
前記複数行の走査線のそれぞれに対応して設けられ、一端が、自身に対応する走査線に
接続され、他端同士が、前記走査線の論理レベルのノン・アクティブレベルに共通接地さ
れて、前記複数行の走査線のいずれもが選択されない期間の一部または全部においてオン
する複数のスイッチと、
を具備することを特徴とする電気光学装置の走査線駆動回路。 - 前記アドレス信号出力回路は、
前記ブロックに対応してブロック選択信号を出力するとともに、前記ブロックを１つず
つ選択し、選択したブロックに対応するブロック選択信号を、ブロックを選択した期間に
わたってアクティブレベルとするシフトレジスタと、
前記ブロック選択信号を、選択したブロックに属するｐ行の走査線を選択すべき期間に
おいてアクティブレベルに制限し、前記アドレス信号として出力する論理回路と、
を有することを特徴とする請求項１に記載の電気光学装置の走査線駆動回路。 - 前記アドレス信号出力回路は、
前記ブロックに対応してブロック選択信号を出力するとともに、前記ブロックを１つず
つ選択し、選択したブロックに対応するブロック選択信号を、ブロックを選択した期間に
わたってアクティブレベルとするシフトレジスタを有し、
前記デマルチプレクサは、一の走査線の選択を終了してから、所定の期間経過後に、別
の走査線の選択を開始する
ことを特徴とする請求項１に記載の電気光学装置の走査線駆動回路。 - ｐ（ｐは２以上の整数）行毎にブロック化された複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、前記走査線
の論理レベルがアクティブレベルとなったときに、前記データ線に供給されたデータ信号
に応じた階調となる画素と、
前記複数行の走査線を所定の順番で選択して、当該選択した走査線の論理レベルをアク
ティブレベルとする走査線駆動回路と、
前記アクティブレベルとされた走査線に対応する画素の階調に応じたデータ信号を、前
記データ線を介して供給するデータ線駆動回路と、
を具備し、
前記走査線駆動回路は、
前記ブロックを１つずつ選択するとともに、選択したブロックに属するｐ行の走査線を
選択すべき期間でアクティブレベルとなるアドレス信号を、前記ブロックの各々に対応す
る出力線に供給するアドレス信号出力回路と、
選択されたブロックに属するｐ行の走査線を１行ずつ選択して、当該ブロックの選択走
査線を当該ブロックに対応する出力線に接続する一方、当該ブロックで選択していない走
査線を当該ブロックに対応する出力線とは非接続とするデマルチプレクサと、
前記複数行の走査線のそれぞれに対応して設けられ、一端が、自身に対応する走査線に
接続され、他端同士が、前記走査線の論理レベルのノン・アクティブレベルに共通接地さ
れて、前記複数行の走査線のいずれもが選択されない期間の一部または全部においてオン
する複数のスイッチと、
を有することを特徴とする電気光学装置。 - 請求項４に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006330149A JP2008145555A (ja) | 2006-12-07 | 2006-12-07 | 電気光学装置、走査線駆動回路および電子機器 |
| US11/976,175 US8294662B2 (en) | 2006-12-07 | 2007-10-22 | Electro-optical device, scan line driving circuit, and electronic apparatus |
| TW096146287A TW200832336A (en) | 2006-12-07 | 2007-12-05 | Electro-optical device, scan line driving circuit, and electronic apparatus |
| KR1020070126178A KR20080052468A (ko) | 2006-12-07 | 2007-12-06 | 전기 광학 장치, 주사선 구동 회로 및 전자기기 |
| CN2007101865422A CN101196632B (zh) | 2006-12-07 | 2007-12-07 | 电光装置、扫描线驱动电路及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006330149A JP2008145555A (ja) | 2006-12-07 | 2006-12-07 | 電気光学装置、走査線駆動回路および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008145555A true JP2008145555A (ja) | 2008-06-26 |
Family
ID=39497522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006330149A Pending JP2008145555A (ja) | 2006-12-07 | 2006-12-07 | 電気光学装置、走査線駆動回路および電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8294662B2 (ja) |
| JP (1) | JP2008145555A (ja) |
| KR (1) | KR20080052468A (ja) |
| CN (1) | CN101196632B (ja) |
| TW (1) | TW200832336A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009368A (ja) * | 2006-06-29 | 2008-01-17 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2010250134A (ja) * | 2009-04-17 | 2010-11-04 | Hitachi Displays Ltd | 表示装置 |
| WO2015059966A1 (ja) * | 2013-10-21 | 2015-04-30 | シャープ株式会社 | 表示装置およびその駆動方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI396912B (zh) * | 2008-01-31 | 2013-05-21 | Novatek Microelectronics Corp | 子畫素重新排列之液晶顯示器 |
| US8507811B2 (en) | 2009-02-02 | 2013-08-13 | Apple Inc. | Touch sensor panels with reduced static capacitance |
| CN102368133B (zh) * | 2011-10-14 | 2013-11-20 | 深圳市华星光电技术有限公司 | 液晶阵列及液晶显示面板 |
| JP5949213B2 (ja) * | 2012-06-28 | 2016-07-06 | セイコーエプソン株式会社 | シフトレジスター回路、電気光学装置、及び電子機器 |
| JP6017214B2 (ja) * | 2012-07-23 | 2016-10-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、撮像装置の駆動方法、および撮像表示システム |
| US20140104148A1 (en) * | 2012-10-11 | 2014-04-17 | Shenzhen China Star Potoelectronics Technology Co., Ltd. | Liquid Crystal Display and the Driving Circuit Thereof |
| US10203816B2 (en) | 2013-05-07 | 2019-02-12 | Egis Technology Inc. | Apparatus and method for TFT fingerprint sensor |
| CN103728752B (zh) * | 2013-12-30 | 2016-03-30 | 深圳市华星光电技术有限公司 | 改善显示3d影像发生闪烁的液晶显示器 |
| CN107315291B (zh) * | 2017-07-19 | 2020-06-16 | 深圳市华星光电半导体显示技术有限公司 | 一种goa显示面板及goa显示装置 |
| CN108182905B (zh) | 2018-03-27 | 2021-03-30 | 京东方科技集团股份有限公司 | 开关电路、控制单元、显示装置、栅极驱动电路及方法 |
| US11475827B2 (en) * | 2020-01-22 | 2022-10-18 | Innolux Corporation | Electronic device for reducing power consumption |
| CN111445867B (zh) * | 2020-04-22 | 2021-08-24 | Tcl华星光电技术有限公司 | 背光分区驱动模组、背光装置及显示装置 |
| US12062327B2 (en) | 2021-01-08 | 2024-08-13 | BOE MLED Technology Co., Ltd. | Array substrate and driving method therefor, and display apparatus |
| CN115117627A (zh) * | 2021-03-23 | 2022-09-27 | 京东方科技集团股份有限公司 | 移相装置和天线 |
| WO2024007666A1 (zh) * | 2022-07-04 | 2024-01-11 | 荣耀终端有限公司 | 驱动信号输出电路、屏幕驱动电路、显示屏及电子设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676916B2 (ja) | 1989-05-26 | 1997-11-17 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JPH07294882A (ja) | 1994-04-22 | 1995-11-10 | Sony Corp | アクティブマトリクス表示装置 |
| JPH08327979A (ja) | 1995-05-31 | 1996-12-13 | Canon Inc | 液晶表示装置 |
| JP2002169518A (ja) | 2000-12-04 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
| JP3659246B2 (ja) * | 2002-11-21 | 2005-06-15 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
| CN100481203C (zh) * | 2005-04-07 | 2009-04-22 | 爱普生映像元器件有限公司 | 液晶显示装置、其驱动电路、驱动方法和电子设备 |
-
2006
- 2006-12-07 JP JP2006330149A patent/JP2008145555A/ja active Pending
-
2007
- 2007-10-22 US US11/976,175 patent/US8294662B2/en active Active
- 2007-12-05 TW TW096146287A patent/TW200832336A/zh unknown
- 2007-12-06 KR KR1020070126178A patent/KR20080052468A/ko not_active Application Discontinuation
- 2007-12-07 CN CN2007101865422A patent/CN101196632B/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009368A (ja) * | 2006-06-29 | 2008-01-17 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JP2010250134A (ja) * | 2009-04-17 | 2010-11-04 | Hitachi Displays Ltd | 表示装置 |
| WO2015059966A1 (ja) * | 2013-10-21 | 2015-04-30 | シャープ株式会社 | 表示装置およびその駆動方法 |
| CN105659311A (zh) * | 2013-10-21 | 2016-06-08 | 夏普株式会社 | 显示装置及其驱动方法 |
| US9959801B2 (en) | 2013-10-21 | 2018-05-01 | Sharp Kabushiki Kaisha | Display device and method for driving same with light-emission enable signal switching unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US8294662B2 (en) | 2012-10-23 |
| CN101196632B (zh) | 2010-09-22 |
| CN101196632A (zh) | 2008-06-11 |
| US20080136964A1 (en) | 2008-06-12 |
| TW200832336A (en) | 2008-08-01 |
| KR20080052468A (ko) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008145555A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP5306762B2 (ja) | 電気光学装置及び電子機器 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| JP4277894B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP5332485B2 (ja) | 電気光学装置 | |
| JP4420080B2 (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
| JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| JP2007128033A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP2015018064A (ja) | 表示装置 | |
| JP2009205045A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2008224924A (ja) | 液晶装置、その駆動方法および電子機器 | |
| JP2008233454A (ja) | 電気光学装置、駆動方法、駆動回路および電子機器 | |
| JP2008033297A (ja) | 液晶装置、および電子機器 | |
| JP4957169B2 (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP2009020213A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2007279625A (ja) | 電気光学装置及びその駆動方法、並びに電子機器 | |
| JP2007249135A (ja) | 電気光学装置、その駆動回路および電子機器 | |
| JP4569367B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| KR100898789B1 (ko) | 액정표시장치의 구동방법 | |
| US20100309108A1 (en) | Liquid crystal display device | |
| JP2006195387A (ja) | 電気光学装置および電子機器 | |
| JP2007279590A (ja) | 電気光学装置および電子機器 | |
| JP2007249133A (ja) | 電気光学装置、その駆動回路および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |