JP2002169518A

JP2002169518A - 液晶表示装置

Info

Publication number: JP2002169518A
Application number: JP2000368737A
Authority: JP
Inventors: Shigeyuki Nishitani; 茂之西谷; Tsutomu Furuhashi; 勉古橋; Norio Manba; 則夫萬場; Toshio Miyazawa; 敏夫宮沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-12-04
Filing date: 2000-12-04
Publication date: 2002-06-14

Abstract

(57)【要約】【課題】走査ドライバ回路の貫通電流による消費電力
の増大をなくし、前記回路を液晶マトリックスと同一の
ガラス基板上に構成可能とし、前記回路を構成するＭＯ
Ｓトランジスタを多結晶シリコンによる高性能なもので
形成可能とする。【解決手段】液晶マトリックスを駆動するゲート信号
線（走査信号線）Ｇ１〜Ｇ１２を第１のブロック〜第３
のブロックに分け、ゲート信号線Ｇ１〜Ｇ１２のそれぞ
れをＭＯＳトランジスタ８〜１９を介して各ブロック毎
に纏める。スイッチとしてのＭＯＳトランジスタ８〜１
９は、マトリックス状に構成され、アドレス線、マルチ
プレックス線の信号により、ゲート信号線Ｇ１〜Ｇ１２
を順次駆動する。レベルシフト回路２０を含む図示走査
ドライバ回路は、多結晶ＴＦＴにより構成して、アクテ
ィブマトリックス液晶と同一のガラス基板上に構成する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、アクティブマトリックス型の液晶を駆動する
ための駆動回路を備えた液晶表示装置に関する。

【０００２】

【従来の技術】アクティブマトリックス型の液晶は、一
般に、各画素を駆動するデータ信号線とゲート信号線と
をガラス基板上にマトリックスに配置し、データ信号線
とゲート信号線との交点近傍に薄膜トランジスタ（以
下、ＴＦＴという）を形成し、ＴＦＴのゲート電極にゲ
ート信号線が接続され、ＴＦＴのドレイン電極にデータ
信号線が接続され、ＴＦＴのソース電極に画素電極が接
続されて構成されている。前述したような構成を有する
アクティブマトリックス型の液晶は、表示情報に応じて
画素電極に与える電圧を変えることにより表示を実現す
る。

【０００３】前述のようなアクティブマトリックス型の
液晶の各画素に配置されるＴＦＴとしては、アモルファ
スＴＦＴが使用されるのが主流であるが、最近、多結晶
ＴＦＴを用いたアクティブマトリックス型の液晶が実用
化されている。多結晶ＴＦＴは、その製造過程でアモル
ファスＴＦＴにレーザーアニール工程を導入してアモル
ファスＴＦＴを結晶化させたものである。多結晶ＴＦＴ
は、電子及びホールの移動度がアモルファスＴＦＴに比
べて格段に高く、電気的性能を大幅に向上しているの
で、画素に配置したＴＦＴだけでなく、液晶ドライバ回
路をも画素と同一のガラス基板上に形成することが可能
となる。

【０００４】従来技術による液晶ドライバ回路は、単結
晶シリコンの素子で製造し、これをＴＡＢにより液晶ガ
ラス基板に接続するものであるため、部品点数も多く、
製造工程も煩雑なものであった。一方、多結晶ＴＦＴを
用いて液晶ドライバ回路をも含む液晶ディスプレイを構
成することができれば、部品点数を削減し製造工程も単
純化することができるのでコストダウンを図ることが可
能となる。

【０００５】

【発明が解決しようとする課題】前述したように、多結
晶ＴＦＴは、その電気的性能がアモルファスＴＦＴに比
べて向上しているため、周辺の駆動回路も形成すること
が可能であるが、単結晶シリコンの素子に比べてその性
能がまだまだ劣るため、全ての回路を同等に形成するこ
とができるわけではない。例えば、ＣＭＯＳによる論理
反転回路は、ＰチャネルＭＯＳトランジスタとＮチャネ
ルＭＯＳトランジスタとをカスケードに接続して構成さ
れるが、正しく動作させるためには、Ｐチャネル及びＮ
チャネルのそれぞれのＭＯＳトランジスタの電気的特性
が適正に揃っている必要がある。

【０００６】仮に、これら電気的特性が不適正（不揃
い）の場合、これらの素子を使用した論理反転回路は、
入力の論理信号電圧が正しく伝達されなかったり、カス
ケードに接続されたＰチャネル及びＮチャネルのＭＯＳ
トランジスタに電源からグランドに向かって定常的に貫
通電流が流れたりする等の不具合が生じる。さらに、液
晶駆動回路として比較的単純な走査ドライバ回路は、シ
フトレジスタ回路を構成する必要がある。走査ドライバ
回路をシフトレジスタ回路で構成する方法は、広く知ら
れており、例えば、特開平１１−２０２８３８号公報等
にも記載されている。シフトレジスタ回路も、該回路を
構成するＰチャネル及びＮチャネルのＭＯＳトランジス
タの電気的特性が適正に揃っていなければならないのは
言うまでもない。

【０００７】多結晶ＴＦＴは、電気的特性がアモルファ
スＴＦＴに比べて向上しているものの、レーザーアニー
ル工程によるレーザーエネルギーのばらつき等の影響や
製造工程中の不純物によりＴＦＴの品質が左右されやす
く、Ｐチャネル及びＮチャネルのＭＯＳトランジスタの
電気的特性を適正に揃えることが困難であるという問題
点を有している。このため、Ｐチャネル及びＮチャネル
のＭＯＳトランジスタに多結晶ＴＦＴを使用してＣＭＯ
Ｓ論理回路を構成し、これを液晶ドライバ回路として使
用した場合、そのドライバ回路は、前述で説明したよう
に、論理信号電圧が正しく伝達されない可能性が生じ、
また、定常的な貫通電流による消費電力が増大してしま
う可能性が生じるという問題点を有するものとなる。

【０００８】本発明の目的は、液晶を駆動するドライバ
を多結晶ＴＦＴで構成する場合に、Ｐチャネル及びＮチ
ャネルのＭＯＳトランジスタの特性のばらつきの影響を
受けるシフトレジスタ回路を用いることなく、特に、走
査ドライバ回路の定常的な貫通電流による消費電力の増
大をなくした低消費電力の液晶駆動回路備えた液晶表示
装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明によれば前記目的
は、複数の画素、前記複数の画素に対応する複数の行電
極及び列電極を有する液晶マトリックスと、前記複数の
行電極を駆動する行電極駆動回路と、前記複数の列電極
を駆動する列電極駆動回路と備えて構成される液晶表示
装置において、前記行電極駆動回路が、前記液晶マトリ
ックスの複数の行電極を、複数の行電極を有する複数の
ブロックに分割して駆動するため、前記ブロックを選択
する第１アドレス線と、前記ブロックに含まれる行電極
を選択する第２のアドレス線と、前記第１及び第２のア
ドレス線上の信号によりその１つが駆動されて前記行電
極を選択するそれぞれの行電極に接続されたスイッチン
グ素子とを備えて構成され、前記第１のアドレス線上の
信号により前記ブロックを順次選択し、この選択されて
いるブロックに含まれる行電極を、前記第２のアドレス
線上の信号により順次選択することにより達成される。

【００１０】また、前記目的は、前記行電極の駆動のた
めに前記スイッチング素子の１つに与えられる前記第
１、第２のアドレス線上の信号は、選択期間のうちの初
めの期間で駆動電圧を行電極に出力し、後の期間で駆動
電圧を行電極に印加しないようにスイッチング素子を制
御することにより、さらに、前記行電圧駆動回路が、前
記液晶マトリックスと同一の基板上に形成されることに
より達成される。

【００１１】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施形態を図面により詳細に説明する。なお、以下に
説明する本発明の実施形態のそれぞれにおける走査ドラ
イバ回路に入力されるゲート信号線の選択と駆動とのた
めの信号が、アドレス線への信号とマルチプレックス線
への信号であるとして説明する。これらの信号は、液晶
マトリックスの行電極であるゲート信号線を選択駆動す
るものであるので、第１のアドレス線への信号と第２の
アドレス線への信号と呼んでよいものであるが、説明の
煩雑さを避けるために、以下の説明では、これらの信号
を前述のように、アドレス線への信号とマルチプレック
ス線への信号と記述する。

【００１２】図１は本発明の第１の実施形態による液晶
表示装置に使用する走査ドライバ回路の構成を示すブロ
ック図、図２は図１に示す走査ドライバ回路の動作タイ
ミングを説明する図、図３は図１に示す走査ドライバ回
路の１つのスイッチ回路の詳細な動作タイミングについ
て説明する図、図４は本発明の第１の実施形態による液
晶表示装置の全体の構成を示すブロック図、図５は図４
に示す液晶表示装置における走査ドライバ回路の動作タ
イミングを説明する図、図６は図４に示す液晶表示装置
におけるデータドライバ回路の動作タイミングを説明す
る図、図７はコントローラの構成を示すブロック図であ
る。図１、図４、図７において、１〜４はマルチプレッ
クス線、５〜７はアドレス線、８〜１９はスイッチ回路
を構成するＭＯＳトランジスタ、２０はレベルシフト回
路、２１は走査ドライバ回路、２２は液晶マトリック
ス、２３はデータドライバ回路、２４は走査ドライバ回
路を駆動するコントローラ、２５は液晶モジュール、２
６は表示データ、２７はデータクロック、２８は水平同
期信号、２９は垂直同期信号、５１は４ビットカウン
タ、５２、５３はデコーダ、５４はゲートオフ時間設定
回路、５５はゲート回路である。

【００１３】なお、以下に説明する本発明の実施形態
は、液晶表示装置の画素数を、１６ドット×１２ライン
であるとして説明する。これは説明のために画素数を定
めたのであって、液晶表示装置に要求される表示解像度
に応じてその画素数を任意に増減することができる。

【００１４】図１に示す本発明の第１の実施形態による
液晶表示装置に使用する行電極駆動回路としての走査ド
ライバ回路は、液晶マトリックスを駆動する行電極であ
るゲート信号線（走査信号線）がＧ１〜Ｇ１２の１２本
であるとし、これらのゲート信号線をゲート信号線Ｇ１
〜Ｇ４の第１のブロック、ゲート信号線Ｇ５〜Ｇ８の第
２のブロック、ゲート信号線Ｇ９〜Ｇ１２の第３のブロ
ックに分けて駆動するように構成される。そして、各ゲ
ート信号線Ｇ１〜Ｇ１２のそれぞれは、ＭＯＳトランジ
スタ８〜１９を介して各ブロック毎に纏められている。
また、第１のブロックのゲート信号線に接続されたＭＯ
Ｓトランジスタ８〜１１には、アドレス線５がレベルシ
フト回路２０を介して接続され、第２のブロックのゲー
ト信号線に接続されたＭＯＳトランジスタ１２〜１５に
は、アドレス線６がレベルシフト回路２０を介して接続
され、第３のブロックのゲート信号線に接続されたＭＯ
Ｓトランジスタ１６〜１９には、アドレス線７がレベル
シフト回路２０を介して接続されている。

【００１５】さらに、ＭＯＳトランジスタ８、１２、１
６のゲート端子には、マルチプレックス線１がレベルシ
フト回路２０を介して接続され、ＭＯＳトランジスタ
９、１３、１７のゲート端子には、マルチプレックス線
２がレベルシフト回路２０を介して接続され、ＭＯＳト
ランジスタ１０、１４、１８のゲート端子には、マルチ
プレックス線３がレベルシフト回路２０を介して接続さ
れ、ＭＯＳトランジスタ１１、１５、１９のゲート端子
には、マルチプレックス線４がレベルシフト回路２０を
介して接続されている。

【００１６】レベルシフト回路２０は、マルチプレック
ス線１〜４及びアドレス線５〜７の論理信号を液晶のゲ
ート信号線及びＭＯＳトランジスタによるスイッチ回路
を駆動できる電圧レベルに増幅する回路である。論理信
号は、５ボルト振幅の信号であるが、最近ではより低電
圧化された３．３ボルト振幅や２．５ボルト振幅の信号
である。一方、液晶パネルのゲート信号線は、高い電圧
が必要であり、例えば、１０ボルト振幅の信号である。
レベルシフト回路２０は、前述したような低電圧振幅の
論理信号電圧を高電圧振幅に増幅しており、これによ
り、液晶のゲート信号線を駆動することができるように
なる。

【００１７】次に、前述のように構成される走査ドライ
バ回路の動作を図２に示すタイミングチャートを参照し
て説明する。

【００１８】走査ドライバ回路は、図２にゲート信号線
Ｇ１〜Ｇ１２として示しているように、各ゲート信号線
Ｇ１〜Ｇ１２を線順次に走査する走査電圧を生成する。
そして、すでに説明したように、ゲート信号線Ｇ１〜Ｇ
１２は、３つのブロックに分けて、それぞれゲート信号
線Ｇ１〜Ｇ４をブロック１、ゲート信号線Ｇ５〜Ｇ８を
ブロック２、ゲート信号線Ｇ９〜Ｇ１２をブロック３に
分けられている。走査ドライバ回路は、マルチプレック
ス線１〜４とアドレス線５〜７とに与えられる信号パル
スにより、ゲート信号線Ｇ１〜Ｇ１２に線順次の走査電
圧を与える。

【００１９】このため、まず、ブロック１のゲート信号
線に走査電圧を与えるため、ブロック１の走査電圧パル
ス生成期間において、走査ドライバ回路のマルチプレッ
クス線１〜４に順に信号パルスを与え、この信号パルス
をレベルシフト回路２０を介してＭＯＳトランジスタ８
〜１１のゲート端子に与える。また、これに同期してア
ドレス線５に４回の信号パルスを与え、この信号パルス
をレベルシフト回路２０を介してＭＯＳトランジスタ８
〜１１のドレイン端子に与える。

【００２０】詳細には、ブロック１の走査電圧パルス生
成期間内で、始めにマルチプレックス線１に信号パルス
を与え、これに同期してアドレス線５に１つ目の信号パ
ルスを与える。このとき、ＭＯＳトランジスタ８は、そ
のゲート端子にマルチプレックス線１による信号パルス
がレベルシフト回路２０を介して与えられるためにＭＯ
Ｓトランジスタ８のドレイン及びソース間の抵抗が小さ
くなる。その結果、アドレス線５から与えられた信号パ
ルスがゲート信号線Ｇ１に伝達されてゲート信号線Ｇ１
に走査電圧が印加される。次に、マルチプレックス線２
に対して信号パルスを与え、これに同期してアドレス線
５に２つ目の信号パルスを与える。このとき、前述と同
様に、ＭＯＳトランジスタ９は、そのゲート端子にマル
チプレックス線２による信号パルスがレベルシフト回路
２０を介して与えられるためにＭＯＳトランジスタ９の
ドレイン及びソース間の抵抗が小さくなる。その結果、
アドレス線５から与えられた信号パルスがゲート信号線
Ｇ２に伝達されてゲート信号線Ｇ２に走査電圧が印加さ
れる。以後、前述と同様にして、マルチプレックス線
３、４に対して順次信号パルスを与え、これに同期して
アドレス線５に３つ目及び４つ目の信号パルスを与え
る。その結果、前述と同様にＭＯＳトランジスタ１０及
び１１のドレイン及びソース間の抵抗が順次小さくなる
ために、アドレス線５から与えられた信号パルスが順次
ゲート信号線Ｇ３、Ｇ４に伝達されてゲート信号線Ｇ
３、Ｇ４に走査電圧が印加される。前述のようにして、
ブロック１の各ゲート信号線に対して走査電圧が印加さ
れる。

【００２１】次に、ブロック２のゲート信号線に対する
走査電圧を生成するために、前述した一連の動作のアド
レス線５に替えて、アドレス線６に前述と同様に信号パ
ルスを順次与える。これにより、前述と同様に、ブロッ
ク２の各ゲート信号線に対して走査電圧を印加すること
ができる。さらに、ブロック３、４のゲート信号線に対
する走査電圧を生成するために、前述した一連の動作の
アドレス線５に替えて、アドレス線７、８に前述と同様
に順次信号パルスを与える。これにより、前述と同様
に、ブロック３、４の各ゲート信号線に対して走査電圧
を印加することができる。

【００２２】前述したように、マルチプレックス線１〜
４及びアドレス線５〜７に順次信号パルスを与えること
により、図１に示す走査ドライバ回路は、ゲート信号線
Ｇ１〜Ｇ１２に順次走査信号を与えることができる。

【００２３】次に、前述した一連の走査ドライバ回路の
動作のうち、スイッチ回路を構成する各ＭＯＳトランジ
スタ８〜１９の動作タイミングについて、図３を参照し
て詳細に説明する。

【００２４】図３（ａ）に図１の走査ドライバ回路を構
成するＭＯＳトランジスタ８〜１９のうちの１つを代表
して示しており、図３（ｂ）にその動作タイミングを示
している。図３（ａ）に示すＭＯＳトランジスタは、す
でに説明したように、ＭＯＳトランジスタのゲート端子
がマルチプレックス線に接続され、ＭＯＳトランジスタ
のドレイン端子がアドレス線に、ＭＯＳトランジスタの
ソース端子がゲート信号線に接続されている。そして、
図３（ｂ）に示すようなタイミングでマルチプレックス
線及びアドレス線から信号パルスがＭＯＳトランジスタ
に与えられる。ここで、それぞれの信号パルスに着目す
ると、マルチプレックス線及びアドレス線のパルスの始
まりはそれぞれほぼ同期しているが、パルスの終わりに
関しては、マルチプレックス線よりも早くアドレス線の
パルスが終了している。そして、アドレス線のパルス終
了からマルチプレックス線のパルス終了までの間が、ゲ
ート線オフ期間として設定されている。このゲート線オ
フ期間は、マルチプレックス線に信号パルスが与えられ
ている期間の中で、アドレス線に信号パルスを与える期
間と信号パルスを与えないゲート線オフ期間との２つの
期間に分けてゲート信号線パルス（走査電圧）を生成さ
せることにより、信号パルスを与えない期間で生成され
る。

【００２５】ゲート線オフ期間を設けている理由は、次
に説明する通りである。ＭＯＳトランジスタのゲート端
子に信号パルスが与えられている期間、ＭＯＳトランジ
スタのドレイン端子及びソース端子間の抵抗が小さくな
るため、ドレイン端子に与えた信号パルスは、ソース端
子に伝達されるが、ＭＯＳトランジスタのゲート端子の
信号パルスを終了した後、ＭＯＳトランジスタのドレイ
ン端子及びソース端子間の抵抗が非常に大きくなり、ド
レイン端子に与えた信号パルスは、ソース端子に伝達さ
れなくなる。仮に、ＭＯＳトランジスタに与えるマルチ
プレックス線の信号パルスの終了タイミングとアドレス
線の信号パルスの終了タイミングをほぼ同時、あるい
は、アドレス線の信号パルスの終了タイミングをマルチ
プレックス線の信号パルスの終了タイミングよりも遅ら
せた場合、ゲート信号線の信号パルス電圧に相当する電
荷がゲート信号線上に保持されることになる。すなわ
ち、ＭＯＳトランジスタのゲート端子の信号パルスを終
了した後、ＭＯＳトランジスタのドレイン端子及びソー
ス端子間の抵抗が非常に大きくなるためゲート信号線上
に不要な電荷が居残ることになる。この結果、液晶マト
リックス上のＴＦＴトランジスタのゲート端子にこの居
残った不要な電荷に相当する電圧が保持されることとな
るので、液晶に与える電圧の変動をきたして画質の低下
を招くことになる。従って、本発明り実施形態は、図３
（ｂ）に示すようにゲート線オフ期間を設けてＭＯＳト
ランジスタのドレイン端子及びソース端子間の抵抗が確
実に小さい期間にゲート信号線上に居残った電荷を放電
して、不要な電圧を生じないようにしている。これによ
り、図１の走査ドライバ回路は、液晶マトリックス上の
ＴＦＴトランジスタを正しく動作させることが可能とな
り、高画質な液晶表示装置を実現できる。

【００２６】次に、前述したような走査ドライバ回路を
用いた本発明の実施形態による液晶表示装置の構成と動
作とを図４を参照して説明する。

【００２７】本発明の実施形態による液晶表示装置は、
すでに説明した走査ドライバ回路２１、及び、ゲート信
号線Ｇ１〜Ｇ１２、データ信号線Ｄ１〜Ｄ１６を持ち、
その交点近傍にＴＦＴトランジスタを配置した液晶マト
リックス２２を多結晶のＴＦＴで１つのガラス基板上に
形成した液晶モジュール２５と、データ信号線Ｄ１〜Ｄ
１６に表示データに応じた液晶階調電圧を生成して液晶
マトリックスの列電極であるデータ信号線Ｄ１〜Ｄ１６
に与える列電極駆動回路であるデータドライバ２３と、
走査ドライバ回路２１を駆動するためのマルチプレック
ス線１〜４及びアドレス線５〜７に与える信号を生成す
るコントローラ２４とにより構成されている。そして、
コントローラ２４から液晶モジュール２５への信号線で
あるマルチプレックス線１〜４及びアドレス線５〜７
と、データドライバ２３から液晶モジュール２５への信
号線であるデータ信号線Ｄ１〜Ｄ１６とは、図示しない
コネクター等を介して液晶モジュール２５と接続され
る。このように構成される液晶表示装置に印加される信
号としては、表示データ２６、表示データ２６に同期し
たデータクロック２７、水平同期信号２８、垂直同期信
号２９があり、表示データ２６、データクロック２７、
水平同期信号２８はデータドライバ２３に入力され、水
平同期信号２８、垂直同期信号２９はコントローラ２４
に入力される。

【００２８】次に、前述したように構成され本発明の実
施形態による液晶表示装置の動作を図５、図６に示す動
作タイミングチャートを参照して説明する。

【００２９】液晶モジュール２５に与えられる表示デー
タ２６、データクロック２７、水平同期信号２８、垂直
同期信号２９のタイミングは、図６に示すようになる。
すなわち、表示データ２６は、水平同期信号２８の１周
期の間に、データクロック２７に同期して、１６ドット
分すなわち１ライン（行）分転送される。そして、表示
データ２６は、水平同期信号２８に区切られながら１２
ライン分が転送されて、垂直同期信号２９の１周期の間
に１画面分の表示データが転送される。このように、転
送されてくる表示データ２６は、データドライバ２３に
入力される。データドライバ２３は、入力された表示デ
ータ２６を１ライン分蓄えてから、次の水平同期信号２
８のタイミングで表示データの対応した液晶階調電圧を
データ信号線Ｄ１〜Ｄ１６のそれぞれに出力する。

【００３０】一方、コントローラ２４は、図５に示すよ
うに、垂直同期信号２９と水平同期信号２８とからマル
チプレックス線１〜４の信号パルスと、アドレス線５〜
７の信号パルスとを生成する。このコントローラ２４の
詳細な構成の例を図７に示しており、以下、これについ
て説明する。

【００３１】コントローラ２４は、図７に示すように、
水平同期信号２８のパルス数をカウントし、垂直同期信
号２９でそのカウント値がクリアされる４ビットカウン
タ５１と、４ビットカウンタ５１がカウントした水平同
期信号２８のパルス数を示す４ビットの信号Ｑ０〜Ｑ３
のうち、下位ビットのＱ０とＱ１とをデコードしてマル
チプレックス線１〜４の信号パルスを生成するデコーダ
５２と、４ビットの信号Ｑ０〜Ｑ３のうち、上位ビット
のＱ２とＱ３とをデコードしてアドレス線５〜７の信号
パルスを生成するデコーダ５３と、デコーダ５３で生成
された信号パルスをゲートしてパルス幅を制御するゲー
ト回路５５と、すでに説明したゲート線オフ時間を設定
してゲート回路５５にゲート信号を出力するゲート線オ
フ時間設定回路５４とを備えて構成される。

【００３２】前述のように構成されるコントローラ２４
の動作を示す図５のタイミングチャートにおいて、コン
トローラ２４に入力される水平同期信号２８と垂直同期
信号２９とは、４ビットカウンタ５１に入力される。そ
して、始めに垂直同期信号２９が入力されることにより
４ビットカウンタ５１のカウント値がクリアされ、デコ
ーダ５２は、マルチプレックス線１に信号パルスを出力
する。次に、水平同期信号２８が入力される毎に４ビッ
トカウンタ５１のカウント値がカウントアップされてい
き、デコーダ５２は、マルチプレックス線１〜４に図５
に示すような信号パルスを順に出力する。

【００３３】一方、アドレス線５〜７の信号パルスは、
４ビットカウンタ５１がカウントした４ビットの信号の
上位２ビットのＱ２〜Ｑ３をデコーダ５３に入力して得
られるデコード信号を元に生成される。デコーダ５３で
デコードされた信号は、４つの水平同期信号期間の長さ
を持つものとして順に出力され、この出力信号がゲート
回路５５でゲートされた後にそれぞれアドレス線５〜７
の信号パルスとして出力される。ゲート回路５５は、デ
コーダ５３でデコードされた信号をゲート線オフ時間設
定回路５４で設定された期間に基づいて出力パルス幅を
決定して出力する。この結果、アドレス線５〜７に出力
される信号は、図５に示すようなパルス信号となる。

【００３４】前述したようにしてコントローラ２４から
生成されたマルチプレックス線１〜４の信号パルスとア
ドレス線５〜７の信号パルスとは、走査ドライバ回路２
１に入力される。走査ドライバ回路２１は、図２に示す
ように、ゲート信号線Ｇ１〜Ｇ１２に順に走査信号を出
力する。この走査信号は、液晶マトリックス２２のゲー
ト信号線Ｇ１〜Ｇ１２に入力される。走査信号が入力さ
れたゲート信号線は、ゲート信号線Ｇ１〜Ｇ１２のうち
の１つのみである。これらゲート信号線Ｇ１〜Ｇ１２に
は、それぞれ液晶マトリックスのＴＦＴトランジスタの
ゲート端子が接続されており、走査信号が入力されるこ
とにより、そのライン（行）の１ライン分のＴＦＴトラ
ンジスタがオンとなり、すでに説明したデータドライバ
２３が出力する階調電圧が液晶に印加されて表示が行わ
れる。

【００３５】前述した本発明の第１の実施形態は、走査
ドライバ回路２１自体をＭＯＳトランジスタによるスイ
ッチマトリックスで構成しているため、ドライバ回路自
体の電力消費がなく、特に、従来技術における走査ドラ
イバとして広く用いられているシフトレジスタ回路を用
いることなく走査ドライバ回路を構成することができ
る。本発明の実施形態は、これにより、従来技術におけ
るシフトレジスタによる走査ドライバ回路が、Ｐチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
とによる論理回路で構成され、それぞれのＭＯＳトラン
ジスタの特性のばらつきによる定常的な貫通電流による
消費電力が多いという問題点を解決し、走査ドライバ自
体をＭＯＳトランジスタによるスイッチマトリックスで
構成しているため、ＭＯＳトランジスタの特性のばらつ
きによる定常的な貫通電流等を生じさせることなく、低
消費電力の走査ドライバ回路を備えた液晶表示装置を実
現することができる。また、前述した本発明の実施形態
によれば、走査ドライバ回路と液晶マトリックスとを同
一のガラス基板上に構成することができ、しかも、走査
ドライバ回路を構成するＭＯＳトランジスタを多結晶シ
リコンによる高性能なものとして形成することができ
る。

【００３６】図８は本発明の第２の実施形態による液晶
表示装置に使用する走査ドライバ回路の構成を示すブロ
ック図、図９は図８に示す走査ドライバ回路の動作タイ
ミングを説明する図、図１０は本発明の第２の実施形態
による液晶表示装置の全体の構成を示すブロック図、図
１１は図１０に示す液晶表示装置における走査ドライバ
回路の動作タイミングを説明する図、図１２はコントロ
ーラの構成を示すブロック図である。図８、図１０、図
１２において、３１〜３３はマルチプレックス線、３４
〜３７はアドレス線、３８〜４９はスイッチ回路を構成
するＭＯＳトランジスタ、５６、５７はデコーダであ
り、他の符号は図１、図４、図７の場合と同一である。
以下に説明する本発明の第２の実施形態は、走査ドライ
バ回路を構成するＭＯＳトランジスタによるスイッチマ
トリックス回路を他の構成で実現する例である。

【００３７】第２の実施形態に使用する走査ドライバ回
路は、液晶マトリックスを駆動するゲート信号線（走査
信号線）がＧ１〜Ｇ１２の１２本であるとし、これらの
ゲート信号線をゲート信号線Ｇ１〜Ｇ４の第１のブロッ
ク、ゲート信号線Ｇ５〜Ｇ８の第２のブロック、ゲート
信号線Ｇ９〜Ｇ１２の第３のブロックに分けて駆動する
ように構成される。そして、各ゲート信号線Ｇ１〜Ｇ１
２のそれぞれには、ＭＯＳトランジスタ３８〜４９によ
るスイッチ回路が接続されている。また、第１のブロッ
クのゲート信号線に接続されたＭＯＳトランジスタ３８
〜４１のゲート端子には、マルチプレックス線３１がレ
ベルシフト回路２０を介して接続され、第２のブロック
のゲート信号線に接続されたＭＯＳトランジスタ４２〜
４５のゲート端子には、マルチプレックス線３２がレベ
ルシフト回路２０を介して接続され、第３のブロックの
ゲート信号線に接続されたＭＯＳトランジスタ４６〜４
９には、マルチプレックス線３３がレベルシフト回路２
０を介して接続される。

【００３８】さらに、ＭＯＳトランジスタ３８、４２、
４６のドレイン端子には、アドレス線３４がレベルシフ
ト回路２０を介して接続され、ＭＯＳトランジスタ３
９、４３、４７のドレイン端子には、アドレス線３５が
レベルシフト回路２０を介して接続され、ＭＯＳトラン
ジスタ４０、４４、４８のドレイン端子には、アドレス
線３６がレベルシフト回路２０を介して接続され、ＭＯ
Ｓトランジスタ４１、４５、４９のドレイン端子には、
アドレス線３７がレベルシフト回路２０を介して接続さ
れている。

【００３９】レベルシフト回路２０は、マルチプレック
ス線３１〜３３及びアドレス線３４〜３７の論理信号を
液晶のゲート信号線及びＭＯＳトランジスタによるスイ
ッチ回路を駆動できる電圧レベルに増幅する回路であ
る。

【００４０】次に、前述のように構成される走査ドライ
バ回路の動作を図９に示すタイミングチャートを参照し
て説明する。

【００４１】走査ドライバ回路は、図９にゲート信号線
Ｇ１〜Ｇ１２として示しているように、各ゲート信号線
Ｇ１〜Ｇ１２を線順次に走査する走査電圧を生成する。
そして、すでに説明したように、ゲート信号線Ｇ１〜Ｇ
１２は、３つのブロックに分けて、それぞれゲート信号
線Ｇ１〜Ｇ４をブロック１、ゲート信号線Ｇ５〜Ｇ８を
ブロック２、ゲート信号線Ｇ９〜Ｇ１２をブロック３に
分けられている。走査ドライバ回路は、マルチプレック
ス線３１〜３３とアドレス線３４〜３７とに与えられる
信号パルスにより、ゲート信号線Ｇ１〜Ｇ１２に線順次
の走査電圧を与える。

【００４２】このため、まず、ブロック１のゲート信号
線に走査電圧を与えるため、ブロック１の走査電圧パル
ス生成期間において、走査ドライバ回路のアドレス線３
４〜３７に順に信号パルスを与え、この信号パルスをレ
ベルシフト回路２０を介してＭＯＳトランジスタ３８〜
４９のドレインゲート端子に与える。また、これに同期
してマルチプレックス線３１に信号パルスを与え、この
信号パルスをレベルシフト回路２０を介してＭＯＳトラ
ンジスタ３８〜４１のゲート端子に与える。

【００４３】詳細には、ブロック１の走査電圧パルス生
成期間内で、始めにマルチプレックス線３１に信号パル
スを与え、これに同期してアドレス線３４に信号パルス
を与える。このとき、ＭＯＳトランジスタ３８は、その
ゲート端子にマルチプレックス線３１による信号パルス
がレベルシフト回路２０を介して与えられるためにＭＯ
Ｓトランジスタ３８のドレイン及びソース間の抵抗が小
さくなる。その結果、アドレス線３４から与えられた信
号パルスがゲート信号線Ｇ１に伝達されてゲート信号線
Ｇ１に走査電圧が印加される。次に、マルチプレックス
線３１をそのままとして、アドレス線３５に対して信号
パルスを与える。このとき、前述と同様に、ＭＯＳトラ
ンジスタ３９は、そのゲート端子にマルチプレックス線
３１による信号パルスがレベルシフト回路２０を介して
与えられるためにＭＯＳトランジスタ３９のドレイン及
びソース間の抵抗が小さくなる。この結果、アドレス線
３５から与えられた信号パルスがゲート信号線Ｇ２に伝
達されてゲート信号線Ｇ２に走査電圧が印加される。同
様にして、アドレス線３６、３７に対して順次信号パル
スが与えられることにより、前述と同様に、ＭＯＳトラ
ンジスタ４０及び４１のドレイン及びソース間の抵抗は
小さくなって、アドレス線３６及び３７から順次与えら
れた信号パルスが順次ゲート信号線Ｇ３、Ｇ４に伝達さ
れてゲート信号線Ｇ３、Ｇ４に走査電圧が印加される。

【００４４】また、ブロック２のゲート信号線に対する
走査電圧を生成は、前述した一連の動作におけるマルチ
プレックス線３１に替えてマルチプレックス線３２に信
号パルスを与えることにより同様に実現することができ
る。さらに、ブロック３のゲート信号線に対する走査電
圧の生成は、前述した一連の動作のマルチプレックス線
３１に替えてマルチプレックス線３３に信号パルスを順
次与えることにより同様に実現することができる。

【００４５】前述したように、マルチプレックス線３１
〜３３及びアドレス線３４〜３７に順次信号パルスを与
えることにより本発明の第２の実施形態に使用する走査
ドライバ回路は、ゲート信号線Ｇ１〜Ｇ１２に順次走査
信号を与えることができる。

【００４６】次に、前述した図８に示す走査ドライバ回
路を用いた本発明の第２の実施形態による液晶表示装置
の構成と動作とを図１０を参照して説明する。

【００４７】図１０に示す本発明の第２の実施形態にお
ける液晶表示装置は、走査ドライバ回路２１が図８によ
り説明した構成を持つものであり、走査ドライバ回路２
１を駆動するためのマルチプレックス線３１〜３３及び
アドレス線３４〜３７の信号パルスを生成するコントロ
ーラ２４が後述する構成を持つものである点で、前述し
た本発明の第１の実施形態の場合と異なるだけで、他の
部分は第１の実施形態と同様に構成される。

【００４８】前述のように構成される本発明の第２の実
施形態による液晶表示装置の動作については、液晶モジ
ュール２５に与えられる表示データ２６、データクロッ
ク２７、水平同期信号２８、垂直同期信号２９の入力タ
イミングからデータドライバ２３が液晶階調電圧をデー
タ信号線Ｄ１〜Ｄ１６のそれぞれに出力するまでの様子
がすでに第１の実施形態で説明した通りであるので、そ
の詳細な説明は省略する。そして、水平同期信号２８、
垂直同期信号２９の入力タイミングとマルチプレックス
線３１〜３３及びアドレス線３４〜３７の信号パルスの
出力タイミングとは、図１１に示すような関係となって
いる。

【００４９】コントローラ２４は、垂直同期信号２９と
水平同期信号２８とからマルチプレックス線３１〜３３
の信号パルスと、アドレス線３４〜３７の信号パルスと
を生成するものである。このコントローラ２４の詳細な
構成の例を図１２に示しており、以下、これについて説
明する。

【００５０】コントローラ２４は、図１２に示すよう
に、水平同期信号２８のパルス数をカウントし垂直同期
信号２９でそのカウント値がクリアされる４ビットカウ
ンタ５１と、４ビットカウンタ５１がカウントした水平
同期信号２８のパルス数を示す４ビットの信号Ｑ０〜Ｑ
３のうち、下位２ビットのＱ０とＱ１とをデコードして
アドレス線３４〜３７の信号パルスを生成するデコーダ
５６と、４ビットの信号Ｑ０〜Ｑ３のうち、上位２ビッ
トのＱ２とＱ３とをデコードしてマルチプレックス線３
１〜３３の信号パルスを生成するデコーダ５７とによる
構成される。

【００５１】次に、コントローラ２４の動作タイミング
チャートを示す図９を参照して、まず、コントローラ２
４がアドレス線３４〜３７の信号パルスを生成する動作
を説明する。コントローラ２４に入力される水平同期信
号２８と垂直同期信号２９とは、図１２に示すように、
４ビットカウンタ５１に入力され、始めに垂直同期信号
２９が入力されることにより４ビットカウンタ５１のカ
ウント値がクリアされるので、デコーダ５６は、アドレ
ス線３４に信号パルスを出力する。次に、水平同期信号
２８が入力される毎に４ビットカウンタ５１のカウント
値はカウントアップされるので、デコーダ５６は、アド
レス線３４〜３７に順に信号パルスを出力する。

【００５２】次に、コントローラ２４がマルチプレック
ス線３１〜３３の信号パルスを生成する動作を説明す
る。マルチプレックス線３１〜３３の信号パルスは、４
ビットカウンタ５１のカウントした４ビットの信号の上
位２ビットのＱ２〜Ｑ３をデコーダ５７に入力して得ら
れるデコード信号を元にそれぞれマルチプレックス線３
１〜３３の信号パルスとして出力される。

【００５３】コントローラ２４は、前述したような動作
により、水平同期信号２８と垂直同期信号２９とからマ
ルチプレックス線３１〜３３の信号パルスとアドレス線
３４〜３７の信号パルスを生成することができる。

【００５４】前述したような動作によりコントローラ２
４から生成されたマルチプレックス線３１〜３３の信号
パルスとアドレス線３４〜３７の信号パルスとは走査ド
ライバ回路２１に入力される。走査ドライバ回路２１の
構成と動作とは、すでに説明したので、ここではその動
作の詳細な説明を省略する。走査ドライバ回路２１は、
図９のタイミングチャートに示す様にゲート信号線Ｇ１
〜Ｇ１２に順に走査信号を出力する。この走査信号は、
液晶マトリックス２２のゲート信号線Ｇ１〜Ｇ１２に入
力される。走査信号が入力されたゲート信号線は、ゲー
ト信号線Ｇ１〜Ｇ１２のうちの１つのみである。これら
ゲート信号線Ｇ１〜Ｇ１２には、それぞれ液晶マトリッ
クスのＴＦＴトランジスタのゲート端子が接続されてお
り、走査信号が入力されることにより、そのライン
（行）の１ライン分のＴＦＴトランジスタがオンとな
り、これにより、すでに説明したデータドライバ２３が
出力する階調電圧が液晶に印加されて表示が行われる。

【００５５】前述した本発明の第２の実施形態は、走査
ドライバ回路２１自体をＭＯＳトランジスタによるスイ
ッチマトリックスで構成しているため、ドライバ回路自
体の電力消費がなく、特に、従来技術における走査ドラ
イバとして広く用いられているシフトレジスタ回路を用
いることなく走査ドライバ回路を構成することができ
る。本発明の実施形態は、これにより、従来技術におけ
るシフトレジスタによる走査ドライバ回路が、Ｐチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
とによる論理回路で構成され、それぞれのＭＯＳトラン
ジスタの特性のばらつきによる定常的な貫通電流による
消費電力が多いという問題点を解決し、走査ドライバ自
体をＭＯＳトランジスタによるスイッチマトリックスで
構成しているため、ＭＯＳトランジスタの特性のばらつ
きによる定常的な貫通電流等を生じさせることなく、低
消費電力の走査ドライバ回路を備えた液晶表示装置を実
現することができる。また、前述した本発明の実施形態
によれば、走査ドライバ回路と液晶マトリックスとを同
一のガラス基板上に構成することができ、しかも、走査
ドライバ回路を構成するＭＯＳトランジスタを多結晶シ
リコンによる高性能なものとして形成することができ
る。

【００５６】さらに、本発明の第２の実施形態は、すで
に説明した第１の実施形態に比較して判るように、コン
トローラの構成を簡略にすることができる。すなわち、
本発明の第１の実施形態におけるコントローラは、図７
により説明したように、ゲートオフ時間設定回路５４と
ゲート回路５５とを有するものであるが、第２の実施形
態におけるコントローラは、これらの回路を必要とせず
に構成することができる。

【００５７】図１３は本発明の第３の実施形態による液
晶表示装置の構成を示すブロック図、図１４は液晶マト
リックス内の表示画素の構成例を示す図、図１５はカラ
ー表示データの転送タイミングを説明する図であり、以
下、これらの図を参照して本発明の第３の実施形態につ
いて説明する。本発明の第３の実施形態は、前述で説明
した本発明の第１の実施形態に使用した走査ドライバ回
路をカラー液晶表示装置に適用したものである。図１３
において、２６Ｒ、２６Ｇ、２６Ｂはカラーの表示デー
タ、５８は液晶マトリックス、５９は液晶モジュールで
あり、他の符号は図４の場合と同一である。

【００５８】図１３に示す本発明の第３の実施形態によ
る液晶表示装置は、基本的に図４に示す第１の実施形態
と同様に構成されている。そして、第３の実施形態は、
データドライバ２３に入力される表示データが、赤色、
緑色、青色の明るさを示すカラー表示データ２６Ｒ、２
６Ｇ、２６Ｂとされ、データドライバ２３が、カラー液
晶マトリックス５８の４８本のデータ信号線Ｄ１Ｒ、Ｄ
１Ｇ、Ｄ１Ｂ〜Ｄ１６Ｒ、Ｄ１６Ｇ、Ｄ１６Ｂを駆動す
るように構成され、また、液晶マトリックス５８が、１
２本のゲート信号線Ｇ１〜Ｇ１２と４８本のデータ信号
線Ｄ１Ｒ、Ｄ１Ｇ、Ｄ１Ｂ〜Ｄ１６Ｒ、Ｄ１６Ｇ、Ｄ１
６Ｂを持ち、その交点近傍にＴＦＴトランジスタを配置
したカラーのアクティブマトリックス型の液晶表示装置
である。データドライバ２３は、４８本のデータ信号線
Ｄ１Ｒ、Ｄ１Ｇ、Ｄ１Ｂ〜Ｄ１６Ｒ、Ｄ１６Ｇ、Ｄ１６
Ｂにカラー表示データ２６Ｒ、２６Ｇ、２６Ｂに応じた
液晶に対する階調電圧を生成して与える。液晶マトリッ
クス５８と走査ドライバ回路２１とは、多結晶のＴＦＴ
で１つのガラス基板上に形成されて液晶モジュール５９
として構成されている。アクティブマトリックス型の液
晶マトリックス５８における各画素の構造概略を図１４
に示しているか、この構成は、公知の構成であるので、
その説明を省略する。

【００５９】次に、前述したように構成される本発明の
第３の実施形態の動作を図１５を参照して説明する。

【００６０】液晶モジュール５９に与えられるカラー表
示データ２６Ｒ、２６Ｇ、２６Ｂ、データクロック２
７、水平同期信号２８、垂直同期信号２９のタイミング
は、図１５（ｂ）に示すように、水平同期信号２８の１
周期の間にデータクロック２７に同期してカラー表示デ
ータ２６Ｒ、２６Ｇ、２６Ｂが１６ドット分、すなわ
ち、１ライン（行）分の表示データ２６が転送されてく
るようにされている。そして、カラー表示データ２６
Ｒ、２６Ｇ、２６Ｂは、図１５（ａ）に示すように、水
平同期信号２８に区切られながら１２ライン分が転送さ
れて、垂直同期信号２９の１周期の間に１画面分の表示
データが転送される。このように転送されてくるカラー
表示データ２６Ｒ、２６Ｇ、２６Ｂは、データドライバ
２３に入力される。データドライバ２３は、入力された
カラー表示データ２６Ｒ、２６Ｇ、２６Ｂを１ライン分
蓄えてから、次の水平同期信号２８のタイミングで表示
データの対応した液晶階調電圧をデータ信号線Ｄ１Ｒ、
Ｄ１Ｇ、Ｄ１Ｂ〜Ｄ１６Ｒ、Ｄ１６Ｇ、Ｄ１６Ｂのそれ
ぞれに出力する。

【００６１】コントローラ２４は、第１の実施形態で説
明した通りに動作しているので、詳細な説明を省略す
る。コントローラ２４は、垂直同期信号２９と水平同期
信号２８とからマルチプレックス線１〜４の信号パルス
と、アドレス線５〜７の信号パルスを生成する。そし
て、コントローラ２４から生成されたマルチプレックス
線１〜４の信号パルスとアドレス線５〜７の信号パルス
は走査ドライバ回路２１に入力される。走査ドライバ回
路２１の構成と動作とは、第１の実施形態で説明したの
で、ここではその動作の詳細な説明を省略する。走査ド
ライバ回路２１は、図２のタイミングチャートに示す様
にゲート信号線Ｇ１〜Ｇ１２に順に走査信号を出力す
る。この走査信号は、液晶マトリックス５８のゲート信
号線Ｇ１〜Ｇ１２に入力される。走査信号を入力された
ゲート信号線は、ゲート信号線Ｇ１〜Ｇ１２のうちの１
つのみである。これらのゲート信号線Ｇ１〜Ｇ１２に
は、それぞれ液晶マトリックスのＴＦＴトランジスタの
ゲート端子が接続されており、走査信号が入力されるこ
とにより、そのライン（行）の１ライン分のＴＦＴトラ
ンジスタがオンとなり、これにより、すでに説明したデ
ータドライバ２３が出力する階調電圧が液晶のデータ信
号線Ｄ１Ｒ、Ｄ１Ｇ、Ｄ１Ｂ〜Ｄ１６Ｒ、Ｄ１６Ｇ、Ｄ
１６Ｂに印加されて表示が行われる。

【００６２】前述した本発明の第３の実施形態によれ
ば、第１及び第２の実施形態の場合と同様に、低消費電
力の走査ドライバ回路を備えたカラー液晶表示装置を実
現することができる。また、前述した本発明の第３の実
施形態によれば、走査ドライバ回路と液晶マトリックス
とを同一のガラス基板上に構成することができ、しか
も、走査ドライバ回路を構成するＭＯＳトランジスタを
多結晶シリコンによる高性能なものとして形成すること
ができる。

【００６３】

【発明の効果】以上説明したように本発明によれば、走
査ドライバ回路の定常的な貫通電流による消費電力の増
大をなくした低消費電力の液晶駆動回路備えた液晶表示
装置を提供することができる。また、本発明によれば、
走査ドライバ回路を液晶マトリックスと同一のガラス基
板上に構成することができ、しかも、走査ドライバ回路
を構成するＭＯＳトランジスタを多結晶シリコンによる
高性能なものとして形成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態による液晶表示装置に
使用する走査ドライバ回路の構成を示すブロック図であ
る。

【図２】図１に示す走査ドライバ回路の動作タイミング
を説明する図である。

【図３】図１に示す走査ドライバ回路の１つのスイッチ
回路の詳細な動作タイミングについて説明する図であ
る。

【図４】本発明の第１の実施形態による液晶表示装置の
全体の構成を示すブロック図である。

【図５】図４に示す液晶表示装置における走査ドライバ
回路の動作タイミングを説明する図である。

【図６】図４に示す液晶表示装置におけるデータドライ
バ回路の動作タイミングを説明する図である。

【図７】コントローラの構成を示すブロック図である。

【図８】本発明の第２の実施形態による液晶表示装置に
使用する走査ドライバ回路の構成を示すブロック図であ
る。

【図９】図８に示す走査ドライバ回路の動作タイミング
を説明する図である。

【図１０】本発明の第２の実施形態による液晶表示装置
の全体の構成を示すブロック図である。

【図１１】図１０に示す液晶表示装置における走査ドラ
イバ回路の動作タイミングを説明する図である。

【図１２】コントローラの構成を示すブロック図であ
る。

【図１３】本発明の第３の実施形態による液晶表示装置
の構成を示すブロック図である。

【図１４】液晶マトリックス内の表示画素の構成例を示
す図である。

【図１５】カラー表示データの転送タイミングを説明す
る図である。

【符号の説明】

１〜４、３１〜３３マルチプレックス線５〜７、３４〜３７アドレス線８〜１９、３８〜４９ＭＯＳトランジスタ２０レベルシフト回路２１走査ドライバ回路２２、５８液晶マトリックス２３データドライバ回路２４コントローラ２５、５９液晶モジュール２６、２６Ｒ、２６Ｇ、２６Ｂ表示データ２７データクロック２８水平同期信号２９垂直同期信号５１４ビットカウンタ５２、５３、５６、５７デコーダ５４ゲートオフ時間設定回路５５ゲート回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２１Ｇ０９Ｇ 3/20 ６２１Ｌ６２２６２２Ｋ６８０６８０Ｇ (72)発明者萬場則夫神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者宮沢敏夫千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内Ｆターム(参考） 2H092 GA59 JA24 NA25 PA06 2H093 NA16 NA43 NA53 NC09 NC16 NC27 NC34 ND06 ND34 ND39 5C006 AA22 BB16 BC03 BC12 BC20 BF22 BF24 BF34 BF46 EB04 EB05 FA47 5C080 AA10 BB05 CC03 DD26 DD28 FF11 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】複数の画素、前記複数の画素に対応する
複数の行電極及び列電極を有する液晶マトリックスと、
前記複数の行電極を駆動する行電極駆動回路と、前記複
数の列電極を駆動する列電極駆動回路と備えて構成され
る液晶表示装置において、前記行電極駆動回路は、前記
液晶マトリックスの複数の行電極を、複数の行電極を有
する複数のブロックに分割して駆動するため、前記ブロ
ックを選択する第１アドレス線と、前記ブロックに含ま
れる行電極を選択する第２のアドレス線と、前記第１及
び第２のアドレス線上の信号によりその１つが駆動され
て前記行電極を選択するそれぞれの行電極に接続された
スイッチング素子とを備えて構成され、前記第１のアド
レス線上の信号により前記ブロックを順次選択し、この
選択されているブロックに含まれる行電極を、前記第２
のアドレス線上の信号により順次選択することを特徴と
する液晶表示装置。
【請求項２】選択された行電極を駆動するための駆動
電圧を生成するレベルシフト回路を備え、該レベルシフ
ト回路は、前記第１、第２のアドレス線上の信号を行電
極を駆動するための駆動電圧に生成して、前記スイッチ
ング素子に印加することを特徴とする請求項１記載の液
晶表示装置。
【請求項３】前記行電極の駆動のために前記スイッチ
ング素子の１つに与えられる前記第１、第２のアドレス
線上の信号は、選択期間のうちの初めの期間で駆動電圧
を行電極に出力し、後の期間で駆動電圧を行電極に印加
しないようにスイッチング素子を制御することを特徴と
する請求項１または２記載の液晶表示装置。
【請求項４】前記スイッチング素子は、ＭＯＳトラン
ジスタであることを特徴とする請求項１、２または３記
載の液晶表示装置。
【請求項５】前記行電圧駆動回路は、前記液晶マトリ
ックスと同一の基板上に形成されたことを特徴とする請
求項１ないし４のうちいずれか１記載の液晶表示装置。
【請求項６】前記行電圧駆動回路の前記第１、第２の
アドレス線上に与える信号を生成するコントローラを備
え、該コントローラは、水平同期信号と垂直同期信号と
に基づいて、前記第１、第２のアドレス線上に与える信
号を生成することを特徴とする請求項１ないし５のうち
いずれか１記載の液晶表示装置。