JP2007104148A - 負荷駆動装置 - Google Patents
負荷駆動装置 Download PDFInfo
- Publication number
- JP2007104148A JP2007104148A JP2005289302A JP2005289302A JP2007104148A JP 2007104148 A JP2007104148 A JP 2007104148A JP 2005289302 A JP2005289302 A JP 2005289302A JP 2005289302 A JP2005289302 A JP 2005289302A JP 2007104148 A JP2007104148 A JP 2007104148A
- Authority
- JP
- Japan
- Prior art keywords
- output circuit
- power supply
- driving device
- load driving
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000001934 delay Effects 0.000 claims description 2
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 16
- 101150110971 CIN7 gene Proteins 0.000 description 12
- 101150110298 INV1 gene Proteins 0.000 description 12
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 12
- 238000005401 electroluminescence Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】出力回路用電源Vsおよび論理回路用電源VDDの2つ以上の電源を接続する多出力の負荷駆動装置において、動作中に出力回路用電源電圧VDDHだけを下げても出力回路部と論理回路部とが独立になっているため、論理回路部が停止せず再起動などの操作が不要なことに着目し、出力回路部の出力段トランジスタの切り替えタイミングの前に出力回路用電源電圧VDDHを通常の電圧よりも一瞬下げることにより、出力回路用電源Vs−出力回路用グラウンドGND1間の寄生容量に蓄えられた電荷および電圧を低減し、貫通電流を低減する。これにより、ノイズが防止される。
【選択図】図1
Description
図3は、本実施例1に係る負荷駆動装置の変形例1を示す回路図である。この変形例1は、図1に示した本実施例1に係る負荷駆動装置では、抵抗R1の電源遮断スイッチSW1に接続された一端とは反対側の他端が出力回路用グラウンドGND1に接続されていたのに対して、この他端を5Vの固定電源に接続するようにしたものである。
図8は、本実施例3に係る負荷駆動装置の変形例1を示す回路図である。この変形例1は、図6に示した本実施例3に係る負荷駆動装置に対して、抵抗R1と出力回路用グラウンドGND1との間にスイッチSW3を追加するようにしたものである。
図9は、本実施例3に係る負荷駆動装置の変形例2を示す回路図である。この変形例2は、図8に示した本実施例3に係る負荷駆動装置の変形例1に対して、電源遮断スイッチSW2とPチャンネルトランジスタTr11〜Trn1のソース電極との間に貫通電流を鈍らせるための抵抗R4をさらに追加するようにしたものである。
図15は、本実施例7に係る負荷駆動装置の変形例1を示す回路図である。この変形例1は、図14に示した本実施例7に係る負荷駆動装置において、抵抗R1と抵抗R2とを共用して抵抗R1のみとするとともに、ツェナダイオードZD1,ツェナダイオードZ3および抵抗R7,R8を共用してツェナダイオードZD1のみとしたものである。
GND2 論理回路用グラウンド,論理回路用グラウンド電位
INV1 インバータ
L1〜Ln ラッチ回路
R1,R2 抵抗(抵抗手段)
REG レギュレータ
SR シフトレジスタ
SW1 電源遮断スイッチ(スイッチング手段)
SW2 電源遮断スイッチ素子(スイッチング手段)
Tr11〜Trn1 Pチャンネルトランジスタ(出力段トランジスタ)
Tr12〜Trn2 Nチャンネルトランジスタ(出力段トランジスタ)
VDD 論理回路用電源電圧
VDDH 出力回路用電源電圧,出力回路用電源ライン
VR1 可変抵抗(抵抗手段)
Vs 出力回路用電源
ZD1 ツェナダイオード
Claims (14)
- 出力回路用電源および論理回路用電源の2つ以上の電源を接続する多出力の負荷駆動装置において、
プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、
前記出力回路部を制御する論理回路部と、
前記出力回路用電源を遮断するスイッチング手段と、
前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用グラウンド電位まで下げる抵抗手段と、
前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、
前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する負荷駆動装置。 - 出力回路用電源および論理回路用電源の2つ以上の電源を接続する多出力の負荷駆動装置において、
プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、
前記出力回路部を制御する論理回路部と、
前記出力回路用電源を遮断するスイッチング手段と、
前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用電源電圧より低い電位まで下げる抵抗手段と、
前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、
前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する負荷駆動装置。 - 前記出力回路部に入力される切り替えタイミング信号を規定時間だけ遅らせるディレイ回路を備える請求項1または2記載の負荷駆動装置。
- 前記スイッチング手段がスイッチ素子で形成されており、当該スイッチ素子をコンデンサを介して前記ディレイ回路の入力端子に接続した請求項3記載の負荷駆動装置。
- 前記抵抗手段が可変抵抗で形成され、前記出力回路用電源電圧を出力回路用グラウンド電位に落とす時間を一定時間に調整できる請求項1ないし4のいずれか1項に記載の負荷駆動装置。
- 前記抵抗手段が、スイッチ素子の抵抗成分でなる請求項1ないし5のいずれか1項に記載の負荷駆動装置。
- 前記タイミング信号発生手段を、複数のラッチ回路毎に設けるようにした請求項1ないし6のいずれか1項に記載の負荷駆動装置。
- 前記タイミング信号発生手段を、外付けできるようにした請求項1ないし6のいずれか1項に記載の負荷駆動装置。
- 前記出力回路用電源電圧を抵抗を介してレギュレータの入力端子に接続し、前記出力回路用電源電圧の低下電圧を前記レギュレータの入力電圧相当とした請求項2項に記載の負荷駆動装置。
- 前記出力回路用グラウンド電位と前記論理回路用グラウンド電位とが等しい請求項1,請求項3ないし8のいずれか1項に記載の負荷駆動装置。
- 前記出力回路部のスイッチング回数を減らすために、前記切り替えタイミング信号の極性が同じ極性で続く場合は状態を保持し続ける請求項1ないし10のいずれか1項に記載の負荷駆動装置。
- 前記出力回路部に接続される負荷が容量性であることを特徴とする請求項1ないし11のいずれか1項に記載の負荷駆動装置。
- 少なくとも前記出力発生回路とロジック回路とが1つのICに内蔵されている請求項1ないし12のいずれか1項に記載の負荷駆動装置。
- 前記出力回路部に接続される負荷が、透明ELディスプレイである請求項1ないし13のいずれか1項に記載の負荷駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289302A JP4524802B2 (ja) | 2005-09-30 | 2005-09-30 | 負荷駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289302A JP4524802B2 (ja) | 2005-09-30 | 2005-09-30 | 負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007104148A true JP2007104148A (ja) | 2007-04-19 |
JP4524802B2 JP4524802B2 (ja) | 2010-08-18 |
Family
ID=38030670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289302A Expired - Fee Related JP4524802B2 (ja) | 2005-09-30 | 2005-09-30 | 負荷駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4524802B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118381498A (zh) * | 2024-06-21 | 2024-07-23 | 上海芯炽科技集团有限公司 | 一种高速推挽输出电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI590038B (zh) * | 2011-04-25 | 2017-07-01 | 緯創資通股份有限公司 | 電源控制裝置及電子裝置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256896A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | 半導体集積回路装置 |
JP2002169518A (ja) * | 2000-12-04 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
JP2003066907A (ja) * | 2001-08-30 | 2003-03-05 | Oki Electric Ind Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
JP2003330413A (ja) * | 2002-05-10 | 2003-11-19 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルおよびドライバic |
-
2005
- 2005-09-30 JP JP2005289302A patent/JP4524802B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256896A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | 半導体集積回路装置 |
JP2002169518A (ja) * | 2000-12-04 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
JP2003066907A (ja) * | 2001-08-30 | 2003-03-05 | Oki Electric Ind Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
JP2003330413A (ja) * | 2002-05-10 | 2003-11-19 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルおよびドライバic |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118381498A (zh) * | 2024-06-21 | 2024-07-23 | 上海芯炽科技集团有限公司 | 一种高速推挽输出电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4524802B2 (ja) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10181852B1 (en) | Voltage translator with output slew rate control | |
KR101732741B1 (ko) | 레벨 이동 회로 및 디스플레이 드라이버회로 | |
US9306572B2 (en) | Output buffer, gate electrode driving circuit and method for controlling the same | |
US7804346B2 (en) | Level converting flip-flop and method of operating the same | |
US8598936B2 (en) | Semiconductor integrated circuit | |
US7812660B2 (en) | Level shift circuit | |
EP0952668A2 (en) | Stable output buffer circuit at low slew rate | |
US20040160262A1 (en) | Level shifter having low peak current | |
US10892760B1 (en) | Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters | |
TWI519073B (zh) | 移位暫存器電路及其操作方法 | |
KR100511824B1 (ko) | 프로그램가능한슬루레이트제어출력드라이버를제공하기위한장치및방법 | |
US20070247192A1 (en) | Open drain output circuit | |
US8373495B2 (en) | Self biased gate controlled switch | |
US20080001628A1 (en) | Level conversion circuit | |
KR20040002722A (ko) | 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템 | |
US6853234B2 (en) | Level shift circuitry having delay boost | |
JP2011103607A (ja) | 入力回路 | |
EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
JP4524802B2 (ja) | 負荷駆動装置 | |
JP6969991B2 (ja) | センサ出力回路およびセンサ装置 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
US9407243B1 (en) | Receiver circuit | |
US7304511B2 (en) | Output circuit for interfacing between different power supply voltages | |
US20150001934A1 (en) | Voltage control of semiconductor integrated circuits | |
US9172374B2 (en) | Voltage level translator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4524802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |