JP2003330413A - Ｅｌ表示パネルおよびドライバｉｃ - Google Patents

Ｅｌ表示パネルおよびドライバｉｃ

Info

Publication number
JP2003330413A
JP2003330413A JP2002135605A JP2002135605A JP2003330413A JP 2003330413 A JP2003330413 A JP 2003330413A JP 2002135605 A JP2002135605 A JP 2002135605A JP 2002135605 A JP2002135605 A JP 2002135605A JP 2003330413 A JP2003330413 A JP 2003330413A
Authority
JP
Japan
Prior art keywords
current
transistor
pixel
voltage
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002135605A
Other languages
English (en)
Other versions
JP2003330413A5 (ja
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2002135605A priority Critical patent/JP2003330413A/ja
Publication of JP2003330413A publication Critical patent/JP2003330413A/ja
Publication of JP2003330413A5 publication Critical patent/JP2003330413A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 均一な画像表示を実現でき、かつホワイトバ
ランス調整が容易なＥＬ表示パネルを提供する。 【解決手段】 基準電圧回路１４４１からの基準電圧Ｖ
refが端子７６１ａに入力される。入力された基準電圧
Ｖrefは電子ボリウム回路５６１で電圧調整されＶ２電
圧となる。基準電圧切り替えスイッチ１４８２は、カス
ケード接続された端子１４８３ａに入力されたＶ１電圧
と、Ｖ２電圧の一方を選択し、オペアンプ７２２の＋端
子に印加する。外付け抵抗６９１とオペアンプ７２２の
入力電圧によりトランジスタ１４４３に流れる定電流が
決定される。この定電流は、プログラム電流発生回路７
０４の基準電流となる。Ｖ２電圧は他のドライバ回路の
基準電圧とするため、端子１４７１から出力される。端
子１４８３ａと端子１４８３ｂとはドライバ回路内部で
接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の主として自発光で画
像を表示するＥＬ表示パネルなどとこれらのＥＬ表示パ
ネルなどを用いた携帯電話などの情報表示装置などに関
するものである。また、ＥＬ表示パネルなどを駆動する
駆動回路に関するものである。
【０００２】
【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用されているた
め、ワードプロセッサやパーソナルコンピュータ、テレ
ビ（ＴＶ）などの機器や、ビデオカメラのビューファイ
ンダ、モニターなどにも用いられている。
【０００３】
【発明が解決しようとする課題】しかし、液晶表示パネ
ルは、自発光デバイスではないため、バックライトを用
いないと画像を表示できないという問題点がある。バッ
クライトを構成するためには所定の厚みが必要であるた
め、表示モジュールの厚みが厚くなるという問題があっ
た。また、液晶表示パネルでカラー表示を行うために
は、カラーフィルターを使用する必要がある。そのた
め、光利用効率が低いという問題点があった。また、色
再現範囲が狭いという問題点があった。
【０００４】近年、有機ＥＬ（エレクトロルミネッセン
ス）表示パネルが開発されてきている。有機ＥＬ表示パ
ネルは、低温ポリシリコンＴＦＴ（薄膜トランジスタ）
アレイを用いてパネルを構成する。また、アモルファス
シリコン技術で形成したＴＦＴアレイを用いてパネルを
構成する。しかし、有機ＥＬデバイスは、電流により発
光するため、ＴＦＴの特性にバラツキがあると、表示ム
ラが発生するという課題があった。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、基準電圧と抵抗とを有し、定電流を発
生する定電流発生回路と、前記定電流発生回路からの定
電流が入力され、かつ前記定電流に対応する第１の電流
を、複数の第２の電流源に出力する第１の電流源と、前
記第１の電流源から出力される第１の電流が入力され、
かつ前記第１の電流に対応する第２の電流を、複数の第
３の電流源に出力する第２の電流源と、前記第２の電流
源から出力される第２の電流が入力され、かつ前記第２
の電流に対応する第３の電流を複数の第４の電流源に出
力する第３の電流源とを具備し、前記第４の電流源は、
入力画像データに対応した個数が選択されることを特徴
とするＥＬ表示パネル他である。
【０００６】
【発明の実施の形態】本明細書において各図面は理解を
容易にまたは／および作図を容易にするため、省略また
は／および拡大縮小した箇所がある。たとえば、図１１
に図示する表示パネルの断面図では封止膜１１１などを
十分厚く図示している。一方、図１０において、封止フ
タ８５は薄く図示している。また、省略した箇所もあ
る。たとえば、本発明の表示パネルなどでは、不要光の
反射防止のための位相フィルムなどを省略していが、適
時付加することが望ましい。以上のことは以下の図面に
対しても同様である。また、同一番号または、記号等を
付した箇所は同一もしくは類似の形態もしくは材料ある
いは機能もしくは動作を有する。
【０００７】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例等と組み合わせることができ
る。たとえば、図８の表示パネルにタッチパネルなどを
付加し、図１９、図５９から図６１に図示する情報表示
装置とすることができる。また、拡大レンズ５８２を取
り付けビデオカメラ（図５９など参照のこと）などに用
いるビューファインダ（図５８を参照のこと）を構成す
ることもできる。また、図４、図１５、図１８、図２
１、図２３などで説明した本発明の駆動方法は、いずれ
の本発明の表示装置または表示パネルに適用することが
できる。つまり、本明細書で記載された駆動方法は本発
明の表示パネルに適用することができる。また、本発明
は各画素にトランジスタが形成されたアクティブマトリ
ックス型表示パネルを主に説明するがこれに限定するも
のではなく、単純マトリックス型にも適用することがで
きることはいうまでもない。
【０００８】このように特に明細書中に例示されていな
くとも、明細書、図面中で記載あるいは説明した事項、
内容、仕様は、互いに組み合わせて請求項に記載するこ
とができる。すべての組み合わせについて明細書などで
記述することは不可能であるからである。
【０００９】近年、低消費電力でかつ高表示品質であ
り、更に薄型化が可能な表示パネルとして、有機エレク
トロルミネッセンス（ＥＬ）素子の複数をマトリクス状
に配列して構成される有機ＥＬ表示パネルが注目されて
いる。有機ＥＬ表示パネルは、図１０に示すように、画
素電極としての透明電極１０５が形成されたガラス板７
１（アレイ基板）上に、電子輸送層、発光層、正孔輸送
層などからなる少なくとも１層の有機機能層（ＥＬ層）
１５、及び金属電極（反射膜）（カソード）１０６が積
層されたものである。透明電極（画素電極）１０５であ
る陽極（アノード）にプラス、金属電極（反射電極）１
０６の陰極（カソード）にマイナスの電圧を加え、すな
わち、透明電極１０５及び金属電極１０６間に直流を印
加することにより、有機機能層（ＥＬ層）１５が発光す
る。良好な発光特性を期待することのできる有機化合物
を有機機能層に使用することによって、ＥＬ表示パネル
が実用に耐えうるものになっている。なお、本発明は有
機ＥＬ表示パネルを例にして説明をするが、これに限定
するものではなく、無機ＥＬパネルにも適用することが
できる。また、構造、回路などはＴＮ液晶表示パネル、
ＳＴＮ液晶表示パネルなど、他の表示パネルにも適用で
きる事項がある。
【００１０】カソード電極、アノード電極あるいは反射
膜は、ＩＴＯ電極に誘電体多層膜からなる光学的干渉膜
を形成して構成してもよい。誘電体多層膜は低屈折率の
誘電体膜と高屈折率の誘電体膜とを交互に多層に形成し
たものである。つまり、誘電体ミラーである。この誘電
体多層膜は有機ＥＬ構造から放射される光の色調を良好
なもの（フィルタ効果）にする機能を有する。なお、透
明電極のＩＴＯはＩＺＯなどの他の材料でもよい。この
事項は画素電極に対しても同様である。
【００１１】アノードあるいはカソードへ電流を供給す
る配線（図８のカソード配線８６、アノード配線８７）
には大きな電流が流れる。たとえば、ＥＬ表示装置の画
面サイズが４０インチサイズになると１００（Ａ）程度
の電流が流れる。したがって、これらの配線の抵抗値は
十分低く作製する必要がある。この課題に対して、本発
明では、まず、アノードなどの配線を薄膜で形成する。
そして、この薄膜配線に電解めっき技術あるいは無電解
めっき技術で導体の厚みを厚く形成している。めっき金
属としては、クロム、ニッケル、金、銅、アルミあるい
はこれらの合金、アマルガムもしくは積層構造などが例
示される。また、必要に応じて、配線そのもの、あるい
は配線に銅薄からなる金属配線を付加している。また、
配線の上に銅ペーストなどをスクリーン印刷し、ペース
トなどを積層させることにより配線の厚みを厚くし、配
線抵抗を低下させる。また、ボンディング技術で配線を
重複して形成し、配線を補強してもよい。また、必要に
応じて、配線に積層してグランドパターンを形成し、配
線との間にコンデンサ（容量）を形成してもよい。
【００１２】また、アノードあるいはカソード配線に大
きな電流を供給するため、電流供給手段から高電圧で小
電流の電力配線で、前記アノード配線などの近傍まで配
線し、ＤＣＤＣコンバータなどを用いて低電圧、高電流
に電力変換して供給している。つまり、電源から高電
圧、小電流配線で電力消費対象まで配線し、電力消費対
象の近傍で大電流、低電圧に変換する。このようなもの
として、ＤＣＤＣコンバータ、トランスなどが例示され
る。
【００１３】金属電極１０６には、リチウム、銀、アル
ミニウム、マグネシウム、インジウム、銅または各々の
合金等の仕事関数が小さなものを用いることが好まし
い。特に、例えばＡｌ−Ｌｉ合金を用いることが好まし
い。また、透明電極１０５には、ＩＴＯ等の仕事関数の
大きな導電性材料または金等を用いることができる。な
お、金を電極材料として用いた場合、電極は半透明の状
態となる。なお、ＩＴＯはＩＺＯなどの他の材料でもよ
い。この事項は他の画素電極１０５に対しても同様であ
る。
【００１４】なお、画素電極１０５などに薄膜を蒸着す
る際は、アルゴン雰囲気中で有機ＥＬ膜１５を成膜する
とよい。また、画素電極１０５としてのＩＴＯ上にカー
ボン膜を２０以上５０ｎｍ以下で成膜することにより、
界面の安定性が向上し、発光輝度および発光効率も良好
なものとなる。また、ＥＬ膜１５は蒸着で形成すること
に限定するものではなく、インクジェットで形成しても
よいことは言うまでもない。特に高分子有機ＥＬ材料で
はこのインクジェット工法は有効である。この場合は、
高分子有機ＥＬ材料を塗布する箇所に親水膜を形成して
おくとよい。
【００１５】以下、本発明のＥＬ表示パネル構造の理解
を容易とするため、まず、本発明の有機ＥＬ表示パネル
の製造方法について説明をする。
【００１６】基板８５、基板７１の放熱性を良くするた
め、基板はサファイアガラスで形成してもよい。また、
熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよ
い。たとえば、ダイヤモンド薄膜（ＤＬＣなど）を形成
した基板を使用することが例示される。もちろん、石英
ガラス基板、ソーダガラス基板を用いてもよい。その
他、アルミナなどのセラミック基板を使用したり、銅な
どからなる金属板を使用したり、絶縁膜に金属膜、カー
ボン膜を蒸着あるいは塗布などのコーティングしたりし
たものを用いてもよい。画素電極１０５を反射型とする
場合は、基板材料としては基板の表面方向より光が出射
される。したがって、ガラス、石英や樹脂等の透明ない
し半透明材料に加えてステンレスなどの非透過材料を用
いることもできる。
【００１７】また、基板８５、基板７１の外部あるいは
内部に、画素形状に対応してマイクロレンズを形成また
は配置してもよい。マイクロレンズを構成することによ
り、ＥＬ膜から放射する光の指向性が狭くなり、高輝度
化を実現することができる。
【００１８】本発明の実施例では、カソード電極１０６
などを金属膜で形成するとしたが、これに限定するもの
ではなく、ＩＴＯ、ＩＺＯなどの透明膜で形成してもよ
い。このようにＥＬ素子１５のアノードとカソードの両
方の電極を透明電極にすることにより、透明ＥＬ表示パ
ネルを構成できる（もちろん、一方を光透過性のある金
属膜で形成してもよい。あるいは、極薄い金属膜をカソ
ード電極とし、このカソード電極上にＩＴＯなどの透明
導電体材料を積層して構成してもよい）。金属膜を使わ
ずに透過率を約８０％まで上げることにより、文字や絵
を表示しながら表示パネルの向こう側がほとんど透けて
見えるように構成できる。
【００１９】基板８５、７１はプラスチック基板を用い
てもよいことは言うまでもない。プラスチック基板はわ
れにくく、また、軽量のため携帯電話の表示パネル用基
板として最適である。プラスチック基板は、芯材となる
ベース基板の一方の面に補助の基板を接着剤で貼り合わ
せて積層基板として用いることが好ましい。もちろん、
これらの基板等は板に限定するものではなく、厚さ０．
０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００２０】ベース基板の基板として、脂環式ポリオレ
フィン樹脂を用いることが好ましい。このような脂環式
ポリオレフィン樹脂として日本合成ゴム社製ＡＲＴＯＮ
の厚さ２００μｍの１枚板が例示される。ベース基板の
一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持
つハードコート層、および耐透気性機能を持つガスバリ
ア層が形成されたポリエステル樹脂、ポリエチレン樹脂
あるいはポリエーテルスルホン樹脂などからなる補助の
基板（あるいはフィルムもしくは膜）を配置する。
【００２１】以上のように基板７１などをプラスチック
で構成する場合は、基板７１などはベース基板と補助基
板から構成する。ベース基板の他方の面に、前述と同様
にハードコート層およびガスバリア層が形成されたポリ
エーテルスルホン樹脂などからなる補助基板（あるいは
フィルムもしくは膜）を配置する。補助基板の光学的遅
相軸と補助基板の光学的遅相軸とのなす角度が９０度と
なるようにすることが好ましい。なお、ベース基板と補
助基板とは接着剤もしくは粘着剤を介して貼り合わせて
積層基板とする。
【００２２】接着剤としてはＵＶ（紫外線）硬化型でア
クリル系の樹脂からなるものを用いることが好ましい。
また、アクリル樹脂はフッ素基を有するものを用いるこ
とが好ましい。その他、エポキシ系の接着剤あるいは粘
着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は
１．４７以上１．５４以下のものを用いることが好まし
い。また、基板の屈折率との屈折率差が０．０３以下と
なるようにすることが好ましい。特に接着剤は先に記載
いたような酸化チタンなどの光拡散材を添加し、光散乱
層として機能させることが好ましい。
【００２３】補助基板および補助基板をベース基板に貼
り合わせる際には、補助基板の光学的遅相軸と補助基板
の光学的遅相軸とがなす角度を４５度以上１２０度以下
にすることが好ましい。さらに好ましくは８０度以上１
００度以下することがよい。この範囲にすることによ
り、補助基板および補助基板であるポリエーテルスルホ
ン樹脂などで発生する位相差を積層基板内で完全に打ち
消すことができる。したがって、表示パネル用プラスチ
ック基板は位相差の無い等方性基板として扱うことがで
きるようになる。したがって、円偏光板を使用した構成
で、位相状態が異なることによる表示パネルのムラが発
生しない。もちろん、円偏光板に関する事項は、基板が
プラスチックに限定されるものではなく、ガラス基板の
場合にも有効であることは言うまでもない。基板表面で
反射する外光によるコントラスト低下を有効に抑制など
できるからである。
【００２４】この構成により、位相差を持ったフィルム
基板またはフィルム積層基板に比べて、著しく汎用性が
広がる。つまり、位相差フィルムとを組み合わせること
により直線偏光を楕円偏光に設計どおりに変換できるよ
うになるからである。基板などに位相差があるとこの位
相差により設計値との誤差が発生する。
【００２５】ここで、ハードコート層としては、ポリエ
ステル樹脂、エポキシ系樹脂、ウレタン系樹脂またはア
クリル系樹脂等を用いることができ、ストライプ状電極
（単純マトリックス型ＥＬ表示パネル）あるいは画素電
極（アクティブマトリックス型表示パネル）を透明導電
膜の第１のアンダーコート層とを兼ねる。
【００２６】また、ガスバリア層としては、ＳiＯ2、Ｓ
iＯx などの無機材料、またはポリビニールアルコー
ル、ポリイミドなどの有機材料等を用いることができ
る。粘着剤、接着剤などとしては、先に記述したアクリ
ル系の他にエポキシ系接着剤、またはポリエステル系接
着剤等を用いることができる。なお、接着層の厚みは１
００μｍ以下とする。ただし、基板など表面の凹凸を平
滑化するために１０μｍ以上とすることが好ましい。
【００２７】また、基板７１、８５などを構成する補助
基板および補助基板として、厚さ４０μｍ以上４００μ
ｍのものを用いることが好ましい。また、補助基板およ
び補助基板の厚さを１２０μｍ以下にすることにより、
ポリエーテルスルホン樹脂のダイラインと呼ばれる溶融
押し出し成形時のむらまたは位相差を低く抑えることが
できる。好ましくは、補助基板の厚みを５０μｍ以上８
０μｍ以下とする。
【００２８】次に、この積層基板に、透明導電膜の補助
アンダーコート層としてＳiＯxを形成し、必要に応じて
画素電極となるＩＴＯからなる透明導電膜をスパッタ技
術で形成する。また、必要に応じて静電気防止としてＩ
ＴＯ膜を形成する。このようにして製造した表示パネル
用プラスチック基板の透明導電膜は、その膜特性とし
て、シート抵抗値２５Ω／□、透過率８０％を実現する
ことができる。
【００２９】ベース基板の厚さが５０μｍから１００μ
ｍの薄い場合には、表示パネルの製造工程において、表
示パネル用プラスチック基板が熱処理によってカールし
てしまう。また、回路部品の接続においても良好な結果
は得られない。ベース基板を１枚板で厚さ２００μｍ以
上５００μｍ以下とした場合は、基板の変形がなく平滑
性に優れ、搬送性が良好で、透明導電膜特性も安定す
る。また、回路部品の接続も問題なく実施することがで
きる。さらに、特に厚さは２５０μｍ以上４５０μｍ以
下がよい。適度な柔軟性と平面性をもっているためと考
えられる。なお、ＩＴＯはＩＺＯなどの他の材料でもよ
い。この事項は画素電極に対しても同様である。
【００３０】なお、基板などとして前述のプラスチック
基板などの有機材料を使用する場合は、光変調層に接す
る面にもバリア層として無機材料からなる薄膜を形成す
ることが好ましい。この無機材料からなるバリア層は、
ＡＩＲコートと同一材料で形成することが好ましい。な
お、封止フタ８５、基板７１と同様に技術あるいは構成
により作製できることは言うまでもない。
【００３１】また、バリア膜を画素電極あるいはストラ
イプ状電極上に形成する場合は、光変調層に印加される
電圧のロスを極力低減させるために低誘電率材料を使用
することが好ましい。たとえば、フッ素を添加したアモ
ルファスカーボン膜（比誘電率２．０〜２．５）が例示
される。その他、ＪＳＲ社が製造販売しているＬＫＤシ
リーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜
２．７）、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．０
〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ
（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベー
スにしたスピン塗布形であり、比誘電率も２．０〜２．
７と低く好ましい。その他、ポリイミド、ウレタン、ア
クリル等の有機材料や、ＳiＮx、ＳiＯ2などの無機材料
でもよい。これらのバリア膜材料は補助基板に用いても
よいことは言うまでもない。
【００３２】プラスチックで形成した基板８５あるいは
７１を用いることにより、割れない、軽量化できるとい
う利点を発揮できる。他に、プレス加工できるという利
点もある。つまり、プレス加工あるいは切削加工により
任意の形状の基板を作製できる。また、融解あるいは化
学薬品処理により任意の形状、厚みに加工することがで
きる。たとえば、円形に形成したり、球形（曲面など）
にしたり、円錐状に加工したりすることが例示される。
また、プレス加工により、基板の製造と同時に、一方の
基板面に凹凸形状を形成し、散乱面の形成、あるいはエ
ンボス加工を行うことができる。
【００３３】また、プラスチックをプレス加工すること
により形成した基板７１の穴（図示せず）に、封止フタ
８５の位置決めピンを挿入できるように形成することも
容易である。また、基板７１内に厚膜技術あるいは薄膜
技術で形成したコンデンサあるいは抵抗などの電気回路
を構成してもよい。また、基板７１などに凹部（図示せ
ず）を形成し、基板８５に凸部を形成し、この凹部と凸
部とがちょうどはめ込めるように形成することにより、
基板７１と基板８５とをはめ込みにより一体化すること
ができるように構成してもよい。
【００３４】ガラス基板を用いた場合は、画素１６の周
辺部にＥＬを蒸着する際に使用する土手を形成してい
た。土手（リブ）は樹脂材料を用いて、１．０μｍ以上
３．５μｍ以下の厚みで凸部状に形成する。さらに好ま
しくは１．５μｍ以上２．５μｍ以下の高さに形成す
る。土手この樹脂からなる土手（凸部）１０１を基板７
１の形成と同時に作製することもできる。なお、土手１
０１材料はアクリル樹脂、ポリイミド樹脂の他、ＳＯＧ
材料でもよい。土手１０１は基板７１をプレス加工する
際に樹脂の凸部と同時に形成することが好ましい。これ
は基板７１などを樹脂で形成することにより発生する大
きな効果である。
【００３５】このように樹脂部を基板と同時に形成する
ことにより製造時間を短縮できるので低コスト化が可能
である。また、基板７１などの製造時に、表示領域部に
ドット状に凸部を形成する。この凸部は隣接画素間に形
成するとよい。この凸部は土手１０１となる。
【００３６】なお、以上の実施例では、土手として機能
する凸部を形成するとしたが、これに限定することはな
い。例えば、画素部をプレス加工などにより掘り下げる
（凹部）としてもよい。なお、平面な基板７１を最初に
形成し、その後、再加熱によりプレスして凹凸を形成す
る方式も含まれる。
【００３７】また、基板７１、８５を直接着色すること
により、モザイク状のカラーフィルターを形成してもよ
い。基板にインクジェット印刷などの技術を用いて染
料、色素などを塗布し、浸透させる。浸透後、高温で乾
燥させ、また、表面をＵＶ樹脂などの樹脂、酸化シリコ
ンあるいは酸化窒素などの無機材料で被覆すればよい。
また、グラビア印刷技術、オフセット印刷技術、スピン
ナーで膜を塗布し、現像する半導体パターン形成技術な
どでカラーフィルターを形成する。同様に技術を用いて
カラーフィルターの他、黒色もしくは暗色あるいは変調
する光の補色の関係にあるの着色によりブラックマトリ
ックス（ＢＭ）を直接形成してもよい。また、基板面に
画素に対応するように凹部を形成し、この凹部にカラー
フィルター、ＢＭあるいはトランジスタを埋め込むよう
に構成してもよい。特に表面をアクリル樹脂で被膜する
ことが好ましい。この構成では画素電極面などが平坦化
されるという利点もある。
【００３８】また、導電性ポリマーなどにより基板表面
の樹脂を導電化し、画素電極１０５あるいはカソード電
極１０６を直接に構成してもよい。さらに大きくは基板
に穴を開け、この穴にコンデンサなどの電子部品を挿入
する構成も例示される。基板が薄く構成できる利点が発
揮される。
【００３９】また、基板の表面を切削することにより、
自由に模様を形成したりしてもよい。また、基板７１な
どの周辺部を溶かすことにより形成してもよい。また、
有機EＬ表示パネルの場合は外部からの水分の進入を阻
止するため、基板の周辺部を溶かして封止してもよい。
【００４０】以上のように、基板を樹脂で形成すること
により、基板への穴あけ加工が容易である。また、プレ
ス加工などにより自由に基板形状を構成することができ
る。また、基板７１に穴をあけ、この穴に導電樹脂など
を充填し、基板の表と裏とを電気的に導通させたりする
こともできる。基板７１などが多層回路基板あるいは両
面基板として利用できる。
【００４１】また、導電樹脂のかわりに導電ピンなどを
挿入してもよい。形成した穴にコンデンサなどの電子部
品の端子を差し込めるように構成してもよい。また、基
板内に薄膜による回路配線、コンデンサ、コイルあるい
は抵抗を形成してもよい。つまり、基板７１など自身を
多層の配線基板としてもよい。多層化は薄い基板をはり
あわせることにより構成する。はり合わせる基板（フィ
ルム）の１枚以上を着色してもよい。
【００４２】また、基板材料に染料、色素を加えて基板
自身に着色を行ったり、フィルタを形成したりすること
ができる。また、製造番号を基板作製と同時に形成する
こともできる。また、表示領域以外の部分だけを着色し
たりすることにより、積載したＩＣチップに光が照射さ
れることにより誤動作することを防止できる。
【００４３】また、基板の表示領域の半分を異なる色に
着色することもできる。これは、樹脂板加工技術（イン
ジェクション加工、コンプレクション加工など）を応用
すればよい。また、同様の加工技術を用いることにより
表示領域の半分を異なるＥＬ層膜厚にすることもでき
る。また、表示部と回路部とを同時に形成することもで
きる。また、表示領域とドライバ積載領域との基板厚み
を変化させることも容易である。
【００４４】また、基板７１または基板８５に、画素に
対応するように、あるいは表示領域に対応するようにマ
イクロレンズを形成することもできる。また、基板７
１、８５を加工することにより、回折格子を形成しても
よい。また、画素サイズよりも十分に微細な凹凸を形成
し、視野角を改善したり、視野角依存性を持たせたりす
ることができる。なお、このような任意形状の加工、微
細加工技術などはオムロン（株）が開発したマイクロレ
ンズ形成するスタンパ技術で実現できる。
【００４５】基板７１、８５が空気と接する面には、反
射防止膜（ＡＩＲコート）が形成される。基板７１など
に偏光板などが張り付けられていない場合は、基板７１
などに直接に反射防止膜（ＡＩＲコート）が形成され
る。偏光板（偏光フィルム）など他の構成材料が張り付
けられている場合は、その構成材料の表面などに反射防
止膜（ＡＩＲコート）が形成される。
【００４６】なお、以上の実施例は基板７１などがプラ
スチックで形成することを中心として説明したが、これ
に限定するものではない。たとえば、基板７１、８５９
がガラス基板、金属基板であっても、プレス加工、切削
加工などにより、土手１０１などの凹凸部を形成または
構成できる。また、基板への着色なども可能である。し
たがって、説明した事項はプラスチック基板に限定する
ものではない。また、基板に限定するものでもない。た
とえば、フィルムあるいはシートでもよい。
【００４７】また、偏光板の表面へのごみの付着を防止
あるいは抑制するため、フッ素樹脂からなる薄膜を形成
することが有効である。また、静電防止のために親水基
を有する薄膜、導電性ポリマー膜、金属膜などの導電体
膜を塗布あるいは蒸着してもよい。
【００４８】なお、表示パネルの光入射面あるいは光出
射面に配置または形成する偏光板（偏光フィルム）は直
線偏光にするものに限定するものではなく、楕円偏光と
なるものであってもよい。また、複数の偏光板をはり合
わせたり、偏光板と位相差板とを組み合わせたり、もし
くははり合わせたものを用いてもよい。
【００４９】偏光フィルムを構成する主たる材料として
はＴＡＣフィルム（トリアセチルセルロースフィルム）
が最適である。ＴＡＣフィルムは、優れた光学特性、表
面平滑性および加工適性を有するからである。
【００５０】ＡＩＲコートは誘電体単層膜もしくは多層
膜で形成する構成が例示される。その他、１．３５〜
１．４５の低屈折率の樹脂を塗布してもよい。たとえ
ば、フッ素系のアクリル樹脂などが例示される。特に屈
折率が１．３７以上１．４２以下のものが特性は良好で
ある。
【００５１】また、ＡＩＲコートは３層の構成あるいは
２層構成がある。なお、３層の場合は広い可視光の波長
帯域での反射を防止するために用いられる。これをマル
チコートと呼ぶ。２層の場合は特定の可視光の波長帯域
での反射を防止するために用いられる。これをＶコート
と呼ぶ。マルチコートとＶコートは表示パネルの用途に
応じて使い分ける。なお、２層以上の限定するものでは
なく、１層でもよい。
【００５２】マルチコートの場合は酸化アルミニウム
（Ａｌ2Ｏ3）を光学的膜厚がｎｄ＝λ／４、ジルコニウ
ム（ＺrＯ2）をｎｄ１＝λ／２、フッ化マグネシウム
（ＭgＦ2 ）をｎｄ１＝λ／４積層して形成する。通常、
λとして５２０ｎｍもしくはその近傍の値として薄膜は
形成される。
【００５３】Ｖコートの場合は一酸化シリコン（Ｓi
Ｏ）を光学的膜厚ｎｄ1＝λ／４とフッ化マグネシウム
（ＭgＦ2）をｎｄ1＝λ／４、もしくは酸化イットリウ
ム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭgＦ2）をｎｄ1
＝λ／４積層して形成する。ＳiＯは青色側に吸収帯域
があるため青色光を変調する場合はＹ2Ｏ3を用いた方が
よい。また、物質の安定性からもＹ2Ｏ3の方が安定して
いるため好ましい。また、ＳiＯ2薄膜を使用してもよ
い。もちろん、低屈折率の樹脂等を用いてＡＩＲコート
としてもよい。たとえばフッ素等のアクリル樹脂が例示
される。これらは紫外線硬化タイプを用いることが好ま
しい。
【００５４】なお、表示パネルに静電気がチャージされ
ることを防止するため、カバー基板などの導光板、表示
パネルなどの表面に親水性の樹脂を塗布しておくこと、
あるいはパネルなどの基板材料に親水性が良好な材料で
構成しておくことが好ましい。
【００５５】１画素には複数のスイッチング素子あるい
は電流制御素子としての薄膜トランジスタ（トランジス
タ）を形成する。形成するトランジスタは、同じ種類の
トランジスタであってもよいし、Ｐチャンネル型とＮチ
ャンネル型のトランジスタというように、違う種類のト
ランジスタであってもよいが望ましくはスイッチングト
ランジスタ、駆動用トランジスタとも同極性のものが望
ましい。またトランジスタの構造は、プレーナー型のト
ランジスタで限定されるものではなく、スタガー型で
も、逆スタガー型でもよく、また、セルフアライン方式
を用いて不純物領域（ソース、ドレイン）が形成された
ものでも、非セルフアライン方式によるものでもよい。
【００５６】本発明のＥＬ表示素子１５は、基板上に、
ホール注入電極（画素電極）となるＩＴＯ、１種以上の
有機層と、電子注入電極とが順次積層されたＥＬ構造体
を有する。前記基板にはトランジスタが設けられてい
る。
【００５７】本発明のＥＬ表示素子を製造するには、ま
ず、基板上にトランジスタのアレイを所望の形状に形成
する。そして、平坦化膜上の画素電極として透明電極で
あるＩＴＯをスパッタ法で成膜、パターニングする。そ
の後、有機ＥＬ層、電子注入電極等を積層する。
【００５８】トランジスタとしては、通常の多結晶シリ
コントランジスタを用いればよい。トランジスタは、Ｅ
Ｌ構造体の各画素の端部に設けられ、その大きさは１０
〜３０μｍ程度である。なお、画素の大きさは２０μｍ
×２０μｍ〜３００μｍ×３００μｍ程度である。
【００５９】基板７１上には、トランジスタの配線電極
が設けられる。配線電極は抵抗が低く、ホール注入電極
を電気的に接続して抵抗値を低く抑える機能があり、一
般的にはその配線電極は、Ａｌ、Ａｌおよび遷移金属
（ただしＴｉを除く）、Ｔｉまたは窒化チタン（Ｔｉ
Ｎ）のいずれか１種または２種以上を含有するものが使
われるが、本発明においてはこの材料に限られるもので
はない。ＥＬ構造体の下地となるホール注入電極とトラ
ンジスタの配線電極とを併せた全体の厚さとしては、特
に制限はないが、通常１００〜１０００nm程度とすれば
よい。
【００６０】トランジスタ１１の配線電極とＥＬ構造体
の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ
2等の酸化ケイ素、窒化ケイ素などの無機系材料をスパ
ッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン
・グラス）で形成した酸化ケイ素層、フォトレジスト、
ポリイミド、アクリル樹脂などの樹脂系材料の塗膜な
ど、絶縁性を有するものであればいずれであってもよ
い。中でもポリイミドが好ましい。また、絶縁層は、配
線電極を水分や腐食から守る耐食・耐水膜の役割も果た
す。
【００６１】ＥＬ構造体の発光ピークは２つ以上であっ
てもかまわない。本発明のＥＬ表示素子は、緑および青
色発光部は、例えば、青緑色発光のＥＬ構造体と、緑色
透過層または青色透過層との組み合わせにより得られ
る。赤色発光部は、青緑色発光のＥＬ構造体と、このＥ
Ｌ構造体の青緑発光を赤色に近い波長に変換する蛍光変
換層により得ることができる。
【００６２】次に、本発明のＥＬ表示素子１５を構成す
るＥＬ構造体について説明する。本発明のＥＬ構造体
は、透明電極である電子注入電極と、１種以上の有機層
と、ホール注入電極とを有する。有機層は、それぞれ少
なくとも１層のホール輸送層および発光層を有し、例え
ば、電子注入輸送層、発光層、正孔輸送層、正孔注入層
を順次有する。なお、ホール輸送層はなくてもよい。本
発明のＥＬ構造体の有機層は、種々の構成とすることが
でき、電子注入・輸送層を省略したり、あるいは発光層
と一体としたり、正孔注入輸送層と発光層とを混合して
もよい。電子注入電極は、蒸着、スパッタ法等、好まし
くは蒸着法で成膜される仕事関数の小さい金属、化合物
または合金で構成される。
【００６３】ホール注入電極としては、ホール注入電極
側から発光した光を取り出す構造であるため、例えば、
ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドー
プ酸化インジウム）、ＺｎＯ、ＳｎＯ2 、Ｉｎ2Ｏ3 等
が挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホー
ル注入電極の厚さは、ホール注入を十分行える一定以上
の厚さを有すれば良く、通常、１０〜５００nm程度とす
ることが好ましい。素子の信頼性を向上させるために駆
動電圧が低いことが必要であるが、好ましいものとし
て、１０〜３０Ω／□（膜厚５０〜３００nm）のＩＴＯ
が挙げられる。実際に使用する場合には、ＩＴＯ等のホ
ール注入電極界面での反射による干渉効果が、光取り出
し効率や色純度を十分に満足するように、電極の膜厚や
光学定数を設定すればよい。
【００６４】ホール注入電極は、蒸着法等によっても形
成できるが、スパッタ法により形成することが好まし
い。スパッタガスとしては、特に制限するものではな
く、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あ
るいはこれらの混合ガスを用いればよい。
【００６５】電子注入電極は、蒸着、スパッタ法等、好
ましくは蒸着法で成膜される仕事関数の小さい金属、化
合物または合金で構成される。成膜される電子注入電極
の構成材料としては例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌ
ａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓ
ｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上
させるためにそれらを含む２成分、３成分の合金系を用
いることが好ましい。合金系としては、例えばＡｇ・Ｍ
ｇ（Ａｇ：１〜２０at％）、Ａｌ・Ｌｉ（Ｌｉ：０．３
〜１４at％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０at％）、
Ａｌ・Ｃａ（Ｃａ：５〜２０at％）等が好ましい。
【００６６】電子注入電極薄膜の厚さは、電子注入を十
分行える一定以上の厚さとすれば良く、０．１nm以上、
好ましくは１nm以上とすればよい。また、その上限値に
は特に制限はないが、通常、膜厚は１００〜５００nm程
度とすればよい。
【００６７】正孔注入層は、ホール注入電極からの正孔
の注入を容易にする機能を有し、正孔輸送層は、正孔を
輸送する機能および電子を妨げる機能を有し、電荷注入
層、電荷輸送層とも称される。
【００６８】電子注入輸送層は、発光層に用いる化合物
の電子注入輸送機能がさほど高くないときなどに設けら
れ、電子注入電極からの電子の注入を容易にする機能、
電子を輸送する機能および正孔を妨げる機能を有する。
正孔注入層、正孔輸送層および電子注入輸送層は、発光
層へ注入される正孔や電子を増大・閉じ込めさせ、再結
合領域を最適化させ、発光効率を改善する。なお、電子
注入輸送層は、注入機能を持つ層と輸送機能を持つ層と
に別個に設けてもよい。
【００６９】発光層の厚さ、正孔注入層と正孔輸送層と
を併せた厚さおよび電子注入輸送層の厚さは特に限定さ
れず、形成方法によっても異なるが、通常、５〜１００
nm程度とすることが好ましい。
【００７０】正孔注入層、正孔輸送層の厚さおよび電子
注入輸送層の厚さは、再結合・発光領域の設計による
が、発光層の厚さと同程度もしくは１／１０〜１０倍程
度とすればよい。正孔注入層、正孔輸送層の厚さ、およ
び、電子注入層と電子輸送層とを分ける場合のそれぞれ
の厚さは、注入層は１nm以上、輸送層は２０nm以上とす
るのが好ましい。このときの注入層、輸送層の厚さの上
限は、通常、注入層で１００nm程度、輸送層で１００nm
程度である。このような膜厚については注入輸送層を２
層設けるときも同じである。
【００７１】また、組み合わせる発光層や電子注入輸送
層や正孔注入輸送層のキャリア移動度やキャリア密度
（イオン化ポテンシャル・電子親和力により決まる）を
考慮しながら、膜厚をコントロールすることで、再結合
領域・発光領域を自由に設計することが可能であり、発
光色の設計や、両電極の干渉効果による発光輝度・発光
スペクトルの制御や、発光の空間分布の制御を可能にで
きる。
【００７２】本発明のＥＬ素子１５の発光層には、発光
機能を有する化合物である蛍光性物質を含有させる。こ
の蛍光性物質としては、トリス（８−キノリノラト）ア
ルミニウム〔Ａｌｑ3〕等の金属錯体色素、フェニルア
ントラセン誘導体、テトラアリールエテン誘導体、青緑
色発光材料が挙げられる。
【００７３】なお、正孔注入層の材料に2%のフタルシア
ニンを添加したＣｕＰｃを採用するとよい。ＣｕＰｃを
単独で使う場合に比較して格段に耐熱性が向上する。
【００７４】８５℃で１０００時間駆動した後の輝度
は、初期の輝度（４００cd/m2に設定）に対し、ＣｕＰ
ｃのみでは約４５％低下するが、フタルシアニンを添加
したものが約３５％減にとどまる。これは、フタルシア
ニンの添加によってＣｕＰｃの結晶化が抑制されたため
と推定される。ＣｕＰｃがアモルファス状態を保てば、
輝度低下を抑えることができる。フタルシアニン添加に
よる耐熱性向上の効果は、１％以上５％以上で最も大き
くなる。特に１％以上３％以下が適切である。なお、２
０％くらいまでは添加の効果はあるが、それ以上に添加
量が増えるとかえって耐熱性は低下する。
【００７５】青色発光の有機ＥＬ素子１５は、発光層の
材料に発光波長が約４００ｎｍの「ＤＭＰｈｅｎ（Ｔｒ
ｉｐｈｅｎｙｌａｍｉｎｅ）」を用いるとよい。この
際、発光効率を高める目的で、電子注入層（Ｂａｔｈｏ
ｃｕｐｒｏｉｎｅ）と正孔注入層（Ｍ−ＭＴＤＡＴＸ
Ａ）にバンド・ギャップが発光層と同じ材料を採用する
ことが好ましい。バンド・ギャップが３．４ｅＶと大き
いＤＭＰｈｅｎを発光層に用いただけでは、電子は電子
注入層に、正孔は正孔注入層にとどまり、発光層で電子
と正孔の再結合が起こりにくいからである。ＤＭＰｈｅ
ｎのようにアミン基を備える発光材料は構造が不安定で
長寿命化し難いという課題に対しては、ＤＭＰｈｅｎ中
で励起したエネルギーをドーパントに移動させ、ドーパ
ントから発光させることにより解決できる。
【００７６】ＥＬ材料として、燐光発光材料を用いるこ
とにより発光効率を向上できる。蛍光発光材料は、その
外部量子効率は２〜３％程度である。蛍光発光材料は内
部量子効率（励起によるエネルギーが光に変わる効率）
が２５％なのに対し、燐光発光材料は１００％近くに達
するため、外部量子効率が高くなる。
【００７７】有機ＥＬ素子の発光層のホスト材料にはＣ
ＢＰを用いるとよい。ここに赤色（Ｒ）や緑色（Ｇ）、
青色（Ｂ）の燐光発光材料をドーピングしている。ドー
ピングした材料はすべてＩｒを含む。Ｒ材料はBtp2Ir(a
cac)、Ｇ材料は(ppy)2Ir(acac)、Ｂ材料はFIrpicを用い
ると良い。
【００７８】また、正孔注入層・正孔輸送層には、各種
有機化合物を用いることができる。正孔注入輸送層、発
光層および電子注入輸送層の形成には、均質な薄膜が形
成できることから真空蒸着法を用いることが好ましい。
【００７９】以下、本発明のＥＬ表示パネルの製造方法
および構造についてさらに詳しく説明をする。以前に説
明したように、まず、アレイ基板７１に画素を駆動する
トランジスタ１１を形成する。１つの画素は２個以上、
好ましくは４個または５個のトランジスタで構成され
る。また、画素は電流プログラムされ、プログラムされ
た電流がＥＬ素子１５に供給される。通常、電流プログ
ラムされた値は電圧値として蓄積容量１９に保持され
る。このトランジスタ１１の組み合わせなど画素構成に
ついては後に説明をする。次にトランジスタ１１に正孔
注入電極としての画素電極を形成する。画素電極１０５
はフォトリソグラフィーによりパターン化する。なお、
トランジスタ１１の下層、あるいは上層にはトランジス
タ１１に光入射することにより発生するホトコンダクタ
現象（以後、ホトコンと呼ぶ）による画質劣化を防止す
るために、遮光膜を形成または配置する。
【００８０】なお、電流プログラムとは、ソースドライ
バ回路１４からプログラム電流を画素に印加し（もしく
は画素からソースドライバ回路１４に吸収し）、この電
流に相当する信号値を画素に保持させるものである。こ
の保持された信号値に対応する電流をＥＬ素子１５に流
す（もしくは、ＥＬ素子１５から流し込む）。つまり、
電流でプログラムし、プログラムされた電流に相当（対
応）する電流をＥＬ素子１５に流すようにするものであ
る。
【００８１】一方、電圧プログラムとは、ソースドライ
バ回路１４からプログラム電圧を画素に印加し、この電
圧に相当する信号値を画素に保持させるものである。こ
の保持された電圧に対応する電流をＥＬ素子１５に流
す。つまり、電圧でプログラムし、画素内で電圧を電流
値に変換し、プログラムされた電圧に相当（対応）する
電流をＥＬ素子１５に流すようにするものである。
【００８２】プラスチック基板にトランジスタを形成す
るためには、有機半導体を形成する表面を加工すること
で、炭素と水素からなるペンタセン分子を利用し電子薄
膜を形成すればよい。この薄膜は、従来の結晶粒の２０
倍から１００倍の大きさを持つとともに、電子デバイス
製造に適した十分な半導体特性を具備する。
【００８３】ペンタセンは、シリコン基板上で成長する
際に表面の不純物に付着する傾向がある。このため、成
長が不規則となり、高品質のデバイスを製造するには小
さすぎる結晶粒になる。結晶粒をより大きく成長させる
ために、まずシリコン基板の上に、シクロヘキセンと呼
ばれる分子の単一層「分子バッファ」を塗布するとよ
い。この層がシリコン上の「sticky sites（くっつきや
すい場所）」を覆うため、清浄な表面ができてペンタセ
ンが非常に大きな結晶粒にまで成長する。
【００８４】これらの新しい大きな結晶粒の薄膜を使う
ことにより、大型結晶粒のペンタセンを用いたフレキシ
ブルなトランジスタ（トランジスタ）を作製することが
できる。このようなフレキシブルなトランジスタの大量
生産のために、低い温度で液状の材料を塗ることによっ
てトランジスタ（トランジスタ）を製造することができ
る。
【００８５】また、基板上にゲートとなる金属薄膜と島
状に形成し、この上にアモルファスシリコン膜を蒸着あ
るいは塗布した後、加熱して半導体膜を形成してもよ
い。島状に形成した部分に半導体膜が良好に結晶化す
る。そのため、モビリティが良好となる。
【００８６】有機トランジスタ（トランジスタ）とし
て、静電誘導トランジスタ（ＳＩＴ）と呼ぶ構造を採用
することが好ましい。アモルファス状態のペンタセンを
使用する。正孔の移動度は１×１０cm2／Vsと結晶化し
たペンタセンよりも低い。しかし、ＳＩＴ構造を採用す
ることにより周波数特性を高めることができる。ペンタ
センの膜厚は１００以上３００ｎｍとすることが好まし
い。
【００８７】また、有機トランジスタとしてｐ型電界効
果トランジスタでもよい。プラスチック基板上にトラン
ジスタを形成できる。プラスチック基板ごと折り曲げる
ことが可能なので、フレキシブルなトランジスタ型表示
パネルを構成できるペンタセンは多結晶状態とすること
が好ましい。ゲート絶縁膜の材料にはＰＭＭＡを使用す
ることが好ましい。有機トランジスタの活性層にはナフ
タセンを使ってもよい。
【００８８】洗浄時に酸素プラズマ、Ｏ2アッシャーを
使用すると、画素電極１０５の周辺部の平坦化膜１０２
も同時にアッシングされ、画素電極１０５の周辺部がえ
ぐられてしまう。この課題を解決するために、画素電極
１０５の周辺部をアクリル樹脂からなるエッジ保護膜
（基本的には土手１０１）を形成している。エッジ保護
膜１０５の構成材料としては、平坦化膜１０２を構成す
るアクリル系樹脂、ポリイミド樹脂などの有機材料と同
一材料が例示され、その他、ＳｉＯ2、ＳｉＮxなどの無
機材料が例示される。その他、Ａｌ2Ｏ3、Ｔａ2Ｏ3など
であってもよいことは言うまでもない。
【００８９】エッジ保護膜１０１は画素電極１０５のパ
ターニング後、画素電極１０５間を埋めるように形成す
る。もちろん、このエッジ保護膜１０１を２以上４μｍ
以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメ
タルマスクの土手（メタルマスクが画素電極１０５とが
直接に接しないようにするスペーサ）としてもよいこと
は言うまでもない。
【００９０】ゲート絶縁膜に比誘電率が２４と高いＴａ
2Ｏ5を採用するとよい。ゲート絶縁膜の厚さは１２９ｎ
ｍと厚く、しかもチャネル長は５００μｍと長いにも関
わらずＰ型トランジスタは電源電圧−５Ｖで良好に動作
する。チャネル層の材料には、ペンタセンと呼ばれる有
機材料を用いる。キャリアである正孔（ホール）の移動
度は0.40cm2/Vs以上、トランジスタがオン時のドレイン
電流と、オフ時の漏れ電流との比は104を実現できる。
【００９１】画素電極１０５上にＥＬ膜（１５Ｒ
（赤）、１５Ｇ（緑）、１５Ｂ（青））が形成される。
各ＥＬ膜１５はわずかな隙間をあけて形成されるか、周
辺部を重ねられる。重ねられた箇所はほとんど発光しな
い。また、ＥＬ膜１５上にカソードとなるアルミ膜１０
６が形成される。真空蒸着装置は市販の高真空蒸着装置
（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造
した装置を用いる。主たる排気装置は排気速度１５００
リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会
社製、ＴＣ１５００）であり、到達真空度は約１×１０
-6Ｔｏｒｒ以下であり、全ての蒸着は２〜３×１０-6Ｔ
ｏｒｒの範囲で行う。また、全ての蒸着はタングステン
製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会
社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【００９２】このようにして真空層中に配置したアレイ
基板上に、カーボン膜２０〜５０ｎｍを成膜する。次
に、正孔注入層として４−（Ｎ、Ｎ−ビス（ｐ−メチル
フェニル）アミノ）−α−フェニルスチルベンを０．３
ｎｍ／secの蒸着速度で膜厚約５ｎｍに形成する。正孔
輸送層として、Ｎ、Ｎ’−ビス（４’−ジフェニルアミ
ノ−４−ビフェニリル）−Ｎ、Ｎ’−ジフェニルベンジ
ジン（保土ヶ谷化学株式会社製）と、４−Ｎ、Ｎ−ジフ
ェニルアミノ−α−フェニルスチルベンを、それぞれ
０．３ｎｍ／ｓecおよび０．０１ｎｍ／ｓの蒸着速度で
共蒸着して膜厚約８０ｎｍに形成した。発光層（電子輸
送層）としてトリス（８−キノリノラト）アルミニウム
（同仁化学株式会社製）を０．３ｎｍ／secの蒸着速度
で膜厚約４０ｎｍに形成する。
【００９３】次に、電子注入電極として、ＡｌＬｉ合金
（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）
から低温でＬｉのみを、約０．１ｎｍ／secの蒸着速度
で膜厚約１ｎｍに形成し、続いて、そのＡｌＬｉ合金を
さらに昇温する。Ｌｉが出尽くした状態から、Ａｌのみ
を、約１．５ｎｍ／ｓecの蒸着速度で膜厚約１００ｎｍ
に形成し、積層型の電子注入電極とした。
【００９４】このようにして作成した有機薄膜ＥＬ素子
１５は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素
雰囲気下で、コーニング７０５９ガラス製の封止フタ８
５をシール接着剤（シール剤）（アネルバ株式会社製、
商品名スーパーバックシール９５３−７０００）で貼り
付けて表示パネルとする。
【００９５】なお、封止フタ８５とアレイ基板７１との
空間には乾燥剤１０７を配置する。これは、有機ＥＬ膜
１５は湿度に弱いためである。乾燥剤１０７によりシー
ル剤を浸透する水分を吸収し有機ＥＬ膜１５の劣化を防
止する。
【００９６】シール剤１５からの水分の浸透を抑制する
ためには外部からの経路（パス）を長くすることが良好
な対策である。このため、本発明の表示パネルでは、表
示領域の周辺部に微細な凹凸を形成している。アレイ基
板７１の周辺部に形成した凹凸部は少なくとも２重に形
成する。凸と凸との間隔（形成ピッチ）は１００μｍ以
上５００μｍ以下に形成することが好ましく、また、凸
の高さは３０μｍ以上３００μｍ以下とすることが好ま
しい。この凸部はスタンパ技術で形成する。このスタン
パ技術はオムロン社がマイクロレンズ形成の方法として
採用している方式、松下電器がＣＤのピックアップレン
ズで微小レンズの形成方式として用いている方式などを
応用する。
【００９７】一方、封止フタ８５にも凹または凸部を形
成する。凹または凸部の形成ピッチは基板７１に形成し
た凸部の形成ピッチと同一にする。このように基板７１
と基板８５の凹または凸部の形成ピッチを同一にするこ
とにより凸部に凹部がちょうどはまり込む。そのため、
表示パネルの製造時に封止フタ８５とアレイ基板７１と
の位置ずれが発生しない。凸部と凹部間にはシール剤を
配置する。シール剤は封止フタ８５とアレイ基板７１と
を接着するとともに、外部からの水分の浸入を防止す
る。
【００９８】シール剤としてはＵＶ（紫外線）硬化型で
アクリル系の樹脂からなるものを用いることが好まし
い。また、アクリル樹脂はフッ素基を有するものを用い
ることが好ましい。その他、エポキシ系の接着剤あるい
は粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折
率は１．４７以上１．５４以下のものを用いることが好
ましい。特にシール接着剤は酸化チタンの微粉末、酸化
シリコンなどの微粉末を重量比で６５％以上９５％以下
の割合で添加することが好ましい。また、この微粉末の
粒子径は平均直径２０μｍ以上１００μｍ以下とするこ
とが好ましい。微粉末の重量比が多くなるほど外部から
の湿度の進入を抑制する効果が高くなる。しかし、あま
りに多いと気泡などが入りやすく、かえって空間が大き
くなりシール効果が低下してしまう。
【００９９】乾燥剤１０７の重量はシールの長さ１０ｍ
ｍあたり０．０４ｇ以上０．２ｇ以下をすることが好ま
しい。特にシールの長さ１０ｍｍあたり０．０６ｇ以上
０．１５ｇ以下をすることが望ましい。乾燥剤の量がす
くなすぎると水分防止効果が少なくすぐに有機ＥＬ層１
５が劣化する。多すぎると乾燥剤がシールをする際に障
害となり、良好なシールを行うことができない。なお、
乾燥剤１０７はシート状に形成しておき、フタ８５とＥ
Ｌ膜間に配置するとよい。その際、乾燥剤１０７にＵＶ
硬化樹脂を塗布しておき、配置後、紫外線を照射し、Ｕ
Ｖ樹脂を硬化させて固定させるとよい。
【０１００】図１０はガラスのフタ８５を用いて封止す
る構成であるが、図１１のようにフィルム（薄膜でもよ
い。つまり薄膜封止膜）１１１を用いた封止であっても
よい。たとえば、封止フィルム（薄膜封止膜）１１１と
しては電解コンデンサのフィルムにＤＬＣ（ダイヤモン
ド ライク カーボン）を蒸着したものを用いることが
例示される。このフィルムは水分浸透性が極めて悪い
（防湿）。このフィルムを封止膜１１１して用いる。ま
た、ＤＬＣ膜などを電極１０６の表面に直接蒸着する構
成ものよいことは言うまでもない。
【０１０１】なお、この場合は、カソードとアノードの
位置関係は逆転する場合がある。薄膜の膜厚はｎ・ｄ
（ｎは薄膜の屈折率、複数の薄膜が積層されている場合
はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）にし
て計算する。ｄは薄膜の膜厚、複数の薄膜が積層されて
いる場合はそれらの屈折率を総合して計算する。）が、
ＥＬ素子１５の発光主波長λ以下となるようにするとよ
い。この条件を満足させることにより、ＥＬ素子１５か
らの光取り出し効率が、ガラス基板で封止した場合に比
較して２倍以上になる。また、アルミニウムと銀の合金
あるいは混合物あるいは積層物を形成してもよい。
【０１０２】以上のようにフタ８５を用いず、封止膜１
１１で封止する構成を薄膜封止と呼ぶ。基板７１側から
光を取り出す「下取り出し（図１０を参照、光取り出し
方向は図１０の矢印方向である）」の場合の薄膜封止
は、ＥＬ膜を形成後、ＥＬ膜上にカソードとなるアルミ
電極を形成する。次にこのアルミ膜上に緩衝層としての
樹脂層を形成する。緩衝層としては、アクリル、エポキ
シなどの有機材料が例示される。また、膜厚は１μｍ以
上１０μｍ以下の厚みが適する。さらに好ましくは、膜
厚は２μｍ以上６μｍ以下の厚みが適する。この緩衝膜
上の封止膜７４を形成する。緩衝膜がないと、応力によ
りＥＬ膜の構造が崩れ、筋状に欠陥が発生する。封止膜
１１１は前述したように、ＤＬＣ（ダイヤモンド ライ
ク カーボン）、あるいは電界コンデンサの層構造（誘
電体薄膜とアルミ薄膜とを交互に多層蒸着した構造）が
例示される。
【０１０３】ＥＬ層１５側から光を取り出す「上取り出
し図１１を参照、光取り出し方向は図１１の矢印方向で
ある」」の場合の薄膜封止は、ＥＬ膜１５を形成後、Ｅ
Ｌ膜１５上にカソード（アノード）となるＡｇ−Ｍｇ膜
を２０オングストローム以上３００オングストロームの
膜厚で形成する。その上に、ＩＴＯなどの透明電極を形
成して低抵抗化する。次にこの電極膜上に緩衝層として
の樹脂層を形成する。この緩衝膜上に封止膜１１１を形
成する。
【０１０４】有機ＥＬ層１５から発生した光の半分は、
反射膜１０６で反射され、アレイ基板７１と透過して出
射される。しかし、反射膜１０６には外光を反射し写り
込みが発生して表示コントラストを低下させる。この対
策のために、アレイ基板７１にλ／４板１０８および偏
光板（偏光フィルム）１０９を配置している。
【０１０５】なお、画素が反射電極の場合はＥＬ層１５
から発生した光は上方向に出射される。したがって、位
相板１０８および偏光板１０９は光出射側に配置するこ
とはいうまでもない。なお、反射型画素は、画素電極１
０５を、アルミニウム、クロム、銀などで構成して得ら
れる。また、画素電極１０５の表面に、凸部（もしくは
凹凸部）を設けることで有機ＥＬ層１５との界面が広く
なり発光面積が大きくなり、また、発光効率が向上す
る。なお、カソード１０６（アノード１０５）となる反
射膜を透明電極に形成する、あるいは反射率を３０％以
下に低減できる場合は、円偏光板は不要である。写り込
みが大幅に減少するからである。また、光の干渉も低減
し望ましい。
【０１０６】また、ディスプレイ内部に２層の薄膜を形
成することによって実現する外光反射を光学干渉によっ
て打ち消すことで有機ＥＬ表示パネルのコントラストを
向上することができる。従来の円偏光板を使う場合に比
べてコストを低減できる。また、円偏光板が抱えていた
拡散反射の問題や、表示色の視野角依存性及び有機EL発
光層の膜厚依存性の問題を解決できる。
【０１０７】基板７１と偏光板（偏光フィルム）１０９
間には１枚あるいは複数の位相フィルム１０８（位相
板、位相回転手段、位相差板、位相差フィルム）が配置
される。位相フィルムとしてはポリカーボネートを使用
することが好ましい。位相フィルムは入射光を出射光に
位相差を発生させ、効率よく光変調を行うのに寄与す
る。
【０１０８】その他、位相フィルムとして、ポリエステ
ル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール
樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン
樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用
いてもよい。その他、水晶などの結晶を用いてもよい。
１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０
ｎｍ以下とすることが好ましく、さらには８０ｎｍ以上
２２０ｎｍ以下とすることが好ましい。なお、位相フィ
ルムと偏光板とを一体化した円偏光板（円偏光フィル
ム）を用いてもよいことはいうまでもない。
【０１０９】位相フィルム１０８は染料あるいは顔料で
着色しフィルタとしての機能をもたせることが好まし
い。特に有機ＥＬ１５は赤（Ｒ）の純度が悪い。そのた
め、着色した位相フィルム１０８で一定の波長範囲をカ
ットして色温度を調整する。カラーフィルターは、染色
フィルタとして顔料分散タイプの樹脂で設けられるのが
一般的である。顔料が特定の波長帯域の光を吸収して、
吸収されなかった波長帯域の光を透過する。
【０１１０】以上のように位相フィルム１０８の一部も
しくは全体を着色したり、一部もしくは全体に拡散機能
をもたせたりしてもよい。また、表面をエンボス加工し
たり、反射防止のために反射防止膜を形成したりしても
よい。また、画像表示に有効でない箇所もしくは支障の
ない箇所に、遮光膜もしくは光吸収膜を形成し、表示画
像の黒レベルをひきしめたり、ハレーション防止による
コントラスト向上効果を発揮させたりすることが好まし
い。また、位相フィルムの表面に凹凸を形成することに
よりかまぼこ状あるいはマトリックス状にマイクロレン
ズを形成してもよい。マイクロレンズは１つの画素電極
あるいは３原色の画素にそれぞれ対応するように配置す
る。
【０１１１】先にも記述したが、位相フィルムの機能は
カラーフィルターに持たせてもよい。たとえば、カラー
フィルターの形成時に圧延し、もしくは光重合により一
定の方向に位相差が生じるようにすることにより位相差
を発生させることができる。その他、平滑化膜１０２を
光重合させることにより位相差を持たせてもよい。この
ように構成すれば位相フィルムを基板外に構成あるいは
配置する必要がなくなり表示パネルの構成が簡易にな
り、低コスト化が望める。なお、以上の事項は偏光板に
適用してもよいことはいうまでもない。
【０１１２】偏光板（偏光フィルム）１０９を構成する
主たる材料としてはＴＡＣフィルム（トリアセチルセル
ロースフィルム）が最適である。ＴＡＣフィルムは、優
れた光学特性、表面平滑性および加工適性を有するから
である。ＴＡＣフィルムの製造については、溶液流延製
膜技術で作製することが最適である。
【０１１３】偏光板１０９はヨウ素などをポリビニール
アルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのも
のが例示される。一対の偏光分離手段の偏光板１０９は
入射光のうち特定の偏光軸方向と異なる方向の偏光成分
を吸収することにより偏光分離を行うので、光の利用効
率が比較的悪い。そこで、入射光のうち特定の偏光軸方
向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐ
ｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を
反射することにより偏光分離を行う反射偏光子を用いて
もよい。このように構成すれば、反射偏光子により光の
利用効率が高まって、偏光板を用いた上述の例よりもよ
り明るい表示が可能となる。
【０１１４】また、このような偏光板や反射偏光子以外
にも、本発明の偏光分離手段としては、例えばコレステ
リック液晶層と（１／４）λ板１０８を組み合わせたも
の、ブリュースターの角度を利用して反射偏光と透過偏
光とに分離するもの、ホログラムを利用するもの、偏光
ビームスプリッタ（ＰＢＳ）等を用いることも可能であ
る。
【０１１５】図１０では図示していないが、偏光板１０
９の表面にはＡＩＲコートを施している。ＡＩＲコート
は誘電体単層膜もしくは多層膜で形成する構成が例示さ
れる。その他、１．３５〜１．４５の低屈折率の樹脂を
塗布してもよい。たとえば、フッ素系のアクリル樹脂な
どが例示される。特に屈折率が１．３７以上１．４２以
下のものが特性は良好である。
【０１１６】また、ＡＩＲコートは３層の構成あるいは
２層構成がある。なお、３層の場合は広い可視光の波長
帯域での反射を防止するために用いられ、これをマルチ
コートと呼ぶ。２層の場合は特定の可視光の波長帯域で
の反射を防止するために用いられ、これをＶコートと呼
ぶ。マルチコートとＶコートは表示パネルの用途に応じ
て使い分ける。なお、２層以上の限定するものではな
く、１層でもよい。
【０１１７】マルチコートの場合は酸化アルミニウム
（Ａｌ2Ｏ3）を光学的膜厚がｎｄ＝λ／４、ジルコニウ
ム（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム
（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通
常、λとして５２０ｎｍもしくはその近傍の値として薄
膜は形成される。Ｖコートの場合は一酸化シリコン（Ｓ
ｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウ
ム（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イット
リウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2 ）を
ｎ ｄ１＝λ／４積層して形成する。ＳｉＯは青色側に
吸収帯域があるため青色光を変調する場合はＹ2Ｏ3を用
いた方がよい。また、物質の安定性からもＹ2Ｏ3の方が
安定しているため好ましい。また、ＳｉＯ2薄膜を使用
してもよい。もちろん、低屈折率の樹脂等を用いてＡＩ
Ｒコートとしてもよい。たとえばフッ素等のアクリル樹
脂が例示される。これらは紫外線硬化タイプを用いるこ
とが好ましい。
【０１１８】なお、表示パネルに静電気がチャージされ
ることを防止するため、表示パネルなどの表面に親水性
の樹脂を塗布しておくことが好ましい。その他、表面反
射を防止するため、偏光板５４の表面などにエンボス加
工を行ってもよい。また、画素電極１０５にはトランジ
スタが接続されるとしたがこれに限定されるものではな
い。アクティブマトリックスとは、スイッチング素子と
して薄膜トランジスタ（トランジスタ）の他、ダイオー
ド方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイ
オード、ホトダオード、ホトトランジスタ、ＦＥＴ、Ｍ
ＯＳトランジスタ、ＰＬＺＴ素子などでもよいことは言
うまでもない。つまり、スイッチ素子１１、駆動素子１
１と構成するものはこれらのいずれでも使用することが
できる。また、略ストライプ状電極を複数本配置した単
純マトリックス型の画素構成でもよい。
【０１１９】また、トランジスタはＬＤＤ（ロー ドー
ピング ドレイン）構造を採用することが好ましい。な
お、トランジスタとは、ＦＥＴなどスイッチングなどの
トランジスタ動作をするすべての素子一般を意味する。
また、ＥＬ膜の構成、パネル構造などは単純マトリック
ス型表示パネルにも適用できることは言うまでもない。
また、本明細書ではＥＬ素子として有機ＥＬ素子（ＯＥ
Ｌ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤなど多種多様な略称で
記述される）１５を例にあげて説明するがこれに限定す
るものではなく、無機ＥＬ素子にも適用されることは言
うまでもない。
【０１２０】まず、有機ＥＬ表示パネルに用いられるア
クティブマトリックス方式は、１．特定の画素を選択
し、必要な表示情報を与えられること。２、１フレーム
期間を通じてＥＬ素子に電流を流すことができることと
いう２つの条件を満足させなければならない。
【０１２１】この２つの条件を満足させるため、図６２
に図示する従来の有機ＥＬの画素構成では、第１のトラ
ンジスタ１１ｂは画素を選択するためのスイッチング用
トランジスタ、第２のトランジスタ１１ａはＥＬ素子
（ＥＬ膜）１５に電流を供給するための駆動用トランジ
スタとする。
【０１２２】ここで液晶に用いられるアクティブマトリ
ックス方式と比較すると、スイッチング用トランジスタ
１１ｂは液晶用にも必要であるが、駆動用トランジスタ
１１ａはＥＬ素子１５を点灯させるために必要である。
この理由は液晶の場合は、電圧を印加することでオン状
態を保持することができるが、ＥＬ素子１５の場合は、
電流を流しつづけなければ画素１６の点灯状態を維持で
きないからである。
【０１２３】したがって、ＥＬ表示パネルでは電流を流
し続けるためにトランジスタ１１ａをオンさせ続けなけ
ればならない。まず、走査線、データ線が両方ともオン
になると、スイッチング用トランジスタ１１ｂを通して
キャパシタ１９に電荷が蓄積される。このキャパシタ１
９が駆動用トランジスタ１１ａのゲートに電圧を加え続
けるため、スイッチング用トランジスタ１１ｂがオフに
なっても、電流供給線（Ｖｄｄ）から電流が流れつづ
け、１フレーム期間にわたり画素１６をオンできる。
【０１２４】この構成を用いて階調を表示させる場合、
駆動用トランジスタ１１ａのゲート電圧として階調に応
じた電圧を印加する必要がある。したがって、駆動用ト
ランジスタ１１ａのオン電流のばらつきがそのまま表示
に現れる。
【０１２５】トランジスタのオン電流は単結晶で形成さ
れたトランジスタであれば、きわめて均一であるが、安
価なガラス基板に形成することのできる形成温度が４５
０度以下の低温ポリシリ技術で形成した低温多結晶トタ
ンジスタでは、そのしきい値のばらつきが±０．２Ｖ〜
０．５Ｖの範囲でばらつきがある。そのため、駆動用ト
ランジスタ１１ａを流れるオン電流がこれに対応してば
らつき、表示にムラが発生する。これらのムラは、しき
い値電圧のばらつきのみならず、トランジスタの移動
度、ゲート絶縁膜の厚みなどでも発生する。また、トラ
ンジスタ１１の劣化によっても特性は変化する。なお、
低温ポリシリコン技術に限定されるものではなく、プロ
セス温度が４５０度（摂氏）以上の高温ポリシリコン技
術を用いて構成してもよく、また、固相（ＣＧＳ）成長
させた半導体膜を用いてＴＦＴなどを形成したものをも
ちいてもよい。その他、有機ＴＦＴを用いたものであっ
ても良い。また、アモルファスシリコン技術で形成した
ＴＦＴアレイを用いてパネルを構成する。なお、本明細
書では低温ポリシリコン技術で形成したＴＦＴを主とし
て説明する。しかし、ＴＦＴのバラツキが発生するなど
の課題は他の方式でも同一である。
【０１２６】したがって、アナログ的に階調を表示させ
る方法では、均一な表示を得るために、デバイスの特性
を厳密に制御する必要があり、現状の低温多結晶ポリシ
リコントランジスタではこのバラツキを所定範囲以内の
抑えるというスペックを満足できない。この問題を解決
するため、１画素内に４つ以上のトランジスタをもうけ
て、しきい値電圧のばらつきをコンデンサにより補償さ
せて均一な電流を得る方法、定電流回路を１画素ごとに
形成し電流の均一化を図る方法などが考えられる。
【０１２７】しかしながら、これらの方法は、プログラ
ムされる電流がＥＬ素子１５を通じてプログラムされる
ため電流経路が変化した場合に電源ラインに接続される
スイッチングトランジスタに対し駆動電流を制御するト
ランジスタがソースフォロワとなり駆動マージンが狭く
なる。したがって、駆動電圧が高くなるという課題を有
する。
【０１２８】また、電源に接続するスイッチングトラン
ジスタをインピーダンスの低い領域で使用する必要があ
り、この動作範囲がＥＬ素子１５の特性変動により影響
を受けるという課題もある。その上、飽和領域における
電圧電流特性に、キンク電流が発生する場合、トランジ
スタのしきい値電圧の変動が発生した場合、記憶された
電流値が変動するとう課題もある。
【０１２９】本発明のＥＬ素子構造は、上記課題に対し
て、ＥＬ素子１５に流れる電流を制御するトランジスタ
１１が、ソースフォロワ構成とならず、かつそのトラン
ジスタにキンク電流があっても、キンク電流の影響を最
小に抑えることが出来て記憶される電流値の変動を小さ
くすることが出来る構成である。
【０１３０】本発明のＥＬ表示装置の画素構造は、具体
的には図１に示すように単位画素が最低４つからなる複
数のトランジスタ１１ならびにＥＬ素子により形成され
る。なお、画素電極はソース信号線と重なるように構成
する。つまり、ソース信号線１８上に絶縁膜あるいはア
クリル材料からなる平坦化膜を形成して絶縁し、この絶
縁膜上に画素電極１０５を形成する。このようにソース
信号線１８上に画素電極を重ねる構成をハイアパーチャ
（ＨＡ）構造と呼ぶ。
【０１３１】ゲート信号線（第１の走査線）１７ａをア
クティブ（ＯＮ電圧を印加）とすることによりＥＬ素子
１５駆動用のトランジスタ（トランジスタあるいはスイ
ッチング素子）１１ａおよびトランジスタ（トランジス
タあるいはスイッチング素子）１１ｃを通して、前記Ｅ
Ｌ素子１５に流すべき電流値をソースドライバ回路１４
から流す。また、トランジスタ１１ａのゲートとドレイ
ン間を短絡するようにトランジスタ１１ｂがゲート信号
線１７ａアクティブ（ＯＮ電圧を印加）となることによ
り開くと共に、トランジスタ１１ａのゲートとソース間
に接続されたコンデンサ（キャパシタ、蓄積容量、付加
容量）１９に、前記電流値を流すようにトランジスタ１
１ａのゲート電圧（あるいはドレイン電圧）を記憶する
（図３（ａ）を参照のこと）。
【０１３２】なお、トランジスタ１１ａのソース（Ｓ）
−ゲート（Ｇ）間容量（コンデンサ）１９は０．２ｐＦ
以上の容量とすることが好ましい。他の構成として、別
途、コンデンサ１９を形成する構成も例示される。つま
り、コンデンサ電極レイヤーとゲート絶縁膜およびゲー
トメタルから蓄積容量を形成する構成である。トランジ
スタ１１ｃのリークによる輝度低下を防止する観点、表
示動作を安定化させるための観点からはこのように別途
コンデンサを構成するほうが好ましい。なお、コンデン
サ（蓄積容量）１９の大きさは、０．２ｐＦ以上２ｐＦ
以下とすることがよく、中でもコンデンサ（蓄積容量）
１９の大きさは、０．４ｐＦ以上１．２ｐＦ以下とする
ことがよい。
【０１３３】なお、コンデンサ１９は隣接する画素間の
非表示領域におおむね形成することがこのましい。一般
的に、フルカラー有機ＥＬ１５を作成する場合、有機Ｅ
Ｌ層１５をメタルマスクによるマスク蒸着で形成するた
めマスク位置ずれによるＥＬ層の形成位置が発生する。
位置ずれが発生すると各色の有機ＥＬ層１５（１５Ｒ、
１５Ｇ、１５Ｂ）が重なる危険性がある。そのため、各
色の隣接する画素間の非表示領域は１０μ以上離れなけ
ればならない。この部分は発光に寄与しない部分とな
る。したがって、蓄積容量１９をこの領域に形成するこ
とは開口率向上のために有効な手段となる。
【０１３４】なお、メタルマスクは磁性体で作製し、基
板７１の裏面から磁石でメタルマスクを磁力で吸着す
る。磁力により、メタルマスクは基板と隙間なく密着す
る。以上の製造方法に関する事項は、本発明の他の製造
方法にも適用される。
【０１３５】次に、ゲート信号線１７ａを非アクティブ
（ＯＦＦ電圧を印加）、ゲート信号線１７ｂをアクティ
ブとして、電流の流れる経路を前記第１のトランジスタ
１１ａ並びにＥＬ素子１５に接続されたトランジスタ１
１ｄならびに前記ＥＬ素子１５を含む経路に切り替え
て、記憶した電流を前記ＥＬ素子１５に流すように動作
する（図３（ｂ）を参照のこと）。
【０１３６】この回路は１画素内に４つのトランジスタ
１１を有しており、トランジスタ１１ａ のゲートはト
ランジスタ１１ｂのソースに接続されている。また、ト
ランジスタ１１ｂおよびトランジスタ１１ｃのゲートは
ゲート信号線１７ａに接続されている。トランジスタ１
１ｂのドレインはトランジスタ１１ｃのソースならびに
トランジスタ１１ｄのソースに接続され、トランジスタ
１１ｃのドレインはソース信号線１８に接続されてい
る。トランジスタ１１ｄのゲートはゲート信号線１７ｂ
に接続され、トランジスタ１１ｄのドレインはＥＬ素子
１５のアノード電極に接続されている。
【０１３７】なお、図１ではすべてのトランジスタはＰ
チャンネルで構成している。Ｐチャンネルは多少Ｎチャ
ンネルのトランジスタに比較してモビリティが低いが、
耐圧が大きくまた劣化も発生しにくいので好ましい。し
かし、本発明はＥＬ素子構成をＰチャンネルで構成する
ことのみに限定するものではない。Ｎチャンネルのみで
構成してもよい。また、ＮチャンネルとＰチャンネルの
両方を用いて構成してもよい。
【０１３８】なお、図１においてトランジスタ１１ｃ、
１１ｂは同一の極性で構成し、かつＮチャンネルで構成
し、トランジスタ１１ａ、１１ｄはＰチャンネルで構成
することが好ましい。一般的にＰチャンネルトランジス
タはＮチャンネルトランジスタに比較して、信頼性が高
い、キンク電流が少ないなどの特長があり、電流を制御
することによって目的とする発光強度を得るＥＬ素子１
５に対しては、トランジスタ１１ａをＰチャンネルにす
る効果が大きい。最適には画素を構成するＴＦＴ１１を
すべてＰチャンネルで形成し、内蔵ゲートドライバ１２
もＰチャンネルで形成することが好ましい。このように
アレイをＰチャンネルのみのＴＦＴで形成することによ
り、マスク枚数が５枚となり、低コスト化、高歩留まり
かを実現できる。
【０１３９】以下、さらに本発明の理解を容易にするた
めに、本発明のＥＬ素子構成について図３を用いて説明
する。本発明のＥＬ素子構成は２つのタイミングにより
制御される。第１のタイミングは必要な電流値を記憶さ
せるタイミングである。このタイミングでトランジスタ
１１ｂならびにトランジスタ１１ｃがＯＮすることによ
り、等価回路として図３（ａ）となる。ここで、信号線
より所定の電流Ｉｗが書き込まれる。これによりトラン
ジスタ１１ａはゲートとドレインが接続された状態とな
り、このトランジスタ１１ａとトランジスタ１１ｃを通
じて電流Ｉｗが流れる。従って、トランジスタ１１ａの
ゲートーソースの電圧はＩ１が流れるような電圧Ｖ１と
なる。
【０１４０】第２のタイミングはトランジスタ１１ａと
トランジスタ１１ｃが閉じ、トランジスタ１１ｄが開く
タイミングであり、そのときの等価回路は図３（ｂ）と
なる。トランジスタ１１ａのソース−ゲート間の電圧は
保持されたままとなる。この場合、トランジスタ１１ａ
は常に飽和領域で動作するため、Ｉｗの電流は一定とな
る。
【０１４１】このように動作させると、図５に図示する
ようになる。つまり、図５（ａ）の５１ａは表示画面５
０における、ある時刻での電流プログラムされている画
素（行）（書き込み画素行）を示している。この画素
（行）５１ａは、図５（ｂ）に図示するように非点灯
（非表示画素（行））とする。他の、画素（行）は表示
画素（行）５３とする（非画素５３のＥＬ素子１５には
電流が流れ、ＥＬ素子１５が発光している）。
【０１４２】図１の画素構成の場合、図３（ａ）に示す
ように、電流プログラム時は、プログラム電流Ｉｗがソ
ース信号線１８に流れる。この電流Ｉｗがトランジスタ
１１ａを流れ、Ｉｗを流す電流が保持されるように、コ
ンデンサ１９に電圧設定（プログラム）される。このと
き、トランジスタ１１ｄはオープン状態（オフ状態）で
ある。
【０１４３】次に、ＥＬ素子１５に電流を流す期間は図
３（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフ
し、トランジスタ１１ｄが動作する。つまり、ゲート信
号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジ
スタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１
７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１
１ｄがオンする。
【０１４４】このタイミングチャートを図４に図示す
る。なお、図４などにおいて、括弧内の添え字（たとえ
ば、（１）など）は画素行の番号を示している。つま
り、ゲート信号線１７ａ（１）とは、画素行（１）のゲ
ート信号線１７ａを示している。また、図４の上段の＊
Ｈ（「＊」には任意の記号、数値が当てはまり、水平走
査線の番号を示す）とは、水平走査期間を示している。
つまり、１Ｈとは第１番目の水平走査期間である。な
お、以上の事項は、説明を容易にするためであって、限
定（１Ｈの番号、１Ｈ周期、画素行番号の順番など）す
るものではない。
【０１４５】図４でわかるように、各選択された画素行
（選択期間は、１Ｈとしている）において、ゲート信号
線１７ａにオン電圧が印加されている時には、ゲート信
号線１７ｂにはオフ電圧が印加されている。また、この
期間は、ＥＬ素子１５には電流が流れていない（非点灯
状態）。選択されていない画素行において、ゲート信号
線１７ａにオフ電圧が印加され、ゲート信号線１７ｂに
はオン電圧が印加されている。また、この期間は、ＥＬ
素子１５に電流が流れている（点灯状態）。
【０１４６】なお、トランジスタ１１ａのゲートとトラ
ンジスタ１１ｃのゲートは同一のゲート信号線１１ａに
接続している。しかし、トランジスタ１１ａのゲートと
トランジスタ１１ｃのゲートとを異なるゲート信号線１
１に接続してもよい（図３２を参照のこと）。１画素の
ゲート信号線は３本となる（図１の構成は２本であ
る）。トランジスタ１１ｂのゲートのＯＮ／ＯＦＦタイ
ミングとトランジスタ１１ｃのゲートのＯＮ／ＯＦＦタ
イミングを個別に制御することにより、トランジスタ１
１ａのばらつきによるＥＬ素子１５の電流値バラツキを
さらに低減することができる。
【０１４７】ゲート信号線１７ａとゲート信号線１７ｂ
とを共通にし、トランジスタ１１ｃと１１ｄが異なった
導電型（ＮチャンネルとＰチャンネル）とすると、駆動
回路の簡略化、ならびに画素の開口率を向上させること
が出来る。
【０１４８】このように構成すれば本発明の動作タイミ
ングとしては信号線からの書きこみ経路がオフになる。
すなわち所定の電流が記憶される際に、電流の流れる経
路に分岐があると正確な電流値がトランジスタ１１ａの
ソース（Ｓ）−ゲート（Ｇ）間容量（コンデンサ）に記
憶されない。トランジスタ１１ｃとトランジスタ１１ｄ
を異なった導電形にすることにより、お互いの閾値を制
御することによって走査線の切り替わりのタイミングで
必ずトランジスタ１１ｃがオフしたのちに、トランジス
タ１１ｄがオンすることが可能になる。
【０１４９】ただし、この場合お互いの閾値を正確にコ
ントロールする必要があるのでプロセスの注意が必要で
ある。なお、以上述べた回路は最低４つのトランジスタ
で実現可能であるが、より正確なタイミングのコントロ
ールあるいは後述するように、ミラー効果低減のために
トランジスタ１１ｅを図２に示すように、カスケード接
続してトランジスタの総数が４以上になっても動作原理
は同じである。このようにトランジスタ１１ｅを加えた
構成とすることにより、トランジスタ１１ｃを介してプ
ログラムした電流がより精度よくＥＬ素子１５に流すこ
とができるようになる。
【０１５０】図１の構成において、第１のトランジスタ
１１ａの飽和領域における電流値Ｉｄｓが下式の条件を
満足させることがさらに好ましい。なお、下式において
λの値は、隣接する画素間において０．０６以下０．０
１以上の条件を満足させる。
【０１５１】 Ｉｄｓ＝ｋ×（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ×λ） 本発明では、トランジスタ１１ａの動作範囲を飽和領域
に限定するが、一般的に飽和領域におけるトランジスタ
特性は、理想的な特性より外れ、ソースードレイン間電
圧の影響を受ける。この効果をミラー効果という。
【０１５２】隣接する画素におけるそれぞれのトランジ
スタ１１ａにΔＶｔなる閾値のシフトが発生した場合を
考える。この場合記憶される電流値は同じである。閾値
のシフトをΔＬとすれば、約ΔＶ×λがトランジスタ１
１ａの閾値が変動することによる、ＥＬ素子１５の電流
値のずれに相当する。したがって、電流のずれをｘ
（％）以下に抑えるためには、閾値のシフトの許容量を
隣接する画素間でｙ（Ｖ）を許容するとして、λは０．
０１×ｘ／ｙ以下でなければならないことが判る。
【０１５３】この許容値はアプリケーションの輝度によ
り変化する。輝度が１００cd/m2から１０００cd/m2まで
の輝度領域においては、変動量が２％以上あれば人間は
変動した境界線を認識する。したがって、輝度（電流
量）の変動量が２％以内であることが必要である。輝度
が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝
度変化量は２％以上となる。本発明のＥＬ表示素子を携
帯端末用ディスプレイとして用いる場合、その要求輝度
は１００cd/m2程度である。実際に図１の画素構成を試
作し、閾値の変動を測定すると、隣接する画素のトラン
ジスタ１１ａおいては閾値の変動の最大値は０．３Ｖで
あることが判った。したがって、輝度の変動を２％以内
に抑えるためにはλは０．０６以下でなければならな
い。しかし、０．０１以下にする必要はない。人間が変
化を認識することができないからである。また、この閾
値のバラツキを達成するためにはトランジスタサイズを
十分大きくする必要があり、非現実的である。
【０１５４】また、第１のトランジスタ１１ａの飽和領
域における電流値Ｉｄｓが下式を満足するように構成す
ることが好ましい。なお、λの変動が隣接する画素間に
おいて５％以下１％以上とする。
【０１５５】 Ｉｄｓ＝ｋ×（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ×λ） 隣接する画素間において、たとえ閾値の変動が存在しな
い場合でも上記式のλに変動があれば、ＥＬを流れる電
流値が変動する。変動を±２％以内に抑えるためには、
λの変動を±５％に抑えなければならない。しかし、し
かし、１％以下にする必要はない。人間が変化を認識す
ることができないからである。また、１％以下を達成す
るためにはトランジスタサイズを相当に大きくする必要
があり、非現実的である。
【０１５６】また、実験、アレイ試作および検討によれ
ば第１のトランジスタ１１ａのチャンネル長が１０μｍ
以上２００μｍ以下とすることが好ましい。さらに好ま
しくは、第１のトランジスタ１１ａのチャンネル長が１
５μｍ以上１５０μｍ以下とすることが好ましい。これ
は、チャンネル長Ｌを長くした場合、チャンネルに含ま
れる粒界が増えることによって電界が緩和されキンク効
果が低く抑えられるためであると考えられる。
【０１５７】また、画素を構成するトランジスタ１１
が、レーザー再結晶化方法（レーザアニール）により形
成されたポリシリコントランジスタで形成され、すべて
のトランジスタにおけるチャンネルの方向がレーザーの
照射方向に対して同一の方向であることが好ましい。ま
た、レーザーは同一箇所を２回以上スキャンして半導体
膜を形成することが好ましい。
【０１５８】本特許の発明の目的は、トランジスタ特性
のばらつきが表示に影響を与えない回路構成を提案する
ものであり、そのために４トランジスタ以上が必要であ
る。これらのトランジスタ特性により、回路定数を決定
する場合、４つのトランジスタの特性がそろわなけれ
ば、適切な回路定数を求めることが困難である。レーザ
ー照射の長軸方向に対して、チャンネル方向が水平の場
合と垂直の場合では、トランジスタ特性の閾値と移動度
が異なって形成される。なお、どちらの場合もばらつき
の程度は同じである。水平方向と、垂直方向では移動
度、閾値のあたいの平均値が異なる。したがって、画素
を構成するすべてのトランジスタのチャンネル方向は同
一であるほうが望ましい。
【０１５９】また、蓄積容量１９の容量値をＣｓ、第２
のトランジスタ１１ｂのオフ電流値をＩｏｆｆとした場
合、次式を満足させることが好ましい。
【０１６０】３ ＜ Ｃｓ／Ｉｏｆｆ ＜ ２４ さらに好ましくは、次式を満足させることが好ましい。
【０１６１】６ ＜ Ｃｓ／Ｉｏｆｆ ＜ １８ トランジスタ１１ｂのオフ電流を５ｐＡ以下とすること
により、ＥＬを流れる電流値の変化を２％以下に抑える
ことが可能である。これはリーク電流が増加すると、電
圧非書き込み状態においてゲート−ソース間（コンデン
サの両端）に貯えられた電荷を１フィールド間保持でき
ないためである。したがって、コンデンサ１９の蓄積用
容量が大きければオフ電流の許容量も大きくなる。前記
式を満たすことによって隣接画素間の電流値の変動を２
％以下に抑えることができる。
【０１６２】また、アクティブマトリックスを構成する
トランジスタがｐ−ｃｈポリシリコン薄膜トランジスタ
に構成され、トランジスタ１１ｂがデュアルゲート以上
であるマルチゲート構造とすることが好ましい。トラン
ジスタ１１ｂは、トランジスタ１１ａのソース−ドレイ
ン間のスイッチとして作用するため、できるだけＯＮ／
ＯＦＦ比の高い特性が要求される。トランジスタ１１ｂ
のゲートの構造をデュアルゲート構造以上のマルチゲー
ト構造とすることによりＯＮ／ＯＦＦ比の高い特性を実
現できる。
【０１６３】また、アクティブマトリックスを構成する
トランジスタがポリシリコン薄膜トランジスタで構成さ
れており、各トランジスタの（チャンネル幅Ｗ）×（チ
ャンネル長Ｌ）を５４μｍ2以下とすることが好まし
い。（チャンネル幅Ｗ）×（チャンネル長Ｌ）とトラン
ジスタ特性のバラツキとは相関がある。トランジスタ特
性におけるばらつきの原因は、レーザーの照射によるエ
ネルギーのばらつきなどに起因するものが大きく、した
がってこれを吸収するためには、できるだけレーザーの
照射ピッチ（一般的には１０数μｍ）をチャンネル内に
より多く含む構造が望ましい。各トランジスタの（チャ
ンネル幅Ｗ）×（チャンネル長Ｌ）を５４μｍ2以下と
することによりレーザー照射に起因するばらつきがな
く、特性のそろった薄膜トランジスタを得ることができ
る。なお、あまりにもトランジスタサイズが小さくなる
と面積による特性ばらつきが発生する。したがって、各
トランジスタの（チャンネル幅Ｗ）×（チャンネル長
Ｌ）は９μｍ2以上となるようにする。なお、さらに好
ましくは、各トランジスタの（チャンネル幅Ｗ）×（チ
ャンネル長Ｌ）は１６μｍ2以上４５μｍ2以下となるよ
うにすることが好ましい。
【０１６４】また、隣接する単位画素での第１のトラン
ジスタ１１ａの移動度変動が２０％以下であるようにす
ることが好ましい。移動度が不足することによりスイッ
チングトランジスタの充電能力が劣化し、時間内に必要
な電流値を流すまでに、Ｍ１のゲート−ソース間の容量
を充電できない。従って移動のばらつきを２０％以内に
抑えることにより画素間の輝度のばらつきを認知限以下
にすることができる。
【０１６５】以上の説明は、画素構成が図１の構成とし
て説明したが、以上の事項は他の画素構成にも適用する
ことができる。以下、その一例として図３８の画素構成
について、構成、動作について説明をする。
【０１６６】ＥＬ素子１５に流す電流を設定する時、ト
ランジスタ１１ａに流す信号電流をＩｗ、その結果トラ
ンジスタ１１ａに生ずるゲートーソース間電圧をＶｇｓ
とする。書き込み時はトランジスタ１１ｄによってトラ
ンジスタ１１ａのゲート・ドレイン間が短絡されている
ので、トランジスタ１１ａは飽和領域で動作する。よっ
て、Ｉｗは、以下の式で与えられる。
【０１６７】 Ｉｗ＝μ１・Ｃｏｘ１・（Ｗ１／Ｌ１）／２（Ｖｇｓ−Ｖｔｈ１）2 … （１） ここで、Ｃｏｘは単位面積当たりのゲート容量であり、
Ｃｏｘ＝ε0・εr／ｄで与えられる。Ｖｔｈはトランジ
スタの閾値、μはキャリアの移動度、Ｗはチャンネル
幅、Ｌはチャンネル長、ε0は真空の移動度、εrはゲー
ト絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みで
ある。
【０１６８】ＥＬ素子１５に流れる電流をＩｄｄとする
と、Ｉｄｄは、ＥＬ素子１５と直列に接続されるトラン
ジスタ１ｂによって電流レベルが制御される。本発明で
は、そのゲートーソース間電圧が（１）式のＶｇｓに一
致するので、トランジスタ１ｂが飽和領域で動作すると
仮定すれば、以下の式が成り立つ。
【０１６９】 Ｉｄｒｖ＝μ２・Ｃｏｘ２・（Ｗ２／Ｌ２）／２（Ｖｇｓ−Ｖｔｈ２）2 … （２） 絶縁ゲート電界効果型の薄膜トランジスタ（トランジス
タ）が飽和領域で動作するための条件は、Ｖｄｓをドレ
イン・ソース間電圧として、一般に以下の式で与えられ
る。
【０１７０】 ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ … （３） ここで、トランジスタ１１ａとトランジスタ１１ｂは、
小さな画素内部に近接して形成されるため、大略μ１＝
μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさ
ない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、
このとき（１）式及び（２）式から容易に以下の式が導
かれる。
【０１７１】 Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１） … （４） ここで注意すべき点は、（１）式及び（２）式におい
て、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、
あるいは製造ロット毎にばらつくのが普通であるが、
（４）式はこれらのパラメータを含まないので、Ｉｄｒ
ｖ／Ｉｗの値はこれらのばらつきに依存しないというこ
とである。
【０１７２】仮にＷ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれ
ば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同
一の値となる。すなわちトランジスタの特性ばらつきに
よらず、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、正確
に信号電流Ｉｗと同一になるので、結果としてＥＬ素子
１５の発光輝度を正確に制御できる。
【０１７３】以上の様に、駆動用トランジスタ１１ａの
Ｖｔｈ１と駆動用トランジスタ１１ｂのＶｔｈ２は基本
的に同一である為、両トランジスタお互いにの共通電位
にあるゲートに対してカットオフレベルの信号電圧が印
加されると、トランジスタ１１ａ及びトランジスタ１１
ｂ共に非導通状態になるはずである。ところが、実際に
は画素内でもパラメータのばらつきなどの要因により、
Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがあ
る。この時には、駆動用トランジスタ１１ｂにサブスレ
ッショルドレベルのリーク電流が流れる為、ＥＬ素子１
５は微発光を呈する。この微発光により画面のコントラ
ストが低下し表示特性が損なわれる。
【０１７４】本発明では特に、駆動用トランジスタ１１
ｂの閾電圧Ｖｔｈ２が画素内で対応する駆動用トランジ
スタ１１ａの閾電圧Ｖｔｈ１より低くならない様に設定
している。例えば、トランジスタ１１ｂのゲート長Ｌ２
をトランジスタ１１ａのゲート長Ｌ１よりも長くして、
これらの薄膜トランジスタのプロセスパラメータが変動
しても、Ｖｔｈ２がＶｔｈ１よりも低くならない様にす
る。これにより、微少な電流リークを抑制することが可
能である。以上の事項は図１のトランジスタ１１ａとト
ランジスタ１１ｄの関係にも適用される。
【０１７５】図３８に示すように、信号電流が流れる駆
動用トランジスタ１１ａ、ＥＬ素子１５等からなる発光
素子に流れる駆動電流を制御する駆動用トランジスタ１
１ｂの他、ゲート信号線１７ａ１の制御によって画素回
路とデータ線ｄａｔａとを接続もしくは遮断する取込用
トランジスタ１１ｃ、ゲート信号線１７ａ２の制御によ
って書き込み期間中にトランジスタ１１ａのゲート・ド
レインを短絡するスイッチ用トランジスタ１１ｄ、トラ
ンジスタ１１ａのゲート−ソース間電圧を書き込み終了
後も保持するための容量Ｃ１９および発光素子としての
ＥＬ素子１５などから構成される。
【０１７６】図３８でトランジスタ１１ｃ、１１ｄはＮ
チャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタ
はＰチャンネルＭＯＳ（ＰＭＯＳ）で構成しているが、
これは一例であって、必ずしもこの通りである必要はな
い。容量Ｃは、その一方の端子をトランジスタ１１ａの
ゲートに接続され、他方の端子はＶｄｄ（電源電位）に
接続されているが、Ｖｄｄに限らず任意の一定電位でも
良い。ＥＬ素子１５のカソード（陰極）は接地電位に接
続されている。したがって、以上の事項は図１などにも
適用されることは言うまでもない。
【０１７７】ＥＬ素子１５の端子電圧は温度によっても
変化する。通常、温度が低い時は高く、温度が高くなる
につれ、低くなる。この傾向はリニアの関係にある。し
たがって、Ｖｄｄ電圧を外部温度によって（正確にはＥ
Ｌ素子１５の温度によって）調整することが好ましい。
温度センサで外部温度を検出し、Ｖｄｄ電圧発生部ある
いはＶｋ電圧発生部のフィードバックをかけてＶｄｄ電
圧あるいはＶｋ電圧を変化させる。Ｖｄｄ電圧などは摂
氏１０℃の変化で、２％以上８％以下変化するようにす
ることが好ましい。中でも３％以上６％以下とすること
が好ましい。
【０１７８】なお、図１などのＶｄｄ電圧はトランジス
タ１１ｂのオフ電圧（トランジスタがＰチャンネル時）
よりも低くすることが好ましい。具体的には、Ｖｇｈ
（ゲートのオフ電圧）は少なくともＶｄｄ−０．５
（Ｖ）よりの高くするべきである。これよりも低いとト
ランジスタのオフリークが発生し、レーザーアニールの
ショットムラが目立つようになる。また、Ｖｄｄ＋４
（Ｖ）よりも低くすべきである。あまりにも高いと逆に
オフリーク量が増加する。
【０１７９】したがって、ゲートのオフ電圧（図１では
Ｖｇｈ、つまり、電源電圧に近い電圧側）は、電源電圧
（図１ではＶｄｄ）は、よりも−０．５（Ｖ）以上＋４
（Ｖ）以下とすべきである。さらに好ましくは、電源電
圧（図１ではＶｄｄ）は、よりも０（Ｖ）以上＋２
（Ｖ）以下とすべきである。つまり、ゲート信号線に印
加するトランジスタのオフ電圧は、十分オフになるよう
にする。トランジスタがＮチャンネルの場合は、Ｖｇｌ
がオフ電圧となる。したがって、ＶｇｌはＧＮＤ電圧に
対して−４（Ｖ）以上０．５（Ｖ）以下の範囲となるよ
うにする。さらに好ましくは−２（Ｖ）以上０（Ｖ）以
下の範囲することが好ましい。
【０１８０】以上の事項は、図１の電流プログラムの画
素構成について述べたが、これに限定するものではな
く、電圧プログラムの画素構成にも適用できることは言
うまでもない。なお、電圧プログラムのＶｔオフセット
キャンセルは、Ｒ、Ｇ、Ｂごとに個別に補償することが
好ましい。
【０１８１】駆動用トランジスタ１１ｂは、コンデンサ
１９に保持された電圧レベルをゲートに受け入れそれに
応じた電流レベルを有する駆動電流はチャネルを介して
ＥＬ素子１５に流す。トランジスタトランジスタ１１ａ
のゲートとトランジスタトランジスタ１１ｂのゲートと
が直接に接続されてカレントミラー回路を構成し、信号
電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例
関係となる様にしている。
【０１８２】トランジスタ１１ｂは飽和領域で動作し、
そのゲートに印加された電圧レベルと閾電圧との差に応
じた駆動電流をＥＬ素子１５に流す。
【０１８３】トランジスタ１１ｂは、その閾電圧が画素
内で対応するランジスタ１１ａの閾電圧より低くならな
い様に設定されている。具体的には、トランジスタ１１
ｂは、そのゲート長がトランジスタ１１ａのゲート長よ
り短くならない様に設定されている。あるいは、トラン
ジスタ１１ｂは、そのゲート絶縁膜が画素内で対応する
トランジスタ１１ａのゲート絶縁膜より薄くならないよ
うに設定しても良い。
【０１８４】あるいは、トランジスタ１１ｂは、そのチ
ャネルに注入される不純物濃度を調整して、閾電圧が画
素内で対応するトランジスタ１１ａの閾電圧より低くな
らない様に設定してもよい。仮に、トランジスタ１１ａ
とトランジスタ１１ｂの閾電圧が同一となる様に設定し
た場合、共通接続されたトランジスタのゲートにカット
オフレベルの信号電圧が印加されると、トランジスタ１
１ａ及びトランジスタ１１ｂは両方共オフ状態になるは
ずである。ところが、実際には画素内にも僅かながらプ
ロセスパラメータのばらつきがあり、トランジスタ１１
ａの閾電圧よりトランジスタ１１ｂの閾電圧が低くなる
場合がある。
【０１８５】この時には、カットオフレベル以下の信号
電圧でもサブスレッショルドレベルの微弱電流が駆動用
トランジスタ１１ｂに流れる為、ＥＬ素子１５は微発光
し画面のコントラスト低下が現れる。そこで、トランジ
スタ１１ｂのゲート長をトランジスタ１１ａのゲート長
よりも長くしている。これにより、トランジスタ１１の
プロセスパラメータが画素内で変動しても、トランジス
タ１１ｂの閾電圧がトランジスタ１１ａの閾電圧よりも
低くならない様にする。
【０１８６】ゲート長Ｌが比較的短い短チャネル効果領
域Ａでは、ゲート長Ｌの増加に伴いＶｔｈが上昇する。
一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート
長Ｌに関わらずＶｔｈはほぼ一定である。この特性を利
用して、トランジスタ１１ｂのゲート長をトランジスタ
１１ａのゲート長よりも長くしている。例えば、トラン
ジスタ１１ａのゲート長が７μｍの場合、トランジスタ
１１ｂのゲート長を１０μｍ程度にする。
【０１８７】トランジスタ１１ａのゲート長が短チャネ
ル効果領域Ａに属する一方、トランジスタ１１ｂのゲー
ト長が抑制領域Ｂに属する様にしても良い。これによ
り、トランジスタ１１ｂにおける短チャネル効果を抑制
することができるとともに、プロセスパラメータの変動
による閾電圧低減を抑制可能である。以上により、トラ
ンジスタ１１ｂに流れるサブスレッショルドレベルのリ
ーク電流を抑制してＥＬ素子１５の微発光を抑え、コン
トラスト改善に寄与可能である。
【０１８８】このようにして作製した図１、図２、図３
８などで説明したＥＬ表示素子１５に直流電圧を印加
し、１０mA/cm2の一定電流密度で連続駆動させた。ＥＬ
構造体は、７．０V 、２００cd/cm2の緑色（発光極大波
長λmax ＝４６０nm）の発光が確認できた。青色発光部
は、輝度１００cd／cm2 で、色座標がｘ＝０．１２９、
ｙ＝０．１０５、緑色発光部は、輝度２００cd／cm2
で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発
光部は、輝度１００cd／cm2 で、色座標がｘ＝０．６４
９、ｙ＝０．３３８の発光色が得られた。
【０１８９】フルカラー有機ＥＬ表示パネルでは、開口
率の向上が重要な開発課題になる。開口率を高めると光
の利用効率が上がり、高輝度化や長寿命化につながるた
めである。開口率を高めるためには、有機ＥＬ層からの
光を遮るトランジスタの面積を小さくすればよい。低温
多結晶Ｓｉ−トランジスタはアモルファスシリコンに比
較して１０−１００倍の性能を持ち、電流の供給能力が
高いため、トランジスタの大きさを非常に小さくでき
る。したがって、有機ＥＬ表示パネルでは、画素トラン
ジスタ、周辺駆動回路を低温ポリシリコン技術、高温ポ
リシリコン技術で作製することが好ましい。もちろん、
アモルファスシリコン技術で形成してもよいが画素開口
率はかなり小さくなってしまう。
【０１９０】ゲートドライバ回路１２あるいはソースド
ライバ回路１４などの駆動回路をガラス基板７１上に形
成することにより、電流駆動の有機ＥＬ表示パネルで特
に問題になる抵抗を下げることができる。ＴＣＰの接続
抵抗がなくなるうえに、ＴＣＰ接続の場合に比べて電極
からの引き出し線が２〜３ｍｍ短くなり配線抵抗が小さ
くなる。さらに、ＴＣＰ接続のための工程がなくなる、
材料コストが下がるという利点があるとする。
【０１９１】次に、本発明のＥＬ表示パネルあるいはＥ
Ｌ表示装置について説明をする。図６はＥＬ表示装置の
回路を中心とした説明図である。画素１６がマトリック
ス状に配置または形成されている。各画素１６には各画
素の電流プログラムを行う電流を出力するソースドライ
バ回路１４が接続されている。ソースドライバ回路１４
の出力段は映像信号のビット数に対応したカレントミラ
ー回路が形成されている（後に説明する）。たとえば、
６４階調であれば、６３個のカレントミラー回路が各ソ
ース信号線に形成され、これらのカレントミラー回路の
個数を選択することにより所望の電流をソース信号線１
８に印加できるように構成されている。
【０１９２】なお、１つのカレントミラー回路の最小出
力電流は１０ｎＡ以上５０ｎＡにしている。特にカレン
トミラー回路の最小出力電流は１５ｎＡ以上３５ｎＡに
することがよい。ドライバＩＣ１４内のカレントミラー
回路を構成するトランジスタの精度を確保するためであ
る。
【０１９３】また、ソース信号線１８の電荷を強制的に
放出または充電するプリチャージあるいはディスチャー
ジ回路を内蔵する。ソース信号線１８の電荷を強制的に
放出または充電するプリチャージあるいはディスチャー
ジ回路の電圧（電流）出力値は、Ｒ、Ｇ、Ｂで独立に設
定できるように構成することが好ましい。ＥＬ素子１５
の閾値がＲＧＢでことなるからである。
【０１９４】以上に説明した画素構成、アレイ構成、パ
ネル構成などは、以下に説明する構成、方法、装置に適
用されることは言うまでもない。また、以下に説明する
構成、方法、装置は、すでに説明した画素構成、アレイ
構成、パネル構成などが適用されることは言うまでもな
い。
【０１９５】有機ＥＬ素子は大きな温度依存性特性（温
特）があることが知られている。この温特による発光輝
度変化を調整するため、カレントミラー回路に出力電流
を変化させるサーミスタあるいはポジスタなどの非直線
素子を付加し、温特による変化を前記サーミスタなどで
調整することによりアナログ的に基準電流を作成する。
【０１９６】この場合は、選択するＥＬ材料で一義的に
決定されるから、マイコンなどのソフト制御する必要が
ない場合が多い。つまり、液晶材料により、一定のシフ
ト量などに固定しておいてもよい。重要なのは発光色材
料により温特が異なっている点であり、発光色（Ｒ、
Ｇ、Ｂ）ごとに最適な温特補償を行う必要がある点であ
る。
【０１９７】Ｒ、Ｇ、Ｂの各ＥＬ素子の温特は一定範囲
内にする必要がある。Ｒ、Ｇ、ＢのＥＬ素子１５の温特
はない事が好ましいのはいうまでもない。少なくとも
Ｒ、Ｇ、Ｂの温特方向が同一方向か、もしくは変化しな
いようにする。また、変化は各色摂氏１０℃の変化で、
２％以上８％以下変化するようにすることが好ましい。
中でも３％以上６％以下とすることが好ましい。また、
温特補償はマイコンでおこなってもよい。温度センサで
ＥＬ表示パネルの温度を測定し、測定した温度によりマ
イコン（図示せず）などで変化させる。また、切り替え
時に基準電流などをマイコン制御などにより自動的に切
り替えてもよいし、また、特定のメニュー表示を表示で
きるように制御してもよい。また、マウスなどを用いて
切り替えできるように構成できる。また、ＥＬ表示装置
の表示画面をタッチパネルにし、かつメニューを表示し
て特定箇所を押さえることにより切り替えできるように
構成してもよい。
【０１９８】本発明ではソースドライバは半導体シリコ
ンチップで形成し、ガラスオンチップ（ＣＯＧ）技術で
基板７１のソース信号線１８の端子と接続されている。
ソース信号線１８などの信号線の配線はクロム、アルミ
ニウム、銀などの金属配線が用いられる。細い配線幅で
低抵抗の配線が得られるからである。配線は画素が反射
型の場合は画素の反射膜を構成する材料で、反射膜と同
時に形成することが好ましい。工程が簡略できるからで
ある。
【０１９９】本発明はＣＯＧ技術に限定するものではな
く、チップオンフィルム（ＣＯＦ）技術に前述のソース
ドライバＩＣ１４などを積載し、表示パネルの信号線と
接続した構成としてもよい。また、ドライブＩＣは電源
ＩＣ８２を別途作製し、３チップ構成としてもよい。
【０２００】また、ＴＣＦテープを用いてもよい。ＴＣ
Ｆテープ向けフィルムは、ポリイミドフィルムと銅（Ｃ
ｕ）箔を、接着剤を使わずに熱圧着することができる。
接着剤を使わずにポリイミドフィルムにＣｕを付けるＴ
ＣＰテープ向けフィルムにはこのほか、Ｃｕ箔の上に溶
解したポリイミドを重ねてキャスト成型する方式と、ポ
リイミドフィルム上にスパッタリングで形成した金属膜
の上にＣｕをメッキや蒸着で付ける方式がある。これら
のいずれでもよいが、接着剤を使わずにポリイミドフィ
ルムにCuを付けるTCPテープを用いる方法が最も好まし
い。３０μｍ以下のリード・ピッチには、接着剤を使わ
ないＣｕはり積層板で対応する。接着剤を使わないCuは
り積層板のうち、Cu層をメッキや蒸着で形成する方法は
Cu層の薄型化に適しているため、リード・ピッチの微細
化に有利である。
【０２０１】一方、ゲートドライバ回路１２は低温ポリ
シリコン技術で形成している。つまり、画素のトランジ
スタと同一のプロセスで形成している。これは、ソース
ドライバ回路１４に比較して内部の構造が容易で、動作
周波数も低いためである。したがって、低温ポリシリ技
術で形成しても容易に形成することができ、また、狭額
縁化を実現できる。もちろん、ゲートドライバ１２をシ
リコンチップで形成し、ＣＯＧ技術などを用いて基板７
１上に実装してもよいことは言うまでもない。また、画
素トランジスタなどのスイッチング素子、ゲートドライ
バなどは高温ポリシリコン技術で形成してもよく、有機
材料で形成（有機トランジスタ）してもよい。
【０２０２】ゲートドライバ１２はゲート信号線１７ａ
用のシフトレジスタ回路６１ａと、ゲート信号線１７ｂ
用のシフトレジスタ回路６１ｂとを内蔵する。各シフト
レジスタ回路６１は正相と負相のクロック信号（ＣＬＫ
ｘＰ、ＣＬＫｘＮ）、スタートパルス（ＳＴｘ）で制御
される。その他、ゲート信号線の出力、非出力を制御す
るイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆
転するアップダウン（ＵＰＤＷＭ）信号を付加すること
が好ましい。他に、スタートパルスがシフトレジスタに
シフトされ、そして出力されていることを確認する出力
端子などを設けることが好ましい。なお、シフトレジス
タのシフトタイミングはコントロールＩＣ８１からの制
御信号で制御される。また、外部データのレベルシフト
を行うレベルシフト回路を内蔵する。また、検査回路を
内蔵する。
【０２０３】シフトレジスタ回路６１のバッファ容量は
小さいため、直接にはゲート信号線１７を駆動すること
ができない。そのため、シフトレジスタ回路６１の出力
とゲート信号線１７を駆動する出力ゲート６３間には少
なくとも２つ以上のインバータ回路６２が形成されてい
る。
【０２０４】ソースドライバ１４を低温ポリシリなどの
ポリシリ技術で基板７１上に直接形成する場合も同様で
あり、ソース信号線１８を駆動するトランスファーゲー
トなどのアナログスイッチのゲートとソースドライバ回
路１４のシフトレジスタ間には複数のインバータ回路が
形成される。以下の事項（シフトレジスタの出力と、信
号線を駆動する出力段（出力ゲートあるいはトランスフ
ァーゲートなどの出力段間に配置されるインバータ回路
に関する事項）は、ソースドライブおよびゲートドライ
ブ回路に共通の事項である。
【０２０５】たとえば、図６ではソースドライバ１４の
出力が直接ソース信号線１８に接続されているように図
示したが、実際には、ソースドライバのシフトレジスタ
の出力は多段のインバータ回路が接続されて、インバー
タの出力がトランスファーゲートなどのアナログスイッ
チのゲートに接続されている。
【０２０６】インバータ回路６２はＰチャンネルのＭＯ
ＳトランジスタとＮチャンネルのＭＯＳトランジスタか
ら構成される。先にも説明したようにゲートドライバ回
路１２のシフトレジスタ回路６１の出力端にはインバー
タ回路６２が多段に接続されており、その最終出力が出
力ゲート回路６３に接続されている。なお、インバータ
回路６２はＰチャンネルのみで構成してもよい。ただ
し、この場合は、インバータではなく単なるゲート回路
として構成してもよい。
【０２０７】図８は本発明の表示装置の信号、電圧の供
給の構成図あるいは表示装置の構成図である。コンとロ
ールＩＣ８１からソースドライバ回路１４ａに供給する
信号（電源配線、データ配線など）はフレキシブル基板
８４を介して供給する。
【０２０８】図８ではゲートドライバ１２の制御信号は
コントロールＩＣで発生させ、ソースドライバ１４でい
ったん、レベルシフトを行った後、ゲートドライバ１２
に印加している。ソースドライバ１４の駆動電圧は４〜
８（Ｖ）であるから、コントロールＩＣ８１から出力さ
れた３．３（Ｖ）振幅の制御信号を、ゲートドライバ１
２が受け取れる５（Ｖ）振幅に変換することができる。
【０２０９】ソースドライバ１４内には画像メモリを持
たせることが好ましい。画像メモリの画像データは誤差
拡散処理あるいはディザ処理を行った後のデータをメモ
リしてもよい。誤差拡散処理、ディザ処理などを行うこ
とにより、２６万色表示データを４０９６色などに変換
することができ、画像メモリの容量を小さくすることが
できる。誤差拡散処理などは誤差拡散コントローラ８１
で行うことができる。また、ディザ処理を行った後、さ
らに誤差拡散処理を行ってもよい。以上の事項は、逆誤
差拡散処理にも適用される。
【０２１０】なお、図８などにおいて１４をソースドラ
イバと記載したが、単なるドライバだけでなく、電源回
路、バッファ回路（シフトレジスタなどの回路を含
む）、データ変換回路、ラッチ回路、コマンドデコー
ダ、シフト回路、アドレス変換回路、画像メモリなどを
内蔵させてもよい。なお、図８などで説明する構成にあ
っても、図９などで説明する３辺フリー構成あるいは構
成、駆動方式などを適用できることはいうまでもない。
【０２１１】表示パネルを携帯電話などの情報表示装置
に使用する場合、ソースドライバＩＣ（回路）１４、ゲ
ートドライバＩｃ（回路）１２を図９に示すように、表
示パネルの一辺に実装（形成）することが好ましい（な
お、このように一辺にドライバＩＣ（回路）を実装（形
成）する形態を３辺フリー構成（構造）と呼ぶ。従来
は、表示領域のＸ辺にゲートドライバＩＣ１２が実装さ
れ、Ｙ辺にソースドライバＩＣ１４が実装されてい
た）。画面５０の中心線が表示装置の中心になるように
設計し易く、また、ドライバＩＣの実装も容易となるか
らである。なお、ゲートドライバ回路を高温ポリシリコ
ンあるいは低温ポリシリコン技術などで３辺フリーの構
成で作製してもよい（つまり、図９のソースドライバ回
路１４とゲートドライバ回路１２のうち、少なくとも一
方をポリシリコン技術で基板７１に直接形成する）。
【０２１２】なお、３辺フリー構成とは、基板７１に直
接ＩＣを積載あるいは形成した構成だけでなく、ソース
ドライバＩＣ（回路）１４、ゲートドライバＩＣ（回
路）１２などを取り付けたフィルム（ＴＣＰ、ＴＡＢ技
術など）を基板７１の一辺（もしくはほぼ一辺）にはり
つけた構成も含む。つまり、２辺にＩＣが実装あるいは
取り付けられていない構成、配置あるいはそれに類似す
るすべてを意味する。
【０２１３】図９のようにゲートドライバ回路１２をソ
ースドライバ回路１４の横に配置すると、ゲート信号線
１７は辺Ｃの沿って形成し、画面表示領域５０まで形成
する必要がある。
【０２１４】なお、図９などにおいて太い実線で図示し
た箇所はゲート信号線１７が並列して形成した箇所を示
している。したがって、ｂの部分（画面下部）は走査信
号線の本数分のゲート信号線１７が並列して形成され、
ａの部分（画面上部）はゲート信号線１７が１本形成さ
れている。
【０２１５】Ｃ辺に形成するゲート信号線１７のピッチ
は５μｍ以上１２μｍ以下にする。５μｍ未満では隣接
ゲート信号線に寄生容量の影響によりノイズが乗ってし
まう。実験によれば７μ以下で寄生容量の影響が顕著に
発生する。さらに５μｍ未満では表示画面にビート状な
どの画像ノイズが激しく発生する。特にノイズの発生は
画面の左右で異なり、このビート状などの画像ノイズを
低減することは困難である。また、低減１２μｍを越え
ると表示パネルの額縁幅Ｄが大きくなりすぎ実用的でな
い。
【０２１６】前述の画像ノイズを低減するためには、ゲ
ート信号線１７を形成した部分の下層あるいは上層に、
グラントパターン（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン）を配
置することにより低減できる。また、別途設けたシール
ド板（シールド箔（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン））を
ゲート信号線１７上に配置すればよい。
【０２１７】図９のＣ辺のゲート信号線１７はＩＴＯ電
極で形成してもよいが、低抵抗化するため、ＩＴＯと金
属薄膜とを積層して形成することが好ましい。また、金
属膜で形成することが好ましい。ＩＴＯと積層する場合
は、ＩＴＯ上にチタン膜を形成し、その上にアルミニウ
ムあるいはアルミニウムとモリブデンの合金薄膜を形成
する。もしくはＩＴＯ上にクロム膜を形成する。金属膜
の場合は、アルミニウム薄膜、クロム薄膜で形成する。
以上の事項は本発明の他の実施例でも同様である。
【０２１８】なお、図９などにおいて、ゲート信号線１
７などは表示領域の片側に配置するとしたがこれに限定
するものではなく、両方に配置してもよい。たとえば、
ゲート信号線１７ａを表示領域５０の右側に配置（形
成）し、ゲート信号線１７ｂを表示領域５０の左側に配
置（形成）してもよい。以上の事項は他の実施例でも同
様である。
【０２１９】また、ソースドライバＩＣ１４とゲートド
ライバＩＣ１２とを１チップ化してもよい。１チップ化
すれば、表示パネルへのＩＣチップの実装が１個で済
む。したがって、実装コストも低減できる。また、１チ
ップドライバＩＣ内で使用する各種電圧も同時に発生す
ることができる。
【０２２０】なお、ソースドライバＩＣ１４、ゲートド
ライバＩＣ１２はシリコンなどの半導体ウェハで作製
し、表示パネルに実装するとしたがこれに限定するもの
ではなく、低温ポリシリコン技術、高温ポリシリコン技
術、アモルファスシリコン技術により表示パネル８２に
直接形成してもよいことは言うまでもない。
【０２２１】図１などで図示した構成ではＥＬ素子１５
のトランジスタ１１ａを介してＶｄｄ電位に接続されて
いる。しかし、各色を構成する有機ＥＬの駆動電圧が異
なるという問題がある。たとえば、単位平方センチメー
トルあたり０．０１（Ａ）の電流を流した場合、青
（Ｂ）ではＥＬ素子の端子電圧は５（Ｖ）であるが、緑
（Ｇ）および赤（Ｒ）では９（Ｖ）である。つまり、端
子電圧がＢとＧ、Ｒで異なる。したがって、ＢとＧ、Ｒ
では保持するトランジスタ１１ａのソース−ドレイン電
圧（ＳＤ電圧）が異なる。そのため、各色でトランジス
タのソース−ドレイン電圧（ＳＤ電圧）間オフリーク電
流が異なることになる。オフリーク電流が発生し、かつ
オフリーク特性が各色で異なると、色バランスのずれた
状態でフリッカが発生する、発光色に相関してガンマ特
性がずれるという複雑な表示状態をなる。
【０２２２】この課題に対応するため、少なくともＲ、
Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカ
ソード電極の電位と異ならせるように構成している。も
しくはＲ、Ｇ、Ｂ色のうち、１つのＶｄｄの電位を他色
のＶｄｄの電位と異ならせるように構成している。
【０２２３】Ｒ、Ｇ、ＢのＥＬ素子１５の端子電圧は極
力一致させることが好ましいことは言うまでもない。少
なくとも、白ピーク輝度を表示しており、色温度が６０
００Ｋ以上９０００Ｋ以下の範囲で、Ｒ、Ｇ、ＢのＥＬ
素子の端子電圧は１０（Ｖ）以下となるように材料ある
いは構造選定をする必要がある。また、Ｒ、Ｇ、Ｂのの
うち、ＥＬ素子の最大の端子電圧と最小の端子電圧との
差は、２．５（Ｖ）以内にする必要がある。さらに好ま
しくは１．５（Ｖ）以下にする必要がある。なお、以上
の実施例では、色はＲＧＢとしたがこれに限定するもの
ではない。このことは後に説明する。
【０２２４】また、色ムラの補正も必要である。これ
は、各色のＥＬ材料を塗り分けるため、膜厚のバラツ
キ、特性のバラツキによって発生する。これを補正する
ため、３０％もしくは７０％の輝度で白ラスター表示を
行い、表示領域５０内の各色の面内分布を測定する。面
内分布は少なくとも３０画素に１ポイントずつは測定す
る。この測定データをメモリからなるテーブルに保存
し、この保存されたデータを使用して、入力画像データ
を補正して表示画面５０に表示するように構成する。
【０２２５】なお、画素は、Ｒ、Ｇ、Ｂの３原色とした
がこれに限定するものではなく、シアン、イエロー、マ
ゼンダの３色でもよい。また、Ｂとイエローの２色でも
よい。もちろん、単色でもよい。また、Ｒ、Ｇ、Ｂ、シ
アン、イエロー、マゼンダの６色でもよい。Ｒ、Ｇ、
Ｂ、シアン、マゼンダの５色でもよい。これらはナチュ
ラルカラーとして色再現範囲が拡大し良好な表示を実現
できる。その他、Ｒ、Ｇ、Ｂ、白の４色でもよい。Ｒ、
Ｇ、Ｂ、シアン、イエロー、マゼンダ、黒、白の７色で
もよいまた、白色発光の画素を表示領域５０全体に形成
（作製）し、ＲＧＢなどのカラーフィルターで３原色表
示としてもよい。この場合は、ＥＬ層に各色の発光材料
を積層して形成すればよい。また、１画素をＢとイエロ
ーのように塗り分けても良い。以上のように本発明のＥ
Ｌ表示装置は、ＲＧＢの３原色でカラー表示を行うもの
に限定されるものではない。
【０２２６】有機ＥＬ表示パネルのカラー化には主に三
つの方式があり、色変換方式はこのうちの一つである。
発光層として青色のみの単層を形成すればよく、フルカ
ラー化に必要な残りの緑色と赤色は、青色光から色変換
によって作り出す。したがって、ＲＧＢの各層を塗り分
ける必要がない、ＲＧＢの各色の有機ＥＬ材料をそろえ
る必要がないという利点がある。色変換方式は、塗り分
け方式のようは歩留まり低下がない。本発明のＥＬ表示
パネルなどはこのいずれの方式でも適用される。
【０２２７】また、３原色の他に、白色発光の画素を形
成してもよい。白色発光の画素はＲ、Ｇ、Ｂ発光の構造
を積層することにより作製（形成または構成）すること
により実現できる。１組の画素は、ＲＧＢの３原色と、
白色発光の画素１６Ｗからなる。白色発光の画素を形成
することにより、白色のピーク輝度が表現しやすくな
る。したがって、輝き感のある画像表示実現できる。
【０２２８】ＲＧＢなどの３原色を１組の画素をする場
合であっても、図１６９に図示するように、各色の画素
電極の面積は異ならせることが好ましい。もちろん、各
色の発光効率がバランスよく、色純度もバランスがよけ
れば、同一面積でもかまわない。しかし、１つまたは複
数の色のバランスが悪ければ、画素電極（発光面積）を
調整することが好ましい。各色の電極面積は電流密度を
基準に決定すればよい。つまり、色温度が６０００Ｋ
（ケルビン）以上９０００Ｋ以下の範囲で、ホワイトバ
ランスを調整した時、各色の電流密度の差が±３０％以
内となるようにする。さらに好ましくは±１５％以内と
なるようにする。たとえば、電流密度が１００Ａ／平方
メーターをすれば、３原色がいずれも７０Ａ／平方メー
ター以上１３０Ａ／平方メーター以下となるようにす
る。さらに好ましくは、３原色がいずれも８５Ａ／平方
メーター以上１１５Ａ／平方メーター以下となるように
する。
【０２２９】また、隣接した画素行で、３原色の配置が
異なるように配置することが好ましい。たとえば、偶数
行目が、左からＲ、Ｇ、Ｂの配置であれば、奇数行目は
Ｂ、Ｇ、Ｒの配置とする。このように配置することによ
り、少ない画素数でも、画像の斜め方向の解像度が改善
される。さらに、１行目を左からＲ、Ｇ、Ｂ、Ｒ、Ｇ、
Ｂの配置とし、２行目をＧ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒの配置
とし、３行目をＢ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇの配置とするよ
うに、３画素行以上で、画素配置を異ならせてもよい。
もちろん、Ｒ、Ｇ、Ｂの画素配置もしくは、シアン、イ
エロー、マゼンダなどの色配置は、デルタ配置（１／２
画素ずらす配置）としてもよいことは言うまでもない。
【０２３０】有機ＥＬ１５は自己発光素子である。この
発光による光がスイッチング素子としてのトランジスタ
に入射するとホトコンダクタ現象（ホトコン）が発生す
る。ホトコンとは、光励起によりトランジスタなどのス
イッチング素子のオフ時でのリーク（オフリーク）が増
える現象を言う。
【０２３１】この課題に対処するため、本発明ではゲー
トドライバ１２（場合によってはソースドライバ１４）
の下層、画素トランジスタ１１の下層の遮光膜を形成し
ている。遮光膜はクロムなどの金属薄膜で形成し、その
膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄い
と遮光効果が乏しく、厚いと凹凸が発生して上層のトラ
ンジスタ１１Ａ１のパターニングが困難になる。
【０２３２】遮光膜上に２０以上１００ｎｍ以下の無機
材料からなる平滑化膜を形成する。この遮光膜のレイヤ
ーを用いて蓄積容量１９の一方の電極を形成してもよ
い。この場合、平滑膜は極力薄く作り蓄積容量の容量値
を大きくすることが好ましい。また遮光膜をアルミで形
成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜の
表面に形成し、この酸化シリコン膜を蓄積容量１９の誘
電体膜として用いてもよい。平滑化膜上にはハイアパー
チャ（ＨＡ）構造の画素電極が形成される。
【０２３３】ドライバ回路１２などは裏面だけでなく、
表面からの光の進入も抑制するべきである。ホトコンの
影響により誤動作するからである。したがって、本発明
では、カソード電極が金属膜の場合は、ドライバ１２な
どの表面にもカソード電極を形成し、この電極を遮光膜
として用いている。
【０２３４】しかし、ドライバ１２の上にカソード電極
を形成すると、このカソード電極からの電界によるドラ
イバの誤動作あるいはカソード電極とドライバ回路の電
気的接触が発生する可能性がある。この課題に対処する
ため、本発明ではドライバ回路１２などの上に少なくと
も１層、好ましくは複数層の有機ＥＬ膜を画素電極上の
有機ＥＬ膜形成と同時に形成する。
【０２３５】基本的に有機ＥＬ膜は絶縁物であるから、
ドライバ上に有機ＥＬ膜を形成することにより、カソー
ドとドライバ間が隔離される。したがって、前述の課題
を解消することができる。
【０２３６】画素の１つ以上のトランジスタ１１の端子
間あるいはトランジスタ１１と信号線とが短絡すると、
ＥＬ素子１５が常時、点灯する輝点となる場合がある。
この輝点は視覚的にめだつので黒点化（非点灯）する必
要がある。輝点に対しては、該当画素１６を検出し、コ
ンデンサ１９にレーザー光を照射してコンデンサの端子
間を短絡させる。したがって、コンデンサ１９には電荷
を保持できなくなるので、トランジスタ１１ａは電流を
流さなくすることができる。
【０２３７】なお、レーザー光を照射する位置にあた
る。カソード膜を除去しておくことが望ましい。レーザ
ー照射により、コンデンサ１９の端子電極とカソード膜
とがショートすることを防止するためである。
【０２３８】画素１６のトランジスタ１１の欠陥は、ド
ライバＩＣ１４などにも影響を与える。例えば、図５６
では駆動トランジスタ１１ａにソース−ドレイン（Ｓ
Ｄ）ショート５６２が発生していると、パネルのＶｄｄ
電圧がソースドライバＩＣ１４に印加される。したがっ
て、ソースドライバＩＣ１４の電源電圧は、パネルの電
源電圧Ｖｄｄと同一かもしくは高くしておくことが好ま
しい。なお、ソースドライバＩＣで使用する基準電流は
電子ボリウム５６１で調整できるように構成しておくこ
とが好ましい。
【０２３９】トランジスタ１１ａにＳＤショート５６２
が発生していると、ＥＬ素子１５に過大な電流が流れ
る。つまり、ＥＬ素子１５が常時点灯状態（輝点）とな
る。輝点は欠陥として目立ちやすい。たとえば、図５６
において、トランジスタ１１ａのソース−ドレイン（Ｓ
Ｄ）ショートが発生していると、トランジスタ１１ａの
ゲート（Ｇ）端子電位の大小に関わらず、Ｖｄｄ電圧か
らＥＬ素子１５に電流が常時流れる（トランジスタ１１
ｄがオンの時）。したがって、輝点となる。
【０２４０】一方、トランジスタ１１ａにＳＤショート
５６２が発生していると、トランジスタ１１ｃがオン状
態の時、Ｖｄｄ電圧がソース信号線１８に印加されソー
スドライバ１４にＶｄｄ電圧が印加される。もし、ソー
スドライバ１４の電源電圧がＶｄｄ以下であれば、耐圧
を越えて、ソースドライバ１４が破壊される恐れがあ
る。そのため、ソースドライバ１４の電源電圧はＶｄｄ
電圧（パネルの高い方の電圧）以上にすることが好まし
い。
【０２４１】トランジスタ１１ａのＳＤショート５６２
などは、点欠陥にとどまらず、パネルのソースドライバ
回路を破壊につながる恐れがあり、また、輝点は目立つ
ためパネルとしては不良となる。したがって、図５６の
トランジスタ１１ａとＥＬ素子１５間を接続する配線を
切断し、輝点を黒点欠陥にする必要がある。この切断に
は、レーザー光などの光学手段を用いて切断することが
よい。なお、光学手段とはレーザーに限定されるもので
はなく、キセノンランプなどから発生する光を集光し、
この集光した光で配線を切断する方式でもよい。また、
切断箇所にサンドブラスト方式で切断（微粒子の砂を吹
き付け、切断する）する方法を採用してもよい。つま
り、切断手段としては何を用いても良い。しかし、レー
ザーなどの光学手段を用いる方法は切断箇所に非接触で
加工を行うことができ好ましい。
【０２４２】なお、レーザー光は連続方式のものより
は、Ｑスイッチを用いたパルス発振のものを採用するこ
とが好ましい。また、切断箇所には複数のレーザーパル
スが照射されるようにする。そして、レーザーのパルス
間隔は０．１ｍｓｅｃ（ｍ秒、ミリ秒）以上１００ｍｓ
ｅｃ（ｍ秒、ミリ秒）以下にすることが好ましい。特に
１ｍｓｅｃ以上１０ｍｓｅｃ以下にすることが好まし
い。この間隔では、先に照射したレーザー光による加工
箇所の溶融状態が継続しており、良好な切断あるいは加
工が実施できるからである。また、レーザー光の波長は
１μｍ前後が好ましい。この波長のレーザーとしてはＹ
ＡＧレーザーが例示される。もちろん、他のレーザーで
もよい。たとえば、炭酸ガスレーザー、エキシマレーザ
ー、ネオンヘリウムレーザーなどが例示される。
【０２４３】なお、以上の実施例は配線を切断させると
したが、黒表示するためにはこれに限定されるものでは
ない。たとえば、図１でもわかるように、トランジスタ
１１ａの電源Ｖｄｄが、トランジスタ１１ａのゲート
（Ｇ）端子に常時印加されるように修正してもよい。た
とえば、コンデンサ１９の２つの電極間をショートさせ
れば、Ｖｄｄ電圧がトランジスタ１１ａのゲート（Ｇ）
端子に印加されるようになる。したがって、トランジス
タ１１ａは完全にオフ状態になり、ＥＬ素子１５に電流
を流さなくすることができる。これば、コンデンサ１９
にレーザー光を照射することによりコンデンサ電極をシ
ョートできるから、容易に実現できる。また、実際に
は、画素電極の下層にＶｄｄ配線が配置されているか
ら、Ｖｄｄ配線と画素電極とにレーザー光を照射するこ
とにより、画素の表示状態を制御（修正）することがで
きる。
【０２４４】その他、トランジスタ１１ａのＳＤ間（チ
ャンネル）をオープンにすることでも実現できる。簡単
にはトランジスタ１１ａにレーザー光を照射し、トラン
ジスタ１１ａのチャンネルをオープンにする。同様に、
トランジスタ１１ｄのチャンネルをオープンにしてもよ
い。もちろん、トランジスタ１１ｂのチャンネルをオー
プンしても該当画素１６が選択されないから、黒表示と
なる。
【０２４５】画素１６を黒表示するためには、ＥＬ素子
１５を劣化させてもよい。たとえば、レーザー光をＥＬ
層１５に照射し、ＥＬ層１５を物理的にあるいは化学的
に劣化させ、発光しないようにする（常時黒表示）。レ
ーザー光の照射によりＥＬ層１５を加熱し、容易に劣化
させることができる。また、エキシマレーザーを用いれ
ば、ＥＬ膜１５の化学的変化を容易に行うことができ
る。
【０２４６】なお、以上の実施例は、図１に図示した画
素構成を例示したが、本発明はこれに限定するものでは
ない。レーザー光を用いて配線あるいは電極をオープン
あるいはショートさせることは、カレントミラーなどの
他の電流駆動の画素構成あるいは図６２、図５１などで
図示する電圧駆動の画素構成であっても適用できること
は言うまでもない。
【０２４７】カソード（もしくはアノード）電極が透明
電極の場合、画素電極を反射タイプとし共通電極を透明
電極（ＩＴＯ、ＩＺＯなど）にする光上取り出しの構造
（ガラス基板７１側から光を取り出すのは下取出し、Ｅ
Ｌ膜蒸着面から光を取り出すのが上取り出し）の場合
は、透明電極のシート抵抗値が問題となる。透明電極は
高抵抗であるが、有機ＥＬのカソードには高い電流密度
で電流を流す必要がある。しがたって、ＩＴＯ膜の単層
でカソード電極を形成すると発熱により加熱状態となっ
たり、表示画面に極度の輝度傾斜が発生したりする。
【０２４８】この課題に対応するため、カソード電極の
表面に金属薄膜からなる低抵抗化配線を形成すればよ
い。低抵抗化配線は液晶表示パネルのブラックマトリッ
クス（ＢＭ）と同様の構成（クロムまたはアルミ材料で
５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画
素電極間、ドライバ１２の上など）である。しかし、有
機ＥＬではＢＭを形成する必要はないから機能は全く異
なる。なお、低抵抗化配線は透明電極の表面に限定する
ものではなく、裏面（有機ＥＬ膜と接する面）に形成し
てもよい。また、ＢＭ状に形成した金属膜として、Ｍｇ
・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉなどの合金あるいは積
層構造体など、アルミニウム、マグネシウム、インジウ
ム、銅または各々の合金等を用いてもよい。なお、ＢＭ
上には腐食などを防止するため、さらにＩＴＯ、ＩＺＯ
膜を積層し、また、ＳｉＮx、ＳｉＯ2などの無機薄膜、
あるいはポリイミドなどの有機薄膜を形成する。
【０２４９】また、ＥＬ膜の蒸着面から光を取り出す場
合（上取り出し）の場合は、有機ＥＬ膜１５上のＭｇ−
Ａｌ膜を形成し、その上にＩＴＯ、ＩＺＯ膜を形成する
ことが好ましい。また、有機ＥＬ膜１５上のＭｇ−Ａｌ
膜を形成し、その上にブラックマトリックス（液晶表示
パネルのようなブラックマトリックス）を形成すること
が好ましい。このブラックマトリックスはクロム、Ａ
ｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、ＳｉＯ
2、ＳｉＮxなどの無機絶縁膜、ポリエステル、アクリル
などの有機絶縁膜からなる保護膜を形成することが好ま
しい。さらに、この保護膜上に、反射防止膜（ＡＩＲコ
ート）を形成する。
【０２５０】ＡＩＲコートは３層の構成あるいは２層構
成がある。３層構成の場合は酸化アルミニウム（Ａｌ2
Ｏ3）を光学的膜厚がｎｄ＝λ／４、ジルコニウム（Ｚr
Ｏ2）をｎｄ１＝λ／２、フッ化マグネシウム（Ｍg
Ｆ2）をｎｄ１＝λ／４積層して形成する。通常、λと
して５２０ｎｍもしくはその近傍の値として薄膜は形成
される。
【０２５１】２層構成の場合は一酸化シリコン（Ｓi
Ｏ）を光学的膜厚ｎｄ1＝λ／４とフッ化マグネシウム
（ＭgＦ2）をｎｄ1＝λ／４、もしくは酸化イットリウ
ム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭgＦ2）をｎｄ1
＝λ／４積層して形成する。
【０２５２】１層の場合は、フッ化マグネシウム（Ｍg
Ｆ2）をｎｄ1＝λ／２積層して形成する。
【０２５３】なお、下取り出しの場合であっても、カソ
ード電極１０６の金属膜の透過率を高くすることは効果
がある。基板７１側から表示画像を見る構成であって
も、金属膜の透過率を高いため、写り込みが減少するか
らである。写り込みが減少すれば、円偏光板（位相板）
１０８は不要となる。したがって、上取り出しよりも光
取り出し効率が向上する場合がある。金属膜の透過率
は、６０％以上９０％以下にすることが好ましい。特に
７０％以上９０％以下にすることが好ましい。６０％以
下であるとカソード電極のシート抵抗値が低くなる。し
かし、写り込みが大きくなる。逆に９０％以上ではカソ
ード電極のシート抵抗値が高くなる。したがって、表示
画像の輝度傾斜が大きくなる。
【０２５４】金属膜の透過率を高くするにはＡｌ膜を薄
く形成する。厚みは２０ｎｍ以上１００ｎｍ以下に形成
する。その上にＩＴＯ、ＩＺＯ膜を形成することが好ま
しい。また、Ａｌ膜上にブラックマトリックスを形成す
ることが好ましい。このブラックマトリックスはクロ
ム、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、
ＳｉＯ2、ＳｉＮxなどの無機絶縁膜、ポリエステル、ア
クリルなどの有機絶縁膜からなる保護膜を形成すること
が好ましい。さらに、この保護膜上に、反射防止膜（Ａ
ＩＲコート）を形成することが好ましい。
【０２５５】なお、ＥＬ膜１５または画素電極１０５
は、円弧状に限定するものではなく、三角錐状、円錐
状、サインカーブ状でもよく、また、これらを組み合わ
せた構造でもよい。また、１画素に微細な円弧上、三角
錐状、円錐状、サインカーブ状が形成されたり、これら
が組み合わされたり、もしくは、ランダムな凹凸が形成
された構成であっても良い。
【０２５６】画素１６のトランジスタ１１を構成する半
導体膜は、低温ポリシリコン技術において、レーザーア
ニールにより形成するのが一般的である。このレーザー
アニールの条件のバラツキがトランジスタ１１特性のバ
ラツキとなる。しかし、１画素１６内のトランジスタ１
１の特性が一致していれば、図１などの電流プログラム
を行う方式では、所定の電流がＥＬ素子１５に流れるよ
うに駆動することができる。この点は、電圧プログラム
にない利点である。レーザーとしてはエキシマレーザー
を用いることが好ましい。
【０２５７】なお、本発明において、半導体膜の形成
は、レーザーアニール方法に限定するものではなく、熱
アニール方法、固相（ＣＧＳ）成長による方法でもよ
い。その他、低温ポリシリコン技術に限定するものでは
なく、高温ポリシリコン技術、アモルファスシリコン技
術を用いても良いことはいうまでもない。
【０２５８】この課題に対して、本発明では図７に示す
ように、アニールの時のレーザー照射スポット（レーザ
ー照射範囲）７２をソース信号線１８に平行に照射す
る。また、１画素列に一致するようにレーザー照射スポ
ット７２を移動させる。もちろん、１画素列に限定する
ものではなく、たとえば、図７２のＲＧＢを1画素１６
という単位でレーザーを照射してもよい（この場合は、
３画素列ということになる）。また、複数の画素に同時
に照射してもよい。また、レーザーの照射範囲の移動が
オーバーラップしてもよいことは言うまでもない（通
常、移動するレーザー光の照射範囲はオーバーラップす
るのが普通である）。
【０２５９】画素はＲＧＢの３画素で正方形の形状とな
るように作製されている。したがって、Ｒ、Ｇ、Ｂの各
画素は縦長の画素形状となる。したがって、レーザー照
射スポット７２を縦長にしてアニールすることにより、
１画素内ではトランジスタ１１の特性バラツキが発生し
ないようにすることができる。また、１つのソース信号
線１８に接続されたトランジスタ１１の特性（モビリテ
ィ、Ｖｔ、Ｓ値など）を均一にすることができる（つま
り、隣接したソース信号線１８のトランジスタ１１とは
特性が異なる場合があるが、１つのソース信号線に接続
されたトランジスタ１１の特性はほぼ等しくすることが
できる）。
【０２６０】一般的にレーザー照射スポット７２の長さ
は１０インチというように固定値である。このレーザー
照射スポット７２を移動させるのであるから、１つのレ
ーザー照射スポット７２を移動できる範囲内におさまる
ようにパネルを配置する必要がある（つまり、パネルの
表示領域５０の中央部でレーザー照射スポット７２が重
ならないよういする）。
【０２６１】図７の構成では、レーザー照射スポット７
２の長さの範囲内に３つのパネルが縦に配置されるよう
に形成されている。レーザー照射スポット７２を照射す
るアニール装置はガラス基板７４の位置決めマーカー７
３ａ、７３ｂを認識（パターン認識による自動位置決
め）してレーザー照射スポット７２を移動させる。位置
決めマーカー７３の認識はパターン認識装置で行う。ア
ニール装置（図示せず）は位置決めマーカー７３を認識
し、画素列の位置をわりだす（レーザー照射範囲７２が
ソース信号線１８と平行になるようにする）。画素列位
置に重なるようにレーザー照射スポット７２を照射して
アニールを順次行う。
【０２６２】図７で説明したレーザーアニール方法（ソ
ース信号線１８に平行にライン状のレーザースポットを
照射する方式）は、有機ＥＬ表示パネルの電流プログラ
ム方式の時に特に採用することが好ましい。なぜなら
ば、ソース信号線に平行方向にトランジスタ１１の特性
が一致しているためである（縦方向に隣接した画素トラ
ンジスタの特性が近似している）。そのため、電流駆動
時にソース信号線の電圧レベルの変化が少なく、電流書
き込み不足が発生しにくい。
【０２６３】たとえば、白ラスター表示であれば、隣接
した各画素のトランジスタ１１ａに流す電流はほぼ同一
のため、ソースドライバＩＣ１４から出力する電流振幅
の変化が少ない。もし、図１のトランジスタ１１ａの特
性が同一であり、各画素に電流プログラムする電流値が
画素列で等しいのであれば、電流プログラム時のソース
信号線１８の電位は一定である。したがって、ソース信
号線１８の電位変動は発生しない。１つのソース信号線
１８に接続されたトランジスタ１１ａの特性がほぼ同一
であれば、ソース信号線１８の電位変動は小さいことに
なる。このことは、図３８など他の電流プログラム方式
の画素構成でも同一である（つまり、図７の製造方法を
適用することが好ましい）。もちろん、図４３、図５１
などの電圧プログラム方式の画素構成にも適用すること
が好ましい。ソース信号線１８に沿った画素１６のＴＦ
Ｔ特性が均一になり、映像信号の制御が容易になるから
である。
【０２６４】また、図２７、図３０などで説明する複数
の画素行を同時書き込みする方式で均一が画像表示（主
としてトランジスタ特性のばらつきに起因する表示ムラ
が発生しにくいからである）を実現できる。図２７など
は複数画素行同時に選択するから、隣接した画素行のト
ランジスタが均一であれば、縦方向のトランジスタ特性
ムラはドライバ回路１４で吸収できる。
【０２６５】なお、図７では、ソースドライバ回路１４
は、ＩＣチップを積載するように図示しているが、これ
に限定するものではなく、ソースドライバ回路１４を画
素１６と同一プロセスで形成してもよいことは言うまで
もない（低温ポリシリコン技術、高温ポリシリコン技
術、ＣＧＳ技術を用いてソースドライバ回路１４を形成
してもよい）。
【０２６６】画素１６の駆動用ＴＦＴ１１ａの特性バラ
ツキを小さくするためには、図１５４に図示するよう
に、画素１６内に複数の駆動用ＴＦＴ１１ａを形成する
ことが有効である。なお、以下の実施例は、図１で説明
した画素構成を例示して説明するが、画素１６に複数の
駆動用トランジスタ（ＥＬ素子１５に電流を流すあるい
はＥＬ素子１５から電流を引き込むトランジスタ）を形
成するという技術的思想は、図１の画素構成に限定され
るものではない。たとえば、図３８など他の電流プログ
ラム方式の画素構成にも適用できる。また、図４３、図
５１などの電圧プログラム方式の画素構成にも適用する
ことができることは言うまでもない。
【０２６７】図１５４は１画素１６に２つの駆動用トラ
ンジスタ（１１ａ１、１１ａ２）を形成している。駆動
用トランジスタ１１ａは図１５３に図示するように、画
素１６の上部（駆動用トランジスタ１１ａ１を配置）と
下部（駆動用トランジスタ１１ａ２を配置）している。
他の構成は図１と同一である。
【０２６８】図１５３に図示するように、画素１６内
で、複数の駆動用トランジスタ１１ａを分散して配置す
ることにより、画素１６の駆動用トランジスタ１１ａの
特性が平均化され、全体として特性バラツキが大幅に低
減させることができる。
【０２６９】以下、図１の画素構成について、その駆動
方法について説明をする。図１に示すように、ゲート信
号線１７ａは行選択期間に導通状態（ここでは図１のト
ランジスタ１１がｐチャネルトランジスタであるためロ
ーレベルで導通となる）となり、ゲート信号線１７ｂは
非選択期間時に導通状態とする。
【０２７０】ソース信号線１８には寄生容量（図示せ
ず）が存在する。寄生容量は、ソース信号線１８とゲー
ト信号線１７とのクロス部の容量、トランジスタ１１
ｂ、１１ｃのチャンネル容量などにより発生する。
【０２７１】ソース信号線１８の電流値変化に要する時
間ｔは浮遊容量の大きさをＣ、ソース信号線の電圧を
Ｖ、ソース信号線に流れる電流をＩとするとｔ＝Ｃ・Ｖ
／Ｉであるため電流値を１０倍大きくできることは電流
値変化に要する時間が１０分の１近くまで短くできる。
またはソース容量が１０倍になっても所定の電流値に変
化できるということを示す。従って、短い水平走査期間
内に所定の電流値を書きこむためには電流値を増加させ
ることが有効である。
【０２７２】入力電流を１０倍にすると出力電流も１０
倍となり、ＥＬの輝度が１０倍となるため所定の輝度を
得るために、図１のトランジスタ１７ｄの導通期間を従
来の１０分の１とし、発光期間を１０分の１とすること
で、所定輝度を表示するようにした。
【０２７３】つまり、ソース信号線１８の寄生容量の充
放電を十分に行い、所定の電流値を画素１６のトランジ
スタ１１ａにプログラムを行うためには、ソースドライ
バ１４から比較的大きな電流を出力する必要がある。し
かし、このように大きな電流をソース信号線１８に流す
とこの電流値が画素にプログラムされてしまい、所定の
電流に対し大きな電流がＥＬ素子１５に流れる。たとえ
ば、１０倍の電流でプログラムすれば、当然、１０倍の
電流がＥＬ素子１５に流れ、ＥＬ素子１５は１０倍の輝
度で発光する。所定の発光輝度にするためには、ＥＬ素
子１５に流れる時間を１／１０にすればよい。このよう
に駆動することにより、ソース信号線１８の寄生容量を
十分に充放電できるし、所定の発光輝度を得ることがで
きる。
【０２７４】なお、１０倍の電流値を画素のトランジス
タ１１ａ（正確にはコンデンサ１９の端子電圧を設定し
ている）に書き込み、ＥＬ素子１５のオン時間を１／１
０にするとしたがこれは一例である。場合によっては、
１０倍の電流値を画素のトランジスタ１１ａに書き込
み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆
に１０倍の電流値を画素のトランジスタ１１ａに書き込
み、ＥＬ素子１５のオン時間を１／２倍にする場合もあ
るであろう。
【０２７５】本発明は、画素への書き込み電流を所定値
以外の値にし、ＥＬ素子１５に流れる電流を間欠状態に
して駆動することに特徴がある。本明細書では説明を容
易にするため、Ｎ倍の電流値を画素のトランジスタ１１
に書き込み、ＥＬ素子１５のオン時間を１／Ｎ倍にする
として説明する。しかし、これに限定するものではな
く、Ｎ１倍の電流値を画素のトランジスタ１１に書き込
み、ＥＬ素子１５のオン時間を１／Ｎ２倍（Ｎ１とＮ２
とは異なる）でもよいことは言うまでもない。なお、間
欠する間隔は等間隔に限定するものではない。たとえ
ば、ランダムでもよい（全体として、表示期間もしくは
非表示期間が所定値（一定割合）となればよい）。ま
た、ＲＧＢで異なっていてもよい。つまり、白（ホワイ
ト）バランスが最適になるように、Ｒ、Ｇ、Ｂ表示期間
もしくは非表示期間が所定値（一定割合）となるように
調整（設定）すればよい。また、説明を容易にするた
め、１／Ｎを１Ｆ（１フィールドまたは１フレーム）を
基準にしてこの１Ｆを１／Ｎにするとして説明する。し
かし、１画素行が選択され、電流値がプログラムされる
時間（通常、１水平走査期間（１Ｈ））があるし、ま
た、走査状態によっては誤差も生じる。したがって、以
上の説明はあくまでも説明を容易にするための便宜状の
問題だけであり、これに限定するものではない。
【０２７６】有機（無機）ＥＬ表示装置は、ＣＲＴのよ
うに電子銃で線表示の集合として画像を表示するディス
プレイとは表示方法が基本的に異なる点にも課題があ
る。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあ
るいは１フレーム）の期間の間は、画素に書き込んだ電
流（電圧）を保持する。そのため、動画表示を行うと表
示画像の輪郭ぼけが発生するという課題が発生する。
【０２７７】本発明では、１Ｆ／Ｎの期間の間だけ、Ｅ
Ｌ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／
Ｎ）は電流を流さない。この駆動方式を実施し画面の一
点を観測した場合を考える。この表示状態では１Ｆごと
に画像データ表示、黒表示（非点灯）が繰り返し表示さ
れる。つまり、画像データ表示状態が時間的に飛び飛び
表示（間欠表示）状態となる。動画データ表示を、この
間欠表示状態でみると画像の輪郭ぼけがなくなり良好な
表示状態を実現できる。つまり、ＣＲＴに近い動画表示
を実現することができる。また、間欠表示を実現する
が、回路のメインクロックは従来と変わらない。したが
って、回路の消費電力が増加することもない。
【０２７８】液晶表示パネルの場合は、光変調をする画
像データ（電圧）は液晶層に保持される。したがって、
黒挿入表示を実施しようとすると液晶層に印加している
データを書き換える必要がある。そのため、ソースドラ
イバＩＣ１４の動作クロックを高くし、画像データを黒
表示データとを交互にソース信号線１８に印加する必要
がある。したがって、黒挿入（黒表示などの間欠表示）
を実現しょうとすると回路のメインクロックをあげる必
要がある。また、時間軸伸張を実施するための画像メモ
リも必要になる。
【０２７９】図１、図２、図３８などに示す本発明のＥ
Ｌ表示パネルの画素構成では、画像データはコンデンサ
１９に保持されている。このコンデンサ１９の端子電圧
に対応する電流をＥＬ素子１５に流す。したがって、画
像データは液晶表示パネルのように光変調層に保持され
ているのではない。
【０２８０】本発明はスイッチングのトランジスタ１１
ｄ、あるいはトランジスタ１１ｅなどをオンオフさせる
だけでＥＬ素子１５に流す電流を制御する。つまり、Ｅ
Ｌ素子１５に流れる電流Ｉｗをオフしても、画像データ
はそのままコンデンサ１９の保持されている。したがっ
て、次のタイミングでスイッチング素子１１ｄなどをオ
ンさせ、ＥＬ素子１５に電流を流せば、その流れる電流
は前に流れていた電流値と同一である。本発明では黒挿
入（黒表示などの間欠表示）を実現しょうとすると際に
おいても回路のメインクロックをあげる必要がない。ま
た、時間軸伸張を実施する必要もないための画像メモリ
も不要である。また、有機ＥＬ素子１５は電流を印加し
てから発光するまでの時間が短く高速応答である。その
ため、動画表示に適し、さらに間欠表示を実施すること
により従来のデータ保持型の表示パネル（液晶表示パネ
ル、ＥＬ表示パネルなど）の問題である動画表示の問題
を解決できる。
【０２８１】さらに、大型の表示装置でソース容量が大
きくなる場合はソース電流を１０倍以上にしてやればよ
い。一般にソース電流値をＮ倍にした場合、ゲート信号
線１７ｂ（トランジスタ１１ｄ）の導通期間を１Ｆ／Ｎ
とすればよい。これによりテレビ、モニター用の表示装
置などにも適用が可能である。
【０２８２】以下、図面を参照しながら、本発明の駆動
方法についてさらに詳しく説明をする。ソース信号線１
８の寄生容量は、隣接したソース信号線１８間の結合容
量、ソースドライブＩＣ（回路）１４のバッファ出力容
量、ゲート信号線１７とソース信号線１８とのクロス容
量などにより発生する。この寄生容量は通常１０ｐＦ以
上となる。電圧駆動の場合は、ドライバＩＣ１４からは
低インピーダンスで電圧がソース信号線１８に印加され
るため、寄生容量が多少大きくとも駆動では問題となら
ない。
【０２８３】しかし、電流駆動では特に黒レベルの画像
表示では５ｎＡ以下の微小電流で画素のコンデンサ１９
をプログラムする必要がある。したがって、寄生容量が
所定値以上の大きさで発生すると、１画素行にプログラ
ムする時間（通常、１Ｈ以内、ただし、２画素行を同時
に書き込む場合もあるので１Ｈ以内に限定されるもので
はない。）内に寄生容量を充放電することができない。
１Ｈ期間で充放電できなれば、画素への書き込み不足と
なり、解像度がでない。
【０２８４】図１の画素構成の場合、図３（ａ）に示す
ように、電流プログラム時は、プログラム電流Ｉｗがソ
ース信号線１８に流れる。この電流Ｉｗがトランジスタ
１１ａを流れ、Ｉｗを流す電流が保持されるように、コ
ンデンサ１９に電圧設定（プログラム）される。このと
き、トランジスタ１１ｄはオープン状態（オフ状態）で
ある。
【０２８５】次に、ＥＬ素子１５に電流を流す期間は図
３（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフ
し、トランジスタ１１ｄが動作する。つまり、ゲート信
号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジ
スタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１
７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１
１ｄがオンする。
【０２８６】今、電流Ｉ１が本来流す電流（所定値）の
Ｎ倍であるとすると、図３（ｂ）のＥＬ素子１５に流れ
る電流もＩｗとなる。したがって、所定値の１０倍の輝
度でＥＬ素子１５は発光する。つまり、図１２に図示す
るように、倍率Ｎを高くするほど、表示パネルの表示輝
度Ｂも高くなる。したがって、倍率と輝度とは比例関係
となる。逆には、１／Ｎと駆動することにより、輝度と
倍率とは反比例の関係となる。
【０２８７】そこで、トランジスタ１１ｄを本来オンす
る時間（約１Ｆ）の１／Ｎの期間だけオンさせ、他の期
間（Ｎ−１）／Ｎ期間はオフさせれば、１Ｆ全体の平均
輝度は所定の輝度となる。この表示状態は、ＣＲＴが電
子銃で画面を走査しているのと近似する。異なる点は、
画像を表示している範囲が画面全体の１／Ｎ（全画面を
１とする）が点灯している点である（ＣＲＴでは、点灯
している範囲は１画素行（厳密には１画素である）。
【０２８８】本発明では、この１Ｆ／Ｎの画像表示領域
５３が図１３（ｂ）に示すように画面５０の上から下に
移動する。本発明では、１Ｆ／Ｎの期間の間だけ、ＥＬ
素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／
Ｎ）は電流を流れない。したがって、各画素は間欠表示
となる。しかし、人間の目には残像により画像が保持さ
れた状態となるので、全画面が均一に表示されているよ
うに見える。
【０２８９】なお、図１３に図示するように、書き込み
画素行５１ａは非点灯表示５２ａとする。しかし、これ
は、図１、図２などの画素構成の場合である。図３８な
どで図示するカレントミラーの画素構成では、書き込み
画素行５１ａは点灯状態としてもよい。しかし、本明細
書では、説明を容易にするため、主として、図１の画素
構成を例示して説明をする。また、図１３、図１６など
の所定駆動電流Ｉｗよりも大きい電流でプログラムし、
間欠駆動する駆動方法をＮ倍パルス駆動と呼ぶ。
【０２９０】この表示状態では１Ｆごとに画像データ表
示、黒表示（非点灯）が繰り返し表示される。つまり、
画像データ表示状態が時間的に飛び飛び表示（間欠表
示）状態となる。液晶表示パネル（本発明以外のＥＬ表
示パネル）では、１Ｆの期間、画素にデータが保持され
ているため、動画表示の場合は画像データが変化しても
その変化に追従することができず、動画ボケとなってい
た（画像の輪郭ボケ）。しかし、本発明では画像を間欠
表示するため、画像の輪郭ぼけがなくなり良好な表示状
態を実現できる。つまり、ＣＲＴに近い動画表示を実現
することができる。
【０２９１】このタイミングチャートを図１４に図示す
る。なお、本発明などにおいて、特に断りがない時の画
素構成は図１であるとする。図１４でわかるように、各
選択された画素行（選択期間は、１Ｈとしている）にお
いて、ゲート信号線１７ａにオン電圧（Ｖｇｌ）が印加
されている時（図１４（ａ）を参照）には、ゲート信号
線１７ｂにはオフ電圧（Ｖｇｈ）が印加されている（図
１４（ｂ）を参照）。また、この期間は、ＥＬ素子１５
には電流が流れていない（非点灯状態）。選択されてい
ない画素行において、ゲート信号線１７ａにオフ電圧
（Ｖｇｈ）が印加され、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加されている。また、この期間は、Ｅ
Ｌ素子１５に電流が流れている（点灯状態）。また、点
灯状態では、ＥＬ素子１５は所定のＮ倍の輝度（Ｎ・
Ｂ）で点灯し、その点灯期間は１Ｆ／Ｎである。したが
って、１Ｆを平均した表示パネルの表示輝度は、（Ｎ・
Ｂ）×（１／Ｎ）＝Ｂ（所定輝度）となる。
【０２９２】図１５は、図１４の動作を各画素行に適用
した実施例である。ゲート信号線１７に印加する電圧波
形を示している。電圧波形はオフ電圧をＶｇｈ（Ｈレベ
ル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。
（１）（２）などの添え字は選択している画素行番号を
示している。
【０２９３】図１５において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
トランジスタ１１ａからソースドライバ１４に向かって
ソース信号線１８にプログラム電流が流れる。このプロ
グラム電流は所定値のＮ倍（説明を容易にするため、Ｎ
＝１０として説明する。もちろん、所定値とは画像を表
示するデータ電流であるから、白ラスター表示などでな
い限り固定値ではない。）である。したがって、コンデ
ンサ１９には１０倍に電流がトランジスタ１１ａに流れ
るようにプログラムされる。画素行（１）が選択されて
いる時は、図１の画素構成ではゲート信号線１７ｂ
（１）はオフ電圧（Ｖｇｈ）が印加され、ＥＬ素子１５
には電流が流れない。
【０２９４】１Ｈ後には、ゲート信号線１７ａ（２）が
選択され（Ｖｇｌ電圧）、選択された画素行のトランジ
スタ１１ａからソースドライバ１４に向かってソース信
号線１８にプログラム電流が流れる。このプログラム電
流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０と
して説明する）である。したがって、コンデンサ１９に
は１０倍に電流がトランジスタ１１ａに流れるようにプ
ログラムされる。画素行（２）が選択されている時は、
図１の画素構成ではゲート信号線１７ｂ（２）はオフ電
圧（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れ
ない。しかし、先の画素行（１）のゲート信号線１７ａ
（１）にはオフ電圧（Ｖｇｈ）が印加され、ゲート信号
線１７ｂ（１）にはオン電圧（Ｖｇｌ）が印加されるた
め、点灯状態となっている。
【０２９５】次の１Ｈ後には、ゲート信号線１７ａ
（３）が選択され、ゲート信号線１７ｂ（３）はオフ電
圧（Ｖｇｈ）が印加され、画素行（３）のＥＬ素子１５
には電流が流れない。しかし、先の画素行（１）（２）
のゲート信号線１７ａ（１）（２）にはオフ電圧（Ｖｇ
ｈ）が印加され、ゲート信号線１７ｂ（１）（２）には
オン電圧（Ｖｇｌ）が印加されるため、点灯状態となっ
ている。
【０２９６】以上の動作を１Ｈの同期信号に同期して画
像を表示していく。しかし、図１５の駆動方式では、Ｅ
Ｌ素子１５には１０倍の電流が流れる。したがって、表
示画面５０は約１０倍の輝度で表示される。もちろん、
この状態で所定の輝度表示を行うためには、プログラム
電流を１／１０にしておけばよいことは言うまでもな
い。しかし、１／１０の電流であれば寄生容量などによ
り書き込み不足が発生するため、高い電流でプログラム
し、黒画面５２挿入により所定の輝度を得るのは本発明
の基本的な主旨である。
【０２９７】なお、本発明の駆動方法において、所定電
流よりも高い電流がＥＬ素子１５に流れるようにし、ソ
ース信号線１８の寄生容量を十分に充放電するという概
念である。つまり、ＥＬ素子１５にＮ倍の電流を流さな
くともよい。たとえば、ＥＬ素子１５に並列に電流経路
を形成し（ダミーのＥＬ素子を形成し、このＥＬ素子は
遮光膜を形成して発光させないなど）、ダミーＥＬ素子
とＥＬ素子１５に分流して電流を流しても良い。たとえ
ば、信号電流が０．２μＡのとき、プログラム電流を
２．２μＡとして、トランジスタ１１ａには２．２μＡ
を流す。この電流のうち、信号電流０．２μＡをＥＬ素
子１５に流して、２μＡをダミーのＥＬ素子に流すなど
の方式が例示される。
【０２９８】以上のように構成することにより、ソース
信号線１８に流す電流をＮ倍に増加させることにより、
駆動トランジスタ１１ａにＮ倍の電流が流れるようにプ
ログラムすることができ、かつ、電流ＥＬ素子１５に
は、Ｎ倍よりは十分小さい電流をながることができるこ
とになる。以上の方法では、図５に図示するように、非
点灯領域５２を設けることなく、全表示領域５０を画像
表示領域５３とすることができる。
【０２９９】図１３（ａ）は表示画像５０への書き込み
状態を図示している。図１３（ａ）において、５１ａは
書き込み画素行である。ソースドライバＩＣ１４から各
ソース信号線１８にプログラム電流が供給される。な
お、図１３などでは１Ｈ期間に書き込む画素行は１行で
ある。しかし、何ら１Ｈに限定するのものではなく、
０．５Ｈ期間でも、２Ｈ期間でもよい。また、ソース信
号線１８にプログラム電流を書き込むとしたが、本発明
は電流プログラム方式に限定するものではなく、ソース
信号線１８に書き込まれるのは電圧である電圧プログラ
ム方式でもよい。
【０３００】図１３（ａ）において、ゲート信号線１７
ａが選択されるとソース信号線１８に流れる電流がトラ
ンジスタ１１ａにプログラムされる。この時、ゲート信
号線１７ｂはオフ電圧が印加されＥＬ素子１５には電流
が流れない。これは、ＥＬ素子１５側にトランジスタ１
１ｄがオン状態であると、ソース信号線１８からＥＬ素
子１５の容量成分が見え、この容量に影響されてコンデ
ンサ１９に十分に正確な電流プログラムができなくなる
ためである。したがって、図１の構成を例にすれば、図
１３（ｂ）で示すように電流を書き込まれている画素行
は非点灯領域５２となる。
【０３０１】今、Ｎ（ここでは、先に述べたようにＮ＝
１０とする）倍の電流でプログラムしたとすれば、画面
の輝度は１０倍になる。したがって、表示領域５０の９
０％の範囲を非点灯領域５２とすればよい。したがっ
て、画像表示領域の水平走査線がＱＣＩＦの２２０本
（Ｓ＝２２０）とすれば、２２本と表示領域５３とし、
２２０−２２＝１９８本を非表示領域５２とすればよ
い。一般的に述べれば、水平走査線（画素行数）をＳと
すれば、Ｓ／Ｎの領域を表示領域５３とし、この表示領
域５３をＮ倍の輝度で発光させる。そして、この表示領
域５３を画面の上下方向に走査する。したがって、Ｓ
（Ｎ−１）／Ｎの領域は非点灯領域５２とする。この非
点灯領域は黒表示（非発光）である。また、この非発光
部５２はトランジスタ１１ｄをオフさせることにより実
現する。なお、Ｎ倍の輝度で点灯させるとしたが、当然
のことながら明るさ調整、ガンマ調整によりＮ倍の値と
調整することは言うまでもない。
【０３０２】また、先の実施例で、１０倍の電流でプロ
グラムしたとすれば、画面の輝度は１０倍になり、表示
領域５０の９０％の範囲を非点灯領域５２とすればよい
とした。しかし、これは、ＲＧＢの画素を共通に非点灯
領域５２とすることに限定するものではない。例えば、
Ｒの画素は、１／８を非点灯領域５２とし、Ｇの画素
は、１／６を非点灯領域５２とし、Ｂの画素は、１／１
０を非点灯領域５２と、それぞれの色により変化させて
もよい。また、ＲＧＢの色で個別に非点灯領域５２（あ
るいは点灯領域５３）を調整できるようにしてもよい。
これらを実現するためには、Ｒ、Ｇ、Ｂで個別のゲート
信号線１７ｂが必要になる。しかし、以上のＲＧＢの個
別調整を可能にすることにより、ホワイトバランスを調
整することが可能になり、各階調において色のバランス
調整が容易になる（図４１を参照のこと）。
【０３０３】図１３（ｂ）に図示するように、書き込み
画素行５１ａを含む画素行が非点灯領域５２とし、書き
込み画素行５１ａよりも上画面のＳ／Ｎ（時間的には１
Ｆ／Ｎ）の範囲を表示領域５３とする（書き込み走査が
画面の上から下方向の場合、画面を下から上に走査する
場合は、その逆となる）。画像表示状態は、表示領域５
３が帯状になって、画面の上から下に移動する。
【０３０４】図１３の表示では、１つの表示領域５３が
画面の上から下方向に移動する。フレームレートが低い
と、表示領域５３が移動するのが視覚的に認識される。
特に、まぶたを閉じた時、あるいは顔を上下に移動させ
た時などに認識されやすくなる。
【０３０５】この課題に対しては、図１６に図示するよ
うに、表示領域５３を複数に分割するとよい。この分割
された総和がＳ（Ｎ−１）／Ｎの面積となれば、図１３
の明るさと同等になる。なお、分割された表示領域５３
は等しく（等分に）する必要はない。また、分割された
非表示領域５２も等しくする必要はない。
【０３０６】以上のように、表示領域５３を複数に分割
することにより画面のちらつきは減少する。したがっ
て、フリッカの発生はなく、良好な画像表示を実現でき
る。なお、分割はもっと細かくしてもよい。しかし、分
割すればするほど動画表示性能は低下する。
【０３０７】図１７はゲート信号線１７の電圧波形およ
びＥＬの発光輝度を図示している。図１７で明らかなよ
うに、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／
Ｎ）を複数に分割（分割数Ｋ）している。つまり、Ｖｇ
ｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施す
る。このように制御すれば、フリッカの発生を抑制で
き、低フレームレートの画像表示を実現できる。また、
この画像の分割数も可変できるように構成することが好
ましい。たとえば、ユーザーが明るさ調整スイッチを押
すことにより、あるいは明るさ調整ボリウムを回すこと
により、この変化を検出してＫの値を変更してもよい。
また、ユーザーが輝度を調整するように構成してもよ
い。表示する画像の内容、データにより手動で、あるい
は自動的に変化させるように構成してもよい。
【０３０８】なお、図１７などにおいて、ゲート信号線
１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割
（分割数Ｋ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）
の期間をＫ回実施するとしたがこれ限定するものではな
い。１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施して
もよい。つまり、本発明は、ＥＬ素子１５に流す期間
（時間）を制御することにより画像５０を表示するもの
である。したがって、１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ
≠Ｋ）回実施することは本発明の技術的思想に含まれ
る。また、Ｌの値を変化させることにより、画像５０の
輝度をデジタル的に変更することができる。たとえば、
Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化
となる。また、画像の表示領域５３を分割する時、ゲー
ト信号線１７ｂをＶｇｌにする期間は同一期間に限定す
るものではない。
【０３０９】以上の実施例は、ＥＬ素子１５に流れる電
流を遮断し、また、ＥＬ素子に流れる電流を接続するこ
とにより、表示画面５０をオンオフ（点灯、非点灯）す
るものであった。つまり、コンデンサ１９に保持された
電荷によりトランジスタ１１ａに複数回、略同一電流を
流すものである。本発明はこれに限定するものではな
い。たとえば、コンデンサ１９に保持された電荷を充放
電させることにより、表示画面５０をオンオフ（点灯、
非点灯）する方式でもよい。
【０３１０】図１８は図１６の画像表示状態を実現する
ための、ゲート信号線１７に印加する電圧波形である。
図１８と図１５の差異は、ゲート信号線１７ｂの動作で
ある。ゲート信号線１７ｂは画面を分割する個数に対応
して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作
する。他の点は図１５と同一であるので説明を省略す
る。
【０３１１】ＥＬ表示装置では黒表示は完全に非点灯で
あるから、液晶表示パネルを間欠表示した場合のよう
に、コントラスト低下もない。また、図１の構成におい
ては、トランジスタ１１ｄをオンオフ操作するだけで、
図３８の構成においては、トランジスタ素子１１ｅをオ
ンオフ操作するだけで、間欠表示を実現することができ
る。これは、コンデンサ１９に画像データがメモリ（ア
ナログ値であるから階調数は無限大）されているためで
ある。つまり、各画素１６に、画像データは１Ｆの期間
中は保持されている。この保持されている画像データに
相当する電流をＥＬ素子１５に流すか否かをトランジス
タ１１ｄ、１１ｅの制御により実現しているのである。
【０３１２】コンデンサ１９の端子電圧を維持すること
は重要である。１フィールド（フレーム）期間でコンデ
ンサ１９の端子電圧が変化（充放電）すると、画面輝度
が変化し、フレームレートが低下した時にちらつき（フ
リッカなど）が発生するからである。トランジスタ１１
ａが１フレーム（１フィールド）期間でＥＬ素子１５に
流す電流は、少なくとも６５％以下に低下しないように
する必要がある。この６５％とは、画素１６に書き込
み、ＥＬ素子１５に流す電流の最初が１００％とした
時、次のフレーム（フィールド）で前記画素１６に書き
込む直前のＥＬ素子１５に流す電流が６５％以上とする
ことである。
【０３１３】図１の画素構成では、間欠表示を実現する
場合としない場合では、１画素を構成するトランジスタ
１１の個数に変化はない。つまり、画素構成はそのまま
で、ソース信号線１８の寄生容量の影響と除去し、良好
な電流プログラムを実現している。その上、ＣＲＴに近
い動画表示を実現しているのである。
【０３１４】また、ゲートドライバ回路１２の動作クロ
ックはソースドライバ回路１４の動作クロックに比較し
て十分に遅いため、回路のメインクロックが高くなると
いうことはない。また、Ｎの値の変更も容易である。
【０３１５】なお、画像表示方向（画像書き込み方向）
は、１フィールド（１フレーム）目では画面の上から下
方向とし、つぎの第２フィールド（フレーム）目では画
面の下から上方向としてもよい。つまり、上から下方向
と、下から上方向とを交互にくりかえす。
【０３１６】さらに、１フィールド（１フレーム）目で
は画面の上から下方向とし、いったん、全画面を黒表示
（非表示）とした後、つぎの第２フィールド（フレー
ム）目では画面の下から上方向としてもよい。また、い
ったん、全画面を黒表示（非表示）としてもよい。
【０３１７】なお、以上の駆動方法の説明では、画面の
書き込み方法を画面の上から下あるいは下から上とした
が、これに限定するものではない。画面の書き込み方向
は絶えず、画面の上から下あるいは下から上と固定し、
非表示領域５２の動作方向を１フィールド目では画面の
上から下方向とし、つぎの第２フィールド目では画面の
下から上方向としてもよい。以上の事項は他の本発明の
実施例でも同様である。非表示領域５２は完全に非点灯
状態である必要はない。微弱な発光あるいはうっすらと
した画像表示があっても実用上は問題ない。つまり、画
像表示領域５３よりも表示輝度が低い領域と解釈するべ
きである。また、非表示領域５２とは、Ｒ、Ｇ、Ｂ画像
表示のうち、１色または２色のみが非表示状態という場
合も含まれる。
【０３１８】基本的には表示領域５３の輝度（明るさ）
が所定値に維持される場合、表示領域５３の面積が広く
なるほど、画面５０の輝度は高くなる。たとえば、表示
領域５３の輝度が１００（ｎｔ）の場合、表示領域５３
が全画面５０に占める割合が１０％から２０％にすれ
ば、画面の輝度は２倍となる。したがって、全画面５０
に占める表示領域５３の面積を変化させることにより、
画面の表示輝度を変化することができる。
【０３１９】表示領域５３の面積はシフトレジスタ６１
へのデータパルス（ＳＴ２）を制御することにより、任
意に設定できる。また、データパルスの入力タイミン
グ、周期を変化させることにより、図１６の表示状態と
図１３の表示状態とを切り替えることができる。１Ｆ周
期でのデータパルス数を多くすれば、画面５０は明るく
なり、少なくすれば、画面５０は暗くなる。また、連続
してデータパルスを印加すれば図１３の表示状態とな
り、間欠にデータパルスを入力すれば図１６の表示状態
となる。
【０３２０】図１９（ａ）は図１３のように表示領域５
３が連続している場合の明るさ調整方式である。図１９
（ａ１）の画面５０の表示輝度が最も明るい。図１９
（ａ２）の画面５０の表示輝度が次に明るく、図１９
（ａ３）の画面５０の表示輝度が最も暗い。図１９（ａ
１）から図１９（ａ３）への変化（あるいはその逆）
は、先にも記載したようにゲートドライバ回路１２のシ
フトレジスタ回路６１などの制御により、容易に実現で
きる。この際、図１のＶｄｄ電圧は変化させる必要がな
い。つまり、電源電圧を変化させずに表示画面５０の輝
度変化を実施できる。また、図１９（ａ１）から図１９
（ａ３）への変化の際、画面のガンマ特性は全く変化し
ない。したがって、画面５０の輝度によらず、表示画像
のコントラスト、階調特性が維持される。これは本発明
の効果のある特徴である。従来の画面の輝度調整では、
画面５０の輝度が低い時は、階調性能が低下する。つま
り、高輝度表示の時は６４階調表示を実現できても、低
輝度表示の時は、半分以下の階調数しか表示できない場
合がほとんどである。これに比較して、本発明の駆動方
法では、画面の表示輝度に依存せず、最高の６４階調表
示を実現できる。
【０３２１】図１９（ｂ）は図１６のように表示領域５
３が分散している場合の明るさ調整方式である。図１９
（ｂ１）の画面５０の表示輝度が最も明るい。図１９
（ｂ２）の画面５０の表示輝度が次に明るく、図１９
（ｂ３）の画面５０の表示輝度が最も暗い。図１９（ｂ
１）から図１９（ｂ３）への変化（あるいはその逆）
は、先にも記載したようにゲートドライバ回路１２のシ
フトレジスタ回路６１などの制御により、容易に実現で
きる。図１９（ｂ）のように表示領域５３を分散させれ
ば、低フレームレートでもフリッカが発生しない。
【０３２２】さらに低フレームレートでも、フリッカが
発生しないようにするには、図１９（ｃ）のように表示
領域５３を細かく分散させればよい。しかし、動画の表
示性能は低下する。したがって、動画を表示するには、
図１９（ａ）の駆動方法が適している。静止画を表示
し、低消費電力化を要望する時は、図１９（ｃ）の駆動
方法が適している。図１９（ａ）から図１９（ｃ）の駆
動方法の切り替えも、シフトレジスタ６１の制御により
容易に実現できる。
【０３２３】図２０はソース信号線１８に流れる電流を
増大させる他の実施例の説明図である。基本的に複数の
画素行を同時に選択し、複数の画素行をあわせた電流で
ソース信号線１８の寄生容量などを充放電し電流書き込
み不足を大幅に改善する方式である。ただし、複数の画
素行を同時に選択するため、１画素あたりの駆動する電
流を減少させることができる。したがって、ＥＬ素子１
５に流れる電流を減少させることができる。ここで、説
明を容易にするため、一例として、Ｎ＝１０として説明
する（ソース信号線１８に流す電流を１０倍にする）。
図２０で説明する本発明は、画素行は同時にＫ画素行を
選択する。ソースドライバＩＣ１４からは所定電流のＮ
倍電流をソース信号線１８に印加する。各画素にはＥＬ
素子１５に流す電流のＮ／Ｋ倍の電流がプログラムされ
る。ＥＬ素子１５を所定発光輝度とするために、ＥＬ素
子１５に流れる時間を１フレーム（１フィールド）のＫ
／Ｎ時間にする。このように駆動することにより、ソー
ス信号線１８の寄生容量を十分に充放電でき、良好な解
像度を所定の発光輝度を得ることができる。
【０３２４】つまり、１フレーム（１フィールド）のＫ
／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の
期間（１Ｆ（Ｎ−１）Ｋ／Ｎ）は電流を流さない。この
表示状態では１Ｆごとに画像データ表示、黒表示（非点
灯）が繰り返し表示される。つまり、画像データ表示状
態が時間的に飛び飛び表示（間欠表示）状態となる。し
たがって、画像の輪郭ぼけがなくなり良好な動画表示を
実現できる。また、ソース信号線１８にはＮ倍の電流で
駆動するため、寄生容量の影響をうけず、高精細表示パ
ネルにも対応できる。
【０３２５】図２１は、図２０の駆動方法を実現するた
めの駆動波形の説明図である。信号波形はオフ電圧をＶ
ｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）
としている。各信号線の添え字は画素行の番号（（１）
（２）（３）など）を記載している。なお、行数はＱＣ
ＩＦ表示パネルの場合は２２０本であり、ＶＧＡパネル
では４８０本である。
【０３２６】図２１において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
トランジスタ１１ａからソースドライバ１４に向かって
ソース信号線１８にプログラム電流が流れる。ここでは
説明を容易にするため、まず、書き込み画素行５１ａが
画素行（１）番目であるとして説明する。
【０３２７】また、ソース信号線１８に流れるプログラ
ム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１
０として説明する。もちろん、所定値とは画像を表示す
るデータ電流であるから、白ラスター表示などでない限
り固定値ではない。）である。また、５画素行が同時に
選択（Ｋ＝５）として説明をする。したがって、理想的
には１つの画素のコンデンサ１９には２倍（Ｎ／Ｋ＝１
０／５＝２）に電流がトランジスタ１１ａに流れるよう
にプログラムされる。
【０３２８】書き込み画素行が（１）画素行目である
時、図２１で図示したように、ゲート信号線１７ａは
（１）（２）（３）（４）（５）が選択されている。つ
まり、画素行（１）（２）（３）（４）（５）のスイッ
チングトランジスタ１１ｂ、トランジスタ１１ｃがオン
状態である。また、ゲート信号線１７ｂはゲート信号線
１７ａの逆位相となっている。したがって、画素行
（１）（２）（３）（４）（５）のスイッチングトラン
ジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ
素子１５には電流が流れていない。つまり、非点灯状態
５２である。
【０３２９】理想的には、５画素のトランジスタ１１ａ
が、それぞれＩｗ×２の電流をソース信号線１８に流す
（つまり、ソース信号線１８にはＩｗ×２×Ｎ＝Ｉｗ×
２×５＝Ｉｗ×１０。したがって、本発明のＮ倍パルス
駆動を実施しない場合が所定電流Ｉｗとすると、Ｉｗの
１０倍の電流がソース信号線１８に流れる）。
【０３３０】以上の動作（駆動方法）により、各画素１
６のコンデンサ１９には、２倍の電流がプログラムされ
る。ここでは、理解を容易にするため、各トランジスタ
１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明
をする。
【０３３１】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動トランジスタ１１ａが動作
する。つまり、１画素あたり、１０／５＝２倍の電流が
トランジスタ１１ａに流れる。ソース信号線１８には、
５つのトランジスタ１１ａのプログラム電流を加えた電
流が流れる。たとえば、書き込み画素行５１ａに、本
来、書き込む電流Ｉｗとし、ソース信号線１８には、Ｉ
ｗ×１０の電流を流す。書き込み画素行（１）より以降
に画像データを書き込む書き込み画素行５１ｂソース信
号線１８への電流量を増加させるため、補助的に用いる
画素行である。しかし、書き込み画素行５１ｂは後に正
規の画像データが書き込まれるので問題がない。
【０３３２】したがって、４画素行５１ｂにおいて、１
Ｈ期間の間は５１ａと同一表示である。そのため、書き
込み画素行５１ａと電流を増加させるために選択した画
素行５１ｂとを少なくとも非表示状態５２とするのであ
る。ただし、図３８のようなカレントミラーの画素構
成、その他の電圧プログラム方式の画素構成では、場合
によっては表示状態としてもよい。
【０３３３】次の、１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（６）が選択され（Ｖｇｌ電圧）、選択された
画素行（６）のトランジスタ１１ａからソースドライバ
１４に向かってソース信号線１８にプログラム電流が流
れる。このように動作することにより、画素行（１）に
は正規の画像データが保持される。
【０３３４】次の、１Ｈ後には、ゲート信号線１７ａ
（２）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択された
画素行（７）のトランジスタ１１ａからソースドライバ
１４に向かってソース信号線１８にプログラム電流が流
れる。このように動作することにより、画素行（２）に
は正規の画像データが保持される。以上の動作と１画素
行づつシフトしながら走査することにより１画面が書き
換えられる。
【０３３５】図２０の駆動方法では、各画素には２倍の
電流（電圧）でプログラムを行うため、各画素のＥＬ素
子１５の発光輝度は理想的には２倍となる。したがっ
て、表示画面の輝度は所定値よりも２倍となる。これを
所定の輝度とするためには、図１６に図示するように、
書き込み画素行５１を含み、かつ表示領域５０の１／２
の範囲を非表示領域５２とすればよい。
【０３３６】図１３と同様に、図２０のように１つの表
示領域５３が画面の上から下方向に移動すると、フレー
ムレートが低いと、表示領域５３が移動するのが視覚的
に認識される。特に、まぶたを閉じた時、あるいは顔を
上下に移動させた時などに認識されやすくなる。
【０３３７】この課題に対しては、図２２に図示するよ
うに、表示領域５３を複数に分割するとよい。分割され
た非表示領域５２を加えた部分がＳ（Ｎ−１）／Ｎの面
積となれば、分割しない場合と同一となる。
【０３３８】図２３はゲート信号線１７に印加する電圧
波形である。図２１と図２３との差異は、基本的にはゲ
ート信号線１７ｂの動作である。ゲート信号線１７ｂは
画面を分割する個数に対応して、その個数分だけオンオ
フ（ＶｇｌとＶｇｈ）動作する。他の点は図２１とほぼ
同一あるいは類推できるので説明を省略する。
【０３３９】以上のように、表示領域５３を複数に分割
することにより画面のちらつきは減少する。したがっ
て、フリッカの発生はなく、良好な画像表示を実現でき
る。なお、分割はもっと細かくしてもよい。しかし、分
割すればするほどフリッカは軽減する。特にＥＬ素子１
５の応答性は速いため、５μsec（μ秒）よりも小さい
時間でオンオフしても、表示輝度の低下はない。
【０３４０】本発明の駆動方法において、ＥＬ素子１５
のオンオフは、ゲート信号線１７ｂに印加する信号のオ
ンオフで制御できる。そのため、クロック周波数はＫＨ
ｚオーダーの低周波数で制御が可能である。また、黒画
面挿入（非表示領域５２挿入）を実現するのには、画像
メモリなどを必要としない。したがって、低コストで本
発明の駆動回路あるいは方法を実現できる。
【０３４１】図２４は同時に選択する画素行が２画素行
の場合である。検討した結果によると、低温ポリシリコ
ン技術で形成した表示パネルでは、２画素行を同時に選
択する方法は表示均一性が実用的であった。これは、隣
接した画素の駆動用トランジスタ１１ａの特性が極めて
一致しているためと推定される。また、レーザーアニー
ルする際に、ストライプ状のレーザーの照射方向はソー
ス信号線１８と平行に照射することで良好な結果が得ら
れた。
【０３４２】これは同一時間にアニールされる範囲の半
導体膜は特性が均一であるためである。つまり、ストラ
イプ状のレーザー照射範囲内では半導体膜が均一に作製
され、この半導体膜を利用したＴＦＴのＶｔ、モビリテ
ィがほぼ等しくなるためである。したがって、ソース信
号線１８の形成方向に平行にストライプ状のレーザーシ
ョットを照射し、この照射位置を移動させることによ
り、ソース信号線１８に沿った画素（画素列、画面の上
下方向の画素）の特性はほぼ等しく作製される。したが
って、複数の画素行を同時にオンさせて電流プログラム
を行った時、プログラム電流は、同時に選択されて複数
の画素にはプログラム電流を選択された画素数で割った
電流が、ほぼ同一に電流プログラムされる。したがっ
て、目標値に近い電流プログラムを実施でき、均一表示
を実現できる。したがって、レーザーショット方向と図
２４などで説明する駆動方式とは相乗効果がある。
【０３４３】以上のように、レーザーショットの方向を
ソース信号線１８の形成方向と略一致させることによ
り、画素の上下方向のＴＦＴ１１ａの特性がほぼ同一に
なり、良好な電流プログラムを実施することができる
（画素の左右方向のＴＦＴ１１ａの特性が一致していな
くとも）。以上の動作は、１Ｈ（１水平走査期間）に同
期して、１画素行あるいは複数画素行づつ選択画素行位
置をずらせて実施する。なお、本発明は、レーザーショ
ットの方向をソース信号線１８と平行にするとしたが、
平行でなくともよい。ソース信号線１８に対して斜め方
向にレーザーショットを照射しても１つのソース信号線
１８に沿った画素の上下方向に形成されたＴＦＴ１１ａ
の特性はほぼ一致して形成されるからある。したがっ
て、ソース信号線に平行にレーザーショットを照射する
というの意味はソース信号線１８の沿った任意の画素の
上または下に隣接した画素を、１つのレーザー照射範囲
に入るように形成するということである。また、ソース
信号線１８とは一般的には、映像信号となるプログラム
電流あるいは電圧を伝達する配線である。
【０３４４】なお、本発明の実施例では１Ｈごとに、書
き込み画素行位置をシフトさせるとしたが、これに限定
するものではなく、２Ｈごとにシフトしてもよく、ま
た、それ以上の画素行づつシフトさせてもよい。また、
任意の時間単位でシフトしてもよい。また、画面位置に
応じて、シフトする時間を変化させてもよい。たとえ
ば、画面の中央部でのシフト時間を短くし、画面の上下
部でシフト時間を長くしてもよい。また、フレームごと
にシフト時間を変化させてもよい。また、連続した複数
画素行を選択することに限定するものではない。例え
ば、１画素行へだてた画素行を選択してもよい。つま
り、第１番目の水平走査期間に第１番目の画素行と第３
番目の画素行を選択し、第２番目の水平走査期間に第２
番目の画素行と第４番目の画素行を選択し、第３番目の
水平走査期間に第３番目の画素行と第５番目の画素行を
選択し、第４番目の水平走査期間に第４番目の画素行と
第６番目の画素行を選択する駆動方法である。もちろ
ん、第１番目の水平走査期間に第１番目の画素行と第３
番目の画素行と第５番目の画素行を選択するという駆動
方法も技術的範疇である。
【０３４５】なお、以上のレーザーショット方向と、複
数本の画素行を同時に選択するという組み合わせは、図
１、図２、図３２の画素構成のみに限定されるものでは
なく、カレントミラーの画素構成である図３８、図４
２、図５０など他の電流駆動方式の画素構成にも適用で
きることはいうまでもない。また、図４３、図５１、図
５４、図６２などの電圧駆動の画素構成にも適用でき
る。つまり、画素上下のＴＦＴの特性が一致しておれ
ば、同一のソース信号線１８に印加した電圧値により良
好に電圧プログラムを実施できるからである。
【０３４６】図２４において、書き込み画素行が（１）
画素行目である時、ゲート信号線１７ａは（１）（２）
が選択されている（図２５を参照のこと）。つまり、画
素行（１）（２）のスイッチングトランジスタ１１ｂ、
トランジスタ１１ｃがオン状態である。また、ゲート信
号線１７ｂはゲート信号線１７ａの逆位相となってい
る。したがって、少なくとも画素行（１）（２）のスイ
ッチングトランジスタ１１ｄがオフ状態であり、対応す
る画素行のＥＬ素子１５には電流が流れていない。つま
り、非点灯状態５２である。なお、図２４では、フリッ
カの発生を低減するため、表示領域５３を５分割してい
る。
【０３４７】理想的には、２画素（行）のトランジスタ
１１ａが、それぞれＩｗ×５（Ｎ＝１０の場合。つま
り、Ｋ＝２であるから、ソース信号線１８に流れる電流
はＩｗ×Ｋ×５＝Ｉｗ×１０となる）の電流をソース信
号線１８に流す。そして、各画素１６のコンデンサ１９
には、５倍の電流がプログラムされる。
【０３４８】同時に選択する画素行が２画素行（Ｋ＝
２）であるから、２つの駆動トランジスタ１１ａが動作
する。つまり、１画素あたり、１０／２＝５倍の電流が
トランジスタ１１ａに流れる。ソース信号線１８には、
２つのトランジスタ１１ａのプログラム電流を加えた電
流が流れる。
【０３４９】たとえば、書き込み画素行５１ａに、本
来、書き込む電流Ｉｄとし、ソース信号線１８には、Ｉ
ｗ×１０の電流を流す。書き込み画素行５１ｂは後に正
規の画像データが書き込まれるので問題がない。画素行
５１ｂは、１Ｈ期間の間は５１ａと同一表示である。そ
のため、書き込み画素行５１ａと電流を増加させるため
に選択した画素行５１ｂとを少なくとも非表示状態５２
とするのである。
【０３５０】次の、１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された
画素行（３）のトランジスタ１１ａからソースドライバ
１４に向かってソース信号線１８にプログラム電流が流
れる。このように動作することにより、画素行（１）に
は正規の画像データが保持される。
【０３５１】次の、１Ｈ後には、ゲート信号線１７ａ
（２）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（４）が選択され（Ｖｇｌ電圧）、選択された
画素行（４）のトランジスタ１１ａからソースドライバ
１４に向かってソース信号線１８にプログラム電流が流
れる。このように動作することにより、画素行（２）に
は正規の画像データが保持される。以上の動作と１画素
行づつシフト（もちろん、複数画素行づつシフトしても
よい。たとえば、擬似インターレース駆動であれば、２
行づつシフトするであろう。また、画像表示の観点か
ら、複数の画素行に同一画像を書き込む場合もあるであ
ろう）しながら走査することにより１画面が書き換えら
れる。
【０３５２】図１６と同様であるが、図２４の駆動方法
では、各画素には５倍の電流（電圧）でプログラムを行
うため、各画素のＥＬ素子１５の発光輝度は理想的には
５倍となる。したがって、表示領域５３の輝度は所定値
よりも５倍となる。これを所定の輝度とするためには、
図１６などに図示するように、書き込み画素行５１を含
み、かつ表示画面１の１／５の範囲を非表示領域５２と
すればよい。
【０３５３】図２７に図示するように、２本の書き込み
画素行５１（５１ａ、５１ｂ）が選択され、画面５０の
上辺から下辺に順次選択されていく（図２６も参照のこ
と。図２６では画素行１６ａと１６ｂが選択されてい
る）。しかし、図２７（ｂ）のように、画面の下辺まで
くると書き込み画素行５１ａは存在するが、５１ｂはな
くなる。つまり、選択する画素行が１本しかなくなる。
そのため、ソース信号線１８に印加された電流は、すべ
て画素行５１ａに書き込まれる。したがって、画素行５
１ａに比較して、２倍の電流が画素にプログラムされて
しまう。
【０３５４】この課題に対して、本発明は、図２７
（ｂ）に図示するように画面５０の下辺にダミー画素行
２８１を形成（配置）している。したがって、選択画素
行が画面５０の下辺まで選択された場合は、画面５０の
最終画素行とダミー画素行２８１が選択される。そのた
め、図２７（ｂ）の書き込み画素行には、規定どおりの
電流が書き込まれる。
【０３５５】図２８は図２７（ｂ）の状態を示してい
る。図２８で明らかのように、選択画素行が画面５０の
下辺の画素１６ｃ行まで選択された場合は、画面５０の
最終画素行２８１が選択される。ダミー画素行２８１は
表示領域５０外に配置する。つまり、ダミー画素行２８
１は点灯しない、あるいは点灯させない、もしくは点灯
しても表示として見えないように構成する。たとえば、
画素電極とＴＦＴ１１とのコンタクトホールをなくすと
か、ダミー画素行にはＥＬ膜を形成しないとかである。
【０３５６】図２７では、画面５０の下辺にダミー画素
（行）２８１を設ける（形成する、配置する）とした
が、これに限定するものではない。たとえば、図２９
（ａ）に図示するように、画面の下辺から上辺に走査す
る（上下逆転走査）する場合は、図２９（ｂ）に図示す
るように画面５０の上辺にもダミー画素行２８１を形成
すべきである（図１５７（ａ）を参照のこと）。つま
り、画面５０の上辺を下辺のそれぞれにダミー画素行２
８１を形成（配置）する。以上のように構成することに
より、画面の上下反転走査にも対応できるようになる。
以上の実施例は、２画素行を同時選択する場合であっ
た。
【０３５７】本発明はこれに限定するものではなく、た
とえば、５画素行を同時選択する方式（図２３を参照の
こと）でもよい。つまり、５画素行同時駆動の場合は、
ダミー画素行２８１は４行分形成すればよい。本発明の
ダミー画素行構成あるいはダミー画素行駆動は、少なく
とも１つ以上のダミー画素行を用いる方式である。もち
ろん、ダミー画素行駆動方法とＮ倍パルス駆動とを組み
合わせて用いることが好ましい。この構成を図１５７に
図示する。図１５７（ａ）はダミー画素行２８１を画面
５０の上下に１画素行を配置した構成である。同様に、
図１５７（ｂ）は画面５０の上下に２画素行を配置した
構成である。図１５７（ｂ）は３画素行同時選択まで実
施することができる。また、図１５７（ｃ）は画面５０
の上下に３画素行を配置した構成である。図１５７
（ｃ）は４画素行同時選択まで実施することができる
（２画素行同時選択、３画素行同時選択、４画素行同時
選択も実施できる）。図１５７（ｄ）は画面５０の上下
に４画素行を配置した構成である。
【０３５８】以上のようにダミー画素行２８１は同時選
択する画素行５１の本数Ｄより１を引いたが素数（つま
り、ダミー画素行の形成本数はＤ−１）形成すればよ
い。画像を上下反転する場合は、画面５０の上下にダミ
ー画素行を配置し、上下反転しない場合（１方向のみ）
の場合は、上下の一方にダミー画素行を（Ｄ−１）形成
すればよい。
【０３５９】また、図２８、図１５７などで図示して説
明したダミー画素行２８１を形成し、隣接した複数画素
行（必ずしも隣接した複数画素行を選択することに限定
をするものではない）を同時に選択する駆動方式を実施
する場合は、図７で説明したレーザーアニール方式を採
用することが好ましい。図７のレーザーアニール方式
は、ソース信号線１８と平行にレーザー照射スポット７
２領域を走査する。図７の製造方法を実施することによ
り、隣接した画素行のＴＦＴ特性（Ｖｔ、Ｓ値など）が
ほぼ等しくなる。そのため、図２８の駆動方式により複
数画素行を同時に選択してもプログラム電流Ｉｗが、複
数画素行に平均して印加されるので精度のよい電流書き
込みを実現できる。
【０３６０】ダミー画素行２８１は画像表示を行う必要
はない。したがって、基本的には画素電極１０５を形成
する必要はない。ダミー画素行２８１が必要な時は、プ
ログラム電流Ｉｗの書き込み時だけであるからである。
したがって、図１の画素構成では、駆動用ＴＦＴ１１
ａ、ＴＦＴ１１ｂ、ＴＦＴ１１ｃが必要であり、ＴＦＴ
１１ｄ、ＥＬ素子１５などは不要である。また、図３８
のカレントミラーの画素構成であれば、ＴＦＴ１１ａ、
ＴＦＴ１１ｃ、ＴＦＴ１１ｄは必要であるが、ＴＦＴ１
１ｂ、ＴＦＴ１１ｅ、ＥＬ素子１５などは不要である。
つまり、電流プログラム方式の画素構成において、画素
行選択時にプログラム電流Ｉｗを流す経路を形成するＴ
ＦＴなどがあればよい。
【０３６１】ダミー画素行２８１を多く形成すると、ダ
ミー画素行２８１の形成スペースの確保も問題となる。
したがって、ダミー画素行２８１は極力小さく形成する
必要がある。本発明では図１５６に図示するように、ダ
ミー画素行２８１には画素電極１０５およびＥＬ素子１
５を形成せず、プログラム電流Ｉｗを流す経路に必要な
ＴＦＴを形成し、ダミー画素行２８１に配置している。
なお、図１５６はダミー画素行２８１が５画素行の場合
の実施例である。
【０３６２】画素トランジスタ形成領域１５６１は、画
素を駆動するトランジスタの形成領域である。図１の画
素構成では、プログラム電流Ｉｗの経路を発生させるに
は、ＴＦＴ１１ｄでは必要がない。しかし、画像表示を
行う画素のＴＦＴレイアウトパターンとダミー画素行２
８１のレイアウトパターンとを異ならせるとレーザーア
ニールの条件あるいはＴＦＴ形成時のエッチング条件ず
れにより、画素１６のＴＦＴ特性とダミー画素２８１の
ＴＦＴ特性とがずれる場合がある。この課題の発生をな
くするため、本発明では、ダミー画素２８１のレイアウ
トパターンは画素１６のレイアウトパターンから画素電
極１０５を除去した構成を採用している。以上のよう
に、ダミー画素２８１のＴＦＴ構成などは、画素１６の
ＴＦＴ構成と同一あるいは類似となるようにすることが
好ましい。少なくとも、各ＴＦＴのＷＬは略同一にし、
チャンネルの形成方向も同一にすることが好ましい。さ
らに好ましくは、コンデンサ１９も形成しておくことが
良い。また、プログラム電流Ｉｗの経路に必要でないＴ
ＦＴ１１ｄなどのパターンも残しておくことがよい。さ
らには、ＴＦＴ上の画素電極１０５も形成しておくこと
が好ましい。この場合は、ＴＦＴ１１ｄのドレイン端子
と画素電極１０５を接続するコンタクトホールは形成し
ない。
【０３６３】本発明では、ダミー画素２８１は画素１６
から画素電極１０５を削除している（ＥＬ素子１５の形
成が必要でないからである）。正確には、ＴＦＴ上の画
素電極１０５は残しており、画素開口部（ＥＬ素子１５
から放射された光が出射される部分）を削除している。
画素開口部をなくすことにより図１５６に図示するよう
にダミー画素行２８１の形成領域を小さくすることがで
きる。
【０３６４】複数本の画素行を同時に選択する駆動方法
では、同時に選択する画素行数が増加するほど、トラン
ジスタ１１ａの特性バラツキを吸収することが困難にな
る。しかし、選択本数が低下すると、１画素にプログラ
ムする電流が大きくなり、ＥＬ素子１５に大きな電流を
流すことになる。ＥＬ素子１５に流す電流が大きいとＥ
Ｌ素子１５が劣化しやすくなる。
【０３６５】図３０はこの課題を解決するものである。
図３０の基本概念は、１／２Ｈ（水平走査期間の１／
２）は、図２２、図２９で説明したように、複数の画素
行を同時に選択する方法である。その後の１／２Ｈ（水
平走査期間の１／２）は図５、図１３などで説明したよ
うに、１画素行を選択する方法を組み合わせたものであ
る。このようにくみあわせることにより、トランジスタ
１１ａの特性バラツキを吸収しより、高速にかつ面内均
一性を良好にすることができる。
【０３６６】図３０において、説明を容易にするため、
第１の期間では５画素行を同時に選択し、第２の期間で
は１画素行を選択するとして説明をする。まず、第１の
期間（前半の１／２Ｈ）では、図３０（ａ１）に図示す
るように、５画素行を同時に選択をする。この動作は図
２２を用いて説明したので省略する。一例としてソース
信号線１８に流す電流は所定値の２５倍とする。したが
って、各画素１６のトランジスタ１１ａ（図１の画素構
成の場合）には５倍の電流（２５／５画素行＝５）がプ
ログラムされる。２５倍の電流であるから、ソース信号
線１８などに発生する寄生容量は極めて短期間に充放電
される。したがって、ソース信号線１８の電位は、短時
間で目標の電位となり、各画素１６のコンデンサ１９の
端子電圧も５倍電流を流すようにプログラムされる。こ
の２５倍電流の印加時間は前半の１／２Ｈ（１水平走査
期間の１／２）とする。
【０３６７】当然のことながら、書き込み画素行の５画
素行は同一画像データが書き込まれるから、表示しない
ように５画素行のトランジスタ１１ｄはオフ状態とされ
る。したがって、表示状態は図３０（ａ２）となる。
【０３６８】次の後半の１／２Ｈ期間は、１画素行を選
択し、電流（電圧）プログラムを行う。この状態を図３
０（ｂ１）に図示している。書き込み画素行５１ａは先
と同様に５倍の電流を流すように電流（電圧）プログラ
ムされる。図３０（ａ１）と図３０（ｂ１）とで各画素
に流す電流を同一にするのは、プログラムされたコンデ
ンサ１９の端子電圧の変化を小さくして、より高速に目
標の電流を流せるようにするためである。
【０３６９】つまり、図３０（ａ１）で、複数の画素に
電流を流し、高速に概略の電流が流れる値まで近づけ
る。この第１の段階では、複数のトランジスタ１１ａで
プログラムしているため、目標値に対してトランジスタ
のバラツキによる誤差が発生している。次の第２の段階
で、データを書き込みかつ保持する画素行のみを選択し
て、概略の目標値から、所定の目標値まで完全なプログ
ラムを行うのである。
【０３７０】なお、非点灯領域５２を画面の上から下方
向に走査し、また、書き込み画素行５１ａも画面の上か
ら下方向に走査することは図１３などの実施例と同様で
あるので説明を省略する。
【０３７１】図３１は図３０の駆動方法を実現するため
の駆動波形である。図３１でわかるように、１Ｈ（１水
平走査期間）は２つのフェーズで構成されている。この
２つのフェーズはＩＳＥＬ信号で切り替える。ＩＳＥＬ
信号は図３１に図示している。
【０３７２】まず、ＩＳＥＬ信号について説明をしてお
く。図３０を実施するドライバ回路１４は、電流出力回
路Ａと電流出力回路Ｂとを具備している。それぞれの電
流出力回路は、８ビットの階調データをＤＡ変換するＤ
Ａ回路とオペンアンプなどから構成される。図３０の実
施例では、電流出力回路Ａは２５倍の電流を出力するよ
うに構成されている。一方、電流出力回路Ｂは５倍の電
流を出力するように構成されている。電流出力回路Ａと
電流出力回路Ｂの出力はＩＳＥＬ信号により電流出力部
に形成（配置）されたスイッチ回路が制御され、ソース
信号線１８に印加される。この電流出力回路は各ソース
信号線に配置されている。
【０３７３】ＩＳＥＬ信号は、Ｌレベルの時、２５倍電
流を出力する電流出力回路Ａが選択されてソース信号線
１８からの電流をソースドライバＩＣ１４が吸収する
（より適切には、ソースドライバ回路１４内に形成され
た電流出力回路Ａが吸収する）。２５倍、５倍などの電
流出力回路電流の大きさ調整は容易である。複数の抵抗
とアナログスイッチで容易に構成できるからである。
【０３７４】図３０に示すように書き込み画素行が
（１）画素行目である時（図３０の１Ｈの欄を参照）、
ゲート信号線１７ａは（１）（２）（３）（４）（５）
が選択されている（図１の画素構成の場合）。つまり、
画素行（１）（２）（３）（４）（５）のスイッチング
トランジスタ１１ｂ、トランジスタ１１ｃがオン状態で
ある。また、ＩＳＥＬがＬレベルであるから、２５倍電
流を出力する電流出力回路Ａが選択され、ソース信号線
１８と接続されている。また、ゲート信号線１７ｂに
は、オフ電圧（Ｖｇｈ）が印加されている。したがっ
て、画素行（１）（２）（３）（４）（５）のスイッチ
ングトランジスタ１１ｄがオフ状態であり、対応する画
素行のＥＬ素子１５には電流が流れていない。つまり、
非点灯状態５２である。
【０３７５】理想的には、５画素のトランジスタ１１ａ
が、それぞれＩｗ×２の電流をソース信号線１８に流
す。そして、各画素１６のコンデンサ１９には、５倍の
電流がプログラムされる。ここでは、理解を容易にする
ため、各トランジスタ１１ａは特性（Ｖｔ、Ｓ値）が一
致しているとして説明をする。
【０３７６】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動トランジスタ１１ａが動作
する。つまり、１画素あたり、２５／５＝５倍の電流が
トランジスタ１１ａに流れる。ソース信号線１８には、
５つのトランジスタ１１ａのプログラム電流を加えた電
流が流れる。たとえば、書き込み画素行５１ａに、従来
の駆動方法で画素に書き込む電流Ｉｗとする時、ソース
信号線１８には、Ｉｗ×２５の電流を流す。書き込み画
素行（１）より以降に画像データを書き込む書き込み画
素行５１ｂソース信号線１８への電流量を増加させるた
め、補助的に用いる画素行である。しかし、書き込み画
素行５１ｂは後に正規の画像データが書き込まれるので
問題がない。
【０３７７】したがって、画素行５１ｂは、１Ｈ期間の
間は５１ａと同一表示である。そのため、書き込み画素
行５１ａと電流を増加させるために選択した画素行５１
ｂとを少なくとも非表示状態５２とするのである。
【０３７８】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行５１ａのみを選択する。つまり、
（１）画素行目のみを選択する。図３１で明らかなよう
に、ゲート信号線１７ａ（１）のみが、オン電圧（Ｖｇ
ｌ）が印加され、ゲート信号線１７ａ（２）（３）
（４）（５）はオフ（Ｖｇｈ）が印加されている。した
がって、画素行（１）のトランジスタ１１ａは動作状態
（ソース信号線１８に電流を供給している状態）である
が、画素行（２）（３）（４）（５）のスイッチングト
ランジスタ１１ｂ、トランジスタ１１ｃがオフ状態であ
る。つまり、非選択状態である。また、ＩＳＥＬがＨレ
ベルであるから、５倍電流を出力する電流出力回路Ｂが
選択され、この電流出力回路Ｂとソース信号線１８とが
接続されている。また、ゲート信号線１７ｂの状態は先
の１／２Ｈの状態と変化がなく、オフ電圧（Ｖｇｈ）が
印加されている。したがって、画素行（１）（２）
（３）（４）（５）のスイッチングトランジスタ１１ｄ
がオフ状態であり、対応する画素行のＥＬ素子１５には
電流が流れていない。つまり、非点灯状態５２である。
【０３７９】以上のことから、画素行（１）のトランジ
スタ１１ａが、それぞれＩｗ×５の電流をソース信号線
１８に流す。そして、各画素行（１）のコンデンサ１９
には、５倍の電流がプログラムされる。
【０３８０】次の水平走査期間では１画素行、書き込み
画素行がシフトする。つまり、今度は書き込み画素行が
（２）である。最初の１／２Ｈの期間では、図３１に示
すように書き込み画素行が（２）画素行目である時、ゲ
ート信号線１７ａは（２）（３）（４）（５）（６）が
選択されている。つまり、画素行（２）（３）（４）
（５）（６）のスイッチングトランジスタ１１ｂ、トラ
ンジスタ１１ｃがオン状態である。また、ＩＳＥＬがＬ
レベルであるから、２５倍電流を出力する電流出力回路
Ａが選択され、ソース信号線１８と接続されている。ま
た、ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が印
加されている。したがって、画素行（２）（３）（４）
（５）（６）のスイッチングトランジスタ１１ｄがオフ
状態であり、対応する画素行のＥＬ素子１５には電流が
流れていない。つまり、非点灯状態５２である。一方、
画素行（１）のゲート信号線１７ｂ（１）はＶｇｌ電圧
が印加されているから、トランジスタ１１ｄはオン状態
であり、画素行（１）のＥＬ素子１５は点灯する。
【０３８１】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動トランジスタ１１ａが動作
する。つまり、１画素あたり、２５／５＝５倍の電流が
トランジスタ１１ａに流れる。ソース信号線１８には、
５つのトランジスタ１１ａのプログラム電流を加えた電
流が流れる。
【０３８２】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行５１ａのみを選択する。つまり、
（２）画素行目のみを選択する。図３１で明らかなよう
に、ゲート信号線１７ａ（２）のみが、オン電圧（Ｖｇ
ｌ）が印加され、ゲート信号線１７ａ（３）（４）
（５）（６）はオフ（Ｖｇｈ）が印加されている。した
がって、画素行（１）（２）のトランジスタ１１ａは動
作状態（画素行（１）はＥＬ素子１５に電流を流し、画
素行（２）はソース信号線１８に電流を供給している状
態）であるが、画素行（３）（４）（５）（６）のスイ
ッチングトランジスタ１１ｂ、トランジスタ１１ｃがオ
フ状態である。つまり、非選択状態である。また、ＩＳ
ＥＬがＨレベルであるから、５倍電流を出力する電流出
力回路Ｂが選択され、この電流出力回路１２２２ｂとソ
ース信号線１８とが接続されている。また、ゲート信号
線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オ
フ電圧（Ｖｇｈ）が印加されている。したがって、画素
行（２）（３）（４）（５）（６）のスイッチングトラ
ンジスタ１１ｄがオフ状態であり、対応する画素行のＥ
Ｌ素子１５には電流が流れていない。つまり、非点灯状
態５２である。
【０３８３】以上のことから、画素行（２）のトランジ
スタ１１ａが、それぞれＩｗ×５の電流をソース信号線
１８に流す。そして、各画素行（２）のコンデンサ１９
には、５倍の電流がプログラムされる。以上の動作を順
次、実施することにより１画面を表示することができ
る。
【０３８４】図３０で説明した駆動方法は、第１の期間
でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ倍
の電流を流すようにプログラムする。第１の期間後の第
２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）
を選択し、画素にはＮ倍の電流を流すようにプログラム
する方式である。
【０３８５】しかし、他の方策もある。第１の期間でＧ
画素行（Ｇは２以上）を選択し、各画素行の総和電流が
Ｎ倍の電流となるようにプログラムする。第１の期間後
の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以
上）を選択し、選択された画素行の総和の電流（ただ
し、選択画素行が１の時は、１画素行の電流）がＮ倍と
なるようにプログラムする方式である。たとえば、図３
０（ａ１）において、５画素行を同時に選択し、各画素
のトランジスタ１１ａには２倍の電流を流す。したがっ
て、ソース信号線１８には５×２倍＝１０倍の電流が流
れる。次の第２の期間では図３０（ｂ１）において、１
画素行を選択する。この１画素のトランジスタ１１ａに
は１０倍の電流を流す。
【０３８６】なお、図３１において、複数の画素行を同
時に選択する期間を１／２Ｈとし、１画素行を選択する
期間を１／２Ｈとしたがこれに限定するものではない。
複数の画素行を同時に選択する期間を１／４Ｈとし、１
画素行を選択する期間を３／４Ｈとしてもよい。また、
複数の画素行を同時に選択する期間と、１画素行を選択
する期間とを加えた期間は１Ｈとしたがこれに限定する
ものではない。たとえば、２Ｈ期間でも、１．５Ｈ期間
であっても良い。
【０３８７】また、図３０において、５画素行を同時に
選択する期間を１／２Ｈとし、次の第２の期間では２画
素行を同時に選択するとしてもよい。この場合でも実用
上、支障のない画像表示を実現できる。
【０３８８】また、図３０において、５画素行を同時に
選択する第１の期間を１／２Ｈとし、１画素行を選択す
る第２の期間を１／２Ｈとする２段階としたがこれに限
定するものではない。たとえば、第１の段階は、５画素
行を同時に選択し、第２の期間は前記５画素行のうち、
２画素行を選択し、最後に、１画素行を選択する３つの
段階としてもよい。つまり、複数の段階で画素行に画像
データを書き込んでも良い。
【０３８９】以上の本発明のＮ倍パルス駆動方法では、
各画素行で、ゲート信号線１７ｂの波形を同一にし、１
Ｈの間隔でシフトさせて印加していく。このように走査
することにより、ＥＬ素子１５が点灯している時間を１
Ｆ／Ｎに規定しながら、順次、点灯する画素行をシフト
させることができる。このように、各画素行で、ゲート
信号線１７ｂの波形を同一にし、シフトさせていること
を実現することは容易である。図６のシフトレジスタ回
路６１ａ、６１ｂに印加するデータであるＳＴ１、ＳＴ
２を制御すればよいからである。たとえば、入力ＳＴ２
がＬレベルの時、ゲート信号線１７ｂにＶｇｌが出力さ
れ、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂに
Ｖｇｈが出力されるとすれば、シフトレジスタ１７ｂに
印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで入力
し、他の期間はＨレベルにする。この入力されたＳＴ２
を１Ｈに同期したクロックＣＬＫ２でシフトしていくだ
けである。
【０３９０】なお、ＥＬ素子１５をオンオフする周期は
０．５ｍｓｅｃ以上にする必要がある。この周期が短い
と、人間の目の残像特性により完全な黒表示状態となら
ず、画像がぼやけたようになり、あたかも解像度が低下
したようになる。また、データ保持型の表示パネルの表
示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ
以上になると、点滅状態に見える。したがって、ＥＬ素
子のオンオフ周期は０．５μｓｅｃ以上１００ｍｓｅｃ
以下にすべきである。さらに好ましくは、オンオフ周期
を２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さ
らに好ましくは、オンオフ周期を３ｍｓｅｃ以上２０ｍ
ｓｅｃ以下にすべきである。
【０３９１】黒画面１５２の分割数は、１つにすると良
好な動画表示を実現できるが、画面のちらつきが見えや
すくなる。したがって、黒挿入部を複数に分割すること
が好ましい。しかし、分割数をあまりに多くすると動画
ボケが発生する。分割数は１以上８以下とすべきであ
る。さらに好ましくは１以上５以下とすることが好まし
い。
【０３９２】なお、黒画面の分割数は静止画と動画で変
更できるように構成することが好ましい。分割数とは、
Ｎ＝４では、７５％が黒画面であり、２５％が画像表示
である。このとき、７５％の黒表示部を７５％の黒帯状
態で画面の上下方向に走査するのが分割数１である。２
５％の黒画面と２５／３％の表示画面の３ブロックで走
査するのが分割数３である。静止画は分割数を多くす
る。動画は分割数を少なくする。切り替えは入力画像に
応じて自動的（動画検出など）に行っても良く、ユーザ
ーが手動で行ってもよい。また、表示装置の映像などに
入力コンセントに対応して切り替ええするように構成す
ればよい。
【０３９３】たとえば、携帯電話などにおいて、壁紙表
示、入力画面では、分割数を１０以上とする（極端には
１Ｈごとにオンオフしてもよい）。ＮＴＳＣの動画を表
示するときは、分割数を１以上５以下とする。なお、分
割数は３以上の多段階に切り替えできるように構成する
ことが好ましい。たとえば、分割数なし、２、４、８な
どである。
【０３９４】また、全表示画面に対する黒画面の割合
は、全画面の面積を１とした時、０．２以上０．９以下
（Ｎで表示すれば１．２以上９以下）とすることが好ま
しい。また、特に０．２５以上０．６以下（Ｎで表示す
れば１．２５以上６以下）とすることが好ましい。０．
２０以下であると動画表示での改善効果が低い。０．９
以上であると、表示部分の輝度が高くなり、表示部分が
上下に移動することが視覚的に認識されやすくなる。
【０３９５】また、１秒あたりのフレーム数は、１０以
上１００以下（１０Ｈｚ以上１００Ｈｚ以下）が好まし
い。さらには１２以上６５以下（１２Ｈｚ以上６５Ｈｚ
以下）が好ましい。フレーム数が少ないと、画面のちら
つきが目立つようになり、あまりにもフレーム数が多い
と、ドライバ回路１４などからの書き込みが苦しくなり
解像度が劣化する。
【０３９６】いずれにせよ、本発明では、ゲート信号線
１７の制御により画像の明るさを変化させることができ
る。ただし、画像の明るさはソース信号線１８に印加す
る電流（電圧）を変化させて行ってもよいことは言うま
でもない。また、先に説明した（図３３、図３５などを
用いて）ゲート信号線１７の制御と、ソース信号線１８
に印加する電流（電圧）を変化させることを組み合わせ
て行ってもよいことは言うまでもない。
【０３９７】なお、以上の事項は、図３８などの電流プ
ログラムの画素構成、図４３、図５１、図５４などの電
圧プログラムの画素構成でも適用できることは言うまで
もない。図３８では、トランジスタ１１ｄを、図４３で
はトランジスタ１１ｄを、図５１ではトランジスタ１１
ｅをオンオフ制御すればよい。このように、ＥＬ素子１
５に電流を流す配線をオンオフすることにより、本発明
のＮ倍パルス駆動を容易に実現できる。
【０３９８】また、ゲート信号線１７ｂの１Ｆ／Ｎの期
間だけ、Ｖｇｌにする時刻は１Ｆ（１Ｆに限定するもの
ではない。単位期間でよい。）の期間のうち、どの時刻
でもよい。単位時間にうち、所定の期間だけＥＬ素子１
５をオンさせることにより、所定の平均輝度を得るもの
だからである。ただし、電流プログラム期間（１Ｈ）
後、すぐにゲート信号線１７ｂをＶｇｌにしてＥＬ素子
１５を発光させる方がよい。図１のコンデンサ１９の保
持率特性の影響を受けにくくなるからである。
【０３９９】また、この画像の分割数も可変できるよう
に構成することが好ましい。たとえば、ユーザーが明る
さ調整スイッチを押すことにより、あるいは明るさ調整
ボリウムを回すことにより、この変化を検出してＫの値
を変更する。表示する画像の内容、データにより手動
で、あるいは自動的に変化させるように構成してもよ
い。
【０４００】このようにＫの値（画像表示部５３の分割
数）を変化させることも容易に実現できる。図６におい
てＳＴに印加するデータのタイミング（１ＦのいつにＬ
レベルにするか）を調整あるいは可変できるように構成
しておけばよいからである。
【０４０１】なお、図１６などでは、ゲート信号線１７
ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割
数Ｋ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間
をＫ回実施するとしたがこれ限定するものではない。１
Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施してもよ
い。つまり、本発明は、ＥＬ素子１５に流す期間（時
間）を制御することにより画像５０を表示するものであ
る。したがって、１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠
Ｋ）回実施することは本発明の技術的思想に含まれる。
また、Ｌの値を変化させることにより、画像５０の輝度
をデジタル的に変更することができる。たとえば、Ｌ＝
２とＬ＝３では５０％の輝度（コントラスト）変化をな
る。これらの制御も、本発明の他の実施例にも適用でき
ることは言うまでもない（もちろん、以降に説明する本
発明にも適用できる）。これらも本発明のＮ倍パルス駆
動である。以上の実施例は、ＥＬ素子１５と駆動用トラ
ンジスタ１１ａとの間にスイッチング素子としてのトラ
ンジスタ１１ｄを配置（形成）し、このトランジスタ１
１ｄを制御することにより、画面５０をオンオフ表示す
るものであった。この駆動方法により、電流プログラム
方式の黒表示状態での電流書き込み不足をなくし、良好
な解像度あるいは黒表示を実現するものであった。つま
り、電流プログラム方式では、良好な黒表示を実現する
ことが重要である。次に説明する駆動方法は、駆動用ト
ランジスタ１１ａをリセットし、良好な黒表示を実現す
るものである。以下、図３２を用いて、その実施例につ
いて説明をする。
【０４０２】図３２は基本的には図１の画素構成であ
る。図３２の画素構成では、プログラムされたＩｗ電流
がＥＬ素子１５に流れ、ＥＬ素子１５が発光する。つま
り、駆動トランジスタ１１ａはプログラムされることに
より、電流を流す能力を保持している。この電流を流す
能力を利用してトランジスタ１１ａをリセット（オフ状
態）にする方式が図３２の駆動方式である。以降、この
駆動方式をリセット駆動と呼ぶ。
【０４０３】図１の画素構成でリセット駆動を実現する
ためには、トランジスタ１１ｂとトランジスタ１１ｃを
独立してオンオフ制御できるように構成する必要があ
る。つまり、図３２で図示するようにトランジスタ１１
ｂをオンオフ制御するゲート信号線１１ａ（ゲート信号
線ＷＲ）、トランジスタ１１ｃをオンオフ制御するゲー
ト信号線１１ｃ（ゲート信号線ＥＬ）とを独立して制御
できるようにする。ゲート信号線１１ａとゲート信号線
１１ｃの制御は図６に図示するように独立した２つのシ
フトレジスタ６１で行えばよい。
【０４０４】ゲート信号線ＷＲとゲート信号線ＥＬの駆
動電圧は変化させるとよい。ゲート信号線ＷＲの振幅値
（オン電圧とオフ電圧との差）は、ゲート信号線ＥＬの
振幅値よりも小さくする。基本的にゲート信号線の振幅
値が大きいと、ゲート信号線と画素との突き抜け電圧が
大きくなり、黒浮きが発生する。ゲート信号線ＷＲの振
幅は、ソース信号線１８の電位が画素１６に印加されな
い（印加する（選択時））を制御すればよいのである。
ソース信号線１８の電位変動は小さいから、ゲート信号
線ＷＲの振幅値は小さくすることができる。一方、ゲー
ト信号線ＥＬはＥＬのオンオフ制御を実施する必要があ
る。したがって、振幅値は大きくなる。これに対応する
ため、シフトレジスタ６１ａと６１ｂとの出力電圧を変
化させる。画素がＰチャンネルＴＦＴで形成されている
場合は、シフトレジスタ６１ａと６１ｂのＶｇｈ（オフ
電圧）を略同一にし、シフトレジスタ６１ａのＶｇｌ
（オン電圧）をシフトレジスタ６１ｂのＶｇｌ（オン電
圧）よりも低くする。
【０４０５】以下、図３３を参照しながら、リセット駆
動方式について説明をする。図３３はリセット駆動の原
理説明図である。まず、図３３（ａ）に図示するよう
に、トランジスタ１１ｃ、トランジスタ１１ｄをオフ状
態にし、トランジスタ１１ｂをオン状態にする。する
と、駆動用トランジスタ１１ａのドレイン（Ｄ）端子と
ゲート（Ｇ）端子はショート状態となり、Ｉｂ電流が流
れる。一般的に、トランジスタ１１ａは１つ前のフィー
ルド（フレーム）で電流プログラムされ、電流を流す能
力がある。この状態でトランジスタ１１ｄがオフ状態と
なり、トランジスタ１１ｂがオン状態にすれば、駆動電
流Ｉｂがトランジスタ１１ａのゲート（Ｇ）端子に流れ
る。そのため、トランジスタ１１ａのゲート（Ｇ）端子
とドレイン（Ｄ）端子とが同一電位となり、トランジス
タ１１ａはリセット（電流を流さない状態）になる。
【０４０６】このトランジスタ１１ａのリセット状態
（電流を流さない状態）は、図５１などで説明する電圧
オフセットキャンセラ方式のオフセット電圧を保持した
状態と等価である。つまり、図３３（ａ）の状態では、
コンデンサ１９の端子間には、オフセット電圧が保持さ
れていることになる。このオフセット電圧はトランジス
タ１１ａの特性に応じて異なる電圧値である。したがっ
て、図３３（ａ）の動作を実施することにより、各画素
のコンデンサ１９にはトランジスタ１１ａが電流を流さ
ない（つまり、黒表示電流（ほとんど０に等しい）が保
持されることになるのである。
【０４０７】なお、図３３（ａ）の動作の前に、トラン
ジスタ１１ｂ、トランジスタ１１ｃをオフ状態にし、ト
ランジスタ１１ｄをオン状態にし、駆動用トランジスタ
１１ａに電流を流すという動作を実施することが好まし
い。この動作は、極力短時間にすることが好ましい。Ｅ
Ｌ素子１５に電流が流れてＥＬ素子１５が点灯し、表示
コントラストを低下させる恐れがあるからである。この
動作時間は、１Ｈ（１水平走査期間）の０．１％以上１
０％以下とすることが好ましい。さらに好ましくは０．
２％以上２％以下となるようにすることが好ましい。も
しくは０．２μｓｅｃ以上５μｓｅｃ以下となるように
することが好ましい。また、全画面の画素１６に一括し
て前述の動作（図３３（ａ）の前に行う動作）を実施し
てもよい。以上の動作を実施することにより、駆動用ト
ランジスタ１１ａのドレイン（Ｄ）端子電圧が低下し、
図３３（ａ）の状態でスムーズなＩｂ電流を流すことが
できるようになる。なお、以上の事項は、本発明の他の
リセット駆動方式にも適用される。
【０４０８】図３３（ａ）の実施時間を長くするほど、
Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくな
る傾向がある。したがって、図３３（ａ）の実施時間は
固定値にする必要がある。実験および検討によれば、図
３３（ａ）の実施時間は、１Ｈ以上５Ｈ以下にすること
が好ましい。なお、この期間は、Ｒ、Ｇ、Ｂの画素で異
ならせることが好ましい。各色の画素でＥＬ材料が異な
り、このＥＬ材料の立ち上がり電圧などに差異があるた
めである。ＲＧＢの各画素で、ＥＬ材料に適応して、も
っとも最適な期間を設定する。なお、実施例において、
この期間は１Ｈ以上５Ｈ以下にするとしたが、黒挿入
（黒画面を書き込む）を主とする駆動方式では、５Ｈ以
上であってもよいことは言うまでもない。なお、この期
間が長いほど、画素の黒表示状態は良好となる。
【０４０９】図３３（ａ）を実施後、１Ｈ以上５Ｈ以下
の期間おいて、図３３（ｂ）の状態にする。図３３
（ｂ）はトランジスタ１１ｃ、トランジスタ１１ｂをオ
ンさせ、トランジスタ１１ｄをオフさせた状態である。
図３３（ｂ）の状態は、以前にも説明したが、電流プロ
グラムを行っている状態である。つまり、ソースドライ
バ回路１４からプログラム電流Ｉｗを出力（あるいは吸
収）し、このプログラム電流Ｉｗを駆動用トランジスタ
１１ａに流す。このプログラム電流Ｉｗが流れるよう
に、駆動用トランジスタ１１ａのゲート（Ｇ）端子の電
位を設定するのである（設定電位はコンデンサ１９に保
持される）。
【０４１０】もし、プログラム電流Ｉｗが０（Ａ）であ
れば、トランジスタ１１ａは電流を図３３（ａ）の電流
を流さない状態が保持されたままとなるから、良好な黒
表示を実現できる。また、図３３（ｂ）で白表示の電流
プログラムを行う場合であっても、各画素の駆動用トラ
ンジスタの特性バラツキが発生していても、完全に黒表
示状態のオフセット電圧から電流プログラムを行う。し
たがって、目標の電流値にプログラムされる時間が階調
に応じて等しくなる。そのため、トランジスタ１１ａの
特性バラツキによる階調誤差がなく、良好な画像表示を
実現できる。
【０４１１】図３３（ｂ）の電流プログラミング後、図
３３（ｃ）に図示するように、トランジスタ１１ｂ、ト
ランジスタ１１ｃとオフし、トランジスタ１１ｄをオン
させて、駆動用トランジスタ１１ａからのプログラム電
流Ｉｗ（＝Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５
を発光させる。図３３（ｃ）に関しても、図１などで以
前に説明をしたので詳細は省略する。
【０４１２】つまり、図３３で説明した駆動方式（リセ
ット駆動）は、駆動用トランジスタ１１ａとＥＬ素子１
５間を切断（電流が流れない状態）し、かつ、駆動用ト
ランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子
（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さら
に一般的に表現すれば駆動用トランジスタのゲート
（Ｇ）端子を含む２端子）間をショートする第１の動作
と、前記動作の後、駆動用トランジスタに電流（電圧）
プログラムを行う第２の動作とを実施するものである。
そして、少なくとも第２の動作は第１の動作後に行うも
のである。なお、リセット駆動を実施するためには、図
３２の構成のように、トランジスタ１１ｂとトランジス
タ１１ｃとを独立に制御できるように、構成しておかね
ばならない。
【０４１３】画像表示状態は（もし、瞬時的な変化が観
察できるのであれば）、まず、電流プログラムを行われ
る画素行は、リセット状態（黒表示状態）になり、１Ｈ
後に電流プログラムが行われる（この時も黒表示状態で
ある。トランジスタ１１ｄがオフだからである。）。次
に、ＥＬ素子１５に電流が供給され、画素行は所定輝度
（プログラムされた電流）で発光する。つまり、画面の
上から下方向に、黒表示の画素行が移動し、この画素行
が通りすぎた位置で画像が書き換わっていくように見え
るはずである。なお、リセット後、１Ｈ後に電流プログ
ラムを行うとしたがこの期間は、５Ｈ程度以内としても
よい。図３３（ａ）のリセットが完全に行われるのに比
較的長時間を必要とするからである。もし、この期間を
５Ｈとすれば、５画素行が黒表示（電流プログラムの画
素行もいれると６画素行）となるはずである。
【０４１４】また、リセット状態は１画素行ずつ行うこ
とに限定するものではなく、複数画素行ずつ同時にリセ
ット状態にしてもよい。また、複数画素行ずつ同時にリ
セット状態にし、かつオーバーラップしながら走査して
もよい。たとえば、４画素行を同時にリセットするので
あれば、第１の水平走査期間（１単位）に、画素行
（１）（２）（３）（４）をリセット状態にし、次の第
２の水平走査期間に、画素行（３）（４）（５）（６）
をリセット状態にし、さらに次の第３の水平走査期間
に、画素行（５）（６）（７）（８）をリセット状態に
する。また、次の第４の水平走査期間に、画素行（７）
（８）（９）（１０）をリセット状態にするという駆動
状態が例示される。なお、当然、図３３（ｂ）、図３３
（ｃ）の駆動状態も図３３（ａ）の駆動状態と同期して
実施される。
【０４１５】また、１画面の画素すべてを同時にあるい
は走査状態でリセット状態にしてから、図３３（ｂ）
（ｃ）の駆動を実施してもよいことはいうまでもない。
また、インターレース駆動状態（１画素行あるいは複数
画素行の飛び越し走査）で、リセット状態（１画素行あ
るいは複数画素行飛び越し）にしてもよいことは言うま
でもない。また、ランダムのリセット状態を実施しても
よい。また、本発明のリセット駆動の説明は、画素行を
操作する方式である（つまり、画面の上下方向の制御す
る）。しかし、リセット駆動の概念は、制御方向が画素
行に限定されるものではない。たとえば、画素列方向に
リセット駆動を実施してもよいことは言うまでのない。
【０４１６】なお、図３３のリセット駆動は、本発明の
Ｎ倍パルス駆動などと組み合わせること、インターレー
ス駆動と組み合わせることによりさらに良好な画像表示
を実現できる。特に図２２の構成は、間欠Ｎ／Ｋ倍パル
ス駆動（１画面に点灯領域を複数設ける駆動方法であ
る。この駆動方法は、ゲート信号線１７ｂを制御し、ト
ランジスタ１１ｄをオンオフ動作させることにより容易
に実現できる。このことは以前に説明をした。）を容易
に実現できるので、フリッカの発生もなく、良好な画像
表示を実現できる。これは、図２２あるいはその変形構
成のすぐれた特徴である。また、他の駆動方法、たとえ
ば、以降の説明する逆バイアス駆動方式、プリチャージ
駆動方式、突き抜け電圧駆動方式などと組み合わせるこ
とによりさらに優れた画像表示を実現できることは言う
までもない。以上のように、本発明と同様にリセット駆
動も本明細書の他の実施例と組み合わせて実施すること
ができることは言うまでもない。
【０４１７】図３４はリセット駆動を実現する表示装置
の構成図である。ゲートドライバ回路１２ａは、図３２
におけるゲート信号線１７ａおよびゲート信号線１７ｂ
を制御する。ゲート信号線１７ａにオンオフ電圧を印加
することによりトランジスタ１１ｂがオンオフ制御され
る。また、ゲート信号線１７ｂにオンオフ電圧を印加す
ることによりトランジスタ１１ｄがオンオフ制御され
る。ゲートドライバ回路１２ｂは、図３２におけるゲー
ト信号線１７ｃを制御する。ゲート信号線１７ｃにオン
オフ電圧を印加することによりトランジスタ１１ｃがオ
ンオフ制御される。
【０４１８】したがって、ゲート信号線１７ａはゲート
ドライバ回路１２ａで操作し、ゲート信号線１７ｃはゲ
ートドライバ回路１２ｂで操作する。そのため、トラン
ジスタ１１ｂをオンさせて駆動用トランジスタ１１ａを
リセットするタイミングと、トランジスタ１１１ｃをオ
ンさせて駆動用トランジスタ１１ａに電流プログラムを
行うタイミングとを自由に設定できる。他の構成など
は、以前に説明したものと同一または類似するため説明
を省略する。
【０４１９】図３５はリセット駆動のタイミングチャー
トである。ゲート信号線１７ａにオン電圧を印加し、ト
ランジスタ１１ｂをオンさせ、駆動用トランジスタ１１
ａをリセットしている時には、ゲート信号線１７ｂには
オフ電圧を印加し、トランジスタ１１ｄをオフ状態にし
ている。したがって、図３２（ａ）の状態となってい
る。この期間にＩｂ電流が流れる。
【０４２０】図３５のタイミングチャートでは、リセッ
ト時間は２Ｈ（ゲート信号線１７ａにオン電圧が印加さ
れ、トランジスタ１１ｂがオンする）としているが、こ
れに限定するものではない。２Ｈ以上でもよい。また、
リセットが極めて高速に行える場合は、リセット時間は
１Ｈ未満であってもよい。また、リセット期間を何Ｈ期
間にするかはゲートドライバ回路１２に入力するＤＡＴ
Ａ（ＳＴ）パルス期間で容易に変更できる。たとえば、
ＳＴ端子に入力するＤＡＴＡを２Ｈ期間の間Ｈレベルと
すれば、各ゲート信号線１７ａから出力されるリセット
期間は２Ｈ期間となる。同様に、ＳＴ端子に入力するＤ
ＡＴＡを５Ｈ期間の間Ｈレベルとすれば、各ゲート信号
線１７ａから出力されるリセット期間は５Ｈ期間とな
る。
【０４２１】１Ｈ期間のリセット後、画素行（１）のゲ
ート信号線１７ｃ（１）に、オン電圧が印加される。ト
ランジスタ１１ｃがオンすることにより、ソース信号線
１８に印加されたプログラム電流Ｉｗがトランジスタ１
１ｃを介して駆動用トランジスタ１１ａに書き込まれ
る。
【０４２２】電流プログラム後、画素（１）のゲート信
号線１７ｃにオフ電圧が印加され、トランジスタ１１ｃ
がオフし、画素がソース信号線と切り離される。同時
に、ゲート信号線１７ａにもオフ電圧が印加され、駆動
用トランジスタ１１ａのリセット状態が解消される（な
お、この期間は、リセット状態と表現するよりも、電流
プログラム状態と表現する方が適切である）。また、ゲ
ート信号線１７ｂにはオン電圧が印加され、トランジス
タ１１ｄがオンして、駆動用トランジスタ１１ａにプロ
グラムされた電流がＥＬ素子１５に流れる。なお、画素
行（２）以降についても、画素行（１）と同様であり、
また、図３５からその動作は明らかであるから説明を省
略する。
【０４２３】図３５において、リセット期間は１Ｈ期間
であった。図３６はリセット期間を５Ｈとした実施例で
ある。リセット期間を何Ｈ期間にするかはゲートドライ
バ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間で容
易に変更できる。図３６ではゲートドライバ回路１２ａ
のＳＴ１端子に入力するＤＡＴＡを５Ｈ期間の間Ｈレベ
ルし、各ゲート信号線１７ａから出力されるリセット期
間を５Ｈ期間とした実施例である。リセット期間は、長
いほど、リセットが完全に行われ、良好な黒表示を実現
できる。しかし、リセット期間の割合分は表示輝度が低
下することになる。
【０４２４】図３６はリセット期間を５Ｈとした実施例
であった。また、このリセット状態は連続状態であっ
た。しかし、リセット状態は連続して行うことに限定さ
れるものではない。たとえば、各ゲート信号線１７ａか
ら出力される信号を１Ｈごとにオンオフ動作させてもよ
い。このようにオンオフ動作させるのは、シフトレジス
タの出力段に形成されたイネーブル回路（図示せず）を
操作することにより容易に実現できる。また、ゲートド
ライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルスを制
御することで容易に実現できる。
【０４２５】図３４の回路構成では、ゲートドライバ回
路１２ａは少なくとも２つのシフトレジスタ回路（１つ
はゲート信号線１７ａ制御用、他の１つはゲート信号線
１７ｂ制御用）が必要であった。そのため、ゲートドラ
イバ回路１２ａの回路規模が大きくなるという課題があ
った。図３７はゲートドライバ回路１２ａのシフトレジ
スタを１つにした実施例である。図３７の回路を動作さ
せた出力信号のタイミングチャートは図３５のごとくな
る。なお、図３５と図３７とはゲートドライバ回路１２
ａ、１２ｂから出力されているゲート信号線１７の記号
が異なっているので注意が必要である。
【０４２６】図３７のＯＲ回路３７１が付加されている
ことから明らかであるが、各ゲート信号線１７ａの出力
は、シフトレジスタ回路６１ａの前段出力とのＯＲをと
って出力される。つまり、２Ｈ期間、ゲート信号線１７
ａからはオン電圧が出力される。一方、ゲート信号線１
７ｃはシフトレジスタ回路６１ａの出力がそのまま出力
される。したがって、１Ｈ期間の間、オン電圧が印加さ
れる。
【０４２７】たとえば、シフトレジスタ回路６１ａの２
番目にＨレベル信号が出力されている時、画素１６
（１）のゲート信号線１７ｃにオン電圧が出力され、画
素１６（１）が電流（電圧）プログラムの状態である。
同時に、画素１６（２）のゲート信号線１７ａにもオン
電圧が出力され、画素１６（２）のトランジスタ１１ｂ
がオン状態となり、画素１６（２）の駆動用トランジス
タ１１ａがリセットされる。
【０４２８】同様に、シフトレジスタ回路６１ａの３番
目にＨレベル信号が出力されている時、画素１６（２）
のゲート信号線１７ｃにオン電圧が出力され、画素１６
（２）が電流（電圧）プログラムの状態である。同時
に、画素１６（３のゲート信号線１７ａにもオン電圧が
出力され、画素１６（３）トランジスタ１１ｂがオン状
態となり、画素１６（３）駆動用トランジスタ１１ａが
リセットされる。つまり、２Ｈ期間、ゲート信号線１７
ａからはオン電圧が出力され、ゲート信号線１７ｃに１
Ｈ期間、オン電圧が出力される。
【０４２９】プログラム状態の時は、トランジスタ１１
ｂとトランジスタ１１ｃが同時にオン状態となる（図３
３（ｂ））ら、非プログラム状態（図３３（ｃ））に移
行する際、トランジスタ１１ｃがトランジスタ１１ｂよ
りも先にオフ状態となると、図３３（ｂ）のリセット状
態となってしまう。これと防止するためには、トランジ
スタ１１ｃがトランジスタ１１ｂよりもあとからオフ状
態にする必要がある。そのためには、ゲート信号線１７
ａがゲート信号線１７ｃよりも先にオン電圧が印加され
るように制御する必要がある。
【０４３０】以上の実施例は、図３２（基本的には図
１）の画素構成に関する実施例であった。しかし、本発
明はこれに限定されるものではない。たとえば、図３８
に示すようなカレントミラーの画素構成であっても実施
することができる。なお、図３８ではトランジスタ１１
ｅをオンオフ制御することにより、図１３、図１５など
で図示するＮ倍パルス駆動を実現できる。図３９は図３
８のカレントミラーの画素構成での実施例の説明図であ
る。以下、図３９を参照しながら、カレントミラーの画
素構成におけるリセット駆動方式について説明をする。
【０４３１】図３９（ａ）に図示するように、トランジ
スタ１１ｃ、トランジスタ１１ｅをオフ状態にし、トラ
ンジスタ１１ｄをオン状態にする。すると、電流プログ
ラム用トランジスタ１１ｂのドレイン（Ｄ）端子とゲー
ト（Ｇ）端子はショート状態となり、図に示すようにＩ
ｂ電流が流れる。一般的に、トランジスタ１１ｂは１つ
前のフィールド（フレーム）で電流プログラムされ、電
流を流す能力がある（ゲート電位はコンデンサ１９に１
Ｆ期間保持され、画像表示をおこなっているから当然で
ある。ただし、完全な黒表示を行っている場合、電流は
流れない）。この状態でトランジスタ１１ｅがオフ状態
とし、トランジスタ１１ｄがオン状態にすれば、駆動電
流Ｉｂがトランジスタ１１ａのゲート（Ｇ）端子の方向
に流れる（ゲート（Ｇ）端子とドレイン（Ｄ）端子がシ
ョートされる）。そのため、トランジスタ１１ａのゲー
ト（Ｇ）端子とドレイン（Ｄ）端子とが同一電位とな
り、トランジスタ１１ａはリセット（電流を流さない状
態）になる。また、駆動用トランジスタ１１ｂのゲート
（Ｇ）端子は電流プログラム用トランジスタ１１ａのゲ
ート（Ｇ）端子と共通であるから、駆動用トランジスタ
１１ｂもリセット状態となる。
【０４３２】このトランジスタ１１ａ、トランジスタ１
１ｂのリセット状態（電流を流さない状態）は、図５１
などで説明する電圧オフセットキャンセラ方式のオフセ
ット電圧を保持した状態と等価である。つまり、図３９
（ａ）の状態では、コンデンサ１９の端子間には、オフ
セット電圧（電流が流れ始める開始電圧。この電圧の絶
対値以上の電圧を印加することにより、トランジスタ１
１に電流が流れる）が保持されていることになる。この
オフセット電圧はトランジスタ１１ａ、トランジスタ１
１ｂの特性に応じて異なる電圧値である。したがって、
図３９（ａ）の動作を実施することにより、各画素のコ
ンデンサ１９にはトランジスタ１１ａ、トランジスタ１
１ｂが電流を流さない（つまり、黒表示電流（ほとんど
０に等しい））状態が保持されることになるのである
（電流が流れ始める開始電圧にリセットされた）。
【０４３３】なお、図３９（ａ）においても図３３
（ａ）と同様に、リセットの実施時間を長くするほど、
Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくな
る傾向がある。したがって、図３９（ａ）の実施時間は
固定値にする必要がある。実験および検討によれば、図
３９（ａ）の実施時間は、１Ｈ以上１０Ｈ（１０水平走
査期間）以下とすることが好ましい。さらには１Ｈ以上
５Ｈ以下にすることが好ましい。あるいは、２０μｓｅ
ｃ以上２ｍｓｅｃ以下とすることが好ましい。このこと
は図３３の駆動方式でも同様である。
【０４３４】図３３（ａ）も同様であるが、図３９
（ａ）のリセット状態と、図３９（ｂ）の電流プログラ
ム状態とを同期をとって行う場合は、図３９（ａ）のリ
セット状態から、図３９（ｂ）の電流プログラム状態ま
での期間が固定値（一定値）となるから問題はない（固
定値にされている）。つまり、図３３（ａ）あるいは図
３９（ａ）のリセット状態から、図３３（ｂ）あるいは
図３９（ｂ）の電流プログラム状態までの期間が、１Ｈ
以上１０Ｈ（１０水平走査期間）以下とすることが好ま
しい。さらには１Ｈ以上５Ｈ以下にすることが好ましい
のである。あるいは、２０μｓｅｃ以上２ｍｓｅｃ以下
とすることが好ましいのである。この期間が短いと駆動
用トランジスタ１１が完全にリセットされない。また、
あまりにも長いと駆動用トランジスタ１１が完全にオフ
状態となり、今度は電流をプログラムするのに長時間を
要するようになる。また、画面５０の輝度も低下する。
【０４３５】図３９（ａ）を実施後、図３９（ｂ）の状
態にする。図３９（ｂ）はトランジスタ１１ｃ、トラン
ジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさ
せた状態である。図３９（ｂ）の状態は、電流プログラ
ムを行っている状態である。つまり、ソースドライバ回
路１４からプログラム電流Ｉｗを出力（あるいは吸収）
し、このプログラム電流Ｉｗを電流プログラム用トラン
ジスタ１１ａに流す。このプログラム電流Ｉｗが流れる
ように、駆動用トランジスタ１１ｂのゲート（Ｇ）端子
の電位をコンデンサ１９に設定するのである。
【０４３６】もし、プログラム電流Ｉｗが０（Ａ）（黒
表示）であれば、トランジスタ１１ｂは電流を図３３
（ａ）の電流を流さない状態が保持されたままとなるか
ら、良好な黒表示を実現できる。また、図３９（ｂ）で
白表示の電流プログラムを行う場合は、各画素の駆動用
トランジスタの特性バラツキが発生していても、完全に
黒表示状態のオフセット電圧（各駆動用トランジスタの
特性に応じて設定された電流が流れる開始電圧）から電
流プログラムを行う。したがって、目標の電流値にプロ
グラムされる時間が階調に応じて等しくなる。そのた
め、トランジスタ１１ａあるいはトランジスタ１１ｂの
特性バラツキによる階調誤差がなく、良好な画像表示を
実現できる。
【０４３７】図３９（ｂ）の電流プログラミング後、図
３９（ｃ）に図示するように、トランジスタ１１ｃ、ト
ランジスタ１１ｄとオフし、トランジスタ１１ｅをオン
させて、駆動用トランジスタ１１ｂからのプログラム電
流Ｉｗ（＝Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５
を発光させる。図３９（ｃ）に関しても、以前に説明を
したので詳細は省略する。
【０４３８】図３３、図３９で説明した駆動方式（リセ
ット駆動）は、駆動用トランジスタ１１ａあるいはトラ
ンジスタ１１ｂとＥＬ素子１５間を切断（電流が流れな
い状態。トランジスタ１１ｅあるいはトランジスタ１１
ｄで行う）し、かつ、駆動用トランジスタのドレイン
（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）
端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆
動用トランジスタのゲート（Ｇ）端子を含む２端子）間
をショートする第１の動作と、前記動作の後、駆動用ト
ランジスタに電流（電圧）プログラムを行う第２の動作
とを実施するものである。そして、少なくとも第２の動
作は第１の動作後に行うものである。なお、第１の動作
における駆動用トランジスタ１１ａあるいはトランジス
タ１１ｂとＥＬ素子１５間を切断するという動作は、必
ずしも必須の条件ではない。もし、第１の動作における
駆動用トランジスタ１１ａあるいはトランジスタ１１ｂ
とＥＬ素子１５間を切断せずに、駆動用トランジスタの
ドレイン（Ｄ）端子とゲート（Ｇ）端子間をショートす
る第１の動作を行っても多少のリセット状態のバラツキ
が発生する程度で済む場合があるからである。これは、
作製したアレイのトランジスタ特性を検討して決定す
る。
【０４３９】図３９のカレントミラーの画素構成は、電
流プログラムトランジスタ１１ａをリセットすることに
より、結果として駆動用トランジスタ１１ｂをリセット
する駆動方法であった。
【０４４０】図３９のカレントミラーの画素構成では、
リセット状態では、必ずしも駆動用トランジスタ１１ｂ
とＥＬ素子１５間を切断する必要はない。したがって、
電流プログラム用トランジスタａのドレイン（Ｄ）端子
とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲー
ト（Ｇ）端子、さらに一般的に表現すれば電流プログラ
ム用トランジスタのゲート（Ｇ）端子を含む２端子、あ
るいは駆動用トランジスタのゲート（Ｇ）端子を含む２
端子）間をショートする第１の動作と、前記動作の後、
電流プログラム用トランジスタに電流（電圧）プログラ
ムを行う第２の動作とを実施するものである。そして、
少なくとも第２の動作は第１の動作後に行うものであ
る。
【０４４１】画像表示状態は（もし、瞬時的な変化が観
察できるのであれば）、まず、電流プログラムを行われ
る画素行は、リセット状態（黒表示状態）になり、所定
Ｈ後に電流プログラムが行われる。画面の上から下方向
に、黒表示の画素行が移動し、この画素行が通りすぎた
位置で画像が書き換わっていくように見えるはずであ
る。
【０４４２】以上の実施例は、電流プログラムの画素構
成を中心として説明をしたが、本発明のリセット駆動は
電圧プログラムの画素構成にも適用することができる。
図４３は電圧プログラムの画素構成におけるリセット駆
動を実施するための本発明の画素構成（パネル構成）の
説明図である。
【０４４３】図４３の画素構成では、駆動用トランジス
タ１１ａをリセット動作させるためのトランジスタ１１
ｅが形成されている。ゲート信号線１７ｅにオン電圧が
印加されることにより、トランジスタ１１ｅがオンし、
駆動用トランジスタ１１ａのゲート（Ｇ）端子とドレイ
ン（Ｄ）端子間をショートさせる。また、ＥＬ素子１５
と駆動用トランジスタ１１ａとの電流経路を切断するト
ランジスタ１１ｄが形成されている。以下、図４４を参
照しながら、電圧プログラムの画素構成における本発明
のリセット駆動方式について説明をする。
【０４４４】図４４（ａ）に図示するように、トランジ
スタ１１ｂ、トランジスタ１１ｄをオフ状態にし、トラ
ンジスタ１１ｅをオン状態にする。駆動用トランジスタ
１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショ
ート状態となり、図に示すようにＩｂ電流が流れる。そ
のため、トランジスタ１１ａのゲート（Ｇ）端子とドレ
イン（Ｄ）端子とが同一電位となり、駆動用トランジス
タ１１ａはリセット（電流を流さない状態）になる。な
お、トランジスタ１１ａをリセットする前に、図３３あ
るいは図３９で説明したように、ＨＤ同期信号に同期し
て、最初にトランジスタ１１ｄをオンさせ、トランジス
タ１１ｅをオフさせて、トランジスタ１１ａに電流を流
しておく。その後、図４４（ａ）の動作を実施する。
【０４４５】このトランジスタ１１ａ、トランジスタ１
１ｂのリセット状態（電流を流さない状態）は、図４１
などで説明した電圧オフセットキャンセラ方式のオフセ
ット電圧を保持した状態と等価である。つまり、図４４
（ａ）の状態では、コンデンサ１９の端子間には、オフ
セット電圧（リセット電圧）が保持されていることにな
る。このリセット電圧は駆動用トランジスタ１１ａの特
性に応じて異なる電圧値である。つまり、図４４（ａ）
の動作を実施することにより、各画素のコンデンサ１９
には駆動用トランジスタ１１ａが電流を流さない（つま
り、黒表示電流（ほとんど０に等しい））状態が保持さ
れることになるのである（電流が流れ始める開始電圧に
リセットされた）。
【０４４６】なお、電圧プログラムの画素構成において
も、電流プログラムの画素構成と同様に、図４４（ａ）
のリセットの実施時間を長くするほど、Ｉｂ電流が流
れ、コンデンサ１９の端子電圧が小さくなる傾向があ
る。したがって、図４４（ａ）の実施時間は固定値にす
る必要がある。実施時間は、０．２Ｈ以上５Ｈ（５水平
走査期間）以下とすることが好ましい。さらには０．５
Ｈ以上４Ｈ以下にすることが好ましい。あるいは、２μ
ｓｅｃ以上４００μｓｅｃ以下とすることが好ましい。
【０４４７】また、ゲート信号線１７ｅは前段の画素行
のゲート信号線１７ａと共通にしておくことが好まし
い。つまり、ゲート信号線１７ｅと前段の画素行のゲー
ト信号線１７ａとをショート状態で形成する。この構成
を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方
式とは、着目画素行より少なくとも１Ｈ前以上に選択さ
れる画素行のゲート信号線波形を用いるものである。し
たがって、１画素行前に限定されるものではない。たと
えば、２画素行前のゲート信号線の信号波形を用いて着
目画素の駆動用トランジスタ１１ａのリセットを実施し
てもよい。
【０４４８】前段ゲート制御方式をさらに具体的に記載
すれば以下のようになる。着目する画素行が（Ｎ）画素
行とし、そのゲート信号線がゲート信号線１７ｅ
（Ｎ）、ゲート信号線１７ａ（Ｎ）とする。１Ｈ前に選
択される前段の画素行は、画素行が（Ｎ−１）画素行と
し、そのゲート信号線がゲート信号線１７ｅ（Ｎ−
１）、ゲート信号線１７ａ（Ｎ−１）とする。また、着
目画素行の次の１Ｈ後に選択される画素行が（Ｎ＋１）
画素行とし、そのゲート信号線がゲート信号線１７ｅ
（Ｎ＋１）、ゲート信号線１７ａ（Ｎ＋１）とする。
【０４４９】第（Ｎ−１）Ｈ期間では、第（Ｎ−１）画
素行のゲート信号線１７ａ（Ｎ−１）にオン電圧が印加
されると、第（Ｎ）画素行のゲート信号線１７ｅ（Ｎ）
にもオン電圧が印加される。ゲート信号線１７ｅ（Ｎ）
と前段の画素行のゲート信号線１７ａ（Ｎ−１）とがシ
ョート状態で形成されているからである。したがって、
第（Ｎ−１）画素行の画素のトランジスタ１１ｂ（Ｎ−
１）がオンし、ソース信号線１８の電圧が駆動用トラン
ジスタ１１ａ（Ｎ−１）のゲート（Ｇ）端子に書き込ま
れる。同時に、第（Ｎ）画素行の画素のトランジスタ１
１ｅ（Ｎ）がオンし、駆動用トランジスタ１１ａ（Ｎ）
のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショート
され、駆動用トランジスタ１１ａ（Ｎ）がリセットされ
る。
【０４５０】第（Ｎ−１）Ｈ期間の次の第（Ｎ）期間で
は、第（Ｎ）画素行のゲート信号線１７ａ（Ｎ）にオン
電圧が印加されると、第（Ｎ＋１）画素行のゲート信号
線１７ｅ（Ｎ＋１）にもオン電圧が印加される。したが
って、第（Ｎ）画素行の画素のトランジスタ１１ｂ
（Ｎ）がオンし、ソース信号線１８に印加されている電
圧が駆動用トランジスタ１１ａ（Ｎ）のゲート（Ｇ）端
子に書き込まれる。同時に、第（Ｎ＋１）画素行の画素
のトランジスタ１１ｅ（Ｎ＋１）がオンし、駆動用トラ
ンジスタ１１ａ（Ｎ＋１）のゲート（Ｇ）端子とドレイ
ン（Ｄ）端子間がショートされ、駆動用トランジスタ１
１ａ（Ｎ＋１）がリセットされる。
【０４５１】以下同様に、第（Ｎ）Ｈ期間の次の第（Ｎ
＋１）期間では、第（Ｎ＋１）画素行のゲート信号線１
７ａ（Ｎ＋１）にオン電圧が印加されると、第（Ｎ＋
２）画素行のゲート信号線１７ｅ（Ｎ＋２）にもオン電
圧が印加される。したがって、第（Ｎ＋１）画素行の画
素のトランジスタ１１ｂ（Ｎ＋１）がオンし、ソース信
号線１８に印加されている電圧が駆動用トランジスタ１
１ａ（Ｎ＋１）のゲート（Ｇ）端子に書き込まれる。同
時に、第（Ｎ＋２）画素行の画素のトランジスタ１１ｅ
（Ｎ＋２）がオンし、駆動用トランジスタ１１ａ（Ｎ＋
２）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショ
ートされ、駆動用トランジスタ１１ａ（Ｎ＋２）がリセ
ットされる。
【０４５２】以上の本発明の前段ゲート制御方式では、
１Ｈ期間、駆動用トランジスタ１１ａはリセットされ、
その後、電圧（電流）プログラムが実施される。
【０４５３】図３３（ａ）も同様であるが、図４４
（ａ）のリセット状態と、図４４（ｂ）の電圧プログラ
ム状態とを同期をとって行う場合は、図４４（ａ）のリ
セット状態から、図４４（ｂ）の電流プログラム状態ま
での期間が固定値（一定値）となるから問題はない（固
定値にされている）。この期間が短いと駆動用トランジ
スタ１１が完全にリセットされない。また、あまりにも
長いと駆動用トランジスタ１１ａが完全にオフ状態とな
り、今度は電流をプログラムするのに長時間を要するよ
うになる。また、画面１２の輝度も低下する。
【０４５４】図４４（ａ）を実施後、図４４（ｂ）の状
態にする。図４４（ｂ）はトランジスタ１１ｂをオンさ
せ、トランジスタ１１ｅ、トランジスタ１１ｄをオフさ
せた状態である。図４４（ｂ）の状態は、電圧プログラ
ムを行っている状態である。つまり、ソースドライバ回
路１４からプログラム電圧を出力し、このプログラム電
圧を駆動用トランジスタ１１ａのゲート（Ｇ）端子に書
き込む（駆動用トランジスタ１１ａのゲート（Ｇ）端子
の電位をコンデンサ１９に設定する）。なお、電圧プロ
グラム方式の場合は、電圧プログラム時にトランジスタ
１１ｄを必ずしもオフさせる必要はない。また、図１
３、図１５などのＮ倍パルス駆動などと組み合わせるこ
と、あるいは以上のような、間欠Ｎ／Ｋ倍パルス駆動
（１画面に点灯領域を複数設ける駆動方法である。この
駆動方法は、トランジスタ１１ｅをオンオフ動作させる
ことにより容易に実現できる）を実施する必要がなけれ
ば、トランジスタ１１ｅが必要でない。このことは以前
に説明をしたので、説明を省略する。
【０４５５】図４３の構成あるいは図４４の駆動方法で
白表示の電圧プログラムを行う場合は、各画素の駆動用
トランジスタの特性バラツキが発生していても、完全に
黒表示状態のオフセット電圧（各駆動用トランジスタの
特性に応じて設定された電流が流れる開始電圧）から電
圧プログラムを行う。したがって、目標の電流値にプロ
グラムされる時間が階調に応じて等しくなる。そのた
め、トランジスタ１１ａの特性バラツキによる階調誤差
がなく、良好な画像表示を実現できる。
【０４５６】図４４（ｂ）の電流プログラミング後、図
４４（ｃ）に図示するように、トランジスタ１１ｂをオ
フし、トランジスタ１１ｄをオンさせて、駆動用トラン
ジスタ１１ａからのプログラム電流をＥＬ素子１５に流
し、ＥＬ素子１５を発光させる。
【０４５７】以上のように、図４３の電圧プログラムに
おける本発明のリセット駆動は、まず、ＨＤ同期信号に
同期して、最初にトランジスタ１１ｄをオンさせ、トラ
ンジスタ１１ｅをオフさせて、トランジスタ１１ａに電
流を流す第１の動作と、トランジスタ１１ａとＥＬ素子
１５間を切断し、かつ、駆動用トランジスタ１１ａのド
レイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース
（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現す
れば駆動用トランジスタのゲート（Ｇ）端子を含む２端
子）間をショートする第２の動作と、前記動作の後、駆
動用トランジスタ１１ａに電圧プログラムを行う第３の
動作とを実施するものである。
【０４５８】以上の実施例では、駆動トランジスタ素子
１１ａ（図１の画素構成の場合）からＥＬ素子１５に流
す電流を制御するのに、トランジスタ１１ｄをオンオフ
させて行う。トランジスタ１１ｄをオンオフさせるため
には、ゲート信号線１７ｂを走査する必要があり、走査
のためには、シフトレジスタ６１（ゲート回路１２）が
必要となる。しかし、シフトレジスタ６１は規模が大き
く、ゲート信号線１７ｂの制御にシフトレジスタ６１を
用いたのでは狭額縁化できない。図４０で説明する方式
は、この課題を解決するものである。
【０４５９】なお、本発明は、主として図１などに図示
する電流プログラムの画素構成を例示して説明をする
が、これに限定するものではなく、図３８などで説明し
た他の電流プログラム構成（カレントミラーの画素構
成）であっても適用できることはいうまでもない。ま
た、ブロックでオンオフする技術的概念は、図４１など
の電圧プログラムの画素構成であっても適用できること
は言うまでもない。また、本発明は、ＥＬ素子１５に流
れる電流を間欠にする方式であるから、図５０などで説
明する逆バイアス電圧を印加する方式とも組み合わせる
ことができることは言うまでもない。以上のように、本
発明は他の実施例と組み合わせて実施することができ
る。
【０４６０】図４０はブロック駆動方式の実施例であ
る。まず、説明を容易にするため、ゲートドライバ回路
１２は基板７１に直接形成したか、もしくはシリコンチ
ップのゲートドライバＩＣ１２を基板７１に積載したと
して説明をする。また、ソースドライバ１４およびソー
ス信号線１８は図面が煩雑になるため省略する。図４０
において、ゲート信号線１７ａはゲートドライバ回路１
２と接続されている。一方、各画素のゲート信号線１７
ｂは点灯制御線４０１と接続されている。図４０では４
本のゲート信号線１７ｂが１つの点灯制御線４０１と接
続されている。
【０４６１】なお、４本のゲート信号線１７ｂでブロッ
クするというのはこれに限定するものではなく、それ以
上であってもよいことは言うまでもない。一般的に表示
領域５０は少なくとも５以上に分割することが好まし
い。さらに好ましくは、１０以上に分割することが好ま
しい。さらには、２０以上に分割することが好ましい。
分割数が少ないと、フリッカが見えやすい。あまりにも
分割数が多いと、点灯制御線４０１の本数が多くなり、
制御線４０１のレイアウトが困難になる。したがって、
ＱＣＩＦ表示パネルの場合は、垂直走査線の本数が２２
０本であるから、少なくとも、２２０／５＝４４本以上
でブロック化する必要があり、好ましくは、２２０／１
０＝１１以上でブロック化する必要がある。ただし、奇
数行と偶数行で２つのブロック化を行った場合は、低フ
レームレートでも比較的フリッカの発生が少ないため、
２つのブロック化で十分の場合がある。
【０４６２】図４０の実施例では、点灯制御線４０１
ａ、４０１ｂ、４０１ｃ、４０１ｄ……４０１ｎと順
次、オン電圧（Ｖｇｌ）を印加するか、もしくはオフ電
圧（Ｖｇｈ）を印加し、ブロックごとにＥＬ素子１５に
流れる電流をオンオフさせる。なお、図４０の実施例で
は、ゲート信号線１７ｂと点灯制御線４０１とがクロス
することがない。したがって、ゲート信号線１７ｂと点
灯制御線４０１とのショート欠陥は発生しない。また、
ゲート信号線１７ｂと点灯制御線４０１とが容量結合す
ることがないため、点灯制御線４０１からゲート信号線
１７ｂ側を見た時の容量付加が極めて小さい。したがっ
て、点灯制御線４０１を駆動しやすい。
【０４６３】ゲートドライバ１２にはゲート信号線１７
ａが接続されている。ゲート信号線１７ａにオン電圧を
印加することにより、画素行が選択され、選択された各
画素のトランジスタ１１ｂ、１１ｃはオンして、ソース
信号線１８に印加された電流（電圧）を各画素のコンデ
ンサ１９にプログラムする。一方、ゲート信号線１７ｂ
は各画素のトランジスタ１１ｄのゲート（Ｇ）端子と接
続されている。したがって、点灯制御線４０１にオン電
圧（Ｖｇｌ）が印加されたとき、駆動トランジスタ１１
ａとＥＬ素子１５との電流経路を形成し、逆にオフ電圧
（Ｖｇｈ）が印加された時は、ＥＬ素子１５のアノード
端子をオープンにする。
【０４６４】なお、点灯制御線４０１に印加するオンオ
フ電圧の制御タイミングと、ゲートドライバ回路１２が
ゲート信号線１７ａに出力する画素行選択電圧（Ｖｇ
ｌ）のタイミングは１水平走査クロック（１Ｈ）に同期
していることが好ましい。しかし、これに限定するもの
ではない。
【０４６５】点灯制御線４０１に印加する信号は単に、
ＥＬ素子１５への電流をオンオフさせるだけである。ま
た、ソースドライバ１４が出力する画像データと同期が
とれている必要もない。点灯制御線４０１に印加する信
号は、各画素１６のコンデンサ１９にプログラムされた
電流を制御するものだからである。したがって、必ずし
も、画素行の選択信号と同期がとれている必要はない。
また、同期する場合であってもクロックは１Ｈ信号に限
定されるものではなく、１／２Ｈでも、１／４Ｈであっ
てもよい。
【０４６６】図３８に図示したカレントミラーの画素構
成の場合であっても、ゲート信号線１７ｂを点灯制御線
４０１に接続することにより、トランジスタ１１ｅをオ
ンオフ制御できる。したがって、ブロック駆動を実現で
きる。
【０４６７】図４１は点灯制御線４０１にオンオフ電圧
（Ｖｇｌ、Ｖｇｈ）を印加することにより、ブロック画
素行単位でＥＬ素子１５を点灯制御するものであった。
しかし、本発明はこれに限定するものではない。図１５
８に図示するように、点灯制御線４０１に点灯制御線ド
ライバ１５８１を形成してもよい。
【０４６８】点灯制御線ドライバ１５８１とはゲートド
ライバ１２の出力段が例示される（インバータ回路、出
力バッファなど）。点灯制御線ドライバ１５８１はドラ
イバ制御線により、駆動電圧（Ｖｇｈ、Ｖｇｌ）とオン
オフ切り替え信号が供給される。点灯制御線１５８１は
オンオフ切り替え信号により点灯制御線４０１にオンオ
フ電圧を出力する。画像の表示状態、駆動方法について
は図４０と同等あるいは類似であるので説明を省略す
る。つまり、点灯制御線４０１の制御を半導体回路から
なる点灯制御線ドライバ１５８１で実施するのである。
【０４６９】点灯制御線ドライバ１５８１は、１つの点
灯制御線４０１に複数個形成してもよい。また、点灯制
御線４０１を多数形成し（ブロック分割数を多くす
る）、各点灯制御線４０１に点灯制御線ドライバ１５８
１を１個または複数個配置もしくは形成してもよい。
【０４７０】点灯制御ドライバ１５８１は、低温ポリシ
リコン技術などを用いて基板７１に直接に形成する方法
の他、半導体シリコンチップで別途形成し、このチップ
ＩＣを基板７１にＣＯＧ技術などを用いて実装してもよ
い。
【０４７１】点灯制御線ドライバ１５８１は出力端子が
少ないゲートドライバ回路１２ｂともみなすことができ
る。つまり、ブロックごとにゲート信号線１７ｂが共通
に点灯制御線４０１に接続（ショート）され、この点灯
制御線４０１をゲート信号線１７ｂとみなすゲートドラ
イバ回路１２ｂが形成または配置されていることにな
る。
【０４７２】点灯制御線ドライバ１５８１を形成または
配置することにより、点灯制御線４０１の駆動能力が向
上し、図４０の構成では、輝度傾斜などが発生すること
があったが、図１５８の構成では全く発生しない。ま
た、ブロック分割数を多くすることができるため、ブロ
ックの境目が発生しない。また、点灯制御線ドライバ１
５８１の形成面積は非常に小さくてすむため、狭額縁化
を実現できる。
【０４７３】なお、図３２において、ゲート信号線１７
ａを点灯制御線４０１に接続し、リセットを実施すれ
ば、プロック駆動を実現できる。つまり、本発明のブロ
ック駆動とは、１つの制御線で、複数の画素行を同時に
非点灯（あるいは黒表示）とする駆動方法である。
【０４７４】以上の実施例は、１画素行ごとに１本の選
択画素行を配置（形成）する構成であった。本発明は、
これに限定するものではなく、複数の画素行で１本の選
択ゲート信号線を配置（形成）してもよい。
【０４７５】図４１はその実施例である。なお、説明を
容易にするため、画素構成は図１の場合を主として例示
して説明をする。図４１では画素行の選択ゲート信号線
１７ａは３つの画素（１６Ｒ、１６Ｇ、１６Ｂ）を同時
に選択する。Ｒの記号とは赤色の画素関連を意味し、Ｇ
の記号とは緑色の画素関連を意味し、Ｂの記号とは青色
の画素関連を意味するものとする。
【０４７６】したがって、ゲート信号線１７ａの選択に
より、画素１６Ｒ、画素１６Ｇおよび画素１６Ｂが同時
に選択されデータ書き込み状態となる。画素１６Ｒはソ
ース信号線１８Ｒからデータをコンデンサ１９Ｒに書き
込み、画素１６Ｇはソース信号線１８Ｇからデータをコ
ンデンサ１９Ｇに書き込む。画素１６Ｂはソース信号線
１８Ｂからデータをコンデンサ１９Ｂに書き込む。
【０４７７】画素１６Ｒのトランジスタ１１ｄはゲート
信号線１７ｂＲに接続されている。また、画素１６Ｇの
トランジスタ１１ｄはゲート信号線１７ｂＧに接続さ
れ、画素１６Ｂのトランジスタ１１ｄはゲート信号線１
７ｂＢに接続されている。したがって、画素１６ＲのＥ
Ｌ素子１５Ｒ、画素１６ＧのＥＬ素子１５Ｇ、画素１６
ＢのＥＬ素子１５Ｂは別個にオンオフ制御することがで
きる。つまり、ＥＬ素子１５Ｒ、ＥＬ素子１５Ｇ、ＥＬ
素子１５Ｂはそれぞれのゲート信号線１７ｂＲ、１７ｂ
Ｇ、１７ｂＢを制御することにより、点灯時間、点灯周
期を個別に制御可能である。
【０４７８】この動作を実現するためには、図６の構成
において、ゲート信号線１７ａを走査するシフトレジス
タ回路６１と、ゲート信号線１７ｂＲを走査するシフト
レジスタ回路６１と、ゲート信号線１７ｂＧを走査する
シフトレジスタ回路６１と、ゲート信号線１７ｂＢを走
査するシフトレジスタ回路６１の４つを形成（配置）す
ることが適切である。なお、ソース信号線１８に所定電
流のＮ倍の電流を流し、ＥＬ素子１５に所定電流のＮ倍
の電流を１／Ｎの期間流すとしたが、実用上はこれを実
現できない。実際にはゲート信号線１７に印加した信号
パルスがコンデンサ１９に突き抜け、コンデンサ１９に
所望の電圧値（電流値）を設定できないからである。一
般的にコンデンサ１９には所望の電圧値（電流値）より
も低い電圧値（電流値）が設定される。たとえば、１０
倍の電流値を設定するように駆動しても、５倍程度の電
流しかコンデンサ１９には設定されない。たとえば、Ｎ
＝１０としても実際にＥＬ素子１５に流れる電流はＮ＝
５の場合と同一となる。したがって、本発明はＮ倍の電
流値を設定し、Ｎ倍に比例したあるいは対応する電流を
ＥＬ素子１５に流れるように駆動する方法である。もし
くは、所望値よりも大きい電流をＥＬ素子１５にパルス
状に印加する駆動方法である。また、所望値より電流
（そのまま、ＥＬ素子１５に連続して電流を流すと所望
輝度よりも高くなるような電流）を駆動トランジスタ１
１ａ（図１を例示する場合）に電流（電圧）プログラム
を行い、ＥＬ素子１５に流れる電流を間欠にすることに
より、所望のＥＬ素子の発光輝度を得るものである。な
お、このコンデンサ１９への突き抜けによる補償回路
は、ソースドライバ回路１４内に導入する。この事項に
ついては後ほど説明をする。
【０４７９】また、図１などのスイッチングトランジス
タ１１ｂ、１１ｃなどはＮチャンネルで形成することが
好ましい。コンデンサ１９への突き抜け電圧が低減する
からである。また、コンデンサ１９のオフリークも減少
するから、１０Ｈｚ以下の低いフレームレートにも適用
できるようになる。
【０４８０】また、画素構成によっては、突き抜け電圧
がＥＬ素子１５に流れる電流を増加させる方向に作用す
る場合は、白ピーク電流が増加し、画像表示のコントラ
スト感が増加する。したがって、良好な画像表示を実現
できる。
【０４８１】逆に、図１のスイッチングトランジスタ１
１ｂ、１１ｃをＰチャンネルにすることにより突き抜け
を発生させて、より黒表示を良好にする方法も有効であ
る。Ｐチャンネルトランジスタ１１ｂがオフするときに
はＶｇｈ電圧となる。そのため、コンデンサ１９の端子
電圧がＶｄｄ側に少しシフトする。そのため、トランジ
スタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表
示となる。また、第１階調表示とする電流値を大きくす
ることができるから（階調１までに一定のベース電流を
流すことができる）、電流プログラム方式で書き込み電
流不足を軽減できる。
【０４８２】その他、ゲート信号線１７ａとトランジス
タ１１ａのゲート（Ｇ）端子間に積極的にコンデンサ１
９ｂを形成し、突き抜け電圧を増加させる構成も有効で
ある（図４２（ａ）を参照）。このコンデンサ１９ｂの
容量は正規のコンデンサ１９ａの容量の１／５０以上１
／１０以下にすることが好ましい。さらには１／４０以
上１／１５以下とすることが好ましい。もしくはトラン
ジスタ１１ｂのソース−ゲート（ソース−ドレイン（Ｓ
Ｇ）もしくはゲート−ドレイン（ＧＤ））容量の１倍以
上１０倍以下にする。さらに好ましくは、ＳＧ容量の２
倍以上６倍以下にすることが好ましい。なお、コンデン
サ１９ｂの形成位置は、コンデンサ１９ａの一方の端子
（トランジスタ１１ａのゲート（Ｇ）端子）とトランジ
スタ１１ｄのソース（Ｓ）端子間に形成または配置して
もよい。この場合も容量などは先に説明した値と同様で
ある。
【０４８３】突き抜け電圧発生用のコンデンサ１９ｂの
容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコ
ンデンサ１９ａの容量（容量とＣａ（ｐＦ）とする）
と、トランジスタ１１ａの白ピーク電流時（画像表示で
表示最大輝度の白ラスター時）のゲート（Ｇ）端子電圧
Ｖｗを黒表示での電流を流す（基本的には電流は０であ
る。つまり、画像表示で黒表示としている時）時のゲー
ト（Ｇ）端子電圧Ｖｂが関連する。これらの関係は、 Ｃａ／（２００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ
／（８Ｃｂ） の条件を満足させることが好ましい。なお、｜Ｖｗ−Ｖ
ｂ｜とは、駆動用トランジスタの白表示時の端子電圧と
黒表示時の端子電圧との差の絶対値である（つまり、変
化する電圧幅）。
【０４８４】さらに好ましくは、 Ｃａ／（１００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ
／（１０Ｃｂ） の条件を満足させることが好ましい。
【０４８５】トランジスタ１１ｂはＰチャンネルにし、
このＰチャンネルは少なくともダブルゲート以上にす
る。このましくは、トリプルゲート以上にする。さらに
好ましくは、４ゲート以上にする。そして、トランジス
タ１１ｂのソース−ゲート（ＳＧもしくはゲート−ドレ
イン（ＧＤ））容量（トランジスタがオンしているとき
の容量）の１倍以上１０倍以下のコンデンサを並列に形
成または配置することが好ましい。
【０４８６】なお、以上の事項は、図１の画素構成だけ
でなく、他の画素構成でも有効である。たとえば、図４
２（ｂ）に図示するようにカレントミラーの画素構成に
おいて、突き抜けを発生させるコンデンサをゲート信号
線１７ａまたは１７ｂとトランジスタ１１ａのゲート
（Ｇ）端子間に配置または形成する。スイッチングトラ
ンジスタ１１ｃのＮチャンネルはダプルゲート以上とす
る。もしくはスイッチングトランジスタ１１ｃ、１１ｄ
をＰチャンネルとし、トリプルゲート以上とする。
【０４８７】４１の電圧プログラムの構成にあっては、
ゲート信号線１７ｃと駆動用トランジスタ１１ａのゲー
ト（Ｇ）端子間に突き抜け電圧発生用のコンデンサ１９
ｃを形成または配置する。また、スイッチングトランジ
スタ１１ｃはトリプルゲート以上とする。突き抜け電圧
発生用のコンデンサ１９ｃはトランジスタ１１ｃのドレ
イン（Ｄ）端子（コンデンサ１９ｂ側）と、ゲート信号
線１７ａ間に配置してもよい。また、突き抜け電圧発生
用のコンデンサ１９ｃはトランジスタ１１ａのゲート
（Ｇ）端子と、ゲート信号線１７ａ間に配置してもよ
い。また、突き抜け電圧発生用のコンデンサ１９ｃはト
ランジスタ１１ｃのドレイン（Ｄ）端子（コンデンサ１
９ｂ側）と、ゲート信号線１７ｃ間に配置してもよい。
【０４８８】また、電荷保持用のコンデンサ１９ａの容
量をＣａとし、スイッチング用のトランジスタ１１ｃま
たは１１ｄ）のソース−ゲート容量Ｃｃ（突き抜け用の
コンデンサがある場合には、その容量を加えた値）と
し、ゲート信号線に印加される高電圧信号（Ｖｇｈ）と
し、ゲート信号線に印加される低電圧信号（Ｖｇｌ）と
した時、以下の条件を満足するように構成することによ
り、良好な黒表示を実現できる。
【０４８９】０．０５（Ｖ） ≦ （Ｖｇｈ−Ｖｇｌ）
×（Ｃｃ／Ｃａ） ≦ ０．８（Ｖ） さらに好ましくは、以下の条件を満足させることが好ま
しい。
【０４９０】０．１（Ｖ） ≦ （Ｖｇｈ−Ｖｇｌ）×
（Ｃｃ／Ｃａ） ≦ ０．５（Ｖ） 以上の事項は図４３などの画素構成にも有効である。図
４３の電圧プログラムの画素構成では、トランジスタ１
１ａのゲート（Ｇ）端子とゲート信号線１７ａ間に突き
抜け電圧発生用のコンデンサ１９ｂを形成または配置す
る。
【０４９１】なお、突き抜け電圧を発生させるコンデン
サ１９ｂは、トランジスタのソース配線とゲート配線で
形成する。ただし、トランジスタ１１のソース幅を広げ
て、ゲート信号線１７と重ねて形成する構成であるか
ら、実用上は明確にトランジスタと分離できない構成で
ある場合がある。
【０４９２】また、スイッチングトランジスタ１１ｂ、
１１ｃ（図１の構成の場合）を必要以上に大きく形成す
ることにより、見かけ上、突き抜け電圧用のコンデンサ
１９ｂを構成する方式も本発明の範疇である。スイッチ
ングトランジスタ１１ｂ、１１ｃはチャンネル幅Ｗ／チ
ャンネル長Ｌ＝６／６μｍで形成することが多い。これ
をＷと大きくすることも突き抜け電圧用のコンデンサ１
９ｂを構成することになる。例えば、Ｗ：Ｌの比を２：
１以上２０：１以下にする構成が例示される。好ましく
は、Ｗ：Ｌの比を３：１以上１０：１以下にすることが
よい。
【０４９３】また、突き抜け電圧用のコンデンサ１９ｂ
は、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化
させることが好ましい。Ｒ、Ｇ、Ｂの各ＥＬ素子１５の
駆動電流が異なるためである。また、ＥＬ素子１５のカ
ットオフ電圧が異なるためである。そのため、ＥＬ素子
１５の駆動用トランジスタ１１ａのゲート（Ｇ）端子に
プログラムする電圧（電流）が異なるからである。たと
えば、Ｒの画素のコンデンサ１１ｂＲを０．０２ｐＦと
した場合、他の色（Ｇ、Ｂの画素）のコンデンサ１１ｂ
Ｇ、１１ｂＢを０．０２５ｐＦとする。また、Ｒの画素
のコンデンサ１１ｂＲを０．０２ｐＦとした場合、Ｇの
画素のコンデンサ１１ｂＧと０．０３ｐＦとし、Ｂの画
素のコンデンサ１１ｂＢを０．０２５ｐＦとするなどで
ある。このように、Ｒ、Ｇ、Ｂの画素ごとにコンデンサ
１１ｂの容量を変化させることによりオフセットの駆動
電流をＲＧＢごとに調整することができる。したがっ
て、各ＲＧＢの黒表示レベルを最適値にすることができ
る。
【０４９４】以上は、突き抜け電圧発生用のコンデンサ
１９ｂの容量を変化させるとしたが、突き抜け電圧は、
保持用のコンデンサ１９ａと突き抜け電圧発生用のコン
デンサ１９ｂとの容量の相対的なものである。したがっ
て、コンデンサ１９ｂをＲ、Ｇ、Ｂの画素で変化するこ
とに限定するものではない。つまり、保持用コンデンサ
１９ａの容量を変化させてもよい。たとえば、Ｒの画素
のコンデンサ１１ａＲを１．０ｐＦとした場合、Ｇの画
素のコンデンサ１１ａＧと１．２ｐＦとし、Ｂの画素の
コンデンサ１１ａＢを０．９ｐＦとするなどである。こ
の時、突き抜け用コンデンサ１９ｂの容量は、Ｒ、Ｇ、
Ｂで共通の値とする。したがって、本発明は、保持用の
コンデンサ１９ａと突き抜け電圧発生用のコンデンサ１
９ｂとの容量比を、Ｒ、Ｇ、Ｂの画素のうち、少なくと
も１つを他と異ならせたものである。なお、保持用のコ
ンデンサ１９ａの容量と突き抜け電圧発生用のコンデン
サ１９ｂとの容量との両方をＲ、Ｇ、Ｂ画素で変化させ
てもよい。
【０４９５】また、画面５０の左右で突き抜け電圧用の
コンデンサ１９ｂの容量を変化させてもよい。ゲートド
ライバ１２に近い位置にある画素１６は信号供給側に配
置されているので、ゲート信号の立ち上がりが速い（ス
ルーレートが高いからである）ため、突き抜け電圧が大
きくなる。ゲート信号線１７端に配置（形成）されてい
る画素は、信号波形が鈍っている（ゲート信号線１７に
は容量があるためである）。ゲート信号の立ち上がりが
遅い（スルーレートが遅い）ため、突き抜け電圧が小さ
くなるためである。したがって、ゲートドライバ１２と
の接続側に近い画素１６の突き抜け電圧用コンデンサ１
９ｂを小さくする。また、ゲート信号線１７端はコンデ
ンサ１９ｂを大きくする。たとえば、画面の左右でコン
デンサの容量は１０％程度変化させる。
【０４９６】発生する突き抜け電圧は、保持用コンデン
サ１９ａと突き抜け電圧発生用のコンデンサ１９ｂの容
量比で決定される。したがって、画面の左右で突き抜け
電圧発生用のコンデンサ１９ｂの大きさを変化させると
したが、これに限定するものではない。突き抜け電圧発
生用のコンデンサ１９ｂは画面の左右で一定にし、電荷
保持用のコンデンサ１９ａの容量を画面の左右で変化さ
せてもよい。また、突き抜け電圧発生用のコンデンサ１
９ｂと、電荷保持用のコンデンサ１９ａ容量の両方を画
面の左右で変化させてもよいことは言うまでもない。
【０４９７】本発明のＮ倍パルス駆動の課題にＥＬ素子
１５に印加する電流が瞬時的ではあるが、従来と比較し
てＮ倍大きいという問題がある。電流が大きいとＥＬ素
子の寿命を低下させる場合がある。この課題を解決する
ためには、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加す
ることが有効である。
【０４９８】ＥＬ素子１５において、電子は陰極（カソ
ード）より電子輸送層に注入されると同時に正孔も陽極
（アノード）から正孔輸送層に注入される。注入された
電子、正孔は印加電界により対極に移動する。その際、
有機層中にトラップされたり、発光層界面でのエネルギ
ー準位の差によりのようにキャリアが蓄積されたりす
る。
【０４９９】有機層中に空間電荷が蓄積されると分子が
酸化もしくは還元され、生成されたラジカル陰イオン分
子もしくはラジカル陽イオン分子が不安定であること
で、膜質の低下により輝度の低下および定電流駆動時の
駆動電圧の上昇を招くことが知られている。これを防ぐ
ために、一例としてデバイス構造を変化させ、逆方向電
圧を印加している。
【０５００】逆バイアス電圧が印加されると、逆方向電
流が印加されるため、注入された電子及び正孔がそれぞ
れ陰極及び陽極へ引き抜かれる。これにより、有機層中
の空間電荷形成を解消し、分子の電気化学的劣化を抑え
ることで寿命を長くすることが可能となる。
【０５０１】図４５は、逆バイアス電圧ＶｍとＥＬ素子
１５の端子電圧の変化を示している。この端子電圧と
は、ＥＬ素子１５に定格電流を印加した時である。図４
５はＥＬ素子１５に流す電流が電流密度１００Ａ／平方
メーターの場合であるが、図４５の傾向は、電流密度５
０〜１００Ａ／平方メーターの場合とほとんど差がなか
った。したがって、広い範囲の電流密度で適用できると
推定される。
【０５０２】縦軸は初期のＥＬ素子１５の端子電圧に対
して、２５００時間後の端子電圧との比である。たとえ
ば、経過時間０時間において、電流密度１００Ａ／平方
メーターの電流の印加した時の端子電圧が８（Ｖ）と
し、経過時間２５００時間において、電流密度１００Ａ
／平方メーターの電流の印加した時の端子電圧が１０
（Ｖ）とすれば、端子電圧比は、１０／８＝１．２５で
ある。
【０５０３】横軸は、逆バイアス電圧Ｖｍと１周期に逆
バイアス電圧を印加した時間ｔ１の積に対する定格端子
電圧Ｖ０の比である。たとえば、６０Ｈｚ（とくに６０
Ｈｚに意味はないが）で、逆バイアス電圧Ｖｍを印加し
た時間が１／２（半分）であれば、ｔ１＝０．５であ
る。また、経過時間０時間において、電流密度１００Ａ
／平方メーターの電流の印加した時の端子電圧（定格端
子電圧）が８（Ｖ）とし、逆バイアス電圧Ｖｍを８
（Ｖ）とすれば、｜逆バイアス電圧×ｔ１｜／（定格端
子電圧×ｔ２）＝｜−８（Ｖ）×０．５｜／（８（Ｖ）
×０．５）＝１．０となる。
【０５０４】図４５によれば、｜逆バイアス電圧×ｔ１
｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧比
の変化はなくなる（初期の定格端子電圧から変化しな
い）。逆バイアス電圧Ｖｍの印加による効果がよく発揮
されている。しかし、｜逆バイアス電圧×ｔ１｜／（定
格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加
する傾向にある。したがって、｜逆バイアス電圧×ｔ１
｜／（定格端子電圧×ｔ２）は１．０以上にするように
逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（も
しくはｔ２、あるいはｔ１とｔ２との比率）を決定する
とよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜
／（定格端子電圧×ｔ２）は１．７５以下になるように
ように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ
１などを決定するとよい。
【０５０５】ただし、バイアス駆動を行う場合は、逆バ
イアスＶｍと定格電流とを交互に印加する必要がある。
図４６のようにサンプルＡとＢとの単位時間あたりの平
均輝度を等しくしようとすると、逆バイアス電圧を印加
する場合は、印加しない場合に比較して瞬時的には高い
電流を流す必要がある。そのため、逆バイアス電圧Ｖｍ
を印加する場合（図４６のサンプルＡ）のＥＬ素子１５
の端子電圧も高くなる。
【０５０６】しかし、図４５では、逆バイアス電圧を印
加する駆動方法でも、定格端子電圧Ｖ０とは、平均輝度
を満足する端子電圧（つまり、ＥＬ素子１５を点灯する
端子電圧）とする（本明細書の具体例によれば、電流密
度２００Ａ／平方メーターの電流の印加した時の端子電
圧である。ただし、１／２デューティであるので、１周
期の平均輝度は電流密度２００Ａ／平方メーターでの輝
度となる）。
【０５０７】以上の事項は、ＥＬ素子１５を、白ラスタ
ー表示（画面全体のＥＬ素子に最大電流を印加している
場合）を想定している。しかし、ＥＬ表示装置の映像表
示を行う場合は、自然画であり、階調表示を行う。した
がって、たえず、ＥＬ素子１５の白ピーク電流（最大白
表示で流れる電流。本明細書の具体例では、平均電流密
度１００Ａ／平方メーターの電流）が流れているのでは
ない。
【０５０８】一般的に、映像表示を行う場合は、各ＥＬ
素子１５に印加される電流（流れる電流）は、白ピーク
電流（定格端子電圧時に流れる電流。本明細書の具体例
によれば、電流密度１００Ａ／平方メーターの電流）の
約０．２倍である。
【０５０９】したがって、図４５の実施例では、映像表
示を行う場合は横軸の値に０．２をかけるものとする必
要がある。したがって、｜逆バイアス電圧×ｔ１｜／
（定格端子電圧×ｔ２）は０．２以上にするように逆バ
イアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしく
はｔ２、あるいはｔ１とｔ２との比率など）を決定する
とよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜
／（定格端子電圧×ｔ２）は１．７５×０．２＝０．３
５以下になるようにように逆バイアス電圧Ｖｍの大きさ
および印加時間比ｔ１などを決定するとよい。
【０５１０】つまり、図４５の横軸（｜逆バイアス電圧
×ｔ１｜／（定格端子電圧×ｔ２））において、１．０
の値を０．２とする必要がある。したがって、表示パネ
ルに映像を表示する（この使用状態が通常であろう。白
ラスターを常時表示することはないであろう）時は、｜
逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が
０．２よりも大きくなるように、逆バイアス電圧Ｖｍを
所定時間ｔ１印加するようにする。また、｜逆バイアス
電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が大きくな
っても、図４５で図示するように、端子電圧比の増加は
大きくない。したがって、上限値は白ラスター表示を実
施することも考慮して、｜逆バイアス電圧×ｔ１｜／
（定格端子電圧×ｔ２）の値が１．７５以下を満足する
ようにすればよい。
【０５１１】以下、図面を参照しながら、本発明の逆バ
イアス方式について説明をする。なお、本発明はＥＬ素
子１５に電流が流れていない期間に逆バイアス電圧Ｖｍ
（電流）を印加することを基本とする。しかし、これに
限定するものではない。たとえば、ＥＬ素子１５に電流
が流れている状態で、強制的に逆バイアス電圧Ｖｍを印
加してもよい。なお、この場合は、結果としてＥＬ素子
１５には電流が流れず、非点灯状態（黒表示状態）とな
るであろう。また、本発明は、主として電流プログラム
の画素構成で逆バイアス電圧Ｖｍを印加することを中心
として説明するがこれに限定するものではない。
【０５１２】逆バイアス駆動の画素構成では、図４７に
図示するように、トランジスタ１１ｇをＮチャンネルと
する。もちろん、Ｐチャンネルでもよい。
【０５１３】図４７では、ゲート電位制御線４７３に印
加する電圧を逆バイアス線４７１に印加している電圧よ
りも高くすることにより、トランジスタ１１ｇ（Ｎ）が
オンし、ＥＬ素子１５のアノード電極に逆バイアス電圧
Ｖｍが印加される。
【０５１４】また、図４７の画素構成などにおいて、ゲ
ート電位制御線４７３を常時、電位固定して動作させて
もよい。たとえば、図４７においてＶｋ電圧が０（Ｖ）
とする時、ゲート電位制御線４７３の電位を０（Ｖ）以
上（好ましくは２（Ｖ）以上）にする。なお、この電位
をＶｓｇとする。この状態で、逆バイアス線４７１の電
位を逆バイアス電圧Ｖｍ（０（Ｖ）以下、好ましくはＶ
ｋより−５（Ｖ）以上小さい電圧）にすると、トランジ
スタ１１ｇ（Ｎ）がオンし、ＥＬ素子１５のアノード
に、逆バイアス電圧Ｖｍが印加される。逆バイアス線４
７１の電圧をゲート電位制御線４７３の電圧（つまり、
トランジスタ１１ｇのゲート（Ｇ）端子電圧）よりも高
くすると、トランジスタ１１ｇはオフ状態であるため、
ＥＬ素子１５には逆バイアス電圧Ｖｍは印加されない。
もちろん、この状態の時に、逆バイアス線４７１をハイ
インピーダンス状態（オープン状態など）としてもよい
ことは言うまでもない。
【０５１５】また、図４８に図示するように、逆バイア
ス線４７１を制御するゲートドライバ回路１２ｃを別途
形成または配置してもよい。ゲートドライバ回路１２ｃ
は、ゲートドライバ回路１２ａと同様に順次シフト動作
し、シフト動作に同期して、逆バイアス電圧を印加する
位置がシフトされる。
【０５１６】以上の駆動方法では、トランジスタ１１ｇ
のゲート（Ｇ）端子は電位固定し、逆バイアス線４７１
の電位を変化させるだけで、ＥＬ素子１５に逆バイアス
電圧Ｖｍを印加することができる。したがって、逆バイ
アス電圧Ｖｍの印加制御が容易である。また、トランジ
スタ１１ｇのゲート（Ｇ）端子とソース（Ｓ）端子間に
印加される電圧を低減できる。このことは、トランジス
タ１１ｇがＰチャンネルの場合も同様である。
【０５１７】また、逆バイアス電圧Ｖｍの印加は、ＥＬ
素子１５に電流を流していない時に行うものである。し
たがって、トランジスタ１１ｄがオンしていない時に、
トランジスタ１１ｇをオンさせることにより行えばよ
い。つまり、トランジスタ１１ｄのオンオフロジックの
逆をゲート電位制御線４７３に印加すればよい。たとえ
ば、図４７では、ゲート信号線１７ｂにトランジスタ１
１ｄおよびトランジスタ１１ｇのゲート（Ｇ）端子を接
続すればよい。トランジスタ１１ｄはＰチャンネルであ
り、トランジスタ１１ｇはＮチャンネルであるため、オ
ンオフ動作は反対となる。
【０５１８】図４９は逆バイアス駆動のタイミングチャ
ートである。なお、チャート図において（１）（２）な
どの添え字は、画素行を示している。説明を容易にする
ため、（１）とは、第１画素行目と示し、（２）とは第
２画素行目を示すとして説明をするが、これに限定する
ものではない。（１）がN画素行目を示し、（２）がN+1
画素行目を示すと考えても良い。以上のことは他の実施
例でも、特例を除いて同様である。また、図４９などの
実施例では、図１などの画素構成を例示して説明をする
がこれに限定されるものではない。たとえば、図４１、
図３８などの画素構成においても適用できるものであ
る。
【０５１９】第１画素行目のゲート信号線１７ａ（１）
にオン電圧（Ｖｇｌ）が印加されている時には、第１画
素行目のゲート信号線１７ｂ（１）にはオフ電圧（Ｖｇ
ｈ）が印加される。つまり、トランジスタ１１ｄはオフ
であり、ＥＬ素子１５には電流が流れていない。
【０５２０】逆バイアス線４７１（１）には、Ｖｓｌ電
圧（トランジスタ１１ｇがオンする電圧）が印加され
る。したがって、トランジスタ１１ｇがオンし、ＥＬ素
子１５には逆バイアス電圧が印加されている。逆バイア
ス電圧は、ゲート信号線１７ｂにオフ電圧（Ｖｇｈ）が
印加された後、所定期間（１Ｈの１／２００以上の期
間、または、０．５μｓｅｃ）後に、逆バイアス電圧が
印加される。また、ゲート信号線１７ｂにオン電圧（Ｖ
ｇｌ）が印加される所定期間（１Ｈの１／２００以上の
期間、または、０．５μｓｅｃ）前に、逆バイアス電圧
がオフされる。これは、トランジスタ１１ｄとトランジ
スタ１１ｇが同時にオンとなることを回避するためであ
る。
【０５２１】次の水平走査期間（１Ｈ）には、ゲート信
号線１７ａにはオフ電圧（Ｖｇｈ）が印加され、第２画
素行が選択される。つまり、ゲート信号線１７ｂ（２）
にオン電圧が印加される。一方、ゲート信号線１７ｂに
はオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄ
がオンして、ＥＬ素子１５にトランジスタ１１ａから電
流が流れＥＬ素子１５が発光する。また、逆バイアス線
４７１（１）にはオフ電圧（Ｖｓｈ）が印加されて、第
１画素行（１）のＥＬ素子１５には逆バイアス電圧が印
加されないようになる。第２画素行の逆バイアス線４７
１（２）にはＶｓｌ電圧（逆バイアス電圧）が印加され
る。
【０５２２】以上の動作を順次くりかえすことにより、
１画面の画像が書き換えられる。以上の実施例では、各
画素にプログラムされている期間に、逆バイアス電圧を
印加するという構成であった。しかし、図４８の回路構
成はこれに限定されるものではない。複数の画素行に連
続して逆バイアス電圧を印加することもできることは明
らかである。また、ブロック駆動（図４０参照）や、Ｎ
倍パルス駆動、リセット駆動、ダミー画素駆動とも組み
合わせることができることは明らかである。
【０５２３】以上の実施例は、図１の画素構成の場合で
あったが、他の構成においても、図３８、図４１などの
逆バイアス電圧を印加する構成に適用できることは言う
までもない。たとえば、図５０は電流プログラム方式の
画素構成である。
【０５２４】図５０は、カレントミラーの画素構成であ
る。トランジスタ１１ｃは画素選択素子である。ゲート
信号線１７ａ１にオン電圧を印加することにより、トラ
ンジスタ１１ｃがオンする。トランジスタ１１ｄはリセ
ット機能と、駆動用トランジスタ１１ａのドレイン
（Ｄ）−ゲート（Ｇ）端子間をショート（ＧＤショー
ト）する機能を有するスイッチ素子である。トランジス
タ１１ｄはゲート信号線１７ａ２にオン電圧を印加する
ことによりオンする。
【０５２５】トランジスタ１１ｄは、該当画素が選択す
る１Ｈ（１水平走査期間、つまり１画素行）以上前にオ
ンする。好ましくは３Ｈ前にはオンさせる。３Ｈ前とす
れば、３Ｈ前にトランジスタ１１ｄがオンし、トランジ
スタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子が
ショートされる。そのため、トランジスタ１１ａはオフ
する。したがって、トランジスタ１１ｂには電流が流れ
なくなり、ＥＬ素子１５は非点灯となる。
【０５２６】ＥＬ素子１５が非点灯状態の時、トランジ
スタ１１ｇがオンし、ＥＬ素子１５に逆バイアス電圧が
印加される。したがって、逆バイアス電圧は、トランジ
スタ１１ｄがオンされている期間、印加されることにな
る。そのため、ロジック的にはトランジスタ１１ｄとト
ランジスタ１１ｇとは同時にオンすることになる。
【０５２７】トランジスタ１１ｇのゲート（Ｇ）端子は
Ｖｓｇ電圧が印加されて固定されている。逆バイアス線
４７１をＶｓｇ電圧より十分に小さな逆バイアス電圧を
逆バイアス線４７１に印加することによりトランジスタ
１１ｇがオンする。
【０５２８】その後、前記該当画素に映像信号が印加
（書き込まれる）される水平走査期間がくると、ゲート
信号線１７ａ１にオン電圧が印加され、トランジスタ１
１ｃがオンする。したがって、ソースドライバ回路１４
からソース信号線１８に出力された映像信号電圧がコン
デンサ１９に印加される（トランジスタ１１ｄはオン状
態が維持されている）。
【０５２９】トランジスタ１１ｄをオンさせると黒表示
となる。１フィールド（１フレーム）期間に占めるトラ
ンジスタ１１ｄのオン期間が長くなるほど、黒表示期間
の割合が長くなる。したがって、黒表示期間が存在して
も１フィールド（１フレーム）の平均輝度を所望値とす
るためには、表示期間の輝度を高くする必要がある。つ
まり、表示期間にＥＬ素子１５に流す電流と大きくする
必要がある。この動作は、本発明のＮ倍パルス駆動であ
る。したがって、Ｎ倍パルス駆動と、トランジスタ１１
ｄをオンさせて黒表示とする駆動とを組み合わせること
が本発明の１つの特徴ある動作である。また、ＥＬ素子
１５が非点灯状態で、逆バイアス電圧をＥＬ素子１５に
印加することが本発明の特徴ある構成（方式）である。
【０５３０】以上の実施例では、画像表示時において、
画素が非点灯時に逆バイアス電圧を印加する方式であっ
たが、逆バイアス電圧を印加する構成はこれに限定する
ものではない。画像を非表示に逆バイアス電圧を印加す
るのであれば、逆バイアス用のＴＦＴ１１ｇを各画素に
形成する必要はない。非点灯時とは、表示パネルの使用
を終了した後、あるいは使用前に逆バイアス電圧を印加
する構成である。
【０５３１】例えば、図１の画素構成において、画素１
６を選択し（ＴＦＴ１１ｂ、ＴＦＴ１１ｃをオンさせ
る）、ソースドライバＩＣ（回路）１４から、ソースド
ライバＩＣが出力できる低い電圧Ｖ０（例えば、ＧＮＤ
電圧）を出力して駆動用ＴＦＴ１１ａのドレイン端子
（Ｄ）に印加する。この状態でＴＦＴ１１ｄもオンさせ
ればＥＬのアノード端子にＶ０電圧が印加される。同時
に、ＥＬ素子１５のカソードＶｋにＶ０電圧に対し、−
５〜−１５（Ｖ）低い電圧Ｖｍ電圧を印加すればＥＬ素
子１５に逆バイアス電圧が印加される。また、Ｖｄｄ電
圧もＶ０電圧より０〜−５（Ｖ）低い電圧を印加するこ
とにより、ＴＦＴ１１ａもオフ状態となる。以上のよう
にソースドライバ回路１４から電圧を出力し、ゲート信
号線１７を制御することにより、逆バイアス電圧をＥＬ
素子１５に印加することができる。
【０５３２】Ｎ倍パルス駆動は、１フィールド（１フレ
ーム）期間内において、１度、黒表示をしても再度、Ｅ
Ｌ素子１５に所定の電流（プログラムされた電流（コン
デンサ１９に保持されている電圧による））を流すこと
ができる。しかし、図５０の構成では、一度、トランジ
スタ１１ｄがオンすると、コンデンサ１９の電荷は放電
（減少を含む）されるため、ＥＬ素子１５に所定の電流
（プログラムされた電流を流すことができない。しか
し、回路動作が容易であるという特徴がある。
【０５３３】なお、以上の実施例は画素が電流プログラ
ムの画素構成であったが、本発明はこれに限定するもの
ではなく、図３８、図５０のような他の電流方式の画素
構成にも適用することができる。また、図５１、図５
４、図６２に図示するような電圧プログラムの画素構成
でも適用することができる。
【０５３４】図５１は一般的に最も簡単な電圧プログラ
ムの画素構成である。トランジスタ１１ｂが選択スイッ
チング素子であり、トランジスタ１１ａがＥＬ素子１５
に電流を印加する駆動用トランジスタである。この構成
で、ＥＬ素子１５のアノードに逆バイアス電圧印加用の
トランジスタ（スイッチング素子）１１ｇを配置（形
成）している。
【０５３５】図５１の画素構成では、ＥＬ素子１５に流
す電流は、ソース信号線１８に印加され、トランジスタ
１１ｂが選択されることにより、トランジスタ１１ａの
ゲート（Ｇ）端子に印加される。
【０５３６】まず、図５１の構成を説明するために、基
本動作について図５２を用いて説明をする。図５１の画
素構成は電圧オフセットキャンセラという構成であり、
初期化動作、リセット動作、プログラム動作、発光動作
の４段階で動作する。
【０５３７】水平同期信号（ＨＤ）後、初期化動作が実
施される。ゲート信号線１７ｂにオン電圧が印加され、
トランジスタ１１ｇがオンする。また、ゲート信号線１
７ａにもオン電圧が印加され、トランジスタ１１ｃがオ
ンする。この時、ソース信号線１８にはＶｄｄ電圧が印
加される。したがって、コンデンサ１９ｂのａ端子には
Ｖｄｄ電圧が印加されることになる。この状態で、駆動
用トランジスタ１１ａはオンし、ＥＬ素子１５に僅かな
電流が流れる。この電流により駆動用トランジスタ１１
ａのドレイン（Ｄ）端子は少なくともトランジスタ１１
ａの動作点よりも大きな絶対値の電圧値となる。
【０５３８】次にリセット動作が実施される。ゲート信
号線１７ｂにオフ電圧が印加され、トランジスタ１１ｅ
がオフする。一方、ゲート信号線１７ｃにＴ１の期間、
オン電圧が印加され、トランジスタ１１ｂがオンする。
このＴ１の期間がリセット期間である。また、ゲート信
号線１７ａには１Ｈの期間、継続してオン電圧が印加さ
れる。なお、Ｔ１は１Ｈ期間の２０％以上９０％以下の
期間とすることが好ましい。もしくは、２０μｓｅｃ以
上１６０μｓｅｃ以下の時間とすることが好ましい。ま
た、コンデンサ１９ｂ（Ｃｂ）とコンデンサ１９ａ（Ｃ
ａ）の容量の比率は、Ｃｂ：Ｃａ＝６：１以上１：２以
下とすることが好ましい。
【０５３９】リセット期間では、トランジスタ１１ｂの
オンにより、駆動用トランジスタ１１ａのゲート（Ｇ）
端子とドレイン（Ｄ）端子間がショートされる。したが
って、トランジスタ１１ａのゲート（Ｇ）端子電圧とド
レイン（Ｄ）端子電圧が等しくなり、トランジスタ１１
ａはオフセット状態（リセット状態：電流が流れない状
態）となる。このリセット状態とはトランジスタ１１ａ
のゲート（Ｇ）端子が、電流を流し始める開始電圧近傍
になる状態である。このリセット状態を維持するゲート
電圧はコンデンサ１９ｂのｂ端子に保持される。したが
って、コンデンサ１９には、オフセット電圧（リセット
電圧）が保持されていることになる。
【０５４０】次のプログラム状態では、ゲート信号線１
７ｃにオフ電圧が印加されトランジスタ１１ｂがオフす
る。一方、ソース信号線１８には、Ｔｄの期間、ＤＡＴ
Ａ電圧が印加される。したがって、駆動用トランジスタ
１１ａのゲート（Ｇ）端子には、ＤＡＴＡ電圧＋オフセ
ット電圧（リセット電圧）が加えられたものが印加され
る。そのため、駆動用トランジスタ１１ａはプログラム
された電流を流せるようになる。
【０５４１】プログラム期間後、ゲート信号線１７ａに
はオフ電圧が印加され、トランジスタ１１ｃはオフ状態
となり、駆動用トランジスタ１１ａはソース信号線１８
から切り離される。また、ゲート信号線１７ｃにもオフ
電圧が印加され、トランジスタ１１ｂがオフし、このオ
フ状態は１Ｆの期間保持される。一方、ゲート信号線１
７ｂには、必要に応じてオン電圧とオフ電圧とが周期的
に印加される。つまり、図１３、図１５などのＮ倍パル
ス駆動などと組み合わせること、インターレース駆動と
組み合わせることによりさらに良好な画像表示を実現で
きる。
【０５４２】図５２の駆動方式では、リセット状態でコ
ンデンサ１９には、トランジスタ１１ａの開始電流電圧
（オフセット電圧、リセット電圧）が保持される。その
ため、このリセット電圧がトランジスタ１１ａのゲート
（Ｇ）端子に印加されている時が、最も暗い黒表示状態
である。しかし、ソース信号線１８と画素１６とのカッ
プリング、コンデンサ１９への突き抜け電圧あるいはト
ランジスタの突き抜けにより、黒浮き（コントラスト低
下）が発生する。したがって、図５３で説明した駆動方
法では、表示コントラストを高くすることができない。
【０５４３】逆バイアス電圧ＶｍをＥＬ素子１５に印加
するためには、トランジスタ１１ａがオフさせる必要が
ある。トランジスタ１１ａをオフさせるためには、トラ
ンジスタ１１ａのＶｄｄ端子とゲート（Ｇ）端子間をシ
ョートすればよい。この構成については、後に図５３を
用いて説明をする。
【０５４４】また、ソース信号線１８にＶｄｄ電圧また
はトランジスタ１１ａをオフさせる電圧を印加し、トラ
ンジスタ１１ｂをオンさせてトランジスタ１１ａのゲー
ト（Ｇ）端子に印加させてもよい。この電圧によりトラ
ンジスタ１１ａがオフする（もしくは、ほとんど、電流
が流れないような状態にする（略オフ状態：トランジス
タ１１ａが高インピーダンス状態））。その後、トラン
ジスタ１１ｇをオンさせて、ＥＬ素子１５に逆バイアス
電圧を印加する。この逆バイアス電圧Ｖｍの印加は、全
画素同時に行ってもよい。つまり、ソース信号線１８に
トランジスタ１１ａを略オフする電圧を印加し、すべて
の（複数の）画素行のトランジスタ１１ｂをオンさせ
る。したがって、トランジスタ１１ａがオフする。その
後、トランジスタ１１ｇをオンさせて、逆バイアス電圧
をＥＬ素子１５に印加する。その後、順次、各画素行に
映像信号を印加し、表示装置に画像を表示する。
【０５４５】次に、図５１の画素構成におけるリセット
駆動について説明をする。図５３はその実施例である。
図５３に示すように画素１６ａのトランジスタ１１ｃの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａは次
段画素１６ｂのリセット用トランジスタ１１ｂのゲート
（Ｇ）端子にも接続されている。同様に、画素１６ｂの
トランジスタ１１ｃのゲート（Ｇ）端子に接続されたゲ
ート信号線１７ａは次段画素１６ｃのリセット用トラン
ジスタ１１ｂのゲート（Ｇ）端子に接続されている。
【０５４６】したがって、画素１６ａのトランジスタ１
１ｃのゲート（Ｇ）端子に接続されたゲート信号線１７
ａにオン電圧を印加すると、画素１６ａが電圧プログラ
ム状態となるとともに、次段画素１６ｂのリセット用ト
ランジスタ１１ｂがオンし、画素１６ｂの駆動用トラン
ジスタ１１ａがリセット状態となる。同様に、画素１６
ｂのトランジスタ１１ｃのゲート（Ｇ）端子に接続され
たゲート信号線１７ａにオン電圧を印加すると、画素１
６ｂが電流プログラム状態となるとともに、次段画素１
６ｃのリセット用トランジスタ１１ｂがオンし、画素１
６ｃの駆動用トランジスタ１１ａがリセット状態とな
る。したがって、容易に前段ゲート制御方式によるリセ
ット駆動を実現できる。また、各画素あたりのゲート信
号線の引き出し本数を減少させることができる。
【０５４７】さらに詳しく説明する。図５３（ａ）のよ
うにゲート信号線１７に電圧が印加されているとする。
つまり、画素１６ａのゲート信号線１７ａにオン電圧が
印加され、他の画素１６のゲート信号線１７ａにオフ電
圧が印加されているとする。また、ゲート信号線１７ｂ
は画素１６ａ、１６ｂにはオフ電圧が印加され、画素１
６ｃ、１６ｄにはオン電圧が印加されているとする。
【０５４８】この状態では、画素１６ａは電圧プログラ
ム状態で非点灯、画素１６ｂはリセット状態で非点灯、
画素１６ｃはプログラム電流の保持状態で点灯、画素１
６ｄはプログラム電流の保持状態で点灯状態である。
【０５４９】１Ｈ後、制御用ゲートドライバ回路１２の
シフトレジスタ回路６１内のデータが１ビットシフト
し、図５３（ｂ）の状態となる。図５３（ｂ）の状態
は、画素１６ａはプログラム電流保持状態で点灯、画素
１６ｂは電流プログラム状態で非点灯、画素１６ｃはリ
セット状態で非点灯、画素１６ｄはプログラム保持状態
で点灯状態である。
【０５５０】以上のことから、各画素は前段に印加され
たゲート信号線１７ａの電圧により、次段の画素の駆動
用トランジスタ１１ａがリセットされ、次の水平走査期
間に電圧プログラムが順次行われることがわかる。
【０５５１】図４３に図示する電圧プログラムの画素構
成でも前段ゲート制御を実現できる。図５４は図４３の
画素構成を前段ゲート制御方式の接続とした実施例であ
る。
【０５５２】図５４に示すように画素１６ａのトランジ
スタ１１ｂのゲート（Ｇ）端子に接続されたゲート信号
線１７ａは次段画素１６ｂのリセット用トランジスタ１
１ｅのゲート（Ｇ）端子に接続されている。同様に、画
素１６ｂのトランジスタ１１ｂのゲート（Ｇ）端子に接
続されたゲート信号線１７ａは次段画素１６ｃのリセッ
ト用トランジスタ１１ｅのゲート（Ｇ）端子に接続され
ている。
【０５５３】したがって、画素１６ａのトランジスタ１
１ｂのゲート（Ｇ）端子に接続されたゲート信号線１７
ａにオン電圧を印加すると、画素１６ａが電圧プログラ
ム状態となるとともに、次段画素１６ｂのリセット用ト
ランジスタ１１ｅがオンし、画素１６ｂの駆動用トラン
ジスタ１１ａがリセット状態となる。同様に、画素１６
ｂのトランジスタ１１ｂのゲート（Ｇ）端子に接続され
たゲート信号線１７ａにオン電圧を印加すると、画素１
６ｂが電流プログラム状態となるとともに、次段画素１
６ｃのリセット用トランジスタ１１ｅがオンし、画素１
６ｃの駆動用トランジスタ１１ａがリセット状態とな
る。したがって、容易に前段ゲート制御方式によるリセ
ット駆動を実現できる。
【０５５４】さらに詳しく説明する。図５５（ａ）のよ
うにゲート信号線１７に電圧が印加されているとする。
つまり、画素１６ａのゲート信号線１７ａにオン電圧が
印加され、他の画素１６のゲート信号線１７ａにオフ電
圧が印加されているとする。また、すべての逆バイアス
用トランジスタ１１ｇはオフ状態であるとする。
【０５５５】この状態では、画素１６ａは電圧プログラ
ム状態、画素１６ｂはリセット状態、画素１６ｃはプロ
グラム電流の保持状態、画素１６ｄはプログラム電流の
保持状態である。
【０５５６】１Ｈ後、制御用ゲートドライバ回路１２の
シフトレジスタ回路６１内のデータが１ビットシフト
し、図５５（ｂ）の状態となる。図５５（ｂ）の状態
は、画素１６ａはプログラム電流保持状態、画素１６ｂ
は電流プログラム状態、画素１６ｃはリセット状態、画
素１６ｄはプログラム保持状態である。
【０５５７】以上のことから、各画素は前段に印加され
たゲート信号線１７ａの電圧により、次段の画素の駆動
用トランジスタ１１ａがリセットされ、次の水平走査期
間に電圧プログラムが順次行われることがわかる。
【０５５８】以後、本発明の電流駆動方式のソースドラ
イバＩＣ（回路）１４について説明をする。まず、図７
２に、従来の電流駆動方式のドライバ回路の一例を示
す。ただし、このような電流ドライバＩＣが存在するの
ではなく、本発明の電流駆動方式のソースドライバＩＣ
を説明するための原理的なものである。
【０５５９】図７２において、７２１はＤ／Ａ変換器で
ある。Ｄ／Ａ変換器７２１にはｎビットのデータ信号が
入力され、入力されたデータに基づき、Ｄ／Ａ変換器か
らアナログ信号が出力される。このアナログ信号はオペ
アンプ７２２に入力される。オペアンプ７２２はＮチャ
ンネルトランジスタ６３１ａに入力され、トランジスタ
６３１ａに流れる電流が抵抗６９１に流れる。抵抗Ｒの
端子電圧はオペアンプ７２２の−入力となり、この−端
子の電圧とオペアンプ７２２の＋端子とは同一電圧とな
る。したがってＤ／Ａ変換器７２１の出力電圧は抵抗６
９１の端子電圧となる。
【０５６０】今、抵抗６９１の抵抗値が１ＭΩとし、Ｄ
／Ａ変換器７２１の出力が１（Ｖ）であれば、抵抗６９
１には１（Ｖ）／１ＭΩ＝１（μＡ）の電流が流れる。
これが定電流回路となる。したがって、データ信号の値
に応じて、Ｄ／Ａ変換器７２１のアナログ出力が変化
し、このアナログ出力に値にもとづいて抵抗６９１に所
定電流が流れる。
【０５６１】トランジスタ６３１ｐ１と６３１ｐ２とは
カレントミラー回路を構成している。なお、トランジス
タ６３１ｐはＰチャンネル型トランジスタである。一
方、６３３ｎはカレントミラーを構成するｎチャンネル
型トランジスタである。駆動用トランジスタ６３１ａの
ソース−ドレイン（ＳＤ）にも同じ電流が流れ、６３１
ｐ１と６３１ｐ２で構成されるカレントミラー回路にも
同じ電流値が流れ、各トランジスタ６３３ｎで構成され
るカレントミラー回路にも同じ電流値が流れるので、出
力端子Ｏ１、Ｏ２、Ｏ３、Ｏ４、Ｏ５、・・・は同一の
電流が流れる定電流出力端子となる（カレント倍率が等
しい時）。
【０５６２】しかしながら、ＩＣは、同一のマスクから
同一のプロセスに基づいて製造されても、半導体チップ
上に形成されるトランジスタや抵抗などの各素子の電気
的特性は異なり、ドライバＩＣの出力電流は、たとえ同
一ＩＣであっても、定電流出力端子間では各出力間のば
らつきは存在する。この場合、各定電流出力端子の出力
電流値にばらつきが生じると、発光素子の発光量などに
ばらつきが生じ、ディスプレイパネルでは表示むらを生
じる。したがって、ドライバＩＣ１４を使用して、有機
ＥＬ表示パネルなどの発光素子を駆動する場合は、定電
流出力端子間のばらつきをできるだけ最小限にすること
が必要となる。
【０５６３】本発明はかかる点に鑑みてなされたもので
あり、定電流出力端子間の出力電流ばらつきをできるだ
け最小限にするための回路構成、レイアウト構成を有す
る電流駆動型ドライバＩＣ（回路）１４を提供する。
【０５６４】図６３に、本発明の電流駆動方式のソース
ドライバＩＣ（回路）１４の構成図を示す。図１は、一
例として電流源を３段構成（６３１、６３２、６３３）
とした場合の多段式カレントミラー回路を示している。
【０５６５】図６３において、第１段の電流源６３１の
電流値は、Ｎ個（ただし、Ｎは任意の整数）の第２段電
流源６３２にカレントミラー回路によりコピーされる。
更に、第２段電流源６３２の電流値は、Ｍ個（ただし、
Ｍは任意の整数）の第３段電流源６３３にカレントミラ
ー回路によりコピーされる。この構成により、結果とし
て第１段電流源６３１の電流値は、Ｎ×Ｍ個の第３段電
流源６３３にコピーされることになる。
【０５６６】例えば、ＱＣＩＦ形式の表示パネルのソー
ス信号線１８に１個のドライバＩＣ１４で駆動する場合
は、１７６出力（ソース信号線が各ＲＧＢで１７６出力
必要なため）となる。この場合は、Ｎを１６個とし、Ｍ
＝１１個とする。しがたって、１６×１１＝１７６とな
り、１７６出力に対応できる。このように、ＮまたはＭ
のうち、一方を８または１６もしくはその倍数とするこ
とにより、ドライバＩＣの電流源のレイアウト設計が容
易になる。
【０５６７】従来の電流駆動方式のソースドライバＩＣ
（仮想で想定している）では、第１段電流源６３１の電
流値を直接Ｎ×Ｍ個の第３段電流源にカレントミラー回
路でコピーしていたので、第１段電流源６３１のトラン
ジスタ特性と第３段電流源のトランジスタ特性に差が生
じると、それがそのまま電流値のばらつきとなって、表
示パネルの表示むらとなって現れていた。特に、ソース
ドライバＩＣ１４は、幅が２ｍｍ程度で長さが２０ｍｍ
程度という細長い形状をしているので、中央部と両端で
はトランジスタ特性のばらつきが大きく、このような問
題は顕著であると考えられる。
【０５６８】この課題に対して、本発明の多段式カレン
トミラー回路による電流駆動方式のソースドライバＩＣ
（回路）１４では、前記したように、第１段電流源６３
１の電流値を直接Ｎ×Ｍ個の第３段電流源６３３にカレ
ントミラー回路でコピーするのではなく、中間に第２段
電流源６３２を配備しているので、そこでトランジスタ
特性のばらつきを吸収することが可能である。
【０５６９】特に、本発明は、第１段のカレントミラー
回路（電流源６３１）と第２段にカレントミラー回路
（電流源６３２）を密接して配置するところに特徴があ
る。第１段の電流源６３１から第３段の電流源６３３
（つまり、カレントミラー回路の２段構成）であれば、
第１段の電流源と接続される第２段の電流源６３３の個
数が多く、第１段の電流源６３１と第３段の電流源６３
３を密接して配置することができない。
【０５７０】本発明のソースドライバ回路１４のよう
に、第１段のカレントミラー回路（電流源６３１）の電
流を第２段のカレントミラー回路（電流源６３２）にコ
ピーし、第２段のカレントミラー回路（電流源６３２）
の電流を第３段にカレントミラー回路（電流源６３２）
にコピーする構成である。この構成では、第１段のカレ
ントミラー回路（電流源６３１）に接続される第２段の
カレントミラー回路（電流源６３２）の個数は少ない。
したがって、第１段のカレントミラー回路（電流源６３
１）と第２段のカレントミラー回路（電流源６３２）と
を密接して配置することがことができる。
【０５７１】密接してカレントミラー回路を構成するト
ランジスタを配置できれば、当然のことながら、トラン
ジスタのばらつきは少なくなるから、コピーされる電流
値のバラツキも少なくなる。また、第２段のカレントミ
ラー回路（電流源６３２）に接続される第３段のカレン
トミラー回路（電流源６３３）の個数も少なくなる。し
たがって、第２段のカレントミラー回路（電流源６３
２）と第３段のカレントミラー回路（電流源６３３）と
を密接して配置することがことができる。
【０５７２】つまり、全体として、第１段のカレントミ
ラー回路（電流源６３１）、第２段のカレントミラー回
路（電流源６３２）、第３段のカレントミラー回路（電
流源６３３）の電流受け取り部のトランジスタを密接し
て配置することができる。したがって、密接してカレン
トミラー回路を構成するトランジスタを配置できるか
ら、トランジスタのばらつきは少なくなり、出力端子か
らの電流信号のバラツキは極めて少なくなる（精度が高
い）。
【０５７３】なお、本例では簡単のため多段式カレント
ミラー回路を３段構成で説明したが、この段数が大きけ
れば大きいほど、電流駆動型表示パネルのソースドライ
バＩＣ１４の電流ばらつきが小さくなることは言うまで
もない。したがって、カレントミラー回路の段数は３段
に限定するものではなく、３段以上であってもよい。
【０５７４】本発明において、電流源６３１、６３２、
６３３と表現したり、カレントミラー回路と表現したり
している。これらは同義に用いている。つまり、電流源
とは、本発明の基本的な構成概念であり、電流源を具体
的に構成するとカレントミラー回路となるからである。
したがって、電流源はカレントミラー回路のみに限定す
るものではなく、図７２に図示するようにオペアンプ７
２２とトランジスタ６３１と抵抗Ｒの組み合わせからな
る電流回路でもよい。
【０５７５】図６４はさらに具体的なソースドライバＩ
Ｃ（回路）１４の構造図である。図６４は第３の電流源
６３３の部分を図示している。つまり、１つのソース信
号線１８に接続される出力部である。最終段のカレント
ミラー構成として、複数の同一サイズのカレントミラー
回路（電流源６３４（１単位））で構成されており、そ
の個数が画像データのビットに対応して、ビット重み付
けされている。
【０５７６】なお、本発明のソースドライバＩＣ（回
路）１４を構成するトランジスタは、ＭＯＳタイプに限
定するものではなく、バイポーラタイプでもよい。ま
た、シリコン半導体に限定するものではなく、ガリ砒素
半導体でもよい。また、ゲルマニウム半導体でもよい。
また、基板に低温ポリシリコンなどのポリシリコン技
術、アモルファスシリコン技術で直接形成したものでも
よい。
【０５７７】図６４で明らかであるが、本発明の１実施
例として、６ビットのデジタル入力の場合を図示してい
る。つまり、２の６乗であるから、６４階調表示であ
る。このソースドライバＩＣ１４をアレイ基板に積載す
ることにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）が各６４
階調であるから、６４×６４×６４＝約２６万色を表示
できることになる。
【０５７８】図６４において、Ｄ０はＬＳＢ入力を示し
ており、Ｄ５はＭＳＢ入力を示している。Ｄ０入力端子
にＨレベル（正論理時）の時、スイッチ６４１ａ（オン
オフ手段である。もちろん、単体トランジスタで構成し
てもよいし、ＰチャンネルトランジスタとＮチャンネル
トランジスタとを組み合わせたアナログスイッチなどで
もよい）がオンする。すると、カレントミラーを構成す
る電流源（１単位）６３４に向かって電流が流れる。こ
の電流はＩＣ１４内の内部配線６４３に流れる。この内
部配線６４３はＩＣ１４の端子電極を介してソース信号
線１８に接続されているから、この内部配線６４３に流
れる電流が画素１６のプログラム電流となる。
【０５７９】Ｄ１入力端子にＨレベル（正論理時）の
時、スイッチ６４１ｂがオンする。すると、カレントミ
ラーを構成する２つの電流源（１単位）６３４に向かっ
て電流が流れる。この電流はＩＣ１４内の内部配線６４
３に流れる。この内部配線６４３はＩＣ１４の端子電極
を介してソース信号線１８に接続されているから、この
内部配線６４３に流れる電流が画素１６のプログラム電
流となる。
【０５８０】他のスイッチ６４１でも同様である。Ｄ２
入力端子にＨレベル（正論理時）の時は、スイッチ６４
１ｃがオンする。すると、カレントミラーを構成する４
つの電流源（１単位）６３４に向かって電流が流れる。
Ｄ５入力端子にＨレベル（正論理時）の時は、スイッチ
６４１ｆがオンする。すると、カレントミラーを構成す
る３２つの電流源（１単位）６３４に向かって電流が流
れる。
【０５８１】以上のように、外部からのデータ（Ｄ０〜
Ｄ５）に応じて、それに対応する電流源（１単位）に向
かって電流が流れる。したがって、データに応じて、０
個から６３個に電流源（１単位）に電流が流れるように
構成されている。なお、本発明は説明を容易にするた
め、電流源は６ビットの６３個としているが、これに限
定するものではない。８ビットの場合は、２５５個の単
位電流源６３４を形成（配置）すればよい。また、４ビ
ットの時は、１５個の単位電流源６３４を形成（配置）
すればよい。単位電流源を構成するトランジスタ６３４
は同一のチャンネル幅Ｗ、チャンネル幅Ｌとする。この
ように同一のトランジスタで構成することにより、ばら
つきの少ない出力段を構成することができる。
【０５８２】また、電流源６３４はすべてが、同一の電
流を流すことに限定するものではない。たとえば、各電
流源６３４を重み付けしてもよい。たとえば、１単位の
電流源６３４と、２倍の電流源６３４と、４倍の電流源
６３４などを混在させて電流出力回路を構成してもよ
い。 しかし、電流源６３４を重み付けして構成する
と、各重み付けした電流源が重み付けした割合になら
ず、バラツキが発生する可能性がある。したがって、重
み付けする場合であっても、各電流源は、１単位の電流
源となるトランジスタを複数個形成することにより構成
することが好ましい。
【０５８３】図６４の構成は図６３に図示する第３段の
カレントミラー部である。したがって、第１の電流源６
３１と第２段の電流源６３２が別途形成されており、こ
れらが密集（密接あるいは隣接）して配置されているの
である。また、第２段の電流源６３２と第３段の電流源
を構成するカラントミラー回路のトランジスタ６３３ａ
も密集（密接あるいは隣接）して配置される。
【０５８４】なお、特に電流源（１単位）６３４は、密
集して配置され、かつ微小な電流が流れる。したがっ
て、ＥＬ表示パネルなどから放射される光（発光光）
が、電流源６３４（他に６３１、６３２、６３３も考慮
すべきである）に光が照射されると、ホトコンダクタ現
象（ホトコン）により誤動作を引き起こす。この課題に
対応するため、チップの裏面に遮光膜を形成する。ま
た、基板に実装する箇所で、かつ、チップの電流源が形
成された箇所に遮光膜を形成する（パネル基板の表面に
金属薄膜、有機材料あるいは無機材料などからなる光吸
収膜を形成する）。この遮光膜は、ＥＬ素子１５に電流
を供給するアノード配線、カソード配線の引き回す（Ｉ
Ｃチップ下に引き回す）ことにより、構成すれば形成が
容易であり、低コスト化できる。この構成は、ＩＣチッ
プに限定されるものではない。低温ポリシリコン、高温
ポリシリコンもしくは固相成長により形成された半導体
膜（ＣＧＳ）、アモルファスシリコン技術を用いてソー
スドライバ回路１４にも適用される。つまり、このソー
スドライバ回路１４の裏面に遮光膜を形成する。
【０５８５】第２段のカレントミラー回路６３２を流れ
る電流は、第３段のカレントミラー回路を構成するトラ
ンジスタ６３３ａにコピーされ、カレントミラー倍率が
１倍の時は、この電流がトランジスタ６３３ｂに流れ
る。この電流は、最終段のトランジスタ６３４にコピー
される。
【０５８６】Ｄ０に対応する部分は、１個のトランジス
タ６３４で構成されているので、最終段電流源のトラン
ジスタ６３３に流れる電流値である。Ｄ１に対応する部
分は２個のトランジスタ６３４で構成されているので、
最終段電流源の２倍の電流値である。Ｄ２は４個のトラ
ンジスタ６３４で構成されているので、最終段電流源の
４倍の電流値であり、・・・、Ｄ５に対応する部分は３
２個のトランジスタで構成されているので、最終段電流
源の３２倍の電流値である。したがって、６ビットの画
像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５で制御される
スイッチを介してプログラム電流Ｉｗはソース信号線に
出力される（電流を引き込む）。したがって、６ビット
の画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５のＯＮ、
ＯＦＦに応じて、出力線には、最終段電流源６３３の１
倍、２倍、４倍、・・・、３２倍の電流が加算されて出
力される。すなわち、６ビットの画像データＤ０、Ｄ
１、Ｄ２、・・・、Ｄ５により、最終段電流源６３３の
０〜６３倍の電流値が出力線より出力される（ソース信
号線１８から電流を引き込む。
【０５８７】以上のように、最終段電流源６３３の整数
倍の構成により、従来のＷ／Ｌの比例配分と比較して、
より高精度に電流値を制御できる（各端子の出力バラツ
キがなくなる）。
【０５８８】ただし、この構成は、画素１６を構成する
駆動用ＴＦＴ１１ａがＰチャンネルで構成され、かつ、
ソースドライバＩＣ１４を構成する電流源（１単位）部
６３４がＮチャンネルトランジスタで構成されている場
合である。他の場合（例えば、画素１６の駆動用ＴＦＴ
１１ａがＮチャンネルトランジスタで構成されている場
合など）は、プログラム電流Ｉｗは吐き出し電流となる
構成も実施できることはいうまでもない。）。
【０５８９】なお、最終段電流源６３３の０〜６３倍の
電流が出力されるとしたが、これは最終段電流源６３３
のカレントミラー倍率が１倍の時である。カレントミラ
ー倍率が２倍の時は、最終段電流源６３３の０〜１２６
倍の電流が出力され、カレントミラー倍率が０．５倍の
時は、最終段電流源６３３の０〜３１．５倍の電流が出
力される。以上のように、本発明は最終段電流源６３３
あるいは、それより前段の電流源（６３１、６３２な
ど）のカレントミラー倍率を変化させることにより、出
力の電流値を容易に変更できる。また、以上の事項は、
Ｒ、Ｇ、Ｂごとにカレントミラー倍率を変更する（異な
らせる）ことも好ましい。たとえば、Ｒのみ、いずれか
の電流源のカレントミラー倍率を他の色に対して（他の
色に対応する電流源回路に対して）、変化（異ならせ
る）させてもよい。特に、ＥＬ表示パネルは、各色
（Ｒ、Ｇ、Ｂあるいはシアン、イエロー、マゼンダ）ご
とに発光効率などが異なる。したがって、各色でカレン
トミラー倍率を変化させることにより、ホワイトバラン
スを良好にできる。
【０５９０】電流源のカレントミラー倍率を他の色に対
して（他の色に対応する電流源回路に対して）、変化
（異ならせる）させるという事項は、固定的なものに限
定されない。可変することも含まれる。可変は、電流源
にカレントミラー回路を構成するトランジスタを複数形
成しておき、外部からの信号によりカレント電流を流す
前記トランジスタの個数を切り替えることにより実現で
きる。このように構成することにより、作製されたＥＬ
表示パネルの各色の発光状態を観察しながら、最適なホ
ワイトバランスに調整することが可能になる。特に、本
発明は、多数段に電流源（カレントミラー回路）を連結
する構成である。したがって、第１段の電流源６３１と
第２段の電流源６３２とのカレントミラー倍率を変化さ
せると、少ない連結部（カレントミラー回路など）によ
り容易に多数の出力の出力電流を変化できる。もちろ
ん、第２段の電流源６３２と第３段の電流源６３３との
カレントミラー倍率を変化させるよりも、少ない連結部
（カレントミラー回路など）により容易に多数の出力の
出力電流を変化できることはいうまでもない。
【０５９１】なお、カレントミラー倍率を変化という概
念は、電流倍率を変化（調整）するということである。
したがって、カレントミラー回路のみに限定されるもの
ではない。たとえば、電流出力のオペアンプ回路、電流
出力のＤ／Ａ回路などでも実現できる。
【０５９２】以上に説明した事項は、本発明の他の実施
例についても適用されることはいうまでもない。
【０５９３】図６５に、３段式カレントミラー回路によ
る１７６出力（Ｎ×Ｍ＝１７６）の回路図の一例を示
す。図６５では、第１段カレントミラー回路による電流
源６３１を親電流源、第２段カレントミラー回路による
電流源６３２を子電流源、第３段カレントミラー回路に
よる電流源６３３を孫電流源と記している。最終段カレ
ントミラー回路である第３段カレントミラー回路による
電流源の整数倍の構成により、１７６出力のばらつきを
極力抑え、高精度な電流出力が可能である。もちろん、
電流源５３１、６３２、６３３を密集して配置するとい
う構成を忘れてはならない。
【０５９４】なお、密集して配置するとは、第１の電流
源６３１と第２の電流源６３２とを少なくとも８ｍｍ以
内の距離に配置（電流あるいは電圧の出力側と電流ある
いは電圧の入力側）することをいう。さらには、５ｍｍ
以内に配置することが好ましい。この範囲であれば、検
討によりシリコンチップ内で配置されてトランジスタの
特性（Ｖｔ、モビリティ（μ））差がほとんど発生しな
いからである。また、同様に、第２の電流源６３２と第
３の電流源６３３（電流の出力側と電流の入力側）も少
なくとも８ｍｍ以内の距離に配置する。さらに好ましく
は、５ｍｍ以内の位置に配置することが好ましい。以上
の事項は、本発明の他の実施例においても適用されるこ
とは言うまでもない。
【０５９５】この電流あるいは電圧の出力側と電流ある
いは電圧の入力側とは、以下の関係を意味する。図６６
の電圧受け渡しの場合は、第（Ｉ）段の電流源のトラン
ジスタ６３１（出力側）と第（Ｉ＋１）の電流源のトラ
ンジスタ６３２ａ（入力側）とを密集して配置する関係
である。図６７の電流受け渡しの場合は、第（Ｉ）段の
電流源のトランジスタ６３１ａ（出力側）と第（Ｉ＋
１）の電流源のトランジスタ６３２ｂ（入力側）とを密
集して配置する関係である。
【０５９６】ここで、シリコンチップとしたが、これ
は、半導体チップの意味である。したがって、ガリウム
基板に形成されたチップ、ゲルマニウム基板など形成さ
れた他の半導体チップも同様である。
【０５９７】さらには、低温ポリシリコン、高温ポリシ
リコンもしくは固相成長により形成された半導体膜（Ｃ
ＧＳ）、もしくはアモルファスシリコン技術を用いてソ
ースドライバ回路にも適用される。ただし、この場合
は、パネルが比較的大型の場合が多い。パネルが大型で
あると多少のソース信号線１８からの出力バラツキがあ
っても視覚的に認識されにくい。したがって、以上のガ
ラス基板などに画素ＴＦＴと同時にソースドライバ回路
１４を形成する表示パネルでは、密集して配置すると
は、第１の電流源６３１と第２の電流源６３２とを少な
くとも３０ｍｍ以内の距離に配置（電流の出力側と電流
の入力側）することをいう。さらには、２０ｍｍ以内に
配置することが好ましい。この範囲であれば、検討によ
りこの範囲に配置されたトランジスタの特性（Ｖｔ、モ
ビリティ（μ））差がほとんど発生しないからである。
また、同様に、第２の電流源６３２と第３の電流源６３
３（電流の出力側と電流の入力側）も少なくとも３０ｍ
ｍ以内の距離に配置する。さらに好ましくは、２０ｍｍ
以内の位置に配置することが好ましい。
【０５９８】以上の説明は、理解を容易に、あるいは説
明を容易にするため、カレントミラー回路間は電圧によ
り信号を受け渡すように説明をした。しかし、電流受け
渡し構成にすることにより。よりばらつきの小さい電流
駆動型表示パネルの駆動用ドライバ回路（ＩＣ）１４を
実現することができる。
【０５９９】図６７は電流受け渡し構成の実施例であ
る。なお、図６６は電圧受け渡し構成の実施例である。
図６６、図６７とも回路図としては同じであり、レイ
アウト構成すなわち配線の引き回し方が異なる。図６６
において、６３１は第１段電流源用Ｎｃｈトランジス
タ、６３２ａは第２段電流源用Ｎｃｈトランジスタ、６
３２ｂは第２段電流源用Ｐｃｈトランジスタである。
【０６００】図６７において、６３１ａは第１段電流源
用Ｎｃｈトランジスタ、６３２ａは第２段電流源用Ｎｃ
ｈトランジスタ、６３２ｂは第２段電流源用Ｐｃｈトラ
ンジスタである。
【０６０１】図６６では、可変抵抗６５１（電流を変化
するために用いるものである）とＮｃｈトランジスタ６
３１で構成される第１段電流源のゲート電圧が、第２段
電流源のＮｃｈトランジスタ６３２ａのゲートに受け渡
されているので、電圧受け渡し方式のレイアウト構成と
なる。
【０６０２】一方、図６７では、可変抵抗６５１とＮｃ
ｈトランジスタ６３１ａで構成される第１段電流源のゲ
ート電圧が、隣接する第２段電流源のＮｃｈトランジス
タ６３２ａのゲートに印加され、その結果トランジスタ
に流れる電流値が、第２段電流源のＰｃｈトランジスタ
６３２ｂに受け渡されているので、電流受け渡し方式の
レイアウト構成となる。
【０６０３】なお、本発明の実施例では説明を容易にす
るため、あるいは理解を容易にするために、第１の電流
源と第２の電流源との関係を中心に説明しているが、こ
れに限定されるものではなく、第２の電流源と第３の電
流源との関係、あるいはそれ以外の電流源との関係にお
いても適用される（適用できる）ことは言うまでもな
い。
【０６０４】図６６の電圧受け渡し方式のカレントミラ
ー回路のレイアウト構成では、カレントミラー回路を構
成する第１段の電流源のＮｃｈトランジスタ６３１と第
２段の電流源のＮｃｈトランジスタ６３２ａが離れ離れ
になる（離れ離れになりやすいというべきではある）の
で、両者のトランジスタ特性に相違が生じやすい。した
がって、第１段電流源の電流値が第２段電流源に正確に
伝達されず、ばらつきが生じやすい。
【０６０５】それに対して、図６７の電流受け渡し方式
のカレントミラー回路のレイアウト構成では、カレント
ミラー回路を構成する第１段電流源のＮｃｈトランジス
タ６３１ａと第２段電流源のＮｃｈトランジスタ６３２
ａが隣接している（隣接して配置しやすい）ので、両者
のトランジスタ特性に相違は生じにくく、第１段電流源
の電流値が第２段電流源に正確に伝達され、ばらつきが
生じにくい。
【０６０６】以上のことから、本発明の多段式カレント
ミラー回路の回路構成（本発明の電流駆動方式のソース
ドライバ回路（ＩＣ）１４）として、電圧受け渡しでは
なく、電流受け渡しとなるレイアウト構成とすることに
より、よりばらつきの小さくでき好ましい。以上の実施
例は本発明の他の実施例にも適用できることは言うまで
もない。
【０６０７】なお、説明の都合上、第１段電流源から第
２段電流源の場合を示したが、第２段電流源から第３段
電流源、第３段電流源から第４段電流源、・・・の場合
も同様であることは言うまでもない。
【０６０８】図６８は、図６５の３段構成のカレントミ
ラー回路（３段構成の電流源）を、電流受け渡し方式に
した場合の例を示している（したがって、図６５は電圧
受け渡し方式の回路構成である）。
【０６０９】図６８では、まず、可変抵抗６５１とＮｃ
ｈトランジスタ６３１ａで基準電流が作成される。な
お、可変抵抗６５１で基準電流を調整するように説明し
ているが、実際は、ソースドライバＩＣ（回路）１４内
に形成（もしくは配置）された電子ボリウム回路により
トランジスタ６３１ａのソース電圧が設定され、調整さ
れるように構成される。もしくは、図６４に図示するよ
うな多数の電流源（１単位）６３４から構成される電流
方式の電子ボリウムから出力される電流を直接にトラン
ジスタ６３１のソース端子に供給することにより基準電
流は調整される（図６９を参照のこと）。
【０６１０】トランジスタ６３１ａによる第１段電流源
のゲート電圧が、隣接する第２段電流源のＮｃｈトラン
ジスタ６３２ａのゲートに印加され、その結果トランジ
スタに流れる電流値が、第２段電流源のＰｃｈトランジ
スタ６３２ｂに受け渡される。また、第２の電流源のト
ランジスタ６３１２ｂによるゲート電圧が、隣接する第
３段電流源のＮｃｈトランジスタ６３３ａのゲートに印
加され、その結果トランジスタに流れる電流値が、第３
段電流源のＮｃｈトランジスタ６３３ｂに受け渡され
る。第３段電流源のＮｃｈトランジスタ６３３ｂのゲー
トには図６４に図示する多数の電流源６３４が必要なビ
ット数に応じて形成（配置）される。
【０６１１】図６９では、前記多段式カレントミラー回
路の第１段電流源６３１に、電流値調整用素子が具備さ
れていることを特徴としている。この構成により、第１
段電流源６３１の電流値を変化させることにより、出力
電流をコントロールすることが可能となる。
【０６１２】トランジスタのVtバラツキ（特性バラツ
キ）は、１ウェハ内で１００ｍV程度のばらつきがあ
る。しかし、１００μ以内に近接して形成されたトラン
ジスタのVtバラツキは、少なくとも、１０ｍV以下であ
る（実測）。つまり、トランジスタを近接して形成し、
カレントミラー回路を構成するとにより、カレントミラ
ー回路の出力電流バラツキを減少させることができる。
したがって、本発明のソースドライバICの各端子の出力
電流バラツキを少なくすることができる。
【０６１３】図１１０はトランジスタの形成面積（平方
ミリメートル）と、単体トランジスタの出力電流バラツ
キ（３σ）との測定結果を示している。出力電流バラツ
キとは、Vt電圧での電流バラツキである。黒点は所定の
形成面積内に作製された評価サンプル（１０−２００
個）のトランジスタ出力電流バラツキである。図１１０
のA領域（形成面積０．５平方ミリメートル以内）内で
形成されたトランジスタには、ほとんど出力電流のバラ
ツキがない（ほぼ、誤差範囲の出力電流バラツキしかな
い。つまり、一定の出力電流が出力される）。逆にC領
域（形成面積２．４平方ミリメートル以上）では、形成
面積に対する出力電流のバラツキが急激に大きくなる傾
向がある。B領域（形成面積０．５平方ミリメートル以
上２．４平方ミリメートル以下）では、形成面積に対す
る出力電流のバラツキはほぼ比例の関係にある。
【０６１４】ただし、出力電流の絶対値は、ウェハごと
に異なる。しかし、この問題は、本発明のソースドライ
バ回路（ＩＣ）１４において、基準電流を調整するこ
と、あるいは所定値にすることにより対応できる。ま
た、カレントミラー回路などの回路工夫で対応できる
（解決できる）。
【０６１５】本発明は、入力デジタルデータ（D）によ
り、単位トランジスタ６３４に流れる電流数を切り替え
ることによりソース信号線１８に流れる電流量を変化
（制御）する。階調数が６４階調以上であれば、１／６
４＝０．０１５であるから、理論的には、１〜２％以内
の出力電流バラツキ以内にする必要がある。なお、１％
以内の出力バラツキは、視覚的には判別することが困難
になり、０．５％以下ではほぼ判別することができない
（均一に見える）。
【０６１６】出力電流バラツキ（％）を１％以内にする
ためには、図１１０の結果に示すようにトランジスタ群
（バラツキの発生を抑制すべきトランジスタ）の形成面
積を２平方ミリメーター以内にする必要がある。さらに
好ましくは、出力電流のバラツキ（つまり、トランジス
タのＶｔバラツキ）を０．５％以内にすることが好まし
い。図１１０の結果に示すようにトランジスタ群６８１
の形成面積を１．２平方ミリメーター以内にすればよ
い。なお、形成面積とは、縦×横の長さの面積である。
たとえば、一例として、１．２平方ミリメートルでは、
１ｍｍ×１．２ｍｍである。
【０６１７】なお、以上は、特に８ビット（２５６階
調）以上の場合である。２５６階調以下の場合、たとえ
ば、６ビット（６４階調）の場合は、出力電流のバラツ
キは２％程度であっても良い（画像表示上、実状は問題
がない）。この場合は、トランジスタ群６８１は、５平
方ミリメートル以内に形成すればよい。また、トランジ
スタ群６８１（図６８では、トランジスタ群６８１ａと
６８１ｂの２つを図示している）の両方が、この条件を
満足することを要しない。少なくとも一方が（３つ以上
ある場合は、１つ以上のトランジスタ群６８１）この条
件を満足するように構成すれば本発明の効果が発揮され
る。特に、下位のトランジスタ群６８１（６８１ａが上
位で、６８１ｂが下位の関係）に、関してこの条件を満
足させることが好ましい。画像表示に問題が発生しにく
くなるからである。
【０６１８】この所定の面積範囲内に親、子、孫のトラ
ンジスタ群を形成または配置する。トランジスタ群は、
８の倍数（８、１６、２４、・・・・・）で構成するこ
とが好ましい。回路構成が容易となり、配線引き回し数
も低減できるからである。本発明では、Ｎ＝１６（８×
２）とし、Ｍ＝１１（１７６／１６）と構成している。
【０６１９】以上の事項は本発明の他の実施例において
も適用され、また、本発明の表示パネル、アレイ、表示
装置などと組み合わせることができる。
【０６２０】本発明のソースドライバ回路（ＩＣ）１４
は、図６８に図示するように、親、子、孫というように
少なくとも複数の電流源を多段接続し、かつ各電流源密
配置にしている（もちろん、親、子の２段接続でもよ
い）。また、各電流源間（トランジスタ群６８１間）を
電流受け渡しにしている。具体的には、図６８の点線で
囲った範囲（トランジスタ群６８１）を密配置にする。
このトランジスタ群６８１は電圧受け渡しの関係にあ
る。また、親の電流源６３１と子の電流源６３２ａと
は、ソースドライバＩＣ１４チップの略中央部に形成ま
たは配置する。チップの左右に配置された子の電流源を
構成するトランジスタ６３２ａと、子の電流源を構成す
るトランジスタ６３２ｂとの距離を比較的短くすること
ができるからである。つまり、最上位のトランジスタ群
６８１ａをＩＣチップの略中央部に配置する。そして、
ＩＣチップ１４の左右に、下位のトランジスタ群６８１
ｂを配置する。好ましくは、この下位のトランジスタ群
６８１ｂの個数がＩＣチップの左右で略等しくなるよう
に配置または、形成もしくは作製するのである。なお、
以上の事項は、ＩＣチップ１４に限定されず、低温ある
いは高温ポリシリコン技術で基板７１に直接形成したソ
ースドライバ回路１４にも適用される。他の事項も同様
である。
【０６２１】本発明では、トランジスタ群６８１ａはＩ
Ｃチップ１４の略中央部に１つ構成または配置または形
成あるいは作製されたおり、チップの左右に８個づつト
ランジスタ群６８１ｂが形成されている（Ｎ＝８＋８、
図６３を参照のこと）。子のトランジスタ群６８１ｂは
チップの左右に等しくなるように、もしくは、チップ中
央の親が形成された位置に対し、左側に形成または配置
されたトランジスタ群６８１ｂの個数と、チップの右側
に形成または配置されたトランジスタ群６８１ｂの個数
との差が、４個以内となるように構成することが好まし
い。さらには、チップの左側に形成または配置されたト
ランジスタ群６８１ｂの個数と、チップの右側に形成ま
たは配置されたトランジスタ群６８１ｂの個数との差
が、１個以内となるように構成することが好ましい。以
上の事項は、孫にあたるトランジスタ群（図６８では省
略されているが）についても同様である。
【０６２２】親電流源６３１と子電流源６３２ａ間は電
圧受け渡し（電圧接続）されている。したがって、トラ
ンジスタのＶｔバラツキの影響を受けやすい。そのた
め、トランジスタ群６８１ａの部分を密配置する。この
トランジスタ群６８１ａの形成面積を、図１１０の図示
するように２平方ミリメートル以内の面積に形成する。
さらに好ましくは１．２平方ミリメートル以内に形成す
る。もちろん、階調数が６４階調以下の場合は、５平方
ミリメートル以内でもよい。
【０６２３】トランジスタ群６８１ａを子トランジスタ
６３２ｂ間は電流でデータを受け渡し（電流受け渡し）
をしているので、多少、距離は流れても構わない。この
距離の範囲（たとえば、上位のトランジスタ群６８１ａ
の出力端から下位のトランジスタ６８１ｂの入力端まで
の距離）は、先に説明したように、第２の電流源（子）
を構成するトランジスタ６３２ａと第２の電流源（子）
を構成するトランジスタ６３２ｂとを、少なくとも１０
ｍｍ以内の距離に配置する。このましくは８ｍｍ以内に
配置または形成する。さらには、５ｍｍ以内に配置する
ことが好ましい。この範囲であれば、検討によりシリコ
ンチップ内で配置されてトランジスタの特性（Ｖｔ、モ
ビリティ（μ））差が、電流受け渡しではほとんど影響
しないからである。特に、この関係は、下位のトランジ
スタ群で実施することが好ましい。たとえば、トランジ
スタ群６８１ａが上位で、その下位にトランジスタ群６
８１ｂ、さらにその下位にトランジスタ群６８１ｃがあ
れば、トランジスタ群６８１ｂとトランジスタ群６８１
ｃの電流受け渡しをこの関係を満足させる。したがっ
て、すべてのトランジスタ群６８１がこの関係を満足さ
せることに、本発明が限定されるものではない。少なく
とも１組のトランジスタ群６８１がこの関係を満足さえ
るようにすればよい。特に、下位の方が、トランジスタ
群６８１の個数が多くなるからである。
【０６２４】第３の電流源（孫）を構成するトランジス
タ６３３ａと第３の電流源を構成するトランジスタ６３
３ｂについても同様である。なお、電圧受け渡しでも、
ほぼ適用することができることは言うまでもない。
【０６２５】トランジスタ群６８１ｂはチップの左右方
向（長手方向、つまり、出力端子７６１と対面する位置
に）に形成または作製あるいは配置されている。トラン
ジスタ群６８１ｂはチップの左右方向（長手方向、つま
り、出力端子７６１と対面する位置に）に形成または作
製あるいは配置されている。このトランジスタ群６８１
ｂの個数Ｍは、本発明では１１個（図６３を参照）であ
る。
【０６２６】子電流源６３２ｂと孫電流源６３３ａ間は
電圧受け渡し（電圧接続）されている。そのため、トラ
ンジスタ群６８１ａと同様にトランジスタ群６８１ｂの
部分を密配置する。このトランジスタ群６８１ｂの形成
面積を、図１１０の図示するように２平方ミリメートル
以内の面積に形成する。さらに好ましくは１．２平方ミ
リメートル以内に形成する。ただし、このトランジスタ
群６８１ｂ部分のＶｔが少しでもばらつくと画像として
認識されやすい。したがって、ほとんどバラツキが発生
しないように、形成面積は図１１０のＡ領域（０．５平
方ミリメートル以内）にすることが好ましい。
【０６２７】トランジスタ群６８１ｂを孫トランジスタ
６３３ａとトランジスタ６３３ｂ間は電流でデータを受
け渡し（電流受け渡し）をしているので、多少、距離は
流れても構わない。この距離の範囲についても先の説明
と同様である。第３の電流源（孫）を構成するトランジ
スタ６３３ａと第２の電流源（孫）を構成するトランジ
スタ６３３ｂとを、少なくとも８ｍｍ以内の距離に配置
する。さらには、５ｍｍ以内に配置することが好まし
い。
【０６２８】図６９に、前記電流値制御用素子として、
電子ボリウムで構成した場合を示す。電子ボリウムは抵
抗６９１（電流制限および各基準電圧を作成する。抵抗
６９１はポリシリで形成する）、デコーダ６９２、レベ
ルシフタ６９３などで構成される。なお、電子ボリウム
は電流を出力する。トランジスタ６４１はアナログスイ
ッチ回路として機能する。
【０６２９】また、電子ボリウム回路は、ＥＬ表示パネ
ルの色数に応じて形成（もしくは配置）する。たとえ
ば、ＲＧＢの３原色であれば、各色に対応する３つの電
子ボリウム回路を形成（もしくは配置）し、各色を独立
に調整できるようにすることが好ましい。しかし、１つ
の色を基準にする（固定する）場合は、色数−１分の電
子ボリウム回路を形成（もしくは配置）する。
【０６３０】図７６は、ＲＧＢの３原色を独立に基準電
流を制御する抵抗素子６５１を形成（配置）した構成で
ある。もちろん、抵抗素子６５１は電子ボリウムに置き
換えてもよいことは言うまでもない。電流源６３１、電
流源６３２などの親電流源、子電流源など基本（根本）
となる電流源は図７６に図示する領域に電流出力回路７
０４に密集して配置する。密集して配置することによ
り、各ソース信号線１８からの出力バラツキが低減す
る。図７６に図示するようにＩＣチップ（回路）１４の
中央部に電流出力回路７０４に配置することにより、Ｉ
Ｃチップ（回路）１４の左右に電流源６３１、６３２な
どから電流を均等に分配することが容易となる。したが
って、左右の出力バラツキが発生しにくい。
【０６３１】電流出力回路７０４は、Ｒ、Ｇ、Ｂごとに
形成（配置）し、かつ、このＲＧＢの電流出力回路７０
４Ｒ、７０４Ｇ、７０４Ｂも近接して配置する。また、
各色（Ｒ、Ｇ、Ｂ）ごとに、図７３に図示する低電流領
域の基準電流ＩＮＬを調整し、また、図７４に図示する
低電流領域の基準電流ＩＮＨを調整する（図７９も参照
のこと）。したがって、Ｒの電流出力回路７０４Ｒには
低電流領域の基準電流ＩＮＬを調整するボリウム（もし
くは、電圧出力もしくは電流出力の電子ボリウム）６５
１ＲＬが配置され、高電流領域の基準電流ＩＮＨを調整
するボリウム（もしくは、電圧出力もしくは電流出力の
電子ボリウム）６５１ＲＨが配置される。同様に、Ｇの
電流出力回路７０４Ｇには低電流領域の基準電流ＩＮＬ
を調整するボリウム（もしくは、電圧出力もしくは電流
出力の電子ボリウム）６５１ＧＬが配置され、高電流領
域の基準電流ＩＮＨを調整するボリウム（もしくは、電
圧出力もしくは電流出力の電子ボリウム）６５１ＧＨが
配置される。また、Ｂの電流出力回路７０４Ｂには低電
流領域の基準電流ＩＮＬを調整するボリウム（もしく
は、電圧出力もしくは電流出力の電子ボリウム）６５１
ＢＬが配置され、高電流領域の基準電流ＩＮＨを調整す
るボリウム（もしくは、電圧出力もしくは電流出力の電
子ボリウム）６５１ＢＨが配置される。
【０６３２】なお、ボリウム６５１などは、ＥＬ素子１
５の温特を補償できるように、温度で変化するように構
成することが好ましい。また、図７９のガンマ特性で、
折れ曲がり点が２点以上あるときは、各色の基準電流を
調整する電子ボリウムあるいは抵抗などは３個以上にし
てもよいことは言うまでもない。
【０６３３】ＩＣチップの出力端子には、出力パッド７
６１が形成または配置されている。この出力パッドと、
表示パネルのソース信号線１８とが接続される。出力バ
ッド７６１は、メッキ技術あるいはネイルヘッドボンダ
技術によりバンプ（突起）が形成されている。突起の高
さは１０μｍ以上４０μｍ以下の高さにする。
【０６３４】前記バンプと各ソース信号線１８とは導電
性接合層（図示せず）を介して電気的に接続されてい
る。導電性接合層は接着剤としてエポキシ系、フェノー
ル系等を主剤とし、銀（Ａｇ）、金（Ａｕ）、ニッケル
（Ｎｉ）、カーボン（Ｃ）、酸化錫（ＳnＯ2）などのフ
レークを混ぜた物、あるいは紫外線硬化樹脂などであ
る。導電性接合層は、転写等の技術でバンプ上に形成す
る。また、バンブとソース信号線１８とをＡＣＦ樹脂で
熱圧着される。なお、バンプあるいは出力パッド７６１
とソース信号線１８との接続は、以上の方式に限定する
ものではない。また、アレイ基板上にＩＣ１４を積載せ
ず、フィルムキャリヤ技術を用いてもよい。また、ポリ
イミドフィルム等を用いてソース信号線１８などと接続
しても良い。
【０６３５】図６９において、入力された４ビットの電
流値制御用データ（ＤＩ）は、４ビットデコーダ回路６
９２でデコードされる（分割数が６４必要であれば、６
ビットにすることは言うまでもない。ここでは説明を容
易にするため、４ビットとして説明をする）。その出力
はレベルシフタ回路６９３により、ロジックレベルの電
圧値からアナログレベルの電圧値に昇圧され、アナログ
スイッチ６４１に入力される。
【０６３６】電子ボリウム回路の主構成部は、固定抵抗
Ｒ０６９１ａと１６個の単位抵抗ｒ６９１ｂで構成され
ている。デコーダ回路６９２の出力は、１６個のアナロ
グスイッチ６４１のいずれかに接続されており、デコー
ダ回路６９２の出力により、電子ボリウムの抵抗値が定
まるように構成されている。すなわち、例えば、デコー
ダ回路６９２の出力が４であれば、電子ボリウムの抵抗
値はＲ０＋５ｒとなる。この電子ボリウムの抵抗は、第
１段電流源６３１の負荷となっており、アナログ電源Ａ
Ｖｄｄにプルアップされている。したがって、この電子
ボリウムの抵抗値が変化すると、第１段電流源６３１の
電流値が変化し、その結果、第２段電流源６３２の電流
値が変化し、その結果、第３段電流源６３３の電流値も
変化して、ドライバＩＣの出力電流はコントロールされ
ることになる。
【０６３７】なお、説明の都合上、電流値制御用データ
は４ビットとしたが、これは４ビットに固定されるもの
ではなく、ビット数が多ければ多いほど、電流値の可変
数は多くなることは言うまでもない。また、多段式カレ
ントミラーの構成を３段として説明したが、これも３段
に固定されるものではなく、任意の段数でもかまわない
ことは言うまでもない。
【０６３８】また、温度変化により、ＥＬ素子の発光輝
度が変化するという課題に対して、電子ボリウム回路の
構成として、温度により抵抗値が変化する外付け抵抗６
９１ａを具備させることが好ましい。温度により抵抗値
が変化する外付け抵抗とは、サーミスタ、ポジスタなど
が例示される。一般に、素子に流れる電流に応じて輝度
が変化する発光素子は、温度特性を持っており、同じ電
流値を流しても、その発光輝度は温度により変化する。
そこで、温度により抵抗値が変化する外付け抵抗６９１
ａを電子ボリウムに付けることにより、定電流出力の電
流値を温度により変化させることができ、温度が変化し
ても発光輝度が常に一定にすることができる。
【０６３９】なお、前記多段式カレントミラー回路が、
赤（Ｒ）用、緑（Ｇ）用、青（Ｂ）用の３系統に分離す
ることが好ましい。一般に有機ＥＬ等の電流駆動型発光
素子では、Ｒ、Ｇ、Ｂで発光特性が異なる。従って、
Ｒ、Ｇ、Ｂで同じ輝度にするためには、発光素子に流す
電流値をＲ、Ｇ、Ｂでそれぞれ調整する必要がある。ま
た、有機ＥＬ表示パネル等の電流駆動型発光素子では、
Ｒ、Ｇ、Ｂで温度特性が異なる。従って、温度特性を補
正するためのサーミスタ等の外部補助素子の特性も、
Ｒ、Ｇ、Ｂでそれぞれ調整する必要がある。
【０６４０】本発明では、前記多段式カレントミラー回
路が、Ｒ用、Ｇ用、Ｂ用の３系統に分離されているの
で、発光特性や温度特性をＲ、Ｇ、Ｂでそれぞれ調整す
ることができ、最適なホワイトバランスを得ることが可
能である。
【０６４１】先にも説明しているが、電流駆動方式で
は、黒表示時で、画素に書き込む電流が小さい。そのた
め、ソース信号線１８などに寄生容量があると、１水平
走査期間（１Ｈ）に画素１６に十分な電流を書き込むこ
とができないという問題点があった。一般に、電流駆動
型発光素子では、黒レベルの電流値は数ｎＡ程度と微弱
であるため、その信号値で数１０ｐＦ程度あると思われ
る寄生容量（配線負荷容量）を駆動することは困難であ
る。この課題を解決するためには、ソース信号線１８に
画像データを書き込む前に、プリチャージ電圧を印加
し、ソース信号線１８の電位レベルを画素のＴＦＴ１１
ａの黒表示電流（基本的にはＴＦＴ１１ａはオフ状態）
にすることが有効である。このプリチャージ電圧の形成
（作成）には、画像データの上位ビットをデコードする
ことにより、黒レベルの定電圧出力を行うことが有効で
ある。
【０６４２】図７０に、本発明のプリチャージ機能を有
した電流出力方式のソースドライバ回路（ＩＣ）１４の
一例を示す。図７０では、６ビットの定電流出力回路の
出力段にプリチャージ機能を搭載した場合を示してい
る。図７０において、プリチャージ制御信号は、画像デ
ータＤ０〜Ｄ５の上位３ビットＤ３、Ｄ４、Ｄ５がすべ
て０である場合をＮＯＲ回路７０２でデコードし、水平
同期信号ＨＤによるリセット機能を有するドットクロッ
クＣＬＫのカウンタ回路７０１の出力とのＡＮＤ回路７
０３をとり、一定期間黒レベル電圧Ｖｐを出力するよう
に構成されている。他の場合は、図６８などで説明した
電流出力段７０４からの出力電流がソース信号線１８に
印加される（ソース信号線１８からプログラム電流Ｉｗ
を吸収する）。この構成により、画像データが黒レベル
に近い０階調目〜７階調目の場合、１水平期間のはじめ
の一定期間だけ黒レベルに相当する電圧が書き込まれ
て、電流駆動の負担が減り、書き込み不足を補うことが
可能となる。なお、完全黒表示を０階調目とし、完全白
表示を６３階調目とする（６４階調表示の場合）。
【０６４３】なお、プリチャージを行う階調は、黒表示
領域に限定すべきである。つまり、書き込み画像データ
を判定し、黒領域階調（低輝度、つまり、電流駆動方式
では、書き込み電流が小さい（微小））を選択しプリチ
ャージする（選択プリチャージ）。全階調データに対
し、プリチャージすると、今度は、白表示領域で、輝度
の低下（目標輝度に到達しない）が発生する。また、画
像に縦筋が表示される。
【０６４４】好ましくは、階調データの階調０から１／
８の領域の階調で、選択プリチャージを行う（たとえ
ば、６４階調の時は、０階調目から７階調目までの画像
データの時、プリチャージを行ってから、画像データを
書き込む）。さらに、好ましくは、階調データの階調０
から１／１６の領域の階調で、選択プリチャージを行う
（たとえば、６４階調の時は、０階調目から３階調目ま
での画像データと時、プリチャージを行ってから、画像
データを書き込む）。
【０６４５】特に黒表示で、コントラストを高くするた
めには、階調０のみを検出してプリチャージする方式も
有効である。極めて黒表示が良好になる。問題は、画面
全体が階調１、２の場合に画面が黒浮きして見えること
である。したがって、階調データの階調０から１／８の
領域の階調と、一定の範囲で選択プリチャージを行う。
【０６４６】なお、プリチャージの電圧、階調範囲は、
Ｒ、Ｇ、Ｂで異ならせることも有効である。ＥＬ表示素
子１５は、Ｒ、Ｇ、Ｂで発光開始電圧、発光輝度が異な
っているからである。たとえば、Ｒは、階調データの階
調０から１／８の領域の階調で、選択プリチャージを行
う（たとえば、６４階調の時は、０１階調目から７階調
目までの画像データの時、プリチャージを行ってから、
画像データを書き込む）。他の色（Ｇ、Ｂ）は、階調デ
ータの階調０から１／１６の領域の階調で、選択プリチ
ャージを行う（たとえば、６４階調の時は、０階調目か
ら３階調目までの画像データと時、プリチャージを行っ
てから、画像データを書き込む）などの制御を行う。ま
た、プリチャージ電圧も、Ｒは７（Ｖ）であれば、他の
色（Ｇ、Ｂ）は、７．５（Ｖ）の電圧をソース信号線１
８に書き込むようにする。最適なプリチャージ電圧は、
ＥＬ表示パネルの製造ロットで異なることが多い。した
がって、プリチャージ電圧は、外部ボリウムなどで調整
できるように構成しておくことが好ましい。この調整回
路も電子ボリウム回路を用いることにより容易に実現で
きる。
【０６４７】また、全くプリチャージしない第０モー
ド、階調０のみをプリチャージする第１モード、階調０
から階調３の範囲でプリチャージする第２モード、階調
０から階調７の範囲でプリチャージする第３モード、全
階調の範囲でプリチャージする第４モードなどを設定
し、これらをコマンドで切り替えるように構成すること
が好ましい。これらは、ソースドライバ回路（ＩＣ）１
４内においてロジック回路を構成（設計）することによ
り容易に実現できる。
【０６４８】図７５は選択プリチャージ回路部の具体化
構成図である。ＰＶはプリチャージ電圧の入力端子であ
る。外部入力あるいは、電子ボリウム回路におり、Ｒ、
Ｇ、Ｂで個別のプリチャージ電圧が設定される。なお、
Ｒ、Ｇ、Ｂで個別のプリチャージ電圧を設定するとした
がこれに限定するものではない。Ｒ、Ｇ、Ｂで共通であ
ってもよい。プリチャージ電圧は、画素１６の駆動ＴＦ
Ｔ１１ａのＶｔに相関するものであり、この画素１６は
Ｒ、Ｇ、Ｂ画素で同一だからである。逆には、画素１６
の駆動ＴＦＴ１１ａのＷ／Ｌ比などがＲ、Ｇ、Ｂで異な
らせている（異なった設計となっている）場合は、プリ
チャージ電圧を異なった設計に対応して調整することが
好ましい。たとえば、Ｌが大きくなれば、ＴＦＴ１１ａ
のダイオード特性は悪くなり、ソース−ドレイン（Ｓ
Ｄ）電圧は大きくなる。したがって、プリチャージ電圧
は、ソース電位（Ｖｄｄ）に対して低く設定する必要が
ある。
【０６４９】プリチャージ電圧ＰＶはアナログスイッチ
７３１に入力されている。このアナログスイッチのＷ
（チャンネル幅）はオン抵抗を低減するために、１０μ
ｍ以上にする必要がある。しかし、あまりＷが大きい
と、寄生容量も大きくなるので１００μｍ以下にする。
さらに好ましくは、チャンネル幅Ｗは１５μｍ以上６０
μｍ以下にすることが好ましい。以上の事項は図７５の
スイッチ６４１ｂのアナログスイッチ７３１、図７３の
アナログスイッチ７３１にも適用される。
【０６５０】スイッチ６４１ａはプリチャージイネーブ
ル（ＰＥＮ）信号、選択プリチャージ信号（ＰＳＬ）
と、図７４のロジック信号の上位３ビット（Ｈ５、Ｈ
４、Ｈ３）で制御される。一例としたロジック信号の上
位３ビット（Ｈ５、Ｈ４、Ｈ３）の意味は、上位３ビッ
トが“０”の時に選択プリチャージが実施されるように
したためである。つまり、下位３ビットが“１”の時
（階調０から階調７）の時を選択してプリチャージが実
施されるように構成している。
【０６５１】なお、この選択プリチャージは、階調０の
みをプリチャージするとか、階調０から階調７の範囲で
プリチャージするとか固定してもよいが、低階調流域
（図７９の階調０から階調Ｒ１もしくは階調（Ｒ１−
１））を選択プリチャージするというように、低階調領
域と連動させてもよい。つまり、選択プリチャージは、
低階調領域が階調０から階調Ｒ１の時はこの範囲で実施
し、低階調領域が階調０から階調Ｒ２の時はこの範囲で
実施するように連動させて実施する。なお、この制御方
式の方が他の方式に比較して、ハード規模が小さくな
る。
【０６５２】以上の信号の印加状態により、スイッチ６
４１ａがオンオフ制御され、スイッチ６４１ａオンの
時、プリチャージ電圧ＰＶがソース信号線１８に印加さ
れる。なお、プリチャージ電圧ＰＶを印加する時間は、
別途形成したカウンタ（図示せず）により設定される。
このカウンタはコマンドにより設定できるように構成さ
れている。また、プリチャージ電圧の印加時間は１水平
走査期間（１Ｈ）の１／１００以上１／５以下の時間に
設定することが好ましい。たとえば、１Ｈが１００μｓ
ｅｃとすれば、１μｓｅｃ以上２０μｓｅｃとする。さ
らに好ましくは、２μｓｅｃ以上１０μｓｅｃとする。
【０６５３】また、プリチャージ印加時間は、Ｒ、Ｇ、
Ｂで異ならせたりすることも良好な結果が得られる。た
とえば、Ｒのプリチャージ時間をＧ、Ｂのプリチャージ
時間よりも長くするなどである。これば、有機ＥＬなど
では、ＲＧＢの各材料で発光開始時間などが異なるから
である。また、次にソース信号線１８に印加する画像デ
ータにより、プリチャージ電圧ＰＶ印加時間を可変する
ことによっても良好な結果が得られる。たとえば、完全
黒表示の階調０では印加時間を長くし、階調４ではそれ
よりも短くするなどである。また、１Ｈ前の画像データ
と次に印加する画像データの差を考慮して、印加時間を
設定することも良好な結果を得ることができる。たとえ
ば、１Ｈ前にソース信号線に画素を白表示にする電流と
書き込み、次の１Ｈに、画素に黒表示にする電流を書き
込む時は、プリチャージ時間を長くする。黒表示の電流
は微小であるからである。逆に、１Ｈ前にソース信号線
に画素を黒表示にする電流と書き込み、次の１Ｈに、白
素に黒表示にする電流を書き込む時は、プリチャージ時
間を短くするか、もしくはプリチャージを停止する（行
わない）。白表示の書き込み電流は大きいからである。
【０６５４】また、印加する画像データに応じてプリチ
ャージ電圧を変化かえることも有効である。黒表示の書
き込み電流は微小であり、白表示の書き込み電流は大き
いからである。したがって、低階調領域になるにしたが
って、プリチャージ電圧を高く（Ｖｄｄに対して。な
お、画素ＴＦＴ１１ａがＰチャンネルの時）し、高階調
領域になるにしたがって、プリチャージ電圧を低く（画
素ＴＦＴ１１ａがＰチャンネルの時）する。
【０６５５】プログラム電流オープン端子（ＰＯ端子）
が“０”の時は、スイッチ６４１ｂがオフ状態となり、
ＩＬ端子およびＩＨ端子とソース信号線１８とは切り離
される（Ｉｏｕｔ端子が、ソース信号線１８と接続され
ている）。したがって、プログラム電流Ｉｗはソース信
号線１８には流れない。ＰＯ端子はプログラム電流Ｉｗ
をソース信号線に印加している時は、“１”とし、スイ
ッチ６４１ｂをオンして、プログラム電流Ｉｗをソース
信号線１８に流す。
【０６５６】ＰＯ端子に“０”を印加し、スイッチ６４
１ｂをオープンにする時は、表示領域のいずれの画素行
も選択されていない時である。電流源６３４は入力デー
タ（Ｄ０〜Ｄ５）に基づいて電流をたえず、ソース信号
線１８から引き込んでいる。この電流が選択された画素
１６のＶｄｄ端子からＴＦＴ１１ａを介してソース信号
線１８に流れ込む電流である。したがって、いずれの画
素行も選択されていない時は、画素１６からソース信号
線１８に電流が流れる経路がない。いずれの画素行も選
択されていない時とは、任意の画素行が選択され、次の
画素行が選択されるまでの間に発生する。なお、このよ
うないずれの画素（画素行）も選択されず、ソース信号
線１８に流れ込む（流れ出す）経路がない状態を、全非
選択期間と呼ぶ。
【０６５７】この状態で、ＩＯＵＴ端子がソース信号線
１８に接続されていると、オンしている単位電流源６３
４（実際にはオンしているのはＤ０〜Ｄ５端子のデータ
により制御されるスイッチ６４１であるが）に電流が流
れる。そのため、ソース信号線１８の寄生容量に充電さ
れた電荷が放電し、ソース信号線１８の電位が、急激に
低下する。
【０６５８】以上のように、ソース信号線１８の電位が
低下すると、本来ソース信号線１８に書き込む電流によ
り、元の電位まで回復するのに時間を要するようになっ
てしまう。
【０６５９】この課題を解決するため、本発明は、全非
選択期間に、ＰＯ端子に“０”を印加し、図７５のスイ
ッチ６４１ｂをオフとして、ＩＯＵＴ端子とソース信号
線１８とを切り離す。切り離すことにより、ソース信号
線１８から電流源６３４に電流が流れ込むことはなくな
るから、全非選択期間にソース信号線１８の電位変化は
発生しない。以上のように、全非選択期間にＰＯ端子を
制御し、ソース信号線１８から電流源を切り離すことに
より、良好な電流書き込みを実施することができる。
【０６６０】また、画面に白表示領域（一定の輝度を有
する領域）の面積（白面積）と、黒表示領域（所定以下
の輝度の領域）の面積（黒面積）が混在し、白面積と黒
面積の割合が一定の範囲の時、プリチャージを停止する
という機能を付加することは有効である（適正プリチャ
ージ）。この一定の範囲で、画像に縦筋が発生するから
である。もちろん、逆に一定の範囲で、プリチャージす
るという場合もある。また、画像が動いた時、画像がノ
イズ的になるからである。適正プリチャージは、演算回
路で白面積と黒面積に該当する画素のデータをカウント
（演算）することにより、容易に実現することができ
る。また、適正プリチャージは、Ｒ、Ｇ、Ｂで異ならせ
ることも有効である。ＥＬ表示素子１５は、Ｒ、Ｇ、Ｂ
で発光開始電圧、発光輝度が異なっているからである。
たとえば、Ｒは、所定輝度の白面積：所定輝度の黒面積
の比が１：２０以上でプリチャージを停止または開始
し、ＧとＢは、所定輝度の白面積：所定輝度の黒面積の
比が１：１６以上でプリチャージを停止または開始する
という構成である。なお、実験および検討結果によれ
ば、有機ＥＬパネルの場合、所定輝度の白面積：所定輝
度の黒面積の比が１：１００以上（つまり、黒面積が白
面積の１００倍以上）でプリチャージを停止することが
好ましい。さらには、所定輝度の白面積：所定輝度の黒
面積の比が１：２００以上（つまり、黒面積が白面積の
２００倍以上）でプリチャージを停止することが好まし
い。
【０６６１】プリチャージ電圧ＰＶは、画素１６の駆動
ＴＦＴ１１ａがＰチャンネルの場合、Ｖｄｄ（図１を参
照）に近い電圧をソースドライバ回路（ＩＣ）１４から
出力する必要がある。しかし、このプリチャージ電圧Ｐ
ＶがＶｄｄに近いほど、ドライバ回路（ＩＣ）１４は高
耐圧プロセスの半導体を使用する必要がある（高耐圧と
いっても、５（Ｖ）〜１０（Ｖ）であるが、しかし、５
（Ｖ）耐圧を超えると、半導体プロセス価格は高くなる
点が課題である。したがって、５（Ｖ）耐圧のプロセス
を採用することにより高精細、低価格のプロセスを使用
することができる）。
【０６６２】画素１６の駆動用ＴＦＴ１１ａのダイオー
ド特性が良好で白表示のオン電流が確保した時、５
（Ｖ）以下であれば、ソースドライバＩＣ１４も５
（Ｖ）プロセスを使用できるから問題は発生しない。し
かし、ダイオード特性が５（Ｖ）を越えると時、問題と
なる。特に、プリチャージは、ＴＦＴ１１ａのソース電
圧Ｖｄｄに近いプリチャージ電圧ＰＶを印加する必要が
あるので、ＩＣ１４から出力することができなくなる。
【０６６３】図９２は、この課題を解決するパネル構成
である。図９２では、アレイ７１側にスイッチ回路６４
１を形成している。ソースドライバＩＣ１４からは、ス
イッチ６４１のオンオフ信号を出力する。このオンオフ
信号は、アレイ７１に形成されたレベルシフト回路６９
３で昇圧され、スイッチ６４１をオンオフ動作させる。
なお、スイッチ６４１およびレベルシフト回路６９３が
画素のＴＦＴを形成するプロセスで同時に、もしくは順
次に、形成する。もちろん、外付け回路（ＩＣ）で別途
形成し、アレイ７１上に実装などしてもよい。
【０６６４】オンオフ信号は、先に説明（図７５など）
したプリチャージ条件に基づいて、ＩＣ１４の端子７６
１ａから出力される。したがって、プリチャージ電圧の
印加、駆動方法は図９２の実施例においても適用できる
ことは言うまでもない。端子７６１ａから出力される電
圧（信号）は、５（Ｖ）以下と低い。この電圧（信号）
がレベルシフタ回路６９３でスイッチ６４１のオンオフ
ロジックレベルまで振幅が大きくされる。
【０６６５】以上のように構成することにより、ソース
ドライバ回路（ＩＣ）１４はプログラム電流Ｉｗを駆動
できる動作電圧範囲の電源電圧で十分になる。プリチャ
ージ電圧ＰＶは、動作電圧が高いアレイ基板７１で課題
はなくなる。したがって、プリチャージもＶｄｄ電圧ま
で十分印加できるようになる。
【０６６６】図８９のスイッチ回路６４１もソースドラ
イバ回路（ＩＣ）１４内に形成（配置）するとなると耐
圧が問題となる。たとえば、画素１６のＶｄｄ電圧が、
ＩＣ１４の電源電圧よりも高い場合、ＩＣ１４の端子７
６１にＩＣ１４を破壊するような電圧が印加される危険
があるからである。
【０６６７】この課題を解決する実施例が図９１の構成
である。アレイ基板７１にスイッチ回路６４１を形成
（配置）している。スイッチ回路６４１の構成などは図
９２で説明した構成、仕様などと同一または近似であ
る。
【０６６８】スイッチ６４１はＩＣ１４の出力よりも先
で、かつソース信号線１８の途中に配置されている。ス
イッチ６４１がオンすることにより、画素１６をプログ
ラムする電流Ｉｗがソースドライバ回路（ＩＣ）１４に
流れ込む。スイッチ６４１がオフすることにより、ソー
スドライバ回路（ＩＣ）１４はソース信号線１８から切
り離される。このスイッチ６４１を制御することによ
り、図９０に図示する駆動方式などを実施することがで
きる。
【０６６９】図９２と同様に端子７６１ａから出力され
る電圧（信号）は、５（Ｖ）以下と低い。この電圧（信
号）がレベルシフタ回路６９３でスイッチ６４１のオン
オフロジックレベルまで振幅が大きくされる。
【０６７０】以上のように構成することにより、ソース
ドライバ回路（ＩＣ）１４はプログラム電流Ｉｗを駆動
できる動作電圧範囲の電源電圧で十分になる。また、ス
イッチ６４１もアレイ７１の電源電圧で動作するため、
画素１６からＶｄｄ電圧がソース信号線１８に印加され
てもスイッチ６４１が破壊することはなく、また、ソー
スドライバ回路（ＩＣ）１４が破壊されることもない。
【０６７１】なお、図９１のソース信号線１８の途中に
配置（形成）されたスイッチ６４１とプリチャージ電圧
ＰＶ印加用スイッチ６４１の双方をアレイ基板７１に形
成（配置）してもよいことは言うまでもない（図９１＋
図９２の構成）。
【０６７２】以前にも説明したが、図１のように画素１
６の駆動用ＴＦＴ１１ａ、選択ＴＦＴ（１１ｂ、１１
ｃ）がＰチャンネルＴＦＴの場合は、突き抜け電圧が発
生する。これは、ゲート信号線１７ａの電位変動が、選
択ＴＦＴ（１１ｂ、１１ｃ）のＧ−Ｓ容量（寄生容量）
を介して、コンデンサ１９の端子に突き抜けるためであ
る。Ｐチャンネルトランジスタ１１ｂがオフするときに
はＶｇｈ電圧となる。そのため、コンデンサ１９の端子
電圧がＶｄｄ側に少しシフトする。そのため、トランジ
スタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表
示となる。
【０６７３】しかし、反面、第１階調の完全黒表示は実
現できるが、第２階調などは表示しにくいことになる。
もしくは、第１階調から第２階調まで大きく階調飛びが
発生したり、特定の階調範囲で黒つぶれが発生したりす
る。
【０６７４】この課題を解決する構成が、図７１の構成
である。出力電流値を嵩上げする機能を有することを特
徴としている。嵩上げ回路７１１の主たる目的は、突き
抜け電圧の補償である。また、画像データが黒レベル０
であっても、ある程度（数１０ｎＡ）電流が流れるよう
にし、黒レベルの調整にも用いることができる。
【０６７５】基本的には、図７１は、図６４の出力段に
嵩上げ回路（図７１の点線で囲まれた部分）を追加した
ものである。図７１は、電流値嵩上げ制御信号として３
ビット（Ｋ０、Ｋ１、Ｋ２）を仮定したものであり、こ
の３ビットの制御信号により、孫電流源の電流値の０〜
７倍の電流値を出力電流に加算することが可能である。
【０６７６】以上が本発明のソースドライバ回路（Ｉ
Ｃ）１４の基本的な概要である。以後、さらに詳細に本
発明のソースドライバ回路（ＩＣ）１４について説明を
する。
【０６７７】ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝
度Ｂ（ｎｔ）とは線形の関係がある。つまり、ＥＬ素子
１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは比例
する。電流駆動方式では、１ステップ（階調刻み）は、
電流（電流源６３４（１単位））である。
【０６７８】人間の輝度に対する視覚は２乗特性をもっ
ている。つまり、２乗の曲線で変化する時、明るさは直
線的に変化しているように認識される。しかし、図８３
の関係であると、低輝度領域でも高輝度領域でも、ＥＬ
素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは
比例する。したがって、１ステップきざみづつ変化させ
ると、低階調部（黒領域）では、１ステップに対する輝
度変化が大きい（黒飛びが発生する）。高階調部（白領
域）は、ほぼ２乗カーブの直線領域と一致するので、１
ステップに対する輝度変化は等間隔で変化しているよう
に認識される。以上のことから、電流駆動方式（１ステ
ップが電流きざみの場合）において（電流駆動方式のソ
ースドライバ回路（ＩＣ）１４において）、黒表示領域
が課題となる。
【０６７９】この課題に対して、本発明は、図７９に図
示するように、低階調領域（階調０（完全黒表示）から
階調（Ｒ１））の電流出力の傾きを小さくし、高階調領
域（階調（Ｒ１）から最大階調（Ｒ））の電流出力の傾
きを大きくする。つまり、低階調領域では、１階調あた
りに（１ステップ）増加する電流量と小さくする。高階
調領域では、１階調あたりに（１ステップ）増加する電
流量と大きくする。図７９の２つの階調領域で１ステッ
プあたりに変化する電流量を異ならせることにより、階
調特性が２乗カーブに近くなり、低階調領域での黒飛び
の発生はない。以上の図７９などに図示する、階調−電
流特性カーブをガンマカーブと呼ぶ。
【０６８０】なお、以上の実施例では、低階調領域と高
階調領域の２段階の電流傾きとしたが、これに限定する
ものではない。３段階以上であっても良いことは言うま
でもない。しかし、２段階の場合は回路構成が簡単にな
るので好ましいことは言うまでもない。
【０６８１】本発明の技術的思想は、電流駆動方式のソ
ースドライバ回路（ＩＣ）などにおいて（基本的には電
流出力で階調表示を行う回路である。したがって、表示
パネルがアクティブマトリックス型に限定されるもので
はなく、単純マトリックス型も含まれる。）、階調１ス
テップあたりの電流増加量が複数存在させることであ
る。
【０６８２】ＥＬなどの電流駆動型の表示パネルは、印
加される電流量に比例して表示輝度が変化する。したが
って、本発明のソースドライバ回路（ＩＣ）１４では、
１つの電流源（１単位）６３４に流れるもととなる基準
電流を調整することにより、容易に表示パネルの輝度を
調整することができる。
【０６８３】ＥＬ表示パネルでは、Ｒ、Ｇ、Ｂで発光効
率が異なり、また、ＮＴＳＣ基準に対する色純度がずれ
ている。したがって、ホワイトバランスを最適にするた
めにはＲＧＢの比率を適正に調整する必要がある。調整
は、ＲＧＢのそれぞれの基準電流を調整することにより
行う。たとえば、Ｒの基準電流を２μＡにし、Ｇの基準
電流を１．５μＡにし、Ｂの基準電流を３．５μＡにす
る。基準電流は、なお、本発明のドライバでは、図６７
の第１段の電流源６３１のカラントミラー倍率を小さく
し（たとえば、基準電流が１μＡであれば、トランジス
タ６３２ｂに流れる電流を１／１００の１０ｎＡにする
など）、外部から調整する基準電流の調整精度をラフに
できるようにし、かつ、チップ内の微小電流の精度を効
率よく調整できるように構成している。
【０６８４】図７９のガンマカーブを実現できるよう
に、低階調領域の基準電流の調整回路と高階調領域の基
準電流の調整回路を具備している。また、ＲＧＢで独立
に調整できるように、ＲＧＢごとに低階調領域の基準電
流の調整回路と高階調領域の基準電流の調整回路を具備
している。もちろん、１色を固定し、他の色の基準電流
を調整することによりホワイトバランスを調整する時
は、２色（たとえば、Ｇを固定している場合は、Ｒ、
Ｂ）を調整する低階調領域の基準電流の調整回路と高階
調領域の基準電流の調整回路を具備させればよい。
【０６８５】電流駆動方式は、図８３にも図示したよう
に、ＥＬに流す電流Ｉと輝度の関係は直線の関係があ
る。したがって、ＲＧＢの混合によるホワイトバランス
の調整は、所定の輝度の一点でＲＧＢの基準電流を調整
するだけでよい。つまり、所定の輝度の一点でＲＧＢの
基準電流を調整し、ホワイトバランスを調整すれば、基
本的には全階調にわたりホワイトバランスがとれてい
る。
【０６８６】しかし、図７９のガンマカーブの場合は、
少し注意が必要である。まず、ＲＧＢのホワイトバラン
スを取るためには、ガンマカーブの折れ曲がり位置（階
調Ｒ１）をＲＧＢで同一にする必要がある（逆に言え
ば、電流駆動方式では、ガンマカーブの相対的な関係を
ＲＧＢで同一にできるということになる）。また、低階
調領域の傾きと高階調領域の傾きとの比率をＲＧＢで、
一定にする必要がある（つまり、電流駆動方式では、ガ
ンマカーブの相対的な関係をＲＧＢで同一にできるとい
うことになる）。たとえば、低階調領域で１階調あたり
１０ｎＡ増加（低階調領域でのガンマカーブの傾き）
し、高階調領域で１階調あたり５０ｎＡ増加（高階調領
域でのガンマカーブの傾き）する（なお、高階調領域で
１階調あたり電流増加量／低階調領域で１階調あたり電
流増加量をガンマ電流比率と呼ぶ。この実施例では、ガ
ンマ電流比率は、５０ｎＡ／１０ｎＡ＝５である）。す
ると、ＲＧＢでガンマ電流比率を同一にする。つまり、
ＲＧＢでは、ガンマ電流比率を同一にした状態でＥＬ素
子１５に流れる電流を調整するように構成する。
【０６８７】図８０ではそのガンマカーブの例である。
図８０（ａ）では、低階調部と高階調部とも１階調あた
りの電流増加が大きい。図８０（ｂ）では、低階調部と
高階調部とも１階調あたりの電流増加は図８０（ａ）に
比較して小さい。ただし、図８０（ａ）、図８０（ｂ）
ともガンマ電流比率は同一にしている。このようにガン
マ電流比率を、ＲＧＢで同一に維持したまま調整するこ
とは、各色ごとに、低階調部に印加する基準電流を発生
する定電流回路と、高階調部に印加する基準電流を発生
する定電流回路とを作製し、これらを相対的に流す電流
を調整するボリウムを作製（配置）すればよいからであ
る。
【０６８８】図７７はガンマ電流比率を維持したまま、
出力電流を可変する回路構成である。電流制御回路７７
２で低電流領域の基準電流源７７１Ｌと高電流領域の基
準電流源７７１Ｈとのガンマ電流比率を維持したまま、
電流源６３３Ｌ、６３３Ｈに流れる電流を変化させる。
【０６８９】また、図７８に図示するように、ＩＣチッ
プ（回路）１４内に形成した温度検出回路７８１で相対
的な表示パネルの温度を検出することが好ましい。有機
ＥＬ素子は、ＲＧＢを構成する材料により温度特性が異
なるからである。この温度の検出は、バイポーラトラン
ジスタの接合部の状態が温度により変化し、出力電流が
温度により変化することを利用する。この検出した温度
を各色ごとに配置（形成）した温度制御回路７８２にフ
ィードバックし、電流制御回路７７２により温度補償を
行う。
【０６９０】なお、ガンマ比率は、検討により、３以上
１０以下の関係にすることが適切である。さらに好まし
くは、４以上８以下の関係にすることが適切である。特
にガンマ電流比率は５以上７以下の関係を満足させるこ
とが好ましい。これを第１の関係と呼ぶ。
【０６９１】また、低階調部と高階調部との変化ポイン
ト（図７９の階調Ｒ１）は、最大階調数Ｋの１／３２以
上１／４以下に設定するのが適切である（たとえば、最
大階調数Ｋが６ビットの６４階調とすれば、６４／３２
＝２階調番目以上、６４／４＝１６階調番目以下にす
る）。さらに好ましくは、低階調部と高階調部との変化
ポイント（図７９の階調Ｒ１）は、最大階調数Ｋの１／
１６以上１／４以下に設定するのが適切である（たとえ
ば、最大階調数Ｋが６ビットの６４階調とすれば、６４
／１６＝４階調番目以上、６４／４＝１６階調番目以下
にする）。さらに好ましくは、最大階調数Ｋの１／１０
以上１／５以下に設定するのが適切である（なお、計算
により小数点以下が発生する場合は切り捨てる。たとえ
ば、最大階調数Ｋが６ビットの６４階調とすれば、６４
／１０＝６階調番目以上、６４／５＝１２階調番目以下
にする）。以上の関係を第２の関係と呼ぶ。なお、以上
の説明は、２つの電流領域のガンマ電流比率の関係であ
る。しかし、以上の第２の関係は、３つ以上の電流領域
のガンマ電流比率がある（つまり、折れ曲がり点が２箇
所以上ある）場合にも適用される。つまり、３つ以上の
傾きに対し、任意の２つの傾きに対する関係に適用すれ
ばよい。
【０６９２】以上の第１の関係と第２の関係の両方を同
時に満足させることにより、黒飛びがなく良好な画像表
示を実現できる。
【０６９３】図８２は、本発明の電流駆動方式のソース
ドライバ回路（ＩＣ）１４を１つの表示パネルに複数個
用いた実施例である。本発明のソースドライバＩＣ１４
は複数のドライバＩＣ１４を用いることを想定した、ス
レーブ／マスター（Ｓ／Ｍ）端子を具備している。Ｓ／
Ｍ端子をＨレベルにすることによりマスターチップとし
て動作し、基準電流出力端子（図示せず）から、基準電
流を出力する。この電流がスレーブのＩＣ１４（１４
ａ、１４ｃ）の図７３、図７４のＩＮＬ、ＩＮＨ端子に
流れる電流となる。Ｓ／Ｍ端子をＬレベルにすることに
よりＩＣ１４はスレーブチップとして動作し、基準電流
入力端子（図示せず）から、マスターチップの基準電流
を受け取る。この電流が図７３、図７４のＩＮＬ、ＩＮ
Ｈ端子に流れる電流となる。
【０６９４】基準電流入力端子、基準電流出力端子間で
受け渡される基準電流は、各色の低階調領域と高階調領
域の２系統である。したがって、ＲＧＢの３色では、３
×２で６系統となる。なお、上記の実施例では、各色２
系統としたがこれに限定するものではなく、各色３系統
以上であっても良い。
【０６９５】本発明の電流駆動方式では、図８１に図示
するように、折れ曲がり点（階調Ｒ１など）を変更でき
るように構成している。図８１（ａ）では、階調Ｒ１で
低階調部と高階調部とを変化させ、図８１（ｂ）では、
階調Ｒ２で低階調部と高階調部とを変化させている。こ
のように、折れ曲がり位置を複数箇所で変化できるよう
にしている。
【０６９６】具体的には、本発明では６４階調表示を実
現できる。折れ曲がり点（Ｒ１）は、なし、２階調目、
４階調目、８階調目、１６階調目としている。なお、完
全黒表示を階調０としているため、折れ曲がり点は２、
４、８、１６となるのであって、完全に黒表示の階調を
階調１とするのであれば、折れ曲がり点は、３、５、
９、１７、３３となる。以上のように、折れ曲がり位置
を２の倍数の箇所（もしくは、２の倍数＋１の箇所：完
全黒表示を階調１とした場合）でできるように構成する
ことにより、回路構成が容易になるという効果が発生す
る。
【０６９７】図７３は低電流領域の電流源回路部の構成
図である。また、図７４は高電流領域の電流源部および
嵩上げ電流回路部の構成図である。図７３に図示するよ
うに低電流源回路部は基準電流ＩＮＬが印加され、基本
的にはこの電流が単位電流となり、入力データＬ０〜Ｌ
４により、電流源６３４が必要個数動作し、その総和と
して低電流部のプログラム電流ＩｗＬが流れる。
【０６９８】また、図７４に図示するように高電流源回
路部は基準電流ＩＮＨが印加され、基本的にはこの電流
が単位電流となり、入力データＨ０〜Ｌ５により、電流
源６３４が必要個数動作し、その総和として低電流部の
プログラム電流ＩｗＨが流れる。
【０６９９】嵩上げ電流回路部も同様であって、図７４
に図示するように基準電流ＩＮＨが印加され、基本的に
はこの電流が単位電流となり、入力データＡＫ０〜ＡＫ
２により、電流源６３４が必要個数動作し、その総和と
して嵩上げ電流に対応する電流ＩｗＫが流れるソース信
号線１８に流れるプログラム電流ＩｗはＩｗ＝ＩｗＨ＋
ＩｗＬ＋ＩｗＫである。なお、ＩｗＨとＩｗＬの比率、
つまりガンマ電流比率は、先にも説明した第１の関係を
満足させるようにする。
【０７００】なお、図７３、図７４に図示するようにオ
ンオフスイッチ６４１は、インバータ７３２とＰチャン
ネルトランジスタとＮチャンネルトランジスタからなる
アナログスイッチ７３１から構成される。このようにス
イッチ６４１を、インバータ７３２とＰチャンネルトラ
ンジスタとＮチャンネルトランジスタからなるアナログ
スイッチ７３１から構成することにより、オン抵抗を低
下することができ、電流源６３４とソース信号線１８間
の電圧降下が極めて小さくすることができる。
【０７０１】図７３の低電流回路部と図７４の高電流回
路部の動作について説明をする。本発明のソースドライ
バ回路（ＩＣ）１４は、低電流回路部Ｌ０〜Ｌ４の５ビ
ットで構成され、高電流回路部Ｈ０〜Ｈ５の６ビットで
構成される。なお、回路の外部から入力されるデータは
Ｄ０〜Ｄ５の６ビット（各色６４階調）である。この６
ビットデータをＬ０〜Ｌ４の５ビット、高電流回路部Ｈ
０〜Ｈ５の６ビットに変換してソース信号線に画像デー
タに対応するプログラム電流Ｉｗを印加する。つまり、
入力６ビットデータを、５＋６＝１１ビットデータに変
換をしている。したがって、高精度のガンマカーブを形
成できる。
【０７０２】以上のように、入力６ビットデータを、５
＋６＝１１ビットデータに変換をしている。本発明で
は、高電流領域の回路のビット数（Ｈ）は、入力データ
（Ｄ）のビット数と同一にし、低電流領域の回路のビッ
ト数（Ｌ）は、入力データ（Ｄ）のビット数−１として
いる。なお、低電流領域の回路のビット数（Ｌ）は、入
力データ（Ｄ）のビット数−２としてもよい。このよう
に構成することにより、低電流領域のガンマカーブと、
高電流領域のガンマカーブとが、ＥＬ表示パネルの画像
表示に最適になる。
【０７０３】以下、低電流領域の回路制御データ（Ｌ０
〜Ｌ４）と高電流領域の回路制御データ（Ｈ０〜Ｈ４）
との制御方法について、図８４から図８６を参照しなが
ら説明をする。
【０７０４】本発明は図７３の図７３のＬ４端子に接続
された、電流源６３４ａの動作に特徴がある。この６３
４ａは１単位の電流源となる１つのトランジスタで構成
されている。このトランジスタをオンオフさせることに
より、プログラム電流Ｉｗの制御（オンオフ制御）が容
易になる。
【０７０５】図８４は、低電流領域と高電流領域を階調
４で切り替える場合の低電流側信号線（Ｌ）と高電流側
信号線（Ｈ）との印加信号である。なお、図８４から図
８６において、階調０から１８まで図示しているが、実
際は６３階調目まである。したがって、各図面において
階調１８以上は省略している。また、表の“１”の時に
スイッチ６４１がオンし、該当電流源６３４とソース信
号線１８とが接続され、表の“０”の時にスイッチ６４
１がオフするとしている。
【０７０６】図８４において、完全黒表示の階調０の場
合は、（Ｌ０〜Ｌ４）＝（０、０、０、０、０）であ
り、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。
したがって、すべてのスイッチ６４１はオフ状態であ
り、ソース信号線１８にはプログラム電流Ｉｗ＝０であ
る。
【０７０７】階調１では、（Ｌ０〜Ｌ４）＝（１、０、
０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、
０、０）である。したがって、低電流領域の１つの単位
電流源６３４がソース信号線１８に接続されている。高
電流領域の単位電流源はソース信号線１８には接続され
ていない。
【０７０８】階調２では、（Ｌ０〜Ｌ４）＝（０、１、
０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、
０、０）である。したがって、低電流領域の２つの単位
電流源６３４がソース信号線１８に接続されている。高
電流領域の単位電流源はソース信号線１８には接続され
ていない。
【０７０９】階調３では、（Ｌ０〜Ｌ４）＝（１、１、
０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、
０、０）である。したがって、低電流領域の２つのスイ
ッチ６４１Ｌａ、６４１Ｌｂがオンし、３つの単位電流
源６３４がソース信号線１８に接続されている。高電流
領域の単位電流源はソース信号線１８には接続されてい
ない。
【０７１０】階調４では、（Ｌ０〜Ｌ４）＝（１、１、
０、０、１）であり、（Ｈ０〜Ｈ５）＝（０、０、０、
０、０）である。したがって、低電流領域の３つのスイ
ッチ６４１Ｌａ、６４１Ｌｂ、６４１Ｌｅがオンし、４
つの単位電流源６３４がソース信号線１８に接続されて
いる。高電流領域の単位電流源はソース信号線１８には
接続されていない。
【０７１１】階調５以上では、低電流領域（Ｌ０〜Ｌ
４）＝（１、１、０、０、１）は変化がない。しかし、
高電流領域において、階調５では（Ｈ０〜Ｈ５）＝
（１、０、０、０、０）であり、スイッチ６４１Ｈａが
オンし、高電流領域の１つの単位電流源６４１がソース
信号線１８と接続されている。また、階調６では（Ｈ０
〜Ｈ５）＝（０、１、０、０、０）であり、スイッチ６
４１Ｈｂがオンし、高電流領域の２つの単位電流源６４
１がソース信号線１８と接続される。同様に、階調７で
は（Ｈ０〜Ｈ５）＝（１、１、０、０、０）であり、２
つのスイッチ６４１Ｈａスイッチ６４１Ｈｂがオンし、
高電流領域の３つの単位電流源６４１がソース信号線１
８と接続される。さらに、階調８では（Ｈ０〜Ｈ５）＝
（０、０、１、０、０）であり、１つのスイッチ６４１
Ｈｃがオンし、高電流領域の４つの単位電流源６４１が
ソース信号線１８と接続される。以後、図８４のように
順次スイッチ６４１がオンオフし、プログラム電流Ｉｗ
がソース信号線１８に印加される。
【０７１２】以上の動作で特徴てきなのは、折れ曲がり
点（低電流領域と高電流領域の切り換わり点、正確に
は、プログラム電流Ｉｗとしては、高電流領域の階調の
場合、低電流ＩｗＬが加算されているので、切換り点と
いう表現は正しくない（また、嵩上げ電流ＩｗＫも加算
される）。つまり、高階調部の階調では、低階調部の電
流に加算されて、高階調部のステップ（階調）に応じた
電流がプログラム電流Ｉｗとなっているのである。１ス
テップの階調（電流が変化する点あるいはポイントもし
くは位置というべきであろう）を境として、低電流領域
の制御ビット（Ｌ）が変化しない点である。また、この
時、図７３のＬ４端子に“１”となり、スイッチ６４１
ｅがオンし、トランジスタ６３４ａに電流が流れている
点である。したがって、図８４の階調４では低階調部の
単位トランジスタ（電流源）６３４が４個動作してい
る。そして、階調５では、低階調部の単位トランジスタ
（電流源）６３４が４個動作し、かつ高階調部のトラン
ジスタ（電流源）６３４が１個動作している。以後同様
に、階調６では、低階調部の単位トランジスタ（電流
源）６３４が４個動作し、かつ高階調部のトランジスタ
（電流源）６３４が２個動作する。したがって、折れ曲
がりポイントである階調５以上では、折れ曲がりポイン
ト以下の低階調領域の電流源６３４が階調分（この場
合、４個）オンし、これに加えて、順次、高階調部の電
流源６３４が階調に応じた個数順次オンしていく。
【０７１３】したがって、図７３のＬ４端子のトランジ
スタ６３４ａの１個は有用に作用していることがわか
る。このトランジスタ６３４ａがないと、階調３の次
に、高階調部のトランジスタ６３４が１個オンする動作
になる。そのため、切り替わりポイントが４、８、１６
というように２の乗数にならない。２の乗数は１信号に
みが“１”となった状態である。したがって、２の重み
付けの信号ラインが“１”となったという条件判定がや
りやすい。そのため、条件判定のハード規模が小さくす
ることができる。つまり、ＩＣチップの論理回路が簡略
化し、結果としてチップ面積小さいＩＣを設計できるの
である（低コスト化が可能である）。
【０７１４】図８５は、低電流領域と高電流領域を階調
８で切り替える場合の低電流側信号線（Ｌ）と高電流側
信号線（Ｈ）との印加信号の説明図である。
【０７１５】図８５において、完全黒表示の階調０の場
合は、図８４と同様であり、（Ｌ０〜Ｌ４）＝（０、
０、０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、
０、０、０）である。したがって、すべてのスイッチ６
４１はオフ状態であり、ソース信号線１８にはプログラ
ム電流Ｉｗ＝０である。
【０７１６】同様に階調１では、（Ｌ０〜Ｌ４）＝
（１、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝
（０、０、０、０、０）である。したがって、低電流領
域の１つの単位電流源６３４がソース信号線１８に接続
されている。高電流領域の単位電流源はソース信号線１
８には接続されていない。
【０７１７】階調２では、（Ｌ０〜Ｌ４）＝（０、１、
０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、
０、０）である。したがって、低電流領域の２つの単位
電流源６３４がソース信号線１８に接続されている。高
電流領域の単位電流源はソース信号線１８には接続され
ていない。
【０７１８】階調３では、（Ｌ０〜Ｌ４）＝（１、１、
０、０、０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、
０、０）である。したがって、低電流領域の２つのスイ
ッチ６４１Ｌａ、６４１Ｌｂがオンし、３つの単位電流
源６３４がソース信号線１８に接続されている。高電流
領域の単位電流源はソース信号線１８には接続されてい
ない。
【０７１９】以下も同様に、階調４では、（Ｌ０〜Ｌ
４）＝（０、０、１、０、０）であり、（Ｈ０〜Ｈ５）
＝（０、０、０、０、０）である。また、階調５では、
（Ｌ０〜Ｌ４）＝（１、０、１、０、０）であり、（Ｈ
０〜Ｈ５）＝（０、０、０、０、０）である。階調６で
は、（Ｌ０〜Ｌ４）＝（０、１、１、０、０）であり、
（Ｈ０〜Ｈ５）＝（０、０、０、０、０）である。ま
た、階調７では、（Ｌ０〜Ｌ４）＝（１、１、１、０、
０）であり、（Ｈ０〜Ｈ５）＝（０、０、０、０、０）
である。
【０７２０】階調８が切り替わりポイント（折れ曲がり
位置）である。階調８では、（Ｌ０〜Ｌ４）＝（１、
１、１、０、１）であり、（Ｈ０〜Ｈ５）＝（０、０、
０、０、０）である。したがって、低電流領域の４つの
スイッチ６４１Ｌａ、６４１Ｌｂ、６４１Ｌｃ、６４１
Ｌｅがオンし、８つの単位電流源６３４がソース信号線
１８に接続されている。高電流領域の単位電流源はソー
ス信号線１８には接続されていない。
【０７２１】階調８以上では、低電流領域（Ｌ０〜Ｌ
４）＝（１、１、１、０、１）は変化がない。しかし、
高電流領域において、階調９では（Ｈ０〜Ｈ５）＝
（１、０、０、０、０）であり、スイッチ６４１Ｈａが
オンし、高電流領域の１つの単位電流源６４１がソース
信号線１８と接続されている。
【０７２２】以下、同様に、階調ステップに応じて、高
電流領域のトランジスタ６３４の個数が１個ずつ増加す
る。つまり、階調１０では（Ｈ０〜Ｈ５）＝（０、１、
０、０、０）であり、スイッチ６４１Ｈｂがオンし、高
電流領域の２つの単位電流源６４１がソース信号線１８
と接続される。同様に、階調１１では（Ｈ０〜Ｈ５）＝
（１、１、０、０、０）であり、２つのスイッチ６４１
Ｈａスイッチ６４１Ｈｂがオンし、高電流領域の３つの
単位電流源６４１がソース信号線１８と接続される。さ
らに、階調１２では（Ｈ０〜Ｈ５）＝（０、０、１、
０、０）であり、１つのスイッチ６４１Ｈｃがオンし、
高電流領域の４つの単位電流源６４１がソース信号線１
８と接続される。以後、図８４のように順次スイッチ６
４１がオンオフし、プログラム電流Ｉｗがソース信号線
１８に印加される。
【０７２３】図８６は、低電流領域と高電流領域を階調
１６で切り替える場合の低電流側信号線（Ｌ）と高電流
側信号線（Ｈ）との印加信号の説明図である。この場合
も図８４、図８５と基本的な動作は同じである。
【０７２４】つまり、図８６において、完全黒表示の階
調０の場合は、図８５と同様であり、（Ｌ０〜Ｌ４）＝
（０、０、０、０、０）であり、（Ｈ０〜Ｈ５）＝
（０、０、０、０、０）である。したがって、すべての
スイッチ６４１はオフ状態であり、ソース信号線１８に
はプログラム電流Ｉｗ＝０である。同様に階調１から階
調１６までは、高階調領域の（Ｈ０〜Ｈ５）＝（０、
０、０、０、０）である。したがって、低電流領域の１
つの単位電流源６３４がソース信号線１８に接続されて
いる。高電流領域の単位電流源はソース信号線１８には
接続されていない。つまり、低階調領域の（Ｌ０〜Ｌ
４）のみが変化する。
【０７２５】つまり、階調１では、（Ｌ０〜Ｌ４）＝
（１、０、０、０、０）であり、階調２では、（Ｌ０〜
Ｌ４）＝（０、１、０、０、０）であり、階調３では、
（Ｌ０〜Ｌ４）＝（１、１、０、０、０）であり、階調
２では、（Ｌ０〜Ｌ４）＝（０、０、１、０、０）であ
る。以下階調１６まで順次カウントされる。つまり、階
調１５では、（Ｌ０〜Ｌ４）＝（１、１、１、１、０）
であり、階調１６では、（Ｌ０〜Ｌ４）＝（１、１、
１、１、１）である。階調１６では、階調を示すＤ０〜
Ｄ５の５ビット目（Ｄ４）のみが１本オンするため、デ
ータＤ０〜Ｄ５の表現している内容が１６であるという
ことが、１データ信号線（Ｄ４）の判定で決定できる。
したがって、論理回路のハード規模が小さくすることが
できる。
【０７２６】階調１６が切り替わりポイント（折れ曲が
り位置）である（もしくは階調１７が切り替わりポイン
トというべきであるかもしれないが）。階調１６では、
（Ｌ０〜Ｌ４）＝（１、１、１、１、１）であり、（Ｈ
０〜Ｈ５）＝（０、０、０、０、０）である。したがっ
て、低電流領域の４つのスイッチ６４１Ｌａ、６４１Ｌ
ｂ、６４１Ｌｃ、６４１ｄ、６４１Ｌｅがオンし、１６
つの単位電流源６３４がソース信号線１８に接続されて
いる。高電流領域の単位電流源はソース信号線１８には
接続されていない。
【０７２７】階調１６以上では、低電流領域（Ｌ０〜Ｌ
４）＝（１、１、１、０、１）は変化がない。しかし、
高電流領域において、階調１７では（Ｈ０〜Ｈ５）＝
（１、０、０、０、０）であり、スイッチ６４１Ｈａが
オンし、高電流領域の１つの単位電流源６４１がソース
信号線１８と接続されている。以下、同様に、階調ステ
ップに応じて、高電流領域のトランジスタ６３４の個数
が１個ずつ増加する。つまり、階調１８では（Ｈ０〜Ｈ
５）＝（０、１、０、０、０）であり、スイッチ６４１
Ｈｂがオンし、高電流領域の２つの単位電流源６４１が
ソース信号線１８と接続される。同様に、階調１９では
（Ｈ０〜Ｈ５）＝（１、１、０、０、０）であり、２つ
のスイッチ６４１Ｈａスイッチ６４１Ｈｂがオンし、高
電流領域の３つの単位電流源６４１がソース信号線１８
と接続される。さらに、階調２０では（Ｈ０〜Ｈ５）＝
（０、０、１、０、０）であり、１つのスイッチ６４１
Ｈｃがオンし、高電流領域の４つの単位電流源６４１が
ソース信号線１８と接続される。
【０７２８】以上のように、切り替わりポイント（折れ
曲がり位置）で、２の乗数の個数の電流源（１単位）６
３４がオンもしくはソース信号線１８と接続（逆に、オ
フとなる構成も考えられる）ように構成するロジック処
理などがきわめて容易になる。たとえば、図８４に図示
するように折れ曲がり位置が階調４（４は２の乗数であ
る）であれば、４個の電流源（１単位）６３４が動作な
どするように構成する。そして、それ以上の階調では、
高電流領域の電流源（１単位）６３４が加算されるよう
に構成する。また、図８５に図示するように折れ曲がり
位置が階調８（８は２の乗数である）であれば、８個の
電流源（１単位）６３４が動作などするように構成す
る。そして、それ以上の階調では、高電流領域の電流源
（１単位）６３４が加算されるように構成する。本発明
の構成を採用すれば、６４階調に限らず（１６階調：４
０９６色、２５６階調：１６７０万色など）、あらゆる
階調表現で、ハード構成が小さなガンマ制御回路を構成
できる。
【０７２９】なお、図８４、図８５、図８６で説明した
実施例では、切り替わりポイントの階調が２の乗数とな
るとしたが、これは、完全黒階調が階調０とした場合で
ある。階調１を完全黒表示とする場合は、＋１する必要
がある。しかし、これらは便宜上の事項である。本発明
で重要なのは、複数の電流領域（低電流領域、高電流領
域など）を有し、その切り替わりポイントを信号入力が
少なく判定（処理）できるように構成することである。
その一例として、２の乗数であれば、１信号線を検出す
るだけでよいからハード規模が極めて小さくなるという
技術的思想である。また、その処理を容易にするため、
電流源６３４ａを付加する。
【０７３０】したがって、負論理であれば、２、４、８
・・・ではなく、階調１、３、７、１５・・・で切り替
わりポイントとすればよい。また、階調０を完全黒表示
としたが、これに限定するものではない。たとえば、６
４階調表示であれば、階調６３を完全黒表示状態とし、
階調０を最大の白表示としてもよい。この場合は、逆方
向に考慮して、切り替わりポイントを処理すればよい。
したがって、２の乗数から処理上、異なる構成となる場
合がある。
【０７３１】また、切り替わりポイント（折れ曲がり位
置）が１つのガンマカーブに限定されるものではない。
折れ曲がり位置が複数存在しても本発明の回路を構成す
ることができる。たとえば、折れ曲がり位置が階調４と
階調１６に設定することができる。また、階調４と階調
１６と階調３２というように３ポイント以上に設定する
こともできる。
【０７３２】また、以上の実施例は、階調が２の乗数に
設定するとして説明をしたが、本発明はこれに限定する
ものではない。たとえば、２の乗数の２と８（２＋８＝
１０階調目、つまり、判定に要する信号線は２本）で折
れ曲がり点を設定してもよい。それ以上の２の乗数の２
と８と１６（２＋８＋１６＝２６階調目、つまり、判定
に要する信号線は３本）で折れ曲がり点を設定してもよ
い。この場合は、多少判定あるいは処理に要するハード
規模が大きくなるが、回路構成上、十分に対応すること
ができる。また、以上の説明した事項は本発明の技術的
範疇に含まれることは言うまでもない。
【０７３３】図８７に図示するように、本発明のソース
ドライバ回路（ＩＣ）１４は３つの部分の電流出力回路
７０４から構成されている。高階調領域で動作する高電
流領域電流出力回路７０４ａであり、低電流領域および
高階調領域で動作する低電流領域電流出力回路７０４ｂ
であり、嵩上げ電流を出力する電流嵩上げ電流出力回路
７０４ｂである。
【０７３４】高電流領域電流出力回路７０４ａと電流嵩
上げ電流出力回路７０４ｃは高電流を出力する基準電流
源７７１ａを基準電流として動作し、低電流領域電流出
力回路７０４ｂは低電流を出力する基準電流源７７１ｂ
を基準電流として動作する。
【０７３５】なお、先にも説明したが、電流出力回路７
０４は、高電流領域電流出力回路７０４ａ、低電流領域
電流出力回路７０４ｂ、電流嵩上げ電流出力回路７０４
ｃの３つに限定するものではなく、高電流領域電流出力
回路７０４ａと低電流領域電流出力回路７０４ｂの２つ
でもよく、また、３つ以上の電流出力回路７０４から構
成してもよい。また、基準電流源７７１はそれぞれの電
流領域電流出力回路７０４に対応して配置または形成し
てもよく、また、すべての電流領域電流出力回路７０４
に共通にしてもよい。
【０７３６】以上の電流出力回路７０４が階調データに
対応して、内部のトランジスタ６３４が動作し、ソース
信号線１８から電流を吸収する。前記とトランジスタ６
３４は、１水平走査期間（１Ｈ）信号に同期して動作す
る。つまり、１Ｈの期間の間、該当する階調データに基
づく電流を入力する（トランジスタ６３４がＮチャンネ
ルの場合）。
【０７３７】一方、ゲートドライバ回路１２も１Ｈ信号
に同期して、基本的には１本のゲート信号線１７ａを順
次選択する。つまり、１Ｈ信号に同期して、第１Ｈ期間
にはゲート信号線１７ａ（１）を選択し、第２Ｈ期間に
はゲート信号線１７ａ（２）を選択し、第３Ｈ期間には
ゲート信号線１７ａ（３）を選択し、第４Ｈ期間にはゲ
ート信号線１７ａ（４）を選択する。
【０７３８】しかし、第１のゲート信号線１７ａが選択
されてから、次の第２のゲート信号線１７ａが選択され
る期間には、どのゲート信号線１７ａも選択されない期
間（非選択期間、図８８のｔ１を参照）を設ける。非選
択期間は、ゲート信号線１７ａの立ち上がり期間、立下
り期間が必要であり、ＴＦＴ１１ｄのオンオフ制御期間
を確保するために設ける。
【０７３９】いずれかのゲート信号線１７ａにオン電圧
が印加され、画素１６のＴＦＴ１１ｂ、ＴＦＴ１１ｃが
オンしていれば、Ｖｄｄ電源（アノード電圧）から駆動
用ＴＦＴ１１ａを介して、ソース信号線１８にプログラ
ム電流Ｉｗが流れる。このプログラム電流Ｉｗがトラン
ジスタ６３４に流れる（図８８のｔ２期間）。なお、ソ
ース信号線１８には寄生容量Ｃが発生している（ゲート
信号線とソース信号線とのクロスポイントの容量などに
より寄生容量が発生する）。
【０７４０】しかし、いずれのゲート信号線１７ａも選
択されていない（非選択期間 図８８のｔ１期間）はＴ
ＦＴ１１ａを流れる電流経路がない。トランジスタ６３
４は電流を流すから、ソース信号線１８の寄生容量から
電荷を吸収する。そのため、ソース信号線１８の電位が
低下する（図８８のＡの部分）。ソース信号線１８の電
位が低下すると、次の画像データに対応する電流を書き
込むのに時間がかかる。
【０７４１】この課題に解決するため、図８９に図示す
るように、ソース端子７６１との出力端にスイッチ６４
１ａを形成する。また、嵩上げ電流電流出力回路７０４
ｃの出力段にスイッチ６４１ｂを形成または配置する。
【０７４２】非選択期間ｔ１に、制御端子Ｓ１に制御信
号を印加し、スイッチ６４１ａをオフ状態にする。選択
期間ｔ２ではスイッチ６４１ａをオン状態（導通状態）
にする。オン状態の時にはプログラム電流Ｉｗ＝ＩｗＨ
＋ＩｗＬ＋ＩｗＫが流れる。スイッチ６４１ａをオフに
するとＩｗ電流は流れない。したがって、図９０に図示
するように図８８のＡのような電位に低下（変化はな
い）。なお、スイッチ６４１のアナログスイッチ７３１
のチャンネル幅Ｗは、１０μｍ以上１００μｍ以下にす
る。このアナログスイッチのＷ（チャンネル幅）はオン
抵抗を低減するために、１０μｍ以上にする必要があ
る。しかし、あまりＷが大きいと、寄生容量も大きくな
るので１００μｍ以下にする。さらに好ましくは、チャ
ンネル幅Ｗは１５μｍ以上６０μｍ以下にすることが好
ましい。
【０７４３】スイッチ６４１ｂは低階調表示のみに制御
するスイッチである。低階調表示（黒表示）時は、画素
１６のＴＦＴ１１ａのゲート電位はＶｄｄに近くする必
要がある（したがって、黒表示では、ソース信号線１８
の電位はＶｄｄ近くにする必要がある）。また、黒表示
では、プログラム電流Ｉｗが小さく、図８８のＡように
一度、電位が低下してしまうと、正規の電位に復帰する
のに長時間を要する。
【０７４４】そのため、低階調表示の場合は、非選択期
間ｔ１が発生することを避けなくてはならない。逆に、
高階調表示では、プログラム電流Ｉｗが大きいため、非
選択期間ｔ１が発生しても問題がない場合が多い。した
がって、本発明では、高階調表示の画像書き込みでは、
非選択期間でもスイッチ６４１ａ、スイッチ６４１ｂの
両方をオンさせておく。また、嵩上げ電流ＩｗＫも切断
しておく必要がある。極力黒表示を実現するためであ
る。低階調表示の画像書き込みでは、非選択期間ではス
イッチ６４１ａをオンさせておき、スイッチ６４１ｂは
オフするというように駆動する。スイッチ６４１ｂは端
子Ｓ２で制御する。
【０７４５】もちろん、低階調表示および高階調表示の
両方で、非選択期間ｔ１にスイッチ６４１ａをオフ（非
導通状態）、スイッチ６４１ｂはオン（導通）させたま
まにするという駆動を実施してもよい。もちろん、低階
調表示および高階調表示の両方で、非選択期間ｔ１にス
イッチ６４１ａ、スイッチ６４１ｂの両方をオフ（非導
通）させた駆動を実施してもよい。
【０７４６】いずれにしても、制御端子Ｓ１、Ｓ２の制
御でスイッチ６４１を制御できる。なお、制御端子Ｓ
１、Ｓ２はコマンド制御で制御する。
【０７４７】たとえば、制御端子Ｓ２は非選択期間ｔ１
をオーバーラップするようにｔ３期間を“０”ロジック
レベルとする。このように制御にすることにより、図８
８のＡの状態は発生しない。また、階調が一定以上の黒
表示レベルの時は、制御端子Ｓ１を“０”ロジックレベ
ルとする。すると、嵩上げ電流ＩｗＫは停止し、より黒
表示を実現できる。
【０７４８】以上の実施例は、表示パネルに１つのソー
スドライバＩＣ１４を積載することを前提に実施例とし
て説明した。しかし、本発明はこの構成に限定されるも
のではない。ソースドライバＩＣ１４を１つの表示パネ
ルに複数積載する構成でもよい。たとえば、図９３は３
つのソースドライバＩＣ１４を積載した表示パネルの実
施例である。
【０７４９】本発明のソースドライバＩＣ１４は、図７
３、図７４、図７６、図７７などでも説明したように、
少なくとも低階調領域の基準電流と、高階調領域の基準
電流の２系統を具備する。このことは、図８２でも説明
をした。
【０７５０】図８２でも説明したように、本発明の電流
駆動方式のソースドライバ回路（ＩＣ）１４は複数のド
ライバＩＣ１４を用いることを想定した、スレーブ／マ
スター（Ｓ／Ｍ）端子を具備している。Ｓ／Ｍ端子をＨ
レベルにすることによりマスターチップとして動作し、
基準電流出力端子（図示せず）から、基準電流を出力す
る。もちろん、Ｓ／Ｍ端子のロジックは逆極性でもよ
い。また、ソースドライバＩＣ１４へのコマンドにより
切り替えても良い。基準電流は可スケート電流接続線９
３１で伝達される。Ｓ／Ｍ端子をＬレベルにすることに
よりＩＣ１４はスレーブチップとして動作し、基準電流
入力端子（図示せず）から、マスターチップの基準電流
を受け取る。この電流が図７３、図７４のＩＮＬ、ＩＮ
Ｈ端子に流れる電流となる。
【０７５１】基準電流はＩＣチップ１４の中央部（真中
部分）の電流出力回路７０４で発生させる。マスターチ
ップの基準電流は外部から外付け抵抗、あるいはＩＣ内
部に配置あるいは構成された電流きざみ方式の電子ボリ
ウムにより、基準電流が調整されて印加される。なお、
ＩＣチップ１４の中央部にはコントロール回路（コマン
ドデコーダなど）なども形成（配置）される。基準電流
源をチップの中央部に形成するのは、基準電流発生回路
とプログラム電流出力端子７６１までの距離を極力短く
するためである。
【０７５２】図９３の構成では、マスターチップ１４ｂ
より基準電流が２つのスレーブチップ（１４ａ、１４
ｃ）に伝達される。スレーブチップは基準電流を受け取
り、この電流を基準として、親、子、孫電流を発生させ
る。なお、マスターチップ１４ｂがスレーブチップに受
け渡す基準電流は、カレントミラー回路の電流受け渡し
により行う（図６７を参照のこと）。電流受け渡しを行
うことにより、複数のチップで基準電流のずれはなくな
り、画面の分割線が表示されなくなる。
【０７５３】図９４は基準電流の受け渡し端子位置を概
念的に図示している。ＩＣチップの中央部に配置されて
信号入力端子９４１ｉに基準電流信号線９３２が接続さ
れている。この基準電流信号線９３２に印加される電流
（なお、電圧の場合もある。図７６を参照のこと）は、
ＥＬ材料の温特補償がされている。また、ＥＬ材料の寿
命劣化による補償がされている。
【０７５４】基準電流信号線９３２に印加された電流
（電圧）に基づき、チップ１４内で各電流源（６３１、
６３２、６３３、６３４）を駆動する。この基準電流が
カレントミラー回路を介して、スレーブチップへの基準
電流として出力される。スレーブチップへの基準電流は
端子９４１ｏから出力される。端子９４１ｏは基準電流
発生回路７０４の左右に少なくとも１個以上配置（形
成）される。図９４では、左右に２個づつ配置（形成）
されている。この基準電流が、カスケード信号線９３１
ａ１、９３１ａ２、９３１ｂ１、９３１ｂ２でスレーブ
チップ１４に伝達される。なお、スレーブチップ１４ａ
に印加された基準電流を、マスターチップ１４ｂにフィ
ードバックし、ずれ量を補正するように回路を構成して
もよい。
【０７５５】以上に説明した本発明の電流出力方式（液
晶表示パネルのソースドライバは電圧出力方式（信号は
電圧のステップ）である）では、基準電流を元にし、こ
の基準電流に比例した単位電流を複数組み合わせてプロ
グラム電流Ｉｗを出力するものである。したがって、基
準電流をチップ間でバラツキがなく精度よく作成できる
ことが重要である。
【０７５６】図１４４はその実施例である。図６８で
は、抵抗６５１で基準電流を作成している。図１４４
は、図６８の抵抗６５１をトランジスタ６３１ａで置き
換え、このトランジスタ６３１ａとカレントミラー回路
を形成するトランジスタ１４４４に流れる電流をオペア
ンプ７２２など用いて制御するものである。トランジス
タ１４４４とトランジスタ６３１ａとはカレントミラー
回路を形成する。カレントミラー倍率が１であれば、ト
ランジスタ１４４３を流れる電流が基準電流となる。な
お、図１４４などで記載する７０４とはプログラム電流
Ｉｗの発生回路というべきものである。
【０７５７】オペアンプ７２２の出力電圧はＮチャンネ
ルトランジスタ１４４３に入力され、トランジスタ１４
４３に流れる電流が外付け抵抗６９１に流れる。なお、
抵抗６９１ａは固定チップ抵抗である。基本的には、抵
抗６９１ａのみでよい。抵抗６９１ｂはポジスタあるい
はサーミスタなどの温度に対して抵抗値が変化する抵抗
素子である。この抵抗６９１ａはＥＬ素子１５の温特を
補償するために用いる。抵抗６９１ａは、ＥＬ素子１５
の温特にあわせて（補償するために）、抵抗６９１ｂと
並列あるいは直列に挿入あるいは配置する。なお、以後
は説明を容易にするため、抵抗６９１ａと抵抗６９１ｂ
は１つの抵抗６９１とみなして説明を行う。
【０７５８】抵抗６９１は、チップ抵抗である。そのた
め、１％以上の精度のものが容易に入手できる。抵抗を
ＩＣ内に拡散抵抗技術あるいはポリシリパターンを用い
て構成すると抵抗値精度が非常に悪い。したがって、基
準電流を決定する元となる抵抗６９１は精度のよい外付
け抵抗とすることが好ましい。チップ抵抗６９１は入力
端子７６１ａに取り付ける。特にＥＬ表示パネルでは、
ＲＧＢごとにＥＬ素子１５の温特が異なる。したがっ
て、ＲＧＢごとの３つの外付け抵抗６９１が必要とな
る。
【０７５９】抵抗６９１の端子電圧はオペアンプ７２２
の−入力となり、この−端子の電圧とオペアンプ７２２
の＋端子とは同一電圧となる。したがって、オペアンプ
７２２の＋入力電圧がＶ１とすれば、この電圧と抵抗６
９１で割ったものがトランジスタ１４４４に流れる電流
となる。この電流が基準電流となる。
【０７６０】今、抵抗６９１の抵抗値が１００ＫΩと
し、オペアンプ７２２の＋端子の入力電圧がＶ１＝１
（Ｖ）であれば、抵抗６９１には１（Ｖ）／１００ＫΩ
＝１０（μＡ）の基準電流が流れる。基準電流の大きさ
は、２μＡ以上３０μＡ以下に設定することが好まし
い。さらに好ましくは、５μＡ以上２０μＡ以下に設定
することが好ましい。親トランジスタ６３に流す基準電
流が小さいと、単位電流源６３４の精度が悪くなる。基
準電流が大きすぎると、ＩＣ内部で変換するカレントミ
ラー倍率（この場合は低減方向）が大きくなり、カレン
トミラー回路でのバラツキが大きくなり、先と同様に単
位電流源６３４の精度が悪くなる。
【０７６１】以上の構成によれば、オペアンプ７２２の
＋入力端子の精度が良好かつ抵抗値精度６９１が良好で
あれば、極めて精度のよい基準電流（大きさ、バラツキ
精度）を形成できる。オペアンプ７２２の＋端子には、
基準電圧回路１４４１からの基準電圧Ｖrefを印加す
る。基準電圧を出力する基準電圧回路１４４１のＩＣは
マキシム社などから多数の品種が販売されている。ま
た、基準電圧Ｖrefはソースドライバ回路１４内に形成
することもできる（基準電圧Ｖrefの内蔵）。基準電圧
Ｖrefの範囲は１（Ｖ）以上３（Ｖ）以下とすることが
好ましい。
【０７６２】基準電圧は接続端子７６１ａから入力す
る。基本的には、このＶref電圧をオペアンプ７２２の
＋端子に入力すればよい。接続端子７６１ａを＋端子間
に電子ボリウム回路５６１が配置されているのは、ＥＬ
素子１５はＲＧＢで発光効率が異なるためである。つま
り、ＲＧＢの各ＥＬ素子１５に流す電流と調整し、ホワ
イトバランスを取るためである。もちろん、抵抗６９１
で調整できる場合は、電子ボリウム５６１での調整は必
要でない。電子ボリウム５６１の活用としては、ＥＬ素
子１５がＲＧＢで劣化速度が異なることにより再度のホ
ワイトバランス調整である。ＥＬ素子１５は特に、Ｂが
劣化しやすい。そのため、ＥＬ表示パネルを使用してい
ると長年の間にＢのＥＬ素子１５が暗くなり、画面がイ
エロー色になる。この場合にＢ用の電子ボリウム５６１
を調整してホワイトバランスを実施する。もちろん、電
子ボリウム５６１を温度センサ７８１（図７８およびそ
の説明を参照のこと）と連動させて、ＥＬ素子の輝度補
償あるいはホワイトバランス補償を実施してもよい。
【０７６３】電子ボリウム５６１はＩＣ（回路）１４内
に内蔵させる（基板７１に直接に形成する）。ポリシリ
コンをパターニングすることにより単位抵抗（Ｒ１、Ｒ
２、Ｒ３、Ｒ４、・・・・・Ｒｎ）を複数個形成し、直
列に接続する。また、各単位抵抗間にアナログスイッチ
（Ｓ１、Ｓ２、Ｓ２、・・・・・・Ｓｎ＋１）を配置
し、基準電圧Ｖrefを分圧して電圧を出力する。
【０７６４】図１４４において、トランジスタ１４４３
はバイポーラトランジスタとして図示しているが、これ
に限定するものではない。図１４５（ａ）はトランジス
タ１４４３をＦＥＴとした実施例である。また、トラン
ジスタ１４４３はＩＣ内１４に内蔵させる必要はなく、
ＩＣ外部に配置してもよいことは言うまでもない。ま
た、ゲートドライバ回路１２内に電源などの発生回路を
内蔵させ、また、トランジスタ１４４３も内蔵させても
よい。
【０７６５】また、図１４４のように基準電圧回路１４
４１の替わりに図１４５（ｂ）に図示するように、ツェ
ナーダイオード１４５１と抵抗６９１で基準電圧Ｖref
を発生させてもよい。もちろん、図１４５（ｂ）に図示
するようにオペアンプ７２２を用いなくともよい。ツェ
ナーダイオード１４５１は、基準電圧の可変タイプを採
用してもよい。
【０７６６】ＥＬ表示パネルの画素数が多い場合は、複
数のソースドライバＩＣ（回路）１４を１つのＥＬ表示
パネルに積載する必要がある。この場合は、基準電圧を
複数のソースドライバＩＣで共通となるように用いる必
要がある。単純には、１つの基準電圧回路１４４１から
の基準電圧Ｖrefを使用する複数のソースドライバＩＣ
１４に入力すればよい。問題となるのは、図１４４の電
子ボリウム５６１を走査し、オペアンプ７２２に入力さ
れる基準電圧が変化した場合である。以降説明を容易に
するため、オペアンプの＋端子に入力される電圧を調整
基準電圧Ｖrsと呼ぶことにする。Ｖrsは基準電圧Ｖref
をＩＣ１４内部で使用する電圧に調整した電圧である。
【０７６７】以上のように、本発明は、電流出力の（ソ
ース）ドライバ回路（ＩＣ）において、基準電圧を内部
で発生または、外部より入力し、この基準電圧より基準
電流を発生させ、この基準電流を対応する複数の単位電
流源６３４を構成し、外部からの映像（画像）データ信
号により、出力（吸収）する電流を前記単位電流源６３
４の個数を切り替えることにより変化させるものであ
る。
【０７６８】調整基準電圧Ｖrsを使用した場合は、この
調整基準電圧Ｖrsを他のソースドライバ１４で使用する
必要がある。図１４６はその実施例である。基準電圧回
路１４４１からの基準電圧Ｖrefは電子ボリウム回路５
６１ａで電圧調整され、調整基準電圧Ｖrsとなる。この
調整基準電圧Ｖrsはバッファ回路１４６２に入力され
る。バッファ回路１４６２を配置するのは、調整基準電
圧出力配線１４５３に他のソースドライバ１４が接続さ
れることによるＶrs電圧の変動を抑制するためである。
バッファ回路１４６２の出力Ｖrsはオペアンプ７２２の
＋端子に印加されるとともに、調整基準電圧出力配線１
４６３に印加される。
【０７６９】調整基準電圧出力配線１４６３は調整基準
電圧出力端子１４７１に接続されている。調整基準電圧
出力端子１４７１には配線１４６１が接続され、この配
線１４６１を介して他のソースドライバ回路１４に調整
基準電圧Ｖrsが供給される。
【０７７０】図１４６では、端子７６１ｂとトランジス
タ１４４３のエミッタ端子間に電子ボリウム５６１ｂが
形成または配置されている。この電子ボリウム５６１ｂ
も構成は電子ボリウム５６１ａと同一である。ただし、
電子ボリウム５６１ｂは抵抗値の大きさにより基準電流
の大きさを変更する。つまり、電子ボリウム５６１ｂ
は、内部のスイッチをオンオフさせることにより、直列
抵抗の個数を変化させる。電子ボリウム５６１ｂの抵抗
値＋抵抗６９１と、Ｖrs電圧により、基準電流の大きさ
が変化する。電子ボリウム５６１ｂの最大抵抗は、抵抗
６９１の抵抗の１／５以下にする。電子ボリウム５６１
ｂの抵抗値のバラツキは、基準電流のバラツキとなって
しまうからである。主として電子ボリウム５６１ｂは、
ＥＬ素子１５の温特補償に用いる。
【０７７１】ＥＬ表示パネルで、フルカラー表示を実現
するためには、ＲＧＢのそれぞれに基準電流を形成（作
成）する必要がある。ＲＧＢの基準電流の比率でホワイ
トバランスを調整できる。電流駆動方式の場合は、図８
３に図示するように、電流Ｉと輝度Ｂとが線形の関係が
ある。また、本発明は、１つの基準電流から単位電流源
６３４が流す電流値を決定する。したがって、基準電流
の大きさを決定すれば、単位電流源６３４が流す電流を
決定することができる。そのため、Ｒ、Ｇ、Ｂのそれぞ
れの基準電流を設定すれば、すべての階調におけるホワ
イトバランスが取れることになる。以上の事項は、ソー
スドライバ回路１４が電流きざみ出力（電流駆動）であ
ることの大きな特徴である。したがって、いかに、ＲＧ
Ｂの基準電流の大きさを設定できるかがポイントとな
る。
【０７７２】ＥＬ素子の発光効率は、ＥＬ材料の蒸着あ
るいは塗布する膜厚で決定される（支配的である）。膜
厚は、ロットごとにほぼ一定である。したがって、ＥＬ
素子１５の形成膜厚をロット管理すれば、ＥＬ素子１５
に流す電流と発光輝度の関係が決定される。つまり、ロ
ットごとに、ホワイトバランスをとるための電流値は固
定である。たとえば、ＲのＥＬ素子１５に流す電流をＩ
r（Ａ）、ＧのＥＬ素子１５に流す電流をＩg（Ａ）、Ｂ
のＥＬ素子１５に流す電流をＩb（Ａ）とすれば、Ｉr：
Ｉg：Ｉb＝１：２：４の時に、ホワイトバランスが取れ
ることがわかる。したがって、この電流が流れるよう
に、固定抵抗６９１の値を決定する。Ｒ回路の抵抗６９
１ＲをＲr（Ω）、Ｇ回路の抵抗６９１ＧをＲg（Ω）、
Ｂ回路の抵抗６９１ＢをＲb（Ω）とし、調整基準電圧
ＶrsがＲＧＢで共通であれば、Ｒr：Ｒg：Ｒb＝４：
２：１となるように、抵抗値６９１の値を設定すればよ
い。このように設定するだけで、本発明のＥＬ表示パネ
ルは全階調にわたって、ホワイトバランスがとれる。こ
の点は、非常に有効な効果である。
【０７７３】以上に説明した構成を図１４７に図示す
る。１つの基準電圧回路１４４１からの基準電圧Ｖref
は端子７６１ａおりソースドライバ回路１４に入力され
る。この電圧は必要に応じて、各ＲＧＢの電子ボリウム
回路５６１ａ（５６１Ｒａ、５６１Ｇａ、５６１Ｂａ）
で電圧調整され、調整基準電圧Ｖrs（Ｒ回路はＶrsＲ、
Ｇ回路はＶrsＧ、Ｂ回路はＶrsＢ）が各ＲＧＢのオペア
ンプ７２２に入力される。
【０７７４】Ｒ回路の調整基準電圧ＶrsＲは、他のソー
スドライバ回路１４とカスケード接続するために、調整
基準電圧出力端子１４７１Ｒに接続される。また、Ｇ回
路の調整基準電圧ＶrsＧも同様に、他のソースドライバ
回路１４とカスケード接続するために、調整基準電圧出
力端子１４７１Ｇに接続される。また、Ｂ回路の調整基
準電圧ＶrsＢも、他のソースドライバ回路１４とカスケ
ード接続するために、調整基準電圧出力端子１４７１Ｂ
に接続される。他の点に関して、図１４６と同様である
ので説明を省略する。
【０７７５】図１４７の実施例では、ＲＧＢごとに調整
基準電圧（ＶrsＲ、ＶrsＧ、ＶrsＢ）を端子１４７１か
ら出力するとしたが、これに限定するものではない。Ｒ
ＧＢごとに電子ボリウム回路５６１ａ（５６１Ｒａ、５
６１Ｇａ、５６１Ｂａ）で調整が必要でないと時（たと
えば、ＲＧＢごとに配置または形成された固定抵抗６９
１でホワイトバランス調整、温特補償などができる時な
ど）は、ＲＧＢごとの調整基準電圧Ｖrsの出力は必要で
ない。また、外部からの基準電圧Ｖrefをそのまま使用
できる（オペアンプ７２２の＋端子入力がＶrefとする
場合など）場合は、ＲＧＢごとの電子ボリウム回路５６
１ａ（５６１Ｒａ、５６１Ｇａ、５６１Ｂａ）も必要で
ないことは言うまでもない。
【０７７６】ソースドライバ回路（ＩＣ）１４は基準電
圧Ｖrefを使用するか、カスケード接続のために、調整
基準電圧Ｖrsを使用するかを切り替える必要がある。図
１４８は基準電圧切り替えスイッチ１４８２を内蔵した
本発明のソースドライバ回路（ＩＣ）１４の実施例であ
る。
【０７７７】基準電圧Ｖrefを使用するか、調整基準電
圧Ｖrsを使用するかを設定するために、本発明ではスイ
ッチ１４８２の切り替え端子（図示せず）をＩＣ端子と
して設けており、この端子へのロジック電圧によりスイ
ッチ１４８２を切り替えることができる。これは、ＩＣ
１４のマスター／スレーブの切り替えスイッチとしても
用いていることになる。マスター／スレーブ機能に関し
ては図８２、図９３、図９４などでも説明しているので
説明を省略する。
【０７７８】基準電圧切り替えスイッチ１４８２は、Ｉ
Ｃ１４内部の電子ボリウム回路５６１の出力電圧Ｖ２を
オペアンプ７２２の入力とするか、端子１４８３に印加
された外部からの基準電圧Ｖ１をオペアンプ７２２の入
力するかと切り替える。Ｖ２電圧をオペアンプ７２２の
入力とする場合は、このＩＣ（回路）１４はマスターモ
ードで使用していることになる。この場合は、Ｖ２電圧
は端子１４７１から出力され、端子１４７１に接続され
た配線１４６１に、スレーブとなるソースドライバＩＣ
（回路）１４の調整基準電圧入力端子１４８３が接続さ
れることになる。なお、先にも述べたが、マスター／ス
レーブの区別なしに複数個のソースドライバ回路（Ｉ
Ｃ）１４が１つの基準電圧回路１４４１からの基準電圧
Ｖrefを入力として動作する時は、切り替えスイッチ１
４８２は不要である。基準電圧ＶrefまたはＩＣ内部で
発生する調整基準電圧Ｖrsが各ＩＣのオペアンプ７２２
の＋端子入力となるからである。また、他の事項につい
ては、先に説明しているので説明を省略する。
【０７７９】図１４８で重要な事項として、調整基準電
圧入力端子１４８３が２個具備している点である。ＩＣ
１４内部で、端子１４８３ａと１４８３ｂとが接続され
ている。この点については図１５０で説明をする。
【０７８０】図１４９は、複数のソースドライバ回路
（ＩＣ）１４を実装した状態を概念的に図示している。
図面は、基板７１の裏面から透視して観察した状態であ
る（ＩＣ１４の裏面から観察している）。なお、ベース
アノード配線９５１、共通アノード配線９６２などに関
する事項は、図９７、図９９、図１０３などで説明して
いるので、説明を省略する。以上の事項は、図１５０、
図１５１についても同様である。
【０７８１】図１４９では、端子１４７１、１４８３を
ＩＣ１４チップの中央部に配置し、かつ、ソース信号線
１８の形成方向に平行になる（ＩＣチップの短辺方向に
平行になる）ように配置（形成）している。以上のよう
に、形成するのは、端子に接続される配線１４６１が交
差しないようにするためである。
【０７８２】ＩＣ１４ａには基準電圧回路１４４１から
配線９９２により端子７６１ａに基準電圧Ｖrefが印加
されている。したがって、ＩＣ１４ａがマスターとして
動作する。ＩＣ内の切り替えスイッチ１４８２はＶ２電
圧の入力状態とされている（図１４８を参照）ＩＣ１４
ａに隣接して実装されたＩＣ１４ｂ、１４ｃはスレーブ
として動作する。ＩＣ１４ｂ、ＩＣ１４ｃの切り替えス
イッチ１４８２はＶ１電圧入力状態とされている（図１
４８を参照のこと）。
【０７８３】図１４９において、ＩＣ１４ａからの調整
電圧Ｖrsは各ＲＧＢの調整基準電圧出力端子１４７１
（１４７１Ｒ、１４７１Ｇ、１４７１Ｂ）から出力さ
れ、配線１４６１または１４８１を介して、ＩＣ１４
ｂ、ＩＣ１４ｃの調整電圧入力端子１４８３（１４８３
Ｒ、１４８３Ｇ、１４８３Ｂ）に入力される。この電圧
がＶ２電圧となる。
【０７８４】図１４９のように、各ＲＧＢの端子１４７
１、１４８３を配置すれば、各ＲＧＢに配線１４８１、
１４６１が交錯することがない。したがって、配線レイ
アウトが容易になる。また、配線１４７１、１４８１は
基準電流が流れるだけであるので、映像信号線のような
電位変化が全くない。したがって、ベースアノード線９
５１と同様に遮光パターンとしても利用できる。つま
り、ＩＣ１４の裏面に配置しても、ノイズなどが発生し
てＩＣ１４には影響を与えることはない。この効果に関
しては、図１０３などで説明した事項において、ベース
アノード線９５１を配線１４７１（１４８１）に置き換
えることによりそのまま適用できるので説明を省略す
る。
【０７８５】図１５０は、図１４８で説明した調整基準
電圧入力端子１４８３を複数個形成した効果の説明図で
ある。図１５０では、図１４９と異なり、端子１４７
１、１４８３をＩＣチップ１４のエッジに形成してい
る。つまり、ＩＣの映像信号入力端子、制御端子と同一
辺に並べられて形成または配置されている。
【０７８６】ＩＣ１４ａには基準電圧回路１４４１から
の基準電圧Ｖrefは配線９９２により端子７６１ａに印
加されている。したがって、ＩＣ１４ａがマスターとし
て動作する。ＩＣ内の切り替えスイッチ１４８２はＶ２
電圧の入力状態とされている（図１４８を参照）ＩＣ１
４ａに隣接して実装されたＩＣ１４ｂ、１４ｃはスレー
ブとして動作する。ＩＣ１４ｂ、ＩＣ１４ｃの切り替え
スイッチ１４８２はＶ１電圧入力状態とされている（図
１４８を参照のこと）。
【０７８７】図１５０において、ＩＣ１４ａからの調整
電圧Ｖrsは調整基準電圧出力端子１４７１から出力され
る。なお、図１４８には図示していないが、調整基準電
圧出力端子１４７１は基準電圧入力端子７６１ａの左右
に１つずつ形成されている（１４７１ａ、１４７１
ｂ）。調整基準電圧Ｖrsは配線１４６１または１４８１
を介して、ＩＣ１４ｂ、ＩＣ１４ｃの調整電圧入力端子
１４８３（１４８３ａ、１４８３ｂ）に入力される。こ
の電圧がＶ２電圧となる。
【０７８８】調整基準電圧入力端子１４８３ａと１４８
３ｂ間は図１４８にも図示するように電気的に接続され
ている。したがって、ＩＣ１４ａの端子１４７１ａから
出力された電圧ＶrsはＩＣ１４ｂの端子１４８３ｂに印
加され、この電圧ＶrsがＩＣ１６ｂ内を介して端子１４
８３ａに出力される。また、端子１４８３ａは他の隣接
して実装されたＩＣ１４に端子１４８３に入力される。
同様に、ＩＣ１４ａの端子１４７１ｂから出力された電
圧ＶrsはＩＣ１４ｃの端子１４８３ａに印加され、この
電圧ＶrsがＩＣ１６ｃ内を介して端子１４８３ｂに出力
される。また、端子１４８３ｂは他の隣接して実装され
たＩＣ１４に端子１４８３に入力される。以上のように
端子１４８３、１４７１を配置または接続することによ
り、カスケードにＩＣを接続することできる。
【０７８９】図１５０のように、端子１４７１、１４８
３を配置し、また、配線１４８１、１４６１をＩＣの裏
面に形成すれば、配線１４８１、１４６１が交錯するこ
とがない。したがって、配線レイアウトが容易になる。
また、図１４９と同様に配線１４７１、１４８１は基準
電流が流れるだけであるので、映像信号線のような電位
変化が全くない。したがって、ベースアノード線９５１
と同様に遮光パターンとしても利用できる。つまり、Ｉ
Ｃ１４の裏面に配置しても、ノイズなどが発生してＩＣ
１４には影響を与えることはない。この効果に関して
は、図１０３などで説明した事項において、ベースアノ
ード線９５１を配線１４７１（１４８１）に置き換える
ことによりそのまま適用できるので説明を省略する。
【０７９０】図１５０は説明を容易にするため、ＥＬ表
示装置が単色であるように図示した。ＥＬ表示装置は、
ＲＧＢの３色で構成される。したがって、端子１４７
１、１４８３は各ＲＧＢで必要である。図１５１は、各
ＲＧＢで端子１４７１、１４８３を配置した構成図であ
る。
【０７９１】ＩＣ１４ａはマスターとして動作し、ＩＣ
１４ａには基準電圧回路１４４１からの基準電圧Ｖref
は端子７６１ａに印加されている。基準電圧入力端子７
６１ａの左右には、調整基準電圧出力端子１４７１が配
置されている。各ＲＧＢの調整基準電圧出力端子１４７
１は、基準電圧入力端子７６１ａを中心に線対称の位置
に配置されている。つまり、入力端子７６１ａの左右の
端子は１４７１Ｒａ、１４７１Ｒｂであり、その外側に
１４７１Ｇａ、１４７１Ｇｂが配置されている。さらに
その外側に１４７１Ｂａ、１４７１Ｂｂが配置されてい
る。端子１４７１Ｒａと１４７１ＲｂはＩＣ１４ａ内部
で接続されている。同様に端子１４７１Ｇａと１４７１
ＧｂもＩＣ１４ａ内部で接続されている。また、端子１
４７１Ｂａと１４７１ＢｂもＩＣ１４ａ内部で接続され
ている。
【０７９２】ＩＣ１４ｂはスレーブとして動作し、ＩＣ
１４ｂにはＩＣ１４ａからの調整基準電圧Ｖrsが入力さ
れる。基準電圧入力端子７６１ａの左右には、調整基準
電圧入力端子１４８３が配置されている。各ＲＧＢの調
整基準電圧入力端子１４８３は、基準電圧入力端子７６
１ａを中心に線対称の位置に配置されている。つまり、
入力端子７６１ａの左右の端子は１４８３Ｒａ、１４８
３Ｒｂであり、その外側に１４８３Ｇａ、１４８３Ｇｂ
が配置されている。さらにその外側に１４８３Ｂａ、１
４８３Ｂｂが配置されている。端子１４８３Ｒａと１４
８３ＲｂはＩＣ１４ａ内部で接続されている。同様に、
端子１４８３Ｇａと１４８３ＧｂもＩＣ１４ａ内部で接
続されている。また、端子１４８３Ｂａと１４８３Ｂｂ
もＩＣ１４ａ内部で接続されている（図１４８を参照の
こと）。
【０７９３】ＩＣ１４ａの端子１４７１Ｂｂから出力さ
れた電圧ＶrsはＩＣ１４ｂの端子１４８３Ｂａに印加さ
れ、この電圧ＶrsがＩＣ１６ｂ内を介して端子１４８３
Ｂｂに出力される。また、端子１４８３Ｂｂは他の隣接
して実装されたＩＣ１４に端子１４８３に入力される。
ＩＣ１４ａの端子１４７１Ｇｂから出力された電圧Ｖrs
はＩＣ１４ｂの端子１４８３Ｇａに印加され、この電圧
ＶrsがＩＣ１６ｂ内を介して端子１４８３Ｇｂに出力さ
れる。また、端子１４８３Ｇｂは他の隣接して実装され
たＩＣ１４に端子１４８３に入力される。同様に、ＩＣ
１４ａの端子１４７１Ｒｂから出力された電圧ＶrsはＩ
Ｃ１４ｂの端子１４８３Ｒａに印加され、この電圧Ｖrs
がＩＣ１６ｂ内を介して端子１４８３Ｒｂに出力され
る。また、端子１４８３Ｒｂは他の隣接して実装された
ＩＣ１４に端子１４８３に入力される。以上のように端
子１４８３、１４７１を配置または接続することによ
り、カスケードにＩＣを容易に接続することできる。
【０７９４】図１５１のように、端子１４７１、１４８
３を配置し、また、配線１４８１、１４６１をＩＣの裏
面に形成すれば、配線１４８１、１４６１が交錯するこ
とがない。したがって、配線レイアウトが容易になる。
また、図１４９と同様に配線１４７１、１４８１は基準
電流が流れるだけであるので、映像信号線のような電位
変化が全くない。したがって、ベースアノード線９５１
と同様に遮光パターンとしても利用できる。つまり、Ｉ
Ｃ１４の裏面に配置しても、ノイズなどが発生してＩＣ
１４には影響を与えることはない。この効果に関して
は、図１０３などで説明した事項において、ベースアノ
ード線９５１を配線１４７１（１４８１）に置き換える
ことによりそのまま適用できるので説明を省略する。
【０７９５】図７３、図７４、図７９、図８０、図８１
などにおいて、ガンマ電流比率について説明をした。図
７３の低階調部の単位電流源６３４に流れる電流と、図
７４の高階調部の単位電流源６３４に流れる電流の比率
である。高階調部の基準電流はＩＮＨとし、低階調部の
基準電流をＩＮＬとして、この比率（ガンマ電流比率）
が所定の範囲となるように設定することが好ましい、一
方で基準電流は、基本となる電流であるから、極力１つ
の電流とし、調整を少なくすることが好ましい（高階調
部の基準電流はＩＮＨとし、低階調部の基準電流をＩＮ
Ｌとすれば、各ＲＧＢで２つの基準電流の調整が必要と
なる）。
【０７９６】図１５２は各ＲＧＢで基準電流Ｉｂを１つ
にした構成である。図１５２の上の回路は、高階調用の
電流源であり、下は低階調用の電流源である（正確に
は、高階調部では、低階調の電流源の電流も流れてい
る）。図１５２の左部は、図１４６、図１４８の回路構
成である。
【０７９７】トランジスタ１４４３には元となる基準電
流Ｉｂが流れる。高階調用の親トランジスタ６３１ａＨ
には並列に倍率可変用のトランジスタ１５２２が少なく
とも１個以上形成または配置されている。低階調用の親
トランジスタ６３１ａＬには、そのまま、トランジスタ
１４４４とカレントミラー回路を構成している。したが
って、高階調用のカレントミラー回路は、トランジスタ
１４４４とトランジスタ１５２２＋トランジスタ６３１
ａＨで構成される。トランジスタ１５２２には直列に倍
率可変スイッチ１５２１が形成または配置されている。
スイッチ１５２１は、アナログスイッチなどが例示され
る。
【０７９８】スイッチ１５２１をオンオフ制御すること
により、トランジスタ６３１ｂＨに流れる電流を変更す
ることができる。スイッチ１５２１ｂをオンすると、ト
ランジスタ１５２２が２個＋トランジスタ６３１ａＨに
流れる電流が、トランジスタ６３１ｂＨに流れる。スイ
ッチ１５２１ａをオンすると、トランジスタ１５２２が
１個＋トランジスタ６３１ａＨに流れる電流が、トラン
ジスタ６３１ｂＨに流れる。スイッチ１５２１ａと１５
２１ｂを同時にオンすると、トランジスタ１５２２が３
個＋トランジスタ６３１ａＨに流れる電流が、トランジ
スタ６３１ｂＨに流れる。スイッチ１５２１はＩＣ１４
へのコマンドにより切り替える。以上のようにスイッチ
１５２１の制御により、ガンマ電流比率を変更すること
ができる。また、基準となる電流はＩｂのみとなるので
ホワイトバランスの調整は非常に容易になる。他の、構
成は、図６８、図１４６、図１４８、図７３、図７４、
図７９、図８０、図８１などで説明しているので説明を
省略する。
【０７９９】有機ＥＬ表示パネルをモジュール化する
際、問題となる事項に、アノード配線９５１、カソード
配線の引き回し（配置）の抵抗値の課題がある。有機Ｅ
Ｌ表示パネルは、ＥＬ素子１５の駆動電圧が比較的低い
かわりに、ＥＬ素子１５に流れる電流が大きい。そのた
め、ＥＬ素子１５に電流を供給するアノード配線、カソ
ード配線を太くする必要がある。一例として、２インチ
クラスのＥＬ表示パネルでも高分子ＥＬ材料では、２０
０ｍＡ以上の電流をアノード配線９５１に流す必要があ
る。そのため、アノード配線９５１の電圧降下を防止す
るため、アノード配線は１Ω以下の低抵抗化する必要が
ある。しかし、アレイ基板７１では、配線は薄膜蒸着で
形成するため、低抵抗化は困難である。そのため、パタ
ーン幅を太くする必要がある。しかし、２００ｍＡの電
流をほとんど電圧降下なしで伝達するためには、配線幅
が２ｍｍ以上となるという課題があった。
【０８００】図１０５は従来のＥＬ表示パネルの構成で
ある。表示領域５０の左右に内蔵ゲートドライバ１２
ａ、１２ｂが形成（配置）されている。また、ソースド
ライバ回路１４ｐも画素１６のＴＦＴと同一プロセスで
形成されている（内蔵ソースドライバ回路）。
【０８０１】アノード配線９５１はパネルの右側に配置
されている。アノード配線９５１にはＶｄｄ電圧が印加
されている。アノード配線９５１幅は一例として２ｍｍ
以上である。アノード配線９５１は画面の下端から画面
の上端に分岐されている。分岐数は画素列数である。た
とえば、ＱＣＩＦパネルでは、１７６列×ＲＧＢ＝５２
８本である。一方、ソース信号線１８は内蔵ソースドラ
イバ１４ｐから出力されている。ソース信号線１８は画
面の上端から画面の下端に配置（形成）されている。ま
た、内蔵ゲートドライバ１２の電源配線１０５１も画面
の左右に配置されている。
【０８０２】したがって、表示パネルの右側の額縁は狭
くすることができない。現在、携帯電話などに用いる表
示パネルでは、狭額縁化が重要である。また、画面の左
右の額縁を均等にすることが重要である。しかし、図１
０５の構成では、狭額縁化が困難である。
【０８０３】この課題を解決するため、本発明の表示パ
ネルでは、図１０６に図示するように、アノード配線９
５１はソースドライバＩＣ１４の裏面に位置する箇所、
かつアレイ表面に配置（形成）している。ソースドライ
バ回路（ＩＣ）１４は半導体チップで形成（作製）し、
ＣＯＧ（チップオンガラス）技術で基板７１に実装して
いる。ソースドライバＩＣ１４化にアノード配線９５１
を配置（形成）できるのは、チップ１４の裏面に基板に
垂直方向に１０μｍ〜３０μｍの空間があるからであ
る。図１０５のように、ソースドライバ回路１４ｐをア
レイ基板７１に直接形成すると、マスク数の問題、ある
いは歩留まりの問題、ノイズの問題からソースドライバ
回路１４ｐの下層あるいは上層にアノード配線（ベース
アノード線、アノード電圧線、基幹アノード線）９５１
を形成することは困難である。
【０８０４】また、図１０６に図示するように、共通ア
ノード線９６２を形成し、ベースアノード線９５１と共
通アノード線９６２とを接続アノード線９６１で短絡さ
せている。特に、ＩＣチップの中央部の接続アノード線
９６１を形成した点がポイントである。接続アノード線
９６１を形成することにより、ベースアノード線９５１
と共通アノード線９６２間の電位差がなくなる。また、
アノード配線９５２を共通アノード線９６２から分岐し
ている点がポイントである。以上の構成を採用すること
により、図１０５のようにアノード配線９５１の引き回
しがなくなり、狭額縁化を実現できる。
【０８０５】共通アノード線９６２が長さ２０ｍｍと
し、配線幅が１５０μｍとし、配線のシート抵抗を０．
０５Ω／□とすれば、抵抗値は２００００（μｍ）／１
５０（μｍ）×０．０５Ω＝約７Ωになる。共通アノー
ド線９６２の両端を接続アノード線９６１ｃでベースア
ノード線９５１と接続すれば、共通アノード線９６２に
は両側給電されるから、見かけ上の抵抗値は、７Ω／２
＝３．５Ωとなり、また、集中分布乗数に置きなおす
と、さらに、見かけ上の共通アノード線９６２の抵抗値
は１／２となるから、少なくとも２Ω以下となる。アノ
ード電流が１００ｍＡであっても、この共通アノード線
９６２での電圧降下は、０．２Ｖ以下となる。さらに、
中央部の接続アノード線９６１ｂで短絡すれば電圧降下
は、ほとんど発生しないようにすることができるのであ
る。
【０８０６】本発明はベースアノード線９５１をＩＣ１
４下に形成すること、共通アノード線９６２を形成し、
この共通アノード線９６２とベースアノード線９５１と
を電気的に接続すること（接続アノード線９６１）、共
通アノード線９６２からアノード配線９５２を分岐させ
ることである。なお、アノード線はカソード線に置き換
えることができる。
【０８０７】また、アノード線（ベースアノード線９５
１、共通アノード線９６２、接続アノード線９６１、ア
ノード配線９５２など）を低抵抗化するため、薄膜の配
線を形成後、あるいはパターニング前に、無電解メッキ
技術、電解メッキ技術などを用いて、導電性材料を積層
し厚膜化してもよい。厚膜化することにより、配線の断
面積が広くなり、低抵抗化することができる。以上の事
項はカソードに関しても同様である。また、ゲート信号
線１７、ソース信号線１８にも適用することができる。
【０８０８】したがって、共通アノード線９６２を形成
し、この共通アノード線９６２を接続アノード線９６１
で両側給電を行う構成の効果は高く、また、中央部に接
続アノード線９６１ｂ（９６１ｃ）を形成することによ
りさらに効果が高くなる。また、ベースアノード線９５
１、共通アノード線９６２、接続アノード線９６１でル
ープを構成しているため、ＩＣ１４に入力される電界を
抑制することができる。
【０８０９】共通アノード線９６２とベースアノード線
９５１は同一金属材料で形成し、また、接続アノード線
９６１も同一金属材料で形成することが好ましい。ま
た、これらのアノード線は、アレイを形成する最も抵抗
値の低い金属材料あるいは構成で実現する。一般的に、
ソース信号線１８の金属材料および構成（ＳＤレイヤ）
で実現する。共通アノード線９６２とソース信号線１８
とが交差する箇所は、同一材料で形成することはできな
い。したがって、交差する箇所は他の金属材料（ゲート
信号線１７と同一材料および構成、ＧＥレイヤ）で形成
し、絶縁膜で電気的に絶縁する。もちろん、アノード線
は、ソース信号線１８の構成材料からなる薄膜と、ゲー
ト信号線１７の構成材料からなる薄膜とを積層して構成
してもよい。
【０８１０】なお、ソースドライバＩＣ１４の裏面にア
ノード配線（カソード配線）などのＥＬ素子１５に電流
を供給する配線を敷設する（配置する、形成する）とし
たが、これに限定するものではない。たとえば、ゲート
ドライバ回路１２をＩＣチップで形成し、このＩＣをＣ
ＯＧ実装してもよい。このゲートドライバＩＣ１２の裏
面にアノード配線、カソード配線を配置（形成）する。
以上のように本発明は、ＥＬ表示装置などにおいて、駆
動ＩＣを半導体チップで形成（作製）し、このＩＣをア
レイ基板７１などの基板に直接実装し、かつ、ＩＣチッ
プの裏面の空間部にアノード配線、カソード配線などの
電源あるいはグランドパターンを形成（作製）するもの
である。
【０８１１】以上の事項を他の図面を使用しながらさら
に詳しく説明をする。図９５は本発明の表示パネルの一
部の説明図である。図９５において、点線がＩＣチップ
１４を配置する位置である。つまり、ベースアノード線
（アノード電圧線つまり分岐まえのアノード配線）がＩ
Ｃチップ１４の裏面かつアレイ基板７１上に形成（配
置）されている。なお、本発明の実施例において、ＩＣ
チップ（１２、１４）の裏面に分岐前のアノード配線９
５１を形成するとして説明するが、これは説明を容易に
するためである。たとえば、分岐前のアノード配線９５
１のかわりに分岐前のカソード配線あるいはカソード膜
を形成（配置）してもよい。その他、ゲートドライバ回
路１２の電源配線１０５１を配置または形成してもよ
い。
【０８１２】ＩＣチップ１４はＣＯＧ技術により電流出
力（電流入力）端子７４１とアレイ７１に形成された接
続端子９５３とが接続される。接続端子９５３はソース
信号線１８の一端に形成されている。また、接続端子９
５３は９５３ａと９５３ｂというように千鳥配置であ
る。なお、ソース信号線の一端には接続端子９５３が形
成され、他の端にもチェック用の端子電極が形成されて
いる。
【０８１３】また、本発明ではＩＣチップは電流駆動方
式のドライバＩＣ（電流で画素にプログラムする方式）
としたが、これに限定するものではない。たとえば、図
４３、図５３などの電圧プログラムの画素を駆動する電
圧駆動方式のドライバＩＣを積載したＥＬ表示パネル
（装置）などにも適用することができる。
【０８１４】接続端子９５３ａと９５３ｂ間にはアノー
ド配線９５２（分岐後のアノード配線）が配置される。
つまり、太く、低抵抗のベースアノード線９５１から分
岐されたアノード配線９５２が接続端子９５３間に形成
され、画素１６列に沿って配置されている。したがっ
て、アノード配線９５２とソース信号線１８とは平行に
形成（配置）される。以上のように構成（形成）するこ
とにより、図１０５のようにベースアノード線９５１を
画面横に引き回すことなく、各画素にＶｄｄ電圧を供給
できる。
【０８１５】図９６はさらに、具体的に図示している。
図９５との差異は、アノード配線を接続端子９５３間に
配置せず、別途形成した共通アノード線９６２から分岐
させた点である。共通アノード線９６２とベースアノー
ド線９５１とは接続アノード線９６１で接続している。
【０８１６】図９６はＩＣチップ１４を透視して裏面の
様子を図示したように記載している。ＩＣチップ１４は
出力端子７６１にプログラム電流Ｉｗを出力する電流出
力回路７０４が配置されている。基本的に、出力端子７
６１と電流出力回路７０４は規則正しく配置されてい
る。ＩＣチップ１４の中央部には親電流源の基本電流を
作製する回路、コントロール（制御）回路が形成されて
いる。そのため、ＩＣチップの中央部には出力端子７６
１が形成されていない（電流出力回路７０４がＩＣチッ
プの中央部に形成できないからである）。
【０８１７】本発明では、図９６の中央部７０４ａ部に
は出力端子７６１をＩＣチップに作製していない（出力
回路がないからである。なお、ソースドライバなどのＩ
Ｃチップの中央部に、コントロール回路などが形成さ
れ、出力回路が形成されていない事例は多い）。本発明
のＩＣチップはこの点に着眼し、ＩＣチップの中央部に
出力端子７６１を形成（配置）せず（ソースドライバな
どのＩＣチップの中央部に、コントロール回路などが形
成され、出力回路が形成されていない場合であっても、
中央部にダミーパッドをして、出力端子（パッド）が形
成されているのが一般的である）、この位置に共通アノ
ード線９６１を形成している（ただし、共通アノード線
９６１はアレイ基板７１面に形成されている）。接続ア
ノード線９６１の幅は、５０μｍ以上１０００μｍ以下
にする。また、長さに対する抵抗（最大抵抗）値は、１
００Ω以下になるようにする。
【０８１８】接続アノード線９６１でベースアノード線
９５１と共通アノード線９６２とをショートすることに
より、共通アノード線９６２に電流が流れることにより
発生する電圧降下を極力抑制する。つまり、本発明の構
成要素である接続アノード線９６１はＩＣチップの中央
部に出力回路がない点を有効に利用しているのである。
また、従来、ＩＣチップの中央部にダミーパッドとして
形成されている出力端子７６１を削除することにより、
このダミーパッドと接続アノード線９６１が接触するこ
とによる、ＩＣチップが電気的に影響をあたえることを
防止している。ただし、このダミーパッドがＩＣチップ
のベース基板（チップのグランド）、他の構成と電気的
に絶縁されている場合は、ダミーパッドが接続アノード
線９６１と接触しても全く問題がない。したがって、ダ
ミーパッドをＩＣチップの中央部に形成したままでもよ
いことは言うまでもない。
【０８１９】さらに具体的には、図９９のように接続ア
ノード線９６１、共通アノード線９６２は形成（配置）
されている。まず、接続アノード線９６１は太い部分
（９６１ａ）と細い部分（９６１ｂ）がある。太い部分
（９６１ａ）は抵抗値を低減するためである。細い部分
（９６１ｂ）は、出力端子９６３間に接続アノード線９
６１ｂを形成し、共通アノード線９６２と接続するため
である。
【０８２０】また、ベースアノード線９５１と共通アノ
ード線９６２との接続は、中央部の接続アノード線９６
１ｂだけでなく、左右の接続アノード線９６１ｃでもシ
ョートしている。したがって、共通アノード線９６２と
ベースアノード線９５１とは３本の接続アノード線９６
１でショートされている。したがって、共通アノード線
９６２に大きな電流が流れても共通アノード線９６２で
電圧降下が発生しにくい。これは、ＩＣチップ１４は通
常、幅が２ｍｍ以上あり、このＩＣ１４下に形成された
ベースアノード線９５１の線幅を太く（低インピーダン
ス化できる）できるからである。そのため、低インピー
ダンスのベースアノード線９５１と共通アノード線９６
２とを複数箇所で接続アノード線９６１によりショート
しているため、共通アノード線９６２の電圧降下は小さ
くなるのである。
【０８２１】以上のように共通アノード線９６２での電
圧降下を小さくできるのは、ＩＣチップ１４下にベース
アノード線９５１を配置（形成）できる点、ＩＣチップ
１４の左右の位置を用いて、接続アノード線９６１ｃを
配置（形成）できる点、ＩＣチップ１４の中央部に接続
アノード線９６１ｂを配置（形成）できる点にある。
【０８２２】また、図９９では、ベースアノード線９５
１とカソード電源線（ベースカソード線）９９１とを絶
縁膜１０２を介して積層させている。この積層した箇所
がコンデンサを形成する（この構成をアノードコンデン
サ構成と呼ぶ）。このコンデンサは、電源パスコンデン
サとして機能する。したがって、ベースアノード線９５
１の急激な電流変化を吸収することができる。コンデン
サの容量は、ＥＬ表示装置の表示面積をＳ平方ミリメー
トルとし、コンデンサの容量をＣ（ｐＦ）としたとき、
Ｍ／２００ ≦ Ｃ ≦ Ｍ／１０以下の関係を満足さ
せることがよい。さらには、Ｍ／１００ ≦ Ｃ ≦
Ｍ／２０以下の関係を満足させることがよい。Ｃが小さ
いと電流変化を吸収することが困難であり、大きいとコ
ンデンサの形成面積が大きくなりすぎ実用的でない。
【０８２３】なお、図９９などの実施例では、ＩＣチッ
プ１４下にベースアノード線９５１を配置（形成）する
としたが、アノード線をカソード線としてもよいことは
言うまでもない。また、図９９において、ベースカソー
ド線９９１とベースアノード線９５１とを入れ替えても
良い。本発明の技術的思想は、ドライバを半導体チップ
で形成し、かつ半導体チップをアレイ基板７１もしくは
フレキシブル基板に実装し、半導体チップの下面にＥＬ
素子１５などの電源あるいはグランド電位（電流）を供
給する配線などを配置（形成）する点にある。
【０８２４】したがって、半導体チップは、ソースドラ
イバ１４に限定されるものではなく、ゲートドライバ１
２でもよく、また、電源ＩＣでもよい。また、半導体チ
ップをフレキシブル基板に実装し、このフレキシブル基
板面かつ半導体チップの下面にＥＬ素子１５などの電源
あるいはグランドパターンを配線（形成）する構成も含
まれる。もちろん、ソースドライバＩＣ１４とゲートド
ライバＩＣ１２の両方を、半導体チップで構成し、基板
７１にＣＯＧ実装を起こっても良い。そして、前記チッ
プの下面に電源あるいはグランドパターンを形成しても
よい。また、ＥＬ素子１５への電源あるいはグラントパ
ターンとしたがこれに限定するものではなく、ソースド
ライバ１４への電源配線、ゲートドライバ１２への電源
配線でもよい。また、ＥＬ表示装置に限定されるもので
はなく、液晶表示装置にも適用できる。その他、ＦＥ
Ｄ、ＰＤＰなど表示パネルにも適用することができる。
以上の事項は、本発明の他の実施例でも同様である。
【０８２５】図９７は本発明の他の実施例である。主な
図９５、図９６、図９９との差異は図９５が出力端子９
５３間にアノード配線９５２を配置したのに対し、図９
７では、ベースアノード配線９５１から多数（複数）の
細い接続アノード線９６１ｄを分岐させ、この接続アノ
ード線９６１ｄを共通アノード線９６２とをショートし
た点である。また、細い接続アノード線９６１ｄと接続
端子９５３と接続されたソース信号線１８とを絶縁膜１
０２を介して積層した点である。
【０８２６】アノード線９６１ｄはベースアノード線９
５１とコンタクトホール９７１ａで接続を取り、アノー
ド配線９５２は共通アノード線９６２とコンタクトホー
ル９７１ｂで接続を取っている。他の点（接続アノード
線９６１ａ、９６１ｂ、９６１ｃ、アノードコンデンサ
構成など）などは図９６、図９９と同様であるので説明
を省略する。
【０８２７】図９９のａａ‘線での断面図を図９８に図
示する。図９８（ａ）では、略同一幅のソース信号線１
８を接続アノード線９６１ｄが絶縁膜１０２ａを介して
積層されている。絶縁膜１０２ａの膜厚は、５００オン
グストローム以上３０００オングストローム（Å）以下
にする。さらに好ましくは、８００オングストローム以
上２０００オングストローム（Å）以下にする。膜厚が
薄いと、接続アノード線９６１ｄとソース信号線１８と
の寄生容量が大きくなり、また、接続アノード線９６１
ｄとソース信号線１８との短絡が発生しやすくなり好ま
しくない。逆に厚いと絶縁膜の形成時間に長時間を要
し、製造時間が長くなりコストが高くなる。また、上側
の配線の形成が困難になる。なお、絶縁膜１０２は、ポ
リビフェーニールアルコール（ＰＶＡ）樹脂、エポキシ
樹脂、ポリプロピレン樹脂、フェノール樹脂、アクリル
系樹脂、ポリイミド樹脂などの有機材料と同一材料が例
示され、その他、ＳiＯ2、ＳｉＮxなどの無機材料が例
示される。その他、Ａｌ2Ｏ3、Ｔａ2Ｏ3などであっても
よいことは言うまでもない。また、図９８（ａ）に図示
するように、最表面には絶縁膜１０２ｂを形成し、配線
９６１などの腐食、機械的損傷を防止させる。
【０８２８】図９８（ｂ）では、ソース信号線１８の上
にソース信号線１８よりも線幅の狭い接続アノード線９
６１ｄが絶縁膜１０２ａを介して積層されている。以上
のように構成することにより、ソース信号線１８の段差
によるソース信号線１８と接続アノード線９６１ｄとの
ショートを抑制することができる。図９８（ｂ）の構成
では、接続アノード線９６１ｄの線幅は、ソース信号線
１８の線幅よりも０．５μｍ以上狭くすることが好まし
い。さらには、接続アノード線９６１ｄの線幅は、ソー
ス信号線１８の線幅よりも０．８μｍ以上狭くすること
が好ましい。
【０８２９】図９８（ｂ）では、ソース信号線１８の上
にソース信号線１８よりも線幅の狭い接続アノード線９
６１ｄが絶縁膜１０２ａを介して積層されているとした
が、図９８（ｃ）に図示するように、接続アノード線９
６１ｄの上に接続アノード信号線９６１ｄよりも線幅の
狭いソース信号線１８が絶縁膜１０２ａを介して積層す
るとしてもよい。他の事項は他の実施例と同様であるの
で説明を省略する。
【０８３０】図１００はＩＣチップ１４部の断面図であ
る。基本的には図９９の構成を基準にしているが、図９
６、図９７などでも同様に適用できる。もしくは類似に
適用できる。
【０８３１】図１００（ｂ）は図９９のＡＡ‘での断面
図である。図１００（ｂ）でも明らかなように、ＩＣチ
ップの１４の中央部には出力パッド７６１が形成（配
置）されていない。この出力パッドと、表示パネルのソ
ース信号線１８とが接続される。出力バッド７６１は、
メッキ技術あるいはネイルヘッドボンダ技術によりバン
プ（突起）が形成されている。突起の高さは１０μｍ以
上４０μｍ以下の高さにする。もちろん、金メッキ技術
（電解、無電解）により突起を形成してもよいことは言
うまでもない。
【０８３２】前記突起と各ソース信号線１８とは導電性
接合層（図示せず）を介して電気的に接続されている。
導電性接合層は接着剤としてエポキシ系、フェノール系
等を主剤とし、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎ
ｉ）、カーボン（Ｃ）、酸化錫（ＳnＯ2）などのフレー
クを混ぜた物、あるいは紫外線硬化樹脂などである。導
電性接合層（接続樹脂）１００１は、転写等の技術でバ
ンプ上に形成する。または、突起とソース信号線１８と
をＡＣＦ樹脂１００１で熱圧着される。なお、突起ある
いは出力パッド７６１とソース信号線１８との接続は、
以上の方式に限定するものではない。また、アレイ基板
上にＩＣ１４を積載せず、フィルムキャリヤ技術を用い
てもよい。また、ポリイミドフィルム等を用いてソース
信号線１８などと接続しても良い。図１００（ａ）はソ
ース信号線１８と共通アノード線９６２とが重なってい
る部分の断面図である（図９８を参照のこと）。
【０８３３】共通アノード線９６２からアノード配線９
５２が分岐されている。アノード配線９５２はＱＣＩＦ
パネルの場合は、１７６×ＲＧＢ＝５２８本である。ア
ノード配線９５２を介して、図１などで図示するＶｄｄ
電圧（アノード電圧）が供給される。１本のアノード配
線９５２には、ＥＬ素子１５が低分子材料の場合は、最
大で２００μＡ程度の電流が流れる。したがって、共通
アノード配線９６２には、２００μＡ×５２８で約１０
０ｍＡの電流が流れる。
【０８３４】したがって、共通アノード配線９６２での
電圧降下を０．２（Ｖ）以内にするには、電流が流れる
最大経路の抵抗値が２Ω（１００ｍＡ流れるとして）以
下にする必要がある。本発明では、図９９に示すように
３箇所に接続アノード線９６１を形成しているので、集
中分布回路におきなおすと、共通アノード線９６２の抵
抗値は容易に極めて小さく設計することができる。ま
た、図９７のように多数の接続アノード線９６１ｄを形
成すれば、共通アノード線９６２での電圧降下は、ほぼ
なくなる。
【０８３５】問題となるのは、共通アノード線９６２と
ソース信号線１８との重なり部分における寄生容量（共
通アノード寄生容量と呼ぶ）の影響である。基本的に、
電流駆動方式では、電流を書き込むソース信号線１８に
寄生容量があると黒表示電流を書き込みにくい。したが
って、寄生容量は極力小さくする必要がある。
【０８３６】共通アノード寄生容量は、少なくとも１ソ
ース信号線１８が表示領域内で発生する寄生容量（表示
寄生容量と呼ぶ）の１／１０以下にする必要がある。た
とえば、表示寄生容量が１０（ｐＦ）であれば、１（ｐ
Ｆ）以下にする必要がある。さらに好ましくは、（表示
寄生容量と呼ぶ）の１／２０以下にする必要がある。表
示寄生容量が１０（ｐＦ）であれば、０．５（ｐＦ）以
下にする必要がある。この点を考慮して、共通アノード
線９６２の線幅（図１０３のＭ）、絶縁膜１０２の膜厚
（図１０１を参照）を決定する。
【０８３７】ベースアノード線９５１はＩＣチップ１４
の下に形成（配置）する。形成する線幅は、低抵抗化の
観点から、極力太い方がよいことは言うまでのない。そ
の他、ベースアノード配線９５１は遮光の機能を持たせ
ることが好ましい。この説明図を図１０２に図示してい
る。なお、ベースアノード配線９５１を金属材料で所定
膜厚形成すれば、遮光の効果があることはいうまでもな
い。また、ベースアノード線９５１が太くできない時、
あるいは、ＩＴＯなどの透明材料で形成するときは、ベ
ースアノード線９５１に積層して、あるいは多層に、光
吸収膜あるいは光反射膜をＩＣチップ１４下（基本的に
はアレイ７１の表面）に形成する。また、図１０２の遮
光膜（ベースアノード線９５１）は、完全な遮光膜であ
ることを必要としない。部分に開口部があってもよく。
また、回折効果、散乱効果を発揮するものでもよい。ま
た、ベースアノード線９５１に積層させて、光学的干渉
多層膜からなる遮光膜を形成または配置してもよい。
【０８３８】もちろん、アレイ基板７１とＩＣチップ１
４との空間に、金属箔あるいは板あるいはシートからな
る反射板（シート）、光吸収板（シート）を配置あるい
は挿入あるいは形成してもよいことは言うまでもない。
また、金属箔に限定されず、有機材料あるいは無機材料
からなる箔あるいは板あるいはシートからなる反射板
（シート）、光吸収板（シート）を配置あるいは挿入あ
るいは形成してもよいことは言うまでもない。また、ア
レイ基板７１とＩＣチップ１４との空間に、ゲルあるい
は液体からなる光吸収材料、光反射材料を注入あるいは
配置してもよい。さらに前記ゲルあるいは液体からなる
光吸収材料、光反射材料を加熱により、あるいは光照射
により硬化させることが好ましい。なお、ここでは説明
を容易にするために、ベースアノード線９５１を遮光膜
（反射膜）にするとして説明をする。
【０８３９】図１０２のように、ベースアノード線９５
１はアレイ基板７１の表面（なお、表面に限定するもの
ではない。遮光膜／反射膜とするという思想を満足させ
るためには、ＩＣチップ１４の裏面に光が入射しなけれ
ばよいのである。したがって、基板７１の内面あるいは
内層にベースアノード線９５１などを形成してもよいこ
とは言うまでもない。また、基板７１の裏面にベースア
ノード線９５１（反射膜、光吸収膜として機能する構成
または構造）を形成することにより、ＩＣ１４に光が入
射することを防止または抑制できるのであれば、アレイ
基板７１の裏面でもよい。
【０８４０】また、図１０２などでは、遮光膜などはア
レイ基板７１に形成するとしたがこれに限定するもので
はなく、ＩＣチップ１４の裏面に直接に遮光膜などを形
成してもよい。この場合は、ＩＣチップ１４の裏面に絶
縁膜１０２（図示せず）を形成し、この絶縁膜上に遮光
膜もしくは反射膜などを形成する。また、ソースドライ
バ回路１４がアレイ基板７１に直接に形成する構成（低
温ポリシリコン技術、高温ポリシリコン技術、固相成長
技術、アモルファスシリコン技術によるドライバ構成）
の場合は、遮光膜、光吸収膜あるいは反射膜を基板７１
に形成し、その上にドライバ回路１４を形成（配置）す
ればよい。
【０８４１】ＩＣチップ１４には電流源６３４など、微
少電流を流すトランジスタ素子が多く形成されている
（図１０２の回路形成部１０２１）。微少電流を流すト
ランジスタ素子に光が入射すると、ホトコンダクタ現象
が発生し、出力電流（プログラム電流Ｉｗ）、親電流
量、子電流量などが異常な値（バラツキが発生するな
ど）となる。特に、有機ＥＬなどの自発光素子は、基板
７１内でＥＬ素子１５から発生した光が乱反射するた
め、表示領域５０以外の箇所から強い光が放射される。
この放射された光が、ＩＣチップ１４の回路形成部１０
２１に入射するとホトコンダクタ現象を発生する。した
がって、ホトコンダクタ現象の対策は、ＥＬ表示デバイ
スに特有の対策である。
【０８４２】この課題に対して、本発明では、ベースア
ノード線９５１を基板７１上に構成し、遮光膜する。ベ
ースアノード線９５１の形成領域は図１０２に図示する
ように、回路形成部１０２１を被覆するようにする。以
上のように、遮光膜（ベースアノード線９５１）を形成
することにより、ホトコンダクタ現象を完全に防止でき
る。特にベースアノード配線９５１などのＥＬ電源線
は、画面書き換えに伴い、電流がながれて多少の電位が
変化する。しかし、電位の変化量は、１Ｈタイミングで
少しずつ変化するため、ほど、グランド電位（電位変化
しないという意味）として見なせる。したがって、ベー
スアノード線９５１あるいはベースカソード線は、遮光
の機能だけでなく、シールドの効果も発揮する。
【０８４３】有機ＥＬなどの自発光素子は、基板７１内
でＥＬ素子１５から発生した光が乱反射するため、表示
領域５０以外の箇所から強い光が放射される。この乱反
射光を防止あるいは抑制するため、図１０１に図示する
ように、画像表示に有効な光が通過しない箇所（無効領
域）に光吸収膜１０１１を形成する（逆に有効領域と
は、表示領域５０をその近傍）。光吸収膜を形成する箇
所は、封止フタ８５の外面（光吸収膜１０１１ａ）、封
止フタ８５の内面（光吸収膜１０１１ｃ）、基板７０の
側面（光吸収膜１０１１ｄ）、基板の画像表示領域以外
（光吸収膜１０１１ｂ）などである。なお、光吸収膜に
限定するものではなく、光吸収シートを取り付けてもよ
く、また、光吸収壁でもよい。また、光吸収の概念に
は、光を散乱させることにより、光を発散させる方式あ
るいは構造も含まれる、また、広義には反射により光を
封じこめる方式あるいは構成も含まれる。
【０８４４】光吸収膜を構成する物質としては、アクリ
ル樹脂などの有機材料にカーボンを含有させたもの、黒
色の色素あるいは顔料を有機樹脂中に分散させたもの、
カラーフィルターの様にゼラチンやカゼインを黒色の酸
性染料で染色したものが例示される。その他、単一で黒
色となるフルオラン系色素を発色させて用いたものでも
よく、緑色系色素と赤色系色素とを混合した配色ブラッ
クを用いることもできる。また、スパッタにより形成さ
れたＰｒＭｎＯ3膜、プラズマ重合により形成されたフ
タロシアニン膜等が例示される。
【０８４５】以上の材料はすべて黒色の材料であるが、
光吸収膜としては、表示素子が発生する光色に対し、補
色の関係の材料を用いても良い。例えば、カラーフィル
ター用の光吸収材料を望ましい光吸収特性が得られるよ
うに改良して用いれば良い。基本的には前記した黒色吸
収材料と同様に、色素を用いて天然樹脂を染色したもの
を用いても良い。また、色素を合成樹脂中に分散した材
料を用いることができる。色素の選択の範囲は黒色色素
よりもむしろ幅広く、アゾ染料、アントラキノン染料、
フタロシアニン染料、トリフェニルメタン染料などから
適切な１種、もしくはそれらのうち２種類以上の組み合
わせでも良い。
【０８４６】また、光吸収膜としては金属材料を用いて
もよい。たとえば、六価クロムが例示される。六価クロ
ムは黒色であり、光吸収膜として機能する。その他、オ
パールガラス、酸化チタンなどの光散乱材料であっても
よい。光を散乱させることにより、結果的に光を吸収す
ることと等価になるからである。
【０８４７】なお、封止フタ８５は、４μｍ以上１５μ
ｍ以下の樹脂ビーズ１０１２を含有させた封止樹脂１０
３１を用いて、基板７１と封止フタ８５とを接着する。
フタ８５は加圧せずに配置し、固定する。
【０８４８】図９９の実施例は、共通アノード線９６２
をＩＣチップ１４の近傍に形成（配置）するように図示
したが、これに限定するものではない。たとえば、図１
０３に図示するように、表示領域５０の近傍に形成して
もよい。また、形成することが好ましい。なぜならば、
ソース信号線１８とアノード配線９５２とが短距離で、
かつ平行して配置（形成）する部分が減少するからであ
る。ソース信号線１８とアノード配線９５２とが短距離
で、かつ平行に配置されると、ソース信号線１８とアノ
ード配線９５２間に寄生容量が発生するからである。図
１０３のように、表示領域５０の近傍に共通アノード線
９６２を配置するとその問題点はなくなる。画面表示領
域５０から共通アノード線９６２の距離Ｋ（図１０３を
参照）は、１ｍｍ以下にすることが好ましい。
【０８４９】共通アノード線９６２は、極力低抵抗化す
るため、ソース信号線１８を形成する金属材料で形成す
ることが好ましい。本発明では、Ｃu薄膜、Ａｌ薄膜あ
るいはＴｉ／Ａｌ／Ｔｉの積層構造、あるいは合金もし
くはアマルガムからなる金属材料（ＳＤメタル）で形成
している。したがって、ソース信号線１８と共通アノー
ド線９６２が交差する箇所はショートすることを防止す
るため、ゲート信号線１７を構成する金属材料（ＧＥメ
タル）に置き換える。ゲート信号線は、Ｍｏ／Ｗの積層
構造からなる金属材料で形成している。
【０８５０】一般的に、ゲート信号線１７のシート抵抗
は、ソース信号線１８のシート抵抗より高い。これは、
液晶表示装置で一般的である。しかし、有機ＥＬ表示パ
ネルにおいて、かつ電流駆動方式では、ソース信号線１
８を流れる電流は１〜５μＡと微少である。したがっ
て、ソース信号線１８の配線抵抗が高くとも電圧降下は
ほとんど発生せず、良好な画像表示を実現できる。液晶
表示装置においては、電圧でソース信号線１８に画像デ
ータを書き込む。したがって、ソース信号線１８の抵抗
値が高いと画像を１水平走査期間に書き込むことができ
ない。
【０８５１】しかし、本発明の電流駆動方式では、ソー
ス信号線１８の抵抗値が高く（つまり、シート抵抗値が
高い）とも、課題とはならない。したがって、ソース信
号線１８のシート抵抗は、ゲート信号線１７のシート抵
抗より高くともよい。したがって、本発明のＥＬ表示パ
ネルにおいて（概念的には、電流駆動方式の表示パネル
あるいは表示装置において）、図１０４に図示するよう
に、ソース信号線１８をＧＥメタルで作製（形成）し、
ゲート信号線１７をＳＤメタルで作製（形成）してもよ
い（液晶表示パネルと逆）。
【０８５２】図１０７は、図９９、図１０３の構成に加
えて、ゲートドライバ回路１２を駆動する電源配線１０
５１を配置した構成である。電源配線１０５１はパネル
の表示領域５０の右端→下辺→表示領域５０の左端に引
き回している。つまり、ゲートドライバ１２ａと１２ｂ
の電源とは同一になっている。
【０８５３】しかし、ゲート信号線１７ａを選択するゲ
ートドライバ回路１２ａ（ゲート信号線１７ａはＴＦＴ
１１ｂ、ＴＦＴ１１ｃを制御する）と、ゲート信号線１
７ｂを選択するゲートドライバ回路１２ｂ（ゲート信号
線１７ｂはＴＦＴ１１ｄを制御し、ＥＬ素子１５に流れ
る電流を制御する）とは、電源電圧を異ならせることが
好ましい。特に、ゲート信号線１７ａの振幅（オン電圧
−オフ電圧）は小さいことが好ましい。ゲート信号線１
７ａの振幅が小さくなるほど、画素１６のコンデンサ１
９への突き抜け電圧が減少するからである（図１などを
参照）。一方、ゲート信号線１７ｂはＥＬ素子１５を制
御する必要があるため、振幅は小さくできない。
【０８５４】したがって、図１０８に図示するように、
ゲートドライバ１２ａの印加電圧はＶｈａ（ゲート信号
線１７ａのオフ電圧）と、Ｖｌａ（ゲート信号線１７ａ
のオン電圧）とし、ゲートドライバ１２ａの印加電圧は
Ｖｈｂ（ゲート信号線１７ｂのオフ電圧）と、Ｖｌａ
（ゲート信号線１７ｂのオン電圧）とする。Ｖｌａ＜Ｖ
ｌｂなる関係とする。なお、ＶｈａとＶｈｂとは、略一
致させてもよい。
【０８５５】ゲートドライバ回路１２は、通常、Ｎチャ
ンネルトランジスタとＰチャンネルトランジスタで構成
するが、Ｐチャンネルトランジスタのみで形成すること
が好ましい。アレイを作製に必要とするマスク数が減少
し、製造歩留まり向上、スループットの向上が見込まれ
るからである。したがって、図１、図２などに例示した
ように、画素１６を構成するＴＦＴをＰチャンネルトラ
ンジスタとするとともに、ゲートドライバ回路１２もＰ
チャンネルトランジスタで形成あるいは構成する。Ｎチ
ャンネルトランジスタとＰチャンネルトランジスタでゲ
ートドライバ回路を構成すると必要なマスク数は１０枚
となるが、Ｐチャンネルトランジスタのみで形成すると
必要なマスク数は５枚になる。
【０８５６】しかし、Ｐチャンネルトランジスタのみで
ゲートドライバ回路１２などを構成すると、レベルシフ
タ回路をアレイ基板７１に形成できない。レベルシフタ
回路はＮチャンネルトランジスタとＰチャンネルトラン
ジスタで構成するからである。
【０８５７】この課題に対して、本発明では、レベルシ
フタ回路機能を、電源ＩＣ１０９１に内蔵させている。
図１０９はその実施例である。電源ＩＣ１０９１はゲー
トドライバ回路１２の駆動電圧、ＥＬ素子１５のアノー
ド、カソード電圧、ソースドライバ回路１４の駆動電圧
を発生させる。
【０８５８】電源ＩＣ１０９１はゲートドライバ回路１
２のＥＬ素子１５のアノード、カソード電圧を発生させ
るため、高い耐圧の半導体プロセスを使用する必要があ
る。この耐圧があれば、ゲートドライバ回路１２の駆動
する信号電圧までレベルシフトすることができる。
【０８５９】したがって、レベルシフトおよびゲートド
ライバ回路１２の駆動は図１０９の構成で実施する。入
力データ（画像データ、コマンド、制御データ）９９２
はソースドライバＩＣ１４に入力される。入力データに
はゲートドライバ回路１２の制御データも含まれる。ソ
ースドライバＩＣ１４は耐圧（動作電圧）が５（Ｖ）で
ある。一方、ゲートドライバ回路１２は動作電圧が１５
（Ｖ）である。ソースドライバ回路１４から出力される
ゲートドライバ回路１２に出力される信号は、５（Ｖ）
から１５（Ｖ）にレベルシフトする必要がある。このレ
ベルシフトを電源回路（ＩＣ）１０９１で行う。図１０
９ではゲートドライバ回路１２を制御するデータ信号も
電源ＩＣ制御信号１０９２としている。
【０８６０】電源回路１０９１は入力されたゲートドラ
イバ回路１２を制御するデータ信号１０９２を内蔵する
レベルシフタ回路でレベルシフトし、ゲートドライバ回
路制御信号１０９３として出力し、ゲートドライバ回路
１２を制御する。
【０８６１】以下、基板７１に内蔵するゲートドライバ
回路１２をＰチャンネルのトランジスタのみで構成した
本発明のゲートドライバ１２について説明をする。先に
も説明したように、画素１６とゲートドライバ回路１２
とをＰチャンネルトランジスタのみで形成する（つま
り、基板７１に形成するトランジスタはすべてＰチャン
ネルトランジスタである。反対に言えば、Ｎチャンネル
のトランジスタを用いない状態）ことにより、アレイを
作製に必要とするマスク数が減少し、製造歩留まり向
上、スループットの向上が見込まれるからである。ま
た、Ｐチャンネルトランジスタの性能のみの向上に取り
組みができるため、結果として特性改善が容易である。
たとえば、Ｖｔ電圧の低減化（より０（Ｖ）に近くする
など）、Ｖｔバラツキの減少を、ＣＭＯＳ構造（Ｐチャ
ンネルとＮチャンネルトランジスタを用いる構成）より
も容易に実施できる。
【０８６２】一例として、図１０６に図示するように、
本発明は、表示領域５０の左右に１相（シフトレジス
タ）づつ、ゲートドライバ回路１２を配置または形成あ
るいは構成している。ゲートドライバ回路１２など（画
素１６のトランジスタも含む）は、プロセス温度が４５
０度（摂氏）以下の低温ポリシリコン技術で形成または
構成するとして説明するが、これに限定するものではな
い。プロセス温度が４５０度（摂氏）以上の高温ポリシ
リコン技術を用いて構成してもよく、また、固相（ＣＧ
Ｓ）成長させた半導体膜を用いてＴＦＴなどを形成した
ものを用いてもよい。その他、有機ＴＦＴで形成しても
よい。また、アモルファスシリコン技術で形成あるいは
構成したＴＦＴであってもよい。
【０８６３】１つは選択側のゲートドライバ回路１２ａ
である。ゲート信号線１７ａにオンオフ電圧を印加し、
画素ＴＦＴ１１を制御する。他方のゲートドライバ回路
１２ｂは、ＥＬ素子１５に流す電流を制御（オンオフさ
せる）する。本発明の実施例では、主として図１の画素
構成を例示して説明をするがこれに限定するものではな
い。図５０、図５１、図５４などの他の画素構成におい
ても適用できることは言うまでもない。また、本発明の
ゲートドライバ回路１２の構成あるいはその駆動方式
は、本発明の表示パネル、表示装置あるいは情報表示装
置との組み合わせにおいて、より特徴ある効果を発揮す
る。しかし、他の構成においても特徴ある効果を発揮で
きることは言うまでもない。
【０８６４】なお、以下に説明するゲートドライバ１２
構成あるいは配置形態は、有機ＥＬ表示パネルなどの自
己発光デバイスに限定されるものではない。液晶表示パ
ネルあるいは電磁遊動表示パネルなどにも採用すること
ができる。たとえば、液晶表示パネルでは、画素の選択
スイッチング素子の制御として本発明のゲートドライバ
回路１２の構成あるいは方式を採用してもよい。また、
ゲートドライバ回路１２を２相用いる場合は、１相を画
素のスイッチング素子の選択用として用い、他方を画素
において、保持容量の１方の端子に接続してもよい。こ
の方式は、独立ＣＣ駆動と呼ばれるものである。また、
図１１１、図１１３などで説明する構成は、ゲートドラ
イバ回路１２だけでなく,ソースドライバ回路１４のシ
フトレジスタ回路などにも採用することができることは
言うまでもない。
【０８６５】本発明のゲートドライバ回路１２は、先に
説明した図６、図１３、図１６、図２０、図２２、図２
４、図２６、図２７、図２８、図２９、図３４、図３
７、図４０、図４１、図４８、図８２、図９１、図９
２、図９３、図１０３、図１０４、図１０５、図１０
６、図１０７、図１０８、図１０９などのゲートドライ
バ回路１２として実施あるいは採用することが好まし
い。
【０８６６】図１１１は、本発明のゲートドライバ回路
１２のブロック図である。説明を容易にするため、４段
分しか図示していないが、基本的には、ゲート信号線１
７数に対応する単位ゲート出力回路１１１１が形成また
は配置される。
【０８６７】図１１１に図示するように、本発明のゲー
トドライバ回路１２（１２ａ、１２ｂ）では、４つのク
ロック端子（ＳＣＫ０、ＳＣＫ１、ＳＣＫ２、ＳＣＫ
３）と、１つのスタート端子（データ信号（ＳＳＴ
Ａ））、シフト方向を上下反転制御する２つの反転端子
（ＤＩＲＡ、ＤＩＲＢ、これらは、逆相の信号を印加す
る）の信号端子から構成される。また、電源端子として
Ｌ電源端子（ＶＢＢ）と、Ｈ電源端子（Ｖｄ）などから
構成される。
【０８６８】なお、本発明のゲートドライバ回路１２
は、すべてＰチャンネルのＴＦＴ（トランジスタ）で構
成しているため、レベルシフタ回路（低電圧のロジック
信号を高電圧のロジック信号に変換する回路）をゲート
ドライバ回路に内蔵することができない。そのため、図
１０９などに図示した電源回路（ＩＣ）１０９１内にレ
ベルシフタ回路を配置または形成している。電源回路
（ＩＣ）１０９１は、ゲートドライバ回路１２からゲー
ト信号線１７に出力するオン電圧（画素１６ＴＦＴの選
択電圧）、オフ電圧（画素１６ＴＦＴの非選択電圧）に
必要な電位の電圧を作成する。そのため、電源ＩＣ（回
路）１０９１の使用する半導体の耐圧プロセスは、十分
な耐圧がある。したがって、電源ＩＣ１０９１でロジッ
ク信号をレベルシフト（ＬＳ）すると都合がよい。した
がって、コントローラ（図示せず）から出力されるゲー
トドライバ回路１２の制御信号は、電源ＩＣ１０９１に
入力し、レベルシフトしてから、本発明のゲートドライ
バ回路１２に入力する。コントローラ（図示せず）から
出力されるソーストドライバ回路１４の制御信号は、直
接に本発明のソースドライバ回路１４などに入力する
（レベルシフトの必要がない）。
【０８６９】しかし、本発明はアレイ基板７１に形成す
るトランジスタをすべてＰチャンネルで形成することに
限定するものではない。ゲートドライバ回路１２を後に
説明する図１１１、図１１３のようにＰチャンネルで形
成することにより、狭額縁化することができる。２．２
インチのＱＣＩＦパネルの場合、ゲートドライバ回路１
２の幅は、６μｍルールの採用時で、６００μｍで構成
できる。供給するゲートドライバ回路１２の電源配線の
引き回しを含めても７００μｍに構成することができ
る。同様の回路構成をＣＭＯＳ（ＮチャンネルとＰチャ
ンネルトランジスタ）で構成すると、１．２ｍｍになっ
てしまう。したがって、ゲートドライバ回路１２をＰチ
ャンネルで形成することにより、狭額縁化をいう特徴あ
る効果を発揮できる。
【０８７０】また、画素１６をＰチャンネルのトランジ
スタで構成することにより、Ｐチャンネルトランジスタ
で形成したゲートドライバ回路１２とのマッチングが良
くなる。Ｐチャンネルトランジスタ（図１の画素構成で
は、ＴＦＴ１１ｂ、１１ｃ、ＴＦＴ１１ｄ）はＬ電圧で
オンする。一方、ゲートドライバ回路１２もＬ電圧が選
択電圧である。Ｐチャンネルのゲートドライバは図１１
３の構成でもわかるが、Ｌレベルを選択レベルとすると
マッチングが良い。Ｌレベルが長期間保持できないから
である。一方、Ｈ電圧は長時間保持することができる。
【０８７１】また、ＥＬ素子１５に電流を供給する駆動
用ＴＦＴ（図１ではＴＦＴ１１ａ）もＰチャンネルで構
成することにより、ＥＬ素子１５のカソードが金属薄膜
のべた電極に構成することができる。また、アノード電
位Ｖｄｄから順方向にＥＬ素子１５に電流を流すことが
できる。以上の事項から、画素１６のトランジスタをＰ
チャンネルとし、ゲートドライバ１２のトランジスタも
Ｐチャンネルとすることがよい。以上のことから、本発
明の画素１６を構成するトランジスタ（駆動用ＴＦＴ、
イッチング用ＴＦＴ）をＰチャンネルで形成し、ゲート
ドライバ回路１２のトランジスタをＰチャンネルで構成
するという事項は単なる設計事項ではない。
【０８７２】この意味で、レベルシフタ（ＬＳ）回路
を、基板７１に直接に形成してもよい。つまり、レベル
シフタ（ＬＳ）回路をＮチャンネルとＰチャンネルトラ
ンジスタで形成する。コントローラ（図示せず）からの
ロジック信号は、基板７１に直接形成されたレベルシフ
タ回路で、Ｐチャンネルトランジスタで形成されたゲー
トドライバ回路１２のロジックレベルに適合するように
昇圧する。この昇圧したロジック電圧を前記ゲートドラ
イバ回路１２に印加する。
【０８７３】なお、レベルシフタ回路を半導体チップで
形成し、基板７１にＣＯＧ実装などしてもよい。また、
ソースドライバ回路１４は、図１０９などにも図示して
いるが、基本的に半導体チップで形成し、基板７１にＣ
ＯＧ実装する。ただし、ソースドライバ回路１４を半導
体チップで形成することに限定するものではなく、ポリ
シリコン技術を用いて基板７１に直接に形成してもよ
い。画素１６を構成するトランジスタ１１をＰチャンネ
ルで構成すると、プログラム電流は画素１６からソース
信号線１８に流れ出す方向になる。そのため、ソースド
ライバ回路の単位電流回路６３４（図７３、図７４など
を参照のこと）は、Ｎチャンネルのトランジスタで構成
する必要がある。つまり、ソースドライバ回路１４はプ
ログラム電流Ｉｗを引き込むように回路構成する必要が
ある。
【０８７４】したがって、画素１６の駆動用ＴＦＴ１１
ａ（図１の場合）がＰチャンネルトランジスタの場合
は、必ず、ソースドライバ回路１４はプログラム電流Ｉ
ｗを引き込むように、単位電流源６３４をＮチャンネル
トランジスタで構成する。ソースドライバ回路１４をア
レイ基板７１に形成するには、Ｎチャンネル用マスク
（プロセス）とＰチャンネル用マスク（プロセス）の両
方を用いる必要がある。概念的に述べれば、画素１６と
ゲートドライバ１２をＰチャンネルトランジスタで構成
し、ソースドライバの引き込み電流源のトランジスタは
Ｎチャンネルで構成するのが本発明の表示パネル（表示
装置）である。
【０８７５】なお、説明を容易にするため、本発明の実
施例では、図１の画素構成を例示して説明をする。しか
し、画素１６の選択トランジスタ（図１ではＴＦＴ１１
ｃ）をＰチャンネルで構成し、ゲートドライバ回路１２
をＰチャンネルトランジスタで構成するというなどの本
発明の技術的思想は、図１の画素構成に限定されるもの
ではない。たとえば、電流駆動方式の画素構成では図１
４２に図示するカレントミラーの画素構成にも適用する
ことができることは言うまでもない。また、電圧駆動方
式の画素構成では、図１４３（ａ）に図示するような２
つのＴＦＴ（選択トランジスタはＴＦＴ１１ｂ、駆動ト
ランジスタはＴＦＴ１１ａ）にも適用することができ
る。また、図１４３（ｂ）に図示するような、４つのＴ
ＦＴ（選択トランジスタはＴＦＴ１１ｃ、駆動トランジ
スタはＴＦＴ１１ａ）を用いる画素構成にも適用するこ
とができることは言うまでもない。もちろん、図１１
１、図１１３のゲートドライバ回路１２の構成も適用で
き、また、組み合わせて装置などを構成できる。したが
って、以上の説明した事項、以下に説明する事項は、画
素構成などに限定されるものではない。
【０８７６】また、画素１６の選択トランジスタをＰチ
ャンネルで構成し、ゲートドライバ回路をＰチャンネル
トランジスタで構成するという構成は、有機ＥＬなどの
自己発光デバイス（表示パネルあるいは表示装置）に限
定されるものではない。たとえば、液晶表示デバイスに
も適用することができる。
【０８７７】反転端子（ＤＩＲＡ、ＤＩＲＢ）は各単位
ゲート出力回路１１１１に対し、共通の信号が印加され
る。なお、図１１３の等価回路図をみれば、理解できる
が、反転端子（ＤＩＲＡ、ＤＩＲＢ）は互いに逆極性の
電圧値を入力する。また、シフトレジスタの走査方向を
反転させる場合は、反転端子（ＤＩＲＡ、ＤＩＲＢ）に
印加している電圧の極性を反転させる。
【０８７８】なお、図１１１の回路構成は、クロック信
号線数は４つである。４つが本発明では最適な数である
が、本発明はこれに限定するものではない。４つ以下で
も４つ以上でもよい。
【０８７９】クロック信号（ＳＣＫ０、ＳＣＫ１、ＳＣ
Ｋ２、ＳＣＫ３）の入力は、隣接した単位ゲート出力回
路１１１１で異ならせている。たとえば、単位ゲート出
力回路１１１１ａには、クロック端子のＳＣＫ０がＯＣ
に、ＳＣＫ２がＲＳＴに入力されている。この状態は、
単位ゲート出力回路１１１１ｃも同様である。単位ゲー
ト出力回路１１１１ａに隣接した単位ゲート出力回路１
１１１ｂ（次段の単位ゲート出力回路）は、クロック端
子のＳＣＫ１がＯＣに、ＳＣＫ３がＲＳＴに入力されて
いる。したがって、単位ゲート出力回路１１１１に入力
されるクロック端子は、ＳＣＫ０がＯＣに、ＳＣＫ２が
ＲＳＴに入力され、次段は、クロック端子のＳＣＫ１が
ＯＣに、ＳＣＫ３がＲＳＴに入力され、さらに次段の単
位ゲート出力回路１１１１に入力されるクロック端子
は、ＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力され、
というように交互に異ならせている。
【０８８０】図１１３が単位ゲート出力回路１１１１の
回路構成である。構成するトランジスタはＰチャンネル
のみで構成している。図１１４が図１１３の回路構成を
説明するためのタイミングチャートである。なお、図１
１２は図１１３の複数段分におけるタイミングチャート
を図示したものである。したがって、図１１３を理解す
ることにより、全体の動作を理解することができる。動
作の理解は、文章で説明するよりも、図１１３の等価回
路図を参照しながら、図１１４のタイミングチャートを
理解することにより達成されるため、詳細な各トランジ
スタの動作の説明は省略する。
【０８８１】Ｐチャンネルのみでドライバ回路構成を作
成すると、基本的にゲート信号線１７をＨレベル（図１
１３ではＶｄ電圧）に維持することは可能である。しか
し、Ｌレベル（図１１３ではＶＢＢ電圧）に長時間維持
することは困難である。しかし、画素行の選択時などの
短期間維持は十分にできる。ＩＮ端子に入力された信号
と、ＲＳＴ端子に入力されたＳＣＫクロックにより、ｎ
１が変化し、ｎ２はｎ１の反転信号状態となる。ｎ２の
電位とｎ４の電位とは同一極性であるが、ＯＣ端子に入
力されたＳＣＫクロックによりｎ４の電位レベルはさら
に低くなる。この低くなるレベルに対応して、Ｑ端子が
その期間、Ｌレベルに維持される（オン電圧がゲート信
号線１７から出力される）。ＳＱあるいはＱ端子に出力
される信号は、次段の単位ゲート出力回路１１１１に転
送される。
【０８８２】図１１１、図１１３の回路構成において、
ＩＮ（ＩＮＡ、ＩＮｂ）端子、クロック端子の印加信号
のタイミングを制御することにより、図１１５（ａ）に
図示するように、１ゲート信号線１７を選択する状態
と、図１１５（ｂ）に図示するように２ゲート信号線１
７を選択する状態とを同一の回路構成を用いて実現でき
る。選択側のゲートドライバ回路１２ａにおいて、図１
１５（ａ）の状態は、１画素行（５１ａ）を同時に選択
する駆動方式である（ノーマル駆動）。また、選択画素
行は１行づつシフトする。図１１５（ｂ）は、２画素行
を選択する構成である。この駆動方式は、図２７、図２
８で説明した複数画素行（５１ａ、５１ｂ）の同時選択
駆動（ダミー画素行を構成する方式）である。選択画素
行は、１画素行づつシフトし、かつ隣接した２画素行が
同時に選択される。特に、図１１５（ｂ）の駆動方法
は、最終的な映像を保持する画素行（５１ａ）に対し、
画素行５１ｂは予備充電される。そのため、画素１６が
書き込み易くなる。つまり、本発明は、端子に印加する
信号により、２つの駆動方式を切り替えて実現できる。
【０８８３】なお、図１１５（ｂ）は隣接した画素１６
行を選択する方式であるが、図１１６に図示するよう
に、隣接した以外の画素１６行を選択してもよい（図１
１６は、３画素行離れた位置の画素行を選択している実
施例である）。また、図１１３の構成では、４画素行の
組で制御される。４画素行にうち、１画素行を選択する
か、連続した２画素行を選択するかの制御を実施でき
る。これは、使用するクロック（ＳＣＫ）が４本による
ことの制約である。クロック（ＳＣＫ）８本になれば、
８画素行の組で制御を実施できる。したがって、図１１
３の構成で明らかであるが、図１１８に図示するよう
に、画素行を選択することができる。
【０８８４】図２９では、ダミー画素行を形成し、２画
素行以上を同時選択する駆動方式を説明した。図２９の
駆動方式は、図１１５においても実施することができ
る。図１５５（ａ２）は、２画素行を同時選択する駆動
方式を図示している。ゲートドライバ１２ａを走査（操
作）することにより、隣接した２ゲート信号線１７ａに
オン電圧を印加する（書き込み画素行５１ａ、５１
ｂ）。ダミー画素行は、画面５０の上辺（２８１ａ）と
下辺（２８１ｂ）に形成または配置している。このよう
にダミー画素行２８１を設けることにより、図２９の駆
動方式を実現できる。また、図１１１、図１１３の構成
を実現することにより、図１５５（ａ１）のノーマル駆
動（１ゲート信号線１７ａを順次選択する（書き込み画
素行５１）駆動方法）との切り替えも実現することがで
きる。以上のように本発明は、本明細書に記載された方
法、装置、構成などを適時組み合わせて実施することが
できる。
【０８８５】図１１８（ａ）では、４画素行に組で１画
素行を選択することができる（４画素行の組で、１本の
画素行を選択するが、全く選択しないかは、ＩＮデータ
の入力状態と、シフト状態で決定される）。図１１８
（ｂ）では、４画素行に組で連続した２画素行を選択す
ることができる（４画素行の組で、２本の画素行を選択
するが、全く選択しないかは、ＩＮデータの入力状態
と、シフト状態で決定される）。また、本発明は、クロ
ック数に等しい画素行を組として、この画素行の組にお
いて、１画素行もしくは、画素行の組の１／２以下の本
数（たとえば、４画素行の組であれば、４／２＝２画素
行）を選択する方式である。したがって、画素行に組内
では、必ず非選択の画素行が発生する。なお、図１１８
は、ＥＬ側のＴＦＴ１１ｄ（図１の場合）を操作するこ
とにより実現する。ＴＦＴ１１ｄの操作は、ゲートドラ
イバ１２ｂの制御により容易に実現できる。
【０８８６】１画素行を選択する図１１５（ａ）では、
図１１７（ａ）で図示するように、プログラム電流Ｉｗ
は１つの画素１６に流れる。図１１５（ｂ）、図１１６
のように２画素行を同時に選択する駆動方式は、図２
４、図２７で説明した駆動方式と同様になる。プログラ
ム電流Ｉｗは図１１７（ｂ）に図示するように、２画素
行に分割されて画素１６に書き込まれる。ただし、これ
に限定されるものではない。たとえば、図１１７（ｂ）
に図示するように、プログラム電流Ｉｗ×２の電流を印
加し、選択された２つの画素（１６ａ、１６ｂ）に同一
の電流を流すように構成してもよい。
【０８８７】選択側のゲートドライバ１２ａの動作は、
図１１５の動作である。図１１５（ａ）に図示するよう
に、１画素行を選択し、選択位置を１水平同期信号に同
期して１画素行づつシフトする。また、図１１５（ｂ）
に図示するように、２画素行を選択し、選択位置を１水
平同期信号に同期して１画素行づつシフトする。
【０８８８】図１１８は、ＥＬ素子１５をオンオフさせ
るゲート信号線１７ｂを制御するゲートドライバ１２ｂ
の動作を説明する説明図である。図１１８（ａ）は、４
画素行の組（以降、このような画素行の組を画素行組と
呼ぶ）に１画素行のゲート信号線１７ｂにオン電圧を印
加した状態である。表示画素行５３位置は、水平同期信
号（ＨＤ）に同期して１画素行づつシフトする。もちろ
ん、４画素行組に１画素行に対応するゲート信号線１７
ｂにオン電圧を印加する（他の３画素行に対応するゲー
ト信号線１７ｂにはオフ電圧が印加されている）か、４
画素行組のすべてにオフ電圧を印加する（４画素行に対
応するゲート信号線１７ｂにオフ電圧が印加されてい
る）かは、任意に選択できる。なお、シフトレジスタの
構成であるから、設定された選択状態は、水平同期信号
に同期してシフトされる。
【０８８９】図１１８（ｂ）は、４画素行組の２画素行
のゲート信号線１７ｂにオン電圧を印加した状態であ
る。表示画素行５３位置は、水平同期信号（ＨＤ）に同
期して１画素行づつシフトする。もちろん、４画素行組
に２画素行に対応するゲート信号線１７ｂにオン電圧を
印加する（他の２画素行に対応するゲート信号線１７ｂ
にはオフ電圧が印加されている）か、４画素行組のすべ
てにオフ電圧を印加する（４画素行に対応するゲート信
号線１７ｂにオフ電圧が印加されている）かは、任意に
選択できる。なお、シフトレジスタの構成であるから、
設定された選択状態は、水平同期信号に同期してシフト
される。
【０８９０】また、図１１８（ａ）は４画素行組に１画
素行のゲート信号線１７ｂにオン電圧を印加した状態で
ある。図１１８（ｂ）は、４画素行組の２画素行のゲー
ト信号線１７ｂにオン電圧を印加した状態である。しか
し、本発明はこの構成（方式）に限定するものではな
い。たとえば、図１４１（ａ）に図示するように、６画
素行組に１画素行のゲート信号線１７ｂにオン電圧を印
加した状態である。図１４１（ｂ）は、８画素行組の２
画素行のゲート信号線１７ｂにオン電圧を印加した状態
である。つまり、図１１８に限定するものではない。ま
た、ＲＧＢでオンオフ状態を変化させてもよい。たとえ
ば、Ｒは図１４１（ａ）の表示状態とし、ＧとＢを図１
１８（ａ）の表示状態とするなどである。
【０８９１】また、図１５５（ｂ）に図示するように、
２画素行に１画素行を選択するようにしてもよい（最大
１／２点灯）。明るさ調整は、２画素行組の１画素行を
点灯するか否かで制御する。また、黒挿入部を大きく
（連続領域が４ｍｓｅｃ以上継続する）することによ
り、図１２５で説明する動画ボケ改善も行うことができ
る。図１５５（ｂ）では、必ず隣接した画素行は点灯状
態（選択状態）か、もしくは非点灯状態（非選択状態）
である。つまり、選択した画素行の上下は必ず非選択画
素行である。このような動作を行うことにより消費電力
を低減することができる。図１１８（ｂ）（２／４点灯
制御と呼ぶ）のように隣接した２画素行を同時に選択す
ると図１１１、図１１３の回路構成でも容易に理解でき
るが、隣接した画素行を選択するゲートドライバ回路１
２ｂ内で貫通電流が流れる。この貫通電流が消費電力の
増大となる。しかし、図１１５（ｂ）（１／２点灯制御
と呼ぶ）のように駆動を実施すれば、隣接した画素行を
選択するゲートドライバ回路１２ｂ内で貫通電流の発生
はなく、消費電力はほぼ、ゲート信号線１２ｂの充放電
に必要な電力のみとなる。したがって、ＥＬ素子１５を
点灯制御する駆動方式は、図１５５（ｂ）の１／２点
灯、図１１８（ａ）の１／４点灯など隣接した画素行が
同時に選択されない駆動方式を採用することが好まし
い。
【０８９２】図１１９は図１１８（ａ）の駆動状態の時
に、ゲート信号線１７ｂに出力される電圧の状態であ
る。先にも説明したように、信号線１７ｂの（ ）で記
載した添え字は、画素行を示している。なお、説明を容
易にするため、画素行は（１）からとしている。また、
表の上段の数字は、水平走査期間の番号を示している。
【０８９３】図１１９に図示するように、ゲート信号線
１７ｂ（１）〜ゲート信号線１７ｂ（４）と、ゲート信
号線１７ｂ（５）〜ゲート信号線１７ｂ（８）とが同一
波形である。つまり、４画素行組で同一の動作が実施さ
れている。
【０８９４】図１２０は図１１８（ｂ）の駆動状態の時
に、ゲート信号線１７ｂに出力される電圧の状態であ
る。図１２０に図示するように、ゲート信号線１７ｂ
（１）〜ゲート信号線１７ｂ（４）と、ゲート信号線１
７ｂ（５）〜ゲート信号線１７ｂ（８）とが同一波形で
ある。つまり、４画素行組で同一の動作が実施されてい
る。
【０８９５】図１１８の実施例では、任意の時刻で、表
示状態の画素数を増減することにより、表示画面５０の
明るさを調整することができる。ＱＣＩＦパネルの場合
は、垂直画素数は２２０ドットである。したがって、図
１１８（ａ）では、２２０／４＝５５画素行を表示する
ことができる。つまり、白ラスター表示では、５５画素
行を表示させた時が、最大の明るさである。画面の明る
さは、表示画素行数を５５本→５４本→５３本→５２本
→５１本→・・・・・・・５本→４本→３本→２本→１
本→０本と変化させることにより、表示画面を暗くする
ことができる。逆に、０本→１本→２本→３本→４本→
５本→・・・・・・・５０本→５１本→５２本→５３本
→５４本→５５本と変化させることにより、画面を明る
くすることができる。したがって、多段階の明るさ調整
を実現できる。
【０８９６】この明るさ調整では、画面の明るさは表示
画素数に比例し、かつ変化はリニアである。その上、明
るさに対応するガンマ特性に変化はない（画面が明るく
とも、暗くとも階調数は維持される）。
【０８９７】以上の実施例では、表示画面５０の明るさ
を調整する表示画素行数の変化は、１本ごとにするとし
たが、これに限定するものではない。５４本→５２本→
５０本→４８本→４６本→・・・・・・・６本→４本→
２本→０本と変化させてもよい。また、５５本→５０本
→４５本→４０本→３５本→・・・・・・・１５本→１
０本→５本→０本と変化させてもよい。
【０８９８】同様に、図１１８（ｂ）では、ＱＣＩＦパ
ネルでは、２２０／２＝１１０画素行を表示することが
できる。つまり、白ラスター表示では、１１０画素行を
表示させた時が、最大の明るさである。画面の明るさ
は、表示画素行数を１１０本→１０８本→１０６本→１
０４本→１０２本→・・・・・・・１０本→８本→６本
→４本→２本→０本と変化させることにより、表示画面
を暗くすることができる。逆に、０本→２本→４本→６
本→８本→１０本→・・・・・・・１００本→１０２本
→１０４本→１０６本→１０８本→１１０本と変化させ
ることにより、画面を明るくすることができる。したが
って、多段階の明るさ調整を実現できる。なお、表示画
面５０の明るさを調整する表示画素行数の変化は、２本
ごとにするとしたが、これに限定するものではない。４
本ごとにしてもよく、４本以上であってもよい。また、
明るさを調整するために、表示画素行を間引くのは、一
箇所に集中して間引くのではなく、極力分散するように
間引くことがよい。フリッカの発生を抑制するためであ
る。
【０８９９】明るさ調整は、画素行数の単位ではなく
（画素行を１水平走査期間の略全期間の間点灯させる、
あるいは非点灯とさせるという駆動）、１水平走査期間
あたりの点灯時間でも調整することができる。つまり、
１水平走査期間の一部の期間（たとえば、１Ｈの１／８
の期間、１Ｈの１５／１６の期間というように）点灯す
ることにより表示画面の明るさを調整するのである。
【０９００】この調整（制御）は、表示パネルのメイン
クロック（ＭＣＬＫ）を用いて行う。ＱＣＩＦパネルで
は、ＭＣＬＫは約２．５ＭＨｚである。つまり、１水平
走査期間（１Ｈ）に１７６クロックをカウントすること
ができる。したがって、ＭＣＬＫをカウンタし、このカ
ウント値により、ゲート信号線１７ｂにオン電圧（Ｖｇ
ｌ）を印加する期間を制御することにより各画素行のＥ
Ｌ素子１５をオンオフさせることができる。
【０９０１】具体的には、図１１２、図１１４に図示す
るタイミングチャートにおいて、クロック（ＳＣＫ）の
Ｌレベルにする位置、Ｌレベルの期間を制御することに
より実現できる。ＳＣＫがＬレベルにする期間を短くす
るほど、出力のＱ端子がＬレベル（Ｖｇｌ）となる期間
が短くなる。
【０９０２】図１１８（ａ）の駆動方式では、図１２１
に図示するように、１Ｈの期間において左右対称にＶｇ
ｌ（オン電圧）となる期間が短くなる。図１２１では
（ａ）が１Ｈ期間のすべてがＶｇｌ（オン電圧）を出力
している期間である（ただし、図１１３のＰチャンネル
のゲートドライバ回路１２構成では、１Ｈ期間のすべて
にＬレベル出力をすることは不可能である。１Ｈと次の
１Ｈとの間にはＶｇｈ電圧（オフ電圧）の期間が発生す
る。図１２１は説明を容易にするためにあえて（ａ）の
ように図示している。
【０９０３】同様に、図１２１（ｂ）では、ゲート信号
線１７ｂにＶｇｌを出力している期間が、ＭＣＬＫが２
クロック分だけ短く（（ａ）に比較して）していること
を図示している。さらに、図１２１（ｃ）では、ゲート
信号線１７ｂにＶｇｌを出力している期間が、ＭＣＬＫ
が２クロック分だけ短く（（ｂ）に比較して）している
ことを図示している。以下、同様であるので説明を省略
する。
【０９０４】図１１８（ｂ）の駆動方式では、図１２２
に図示するように、２Ｈの期間において左右対称にＶｇ
ｌ（オン電圧）となる期間が短くなる。図１２２では
（ａ）が１Ｈ期間のすべてがＶｇｌ（オン電圧）を出力
している期間である（ただし、図１１３のＰチャンネル
のゲートドライバ回路１２構成では、２Ｈ期間のすべて
にＬレベル出力をすることは不可能である。２Ｈと次の
２Ｈとの間にはＶｇｈ電圧（オフ電圧）の期間が発生す
る。このことは、図１２１と同様である。
【０９０５】同様に、図１２２（ｂ）では、ゲート信号
線１７ｂにＶｇｌを出力している期間が、２Ｈ期間でＭ
ＣＬＫが２クロック分だけ短く（（ａ）に比較して）し
ていることを図示している。さらに、図１２２（ｃ）で
は、ゲート信号線１７ｂにＶｇｌを出力している期間
が、ＭＣＬＫが２クロック分だけ短く（（ｂ）に比較し
て）していることを図示している。以下、同様であるの
で説明を省略する。
【０９０６】なお、ゲートドライバ回路１２の構成を多
少変更し、クロックを調整すれば、図１２３に図示する
ように、図１２１のゲート信号線１７ｂの印加期間が２
Ｈ期間連続して行うことができる。
【０９０７】図１３、図１４などでは、動画ボケを解決
する駆動方式について説明をした。画像を間欠表示する
ことにより、画像の輪郭ぼけがなくなり良好な表示状態
を実現できという方法である。つまり、ＣＲＴに近い表
示状態を実現することにおり、良好な動画表示を実現す
るものである。
【０９０８】図１１８の駆動方式でも、良好な動画表示
を実現できる。ただし、図１３では表示領域５３が連続
し、非表示領域５２も連続しているのに対し、図１１８
では、表示領域５３が連続しない。４画素行組で１画素
行にオン電圧を印加（図１１８（ａ））するか、４画素
行組で連続した２画素行にオン電圧を印加（図１１８
（ｂ））するかの表示状態となるからである。もちろ
ん、図１１３、図１１１に例示した回路構成を変更ある
いは改良することにより、クロック（ＳＣＫ）に対する
表示画素行を変更あるいは変化させることができる。た
とえば、１画素行飛ばしで表示させることもできる。ま
た、６画素行飛ばしで点灯させることもできる。ただ
し、Ｐチャンネルのトランジスタで構成あるいは形成し
たドライバ回路（シフトレジスタ）では、少なくとも表
示画素行５３間に非点灯の表示画素行５２が配置（挿
入）される。
【０９０９】図１２４に、ゲートドライバ回路１２が図
１１３のようにＰチャンネルで形成されている場合にお
いて、動画表示対応とする駆動方式を示す。以前にも説
明したように、動画ボケによる画像表示劣化を防止する
ためには、間欠表示にする必要がある。つまり、黒挿入
（黒あるいは低輝度の表示画面を表示する）する必要が
ある。ＣＲＴの表示のように駆動（表示）する。つま
り、任意の画素行に画像が表示すると、所定の期間の表
示後、黒（低輝度）表示にする。この画素行は、点滅
（画像表示と非表示（黒表示あるいは低輝度表示）が交
互に繰り返される）することになる。黒表示期間は４ｍ
ｓｅｃ以上にする必要がある。もしくは、１フレーム
（１フィールド）の１／４以上の期間を黒表示（低輝度
表示）にする。好ましくは、１フレーム（１フィール
ド）の１／２の期間以上を黒表示（低輝度表示）にす
る。この条件は、人間の目の残像特性による。つまり、
所定周期より速く点滅する画像は、人間の目の残像特性
により、連続して点灯しているように見える。これが、
動画ボケにつながる。しかし、所定周期より遅く点滅す
る画像は、視覚的には、連続しているように見えるが、
間に挿入された非点灯（黒表示）状態を認識することが
できるようになり、表示画像が飛び飛びの状態になる
（視覚的には変には感じないが）。そのため、動画表示
で、画像が飛び飛びになり、画像ぶれが発生しない。つ
まり、動画ボケがなくなる。
【０９１０】図１２４（ａ）において、Ａの領域は、４
画素行に１画素行が表示（点灯状態）状態である。した
がって、４水平走査期間（４Ｈ）に１回点灯する（４Ｈ
期間に１Ｈ期間の間点灯する）。この期間（画素行が点
灯し、非点灯となり、次に点灯するまでの期間）は、４
ｍｓｅｃ以下である。したがって、人間の目には、画像
が完全に連続して表示されているように見える（任意の
画素行がたえず、点灯しているのと大差がない）。図１
２４（ａ）のＢの領域では、画素行が表示されてから、
次に表示されるまで、４ｍｓｅｃ以上、好ましくは８ｍ
ｓｅｃ以上となるように黒挿入（低輝度表示）されてい
る。したがって、画像は飛び飛びとなり、良好な動画表
示を実現できる。
【０９１１】なお、以上の説明でＡの領域あるいはＢの
領域として説明したが、以上の事項は説明を容易にする
ためである。図１２４において、Ａの領域は矢印方向
（画面の上から下）に順次走査される。ＣＲＴで電子ビ
ームの走査されるごとくにである。つまり、画像は順次
書き換えられる（図１２４（ａ）は図１２５を参照のこ
と。図１２５（ａ）→（ｂ）→（ｃ）→（ａ）のように
走査（駆動）される。図１２４（ｂ）は図１２６を参照
のこと。図１２６（ａ）→（ｂ）→（ｃ）→（ａ）のよ
うに走査（駆動）される）。
【０９１２】以上のように、本発明の駆動方式におい
て、任意の画素行は、図１２４（ａ）において、１フィ
ールド（１フレーム）の４ｍｓｅｃ（好ましくは８ｍｓ
ｅｃ）以上の期間は、４Ｈに１Ｈの期間表示され、その
他の期間（１フィールド（１フレーム）の残りの期間）
は、連続して非点灯（黒表示（黒挿入）あるいは低輝度
表示）状態が維持される。したがって、説明を容易にす
るために、Ａ領域あるいはＢ領域と表現したが、時間的
な観点から、Ａ期間あるいはＢ期間と表現するほうが適
切である。つまり、Ａ領域（Ａ期間）は、連続して画像
が点灯する期間であり、Ｂ領域（Ｂ期間）は画素行（画
面５０）は間欠表示される期間である。以上の事項は図
１２４（ｂ）あるいは他の本発明の実施例においても同
様である。
【０９１３】図１２４（ｂ）では、２画素行を連続して
点灯状態にし、つづく、２画素行を非点灯状態にしてい
る。つまり、Ａ領域（Ａ期間）では、２Ｈの期間点灯
し、２Ｈの期間非点灯状態となることを繰り返す。Ｂ領
域（Ｂ期間）は所定の期間、連続して非点灯状態が維持
される。図１２４（ｂ）の駆動方式においても、Ａ領域
は見かけ上、連続表示状態であり、Ｂ領域は見かけ上、
間欠表示である。
【０９１４】以上のように、本発明の駆動方式は、任意
の画素行（画素）に着目して表示状態を観測したとき、
４ｍｓｅｃ未満の期間（もしくは１フレーム（１フィー
ルド）の１／４未満の期間）で画像表示と非表示（黒表
示または所定以下の低輝度表示）が少なくとも１回以上
繰り返させる第１の期間と、前記画素行（画素）が表示
状態から非表示（黒表示または所定以下の低輝度表示）
状態になり、次に表示状態になる期間が、４ｍｓｅｃ以
上となる第２の期間（もしくは１フレーム（１フィール
ド）の１／４以上の期間）を実施するものである。以上
の駆動を実施することにより、良好な動画表示を実現で
き、また、その制御回路（ゲートドライバ回路１２な
ど）の構成も容易であり、低コスト化を実現できる。
【０９１５】図１２４においても、点灯画素行数を変化
させることにより、画面５０の明るさを調整（変化）さ
せることができる（図１１８と同様に、表示画素数５３
を変化あるいは調整すればよい）。また、黒挿入領域
（図１２４のＢ領域）の割合を変化させることにより、
画像表示状態に応じて最適状態にすることができる。た
とえば、静止画では、Ｂ領域が長くなることを避けるべ
きである。フリッカの発生の原因となるからである。静
止画の場合は、表示画素行５３の分散して表示（画面５
０内に配置）すべきである。たとえば、ＱＣＩＦパネル
の場合は、画素行数が２２０本である。このうち、静止
画で５５画素行を表示するのであれば、２２０／４４＝
４であるから、４画素行ごとに１画素行を表示させれば
よい。２２０画素行のうち１０画素行を表示するのであ
れば、２２０／１０＝２２画素行に１画素行を表示させ
ればよい。なお、図１２４においてＢ領域（Ｂ期間）は
１つとしているが、これに限定するものではなく、２つ
以上（複数）に分割あるいは分散させてもよいことはい
うまでもない。
【０９１６】しかし、図１２４（ａ）では、４画素行組
で１画素行を点灯させるか否かの表示しか実現できな
い。したがって、２２画素行に１画素行を点灯させるこ
とはできない。そのため、４画素行組を５回＝２０画素
行に１画素行を表示する（つまり、２０画素行に１画素
行を表示する。言い換えれば、４画素行組の４つは、ま
ったく画素行を点灯状態とせず、１画素行組の１画素行
を点灯状態とする）。残りの２０画素行（２２０−４×
５＝２００）はすべてを非点灯状態にする。つまり、本
発明では、制約（規制あるいは規定）される画素行組を
１単位として、この画素行組の組み合わせ（ブロック）
内で、このブロック内にいくつの画素行組の画素行を点
灯させるか否かの制御を行う。以上の事項は、図１２４
（ｂ）においても適用され、また、本発明の他の実施例
においても適用される。
【０９１７】逆に動画表示の場合は、図１２４で説明し
たように、少なくとも４ｍｓｅｃ以上の黒挿入を実施す
る必要がある。また、黒挿入の割合（黒表示の連続時
間、表示画面に対する黒表示面積）を変化させることに
より、動画表示状態を変化することができる（最適状態
に調整できる）。非常に高速な動画表示（画像の動きが
激しい場合など）は、黒挿入面積を増大させるとよい。
この際、画像を表示する画素数が減少することにより輝
度低下は、１画素行の発光輝度を高くすることにより対
応する。また、黒表示が連続する期間を長くするとよ
い。比較的全画面に対する動画表示領域の割合が少ない
場合、あるいは比較的動画の動きがゆっくりとしている
場合は、黒挿入の割合を減少させるとよい。この場合の
点灯画素行５３が増加することによる表示輝度の増大
は、１画素行あたりの発光輝度を低下させることにより
容易に調整できる。この調整はプログラム電流Ｉｗなど
で変更できるからである。もしくは、黒挿入期間を複数
に分散させるとよい。フリッカが減少し良好な画像表示
を実現できる。
【０９１８】以上のような、動画表示においても黒挿入
状態を変更あるいは調整することにより、より最適な画
像表示を実現できる。以上の事項は以下の実施例におい
ても適用されることは言うまでもない。
【０９１９】入力映像信号の動画検出（ＩＤ検出）を行
い、動画の場合あるいは動画が多い画像では、図１２４
の駆動方式（黒挿入による間欠表示）を実施する。静止
画の場合は、図１１８の駆動方式（点灯画素行位置が極
力分散して配置する）を実施する。もちろん、本発明の
表示パネルあるいは表示装置を用いる用途に応じて切り
替えてもよい。たとえば、コンピュータモニターのよう
に静止画の場合は図１１８の駆動方式を採用する。テレ
ビのようにＡＶ用途の場合は、図１２４の駆動方式を採
用する。この駆動方式の切り替えは、ゲートドライバ回
路１２ｂのＳＳＴＡデータのより、容易に変更すること
ができる。図１などのＥＬ素子１５に流れる電流をオン
オフさせるＴＦＴを制御するだけであるからである。図
１２４と図１１８の切り替え（動画対応かあるいは静止
画対応か、もしくは、より動画対応かより静止画対応
か）は、ユーザーが操作できる切り替えスイッチなどを
状況に応じて実施してもよいし、本発明の表示パネルの
製造業者が実施してもよい。また、ホトセンサなどを用
いて、周囲環境状態を検出し、自動で切り替えてもよ
い。また、本発明が受信する映像信号に制御信号（切り
替え信号）をあらかじめ乗せておき、この制御信号を検
出して、表示状態（駆動方式）を切り替えてもよい。
【０９２０】図１２７は図１２４（ａ）の駆動方式の場
合の、ゲート信号線１７ｂの出力波形である。図１の画
素構成では、ゲート信号線１７ｂに印加されるオンオフ
信号（Ｖｇｈがオフ電圧、Ｖｇｌがオン電圧）でＴＦＴ
１１ｄをオンオフ制御し、ＥＬ素子１５に流れる電流を
オンオフさせる。図１において、上段は水平走査期間を
示しており、Ｌ記号は、画素行数Ｌ（ＱＣＩＦパネルの
場合は、Ｌ＝２２０本）を示している。なお、図１１
８、図１２４においても、本発明の駆動方式は、図１の
画素構成に限定されるものではない。たとえば他の画素
構成（図５４など）においても適用できることは言うま
でもない。
【０９２１】図１２７でわかるように、Ａ期間（Ａ領
域）では、４Ｈ期間に１Ｈ期間の割合で各ゲート信号線
１７ｂにオン電圧（Ｖｈｌ）が印加される。Ｂ期間（Ｂ
領域）では、連続してオフ電圧（Ｖｇｈ）が印加され
る。したがって、この期間にはＥＬ素子１５には電流が
流れない。そして、各ゲート信号線１７ｂのオン電圧位
置が１画素行づつ走査されている。
【０９２２】なお、以上の実施例では、１画素行づつ走
査されるとしたが、本発明はこれに限定されるものでは
ない。たとえば、インターレース走査では、１画素行飛
ばしで走査される。つまり、第１フレームでは偶数画素
行が走査される。第２フレームでは奇数画素行が走査さ
れる。また、第１フレームを書き換えているときは、第
２フレームで書き込まれた画像はそのまま保持される。
ただし、点滅動作を実施する（実施しなくともよい）。
第２フレームを書き換えているときは、第１フレームで
書き込まれた画像はそのまま保持される。もちろん、図
１２４の実施例のように点滅動作を実施してもよい。
【０９２３】インターレース走査は２フレームで１フィ
ールドがＣＲＴで通常である。しかし、本発明はこれに
限定するものではない。たとえば、４フレーム＝１フィ
ールドでもよい。この場合は、第１フレームでは、（４
Ｎ＋１）画素行（ただし、Ｎは以上の整数）の画像が書
き換えられる。第２フレームでは、（４Ｎ＋２）画素行
の画像が書き換えられる。次の第３フレームでは（４Ｎ
＋３）画素行の画像が書き換えられる。また、最後の第
４フレームでは、（４Ｎ＋４）画素行の画像が書き換え
られる。以上のように、本発明は、画素行への書き込み
は、順次走査のみに限定するものではない。以上の事項
は他の実施例においても適用される。また、本発明にお
いて、インターレース走査とは広く一般的な飛び越し走
査を意味し、２フレーム＝１フィールドに限定されるも
のではない。つまり、複数フレーム＝１フィールドであ
る。
【０９２４】なお、図１２７、図１２８においても、図
１２１、図１２２、図１２３などの１水平走査期間（１
Ｈ）あるいは複数の水平走査期間内において、ＥＬ素子
１５に流れる電流を制御すること（オン期間を制御する
こと）により、表示画面５０の明るさを調整する駆動方
式を併用できることは言うまでもない。
【０９２５】図１２８は図１２７と同様に、図１２４
（ｂ）におけるゲート信号線１７ｂの印加波形である。
図１２７との差異は、Ａ期間（Ａ領域、図１１８（ｂ）
を参照のこと）において、各ゲート信号線１７ｂには、
２水平走査期間（２Ｈ）の間、オン電圧（Ｖｇｌ）が印
加され、その後、２Ｈの期間、オフ電圧（Ｖｇｈ）が印
加されている。また、このオン電圧とオフ電圧とは交互
に繰り返されている。Ｂ期間（Ｂ領域）では連続してオ
フ電圧が印加される。各ゲート信号線１７ｂのオン電圧
の印加位置は、１Ｈごとに走査される。
【０９２６】図１２７は図１２４（ａ）の駆動方式の場
合の、ゲート信号線１７ｂの出力波形である。図１の画
素構成では、ゲート信号線１７ｂに印加されるオンオフ
信号（Ｖｇｈがオフ電圧、Ｖｇｌがオン電圧）でＴＦＴ
１１ｄをオンオフ制御し、ＥＬ素子１５に流れる電流を
オンオフさせる。図１において、上段は水平走査期間を
示しており、Ｌ記号は、画素行数Ｌ（ＱＣＩＦパネルの
場合は、Ｌ＝２２０本）を示している。なお、図１１
８、図１２４においても、本発明の駆動方式は、図１の
画素構成に限定されるものではない。たとえば他の画素
構成（図５４など）においても適用できることは言うま
でもない。
【０９２７】図１２７でわかるように、Ａ期間（Ａ領
域）では、４Ｈ期間に１Ｈ期間の割合で各ゲート信号線
１７ｂにオン電圧（Ｖｈｌ）が印加される。Ｂ期間（Ｂ
領域）では、連続してオフ電圧（Ｖｇｈ）が印加され
る。したがって、この期間にはＥＬ素子１５には電流が
流れない。そして、各ゲート信号線１７ｂのオン電圧位
置が１画素行づつ走査されている。
【０９２８】なお、以上の実施例では、１画素行づつ走
査されるとしたが、本発明はこれ限定されるものではな
い。たとえば、インターレース走査では、１画素行飛ば
しで走査される。つまり、第１フレームでは偶数画素行
が走査される。第２フレームでは奇数画素行が走査され
る。また、第１フレームを書き換えているときは、第２
フレームで書き込まれた画像はそのまま保持される。た
だし、点滅動作を実施する（実施しなくともよい）。第
２フレームを書き換えているときは、第１フレームで書
き込まれた画像はそのまま保持される。もちろん、図１
２４の実施例のように点滅動作を実施してもよい。
【０９２９】インターレース走査は２フレームで１フィ
ールドがＣＲＴで通常である。しかし、本発明はこれに
限定するものではない。たとえば、４フレーム＝１フィ
ールドでもよい。この場合は、第１フレームでは、（４
Ｎ＋１）画素行（ただし、Ｎは以上の整数）の画像が書
き換えられる。第２フレームでは、（４Ｎ＋２）画素行
の画像が書き換えられる。次の第３フレームでは（４Ｎ
＋３）画素行の画像が書き換えられる。また、最後の第
４フレームでは、（４Ｎ＋４）画素行の画像が書き換え
られる。以上のように、本発明は、画素行への書き込み
は、順次走査のみに限定するものではない。以上の事項
は他の実施例においても適用される。また、本発明にお
いて、インターレース走査とは広く一般的な飛び越し走
査を意味し、２フレーム＝１フィールドに限定されるも
のではない。つまり、複数フレーム＝１フィールドであ
る。
【０９３０】なお、図１２７、図１２８においても、図
１２１、図１２２、図１２３などの１水平走査期間（１
Ｈ）あるいは複数の水平走査期間内において、ＥＬ素子
１５に流れる電流を制御すること（オン期間を制御する
こと）により、表示画面５０の明るさを調整する駆動方
式を併用できることは言うまでもない。
【０９３１】図１２８は図１２７と同様に、図１２４
（ｂ）におけるゲート信号線１７ｂの印加波形である。
図１２７との差異は、Ａ期間（Ａ領域、図１１８（ｂ）
を参照のこと）において、各ゲート信号線１７ｂには、
２水平走査期間（２Ｈ）の間、オン電圧（Ｖｇｌ）が印
加され、その後、２Ｈの期間、オフ電圧（Ｖｇｈ）が印
加されている。また、このオン電圧とオフ電圧とは交互
に繰り返されている。Ｂ期間（Ｂ領域）では連続してオ
フ電圧が印加される。各ゲート信号線１７ｂのオン電圧
の印加位置は、１Ｈごとに走査される。他の事項は、図
１２７と同様あるいは類似であるので説明を省略する。
【０９３２】なお、以上の実施例では、表示画面５０内
で、Ａ領域とＢ領域とが混在する駆動方式である。つま
り、画面表示状態のいずれの期間でも、かならず、Ａ領
域をＢ領域がある（もちろん、Ａ領域がどこにあるか
は、異なる）。このことは、１フィールド（１フレー
ム、つまり画面の書き換え周期）内に、Ａ期間とＢ期間
があるということである。しかし、動画表示を良好にす
るためには、黒挿入（黒表示あるいは低輝度表示）を行
えばよいのであるから、図１２４の駆動方式に限定され
るものではない。
【０９３３】たとえば、図１２９の駆動方式が例示され
る。理解を容易にするために、図１２９では、４つの表
示期間（（ａ）、（ｂ）、（ｃ）、（ｄ））で構成され
ているとする。また、４フレー＝１フィールドとし、図
１２９（ａ）を第１フレーム、図１２９（ｂ）を第２フ
レーム、図１２９（ｃ）を第３フレーム、図１２９
（ｄ）を第４フレームとする。表示は図１２９（ａ）→
（ｂ）→（ｃ）→（ｄ）→（ａ）→（ｂ）→・・・・・
・・と繰り返される。
【０９３４】第１フレームでは、図１２９（ａ）に図示
するように、偶数番目の画素行を順次選択し、画像を書
き換える。第１フレームの書き換えが終わると、図１２
９（ｂ）に図示するように、画面５０の上から順次黒表
示としていく（図１２９（ｂ）は黒表示書き込みが終了
した状態である）。次の第３フレームでは、図１２９
（ｃ）に図示するように、奇数番目の画素行を、画面５
０の上から順次、画像を書き込んでいく。つまり、奇数
番目の画像が、画面の上部から順次表示される。次の第
４フレームでは、画面５０の上部から、画像が非点灯状
態（黒表示）にされていく（図１２９（ｄ）も完全に非
点灯状態にした時の状態を示す）。
【０９３５】なお、図１２９において、（ａ）（ｃ）で
は、画像を書き込むと表現し、かつ画像を表示すると表
現したが、本発明は基本的に、画像を表示する（点灯さ
せる）状態に特徴がある。したがって、画像を書き込む
こと（プログラムを実施すること）と画像を表示するこ
ととは同一である必要はない。つまり、図１２９（ａ）
（ｃ）では、ゲート信号線１７ｂの制御により、ＥＬ素
子１５に流れる電流を制御し、点灯あるいは非点灯状態
にすると考えてよい。したがって、図１２９（ａ）の状
態と図１２９（ｂ）の状態との切り替えは、一括で（た
とえば、１Ｈ期間で）行うことができる。たとえば、イ
ネーブル端子を制御することで実施できる（ゲートドラ
イバ１２ｂのシフトレジスタにオンオフ状態（図１２９
（ａ）では、偶数画素行に対応するシフトレジスタがオ
ンデータ）を保持しておき、イネーブル端子がオフの時
は、図１２９（ｂ）（ｄ）の状態を表示し、イネーブル
端子をオンにすることにより、図１２９（ａ）の表示状
態になるなど）。したがって、ゲート信号線１７ｂのオ
ンオフ状態で図１２９（ａ）（ｃ）の表示を実施できる
（あらかじめ、画像データは図１の画素構成で例示すれ
ば、コンデンサ１９に保持させておく）。以上の説明で
は、図１２９の（ａ）（ｂ）（ｃ）（ｄ）の状態は、各
１ｌフレーム期間の間実施するとした。
【０９３６】しかし、本発明がこの表示状態に限定する
ものではない。少なくとも動画表示状態を改善あるいは
良好なものとするには、図１２９（ｂ）（ｄ）などの黒
挿入状態を４ｍｓｅｃの期間、実施すればよいからであ
る。したがって、本発明の実施例において、ゲートドラ
イバ回路１２ｂのシフトレジスタ回路を用いて、ゲート
信号線１７ｂを走査し、図１２９（ａ）（ｃ）の表示状
態を実現することの限定されるものではない。奇数番目
のゲート信号線１７ｂ（奇数ゲート信号線組と呼ぶ）を
一括接続しておき、また、偶数番目のゲート信号線１７
ｂ（偶数ゲート信号線組と呼ぶ）を一括接続しておき、
奇数ゲート信号線組と偶数ゲート信号線組とを交互にオ
ンオフ電圧を印加するようにすればよい。奇数ゲート信
号線組にオン電圧を印加し、偶数ゲート信号線組にオフ
電圧を印加すれば、図１２９（ｃ）の表示状態が実現さ
れる。偶数ゲート信号線組にオン電圧を印加し、奇数ゲ
ート信号線組にオフ電圧を印加すれば、図１２９（ａ）
の表示状態が実現される。奇数ゲート信号線組と偶数ゲ
ート信号線組の両方にオフ電圧を印加すれば、図１２９
（ｂ）（ｄ）の表示状態が実現される。図１２９（ａ）
（ｂ）（ｃ）（ｄ）の各状態は、４ｍｓｅｃ（特に図１
２９（ｂ）（ｄ）は）以上の期間、実施すればよい。
【０９３７】以上の図１２９の駆動方式では、画面表示
状態（図１２９（ａ）（ｃ））と黒表示状態（黒挿入、
図１２９（ｂ）（ｄ））が交互に繰り返される。したが
って、画像表示が間欠表示となり、動画表示性能が向上
する（動画ボケが発生しない）。
【０９３８】図１２９の実施例では、第１フレームと第
３フレームでは、奇数画素行または偶数画素行に画像を
表示し、この２つの画面間に黒画面（図１２９（ｂ）
（ｄ））を挿入する駆動方式であった。しかし、本発明
はこれに限定するものではなく、図１１８の表示状態を
第１フレームおよび第３フレームに実施し、この２つの
フレーム間に黒表示を挿入してもよい。以上の実施例に
おけるタイミングチャートを図１３０に示す。図１３０
（ａ）は第１フレームであり、図１３０（ｂ）は黒挿入
状態の第２フレームである。図１３０（ｃ）は第３フレ
ームである。なお、第４フレームは図１３０（ｂ）と同
様であるので省略している。ただし、第４フレ−ムは必
ずしも必要ではない。３フレーム＝１フィールド構成で
もよい。第２フレームで黒画面が挿入されるから動画ボ
ケは大幅に改善されるからである。つまり、図１３０
（ａ）→（ｂ）→（ｃ）→（ａ）→・・・・・と繰り返
す。
【０９３９】図１３０（ａ）は、図１１８（ａ）に４水
平走査期間（４Ｈ）に１Ｈの期間、画像を表示する（各
ゲート信号線１７ｂは４Ｈごとに１Ｈの期間、Ｖｇｌ電
圧（オン電圧）が印加される。次の第２フレームでは、
すべてのゲート信号線１７ｂはオフ電圧（Ｖｇｈ）が印
加されている。この制御は先の実施例と同様に、イネー
ブル端子を制御することにより、一括で行うことができ
る。したがって、図１３０（ｂ）の状態は、１フレーム
期間実施することに限定されるものではない。動画表示
を良好なものとするには、４ｍｓｅｃ以上の期間、維持
されればよいからである。ただし、図１３０（ａ）が画
面の上（上からに限定するものではないが）から順次画
像を書き換えるとすると、画像が飛んでしまう。図１２
９説明したように、複数のゲート信号線１７ｂを一括接
続し、また、イネーブル端子を制御することによれば、
容易に実施することができる。
【０９４０】図１３０は、各画素行は、４Ｈ期間に１Ｈ
期間、点灯するなど、規則正しく、画像表示を実施する
ものであった。しかし、各画素行は、単位期間（たとえ
ば、１フレーム、１フィールドなど）で、点灯（表示）
期間が一致していればよい。つまり、規則正しく、点灯
状態と非点灯状態とを実施する必要はない。
【０９４１】図１３１は、規則正しくない点灯状態の場
合の実施例である。ゲート信号線１７ｂ（１）は第１
Ｈ、第５Ｈ、第６Ｈ、第９Ｈ、第１３Ｈ、第１４Ｈ、・
・・・・・にオン電圧が印加されている。他の期間には
オフ電圧が印加されている。したがって、周期的にオン
電圧が印加されているのではなく（長期間でみれば、周
期てきであるが）、ランダム的である。この１フレーム
期間（単位期間）に各ゲート信号線１７ｂにオン電圧が
印加される期間を加算したものが、他のゲート信号線１
７ｂと略一致させておけばよい。このように各画素行の
点灯時間（ゲート信号線１７ｂにオン電圧を印加するこ
とにより、画素行が点灯（表示）するとしている）が略
一致する。なお、図１３１では、各ゲート信号線１７ｂ
に印加する信号波形は、１Ｈづつ走査されたようにして
いる。このように、基本パターン波形を、各ゲート信号
線１７ｂで１Ｈ（所定クロックあるいは単位）でずらし
て走査する（印加する）ことにより、表示画面の輝度を
全画面で均一化できる。なお、図１３１においてもオン
電圧（Ｖｇｌ）の印加期間を調整することにより、画面
の明るさを制御（調整）することができることはいうま
でもない。
【０９４２】以上の実施例では、各フレーム（単位期
間）において、ゲート信号線１７ｂには、同一のオンオ
フ電圧パターンを印加する実施例であった。しかし、本
発明は、所定期間で、各画素行（画素）が点灯（表示）
もしくは非点灯（非表示）となる期間が略等しくするも
のである。したがって、２フレーム＝１フィールドの駆
動方式において、第１フレームと第２フレームとに印加
する各ゲート信号線１７ｂの信号波形が異なっていても
よい。たとえば、任意の画素行が第１フレームで１０Ｈ
の期間の間、オン電圧が印加され、第２フレームで２０
Ｈの期間の間、オン電圧が印加されるように駆動しても
よい（２フレームという単位期間で、１０Ｈ＋２０Ｈの
期間の間、オン電圧が印加される）。他の画素行も、３
０Ｈの期間、オン電圧が印加されるようにする。
【０９４３】この実施例を図１３２に図示する。図１３
２（ａ）（第１フレームとする）では、各画素行に対応
するゲート信号線１７ｂには、４水平走査期間（４Ｈ）
周期で１水平走査期間（１Ｈ）オン電圧が印加される。
図１３２（ｂ）（第２フレームとする）では、各画素行
に対応するゲート信号線１７には、４Ｈ周期で２Ｈの期
間オン電圧が印加されている。つまり、２フレームで
は、（４＋４）Ｈ周期で（１＋２）Ｈの期間オン電圧が
印加されることになる。このように駆動しても、単位期
間（図１３２では２フレーム）では、各ゲート信号線１
７ｂにはオン電圧が同一期間印加されることになる。し
たがって、各画素行は、同一輝度で表示される（白ラス
ター表示と仮定した場合）。
【０９４４】なお、図１３０では、４Ｈ周期で１Ｈの期
間オン電圧を印加するとしたが、これに限定するこので
はない。たとえば、図１３３に図示するように、８Ｈ周
期で１Ｈの期間オン電圧を印加するとしてもよい。ま
た、各フレームでの各ゲート信号線１７ｂに印加する信
号波形は、周期性をもたせることはなく、完全にランダ
ム化してもよい。単位周期（単位期間）でオン電圧を印
加する総和期間が、すべてのゲート信号線１７ｂで一致
していればよいからである。
【０９４５】しかし、以上の実施例では、すべてのゲー
ト信号線１７ｂで単位期間において、オン電圧を印加す
る総和期間を一致させるとしたが、以下の場合には適用
されない。１画面５０内（つまり、１つの表示パネル）
で、複数の輝度が異なる画面５０を有する場合である。
画面５０が、第１の画面５０ａと第２の画面５０ｂが構
成されており、画面５０ａと５０ｂとの輝度が異なる場
合である。２つの画面５０の輝度を異ならせるのは、プ
ログラム電流Ｉｗを調整することのよっても変化するこ
とができるが、ゲート信号線１７ｂを走査し、第１の画
面５０ａの各画素行の点灯（表示）期間と第２の画面５
０ｂの各画素行の点灯（表示）期間とを異ならせる方式
が実現容易である。たとえば、第１の画面５０ａの各画
素行は、４Ｈに１Ｈの期間、ゲート信号線１７ｂにオン
電圧を印加する。第２の画面５０ｂの各画素行は、８Ｈ
に１Ｈの期間、ゲート信号線１７ｂにオン電圧を印加す
る。このように、各画面でオン電圧を印加する期間を変
化させることにより、画面の明るさを調整でき、また、
そのときのガンマカーブも相似にすることができる。
【０９４６】以上の実施例は、ゲート信号線１７ｂを制
御することにより、ＥＬ素子１５に流れる電流を調整
（オンオフさせ）し、表示画面５０の輝度を調整する、
あるいは、動画表示を良好にするというものであった。
図１３４は、以上の効果などを有する本発明の他の実施
例である。
【０９４７】図１３４の画素１６は、図１３５のように
配置または構成されている。図１の画素構成と異なる点
は、蓄積容量１９（コンデンサ１９）の一方の端子が容
量制御線１３４１に接続されている点である。１本の容
量制御線１３４１は、１画素行に共通である。容量制御
線１３４１は容量制御共通線１３４３に接続されてい
る。
【０９４８】図１３５において、コンデンサ１９は一方
の端子は容量制御線１３４１に接続され、他方の端子
は、ＴＦＴ１１ａのゲート端子に接続されている。今、
ＴＦＴ１１ａのゲート端子（Ｇ）にＶａ電圧が印加され
ているとする。また、ＴＦＴ１１ａのソース端子（Ｓ）
に、Ｖｄｄ電圧が印加されているとする。また、Ｖａ＜
Ｖｄｄとする。容量制御線１３４１にはＶｃ電圧が印
加されているとする。
【０９４９】以上の状態で、容量制御線１３４１のＶｃ
電圧を＋側に変化させると、この変化に伴い、Ｖａ電圧
も＋側にシフトする。ＴＦＴ１１ａはＰチャンネルトラ
ンジスタであるので、ＴＦＴ１１ａのゲート端子が、＋
側（Ｖｄｄ側）にシフトすると、ＴＦＴ１１ａは電流を
流さない方向になる。したがって、Ｖｃ電圧の＋側への
変化が一定以上に大きいと、ＴＦＴ１１ａは完全に電流
を流さない状態（カットオフ状態）となる。つまり、容
量制御線１３４１への印加電位を制御することにより、
該当画素行を黒表示状態にすることができる。なお、逆
に、容量制御線１３４１のＶｃ電圧を−側に変化させる
と、ＴＦＴ１１ａのゲート端子（Ｇ）の電位も−側にシ
フトする。そのため、ＴＦＴ１１ａはより電流を流すよ
うになる。以上の事項は、駆動用ＴＦＴ１１ａがＰチャ
ンネルトランジスタで構成されている場合である。駆動
用ＴＦＴ１１ａがＮチャンネルの場合は、逆になる。つ
まり、容量制御線１３４１の電位を＋側にシフトする
と、Ｎチャンネルの駆動用ＴＦＴ１１ａはより電流をＥ
Ｌ素子１５に流すようになる。
【０９５０】以上の駆動方式を図１３５に適用すること
により、表示画面５０を黒表示にすることができる。つ
まり、図１２４などで説明した黒挿入を実現できる。
【０９５１】図１３４では、容量制御共通線１３４３
（１３４３ａ、１３４３ｂ、１３４３ｃ、１３４３ｄ）
が形成あるいは配置されている。（４Ｎ＋１）画素行
（ただし、Ｎは０以上の整数）の容量制御線１３４１は
容量制御共通線１３４３ａに接続されている。また、
（４Ｎ＋２）画素行の容量制御線１３４１は容量制御共
通線１３４３ｂに接続されている。（４Ｎ＋３）画素行
は容量制御共通線１３４３ｃに接続され、（４Ｎ＋４）
画素行の容量制御線１３４１は容量制御共通線１３４３
ｄに接続されている。
【０９５２】以上の構成で、容量制御共通線１３４３ａ
の印加電圧を、＋側にシフトすれば、（４Ｎ＋１）画素
行が非表示（黒表示または低輝度表示）となる。同様
に、容量制御共通線１３４３ｂの印加電圧を、＋側にシ
フトすれば、（４Ｎ＋２）画素行が非表示（黒表示また
は低輝度表示）となる。また、容量制御共通線１３４３
ｃの印加電圧を、＋側にシフトすれば、（４Ｎ＋３）画
素行が非表示となり、容量制御共通線１３４３ｄの印加
電圧を、＋側にシフトすれば、（４Ｎ＋４）画素行が非
表示となる。以上のように容量制御共通線１３４３を制
御することにより、所定の画素行を黒表示にすることが
できる。したがって、容量制御共通線１３４３の制御タ
イミング、制御周期を調整することにより、画面輝度の
調整を実施することができる。また、容量制御線１３４
１と容量制御共通線１３４３との接続状態、接続本数、
容量制御共通線１３４３の形成本数を所定状態とするこ
とにより、図１２４のように、集中した黒挿入部分を設
けることができる。したがって、動画表示を良好にする
こともできる。
【０９５３】図１３５（ａ）では、奇数番目の画素行は
容量制御共通線１３４３ａに接続され、偶数番目の画素
行は容量制御共通線１３４３ｂに接続されている。した
がって、容量制御共通線１３４３ａと１３４３ｂとに交
互に＋側に電圧を印加することにより、表示画面５０を
櫛状に、非表示画素行とすることができる。図１３５
（ｂ）では、３画素行ごとに異なる容量制御共通線１３
４３に接続されている。したがって、３画素行周期で、
点灯あるいは非点灯制御を行うことができる。
【０９５４】容量制御線１３４１に印加し、＋側に変化
させる電圧が比較小さい場合は、再び、容量制御線１３
４１に印加する電圧を、−側にシフトすることにより、
ＴＦＴ１１ａが流す電流は元の電流に戻すことができる
（ただし、補償電圧の加算は必要である。）。しかし、
＋側にシフトする電圧が所定値以上大きいと、ＴＦＴ１
１ａが流す電流は元に戻すことができない（必要とする
補償電圧が大きくなり、元の電流値にすることが困難に
なる）。
【０９５５】図１３５の構成で黒挿入を実施するには、
基本的には、コンデンサ１９に保持された画像データの
復帰は望まない方がよい（完全にもとの保持電圧に復帰
させることが困難だからである）。言い返せば、画像を
黒表示にすることはできる。
【０９５６】たとえば、図１３６に図示するように、画
像書き込み前に、Ｒ位置で容量制御線１３４１に＋電圧
を印加し黒表示５２にする。つまり、容量制御線１３４
１に＋電圧を印加し、画面５０を黒表示５２にする。次
に所定期間の経過後に、画像を書き込む（画像書き込み
位置は画素書き込み行５１）。図１３６では、画素行が
Ｋ（図１３６（ａ）の場合はＫ１、図１３６（ｂ）の場
合はＫ２）離れた位置で書き込みを行っている。Ｋ１は
画素行数を示している。つまり、Ｒ位置の黒書き込みを
行ってから、画像を書き込むまでの時間は、画素行数×
１水平走査期間となる。したがって、Ｋが大きいほど、
黒書き込み期間は増加（Ｋ１ ＜ Ｋ２）し、画像表示
は暗くなる。Ｋの値が大きくするほど画面が暗くなり、
Ｋの値が小さいほど画面は明るくなる。このＫの値の調
整により画像の輝度を調整することができる。また、Ｋ
の値が大きいほど、動画ボケの改善効果が高くなる。
【０９５７】以上の実施例では、１つのソースドライバ
回路（ＩＣ）１４と１つのゲートドライバ回路（ＩＣ）
１２で、１つの画面５０に画像を表示するものであっ
た。しかし、本発明はこれに限定するものではない。た
とえば、図１３７の実施例では、画面５０は画面５０ａ
と画面５０ｂで構成されている。画面５０ａのソース信
号線１８ａにはソースドライバ回路１４ａが接続されて
いる。画面５０ｂのソース信号線１８ｂにはソースドラ
イバ回路１４ｂが接続されている。画面５０ａ、画面５
０ｂとのゲート信号線（１７ａ、１７ｂ）は１つの内蔵
ゲートドライバ回路１２に接続されている。
【０９５８】つまり、図１３７の実施例では、ゲートド
ライバ回路（ＩＣ）１２は、画面５０ａ、５０ｂに共通
であり、画面５０を２つに分割して２つのソースドライ
バ回路（１４ａ、１４ｂ）で駆動されている。画像の書
き込みは、画面５０の上から下方向（Ａ方向）に限定す
るものではない。図１３７に図示するように、画面５０
の下から上方向（Ｂ方向）に走査してもよい。また、画
面５０ａをＡ方向に走査し、画面５０ｂをＢ方向に走査
してもよい。図１３７では画面５０の分割は２分割であ
るが、３分割以上としてもよいことは言うまでもない。
また、ソースドライバ回路１４ａが１つの表示画面５０
の偶数番目のソース信号線１８を駆動し、ソースドライ
バ回路１４ｂが前記表示画面５０の奇数番目のソース信
号線１８を駆動するように配置または構成してもよい。
ゲートドライバ回路１２についても同様である。ゲート
ドライバ回路１２を複数個用いて、それぞれの画面（５
０ａ、５０ｂ）を駆動してもよい。また、ゲートドライ
バ回路１２ａが１つの表示画面５０の偶数番目のゲート
信号線１８を駆動し、ゲートドライバ回路１２ｂが前記
表示画面５０の奇数番目のゲート信号線１８を駆動する
ように配置または構成してもよい。なお、ソース信号線
１４およびゲート信号線１２には、静電気保護のために
保護ダイオードを形成することが好ましい。以上の事項
は、本発明の他の実施例についても適用できることは言
うまでもない。
【０９５９】以上の実施例は、図１の画素構成の類似で
あったが、本発明はこれに限定するものではない。たと
えば、図１３８のように、カレントミラーの画素構成で
もよい。ゲートドライバ回路１２は容量制御線１３４１
を用いてコンデンサ１９の印加電圧を制御する。他の事
項は図１３５と同様であるので説明を省略する。
【０９６０】また、画素が図１３９に図示するように、
２つのトランジスタなどで構成された電圧駆動の画素構
成にも、図１３５で説明した画素構成および駆動方式を
適用（採用）することができる。
【０９６１】図１３９では、選択トランジスタ１１ｂは
Ｎチャンネルトランジスタで構成（形成）されている。
したがって、ゲート信号線１７に印加された電圧が＋電
圧（Ｖｇｈ）でオンする。一方、ゲートドライバ回路１
２は容量制御線１３４１を用いてコンデンサ１９の印加
電圧を制御する。ＴＦＴ１１ｂがオンすることにより、
ソース信号線１８に印加された電圧が、駆動用ＴＦＴ１
１ａのゲート（Ｇ）端子に印加される。なお、ゲート信
号線１７にＶｇｌ電圧を印加することにより、ＴＦＴ１
１ｂはオフする。他の事項は図１３５と同様であるので
説明を省略する。
【０９６２】図１４０は図１３９の画素構成を多段に接
続した構成である。ゲート信号線１７はゲート信号線１
７ａおよび容量制御線１３４１に接続されている。ま
た、前段のゲート信号線１７に印加した電圧は、次段の
画素１６の容量制御線１３４１に接続されている。たと
えば、図１４０において、画素１６ａのゲート信号線１
７ａと画素１６ｂの容量制御線１３４１とは共通のゲー
ト信号線１７に接続されている。したがって、ゲート信
号線１７に選択電圧（Ｖｇｈ）を印加することにより、
画素１６ａのＴＦＴ１１ｂがオンするとともに、画素１
６ｂの容量制御線１３４１にもＶｇｈ電圧が印加され、
画素１６ｂのＴＦＴ１１ａのゲート（Ｇ）端子がＶｄｄ
電圧方向に引っ張られ、オフ状態となる。
【０９６３】以上の動作により、画素１６ａは、ソース
信号線１８の映像信号が画素１６ａのゲート端子に印加
される。また、同時に画素１６ｂはオフ状態（黒表示ま
たは低輝度表示もしくは非点灯状態）となる。したがっ
て、ゲート信号線１７の走査により、次段の画素行がリ
セット（オフ状態（黒表示または低輝度表示もしくは非
点灯状態））され、その後、前記次段の画素行に映像デ
ータが書き込まれる。
【０９６４】以上のように、各画素１６は、リセットし
てから画像を書き込むため、書き込み不足がなく、良好
な画像表示を実現できる。
【０９６５】なお、図１４０の構成では、次段の画素行
をリセットするとしたがこれに限定するものではなく、
複数画素行離れた画素行をリセットした後、画像を書き
込んでもよいことは言うまでもない。また、図１４０の
複数画素行を同時に駆動するという駆動方式は、図１３
９に限定するものではなく、図１３８、図１３５の画素
構成にも適用することができることは言うまでもない。
また、図１３９において、ＴＦＴ１１ｂをＮチャンネル
トランジスタとしたが、Ｐチャンネルトランジスタでも
よい。この場合においても、ゲート信号線１７にオン電
圧を印加することにより、次段の画素の駆動トランジス
タ１１ａがオフするように画素を構成すればよい。この
変更は当業者であれば容易にできるので説明を省略す
る。もちろん、次段の画素１６が黒表示にするだけでな
く、白表示としてもよい。いわゆるリセット状態を実現
できるからである。
【０９６６】以上に説明した本発明の表示パネル、表示
装置を用いる、もしくは、本発明の駆動方式を実施する
本発明の表示機器についての実施例について説明をす
る。
【０９６７】図５７は情報端末装置の１例としての携帯
電話の平面図である。筐体５７３にアンテナ５７１、テ
ンキー５７２などが取り付けられている。５７２などが
表示色切換キーあるいは電源オンオフ、フレームレート
切り替えキーである。
【０９６８】キー５７２を１度押さえると表示色は８色
モードに、つづいて同一キー５７２を押さえると表示色
は２５６色モード、さらにキー５７２を押さえると表示
色は４０９６色モードとなるようにシーケンスを組んで
もよい。キーは押さえるごとに表示色モードが変化する
トグルスイッチとする。なお、別途表示色に対する変更
キーを設けてもよい。この場合、キー５７２は３つ（以
上）となる。
【０９６９】キー５７２はプッシュスイッチの他、スラ
イドスイッチなどの他のメカニカルなスイッチでもよ
く、また、音声認識などにより切換るものでもよい。た
とえば、４０９６色を受話器に音声入力すること、たと
えば、「高品位表示」、「２５６色モード」あるいは
「低表示色モード」と受話器に音声入力することにより
表示パネルの表示画面５０に表示される表示色が変化す
るように構成する。これは現行の音声認識技術を採用す
ることにより容易に実現することができる。
【０９７０】また、表示色の切り替えは電気的に切換る
スイッチでもよく、表示パネルの表示部２１に表示させ
たメニューを触れることにより選択するタッチパネルで
も良い。また、スイッチを押さえる回数で切換る、ある
いはクリックボールのように回転あるいは方向により切
換るように構成してもよい。
【０９７１】５７２は表示色切換キーとしたが、フレー
ムレートを切換るキーなどとしてもよい。また、動画と
静止画とを切換るキーなどとしてもよい。また、動画と
静止画とフレームレートなどの複数の要件を同時に切り
替えてもよい。また、押さえ続けると徐々に（連続的
に）フレームレートが変化するように構成してもよい。
この場合は発振器を構成するコンデンサＣ、抵抗Ｒのう
ち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたり
することにより実現できる。また、コンデンサはトリマ
コンデンサとすることにより実現できる。また、半導体
チップに複数のコンデンサを形成しておき、１つ以上の
コンデンサを選択し、これらを回路的に並列に接続する
ことにより実現してもよい。なお、表示色などによりフ
レームレートを切換るという技術的思想は携帯電話に限
定されるものではなく、パームトップコンピュータや、
ノートパソコン、ディスクトップパソコン、携帯時計な
ど表示画面を有する機器に広く適用することができる。
また、液晶表示装置（液晶表示パネル）に限定されるも
のではなく、液晶表示パネル、有機ＥＬ表示パネルや、
トランジスタパネル、ＰＬＺＴパネルや、ＣＲＴにも適
用することができる。
【０９７２】図５７で説明した本発明の携帯電話では図
示していないが、筐体の裏側にＣＣＤカメラを備えてい
る。ＣＣＤカメラで撮影し画像は即時に表示パネルの表
示画面５０に表示できる。ＣＣＤカメラで撮影したデー
タは、表示画面５０に表示することができる。ＣＣＤカ
メラの画像データは２４ビット（１６７０万色）、１８
ビット（２６万色）、１６ビット（６．５万色）、１２
ビット（４０９６色）、８ビット（２５６色）をキー５
７２入力で切り替えることができる。
【０９７３】表示データが１２ビット以上の時は、誤差
拡散処理を行って表示する。つまり、ＣＣＤカメラから
の画像データが内蔵メモリの容量以上の時は、誤差拡散
処理などを実施し、表示色数を内蔵画像メモリの容量以
下となるように画像処理を行う。
【０９７４】今、ソースドライバＩＣ１４には４０９６
色（ＲＧＢ各４ビット）で１画面の内蔵ＲＡＭを具備し
ているとして説明する。モジュール外部から送られてく
る画像データが４０９６色の場合は、直接ソースドライ
バＩＣ１４の内蔵画像ＲＡＭに格納され、この内蔵画像
ＲＡＭから画像データを読み出し、表示画面５０に画像
を表示する。
【０９７５】画像データが２６万色（Ｇ：６ビット、
Ｒ、Ｂ：５ビットの計１６ビット）の場合は、誤差拡散
コントローラの演算メモリにいったん格納され、かつ同
時に誤差拡散あるいはディザ処理を行う演算回路で誤差
拡散あるいはディザ処理が行われる。この誤差拡散処理
などにより１６ビットの画像データは内蔵画像ＲＡＭの
ビット数である１２ビットに変換されてソースドライバ
ＩＣ１４に転送される。ソースドライバＩＣ１４はＲＧ
Ｂ各４ビット（４０９６色）の画像データを出力し、表
示画面５０に画像を表示する。
【０９７６】さらに、本発明のＥＬ表示パネルあるいは
ＥＬ表示装置もしくは駆動方法を採用した実施の形態に
ついて、図面を参照しながら説明する。
【０９７７】図５８は本発明の実施の形態におけるビュ
ーファインダの断面図である。但し、説明を容易にする
ため模式的に描いている。また一部拡大あるいは縮小し
た箇所が存在し、また、省略した箇所もある。たとえ
ば、図５８において、接眼カバーを省略している。以上
のことは他の図面においても該当する。
【０９７８】ボデー５７３の裏面は暗色あるいは黒色に
されている。これは、ＥＬ表示パネル（表示装置）５７
４から出射した迷光がボデー５７３の内面で乱反射し表
示コントラストの低下を防止するためである。また、表
示パネルの光出射側には位相板（λ／４板など）１０
８、偏光板１０９などが配置されている。このことは図
１０、図１１でも説明している。
【０９７９】接眼リング５８１には拡大レンズ５８２が
取り付けられている。観察者は接眼リング５８１をボデ
ー５７３内での挿入位置を可変して、表示パネル５７４
の表示画像５０にピントがあうように調整する。
【０９８０】また、必要に応じて表示パネル５７４の光
出射側に正レンズ５８３を配置すれば、拡大レンズ５８
２に入射する主光線を収束させることができる。そのた
め、拡大レンズ５８２のレンズ径を小さくすることがで
き、ビューファインダを小型化することができる。
【０９８１】図５９はビデオカメラの斜視図である。ビ
デオカメラは撮影（撮像）レンズ部５９２とビデオかメ
ラ本体５７３と具備し、撮影レンズ部５９２とビューフ
ァインダ部５７３とは背中合わせとなっている。また、
ビューファインダ（図５８も参照）５７３には接眼カバ
ーが取り付けられている。観察者（ユーザー）はこの接
眼カバー部から表示パネル５７４の画像５０を観察す
る。
【０９８２】一方、本発明のＥＬ表示パネルは表示モニ
ターとしても使用されている。表示部５０は支点５９１
で角度を自由に調整できる。表示部５０を使用しない時
は、格納部５９３に格納される。
【０９８３】スイッチ５９４は以下の機能を実施する切
り替えあるいは制御スイッチである。スイッチ５９４は
表示モード切り替えスイッチである。スイッチ５９４
は、携帯電話などにも取り付けることが好ましい。この
表示モード切り替えスイッチ５９４について説明をす
る。
【０９８４】本発明の駆動方法の１つにＮ倍の電流をＥ
Ｌ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる
方法がある。この点灯させる１／ＭのＭの値だけをきり
かえることにより、明るさをデジタル的に変更すること
ができる。たとえば、Ｎ＝４として、ＥＬ素子１５には
４倍の電流を流す。点灯期間を１／Ｍとし、Ｍ＝１、
２、３、４と切り替えれば、１倍から４倍までの明るさ
切り替えが可能となる。なお、Ｍ＝１、１．５、２、
３、４、５、６などと変更できるように構成してもよ
い。
【０９８５】以上の切り替え動作は、携帯電話の電源を
オンしたときに、表示画面５０を非常に明るく表示し、
一定の時間を経過した後は、電力セーブするために、表
示輝度を低下させる構成に用いる。また、ユーザーが希
望する明るさに設定する機能としても用いることができ
る。たとえば、屋外などでは、画面を非常に明るくす
る。屋外では周辺が明るく、画面が全く見えなくなるか
らである。しかし、高い輝度で表示し続けるとＥＬ素子
１５は急激に劣化する。そのため、非常に明るくする場
合は、短時間で通常の輝度に復帰させるように構成して
おく。さらに、高輝度で表示させる場合は、ユーザーが
ボタンと押すことにより表示輝度を高くできるようの構
成しておく。
【０９８６】したがって、ユーザーがボタン５９４で切
り替えできるようにしておくか、設定モードで自動的に
変更できるか、外光の明るさを検出して自動的に切り替
えできるように構成しておくことが好ましい。また、表
示輝度を５０％、６０％、８０％とユーザーなどが設定
できるように構成しておくことが好ましい。
【０９８７】なお、表示画面５０はガウス分布表示にす
ることが好ましい。ガウス分布表示とは、中央部の輝度
が明るく、周辺部を比較的暗くする方式である。視覚的
には、中央部が明るければ周辺部が暗くとも明るいと感
じられる。主観評価によれば、周辺部が中央部に比較し
て７０％の輝度を保っておれば、視覚的に遜色ない。さ
らに低減させて、５０％輝度としてもほぼ、問題がな
い。本発明の自己発光型表示パネルでは、以前に説明し
たＮ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、
１Ｆの１／Ｍの期間だけ点灯させる方法）を用いて画面
の上から下方向に、ガウス分布を発生させている。
【０９８８】具体的には、画面の上部と下部ではＭの値
と大きくし、中央部でＭの値を小さくする。これは、ゲ
ートドライバ１２のシフトレジスタの動作速度を変調す
ることなどにより実現する。画面の左右の明るさ変調
は、テーブルのデータと映像データとを乗算することに
より発生させている。以上の動作により、周辺輝度（画
角０．９）を５０％にした時、１００％輝度の場合に比
較して約２０％の低消費電力化が可能である。周辺輝度
（画角０．９）を７０％にした時、１００％輝度の場合
に比較して約１５％の低消費電力化が可能である。
【０９８９】なお、ガウス分布表示はオンオフできるよ
うに切り替えスイッチなどを設けることが好ましい。た
とえば、屋外などで、ガウス表示させると画面周辺部が
全く見えなくなるからである。したがって、ユーザーが
ボタンで切り替えできるようにしておくか、設定モード
で自動的に変更できるか、外光の明るさを検出して自動
的に切り替えできるように構成しておくことが好まし
い。また、周辺輝度を５０％、６０％、８０％とユーザ
ーなどが設定できるように構成しておくことが好まし
い。この切り替えはホトセンサにより自動的に行っても
良いし、ユーザーのスイッチ操作により切り替えてもよ
い。
【０９９０】液晶表示パネルではバックライトで固定の
ガウス分布を発生させている。したがって、ガウス分布
のオンオフを行うことはできない。ガウス分布をオンオ
フできるのは自己発光型の表示デバイス特有の効果であ
る。
【０９９１】また、フレームレートが所定の時、室内の
蛍光灯などの点灯状態と干渉してフリッカが発生する場
合がある。つまり、蛍光灯が６０Ｈｚの交流で点灯して
いるとき、ＥＬ表示素子１５がフレームレート６０Ｈｚ
で動作していると、微妙な干渉が発生し、画面がゆっく
りと点滅しているように感じられる場合がある。これを
さけるにはフレームレートを変更すればよい。本発明は
フレームレートの変更機能を付加している。また、Ｎ倍
パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの
１／Ｍの期間だけ点灯させる方法）において、Ｎまたは
Ｍの値を変更できるように構成している。
【０９９２】以上の機能をスイッチ５９４で実現できる
ようにする。スイッチ５９４は表示画面５０のメニュー
にしたがって、複数回おさえることにより、以上に説明
した機能を切り替え実現する。
【０９９３】なお、以上の事項は、携帯電話だけに限定
されるものではなく、テレビ、モニターなどに用いるこ
とができることはいうまでもない。また、どのような表
示状態にあるかをユーザーがすぐに認識できるように、
表示画面にアイコン表示をしておくことが好ましい。以
上の事項は以下の事項に対しても同様である。
【０９９４】本実施の形態のＥＬ表示装置などはビデオ
カメラだけでなく、図６０に示すような電子カメラにも
適用することができる。表示装置はカメラ本体６０１に
付属されたモニター５０として用いる。カメラ本体６０
１にはシャッタ６０３の他、スイッチ５９４が取り付け
られている。
【０９９５】本発明のビデオカメラなどは、タッチパネ
ルを搭載し、指やペンでＷｅｂブラウジングやＥメール
などを操作できるインターネット端末機能を有してい
る。また、ハードディスク装置の代わりに２５６Ｍバイ
ト以上のコンパクト・フラッシュ・カード（誤り訂正機
能付き）を搭載することが好ましい。ウィンドウズ(登
録商標）ＯＳの基本機能部分だけを採用することで低容
量化が図る。ＨＤＤがないため、ディスク・クラッシュ
などの心配がなく堅牢性を確保できる。ＰＣカード・ス
ロットを２つ装備させる。モデムや、ＩＳＤＮ、ＰＩＡ
ＦＳ、ＬＡＮ、無線ＬＡＮなどを利用できるように構成
することが好ましい。無線ＬＡＮ用のアンテナ内蔵させ
る。USB/RS232Cインターフェースにより、バーコード・
リーダなどの業務用周辺機器も接続できるようにしてい
る。キーボードがない省スペース設計に加え、水濡れや
ホコリに耐える（JIS防滴2級に準拠）ように構成する。
タッチパネルや、アプリケーションを簡単に起動できる
「ワンタッチ・キー」の採用、手書きE-mail機能（手書
きメモ機能を含む）の搭載など、BtoBtoCでの一般ユー
ザーの利用を想定して操作性の向上を図っている。以上
の機能などは本発明の他の表示装置、情報端末なども搭
載する。
【０９９６】以上は表示パネルの表示領域が比較的小型
の場合であるが、３０インチ以上と大型となると表示画
面５０がたわみやすい。その対策のため、本発明では図
６１に示すように表示パネルに外枠６１１をつけ、外枠
６１１をつりさげられるように固定部材６１４で取り付
けている。この固定部材６１４を用いて、壁などに取り
付ける。
【０９９７】しかし、表示パネルの画面サイズが大きく
なると重量も重たくなる。そのため、表示パネルの下側
に脚取り付け部６１３を配置し、複数の脚６１２で表示
パネルの重量を保持できるようにしている。
【０９９８】脚６１２はＡに示すように左右に移動で
き、また、脚６１２はＢに示すように収縮できるように
構成されている。そのため、狭い場所であっても表示装
置を容易に設置することができる。
【０９９９】なお、脚６１２あるいは筐体（他の本発明
においても）にはプラスチックフィルム−金属板複合材
（以後、複合材と呼ぶ）を使用する。複合材は、金属と
プラスチックフィルムを特殊表面処理層（接着層）を介
して強力に接着したものである。金属板は０．２ｍｍ以
上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層
を介してはりあわされるプラスチックフィルムは１５μ
ｍ以上１００μｍ以下にすることが好ましい。特殊接着
法によりプラスチックと金属板間に強固な密着力を有す
るようになる。この複合材を使用することにより、プラ
スチック層への着色、染色、印刷が可能となり、また、
プレス部品での二次加工工程（フィルムの手貼り、メッ
キ塗装） の削除が可能となる。また、従来では不可能
であった深絞り成形やＤＩ成形に適する。
【１０００】図６１のテレビでは、画面の表面を保護フ
ィルム（保護板でもよい）で被覆している。これは、表
示パネルの表面に物体があたって破損することを防止す
ることが１つの目的である。保護フィルムの表面にはＡ
ＩＲコートが形成されており、また、表面をエンボス加
工することにより表示パネルに外の状況（外光）が写り
込むことを抑制している。
【１００１】保護フィルムと表示パネル間にビーズなど
を散布することにより、一定の空間が配置されるように
構成されている。また、保護フィルムの裏面に微細な凸
部を形成し、この凸部で表示パネルと保護フィルム間に
空間を保持させる。このように空間を保持することによ
り保護フィルムからの衝撃が表示パネルに伝達すること
を抑制する。
【１００２】また、保護フィルムと表示パネル間にアル
コール、エチレングリコールなど液体あるいはゲル状の
アクリル樹脂あるいはエポキシなどの固体樹脂などの光
結合剤を配置または注入することも効果がある。界面反
射を防止できるとともに、前記光結合剤が緩衝材として
機能するからである。
【１００３】保護フィルムをしては、ポリカーボネート
フィルム（板）、ポリプロピレンフィルム（板）、アク
リルフィルム（板）、ポリエステルフィルム（板）、Ｐ
ＶＡフィルム（板）などが例示される。その他エンジニ
アリング樹脂フィルム（ＡＢＳなど）を用いることがで
きることは言うまでもない。また、強化ガラスなど無機
材料からなるものでもよい。保護フィルムを配置するか
わりに、表示パネルの表面をエポキシ樹脂、フェノール
樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以下の
厚みでコーティングすることも同様の効果がある。ま
た、これらの樹脂表面にエンボス加工などをすることも
有効である。
【１００４】また、保護フィルムあるいはコーティング
材料の表面をフッ素コートすることも効果がある。表面
についた汚れを洗剤などで容易にふき落とすことができ
るからである。また、保護フィルムを厚く形成し、フロ
ントライトと兼用してもよい。
【１００５】画面は４：３に限定されるものではなく、
ワイド表示ディスプレイでもよい。解像度は１２８０×
７６８ドット以上にすることが好ましい。ワイド型をす
ることにより、ＤＶＤ映画やテレビ放送など、横長表示
のタイトルや番組をフルスクリーンで楽しむことができ
る。表示パネルの明るさは３００ｃｄ／ｍ2（カンデラ
／平方メートル）にすることが好ましい。さらに好まし
くは、表示パネルの明るさは５００ｃｄ／ｍ2（カンデ
ラ／平方メートル）にすることが好ましい。また、イン
ターネットや通常のパソコン作業に適した明るさ（２０
０ｃｄ／ｍ2）で表示できるように切り替えスイッチを
設置している。
【１００６】したがって、使用者は表示内容あるいは使
用方法により、最適に画面の明るさにすることができ
る。さらに動画を表示しているウインドウだけを５００
ｃｄ／ｍ2にして、その他の部分は２００ｃｄ／ｍ2にす
る設定も用意している。テレビ番組をディスプレイの隅
に表示しておいて、メールをチェックするといった使い
方にも柔軟に対応する。 スピーカーはタワー型の形状
になり、前方向だけではなく、空間全体に音が広がるよ
うに設計されている。
【１００７】テレビ番組の再生、録画機能も使い勝手が
向上させている。ｉモードからの録画予約が簡単にでき
るようにしている。従来は新聞などのテレビ番組表で時
間、チャンネルを確認してから予約する必要があった
が、電子番組表をｉモードで確認して予約できる。これ
なら、放送時間が分からなくて困ることもない。また、
録画番組の短縮再生もできるようにしている。ニュース
番組などのテロップや音声の有無で重要性を判断しなが
ら、不必要と判断した部分を飛ばして、番組の概要を短
時間で見ることができる（３０分番組で１〜１０分程
度）。
【１００８】テレビ録画ができるようにディスク容量が
４０ＧＢ以上のハードディスクを積載している。 本体
のほかに電源と映像用入出力端子をまとめた拡張ボック
スで構成している。ビデオなどのＡＶ機器の接続に使う
拡張ボックスには、パソコンとテレビのほかに２系統の
映像機器を接続できる。映像入力はＢＳデジタルチュー
ナー用のＤ１端子のほかにＳ端子入力も備え、接続する
機器に合わせて選択できる。ゲーム機などの接続に便利
なようにＡＶ用の端子は前面に配置されている。
【１００９】また、表示画面を前屈３０度以上、後屈１
２０度以上とすることにより、９０度／１８０／２７０
度に回転できるように構成することにより、操作環境に
あわせた自在な設置が可能となる。たとえば、９０度回
転させてブラウザー画面を縦長に表示することができ
る。また、１４５度後屈させることによって対面に座っ
た人へ向かって画面を表示できる。
【１０１０】以上の保護フィルム、筐体、構成、特性、
機能などに関する事項は本発明の他の表示装置あるいは
情報表示装置などにも適用されることは言うまでもな
い。
【１０１１】以上の実施例では、ＥＬ素子１５はＲ、
Ｇ、Ｂであるとしたが、これに限定するものではない。
たとえば、シアン、イエロー、マゼンダでもよいし、任
意の２色でもよい。Ｒ、Ｇ、Ｂ、シアン、イエロー、マ
ゼンダの６色あるいは任意の４色以上であってもよい。
また、白単色であってもよいし、白単色光をカラーフィ
ルターでＲＧＢにしたのもでもよい。また、有機ＥＬ素
子に限定するものではなく、無機ＥＬ素子であってもよ
い。
【１０１２】なお、本発明の実施例では、アクティブマ
トリックス型表示パネルを例示して説明したがこれに限
定するものではない。ソースドライバＩＣ１４などから
は所定電流のＮ倍電流をソース信号線１８に印加（から
吸収）する。また、複数の画素行を同時に選択する。そ
して、所定の期間の間だけ、ＥＬ素子に電流を流し、他
の期間は電流を流さない、という概念は、単純マトリッ
クス型表示パネルにも適用できるものである。
【１０１３】また、ＥＬ素子１５は点灯初期に特性変化
が大きい。そのため、焼きツキなどが発生しやすい。こ
の対策のため、パネル形成後、２０時間以上１５０時間
以内の間、白ラスター表示でエージングを行った後に、
商品として出荷することが好ましい。このエージングで
は所定表示輝度よりも２−１０倍程度の明るさで表示さ
せることが好ましい。
【１０１４】本発明の実施例における表示パネルは、３
辺フリーの構成と組み合わせることも有効であることは
いうまでもない。特に３辺フリーの構成は画素がアモル
ファスシリコン技術を用いて作製されているときに有効
である。また、アモルファスシリコン技術で形成された
パネルでは、トランジスタ素子の特性バラツキのプロセ
ス制御が不可能のため、本発明のＮ倍パルス駆動、リセ
ット駆動、ダミー画素駆動などを実施することが好まし
い。つまり、本発明におけるトランジスタなどは、ポリ
シリコン技術によるものに限定するものではなく、アモ
ルファスシリコンによるものであってもよい。
【１０１５】なお、本発明のＮ倍パルス駆動（図１３、
図１６、図１９、図２０、図２２、図２４、図３０な
ど）などは、低温ポリシリコン技術でトランジスタ１１
を形成して表示パネルよりも、アモルファスシリコン技
術でトランジスタ１１を形成した表示パネルに有効であ
る。アモルファスシリコンのトランジスタ１１では、隣
接したトランジスタの特性がほぼ一致しているからであ
る。したがって、加算した電流で駆動しても個々のトラ
ンジスタの駆動電流はほぼ目標値となっている（特に、
図２２、図２４、図３０のＮ倍パルス駆動はアモルファ
スシリコンで形成したトランジスタの画素構成において
有効である）。
【１０１６】本明細書で説明した画素構成、あるいは駆
動方法は、などの画素構成あるいはアレイ構成などはＥ
Ｌ表示パネルにのみ限定されるものではない。たとえ
ば、液晶表示パネルにも適用することができる。その際
は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光
変調層に置き換えればよい。たとえば、液晶の場合は、
ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）、ＦＬＣ（Ｆｅ
ｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔ
ｏｒｙ Ｂｅｎｄ）、ＳＴＮ（Ｓｕｐｐｅｒ Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）、ＶＡ（Ｖｅｒｔｉｃａｌｌ
ｙ Ａｌｉｇｎｅｄ）、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌ
ｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎ
ｃｅ ）およびＨＡＮ（Ｈｙｂｒｉｄ Ａｌｉｇｎｅｄ
Ｎｅｍａｔｉｃ）モード、ＤＳＭモード（動的散乱モ
ード）などである。特に、ＤＳＭは印加する電流により
光変調できるので、本発明とはマッチングがよい。
【１０１７】本発明の実施例で説明した技術的思想はビ
デオカメラ、プロジェクター、立体テレビ、プロジェク
ションテレビなどに適用できる。また、ビューファイン
ダ、携帯電話のモニター、ＰＨＳ、携帯情報端末および
そのモニター、デジタルカメラおよびそのモニターにも
適用できる。
【１０１８】また、電子写真システム、ヘッドマウント
ディスプレイ、直視モニターディスプレイ、ノートパー
ソナルコンピュータ、ビデオカメラ、電子スチルカメラ
にも適用できる。また、現金自動引き出し機のモニタ
ー、公衆電話、テレビ電話、パーソナルコンピュータ、
腕時計およびその表示装置にも適用できる。
【１０１９】さらに、家庭電器機器の表示モニター、ポ
ケットゲーム機器およびそのモニター、表示パネル用バ
ックライトあるいは家庭用もしくは業務用の照明装置な
どにも適用あるいは応用展開できることは言うまでもな
い。照明装置は色温度を可変できるように構成すること
が好ましい。これは、ＲＧＢの画素をストライプ状ある
いはドットマトリックス状に形成し、これらに流す電流
を調整することにより色温度を変更できる。また、広告
あるいはポスターなどの表示装置、ＲＧＢの信号器、警
報表示灯などにも応用できる。
【１０２０】また、スキャナの光源としても有機ＥＬ表
示パネルは有効である。ＲＧＢのドットマトリックスを
光源として、対象物に光を照射し、画像を読み取る。も
ちろん、単色でもよいことは言うまでもない。また、ア
クティブマトリックスに限定するものではなく、単純マ
トリックスでもよい。色温度を調整できるようにすれば
画像読み取り精度も向上する。
【１０２１】また、液晶表示装置のバックライトにも有
機ＥＬ表示装置は有効である。ＥＬ表示装置（バックラ
イト）のＲＧＢの画素をストライプ状あるいはドットマ
トリックス状に形成し、これらに流す電流を調整するこ
とにより色温度を変更でき、また、明るさの調整も容易
である。その上、面光源であるから、画面の中央部を明
るく、周辺部を暗くするガウス分布を容易に構成でき
る。また、Ｒ、Ｇ、Ｂ光を交互に走査する、フィールド
シーケンシャル方式の液晶表示パネルのバックライトと
しても有効である。また、バックライトを点滅しても黒
挿入することにより動画表示用などの液晶表示パネルの
バックライトとしても用いることができる。
【１０２２】
【発明の効果】本発明の表示パネル、表示装置等は、高
画質、良好な動画表示性能、低消費電力、低コスト化、
高輝度化等のそれぞれの構成に応じて特徴ある効果を発
揮する。
【１０２３】なお、本発明を用いれば、低消費電力の情
報表示装置などを構成できるので、電力を消費しない。
また、小型軽量化できるので、資源を消費しない。ま
た、高精細の表示パネルであっても十分に対応できる。
したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】 本発明の表示パネルの画素構成図である。
【図２】 本発明の表示パネルの画素構成図である。
【図３】 本発明の表示パネルの動作の説明図である。
【図４】 本発明の表示パネルの動作の説明図である。
【図５】 本発明の表示装置の駆動方法の説明図であ
る。
【図６】 本発明の表示装置の構成図である。
【図７】 本発明の表示パネルの製造方法の説明図であ
る。
【図８】 本発明の表示装置の構成図である。
【図９】 本発明の表示装置の構成図である。
【図１０】 本発明の表示パネルの断面図である。
【図１１】 本発明の表示パネルの断面図である。
【図１２】 本発明の表示パネルの説明図である。
【図１３】 本発明の表示装置の駆動方法の説明図であ
る。
【図１４】 本発明の表示装置の駆動方法の説明図であ
る。
【図１５】 本発明の表示装置の駆動方法の説明図であ
る。
【図１６】 本発明の表示装置の駆動方法の説明図であ
る。
【図１７】 本発明の表示装置の駆動方法の説明図であ
る。
【図１８】 本発明の表示装置の駆動方法の説明図であ
る。
【図１９】 本発明の表示装置の駆動方法の説明図であ
る。
【図２０】 本発明の表示装置の駆動方法の説明図であ
る。
【図２１】 本発明の表示装置の駆動方法の説明図であ
る。
【図２２】 本発明の表示装置の駆動方法の説明図であ
る。
【図２３】 本発明の表示装置の駆動方法の説明図であ
る。
【図２４】 本発明の表示装置の駆動方法の説明図であ
る。
【図２５】 本発明の表示装置の駆動方法の説明図であ
る。
【図２６】 本発明の表示装置の駆動方法の説明図であ
る。
【図２７】 本発明の表示装置の駆動方法の説明図であ
る。
【図２８】 本発明の表示装置の駆動方法の説明図であ
る。
【図２９】 本発明の表示装置の駆動方法の説明図であ
る。
【図３０】 本発明の表示装置の駆動方法の説明図であ
る。
【図３１】 本発明の表示装置の駆動方法の説明図であ
る。
【図３２】 本発明の表示装置の駆動方法の説明図であ
る。
【図３３】 本発明の表示装置の駆動方法の説明図であ
る。
【図３４】 本発明の表示装置の構成図である。
【図３５】 本発明の表示装置の駆動方法の説明図であ
る。
【図３６】 本発明の表示装置の駆動方法の説明図であ
る。
【図３７】 本発明の表示装置の構成図である。
【図３８】 本発明の表示装置の構成図である。
【図３９】 本発明の表示装置の駆動方法の説明図であ
る。
【図４０】 本発明の表示装置の構成図である。
【図４１】 本発明の表示装置の構成図である。
【図４２】 本発明の表示パネルの画素構成図である。
【図４３】 本発明の表示パネルの画素構成図である。
【図４４】 本発明の表示装置の駆動方法の説明図であ
る。
【図４５】 本発明の表示装置の駆動方法の説明図であ
る。
【図４６】 本発明の表示装置の駆動方法の説明図であ
る。
【図４７】 本発明の表示パネルの画素構成図である。
【図４８】 本発明の表示装置の構成図である。
【図４９】 本発明の表示装置の駆動方法の説明図であ
る。
【図５０】 本発明の表示パネルの画素構成図である。
【図５１】 本発明の表示パネルの画素図である。
【図５２】 本発明の表示装置の駆動方法の説明図であ
る。
【図５３】 本発明の表示装置の駆動方法の説明図であ
る。
【図５４】 本発明の表示パネルの画素構成図である。
【図５５】 本発明の表示装置の駆動方法の説明図であ
る。
【図５６】 本発明の表示装置の駆動方法の説明図であ
る。
【図５７】 本発明の携帯電話の説明図である。
【図５８】 本発明のビューファインダの説明図であ
る。
【図５９】 本発明のビデオカメラの説明図である。
【図６０】 本発明のデジタルカメラの説明図である。
【図６１】 本発明のテレビ（モニター）の説明図であ
る。
【図６２】 従来の表示パネルの画素構成図である。
【図６３】 本発明のドライバ回路の機能ブロック図で
ある。
【図６４】 本発明のドライバ回路の説明図である。
【図６５】 本発明のドライバ回路の説明図である
【図６６】 電圧受け渡し方式の多段式カレントミラー
回路の説明図である。
【図６７】 電流受け渡し方式の多段式カレントミラー
回路の説明図である。
【図６８】 本発明の他の実施例におけるドライバ回路
の説明図である。
【図６９】 本発明の他の実施例におけるドライバ回路
の説明図である。
【図７０】 本発明の他に実施例におけるドライバ回路
の説明図である。
【図７１】 本発明の他の実施例におけるドライバ回路
の説明図である。
【図７２】 従来のドライバ回路の説明図である。
【図７３】 本発明のドライバ回路の説明図である。
【図７４】 本発明のドライバ回路の説明図である。
【図７５】 本発明のドライバ回路の説明図である。
【図７６】 本発明のドライバ回路の説明図である。
【図７７】 本発明のドライバ回路の制御方法の説明図
である。
【図７８】 本発明のドライバ回路の説明図である。
【図７９】 本発明のドライバ回路の説明図である。
【図８０】 本発明のドライバ回路の説明図である。
【図８１】 本発明のドライバ回路の説明図である。
【図８２】 本発明のドライバ回路の説明図である。
【図８３】 本発明のドライバ回路の説明図である。
【図８４】 本発明のドライバ回路の説明図である。
【図８５】 本発明のドライバ回路の説明図である。
【図８６】 本発明のドライバ回路の説明図である。
【図８７】 本発明のドライバ回路の説明図である。
【図８８】 本発明の駆動方法の説明図である。
【図８９】 本発明のドライバ回路の説明図である。
【図９０】 本発明の駆動方法の説明図である。
【図９１】 本発明のＥＬ表示装置の構成図である。
【図９２】 本発明のＥＬ表示装置の構成図である。
【図９３】 本発明のドライバ回路の説明図である。
【図９４】 本発明のドライバ回路の説明図である。
【図９５】 本発明のＥＬ表示装置の構成図である。
【図９６】 本発明のＥＬ表示装置の構成図である。
【図９７】 本発明のＥＬ表示装置の構成図である。
【図９８】 本発明のＥＬ表示装置の構成図である。
【図９９】 本発明のＥＬ表示装置の構成図である。
【図１００】 本発明のＥＬ表示装置の断面図である。
【図１０１】 本発明のＥＬ表示装置の断面図である。
【図１０２】 本発明のＥＬ表示装置の構成図である。
【図１０３】 本発明のＥＬ表示装置の構成図である。
【図１０４】 本発明のＥＬ表示装置の構成図である。
【図１０５】 本発明のＥＬ表示装置の構成図である。
【図１０６】 本発明のＥＬ表示装置の構成図である。
【図１０７】 本発明のＥＬ表示装置の構成図である。
【図１０８】 本発明のＥＬ表示装置の構成図である。
【図１０９】 本発明のＥＬ表示装置の構成図である。
【図１１０】 本発明のソースドライバＩＣの説明図で
ある。
【図１１１】 本発明のゲートドライバ回路のブロック
図である。
【図１１２】 図１１１のゲートドライバ回路のタイミ
ングチャート図である。
【図１１３】 本発明のゲートドライバ回路の１部のブ
ロック図である。
【図１１４】 図１１３のゲートドライバ回路のタイミ
ングチャート図である。
【図１１５】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１１６】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１１７】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１１８】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１１９】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２０】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２１】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２２】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２３】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２４】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２５】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２６】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２７】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２８】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１２９】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３０】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３１】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３２】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３３】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３４】 本発明のＥＬ表示装置の説明図である。
【図１３５】 本発明のＥＬ表示装置の説明図である。
【図１３６】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３７】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１３８】 本発明のＥＬ表示パネルの構成図であ
る。
【図１３９】 本発明のＥＬ表示パネルの構成図であ
る。
【図１４０】 本発明のＥＬ表示パネルの構成図であ
る。
【図１４１】 本発明のＥＬ表示装置の駆動方法の説明
図である。
【図１４２】 本発明のＥＬ表示パネルの構成図であ
る。
【図１４３】 本発明のＥＬ表示パネルの構成図であ
る。
【図１４４】 本発明のソースドライバ回路の構成図で
ある。
【図１４５】 本発明のゲートドライバ回路の説明図で
ある。
【図１４６】 本発明のソースドライバ回路の構成図で
ある。
【図１４７】 本発明のソースドライバ回路の構成図で
ある。
【図１４８】 本発明のソースドライバ回路の構成図で
ある。
【図１４９】 本発明のソースドライバＩＣの接続説明
図である。
【図１５０】 本発明のソースドライバＩＣの接続説明
図である。
【図１５１】 本発明のソースドライバＩＣの接続説明
図である。
【図１５２】 本発明のソースドライバ回路の構成図で
ある。
【図１５３】 本発明のＥＬ表示パネルの説明図であ
る。
【図１５４】 本発明のＥＬ表示パネルの画素構成の説
明図である。
【図１５５】 本発明の表示パネルの駆動方法の説明図
である。
【図１５６】 本発明のＥＬ表示装置の構成図である。
【図１５７】 本発明のＥＬ表示装置の構成図である。
【図１５８】 本発明のＥＬ表示装置の構成図である。
【符号の説明】
１１ ＴＦＴ（薄膜トランジスタ） １２ ゲートドライバＩＣ（回路） １４ ソースドライバＩＣ（回路） １５ ＥＬ（素子）（発光素子） １６ 画素 １７ ゲート信号線 １８ ソース信号線 １９ 蓄積容量（付加コンデンサ、付加容量） ５０ 表示画面 ５１ 書き込み画素（行） ５２ 非表示画素（非表示領域、非点灯領域） ５３ 表示画素（表示領域、点灯領域） ６１ シフトレジスタ ６２ インバータ ６３ 出力バッファ ７１ アレイ基板（表示パネル） ７２ レーザー照射範囲（レーザースポット） ７３ 位置決めマーカー ７４ ガラス基板（アレイ基板） ８１ コントロールＩＣ（回路） ８２ 電源ＩＣ（回路） ８３ プリント基板 ８４ フレキシブル基板 ８５ 封止フタ ８６ カソード配線 ８７ アノード配線（Ｖｄｄ） ８８ データ信号線 ８９ ゲート制御信号線 １０１ 土手（リブ） １０２ 層間絶縁膜 １０４ コンタクト接続部 １０５ 画素電極 １０６ カソード電極 １０７ 乾燥剤 １０８ λ／４板 １０９ 偏光板 １１１ 薄膜封止膜 ２８１ ダミー画素（行） ３４１ 出力段回路 ３７１ ＯＲ回路 ４０１ 点灯制御線 ４７１ 逆バイアス線 ４７２ ゲート電位制御線 ５６１ 電子ボリウム回路 ５６２ ＴＦＴのＳＤ（ソース−ドレイン）ショート ５７１ アンテナ ５７２ キー ５７３ 筐体 ５７４ 表示パネル ５８１ 接眼リング ５８２ 拡大レンズ ５８３ 凸レンズ ５９１ 支点（回転部） ５９２ 撮影レンズ ５９３ 格納部 ５９４ スイッチ ６０１ 本体 ６０２ 撮影部 ６０３ シャッタスイッチ ６１１ 取り付け枠 ６１２ 脚 ６１３ 取り付け台 ６１４ 固定部 ６３１ 電流源 ６３２ 電流源 ６３３ 電流源 ６４１ スイッチ（オンオフ手段） ６３４ 電流源（１単位） ６４３ 内部配線 ６５１ ボリウム（電流調整手段） ６８１ トランジスタ群 ６９１ 抵抗（電流制限手段、所定電圧発生手段） ６９２ デコーダ回路 ６９３ レベルシフタ回路 ７０１ カウンタ（計数手段） ７０２ ＮＯＲ ７０３ ＡＮＤ ７０４ 電流出力回路 ７１１ 嵩上げ回路 ７２１ Ｄ／Ａ変換器 ７２２ オペアンプ ７３１ アナログスイッチ（オンオフ手段） ７３２ インバータ ７６１ 出力パッド（出力信号端子） ７７１ 基準電流源 ７７２ 電流制御回路 ７８１ 温度検出回路７８２ 温度制御回路 ９３１ カスケード電流接続線 ９３２ 基準電流信号線 ９４１ｉ 電流入力端子 ９４１ｏ 電流出力端子 ９５１ ベースアノード線（アノード電圧線） ９５２ アノード配線 ９５３ 接続端子 ９６１ 接続アノード線 ９６２ 共通アノード線 ９７１ コンタクトホール ９９１ ベースカソード線 ９９２ 入力信号線 １００１ 接続樹脂（導電性樹脂、異方向性導電樹脂） １０１１ 光吸収膜 １０１２ 樹脂ビーズ １０１３ 封止樹脂 １０２１ 回路形成部 １０５１ ゲート電圧線 １０９１ 電源回路（ＩＣ） １０９２ 電源ＩＣ制御信号 １０９３ ゲートドライバ回路制御信号 １１１１ 単位ゲート出力回路 １３４１ 容量制御線 １３４３ 容量制御共通線 １４４１ 基準電圧回路 １４４３ トランジスタ １４４４ トランジスタ １４５１ （可変）ツェナーダイオード １４６１ 配線 １４６２ バッファ回路 １４６３ 調整基準電圧出力配線 １４７１ 調整基準電圧出力端子 １４８１ 調整基準電圧入力配線 １４８２ 基準電圧切り替えスイッチ １４８３ 調整基準電圧入力端子 １５２１ 倍率可変スイッチ １５２２ トランジスタ １５６１ 画素トランジスタ形成領域 １５８１ 点灯制御ドライバ １５８２ ドライバ制御線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６４１ ６４１Ｄ ６４２ ６４２Ａ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB03 AB14 AB17 AB18 DB03 GA00 5C080 AA06 BB05 CC03 DD05 DD20 EE01 EE19 EE29 EE30 FF11 HH09 JJ03 JJ04 JJ05 JJ06 KK02 KK04 KK07 KK43

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基準電圧と抵抗とを有し、定電流を発生
    する定電流発生回路と、 前記定電流発生回路からの定電流が入力され、かつ前記
    定電流に対応する第１の電流を、複数の第２の電流源に
    出力する第１の電流源と、 前記第１の電流源から出力される第１の電流が入力さ
    れ、かつ前記第１の電流に対応する第２の電流を、複数
    の第３の電流源に出力する第２の電流源と、 前記第２の電流源から出力される第２の電流が入力さ
    れ、かつ前記第２の電流に対応する第３の電流を複数の
    第４の電流源に出力する第３の電流源とを具備し、 前記第４の電流源は、入力画像データに対応した個数が
    選択されることを特徴とするＥＬ表示パネル。
  2. 【請求項２】 基準電圧と抵抗とを有し、定電流を発生
    する定電流発生回路と、 前記定電流を流す第１のトランジスタと、 前記第１のトランジスタとカレントミラー接続された複
    数の第２のトランジスタからなる第１のトランジスタ群
    と、 前記第２のトランジスタの出力電流を流す第２のトラン
    ジスタと、 前記第２のトランジスタとカレントミラー接続された複
    数の第３のトランジスタからなる第２のトランジスタ群
    とを具備し、 前記第１のトランジスタ群にあって、複数の第２のトラ
    ンジスタは２平方ミリメートル以内の範囲に形成され、 前記第２のトランジスタ群にあって、複数の第３のトラ
    ンジスタは２平方ミリメートル以内の範囲に形成されて
    いることを特徴とするＥＬ表示パネル。
  3. 【請求項３】 定電流を表示装置の温度により調整する
    温度調整回路を具備することを特徴とする請求項１また
    は請求項２記載のＥＬ表示パネル。
  4. 【請求項４】 基準電圧の入力回路と、 前記基準電圧に対応した所定電圧に変換する電子ボリウ
    ム回路と、 前記所定電圧と抵抗から定電流を発生する定電流発生回
    路と、 前記定電流発生回路からの定電流が入力され、かつ前記
    定電流に対応する第１の電流を、複数の第２の電流源に
    出力する第１の電流源と、 前記第１の電流源から出力される第１の電流が入力さ
    れ、かつ前記第１の電流に対応する第２の電流を、複数
    の第３の電流源に出力する第２の電流源と、 前記第２の電流源から出力される第２の電流が入力さ
    れ、かつ前記第２の電流に対応する第３の電流を複数の
    第４の電流源に出力する第３の電流源とを具備し、 前記第４の電流源は、入力画像データに対応した個数が
    選択されることを特徴とするＥＬ表示パネル。
  5. 【請求項５】 第１の基準電圧の入力回路と、 第２の基準電圧の入力回路と、 前記第１の基準電圧を第１の所定電圧に変換する電子ボ
    リウム回路と、 前記第１の所定電圧を出力する出力回路と、 前記第１の基準電圧と前記第２の基準電圧のうち一方の
    基準電圧を選択する選択回路と、 前記選択回路の出力電圧と抵抗から定電流を発生する定
    電流発生回路と、 前記定電流発生回路からの定電流が入力され、かつ前記
    定電流に対応する第１の電流を、複数の第２の電流源に
    出力する第１の電流源と、 前記第１の電流源から出力される第１の電流が入力さ
    れ、かつ前記第１の電流に対応する第２の電流を、複数
    の第３の電流源に出力する第２の電流源と、 前記第２の電流源から出力される第２の電流が入力さ
    れ、かつ前記第２の電流に対応する第３の電流を複数の
    第４の電流源に出力する第３の電流源とを具備し、 前記第４の電流源は、入力画像データに対応した個数が
    選択されることを特徴とするＥＬ表示パネル。
  6. 【請求項６】 電流出力のドライバＩＣであって、 複数の基準電圧の出力端子と、 複数の基準電圧の入力端子とを具備し、 前記入力端子および出力端子は、前記ドライバＩＣの短
    辺に略平行に配置されていることを特徴とするドライバ
    ＩＣ。
  7. 【請求項７】 電流出力のドライバＩＣであって、 各色に複数の基準電圧の出力端子と、 各色に複数の基準電圧の入力端子とを具備し、 前記各色の複数の基準電圧の出力端子は、各色が線対称
    になるように配置され、 前記各色の複数の基準電圧の入力端子は、各色が線対称
    になるように配置され、 前記入力端子および出力端子は、前記ドライバＩＣの長
    辺に略平行に配置されているこ とを特徴とするドライ
    バＩＣ。
  8. 【請求項８】 請求項６または請求項７記載のドライバ
    ＩＣが複数個積載され、前記複数のドライバＩＣの出
    力端子と入力端子が配線で接続されていることを特徴と
    するＥＬ表示パネル。
  9. 【請求項９】 ＥＬ素子と、 第１の駆動トランジスタと、 第２の駆動トランジスタと、 前記第１および第２の駆動トランジスタのゲート端子と
    ドレイン端子間をショートする第１のスイッチング素子
    と、 前記第１の駆動トランジスタおよび第２の駆動トランジ
    スタのドレイン端子をソース信号線と接続する第２のス
    イッチング素子とを具備し、 前記第１の駆動トランジスタと第２の駆動トランジスタ
    は、画素内で分散して形成または配置されていることを
    特徴とするＥＬ表示パネル。
  10. 【請求項１０】 画素の選択トランジスタと、ＥＬ素子
    と、前記ＥＬ素子の電流を印加する駆動トランジスタ
    と、前記ＥＬ素子と前記駆動用トランジスタとの間に配
    置されたスイッチングトランジスタから構成された画素
    と、 前記選択トランジスタのオンオフ信号を出力する第１の
    ゲートドライバ回路と、 前記スイッチングトランジスタのオンオフ信号を出力す
    る第２のゲートドライバ回路と、 前記選択トランジスタに接続されたソース信号線にプロ
    グラム電流を供給するソースドライバ回路とを具備し、 前記第１のゲートドライバ回路および前記第２のゲート
    ドライバ回路のトランジスタはＰチャンネルトランジス
    タであり、かつ、前記トランジスタは基板に直接に形成
    されており、 前記ソースドライバ回路は、半導体チップで構成され、
    前記基板に実装され、前記第１のゲートドライバ回路
    は、１画素行または２画素行を同時に選択でき、 前記第２のゲートドライバ回路は、１画素行ごとに選択
    または非選択できることを特徴とするＥＬ表示パネル。
JP2002135605A 2002-05-10 2002-05-10 Ｅｌ表示パネルおよびドライバｉｃ Pending JP2003330413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002135605A JP2003330413A (ja) 2002-05-10 2002-05-10 Ｅｌ表示パネルおよびドライバｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002135605A JP2003330413A (ja) 2002-05-10 2002-05-10 Ｅｌ表示パネルおよびドライバｉｃ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008330957A Division JP2009151315A (ja) 2008-12-25 2008-12-25 Ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JP2003330413A true JP2003330413A (ja) 2003-11-19
JP2003330413A5 JP2003330413A5 (ja) 2007-07-05

Family

ID=29697893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002135605A Pending JP2003330413A (ja) 2002-05-10 2002-05-10 Ｅｌ表示パネルおよびドライバｉｃ

Country Status (1)

Country Link
JP (1) JP2003330413A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156703A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器
JP2005156867A (ja) * 2003-11-25 2005-06-16 Tohoku Pioneer Corp 有機ｅｌ表示装置及びその駆動方法
JP2006154302A (ja) * 2003-12-02 2006-06-15 Toshiba Matsushita Display Technology Co Ltd 自己発光型表示装置の駆動方法、自己発光型表示装置の表示制御装置、自己発光型表示装置の電流出力型駆動回路
JP2007104148A (ja) * 2005-09-30 2007-04-19 Denso Corp 負荷駆動装置
JP2007140488A (ja) * 2005-10-18 2007-06-07 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2007155754A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 画像表示装置およびその駆動方法
JP2008033073A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置およびその製造方法
KR20130012762A (ko) * 2011-07-26 2013-02-05 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101306865B1 (ko) * 2012-02-09 2013-09-10 (주)태진기술 고전압 집적회로
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
US8988400B2 (en) 2005-10-18 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN112242174A (zh) * 2019-07-18 2021-01-19 美光科技公司 用于存储器单元的感测技术
CN114495821A (zh) * 2021-11-19 2022-05-13 京东方科技集团股份有限公司 一种显示面板、显示装置
CN112242174B (zh) * 2019-07-18 2024-06-04 美光科技公司 用于存储器单元的感测技术

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001210122A (ja) * 2000-01-28 2001-08-03 Matsushita Electric Ind Co Ltd 照明装置、映像表示装置、映像表示装置の駆動方法、液晶表示パネル、液晶表示パネルの製造方法、液晶表示パネルの駆動方法、アレイ基板、表示装置、ビューファインダおよびビデオカメラ
WO2003023750A1 (en) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. El display panel, its driving method, and el display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001210122A (ja) * 2000-01-28 2001-08-03 Matsushita Electric Ind Co Ltd 照明装置、映像表示装置、映像表示装置の駆動方法、液晶表示パネル、液晶表示パネルの製造方法、液晶表示パネルの駆動方法、アレイ基板、表示装置、ビューファインダおよびビデオカメラ
WO2003023750A1 (en) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. El display panel, its driving method, and el display apparatus

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156703A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器
JP2005156867A (ja) * 2003-11-25 2005-06-16 Tohoku Pioneer Corp 有機ｅｌ表示装置及びその駆動方法
JP4495952B2 (ja) * 2003-11-25 2010-07-07 東北パイオニア株式会社 有機ｅｌ表示装置及びその駆動方法
JP2006154302A (ja) * 2003-12-02 2006-06-15 Toshiba Matsushita Display Technology Co Ltd 自己発光型表示装置の駆動方法、自己発光型表示装置の表示制御装置、自己発光型表示装置の電流出力型駆動回路
JP2007104148A (ja) * 2005-09-30 2007-04-19 Denso Corp 負荷駆動装置
JP4524802B2 (ja) * 2005-09-30 2010-08-18 株式会社デンソー 負荷駆動装置
US8988400B2 (en) 2005-10-18 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007140488A (ja) * 2005-10-18 2007-06-07 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US9455311B2 (en) 2005-10-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US9184186B2 (en) 2005-10-18 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007155754A (ja) * 2005-11-30 2007-06-21 Kyocera Corp 画像表示装置およびその駆動方法
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
US8810489B2 (en) 2006-07-31 2014-08-19 Sony Corporation Display and method for manufacturing display
US8994626B2 (en) 2006-07-31 2015-03-31 Sony Corporation Display and method for manufacturing display
JP2008033073A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置およびその製造方法
KR20130012762A (ko) * 2011-07-26 2013-02-05 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101906418B1 (ko) 2011-07-26 2018-10-11 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101306865B1 (ko) * 2012-02-09 2013-09-10 (주)태진기술 고전압 집적회로
CN112242174A (zh) * 2019-07-18 2021-01-19 美光科技公司 用于存储器单元的感测技术
CN112242174B (zh) * 2019-07-18 2024-06-04 美光科技公司 用于存储器单元的感测技术
CN114495821A (zh) * 2021-11-19 2022-05-13 京东方科技集团股份有限公司 一种显示面板、显示装置

Similar Documents

Publication Publication Date Title
US10347183B2 (en) EL display apparatus
JP4251801B2 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP4490650B2 (ja) Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
JP4357413B2 (ja) Ｅｌ表示装置
JP4146421B2 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
KR100572429B1 (ko) Ｅｌ 표시 패널 및 그것을 이용한 ｅｌ 표시 장치
JP2003150109A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
JP2003216100A (ja) Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2003150104A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置
JP2004093682A (ja) Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP2003122303A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2004117921A (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP4071535B2 (ja) Ｅｌ表示装置
JP2003323152A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2005055726A (ja) Ｅｌ表示装置
JP2003330413A (ja) Ｅｌ表示パネルおよびドライバｉｃ
JP2004294752A (ja) Ｅｌ表示装置
JP2009151315A (ja) Ｅｌ表示装置
JP2003332910A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2008146051A (ja) Ｅｌ表示装置
JP2004279990A (ja) Ｅｌ表示装置
JP2009104147A (ja) Ｅｌ表示装置
JP4131743B2 (ja) Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
JP2008146093A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2006285268A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100329

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100423