JP2003150109A - Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置 - Google Patents

Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置

Info

Publication number
JP2003150109A
JP2003150109A JP2001347015A JP2001347015A JP2003150109A JP 2003150109 A JP2003150109 A JP 2003150109A JP 2001347015 A JP2001347015 A JP 2001347015A JP 2001347015 A JP2001347015 A JP 2001347015A JP 2003150109 A JP2003150109 A JP 2003150109A
Authority
JP
Japan
Prior art keywords
pixel
current
signal line
tft
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001347015A
Other languages
English (en)
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001347015A priority Critical patent/JP2003150109A/ja
Publication of JP2003150109A publication Critical patent/JP2003150109A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 ３辺フリー構成を容易に実現できるＥＬ表示
装置を提供する。 【解決手段】 各画素１６を４つのＴＦＴ１１で構成
し、ゲートドライバ１２に接続したゲート信号線１７ａ
がＴＦＴ１１ｂ、１１ｃをオンオフ制御し、ソースドラ
イバ１４がソース信号線１８に出力するデータを所定輝
度よりも大きくなるようにコンデンサ１９に書き込む。
ゲート信号線１７ｂに接続したＴＦＴ１１ｄは、オンオ
フ動作させてＥＬ素子１５への電流を制御する。ゲート
信号線１７ｂは複数の画素行ごとに接続した共通の点灯
制御線１７９１より印加されたオンオフ信号によってブ
ロックごとにＥＬ素子１５を所定輝度よりも高い輝度で
発光させてオンオフ制御し、所定の表示輝度にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】主として本発明は自発光で画
像を表示するＥＬ表示パネルとおよびこれらのＥＬ表示
パネルを用いた携帯電話などの情報表示装置などに関す
るものである。
【０００２】
【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用されているた
め、ワードプロセッサやパーソナルコンピュータ、テレ
ビなどの機器や、ビデオカメラのビューファインダ、モ
ニターなどにも用いられている。
【０００３】
【発明が解決しようとする課題】しかし、液晶表示パネ
ルは自発光デバイスではないため、バックライトを用い
ないと画像を表示できないという問題点がある。バック
ライトを構成するためには所定の厚みが必要であるた
め、表示モジュールの厚みが大きくなるという問題があ
った。また、液晶表示パネルでカラー表示を行うために
は、カラーフィルタを使用する必要がある。そのため、
光利用効率が低いという問題点があった。
【０００４】
【課題を解決するための手段】この課題を解決するため
に本発明は第１に、ＥＬ表示装置において、アクティブ
マトリックス型ＥＬ表示装置であって、各画素に形成さ
れたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動素
子と、前記駆動素子と前記ＥＬ素子間に配置されたスイ
ッチング素子と、前記スイッチング素子を制御する制御
信号線とを具備し、前記制御信号線は複数の画素行に共
通となるように形成されていることを特徴とする。
【０００５】第２に、ＥＬ表示装置において、アクティ
ブマトリックス型ＥＬ表示装置であって、各画素に形成
されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動
素子と、前記駆動素子と前記ＥＬ素子間に配置されたス
イッチング素子と、前記スイッチング素子を制御する制
御信号線とを具備し、前記制御信号線は複数の画素行に
共通となるように形成され、隣接した画素行は異なる制
御信号線に接続されていることを特徴とする。
【０００６】第３に、ＥＬ表示装置において、各画素に
形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する
駆動素子と、前記駆動素子と前記ＥＬ素子間に配置され
た第１のスイッチング素子と、前記第１のスイッチング
素子を制御する第１の制御信号線と、前記ＥＬ素子の一
方の端子に電圧を印加する第２のスイッチング素子と、
前記第２のスイッチング素子を制御する第２の制御信号
線を具備し、前記第１の制御信号線および第２の制御信
号線は複数の画素行に共通となるように形成され、前記
第１の制御信号線と第２の制御信号線は同期をとって制
御信号が印加されることを特徴とする。
【０００７】第４に、ＥＬ表示装置において、各画素は
ＥＬ素子と、前記ＥＬ素子に電流を供給する駆動素子
と、前記駆動素子と前記ＥＬ素子間に配置されたスイッ
チング素子とを有し、前記画素を選択するドライバ回路
が、前記画素と同時に基板上に形成され、前記スイッチ
ング素子を制御する制御信号線が複数の画素行に共通と
なるように形成されていることを特徴とする。
【０００８】第５に、ＥＬ表示装置において、マトリッ
クス状に形成された画素と、映像信号を出力するソース
ドライバＩＣと、前記画素を選択して、前記ソースドラ
イバＩＣが出力する映像信号を印加するゲートドライバ
ＩＣとを具備し、各画素はＥＬ素子と、前記ＥＬ素子に
電流を供給する駆動素子と、前記駆動素子と前記ＥＬ素
子間に配置されたスイッチング素子とを有し、前記スイ
ッチング素子を制御する制御信号線が複数の画素行に共
通となるように形成され、前記ソースドライバＩＣと前
記ゲートドライバＩＣの両方が、表示領域の一辺に積載
されていることを特徴とする。
【０００９】第６に、ＥＬ表示装置の駆動方法におい
て、画面の一部を表示し、他の部分を非表示状態とし、
画面の上下方向に順次、表示領域を移動させ、前記移動
スピードが、画面の部分で異なっていることを特徴とす
る。
【００１０】第７に、ＥＬ表示装置の駆動方法におい
て、画面の第１の部分と、第２の部分で、選択する回数
を異ならせることにより、表示輝度を変化させることを
特徴とする。
【００１１】第８に、情報表示装置において、各画素に
形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する
駆動素子と、前記駆動素子と前記ＥＬ素子間に配置され
たスイッチング素子と、前記スイッチング素子を制御す
る制御信号線とを有し、前記制御信号線が複数の画素行
に共通となるように形成されたＥＬ表示装置と、ダウン
コンバータと、アップコンバータと、受話器と、スピー
カーとを具備することを特徴とする。
【００１２】第９に、情報表示装置において、マトリッ
クス状にＥＬ素子が形成された第１の基板と、前記基板
に積載されたドライバＩＣと、前記ＥＬ素子を保護する
封止板とを具備し、前記封止板は、前記ドライバＩＣと
ＥＬ素子の両方を封止していることを特徴とする。
【００１３】第１０に、情報表示装置において、マトリ
ックス状に画素が形成された表示パネルと、前記表示パ
ネルの裏面に形成されたミラーと、前記表示パネルが取
り付けられた筐体とを具備し、前記表示パネルは所定の
支点で位置を変化できるように構成され、第１の状態で
は、前記表示パネルの表示画像を観察でき、第２の状態
では、前記表示パネルの裏面のミラーを観察できるよう
に構成されていることを特徴とする。
【００１４】第１１に、情報表示装置において、マトリ
ックス状に画素が形成された表示パネルと、前記表示パ
ネルが取り付けられた筐体と、外光の明るさを検出する
光センサーと、テンキーと、前記筐体の側面または裏面
に配置されたファンクションキーとを具備し、前記ファ
ンクションキーとテンキーとを同時に押さえることによ
り、前記テンキーの入力内容が変化するように構成され
ていることを特徴とする。
【００１５】第１２に、ＥＬ表示装置において、１画素
が、赤色の点灯部と、緑色の点灯部と、青色の点灯部
と、白色の点灯部とを具備し、前記画素のそれぞれの点
灯部に薄膜トランジスタが形成されており、前記白色の
点灯部は、赤色と緑色と青色の点灯部の材料から形成さ
れており、前記画素がマトリックス状に配置されている
ことを特徴とする。
【００１６】第１３に、ＥＬ表示装置において、１画素
が、赤色の点灯部と、緑色の点灯部と、青色の点灯部と
を具備し、前記画素のそれぞれの点灯部に薄膜トランジ
スタが形成されており、前記画素がマトリックス状に配
置され、かつ、前記画素の各色の点灯部の配置が隣接し
た画素行で、逆方向になっていることを特徴とする。
【００１７】第１４に、ＥＬ表示装置において、ゲート
ドライバ回路が基板上に画素と同時に形成され、前記ゲ
ートドライバ回路上にＥＬ膜が形成され、かつ、前記Ｅ
Ｌ膜上にアノード電極と一体となった金属膜が形成され
ていることを特徴とする。
【００１８】第１５に、ＥＬ表示装置において、ゲート
ドライバ回路が基板上に画素と同時に形成され、前記ゲ
ートドライバ回路上にＥＬ膜が形成され、かつ、前記Ｅ
Ｌ膜上にアノード電極と一体となった金属膜が形成さ
れ、前記金属膜は、画素に対応して凹凸または円弧状に
形成されていることを特徴とする。
【００１９】第１６に、ＥＬ表示パネルの製造方法にお
いて、第１の基板に画素を駆動する画素回路を形成する
第１の工程と、前記第１の工程後、前記画素回路上の絶
縁膜を形成する第２の工程と、前記絶縁膜上にマスクを
形成し、前記マスクを介して、前記絶縁膜を画素に対応
して円弧状に形成する第３の工程と、前記絶縁膜上に画
素電極を形成する第４の工程と、前記画素電極上にＥＬ
膜を形成する第５の工程と、前記ＥＬ膜上に金属からな
る共通電極を形成する第６の工程と、前記共通電極上
に、保護膜を形成する第７の工程を行うことを特徴とす
る。
【００２０】
【発明の実施の形態】本明細書において、各図面は理解
を容易にまたは作図を容易にするため、省略や拡大縮小
した箇所がある。例えば、図５の表示パネルの断面図で
は封止膜７３などを十分厚く図示している。また、図６
等では画素電極に信号を印加する薄膜トランジスタ（Ｔ
ＦＴ）などを省略している。また、本発明の表示パネル
などでは、位相補償のための位相フィルムなどを省略し
ているが、適時付加することが望ましい。以上のことは
他の図面に対しても同様である。また、同一番号または
記号を付した箇所は同一の材料あるいは機能もしくは動
作を有するものである。
【００２１】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例等と組み合わせることができ
る。例えば、図６の表示パネルにタッチパネルなどを付
加し、図１９９、図２１０のような情報表示装置とする
ことができる。また、拡大レンズを取り付け、ビデオカ
メラ（図１３０参照）などのビューファインダ（図２０
６参照）を構成することもできる。また、図３８、図３
９、図４９、図２１６などで説明した本発明の駆動方法
は、本発明の表示装置または表示パネルのいずれにも適
用することができる。また、本発明は各画素にＴＦＴが
形成されたアクティブマトリックス型表示パネルを主と
して説明するがこれに限定されるものではなく、単純マ
トリックス型にも適用することができることは言うまで
もない。
【００２２】このように、明細書、図面で説明した事
項、内容、仕様は、特に例示されていなくとも、互いに
組み合わせて適用させることができる。
【００２３】（実施の形態１）現在、低消費電力でかつ
高表示品質であり、更に薄型化が可能な表示パネルとし
て、複数の有機エレクトロルミネッセンス（ＥＬ）素子
をマトリックス状に配列して構成される有機ＥＬ表示パ
ネルが注目されている。
【００２４】有機ＥＬ表示パネルは、図２に示すよう
に、画素電極４８としての透明電極が形成されたアレイ
基板４９上に、電子輸送層、発光層、正孔輸送層などか
らなる少なくとも１層の有機ＥＬ層４７、及び反射膜４
６が積層されたものである。透明電極（画素電極）４８
の陽極（アノード）にプラス、反射膜４６の陰極（カソ
ード）にマイナスの電圧を加え、これらの間に直流電流
を印加することにより、有機ＥＬ層４７が発光する。こ
のように、良好な発光特性を期待することのできる有機
化合物を有機ＥＬ層に使用することによって、ＥＬ表示
パネルが実用に耐え得るものになっている。
【００２５】なお、カソード電極、アノード電極あるい
は反射膜は、ＩＴＯ電極に誘電体多層膜からなる光学的
干渉膜を形成して構成してもよい。誘電体多層膜とは低
屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層
形成したもの（誘電体ミラー）である。この誘電体多層
膜は有機ＥＬ構造から放射される光の色調を良好なもの
にする機能（フィルタ効果）を有する。
【００２６】アノードあるいはカソードへ電流を供給す
る配線６３、５１には大きな電流が流れる。例えば、Ｅ
Ｌ表示装置の画面サイズが４０インチサイズになると１
００Ａ程度の電流が流れる。そのため、これらの配線の
抵抗値は十分低く作製する必要がある。この課題に対し
て、本発明では、まず、アノードなどの配線を薄膜で形
成する。そして、この薄膜配線に電解めっき技術により
導体の厚みを太く形成している。また、必要に応じて、
配線そのもの、あるいは配線に銅薄からなる金属配線を
付加している。
【００２７】また、アノードあるいはカソード配線に大
きな電流を供給するため、電流供給手段から高電圧で小
電流の電力配線を用いて、前記アノード配線などの近傍
まで配線し、ＤＣＤＣコンバータなどを用いて低電圧、
高電流に電力変換して供給している。つまり、電源から
高電圧、小電流配線を用いて電力消費対象まで配線し、
電力消費対象の近傍で大電流、低電圧に変換する。この
ようなものとして、ＤＣＤＣコンバータ、トランスなど
が例示されている。
【００２８】反射膜４６には、リチウム、銀、アルミニ
ウム、マグネシウム、インジウム、銅または各々の合金
等の仕事関数が小さなもの、特にＡｌ−Ｌｉ合金を用い
ることが好ましい。また、透明電極（画素電極）４８に
は、ＩＴＯ（錫ドープ酸化インジウム）等の仕事関数の
大きな導電性材料または金等を用いることができる。な
お、金を電極材料として用いた場合、電極は半透明の状
態となる。なお、ＩＴＯはＩＺＯなどの他の材料でもよ
い。この事項は画素電極に対しても同様である。
【００２９】なお、画素電極４８などに薄膜を蒸着する
際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよ
い。また、画素電極４８としてのＩＴＯ上にカーボン膜
を２０ｎｍ以上５０ｎｍ以下で成膜することにより、界
面の安定性が向上し、発光輝度および発光効率も良好な
ものとなる。
【００３０】また、有機ＥＬ膜は蒸着で形成することに
限定されるものではなく、インクジェットで形成しても
よいことは言うまでもない。
【００３１】（実施の形態２）以下、本発明のＥＬ表示
パネル構造の理解を容易とするため、まず、本発明の有
機ＥＬ表示パネルの製造方法について説明をする。
【００３２】放熱性を良くするため、アレイ基板４９は
サファイアガラスで形成してもよい。または熱伝導性の
よい薄膜あるいは厚膜を形成してもよい。例えば、ダイ
ヤモンド薄膜を形成した基板を使用することが例示され
る。もちろん、石英ガラス基板、ソーダガラス基板を用
いてもよい。その他、アルミナなどのセラミック基板や
銅などからなる金属板を使用したり、絶縁膜に金属膜を
蒸着あるいは塗布などのコーティングを施したものを用
いてもよい。画素電極を反射型とする場合、基板材料と
しては基板の表面方向より光が出射されるので、ガラ
ス、石英や樹脂等の透明ないし半透明材料の他、ステン
レスなどの非透過材料を用いることもできる。この構成
を図５に図示する。図５では、カソード電極をＩＴＯな
どの透明電極７２で形成している。
【００３３】なお、本発明の実施例では、カソードなど
を金属膜で形成するとしたが、これに限定されるもので
はなく、ＩＴＯ、ＩＺＯなどの透明膜で形成してもよ
い。このように、ＥＬ素子１５のアノードとカソードの
両方の電極を透明電極にすることにより、透明ＥＬ表示
パネルを構成できる。つまり、金属膜を使わずに透過率
を約８０％まで上げることにより、文字や絵を表示しな
がら表示パネルの向こう側がほとんど透けて見えるよう
な構成にすることができる。
【００３４】また、アレイ基板４９にはプラスチック基
板を用いてもよい。プラスチック基板は割れにくく、ま
た、軽量のため携帯電話の表示パネル用基板として最適
である。プラスチック基板は、芯材となるベース基板の
一方の面に補助の基板を接着剤で貼り合わせて積層基板
として用いることが好ましい。もちろん、これらの基板
は板に限定されるものではなく、厚さ０．０５ｍｍ以上
０．３ｍｍ以下のフィルムでもよい。
【００３５】ベース基板の材料として、脂環式ポリオレ
フィン樹脂を用いることが好ましい。このような脂環式
ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯ
Ｎ（厚さ２００μｍの１枚板）が例示される。ベース基
板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能
を持つハードコート層、および耐透気性機能を持つガス
バリア層が形成されたポリエステル樹脂、ポリエチレン
樹脂あるいはポリエーテルスルホン樹脂などからなる補
助基板（あるいはフィルムもしくは膜）を配置する。
【００３６】このように、アレイ基板４９をプラスチッ
クで構成する場合、アレイ基板４９はベース基板と２枚
の補助基板から構成されるので、ベース基板の他方の面
にも、前述と同様にハードコート層およびガスバリア層
が形成されたポリエーテルスルホン樹脂などからなる補
助基板（あるいはフィルムもしくは膜）を配置する。な
お、ベース基板と補助基板とは接着剤もしくは粘着剤を
介して貼り合わせて積層基板とする。
【００３７】接着剤としてはＵＶ（紫外線）硬化型でア
クリル系の樹脂からなるものを用いること、また、アク
リル樹脂はフッ素基を有するものを用いることが好まし
い。その他、エポキシ系の接着剤あるいは粘着剤を用い
てもよい。接着剤あるいは粘着剤の屈折率は１．４７以
上１．５４以下のものを用いることが好ましい。また、
アレイ基板４９の屈折率との屈折率差が０．０３以下と
なるようにすることが好ましい。特に、接着剤は先に記
載したような酸化チタンなどの光拡散材を添加し、光散
乱層として機能させることが好ましい。
【００３８】各々の補助基板をベース基板に貼り合わせ
る際には、各々の補助基板の光学的遅相軸同士がなす角
度を４５度以上１２０度以下、さらに好ましくは８０度
以上１００度以下（ほぼ９０度）とすることがよい。こ
の範囲にすることにより、補助基板および補助基板であ
るポリエーテルスルホン樹脂などで発生する位相差を積
層基板内で完全に打ち消すことができる。したがって、
有機ＥＬ表示パネル用プラスチック基板は位相差の無い
等方性基板として扱うことができるようになる。
【００３９】この構成により、位相差を持ったフィルム
基板またはフィルム積層基板に比べて、著しく汎用性が
広がる。つまり、位相差フィルムとを組み合わせること
により直線偏光を楕円偏光に設計通りに変換できるよう
になるからである。アレイ基板４９などに位相差がある
と、この位相差により設計値との誤差が発生する。
【００４０】補助基板におけるハードコート層は、材料
としてエポキシ系樹脂、ウレタン系樹脂またはアクリル
系樹脂等を用いることができ、ストライプ状電極あるい
は画素電極を有する透明導電膜の第１のアンダーコート
層とを兼ねる。また、ガスバリア層としては、Ｓｉ
Ｏ2、ＳｉＯｘなどの無機材料、またはポリビニールア
ルコール、ポリイミドなどの有機材料等を用いることが
できる。粘着剤、接着剤などとしては、先に記述したア
クリル系の他にエポキシ系接着剤、またはポリエステル
系接着剤等を用いることができる。なお、接着層の厚み
は１００μｍ以下とするが、基板など表面の凹凸を平滑
化するために、１０μｍ以上とすることが好ましい。
【００４１】また、アレイ基板４９を構成する補助基板
および補助基板として、厚さ４０μｍ以上４００μｍ以
下のものを用いることが好ましい。また、各々の補助基
板の厚さを１２０μｍ以下にすることにより、ポリエー
テルスルホン樹脂のダイラインと呼ばれる溶融押し出し
成形時のむらまたは位相差を低く抑えることができるの
で、好ましくは厚さを５０μｍ以上８０μｍ以下とす
る。
【００４２】次に、この積層基板に、透明導電膜の補助
アンダーコート層としてＳｉＯｘを形成し、画素電極と
なるＩＴＯからなる透明導電膜をスパッタ技術で形成す
る。このようにして製造した有機ＥＬ表示パネル用プラ
スチック基板の透明導電膜は、その膜特性として、シー
ト抵抗値２５Ω／□、透過率８０％を実現することがで
きる。
【００４３】ベース基板の厚さが５０μｍ〜１００μｍ
のように薄い場合には、有機ＥＬ表示パネルの製造工程
において、有機ＥＬ表示パネル用プラスチック基板が熱
処理によりカールしてしまう。また、ストライプ状電極
などを構成するＩＴＯにクラックが発生し、それ以降の
搬送が不可能となる。また、回路部品の接続においても
良好な結果は得られない。しかし、ベース基板を１枚板
で厚さ２００μｍ以上５００μｍ以下とした場合は、基
板の変形がなく平滑性に優れ、搬送性が良好で、透明導
電膜特性も安定する。また、回路部品の接続も問題なく
実施することができる。さらに、適度な柔軟性と平面性
をもっているため、厚さを２５０μｍ以上４５０μｍ以
下とすることがよいと考えられる。
【００４４】なお、アレイ基板４９として前述のプラス
チック基板などの有機材料を使用する場合は、液晶層に
接する面にもバリア層として無機材料からなる薄膜を形
成することが好ましい。この無機材料からなるバリア層
は、ＡＩＲコートと同一材料で形成されることが好まし
い。なお、封止フタ４１もアレイ基板４９と同様の技術
あるいは構成により作製できる。
【００４５】また、バリア層を画素電極あるいはストラ
イプ状電極上に形成する場合は、光変調層に印加される
電圧のロスを極力低減させるために低誘電率材料を使用
することが好ましい。例えば、フッ素を添加したアモル
ファスカーボン膜（比誘電率２．０〜２．５）が例示さ
れる。その他、ＪＳＲ社が製造販売しているＬＫＤシリ
ーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜
２．７））、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．
０〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ
（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベー
スにしたスピン塗布形であり、比誘電率も２．０〜２．
７と低く好ましい。その他、ポリイミド、ウレタン、ア
クリル等の有機材料や、ＳｉＮｘ、ＳｉＯ2などの無機
材料でもよい。これらのバリア層材料は補助基板に用い
ても問題はない。
【００４６】プラスチックで形成したアレイ基板４９あ
るいは封止フタ４１を用いることにより、割れない、軽
量化できるという利点を発揮できる他に、プレス加工で
きるという利点もある。つまり、プレス加工あるいは切
削加工により任意の形状の基板を作製できるということ
である（図３を参照）。また、融解あるいは化学薬品処
理により任意の形状、厚みに加工することもできる。例
えば、円形にしたり、球形（曲面など）にしたり、円錐
状に加工したりすることが例示される。また、プレス加
工により、基板の製造と同時に、一方の基板面に凹凸部
２５２を形成し、散乱面の形成、あるいはエンボス加工
を行うことができる。
【００４７】また、プラスチックをプレス加工すること
により形成したアレイ基板４９の穴に、バックライトあ
るいはカバー基板の位置決めピンを挿入できるように形
成することも容易である。また、アレイ基板４９、封止
フタ４１内に厚膜技術あるいは薄膜技術で形成したコン
デンサあるいは抵抗などの電気回路を構成してもよい。
また、封止フタ４１に凹部（図示せず）を形成し、アレ
イ基板４９に凸部２５１を形成し、この凹部と凸部とが
ちょうどはめ込めるように形成することにより、封止フ
タ４１とアレイ基板４９とをはめ込みにより一体化する
ことができるように構成してもよい。
【００４８】ガラス基板を用いた場合は、画素１６の周
辺部にＥＬ素子を蒸着する際に使用する土手を形成して
いた。土手（リブ）は樹脂材料を用いて、１．０μｍ以
上３．５μｍ以下、さらに好ましくは１．５μｍ以上
２．５μｍ以下の厚みで凸部状に形成する。この樹脂か
らなる土手（凸部）２５１を封止フタ４１またはアレイ
基板４９のプレス加工による形成と同時に作製すること
もできる（図３を参照）。これは封止フタ４１、アレイ
基板４９を樹脂で形成することにより発生する大きな効
果である。なお、土手材料はアクリル樹脂、ポリイミド
樹脂の他、ＳＯＧ材料でもよい。
【００４９】このように、樹脂部を基板と同時に形成す
ることにより製造時間を短縮できるので低コスト化が可
能である。また、アレイ基板４９などの製造時に、表示
領域部にドット状に凸部２５１を形成する。この凸部２
５１は隣接画素間に形成することで、封止フタ４１とア
レイ基板４９との所定の空間を保持する。なお、土手形
状は、画素電極を取り囲む□状の他、ストライプ状でも
よい。
【００５０】なお、以上の実施例では、土手として機能
する凸部２５１を形成するとしたが、これに限定される
ことはない。例えば、画素部をプレス加工などにより掘
り下げる（凹部）としてもよい。なお、凹凸部２５２、
凸部２５１は基板と同時に形成される他、平面な基板を
最初に形成し、その後、再加熱によりプレスして凹凸を
形成する方式も含まれる。
【００５１】また、封止フタ４１、アレイ基板４９を直
接着色することにより、モザイク状のカラーフィルタを
形成してもよい。基板にインクジェット印刷などの技術
を用いて染料、色素などを塗布し浸透させる。浸透後、
高温で乾燥させ、表面をＵＶ樹脂などの樹脂、酸化シリ
コンあるいは酸化窒素などの無機材料で被覆すればよ
い。また、グラビア印刷技術、オフセット印刷技術、ス
ピンナーで膜を塗布し現像する半導体パターン形成技術
などでカラーフィルタを形成してもよい。カラーフィル
タの他、同様の技術を用いて、黒色もしくは暗色あるい
は変調する光の補色関係にあるブラックマトリックス
（ＢＭ）を着色により直接形成してもよい。また、基板
面上に画素に対応するように凹部を形成し、この凹部に
カラーフィルタ、ＢＭあるいはＴＦＴを埋め込むように
構成してもよい。特に、表面をアクリル樹脂で被膜する
ことが好ましい。この構成では画素電極面などが平滑化
されるという利点もある。
【００５２】また、導電性ポリマーなどにより基板表面
の樹脂を導電化し、画素電極あるいはカソード電極を直
接構成してもよい。さらには、基板に大きく穴を開け、
この穴にコンデンサなどの電子部品を挿入する構成も例
示される。これにより、基板が薄く構成できる利点が発
揮される。
【００５３】また、基板の表面を切削することにより、
自由に模様を形成してもよい。また、封止フタ４１、ア
レイ基板４９の周辺部を溶かすことにより形成してもよ
い。また、有機ＥＬ表示パネルの場合は外部からの水分
の進入を阻止するため、基板の周辺部を溶かして封止し
てもよい。
【００５４】以上のように、基板を樹脂で形成すること
により、基板への穴あけ加工が容易である。また、プレ
ス加工などにより自由に基板形状を構成することができ
る。
【００５５】また、封止フタ４１とアレイ基板４９を多
層回路基板あるいは両面基板として利用できるようにす
るため、封止フタ４１とアレイ基板４９に穴をあけ、こ
の穴に導電樹脂などを充填し、基板の表と裏とを電気的
に導通させることも可能である。
【００５６】また、封止フタ４１、アレイ基板４９自身
を多層の配線基板としてもよい。例えば、導電樹脂のか
わりに導電ピンなどを挿入したり、形成した穴にコンデ
ンサなどの電子部品の端子を差し込めるようにしたり、
または基板内に薄膜による回路配線、コンデンサ、コイ
ルあるいは抵抗を形成してもよい。多層化は薄い基板を
貼り合わせることにより構成されるので、この際、貼り
合わせる基板（フィルム）の１枚以上を着色してもよ
い。
【００５７】また、基板材料に染料、色素を加えて基板
自身に着色を行ったり、フィルタを形成したりすること
ができる。また、製造番号を基板作製と同時に形成する
こともできる。また、表示領域以外の部分だけを着色す
ることにより、積載したＩＣチップに光が照射されるこ
とで誤動作を防止できる。
【００５８】また、基板の表示領域の半分を異なる色に
着色することもできる。これは、樹脂板加工技術（イン
ジェクション加工、コンプレクション加工など）を応用
すればよい。また、同様の加工技術を用いることにより
表示領域の半分を異なるＥＬ層膜厚にすることもでき
る。また、表示部と回路部とを同時に形成することもで
きる。また、表示領域とドライバ積載領域との基板厚み
を変化させることも容易である。
【００５９】また、封止フタ４１またはアレイ基板４９
に、画素に対応するように、あるいは表示領域に対応す
るようにマイクロレンズを形成することもできる。ま
た、封止フタ４１、アレイ基板４９を加工することによ
り、回折格子を形成してもよい。また、画素サイズより
も十分に微細な凹凸を形成することで、視野角を改善し
たり、視野角依存性を持たせたりすることができる。な
お、このような任意形状の加工、微細加工技術などはオ
ムロン（株）が開発したマイクロレンズを形成するスタ
ンパ技術で実現できる。
【００６０】封止フタ４１、アレイ基板４９には、スト
ライプ状電極（図示せず）が形成されている。また、基
板が空気と接する面には、反射防止膜（ＡＩＲコート）
が形成され、偏光板（偏光フィルム）など他の構成材料
が貼り付けられている場合は、その構成材料の表面など
に反射防止膜（ＡＩＲコート）が形成される。また、封
止フタ４１、アレイ基板４９に偏光板などが貼り付けら
れていない場合は、封止フタ４１、アレイ基板４９に直
接、反射防止膜（ＡＩＲコート）が形成される。
【００６１】なお、以上の実施例は封止フタ４１、アレ
イ基板４９がプラスチックで形成されることを中心に説
明してきたが、これに限定されるものではない。例え
ば、封止フタ４１、アレイ基板４９がガラス基板、金属
基板であっても、プレス加工、切削加工などにより、凹
凸部２５２、凸部２５１などを形成または構成できる。
また、基板に限定されるものでもない。例えば、フィル
ムあるいはシートでもよい。
【００６２】また、偏光板の表面へのごみの付着を防止
あるいは抑制するため、フッ素樹脂からなる薄膜を形成
することが有効である。また、静電気防止のために親水
基を有する薄膜、導電性ポリマー膜、金属膜などの導電
体膜を塗布あるいは蒸着してもよい。
【００６３】なお、表示パネル８２の光入射面あるいは
光出射面に配置または形成される偏光板（偏光フィル
ム）は直線偏光するものに限定されるものではなく、楕
円偏光となるものであってもよい。また、複数の偏光板
を貼り合わせたり、偏光板と位相差板とを組み合わせた
り、貼り合わせたものを用いてもよい。
【００６４】偏光フィルムを構成する主たる材料として
はＴＡＣフィルム（トリアセチルセルロースフィルム）
が最適である。ＴＡＣフィルムは、優れた光学特性、表
面平滑性および加工適性を有するからである。ＴＡＣフ
ィルムの製造については、溶液流延製膜技術で作製する
ことが最適である。
【００６５】ＡＩＲコートは誘電体単層膜もしくは多層
膜で形成される構成が例示される。その他、１．３５〜
１．４５の低屈折率の樹脂を塗布してもよい。例えば、
フッ素系のアクリル樹脂などが例示され、特に屈折率が
１．３７以上１．４２以下のものが良好である。
【００６６】また、ＡＩＲコートには３層構成あるいは
２層構成がある。３層の場合は広い可視光の波長帯域で
の反射を防止するために用いられ、これをマルチコート
と呼ぶ。２層の場合は特定の可視光の波長帯域での反射
を防止するために用いられ、これをＶコートと呼ぶ。マ
ルチコートとＶコートは表示パネルの用途に応じて使い
分ける。なお、ＡＩＲコートは２層以上に限定されるも
のではなく、１層でもよい。この場合は、フッ化マグネ
シウム（ＭｇＦ2）をｎｄ１＝λ／２積層して形成す
る。
【００６７】マルチコートの場合は、酸化アルミニウム
（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム
（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム
（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通
常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として
形成される。
【００６８】Ｖコートの場合は、一酸化シリコン（Ｓｉ
Ｏ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム
（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリ
ウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎ
ｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収
帯域があるため、青色光を変調する場合は物質の安定性
からもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を
使用してもよい。もちろん、低屈折率の樹脂等を用いて
ＡＩＲコートとしてもよい。例えば、フッ素等のアクリ
ル樹脂が例示される。これらは紫外線硬化タイプを用い
ることが好ましい。
【００６９】なお、表示パネルに静電気がチャージされ
ることを防止するため、カバー基板などの導光板、表示
パネル８２などの表面に親水性の樹脂を塗布しておくこ
と、あるいはパネルなどの基板材料を親水性が良好な材
料で構成しておくことが好ましい。その他、表面反射を
防止するため、偏光板５４の表面などにエンボス加工を
行ってもよい。
【００７０】１画素には複数のスイッチング素子あるい
は電流制御素子としての薄膜トランジスタ（ＴＦＴ）を
形成する。形成するＴＦＴは、同じ種類のＴＦＴであっ
てもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴ
というように、違う種類のＴＦＴであってもよいが、望
ましくはスイッチング用薄膜トランジスタ、駆動用薄膜
トランジスタとも同極性のものが望ましい。またＴＦＴ
の構造は、プレーナー型のＴＦＴというように限定され
るものではなく、スタガー型でも逆スタガー型でもよ
く、また、セルフアライン方式を用いて不純物領域（ソ
ース、ドレイン）が形成されたものでも、非セルフアラ
イン方式によるものでもよい。
【００７１】本発明のＥＬ素子１５は、アレイ基板上
に、ホール注入電極（画素電極）となるＩＴＯと、１種
以上の有機層と、電子注入電極とが順次積層されたＥＬ
構造体を有し、前記アレイ基板にはＴＦＴが設けられて
いる。
【００７２】本発明のＥＬ素子を製造するには、まず、
基板上にＴＦＴのアレイを所望の形状に形成する。そし
て、平滑化膜上の透明電極（画素電極）であるＩＴＯを
スパッタ法で成膜、パターニングする。その後、有機Ｅ
Ｌ層、電子注入電極等を積層する。
【００７３】ＴＦＴとしては、通常の多結晶シリコンＴ
ＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の
端部に設けられ、その大きさは１０〜３０μｍ程度で、
この際の画素の大きさは２０μｍ×２０μｍ〜３００μ
ｍ×３００μｍ程度である。
【００７４】アレイ基板上には、ＴＦＴの配線電極が設
けられる。配線電極は抵抗が低く、しかもホール注入電
極を電気的に接続して抵抗値を低く抑える機能があり、
一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属
（ただしＴｉを除く）、Ｔｉまたは窒化チタン（Ｔｉ
Ｎ）のいずれか１種または２種以上を含有するものが使
われるが、本発明においてはこの材料に限られるもので
はない。ＥＬ構造体の下地となるホール注入電極とＴＦ
Ｔの配線電極とを併せた全体の厚さは、特に制限はない
が、通常１００〜１０００ｎｍ程度とすればよい。
【００７５】ＴＦＴ１１の配線電極とＥＬ構造体の有機
層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の
酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや
真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラ
ス）で形成した酸化ケイ素層、フォトレジスト、ポリイ
ミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁
性を有するものであればいずれであってもよいが、中で
もポリイミドが好ましい。また、絶縁層は、配線電極を
水分や腐食から守る耐食・耐水膜の役割も果たす。
【００７６】ＥＬ構造体の発光ピークは２つ以上であっ
てもかまわない。例えば、本発明のＥＬ素子における緑
および青色発光部は、青緑色発光のＥＬ構造体と、緑色
透過層または青色透過層との組み合わせにより得られ
る。赤色発光部は、青緑色発光のＥＬ構造体と、このＥ
Ｌ構造体の青緑発光を赤色に近い波長に変換する蛍光変
換層により得ることができる。
【００７７】次に、本発明のＥＬ素子１５を構成するＥ
Ｌ構造体について説明する。本発明のＥＬ構造体は、透
明電極である電子注入電極と、１種以上の有機層と、ホ
ール注入電極とを有する。有機層は、それぞれ少なくと
も１層のホール輸送層および発光層を有し、例えば、電
子注入輸送層、発光層、正孔輸送層、正孔注入層を順次
有する。なお、ホール輸送層はなくてもよい。本発明の
ＥＬ構造体の有機層は、種々の構成とすることができ、
電子注入・輸送層を省略したり、あるいは発光層と一体
としたり、正孔注入輸送層と発光層とを混合してもよ
い。
【００７８】ホール注入電極の材料としては、ホール注
入電極側から発光した光を取り出す構造であるため、Ｉ
ＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ
酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が挙
げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注
入電極の厚さは、ホール注入を十分行える一定以上の厚
さを有すれば良く、通常１０〜５００ｎｍ程度とするこ
とが好ましい。また、ホール注入電極の材料には、素子
の信頼性を向上させるために駆動電圧が低いことが必要
であるが、好ましいものとして、１０〜３０Ω／□（膜
厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使
用する場合には、ＩＴＯ等のホール注入電極界面での反
射による干渉効果が、光取り出し効率や色純度を十分に
満たすように、電極の膜厚や光学定数を設定すればよ
い。このホール注入電極は、蒸着法等によっても形成で
きるが、スパッタ法により形成されることが好ましい。
スパッタガスは、特に制限されるものではなく、Ａｒ、
Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれ
らの混合ガスを用いればよい。
【００７９】電子注入電極は、スパッタ法等や好ましく
は蒸着法で成膜される仕事関数の小さい金属、化合物ま
たは合金を用いた材料で構成される。例えば、Ｋ、Ｌ
ｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａ
ｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、
または安定性を向上させるためにそれらを含む２成分、
または３成分の合金系を用いることが好ましい。合金系
としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ
％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ
・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃ
ａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜
の厚さは、電子注入を十分行える一定以上の厚さとすれ
ば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすれ
ばよい。また、その上限値に特に制限はないが、通常、
膜厚は１００〜５００ｎｍ程度とすればよい。
【００８０】正孔注入層は、ホール注入電極からの正孔
の注入を容易にする機能を有し、正孔輸送層は、正孔を
輸送する機能および電子を妨げる機能を有し、電荷注入
層、電荷輸送層とも称される。
【００８１】電子注入輸送層は、発光層に用いる化合物
の電子注入輸送機能がさほど高くないときなどに設けら
れ、電子注入電極からの電子の注入を容易にする機能、
電子を輸送する機能および正孔を妨げる機能を有する。
【００８２】これらの正孔注入層、正孔輸送層および電
子注入輸送層は、発光層へ注入される正孔や電子を増大
・封止し、再結合領域を最適化させ、発光効率を改善す
る働きがある。なお、電子注入輸送層は、注入機能を持
つ層と輸送機能を持つ層とに別個に設けてもよい。
【００８３】発光層の厚さ、正孔注入層と正孔輸送層と
を併せた厚さおよび電子注入輸送層の厚さは特に限定さ
れず、形成方法によっても異なるが、通常５〜１００ｎ
ｍ程度とすることが好ましい。
【００８４】正孔注入層、正孔輸送層の厚さおよび電子
注入輸送層の厚さは、再結合・発光領域の設計による
が、発光層の厚さと同程度もしくは１／１０〜１０倍程
度とすればよい。正孔注入層、正孔輸送層の厚さ、およ
び、電子注入層と電子輸送層とを分ける場合のそれぞれ
の厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上
とするのが好ましい。このときの注入層、輸送層の厚さ
の上限は、通常、注入層で１００ｎｍ程度、輸送層で１
００ｎｍ程度である。このような膜厚については注入輸
送層を２層設けるときも同じである。
【００８５】また、組み合わせる発光層や電子注入輸送
層や正孔注入輸送層のキャリア移動度やキャリア密度
（イオン化ポテンシャル・電子親和力により決まる）を
考慮しながら膜厚をコントロールすることで、再結合領
域・発光領域を自由に設計することが可能であり、発光
色の設計や、両電極の干渉効果による発光輝度・発光ス
ペクトルの制御や、発光の空間分布の制御を可能にでき
る。
【００８６】本発明のＥＬ素子１５の発光層には、発光
機能を有する化合物である蛍光性物質を含有させる。こ
の蛍光性物質としては、例えば、特開昭６３−２６４６
９２号公報等に開示されているようなトリス（８−キノ
リノラト）アルミニウム（Ａｌｑ３）等の金属錯体色
素、特開平６−１１０５６９号公報（フェニルアントラ
セン誘導体）、特開平６−１１４４５６号公報（テトラ
アリールエテン誘導体）、特開平６−１００８５７号公
報、特開平２−２４７２７８号公報等に開示されている
ような青緑色発光材料が挙げられる。
【００８７】青色発光のＥＬ素子１５は、発光層の材料
に発光波長が約４００ｎｍの「ＤＭＰｈｅｎ（Ｔｒｉｐ
ｈｅｎｙｌａｍｉｎｅ）」を用いるとよい。この際、発
光効率を高める目的で、電子注入層（Ｂａｔｈｏｃｕｐ
ｒｏｉｎｅ）と正孔注入層（ｍ−ＭＴＤＡＴＸＡ）にバ
ンド・ギャップが発光層と同じ材料であるものを採用す
ることが好ましい。これは、バンド・ギャップが３．４
ｅＶと大きいＤＭＰｈｅｎを発光層に用いただけでは、
電子は電子注入層に、正孔は正孔注入層にとどまるの
で、発光層で電子と正孔の再結合が起こりにくいからで
ある。ＤＭＰｈｅｎのようにアミン基を備える発光材料
は構造が不安定で長寿命化し難いという課題に対して
は、ＤＭＰｈｅｎ中で励起したエネルギーをドーパント
に移動させ、ドーパントから発光させることにより解決
できる。
【００８８】ＥＬ材料として、りん光発光材料を用いる
ことにより発光効率を向上できる。蛍光発光材料は、そ
の外部量子効率が２〜３％程度である。蛍光発光材料は
内部量子効率（励起によるエネルギーが光に変わる効
率）が２５％なのに対し、りん光発光材料は１００％近
くに達するため、外部量子効率が高くなる。
【００８９】また、ＥＬ素子の発光層のホスト材料には
ＣＢＰを用いるとよい。ここでは赤色（Ｒ）や緑色
（Ｇ）、青色（Ｂ）のりん光発光材料をドーピングして
いる。ドーピングした材料はすべてＩｒを含む。Ｒ材料
はＢｔｐ２Ｉｒ（ａｃａｃ）、Ｇ材料は（ｐｐｙ）２Ｉ
ｒ（ａｃａｃ）、Ｂ材料はＦＩｒｐｉｃを用いると良
い。
【００９０】また、正孔注入層・正孔輸送層には、例え
ば、特開昭６３−２９５６９５号公報、特開平２−１９
１６９４号公報、特開平３−７９２号公報、特開平５−
２３４６８１号公報、特開平５−２３９４５５号公報、
特開平５−２９９１７４号公報、特開平７−１２６２２
５号公報、特開平７−１２６２２６号公報、特開平８−
１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載
されている各種有機化合物を用いることができる。
【００９１】なお、上記これらの正孔注入輸送層、発光
層および電子注入輸送層の形成には、均質な薄膜が形成
できることから真空蒸着法を用いることが好ましい。
【００９２】（実施の形態３）以下、本発明のＥＬ表示
パネルの製造方法および構造についてさらに詳しく説明
をする。先にも説明したように、まず、アレイ基板４９
に画素を駆動するＴＦＴ１１を形成する。１つの画素は
４個または５個のＴＦＴで構成される。また、画素は電
流プログラムされ、プログラムされた電流がＥＬ素子１
５に供給される。通常、電流プログラムされた値は電圧
値としてコンデンサ１９に保持される。このＴＦＴ１１
の組み合わせなど画素構成については後に説明をする。
次に、ＴＦＴ１１に正孔注入電極としての画素電極４８
を形成する。画素電極４８はフォトリソグラフィーによ
りパターン化する。なお、ＴＦＴ１１の下層、あるいは
上層にはＴＦＴ１１に光入射することにより発生するホ
トコンダクタ現象（以後、ホトコンと呼ぶ）による画質
劣化を防止するために、遮光膜を形成または配置する。
【００９３】プラスチック基板にＴＦＴを形成するため
には、有機半導体を形成する表面を加工し、炭素と水素
からなるペンタセン分子を利用した電子薄膜を形成すれ
ばよい。この薄膜は、従来の結晶粒の２０〜１００倍の
大きさを持つとともに、電子デバイス製造に適した十分
な半導体特性を具備する。
【００９４】ペンタセン分子は、シリコン基板上で成長
する際に表面の不純物に付着する傾向がある。このた
め、成長が不規則となり、高品質のデバイスを製造する
には小さすぎる結晶粒になる。結晶粒をより大きく成長
させるために、まずシリコン基板の上に、シクロヘキセ
ンと呼ばれる分子の単一層「分子バッファ」を塗布する
とよい。この層がシリコン上の「ｓｔｉｃｋｙ ｓｉｔ
ｅｓ（くっつきやすい場所）」を覆うため、清浄な表面
ができてペンタセン分子が非常に大きな結晶粒にまで成
長する。このような新しい結晶粒の大きなペンタセン分
子の薄膜を低い温度で塗布して使うことにより、フレキ
シブルなトランジスタを大量生産することができる。
【００９５】また、基板上にゲートとなる金属薄膜を島
状に形成し、この上にアモルファスシリコン膜を蒸着あ
るいは塗布した後、加熱して半導体膜を形成してもよ
い。島状に形成した部分に半導体膜が良好に結晶化す
る。そのため、モビリティが良好となる。
【００９６】有機トランジスタ（ＴＦＴ）として、静電
誘導トランジスタ（ＳＩＴ）と呼ぶ構造を採用すること
が好ましく、アモルファス状態のペンタセンを使用す
る。正孔の移動度は１×１０ｃｍ2／Ｖｓと結晶化した
ペンタセンよりも低い。しかし、ＳＩＴ構造を採用する
ことにより周波数特性を高めることができる。なお、ペ
ンタセンの膜厚は１００ｎｍ以上３００ｎｍ以下とする
ことが好ましい。
【００９７】また、有機ＴＦＴとしてＰ型電界効果トラ
ンジスタでもよく、プラスチック基板上にＴＦＴを形成
できる。この場合、プラスチック基板ごと折り曲げるこ
とが可能なので、フレキシブルなＴＦＴ型表示パネルを
構成できるペンタセンは多結晶状態とすることが好まし
い。また、ゲート絶縁膜の材料にはＰＭＭＡを使用する
ことが好ましい。
【００９８】洗浄時に酸素プラズマ、Ｏ2アッシャーを
使用すると、画素電極４８の周辺部の平滑化膜７１も同
時にアッシングされ、画素電極４８の周辺部がえぐられ
てしまう。この課題を解決するために、本発明では図４
で示すように、画素電極４８の周辺部にアクリル樹脂か
らなるエッジ保護膜８１を形成している。エッジ保護膜
８１の構成材料としては、平滑化膜７１を構成するアク
リル系樹脂、ポリイミド樹脂などの有機材料と同一材料
が例示され、その他、ＳｉＯ2、ＳｉＮｘなどの無機材
料や、Ａｌ2Ｏ3なども例示される。
【００９９】エッジ保護膜８１は画素電極４８のパター
ニング後、画素電極４８間を埋めるように形成される。
もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以
下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタ
ルマスクの土手（メタルマスクが画素電極４８と直接接
しないようにするスペーサ）としてもよいことは言うま
でもない。
【０１００】真空蒸着装置は市販の高真空蒸着装置（日
本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した
装置を用いる。主たる排気装置は排気速度１５００リッ
トル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社
製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ
-6Ｔｏｒｒ（ Ｐａ）以下であり、全ての蒸着は２〜
３×１０ｅ-6Ｔｏｒｒ（ Ｐａ）の範囲で行う。ま
た、全ての蒸着はタングステン製の抵抗加熱式蒸着ボー
トに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０
Ａ）を接続して行うとよい。
【０１０１】このようにして真空層中に配置したアレイ
基板上に、カーボン膜２０〜５０ｎｍを成膜する。次
に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチル
フェニル）アミノ）−α−フェニルスチルベンを０．３
ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【０１０２】正孔輸送層として、Ｎ，Ｎ’−ビス（４’
−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−
ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、
４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベ
ンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓ
の蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【０１０３】発光層（電子輸送層）として、トリス（８
−キノリノラト）アルミニウム（同仁化学株式会社製）
を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成す
る。
【０１０４】次に、電子注入電極として、Ａｌ−Ｌｉ合
金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／
１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速
度で膜厚約１ｎｍに形成し、続いてそのＡｌ−Ｌｉ合金
をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみ
を、約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに
形成し、積層型の電子注入電極とした。
【０１０５】このようにして作成した有機薄膜ＥＬ素子
は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲
気下で、コーニング７０５９ガラス製の封止フタ４１を
シール剤４５（アネルバ株式会社製、商品名：スーパー
バックシール９５３−７０００）で貼り付けて表示パネ
ルとした。なお、封止フタ４１とアレイ基板４９との空
間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿
度に弱いため、乾燥剤５５によりシール剤４５を浸透す
る水分を吸収し、有機ＥＬ層４７の劣化を防止している
のである。
【０１０６】シール剤４５からの水分の浸透を抑制する
ためには外部からの経路（パス）を長くすることが良好
な対策である。このため、本発明の表示パネルでは、表
示領域の周辺部に微細な凹部４３、凸部４４を形成して
いる。アレイ基板４９の周辺部に形成した凸部４４は少
なくとも二重に形成する。凸と凸との間隔（形成ピッ
チ）は１００μｍ以上５００μｍ以下に、また、凸の高
さは３０μｍ以上３００μｍ以下とすることが好まし
い。この凸部はスタンパ技術で形成する。このスタンパ
技術にはオムロン社がマイクロレンズ形成方法として採
用している方式、松下電器がＣＤのピックアップレンズ
で微小レンズの形成方法として用いている方式を応用す
る。
【０１０７】一方、封止フタ４１にも凹部４３を形成す
る。凹部４３の形成ピッチは凸部４４の形成ピッチと同
一にする。このように、形成ピッチを同一にすることで
凹部４３に凸部４４がちょうどはまり込み、表示パネル
の製造時に封止フタ４１とアレイ基板４９との間に位置
ずれが発生しない。凹部４３と凸部４４間にはシール剤
４５を配置する。シール剤４５は封止フタ４１とアレイ
基板４９とを接着するとともに、外部からの水分の浸入
を防止する。
【０１０８】シール剤４５としてはＵＶ（紫外線）硬化
型でアクリル系の樹脂からなるものを用いること、ま
た、アクリル樹脂はフッ素基を有するものを用いること
が好ましい。その他、エポキシ系の接着剤あるいは粘着
剤を用いてもよい。接着剤あるいは粘着剤の屈折率は
１．４７以上１．５４以下のものを用いることが好まし
い。特に、シール接着剤は酸化チタンの微粉末、酸化シ
リコンなどの微粉末を重量比で６５％以上９５％以下の
割合で添加し、この微粉末の粒子径の平均直径を２０μ
ｍ以上１００μｍ以下とすることが好ましい。これは微
粉末の重量比が多くなるほど外部からの湿度の進入を抑
制する効果が高くなるからである。しかし、あまりに多
いと気泡などが入りやすく、かえって空間が大きくなり
シール効果が低下してしまう。
【０１０９】乾燥剤の重量はシールの長さ１０ｍｍあた
り０．０４ｇ以上０．２ｇ以下、特に０．０６ｇ以上
０．１５ｇ以下とすることが望ましい。これは乾燥剤の
量が少なすぎると、水分防止効果が薄れ、すぐに有機Ｅ
Ｌ層が劣化するためである。逆に多すぎると、乾燥剤が
シールをする際に障害となり、良好なシールを行うこと
ができない。
【０１１０】図２ではガラスの封止フタ４１を用いて封
止する構成であるが、図５のようにフィルムを用いた封
止であってもよい。例えば、封止フィルムとしては電解
コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク
カーボン）を蒸着したものを用いることが例示され
る。このフィルムは水分浸透性が極めて悪い（防湿）の
で、封止膜７３として使用できる。また、ＤＬＣ膜を透
明電極７２の表面に直接蒸着する構成でもよい。薄膜の
膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層さ
れている場合はそれらの屈折率を総合（各薄膜のｎ・ｄ
を計算）して計算する。ｄは薄膜の膜厚、複数の薄膜が
積層されている場合はそれらの屈折率を総合して計算す
る。）が、ＥＬ素子１５の発光主波長λ以下となるよう
にするとよい。この条件を満たすことにより、ＥＬ素子
１５からの光取り出し効率が、ガラス基板で封止した場
合に比較して２倍以上になる。また、アルミニウムと銀
の合金あるいは混合物あるいは積層物を形成してもよ
い。
【０１１１】有機ＥＬ層４７から発生した光の半分は、
反射膜４６で反射され、アレイ基板４９を透過して出射
される。しかし、反射膜４６は外光を反射するため写り
込みが発生し、表示コントラストを低下させる。この対
策のために、アレイ基板４９にλ／４板５０および偏光
板５４を配置している。なお、画素が反射電極の場合
は、有機ＥＬ層４７から発生した光は上方向に出射され
る。したがって、λ／４板５０および偏光板５４は光出
射側に配置されなければならない。なお、反射型画素
は、画素電極４８を、アルミニウム、クロム、銀などで
構成して得られる。また、画素電極４８の表面に、凸部
（もしくは凹凸部）を設けることで有機ＥＬ層４７との
界面が広くなって発光面積が大きくなり、発光効率が向
上する。
【０１１２】アレイ基板４９と偏光板（偏光フィルム）
５４間には１枚あるいは複数の位相フィルム（位相板、
位相回転手段、位相差板、位相差フィルム）が配置され
る。位相フィルムとしてはポリカーボネートを使用する
ことが好ましい。この位相フィルムは入射光を出射光に
対して位相差を発生させ、効率よく光変調を行うのに寄
与する。
【０１１３】その他、位相フィルムとして、ポリエステ
ル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール
樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン
樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用
いてもよい。その他、水晶などの結晶を用いてもよい。
１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０
ｎｍ以下、さらには８０ｎｍ以上２２０ｎｍ以下とする
ことが好ましい。
【０１１４】なお、図５に図示するように、位相フィル
ムと偏光板とを一体化した円偏光板７４（円偏光フィル
ム）を用いてもよい。
【０１１５】λ／４板（位相フィルム）５０は染料ある
いは顔料で着色し、カラーフィルタとしての機能をもた
せることが好ましい。特に、有機ＥＬ層は赤（Ｒ）の純
度が悪いので、着色したλ／４板５０で一定の波長範囲
をカットして色温度を調整する。カラーフィルタは、染
色フィルタとして顔料分散タイプの樹脂で設けられるの
が一般的であり、この顔料が特定の波長帯域の光を吸収
して、吸収されなかった波長帯域の光を透過する。
【０１１６】以上のように、位相フィルムの一部もしく
は全体を着色したり、一部もしくは全体に拡散機能をも
たせてもよい。また、表面をエンボス加工したり、反射
防止のために反射防止膜を形成してもよい。また、画像
表示に有効でない箇所もしくは支障のない箇所に、遮光
膜もしくは光吸収膜を形成し、表示画像の黒レベルをひ
きしめたり、ハレーション防止によるコントラスト向上
効果を発揮させたりすることが好ましい。また、位相フ
ィルムの表面に凹凸を形成することにより、かまぼこ状
あるいはマトリックス状にマイクロレンズを形成しても
よい。マイクロレンズは１つの画素電極あるいは３原色
の画素にそれぞれ対応するように配置する。
【０１１７】先にも記述したが、カラーフィルタの形成
時に圧延、もしくは光重合により位相差を発生させるこ
とができるので、位相フィルムの機能はカラーフィルタ
に持たせてもよい。その他、図５の平滑化膜７１を光重
合させることにより位相差を持たせてもよい。このよう
に構成すれば、位相フィルムを基板外に構成あるいは配
置する必要がなくなり、表示パネルの構成も簡易になり
低コスト化が望める。なお、以上の事項は偏光板５４に
も適用できる。
【０１１８】偏光板５４はヨウ素などをポリビニールア
ルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのもの
が例示される。一対の偏光分離手段の偏光板は入射光の
うち特定の偏光軸方向と異なる方向の偏光成分を吸収す
ることにより偏光分離を行うので、光の利用効率が比較
的悪い。そこで、入射光のうち、特定の偏光軸方向と異
なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａ
ｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射す
ることにより偏光分離を行う反射偏光子を用いてもよ
い。このように構成すれば、反射偏光子により光の利用
効率が高まって、偏光板を用いた上述の例よりもより明
るい表示が可能となる。
【０１１９】また、このような偏光板や反射偏光子以外
にも、本発明の偏光分離手段としては、コレステリック
液晶層と（１／４）λ板を組み合わせたもの、ブリュー
スターの角度を利用して反射偏光と透過偏光とに分離す
るもの、ホログラムを利用するもの、偏光ビームスプリ
ッタ（ＰＢＳ）等を用いることも可能である。
【０１２０】なお、図２では図示していないが、偏光板
５４の表面にはＡＩＲコートを施している。
【０１２１】画素電極４８にはＴＦＴが接続されるとし
たがこれに限定されるものではない。アクティブマトリ
ックスには、スイッチング素子として薄膜トランジスタ
（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリス
タ、サイリスタ、リングダイオード、ホトダイオード、
ホトトランジスタ、ＦＥＴ、ＭＯＳトランジスタ、ＰＬ
ＺＴ素子などでも可能である。つまり、スイッチング素
子、駆動素子を構成するものはこれらのいずれでも使用
することができる。
【０１２２】また、ＴＦＴにはＬＤＤ（ロー ドーピン
グ ドレイン）構造を採用することが好ましい。なお、
ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ
動作をするすべての素子一般を意味する。また、ＥＬ膜
の構成、パネル構造などは単純マトリックス型表示パネ
ルにも適用できる。また、本明細書ではＥＬ素子として
有機ＥＬ素子（ＯＥＬ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤ）
を例にあげて説明するがこれに限定されるものではな
く、無機ＥＬ素子にも適用される。
【０１２３】有機ＥＬ表示パネルに用いられるアクティ
ブマトリックス方式は、（１）特定の画素を選択し、必
要な表示情報を与えられること、（２）１フレーム期間
を通じてＥＬ素子に電流を流すことができることという
２つの条件を満たさなければならない。
【０１２４】この２つの条件を満たすため、図２２０に
示す従来の有機ＥＬの素子構成において、第１のＴＦＴ
１１ａは画素を選択するためのスイッチング用薄膜トラ
ンジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を
供給するための駆動用薄膜トランジスタとする。
【０１２５】ここで液晶に用いられるアクティブマトリ
ックス方式と比較すると、スイッチング用ＴＦＴ１１ａ
は液晶用にも必要であるが、駆動用ＴＦＴ１１ｂはＥＬ
素子１５を点灯させるために必要である。この理由とし
て、液晶の場合は、電圧を印加することでオン状態を保
持することができるが、ＥＬ素子１５の場合は、電流を
流し続けなければ画素１６の点灯状態を維持できないか
らである。
【０１２６】したがって、有機ＥＬ表示パネルでは電流
を流し続けるために、駆動用ＴＦＴ１１ｂをオンさせ続
けなければならない。まず、走査線、データ線が両方と
もオンになると、スイッチング用ＴＦＴ１１ａを通して
コンデンサ１９に電荷が蓄積される。このコンデンサ１
９が駆動用ＴＦＴ１１ｂのゲートに電圧を加え続けるた
め、スイッチング用ＴＦＴ１１ａがオフになっても、電
流供給線２０から電流が流れ続け、１フレーム期間にわ
たり画素１６をオンできる。
【０１２７】この構成を用いて階調を表示させる場合、
駆動用ＴＦＴ１１ｂのゲート電圧として階調に応じた電
圧を印加する必要がある。したがって、駆動用ＴＦＴ１
１ｂのオン電流のばらつきがそのまま表示に現れる。
【０１２８】トランジスタのオン電流は単結晶で形成さ
れたトランジスタであれば極めて均一であるが、安価な
ガラス基板に形成することのできる形成温度が４５０度
以下の低温ポリシリコン技術で形成した低温多結晶トラ
ンジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値
のばらつきを持つため、駆動用ＴＦＴ１１ｂを流れるオ
ン電流がこれに対応してばらつき、表示にむらが発生す
る。これらのむらは、閾値電圧のばらつきのみならず、
ＴＦＴの移動度、ゲート絶縁膜の厚みなどでも発生す
る。また、ＴＦＴ１１の劣化によっても特性は変化す
る。
【０１２９】したがって、アナログ的に階調を表示させ
る方法では、均一な表示を得るために、デバイスの特性
を厳密に制御する必要があり、現状の低温多結晶ポリシ
リコンＴＦＴではこのばらつきを所定範囲以内に抑える
というスペックを満たせない。この問題を解決するた
め、１画素内に４つのトランジスタを設けて、閾値電圧
のばらつきをコンデンサにより補償させて均一な電流を
得る方法や、定電流回路を１画素ごとに形成し電流の均
一化を図る方法などが考えられる。
【０１３０】しかしながら、これらの方法は、プログラ
ムされる電流がＥＬ素子１５を通じてなされるため、電
流経路が変化した場合に電源ラインに接続されるスイッ
チングトランジスタに対し、駆動電流を制御するトラン
ジスタがソースフォロワとなり駆動マージンが狭くな
る。そのため、駆動電圧が高くなるという課題を有する
ことになる。
【０１３１】また、電源に接続するスイッチングトラン
ジスタをインピーダンスの低い領域で使用する必要があ
り、この動作範囲がＥＬ素子１５の特性変動により影響
を受けるという課題もある。その上、飽和領域における
電圧電流特性に、キンク電流が発生した場合、またはト
ランジスタの閾値電圧の変動が発生した場合、記憶され
た電流値が変動するという課題もある。
【０１３２】本発明のＥＬ素子構造は、上記課題に対し
て、ＥＬ素子１５に流れる電流を制御するＴＦＴ１１
が、ソースフォロワ構成とならず、かつそのトランジス
タにキンク電流があっても、キンク電流の影響を最小限
に抑えることができ、記憶される電流値の変動を小さく
することができる構成である。
【０１３３】本発明のＥＬ素子構造は、具体的には図６
（ａ）に示すように、単位画素が最低４つからなる複数
のＴＦＴ１１ならびにＥＬ素子１５により形成される。
なお、画素電極はソース信号線と重なるように構成す
る。つまり、ソース信号線１８上に絶縁膜あるいはアク
リル材料からなる平滑化膜を形成して絶縁し、この絶縁
膜上に画素電極を形成する。このように、ソース信号線
１８上に画素電極を重ねる構成をハイアパーチャ（Ｈ
Ａ）構造と呼ぶ。
【０１３４】第１のゲート信号線（第１の走査線）１７
ａをアクティブ（ＯＮ電圧を印加）とすることにより、
第１のＴＦＴ（あるいはスイッチング素子）１１ａおよ
び第３のＴＦＴ（あるいはスイッチング素子）１１ｃを
通して、前記ＥＬ素子１５に流すべき電流値を流し、第
１のＴＦＴ１１ａのゲートとドレイン間を短絡するよう
に第２のＴＦＴ１１ｂが第１のゲート信号線１７ａをア
クティブ（ＯＮ電圧を印加）とすることで開くと共に、
第１のＴＦＴ１１ａのゲートとソース間に接続されたコ
ンデンサ１９に、前記電流値を流すように第１のＴＦＴ
１１ａのゲート電圧（あるいはドレイン電圧）を記憶す
る。
【０１３５】なお、第１のＴＦＴ１１ａのソース−ゲー
ト間容量であるコンデンサ１９は０．２ｐＦ以上の容量
とすることが好ましい。他の構成として別途、コンデン
サ１９を形成する例もある。つまり、これはコンデンサ
電極レイヤーとゲート絶縁膜およびゲートメタルから蓄
積容量を形成する構成である。Ｍ３トランジスタ１１ｃ
のリークによる輝度低下を防止する観点、表示動作を安
定化させるための観点からは、このように別途コンデン
サを構成する方が好ましい。なお、コンデンサ１９の大
きさは、０．２ｐＦ以上２ｐＦ以下、中でも０．４ｐＦ
以上１．２ｐＦ以下とすることがよい。
【０１３６】また、コンデンサ１９は隣接する画素間の
非表示領域に形成されることが好ましい。一般的に、フ
ルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタ
ルマスクによるマスク蒸着で形成するため、有機ＥＬ層
の形成位置にマスク位置ずれが発生し、各色の有機ＥＬ
層が重なる危険性がある。そのため、各色の隣接する画
素間の非表示領域は１０μｍ以上離れなければならず、
また、この部分は発光に寄与しない部分となる。したが
って、コンデンサ１９をこの領域に形成することは開口
率向上のために有効な手段となる。
【０１３７】次に、第１のゲート信号線１７ａを非アク
ティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７
ｂをアクティブとして、電流の流れる経路を前記第１の
ＴＦＴ１１ａならびにＥＬ素子１５に接続された第４の
ＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切
り替えて、記憶した電流を前記ＥＬ素子１５に流すよう
に動作する。
【０１３８】この回路は１画素内に４つのＴＦＴ１１を
有しており、第１のトランジスタＭ１のゲートは第２の
トランジスタＭ２のソースに接続されており、第２のト
ランジスタＭ２および第３のトランジスタＭ３のゲート
は第１のゲート信号線１７ａに、第２のトランジスタＭ
２のドレインは第３のトランジスタＭ３のソースならび
に第４のトランジスタＭ４のソースに接続され、第３の
トランジスタＭ３のドレインはソース信号線１８に接続
されている。第４のトランジスタＭ４のゲートは第２の
ゲート信号線１７ｂに接続され、第４のトランジスタＭ
４のドレインはＥＬ素子１５のアノード電極に接続され
ている。
【０１３９】なお、図６ではすべてのＴＦＴはＰチャン
ネルで構成している。Ｐチャンネルは多少、Ｎチャンネ
ルのＴＦＴと比較してモビリティが低いが、耐圧が大き
くまた劣化も発生しにくいので好ましい。しかし、本発
明はＥＬ素子構成をＰチャンネルで構成することのみに
限定されるものではない。Ｎチャンネルのみで構成して
もよいし（図７４、図１２６、図１２７などを参照）、
また、ＮチャンネルとＰチャンネルの両方を用いて構成
してもよい。
【０１４０】なお、第３および第４のトランジスタは同
一の極性で構成し、かつＮチャンネルで構成し、第１お
よび第２のトランジスタはＰチャンネルで構成すること
が好ましい。一般的に、ＰチャンネルトランジスタはＮ
チャンネルトランジスタと比較して、信頼性が高い、キ
ンク電流が少ないなどの特長があり、電流を制御するこ
とによって目的とする発光強度を得るＥＬ素子に対して
は、第１のＴＦＴ１１ａをＰチャンネルにすると効果が
大きくなる。
【０１４１】（実施の形態４）以下、本発明のＥＬ素子
構成について図７を用いて説明する。本発明のＥＬ素子
構成は２つのタイミングにより制御される。第１のタイ
ミングは、必要な電流値を記憶させるタイミングであ
る。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１
ｃがＯＮすることにより、等価回路として図７（ａ）と
なる。ここで、信号線より所定の電流Ｉ１が書き込ま
れ、ＴＦＴ１１ａはゲートとドレインが接続された状態
となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流
Ｉ１が流れる。したがって、ＴＦＴ１１ａのゲート−ソ
ース間の電圧は電流Ｉ１が流れるようにＶ１となる。
【０１４２】第２のタイミングは、ＴＦＴ１１ａとＴＦ
Ｔ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであ
り、そのときの等価回路は図７（ｂ）となる。この場
合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため
電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート
間の電圧Ｖ１は保持されたままとなる。
【０１４３】なお、ＴＦＴ１１ａのゲートとＴＦＴ１１
ｃのゲートは同一のゲート信号線１７ａに接続してい
る。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲ
ートとを異なるゲート信号線１７ｂに接続してもよい
（ＳＡ１とＳＡ２とを個別に制御できるようにする）。
つまり、１画素のゲート信号線は３本となる（図６の構
成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦ
ＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタ
イミングを個別に制御することにより、ＴＦＴ１１のば
らつきによるＥＬ素子１５の電流値ばらつきをさらに低
減することができる。
【０１４４】第１のゲート信号線１７ａと第２のゲート
信号線１７ｂとを共通にし、第３および第４のトランジ
スタを異なった導電型（ＮチャンネルとＰチャンネル）
とすると、駆動回路の簡略化、ならびに画素の開口率を
向上させることが出来る。このように構成すれば、本発
明の動作タイミングとしては信号線からの書き込み経路
がオフになる。すなわち、所定の電流が記憶される際
に、電流の流れる経路に分岐があると、正確な電流値が
Ｍ１のソース−ゲート間容量（コンデンサ）に記憶され
ない。第３のトランジスタＭ３と第４のトランジスタＭ
４を異なった導電形とし、お互いの閾値を制御すること
によって走査線の切り替わりのタイミングで必ずＭ３が
オフした後にＭ４がオンすることを可能にする。ただし
この場合、お互いの閾値を正確にコントロールする必要
があるのでプロセスへの注意を要する。
【０１４５】なお、以上述べた回路は最低４つのトラン
ジスタで実現可能であるが、より正確なタイミングのコ
ントロールあるいは後述するように、ミラー効果低減の
ためにＴＦＴ１１ｅ（Ｍ５）を図６（ｂ）に示すように
カスケード接続してトランジスタの総数を４以上にして
も動作原理は同じである。このように、ＴＦＴ１１ｅを
加えた構成とすることにより、第３のトランジスタＭ３
を介してプログラムした電流をより精度よくＥＬ素子１
５に流すことができるようになる。
【０１４６】図６の構成において、第１のＴＦＴ１１ａ
の飽和領域における電流値Ｉｄｓが下式の条件を満たす
ことがさらに好ましい。なお、下式においてλの値は、
隣接する画素間において、０．０１以上０．０６以下の
条件を満たす。
【０１４７】Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋
Ｖｄｓ＊λ） 本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定
するが、一般的に飽和領域におけるトランジスタ特性
は、理想的な特性より外れ、ソース−ドレイン間電圧の
影響を受ける（ミラー効果）。
【０１４８】隣接する画素におけるそれぞれのＴＦＴ１
１ａにΔＶｔなる閾値のシフトが発生した場合を考え
る。この場合、記憶される電流値は同じである。閾値の
シフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾
値が変動することによる、ＥＬ素子１５の電流値のずれ
に相当する。したがって、電流のずれをｘ（％）以下に
抑えるためには、閾値のシフトの許容量を隣接する画素
間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなけ
ればならないことが判る。この許容値はアプリケーショ
ンの輝度により変化する。輝度が１００ｃｄ／ｍ2〜１
０００ｃｄ／ｍ2までの輝度領域においては、変動量が
２％以上あれば人間は変動した境界線を認識する。した
がって、輝度（電流量）の変動量が２％以内であること
が必要である。輝度が１００ｃｄ／ｃｍ2より高い場合
は隣接する画素の輝度変化量は２％以上となる。本発明
のＥＬ表示素子を携帯端末用ディスプレイとして用いる
場合、その要求輝度は１００ｃｄ／ｍ2程度である。実
際に、図６の画素構成を試作し、閾値の変動を測定する
と、隣接する画素のＴＦＴ１１ａにおいては閾値の変動
の最大値は０．３Ｖであることが判った。したがって、
輝度の変動を２％以内に抑えるためにはλは０．０６以
下でなければならない。しかし、人間が変化を認識する
ことができないので、０．０１以下にする必要はない。
また、この閾値のばらつきを達成するためにはトランジ
スタサイズを十分大きくする必要があり、非現実的であ
る。
【０１４９】また、第１のＴＦＴ１１ａの飽和領域にお
ける電流値Ｉｄｓが下式を満たすように構成されること
が好ましい。なお、λの変動は隣接する画素間において
１％以上５％以下とする。
【０１５０】Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋
Ｖｄｓ＊λ） 隣接する画素間において、たとえ閾値の変動が存在しな
い場合でも上記式のλに変動があれば、ＥＬ素子を流れ
る電流値が変動する。変動を±２％以内に抑えるために
は、λの変動を±５％に抑えなければならない。しか
し、人間が変化を認識することができないので、１％以
下にする必要はない。また、１％以下を達成するために
はトランジスタサイズを相当に大きくする必要があり、
非現実的である。
【０１５１】また、実験、アレイ試作および検討によれ
ば、第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上
２００μｍ以下、さらには、１５μｍ以上１５０μｍ以
下とすることが好ましい。これは、チャンネル長Ｌを長
くした場合、チャンネルに含まれる粒界が増えることに
よって電界が緩和され、キンク効果が低く抑えられるた
めであると考えられる。
【０１５２】また、画素を構成するＴＦＴ１１が、レー
ザー再結晶化方法（レーザアニール）により形成された
ポリシリコンＴＦＴで形成され、すべてのトランジスタ
におけるチャンネルの方向がレーザーの照射方向に対し
て同一の方向であることが好ましい。
【０１５３】本発明の目的は、トランジスタ特性のばら
つきが表示に影響を与えない回路構成を提案するもので
あり、そのためにトランジスタが４つ以上必要である。
これらのトランジスタ特性により回路定数を決定する場
合、４つのトランジスタの特性がそろわなければ、適切
な回路定数を求めることが困難である。レーザー照射の
長軸方向に対して、チャンネル方向が水平の場合と垂直
の場合では、トランジスタ特性の閾値と移動度が異なっ
て形成される。なお、どちらの場合もばらつきの程度は
同じである。水平方向と垂直方向では移動度、閾値の平
均値が異なるので、画素を構成するすべてのトランジス
タのチャンネル方向は同一である方が望ましい。
【０１５４】また、コンデンサ１９の容量値をＣｓ、第
２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、
次式を満たすことが好ましい。
【０１５５】３＜Ｃｓ／Ｉｏｆｆ＜２４ さらに好ましくは、次式を満たすことが好ましい。
【０１５６】６＜Ｃｓ／Ｉｏｆｆ＜１８ ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることによ
り、ＥＬ素子を流れる電流値の変化を２％以下に抑える
ことが可能である。これはリーク電流が増加すると、電
圧非書き込み状態においてゲート−ソース間（コンデン
サの両端）に貯えられた電荷を１フィールド間保持でき
ないためである。したがって、コンデンサ１９の蓄積用
容量が大きければオフ電流の許容量も大きくなる。前記
式を満たすことによって隣接画素間の電流値の変動を２
％以下に抑えることができる。
【０１５７】また、アクティブマトリックスを構成する
トランジスタがｐ−ｃｈポリシリコン薄膜トランジスタ
によって構成され、ＴＦＴ１１ｂがデュアルゲート構造
以上であるマルチゲート構造とされることが好ましい。
ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間の
スイッチとして作用するため、できるだけＯＮ／ＯＦＦ
比の高い特性が要求される。この要求を満たすために、
ＴＦＴ１１ｂのゲートの構造をマルチゲート構造とする
ことでＯＮ／ＯＦＦ比の高い特性を実現できるようにな
るのである。
【０１５８】また、アクティブマトリックスを構成する
トランジスタがポリシリコン薄膜トランジスタで構成さ
れており、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）を５４μｍ2以下とすることが好まし
い。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトラン
ジスタ特性のばらつきとは相関がある。トランジスタ特
性におけるばらつきの原因は、レーザーの照射によるエ
ネルギーのばらつきなどに起因するものが多く、これを
吸収するためには、できるだけレーザーの照射ピッチ
（一般的には１０数μｍ）をチャンネル内により多く含
む構造とすることが望ましい。そこで、各トランジスタ
の（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ
2以下とすることによりレーザー照射に起因するばらつ
きがなく、特性のそろった薄膜トランジスタを得ること
ができる。なお、あまりにもトランジスタサイズが小さ
くなると面積による特性ばらつきが発生するので、各ト
ランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）
は９μｍ2以上、さらには、１６μｍ2以上４５μｍ2以
下となるようにすることが好ましい。
【０１５９】また、隣接する単位画素での第１のＴＦＴ
１１ａの移動度変動を２０％以下にすることが好まし
い。なぜなら、移動度が不足することによりスイッチン
グトランジスタの充電能力が劣化し、時間内に必要な電
流値を流すまでに、第１のトランジスタＭ１のゲート−
ソース間の容量が充電できないからである。したがっ
て、移動のばらつきを２０％以内に抑えることで画素間
の輝度のばらつきを認知限以下にすることができる。
【０１６０】以上、図６を画素構成として説明したが、
これらは図８、図９に図示する構成にも適用することが
できる。以下、図８などの画素構成について説明する。
【０１６１】ＥＬ素子１５に流す電流を設定する時、変
換用ＴＦＴ１１ａに流す信号電流をＩｗ、その結果、変
換用ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇ
ｓとする。書き込み時はＴＦＴ１１ｄによって変換用Ｔ
ＦＴ１１ａのゲート−ドレイン間が短絡されているの
で、変換用ＴＦＴ１１ａは飽和領域で動作する。よっ
て、信号電流Ｉｗは、以下の式で与えられる。
【０１６２】 （数１） Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2 ここでのＣｏｘは単位面積当たりのゲート容量であり、
Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴ
の閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌ
はチャンネル長、ε０は真空の移動度、εｒはゲート絶
縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みであ
る。
【０１６３】ＥＬ素子１５に流れる電流をＩｄｄとする
と、Ｉｄｄは、ＥＬ素子１５と直列に接続される駆動用
ＴＦＴ１１ｂによって電流レベルが制御される。本発明
では、そのゲート−ソース間電圧が（数１）式のＶｇｓ
に一致するので、駆動用ＴＦＴ１１ｂが飽和領域で動作
すると仮定すれば、以下の式が成り立つ。
【０１６４】 （数２） Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２） 2 絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が
飽和領域で動作するための条件は、Ｖｄｓをドレイン−
ソース間電圧として、一般に以下の式で与えられる。
【０１６５】 （数３） ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ ここで、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂは、
小さな画素内部に近接して形成されるため、大略μ１＝
μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさ
ない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、
このとき（数１）式及び（数２）式から容易に以下の式
が導かれる。
【０１６６】 （数４） Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１） ここで注意すべき点は、（数１）式及び（数２）式にお
いて、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品
毎、あるいは製造ロット毎にばらつくのが普通である
が、（数４）式はこれらのパラメータを含まないので、
Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないと
いうことである。仮に、Ｗ１＝Ｗ２、Ｌ１＝Ｌ２と設計
すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖ
が同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄ
ｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流
Ｉｗと同一になるので、結果としてＥＬ素子１５の発光
輝度を正確に制御できる。
【０１６７】以上のように、変換用ＴＦＴ１１ａの閾値
Ｖｔｈ１と駆動用ＴＦＴ１１ｂの閾値Ｖｔｈ２は基本的
に同一である為、両ＴＦＴにおける共通電位にあるゲー
トに対してカットオフレベルの信号電圧が印加される
と、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは共に
非導通状態になるはずである。ところが、実際には画素
内でもパラメータのばらつきなどの要因により、Ｖｔｈ
１よりもＶｔｈ２が低くなってしまうことがある。この
時、駆動用ＴＦＴ１１ｂにサブスレッショルドレベルの
リーク電流が流れる為、ＥＬ素子１５が微発光を呈す
る。この微発光により画面のコントラストが低下し、表
示特性が損なわれる。
【０１６８】本発明では特に、駆動用ＴＦＴ１１ｂの閾
電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの
閾電圧Ｖｔｈ１より低くならないように設定している。
例えば、駆動用ＴＦＴ１１ｂのゲート長Ｌ２を変換用Ｔ
ＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄
膜トランジスタのプロセスパラメータが変動しても、Ｖ
ｔｈ２がＶｔｈ１よりも低くならないようにしており、
微少な電流リークを抑制することが可能である。以上の
事項は図６の変換用ＴＦＴ１１ａとＴＦＴ１１ｄの関係
にも適用される。
【０１６９】図８に示すように、信号電流が流れる変換
用ＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流
れる駆動電流を制御する駆動用ＴＦＴ１１ｂの他、第１
の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路と
データ線ｄａｔａとを接続もしくは遮断する取込用ＴＦ
Ｔ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によ
って書き込み期間中に変換用ＴＦＴ１１ａのゲート−ド
レイン間を短絡するスイッチング用ＴＦＴ１１ｄ、変換
用ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了
後も保持するためのコンデンサ１９および発光素子とし
てのＥＬ素子１５などから構成される。このように、ゲ
ート信号線は各画素２本であることから、前述した図６
などに基づく本発明の明細書全体の構成、機能、動作な
どを適用することができる。
【０１７０】図８における取込用ＴＦＴ１１ｃはＮチャ
ンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰ
チャンネルＭＯＳ（ＰＭＯＳ）で構成されているが、こ
れは一例であって、必ずしもこの通りである必要はな
い。コンデンサ１９は、その一方の端子が変換用ＴＦＴ
１１ａのゲートに接続され、他方の端子はＶｄｄ（電源
電位）に接続されているが、Ｖｄｄに限らず任意の一定
電位でも良い。ＥＬ素子１５のカソード（陰極）は接地
電位に接続されている。したがって、以上の事項は図６
などにも適用されることは言うまでもない。
【０１７１】ＥＬ素子１５の端子電圧は温度によっても
変化する。通常、温度が低い時は高く、温度が高くなる
につれて低くなる。この傾向はリニアの関係にある。し
たがって、Ｖｄｄ電圧を外部温度によって（正確にはＥ
Ｌ素子１５の温度によって）調整することが好ましい。
温度センサで外部温度を検出し、Ｖｄｄ電圧発生部のフ
ィードバックをかけてＶｄｄ電圧を変化させる。Ｖｄｄ
電圧は摂氏１０℃の変化で、２％以上８％以下、中でも
３％以上６％以下とすることが好ましい。
【０１７２】なお、図６などのＶｄｄ電圧はＴＦＴ１１
のオフ電圧よりも低くすることが好ましい。具体的に
は、Ｖｇｈ（ゲートのオフ電圧）は少なくともＶｄｄ−
０．５Ｖよりも高くするべきである。これよりも低いと
ＴＦＴのオフリークが発生し、レーザアニールのショッ
トむらが目立つようになる。また、あまりにも高いと逆
にオフリーク量が増加するので、Ｖｄｄ＋４Ｖよりも低
くすべきである。したがって、ゲートのオフ電圧Ｖｇ
ｈ、つまり、図６におけるＶｄｄ電源電圧は、−０．５
Ｖ以上＋４Ｖ以下、さらに好ましくは０Ｖ以上＋２Ｖ以
下とすべきであり、ゲート信号線に印加するＴＦＴのオ
フ電圧が、十分オフになるようにする。ＴＦＴがＮチャ
ンネルの場合は、Ｖｇｌがオフ電圧となるので、Ｖｇｌ
はＧＮＤ電圧に対して−４Ｖ以上０．５Ｖ以下、さらに
は−２Ｖ以上０Ｖ以下の範囲となるようにすることが好
ましい。
【０１７３】以上、図６の電流プログラムの画素構成に
ついて述べたが、これに限定されるものではなく、図７
４、図７６などの電圧プログラムの画素構成にも適用で
きることは言うまでもない。なお、電圧プログラムのＶ
ｔオフセットキャンセルは、Ｒ、Ｇ、Ｂごとに個別に補
償することが好ましい。
【０１７４】図８の構成は、走査線ｓｃａｎＡ及びｓｃ
ａｎＢを順次選択する走査線駆動回路と、輝度情報に応
じた電流レベルを有する信号電流Ｉｗを生成して逐次デ
ータ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆
動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各デー
タ線ｄａｔａの交差部に配されて、駆動電流の供給を受
けて発光する電流駆動型のＥＬ素子１５を含む複数の画
素とを備えている。
【０１７５】特徴事項として図８に示した画素構成は、
当該走査線ｓｃａｎＡが選択された時、当該データ線ｄ
ａｔａから信号電流Ｉｗを取り込む受入部（具体的に
は、取込用ＴＦＴ１１ｃから構成される）と、取り込ん
だ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換し
て保持する変換部と、保持された電圧レベルに応じた電
流レベルを有する駆動電流を当該発光素子ＯＬＥＤ（他
に、ＥＬ、ＯＥＬ、ＰＥＬ、ＰＬＥＤと略称する場合が
ある）に流す駆動部とからなる。
【０１７６】前記変換部は、ゲート、ソース、ドレイン
及びチャネルを備えた変換用ＴＦＴ１１ａと、そのゲー
トに接続したコンデンサ１９とを含んでいる。変換用Ｔ
ＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗ
をチャネルに流して変換された電圧レベルをゲートに発
生させ、コンデンサ１９に生じた電圧レベルを保持す
る。
【０１７７】また、前記変換部は、変換用ＴＦＴ１１ａ
のドレインとゲートとの間に挿入されたスイッチング用
ＴＦＴ１１ｄを含んでいる。スイッチング用ＴＦＴ１１
ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換す
る時に導通し、変換用ＴＦＴ１１ａのドレインとゲート
を電気的に接続してソースを基準とする電圧レベルを変
換用ＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチ
ング用ＴＦＴ１１ｄは、電圧レベルをコンデンサ１９に
保持する時に遮断され、変換用ＴＦＴ１１ａのゲート及
びこれに接続したコンデンサ１９を変換用ＴＦＴ１１ａ
のドレインから切り離す。
【０１７８】また、前記駆動部は、ゲート、ドレイン、
ソース及びチャネルを備えた駆動用ＴＦＴ１１ｂを含ん
でいる。駆動用ＴＦＴ１１ｂは、コンデンサ１９に保持
された電圧レベルをゲートに受け入れ、それに応じた電
流レベルを有する駆動電流がチャネルを介してＥＬ素子
１５に流れる。変換用ＴＦＴ１１ａのゲートと駆動用Ｔ
ＦＴ１１ｂのゲートとが直接接続されてカレントミラー
回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の
電流レベルとが比例関係となるようにしている。
【０１７９】駆動用ＴＦＴ１１ｂは飽和領域で動作し、
そのゲートに印加された電圧レベルと閾電圧との差に応
じた駆動電流をＥＬ素子１５に流す。
【０１８０】駆動用ＴＦＴ１１ｂは、その閾電圧が画素
内で対応する変換用ＴＦＴ１１ａの閾電圧より低くなら
ないように設定されている。具体的には、駆動用ＴＦＴ
１１ｂは、そのゲート長が変換用ＴＦＴ１１ａのゲート
長より短くならないように設定されている。あるいは、
駆動用ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対
応する変換用ＴＦＴ１１ａのゲート絶縁膜より薄くなら
ないように設定されても良い。
【０１８１】また、駆動用ＴＦＴ１１ｂは、そのチャネ
ルに注入される不純物濃度を調整して、閾電圧が画素内
で対応する変換用ＴＦＴ１１ａの閾電圧より低くならな
いように設定されてもよい。仮に、変換用ＴＦＴ１１ａ
と駆動用ＴＦＴ１１ｂの閾電圧が同一となるように設定
した場合、共通接続された両薄膜トランジスタのゲート
にカットオフレベルの信号電圧が印加されると、変換用
ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは両方共オフ状態
になるはずである。ところが、実際には画素内にも僅か
ながらプロセスパラメータのばらつきがあり、変換用Ｔ
ＦＴ１１ａの閾電圧より駆動用ＴＦＴ１１ｂの閾電圧が
低くなる場合がある。
【０１８２】この時には、カットオフレベル以下の信号
電圧でもサブスレッショルドレベルの微弱電流が駆動用
ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し、画
面のコントラスト低下が現れる。そこで、駆動用ＴＦＴ
１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長より
も長くしている。これにより、薄膜トランジスタのプロ
セスパラメータが画素内で変動しても、駆動用ＴＦＴ１
１ｂの閾電圧が変換用ＴＦＴ１１ａの閾電圧よりも低く
ならない。
【０１８３】ゲート長Ｌが比較的短い短チャネル効果領
域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈ
が上昇する。一方、ゲート長Ｌが比較的大きな抑制領域
Ｂではゲート長Ｌに関わらず、ＴＦＴの閾値Ｖｔｈはほ
ぼ一定である。この特性を利用して、駆動用ＴＦＴ１１
ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長
くしている。例えば、変換用ＴＦＴ１１ａのゲート長が
７μｍの場合、駆動用ＴＦＴ１１ｂのゲート長を１０μ
ｍ程度にする。
【０１８４】変換用ＴＦＴ１１ａのゲート長が短チャネ
ル効果領域Ａに属する一方、駆動用ＴＦＴ１１ｂのゲー
ト長が抑制領域Ｂに属するようにしても良い。これによ
り、駆動用ＴＦＴ１１ｂにおける短チャネル効果を抑制
することができるとともに、プロセスパラメータの変動
による閾電圧低減を抑制可能とする。以上により、駆動
用ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリ
ーク電流を抑制してＥＬ素子１５の微発光を抑え、コン
トラスト改善に寄与可能である。
【０１８５】図８に示した画素回路の駆動方法を簡潔に
説明する。先ず、書き込み時には第１の走査線ｓｃａｎ
Ａ、第２の走査線ｓｃａｎＢを選択状態とする。両走査
線が選択された状態でデータ線ｄａｔａに電流源ＣＳを
接続することにより、変換用ＴＦＴ１１ａに輝度情報に
応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に
応じて制御される可変電流源である。このとき、変換用
ＴＦＴ１１ａのゲート−ドレイン間はスイッチング用Ｔ
ＦＴ１１ｄによって電気的に短絡されているので（数
３）式が成立し、変換用ＴＦＴ１１ａは飽和領域で動作
する。したがって、そのゲート−ソース間には（数１）
式で与えられる電圧Ｖｇｓが生ずる。
【０１８６】次に、第１の走査線ｓｃａｎＡ、第２の走
査線ｓｃａｎＢを非選択状態とする。詳しく述べると、
まず第２の走査線ｓｃａｎＢを低レベルとしてスイッチ
ング用ＴＦＴ１１ｄをｏｆｆ状態とする。これによっ
て、電圧Ｖｇｓがコンデンサ１９によって保持される。
次に、第１の走査線ｓｃａｎＡを高レベルにしてｏｆｆ
状態とすることにより、画素回路とデータ線ｄａｔａと
が電気的に遮断されるので、その後はデータ線ｄａｔａ
を介して別の画素への書き込みを行うことができる。こ
こで、電流源ＣＳが信号電流の電流レベルとして出力す
るデータは、第２の走査線ｓｃａｎＢが非選択となる時
点では有効とされるが、その後は任意のレベル（例え
ば、次の画素の書き込みデータ）とされて良い。
【０１８７】駆動用ＴＦＴ１１ｂは変換用ＴＦＴ１１ａ
とゲート及びソースが共通接続されており、かつ共に小
さな画素内部に近接して形成されているので、駆動用Ｔ
ＦＴ１１ｂが飽和領域で動作していれば、駆動用ＴＦＴ
１１ｂを流れる電流は（数２）式で与えられ、これがす
なわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。駆
動用ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素
子１５での電圧降下を考慮してもなお（数３）式が成立
するよう、十分な電源電位をＶｄｄ電圧に与えれば良
い。
【０１８８】なお、図６（ｂ）などと同様に、インピー
ダンスを増大させることなどを目的として、図９に図示
するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、
これによりより良好な電流駆動を実現できる。他の事項
は図６で説明しているで省略する。
【０１８９】このようにして作製した図６、図８などで
説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／
ｃｍ2の一定電流密度で連続駆動させた。ＥＬ構造体に
おいては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光
極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。
青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標が
ｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝
度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ
＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ
2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光
色が得られた。
【０１９０】（実施の形態５）以下、図６、図８、図９
などを用いた表示装置、表示モジュール、情報表示装置
およびその駆動回路と駆動方法などについて説明をす
る。
【０１９１】フルカラー有機ＥＬ表示パネルでは、開口
率の向上が重要な開発課題になる。開口率を高めると光
の利用効率が上がり、高輝度化や長寿命化につながるた
めである。開口率を高めるためには、有機ＥＬ層からの
光を遮るＴＦＴの面積を小さくすればよい。低温多結晶
Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜
１００倍の性能を持ち、その上、電流の供給能力が高い
ため、ＴＦＴのサイズを非常に小さくできる。したがっ
て、有機ＥＬ表示パネルでは、画素トランジスタ、周辺
駆動回路を低温ポリシリコン技術で作製することが好ま
しい。もちろん、アモルファスシリコン技術で形成して
もよいが画素開口率はかなり小さくなってしまう。
【０１９２】ゲートドライバ１２あるいはソースドライ
バ１４などの駆動回路をアレイ基板４９上に形成するこ
とにより、電流駆動の有機ＥＬ表示パネルで特に問題に
なる抵抗を下げることができる。つまり、ＴＣＰの接続
抵抗がなくなる上に、ＴＣＰ接続の場合に比べて電極か
らの引き出し線が２〜３ｍｍ短くなり、配線抵抗が小さ
くなる。さらに、ＴＣＰ接続のための工程がなくなる、
材料コストが下がるという利点がある。
【０１９３】（実施の形態６）次に、本発明のＥＬ表示
パネルあるいはＥＬ表示装置について説明をする。図１
０はＥＬ表示装置の回路を中心とした説明図である。画
素１６がマトリックス状に配置または形成されている。
各画素１６には各画素の電流プログラムを行う電流を出
力するソースドライバ１４が接続されている。ソースド
ライバ１４の出力段には映像信号のビット数に対応した
カレントミラー回路が形成されている。例えば、６４階
調であれば、６３個のカレントミラー回路が各ソース信
号線ごとに形成され、これらのカレントミラー回路の個
数を選択することにより所望の電流をソース信号線１８
に印加できるように構成されている。なお、１つのカレ
ントミラー回路の最小出力電流は１０ｎＡ以上５０ｎＡ
以下、特に１５ｎＡ以上３５ｎＡ以下にすることがよ
い。これはソースドライバ１４内のカレントミラー回路
を構成するトランジスタの精度を確保するためである。
【０１９４】また、ソース信号線１８の電荷を強制的に
放出または充電するプリチャージあるいはディスチャー
ジ回路を内蔵する。この回路の電圧（電流）出力値は、
ＥＬ素子１５の閾値がＲＧＢで異なるので、Ｒ、Ｇ、Ｂ
で独立して設定できるように構成することが好ましい。
【０１９５】以上、今までに説明してきた画素構成、ア
レイ構成、パネル構成などは、この後に説明する構成、
方法、装置に適用されることは言うまでもない。
【０１９６】有機ＥＬ素子には大きな温度依存性特性
（温特）があることが知られている。この温特による発
光輝度変化を調整するため、カレントミラー回路に出力
電流を変化させるサーミスタあるいはポジスタなどの非
直線素子を付加し、温特による変化を前記サーミスタな
どで調整することによりアナログ的に基準電流を作成す
る。この場合、選択するＥＬ材料で一義的に決定される
ので、ソフト制御するマイコンなどを必要としない場合
が多い。つまり、液晶材料により、一定のシフト量など
に固定しておいてもよいということである。重要なのは
発光色材料により温特が異なっている点であり、発光色
（Ｒ、Ｇ、Ｂ）ごとに最適な温特補償を行う必要がある
点である。
【０１９７】Ｒ、Ｇ、ＢのＥＬ素子１５の温特はない方
が好ましいのは言うまでもないが、各ＥＬ素子の温特は
一定範囲内にする必要がある。少なくともＲ、Ｇ、Ｂの
温特方向が同一方向か、もしくは変化しないようにす
る。また、変化は各色とも摂氏１０℃の変化で、２％以
上８％以下、中でも３％以上６％以下とすることが好ま
しい。
【０１９８】あるいは、温特補償をマイコンで行っても
よい。温度センサでＥＬ表示パネルの温度を測定し、測
定した温度によりマイコン（図示せず）などで変化させ
る。また、切り替え時に基準電流などをマイコン制御な
どにより自動的に切り替えてもよいし、特定のメニュー
を表示できるように制御してもよい。また、マウスなど
を用いて切り替えたり、ＥＬ表示装置の表示画面をタッ
チパネルにし、かつメニューを表示して特定箇所を押さ
えることにより切り替えできるように構成してもよい。
【０１９９】本発明において、ソースドライバ１４は半
導体シリコンチップで形成され、ガラスオンチップ（Ｃ
ＯＧ）技術でアレイ基板４９のソース信号線１８の端子
と接続されている。ソース信号線１８などの信号線の配
線にはクロム、アルミニウム、銀などの金属配線が用い
られる。これは細い配線幅で低抵抗の配線が得られるか
らである。金属配線は画素が反射型の場合は工程が簡略
できるので、画素の反射膜を構成する材料で、反射膜と
同時に形成することが好ましい。
【０２００】本発明はＣＯＧ技術に限定されるものでは
なく、チップオンフィルム（ＣＯＦ）技術に前述のソー
スドライバ１４などを積載し、表示パネルの信号線と接
続した構成としてもよい。また、ソースドライバ１４は
電源ＩＣ１０２を別途作製し、３チップ構成としてもよ
い。
【０２０１】また、ＴＣＦテープを用いてもよい。ＴＣ
Ｆテープ向けフィルムは、ポリイミド・フィルムと銅
（Ｃｕ）箔を、接着剤を使わずに熱圧着することができ
る。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ
箔の上に溶解したポリイミドを重ねてキャスト成型する
方法と、ポリイミド・フィルム上にスパッタリングで形
成した金属膜の上にＣｕをメッキや蒸着で付ける方法が
ある。これらのいずれでもよいが、接着剤を使わずにポ
リイミド・フィルムにＣｕを付けるＴＣＰテープを用い
る方法が最も好ましい。３０μｍ以下のリード・ピッチ
には、接着剤を使わないＣｕ貼り積層板で対応する。こ
の接着剤を使わないＣｕ貼り積層板の形成方法の中で、
Ｃｕ層をメッキや蒸着で形成する方法がＣｕ層の薄型化
に適しているため、リード・ピッチの微細化に有利であ
る。
【０２０２】一方、ゲートドライバ１２は低温ポリシリ
コン技術で、画素のＴＦＴと同一のプロセスで形成され
ている。これは、ソースドライバ１４と比較して内部の
構造が容易で、動作周波数も低いためである。したがっ
て、低温ポリシリコン技術でも容易に形成することがで
き、また、狭額縁化を実現できる。もちろん、ゲートド
ライバ１２をシリコンチップで形成し、ＣＯＧ技術など
を用いてアレイ基板４９上に実装してもよい。また、画
素ＴＦＴなどのスイッチング素子、ゲートドライバなど
は高温ポリシリコン技術で形成されてもよく、有機材料
で形成（有機ＴＦＴ）されてもよい。
【０２０３】ゲートドライバ１２はゲート信号線１７ａ
用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用の
シフトレジスタ２２ｂとを内蔵する。各シフトレジスタ
２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫ
ｘＮ）と、スタートパルス（ＳＴｘ）で制御される。そ
の他、ゲート信号線の出力、非出力を制御するイネーブ
ル（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアッ
プダウン（ＵＰＤＷＭ）信号を付加することが好まし
い。またその他にも、スタートパルスがシフトレジスタ
にシフトされ、そして出力されていることを確認する出
力端子などを設けることが好ましい。なお、シフトレジ
スタのシフトタイミングはコントロールＩＣ（図示せ
ず）からの信号で制御される。また、外部データのレベ
ルシフトを行うレベルシフト回路と検査回路を内蔵す
る。
【０２０４】シフトレジスタ２２のバッファ容量は小さ
いため、直接にはゲート信号線１７を駆動することがで
きない。そのため、シフトレジスタ２２の出力とゲート
信号線１７を駆動する出力ゲート２４間には少なくとも
２つ以上のインバータ回路２３が形成されている。
【０２０５】ソースドライバ１４を低温ポリシリコンな
どのポリシリコン技術でアレイ基板４９上に直接形成す
る場合も同様であり、ソース信号線を駆動するトランス
ファーゲートなどのアナログスイッチのゲートとソース
ドライバのシフトレジスタ２２間には複数のインバータ
回路２３が形成される。以下の事項（シフトレジスタの
出力と、信号線を駆動する出力段（出力ゲートあるいは
トランスファーゲートなどの出力段間に配置されるイン
バータ回路に関する事項）は、ソースドライバおよびゲ
ートドライバ回路に共通の事項である。例えば、図１０
ではソースドライバ１４の出力が直接ソース信号線１８
に接続されているように図示したが、実際には、ソース
ドライバのシフトレジスタ２２の出力には多段のインバ
ータ回路２３が接続されて、インバータ回路の出力には
トランスファーゲートなど、アナログスイッチのゲート
が接続されている。
【０２０６】インバータ回路２３はＰチャンネルのＭＯ
ＳトランジスタとＮチャンネルのＭＯＳトランジスタか
ら構成される。先にも説明したように、ゲートドライバ
１２のシフトレジスタ２２の出力端にはインバータ回路
２３が多段に接続されており、その最終出力が出力ゲー
ト２４に接続されている。なお、インバータ回路２３は
Ｐチャンネルのみで構成してもよい。ただしこの場合
は、インバータ回路ではなく単なるゲート回路として構
成してもよい。
【０２０７】各インバータ回路２３を構成するＰチャン
ネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、
チャンネル長をＬ（ダブルゲート以上の場合は構成する
チャンネルの幅もしくはチャンネル長を加算する）と
し、シフトレジスタに近いインバータの次数を１、表示
側に近いインバータの次数をＮ（Ｎ段目）とする。
【０２０８】インバータ回路２３の接続段数が多いと接
続されているインバータ回路２３の特性差が多重（積み
重なり）され、シフトレジスタ２２から出力ゲート２４
までの伝達時間に差が生じる（遅延時間ばらつき）。例
えば、極端な場合では、図１０において出力ゲート２４
ａは１．０μｓｅｃ後（シフトレジスタからパルスが出
力されてから起算）にオンしている（出力電圧が切り替
わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ
後（シフトレジスタからパルスが出力されてから起算）
にオンしている（出力電圧が切り替わっている）という
状態が生じる。
【０２０９】したがって、シフトレジスタ２２と出力ゲ
ート２４間に作製するインバータ回路２３数は少ない方
がよいが、出力ゲート２４を構成するＴＦＴのチャンネ
ルのゲート幅Ｗは非常に大きい方がよい。また、シフト
レジスタ２２の出力段のゲート駆動能力は小さいので、
シフトレジスタを構成するゲート回路（ＮＡＮＤ回路な
ど）で直接、出力ゲート２４を駆動することは不可能で
ある。そのため、インバータを多段接続する必要がある
が、例えば、図１０のインバータ回路２３ｄのＷ４／Ｌ
４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャ
ンネル長）のサイズと、インバータ回路２３ｃのＷ３／
Ｌ３のサイズの比が大きいと遅延時間が長くなり、ま
た、インバータの特性がばらつきをも大きくする。
【０２１０】図１１に遅延時間ばらつき（点線）と遅延
時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ
−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でイン
バータ回路２３ｄとインバータ回路２３ｃのチャンネル
長Ｌが同一で２Ｗ３＝Ｗ４であれば、（Ｗ３／Ｌ３）／
（Ｗ４／Ｌ４）＝０．５である。図１１のグラフにおい
て、遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌ
ｎ）＝０．５のときを１とし、遅延同様に時間ばらつき
も１としている。
【０２１１】図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗ
ｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続
段数が多くなり、遅延時間ばらつきも大きくなることを
示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／
Ｌｎ）が小さくなるほどインバータ回路２３から次段の
インバータ回路２３への遅延時間が長くなることを示し
ている。このグラフから遅延時間比および遅延時間ばら
つきを２以内にすることが設計上有利であることがわか
る。したがって、次式の条件を満たせればよい。
【０２１２】０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗ
ｎ／Ｌｎ）≦０．７５ また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比
（Ｗｐ／Ｌｐ）とＮチャンネルのＷ／Ｌ比（Ｗｓ／Ｌ
ｓ）とは以下の関係を満たす必要がある。
【０２１３】０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）
≦０．８ さらに、シフトレジスタの出力端から出力ゲート（ある
いはトランスファーゲート）間に形成されるインバータ
回路２３の段数ｎは次式を満たすと遅延時間のばらつき
も少なく良好である。
【０２１４】３≦ｎ≦８ モビリティμにも課題がある。Ｎチャンネルトランジス
タのモビリティμｎが小さいとＴＧおよびインバータの
サイズが大きくなり、消費電力等が大きくなる。また、
ドライバの形成面積が大きくなり、パネルサイズも大き
くなってしまう。一方、モビリティμｎが大きいとトラ
ンジスタの特性劣化を引き起こしやすいので、モビリテ
ィμｎは以下の範囲がよい。
【０２１５】５０≦μｎ≦１５０ また、シフトレジスタ２２内のクロック信号のスルーレ
ートは、５００Ｖ／μｓｅｃ以下にする。スルーレート
が高いとＮチャンネルトランジスタの劣化が激しいから
である。
【０２１６】なお、図１０でシフトレジスタの出力には
インバータ回路２３を多段に接続するとしたが、ＮＡＮ
Ｄ回路でもよい。ＮＡＮＤ回路でもインバータを構成す
ることができるからである。つまり、インバータ回路２
３の接続段数とはゲートの接続段数と考えればよい。こ
の場合も、今まで説明したＷ／Ｌ比等の関係が適用され
る。また、以上の図１０、図１１を用いて説明した事項
は図５５、図５６、図５８などにも適用される。
【０２１７】また、図１０などにおいて画素のスイッチ
ングトランジスタがＰチャンネルの時は、最終段のイン
バータからの出力は、オン電圧Ｖｇｌがゲート信号線１
７に印加され、オフ電圧Ｖｇｈがゲート信号線１７に印
加される。逆に、画素のスイッチングトランジスタがＮ
チャンネルの時は、最終段のインバータからの出力は、
オフ電圧Ｖｇｌがゲート信号線１７に印加され、オン電
圧Ｖｇｈがゲート信号線１７に印加される。
【０２１８】以上の実施例では、ゲートドライバを高温
ポリシリコンあるいは低温ポリシリコン技術などで画素
１６と同時に作製するとしたが、これに限定されるもの
ではない。例えば、図１２に図示するように別途、半導
体チップで作製したソースドライバ１４、ゲートドライ
バ１２を表示パネル８２に積載してもよい。
【０２１９】また、表示パネル８２を携帯電話などの情
報表示装置に使用する場合、ソースドライバ１４、ゲー
トドライバ１２を図１２に示すように、表示パネルの一
辺に実装することが好ましい（なお、このように一辺に
ドライバＩＣを実装する形態を３辺フリー構成（構造）
と呼ぶ。従来は、表示領域のＸ辺にゲートドライバ１２
が実装され、Ｙ辺にソースドライバ１４が実装されてい
た）。表示画面２１の中心線が表示装置の中心になるよ
うに設計し易く、また、ドライバＩＣの実装も容易とな
るからである。なお、ゲートドライバ回路を高温ポリシ
リコンあるいは低温ポリシリコン技術などを用いて３辺
フリーの構成として作製してもよい（つまり、図１２の
ソースドライバ１４とゲートドライバ１２のうち、少な
くとも一方をポリシリコン技術でアレイ基板４９に直接
形成する）。
【０２２０】なお、３辺フリー構成とは、アレイ基板４
９に直接ＩＣを積載あるいは形成した構成だけでなく、
ソースドライバ１４、ゲートドライバ１２などを取りつ
けたフィルム（ＴＣＰ、ＴＡＢ技術など）をアレイ基板
４９の１辺（もしくはほぼ１辺）に貼り付けた構成も含
む。つまり、２辺にＩＣが実装、あるいは取り付けられ
ていない構成、配置あるいはそれに類似するすべてを意
味する。
【０２２１】図１２のように、ゲートドライバ１２をソ
ースドライバ１４の横に配置すると、ゲート信号線１７
はＣ辺に沿って表示画面２１まで形成される必要がある
（図１３等参照）。
【０２２２】なお、Ｃ辺に形成するゲート信号線１７の
ピッチは５μｍ以上１２μｍ以下にする。５μｍ未満で
は隣接ゲート信号線に寄生容量の影響によりノイズが乗
ってしまうからである。実験によれば、７μｍ以下で寄
生容量の影響が顕著に発生し、さらに５μｍ未満では表
示画面にビート状などの画像ノイズが激しく発生する。
特に、ノイズの発生は画面の左右で異なり、このビート
状などの画像ノイズを低減することは困難である。ま
た、低減１２μｍを越えると表示パネルの額縁幅Ｄが大
きくなりすぎて実用的でない。
【０２２３】前述の画像ノイズを低減するためには、ゲ
ート信号線１７を形成した部分の下層あるいは上層に、
グラントパターン（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン）を配
置することにより低減できる。また、別途設けたシール
ド板（シールド箔（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン））を
ゲート信号線１７上に配置すればよい。
【０２２４】図１３のＣ辺のゲート信号線１７はＩＴＯ
電極で形成してもよいが、低抵抗化するため、ＩＴＯと
金属薄膜とを積層して形成したり、金属膜で形成するこ
とが好ましい。ＩＴＯと積層する場合は、ＩＴＯ上にチ
タン膜を形成し、その上にアルミニウムあるいはアルミ
ニウムとモリブデンの合金薄膜を形成する。もしくはＩ
ＴＯ上にクロム膜を形成する。金属膜の場合は、アルミ
ニウム薄膜、クロム薄膜で形成する。以上の事項は本発
明の他の実施例でも同様である。
【０２２５】なお、図１３などにおいて、ゲート信号線
１７などは表示領域の片側に配置するとしたがこれに限
定されるものではなく、両方に配置してもよい。例え
ば、ゲート信号線１７ａを表示画面２１の右側に配置
（形成）し、ゲート信号線１７ｂを表示画面２１の左側
に配置（形成）してもよい。以上の事項は他の実施例で
も同様である。
【０２２６】図１４ではソースドライバ１４とゲートド
ライバ１２とを１チップ化（１チップドライバＩＣ１４
ｃ）している。１チップ化すれば、表示パネル８２への
ＩＣチップの実装が１個で済む。したがって、実装コス
トも低減できる。また、１チップドライバＩＣ１４ｃ内
で使用する各種電圧も同時に発生させることができる。
【０２２７】なお、ソースドライバ１４、ゲートドライ
バ１２、１チップドライバＩＣ１４ｃはシリコンなどの
半導体ウェハで作製し、表示パネル８２に実装するとし
たがこれに限定されるものではなく、低温ポリシリコン
技術、高温ポリシリコン技術により表示パネル８２に直
接形成してもよい。
【０２２８】図１５では、ソースドライバ１４の両端に
ゲートドライバ１２ａ、１２ｂを実装する（あるいは形
成する）としたがこれに限定されるものではない。例え
ば、図１２に示すように、ソースドライバ１４に隣接し
た一方の側に１つのゲートドライバ１２を配置してもよ
い。なお、図１５などにおいて太い実線で図示した箇所
はゲート信号線１７が並列して形成した箇所を示してい
る。したがって、ｂの部分（画面下部）は走査信号線の
本数分のゲート信号線１７が並列して形成され、ａの部
分（画面上部）はゲート信号線１７が１本形成されてい
る。
【０２２９】なお、図１５のように、２つのゲートドラ
イバ１２ａ、１２ｂを使用すると図１５のＣ辺に並列し
て形成するゲート信号線１７ａの本数が走査線数の１／
２となる（画面の左右にゲート信号線数を１／２ずつ配
置できるからである）。したがって、額縁が画面の左右
で均等になるという特徴を持つようになる。
【０２３０】本発明はゲート信号線１７の走査方向と、
画面分割にも特徴がある。例えば、図１５ではゲートド
ライバ１２ａが画面上部のゲート信号線１７ｂと接続さ
れている。また、ゲートドライバ１２ｂが画面下部のゲ
ート信号線１７ａと接続されている。ゲート信号線１７
の走査方向も矢印Ａで示すように画面の上部から下部の
方向である。なお、ソース信号線１８は画面上部と画面
下部で共通である。
【０２３１】図１６ではゲートドライバ１２ａが画面上
部の隣接したゲート信号線１７と異なるように接続され
ている。ゲートドライバ１２ａは奇数番目のゲート信号
線１７ｂと接続されている。また、ゲートドライバ１２
ｂは偶数番目のゲート信号線１７ａと接続されている。
ゲート信号線の走査方向は、ゲート信号線１７ｂは画面
上部から下部の方向である（矢印Ａ）。ゲート信号線１
７ａは画面下部から上部の方向である（矢印Ｂ）。この
ように、ゲート信号線１７をゲートドライバ１２と接続
することにより、また、ゲート信号線の走査方法を所定
の方向とすることにより、表示画面２１に輝度傾斜が発
生せず、フリッカの発生も抑制することができる。な
お、ソース信号線１８は画面上部と画面下部で共通であ
る。ただし、画面の上下で分割してもよいことは言うま
でもない。以上の事項は他の実施例にも適用される。
【０２３２】１チップ化している図１４でもゲートドラ
イバ１２ａが画面上部のゲート信号線１７ｂと接続され
ている。また、ゲートドライバ１２ｂが画面下部のゲー
ト信号線１７ａと接続されている。ゲート信号線１７ｂ
の走査方向は矢印Ａで示すように、画面の上部から下部
の方向である。ゲート信号線１７ａの走査方向は矢印Ｂ
で示すように、画面の下部から上部の方向である。な
お、ソース信号線１８は画面上部と画面下部で共通であ
る。このように、ゲート信号線１７をゲートドライバ１
２と接続することにより、また、ゲート信号線の走査方
法を所定の方向とすることにより、表示画面２１に輝度
傾斜が発生せず、フリッカの発生も抑制することができ
る。
【０２３３】なお、１チップドライバＩＣ１４ｃはシリ
コンなどの半導体ウェハで作製し、表示パネル８２に実
装するとしたがこれに限定されるものではなく、低温ポ
リシリコン技術、高温ポリシリコン技術により表示パネ
ル８２に直接形成してもよい。また、画面の上部を駆動
するドライバＩＣを表示画面の上辺に配置し、画面の下
部を駆動するドライバＩＣを表示画面の下辺に配置して
もよい（つまり、実装ＩＣは２チップとなる）。以上の
事項は他の本発明の実施例にも適用される。
【０２３４】図１４および図１５では画面を中央部で分
割するように表現したが、これに限定されるものではな
い。例えば、図１５の場合は、表示画面２１ａを小さく
し、表示画面２１ｂを大きくしてもよい。この表示画面
２１ａをパーシャル表示領域とし（図１７参照）、主と
して時刻表示や日付表示を行い、低消費電力モードで使
用する。図１４および図１５ではゲート信号線１７ｂで
表示画面２１ａを表示し、ゲート信号線１７ａで表示画
面２１ｂを表示している。
【０２３５】また、図１７などでは、図１８で図示する
ように、表示画面２１ａを３辺フリーの構成とし、表示
画面２１ｂを従来のソースドライバ１４とゲートドライ
バ１２を別個の辺に配置する構成としてもよい。つま
り、ゲート信号線１７ａとソース信号線１８ａは１チッ
プドライバＩＣ１４ｃから出力するということである。
【０２３６】また、図１９に図示するように、表示画面
２１を２１ａと２１ｂの２つの画面に分割し、それぞれ
の画面に対応するソースドライバ１４、ゲートドライバ
１２を配置してもよい。図１９では各ソースドライバ１
４から出力する映像信号の書き込み時間が他の実施例と
比較して２倍になるので、十分に画素に信号を書き込む
ことができる。また、図２０に図示するように、表示画
面２１は１つにして画面の上下に各１つずつソースドラ
イバ１４を配置してもよい。このことは、ゲートドライ
バ１２に対しても同様に適用できる。
【０２３７】なお、以上の実施例はゲート信号線１７を
平行に形成し、画素領域まで配線する構成であったが、
これに限定されるものではなく、図２１に図示するよう
にソース信号線１８を１辺に平行に配線するように構成
してもよいことは言うまでもない。
【０２３８】図１７、図１８、図１９などにおいて、表
示画面２１ａと２１ｂでフレームレート（駆動周波数ま
たは単位時間（１秒間）あたりの画面書き換え回数）を
変化させたりすることも低消費電力化に有効な手段であ
る。また、表示画面２１ａと２１ｂで表示色数または表
示色を変化させるのも低消費電力化に有効である。
【０２３９】図６で図示した構成では、ＥＬ素子１５の
カソードはＶｓ１電位に接続されている。しかし、各色
を構成する有機ＥＬの駆動電圧が異なるという問題があ
る。例えば、単位平方センチメートルあたり０．０１Ａ
の電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧
は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖであ
る。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したが
って、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄの
ソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でト
ランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオ
フリーク電流も異なることになる。オフリーク電流が発
生し、かつオフリーク特性が各色で異なると、色バラン
スのずれた状態でフリッカが発生する、発光色に相関し
てガンマ特性がずれるという複雑な表示状態となる。
【０２４０】この課題に対応するため、本発明では図２
５に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、
１つのカソード電極の電位を他色のカソード電極の電位
と異ならせるように構成している。具体的には、図２５
ではＢをカソード電極５３ａとし、ＧとＲをカソード電
極５３ｂとしている。なお、図２５はガラス面から光を
取り出す下取り出しを想定しているが、上取り出しの場
合もある。この場合、カソードとアノードは逆転した構
成になる。
【０２４１】Ｒ、Ｇ、ＢのＥＬ素子１５の端子電圧は極
力一致させることが好ましいことは言うまでもない。少
なくとも、白ピーク輝度を表示しており、色温度が６０
００Ｋ以上９０００Ｋ以下の範囲で、Ｒ、Ｇ、ＢのＥＬ
素子の端子電圧は１０Ｖ以下となるように材料あるいは
構造選定をする必要がある。また、Ｒ、Ｇ、Ｂのうち、
各ＥＬ素子の最大の端子電圧と最小の端子電圧との差
は、２．５Ｖ以内、さらに好ましくは１．５Ｖ以下にす
る必要がある。なお、以上の実施例では、色はＲＧＢと
したがこれに限定されるものではない。このことは後に
説明する。
【０２４２】また、色むらの補正も必要である。この色
むらは、各色のＥＬ材料を塗り分けるため、膜厚のばら
つき、特性のばらつきによって発生する。これを補正す
るため、３０％〜７０％の輝度で白ラスター表示を行
い、表示画面２１内の各色の面内分布を測定する。面内
分布は少なくとも３０画素に１ポイントずつ測定する。
この測定データをメモリからなるテーブルに保存し、こ
の保存されたデータを使用して、入力画像データを補正
して表示画面２１に表示するように構成する。
【０２４３】なお、画素は、Ｒ、Ｇ、Ｂの３原色とした
がこれに限定されるものではなく、シアン、イエロー、
マゼンダの３色でもよい。また、Ｂとイエローの２色で
もよいし、もちろん単色でもよい。また、Ｒ、Ｇ、Ｂ、
シアン、イエロー、マゼンダの６色でもよいし、Ｒ、
Ｇ、Ｂ、シアン、マゼンダの５色でもよい。これらはナ
チュラルカラーとして色再現範囲が拡大し、良好な表示
を実現できる。その他、Ｒ、Ｇ、Ｂ、白の４色でもよい
し、Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダ、黒、白
の８色でもよい。また、白色発光の画素を表示画面２１
全体に形成（作製）し、ＲＧＢなどのカラーフィルタで
３原色表示とし、ＥＬ層に各色の発光材料を積層して形
成してもよい。また、１画素をＢとイエローのように塗
り分けても良い。以上のように本発明のＥＬ表示装置
は、ＲＧＢの３原色でカラー表示を行うものに限定され
るものではない。
【０２４４】また、図２２に図示するように、３原色の
他に、白色発光の画素１６Ｗを形成してもよい。白色発
光の画素１６Ｗは、Ｒ、Ｇ、Ｂ発光の構造を積層するこ
とにより作製（形成または構成）され、１組の画素は、
これらＲＧＢの３原色と、白色発光の画素１６Ｗからな
る。このように、白色発光の画素を形成することで、白
色のピーク輝度が表現しやすくなり、輝き感のある画像
表示が実現できるようになる。
【０２４５】また、ＲＧＢの３原色を１組の画素とする
場合であっても、図２３に図示するように、各色の画素
電極の面積を異ならせることが好ましい。もちろん、各
色の発光効率がバランスよく、色純度もバランスがよけ
れば、同一面積でもかまわない。しかし、１つまたは複
数の色のバランスが悪い場合には、画素電極（発光面
積）を調整することが好ましく、電流密度を基準に各色
の電極面積を決定すればよい。つまり、色温度が６００
０Ｋ（ケルビン）以上９０００Ｋ以下の範囲で、ホワイ
トバランスを調整した時、各色の電流密度の差が±３０
％以内、さらに好ましくは±１５％以内となるようにす
ればよい。例えば、電流密度が１００Ａ／平方メーター
とすれば、３原色をいずれも７０Ａ／平方メーター以上
１３０Ａ／平方メーター以下、さらに好ましくは８５Ａ
／平方メーター以上１１５Ａ／平方メーター以下となる
ようにする。
【０２４６】また、図２４に図示するように、隣接した
画素行で、３原色の配置を異なるように配置することが
好ましい。例えば、偶数行目が、左からＲ、Ｇ、Ｂの配
置であれば、奇数行目はＢ、Ｇ、Ｒの配置とする。この
ように配置することにより、少ない画素数でも、画像の
斜め方向の解像度が改善される。さらに、１行目を左か
らＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂの配置とし、２行目をＧ、
Ｂ、Ｒ、Ｇ、Ｂ、Ｒの配置とし、３行目をＢ、Ｒ、Ｇ、
Ｂ、Ｒ、Ｇの配置とするように、３画素行以上で、画素
配置を異ならせてもよい。
【０２４７】カソード電極５３ａは、各色の有機ＥＬを
塗り分けたメタルマスク技術を用いて形成する。メタル
マスクを用いるのは、有機ＥＬが水に弱くエッチングな
どを行うことができないからである。メタルマスク（図
示せず）を用いて、カソード電極５３ａを蒸着し、同時
にコンタクトホール５２ａに接続する。そして、コンタ
クトホール５２ａによりＢカソード配線５１ａと電気的
接続を取ることができる。
【０２４８】カソード電極５３ｂも同様に、各色の有機
ＥＬを塗り分けたメタルマスク技術を用いて形成する。
メタルマスク（図示せず）を用いて、カソード電極５３
ｂを蒸着し、同時にコンタクトホール５２ｂに接続す
る。コンタクトホール５２ｂによりＲＧカソード配線５
１ｂと電気的接続を取ることができる。なお、カソード
電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となる
ように形成するとよい。
【０２４９】以上の構成により、カソード電極５３ａと
５３ｂには異なる電圧を印加することができるから、図
６のＶｄｄ電圧が各色共通であっても、ＲＧＢのうち、
少なくとも１色のＥＬ素子に印加する電圧を変化させる
ことができる。なお、図２５において、ＲＧは同一のカ
ソード電極５３ｂとしたがこれに限定されるものではな
く、ＲとＧで異なるカソード電極となるように構成して
もよい。
【０２５０】以上のように構成することにより、各色で
トランジスタのソース−ドレイン電圧（ＳＤ電圧）間で
のオフリーク電流の発生、キンク現象を防止することが
できる。したがって、フリッカが発生せず、発光色に相
関してガンマ特性がずれるということもなく、良好な画
像表示を実現できる。
【０２５１】また、図６のＶｓ１をカソード電圧とし、
このカソード電圧を各色で異なるようにするとしたがこ
れに限定されるものではなく、アノード電圧Ｖｄｄを各
色で異なるように構成してもよい。例えば、Ｒ画素のＶ
ｄｄ電圧を８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成
としてもよい。これらのアノード電圧、カソード電圧は
±１Ｖの範囲で調整できるように構成されることが好ま
しい。
【０２５２】パネルサイズが２インチ程度であっても、
Ｖｄｄ電圧と接続されるアノードからは１００ｍＡ近く
電流が出力される。そのため、アノード配線（電流供給
線）２０の低抵抗化は必須である。この課題に対応する
ため、本発明では図２６で図示するように、アノード配
線６３を表示領域の上側と下側から供給している（両端
給電）。以上のように両端給電することにより、画面の
上下での輝度傾斜の発生がなくなる。
【０２５３】発光輝度を高めるためには画素電極４８を
粗面化するとよい。この構成を図５に示す。まず、画素
電極４８を形成する箇所にスタンパ技術を用いて微細な
凹凸を形成する。画素が反射型の場合は、スパッタリン
グ法で約２００ｎｍのアルミニウムの金属薄膜を形成し
て画素電極４８を形成する。画素電極４８が有機ＥＬ素
子と接する箇所には凸部が設けられ、粗面化される。な
お、単純マトリックス型表示パネルの場合は、画素電極
４８はストライプ状電極とする。また、凸部は凸状だけ
に限定されるものではなく、凹状でもよい。また、凹と
凸とを同時に形成してもよい。
【０２５４】突起の大きさは直径４μｍ程度、隣接間距
離の平均値を１０μｍ、２０μｍ、４０μｍにし、それ
ぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ
2、１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ
2として輝度測定を行ったところ、突起の単位面積密度
が大きくなるほど発光輝度が強くなることがわかった。
したがって、画素電極４８上の突起の単位面積密度を変
えることで、画素電極の表面状態を変えて発光輝度を調
整できることがわかった。検討によれば、突起の単位面
積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とす
ることで良好な結果を得ることができた。
【０２５５】有機ＥＬは自己発光素子である。この発光
による光がスイッチング素子としてのＴＦＴに入射する
とホトコンダクタ現象（ホトコン）が発生する。ホトコ
ンとは、光励起によりＴＦＴなどのスイッチング素子の
オフ時でのリーク（オフリーク）が増える現象を言う。
【０２５６】この課題に対処するため、本発明では図２
７に示すように、ゲートドライバ１２（場合によっては
ソースドライバ１４）の下層、画素ＴＦＴ１１の下層に
遮光膜９１を形成している。遮光膜９１はクロムなどの
金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ
以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹
凸が発生して上層のＴＦＴ１１のパターニングが困難に
なるからである。
【０２５７】遮光膜９１上に２０ｎｍ以上１００ｎｍ以
下の無機材料からなる平滑化膜７１ａを形成する。ある
いは、この遮光膜９１のレイヤーを用いてコンデンサ１
９の一方の電極を形成してもよい。この場合、平滑化膜
７１ａは極力薄く作り、コンデンサの容量値を大きくす
ることが好ましい。また、遮光膜９１をアルミで形成
し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１
の表面に形成し、この酸化シリコン膜をコンデンサ１９
の誘電体膜として用いてもよい。平滑化膜７１ｂ上には
ハイアパーチャ（ＨＡ）構造の画素電極が形成される。
【０２５８】ゲートドライバ１２などは裏面だけでな
く、表面からの光の進入も抑制するべきである。なぜな
ら、ホトコンの影響により誤動作するからである。した
がって、本発明において、カソード電極が金属膜の場合
は、ゲートドライバ１２などの表面にもカソード電極を
形成し、この電極を遮光膜として用いている。
【０２５９】しかし、ゲートドライバ１２の上にカソー
ド電極を形成すると、このカソード電極からの電界によ
るドライバの誤動作、あるいはカソード電極とドライバ
回路の電気的接触が発生する可能性がある。この課題に
対処するため、本発明ではゲートドライバ１２などの上
に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画
素電極上の有機ＥＬ膜形成と同時に形成する。基本的に
有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有
機ＥＬ膜を形成することにより、カソードとゲートドラ
イバ間が隔離され、前述の課題を解消することができ
る。
【０２６０】画素において、１つ以上のＴＦＴ１１の端
子間あるいはＴＦＴ１１と信号線とが短絡すると、ＥＬ
素子１５が常時点灯して輝点となる場合がある。この輝
点は視覚的に目立つので黒点化（非点灯）する必要があ
る。この対処法として、該当画素１６を検出し、コンデ
ンサ１９にレーザー光を照射してコンデンサの端子間を
短絡させる。すると、コンデンサ１９には電荷を保持で
きなくなるので、ＴＦＴ１１が電流を流さなくなるので
ある。
【０２６１】なおこの際、レーザー光を照射する位置に
あたるカソード膜を除去しておくことが望ましい。これ
はレーザー光照射により、コンデンサ１９の端子電極と
カソード膜とがショートすることを防止するためであ
る。
【０２６２】また、図２８に図示する構造も例示され
る。図２８は光をアレイ基板４９側から取り出す下取り
出し構造の例である。図２８においても、ゲートドライ
バ１２（場合によってはソースドライバ１４）の下層、
画素ＴＦＴ１１の下層に遮光膜を形成している。
【０２６３】しかし、ホトコンの影響により誤動作する
ので、ゲートドライバ１２（あるいはソースドライバ１
４）などは裏面だけでなく、表面からの光の進入も抑制
するべきである。このため、本発明では、カソード電極
４６を遮光膜として用いている。
【０２６４】一方、カソード（もしくはアノード）電極
が透明電極の場合、つまり、画素電極を反射タイプとし
共通電極を透明電極（ＩＴＯ、ＩＺＯなど）にする光上
取り出しの構造（アレイ基板４９側から光を取り出すの
は下取出し、ＥＬ膜蒸着面から光を取り出すのが上取り
出し）の場合は、透明電極のシート抵抗値が問題とな
る。なぜなら、透明電極は高抵抗であるが、有機ＥＬの
カソードには高い電流密度で電流を流す必要があるから
である。したがって、ＩＴＯ膜の単層でカソード電極を
形成すると発熱により加熱状態となったり、表示画面に
極度の輝度傾斜が発生したりする。
【０２６５】この課題に対応するため、カソード電極の
表面に金属薄膜からなる低抵抗化配線９２を形成してい
る。低抵抗化配線９２は液晶表示パネルのブラックマト
リックス（ＢＭ）と同様の構成（クロムまたはアルミ材
料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置
（画素電極間、ゲートドライバ１２の上など）である。
ただし、有機ＥＬではＢＭを形成する必要はないから機
能は全く異なる。なお、低抵抗化配線９２は透明電極７
２の表面に限定されるものではなく、裏面（有機ＥＬ膜
と接する面）に形成してもよい。また、ＢＭ状に形成し
た金属膜として、Ｍｇ・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉ
などの合金あるいは積層構造体など、アルミニウム、マ
グネシウム、インジウム、銅または各々の合金等を用い
てもよい。なお、ＢＭ上には腐食などを防止するため、
さらにＩＴＯ、ＩＺＯ膜を積層し、また、ＳｉＮｘ、Ｓ
ｉＯ2などの無機薄膜、あるいはポリイミドなどの有機
薄膜を形成する。
【０２６６】また、ＥＬ膜の蒸着面から光を取り出す
（上取り出し）場合は、有機ＥＬ層４７上にＭｇ−Ａｌ
膜を形成し、その上にＩＴＯ、ＩＺＯ膜を形成すること
が好ましい。または、有機ＥＬ層４７上にＭｇ−Ａｌ膜
を形成し、その上にブラックマトリックス（液晶表示パ
ネルのようなブラックマトリックス）を形成することが
好ましい。このブラックマトリックスはクロム、Ａｌ、
Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、ＳｉＯ2、
ＳｉＮｘなどの無機絶縁膜や、ポリエステル、アクリル
などの有機絶縁膜からなる保護膜１７６１を形成するこ
とが好ましい。さらに、この保護膜１７６１上には、反
射防止膜（ＡＩＲコート）を形成することが好ましい。
なお、保護膜１７６１の最小膜厚は１μｍ以上にする。
【０２６７】また、下取り出しの場合であっても、カソ
ード電極の反射膜４６の透過率を高くすることにも効果
がある。これは、アレイ基板４９側から表示画像を見る
構成であっても、反射膜４６の透過率が高いため、写り
込みが減少し、円偏光板７４が不要となる。したがっ
て、上取り出しよりも光取り出し効率が向上する場合が
ある。なお、反射膜４６の透過率は、６０％以上９０％
以下、特に７０％以上９０％以下にすることが好まし
い。なぜなら、６０％以下であるとカソード電極のシー
ト抵抗値が低くなる一方、写り込みが大きくなるからで
ある。逆に、９０％以上ではカソード電極のシート抵抗
値が高くなり、表示画像の輝度傾斜が大きくなるからで
ある。
【０２６８】反射膜４６の透過率を高くするにはＡｌ膜
を厚み２０ｎｍ以上１００ｎｍ以下というように薄く形
成する。その上にＩＴＯ、ＩＺＯ膜を形成することが好
ましい。または、Ａｌ膜上にブラックマトリックスを形
成することが好ましい。
【０２６９】図２９に図示するように、画素電極４８を
円弧状にすることにより、有機ＥＬ層４７の発光面積が
広くなる。したがって、電流密度が小さくなり、ＥＬ素
子１５の高寿命化を実現できる。また、ＥＬ素子１５の
端子電圧も低下するので電力効率も向上する。
【０２７０】図３０は図２９で説明したＥＬ表示パネル
の製造方法の説明図である。図３０（ａ）で図示するよ
うに、アレイ基板４９上にＴＦＴ１１、ゲートドライバ
１２などを形成する。
【０２７１】次に、図３０（ｂ）に図示するように、ア
レイ基板４９上にアクリル樹脂などの有機材料からなる
平滑化膜７１を塗布する。なお、平滑化膜７１はＳＯＧ
などの無機材料であってもよい。膜厚は１．５μｍ以上
３μｍ以下にすることが好ましい。次に、前記平滑化膜
７１上にマスク１７７１を形成する。マスク１７７１は
金属材料で形成し、形成位置は画素１６に対応するよう
にする。次に、エッチングを行う。エッチングはウエッ
トエッチング、Ｏ2プラズマなどの乾式エッチングのい
ずれでもよい。マスク１７７１の間から、平滑化膜７１
がエッチングされるので、図３０（ｃ）に図示するよう
に、平滑化膜７１は円弧状となる。
【０２７２】さらに、図３０（ｄ）に図示するように、
平滑化膜７１にマスク（図示せず）を形成して、コンタ
クトホール１７７２を形成する。もしくは、図３０
（ｂ）のエッチング工程でコンタクトホール１７７２も
同時に形成する。
【０２７３】次に、図３０（ｅ）に図示するように、Ｉ
ＴＯ、ＩＺＯなどの透明電極で画素電極４８を形成す
る。画素電極４８とＴＦＴ１１とは、画素コンタクト部
１７５１で接続をとる。このコンタクトホールでＩＴＯ
からなる画素電極４８とドレイン端子とを電気的に接続
する。
【０２７４】次に、画素電極４８上に５０ｎｍ以上１５
０ｎｍ以下のカーボン膜を薄く蒸着し、この上に有機Ｅ
Ｌ層を形成する。有機ＥＬ層４７は単色の場合は全面
に、ＲＧＢの場合はメタルマスクを用いて塗り分ける
（図３０（ｆ）参照）。
【０２７５】有機ＥＬ層４７の形成後、カソード電極と
なるＡｌ膜（反射膜）４６を形成する（図３０
（ｇ））。さらに、Ａｌ膜（反射膜）４６上に保護膜１
７６１を形成する（図３０（ｈ））。
【０２７６】保護膜１７６１は、フィルムを用いた保護
層であってもよい。例えば、保護層としては電解コンデ
ンサのフィルムにＤＬＣ（ダイヤモンド ライク カー
ボン）を蒸着したものを用いることが例示される。この
フィルムは水分浸透性が極めて悪い（防湿）ので、保護
層１７６１として使用できる。また、保護層１７６１の
膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層さ
れている場合はそれらの屈折率を総合（各薄膜のｎ・ｄ
を計算）して計算する。ｄは薄膜の膜厚、複数の薄膜が
積層されている場合はそれらの屈折率を総合して計算す
る。）が、ＥＬ素子１５の発光主波長λ以下となるよう
にするとよい。
【０２７７】なお、有機ＥＬ層４７または画素電極４８
は、円弧状に限定されるものではなく、三角錐状、円錐
状、サインカーブ状でもよく、また、これらを組み合わ
せた構造でもよい。また、１画素に微細な円弧上、三角
錐状、円錐状、サインカーブ状が形成されたり、これら
が組み合わされたり、もしくは、ランダムな凹凸が形成
された構成であっても良い。また、図２９では凸状の円
弧状であるが、凹状の円弧状であっても上記と同様であ
る。
【０２７８】図３１はパネル化した構成図（断面図）で
ある。なお、他の図面でも同様であるが、本明細書にお
いて各図面は理解を容易にまたは作図を容易にするた
め、省略や拡大縮小している。図３１の表示パネルの断
面図においても平滑化膜７１などを十分に厚く図示して
いる。しかし、アレイ基板４９の板厚は、非常に薄く図
示している。また、ＴＦＴなどは省略している。
【０２７９】図３１において、封止フタ４１と、アレイ
基板４９間にはスペーサ１７８１を配置し、保護膜１７
６１または反射膜４６もしくは有機ＥＬ層４７と封止フ
タ４１とが直接、接しないように構成されている。乾燥
剤は表示領域の周辺部に配置または充填されている。ス
ペーサは円筒状または球状のものを用いる。高さは、１
０μｍ以上１００μｍ以下にすることが好ましい。ま
た、保護膜１７６１を加工することによりスペーサとす
ることもできる。つまり、保護膜１７６１の一部または
全部を突起状あるいは柱状あるいはストライプ状に加工
あるいは形成することによりスペーサの機能を持たせ
る。なお、スペーサ１７８１を乾燥剤とする構成でも好
ましい。
【０２８０】図８に示す画素は駆動用ＴＦＴ１１ｂと変
換用ＴＦＴ１１ａとがカレントミラーの関係にあり、こ
れらの特性（閾値Ｖｔ、Ｓ値、モビリティμなど）が一
致していなければならない。また、図６の画素において
も、各ＴＦＴの特性が一致していることが好ましいこと
は言うまでもない。
【０２８１】画素１６のＴＦＴ１１を構成する半導体膜
は、低温ポリシリコン技術において、レーザアニールに
より形成するのが一般的である。このレーザアニールの
条件のばらつきがＴＦＴ１１特性のばらつきとなる。し
かし、１画素１６内のＴＦＴ１１の特性が一致していれ
ば、図６、図８などの電流プログラムを行う方式におい
ては、所定の電流がＥＬ素子１５に流れるように駆動す
ることができる。この点は、電圧プログラムにない利点
である。
【０２８２】この課題に対して、本発明では図３２に示
すように、アニールの時のレーザー照射スポット２３０
をソース信号線１８と平行に照射する。また、１画素列
に一致するようにレーザー照射スポット２３０を移動さ
せる。もちろん、１画素列に限定されるものではなく、
例えば、図３２のＲＧＢを１画素１６という単位でレー
ザーを照射してもよい（この場合は、３画素列というこ
とになる）。特に、画素はＲＧＢの３画素で正方形の形
状となるように作製されている。したがって、Ｒ、Ｇ、
Ｂの各画素は縦長の画素形状となる。そのため、画素１
６内に形成されるＴＦＴ１１の配置は、図３２に図示す
るように縦方向に配置される（変換用ＴＦＴ１１ａ、駆
動用ＴＦＴ１１ｂ）。したがって、レーザー照射スポッ
ト２３０を縦長にしてアニールすることにより、１画素
内ではＴＦＴ１１の特性ばらつきが発生しないようにす
ることができる。
【０２８３】一般的に、レーザー照射スポット２３０の
長さは１０インチというように固定値である。このレー
ザー照射スポット２３０を移動させるのであるから、１
つのレーザー照射スポット２３０を移動できる範囲内に
おさめられるようにパネルを配置する必要がある（つま
り、パネルの表示画面２１の中央部でレーザー照射スポ
ット２３０が重ならないようにする）。
【０２８４】図３３の構成では、レーザー照射スポット
２３０の長さの範囲内に３つのパネルが縦に配置される
ように形成されている。レーザー照射スポット２３０を
照射するアニール装置はガラス基板２４１の位置決めマ
ーカ２４２ａ、２４２ｂを認識してレーザー照射スポッ
ト２３０を移動させる。位置決めマーカ２４２の認識は
パターン認識装置で行う。アニール装置（図示せず）は
位置決めマーカ２４２を認識し、画素列の位置を割り出
す。そして、ちょうど画素列位置に重なるようにレーザ
ー照射スポット２３０を照射してアニールを順次行う。
【０２８５】図３２、図３３で説明したレーザアニール
方法（ソース信号線１８と平行にライン状のレーザース
ポットを照射する方式）は、有機ＥＬパネルの電流プロ
グラム方式の時に特に採用することが好ましい。なぜな
らば、ソース信号線の平行方向とＴＦＴ１１の特性が一
致しているためである（縦方向に隣接した画素ＴＦＴの
特性が近似している）。そのため、電流駆動時にソース
信号線の電圧レベルの変化が少なく、電流書き込み不足
が発生しにくい（例えば、白ラスター表示の場合、隣接
した各画素の変換用ＴＦＴ１１ａに流す電流はほぼ同一
のため、ソースドライバ１４から出力する電流振幅の変
化が少ない）。
【０２８６】また、図３４、図３５などで説明する複数
の画素行を同時書き込みする方式では均一な画像表示を
実現できる（主としてＴＦＴ特性のばらつきに起因する
表示むらが発生しにくいからである）。図３４などは複
数画素行を同時に選択するので、隣接した画素のＴＦＴ
が均一であれば、縦方向のＴＦＴ特性むらはソースドラ
イバ１４で吸収できるようになる。
【０２８７】図６に示すように、ゲート信号線１７ａは
行選択期間に導通状態（ここでは図６のＴＦＴ１１がＰ
チャネルトランジスタであるためローレベルで導通とな
る）となり、ゲート信号線１７ｂは非選択期間時に導通
状態となる。
【０２８８】ソース信号線の状態が階調０表示状態であ
ったときに、階調１に対する電流値を印加し、行選択期
間を７５μ秒で動作させると、図３６の実線ａに示すよ
うに、ソース信号線１８の寄生容量が増加すると、ＥＬ
素子１５に出力される電流値が減少する。
【０２８９】図３６の点線ｂは実線ａに比べて階調１に
対する電流値を１０倍流した場合であり、ソース信号線
１８の寄生容量の増加に対し、ＥＬ素子１５に出力され
る電流値の減少割合は小さくなる。所定電流値に対し、
１０％程度のばらつきは人間の目にとって輝度の差とし
て観測できないことから、１０％程度の低下を認めると
すると許容されるソース容量は実線ａでは２ｐＦ以下、
点線ｂでは２５ｐＦ以下となる。
【０２９０】ソース信号線１８の電流値変化に要する時
間ｔは、浮遊容量の大きさをＣ、ソース信号線の電圧を
Ｖ、ソース信号線に流れる電流をＩとすると、ｔ＝Ｃ・
Ｖ／Ｉであるため、電流値を１０倍大きくできることは
電流値変化に要する時間が１／１０近くまで短くでき
る、またはソース容量が１０倍になっても所定の電流値
に変化できるということを示す。したがって、短い水平
走査期間内に所定の電流値を書き込むためには電流値を
増加させることが有効である。
【０２９１】入力電流を１０倍にすると出力電流も１０
倍となり、ＥＬ素子の輝度が１０倍となるよう所定の輝
度を得るために、図６のスイッチング用ＴＦＴ１１ｄの
導通期間を従来の１／１０とし、発光期間を１／１０と
することで、所定輝度を表示するようにした。つまり、
ソース信号線１８の寄生容量の充放電を十分に行い、所
定の電流値を画素１６の変換用ＴＦＴ１１ａに対してプ
ログラムを行うためには、ソースドライバ１４から比較
的大きな電流を出力する必要がある。しかし、このよう
に大きな電流をソース信号線１８に流すとこの電流値が
画素にプログラムされてしまい、所定の電流に対し大き
な電流がＥＬ素子１５に流れる。例えば、１０倍の電流
でプログラムすれば、当然１０倍の電流がＥＬ素子１５
に流れ、ＥＬ素子１５は１０倍の輝度で発光する。つま
り、所定の発光輝度にするためには、ＥＬ素子１５に流
れる時間を１／１０にすればよい。このように駆動する
ことにより、ソース信号線１８の寄生容量を十分に充放
電できるし、所定の発光輝度を得ることができる。
【０２９２】なお、１０倍の電流値を画素の変換用ＴＦ
Ｔ１１ａ（正確にはコンデンサ１９の端子電圧を設定し
ている）に書き込み、ＥＬ素子１５のオン時間を１／１
０にするとしたがこれは一例である。場合によっては、
１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き込
み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆
に、１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き
込み、ＥＬ素子１５のオン時間を２倍にする場合もある
であろう。本発明は、画素への書き込み電流を所定値以
外の値にし、ＥＬ素子１５に流れる電流を間欠状態にし
て駆動することに特徴がある。本明細書では説明を容易
にするため、Ｎ倍の電流値を画素のＴＦＴ１１に書き込
み、ＥＬ素子１５のオン時間を１／Ｎ倍にするとして説
明する。しかし、これに限定されるものではなく、Ｎ１
倍の電流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１
５のオン時間を１／Ｎ２倍（Ｎ１とＮ２とは異なる）と
してもよいことは言うまでもない。なお、間欠する間隔
は等間隔に限定されるものではない。
【０２９３】また、説明を容易にするため、１Ｆ（１フ
ィールドまたは１フレーム）を基準にしてこの１Ｆを１
／Ｎにするとして説明する。しかし、１画素行が選択さ
れ、電流値がプログラムされる時間（通常、１水平走査
期間（１Ｈ））があるし、また、走査状態によっては誤
差も生じるので、以上の説明はあくまでも説明を容易に
するための便宜状の問題だけであり、これに限定される
ものではない。
【０２９４】有機（無機）ＥＬ表示装置は、ＣＲＴのよ
うに電子銃で線表示の集合として画像を表示するディス
プレイとは表示方法が基本的に異なる点にも課題があ
る。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあ
るいは１フレーム）の期間の間は、画素に書き込んだ電
流（電圧）を保持する。そのため、動画表示を行うと表
示画像の輪郭ぼけが発生するという課題を発生させる。
【０２９５】本発明では、１Ｆ／Ｎの期間の間だけ、Ｅ
Ｌ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／
Ｎ）は電流を流さない。この駆動方式を実施し画面の一
点を観測した場合を考える。この表示状態では１Ｆごと
に画像データ表示、黒表示（非点灯）が繰り返し表示さ
れる。つまり、画像データ表示状態が時間的に飛び飛び
表示（間欠表示）状態となる。動画データ表示を、この
間欠表示状態でみると画像の輪郭ぼけがなくなり良好な
表示状態を実現できる。つまり、ＣＲＴに近い動画表示
を実現することができる。また、間欠表示を実現する
が、回路のメインクロックは従来と変わらない。したが
って、回路の消費電力が増加することもない。
【０２９６】液晶表示パネルの場合は、光変調をする画
像データ（電圧）は液晶層に保持されており、黒挿入表
示を実施しようとすると液晶層に印加しているデータを
書き換える必要がある。そのため、ソースドライバ１４
の動作クロックを高くし、画像データを黒表示データと
交互にソース信号線１８に印加しなければならないの
で、黒挿入表示（黒表示などの間欠表示）を実現しよう
とするためには回路のメインクロックをあげる必要があ
る。また、時間軸伸張を実施するための画像メモリも必
要になる。
【０２９７】しかし、本発明のＥＬ表示パネルの画素構
成では、図６、図５６、図６１〜図６５、図６８〜図７
２、図７４、図７５、図１２７、図１３０、図１５２な
どに示すように、画像データはコンデンサ１９に保持さ
れており、このコンデンサ１９の端子電圧に対応する電
流をＥＬ素子１５に流している。したがって、画像デー
タは液晶表示パネルのように光変調層に保持されている
のではない。
【０２９８】本発明はスイッチング用ＴＦＴ１１ｄ、あ
るいはＴＦＴ１１ｅなどをオンオフさせるだけでＥＬ素
子１５に流す電流を制御する。つまり、ＥＬ素子１５に
流れる電流Ｉｗをオフしても、画像データはそのままコ
ンデンサ１９に保持されている。したがって、次のタイ
ミングでスイッチング素子などをオンさせ、ＥＬ素子１
５に電流を流せば、その流れる電流は前に流れていた電
流値と同一である。本発明では黒挿入表示（黒表示など
の間欠表示）を実現しようとする際においても回路のメ
インクロックをあげる必要がない。また、時間軸伸張を
実施する必要もないため、画像メモリも不要である。ま
た、有機ＥＬ素子１５は電流を印加してから発光するま
での時間が短く高速応答である。そのため、動画表示に
適し、さらに間欠表示を実施することにより従来のデー
タ保持型の表示パネル（液晶表示パネル、ＥＬパネルな
ど）の問題である動画表示の問題を解決できる。
【０２９９】図３７に示すように、ゲート信号線１７ｂ
は従来導通期間が１Ｆ（電流プログラム時間を０とした
時、通常プログラム時間は１Ｈであり、ＥＬ表示装置の
画素行数は少なくとも１００行以上であるので、１Ｆと
しても誤差は１％以下である）とし、Ｎ＝１０とすれ
ば、図３６によると、最も変化に時間のかかる階調０か
ら階調１へもソース容量が２０ｐＦ程度であれば７５μ
秒程度で変化できる。これは、２型程度のＥＬ表示装置
であればフレーム周波数が６０Ｈｚで駆動できることを
示している。
【０３００】更に、大型の表示装置でソース容量が大き
くなる場合は、ソース電流を１０倍以上にしてやればよ
い。一般に、ソース電流値をＮ倍にした場合、ゲート信
号線１７ｂ（ＴＦＴ１１ｄ）の導通期間を１Ｆ／Ｎとす
ればよい。これにより、テレビ、モニター用の表示装置
などにも適用が可能である。
【０３０１】以下、図面を参照しながら、さらに詳しく
説明をする。まず、図６の寄生容量４０４は、ソース信
号線間の結合容量、ソースドライバ１４のバッファ出力
容量、ゲート信号線１７とソース信号線１８とのクロス
容量などにより発生する。この寄生容量４０４は通常１
０ｐＦ以上となる。電圧駆動の場合、ソースドライバ１
４からは低インピーダンスで電圧がソース信号線１８に
印加されるため、寄生容量４０４が多少大きくとも駆動
では問題とならない。
【０３０２】しかし、電流駆動において、特に黒レベル
の画像表示では５ｎＡ以下の微小電流で画素のコンデン
サ１９をプログラムする必要がある。したがって、寄生
容量４０４が所定値以上の大きさで発生すると、１画素
行にプログラムする時間（通常１Ｈ以内、ただし、２画
素行を同時に書き込む場合もあるので１Ｈ以内に限定さ
れるものではない）内に寄生容量を充放電することがで
きない。１Ｈ期間で充放電できなければ、画素への書き
込み不足となり、解像度が全く出ない。
【０３０３】図６の画素構成の場合、図７（ａ）に示す
ように、電流プログラム時は、プログラム電流Ｉ１がソ
ース信号線１８に流れる。この電流Ｉ１が変換用ＴＦＴ
１１ａを流れ、プログラム電流Ｉ１を流す電流が保持さ
れるように、コンデンサ１９のＶ１が設定（プログラ
ム）される。このとき、スイッチング用ＴＦＴ１１ｄは
オープン状態（オフ状態）である。
【０３０４】次に、ＥＬ素子１５に電流を流す期間は図
７（ｂ）のようにＴＦＴ１１が動作する。つまり、ゲー
ト信号線１７ａにオフ電圧Ｖｇｈが印加され、変換用Ｔ
ＦＴ１１ａ、取込用ＴＦＴ１１ｃがオフする。一方、ゲ
ート信号線１７ｂにオン電圧Ｖｇｌが印加され、スイッ
チング用ＴＦＴ１１ｄがオンする。
【０３０５】今、プログラム電流Ｉ１が本来流す電流
（所定値）のＮ倍であるとすると、図７（ｂ）のＥＬ素
子１５に流れる電流もＩ１となる。したがって、所定値
のＮ倍の輝度でＥＬ素子１５は発光する。
【０３０６】そこで、スイッチング用ＴＦＴ１１ｄを本
来オンする時間（約１Ｆ）の１／Ｎの期間だけオンさ
せ、他の期間（Ｎ−１）／Ｎをオフさせれば、１Ｆ全体
の平均輝度は所定の輝度となる。この表示状態は、ＣＲ
Ｔが電子銃で画面を走査しているのと近似する。異なる
点は、画像を表示している範囲が画面全体の１／Ｎ（全
画面を１とする）が点灯している点である（ＣＲＴで
は、点灯している範囲は１画素行（厳密には１画素）で
ある）。
【０３０７】本発明では、この１／Ｎの画像表示領域が
図３８（ａ１）に示すように、表示画面２１の上から下
に移動する。本発明では、１Ｆ／Ｎ期間の間だけ、ＥＬ
素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／
Ｎ）は電流が流れない。したがって、画像は間欠表示と
なるが、人間の目には残像により画像が保持された状態
となるので、全画面が均一に表示されているように見え
る。
【０３０８】この表示状態では１Ｆごとに画像データ表
示、黒表示（非点灯）が繰り返し表示される。つまり、
画像データ表示状態が時間的に飛び飛び表示（間欠表
示）状態となる。液晶表示パネル（本発明以外のＥＬ表
示パネル）では、１Ｆの期間、画素にデータが保持され
ているため、動画表示の場合は画像データが変化しても
その変化に追従することができず、動画ぼけとなってい
た（画像の輪郭ぼけ）。しかし、本発明では画像を間欠
表示するため、画像の輪郭ぼけがなくなり良好な表示状
態を実現できる。つまり、ＣＲＴに近い動画表示を実現
することができるのである。
【０３０９】また、ＥＬ表示装置では、黒表示は完全に
非点灯であるから、液晶表示パネルを間欠表示した場合
のようなコントラスト低下もない。また、図７に示すよ
うに、スイッチング用ＴＦＴ１１ｄをオンオフ操作する
だけで、間欠表示を実現することができる。これは、コ
ンデンサ１９に画像データがメモリされているためであ
る。つまり、各画素１６に、画像データは１Ｆの期間中
は保持されている。この保持されている画像データに相
当する電流をＥＬ素子１５に流すか否かをスイッチング
用ＴＦＴ１１ｄの制御により実現しているのである。
【０３１０】したがって、間欠表示を実現する場合とし
ない場合では、１画素を構成するＴＦＴ１１の個数に変
化はない。つまり、画素構成はそのままで、ソース信号
線１８の寄生容量４０４の影響を除去し、良好な電流プ
ログラムを実現している。その上、ＣＲＴに近い動画表
示を実現しているのである。
【０３１１】また、ゲートドライバ１２の動作クロック
はソースドライバ１４の動作クロックに比較して十分に
遅いため、回路のメインクロックが高くなるということ
はない。また、Ｎの値の変更も容易である。
【０３１２】画像表示方向（画像書き込み方向）は図３
９に図示するように、第１フィールド目では画面の上か
ら下方向とし（図３９（ａ））、次の第２フィールド目
では画面の下から上方向（図３９（ｂ））としてもよ
い。つまり、図３９（ａ）と図３９（ｂ）とを交互に繰
り返せばよいのである。
【０３１３】さらに、図４０に図示するように、第１フ
ィールド目では画面の上から下方向とし（図４０
（ａ））、一旦全画面を黒表示（非表示領域）３１２と
した後（図４０（ｂ））、次の第２フィールド目では画
面の下から上方向（図４０（ｃ））とし、また一旦全画
面を黒表示（非表示領域）３１２としてもよい（図４０
（ｄ））。つまり、図４０（ａ）から図４０（ｄ）の状
態を交互に繰り返せばよいのである。
【０３１４】なお、図３９、図４０などにおいて、画面
の書き込み方法を画面の上から下あるいは下から上とし
たが、これに限定されるものではない。以上の事項は他
の本発明の実施例でも同様である。
【０３１５】図３８（ａ）は画像表示領域３１１を１／
Ｎとし、非表示領域３１２を（Ｎ−１）／Ｎとしている
（ただし、これは理想状態の場合である。現実にはコン
デンサ１９、変換用ＴＦＴ１１ａのソース−ゲート（Ｓ
Ｇ）容量による突き抜けがあるので異なる）。つまり、
画像表示領域３１１を１つにした場合である。画像表示
領域３１１は矢印に示すように、画面の上から下方向に
移動する（図３８（ａ１）→図３８（ａ２）→図３８
（ａ３）→図３８（ａ１）→）。ただし、この画像表示
領域３１１の移動は画面の上から下方向に移動すること
に限定されるものではなく、画面の下から上方向に移動
するとしてもよい。また、１フレーム目（１フィールド
目）は画面の上から下方向に移動させ、次の２フレーム
目（２フィールド目）は画面の下から上方向に移動する
ように走査（操作）してもよいことは言うまでもない。
また、画面の右から左、あるいは画面の左から右に走査
（操作）してもよい。
【０３１６】図３７は動作タイミング波形である。先に
も記載したように、１Ｆの期間で１画面が表示されると
し、１Ｈの期間で電流プログラムされるとしている。図
３７（ａ）は図６（ａ）、（ｂ）におけるゲート信号線
１７ａのタイミング波形を示す。また、図３７（ｂ）
は、ゲート信号線１７ｂのタイミング波形を示す。基本
的には、ゲート信号線１７ｂがオン電圧Ｖｇｌとなった
時にスイッチング用ＴＦＴ１１ｄが導通し（期間は１Ｆ
／Ｎ）、ＥＬ素子１５にピーク電流が所定電流Ｉ１のＮ
倍の電流が流れ、ＥＬ素子１５は所定輝度ＢのＮ倍の輝
度（Ｎ・Ｂ）で発光する。１Ｆ／（Ｎ−１）／Ｎの期間
はスイッチング用ＴＦＴ１１ｄがオフ状態となる。この
ゲート信号線の制御は図１０のように、ゲートドライバ
１２内の２つのシフトレジスタ（２２ａ、２２ｂ）を制
御することにより容易に実現できる。シフトレジスタ２
２ａはゲート信号線１７ａの制御データを保持（走査）
し、シフトレジスタ２２ｂはゲート信号線１７ｂの制御
データを保持（走査）すればよいからである。
【０３１７】図４１はゲート信号線１７ｂの波形を示
す。図４１（ａ）を第１画素行目のゲート信号線１７ｂ
の電圧波形とすると、図４１（ｂ）は第１画素行目に隣
接した第２画素行目のゲート信号線１７ｂの電圧波形を
示す。同様に、図４１（ｃ）は次の第３画素行目のゲー
ト信号線１７ｂの電圧波形、図４１（ｄ）は第４画素行
目のゲート信号線１７ｂの電圧波形を示す。
【０３１８】以上のように、各画素行でゲート信号線１
７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印加
していく。このように走査することにより、ＥＬ素子１
５が点灯している時間を１Ｆ／Ｎに規定しながら、順次
点灯する画素行をシフトさせることができるので、各画
素行でゲート信号線１７ｂの波形を同一にし、シフトさ
せることは容易である。図１０のシフトレジスタ２２
ａ、２２ｂに印加するデータであるＳＴ１、ＳＴ２を制
御すればよいからである。例えば、入力ＳＴ２がＬレベ
ルの時、ゲート信号線１７ｂにオン電圧Ｖｇｌが出力さ
れ、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂに
オフ電圧Ｖｇｈが出力されるとすれば、ゲート信号線１
７ｂに印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで
入力し、他の期間はＨレベルにする。この入力されたＳ
Ｔ２を１Ｈに同期したクロックＣＬＫ２でシフトしてい
くだけである。
【０３１９】同様に、図３７（ａ）に示すゲート信号線
１７ａの波形の作成も容易である。図１０のシフトレジ
スタ２２ａの入力データであるＳＴ１を制御すればよい
からである。例えば、入力ＳＴ１がＬレベルの時、ゲー
ト信号線１７ａにオン電圧Ｖｇｌが出力され、入力ＳＴ
１がＨレベルの時、ゲート信号線１７ａにオフ電圧Ｖｇ
ｈが出力されるとすれば、ゲート信号線１７ａに印加す
るＳＴ１を１Ｈの期間だけＬレベルで入力し、他の期間
はＨレベルにする。この入力されたＳＴ１を１Ｈに同期
したクロックＣＬＫ１でシフトしていくだけである。
【０３２０】図３８（ｂ）は画像表示領域３１１を１／
（２Ｎ）とし、２つの画像表示領域３１１ａ、３１１ｂ
を矢印に示すように、画面の上から下方向に移動した例
である（図３８（ｂ１）→図３８（ｂ２）→図３８（ｂ
３）→図３８（ｂ１）→）。ただし、この画像表示領域
３１１ａ、３１１ｂの移動は画面の上から下方向に移動
することに限定されるものではなく、画面の下から上方
向に移動するとしてもよい。また、１フレーム目（１フ
ィールド目）は画面の上から下方向に移動させ、次の２
フレーム目（２フィールド目）は画面の下から上方向に
移動するように走査（操作）してもよいことは言うまで
もない。また、画面の右から左、あるいは画面の左から
右に走査（操作）してもよい。
【０３２１】さらに、図３８（ｃ）は画像表示領域３１
１を１／（３Ｎ）とし、３つの画像表示領域３１１ａ、
３１１ｂ、３１１ｃを矢印に示すように、画面の上から
下方向に移動した例である（図３８（ｃ１）→図３８
（ｃ２）→図３８（ｃ３）→図３８（ｃ１）→）。
【０３２２】図３８（ｂ）、（ｃ）に示すように、画像
表示領域３１１を複数に分割すればするほど、画像表示
全体のフレームレート（１秒間に画面を書く回数、例え
ばフレームレート６０とは、１秒間に６０回画面を書き
換えること）を低下させることができる。フレームレー
トを低下させれば、その分、回路の動作クロックを低下
させることができるから消費電力を小さくできる。つま
り、ＥＬ素子１５の発光期間が短くなり、かつ見かけ上
の瞬時輝度が高くなり、その上、画像表示領域３１１と
非表示領域３１２とが高速に繰り返されるため、フリッ
カが低減する。したがって、フレームレートを低減する
ことができる。
【０３２３】以上のように駆動させることで、１フレー
ム（１フィールド）内に点灯する回数を増やし、フリッ
カを低減させることができる。ＥＬ素子の点灯において
は点灯回数を増やすことで周波数成分が高くなることか
ら人間の目に観測されにくくなる。例えば、１回あたり
の点灯期間を１／７にして１フレームに７回点灯させる
と、フレーム周波数が３０Ｈｚにおいてもフリッカのな
い表示が実現できた。
【０３２４】スイッチング用ＴＦＴ１１ｄのオンオフを
制御することにより、画像の輝度を調整（可変）するこ
とができる。例えば、図３８（ａ）の場合（画像表示領
域３１１が１つの場合）は、非表示領域３１２の面積を
変化させることにより、表示画面２１の明るさが変化す
る（図４２（ａ１）より図４２（ａ２）の方が暗く、図
４２（ａ２）より図４２（ａ３）の方が暗い）。
【０３２５】同様に、図３８（ｂ）の場合（画像表示領
域３１１が２つの場合）は、図４２（ｂ１）より図４２
（ｂ２）の方が暗く、図４２（ｂ２）より図４２（ｂ
３）の方が表示画面２１の表示輝度が暗くなる。また、
図３８（ｃ）の場合（画像表示領域３１１が３つの場
合、つまり３以上）も同様である（図４２（ｃ１）より
図４２（ｃ２）の方が暗く、図４２（ｃ２）より図４２
（ｃ３）の方が暗くなる）。
【０３２６】なお、図３８では画像表示領域３１１は表
示画面２１上を走査するとしたが、これに限定されるも
のではなく、図４２（ｃ１）、（ｃ２）に図示するよう
に、１フレーム（１フィールド）目は全画面を非表示領
域３１２とし、次の２フレーム（２フィールド）目は全
画面を画像表示領域３１１としてもよい。つまり、全画
面を画像表示状態と非点灯状態とを交互に繰り返す。た
だし、画像表示時間と、非点灯時間とを等時間に限定す
るものではない。例えば、画像表示時間を１Ｆ／４と
し、非点灯時間を３Ｆ／４としてもよい。このように、
画像表示時間と、非点灯時間との割合を変化させること
によっても画像の表示輝度を変化（調整）することがで
きる。
【０３２７】いずれにせよ、図４３に示すように、Ｎの
値を変化させることにより、画像の表示輝度Ｂはリニア
に変化させることができる。また、Ｎの値を制御するだ
けで容易に画像の明るさを可変できる。
【０３２８】図４４は、本発明の表示輝度を調整（制
御）する回路のブロック図である。フレームメモリ（フ
ィールドメモリ）３５４には、外部から入力された映像
データが蓄積される。ＣＰＵ３５３は蓄積された映像デ
ータを用いて演算をする。演算は、映像データの最大輝
度、最適輝度、平均輝度、輝度分布のうち少なくとも１
つ以上を用いる。また、連続する映像データの各フレー
ムの最大輝度、最適輝度、平均輝度、輝度分布およびそ
の変化割合も考慮する。
【０３２９】演算した結果は輝度メモリ３５２にストア
される。輝度メモリ３５２とは画像の明るさを補正した
データである。例えば、海岸などの明るい画面では画像
の平均輝度を明るく補正し、その画像データ内で比較的
暗い部分があるときは、実際値よりも暗い画像データに
変換する。また、夜の画面などでは、画像が全体的に暗
いため、比較的明るい部分をより明るく補正する。
【０３３０】カウンタ回路３５１は図４３のＮ値をいく
らにするかをカウントする回路である。ゲート信号線１
７ｂの波形においてＮ値をリアルタイムで変化させる。
Ｎ値は時間であるから、カウンタでカウントすることに
より容易に変化させることができ、画像の明るさを変更
できる。
【０３３１】切り替え回路３５５は画素１６のＴＦＴ１
１をオンさせる電圧Ｖｇｌとオフさせる電圧Ｖｇｈ（画
素ＴＦＴ１１がＰチャンネルの場合であり、Ｎチャンネ
ルではその逆である）を切り替える回路である。つま
り、カウンタ回路３５１の出力に基づき、図３７（ｂ）
に示す１Ｆ／Ｎの期間を変化させる。したがって、表示
画面２１の明るさをリアルタイムで容易に可変すること
ができる。
【０３３２】映像信号データに応じて表示輝度をリアル
タイムで制御する。このように制御することにより、明
るさ表現のダイナミックレンジを実質上３倍以上に拡大
することができる。また、ＥＬ表示装置は、ＥＬ素子に
電流を流さない時は完全に黒表示（非点灯）となるか
ら、画像表示の黒浮きも発生しない。つまり、コントラ
ストも高くなる。特に電流プログラムの場合、黒表示で
は、画素にプログラムする電流値が１０ｎＡと小さいの
で、寄生容量４０４を十分充放電できず、完全な黒表示
を実現することが難しい。また、ゲート信号線１７に印
加されたパルスによりソース信号線１８に電力が供給さ
れ（突き抜け電圧）、黒浮きが発生する。
【０３３３】本発明は強制的にスイッチング用ＴＦＴ１
１ｄをオフにし、ＥＬ素子１５に電流を供給することを
停止する。したがって、ＥＬ素子１５は完全に非点灯状
態となる。そのため、良好なコントラストを実現でき
る。
【０３３４】なお、図４４において、映像信号の映像デ
ータに基づき、リアルタイムで画像の明るさを変化させ
るとしたが、これに限定されるものではない。例えば、
ユーザーが明るさ調整スイッチを押したり、明るさ調整
ボリウムを回したりする時に、この変化を検出してカウ
ンタ回路３５１のカウンタ値を可変して、表示画面２１
の輝度（あるいはコントラスト、もしくはダイナミック
レンジ）を変化させてもよい。また、外光などの明るさ
をホトセンサで検出し、この検出したデータに基づき、
表示画面２１の明るさなどを自動的に変化させてもよ
い。また、表示する画像の内容、データにより手動で、
あるいは自動的に変化させるように構成してもよい。
【０３３５】明るさ調整は、ＥＬ素子１５側のＴＦＴ
（図６ではスイッチング用ＴＦＴ１１ｄ）をオンオフさ
せることにより実現できる。この場合、ソースドライバ
１４から出力するプログラム電流（電圧：電圧プログラ
ム方式の場合）は固定値である（プログラム電流は変化
させない）ので、ソースドライバの回路構成を簡略化で
きる。つまり、表示画面の明るさに対応して出力電流
（電圧）などを変化させる必要がないからである。例え
ば、従来の液晶表示パネルでは６４階調表示のときは、
最大明るさの６４階調目を使用する。これよりも明るさ
調整で輝度を下げる時は、例えば３２階調目までを使用
する。このように回路を構成すると、画面輝度が暗いと
きには階調表示数が少なくなる。
【０３３６】また、ＥＬ素子１５側のＴＦＴ１１をオン
オフさせる（ＥＬ素子１５に流れる電流を間欠表示させ
る）方式でも、オフ期間の調整により明るさを自由に調
整できる。その際、本発明による明るさ調整は、ガンマ
調整、リニアリティの明るさ変化においても保持でき
る。電源電圧Ｖｄｄも固定値であるから構成上も有利で
ある。
【０３３７】また、スイッチング用ＴＦＴ１１ｄを画面
の上から下方向に、オンオフ状態を制御することにより
容易に画面の輝度をガウス分布させることができる。制
御するにもほとんど演算機能を必要としない。この方法
については後ほど説明をする。
【０３３８】なお、ＥＬ素子１５をオンオフする周期は
０．５ｍｓｅｃ以上にする必要がある。この周期が短い
と、人間の目の残像特性により完全な黒表示状態となら
ず、画像がぼやけたようになり、あたかも解像度が低下
したようになる。あるいは、データ保持型の表示パネル
の表示状態となる。しかし、オンオフ周期を１００ｍｓ
ｅｃ以上にすると、点滅状態に見える。したがって、Ｅ
Ｌ素子のオンオフ周期は０．５ｍｓｅｃ以上１００ｍｓ
ｅｃ以下、さらには２ｍｓｅｃ以上３０ｍｓｅｃ以下に
すべきである。さらに好ましくは、オンオフ周期を３ｍ
ｓｅｃ以上２０ｍｓｅｃ以下にすべきである。
【０３３９】黒画面（非表示領域）３１２の分割数は、
１つにすると良好な動画表示を実現できるが、画面のち
らつきが見えやすくなるので、黒挿入部を複数に分割す
ることが好ましい。しかし、分割数をあまりに多くする
と動画ぼけが発生するので、分割数は１以上８以下とす
べきである。さらには１以上５以下とすることが好まし
い。
【０３４０】なお、黒画面の分割数は静止画と動画で変
更できるように構成することが好ましい。分割数とは、
Ｎ＝４では、７５％が黒画面であり、２５％が画像表示
である。このとき、７５％の黒表示部を７５％の黒帯状
態で画面の上下方向に走査するのが分割数１である。７
５％の黒画面と２５／３％の表示画面の３ブロックで走
査するのが分割数３である。静止画の場合は分割数を多
くし、動画の場合は分割数を少なくする。切り替えは入
力画像に応じて自動的（動画検出など）に行っても良
く、ユーザーが手動で行ってもよい。また、表示装置の
映像などを入力コンセントに対応させて切り替えるよう
に構成すればよい。
【０３４１】例えば、携帯電話などにおいて、壁紙表
示、入力画面では、分割数を１０以上とする（極端には
１Ｈごとにオンオフしてもよい）。ＮＴＳＣの動画を表
示するときは、分割数を１以上５以下とする。なお、分
割数は３以上の多段階に切り替えできるように構成する
ことが好ましい。例えば、分割数なし、２、４、８など
である。
【０３４２】また、全表示画面に対する黒画面の割合
は、全画面の面積を１とした時、０．２以上０．９以下
（Ｎで表示すれば１．２以上９以下）とすること、特に
は０．２５以上０．６以下（Ｎで表示すれば１．２５以
上６以下）とすることが好ましい。なぜなら、０．２０
以下であると動画表示での改善効果が低いからである。
また、０．９以上であると、表示部分の輝度が高くな
り、表示部分が上下に移動することが視覚的に認識され
やすくなるからである。
【０３４３】また、１秒あたりのフレーム数は、１０以
上１００以下（１０Ｈｚ以上１００Ｈｚ以下）、さらに
は１２以上６５以下（１２Ｈｚ以上６５Ｈｚ以下）が好
ましい。なぜなら、フレーム数が少ないと、画面のちら
つきが目立つようになり、あまりにもフレーム数が多い
と、ソースドライバ１４などからの書き込みが苦しくな
り解像度が劣化するからである。
【０３４４】いずれにせよ、図３７、図４４などを用い
て先に説明したように、本発明では、ゲート信号線１７
の制御や、ソース信号線１８に印加する電流（電圧）の
変化により行ってもよいし、また、両者を組み合わせて
行ってもよい。
【０３４５】なお、以上の事項は、図７４、図７６など
の電圧プログラムの画素構成でも適用できることは言う
までもない。例えば、図７４ではＴＦＴ１１ｅをオンオ
フ制御すればよい。
【０３４６】ゲート信号線１７ｂの１Ｆ／Ｎの期間だ
け、オン電圧Ｖｇｌにする時刻は図４５に図示するよう
に、１Ｆ（１Ｆに限定されるものではなく、単位期間で
よい）期間のうち、どの時刻でもよい。単位期間のう
ち、所定の期間だけＥＬ素子１５をオンさせることによ
り、所定の平均輝度を得るものだからである。ただし、
図４５（ａ）のプログラム期間（１Ｈ）後、すぐにゲー
ト信号線１７ｂをオン電圧ＶｇｌにしてＥＬ素子１５を
発光させる方が、図６のコンデンサ１９の保持率特性の
影響を受けにくくなるのでよい。また、１Ｆ／Ｎの期間
は図４５（ｂ）において、Ａ、Ｂの記号と矢印で示すよ
うに、位置を変化させるように構成してもよい。図１０
におけるＳＴに印加するデータのタイミング（１Ｆのい
つにＬレベルにするか）を調整あるいは可変できるよう
に構成しておけば、この変化も容易に実現できる。
【０３４７】また、図４６に図示するように、ゲート信
号線１７ｂをオン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を
複数に分割（分割数Ｋ）してもよい。つまり、オン電圧
Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施
する。このように制御すれば、画像表示状態は図３８
（ｂ）（Ｋ＝２）、図３８（ｃ）（Ｋ＝３）となる。こ
のように、点灯させる画像部（画像表示領域３１１）を
複数に分割することによりフリッカの発生を抑制でき、
低フレームレートの画像表示を実現できる。また、この
画像の分割数も可変できるように構成することが好まし
い。例えば、ユーザーが明るさ調整スイッチを押した
り、明るさ調整ボリウムを回したりすることで、この変
化を検出してＫの値を変更するというように、表示する
画像の内容、データにより手動で、あるいは自動的に変
化させるように構成してもよい。
【０３４８】このように、図１０におけるＳＴに印加す
るデータのタイミング（１ＦのいつにＬレベルにする
か）を調整あるいは可変できるように構成しておけば、
Ｋの値（画像表示領域３１１の分割数）を変化させるこ
とも容易に実現できる。
【０３４９】なお、図４６では、ゲート信号線１７ｂを
オン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割
（分割数Ｋ）し、オン電圧Ｖｇｌにする期間は１Ｆ／
（Ｋ／Ｎ）期間をＫ回実施するとしたがこれに限定され
るものではない。１Ｆ／（Ｋ／Ｎ）期間をＬ（Ｌ≠Ｋ）
回実施してもよい。つまり、本発明は、ＥＬ素子１５に
流す期間（時間）を制御することにより表示画面２１を
表示するものであるので、１Ｆ／（Ｋ／Ｎ）の期間をＬ
（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含ま
れる。また、Ｌの値を変化させることにより、表示画面
２１の輝度をデジタル的に変更することができる。例え
ば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）
変化をなす。これらの制御も図１０、図４４、図５５、
図５６などの回路構成で容易に実現できる。
【０３５０】また、画像表示領域３１１を分割する時、
ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間は同一
期間に限定されるものではない。例えば、図４７に示す
ように、オン電圧Ｖｇｌにする期間をｔ１とｔ２のよう
に複数の期間としてもよい。
【０３５１】図３７では隣接した画素行を順次点灯（表
示）させるように図示したが、本発明はこれに限定され
るものではない。図４８に図示するように、インターレ
ース走査してもよい。このインターレース走査とは、第
１フィールドでは奇数画素行に画像を書き込み（図４８
（ａ）書き込み画素行３９１）、次の第２フィールドで
は偶数画素行に画像を書き込む（図４８（ｂ）書き込み
画素行３９１）画像表示方法である。書き込まない画素
行は前のフィールドの画像データを保持している（保持
画素行３９２）。このように、ＥＬ表示装置でインター
レース走査をすることにより、フリッカを減少させ得る
ことができる。
【０３５２】この図４８の駆動方法であれば、すべての
（あるいは複数の）偶数画素行のゲート信号線１７ｂを
共有でき、また、すべての（あるいは複数の）奇数画素
行のゲート信号線１７ｂを共有できる。したがって、ゲ
ート信号線１７の引き回し数を大幅に削減できる。ま
た、全画面を画像表示領域３１１と非表示領域３１２と
を交互に表示する場合は、すべてのゲート信号線１７ｂ
を共有できる。これらの構成は図１３などの３辺フリー
の構成で特に有効である。
【０３５３】なお、インターレース走査は、第１フィー
ルドでは奇数画素行に画像を書き込み、次の第２フィー
ルドでは偶数画素行に画像を書き込むとしたが、これに
限定されるものではない。例えば、第１フィールドでは
２画素行とばしで２画素行ずつ画像を書き込み、次の第
２フィールドでは第１フィールドで書き込まなかった２
画素行ごとに画像を書き込んでもよい。また、３画素行
ずつあるいは４画素行ずつでもよい。また、第１フィー
ルドでは画面の２行目から２画素行ずつ画像を書き込み
（図４９（ａ）を参照）、次の第２フィールドでは１行
目から２画素行ごとに画像を書き込んでもよい（図４９
（ｂ）を参照）。また、図４９に図示するように、書き
込んでいる画素行あるいは書き込む画素行を非表示領域
３１２となるように制御してもよい。また、第１フィー
ルドでは画面の上から下に向かって画像を書き込み、第
２フィールドでは画面の下から上に向かって画像を書き
込んでもよい。これらもすべてインターレース走査の概
念に含まれる。
【０３５４】インターレース走査も図３７、図４１で説
明した方法を実施することで容易に実現できる。点灯さ
せない非表示領域３１２に該当する画素行は図６（ａ）
に示すスイッチング用ＴＦＴ１１ｄをオフさせればよい
からである。
【０３５５】また、当然のことながら図５０に図示する
ように、非表示領域３１２とインターレース走査とを組
み合わせることができる。図５０（ａ）では、書き込み
画素行３９１と保持画素行３９２からなる走査領域５０
１を順次シフトさせる。なお、図５０（ａ）では第１行
目から画像を書き込んでいる。図５０（ｂ）でも同様
に、書き込み画素行３９１と保持画素行３９２からなる
走査領域５０１を順次シフトさせる。なお、図５０
（ｂ）では第２行目から画像を書き込んでいる。
【０３５６】以上の実施例は主として図６の画素１６の
構成について説明した。しかし、本発明はこれに限定さ
れるものではない。例えば、図８や図９の画素１６でも
実現できる。
【０３５７】図８の画素構成では、ゲート信号線１７ａ
にオン電圧Ｖｇｌを印加することにより、コンデンサ１
９にソース信号線１８に印加した電流値がプログラムさ
れる。図５１に図示するように、ソース信号線１８には
ソースドライバ１４内の電源切り替え手段４０３から映
像信号に該当するデータが印加される。プログラムされ
た電流は、カレントミラー効率が１の時、前記電流が駆
動用ＴＦＴ１１ｂに流れ、この電流がＥＬ素子１５に印
加される。この関係（タイミング波形など）は図３７に
図示した事項を流用でき、あるいは類似するので説明を
要さないであろう。ただし、電流プログラムを行う際、
取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄのオ
ンあるいはオフタイミングを個別に制御しなければなら
ない場合がある。この場合は、取込用ＴＦＴ１１ｃとス
イッチング用ＴＦＴ１１ｄをオンオフさせるゲート端子
を別のゲート信号線１７としなければならない。
【０３５８】図３８などの表示方法を実施するために
は、ＥＬ素子１５に流す電流を遮断する必要がある。こ
の遮断を目的として図５１に図示するように、ＴＦＴ１
１ｅを付加する。ＴＦＴ１１ｅのゲート端子をオン電圧
ＶｇｌにすることによりＥＬ素子１５に電流が印加さ
れ、ＴＦＴ１１ｅのゲート端子をオフ電圧Ｖｇｈにする
ことによりＥＬ素子１５への電流が遮断される（非点灯
状態）。
【０３５９】したがって、図３７などで説明したゲート
信号線１７ａ、１７ｂの信号波形を印加することによ
り、図３８などで説明した画像表示を実現できる。
【０３６０】画像表示領域３１１と非表示領域３１２は
図５２に図示するように、奇数画素行と偶数画素行とを
フレーム（フィールド）ごとに切り替えてもよい。図５
２（ａ）で奇数画素行を表示し、偶数画素行を非表示と
すれば、次のフレーム（フィールド）（図５２（ｂ）を
参照）では奇数画素行を非表示にし、偶数画素行を表示
する。
【０３６１】このように、１画素行ごとに非表示領域と
表示領域とを繰り返すように表示すれば、フリッカの発
生が大幅に抑制される。
【０３６２】なお、図５２において、１画素行ごとに非
表示画素行と表示画素行にするとしたがこれに限定され
るものではなく、２画素行ごとあるいはそれ以上の画素
行ごとに非表示画素行と表示画素行にするとしてもよ
い。
【０３６３】例えば、２行ごとであれば、第１フィール
ド（フレーム）では、１画素行目と２画素行目を表示画
素行とし、３画素行目と４画素行目を非表示画素行とす
ると、５画素行目と６画素行目は表示画素行となる。次
の第２フィールド（フレーム）では、１画素行目と２画
素行目を非表示画素行とし、３画素行目と４画素行目を
表示画素行とすると、５画素行目と６画素行目は非表示
画素行となる。また、次の第３フィールド（フレーム）
では、第１フィールドと同様、１画素行目と２画素行目
を表示画素行とし、３画素行目と４画素行目を非表示画
素行とすると、５画素行目と６画素行目は表示画素行と
なる。
【０３６４】なお、本明細書でフィールドとフレームの
文言は同義に使用したり、分離したりしている。一般的
に、ＮＴＳＣのインターレース駆動において、１フレー
ムは２フィールドで構成される。しかし、プログレッシ
ブ駆動において、１フレームは１フィールドである。こ
のように、映像の信号の世界ではフィールドとフレーム
は使い分けられているが、本発明における表示パネルに
表示する画像はプログレッシブでもインターレースでも
どちらでも適用できる。そのため、どちらでもよいとい
う表現としている。フィールドでもフレームでも概念的
には一連の画面を書き終える時間の単位である。
【０３６５】図５３の表示方法も有効である。ここで説
明を容易にするため、図５３（ａ）を第１フィールド
（第１フレーム）、図５３（ｂ）を第２フィールド（第
２フレーム）、図５３（ｃ）を第３フィールド（第３フ
レーム）、図５３（ｄ）を第４フィールド（第４フレー
ム）とする。
【０３６６】第１フィールド（フレーム）では、１画素
行目と２画素行目を非表示画素行とし、３画素行目と４
画素行目を表示画素行、５画素行目と６画素行目を表示
画素行とする。第２フィールド（フレーム）では、奇数
画素行目を表示画素行とし、偶数画素行目を非表示画素
行とする。第３フィールド（フレーム）では、１画素行
目と２画素行目を表示画素行とし、３画素行目と４画素
行目を非表示画素行とする。第４フィールド（フレー
ム）では、奇数画素行目を非表示画素行とし、偶数画素
行目を表示画素行とする。以後、第１フィールド（第１
フレーム）の表示状態から順次繰り返す。
【０３６７】図５３の駆動方法では、４フィールド（フ
レーム）で１ループとしている。このように、複数フィ
ールド（複数フレーム）で画像表示を行うことにより、
図５２よりもフリッカの発生は抑制されることが多い。
【０３６８】なお、図５３の実施例では、第１フィール
ド（フレーム）では、２画素行目ずつ非表示画素行と
し、第２フィールド（フレーム）では、１画素行目ずつ
非表示画素行としたがこれに限定されるものではない。
また、第１フィールド（フレーム）では、４画素行目ず
つ非表示画素行とし、第２フィールド（フレーム）で
は、２画素行目ずつ非表示画素行とし、第３フィールド
（フレーム）では、１画素行目ずつ非表示画素行とし、
第４フィールド（フレーム）では、４画素行目ずつ非表
示画素行とし、第５フィールド（フレーム）では、２画
素行目ずつ非表示画素行とし、第６フィールド（フレー
ム）では、１画素行目ずつ非表示画素行としてもよい。
【０３６９】本発明の駆動方法は、表示効果（アニメー
ション効果など）を実現することも容易である。図５４
は表示領域が図５４（ａ）→図５４（ｂ）→図５４
（ｃ）→図５４（ｄ）と順次現れる表示方法である。ゆ
っくりと非表示領域３１２をスクロールしていくことに
よりアニメーション効果を実現できる。これらの制御は
図１０、図５５、図５６などの回路構成でも容易に実現
できる。これは、映像として黒表示状態を書き込まず、
ゲート信号線１７ｂなどの制御によりアニメーション効
果を容易に実現している。
【０３７０】液晶表示パネルなどの画素に１フィールド
（１フレーム）期間データを保持する表示パネルは動画
ぼけが発生するという課題がある。ただし、ＣＲＴなど
は電子銃により一瞬表示されるだけなので動画ぼけの問
題は発生しない。
【０３７１】この課題を解決するのに有効な手段が黒挿
入である。本発明は動画表示を極めたＣＲＴに近い黒挿
入方式を容易に実現できる。
【０３７２】図５７は画面の上から下にＦという文字が
移動するところを示している。図５７に図示するよう
に、画像表示（図５７（ａ）、（ｃ）、（ｅ））の間に
非表示状態（図５７（ｂ）、（ｄ）、（ｆ））を挿入し
ている。したがって、画像は飛び飛びの表示となる。そ
のため、動画ぼけが発生せず、良好な動画表示を実現で
きる。
【０３７３】このように、全画面を非表示領域とするに
は図５５の回路構成を採用すればよい。図１０との差異
は、ＥＮＢＬ端子６０１を具備する点である。ＥＮＢＬ
端子６０１はゲート信号線１７が形成されたＯＲ回路６
０２の一端子に接続されている。ＥＮＢＬ端子をＬレベ
ルとすることにより、すべてのゲート信号線１７ｂには
Ｖｇｈレベルが出力され、ＥＬ素子１５に電流を供給す
るスイッチング用ＴＦＴ１１ｄまたはＴＦＴ１１ｅがオ
フ状態となり、全画面が非表示領域３１２となる。ま
た、ＥＮＢＬ端子がＨレベルの時は、通常動作が実施さ
れる。
【０３７４】なお、図１０、図５５、図５６、図５８で
は、ＳＴ端子に入力されたデータをクロックで順次シフ
トしていく（シリアル動作）として説明したが、これに
限定されるものではない。例えば、各ゲート信号線のオ
ンオフ状態を一度に決定するパラレル入力であってもよ
い（すべてのゲート信号線のオンオフフロジックがコン
トローラまたはゲート信号線１７の本数分、一度に出力
され決定される構成など）。
【０３７５】図５７の実施例は、動画表示であったが、
Ｒ、Ｇ、Ｂごとにフラッシュイングさせるなどのアニメ
ーション効果の実施も容易である（図５９参照）。図５
９において、図５９（ａ）は赤色表示３１１Ｒの画像、
図５９（ｃ）は緑色表示３１１Ｇの画像、図５９（ｅ）
は青色表示３１１Ｂの画像である。図５９（ａ）、
（ｃ）、（ｅ）の各画像の間に非表示状態（図５９
（ｂ）、（ｄ）、（ｆ））を挿入している。この動作を
図５９（ａ）から図５９（ｆ）までの動作をゆっくりと
実施すれば、Ｒ、Ｇ、Ｂの画像がフラッシュイングして
いるように表示することができる。
【０３７６】また、図６０のように、異なる画像ごとに
フラッシュイングさせるなどのアニメーション効果の実
施も容易である。図６０において、図６０（ａ）は第１
画像３１１ａ、図６０（ｃ）は第２画像３１１ｂ、図６
０（ｅ）は第３画像３１１ｃである。図６０（ａ）、
（ｃ）、（ｅ）のそれぞれの画像の間に非表示状態（図
６０（ｂ）、（ｄ）、（ｆ））を挿入している。図６０
（ａ）から図６０（ｆ）までの動作をゆっくりと実施す
れば、第１、第２、第３の画像がフラッシュイングして
いるように表示することができる。
【０３７７】以上の実施例は、概念的にはソース信号線
１８の所定値に対してＮ倍の電流を流し、ＥＬ素子１５
には１／Ｎの期間だけＮ倍の電流を流して所望の輝度を
得る方法（構成）である。この方法（構成）により、寄
生容量４０４の存在による書き込み不足の課題を解決し
た。
【０３７８】なお、Ｎ倍する駆動方法は、１倍（従来の
駆動方式）の時よりも発光効率が向上する。これは、図
６の駆動用ＴＦＴ１１ｂ（コンデンサ１９側）の突き抜
け電圧の影響であり、Ｎ倍にする方が、この突き抜け電
圧の影響を軽減できる。Ｎ倍数は１．５倍以上８倍以下
が適切である。これ以上であると、ＥＬ素子の発光効率
が低下し、全体としての効率も低下するので、Ｎ倍数は
２倍以上６倍以下が好ましい。ここで、Ｎ倍するとは、
発光期間を１／Ｎにするということである。したがっ
て、Ｎ倍数を２倍以上６倍以下にするとは、発光期間を
１／２以上１／６以下にする（通常の明るさの時）とい
うことになる。
【０３７９】なお、本発明はスイッチング用ＴＦＴ１１
ｄをオフさせ、ＥＬ素子１５への電流を遮断した後、再
び、スイッチング用ＴＦＴ１１ｄをオンさせることによ
り、ＥＬ素子１５に先と同様に電流を流すことができ
る。本発明はこの原理をうまく応用して、１／Ｎの期間
に電流を流し、所定の輝度を得ている。このように駆動
できるのは、流す電流値が画素１６ごとにコンデンサ１
９に保持されているからである。つまり、本発明は、Ｅ
Ｌ素子１５に流す電流値を保持しながらＥＬ表示パネル
特有の画素構成をうまく応用していると言うことができ
る。
【０３８０】（実施の形態７）図６１の構成は、駆動用
ＴＦＴ１１ａに対し、駆動能力がＮ−１倍の駆動用ＴＦ
Ｔ１１ａｎを形成することにより、寄生容量４０４の存
在による書き込み不足の課題を解決する方法である。
【０３８１】図６１と図６（ａ）との差異は、駆動用Ｔ
ＦＴ１１ａの他に、Ｎ−１倍の駆動用ＴＦＴ１１ａｎ−
１とスイッチング用ＴＦＴ１１ｆを追加した点である。
図６と図６１との差異を中心に説明する。駆動用ＴＦＴ
１１ａｎ−１としたのは、駆動用ＴＦＴ１１ａｎ−１と
駆動用ＴＦＴ１１ａとの電流が加算されればＮ倍になる
ように構成したためである。つまり、駆動用ＴＦＴ１１
ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａのチ
ャンネル幅Ｗ１のＮ−１倍にしているということであ
る。例えば、Ｎ＝１０であって、駆動用ＴＦＴ１１ａの
チャンネル幅Ｗ１が１とすれば、駆動用ＴＦＴ１１ａｎ
−１のチャンネル幅Ｗ２は９倍である。したがって、理
論的には、駆動用ＴＦＴ１１ａが１の電流を流せば駆動
用ＴＦＴ１１ａｎ−１は９倍の電流を流す能力があると
いうことになる。
【０３８２】なお、図６１で駆動用ＴＦＴ１１ａｎ−１
の駆動電流をＮ−１としたのは、図６１の構成では、Ｎ
倍の電流をソース信号線１８に流す時、ＥＬ素子１５に
電流を流す駆動用ＴＦＴ１１ａの１倍の電流が加算され
るからである。図６２の構成では、ＥＬ素子１５に電流
を流す駆動用ＴＦＴ１１ｂの電流はソース信号線１８に
流れることはないからＴＦＴ１１ｎの駆動電流をＮ倍に
する必要がある。
【０３８３】ここで説明を容易にするため、駆動用ＴＦ
Ｔ１１ａはＩ１なる電流を流すとし、駆動用ＴＦＴ１１
ａｎ−１はＩｎ−１の電流を流すとすると、Ｉ１＋Ｉｎ
−１＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流
Ｉ１のＮ倍とする）という式が成り立つ。
【０３８４】電流プログラム期間にはゲート信号線１７
ａがオン電圧Ｖｇｌに印加され、駆動用ＴＦＴ１１ｂ、
スイッチング用ＴＦＴ１１ｆ、取込用ＴＦＴ１１ｃがオ
ン状態となる。また、ゲート信号線１７ｂにはオフ電圧
Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ
状態となる。したがって、プログラム電流Ｉｗに相当す
る電圧がコンデンサ１９にプログラムされる。つまり、
Ｉ１＋Ｉｎ−１＝Ｉｗ（この場合、ＩｗはＥＬ素子１５
に流す電流Ｉ１のＮ倍とする）なる電流がソース信号線
１８に流れる。
【０３８５】次に、ＥＬ素子１５に電流を流す期間では
ゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、駆動
用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｆ、取込用
ＴＦＴ１１ｃがオフ状態となる。したがって、ソース信
号線１８と画素１６とは切り離される。また、ゲート信
号線１７ｂにはオン電圧Ｖｇｌが印加され、スイッチン
グ用ＴＦＴ１１ｄはオン状態となる。したがって、プロ
グラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子
１５に流れる。
【０３８６】以上のように駆動することにより、ソース
信号線１８には所望値の電流（ＥＬ素子に流す電流）の
Ｎ倍の電流を流すことができる。したがって、寄生容量
４０４の影響が除外され、十分にコンデンサ１９に電流
プログラムを行うことができる。一方、ＥＬ素子１５に
は所望値の電流を印加することができる。
【０３８７】図６１ではＮ−１の電流能力がある駆動用
ＴＦＴ１１ａｎ−１を１つ画素に作製するとしたがこれ
に限定されるものではない。図６３に示すように、複数
個のＴＦＴ（図６３ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ
６）を作製してもよい。動作は図６１と同様であるので
説明を省略する。
【０３８８】また、図８に図示したカレントミラー方式
においても図６１の構成を展開することができる。図６
２に図示するように、Ｎ倍の駆動能力を有するＴＦＴ１
１ｎを形成すればよい。ただし、カレントミラー構成で
はスイッチング用のＴＦＴ１１ｆは必要がない。
【０３８９】図６２において、ＴＦＴ１１ｎのチャンネ
ル幅Ｗ２と駆動用ＴＦＴ１１ｂのチャンネル幅Ｗ１との
比は、Ｎ：１としている。ここで説明を容易にするた
め、駆動用ＴＦＴ１１ｂはＩ１なる電流を流すとし、Ｔ
ＦＴ１１ｎはＩｎの電流を流すとすると、Ｉｎ＝Ｉｗ
（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍
とする）となる。
【０３９０】電流プログラム期間にはゲート信号線１７
ａにオン電圧Ｖｇｌが印加され、取込用ＴＦＴ１１ｃ、
スイッチング用ＴＦＴ１１ｄがオン状態となる。したが
って、プログラム電流Ｉｗに相当する電圧がコンデンサ
１９にプログラムされる。つまり、Ｉｎ＝Ｉｗ（この場
合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）
なる電流がソース信号線１８に流れる。なお、取込用Ｔ
ＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄとは少しタイ
ミングをずらせてオンオフ状態を制御することが好まし
い。この場合、取込用ＴＦＴ１１ｃを制御するゲート信
号線とスイッチング用ＴＦＴ１１ｄを制御するゲート信
号線とを別個にし、独立制御をする必要がある。
【０３９１】次に、ＥＬ素子１５に電流を流す期間では
ゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、取込
用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオフ状
態となる。したがって、ソース信号線１８と画素１６と
は切り離され、プログラム電流Ｉｗの１／Ｎに対応する
電流Ｉ１がＥＬ素子１５に流れる。
【０３９２】以上のように駆動することで、ソース信号
線１８には所望値の電流（ＥＬ素子に流す電流）のＮ倍
の電流を流すことができる。したがって、寄生容量４０
４の影響が除外され、十分にコンデンサ１９に電流プロ
グラムを行うことができる。一方、ＥＬ素子１５には所
望値の電流を印加することができる。
【０３９３】なお、ゲート信号線１７ｂとＴＦＴ１１ｅ
は図５１で説明したように、図１４などの非画像表示あ
るいは１／Ｎ期間だけＥＬ素子１５に電流を流すように
制御するために設けたものである。したがって、図６２
の構成において、さらにＮ倍の電流を流し、ＥＬ素子１
５に流す電流を１／Ｎ期間のパルス駆動することによ
り、寄生容量４０４による書き込み不足の問題は全くな
くなる。また、黒挿入表示を容易に実現でき、良好な動
画表示を実現できる。
【０３９４】また、図６２の構成は非常に有効である。
例えば、図６のみの構成で、Ｎ＝１０を実現しようとす
ると、所望値よりも１０倍高いパルス状の電流をＥＬ素
子１５に印加する必要がある。この場合、ＥＬ素子１５
の端子電圧が高くなることから、Ｖｄｄ電圧を高く設計
する必要があり、また、ＥＬ素子１５が劣化する可能性
もある。
【０３９５】しかし、図６２の構成では、ＴＦＴ１１ｎ
のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とし、
２倍高い電流でプログラムすれば、５×２＝１０となる
ので、ＥＬ素子１５には２倍の電流を１／２の期間だけ
印加すれば実現できる。したがって、ＥＬ素子１５が劣
化する問題もなくなるし、Ｖｄｄ電圧をほとんど高くす
る必要がない。
【０３９６】逆に、ＴＦＴ１１ｎだけでＮ＝１０を実現
しようとすると、図６２の構成では、ＴＦＴ１１ｎのチ
ャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの１０倍とする必
要がある。１０倍にするとＴＦＴ１１ｎの形成面積が、
画素の面積のほとんどを占有する。したがって、画素開
口率が極めて小さくなるか、もしくは実現不可能にな
る。しかし、図６２の構成では、ＴＦＴ１１ｎのチャン
ネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とするだけで済
むので十分な画素開口率を実現することができる。
【０３９７】Ｎ＝１０の実現方法は数多くある。例え
ば、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１
１ｂの２倍とし、５倍高い電流をＥＬ素子１５に１／５
の期間印加する方法や、ＴＦＴ１１ｎのチャンネル幅Ｗ
２を駆動用ＴＦＴ１１ｂの４倍とし、２．５倍高い電流
をＥＬ素子１５に１／２．５の期間印加する方法などで
ある。つまり、ＴＦＴ１１ｎの設計（チャンネル幅Ｗ
２）とＥＬ素子１５に流す電流とその期間とを考慮して
掛算が１０となるようにすればよい。このように、Ｎの
値は自由に設計することができる。
【０３９８】なお、図６２ではＮの電流能力があるＴＦ
Ｔ１１ｎを１つ画素に作製するとしたがこれに限定され
るものではない。図６４に示すように、複数個のＴＦＴ
（図６４ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ５）を作製
してもよい。動作は図６２と同様であるので説明を省略
する。
【０３９９】Ｎ＝１０の実現方法が数多くあるのは、図
６１の構成でも同様である。駆動用ＴＦＴ１１ａｎ−１
のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａの４倍とし、
２倍高い電流をＥＬ素子１５に１／２の期間印加する方
法や、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を
駆動用ＴＦＴ１１ａの２倍とし、５倍高い電流をＥＬ素
子１５に１／５の期間印加する方法などである。つま
り、駆動用ＴＦＴ１１ａｎ−１の設計（チャンネル幅Ｗ
２）とＥＬ素子１５に流す電流とその期間とを考慮して
掛算が１０となるようにすればよい。このように、Ｎの
値は自由に設計することができる。
【０４００】以上に説明した事項は、図６１、図６３、
図６５〜図６７においても適用できることは明らかであ
る。つまり、本発明はチャンネル幅が大きい駆動用ＴＦ
Ｔを各画素に形成し、ソース信号線１８を駆動する電流
を増大させる。かつ、図３８などで説明したようにＥＬ
素子１５に流す電流を増大するとともに、ＥＬ素子１５
に流す電流を所定の期間とする方法あるいは構成であ
る。
【０４０１】また、スイッチング用ＴＦＴ１１ｄあるい
はＴＦＴ１１ｅのオンオフを制御することにより、図１
４、図３８などで説明した表示を実現できる。この表示
により、動画表示を改善でき、また、明るさを調整する
ことができる。したがって、本発明ではＥＬ素子にＮ倍
あるいはＮに比例した電流をＥＬ素子１５に印加すると
したが、これに限定されるものではない。所定の１倍あ
るいはそれ以下の電流をＥＬ素子１５に流す構成でもよ
い。この場合でも、動画表示を改善でき、また、明るさ
を容易に調整することができるという効果を発揮できる
からである。
【０４０２】図６および図６１も同様であるが、スイッ
チング用ＴＦＴ１１ｄをオン状態にする際、抵抗値を高
くすることにより駆動用ＴＦＴ１１ａのキンク現象によ
る特性ばらつきを抑制できる。このことは図６（ｂ）の
構成で説明をした。図６（ｂ）のＴＦＴ１１ｅを配置
し、ＴＦＴ１１ｅのゲート端子にＶｂｂ電圧（Ｖｇｌ＜
Ｖｂｂ＜Ｖｇｈ）を印加することにより、駆動用ＴＦＴ
１１ａに流れる電流のばらつきが減少するのである。
【０４０３】したがって、図６および図６１の画素構成
においても、ゲート信号線１７ｂにＶｂｂ電圧を印加し
てスイッチング用ＴＦＴ１１ｄをオンさせることが好ま
しい。つまり、スイッチング用ＴＦＴ１１ｄはオフ状態
ではオフ電圧Ｖｇｈが印加され、オン状態ではＶｂｂ電
圧を印加するのである。
【０４０４】図５６のように回路構成すればこの制御は
容易である。シフトレジスタ２２ｂの出力段のインバー
タはオフ電圧ＶｇｈとＶｂｂ電圧を電源とすれば、オフ
状態ではゲート信号線１７ｂにオフ電圧Ｖｇｈが印加さ
れ、オン状態ではゲート信号線１７ｂにＶｂｂ電圧が印
加できるからである。
【０４０５】なお、ゲート信号線１７のオンオフ制御
は、シフトレジスタ２２が保持するデータに基づくとし
たがこれに限定されるものではなく、シフトレジスタ２
２を設けずに、各ゲート信号線１７を独自に制御する方
式でもよい。例えば、オン電圧を出力する任意のゲート
信号線１７をマルチプレクサ回路で選択してもよい。ま
た、すべてのゲート信号線をパラレルで引き出し、それ
ぞれのゲート信号線に自由にオン電圧またはオフ電圧を
印加できるように構成してもよい。このように、シフト
レジスタ２２の保持データによらず、任意のゲート信号
線１７を選択できるように構成することにより、図３
４、図３５、図３８、図４２、図１７７、図１８０、図
１８５、図１８８、図１９０などの表示画面２１のオン
オフあるいは輝度分布の強弱処理が容易となる。
【０４０６】なお、図６（ｂ）と同様に図６５に図示す
るように、別途Ｖｂｂ電圧を印加するＴＦＴ１１ｅを形
成または配置してもよい。この事項はカレントミラー構
成でも同様である。例えば、図６８、図６９に図示する
ように、Ｖｂｂ電圧を印加するスイッチング用ＴＦＴ１
１ｆを別途形成または配置してもよい。図７０の画素構
成でも同様である。
【０４０７】なお、図７１においては、駆動用ＴＦＴ１
１ａをＴＦＴ１１ａ１とＴＦＴ１１ａ２に分離し、ゲー
ト端子をカスケードに接続することにより、キンク現象
を抑制でき、また、特性ばらつきも抑制できる。このこ
とは図６の駆動用ＴＦＴ１１ａ、図８の駆動用ＴＦＴ１
１ｂ、図６１の駆動用ＴＦＴ１１ａ、図６２の駆動用Ｔ
ＦＴ１１ｂなどについても同様である（駆動用ＴＦＴの
構成として採用することが好ましい）。
【０４０８】図６３および図６４においてＴＦＴ１１ｎ
などを複数に分割するとしたが、また他の構成として、
図７２に図示するように分割したＴＦＴ１１ｎ１、ＴＦ
Ｔ１１ｎ２を駆動電流向上用として動作させるか否かを
ゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｇ
ｌ）で制御すればよい。ＴＦＴ１１ｆ２をオフ状態にす
れば、ソース信号線１８に流れる電流はＴＦＴ１１ｎ
１、ＴＦＴ１１ｎ２が動作している場合の１／２とな
る。これらの制御は表示パネルの画像表示データおよび
消費電力の観点から決定すると良い。
【０４０９】図６５と図６６の差異は、スイッチング用
ＴＦＴ１１ｆのゲート端子をゲート信号線１７ｃに接続
した点である。つまり、スイッチング用ＴＦＴ１１ｆの
オンオフ状態をゲート信号線１７ａの電位状態に影響さ
れず、独自制御を実現できる点にある。スイッチング用
ＴＦＴ１１ｆが絶えずオフ状態である時は、ＴＦＴ１１
ｎは画素から切り離された状態であり、図６（ａ）の画
素構成となる。ゲート信号線１７ｃとゲート信号線１７
ａとをロジック的にショートして使用すれば図６５の構
成となる。
【０４１０】ここでの図６５の問題点は、ＴＦＴ１１ｎ
と駆動用ＴＦＴ１１ａの閾値Ｖｔなどの特性ずれが画素
ごとに発生していると、画素ごとにＥＬ素子１５に流れ
る電流にばらつきが出るという点である。電流にばらつ
きが発生すると、白ラスターなどの均一表示でも表示画
像にざらつき感が出てしまう。その点、図６の構成では
この問題は発生しない。
【０４１１】したがって、表示パネルの画面サイズが小
さく、寄生容量４０４の影響が少ない時はスイッチング
用ＴＦＴ１１ｆを絶えずオフ状態で使用する。また、表
示パネルの画面サイズが大きく、寄生容量４０４の影響
が駆動用ＴＦＴ１１ａの動作のみでは解消できない時
は、ゲート信号線１７ｃをゲート信号線１７ａのロジッ
クとショートさせ、図６５の画素構成を実現して駆動を
行うとよい。
【０４１２】図５８に図６６の画素構成を駆動する回路
ブロックを示す。ゲート信号線１７ｃを駆動するシフト
レジスタ２２ｃを形成し、ゲート信号線１７ｃを駆動す
る。図６の画素構成で駆動する時は、ＳＴ３のデータを
絶えずＬとし、ゲート信号線１７ｃには絶えず、Ｖｇｈ
のオフ電圧が出力されるように制御する。図６６の構成
で使用する場合は、シフトレジスタ２２ｃと２２ａのデ
ータ入力状態（タイミング、ロジックなど）を同一にす
ればよい。
【０４１３】この図６６の構成は、カレントミラーの構
成でも実現できる。図６７にその画素構成を示す。図６
７に図示するように、分割した駆動用ＴＦＴ１１ａ、Ｔ
ＦＴ１１ｎを駆動電流向上用として動作させるか否かを
ゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｇ
ｌ）で制御すればよい。スイッチング用ＴＦＴ１１ｆを
オフ状態にすれば、ソース信号線１８に流れる電流によ
り駆動用ＴＦＴ１１ａのみが動作する。
【０４１４】したがって、図６６の画素構成と同様に、
表示パネルの画面サイズが小さく、寄生容量４０４の影
響が少ない時はスイッチング用ＴＦＴ１１ｆを絶えずオ
フ状態で使用する。表示パネルの画面サイズが大きく、
寄生容量４０４の影響が駆動用ＴＦＴ１１ａの動作のみ
では解消できない時は、ゲート信号線１７ｃをゲート信
号線１７ａのロジックとショートさせ、駆動電流を増大
させて駆動する。このように、図６７の画素構成におい
ても、図５８の回路ブロックを適用することができる。
【０４１５】なお、図５８の構成ではゲート信号線１７
ｃを制御するシフトレジスタ２２ｃを新規に形成し、動
作させた。しかし、この構成に限定されるものではな
い。スイッチング用ＴＦＴ１１ｆのゲート端子にＶｇｌ
またはＶｇｈ電圧を印加するだけであるので、ゲート信
号線１７ｃの制御ロジックは容易である。ＴＦＴ１１ｎ
を動作させない時は、表示画面２１内の全スイッチング
用ＴＦＴ１１ｆのゲート端子にオフ電圧Ｖｇｈを印加す
ればよい。ＴＦＴ１１ｎを動作させる場合は、ゲート信
号線１７ａの電位をゲート信号線１７ｃに印加すればよ
い。したがって、図５８のように別途シフトレジスタ２
２ｃを使用する必要はない。つまり、シフトレジスタ２
２ａのデータをそのままゲート信号線１７ｃに出力する
か、すべてのゲート信号線１７ｃの電位がオフ電圧Ｖｇ
ｈとなるようにゲート回路を付加すればよいからであ
る。
【０４１６】（実施の形態８）以下に本発明の駆動方法
について説明をする。ソース信号線１８に流す電流をＮ
倍することにより、寄生容量４０４の影響がなくなり、
解像度のある良好な画像表示を実現できる。図３４はソ
ース信号線に流れる電流を増大させる他の実施例の説明
図である。図３４における本発明の駆動方法とは、基本
的に複数の画素行を同時に選択し、それら複数の画素行
をあわせた電流でソース信号線の寄生容量などを充放電
し、電流書き込み不足を大幅に改善する方法である。こ
の駆動方法ならば、複数の画素行を同時に選択するた
め、１画素あたりの駆動する電流を減少させることがで
き、ＥＬ素子１５に流れる電流をも減少させることがで
きる。ここで、説明を容易にするため、一例として、Ｎ
＝１０として説明する（ソース信号線に流す電流を１０
倍にする）。
【０４１７】図３４などで説明する本発明において、画
素行は同時にＫ画素行を選択する。ソースドライバＩＣ
からは所定電流のＮ倍電流をソース信号線１８に印加す
る。各画素にはＥＬ素子に流す電流のＮ／Ｋ倍の電流が
プログラムされる。ＥＬ素子を所定発光輝度とするため
に、ＥＬ素子に流れる時間を１フレームのＫ／Ｎ時間に
する。このように駆動することにより、ソース信号線１
８の寄生容量を十分に充放電でき、良好な解像度と所定
の発光輝度を得ることができる。
【０４１８】つまり、１フレームのＫ／Ｎの期間の間だ
け、ＥＬ素子に電流を流し、他の期間（１Ｆ（Ｎ−１）
Ｋ／Ｎ）は電流を流さないということである。この表示
状態では１Ｆごとに画像データ表示、黒表示（非点灯）
が繰り返し表示され、画像データ表示が時間的に飛び飛
び表示（間欠表示）状態となる。したがって、画像の輪
郭ぼけがなくなり良好な動画表示を実現できる。また、
ソース信号線１８にはＮ倍の電流で駆動するため、寄生
容量の影響を受けず、高精細表示パネルにも対応でき
る。
【０４１９】まず、理解を容易にするため、先に説明し
たように１画素行を選択し、Ｎ倍の電流をプログラムす
る方式について、駆動波形などを参照しながら説明をす
る。図７３はその説明図である。なお、図７３では画面
を横長に図示しているがこれに限定されるものではな
く、縦長でもよいし、円形などの他の形状でもよい。
【０４２０】図７３（ａ）は表示画面２１への書き込み
状態を図示している。図７３（ａ）において、８７１は
書き込み画素行である。なお、図７３（ａ）では１Ｈ期
間に書き込む画素行は１行である。また、以下の実施例
では図６の画素構成を例にあげて説明するがこれに限定
されるものではなく、図８などのカレントミラーの画素
構成であってもよい。また、図７４、図７５、図７６な
どの電圧プログラム方式の画素構成にも適用できること
は言うまでもない。
【０４２１】図７３（ａ）において、ゲート信号線１７
ａが選択されるとソース信号線１８に流れる電流が変換
用ＴＦＴ１１ａにプログラムされる。この時、ゲート信
号線１７ｂにはオフ電圧が印加され、ＥＬ素子１５には
電流が流れない。これは、ＥＬ素子１５側のスイッチン
グ用ＴＦＴ１１ｄがオン状態であると、ソース信号線１
８からＥＬ素子１５の容量成分が見え、この容量に影響
されてコンデンサ１９に十分に正確な電流プログラムが
できなくなるためである。したがって、図７３（ｂ）で
示すように、電流を書き込まれている画素行は非表示領
域３１２となる。他の画素行のスイッチング用ＴＦＴ１
１ｄはオン状態となっているので、画像表示領域３１１
となる。なお、図８などに示すカレントミラーの画素構
成では電流プログラムを行う変換用ＴＦＴ１１ａに電流
が流れる状態であっても、ソース信号線１８からはＥＬ
素子１５は見えない。したがって、図７３（ｂ）のよう
に非点灯状態とする必要がない。つまり、図７３（ｂ）
のように、書き込み画素行を非表示領域３１２とするこ
とは発明の必須条件ではない。
【０４２２】図７７はゲート信号線１７に印加する電圧
波形である。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）
とし、オン電圧をＶｇｌ（Ｌレベル）としている。図７
７の下段には選択している画素行の番号を記載してい
る。また、図中の（１）、（２）とは選択している画素
行番号を示している。
【０４２３】図７７において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
変換用ＴＦＴ１１ａからソースドライバ１４に向かって
ソース信号線１８にプログラム電流が流れる。このプロ
グラム電流は所定値のＮ倍（説明を容易にするため、Ｎ
＝１０として説明する。もちろん、所定値とは画像を表
示するデータ電流であるから、白ラスター表示などでな
い限り固定値ではない。）である。したがって、コンデ
ンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに流れ
るようにプログラムされる。画素行（１）が選択されて
いる時は、図６の画素構成におけるゲート信号線１７ｂ
（１）にはオフ電圧Ｖｇｈが印加され、ＥＬ素子１５に
は電流が流れない。
【０４２４】１Ｈ後には、ゲート信号線１７ａ（２）が
選択され（Ｖｇｌ電圧）、選択された画素行の変換用Ｔ
ＦＴ１１ａからソースドライバ１４に向かってソース信
号線１８にプログラム電流が流れる。このプログラム電
流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０と
して説明する）である。したがって、コンデンサ１９に
は１０倍の電流が変換用ＴＦＴ１１ａに流れるようにプ
ログラムされる。画素行（２）が選択されている時は、
図６の画素構成ではゲート信号線１７ｂ（２）にはオフ
電圧Ｖｇｈが印加され、ＥＬ素子１５には電流が流れな
い。しかし、先の画素行（１）のゲート信号線１７ａ
（１）にはオフ電圧Ｖｇｈが印加され、ゲート信号線１
７ｂ（１）にはオン電圧Ｖｇｌが印加されるため、点灯
状態となっている。
【０４２５】次の１Ｈ後には、ゲート信号線１７ａ
（３）が選択され（Ｖｇｌ電圧）、ゲート信号線１７ｂ
（３）にはオフ電圧Ｖｇｈが印加され、画素行（３）の
ＥＬ素子１５には電流が流れない。しかし、先の画素行
（１）、（２）のゲート信号線１７ａ（１）、（２）に
はオフ電圧Ｖｇｈが印加され、ゲート信号線１７ｂ
（１）、（２）にはオン電圧Ｖｇｌが印加されるため、
点灯状態となっている。
【０４２６】以上の動作を１Ｈの同期信号に同期して画
像を表示していく。しかし、図７７の駆動方式では、Ｅ
Ｌ素子１５には１０倍の電流が流れる。したがって、表
示画面２１は約１０倍の輝度で表示される。もちろん、
この状態で所定の輝度表示を行うためには、プログラム
電流を１／１０にしておけばよいことは言うまでもな
い。しかし、１／１０の電流であると寄生容量などによ
り書き込み不足が発生するため、高い電流でプログラム
し、非表示領域３１２の挿入により所定の輝度を得るの
が本発明の基本的な主旨である。
【０４２７】しかし、図７３の方法も本発明の範疇であ
る。つまり、所定電流よりも高い電流がＥＬ素子１５に
流れるようにし、ソース信号線１８の寄生容量を十分に
充放電するという概念である。これによれば、ＥＬ素子
１５にＮ倍の電流を流さなくともよくなる。例えば、Ｅ
Ｌ素子１５に並列に電流経路を形成し（ダミーのＥＬ素
子を形成し、このＥＬ素子は遮光膜を形成して発光させ
ない等）、ダミーＥＬ素子とＥＬ素子１５に分流して電
流を流しても良い。つまり、信号電流が０．２μＡのと
き、プログラム電流を２．２μＡとして、変換用ＴＦＴ
１１ａには２．２μＡを流す。この電流のうち、信号電
流０．２μＡをＥＬ素子１５に流して、２μＡをダミー
のＥＬ素子に流すというものである。
【０４２８】以上のように構成することにより、ソース
信号線１８に流す電流をＮ倍に増加させることにより、
変換用ＴＦＴ１１ａにＮ倍の電流が流れるようにプログ
ラムすることができ、かつ、電流ＥＬ素子１５には、Ｎ
倍よりも十分小さい電流を流すことができることにな
る。以上の方法では、図７８などに図示するように、非
表示領域３１２を設けることなく、図７３のようにほぼ
あるいは完全に全表示画面２１を画像表示領域３１１と
することができる。
【０４２９】しかし、ダミーＥＬ素子などを形成すると
いうような細工をしなければ、プログラムされた電流は
理論的にはすべてＥＬ素子１５に流れる。したがって、
図７３では表示画面はＮ倍の輝度で発光する。これを所
定輝度で発光させるには、図７８に図示するように非表
示領域３１２を設ければよい。図７８はその方式の説明
図である。
【０４３０】図７８（ａ）は表示画面２１への書き込み
状態を図示している。図７８（ａ）において、８７１ａ
は書き込み画素行である。ソースドライバ１４から各ソ
ース信号線１８にプログラム電流が供給される。なお、
図７８などでは１Ｈ期間に書き込む画素行は１行であ
る。しかし、何ら１Ｈに限定されるものではなく、０．
５Ｈ期間でも、２Ｈ期間でもよい。また、ソース信号線
１８にプログラム電流を書き込むとしたが、本発明は電
流プログラム方式に限定されるものではなく、ソース信
号線１８に電圧を書き込むという電圧プログラム方式で
もよい。
【０４３１】図７８（ａ）において、図７３と同様に、
ゲート信号線１７ａが選択されるとソース信号線１８に
流れる電流が変換用ＴＦＴ１１ａにプログラムされる。
この時、ゲート信号線１７ｂはオフ電圧が印加され、Ｅ
Ｌ素子１５には電流が流れない。これは、ＥＬ素子１５
側のスイッチング用ＴＦＴ１１ｄがオン状態であると、
ソース信号線１８からＥＬ素子１５の容量成分が見え、
この容量に影響されてコンデンサ１９に十分に正確な電
流プログラムができなくなるためである。したがって、
図６の構成を例にすれば、図７８（ｂ）で示すように電
流を書き込まれている画素行は非表示領域３１２とな
る。
【０４３２】今、Ｎ倍（ここでは、先に述べたようにＮ
＝１０とする）の電流でプログラムしたとすれば、画面
の輝度は１０倍になるので、表示画面２１の９０％の範
囲を非表示領域３１２とすればよい。したがって、画像
表示領域の水平走査線がＱＣＩＦの２２０本（Ｓ＝２２
０）とすれば、２２本を画像表示領域３１１とし、２２
０−２２＝１９８本を非表示領域３１２とすればよい。
一般的に述べれば、水平走査線（画素行数）をＳとすれ
ば、Ｓ／Ｎの領域を画像表示領域３１１とし、この画像
表示領域３１１をＮ倍の輝度で発光させ、画面の上下方
向に走査させると、Ｓ（Ｎ−１）／Ｎの領域は非表示領
域３１２となる。この非表示領域は黒表示（非発光）で
ある。また、この非表示領域３１２はスイッチング用Ｔ
ＦＴ１１ｄをオフさせることにより実現する。なお、Ｎ
倍の輝度で点灯させるとしたが、当然のことながら明る
さ調整、ガンマ調整によりＮ倍の値を調整しなければな
らない。
【０４３３】また、先の実施例で、１０倍の電流でプロ
グラムすれば、画面の輝度は１０倍になり、表示画面２
１の９０％の範囲を非表示領域３１２とすればよいとし
た。しかし、これは、ＲＧＢの画素を共通に非表示領域
３１２とすることに限定されるものではない。例えば、
Ｒの画素は、１／８を非表示領域３１２とし、Ｇの画素
は、１／６を非表示領域３１２とし、Ｂの画素は、１／
１０を非表示領域３１２とするように、それぞれの色に
より変化させてもよい。また、ＲＧＢの色で個別に非表
示領域３１２（あるいは画像表示領域３１１）を調整で
きるようにしてもよいが、これらを実現するためには、
Ｒ、Ｇ、Ｂで個別のゲート信号線１７ｂが必要になる。
しかし、以上のＲＧＢの個別調整を可能にすることによ
り、ホワイトバランスを調整することが可能になり、各
階調において色のバランス調整が容易になる。
【０４３４】図７８（ｂ）に図示するように、書き込み
画素行８７１ａを含む画素行を非表示領域３１２とし、
書き込み画素行８７１ａよりも上画面のＳ／Ｎの範囲を
画像表示領域３１１とする（書き込み走査が画面の上か
ら下方向の場合であり、画面を下から上に走査する場合
は、その逆となる）。画像表示状態は、画像表示領域３
１１が帯状になって、画面の上から下に移動する。
【０４３５】図７９はゲート信号線１７に印加する電圧
波形である。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）
とし、オン電圧をＶｇｌ（Ｌレベル）としている。図７
９の下段には選択している画素行の番号を記載してい
る。また、図中の（１）、（２）、（３）、（４）とは
選択している画素行番号を示している。
【０４３６】図７９において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
変換用ＴＦＴ１１ａからソースドライバ１４に向かって
ソース信号線１８にプログラム電流が流れる。このプロ
グラム電流は所定値のＮ倍（説明を容易にするため、Ｎ
＝１０として説明する。もちろん、所定値とは画像を表
示するデータ電流であるから、白ラスター表示などでな
い限り固定値ではない。）である。したがって、コンデ
ンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに流れ
るようにプログラムされる。画素行（１）が選択されて
いる時は、図６の画素構成におけるゲート信号線１７ｂ
（１）にはオフ電圧Ｖｇｈが印加され、ＥＬ素子１５に
は電流が流れない。
【０４３７】１Ｈ（説明を容易にするためであって、１
Ｈに限定されるものではない）後には、ゲート信号線１
７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素
行の変換用ＴＦＴ１１ａからソースドライバ１４に向か
ってソース信号線１８にプログラム電流が流れる。この
プログラム電流は所定値のＮ倍（説明を容易にするた
め、Ｎ＝１０として説明する）である。したがって、コ
ンデンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに
流れるようにプログラムされる。この時には、ゲート信
号線１７ｂ（１）にはオン電圧Ｖｇｌが印加される。こ
のオン電圧が印加される期間は、図７８の実施例によれ
ば、Ｓ／Ｎの期間である。その後、ゲート信号線１７ｂ
（１）にはオフ電圧Ｖｇｈが印加されて、画素行（１）
のＥＬ素子１５には電流が流れない。
【０４３８】画素行（２）が選択されている時は、図６
の画素構成におけるゲート信号線１７ｂ（２）にはオフ
電圧Ｖｇｈが印加され、ＥＬ素子１５には電流が流れな
い。しかし、先の画素行（１）のゲート信号線１７ａ
（１）にはオフ電圧Ｖｇｈが印加され、ゲート信号線１
７ｂ（１）にはオン電圧Ｖｇｌが印加されるため、点灯
状態となっている。このオン電圧が印加される期間は、
図７８の実施例によれば、Ｓ／Ｎの期間である。その
後、ゲート信号線１７ｂ（２）はオフ電圧Ｖｇｈが印加
されて、画素行（２）のＥＬ素子１５には電流が流れな
い。
【０４３９】次の１Ｈ後には、ゲート信号線１７ａ
（３）が選択され、ゲート信号線１７ｂ（３）はオフ電
圧Ｖｇｈが印加され、画素行（３）のＥＬ素子１５には
電流が流れない。しかし、先の画素行（１）、（２）の
ゲート信号線１７ａ（１）、（２）にはオフ電圧Ｖｇｈ
が印加され、ゲート信号線１７ｂ（１）、（２）にはオ
ン電圧Ｖｇｌが印加されるため、点灯状態となってい
る。以上の動作が繰り返されて、図７８の表示状態が実
現される。
【０４４０】図７８の表示では、１つの画像表示領域３
１１が画面の上から下方向に移動する。フレームレート
が低いと、画像表示領域３１１が移動するのが視覚的に
認識される。特に、まぶたを閉じた時、あるいは顔を上
下に移動させた時などに認識されやすくなる。
【０４４１】この課題に対しては、図８０に図示するよ
うに、画像表示領域３１１を複数に分割するとよい。図
８０（ｂ）は、非表示領域３１２を５つに分割してい
る。この５つを加えた部分がＳ（Ｎ−１）／Ｎの面積と
なれば、図７８の明るさと同等になる。逆に、画像表示
領域３１１から見れば、画像表示領域（点灯領域）３１
１は６つに分割されているが、この６つに分割された領
域を加えた部分がＳ／Ｎと略一致するように構成（駆
動）すれば、図７８の表示輝度と同等となる。
【０４４２】なお、図８０（ｂ）にも図示するように、
分割された画像表示領域３１１を等しくする必要はな
い。また、分割された非表示領域３１２も等しくする必
要はない。
【０４４３】以上のように、画像表示領域３１１を複数
に分割することにより画面のちらつきが減少し、フリッ
カの発生がなく、良好な画像表示を実現できるようにな
る。なお、分割はもっと細かくしてもよいが、分割すれ
ばするほど動画表示性能は低下する。
【０４４４】図８１はゲート信号線１７に印加する電圧
波形である。図８１と図７９の差異は、ゲート信号線１
７ｂの動作であり、このゲート信号線１７ｂは画面を分
割する個数に対応して、その個数分だけオンオフ（Ｖｇ
ｌとＶｇｈ）動作する。他の点は図７９と同一であるの
で説明を省略する。
【０４４５】以上の実施例では、同時に選択する画素行
は１画素行であった。図３５は複数画素行を同時に選択
する方法である。図３５では説明を容易にするために、
５画素行と同時に選択するとして説明するが、これに限
定されるものではなく、２画素行以上であればよい。た
だし、同時に選択する画素行が増加すると、変換用ＴＦ
Ｔ１１ａのばらつき吸収効果が低減する。
【０４４６】なお、以下の実施例においても図６の電流
プログラムの画素構成を例示して説明をするがこれに限
定されるものではない。図８のカレントミラーでも有効
であることは言うまでもない。同時に選択される画素行
が多くなることにより、ソース信号線の寄生容量４０４
などの充放電が容易になるからである。また、図７５、
図７６などの電圧プログラムの画素構成でも有効であ
る。同時に選択される画素行が増加することにより、隣
接した画素行を予備充電でき、高精細表示パネルにも対
応できるようになるからである。
【０４４７】なお、ここでも説明を容易にするために、
ソースドライバ１４からソース信号線１８に流す電流
（もしくは、ソースドライバ１４がソース信号線１８か
ら吸い込む電流、変換用ＴＦＴ１１ａがソース信号線１
８に流し込む電流）は所定値の１０倍（Ｎ＝１０）とし
て説明をする。したがって、同時に選択する画素行が５
画素行（Ｋ＝５）であれば、５つの変換用ＴＦＴ１１ａ
が動作する。つまり、１画素あたり、１０／５＝２倍の
電流が変換用ＴＦＴ１１ａに流れる。同時に選択する画
素行が２画素行であれば、２つの変換用ＴＦＴ１１ａが
動作する。つまり、１画素あたり、１０／２＝５倍の電
流が変換用ＴＦＴ１１ａに流れるということになる。
【０４４８】また、同時に選択する画素行が５画素行
（Ｋ＝５）であれば、５つの変換用ＴＦＴ１１ａのプロ
グラム電流を加えたものとなる。例えば、書き込み画素
行８７１ａに、本来、書き込む電流をＩｄとし、Ｎ＝１
０とすれば、ソース信号線１８には、Ｉｄ×１０の電流
を流すことになる。書き込み画素行８７１ａと隣接した
書き込み画素行８７１ｂ（８７１ｂはソース信号線１８
への電流量を増加させるため、補助的に用いる画素行で
ある。したがって、画像を書き込む画素（行）が８７１
ａであり、８７１ａに書き込むために補助的に用いるの
が画素（行）８７１ｂである）。
【０４４９】理想的には、５画素の変換用ＴＦＴ１１ａ
が、それぞれＩｄ×２の電流をソース信号線１８に流
し、各画素１６のコンデンサ１９には、２倍の電流がプ
ログラムされるようになる。しかし、現実には、５画素
の各ＴＦＴ１１は特性がずれているから、各画素のコン
デンサ１９にプログラムされる電流にばらつきが発生す
る。例えば、書き込み画素行８７１ａには、１．８倍、
４つの書き込み画素行８７１ｂには各々、２．２倍、
２．０倍、１．６倍、２．４倍の電流がプログラムされ
る。この例では、書き込み画素行８７１ａには１．８倍
の電流がプログラムされており、（２．０−１．８）／
２．０＝１０％の誤差が出る。しかし、これらを加算し
た電流は１０倍という規定値に保たれる。
【０４５０】つまり、ソース信号線１８にはソースドラ
イバ１４からプログラムされた電流が規定通り流れるの
に対し、選択された画素には特性ばらつきに応じた電流
が流れる。したがって、各画素の変換用ＴＦＴ１１ａの
特性ばらつきが大きいほど、目標とするプログラム電流
が設定値からはずれてしまう。しかし、隣接した変換用
ＴＦＴ１１ａはほぼ特性が一致しているから、図３５な
どのように同時に選択する画素行を増加させても均一表
示を実現できる。
【０４５１】なお、図３４、図３５などの実施例は、低
温ポリシリコン技術でＴＦＴ１１を形成した表示パネル
よりも、アモルファスシリコン技術でＴＦＴ１１を形成
した表示パネルに有効である。なぜなら、アモルファス
シリコンのＴＦＴ１１では、隣接したＴＦＴの特性がほ
ぼ一致しているからである。したがって、加算した電流
で駆動しても個々のＴＦＴの駆動電流はほぼ目標値とな
っている。
【０４５２】図３５において、書き込み画素行８７１ａ
の画像データでＫ行（Ｋ＝５）を同時に書き込むと、Ｋ
行の範囲（８７１ａ、８７１ｂ）は同一表示となる。こ
のように同一表示にすると、当然のことながら解像度が
低下する。これに対処するために、図３５（ｂ）に図示
するように書き込み画素行８７１の部分を非表示領域３
１２とするのである。そうすると、解像度低下は発生し
ない。
【０４５３】次の１Ｈ後には、１画素行シフトした位置
を書き込み画素行８７１ａとして同一動作を行い、非表
示領域３１２も１画素（行）シフトすると、先の１Ｈで
電流プログラムされた画素（行）が表示される。
【０４５４】以上のように駆動すると、本来の表示デー
タと異なる電流データを書き込まれた書き込み画素行８
７１ｂは表示されず、上記の動作を１行ずつシフトして
いくと完全な画像表示を実現できる。また、補助的に用
いている書き込み画素行８７１ｂの効果で、寄生容量４
０４の充放電も十分１Ｈ期間内に実現できる。
【０４５５】図８２は、図３５の駆動方法を実現するた
めの駆動波形の説明図である。図７７と同様に、電圧波
形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶ
ｇｌ（Ｌレベル）としている。また、図８２の下段には
選択している画素行の番号を記載している。また、
（１）、（２）、（３）・・・（６）とは選択している
画素行番号を示している。なお、行数はＱＣＩＦ表示パ
ネルの場合では２２０本であり、ＶＧＡパネルの場合で
は４８０本である。
【０４５６】図８２において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
変換用ＴＦＴ１１ａからソースドライバ１４に向かって
ソース信号線１８にプログラム電流が流れる。ここでは
説明を容易にするため、まず、書き込み画素行８７１ａ
が画素行（１）番目であるとして説明する。
【０４５７】また、ソース信号線１８に流れるプログラ
ム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１
０として説明する。もちろん、所定値とは画像を表示す
るデータ電流であるから、白ラスター表示などでない限
り固定値ではない。）である。また、５画素行を同時選
択（Ｋ＝５）として説明をする。したがって、理想的に
は１つの画素のコンデンサ１９には２倍の電流が変換用
ＴＦＴ１１ａに流れるようにプログラムされる。
【０４５８】書き込み画素行が（１）画素行目である
時、図８２で図示したように、ゲート信号線１７ａには
（１）、（２）、（３）、（４）、（５）が選択されて
いる。つまり、画素行（１）、（２）、（３）、
（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１
１ｃがオン状態である。また、ゲート信号線１７ｂはゲ
ート信号線１７ａの逆位相となっているので、画素行
（１）、（２）、（３）、（４）、（５）のスイッチン
グ用ＴＦＴ１１ｄがオフ状態であり、対応する画素行の
ＥＬ素子１５には電流が流れておらず、非表示領域３１
２となる。
【０４５９】理想的には、５画素の変換用ＴＦＴ１１ａ
が、それぞれＩｄ×２の電流をソース信号線１８に流
す。そして、各画素１６のコンデンサ１９には、２倍の
電流がプログラムされる。ここでは理解を容易にするた
め、各変換用ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致
しているとして説明をする。
【０４６０】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、１０／５＝２倍の電流が変
換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５
つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流
が流れる。例えば、書き込み画素行８７１ａに、本来、
書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ
×１０の電流を流す。書き込み画素行（１）より以降に
画像データを書き込む書き込み画素行８７１ｂはソース
信号線１８への電流量を増加させるため、補助的に用い
る画素行である。しかし、書き込み画素行８７１ｂは後
に正規の画像データが書き込まれるので問題はない。
【０４６１】したがって、書き込み画素行８７１ｂは、
１Ｈ期間の間は書き込み画素行８７１ａと同一表示であ
るので、書き込み画素行８７１ａと電流を増加させるた
めに選択した書き込み画素行８７１ｂを少なくとも非表
示領域３１２とするのである。ただし、図８のようなカ
レントミラーの画素構成、図７５などの電圧プログラム
方式の画素構成では、場合によっては表示状態としても
よい。
【０４６２】次の１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂ（１）には
オン電圧Ｖｇｌが印加される。また、同時に、ゲート信
号線１７ａ（６）が選択され（Ｖｇｌ電圧）、選択され
た画素行（６）の変換用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（１）
には正規の画像データが保持される。
【０４６３】次の１Ｈ後には、ゲート信号線１７ａ
（２）は非選択となり、ゲート信号線１７ｂ（２）には
オン電圧Ｖｇｌが印加される。また、同時に、ゲート信
号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択され
た画素行（７）の変換用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（２）
には正規の画像データが保持される。以上の動作と１画
素行ずつシフトしながら走査することにより１画面が書
き換えられる。
【０４６４】図７３と同様であるが、図８２の駆動方法
では、各画素には２倍の電流（電圧）でプログラムを行
うため、各画素のＥＬ素子１５の発光輝度は理想的には
２倍となる。したがって、表示画面の輝度は所定値より
も２倍となる。
【０４６５】これを所定の輝度とするためには、図３４
に図示するように、書き込み画素行８７１を含み、かつ
表示画面２１の１／２の範囲を非表示領域３１２とすれ
ばよい。このことは図７９などを用いて説明したので省
略する。
【０４６６】表示画面２１に占める黒表示領域（非表示
領域）３１２の面積を大きくするほど動画表示性能が向
上する。したがって、図８３に図示するように画像表示
領域３１１を少なくし、非表示領域３１２の面積を大き
くすればよい。
【０４６７】図３４のように、各画素にプログラムする
電流が２倍で画像表示領域３１１の面積が表示画面２１
の１／２であれば、所定の表示輝度を得ることができ
る。しかし、図８３のように画像表示領域３１１が表示
画面２１の１／２よりも小さい場合、画面は暗くなる。
そこで、所定輝度を得るためには、各画素にプログラム
する電流を大きくすればよい。例えば、画像表示領域
（点灯領域）３１１が表示画面２１の面積の１／５であ
り、同時に選択する画素行が５本（Ｋ＝５）であれば、
１画素行にプログラムする電流（電圧）は所定値の５倍
にすればよい。ソース信号線１８に流れる電流は５×５
画素行＝２５倍となる。
【０４６８】いずれにせよ、本発明の実施例ではソース
信号線１８に流す電流（電圧）を変化させることにより
プログラム電流（電圧）を調整することができる。つま
り、ソースドライバ１４の基準電流（電圧）を調整する
だけでソース信号線１８に流れる電流を調整できるとい
うことである。２画素行を同時にオンさせるか、５画素
行を同時にオンさせるか、または１画素行のみを選択す
るかは、図１０などに図示するゲートドライバ１２のシ
フトレジスタ２２に印加するＳＴ＊端子へのデータで設
定できる。したがって、ソースドライバ１４の仕様は、
選択する画素数には左右されない。また、画面の明るさ
もゲート信号線１７ｂのオンオフで調整することができ
るから、表示画面２１の明るさ調整でソースドライバ１
４からの出力電流を変化させることはない。したがっ
て、ＥＬ素子１５のガンマ特性は１つの電流に対して決
定すればよい。そのため、ソースドライバ１４の構成は
極めて容易であり、汎用性の高いものとなる。以上の事
項は、他の本発明の実施例にも適用できる。
【０４６９】図７８と同様に、図８３のように１つの画
像表示領域３１１が画面の上から下方向に移動する際、
フレームレートが低いと、画像表示領域３１１が移動す
るのが視覚的に認識される。特に、まぶたを閉じた時、
あるいは顔を上下に移動させた時などに認識されやすく
なる。
【０４７０】この課題に対しては、図８４に図示するよ
うに、画像表示領域３１１を複数に分割するとよい。図
８４（ｂ）は、非表示領域３１２を３つに分割してい
る。この３つを加えた部分がＳ（Ｎ−１）／Ｎの面積と
なれば、図８３の明るさと同等になる。
【０４７１】図８５はゲート信号線１７に印加する電圧
波形である。図８２と図８５の差異は、基本的にはゲー
ト信号線１７ｂの動作である。ゲート信号線１７ｂは画
面を分割する個数に対応して、その個数分だけオンオフ
（ＶｇｌとＶｇｈ）動作する。他の点は図８２とほぼ同
一あるいは類推できるので説明を省略する。
【０４７２】なお、図８４（ｂ）にも図示するように、
非表示領域３１２の走査方向は画面の上から下方向のみ
に限定されるものではなく、画面の下から上方向に走査
してもよい。また、上から下への走査方向と、下から上
方向への走査方向とを、交互にあるいはランダムに走査
してもよい。また、分割数をフレームごとに、あるいは
表示画面２１の所定位置で変化させてもよいことは言う
までもない。
【０４７３】以上のように、画像表示領域３１１を複数
に分割することにより画面のちらつきは減少し、フリッ
カの発生がなく、良好な画像表示を実現できるようにな
る。なお、分割はもっと細かくしてもよく、分割すれば
するほどフリッカが軽減する。特に、ＥＬ素子１５の応
答性は速いため、５μｓｅｃよりも小さい時間でオンオ
フしても、表示輝度の低下はない。
【０４７４】本発明の駆動方法において、ＥＬ素子１５
のオンオフは、ゲート信号線１７ｂに印加する信号のオ
ンオフで制御できるので、クロック周波数はＫＨｚオー
ダーの低周波数で制御が可能である。また、黒画面挿入
（非表示領域３１２挿入）を実現する際、画像メモリな
どを必要としない。したがって、低コストで本発明の駆
動回路あるいは方法を実現できる。
【０４７５】図８６は同時に選択する画素行が２画素行
の場合である。検討した結果によると、低温ポリシリコ
ン技術で形成した表示パネルでは、２画素行を同時に選
択する方法は表示均一性が実用的であった。これは、隣
接した画素の変換用ＴＦＴ１１ａの特性が極めて一致し
ているためと推定される。また、レーザアニールする際
に、ストライプ状のレーザーの照射方向はソース信号線
１８と平行に照射することで良好な結果が得られた。
【０４７６】図８６において、書き込み画素行が（１）
画素行目である時、ゲート信号線１７ａは（１）、
（２）が選択されている（図８７を参照のこと）。この
時、画素行（１）、（２）の駆動用ＴＦＴ１１ｂ、取込
用ＴＦＴ１１ｃがオン状態である。また、ゲート信号線
１７ｂはゲート信号線１７ａの逆位相となっているの
で、少なくとも画素行（１）、（２）のスイッチング用
ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ
素子１５には電流が流れていない。つまり、非表示領域
３１２となる。なお、図８６では、フリッカの発生を低
減するため、画像表示領域３１１を５分割している。
【０４７７】理想的には、２画素（行）の変換用ＴＦＴ
１１ａが、それぞれＩｄ×５（Ｎ＝１０の場合）の電流
をソース信号線１８に流し、各画素１６のコンデンサ１
９には、５倍の電流がプログラムされるようになる。
【０４７８】同時に選択する画素行が２画素行（Ｋ＝
２）であるから、２つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、１０／２＝５倍の電流が変
換用ＴＦＴ１１ａに流れ、ソース信号線１８には、２つ
の変換用ＴＦＴ１１ａのプログラム電流を加えた電流が
流れる。
【０４７９】例えば、書き込み画素行８７１ａに、本
来、書き込む電流をＩｄとし、ソース信号線１８には、
Ｉｄ×１０の電流を流す。書き込み画素行８７１ｂは後
に正規の画像データが書き込まれるので問題はない。書
き込み画素行８７１ｂは、１Ｈ期間の間は書き込み画素
行８７１ａと同一表示であるので、書き込み画素行８７
１ａと電流を増加させるために選択した書き込み画素行
８７１ｂとを少なくとも非表示領域３１２とするのであ
る。
【０４８０】次の１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂ（１）には
オン電圧Ｖｇｌが印加される。また、同時に、ゲート信
号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択され
た画素行（３）の変換用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（１）
には正規の画像データが保持される。
【０４８１】次の１Ｈ後には、ゲート信号線１７ａ
（２）は非選択となり、ゲート信号線１７ｂ（２）には
オン電圧Ｖｇｌが印加される。また、同時に、ゲート信
号線１７ａ（４）が選択され（Ｖｇｌ電圧）、選択され
た画素行（４）の変換用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（２）
には正規の画像データが保持される。以上の動作と１画
素行ずつシフトしながら走査することにより１画面が書
き換えられる。
【０４８２】図５１と同様であるが、図８８の駆動方法
では、各画素には５倍の電流（電圧）でプログラムを行
うため、各画素のＥＬ素子１５の発光輝度は理想的には
５倍となる。したがって、画像表示領域３１１の輝度は
所定値よりも５倍となる。これを所定の輝度とするため
には、図３４に図示するように、書き込み画素行８７１
を含み、かつ表示画面２１の１／５の範囲を非表示領域
３１２とすればよい。このことは図７９などを用いて説
明したので省略する。
【０４８３】複数本の画素行を同時に選択する駆動方法
では、同時に選択する画素行数が増加するほど、変換用
ＴＦＴ１１ａの特性ばらつきを吸収することが困難にな
る。しかし、選択本数が低下すると、１画素にプログラ
ムする電流が大きくなり、ＥＬ素子１５に大きな電流を
流すことになり、ＥＬ素子１５に流す電流が大きいとＥ
Ｌ素子１５が劣化しやすくなる。
【０４８４】図８９はこの課題を解決するものである。
図８９の基本概念は、１／２Ｈ（水平走査期間の１／
２）では図３５で説明したように、複数の画素行を同時
に選択し、その後の１／２Ｈ（水平走査期間の１／２）
では図７３で説明したように、１画素行を選択する方法
を組み合わせたものである。このように組み合わせるこ
とにより、変換用ＴＦＴ１１ａの特性ばらつきを吸収
し、より高速にかつ面内均一性を良好にすることができ
る。
【０４８５】図８９において、説明を容易にするため、
第１の期間では５画素行を同時に選択し、第２の期間で
は１画素行を選択するとして説明をする。
【０４８６】まず、第１の期間では、図８９（ａ１）に
図示するように、５画素行を同時に選択する。この動作
は図３５を用いて説明した。ソース信号線に流す電流は
所定値の２５倍とする。したがって、各画素１６の変換
用ＴＦＴ１１ａには５倍の電流がプログラムされる。そ
して、２５倍の電流であるから、寄生容量４０４は極め
て短期間に充放電される。したがって、ソース信号線の
電位は、短時間で目標の電位となり、各画素１６のコン
デンサ１９の端子電圧も５倍の電流を流すようにプログ
ラムされる。この２５倍電流の印加時間は１／２Ｈ（１
水平走査期間の１／２）とする。
【０４８７】当然のことながら、書き込み画素行８７１
の５画素行は同一画像データが書き込まれるから、表示
しないようにするためＴＦＴ１１はオフ状態とされる。
したがって、表示状態は図８９（ａ２）となる。
【０４８８】次の１／２Ｈ期間は、１画素行を選択し、
電流（電圧）プログラムを行う。この状態を図８９（ｂ
１）に図示している。書き込み画素行８７１ａは先と同
様に５倍の電流を流すように電流（電圧）プログラムさ
れる。ここで、図８９（ａ１）と図８９（ｂ１）とで各
画素に流す電流を同一にするのは、プログラムされたコ
ンデンサ１９の端子電圧の変化を小さくして、より高速
に目標の電流を流せるようにするためである。
【０４８９】つまり、図８９（ａ１）で、複数の画素に
電流を流し、高速に概略の電流が流れる値まで近づけ
る。この第１の段階では、複数の変換用ＴＦＴ１１ａで
プログラムしているため、目標値に対してＴＦＴのばら
つきによる誤差が発生しているが、次の第２の段階で、
データを書き込みかつ保持する画素行のみを選択して、
概略の目標値から、所定の目標値まで完全なプログラム
を行うのである。
【０４９０】なお、非表示領域３１２を画面の上から下
方向に走査し、また、書き込み画素行８７１ａを画面の
上から下方向に走査することは図３４、図３５、図７３
などの実施例と同様であるので説明を省略する。
【０４９１】図９０は図８９の駆動方法を実現するため
の駆動波形である。図８９でわかるように、１Ｈ（１水
平走査期間）は２つのフェーズで構成されており、ＩＳ
ＥＬ信号で切り替える。ＩＳＥＬ信号については図９１
に図示している。
【０４９２】まず、ＩＳＥＬ信号について説明をしてお
く。図９１において、電流出力回路１２２２は１２２２
ａと１２２２ｂの２つから構成されている。それぞれの
電流出力回路１２２２は、８ビットの階調データをＤＡ
変換するＤＡ回路１２２６とオペアンプ１２２４などか
ら構成される。この電流出力回路１２２２の回路動作に
ついては先に説明したので省略する。図８９の実施例で
は、電流出力回路１２２２ａは２５倍の電流を出力する
ように構成されている。一方、電流出力回路１２２２ｂ
は５倍の電流を出力するように構成されている。電流出
力回路１２２２ａと１２２２ｂの出力はＩＳＥＬ信号に
よりスイッチ回路１２２３が制御され、ソース信号線１
８に印加される。
【０４９３】ＩＳＥＬ信号は、Ｌレベルの時、２５倍電
流を出力する電流出力回路１２２２ａが選択されてソー
ス信号線１８からの電流をソースドライバ１４が吸収す
る。Ｈレベルの時、５倍電流を出力する電流出力回路１
２２２ｂが選択されてソース信号線１８からの電流をソ
ースドライバ１４が吸収する。このように、抵抗１２２
８の値を変化させるだけで済むので、２５倍、５倍など
の電流の大きさ変更は容易である。また、抵抗１２２８
をボリウムとすること、あるいは複数の抵抗とアナログ
スイッチに接続しておき選択することにより容易に変更
することができる。
【０４９４】図９０に示すように、書き込み画素行が
（１）画素行目である時（図９０の画素行番号１の欄を
参照）、ゲート信号線１７ａは（１）、（２）、
（３）、（４）、（５）が選択されている。つまり、画
素行（１）、（２）、（３）、（４）、（５）の駆動用
ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。
また、ＩＳＥＬがＬレベルであるから、２５倍電流を出
力する電流出力回路１２２２ａが選択され、ソース信号
線１８と接続されている。また、ゲート信号線１７ｂに
は、オフ電圧Ｖｇｈが印加されている。したがって、画
素行（１）、（２）、（３）、（４）、（５）のスイッ
チング用ＴＦＴ１１ｄがオフ状態であり、対応する画素
行のＥＬ素子１５には電流が流れておらず、非表示領域
３１２となる。
【０４９５】理想的には、５画素の変換用ＴＦＴ１１ａ
が、それぞれＩｄ×２の電流をソース信号線１８に流
す。そして、各画素１６のコンデンサ１９には、５倍の
電流がプログラムされる。ここでは、理解を容易にする
ため、各変換用ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一
致しているとして説明をする。
【０４９６】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、２５／５＝５倍の電流が変
換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５
つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流
が流れる。例えば、書き込み画素行８７１ａに、本来、
書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ
×２５の電流を流す。書き込み画素行（１）より以降に
画像データを書き込む書き込み画素行８７１ｂはソース
信号線１８への電流量を増加させるため、補助的に用い
る画素行である。しかし、書き込み画素行８７１ｂは後
に正規の画像データが書き込まれるので問題はない。
【０４９７】したがって、書き込み画素行８７１ｂは、
１Ｈ期間の間は書き込み画素行８７１ａと同一表示であ
る。そのため、書き込み画素行８７１ａと電流を増加さ
せるために選択した書き込み画素行８７１ｂを少なくと
も非表示領域３１２とするのである。
【０４９８】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみ、つまり、（１）画素
行目のみを選択する。図９０で明らかなように、ゲート
信号線１７ａ（１）のみに、オン電圧Ｖｇｌが印加さ
れ、ゲート信号線１７ａ（２）、（３）、（４）、
（５）にはオフ電圧Ｖｇｈが印加されている。したがっ
て、画素行（１）の変換用ＴＦＴ１１ａは動作状態（ソ
ース信号線１８に電流を供給している状態）であるが、
画素行（２）、（３）、（４）、（５）の駆動用ＴＦＴ
１１ｂ、取込用ＴＦＴ１１ｃがオフ状態、つまり、非選
択状態である。また、ＩＳＥＬがＨレベルであるから、
５倍電流を出力する電流出力回路１２２２ｂが選択さ
れ、この電流出力回路１２２２ｂとソース信号線１８と
が接続されている。また、ゲート信号線１７ｂの状態は
先の１／２Ｈの状態と変化がなく、オフ電圧Ｖｇｈが印
加されている。したがって、画素行（１）、（２）、
（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄ
がオフ状態であり、対応する画素行のＥＬ素子１５には
電流が流れておらず、非表示領域３１２となる。
【０４９９】以上のことから、画素行（１）の変換用Ｔ
ＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線
１８に流し、各画素行（１）のコンデンサ１９には、５
倍の電流がプログラムされる。
【０５００】次の水平走査期間では１画素行、書き込み
画素行がシフトする。つまり、今度は書き込み画素行が
（２）の時である。最初の１／２Ｈの期間では、図９０
に示すように書き込み画素行が（２）画素行目である
時、ゲート信号線１７ａは（２）、（３）、（４）、
（５）、（６）が選択されている。つまり、画素行
（２）、（３）、（４）、（５）、（６）の駆動用ＴＦ
Ｔ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。ま
た、ＩＳＥＬがＬレベルであるから、２５倍電流を出力
する電流出力回路１２２２ａが選択され、ソース信号線
１８と接続されている。また、ゲート信号線１７ｂ
（２）、（３）、（４）、（５）、（６）には、オフ電
圧Ｖｇｈが印加されている。したがって、画素行
（２）、（３）、（４）、（５）、（６）のスイッチン
グ用ＴＦＴ１１ｄがオフ状態であり、対応する画素行の
ＥＬ素子１５には電流が流れておらず、非表示領域３１
２となる。一方、画素行（１）のゲート信号線１７ｂ
（１）はＶｇｌ電圧が印加されているから、スイッチン
グ用ＴＦＴ１１ｄはオン状態であり、画素行（１）のＥ
Ｌ素子１５は点灯する。
【０５０１】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、２５／５＝５倍の電流が変
換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５
つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流
が流れる。
【０５０２】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（２）画素行目のみを選択する。図９０で明らかなよう
に、ゲート信号線１７ａ（２）のみに、オン電圧Ｖｇｌ
が印加され、ゲート信号線１７ａ（３）、（４）、
（５）、（６）にはオフ電圧Ｖｇｈが印加されている。
したがって、画素行（１）、（２）の変換用ＴＦＴ１１
ａは動作状態（画素行（１）はＥＬ素子１５に電流を流
し、画素行（２）はソース信号線１８に電流を供給して
いる状態）であるが、画素行（３）、（４）、（５）、
（６）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオ
フ状態、つまり、非選択状態である。また、ＩＳＥＬが
Ｈレベルであるから、５倍電流を出力する電流出力回路
１２２２ｂが選択され、この電流出力回路１２２２ｂと
ソース信号線１８とが接続されている。また、ゲート信
号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、
オフ電圧Ｖｇｈが印加されている。したがって、画素行
（２）、（３）、（４）、（５）、（６）のスイッチン
グ用ＴＦＴ１１ｄがオフ状態であり、対応する画素行の
ＥＬ素子１５には電流が流れておらず、非表示領域３１
２となる。
【０５０３】以上のことから、画素行（２）の変換用Ｔ
ＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線
１８に流す。そして、各画素行（２）のコンデンサ１９
には、５倍の電流がプログラムされる。以上の動作を順
次実施することにより、１画面を表示することができ
る。
【０５０４】図８９で説明した駆動方法は、第１の期間
でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ倍
の電流を流すようにプログラムする。第１の期間後の第
２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）
を選択し、画素にはＮ倍の電流を流すようにプログラム
する方式である。
【０５０５】しかし、他の方策もある。第１の期間でＧ
画素行（Ｇは２以上）を選択し、各画素行の総和電流が
Ｎ倍の電流となるようにプログラムする。第１の期間後
の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以
上）を選択し、選択された画素行の総和の電流（ただ
し、選択画素行が１の時は、１画素行の電流）がＮ倍と
なるようにプログラムする方式である。例えば、図８９
（ａ１）において、５画素行を同時に選択し、各画素の
変換用ＴＦＴ１１ａに２倍の電流を流すと、ソース信号
線１８には５×２倍＝１０倍の電流が流れる。次の第２
の期間では図８９（ｂ１）において、１画素行を選択
し、この１画素の変換用ＴＦＴ１１ａには１０倍の電流
を流す。
【０５０６】この方式であれば、図９１のように複数の
電流出力回路１２２２は必要でなくなり、ソースドライ
バ１４は各ソース信号線に、１つの電流出力回路１２２
２で構成できる。つまり、この方式では、ソース信号線
１８の電流を流すソースドライバ１４の出力電流は一定
値（当然、画像データにより、この一定値は変化する。
この場合は、１Ｈ期間の間、選択画素数によらず、一定
という意味である）である。したがって、ソースドライ
バ１４の構成は容易になる。
【０５０７】なお、図８９において、複数の画素行を同
時に選択する期間を１／２Ｈとし、１画素行を選択する
期間を１／２Ｈとしたがこれに限定されるものではな
い。例えば、複数の画素行を同時に選択する期間を１／
４Ｈとし、１画素行を選択する期間を３／４Ｈとしても
よい。また、複数の画素行を同時に選択する期間と、１
画素行を選択する期間とを加えた期間は１Ｈとしたがこ
れに限定されるものではない。例えば、２Ｈ期間でも、
１．５Ｈ期間であっても良い。
【０５０８】また、図８９において、５画素行を同時に
選択する期間を１／２Ｈとし、次の第２の期間では２画
素行を同時に選択するとしてもよい。この場合でも実用
上、支障のない画像表示を実現できる。
【０５０９】また、図８９において、５画素行を同時に
選択する第１の期間を１／２Ｈとし、１画素行を選択す
る第２の期間を１／２Ｈとする２段階としたがこれに限
定されるものではない。例えば、第１の段階は、５画素
行を同時に選択し、第２の期間は前記５画素行のうち、
２画素行を選択し、最後に、１画素行を選択する３つの
段階としてもよい。つまり、複数の段階で画素行に画像
データを書き込んでも良い。
【０５１０】図９１では、各ソース信号線１８に２つの
電流出力回路１２２２を設けるとしたが、これは図８９
の第１の実施例である、第１の期間に２５倍の電流を出
力するためと、第２の期間に５倍の電流を出力するため
である。これを１つの電流出力回路１２２２で実現する
には、図８８の回路構成を採用するとよい。ＤＡ回路１
２２６はリファレンス電圧（Ｉｒｅｆ）の大きさを最大
値としてデジタル−アナログ変換をする。例えば、Ｉｒ
ｅｆ電圧が５Ｖであれば、５Ｖを２５６分割したものが
最小値としてアナログ出力される。つまり、アナログ出
力の最大値は５Ｖ−１ビットのアナログ値であり、最小
値は０Ｖであり、最小分解能は５Ｖ／２５６である（入
力が８ビット仕様の時）。Ｉｒｅｆ電圧が２．５Ｖであ
れば、２．５Ｖを２５６分割したものが最小値としてア
ナログ出力される。つまり、アナログ出力の最大値は
２．５Ｖ−１ビットのアナログ値であり、最小値は０Ｖ
であり、最小分解能は２．５Ｖ／２５６である（入力が
８ビット仕様の時）。
【０５１１】つまり、Ｉｒｅｆ電圧をダイナミックに切
り替えることにより１つの電流出力回路１２２２で出力
電流値を変更することができる。図８８はその実現回路
である。
【０５１２】図８８において、Ｖｉ電圧を４分割する抵
抗ＲＩが設けられている。この分圧された電圧がスイッ
チ回路１２２３に入力され、１つの電圧が選択されてＩ
ｒｅｆ電圧となる。このＩｒｅｆ電圧がオペアンプ１２
２４に入力されている。したがって、前半の１／２Ｈの
期間のＩｒｅｆ電圧と、後半の１／２Ｈの期間のＩｒｅ
ｆ電圧とをすべてのソース信号線１８に接続された電流
出力回路１２２２で切り替えることにより、出力電流の
倍率を変更することができる。もちろん、図９２に図示
するように、Ｉｒｅｆ電圧を複数のオペアンプ１２２４
の選択により発生させてもよい。
【０５１３】図９１の場合も画像表示領域３１１は図９
３に図示するように１つとしてもよい。また、図９４に
図示するように、複数の画像表示領域３１１に分割して
もよい。
【０５１４】図９５に図示するように、書き込み画素行
が（１）画素行目である時、ゲート信号線１７ａは
（１）、（２）、（３）、（４）、（５）が選択されて
いる。つまり、画素行（１）、（２）、（３）、
（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１
１ｃがオン状態である。また、ＩＳＥＬがＬレベルであ
るから、２５倍電流を出力する電流出力回路１２２２ａ
が選択され、ソース信号線１８と接続されている。ま
た、ゲート信号線１７ｂ（１）、（２）、（３）、
（４）、（５）には、オフ電圧Ｖｇｈが印加されてい
る。したがって、画素行（１）、（２）、（３）、
（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れておらず、非表示領域３１２となる。
【０５１５】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、２５／５＝５倍の電流が変
換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５
つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流
が流れる。例えば、書き込み画素行８７１ａに、本来、
書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ
×２５の電流を流す。書き込み画素行（１）より以降に
画像データを書き込む書き込み画素行８７１ｂはソース
信号線１８への電流量を増加させるため、補助的に用い
る画素行であるが、書き込み画素行８７１ｂは後に正規
の画像データが書き込まれるので問題はない。
【０５１６】したがって、書き込み画素行８７１ｂは、
１Ｈ期間の間は書き込み画素行８７１ａと同一表示であ
る。そのため、書き込み画素行８７１ａと電流を増加さ
せるために選択した書き込み画素行８７１ｂを少なくと
も非表示領域３１２とするのである。
【０５１７】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（１）画素行目のみを選択する。ゲート信号線１７ａ
（１）のみに、オン電圧Ｖｇｌが印加され、ゲート信号
線１７ａ（２）、（３）、（４）、（５）にはオフ電圧
Ｖｇｈが印加されている。したがって、画素行（１）の
変換用ＴＦＴ１１ａは動作状態（ソース信号線１８に電
流を供給している状態）であるが、画素行（２）、
（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用
ＴＦＴ１１ｃはオフ状態、つまり、非選択状態である。
また、ＩＳＥＬがＨレベルであるから、５倍電流を出力
する電流出力回路１２２２ｂが選択され、この電流出力
回路１２２２ｂとソース信号線１８とが接続されてい
る。また、ゲート信号線１７ｂの状態は先の１／２Ｈの
状態と変化がなく、オフ電圧Ｖｇｈが印加されている。
したがって、画素行（１）、（２）、（３）、（４）、
（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であ
り、対応する画素行のＥＬ素子１５には電流が流れてお
らず、非表示領域３１２となる。
【０５１８】以上のことから、画素行（１）の変換用Ｔ
ＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線
１８に流し、各画素行（１）のコンデンサ１９には、５
倍の電流がプログラムされる。
【０５１９】次の水平走査期間では１画素行、書き込み
画素行がシフトする。つまり、今度は書き込み画素行が
（２）の時である。最初の１／２Ｈの期間では、ゲート
信号線１７ａは（２）、（３）、（４）、（５）、
（６）が選択されている。つまり、画素行（２）、
（３）、（４）、（５）、（６）の駆動用ＴＦＴ１１
ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ＩＳ
ＥＬがＬレベルであるから、２５倍電流を出力する電流
出力回路１２２２ａが選択され、ソース信号線１８と接
続されている。また、ゲート信号線１７ｂ（２）、
（３）、（４）、（５）、（６）には、オフ電圧Ｖｇｈ
が印加されている。したがって、画素行（２）、
（３）、（４）、（５）、（６）のスイッチング用ＴＦ
Ｔ１１ｄがオフ状態であり、対応する画素行のＥＬ素子
１５には電流が流れておらず、非表示領域３１２とな
る。一方、画素行（１）のゲート信号線１７ｂ（１）に
はＶｇｌ電圧が印加されているから、スイッチング用Ｔ
ＦＴ１１ｄはオン状態であり、画素行（１）のＥＬ素子
１５は点灯する。
【０５２０】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、２５／５＝５倍の電流が変
換用ＴＦＴ１１ａに流れ、ソース信号線１８には、５つ
の変換用ＴＦＴ１１ａのプログラム電流を加えた電流が
流れる。
【０５２１】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（２）画素行目のみを選択する。ゲート信号線１７ａ
（２）のみに、オン電圧Ｖｇｌが印加され、ゲート信号
線１７ａ（３）、（４）、（５）、（６）にはオフ電圧
Ｖｇｈが印加されている。したがって、画素行（１）、
（２）の変換用ＴＦＴ１１ａは動作状態（画素行（１）
はＥＬ素子１５に電流を流し、画素行（２）はソース信
号線１８に電流を供給している状態）であるが、画素行
（３）、（４）、（５）、（６）の駆動用ＴＦＴ１１
ｂ、取込用ＴＦＴ１１ｃがオフ状態、つまり、非選択状
態である。また、ＩＳＥＬがＨレベルであるから、５倍
電流を出力する電流出力回路１２２２ｂが選択され、こ
の電流出力回路１２２２ｂとソース信号線１８とが接続
されている。また、ゲート信号線１７ｂの状態は先の１
／２Ｈの状態と変化がなく、オフ電圧Ｖｇｈが印加され
ている。したがって、画素行（２）、（３）、（４）、
（５）、（６）のスイッチング用ＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れておらず、非表示領域３１２となる。
【０５２２】以上のことから、画素行（２）の変換用Ｔ
ＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線
１８に流し、各画素行（２）のコンデンサ１９には、５
倍の電流がプログラムされる。以上の動作を順次実施す
ることにより、１画面を表示することができる。
【０５２３】以上の説明でも明らかであるが、上記の動
作は、図９０と同一である。差異は、ゲート信号線１７
ｂの動作であり、ゲート信号線１７ｂは画面を分割する
個数に対応して、その個数分だけオンオフ（ＶｇｌとＶ
ｇｈ）動作する。
【０５２４】なお、図９４にも図示するように、非表示
領域３１２の走査方向は画面の上から下方向のみに限定
されるものではない。画面の下から上方向に走査しても
よい。また、上から下への走査方向と、下から上方向へ
の走査方向とを、交互にあるいはランダムに走査しても
よい。また、分割数をフレームごとに、あるいは表示画
面２１の所定位置で変化させてもよいことは言うまでも
ない。
【０５２５】以上のように、画像表示領域３１１を複数
に分割することにより画面のちらつきが減少する。した
がって、フリッカの発生がなく、良好な画像表示を実現
できる。なお、分割はもっと細かくしてもよく、分割す
ればするほどフリッカは軽減する。特に、ＥＬ素子１５
の応答性は速いため、５μｓｅｃよりも小さい時間でオ
ンオフしても、表示輝度の低下はない。
【０５２６】図９５の実施例も、第１の期間でＧ画素行
（Ｇは２以上）を選択し、各画素行にはＮ倍の電流を流
すようにプログラムし、第１の期間後の第２の期間では
Ｂ画素行（ＢはＧよりも小さく、１以上）を選択し、画
素にはＮ倍の電流を流すようにプログラムする方式とし
た。しかし、図９０と同様に、他の方策もある。つま
り、第１の期間でＧ画素行（Ｇは２以上）を選択し、各
画素行の総和電流がＮ倍の電流となるようにプログラム
する。第１の期間後の第２の期間ではＢ画素行（ＢはＧ
よりも小さく、１以上）を選択し、選択された画素行の
総和の電流（ただし、選択画素行が１の時は、１画素行
の電流）がＮ倍となるようにプログラムする方式であ
る。
【０５２７】以上の実施例は順次走査で画像を表示する
方法であった。つまり、テレビ信号で言えば、ノンイン
ターレース駆動（プログレッシブ駆動）である。本発明
はインターレース駆動にも有効である。図９６はインタ
ーレース駆動の説明図である。
【０５２８】なお、インターレース駆動は通常２フィー
ルドで１フレームである。図９６も２フィールドで１フ
レーム（１画面）として説明した。しかし、これはＮＴ
ＳＣのテレビ信号の場合であって、携帯電話などの画像
表示では必ずしも２フィールド＝１フレームの原則を守
る必要はない。
【０５２９】例えば、４フィールドで１フレームとして
もよい。第１フィールドは４Ｙ−３（Ｙは、０以上の整
数）画素行を書き込み、第２フィールドは４Ｙ−２（Ｙ
は、０以上の整数）画素行を書き込む。第３フィールド
は４Ｙ−１（Ｙは、０以上の整数）画素行を書き込み、
第４フィールドは４Ｙ（Ｙは、０以上の整数）画素行を
書き込む方式である。つまり、インターレース駆動と
は、複数のフィールドで１フレーム（１画面）を構成す
る方法である。
【０５３０】図９６（ａ）は第１フィールドであり、偶
数画素行を書き込む。図９６（ｂ）は第２フィールドで
あり、奇数画素行を書き込む。図９７は図９６の駆動方
法を実現するための駆動波形である。なお、奇数フィー
ルドと偶数フィールドは便宜上のものである。図９６で
はまず、奇数画素行から画像を書き込むとして説明す
る。
【０５３１】図９６において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
変換用ＴＦＴ１１ａからソースドライバ１４に向かって
ソース信号線１８にプログラム電流が流れる。ここでは
説明を容易にするため、まず、書き込み画素行８７１ａ
が画素行（１）番目であるとして説明する。
【０５３２】また、ソース信号線１８に流れるプログラ
ム電流は所定値のＮ倍（説明を容易にするため、今まで
の実施例と同様にＮ＝１０として説明する。なお、Ｎ＝
１０に限定されるものではない。もちろん、所定値とは
画像を表示するデータ電流であるから、白ラスター表示
などでない限り固定値ではない。）である。
【０５３３】図９７において、書き込み画素行が（１）
画素行目である時、ゲート信号線１７ａ（１）にはＶｇ
ｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ
１１ｃがオン状態となる。また、ゲート信号線１７ｂ
（１）には、Ｖｇｈ電圧が印加されている。したがっ
て、画素行（１）のスイッチング用ＴＦＴ１１ｄはオフ
状態であり、対応する画素行のＥＬ素子１５には電流が
流れておらず、非表示領域３１２となる。
【０５３４】次の１Ｈには、書き込み画素行は（３）画
素行目である。ゲート信号線１７ａ（３）にはＶｇｌ電
圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１
ｃがオン状態となる。また、ゲート信号線１７ｂ（３）
には、Ｖｇｈ電圧が印加されている。したがって、画素
行（３）のスイッチング用ＴＦＴ１１ｄはオフ状態であ
り、対応する画素行のＥＬ素子１５には電流が流れてお
らず、非表示領域３１２となる。また、ゲート信号線１
７ｂ（１）にはＶｇｌ電圧が印加され、スイッチング用
ＴＦＴ１１ｄがオン状態である。したがって、画素行
（１）のスイッチング用ＴＦＴ１１ｄもオン状態であ
り、対応する画素行のＥＬ素子１５が発光する。
【０５３５】次の１Ｈには、書き込み画素行は（５）画
素行目である。ゲート信号線１７ａ（５）にはＶｇｌ電
圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１
ｃがオン状態である。また、ゲート信号線１７ｂ（５）
には、Ｖｇｈ電圧が印加され、画素行（５）のスイッチ
ング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行
のＥＬ素子１５には電流が流れておらず、非表示領域３
１２となる。また、ゲート信号線１７ｂ（３）にはＶｇ
ｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄがオン
状態である。したがって、画素行（３）のスイッチング
用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥ
Ｌ素子１５が発光する。
【０５３６】以上のように、第１フィールドでは、奇数
画素行が順次選択されて、画像データが書き込まれてい
く。
【０５３７】第２フィールドでは、（２）画素行目か
ら、順次画像データが書き込まれる。ゲート信号線１７
ａ（２）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１
ｂ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲー
ト信号線１７ｂ（２）には、Ｖｇｈ電圧が印加され、画
素行（２）のスイッチング用ＴＦＴ１１ｄがオフ状態と
なり、対応する画素行のＥＬ素子１５には電流が流れて
おらず、非表示領域３１２となる。
【０５３８】次の１Ｈには、書き込み画素行は（４）画
素行目である。ゲート信号線１７ａ（４）にはＶｇｌ電
圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１
ｃがオン状態となる。また、ゲート信号線１７ｂ（４）
には、Ｖｇｈ電圧が印加され、画素行（４）のスイッチ
ング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行
のＥＬ素子１５には電流が流れておらず、非表示領域３
１２となる。また、ゲート信号線１７ｂ（３）にはＶｇ
ｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄがオン
状態である。したがって、画素行（３）のスイッチング
用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥ
Ｌ素子１５が発光する。
【０５３９】次の１Ｈには、書き込み画素行は（６）画
素行目である。ゲート信号線１７ａ（６）にはＶｇｌ電
圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１
ｃがオン状態となる。また、ゲート信号線１７ｂ（６）
には、Ｖｇｈ電圧が印加され、画素行（６）のスイッチ
ング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行
のＥＬ素子１５には電流が流れておらず、非表示領域３
１２となる。また、ゲート信号線１７ｂ（４）にはＶｇ
ｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄはオン
状態である。したがって、画素行（４）のスイッチング
用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥ
Ｌ素子１５が発光する。
【０５４０】以上のように、第２フィールドでは、偶数
画素行が順次選択されて、画像データが書き込まれてい
く。この第１フィールドと第２フィールドで１枚の画像
表示が完成する。また、第２フィールドにおいて、偶数
画素行を書く時は、奇数画素行はすべて非表示領域３１
２としている。第１フィールドでは、奇数画素行を書く
時は、偶数画素行はすべて非表示領域３１２としてい
る。
【０５４１】しかし、図９６の駆動方法で、ソース信号
線１８に１０倍の電流（Ｎ＝１０）を流し、変換用ＴＦ
Ｔ１１ａに電流プログラムをすると、奇数画素行あるい
は偶数画素行を交互に表示するという処理を実施して
も、表示輝度は所定輝度の１０／２＝５倍の輝度とな
る。したがって、表示輝度を１倍とするには、Ｎ＝２で
駆動する必要がある。しかし、Ｎ＝２で駆動するとソー
ス信号線１８に書き込む電流値が小さく寄生容量４０４
を十分に充放電できないため、コンデンサ１９に書き込
み不足が発生し、解像度が低下する。
【０５４２】これを解決するためには図９８に図示する
ように、奇数画素行あるいは偶数画素行だけでなく、表
示画面２１の一部を非表示領域３１２ａとすればよい。
図９８では図９８（ａ）→図９８（ｂ）→図９８（ｃ）
→図９８（ａ）と走査される。図９８（ｂ）でわかるよ
うに、書き込み画素行８７１ａの上側（画面の上から下
方向に走査しているとき）に所定の範囲で表示領域を形
成する。ただし、表示領域は奇数画素行あるいは偶数画
素行であるため、１画素行ごととなる。また、非表示領
域３１２ａは連続した非表示領域にする。
【０５４３】しかし、図９８の駆動方法のように、表示
領域を表示画面に一部に固めて走査すると、フリッカが
発生しやすくなる。ただし、フレームレートが８０Ｈｚ
以上の場合は、図９８の表示状態（画像表示領域３１１
を１つにした場合）であってもフリッカが発生しないこ
とに注意を要する。つまり、フレームレートを８０Ｈｚ
以上にすれば、画像表示領域３１１を分割する必要がな
くなるのである。
【０５４４】フレームレートが低い場合は図９９に図示
するように分割すればよい。このことは先に説明したの
で、図９９はあえて説明を要さないであろう。ただし、
図９９は作図を容易にするため、分割した領域として、
非表示領域３１２ｂと画像表示領域３１１のペアで作図
したが、これに限定されるものではなく、分割した領域
に複数の非表示領域３１２ｂと複数の画像表示領域３１
１が存在しても問題ない。
【０５４５】駆動方式には多種多様な構成が考えられ
る。図１００において、書き込み画素行が（１）画素行
目である時、ゲート信号線１７ａは（１）、（Ｇ）が選
択されている。つまり、画素行（１）、（Ｇ）の駆動用
ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。
また、ゲート信号線１７ｂにはＶｇｈ電圧が印加されて
いる。したがって、少なくとも画素行（１）、（Ｇ）の
スイッチング用ＴＦＴ１１ｄがオフ状態であり、対応す
る画素行のＥＬ素子１５には電流が流れておらず、非表
示領域３１２となる。
【０５４６】同時に選択する画素行が２画素行（Ｋ＝
２）であるから、２つの変換用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、１０／２＝５倍の電流が変
換用ＴＦＴ１１ａに流れる。ソース信号線１８には、２
つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流
が流れる。
【０５４７】次の１Ｈ後には、ゲート信号線１７ａ
（Ｇ）は非選択となり、ゲート信号線１７ｂ（Ｇ）には
オン電圧Ｖｇｌが印加される。また、同時に、ゲート信
号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択され
た画素行（２）の変換用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（Ｇ）
には正規の画像データが保持される。
【０５４８】次の１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂ（１）には
オン電圧Ｖｇｌが印加される。また、同時に、ゲート信
号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択され
た画素行（３）の変換用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（１）
には正規の画像データが保持される。以上の動作と１画
素行ずつシフトしながら走査することにより１画面が書
き換えられる。
【０５４９】フリッカが発生しやすい場合は、図１０１
に図示するように非表示領域３１２あるいは画像表示領
域３１１を複数に分割すればよい。このことは先に説明
したので、図１０１はあえて説明を要さないであろう。
【０５５０】図１０２、図１０３は擬似インターレース
駆動である。擬似インターレース駆動とは、第１Ｆ（第
１フィールド）は奇数画素行と偶数画素行の２画素（複
数画素）行を同時に選択して、選択した画素行が重なる
ことなく画像データを書き込む。次の第２Ｆは第１画素
行を除いて、偶数画素行と奇数画素行の２画素（複数画
素）行を同時に選択して、選択した画素行が重なること
なく画像データを書き込む方式である。
【０５５１】図１０３（ａ１）、（ａ２）、（ａ３）は
第１フィールドであり、図１０３（ｂ１）、（ｂ２）、
（ｂ３）は第２フィールドである。第１フィールドは図
１０３（ａ１）→図１０３（ａ２）→図１０３（ａ３）
→と順次書き込み画素行８７１を２画素行ペアで映像デ
ータを書き込む。したがって、２画素行は同一画像表示
であり、この表示状態が１フィールドの期間保持され
る。また、第１フィールドでは奇数画素行の画像データ
を該当奇数画素行と次の偶数画素行に表示する。つま
り、第１行目の画像データは第１画素行と第２画素行に
表示し、第３行目の画像データは第３画素行と第４画素
行に表示し、第５行目の画像データは第５画素行と第６
画素行に表示し、第７行目の画像データは第７画素行と
第８画素行に表示する。
【０５５２】第２フィールドは図１０３（ｂ１）→図１
０３（ｂ２）→図１０３（ｂ３）→と順次書き込み画素
行８７１を２画素行ペアで映像データを書き込む。した
がって、２画素行は同一画像表示であり、この表示状態
が１フィールドの期間保持される。また、第２フィール
ドでは偶数画素行の画像データを該当偶数画素行と次の
奇数画素行に表示する。つまり、第２行目の画像データ
は第２画素行と第３画素行に表示し、第４行目の画像デ
ータは第４画素行と第５画素行に表示し、第６行目の画
像データは第６画素行と第７画素行に表示し、第８行目
の画像データは第８画素行と第９画素行に表示する。
【０５５３】なお、図１０３（ａ１）の第１画素行は第
１フィールドの状態が保持されたままにする。また、第
１フィールドでは奇数画像データを書き込み、第２フィ
ールドでは偶数画像データを書き込むとしたがこれに限
定されるものでなく、逆でもよい。
【０５５４】以上のように画像表示をすれば、人間の目
によって２フィールドの表示画像が残像で加え合わさっ
て見えるとした場合、１フレーム（２フィールド）が終
了した時点で、第１画素行は、第１フィールドの表示画
像である。また、第２画素行は、第１フィールドの第１
画素行の画像データと第２フィールドの第２画素行の画
像データとが加えられたものになる。第３画素行は、第
１フィールドの第３画素行の画像データと第２フィール
ドの第２画素行の画像データとが加えられたものにな
る。また、第４画素行は、第１フィールドの第３画素行
の画像データと第２フィールドの第４画素行の画像デー
タとが加えられたものになる。第５画素行は、第１フィ
ールドの第５画素行の画像データと第２フィールドの第
４画素行の画像データとが加えられたものになる。
【０５５５】以上のように、各画素行は、２つのフィー
ルドの画像が重ね合わさったものとなるため、表示画像
の輪郭が滑らかになる。特に、動画表示では若干の動画
ぼけが発生するが、ほぼ静止画では良好な解像度が得ら
れる（ように認識される）。
【０５５６】図１０４は図１０３の表示方法を実現する
ための駆動波形である。図面の上位置は第１フィールド
（１Ｆ）の駆動波形であり、図面の下位置は第２フィー
ルド（２Ｆ）の駆動波形である。
【０５５７】第１フィールド（１Ｆ）において、まず、
第１画素行と第２画素行のゲート信号線１７ａ（１）、
（２）が選択される。ソース信号線１８には１０倍（Ｎ
＝１０）の駆動電流が流れるので、画素行（１）、
（２）の変換用ＴＦＴ１１ａにはそれぞれ５倍の電流で
プログラムされる。この時、第１画素行と第２画素行の
ゲート信号線１７ｂ（１）、（２）にはオフ電圧Ｖｇｈ
が印加され、スイッチング用ＴＦＴ１１ｄはオフ状態で
ある。したがって、第１画素行と第２画素行のＥＬ素子
１５は点灯しない。
【０５５８】２Ｈ後（偶数画素行または奇数画素行ずつ
画像データを書き込むから、２Ｈとなる）、第３画素行
と第４画素行のゲート信号線１７ａ（３）、（４）が選
択され、ソース信号線１８には１０倍（Ｎ＝１０）の駆
動電流が流れる。したがって、画素行（３）、（４）の
変換用ＴＦＴ１１ａはそれぞれ５倍の電流でプログラム
される。この時、第３画素行と第４画素行のゲート信号
線１７ｂ（３）、（４）にはオフ電圧Ｖｇｈが印加さ
れ、スイッチング用ＴＦＴ１１ｄはオフ状態である。し
たがって、第３画素行と第４画素行のＥＬ素子１５は点
灯しない。
【０５５９】一方、ゲート信号線１７ｂ（１）、（２）
には、オン電圧Ｖｇｌが印加されるので、第１画素行と
第２画素行のスイッチング用ＴＦＴ１１ｄはオンし、Ｅ
Ｌ素子１５が点灯する。
【０５６０】さらに、２Ｈ後、第５画素行と第６画素行
のゲート信号線１７ａ（５）、（６）が選択される。ソ
ース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流
れるので、画素行（５）、（６）の変換用ＴＦＴ１１ａ
にはそれぞれ５倍の電流でプログラムされる。この時、
第５画素行と第６画素行のゲート信号線１７ｂ（５）、
（６）にはオフ電圧Ｖｇｈが印加され、スイッチング用
ＴＦＴ１１ｄはオフ状態である。したがって、第５画素
行と第６画素行のＥＬ素子１５は点灯しない。
【０５６１】一方、ゲート信号線１７ｂ（１）、
（２）、（３）、（４）には、オン電圧Ｖｇｌが印加さ
れるので、第１画素行、第２画素行、第３画素行および
第４画素行のスイッチング用ＴＦＴ１１ｄがオンし、Ｅ
Ｌ素子１５が点灯する。以上の動作を画面の最終奇数画
素行まで実施し、１画面を表示する。
【０５６２】第２フィールド（２Ｆ）においては、第１
画素行は選択せず、第１フィールドの状態を保持させ
る。次に、第２画素行と第３画素行のゲート信号線１７
ａ（２）、（３）が選択される。ソース信号線１８には
１０倍（Ｎ＝１０）の駆動電流が流れる。したがって、
画素行（２）、（３）の変換用ＴＦＴ１１ａにはそれぞ
れ５倍の電流でプログラムされる。この時、第２画素行
と第３画素行のゲート信号線１７ｂ（２）、（３）には
オフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１
ｄはオフ状態である。したがって、第２画素行と第３画
素行のＥＬ素子１５は点灯しない。
【０５６３】２Ｈ後、第４画素行と第５画素行のゲート
信号線１７ａ（４）、（５）が選択され、ソース信号線
１８には１０倍（Ｎ＝１０）の駆動電流が流れる。した
がって、画素行（４）、（５）の変換用ＴＦＴ１１ａに
はそれぞれ５倍の電流でプログラムされる。この時、第
４画素行と第５画素行のゲート信号線１７ｂ（４）、
（５）にはオフ電圧Ｖｇｈが印加され、スイッチング用
ＴＦＴ１１ｄはオフ状態である。したがって、第４画素
行と第５画素行のＥＬ素子１５は点灯しない。
【０５６４】一方、ゲート信号線１７ｂ（２）、（３）
には、オン電圧Ｖｇｌが印加されるので、第１画素行、
第２画素行と第３画素行のスイッチング用ＴＦＴ１１ｄ
はオンし、ＥＬ素子１５は点灯する。
【０５６５】さらに、２Ｈ後、第６画素行と第７画素行
のゲート信号線１７ａ（６）、（７）が選択され、ソー
ス信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れ
る。したがって、画素行（６）、（７）の変換用ＴＦＴ
１１ａにはそれぞれ５倍の電流でプログラムされる。こ
の時、第６画素行と第７画素行のゲート信号線１７ｂ
（６）、（７）にはオフ電圧Ｖｇｈが印加され、スイッ
チング用ＴＦＴ１１ｄはオフ状態である。したがって、
第６画素行と第７画素行のＥＬ素子１５は点灯しない。
【０５６６】一方、ゲート信号線１７ｂ（１）、
（２）、（３）、（４）、（５）には、オン電圧Ｖｇｌ
が印加されるので、第１画素行、第２画素行、第３画素
行、第４画素行および第５画素行のスイッチング用ＴＦ
Ｔ１１ｄはオンし、ＥＬ素子１５は点灯する。以上の動
作を画面の最終偶数画素行まで実施し、１画面を表示す
る。
【０５６７】以上の実施例は、２フィールドで１画面を
表示するものであった。図１０５は２フィールド以上で
１画面を表示するものである。図１０５（ａ）が第１フ
ィールド、図１０５（ｂ）が第２フィールド、図１０５
（ｃ）が第３フィールドである。
【０５６８】第１フィールドでは、４Ｙ−３（Ｙは１以
上の整数）画素行と４Ｙ−２画素行とが書き込み画素行
８７１である。２画素行ずつ画像データを書き込む。第
２フィールドでは、４Ｙ−１画素行と４Ｙ画素行とが書
き込み画素行８７１である。先のフィールドを同様に２
画素行ずつ画像データを書き込む。第３フィールドで
は、４Ｙ−２画素行と４Ｙ−１画素行とが書き込み画素
行８７１である。２画素行ずつ画像データを書き込む。
以上のように３Ｆで書き込むことにより、各画素データ
は複数のフィールドの画像データで補完される。
【０５６９】図１０５は３フィールドで１画面の実施例
であったが、それ以上のフィールドを用いて画像表示を
実現してもよい。例えば、４フィールドの場合、第１フ
ィールドでは、４Ｙ−３（Ｙは１以上の整数）画素行と
４Ｙ−２画素行とが書き込み画素行８７１である。２画
素行ずつ画像データを書き込む。第２フィールドでは、
４Ｙ−１画素行と４Ｙ画素行とが書き込み画素行８７１
である。第３フィールドでは、４Ｙ−２画素行と４Ｙ−
１画素行とが書き込み画素行８７１である。先と同様に
２画素行ずつ画像データを書き込む。第４フィールドで
は、４Ｙ−３画素行と４Ｙ画素行とが書き込み画素行８
７１である。先のフィールドを同様に２画素行ずつ画像
データを書き込む。以上のように４フィールドで書き込
むことにより、各画素データは複数のフィールドの画像
データで補完される。
【０５７０】以上の実施例は、主として図６の画素構成
を例示して説明したが、本発明の駆動方法は、図８、図
６８などの他の電流プログラム画素構成に対しても有効
である。
【０５７１】図１０６は図６８の画素構成の駆動方法の
説明図である。なお、ここでも、説明を容易にするため
に、ソースドライバ１４からソース信号線１８に流す電
流（もしくは、ソースドライバ１４がソース信号線１８
から吸い込む電流、駆動用ＴＦＴ１１ａがソース信号線
１８に流し込む電流）は所定値の１０倍（Ｎ＝１０）と
して説明をする。また、駆動用ＴＦＴ１１ａとＴＦＴ１
１ｂのカレント倍率は１：１（カレント倍率１）である
として説明をする。
【０５７２】したがって、同時に選択する画素行が５画
素行（Ｋ＝５）であれば、５つの駆動用ＴＦＴ１１ａが
動作する。カレント倍率＝１であるから、駆動用ＴＦＴ
１１ｂにもＴＦＴ１１ａと同一の電流が流れる。つま
り、１画素あたり、１０／５＝２倍の電流が駆動用ＴＦ
Ｔ１１ａに流れる。画素１６の駆動用ＴＦＴ１１ａにプ
ログラムされる電流は所定値の２倍であるから、ＥＬ素
子に流れる電流も２倍である。したがって、図３４のよ
うに１０倍の電流を流す場合に比較してＥＬ素子１５の
劣化は少なくなる。一方、ソース信号線１８に流れる電
流は１０倍であるから、図３４と同様の寄生容量４０４
の充放電が可能である。このことは、図３５においても
同様である。
【０５７３】カレント倍率が２であれば、駆動用ＴＦＴ
１１ｂがＥＬ素子１５に流す電流は１倍となる。したが
って、所定輝度が得られるように所定電流をＥＬ素子１
５に流すことができる。つまり、図８、図６８の画素構
成では、カレント倍率（ＴＦＴ１１ａとＴＦＴ１１ｂと
の電流比率）と、ソース信号線１８に流す電流（プログ
ラム電流）とを、設計（調整）することにより、汎用度
の高い表示パネルの駆動設計が可能である。
【０５７４】同時に選択する画素行が５画素行（Ｋ＝
５）であれば、５つの駆動用ＴＦＴ１１ａのプログラム
電流を加えたものとなる。例えば、書き込み画素行８７
１ａに、本来、書き込む電流をＩｄとし、Ｎ＝１０とす
れば、ソース信号線１８には、Ｉｄ×１０の電流を流
す。書き込み画素行８７１ａと隣接した書き込み画素行
８７１ｂ（８７１ｂはソース信号線１８への電流量を増
加させるため、補助的に用いる画素行である。したがっ
て、画像を書き込む画素（行）が８７１ａであり、８７
１ａに書き込むために補助的に用いるのが画素（行）８
７１ｂである）。
【０５７５】図１０６において、書き込み画素行８７１
ａの画像データでＫ行（Ｋ＝５）同時に書き込む。した
がって、Ｋ行の範囲（８７１ａ、８７１ｂ）は同一表示
となる。このように、同一表示にすると当然のことなが
ら解像度が低下する。これに対処するために、図３５
（ｂ）に図示するように書き込み画素行８７１ｂの部分
を非表示領域３１２とするのである。したがって、解像
度低下は発生しない。
【０５７６】図１０６（ａ）に図示する書き込み画素行
８７１ａは表示状態にしているが、この画素はプログラ
ム中であるため、画素への電流書き込み状態で変化す
る。したがって、非表示領域３１２としてもよい。
【０５７７】次の１Ｈ後は、１画素行シフトした画素行
を書き込み画素行８７１ａとして同一動作を行う。非表
示領域３１２も１画素（行）シフトされる。以上のよう
に、本来の表示データと異なる電流データを書き込まれ
た書き込み画素行８７１ｂは表示されず、上記の動作を
１行ずつシフトしていくと完全な画像表示を実現でき
る。また、補助的に用いている書き込み画素行８７１ｂ
の効果で、寄生容量４０４の充放電も十分１Ｈ期間内に
実現できる。
【０５７８】図１０７は、図１０６の駆動方法を実現す
るための駆動波形の説明図である。電圧波形はオフ電圧
をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベ
ル）としている。また、図１０７の下段には選択してい
る画素行の番号を記載している。また、図中の（１）、
（２）、（３）・・・（１１）とは選択している画素行
番号を示している。なお、画素行数はＶＧＡパネルでは
４８０本であり、ＸＧＡパネルでは７６８本である。
【０５７９】図１０７において、ゲート信号線１７ａ
（１）とゲート信号線１７ｂ（１）が選択され（Ｖｇｌ
電圧）、選択された画素行の駆動用ＴＦＴ１１ａからソ
ースドライバ１４に向かってソース信号線１８にプログ
ラム電流が流れる。また、ソース信号線１８に流れるプ
ログラム電流は所定値のＮ倍（説明を容易にするため、
Ｎ＝１０として説明する。もちろん、所定値とは画像を
表示するデータ電流であるから、白ラスター表示などで
ない限り固定値ではない。）である。また、５画素行を
同時選択（Ｋ＝５）として説明をする。したがって、理
想的には１つの画素のコンデンサ１９には２倍の電流が
駆動用ＴＦＴ１１ａに流れるようにプログラムされる。
【０５８０】基本的には、ゲート信号線１７ａと１７ｂ
とは同一位相であるから、共通化することが可能であ
る。しかし、厳密には、画素行を選択、非選択とする
際、まず、スイッチング用ＴＦＴ１１ｄがオフし、次に
取込用ＴＦＴ１１ｃがオフするように制御されることが
好ましいので、ゲート信号線１７ａとゲート信号線１７
ｂとは分離しておいた方がよい。
【０５８１】書き込み画素行が（１）画素行目である
時、図１０７で図示したように、ゲート信号線１７ａ、
１７ｂにはオン電圧Ｖｇｌが印加されている。したがっ
て、画素行（１）、（２）、（３）、（４）、（５）が
選択されている。つまり、画素行（１）、（２）、
（３）、（４）、（５）の取込用ＴＦＴ１１ｃ、スイッ
チング用ＴＦＴ１１ｄがオン状態である。また、ゲート
信号線１７ｂはゲート信号線１７ｂの逆位相となってい
る。したがって、画素行（１）、（２）、（３）、
（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れておらず、非表示領域３１２となる。
【０５８２】理想的には、５画素の駆動用ＴＦＴ１１ａ
が、それぞれＩｄ×２の電流をソース信号線１８に流
し、各画素１６のコンデンサ１９には、２倍の電流がプ
ログラムされる。ここでは理解を容易にするため、各駆
動用ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致している
として説明をする。
【０５８３】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動用ＴＦＴ１１ａが動作す
る。つまり、１画素あたり、１０／５＝２倍の電流が駆
動用ＴＦＴ１１ａに流れる。ソース信号線１８には、５
つの駆動用ＴＦＴ１１ａのプログラム電流を加えた電流
が流れる。例えば、書き込み画素行８７１ａに、本来、
書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ
×１０の電流を流す。
【０５８４】書き込み画素行（１）より以降に画像デー
タを書き込む４つの書き込み画素行８７１ｂは、ソース
信号線１８への電流量を増加させるため、補助的に用い
る画素行である。しかし、書き込み画素行８７１ｂは後
に正規の画像データが書き込まれるので問題はない。し
たがって、書き込み画素行８７１ｂは、１Ｈ期間の間は
書き込み画素行８７１ａと同一表示である。そのため、
電流を増加させるために選択した書き込み画素行８７１
ｂを少なくとも非表示領域３１２とするのである。
【０５８５】次の１Ｈ後には（画素行番号６の位置）、
ゲート信号線１７ａ（１）、１７ｂ（１）は非選択とな
り、画素に書き込むデータが確定する。また、同時に、
ゲート信号線１７ａ（６）が選択され（画素番号２の位
置）、選択された画素行（６）の駆動用ＴＦＴ１１ａか
らソースドライバ１４に向かってソース信号線１８にプ
ログラム電流が流れる。このように動作することによ
り、画素行（１）には正規の画像データが保持される。
【０５８６】次の１Ｈ後には、ゲート信号線１７ａ
（２）、１７ｂ（２）は非選択となる。また、ゲート信
号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択され
た画素行（７）の駆動用ＴＦＴ１１ａからソースドライ
バ１４に向かってソース信号線１８にプログラム電流が
流れる。このように動作することにより、画素行（２）
には正規の画像データが保持される。以上の動作と１画
素行ずつシフトしながら走査することにより１画面が書
き換えられる。
【０５８７】図７３と同様であるが、図８２の駆動方法
では、各画素には２倍の電流（電圧）でプログラムを行
うため、各画素のＥＬ素子１５の発光輝度は理想的には
２倍となる。したがって、表示画面の輝度は所定値より
も２倍となる。
【０５８８】これを所定の輝度とするためには、図３４
に図示するように、書き込み画素行８７１を含み、かつ
表示画面２１の１／２の範囲を非表示領域３１２とすれ
ばよい。このことは図７９などを用いて説明したので省
略する。なお、図８９の駆動方法も図６８、図７０、図
７５、図７６、図１０６などにも適用できることは言う
までもない。説明は先に行っているので省略する。
【０５８９】図３４、図３５は図６、図８、図６８のよ
うな電流プログラム方式の画素構成を例示して説明した
が、これに限定されるものではない。例えば、図７０、
図７５、図７６などの電圧プログラム方式の画素構成で
も有効である。複数画素行に同時に電圧を印加する方式
とすることにより、画素を予備充電することができるた
め、ＳＸＧＡ以上の高精細表示パネルにも対応できるよ
うになる。また、電駆動回路、信号処理回路が簡略化さ
れ、良好な黒表示を実現できるからである。
【０５９０】電圧プログラムの適用例として図７０の画
素構成を例示して説明をする。なお、図１０８、図１０
９はその駆動波形である。図１０８、図１０９において
５画素行を非表示領域３１２にするとして説明をする
が、これに限定されるものではなく、単に説明を容易に
するためである。例えば、２画素行を同時選択してもよ
く、１０画素行でもよい。また、１画素行を非表示領域
３１２としてもよい。このことは図７４、図７５、図７
６などに対しても同様である。
【０５９１】また、図７０、図７４、図７５、図７６な
どで図示した電圧プログラムの画素構成に対して、図８
６、図８９、図９３、図９４、図９６、図１０５などで
説明した駆動方法を適用することができる。また、Ｎ倍
の電流がＥＬ素子１５に流れるように駆動し、非表示領
域３１２を形成するという駆動方法も適用することがで
きることは言うまでもない。しかし、図１０８、図１０
９では説明が複雑になるのであえて説明しない。
【０５９２】図１０９に示すように、書き込み画素行が
（１）画素行目である時（画素行番号５の位置）、ゲー
ト信号線１７ａは（１）、（２）、（３）、（４）、
（５）が選択されている。つまり、画素行（１）、
（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ
がオン状態であり、ゲート信号線１７ｂには、オフ電圧
Ｖｇｈが印加されている。したがって、画素行（１）、
（２）、（３）、（４）、（５）のスイッチング用ＴＦ
Ｔ１１ｄがオフ状態であり、対応する画素行のＥＬ素子
１５には電流が流れておらず、非表示領域３１２とな
る。したがって、画素行（１）には５Ｈの期間、電圧が
予備充電されていることになる。
【０５９３】予備充電されている画素行は、５Ｈ期間の
間は他の４画素行と同一表示である。そのため、書き込
みを行っている画素行を少なくとも非表示領域３１２と
するのである。特に、映像信号では隣接した画素では映
像データが近似しているので、予備充電を行えば、正規
の画像データの書き込みが楽になる。
【０５９４】したがって、本発明は、複数の画素行に画
像データを書き込み、正規の画像データが書き込まれる
までは非表示領域３１２とする方法である。ただし、１
画素行の選択であっても、この画素行の画像データを書
き込んでいるときは表示が不安定であるので、非表示と
することも本発明の概念である。また、ＥＬ素子１５に
流れる電流を所定値よりも大きくし、非表示領域３１２
を形成することにより所定輝度にする。この表示方法で
良好な動画を実現するのも本発明の効果である。
【０５９５】次の１Ｈでは、（２）画素行目の画像デー
タを確定させる。図１０９で明らかなように、ゲート信
号線１７ａ（１）とゲート信号線１７ｂ（１）にオフ電
圧（Ｖｇｌ：ＴＦＴ１１ｂがＮチャンネルのため）が印
加される（画素行番号６）。ゲート信号線１７ａ（６）
とゲート信号線１７ｂ（６）にはオン電圧（Ｖｇｈ：Ｔ
ＦＴ１１ｂがＮチャンネルのため）が印加される。した
がって、画素行（２）の変換用ＴＦＴ１１ａへの画像デ
ータは保持される。
【０５９６】以上のように水平走査期間に同期して、１
画素行、書き込み画素行がシフトし、上記の動作を順次
実施することにより、１画面を表示することができる。
【０５９７】図１０８は図７０の画素構成において、ゲ
ート信号線１７ｂのタイミングを１Ｈシフトした方法で
ある。図１０８で明らかなように、確定する画素を表示
状態とするものである。
【０５９８】例えば、画素行（１）は５Ｈの期間、画像
データが書き込まれている（画素行番号１〜５の期
間）。つまり、画素行（１）のゲート信号線１７ａは選
択状態である（ＴＦＴ１１ｂがＮチャンネルのため、オ
ン電圧Ｖｇｈが印加されている）。５Ｈの時には、ゲー
ト信号線１７ｂ（１）にはオン電圧（Ｖｇｌ：ＴＦＴ１
１ｄがＰチャンネルのため）が印加されているため、Ｅ
Ｌ素子１５には電流が流れている。したがって、ＥＬ素
子１５は点灯状態である。この点が図１０９と異なって
いる。図１０９では非表示領域３１２としていたが、他
の点では図１０９と同様であるので説明を省略する。
【０５９９】なお、以上の複数の画素行を同時にオンさ
せて画像データを書き込む本発明の実施例において、表
示画面２１の最上辺あるいは最下辺、あるいはその両方
の画素行は同時にオンさせるための隣接した画素行がな
い。この課題に対しては、表示画面２１の最上辺あるい
は最下辺、あるいはその両方に、ダミーの画素行を形成
あるいは配置すればよい。
【０６００】例えば、図８１で説明した５画素行を同時
に選択する駆動方法では、画面の下辺に４本の画素行を
形成する。もちろん上下反転駆動を実施する場合は、画
面の上辺にも４本のダミー画素行を設ける。このダミー
画素行は、ＥＬ素子１５を形成しないので、発光はしな
い。もちろん、ＥＬ素子１５を形成しても発光しないよ
うにするか、遮光して表示されないようにする。その
他、図６では１画素のスイッチング用ＴＦＴ１１ｄ以外
を形成しておいてもよい。なお、ダミー画素行は１画素
行以上形成する。
【０６０１】また、隣接した画素行を同時にオンさせる
としたが、これに限定されるものではない。例えば、複
数の画素行をオンさせるタイミングが異なっていても良
い。また、１行目を３行目の２画素行というように離れ
ていてもその効果は発揮される。極端には、２画素行を
選択する場合、１画素行を固定して（例えば、画面の一
番下の画素行あるいは、ダミー画素行）オンさせ、他の
１画素行を走査して順次オンさせてもよい。
【０６０２】図６、図８、図５１、図６１、図６２、図
６３などの電流プログラム方式で共通の事項であるが、
電流プログラム方式での黒表示が困難という問題点があ
る（もちろん図３４、図３５などの本発明を実施すれば
大幅に改善できる。しかし、さらに以下の実施例と組み
合わせることも有効である。もちろん、図３４、図３５
の実施例と組み合わさず、以下の実施例を単独で実施し
ても良い）。例えば、ＥＬ素子１５に流す白ピーク電流
が２μＡであっても、６４階調表示における１階調目は
２μＡ／６４≒３０ｎＡである。この微小な電流でソー
ス信号線１８などの寄生容量４０４を１Ｈ期間に充放電
することはなかなか困難である。なお、画素１６はマト
リックス状に形成または配置されているが、図面では説
明を容易にするために、１画素のみを図示している。
【０６０３】この課題に対応するため、本発明ではソー
ス信号線１８に黒レベルの電圧（電流）を書き込むため
の電圧源４０１を形成または配置している。具体的には
電圧源４０１とはＤＣＤＣコンバータで所定電圧を発生
させ、この電圧をアナログスイッチなどから構成される
電源切り替え手段４０３で印加できるように構成してい
る。
【０６０４】ソース信号線１８に印加する信号波形の具
体例を図１１０に示す。電流プログラムを行う１Ｈ期間
の最初のｔ２の期間に駆動用ＴＦＴ１１ｂ（図６などで
は変換用ＴＦＴ１１ａ）のソース信号線１８にオフまた
はほぼ黒表示にする電圧Ｖｂを印加する。この電圧は電
圧源４０１で発生し、電源切り替え手段４０３によりソ
ース信号線１８に印加される。プログラム期間では取込
用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状
態であるから、ソース信号線１８に印加された電圧Ｖｂ
はコンデンサ１９の端子電圧、つまり、駆動用ＴＦＴ１
１ｂのゲート端子電圧となる。したがって、１Ｈ期間の
最初の画素は黒表示（非点灯状態）となる。
【０６０５】本来、表示される画像が黒表示の場合は、
そのまま、コンデンサ１９の端子電圧が保持される。実
際に表示される画像が白表示の場合では、Ｖｂ電圧印加
後に白表示の電圧Ｖｗ（なお、電流プログラムの場合は
Ｉｗと表現すべきである）が印加されて、この電圧（電
流）がコンデンサ１９に保持されて１Ｈ期間が終了す
る。なお、ここでは説明を容易にするため、実際に表示
される画像が白表示であるから白表示の電圧Ｖｗ（電流
Ｉｗ）を印加するとした。しかし、当然のことながら、
自然画の場合は、コンデンサ１９に保持される電圧はＶ
ｂからＶｗ間の電圧（電流）である。
【０６０６】図１１０に図示するように、ソース信号線
１８に信号を印加し、ゲート信号線１７ａ、１７ｂを駆
動することにより、良好な黒表示を実現でき、また、図
３８などの画像表示を実施できる。
【０６０７】図６の画素構成でも図１１０の信号波形を
印加することにより良好な黒表示を実現できる。電流プ
ログラムを行う１Ｈ期間の最初のｔ２の期間に変換用Ｔ
ＦＴ１１ａのソース信号線１８にオフまたはほぼ黒表示
にする電圧Ｖｂを印加する。この電圧は電圧源４０１で
発生し、電源切り替え手段４０３によりソース信号線１
８に印加される。
【０６０８】プログラム期間では駆動用ＴＦＴ１１ｂ、
取込用ＴＦＴ１１ｃがオン状態であるから、ソース信号
線１８に印加された電圧Ｖｂはコンデンサ１９の端子電
圧、つまり、変換用ＴＦＴ１１ａのゲート端子電圧とな
る。したがって、１Ｈ期間の最初の画素は黒表示（非点
灯状態）となる。
【０６０９】先に説明したように、表示される画像が黒
表示の場合では、そのまま、コンデンサ１９の端子電圧
が保持される。実際に表示される画像が白表示の場合で
は、Ｖｂ電圧印加後に白表示の電圧Ｖｗ（なお、電流プ
ログラムの場合はＩｗと表現すべきである）が印加され
て、この電圧（電流）がコンデンサ１９に保持されて１
Ｈ期間が終了する。
【０６１０】図５１などで図示した電圧源４０１（プリ
チャージ回路）は低温ポリシリコン技術などで、アレイ
基板４９上に直接形成してもよい。なお、ＥＬ素子１５
はＲ、Ｇ、Ｂで素子構成、材料が異なるので光の発生が
生じる電圧（電流）が異なる（立ち上がり電圧（電
流））場合が多い。この特性に対応するため、Ｒ、Ｇ、
Ｂでプリチャージ電圧を個別に設定できるように構成す
ること、少なくとも３原色のうち１色は変化できるよう
にすることが好ましい。
【０６１１】なお、Ｖｂ電圧を印加するプリチャージ時
間ｔ２は、１μ秒以上にする必要がある。また、Ｖｂ電
圧を印加するプリチャージ時間ｔ２は１Ｈの１％以上１
０％以下、さらには２％以上８％以下にすることが好ま
しい。
【０６１２】また、表示画面２１の内容（明るさ、精細
度など）で、プリチャージする電圧を変化できるように
構成しておくことが好ましい。例えば、ユーザーが調整
スイッチを押したり、調整ボリウムを回したりすること
で、この変化を検出しプリチャージ電圧（電流）の値を
変更する。表示する画像の内容、データにより自動的に
変化させるように構成してもよい。例えば、ホトセンサ
で外部の外光の強さを検出し、その検出された値で、プ
リチャージ（ディスチャージ）電圧（電流）を調整す
る。その他、画像の種類（パソコン画像、昼の画面、星
空など）に応じて、プリチャージ（ディスチャージ）電
圧（電流）を調整する。調整は画像の平均明るさ、最大
輝度、最小輝度、動画、静止画、輝度分布を考慮して決
定する。
【０６１３】図５１などではプリチャージ回路などを簡
易に説明した。さらに、図１１１などを用いてさらに詳
しく説明する。なお、ディスチャージとプリチャージは
単に電位の印加方向であるので、以降はディスチャージ
とプリチャージを同義とし、プリチャージを用いて説明
する。
【０６１４】図１１１は電流駆動と電圧駆動とを組み合
わせた回路構成である。スイッチ回路１２２３は表示領
域のあるソース信号線１８に接続され、アナログスイッ
チから構成される。スイッチ回路１２２３のａ端子には
電圧が印加され（プリチャージ電圧）、ｂ端子には画素
にプログラムするプログラム電流が印加される。
【０６１５】電流出力回路１２２２には８ビット（２５
６階調）のＩＤＡＴＡが入力され、このＩＤＡＴＡがＤ
Ａ回路１２２６でＤＡ変換されてアナログ電圧となる。
このアナログ電圧が出力トランジスタ（もしくはＦＥ
Ｔ）１２２７のベース端子に印加され、オペアンプ１２
２４ｂと抵抗１２２８の作用で、電流出力に変換され
る。なお、出力トランジスタ１２２７とオペアンプ１２
２４などによる電圧−電流変換回路は一般的なもので、
当該技術分野の技術者にとって公知であるのでこれ以上
の説明は要さないであろう。
【０６１６】一方、電圧出力回路１２２１は調整ボリウ
ム（ＶＲ）１２２５とオペアンプ１２２４ａによるバッ
ファ回路から構成される。調整ボリウム１２２５は全ソ
ース信号線に共通のものである。この調整ボリウム１２
２５を調整することにより、プリチャージ電圧Ｖｂが決
定される。
【０６１７】１水平走査期間（１Ｈ）の最初のプリチャ
ージ電圧Ｖｂが印加される時、すべてのソース信号線に
接続されたスイッチ回路１２２３は端子ａと接続されて
いる。したがって、すべてのソース信号線１８はプリチ
ャージ電圧Ｖｂに設定される。その後、スイッチ回路１
２２３は端子ｂに切り替えられ、画像に対応した電流デ
ータ（２５６階調）がソース信号線１８に印加される。
この電流データが各画素１６に書き込まれ、各画素のＥ
Ｌ素子１５に電流が流れて発光する。
【０６１８】図１１１では、プリチャージ電圧Ｖｂは固
定値であったが、図１１２では、プリチャージ電圧を２
５６値（８ビット）とれるようにした回路構成図であ
る。図１１２において、電圧出力回路１２２１は、８ビ
ットのＶＤＡＴＡが入力され、ＤＡ回路１２２６ａでア
ナログ電圧に変換される。変換されたアナログ電圧はオ
ペアンプ１２２４ｃの一端子に入力され、調整ボリウム
（ＶＲ）１２２５の基準電圧に対して所定の電圧に調整
できるように構成されている。
【０６１９】オペアンプ１２２４ｃの出力はバッファの
オペアンプ１２２４ａを介して、スイッチ回路１２２３
ａのａ端子に印加される。一方、スイッチ回路１２２３
ａのｂ端子には電流出力が印加されている。
【０６２０】ＶＤＡＴＡはＩＤＡＴＡに対応する電圧で
ある。１水平走査期間（１Ｈ）の最初の１〜１０μｓｅ
ｃ（１Ｈの１／１００以上１／５以下の期間であること
が好ましい）の期間にＶＤＡＴＡに対応したプリチャー
ジ電圧Ｖｂが印加される。この時、すべてのソース信号
線に接続されたスイッチ回路１２２３は端子ａと接続さ
れている。したがって、各ソース信号線１８はＶＤＡＴ
Ａに対応するプリチャージ電圧Ｖｂに設定される。図１
１１との差異は、各ソース信号線にプリチャージ電圧Ｖ
ｂを設定できることである。つまり、各ソース信号線１
８にそれぞれＩＤＡＴＡをＤＡ変換するＤＡ回路と、Ｖ
ＤＡＴＡをＤＡ変換するＤＡ回路を具備している。ただ
し、各ソース信号線１８にそれぞれＩＤＡＴＡをＤＡ変
換するＤＡ回路と、ＶＤＡＴＡをＤＡ変換するＤＡ回路
を具備することに限定されるものではない。例えば、Ｄ
Ａ回路は１つでも、その出力を各ソース信号線でサンプ
ルホールドすれば実現できるからである。
【０６２１】ＶＤＡＴＡを変換した電圧を１Ｈの最初の
期間に印加するが、この電圧値は、以降に印加するＩＤ
ＡＴＡに対応した電流値によるソース信号線電位とほぼ
等しくなる。したがって、ＶＤＡＴＡの電圧を印加する
ことによりソース信号線の電位はほぼ目標値となり、Ｉ
ＤＡＴＡでわずかに目標値に補正するだけとなる。以上
のように構成することにより、ソース信号線１８への電
流書き込み不足はなくなる。
【０６２２】なお、図１１２（ａ）において、スイッチ
回路１２２３ａはａ端子とｂ端子とを切り替えるとした
がこれに限定されるものではない。例えば、図１１２
（ｂ）のように、電圧出力回路１２２１の出力をａ端子
に印加し、電流出力回路１２２２の出力がソース信号線
１８に絶えず接続状態になるよう構成してもよい。
【０６２３】ＤＡ回路１２２６をリファレンス電圧に対
応して出力変化できるものとすることによりさらに回路
構成の柔軟性が向上する。このリファレンス電圧に対応
して出力変化できるとは、例えば、リファレンス電圧が
２．５４Ｖの時、０．０１Ｖ間隔で出力を変化できるも
のをいう（８ビット、２５６階調のＤＡ回路を採用した
時）。リファレンス電圧が５．０８Ｖでは０．０２Ｖ間
隔で出力を変化できる。つまり、リファレンス電圧を変
更することにより、瞬時にＤＡ回路の出力をリファレン
ス電圧に比例して変更することができる。図１１３はこ
のようなＤＡ回路を採用した場合の回路ブロック図であ
る。
【０６２４】図１１３において、ＤＡ回路１２２６ａに
はＶｒｅｆ電圧が印加されている。Ｖｒｅｆ電圧はＶｖ
電圧を４分割するＲＶ＊抵抗とスイッチ回路１２２３ｂ
からなる回路より出力される。したがって、Ｖｒｅｆ電
圧はＣＶＳ信号により４段階に切り替えられ、ＤＡ回路
１２２６ａの出力を瞬時に４段階で切り替えることがで
きる。
【０６２５】一方、ＤＡ回路１２２６ｂにはＩｒｅｆ電
圧が印加されている。Ｉｒｅｆ電圧はＶｉ電圧を４分割
するＲＶ＊抵抗とスイッチ回路１２２３ｃからなる回路
より出力される。したがって、Ｉｒｅｆ電圧はＣＩＳ信
号により４段階に切り替えられ、ＤＡ回路１２２６ｂの
出力を瞬時に４段階で切り替えることができる。
【０６２６】図１１３のように構成することにより、ソ
ース信号線１８に出力する電流（電圧）は、１Ｈの期間
に４段階に変化することができるようになる。この使用
方法としては例えば、最初に高い電圧（電流）を一瞬印
加し、この印加により高速に目標値まで到達させ、その
後、定常値の電圧（電流）に変更し、目標値にすること
で、画素に書き込む電圧（電流）を高速に変更すること
ができる。
【０６２７】ただし、図１１３の構成では、回路規模が
かなり大きなものになる。一般的には図１１４に図示す
る構成で十分である。図１１３の構成は、電圧出力回路
１２２１が２つの電圧値を出力できるように構成されて
いる。この２つの電圧とは、１つが画像表示を黒にする
電圧である。他の１つは画像表示を白にする電圧であ
る。具体的には、図６のＶｄｄ電圧を６Ｖとすれば、黒
電圧は３Ｖ〜４Ｖであり、白電圧は１Ｖ〜２Ｖである。
この白電圧と黒電圧は調整ボリウム（ＶＲ）１２２５で
調整され、この電圧がバッファのオペアンプ１２２４
ａ、１２２４ｃを介してスイッチ回路１２２３ｂに印加
される。なお、スイッチ回路１２２３ｂの出力はＶＳＬ
電圧で切り替えられる。
【０６２８】１水平走査期間（１Ｈ）の最初にプリチャ
ージ電圧Ｖｂ（白電圧または黒電圧）が印加される。各
ソース信号線はスイッチ回路１２２３ａの端子ｃと接続
されているので、各ソース信号線１８はまず、白電圧ま
たは黒電圧にプリチャージ設定される。その後、スイッ
チ回路１２２３は端子ｂに切り替えられ、画像に対応し
た電流データ（２５６階調）がソース信号線１８に印加
される。この電流データが各画素１６に書き込まれ、各
画素のＥＬ素子１５に電流が流れて発光する。
【０６２９】以上の実施例では、各ソース信号線１８は
まず、白電圧または黒電圧にプリチャージに設定される
としたがこれに限定されるものではない。表示データ
（ＶＤＡＴＡ、ＩＤＡＴＡ）が所定値以上の時、あるい
は所定値以下の時、プリチャージするように構成した方
が現実的である。
【０６３０】図１１５は説明を容易にするため、６４階
調表示の場合を例示している。図１１５（ａ）では、５
７階調目から６３階調目の範囲（ＫＷ）を白電圧でプリ
チャージする。つまり、図１１４の電圧出力回路１２２
１から白電圧を出力する。また、０階調目から７階調目
の範囲（ＫＢ）を黒電圧でプリチャージする。つまり、
図１１４の電圧出力回路１２２１から黒電圧を出力す
る。そして、８階調目から５６階調目までは電圧出力回
路１２２１の出力はハイインピーダンス状態とする（ス
イッチ回路１２２３ａは端子ａを選択しない）。
【０６３１】以上のように、白表示とすべき階調に白電
圧を印加し、黒表示とすべき階調に黒電圧を印加する。
また、中間調の箇所（ＫＭ）ではプリチャージしないこ
とにより、階調表示を高速に、かつ良好に実現すること
ができる。
【０６３２】電流プログラム方式の場合、黒表示では、
プログラム電流（画素に書き込む電流）が５ｎＡ以上２
０ｎＡ以下と小さいため、書き込み不足が発生する。そ
こで、黒電圧をプリチャージすることにより、本来の黒
表示を実現することができる。しかし、暗い灰色の表示
でも書き込み不足が発生することがある。この場合は、
白と黒のプリチャージに加えて、第２の黒のプリチャー
ジを行うことが効果的である。
【０６３３】図１１５（ｂ）はこの実施例である。ＫＢ
１の範囲で黒電圧をプリチャージすることにより、本来
の黒表示を実現することができる。そして、ＫＢ２の範
囲を第２の黒（灰色）をプリチャージすることにより、
黒に近い灰色の部分に対して十分な階調表示を実現でき
る。
【０６３４】ここで、より具体的には、図６の画素構成
において、Ｖｄｄ電圧が６Ｖとすれば、ＫＢ１の範囲の
プリチャージを行う黒電圧は３Ｖ〜３．５Ｖであり、Ｋ
Ｂ２の灰色のプリチャージを行う黒電圧は３．５Ｖ〜
４．０Ｖである。ＫＷの範囲の白電圧は１Ｖ〜２Ｖであ
る。ＫＭの範囲は電圧によるプリチャージは行わない。
【０６３５】図１１５（ｂ）は説明を容易にするため、
６４階調表示の場合を例示している。図１１５（ｂ）で
は、５７階調目から６３階調目の範囲（ＫＷ）を白電圧
でプリチャージする。０階調目から７階調目の範囲（Ｋ
Ｂ１）を黒電圧でプリチャージする。８階調目から１５
階調目の範囲（ＫＢ２）を第２の黒電圧でプリチャージ
する。１６階調目から５６階調目までは電圧出力回路１
２２１の出力をハイインピーダンス状態とする（スイッ
チ回路１２２３ａは端子ａを選択しない）。
【０６３６】以上のように、黒の範囲を複数の範囲に分
離し、それぞれ異なった電圧でプリチャージすることに
より、より適正な階調表示を実現できる。なお、図１１
５（ｂ）は、黒の範囲を２つとしたがこれに限定される
ものではなく、３つ以上でもよい。また、プリチャージ
は全ソース信号線に一括して行ってもよい。これらの回
路構成は、図１１４においてバッファのオペアンプ１２
２４を３個以上配置し、スイッチ回路１２２３ｂを３つ
以上選択できるように構成すればよいから容易である。
【０６３７】なお、図１１５において、階調０（黒表
示）にＥＬ素子１５に流す電流は０Ａではない。ＥＬ素
子１５は所定電流以上を流さないと発光しない。この発
光しない範囲の電流を暗電流と呼ぶ。暗電流は画素サイ
ズが１００００平方μｍで１０ｎＡ以上５０ｎＡ以下程
度である。この暗電流の範囲内において、画素は黒表示
であり、階調０でも電流が流れている。ソースドライバ
１４の構成としては暗電流を加えた電流で駆動する必要
がある。
【０６３８】以降、図１１１〜図１１４に図示する回路
構成を出力段回路１２７１と呼ぶ。出力段回路１２７１
は図１１６に図示するように、各ソース信号線１８に配
置（形成）するのが一般的な構成例である。なお、図１
１６などで、出力段回路１２７１はシリコンチップで形
成したソースドライバ１４内に形成したように図示した
がこれに限定されるものではなく、ガラス基板２４１上
に画素ＴＦＴ１１などと同時に直接形成してもよい。つ
まり、高温ポリシリコン技術、低温ポリシリコン技術、
シャープ（株）などが開発しているＣＧＳ（Ｃｏｎｔｉ
ｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）技術、富士
通（株）などが開発している種結晶を基板に形成して成
長させる方法、セイコーエプソン（株）が開発している
石英基板に形成した半導体回路を転写によって、ガラス
基板などに形成する技術で出力段回路１２７１を形成し
てもよい。また、ガラス基板２４１が金属基板あるいは
半導体基板の場合は直接、出力段回路１２７１を形成で
きることは言うまでもない。
【０６３９】また、ソースドライバ１４には、前記ソー
スドライバの信号端子電極部にメッキ技術またはネイル
ヘッドボンディング技術を用いて数μｍから１００μｍ
の高さの金（Ａｕ）からなる突起電極（図示せず）が形
成されている。前記突起電極と各信号線とは導電性接合
層（図示せず）を介して電気的に接続されている。導電
性接合層の接着剤はエポキシ系、フェノール系等を主剤
とし、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、カ
ーボン（Ｃ）、酸化錫（ＳｎＯ2）などのフレークを混
ぜた物、あるいは紫外線硬化樹脂などである。この導電
性接合層は、転写等の技術で突起電極上に形成する。
【０６４０】ソースドライバ１４（あるいはゲートドラ
イバ１２）を基板上に積載するように図示または説明し
たが、これに限定されるものではない。また、基板上に
ソースドライバ１４（あるいはゲートドライバ１２）を
積載せず、フィルムキャリヤ技術を用いて、ドライバＩ
Ｃを積載したポリイミドフィルム等を用いて信号線と接
続しても良い。
【０６４１】図１１６は表示画面２１の一方の端のみに
出力段回路１２７１を配置したように図示したがこれに
限定されるものではない。例えば、図１１７に図示する
ように、ソースドライバ１４ａと１４ｂを配置してもよ
い。図１１７ではゲートドライバ１２も２個形成してい
る。つまり、表示画面は２１ａと２１ｂから構成される
ことになり、このように構成すれば表示画面２１ａと２
１ｂで別個の画像を表示することができる。
【０６４２】図１１７の構成では表示画面２１を２分割
していることから、出力段回路１２７１から出力する映
像信号は表示画面２１が１つの場合と比較して１／２の
動作周波数でよい。また、ソース信号線１８などに発生
する寄生容量も１／２となる。したがって、出力段回路
１２７１の負担は１／２×１／２＝１／４となる。その
ため、出力段回路１２７１から出力する電流が微小であ
っても十分ソース信号線１７の寄生容量を充放電でき、
書き込み不足が発生しない。
【０６４３】図１１７の構成では表示画面２１を画面２
１ａと画面２１ｂとに中央部で２分割するため、分割位
置で境目が見える場合がある。図１１８はこの課題に対
処するものである。ソースドライバ１４ａは表示画面２
１の奇数画素行を駆動し、ソースドライバ１４ｂは表示
画面２１の偶数画素行を駆動する。したがって、表示画
面２１の境目が発生しない。
【０６４４】さらに、画素への書き込み電流不足を改善
するためには、図１１９に図示するように、ソースドラ
イバ１４ａおよび１４ｂにおいて各ソース信号線１８に
対応する出力段回路１２７１を２つの出力とするとよ
い。つまり、出力段回路１２７１ａには２つの出力段
（出力段Ａ、出力段Ｂ）を具備し、出力段Ａが表示画面
２１ａの奇数画素行に接続され、出力段Ｂが表示画面２
１ａの偶数画素行に接続されている。また、出力段回路
１２７１ｂにも２つの出力段（出力段Ａ、出力段Ｂ）を
具備し、出力段Ａが表示画面２１ｂの奇数画素行に接続
され、出力段Ｂが表示画面２１ｂの偶数画素行に接続さ
れている。このように構成することにより、さらに微小
電流でもソース信号線に十分な電流を流せることにつな
がり、良好な画像表示を実現できる。
【０６４５】なお、図１１９において、出力段回路１２
７１は各画素に１つのソース信号線１８を接続するとし
たがこれに限定されるものではなく、画素を差動構成に
し、各画素に２つのソース信号線（一方のソース信号線
をバイアス電流用、他方のソース信号線をバイアス電流
＋信号電流用）で駆動するように構成してもよい。
【０６４６】図１２０はより具体的なモジュール構成図
である。図１２０において、１４ｂはソースドライバで
あり、１４ｃはゲートドライバとソースドライバとが一
体化されたチップ（１チップドライバＩＣ）である。１
チップドライバＩＣ１４ｃが表示画面２１のゲート信号
線を駆動している。１チップドライバＩＣ１４ｃは表示
画面２１ａのソース信号線１８ａを駆動する。ソースド
ライバ１４ｂはソース信号線１８ｂを駆動し、表示領画
面２１ｂを駆動する。
【０６４７】なお、図１２０は一例であって、ソースド
ライバ１４ｂもゲートドライバ機能を有し、表示画面２
１ｂのゲート信号線１７ｂを駆動するように構成しても
よい。また、電源ＩＣ１０２とコントロールＩＣ１０１
はプリント基板１０３上に積載されているように図示し
たがこれに限定されるものではなく、先に説明したポリ
シリコン技術などを用いて表示パネル８２に直接形成し
てもよい。このことは図１９４、図１９５についても適
用できる。他の構成は図１５、図１１９、図１９４、図
１９５などと同様であるので説明を省略する。
【０６４８】コントロールＩＣ１０１は１チップドライ
バＩＣ１４ｃとソースドライバ１４ｂの両方を駆動す
る。コントロールＩＣ１０１から１チップドライバＩＣ
１４ｃに供給する信号（電源配線、データ配線など）は
フレキシブル基板１０４ｃを介して供給する。しかし、
ソースドライバ１４ｂはかなり距離が離れているため、
まず、フレキシブル基板１０４ａで表示パネル８２の裏
面に接続する。
【０６４９】図１２１は表示パネル８２を裏面から観察
した図である。表示パネル８２の裏面に信号配線（電源
配線を含む）１３２１が形成されている。信号配線１３
２１は、銅、アルミ（Ａｌ）、銀、銀−パラジウム、パ
ラジウム、金、Ａｌ−Ｍｏなどの金属材料で形成され
る。信号配線１３２１は表示パネル８２の端から端まで
信号を伝達する。表示パネル８２の一端にフレキシブル
基板１０４ｂが接続されており、このフレキシブル基板
１０４ｂからソースドライバ１４ｂに信号などが供給さ
れる。なお、図１２２は図１２１のＡから見たときの図
面である。
【０６５０】図５１、図１１０〜図１１５は、図６、図
８のような電流プログラム方式の画素構成を例示して説
明したが、これに限定されるものではない。例えば、図
７４、図７５、図７６、図１２３、図１２４などの電圧
プログラム方式の画素構成でも有効である。その場合
は、図１１１のスイッチ回路１２２３のｂ端子に印加さ
れる信号は電圧とする必要がある。この変更は容易であ
り、当該技術分野の人間であれば容易に対応することが
できるであろう。電圧駆動では、ソース信号線１８の寄
生容量による充電不足ということはないが、複数画素行
に同時に電圧を印加する方式とすることにより、駆動回
路、信号処理回路が簡略化され、また、良好な黒表示を
実現できるからである。また、画像の隠逸表示を実現で
き、ＴＦＴ１１のばらつき吸収にも効果が発揮されるか
らである。
【０６５１】したがって、図１１１〜図１１５で説明し
た事項は、本発明のすべての表示パネル、表示装置、情
報表示装置などに適用することができることは言うまで
もない。
【０６５２】以上のように、本発明は多種多様な画素構
成に適用することができる。図１２５は図６のＴＦＴ１
１のＰチャンネルをＮチャンネルにした実施例である。
図１２５においても、ゲート信号線１７を制御すること
によりスイッチング用ＴＦＴ１１ｄをオンオフすること
ができ、図３８などの画像表示を実現できることは言う
までもないので説明を省略する。また、図３７、図４４
などの駆動波形も同一または類似であるので説明を省略
する。また、図６において駆動用ＴＦＴ１１ｂ、取込用
ＴＦＴ１１ｃのみをＮチャンネルＴＦＴとすることも有
効である。これは、コンデンサ１９への突き抜け電圧が
低下し、コンデンサの保持特性も改善されるからであ
る。
【０６５３】なお、図１２５は電流源４０２のみを具備
する構成である。つまり、プリチャージを実施する電圧
源４０１は具備しない。しかし、寄生容量４０４が比較
的小さく、または１Ｈ期間が十分長い場合は、電圧源４
０１がなくとも十分に黒表示を実現できる。また、図３
８などで説明したように、完全な非表示領域３１２を実
施する場合は、電圧源４０１は必要でない場合がほとん
どである。必要である場合は図１２６に図示するように
構成すればよい。
【０６５４】また、図１２７は図８のＴＦＴ１１のＰチ
ャンネルをＮチャンネルにした実施例である。図１２７
においても、ゲート信号線１７を制御することによりＴ
ＦＴ１１ｅなどをオンオフすることができ、図３８など
の画像表示を実現できることは言うまでもないので説明
を省略する。また、図３７、図４４などの駆動波形も同
一または類似であるので説明を省略する。
【０６５５】以上説明したように、電圧源４０１でＶｂ
電圧（Ｉｂ電流）を印加することにより、良好な黒表示
を実現できる。
【０６５６】なお、Ｎ＝１０以上とし、高い電流パルス
をＥＬ素子１５に印加すると、ＥＬ端子電圧も高くな
る。また、ＥＬ素子１５はＲ、Ｇ、Ｂで立ち上がり電
圧、ガンマカーブが異なる。特にＢはガンマカーブが緩
やかであるのでＥＬ素子１５の端子電圧が高くなる傾向
にある。立ち上がり電圧が高く、ガンマカーブが緩やか
な色（Ｒ、Ｇ、Ｂ色）のＥＬ素子１５に端子電圧をあわ
せると消費電力が大きくなる。
【０６５７】これを解決する方法の１つが図２５に示す
カソードをＲ、Ｇ、Ｂで分離する方式である。なお、
Ｒ、Ｇ、Ｂでそれぞれ別のカソード電位にする必要はな
い。特に、ガンマカーブが他の色から離れている１色の
みのカソードのみを分離してもよい。その他の方法とし
て、図１２８に示すようにＶｄｄ電源電圧を分離する構
成も有効である。つまり、Ｒ色のＶｄｄ電源をＶｄｄＲ
とし、Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ
電源をＶｄｄＢとする構成である。このように分離する
ことにより、ＲＧＢそれぞれを別電源で調整することが
でき、ＲＧＢのＥＬ素子１５の端子電圧が異なっていて
も消費電力の増加はわずかになる。
【０６５８】なお、Ｒ、Ｇ、Ｂでそれぞれ別のＶｄｄ電
位にする必要はない。特に、ガンマカーブが他の色から
離れている１色のみのＶｄｄのみを分離してもよい。ま
た、図１２９に図示するように、図２５の構成と組み合
わせてもよい。つまり、Ｒ、Ｇ、Ｂで分離する方式であ
るＲ、Ｇ、Ｂでそれぞれ別のカソード電位（Ｒ画素はＶ
ｓＲ、Ｇ画素はＶｓＧ、Ｂ画素はＶｓＢ）とする。特
に、ガンマカーブが他の色から離れている１色のみのカ
ソード電位のみを分離してもよい。さらに、Ｖｄｄ電源
電圧を分離する。Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ
色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶ
ｄｄＢとする構成である。この場合もＲ、Ｇ、Ｂでそれ
ぞれ別のＶｄｄ電位にする必要はない。特に、ガンマカ
ーブが他の色から離れている１色のみのＶｄｄのみを分
離してもよい。
【０６５９】なお、図１２８、図１２９では画素１６は
図６の構成としたが、これに限定されるものではなく、
図８、図９、図５６、図６１〜図６５、図６８〜図７
２、図７４、図７５、図１２５〜図１２７、図１３０な
どの構成でもよいことは言うまでもない。
【０６６０】本発明の課題にＥＬ素子１５に印加する電
流が瞬時的ではあるが、従来と比較してＮ倍大きいとい
う問題がある。電流が大きいとＥＬ素子の寿命を低下さ
せる場合がある。この課題を解決するためには、ＥＬ素
子１５に逆バイアス電圧Ｖｍを印加することが有効であ
る。
【０６６１】以下、逆バイアス電圧Ｖｍを印加する方法
について説明をする。逆バイアス電圧Ｖｍを印加するた
めには図６の構成において、駆動用ＴＦＴ１１ｂと取込
用ＴＦＴ１１ｃのゲート端子を個別に制御する必要があ
る。つまり、駆動用ＴＦＴ１１ｂと取込用ＴＦＴ１１ｃ
を個別にオンオフさせる必要がある。この制御方法は図
１３１を用いて説明する。
【０６６２】まず、図１３１（ａ）に示すように、取込
用ＴＦＴ１１ｃをオンし、スイッチング用ＴＦＴ１１ｄ
をオンさせる（図６もあわせて参照のこと）。そして、
逆バイアス電圧ＶｍとＥＬ素子１５のａ端子に印加す
る。逆バイアス電圧Ｖｍはカソード電圧Ｖｓよりも低い
５Ｖ以上１５Ｖ以内の電圧である。
【０６６３】ＥＬ素子１５が点灯するときには、ａ端子
にはカソード電圧Ｖｓに対し、５Ｖ以上１５Ｖ以内の高
い電圧が印加されている。つまり、逆バイアス電圧Ｖｍ
とはＥＬ素子１５が点灯しているときに印加する電圧に
対し、理想的には絶対値が等しく、かつ極性の逆の電圧
を印加するのである。現実的には絶対値が等しく、かつ
極性の逆の電圧を印加することは困難であるから、逆極
性で２〜３倍の電圧を印加する。以上のように、逆バイ
アス電圧Ｖｍを印加することにより、ＥＬ素子１５はほ
とんど劣化しなくなる。
【０６６４】次に、図１３１（ｂ）に示すように、スイ
ッチング用ＴＦＴ１１ｄをオフし、駆動用ＴＦＴ１１ｂ
をオンさせる。そして、黒表示電圧Ｖｂをコンデンサ１
９に書き込む。この動作は図１１０で説明している。次
に、図１３１（ｃ）に示すように、ＴＦＴ１１のオンオ
フ状態は図１３１（ｂ）と同一の状態で、電流源４０２
からの画像表示電圧（電流）をコンデンサ１９に書き込
む。この動作も図１１０で説明している。最後に、図１
３１（ｄ）に示すように、駆動用ＴＦＴ１１ｂ、取込用
ＴＦＴ１１ｃをオフし、スイッチング用ＴＦＴ１１ｄを
オンさせ、ＥＬ素子１５に電流を流して点灯させる。
【０６６５】以上の動作を図１３２に示す。１Ｈ期間の
ｔ１時間に逆バイアス電圧Ｖｍをソース信号線１８に印
加し、次のｔ２期間に黒表示電圧Ｖｂを印加し、そして
ｔ３期間に画像データＶｗ（Ｉｗ）を印加する。他の動
作は、図１３１で説明し、また、駆動方法などの図３
７、図３８などで説明しているので説明を省略する。
【０６６６】図１２３、図１２４、図１３１、図１３３
の構成では、ソース信号線１８の電流を画素１６に取り
込む際に、ＥＬ素子１５には逆方向電流が流れる。した
がって、ＥＬ素子１５が有機電界発光素子の場合、逆方
向電圧を印加した場合のように、有機分子の酸化還元反
応などによる電気化学的劣化を遅くすることが可能とな
る。
【０６６７】図１３４に陽極／正孔輸送層／発光層／電
子輸送層／陰極からなる３層型有機発光素子のエネルギ
ーダイアグラムを示す。発光時の正負キャリアの挙動は
図１３４（ａ）で表わされる。電子は陰極（カソード）
より電子輸送層に注入されると同時に正孔も陽極（アノ
ード）から正孔輸送層に注入される。注入された電子、
正孔は印加電界により対極に移動する。その際、有機層
中にトラップされたり、発光層界面でのエネルギー準位
の差によりキャリアが蓄積されたりする。
【０６６８】有機層中に空間電荷が蓄積されると分子が
酸化もしくは還元され、生成されたラジカル陰イオン分
子もしくはラジカル陽イオン分子が不安定なため、膜質
の低下により輝度の低下および定電流駆動時の駆動電圧
の上昇を招くことが知られている。これを防ぐために、
一例としてデバイス構造を変化させ、逆方向電圧を印加
している。
【０６６９】図１３４（ｂ）においては逆方向電流が印
加されるため、注入された電子及び正孔がそれぞれ陰極
及び陽極へ引き抜かれる。これにより、有機層中の空間
電荷形成を解消し、分子の電気化学的劣化を抑えること
で寿命を長くすることが可能となる。
【０６７０】なお、図１３４では３層型素子についての
説明を行ったが、４層型以上の多層型素子及び２層型以
下の素子においても、電極から注入された電子及び正孔
により有機膜の電気化学的劣化が起こることは同様であ
る。したがって、層の数によらず本実施例により寿命を
長くすることが可能となる。１つの層に複数の材料を混
ぜ合わせた素子においても分子の電気化学的劣化は同様
に生じるため効果がある。
【０６７１】本発明での特徴はこのように、有機分子の
劣化を防ぐ機能を持たせ、かつソース信号線に寄生する
浮遊容量による波形なまりを防ぐためのバイアス電流を
流す機能を持たせても、画素に必要なトランジスタ数を
増加させることなく表示が可能であることである。つま
り、逆方向電流を流すためのトランジスタの数を増やさ
なくてもよいことが、表示装置の各画素の開口率を下げ
なくて済むという利点につながっているのである。
【０６７２】図１３５に逆バイアス電圧Ｖｍの印加効果
について説明する。図１３５は所定電流で駆動した時の
ＥＬ素子１５の発光輝度、ＥＬ素子の端子電圧を示して
いる。図１３５において、点線ｂは、ＥＬ素子１５に逆
バイアス電圧Ｖｍを印加した時のＥＬ素子１５の端子電
圧を示している。一点鎖線ｃは、ＥＬ素子１５に逆バイ
アス電圧Ｖｍを印加しなかった時のＥＬ素子１５の端子
電圧を示している。また、実線ａは、ＥＬ素子１５に逆
バイアス電圧Ｖｍを印加した時（実線ａ）のＥＬ素子１
５の発光輝度比（初期輝度を１とした時の比率）を示し
ている。
【０６７３】図１３５において、具体的には、ＥＬ素子
はＲ発光であり、電流密度１００Ａ／平方メーターで電
流駆動した場合である。サンプルＢは時間ｔの間、連続
して電流密度１００Ａ／平方メーターの電流を印加して
いる。点灯時間１５００時間で端子電圧が高くなったが
急激に輝度低下して、２５００時間経過後には、初期輝
度に対して、約１５％の輝度しか得られなかった。
【０６７４】サンプルＡは３０Ｈｚのパルス駆動を実施
し、半分の時間ｔ２に電流密度２００Ａ／平方メーター
の電流を流し、後半の半分の時間ｔ１に逆バイアス電圧
−１４Ｖを印加した（つまり、単位時間あたりの平均発
光輝度はサンプルＡとＢでは同一である）。サンプルＡ
は、点線ｂで示すようにＥＬ素子１５の端子電圧の変化
はほとんどなく、また、輝度が５０％となる点灯時間は
４０００時間であった。
【０６７５】このように、逆バイアス電圧Ｖｍを印加し
てもＥＬ素子１５の端子電圧の増加はなく、発光輝度の
低減割合は少ない。したがって、ＥＬ素子１５の長寿命
駆動を実現することができる。
【０６７６】図１３６は、逆バイアス電圧ＶｍとＥＬ素
子１５の端子電圧の変化を示している。この端子電圧と
は、ＥＬ素子１５に定格電流を印加した時である。図１
３６はＥＬ素子１５に流す電流が電流密度１００Ａ／平
方メーターの場合であるが、図１３６の傾向は、電流密
度５０〜１００Ａ／平方メーターの場合とほとんど差が
なかった。したがって、広い範囲の電流密度で適用でき
ると推定される。
【０６７７】縦軸は初期のＥＬ素子１５の端子電圧に対
する２５００時間後の端子電圧との比である。例えば、
経過時間０時間において、電流密度１００Ａ／平方メー
ターの電流が印加した時の端子電圧を８Ｖとし、経過時
間２５００時間において、電流密度１００Ａ／平方メー
ターの電流が印加した時の端子電圧を１０Ｖとすれば、
端子電圧比は、１０／８＝１．２５である。
【０６７８】横軸は、逆バイアス電圧Ｖｍと１周期に逆
バイアス電圧を印加した時間ｔ１の積に対する定格端子
電圧Ｖ０の比である。例えば、６０Ｈｚで、逆バイアス
電圧Ｖｍを印加した時間が１／２であれば、ｔ１＝０．
５である。また、経過時間０時間において、電流密度１
００Ａ／平方メーターの電流が印加した時の端子電圧
（定格端子電圧）を８Ｖとし、逆バイアス電圧Ｖｍを８
Ｖとすれば、｜逆バイアス電圧×ｔ１｜／（定格端子電
圧×ｔ２）＝｜−８Ｖ×０．５｜／（８Ｖ×０．５）＝
１．０となる。
【０６７９】図１３６によれば、｜逆バイアス電圧×ｔ
１｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧
比の変化はなくなり（初期の定格端子電圧から変化しな
い）、逆バイアス電圧Ｖｍの印加による効果がよく発揮
されている。しかし、｜逆バイアス電圧×ｔ１｜／（定
格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加
する傾向にあるので、１．０以上、好ましくは１．７５
以下になるように逆バイアス電圧Ｖｍの大きさおよび印
加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との
比率）を決定するとよい。
【０６８０】ただし、バイアス駆動を行う場合は、逆バ
イアス電圧Ｖｍと定格電流とを交互に印加する必要があ
る。図１３５のように、サンプルＡとＢとの単位時間あ
たりの平均輝度を等しくしようとすると、逆バイアス電
圧Ｖｍを印加する場合は、印加しない場合と比較して瞬
時的に高い電流を流す必要がある。そのため、逆バイア
ス電圧Ｖｍを印加する場合（図１３５のサンプルＡ）の
ＥＬ素子１５の端子電圧も高くしなければならない。
【０６８１】ただし、図１３６では、逆バイアス電圧を
印加する駆動方法でも、定格端子電圧Ｖ０は、平均輝度
を満たす端子電圧（つまり、ＥＬ素子１５を点灯する端
子電圧）とする（本明細書の具体例によれば、電流密度
２００Ａ／平方メーターの電流を印加した時の端子電圧
である。ただし、１／２デューティであるので、１周期
の平均輝度は電流密度２００Ａ／平方メーターでの輝度
となる）。
【０６８２】なお、以上の事項は、ＥＬ素子１５を、白
ラスター表示の場合（画面全体のＥＬ素子に最大電流を
印加している場合）を想定しているが、ＥＬ表示装置の
映像表示を行う場合は、自然画であり、階調表示を行
う。したがって、絶えずＥＬ素子１５の白ピーク電流
（最大白表示で流れる電流。本明細書の具体例では、平
均電流密度１００Ａ／平方メーターの電流）が流れてい
るわけではない。
【０６８３】一般的に、映像表示を行う場合、各ＥＬ素
子１５に印加される電流（流れる電流）は、白ピーク電
流（定格端子電圧時に流れる電流。本明細書の具体例に
よれば、電流密度１００Ａ／平方メーターの電流）の約
０．２倍であるので、図１３６の実施例において、映像
表示を行う場合は横軸の値を０．２倍にする必要があ
る。したがって、｜逆バイアス電圧×ｔ１｜／（定格端
子電圧×ｔ２）は０．２以上になるように逆バイアス電
圧Ｖｍの大きさおよび印加時間比ｔ１（もしくはｔ２、
あるいはｔ１とｔ２との比率など）を決定するとよい。
また、好ましくは、｜逆バイアス電圧×ｔ１｜／（定格
端子電圧×ｔ２）は１．７５×０．２＝０．３５以下に
なるように逆バイアス電圧Ｖｍの大きさおよび印加時間
比ｔ１などを決定するとよい。
【０６８４】つまり、図１３６の横軸（｜逆バイアス電
圧×ｔ１｜／（定格端子電圧×ｔ２））における１．０
の値を０．２とする必要があるので、表示パネルに映像
を表示する（この使用状態が通常であろう。白ラスター
を常時表示することはないであろう）時は、｜逆バイア
ス電圧×ｔ１｜／（定格端子電圧×ｔ２）が０．２より
も大きくなるように、逆バイアス電圧Ｖｍを所定時間ｔ
１に印加するようにする。また、｜逆バイアス電圧×ｔ
１｜／（定格端子電圧×ｔ２）の値が大きくなっても、
図１３６で図示するように、端子電圧比の増加はさほど
ない。したがって、白ラスター表示を実施することも考
慮して、上限値は｜逆バイアス電圧×ｔ１｜／（定格端
子電圧×ｔ２）の値が１．７５以下を満たすようにすれ
ばよい。
【０６８５】（実施の形態９）以下、図面を参照しなが
ら、本発明の逆バイアス方式について説明をする。な
お、本発明はＥＬ素子１５に電流が流れていない期間に
逆バイアス電圧Ｖｍ（電流）を印加することを基本とす
るがこれに限定されるものではない。例えば、ＥＬ素子
１５に電流が流れている状態で、強制的に逆バイアス電
圧Ｖｍを印加してもよい。なお、この場合は結果とし
て、ＥＬ素子１５には電流が流れず、非点灯状態（黒表
示状態）となるであろう。また、本発明は、主として電
流プログラムの画素構成で逆バイアス電圧Ｖｍを印加す
ることを中心に説明するがこれに限定されるものではな
い。例えば、図７６においてＴＦＴ１１ｅをオフさせ、
図１３７と同様に逆バイアス電圧ＶｍをＥＬ素子１５の
アノードに印加する構成にすれば、電圧プログラム方式
の画素構成でも、以下に説明する逆バイアス電圧Ｖｍの
印加を容易に実現することができる。したがって、図１
３６などで説明した効果を発揮することができる。
【０６８６】図１３７は、本発明の逆バイアス電圧印加
方式の駆動方法の説明図である。図１３７は図６（ａ）
の画素構成に逆バイアス電圧Ｖｍを印加するスイッチン
グ用ＴＦＴ１１ｇを配置あるいは形成している。スイッ
チング用ＴＦＴ１１ｇのゲート端子は制御用のゲート信
号線１７ｄに接続されている。スイッチング用ＴＦＴ１
１ｇをオンさせることにより逆バイアス電圧ＶｍがＥＬ
素子１５のアノードに印加される。
【０６８７】まず、図１３８（ａ１）に示すように、ゲ
ート信号線１７ａにオン電圧Ｖｇｌが印加されると、駆
動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオンする。す
ると、図１３８（ａ２）で示すように、ソースドライバ
１４からプログラム電流Ｉｗが取込用ＴＦＴ１１ｃなど
に流れ、コンデンサ１９に電流プログラムされる。な
お、Ｎ倍に限定されるものではないが、ここでは説明を
容易にするため、Ｎ倍の電流をプログラムし、ＥＬ素子
１５に１Ｆ／Ｎの期間だけ、電流Ｉｄを流すものとす
る。
【０６８８】次に、図１３８（ｂ１）に図示するよう
に、ゲート信号線１７ｂにオフ電圧Ｖｇｈが印加され、
駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフする。
同時（同時に限定されるものではない）にゲート信号線
１７ｂにオン電圧Ｖｇｌが印加されると、スイッチング
用ＴＦＴ１１ｄがオンする。すると、図１３８（ｃ２）
で示すように、電源Ｖｄｄが変換用ＴＦＴ１１ａを介し
て、電流プログラムされた電流ＩｄがＥＬ素子１５に流
れ、図１３８（ｃ１）に図示するようにＥＬ素子１５が
発光する。この発光輝度は、プログラムの変換効率が１
００％であれば、約Ｎ倍の輝度で発光する。
【０６８９】発光期間は１Ｆ／Ｎである。残りの１Ｆ
（１−１／Ｎ）の期間はスイッチング用ＴＦＴ１１ｄが
オフ状態であり、ＥＬ素子１５は非点灯（黒表示）とな
る。非点灯時はＥＬ素子１５に全く電流が流れないた
め、完全な黒表示を実現できる。また、発光時は白ピー
ク電流が大きいため、発光輝度も高い。そのため、本発
明の駆動方法では、非常に高いコントラスト表示を実現
できる。
【０６９０】１Ｆの期間のすべてに、１倍の電流をＥＬ
素子１５に流した場合（従来の駆動方法）に黒表示を実
現しようとすると、黒表示電流をコンデンサ１９にプロ
グラムする必要がある。しかし、電流駆動方法では黒表
示時の電流値が小さいため、寄生容量の影響を大きく受
け十分な解像度が出ない、黒浮きが発生するという課題
が発生する。その上、ゲート信号線１７からの突き抜け
電圧の影響も受ける。これらの課題により、黒表示部で
もＥＬ素子１５が微点灯状態となり、コントラストが非
常に悪くなる。
【０６９１】本発明の駆動方法では、１Ｆ（１−１／
Ｎ）の期間は完全にＥＬ素子１５に電流が流れないの
で、完全な黒表示を実現できる。つまり、黒浮きが発生
しないのである。そのため、図１３１などで説明した黒
表示のためのプリチャージを行わなくとも高コントラス
ト表示を実現できる。
【０６９２】なお、もちろん図１３７などで説明する方
式に図１３１などの方法を加えて実施してもよいことは
言うまでもない。また、高コントラスト表示の実現は図
７６などの電圧プログラムの画素構成においても同様に
効果を発揮する。つまり、１Ｆ／Ｎパルス駆動を実施す
ることにより、１Ｆ（１−１／Ｎ）の期間はＥＬ素子１
５に全く電流が流れず、高コントラスト表示を実現でき
るのである。
【０６９３】図１３８（ｄ１）に図示するように、ゲー
ト信号線１７ｄにオン電圧を印加し、スイッチング用Ｔ
ＦＴ１１ｇをオンさせる。この時、スイッチング用ＴＦ
Ｔ１１ｄはオフ状態とする。スイッチング用ＴＦＴ１１
ｇをオンさせることにより、ＥＬ素子１５のアノード
（なお、画素構成によっては、逆バイアス電圧ＶｍをＥ
Ｌ素子１５のカソードに印加する場合もある。また、逆
バイアス電圧Ｖｍは正極性の電圧の場合もある）に逆バ
イアス電圧Ｖｍ（逆バイアス電流Ｉｍが流れるとも表現
できる。ＥＬ素子１５は回路的にはコンデンサとみなす
ことができるため、逆バイアス電圧Ｖｍの印加により交
流的に電流が流れるからである。また、蓄積された電荷
が放電されるからである）が印加される。印加する時間
ｔ１は図１３６の状態を満たすように構成する（図１３
８（ｄ２））。
【０６９４】この逆バイアス電圧Ｖｍを印加する期間は
ＥＬ素子１５に電流Ｉｄが流れていない期間とすること
が好ましい。不可能なわけではないが、電流Ｉｄが流れ
ていると、逆バイアス電圧Ｖｍとショート状態となるか
らである。
【０６９５】なお、図１３８（ｄ１）では逆バイアス電
圧Ｖｍを印加する期間は１Ｆのうちの１箇所としたがこ
れに限定されるものではなく、複数の分割（例えば、１
Ｆの期間に、２回以上あるいは３回以上に分けてＥＬ素
子１５に逆バイアス電圧Ｖｍを印加するなど）してもよ
い。
【０６９６】ゲート信号線１７ｂにオフ電圧を印加して
いる期間のうち、任意のタイミングでゲート信号線１７
ｄにオンオフ電圧を印加すればよいので、この制御は容
易にできる。そして、これらのオン時間の総和が図１３
６で説明したｔ１時間となるようにすればよい。
【０６９７】また、ＥＬ素子１５に電流を流さない期間
１Ｆ（１−１／Ｎ）が複数の期間に分割される場合もあ
る。複数に分割することで、フリッカの発生が抑制され
る。この期間１Ｆ（１−１／Ｎ）が複数に分割された場
合、その期間に逆バイアス電圧Ｖｍを印加すればよい。
ただし、分割された期間１Ｆ（１−１／Ｎ）のすべてに
逆バイアス電圧Ｖｍを印加する必要はない。
【０６９８】なお、図１３５のように、逆バイアス電圧
を印加せず、かつＥＬ素子１５にも電流が流れていない
駆動方法について、図１３６で説明した内容を基に以下
に補正（もしくは補足）する。図１３６で説明した時間
ｔ１とは逆バイアス電圧Ｖｍを印加した時間である。ま
た、時間ｔ２とはＥＬ素子１５に電流を印加した時間で
ある。
【０６９９】なお、逆バイアス電圧Ｖｍは直流的に固定
値（Ｖｍ＝−８Ｖ）である必要はない。つまり、逆バイ
アス電圧Ｖｍはのこぎり歯波形の信号としてもよく、パ
ルス的な波形の信号としてもよい。また、サイン波の信
号波形でもよい。この場合の逆バイアス電圧とは、波形
を積分したもの、あるいは実効値とする。また、印加時
間ｔ１も不明確ではあるが、逆バイアス電圧Ｖｍを積分
したもの、実効値を矩形波形とし、この矩形波形が印加
されたとする時間をｔ１とすればよい。
【０７００】例えば、逆バイアス電圧の波形が、図１３
９（ａ）に図示する電圧波形（３角形波）で、最大振幅
値が１６Ｖ、印加時間がｔ１＝１００μｓｅｃであると
する。この場合は、図１３９（ｂ）に図示するように、
最大振幅値が８Ｖ、印加時間がｔ１＝１００μｓｅｃの
電圧波形と等価である。また、図１３９（ｃ）に図示す
るように、最大振幅値が１６Ｖ、印加時間がｔ１＝５０
μｓｅｃの電圧波形と等価と見なして処理を行ってもよ
い。以上の事項は、ＥＬ素子１５に印加する正方向の電
圧についても同様である。
【０７０１】また、同様の事項はＥＬ素子１５に流す電
流Ｉｄについても該当する。つまり、ＥＬ素子１５に流
す電流（電圧）も直流ではなく、サイン波形の電流波形
などにする場合もあり、この場合も直流の実効値に変換
し、その矩形波の印加期間ｔ２に換算すればよい。
【０７０２】逆バイアス電圧Ｖｍを印加する期間は、図
１４０（ａ）に図示するように、ゲート信号線１７ａに
オン電圧を印加する期間（通常、１Ｈ期間：プログラム
期間）以外のすべての期間としてもよい。
【０７０３】また、ＥＬ素子１５に電流Ｉｄを印加して
いない期間に逆バイアス電圧Ｖｍを印加すればよいの
で、図１４０（ｂ）に図示するように、ゲート信号線１
７ａにオン電圧を印加する期間（プログラム期間）を含
む期間に逆バイアス電圧Ｖｍを印加するように構成して
もよい（図１４０（ｂ）はＥＬ素子１５に電流Ｉｄを印
加している期間（ゲート信号線１７ｂにオン電圧を印加
している期間）以外に逆バイアス電圧Ｖｍを印加してい
る）。
【０７０４】なお、図１３８、図１４０などで説明した
逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミ
ングなどに関する事項は他の実施例にも適用される。
【０７０５】以上のように、本発明では、１Ｆ期間に非
点灯期間（非表示領域）３１２を有しており、この非点
灯期間を設けることにより動画表示性能が向上し、非点
灯期間にＥＬ素子１５に逆バイアス電圧Ｖｍを印加でき
る。したがって、ＥＬ素子１５が劣化することがなく、
端子電圧の上昇もないので、電源電圧Ｖｄｄを低く設定
できるのである。
【０７０６】図１４０はＥＬ素子１５の直前に逆バイア
ス電圧Ｖｍを印加するように構成したものであったが、
他の構成として、図１４１に図示するように、スイッチ
ング用ＴＦＴ１１ｄを介してＥＬ素子１５に逆バイアス
電圧Ｖｍ（電流−Ｉｍ）を印加する構成も例示される。
【０７０７】ゲート信号線１７ｄにオン電圧を印加する
ことにより、スイッチング用ＴＦＴ１１ｇがオンし、逆
バイアス電圧Ｖｍが印加される。同時にスイッチング用
ＴＦＴ１１ｄもオンさせることにより、ＥＬ素子１５に
逆バイアス電圧Ｖｍを印加することができる。図１４１
の構成であれば、逆バイアス電圧Ｖｍの印加は、スイッ
チング用ＴＦＴ１１ｇと１１ｄの両方で制御することが
できるので、制御が容易になり、柔軟性が向上する。
【０７０８】ゲート信号線１７には、該当画素が選択さ
れている時にオン電圧が印加される。非選択の期間はオ
フ電圧が印加される。したがって、ゲート信号線に印加
される電圧は１Ｆの期間のうち、ほとんどの期間にオフ
電圧が印加されているので、オフ電圧を逆バイアス電圧
として使用することができる。
【０７０９】オフ電圧はＴＦＴを完全にオフさせるた
め、通常、カソード電圧よりも低い電位である（もちろ
ん、ＴＦＴがＰチャンネルの場合は逆である）。特に、
ＴＦＴがアモルファスシリコンの場合は、オフ電圧はか
なり低く設定されることが通常である。
【０７１０】図１４２の構成では、ゲート信号線１７ａ
に接続された駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃ
をＮチャンネルＴＦＴとしている。したがって、オン電
圧Ｖｇｈで駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃは
オンし、オフ電圧Ｖｇｌでオフ状態となる。１Ｆのほと
んどの期間、ゲート信号線１７ｂにはオフ電圧Ｖｇｌが
印加されている。このオフ電圧Ｖｇｌを逆バイアス電圧
Ｖｍとする（Ｖｇｌ＝Ｖｍ）。
【０７１１】スイッチング用ＴＦＴ１１ｇも先の実施例
と同様に、ゲート信号線１７ｄに印加する電圧で制御す
る。なお、断っておくが、ゲート信号線１７ｄに印加す
る電圧はスイッチング用ＴＦＴ１１ｇのオンオフを制御
するものであるから、印加する電圧はＶｇｈ、Ｖｇｌに
特定されるものではなく、他の任意の電圧を使用するこ
とができる。
【０７１２】スイッチング用ＴＦＴ１１ｇがオンする
と、ゲート信号線１７ａに印加されているオフ電圧Ｖｇ
ｌがＥＬ素子１５に印加される。したがって、ＥＬ素子
１５に逆バイアス電圧Ｖｍを印加することができる。図
１４２の構成では、図１４１のように逆バイアス電圧Ｖ
ｍを供給する信号線が不要であるため、画素開口率を向
上できる。なお、図１４２において、ゲート信号線１７
ｂに印加する電圧をＥＬ素子１５に印加するように構成
してもよい（スイッチング用ＴＦＴ１１ｄはＮチャンネ
ルにするなど構成を考慮する必要がある）。
【０７１３】図１４２はゲート信号線１７の電圧を逆バ
イアス電圧にする構成であったが、図１４３はソース信
号線１８に印加された電圧をＥＬ素子１５の逆バイアス
電圧とする構成である。スイッチング用ＴＦＴ１１ｇが
オンするタイミングで、ソース信号線１８に逆バイアス
電圧Ｖｍを印加すると、ソース信号線１８を通じてＥＬ
素子１５にも逆バイアス電圧Ｖｍを印加することができ
る。タイミングなどは図１３１で説明しているので省略
する。
【０７１４】逆バイアス電圧Ｖｍを印加する時間が、Ｅ
Ｌ素子１５に電流を印加している期間と比較して長いと
きは、図１４４に図示するように、ＥＬ素子１５にチャ
ージされた電圧が放電されるので、ＥＬ素子１５のアノ
ード端子とカソード端子間をショートさせることにも効
果がある。このようにショートさせることで、ＥＬ素子
１５の正孔輸送層に蓄積された正孔が引き抜かれ、ま
た、電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素
子の劣化を抑制できるようになる。なお、図１３８、図
１４０などで説明した逆バイアス電圧Ｖｍの印加時間、
印加方式、印加タイミングなどに関する事項は図１４４
の実施例などにも適用されることは言うまでもない。
【０７１５】図１４４では各ＴＦＴがＰチャンネルで構
成されていたが、図１４５では図１４４の構成をＮチャ
ンネルに変化させたものである。図１４５において、ス
イッチング用ＴＦＴ１１ｇがオンすると、ＥＬ素子１５
のアノード端子とカソード端子間がショートし、この両
端子にＶｄｄ電圧が印加される。この期間にＥＬ素子１
５の正孔輸送層に蓄積された正孔が引き抜かれ、また、
電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素子の
劣化を抑制できるようになる。なお、図１４４と同様
に、図１３８、図１４０などで説明した逆バイアス電圧
Ｖｍの印加時間、印加方式、印加タイミングなどに関す
る事項は図１４５の実施例などにも適用されることは言
うまでもない。
【０７１６】また、電流の流れる制御方向を変化させる
ことによっても、ＥＬ素子１５に逆バイアス電圧Ｖｍを
印加することができる。図１４６はその構成図である。
図１４６における４０２は定電流源である。
【０７１７】図１４６において、スイッチング用ＴＦＴ
１１ｇがオンしているとき、スイッチング用ＴＦＴ１１
ｇには定電流源４０２と同一方向の電流が流れ、ＥＬ素
子１５には順方向電圧が印加される。一方、スイッチン
グ用ＴＦＴ１１ｇがオフの時には、ＥＬ素子１５と定電
流源４０２とでループを構成するため、ＥＬ素子１５に
流れる電流の向きが逆になる。つまり、定電流源４０２
を配置または形成することにより、スイッチング用ＴＦ
Ｔ１１ｇの制御でＥＬ素子１５に容易に逆バイアス電圧
Ｖｍを印加することができるのである。この時の、ゲー
ト信号線１７のタイミングを図１４７に示す。ゲート信
号線１７ａが選択されている期間以外の期間にゲート信
号線１７ｄにオン電圧が印加されている。こうして、Ｅ
Ｌ素子１５の正孔輸送層に蓄積された正孔が引き抜か
れ、また、電子輸送層に蓄積された電子も引き抜かれ、
正孔輸送材料の酸化および電子輸送材料の還元による劣
化を抑制できるようになる。
【０７１８】図１４８はスイッチング用ＴＦＴ１１ｇを
Ｎチャンネルとし、スイッチング用ＴＦＴ１１ｄがオン
しているときはスイッチング用ＴＦＴ１１ｇをオフ状態
にし、スイッチング用ＴＦＴ１１ｄがオフしているとき
はスイッチング用ＴＦＴ１１ｇをオン状態にした構成で
ある。スイッチング用ＴＦＴ１１ｄがオンしているとき
はＥＬ素子１５が点灯し、スイッチング用ＴＦＴ１１ｇ
がオンしているときにはＥＬ素子１５に逆バイアス電圧
Ｖｍが印加される。
【０７１９】逆バイアス電圧Ｖｍはカソード電圧Ｖｋよ
りも低い電圧にすることが有効である。しかし、逆バイ
アス電圧Ｖｍを別途発生させようとすると、発生回路が
必要である。この課題に対して、図１４９ではフライン
グコンデンサを形成している。フライングコンデンサ１
００１は画素ごとに配置（形成）する他、パネルに１回
路を配置（形成）してもよい。
【０７２０】フライングコンデンサ１００１はゲート信
号線１７ｅ、１７ｆを制御することにより動作させる。
そして、ゲート信号線１７ｅとゲート信号線１７ｆは逆
位相で動作させる。
【０７２１】まず、ゲート信号線１７ｅにオン電圧を印
加し、ＴＦＴ１１ｉ、１１ｊをオンさせ、コンデンサ１
９ｂにＶｄｄ電圧を印加する。この時、ゲート信号線１
７ｆにはオフ電圧を印加し、コンデンサ１９ｂに充電
後、ＴＦＴ１１ｈ、１１ｋをオフさせておく。
【０７２２】次に、ゲート信号線１７ｅにオフ電圧を印
加し、ＴＦＴ１１ｉ、１１ｊをオフさせ、ゲート信号線
１７ｆにはオン電圧を印加し、ＴＦＴ１１ｈ、１１ｋを
オンさせる。すると、コンデンサ１９ｂに充電されたＶ
ｄｄ電圧は逆位相となってＥＬ素子１５に、−Ｖｄｄ電
圧を印加する。
【０７２３】以上のように構成することにより、逆位相
のＶｍ電圧（Ｖｍ＝−Ｖｄｄ）を発生させることができ
る。したがって、Ｖｍ電圧の供給配線は不要となる。
【０７２４】以上の実施例は、主として図６で説明した
電流プログラム方式の画素構成を例示して説明したがこ
れに限定されるものではなく、図１５０に図示するよう
に、カレントミラーの画素構成でも、逆バイアス電圧Ｖ
ｍを印加できるように構成できることは言うまでもな
い。なお、動作は図１３７で説明した構成をそのまま準
用できるので省略する。また、図１５１に図示するよう
に、電圧プログラムの画素構成であっても、逆バイアス
電圧を印加できることは言うまでもない。図７６などで
も同様である。したがって、電圧プログラムの画素構成
でも非点灯時にＥＬ素子１５に逆バイアス電圧を印加す
るという構成あるいは方式を適用することができる。
【０７２５】なお、以上の実施例において、本発明は、
非点灯時にＥＬ素子１５に逆バイアス電圧Ｖｍを印加す
るという構成あるいは方法であるとして説明をした。こ
れは、表示画面２１を表示し、ＥＬ素子１５の非点灯時
に、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加すること
に限定されるものではない。アクティブマトリックス型
ＥＬ表示パネルにおいて、絶えず非点灯時に逆バイアス
電圧Ｖｍを印加する構成でも本発明の範疇である。
【０７２６】例えば、ＥＬ表示パネルの使用が終了して
から所定期間の間、全表示画面２１のＥＬ素子１５に逆
バイアス電圧Ｖｍを印加するように構成してもよい。ま
た、ＥＬ表示パネルの使用を終了してから所定期間の
間、全表示画面２１のＥＬ素子１５を順次走査して逆バ
イアス電圧Ｖｍを印加するように構成してもよい。ま
た、ＥＬ表示パネルを使用する際（例えば、電源ＯＮ
時）、所定の時間の間、全表示画面２１のＥＬ素子１５
を順次走査して逆バイアス電圧Ｖｍを印加するように構
成してもよい。また、ＥＬ表示パネルを使用していない
とき、所定時間間隔（例えば、１時間ごとに１０秒間の
ように）ごとに、逆バイアス電圧Ｖｍを印加するように
構成してもよい。逆に、ＥＬ表示パネルを使用している
時、所定時間間隔（例えば、１時間ごとに１０秒間のよ
うに）ごとに、逆バイアス電圧Ｖｍを印加するように構
成してもよい。
【０７２７】図１２７において、画素を構成するＴＦＴ
１１は５個となっている。しかし、図６（ａ）では４個
で構成されている。そのため、図６（ａ）の構成の方が
画素１６を構成するＴＦＴ１１数が１個少ないため、開
口率を高くでき、また、画素欠陥の発生割合が少ないと
いう利点がある。
【０７２８】図１３０も電流プログラム方式の画素構成
である。ゲート信号線１７ａにオン電圧を印加すること
により、電流プログラムを行うことができる。また、ゲ
ート信号線１７ｂにオフ電圧を印加し、ゲート信号線１
７ｂにオン電圧を印加することによりＥＬ素子１５にプ
ログラムされた電流を流すことができる。
【０７２９】図１３０の構成においてもゲート信号線１
７ｃにオン電圧またはオフ電圧を印加することにより、
ＥＬ素子１５に流す電流を制御することができ、図３８
などに図示した駆動方法あるいは表示状態を実現でき
る。
【０７３０】なお、図１３０ではＴＦＴ１１ｅを付加し
たが、このＴＦＴ１１ｅを削除し、ゲート信号線１７ｂ
を操作し、スイッチング用ＴＦＴ１１ｄのオンオフ状態
を制御することによっても、図３８などの画像表示など
を実現できることは言うまでもない。
【０７３１】図１５２も電流プログラム方式の画素構成
である。ゲート信号線１７ａにオン電圧を印加すること
により、電流プログラムを行うことができる。また、ゲ
ート信号線１７ｂにオフ電圧を印加し、ゲート信号線１
７ｂにオン電圧を印加することによりＥＬ素子１５にプ
ログラムされた電流を流すことができる。
【０７３２】図１５２の構成においてもゲート信号線１
７ｃにオン電圧またはオフ電圧を印加することにより、
スイッチング用ＴＦＴ１１ｄのオンオフを実現できるか
ら、ＥＬ素子１５に流す電流を制御することができる。
したがって、図３８などに図示した駆動方法あるいは表
示状態を実現できる。
【０７３３】なお、図７０は電圧プログラムの画素構成
の例である。本発明は、１フィールドあるいは１フレー
ム（１Ｆ、もちろん２Ｆあるいはそれ以上を１区切りと
することも考えられる）の所定時間にＥＬ素子１５に流
す電流の印加時間を制御することにより所定の発光輝度
を得る方法である。つまり、ＥＬ素子に流す電流は所定
輝度より高くし、所定より高い輝度分はオン時間を短く
することにより所定輝度を得る方法である。
【０７３４】図７６も電圧プログラムによる画素構成で
ある。図７６において、１９ａは閾値検出用容量（コン
デンサ）、１９ｂは入力信号電圧保持用容量（コンデン
サ）である。
【０７３５】ステップ１（区間１）では、前記ＴＦＴ１
１ａからＴＦＴ１１ｅをすべてＯＮにして一旦前記駆動
用トランジスタをＯＮ状態にしているので、閾値のばら
つきによる電流値のずれが発生する。
【０７３６】ステップ２（区間２）では、前記ＴＦＴ１
１ｂ、ＴＦＴ１１ｄはＯＮのままで前記ＴＦＴ１１ｃ、
ＴＦＴ１１ｅをＯＦＦにすることにより、前記駆動用Ｔ
ＦＴ１１ａの電流値が０になるので、前記駆動用ＴＦＴ
１１ａの閾値が前記閾値検出用容量１９ａに検出され
る。
【０７３７】ステップ３（区間３）では、前記ＴＦＴ１
１ｂ、ＴＦＴ１１ｄをＯＦＦにして前記ＴＦＴ１１ｃ、
ＴＦＴ１１ｅをＯＮにすることにより、データ信号線の
入力信号電圧を前記入力信号電圧保持用容量１９ｂに保
持すると同時に、前記駆動用ＴＦＴ１１ａのゲートに前
記入力信号電圧に閾値を加えた信号電圧を印加してＥＬ
素子１５を電流駆動して発光させる。この駆動用ＴＦＴ
１１ａは飽和領域で動作しているので、ゲート電圧から
閾値を引いた電圧値の２乗に比例した電流が流れるが、
ゲート電圧には前記閾値検出用容量１９ａにより閾値が
すでに印加されているので、結果的に閾値はキャンセル
される。従って、駆動用ＴＦＴ１１ａの閾値がばらつい
てもシミュレーション結果に示すように、常に一定の電
流値がＥＬ素子１５に流れることになる。
【０７３８】ステップ４（区間４）では、画素１６が非
選択期間に入ったとき、ＴＦＴ１１ｂ、ＴＦＴ１１ｄは
ＯＦＦ、ＴＦＴ１１ｅはＯＮのまま、ＴＦＴ１１ｃをＯ
ＦＦにしても、前記入力信号電圧保持用容量１９ｂに保
持された入力信号電圧と前記閾値検出用容量１９ａによ
り保持された閾値電圧が駆動用ＴＦＴ１１ａのゲートに
印加されているので、ＥＬ素子１５には電流が流れて発
光し続ける。
【０７３９】以上のように、より正確に前記駆動用トラ
ンジスタの閾値を検出するためには、第１ステップの期
間として２μｓｅｃ以上１０μｓｅｃ以下に設定し、第
２ステップの期間として２μｓｅｃ以上１０μｓｅｃ以
下に設定することが必要である。これは書き込みあるい
は動作時間を十分に確保するためである。しかし、あま
りに長いと本来の電圧プログラム時間が短くなり安定性
がなくなる。
【０７４０】したがって、図７０の電圧プログラム方式
でも、本発明の駆動方法あるいは表示装置を実施するこ
とには効果がある。図７０において、ゲート信号線１７
ｂを制御することにより、スイッチング用ＴＦＴ１１ｄ
をオンオフさせることができる。したがって、ＥＬ素子
１５に流れる電流を間欠させることができる。また、図
７６においても、ゲート信号線１７ｃの制御により、Ｔ
ＦＴ１１ｅをオンオフ制御することができる。そのた
め、図３８、図４２などの表示状態を実現できる。
【０７４１】また、ＥＬ素子１５に流れる電流をＮ倍
し、ＴＦＴ１１ｅのオンオフ状態を制御することによ
り、１／Ｎの期間点灯させるという駆動方法（なお、Ｎ
倍あるいは１／Ｎに限定されるものではない）を実現で
きることは明らかである。つまり、本発明は、図６の電
流プログラムの画素構成のみに限定されるものではな
く、図７６などの電圧プログラムの画素構成でも、本発
明の駆動方法を実現することができる。したがって、本
明細書で記載した事項は本明細書で記載あるいは図示し
た画素構成あるいは装置などに適用することができる。
【０７４２】同様に、図７４、図７５も電圧プログラム
の画素構成である。図７４、図７５において、ゲート信
号線１７ｂを制御することにより、ＴＦＴ１１ｅをオン
オフさせることができる。したがって、ＥＬ素子１５に
流れる電流を間欠させることができる。そのため、図３
８、図４２などの表示状態を実現できる。したがって、
容易にアニメーション効果を実現できる。また、多彩な
画像表示を実現できる。また、その他の事項、あるいは
動作は図７６と同様あるいは類似するので説明を省略す
る。なお、以上の事項は図１３１、図１３７などで説明
した逆バイアス電圧Ｖｍ印加方式に関しても適用するこ
とができることは言うまでもない。
【０７４３】例えば、逆バイアス電圧ＶｍはＲ、Ｇ、Ｂ
画素ごとに電圧値を異ならせてもよい。その場合は、逆
バイアス電圧Ｖｍを制御するＴＦＴのゲート信号線の本
数が増加する。各Ｒ、Ｇ、ＢのＥＬ素子１５はそれぞ
れ、端子電圧、印加電流が異なるからである。例えば、
Ｒ画素のＥＬ素子には、−１５Ｖを印加し、ＧとＢ画素
のＥＬ素子には−１２Ｖを印加するという方式である。
【０７４４】また、各Ｒ、Ｇ、ＢのＥＬ素子１５に印加
する逆バイアス電圧（電流）の印加時間を異ならせても
よい。それぞれ、ＲＧＢ画素ごとに、端子電圧、印加電
流が異なるからである。例えば、Ｒ画素のＥＬ素子に
は、１Ｆの１／２の時間だけ逆バイアス電圧Ｖｍを印加
し、ＧとＢ画素のＥＬ素子には１Ｆの１／３の時間だけ
逆バイアス電圧Ｖｍを印加するという方式である。
【０７４５】また、表示画面２１の部分ごとに、逆バイ
アス電圧（電流）の印加時間あるいは印加電圧を異なら
せてもよい。例えば、表示画面の中央部を明るくするガ
ウス分布方式を採用した場合、中央部のＥＬ素子は周辺
部に比較して流す電流値が大きいからである。
【０７４６】Ｎ倍のパルス電圧を印加する方式の課題と
して、ＥＬ素子１５に流れる電流が大きくなり、ＥＬ素
子１５が劣化し易くなるという課題がある。また、Ｎ＝
１０以上となると、電流が流れる時に必要となるＥＬ素
子１５の端子電圧が高くなり、電力効率が悪くなるとい
う課題もある。ただし、この課題は白表示時のようにＥ
Ｌ素子に流れる電流が大きい時に発生する課題である。
この課題に対する対処法を図６の画素構成を例にして、
図１５３（ａ）を参照しながら説明する。
【０７４７】図１５３（ａ）に図示するように、ＥＬ素
子１５への電流Ｉｄｄが流れている時、Ｖｄｄ電圧（電
源電圧）は駆動用ＴＦＴ１１ａのソース−ドレイン間電
圧ＶｓｄとＥＬ素子１５の端子電圧Ｖｄで分圧される。
この時、Ｉｄｄ電流が大きいとＶｄ電圧も高くなる。
【０７４８】Ｖｄｄ電圧が十分に高いと駆動用ＴＦＴ１
１ａにプログラムされた電流Ｉｗに等しい電流Ｉｄｄが
ＥＬ素子１５に流れる。したがって、図１５４の実線に
図示するように、電流ＩｗとＩｄｄは等しいかほぼリニ
アの関係（比例の関係）になる。リニアの関係になると
いうのは、ゲート信号線１７などに印加された信号など
によりコンデンサ１９に突き抜けが発生し、Ｉｄｄ＝Ｉ
ｗとはならないということである。
【０７４９】本発明では、Ｖｄｄ電圧はＩｄｄとＩｗが
リニア（比例）の関係を維持できないような低い電圧で
用いる。つまり、必要なＶｓｄ＋Ｖｄ＞Ｖｄｄの関係に
している。さらには、Ｖｄ＞Ｖｄｄとすることが好まし
い。
【０７５０】例えば、一例として、Ｎ＝１０で、最大白
表示に必要なＩｗ電流が２μＡとする。この状態では、
Ｉｄｄ電流が２μＡとすると、Ｇ色のＥＬ素子ではＶｄ
＝１４Ｖとなるので、この時のＶｄｄ電圧を１４Ｖ以下
とする。もしくは、この時、Ｖｓｄ＝７Ｖとすると、Ｖ
ｄ＋Ｖｓｄ＝１４Ｖ＋７Ｖ＝２１Ｖ＜Ｖｄｄ＝２１Ｖと
する。
【０７５１】この状態で駆動すると、電流ＩｄｄとＩｗ
の関係は図１５４の点線で示すような関係となり、最大
白表示ではＩｗとＩｄｄの関係はリニアの関係でなくな
る（非線形の関係、図１５４のＡの範囲）。しかし、黒
表示あるいは灰色表示（表示輝度が比較的低い領域）で
はリニアの関係（図１５４のＢの範囲）が維持される。
【０７５２】Ａの領域ではＥＬ素子１５に流れる電流が
制限され、ＥＬ素子１５を劣化させるような大きな電流
が流れることはない。また、Ａの領域で、Ｉｗ電流を増
加させると、変化割合は少ないがＩｄｄ電流は増加する
ので、階調表示を実現できる。ただし、Ａの領域では非
線形となるからガンマ変換が必要である。例えば、画像
表示が６４階調表示であれば、入力画像データ６４階調
データをテーブル変換し、１２８階調あるいは２５６階
調に変換してソースドライバ１４に印加する。
【０７５３】Ａの領域では駆動用ＴＦＴ１１ａのＶｓｄ
電圧とＥＬ素子１５のＶｄ電圧とが分圧され、ＥＬ素子
１５の端子電圧Ｖａが決定される。この際、注目すべき
事項として、ＥＬ素子１５は蒸着で形成される（あるい
はインクジェット技術などによる塗布で形成）ため、均
一に形成されている点である。そのため、ＥＬ端子電圧
Ｖａは表示画面２１の面内で均一な値となる。したがっ
て、駆動用ＴＦＴ１１ａの特性がばらついて、ＥＬ素子
１５の端子電圧Ｖａで補正される。結果的にＶｄｄ電圧
を本発明のように低くすることにより、駆動用ＴＦＴ１
１ａの特性ばらつきが吸収でき、Ｖｄｄ電圧の低減によ
り低消費電力化を実現できる。また、Ｎが大きい時に
も、ＥＬ素子１５には高い電圧が印加されることがな
い。
【０７５４】ＥＬ素子１５は蒸着技術、インクジェット
技術だけでなく、インクを付けたスタンプを紙に当てて
印刷するようにするスタンプ技術でも形成できる。
【０７５５】まず、スタンプとなる部分を形成する。Ｓ
ｉ基板上に半導体プロセスによって有機ＥＬ素子の発光
領域と同じ形の溝のパターンを形成し、その溝の中を有
機ＥＬ材にドーピングする材料を埋めることでスタンプ
とする。一方、有機ＥＬ素子を形成する方のガラス基板
には、電極や発光層となる有機ＥＬ材を形成しておく。
【０７５６】次に、スタンプと有機ＥＬ素子となる材料
をつけたガラス基板をぴったりと重ね合わせる。この状
態を保ちながら＋１００℃〜＋２００℃で約１０分間に
わたって熱処理する。こうすることで、スタンプの溝の
中に埋め込んだドーピング材料が蒸発し、有機ＥＬ素子
の発光層に拡散する。あとは、色に応じたドーピング材
料を埋め込んだスタンプを順次有機ＥＬ素子に当てて、
ＲＧＢを塗り分ける。このスタンプ技術を用いると、１
０μｍの矩形パターンや、線幅１０μｍのパターンのＥ
Ｌ素子１５が容易に形成できる。
【０７５７】なお、１Ｆの期間の１／Ｎに、ＥＬ素子１
５に電流を印加し、その印加する電流は所定輝度より高
くし、所定より高い輝度分はオン時間を短くすることに
より所定輝度を得る方法であるとした。しかし、本発明
は一定の期間内の輝度平均を所定値にする方法である。
したがって、１Ｆ（１フィールドあるいは１フレーム）
に限定されるものではない。例えば、図４２（ｃ１）の
表示状態が２Ｆ連続したり、図４２（ｃ２）の表示状態
が３Ｆ連続したり、この図４２（ｃ１）と図４２（ｃ
２）の状態が交互に繰り返されても良い。最終的に、５
Ｆで所望の平均輝度となるように駆動すればよい。
【０７５８】したがって、本発明の技術的思想は、一定
の期間内に、ＥＬ素子１５のオン状態とオフ状態とを発
生させ、このオン状態とオフ状態とを交互に繰り返し、
この繰り返しにより、所定の表示輝度を得る方式であ
る。また、制御はゲート信号線１７のオンオフ電圧を制
御することにより実現する。
【０７５９】なお、ソース信号線１８に所定電流のＮ倍
の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を
１／Ｎ期間流すとしたが、実用上はこれを実現できな
い。実際にはゲート信号線１７に印加した信号パルスが
コンデンサ１９に突き抜け、コンデンサ１９に所望の電
圧値（電流値）を設定できないからである。一般的にコ
ンデンサ１９には所望の電圧値（電流値）よりも低い電
圧値（電流値）が設定される。例えば、１０倍の電流値
を設定するように駆動しても、５倍程度の電流しかコン
デンサ１９には設定されない。Ｎ＝１０としても実際に
ＥＬ素子１５に流れる電流はＮ＝５の場合と同一とな
る。したがって、本発明はＮ倍の電流値を設定し、Ｎ倍
に比例したあるいは対応する電流をＥＬ素子１５に流れ
るように駆動する方法である（ただし、図１５４で説明
する駆動方法も実施するので限定は難しい）。もしく
は、所望値よりも大きい電流をＥＬ素子１５にパルス状
に印加する駆動方法である。
【０７６０】また、所望値より電流（そのまま、ＥＬ素
子１５に連続して電流を流すと所望輝度よりも高くなる
ような電流）を駆動用ＴＦＴ１１ａ（図６を例示する場
合）に電流（電圧）プログラムを行い、ＥＬ素子１５に
流れる電流を間欠にすることにより、所望のＥＬ素子の
発光輝度を得るものである。
【０７６１】また、図６を例示すれば（図７６、図７
４、図７５、図１１０、図１５１などの電圧プログラム
画素構成でも有効である）、駆動用ＴＦＴ１１ａと、こ
の駆動用ＴＦＴにプログラムをする信号（電流、電圧）
経路を設定（構成、配置、接続）する第１のスイッチン
グ用ＴＦＴ１１ｃと、駆動用ＴＦＴ１１ａからの電流が
ＥＬ素子１５に流れる経路を設定（構成、配置、接続）
する第２のスイッチング用ＴＦＴ１１ｄとを具備する画
素構成において、前記第１のスイッチング用ＴＦＴ１１
ｃをオン（経路を設定）し、第２のスイッチング用ＴＦ
Ｔ１１ｄをオフ（経路を切断）した第１の状態で、前記
駆動用ＴＦＴに電流（電圧）プログラムする第１の状態
と、前記第１のスイッチング用ＴＦＴ１１ｃをオフ（経
路を切断）し、第２のスイッチング用ＴＦＴ１１ｄをオ
ン（経路を設定）する第２の状態と、前記第１のスイッ
チング用ＴＦＴ１１ｃをオフ（経路を切断）し、第２の
スイッチング用ＴＦＴ１１ｄをオフ（経路を切断）する
第３の状態とを実施するものである。
【０７６２】また、アクティブマトリックス型表示パネ
ルにおいて、駆動用ＴＦＴ１１ａからＥＬ素子１５に流
れる電流経路を１フレーム（１フィールド）期間中の所
定期間の間、切断あるいは減少（ＥＬ素子１５に流れる
電流波形は矩形あるいはＤＣに限定されるものではな
く、サイン波形などもある。また、ＤＣ振幅値を変化さ
せる場合もある）させ、少なくとも１フレーム（１フィ
ールド）のＥＬ素子１５の発光輝度を減少させるもので
ある。
【０７６３】また、駆動用ＴＦＴ１１ａに所望値よりも
高い輝度でＥＬ素子１５が発光するようにプログラムを
行う動作と、ＥＬ素子１５に前記プログラムされた信号
（電流）を流し、少なくとも１フレーム（１フィール
ド）期間中の所定期間に前記ＥＬ素子１５に流れないよ
うに動作を行うものである。
【０７６４】あるいは、駆動用ＴＦＴ１１ａにプログラ
ムされた電流に対応する輝度以下となるように、ＥＬ素
子１５に流れる電流を制限するものである。
【０７６５】また、所望値よりも高い輝度でＥＬ素子１
５が発光するようにプログラムを行う動作と１フレーム
（１フィールド）の平均輝度（所望輝度）が、所望輝度
か、少なくとも前記所望輝度（プログラムされた輝度
（電流））以下となるように、前記プログラム電流が前
記ＥＬ素子１５に流れないように動作を行うものであ
る。また、ＥＬ素子１５に流れる電流を完全にオンオフ
させることに限定されるものではない。
【０７６６】例えば、図６においてスイッチング用ＴＦ
Ｔ１１ｄを高抵抗オン状態とすることにより（つまり、
所定値よりも小さい電流がＥＬ素子１５に流れてい
る）、ＥＬ素子１５をオフあるいは低輝度発光を実施す
ることができる。ＥＬ素子１５が低輝度発光の時は、表
示画面２１の非表示領域３１２とは、完全黒表示ではな
く、ダーク（灰色または黒表示に近い輝度）と置き換え
て理解する必要がある。つまり、非表示領域３１２と
は、通常表示よりも低輝度表示であればよい。低輝度表
示とは画像が認識できる表示状態も含む。
【０７６７】なお、以上の実施例は、ＥＬ素子１５の非
点灯時間に逆バイアス電圧を印加する（図１３６、図１
３８などを参照）ことを組み合わせることが有効であ
る。また、図７６などの電圧プログラム画素構成にも有
効であることは言うまでもない。
【０７６８】なお、図３８などにおいて、非表示領域３
１２は完全に非点灯状態である必要はない。微弱な発光
あるいはうっすらとした画像表示があっても実用上は問
題ない。つまり、画像表示領域３１１よりも表示輝度が
低い領域と解釈するべきである。また、非表示領域３１
２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色の
みが非表示状態という場合も含まれる。
【０７６９】なお、各画素構成において（例えば、図７
０、図１２６、図１５２（ａ））、スイッチング用ＴＦ
Ｔ１１ｄのゲート端子を直接、オンオフ電圧を印加でき
るように構成しても、ＥＬ素子１５に流す電流を間欠動
作させることができる。また、図１２７においてはＴＦ
Ｔ１１ｅ、図８においては変換用ＴＦＴ１１ａ、図９に
おいては駆動用ＴＦＴ１１ｂのゲート端子を直接、オン
オフ電圧を印加できるように構成しても、ＥＬ素子１５
に流す電流を間欠動作させることができる。つまり、Ｅ
Ｌ素子１５に電流を印加するＴＦＴのゲート端子を制御
することによって、図３８などの表示状態を実施できる
ということである。
【０７７０】以上のように、本発明はＥＬ素子１５に印
加する電流をオンオフすることにより、ＥＬ素子１５を
間欠表示させるものである。間欠表示させるためには、
図６の例ではスイッチング用ＴＦＴ１１ｄをオンオフ制
御する必要がある。したがって、スイッチング用ＴＦＴ
１１ｄをオンオフするためのゲート信号線が必要とな
る。つまり、ＥＬ素子１５を間欠表示させるためには、
コンデンサに、ＥＬ素子１５に流す電流をプログラムす
るための経路を形成する第１のスイッチング素子と、こ
の第１のスイッチング素子をオンオフ制御するための第
１のゲート信号線が必要である。また、ＥＬ素子１５に
流れる電流経路を形成する第２のスイッチング素子と、
この第２のスイッチング素子をオンオフするための第２
のゲート信号線が必要となる。つまり、ゲート信号線は
１画素あたり２本必要となる。
【０７７１】しかし、１画素あたり２本以上のゲート信
号線が必要となると、図１３などで説明した３辺フリー
の画素構成では課題となる。ゲートドライバ１２を低温
ポリシリコン技術などで形成しても、シフトレジスタ数
が多くなり、回路構成が複雑となるからである。特に、
アモルファスシリコン技術で３辺フリーの構成を実現し
ようとするとさらに課題は大きくなる。なぜならば、ア
モルファスシリコン技術ではゲートドライバ１２（ある
いはソースドライバ１４）を表示パネル８２上に直接形
成することができないからである。
【０７７２】したがって、アモルファスシリコン技術で
表示パネルを構成するには、ソースドライバ１４とゲー
トドライバ１２を表示画面２１の一辺に配置する必要が
ある。そして、ゲート信号線１７ａとゲート信号線１７
ｂのすべてを、表示画面の左右にふりわけて配線する必
要がある。ゲート信号線１７の本数が少ない場合はまだ
対応できる可能性があるが、ＱＣＩＦでも垂直画素数は
２２０ドットであるから、ゲート信号線１７は２２０×
２＝４４０本にもなってしまう。その他、低温ポリシリ
コン技術でゲートドライバ１２を内蔵した場合でも、ゲ
ート信号線１７の配線数が多いと、狭額縁化できない。
したがって、商品力を失ってしまう。
【０７７３】これより述べる本発明は上記の課題を解決
するものである。簡単に記載すれば、ＥＬ素子１５をオ
ンオフするゲート信号線１７ｂを複数本、共通にするの
である。この共通にしたブロックごとにＥＬ素子１５に
流れる電流をオンオフするのである。
【０７７４】図３４、図８４の実施例においても、ＥＬ
素子１５のオンオフは１画素行ずつ制御する必要はな
い。ブロックごとにオンオフしても非表示領域３１２を
形成できるし、画像表示領域３１１も形成できるからで
ある。以上のようにブロックでオンオフ制御する方式を
ブロック駆動と呼ぶ。ただし、隣接した画素行でブロッ
クにする実施例もあるので、通常のブロックという概念
よりは広義である。ただし、図６の画素構成では、電流
プログラムを行っている画素行は非点灯状態にする必要
がある。そのため、電流プログラムのために選択された
画素行を含むブロックは非表示領域３１２とする必要が
ある。しかし、図６の場合であっても多少の画像にみだ
れを許容する場合は、電流プログラムを行っている画素
行であっても、非表示領域３１２とする必要はない。ま
た、図８のカレントミラーの画素構成では、電流プログ
ラムを行っている画素行であっても、非表示領域３１２
とする必要はない。
【０７７５】なお、本発明は、主として図６に図示する
電流プログラムの画素構成を例示して説明をするがこれ
に限定されるものではなく、図８などで説明した他の電
流プログラム構成（カレントミラーの画素構成）であっ
ても適用できる。また、ブロックでオンオフする技術的
概念は、図７５、図７６などの電圧プログラムの画素構
成であっても適用できる。また、本発明は、ＥＬ素子１
５に流れる電流を間欠にする方法であるから、図１５１
などで説明した逆バイアス電圧を印加する方式とも組み
合わせることができる。以上のように、本発明は他の実
施例と組み合わせて実施することができる。
【０７７６】図１５５はブロック駆動の実施例である。
まず、説明を容易にするため、ゲートドライバ１２はア
レイ基板４９に直接形成するか、もしくはシリコンチッ
プのゲートドライバ１２をアレイ基板４９に積載すると
して説明する。また、ソースドライバ１４およびソース
信号線１８は図面が煩雑になるため省略する。
【０７７７】図１５５において、ゲート信号線１７ａは
ゲートドライバ１２と接続されている。一方、各画素の
ゲート信号線１７ｂは点灯制御線１７９１と接続されて
いる。図１５５では４本のゲート信号線１７ｂが１つの
点灯制御線１７９１と接続されている。なお、４本のゲ
ート信号線１７ｂでブロックするというのはこれに限定
されるものではなく、それ以上であってもよい。一般的
に、表示画面２１は少なくとも５以上、さらには１０以
上に分割することが好ましい。さらには、２０以上に分
割することが好ましい。なぜなら、分割数が少ないと、
フリッカが見えやすく、また、あまりにも分割数が多い
と、点灯制御線１７９１の本数が多くなり、点灯制御線
１７９１のレイアウトが困難になるからである。
【０７７８】したがって、ＱＣＩＦ表示パネルの場合
は、垂直走査線の本数が２２０本であるから、少なくと
も、２２０／５＝４４本以上、好ましくは、２２０／１
０＝１１以上でブロック化する必要がある。ただし、奇
数行と偶数行で２つのブロック化を行った場合は、低フ
レームレートでも比較的フリッカの発生が少ないため、
２つのブロック化で十分の場合がある。
【０７７９】図１５５の実施例では、点灯制御線１７９
１ａ、１７９１ｂ、１７９１ｃ、１７９１ｄと順次、オ
ン電圧Ｖｇｌを印加するか、もしくはオフ電圧Ｖｇｈを
印加し、ブロックごとにＥＬ素子１５に流れる電流をオ
ンオフさせる。
【０７８０】なお、図１５５の実施例では、ゲート信号
線１７ｂと点灯制御線１７９１とがクロスすることがな
い。したがって、ゲート信号線１７ｂと点灯制御線１７
９１とのショート欠陥は発生しない。また、ゲート信号
線１７ｂと点灯制御線１７９１とが容量結合することが
ないため、点灯制御線１７９１からゲート信号線１７ｂ
側を見た時の容量付加が極めて小さい。したがって、点
灯制御線１７９１を駆動しやすい。
【０７８１】図１は、図１５５の接続状態をさらに詳細
に図示している。ゲートドライバ１２にはゲート信号線
１７ａが接続されている。ゲート信号線１７ａにオン電
圧Ｖｇｌを印加することにより、画素行が選択され、選
択された各画素のＴＦＴ１１ｂ、１１ｃはオンして、ソ
ース信号線１８に印加された電流（電圧）を各画素のコ
ンデンサ１９にプログラムする。一方、ゲート信号線１
７ｂは各画素のＴＦＴ１１ｄのゲート端子と接続されて
いる。したがって、点灯制御線１７９１にオン電圧Ｖｇ
ｌが印加されたとき、駆動用ＴＦＴ１１ａとＥＬ素子１
５との電流経路を形成し、逆にオフ電圧Ｖｇｈが印加さ
れた時は、ＥＬ素子１５のアノード端子をオープンにす
る。
【０７８２】なお、点灯制御線１７９１に印加するオン
オフ電圧の制御タイミングと、ゲートドライバ１２がゲ
ート信号線１７ａに出力する画素行選択電圧Ｖｇｌのタ
イミングは１水平走査クロック（１Ｈ）に同期している
ことが好ましい。しかし、これに限定されるものではな
い。点灯制御線１７９１に印加する信号は単に、ＥＬ素
子１５への電流をオンオフさせるだけである。また、ソ
ースドライバ１４が出力する画像データと同期がとれて
いる必要もない。なぜなら、点灯制御線１７９１に印加
する信号は、各画素１６のコンデンサ１９にプログラム
された電流を制御するものだからである。したがって、
必ずしも、画素行の選択信号と同期がとれている必要は
ない。また、同期する場合であってもクロックは１Ｈ信
号に限定されるものではなく、１／２Ｈでも、１／４Ｈ
であってもよい。
【０７８３】図１５６は、画素構成が図８などに図示し
たカレントミラーの画素構成の場合である。ただし、以
前の実施例でも説明したように、ＥＬ素子１５に流れる
電流を制御するために、ＴＦＴ１１ｅを形成し、また、
ＴＦＴ１１ｅを制御するためのゲート信号線１７ｂを付
加している。
【０７８４】なお、図１５６において、取込用ＴＦＴ１
１ｃとスイッチング用ＴＦＴ１１ｄを制御（オンオフ）
するゲート信号線は共通（ゲート信号線１７ａ）とした
が、これに限定されるものではなく、別個のゲート信号
線１７としてもよい。この場合は、取込用ＴＦＴ１１ｃ
を制御する第１のゲート信号線１７と、スイッチング用
ＴＦＴ１１ｄを制御する第２のゲート信号線１７をゲー
トドライバ１２に接続する。
【０７８５】図１５６において、ゲートドライバ１２に
はゲート信号線１７ａが接続されている。ゲート信号線
１７ａにオン電圧を印加することにより、画素行が選択
される。なお、図１などでも同様であるが、選択される
画素行は１画素行に限定されるものではない。例えば、
図８３、図８６、図８９では複数画素行が選択される。
以上のように、本発明は選択される画素行数に制約され
るものではない。
【０７８６】図１５６において、ゲート信号線１７ａに
オン電圧Ｖｇｌが印加されると、選択された各画素の駆
動用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｄがオン
して、ソース信号線１８に印加された電流（電圧）を各
画素のコンデンサ１９にプログラムする。つまり、ソー
スドライバ１４は画素１６に書き込む電流（電圧）を出
力（吸収）する。一方、ゲート信号線１７ｂは各画素の
ＴＦＴ１１ｅのゲート端子と接続されている。したがっ
て、点灯制御線１７９１にオン電圧Ｖｇｌが印加された
とき、駆動用ＴＦＴ１１ｂとＥＬ素子１５との電流経路
を形成し、逆にオフ電圧Ｖｇｈが印加された時は、ＥＬ
素子１５のアノード端子をオープンにする。
【０７８７】図１５７は、電圧プログラムの画素構成で
ある。ただし、以前の実施例でも説明したように、ＥＬ
素子１５に流れる電流を制御（間欠動作できるように）
するために、スイッチング用ＴＦＴ１１ｄを形成し、ま
た、スイッチング用ＴＦＴ１１ｄを制御するためのゲー
ト信号線１７ｂを付加している。このゲート信号線１７
ｂは複数画素行ごとに点灯制御線１７９１に接続されて
いる。
【０７８８】図１５７において、ゲートドライバ１２に
はゲート信号線１７ａが接続されている。ゲート信号線
１７ａにオン電圧を印加することにより、駆動用ＴＦＴ
１１ｂがオンし、所定の画素行が選択される。
【０７８９】図１５７において、ゲート信号線１７ａに
オン電圧Ｖｇｌが印加されると、選択された各画素の駆
動用ＴＦＴ１１ｂはオンして、ソース信号線１８に印加
された電流（電圧）を各画素のコンデンサ１９にプログ
ラムする。つまり、ソースドライバ１４は画素１６に書
き込む電流（電圧）を出力（吸収）する。一方、ゲート
信号線１７ｂは各画素のスイッチング用ＴＦＴ１１ｄの
ゲート端子と接続されている。したがって、点灯制御線
１７９１にオン電圧Ｖｇｌが印加されたとき、駆動用Ｔ
ＦＴ１１ａとＥＬ素子１５との電流経路を形成し、逆に
オフ電圧Ｖｇｈが印加された時は、ＥＬ素子１５のアノ
ード端子をオープンにする。
【０７９０】図１５８は、他の電圧プログラムの画素構
成である、ＥＬ素子１５に流れる電流の間欠動作はスイ
ッチング用ＴＦＴ１１ｄを用いて行う。スイッチング用
ＴＦＴ１１ｄを制御するためのゲート信号線１７ｄは複
数画素行ごとに点灯制御線１７９１に接続されている。
【０７９１】図１５８の画素構成では、オフセット電圧
を測定し、１フレームの期間に書き込まれた電圧をコン
デンサ１９に保持させるためには、２本のゲート信号線
１７ａと１７ｃが必要である。そのため、この２本のゲ
ート信号線１７ａ、１７ｃはゲートドライバ１２に接続
されている。この構成を図１５９に図示している。ゲー
トドライバ１２はゲート信号線１７ａとゲート信号線１
７ｃにオンオフ電圧を印加することにより、取込用ＴＦ
Ｔ１１ｃ、駆動用ＴＦＴ１１ｂをオンオフ制御し、ソー
スドライバ１４から出力された電圧を画素にプログラム
する。一方、ゲート信号線１７ｄは各画素のスイッチン
グ用ＴＦＴ１１ｄのゲート端子と接続されている。した
がって、点灯制御線１７９１にオン電圧Ｖｇｌが印加さ
れたとき、駆動用ＴＦＴ１１ａとＥＬ素子１５との電流
経路を形成し、逆にオフ電圧Ｖｇｈが印加された時は、
ＥＬ素子１５のアノード端子をオープンにする。
【０７９２】以上のように本発明は、画素構成が、電流
プログラム方式であっても、電圧プログラム方式であっ
ても、適用することができる。なお、以上の実施例はア
クティブマトリックス型表示パネルを例示して説明した
が、これに限定されるものではなく、単純マトリックス
型表示パネルにも適用することができる。なぜならば、
ブロックごとにＥＬ素子１５を点灯あるいは非点灯させ
ることが、単純マトリックス型表示パネルでも実現でき
るからである。
【０７９３】図１６０は他の実施例である。以下の実施
例では先に述べた実施例との差異を中心に説明する。し
たがって、図１６０以降の実施例でも画素構成などは図
１、図１５６〜図１５８などで説明したいずれでも適用
できる。
【０７９４】図１６０は、ゲート信号線１７ｂを２画素
行ずつ共通にし、かつ４ブロックごとに点灯制御線１７
９１で共通にした構成である。第１番目と第２番目の画
素行のゲート信号線信号線１７ｂと、第９番目と第１０
番目の画素行のゲート信号線１７ｂとを点灯制御線１７
９１ａで共通にしている。したがって、点灯制御線１７
９１ａにオン電圧Ｖｇｌを印加すると、少なくとも第１
番目、第２番目、第９番目および第１０番目の画素行が
点灯する。
【０７９５】また、第３番目と第４番目の画素行のゲー
ト信号線信号線１７ｂと、第１１番目と第１２番目の画
素行のゲート信号線１７ｂとを点灯制御線１７９１ｂで
共通にしている。したがって、点灯制御線１７９１ｂに
オン電圧Ｖｇｌを印加すると、少なくとも第３番目、第
４番目、第１１番目および第１２番目の画素行が点灯す
る。
【０７９６】同様に、第５番目と第６番目の画素行のゲ
ート信号線信号線１７ｂと、第１３番目と第１４番目の
画素行のゲート信号線１７ｂとを点灯制御線１７９１ｃ
で共通にしている。したがって、点灯制御線１７９１ｃ
にオン電圧Ｖｇｌを印加すると、少なくとも第５番目、
第６番目、第１３番目および第１４番目の画素行が点灯
する。また、第７番目と第８番目の画素行のゲート信号
線信号線１７ｂと、第１５番目と第１６番目の画素行の
ゲート信号線１７ｂとを点灯制御線１７９１ｄで共通に
している。したがって、点灯制御線１７９１ｄにオン電
圧Ｖｇｌを印加すると、少なくとも第７番目、第８番
目、第１５番目および第１６番目の画素行が点灯する。
【０７９７】図１６０のように、ゲート信号線１７ｂを
点灯制御線１７９１と接続すると、小さな点灯ブロック
が、分散して表示される。したがって、低レートでもフ
リッカの発生が少なくなる。
【０７９８】図１６１は、ゲート信号線１７ｂを４画素
とばしで共通にして点灯制御線１７９１に接続した構成
である。第１番目、第５番目、第９番目、第１３番目の
画素行のゲート信号線信号線１７ｂが点灯制御線１７９
１ａで共通にされている。したがって、点灯制御線１７
９１ａにオン電圧Ｖｇｌを印加すると、少なくとも第１
番目、第５番目、第９番目および第１３番目の画素行が
点灯する。
【０７９９】また、第２番目、第６番目、第１０番目、
第１４番目の画素行のゲート信号線信号線１７ｂが点灯
制御線１７９１ｂで共通にしている。したがって、点灯
制御線１７９１ｂにオン電圧Ｖｇｌを印加すると、少な
くとも第２番目、第６番目、第１０番目および第１４番
目の画素行が点灯する。
【０８００】同様に、第３番目、第７番目、第１１番
目、第１５番目の画素行のゲート信号線信号線１７ｂが
点灯制御線１７９１ｃで共通にしている。したがって、
点灯制御線１７９１ｃにオン電圧Ｖｇｌを印加すると、
少なくとも第３番目、第７番目、第１１番目および第１
５番目の画素行が点灯する。また、第４番目、第８番
目、第１２番目、第１６番目の画素行のゲート信号線信
号線１７ｂが点灯制御線１７９１ｄで共通にしている。
したがって、点灯制御線１７９１ｄにオン電圧Ｖｇｌを
印加すると、少なくとも第４番目、第８番目、第１２番
目および第１６番目の画素行が点灯する。
【０８０１】図１６１のように、ゲート信号線１７ｂを
点灯制御線１７９１と接続すると、図１６０よりも点灯
する画素行が分散される。したがって、低レートでもフ
リッカの発生が少なくなる。
【０８０２】図１６２は、奇数画素行のゲート信号線１
７ｂを点灯制御線１７９１ａに接続し、偶数画素行のゲ
ート信号線１７ｂを点灯制御線１７９１ｂに接続した構
成である。
【０８０３】図１６２では１画素行ごとにＥＬ素子１５
を点灯制御できるので低レートでもフリッカの発生が少
なくなる。また、点灯制御線１７９１が２本と本数も少
なくなる。
【０８０４】図１６３は、４画素行ごとにゲート信号線
１７ｂを点灯制御線１７９１ａまたは点灯制御線１７９
１ｂに接続した構成である。図１６３では、画素への電
流（電圧）プログラムのタイミングと同期を取りやす
い。
【０８０５】以上の実施例は、点灯制御線１７９１に印
加する電圧により、画素行ごとにオンオフ制御を行うも
のであり、本発明は、ＥＬ素子１５を間欠動作させるこ
とを目的としている。したがって、点灯制御線１７９１
の有無に限定されるものではない。
【０８０６】例えば、図１６４では点灯制御ドライバ回
路１８９１を表示画面の１辺に形成（配置）している。
つまり、表示画面の１辺にゲートドライバ１２を形成
（配置）し、この辺の対面に点灯制御ドライバ回路１８
９１を配置（形成）している。点灯制御ドライバ回路１
８９１は、低温ポリシリコンあるいは高温ポリシリコン
技術を用いて、アレイ基板４９に直接形成してもよい
し、シリコンチップで構成し、アレイ基板４９にＣＯＧ
技術などを用いて積載してもよい。ただし、図１６４の
ように、複数のゲート信号線１７ｂを共通（ブロック
化）することにより、回路構成は極めて簡易になる。し
たがって、アレイ基板４９に直接形成しても、シリコン
チップで構成しアレイ基板４９に積載しても、ほとんど
面積を占有しない。したがって、表示パネルの狭額縁化
を実現できる。なお、点灯制御ドライバ回路１８９１を
ソースドライバ１４と同一辺に配置して、３辺フリー構
成を実現してもよい。
【０８０７】図１６４までの実施例では、ゲートドライ
バ１２は、低温ポリシリコンあるいは高温ポリシリコン
技術を用いて、アレイ基板４９に直接形成するか、シリ
コンチップで構成し、アレイ基板４９にＣＯＧ技術など
を用いて積載するとして説明したが、本発明はこれに限
定されるものではない。例えば、図１６５に図示するよ
うに、ソースドライバ１４が配置された辺から、ゲート
信号線１７ａを配線してもよい。つまり、点灯制御線１
７９１とゲート信号線１７ａの両方を表示画面２１の端
に形成するのである。他の構成は図１５５などと同様で
あるので説明を省略する。
【０８０８】また、図１６６に図示するように、表示画
面の２つの辺にソースドライバ１４、ゲートドライバ１
２をそれぞれ配置（形成）し、表示画面２１の中央部で
それぞれのゲートドライバ１２とソースドライバ１４と
接続するように構成してもよい。このように構成するこ
とにより、ゲート信号線１７ａの引き回しが減少（１／
２になる）し、狭額縁化を実現できる。
【０８０９】図１６７はソースドライバ１４とゲートド
ライバ１２などをパネルに配置した説明図である。図１
６７では、ソースドライバ１４をシリコンチップで作製
し、アレイ基板４９の１辺に配置している。ゲートドラ
イバ１２は、低温ポリシリコン、ＣＧＳ技術あるいは高
温ポリシリコン技術を用いて、アレイ基板４９に直接に
形成している。点灯制御線１７９１へのオンオフ電圧は
ソースドライバ１４より出力している。
【０８１０】図１６８は点灯制御ドライバ回路１８９１
を低温ポリシリコン、ＣＧＳ技術あるいは高温ポリシリ
コン技術を用いて、アレイ基板４９に直接形成した実施
例である。もちろん、点灯制御ドライバ回路１８９１を
シリコンチップで作製し、アレイ基板４９にＣＯＧ技術
などを用いて積載してもよい。
【０８１１】図１６９は、点灯制御線１７９１へのオン
オフ信号はコントロールＩＣ１０１などから出力した例
である。このように、点灯制御線１７９１のオンオフデ
ータをマイコンなどのコントロールＩＣ１０１などから
出力するように構成することにより、ソースドライバ１
４の仕様が簡易となり、また、駆動方法に変更があって
も、ソースドライバ１４の変更が不要となる。
【０８１２】図１７０は表示画面２１ａを駆動するゲー
トドライバ１２ａとソースドライバ１４ａ、および表示
画面２１ｂを駆動するゲートドライバ１２ｂとソースド
ライバ１４ｂを用いた構成である。他の構成は、以前の
実施例と同様であるので説明を省略する。
【０８１３】図１７１は点灯制御線１７９１へのオンオ
フ信号はコントロールＩＣ１０１などから出力し、ゲー
トドライバ１２およびソースドライバ１４を、低温ポリ
シリコン、ＣＧＳ技術あるいは高温ポリシリコン技術を
用いて、アレイ基板４９に直接形成した実施例である。
もちろん、ソースドライバ１４、点灯制御ドライバ回路
１８９１などをシリコンチップで作製し、アレイ基板４
９にＣＯＧ技術などを用いて積載してもよい。
【０８１４】図１７２は点灯制御線１７９１へのオンオ
フ信号がコントロールＩＣ１０１などから出力し、ゲー
ト信号線１７ａへの制御信号およびソース信号線１８へ
の画像データをソースドライバ１４ａで実現した構成で
ある。ソースドライバ１４ａを、低温ポリシリコン、Ｃ
ＧＳ技術あるいは高温ポリシリコン技術を用いて、アレ
イ基板４９に直接形成してもよい。また、ソースドライ
バ１４ａなどをシリコンチップで作製し、アレイ基板４
９にＣＯＧ技術などを用いて積載してもよい。
【０８１５】図１４１〜図１５０などにおいて、逆バイ
アス電圧Ｖｍの印加する方式について説明を行った。逆
バイアス電圧Ｖｍは基本的にはＥＬ素子１５に電流を印
加していない時に、印加する方式であった。一方、図１
などで説明したブロック駆動方式は、ブロックごとに非
表示領域３１２と画像表示領域３１１を形成するもので
あった。これらを基に、ブロック駆動で非表示領域３１
２のＥＬ素子１５に逆バイアス電圧Ｖｍと印加すること
ができる。つまり、ブロックごとに逆バイアス電圧（電
流）を印加するのである。ただし、逆バイアス電圧Ｖｍ
は非表示領域３１２のブロックすべてに印加することに
限定されるものではない。例えば、任意のブロックを複
数に分割し、分割されたブロックごとに逆バイアス電圧
Ｖｍを印加する構成でもよい。もちろん、ブロックごと
に非表示領域３１２制御を実施し、逆バイアス電圧Ｖｍ
の印加制御は１画素行ずつ行ってもよい。
【０８１６】以上のように、ブロックごとに逆バイアス
電圧Ｖｍを印加するように構成することにより、図１４
１などで説明した画素構成などが簡略され、制御も容易
となる。特に、非表示領域３１２に逆バイアス電圧Ｖｍ
を印加するため、ロジックも簡単である。
【０８１７】図１７３はブロック駆動と逆バイアス電圧
駆動とを組み合わせた場合の本発明の実施例であり、図
１４１の画素構成と同様である。この画素構成は、図１
で説明したブロック駆動とを組み合わせている。なお、
ブロック駆動は図１、図１５６〜図１７２で説明したい
ずれの構成であっても適用できることは言うまでもな
い。
【０８１８】図１７３において、点灯制御線１７９１に
オフ電圧Ｖｇｈを印加することにより、該当ブロックが
非表示領域３１２となる。同時に（同時に限定されるも
のではない。該当点灯制御線１７９１にオフ電圧Ｖｇｈ
が印加されている期間であれば、いずれの期間でもよ
い）、逆バイアス制御線２１１１にオン電圧Ｖｇｌを印
加する。すると、該当ブロックのＥＬ素子１５に逆バイ
アス電圧Ｖｍが印加される。つまり、ロジック的には、
点灯制御線１７９１の逆位相の信号を逆バイアス制御線
２１１１とすればよい。
【０８１９】同様に、図１７４は図１５６の構成に、逆
バイアス駆動方式を追加した構成である。また、図１７
５は図１５７の構成に、逆バイアス駆動方式を追加した
構成であり、図１７６は図１５８の構成に、逆バイアス
駆動方式を追加した構成である。動作は、容易であるか
ら、あえて説明を要さないであろう。
【０８２０】なお、先にも記載したが、逆バイアス電圧
Ｖｍの印加とブロック駆動とは、完全に同期を取る必要
はない。また、走査周期も完全に一致させる必要はな
い。
【０８２１】以下、本発明のブロック駆動の説明を引き
続き行う。図１７７は、本発明のブロック駆動方法の説
明図である。以降の説明図においても、説明を容易する
ため、画素構成は図６で図示した画素構成として説明す
る。しかし、これに限定されるものではなく、図８、図
７５、図７６などの他の画素構成もよいことは言うまで
もない。
【０８２２】図６の画素構成の場合、電流プログラムを
行っている画素行のスイッチング用ＴＦＴ１１ｄはオフ
状態にする必要がある。つまり、選択画素行にはＥＬ素
子１５がソース信号線１８から見えないよう（ソース信
号線１８にＥＬ素子１５が接続されていない）に駆動す
る。これば、ソース信号線１８からのプログラム電流が
ＥＬ素子１５に流れ込むことを防止するためである。Ｅ
Ｌ素子１５でプログラム電流が流れ込むと正規の電流を
コンデンサ１９にプログラムできなくなるからである。
【０８２３】したがって、ブロック駆動を実施する時
は、選択画素行を含むブロックは非表示領域３１２とす
る必要がある。つまり、該当ブロック内の画素行が選択
されている時は、このブロックは絶えず、非表示領域３
１２とする。逆に、他のブロックは画像表示領域３１１
でも、非表示領域３１２のいずれでもよい。フリッカを
抑制するには、この選択画素行以外のブロックをオンオ
フ制御することにより行う。
【０８２４】図１７７（ａ）はブロック１９８１ｂの１
本の書き込み画素行８７１ａが選択されている。そのた
め、ブロック１９８１ｂは非点灯状態に制御されてい
る。もし、ブロック１９８１が６画素行で構成されるの
であれば、選択されたブロック１９８１は６Ｈの期間、
非点灯表示に制御される。
【０８２５】図１７７（ｂ）は図１７７（ａ）から１Ｈ
後の表示状態である。選択された書き込み画素行８７１
ａは１画素行シフトされている。図１７７（ａ）におい
て、非表示領域３１２のブロックは、１９８１ｂ、１９
１８ｄ、１９８１ｆ、１９８１ｈ、１９８１ｊである。
図１７７（ｂ）では、非表示領域３１２のブロックは、
１９８１ａ、１９１８ｂ、１９８１ｅ、１９８１ｇ、１
９８１ｉとなっている。つまり、図１７７（ａ）と
（ｂ）では選択された書き込み画素行８７１ａを含むブ
ロック１９８１ｂ以外は反転（非表示領域３１２と画像
表示領域３１１とが逆転）している。
【０８２６】なお、選択画素行は１画素行に限定される
ものではなく、複数本でもよい。例えば、図３４、図３
５、図８９などで説明したように、複数本の画素行を選
択する方法と図１７７のブロック駆動あるいは図１７３
の逆バイアス電圧駆動などと組み合わせることができ
る。
【０８２７】また、図１７７では、選択画素行のスイッ
チング用ＴＦＴ１１ｄをオフ状態とし、ＥＬ素子１５は
点灯させないとしたが、図８のようにカレントミラー構
成の場合は、ソース信号線１８とＥＬ素子１５とは接続
されていない。したがって、選択画素行も表示状態とし
てもよい。ただし、選択画素行は、プログラム中であっ
て、その期間の画像はみだれるので、非点灯状態に制御
することが好ましい図１７７では、非表示領域３１２と
画像表示領域３１１との反転は、１Ｈ周期で行うとした
が、これに限定されるものではなく、２Ｈであったり、
それ以上であったりしてもよい。また、比較的ランダム
に点灯制御を行ってもよい。また、当然のことながら、
非点灯のブロックに逆バイアス電圧Ｖｍを印加してもよ
い。
【０８２８】なお、非表示領域３１２と画像表示領域３
１１との制御は、ＲＧＢの画素で同時に行う必要はな
く、Ｒ、Ｇ、Ｂで点灯制御を異ならせても良い。これ
は、ＦＳＣ（フレームシーケンシャルコントロール）の
場合も含まれる。
【０８２９】また、図１７７は１ブロックごとにオンオ
フ制御を行うとしたが、これに限定されるものではな
い。例えば、図１７８のように、２つのブロック（例え
ば、図１７８（ａ）ではブロック１９８１ｂと１９８１
ｃとを非表示領域３１２としている。また、ブロック１
９８１ｄと１９８１ｅとを画像表示領域３１１としてい
る）で制御を行ってもよい。また、１Ｈ後に図１７８
（ｂ）のように点灯制御を行ってもよい。図１７８
（ａ）と（ｂ）では１ブロックずつずらして点灯制御を
行っている。なお、図１７７、図１７８などでは図示を
容易にするため、ブロック１９８１の数を非常に少なく
している。以上の事項は他の実施例においても同様であ
る。
【０８３０】図１７９はブロックの点灯制御により、表
示画面２１に明るさ分布を形成する方法である。説明を
容易にするため、図１７９（ａ）を１Ｈ目の状態とし、
図１７９（ｂ）を図１７９（ａ）の次の１Ｈ後であると
して説明する。もちろん、図１７９（ａ）と（ｂ）は所
定期間はなれた状態であればよい。
【０８３１】明るさ分布を構成するには、ガウス分布が
例示される。つまり、表示画面の中央部を明るくし、周
辺部を暗くすることにより、視覚的には明るくし、消費
電力を低減する手法である。本発明では、画面の左右方
向は、映像信号の変調により、データ自身を変更して明
るさ分布を形成する。例えば、１画素行のラインメモリ
を搭載し、このメモリに演算に必要な係数を保持させて
おく。例えば、画面の端が中央部に比較して５０％であ
れば、５０％に相当する係数を保持させておく。以下、
ラインメモリには中央部が１００％になるように、かつ
ガウス分布を満足するように係数を保持させておく。印
加された画像データはこのラインメモリの係数と演算さ
れ、演算された結果が、各ソース信号線に印加される。
【０８３２】なお、画面の縦方向にも非表示領域３１２
をオンオフできるように、画素構成すれば、画面の左右
方向は、映像信号の変調によりデータ自身が変更され、
そのために明るさ分布を形成する必要がなくなる。例え
ば、１画素列のスイッチング用ＴＦＴ１１ｄをオンオフ
制御できるように信号線を形成すればよい。つまり、ス
イッチング用ＴＦＴ１１ｄを表示画面でマトリックス状
に制御できるようにすればよいのである。
【０８３３】また、ガウス分布とは一実施例である。つ
まり、表示画面２１の中央部近傍を明るくする輝度の分
布状態を発生するものである。したがって、ガウス分布
に限定されるものではなく、サインカーブ状の明るさ分
布であったり、円錐状の明るさ分布であったりしてもよ
い。また、本発明はスイッチング用ＴＦＴ１１ｄなどを
制御して明るさ分布を発生させるものであるから、表示
画面２１の中央部を明るくするということに限定される
ものではない。例えば、表示画面の中央部が最も暗い状
態であってもよいし、表示画面の上部が最も明るい状態
でもよい。これらの明るさ分布状態もスイッチング用Ｔ
ＦＴ１１ｄなどを制御することにより、容易に実現する
ことができる。単に、ゲート信号線１７ｂの制御タイミ
ング、オン時間を調整（変化）させることにより実現で
きるからである。
【０８３４】また、画像の種類にあわせて、明るさの分
布状態をユーザーが自由に、あるいは自動的に変更する
ことができる。例えば、パーシャル表示の時は、パーシ
ャル表示位置を特に明るく表示することができる。ま
た、任意の表示部分の色を容易に変化させたり、屋外で
必要な部分のみが明るく見えるように表示したりするこ
とができる。
【０８３５】また、明るさはＲ、Ｇ、Ｂの３原色を同時
に、かつ同一位置に変化させて発生させる（白色が移動
する）ことに限定されるものではない。例えば、Ｒのみ
の最大輝度位置を移動させることもできる。以上のよう
に、各色の最大輝度（最小輝度）位置を変化させること
により表示画面２１での色模様を発生させることができ
る。
【０８３６】表示画面２１の上下方向における明るさの
分布の形成は、ブロック１９８１のオンオフ制御により
実現する。つまり、表示画面の中央部のブロック１９８
１のオフ回数を少なくし、表示画面の上または下はオフ
回数を多くする。オフ回数が多いほど表示画面は暗くな
り、少なくなるほど明るくなる。このオンオフを制御す
ることにより、表示画面の上下方向にガウス分布を形成
できる。したがって、画面の左右方向は映像データの演
算（もしくはアナログ変調で振幅値を変調する場合もあ
るであろう）などにより、明るさを調整（制御）し、表
示画面の上下方向はブロック１９８１のオンオフ制御に
より、表示画面の明るさ調整（制御）を行う。
【０８３７】なお、図１７９などにおいて、ブロック１
９８１のオンオフ制御により、明るさ分布を形成すると
したがこれに限定されるものではない。ブロック１９８
１に限らず、画素行ごとにオンオフ制御することによっ
て明るさ分布を形成できることは言うまでもない。ま
た、複数画素行ごとにオンオフ制御することでも実現で
きる。つまり、ブロック１９８１でオンオフ制御すると
いうのは、複数の画素行の集まりとしてオンオフ制御し
ているに過ぎない。したがって、図１７９などは、本発
明の技術的範囲の限定された１つの実施例である。
【０８３８】図１７９（ａ）での非表示領域３１２はブ
ロック１９８１ｂ、１９８１ｄ、１９８１ｈ、１９８１
ｊである。図１７９（ｂ）での非表示領域３１２はブロ
ック１９８１ａ、１９８１ｃ、１９８１ｉ、１９８１ｋ
である。したがって、中央部のブロック１９８１ｅ、１
９８１ｆ、１９８１ｇは図１７９（ａ）、（ｂ）ともに
点灯している。したがって、中央部は明るくなる。
【０８３９】一方、図１７９（ａ）では、ブロック１９
８１ａ、１９８１ｃ、１９８１ｉ、１９８１ｋは画像表
示領域３１１であるが、図１７９（ｂ）では逆に非表示
領域３１２となっている。したがって、表示画像の上下
部は暗くなる。
【０８４０】以上のことから、ブロック１９８１ごとに
オンオフ制御することにより、表示画像に明るさ分布を
形成できる。なお、図１７９において、中央部のブロッ
ク１９８１ｅ、１９８１ｆ、１９８１ｇは図１７９
（ａ）、（ｂ）ともに点灯しているが、次の１Ｈで非点
灯状態とするなどの制御を行うことにより、自由に明る
さの制御を実現でき、また、フリッカの発生も抑制でき
る。
【０８４１】図１７９では、ブロック１９８１の幅はす
べて同一であった。しかし、視覚的には、表示画面２１
の中央部を細かくし周辺部を荒くしてもよく、例えば、
図１８０のように実施する。これは、人間の視覚による
解像度は、画面の中央部が高いことによる。
【０８４２】図１８０において、オンオフ制御は、図１
８０（ａ）と（ｂ）とを交互に行う。そして、表示画面
２１の中央部のブロック１９８１ｆ〜１９８１ｎでは細
かいブロック単位（１単位）でオンオフ制御を行い、前
記中央部の上下は２ブロック単位でオンオフ制御を行
い、表示画面の上下は３ブロック単位でオンオフ制御を
行う。なお、書き込み画素行８７１ａのオフ制御は図１
７７で説明した方法で行い、非表示領域３１２とする。
【０８４３】図１８０は点灯ブロック１９８１の幅を変
化させることにより、表示画面の中央部でオンオフ制御
を行い、視覚的にあわせた表示を実現するものであった
が、図１８１は複数単位周期でオンオフさせる回数を制
御することにより、表示画面のガウス分布を実現するも
のである。図１８１は６周期（図１８１（ａ）→（ｂ）
→（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ａ）→（ｂ）→
（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ａ））で表示画面
の明るさ分布を形成するものである。もちろん、６周期
に限定されるものではなく、２周期や、８周期以上であ
ってもよい。また、周期の単位は、１Ｈ、１Ｆ、あるい
は、他のクロックに同期させればよい。なお、図１８１
においても、表示画面の左右方向へのガウス分布は、映
像信号などで行う。このことは図１７７などで説明をし
ているので省略する。また、以上の事項は他の本発明に
も適用される。
【０８４４】図１８１でわかるように、図１８１
（ｂ）、（ｅ）で表示画面の中央部に画像表示領域３１
１を発生させ、図１８１（ｃ）、（ｆ）でも、表示画面
の中央付近に画像表示領域を多く発生させている。この
ように制御することにより、表示画面の中央部が明るく
なる。したがって、良好なガウス分布を発生させること
ができる。
【０８４５】図１８２は、ガウス分布を発生させるもの
ではなく、複数の期間で点灯ブロック１９８１の位置を
変化させることにより、フリッカの発生を抑制するもの
である。図１８２（ａ）では、２ブロックごとに非表示
領域３１２を発生させ、次のブロックの図１８２（ｂ）
では、３ブロックごとに非表示領域３１２を発生させて
いる。また、次のブロックの図１８２（ｃ）では、４ブ
ロックごとに非表示領域３１２を発生させている。以上
のように、非表示領域３１２もしくは画像表示領域３１
１の位置を複数の周期で変化させることにより、フリッ
カの発生を抑制できる。また、図１８０、図１８１で説
明した方法を組み合わせることにより、ガウス分布も発
生できる。
【０８４６】なお、以上の実施例は、図１８３に図示す
るようにブロック１９８１単位で点灯位置を変化させる
ものであった。しかし、本発明はこれに限定されるもの
ではない。例えば、図１８４に図示するように、１／２
ブロックずつ点灯位置を変化させてもよい。つまり、以
上の実施例は、ブロック単位でオンオフ制御することを
主として説明したがこれに限定されるものではない。ガ
ウス分布の発生、フリッカの抑制は、ブロック１９８１
単位でなくとも実現できるからである。以前に説明した
ように、１画素行単位で非点灯制御を実施すればよい。
もちろん、複数画素行単位で非点灯制御あるいは点灯制
御を実施すればよい。
【０８４７】また、画素行に限定されるものではなく、
画素列でオンオフ処理を実施してもよく、また、画素行
と画素列の両方でオンオフ処理を実施してもよい。ま
た、オンオフする画素行などは順次処理をすることに限
定されるものではなく、ランダム処理を実施してもよ
い。ランダムに画素行（画素列）をオンオフ制御するこ
とにより、表示画面２１を見えにくくしたり、フリッカ
を発生させたりすることもできる。また、特定画素行
（画素列）を常時、非表示領域３１２にすることもでき
る。また、画面全体あるいは一部を低フレームレートで
オンオフ表示（非表示領域３１２と画像表示領域３１１
を交互に繰り返す）することにより、画面をフラッシン
グさせたりすることもできる。これらは画像のスクラン
ブル処理あるいは特殊効果処理として応用できる。
【０８４８】ただし、以上の表示状態は、ブロック１９
８１単位で制御を行うことにより、回路構成が容易にな
り、パネル構成、画素構成も容易となることは言うまで
もない。
【０８４９】図１８５に図示するように、画像表示領域
３１１を表示画面２１の上から下へ走査することにより
画像を表示する（（ａ）→（ｂ）→（ｃ）→（ｄ）→
（ｅ）→（ａ）→（ｂ）→（ｃ）→）。この時、走査ク
ロックを制御することにより、表示画面の上下方向に明
るさ分布（ガウス分布など）を実現できる。
【０８５０】図１８５では（ｃ）の表示状態で、画像表
示領域３１１が走査されるときは、画像表示領域３１１
の走査速度を遅くする。（ａ）、（ｅ）の部分に画像表
示領域３１１が走査されるときは、画像表示領域３１１
の走査速度を速くする。（ｂ）、（ｄ）の部分に画像表
示領域３１１が走査されるときには、画像表示領域３１
１の走査速度は（ａ）と（ｃ）の中間の速度にする。走
査速度は図１０などで説明したゲートドライバ１２のシ
フトレジスタ２２に印加するＣＬＫ＊を制御することに
より実現できる。また、図１５５などで説明した点灯制
御線１７９１を制御することにより実現できる。
【０８５１】以上のように、画像表示領域３１１を制御
することにより、表示画面２１の中央部が最も高輝度と
なり、画面の上下部分が最も暗くなる。したがって、表
示画面２１の上下方向にガウス分布などを形成できる。
もちろん、画素列方向に制御して、画面の左右方向にガ
ウス分布などを形成してもよい。また、映像信号の演算
処理でも実現できる。
【０８５２】なお、図１８５では、画像表示領域３１１
の走査スピードを画面位置で変化させることにより、表
示画面にガウス分布などの輝度分布を形成するとした
が、この技術的思想はＥＬ表示装置に限定されるもので
はない。例えば、ＬＥＤ表示装置でも適用できることは
明らかである。また、自己発光型の表示パネル（表示装
置）に限定されるものではない。例えば、液晶表示装置
でも適用することができる。
【０８５３】液晶表示装置では、バックライトを改良し
て実現する。バックライトは、画素行方向に沿ってスト
ライプ状の発光領域が複数配置されたものを用いる。例
えば、ストライプ状の白色ＥＬ素子が画素行方向に沿っ
て、少なくとも１０本以上形成されたものを用いる。こ
のストライプ状の発光素子を上から順に点灯していけば
よい。つまり、ストライプ状のＥＬ素子を点灯させると
きに、表示画面２１の中央部に該当するストライプ状Ｅ
Ｌ素子１５の点灯時間を長くすると、バックライトの発
光状態を図１８５の状態にすることができる。
【０８５４】したがって、液晶表示装置では、そのもの
自身では点灯表示状態を図１８５のようにすることはで
きないが、バックライトの点灯領域を走査状態とするこ
とにより、図１８５で説明した画像表示を実現できる。
以上の事項は図１７７、図１８８〜図１９０などにおい
ても適用できることは言うまでもない。
【０８５５】図１８６はゲート信号線１７ａの駆動波形
を図示している。なお、説明を容易にするため、ＭＣＬ
Ｋの周期は１Ｈ（１水平走査期間）としている。しか
し、これに限定されるものではない。１Ｈよりももっと
高速のクロックを用いることにより柔軟性のある制御を
実現できる。
【０８５６】図１８６の‘ａ’で示す部分が図１８５
（ａ）の表示状態に該当する。同様に、図１８６の
‘ｂ’で示す部分が図１８５（ｂ）の表示状態に該当
し、図１８６の‘ｃ’で示す部分が図１８５（ｃ）の表
示状態に該当する。また、図１８６の‘ｄ’で示す部分
が図１８５（ｄ）の表示状態に該当し、図１８６の
‘ｅ’で示す部分が図１８５（ｅ）の表示状態に該当す
る。
【０８５７】なお、画素構成は図６の構成を例示して説
明をする。したがって、ゲート信号線１７ａにオン電圧
Ｖｇｌが印加された時に、該当画素行が選択される。し
かし、本発明の実施例は、図６の画素構成に限定される
ものではなく、図８などのカレントミラー構成、図７
５、図７６などの電圧プログラムの画素構成にも適用で
きる。
【０８５８】図１８６に図示するように、‘ａ’、
‘ｅ’の部分は１Ｈ幅のクロックで画素行がシフトされ
る。‘ｂ’、‘ｄ’の部分は２Ｈ幅のクロックで画素行
がシフトされる。また、‘ｃ’の部分は３Ｈ幅のクロッ
クで画素行がシフトされる。したがって、‘ｃ’の部分
は‘ａ’の部分に比較して３倍、画素行のシフト動作が
遅い。つまり、‘ｃ’の部分は‘ａ’の部分に比較して
３倍明るくなる。そのため、画面の中央部が最も明るく
なり、上下部を最も暗くすることができる。
【０８５９】図１８６では、表示画面の中央部におい
て、シフトレジスタ２２のデータ転送を３クロックとし
た。また、表示画面の上下部において、シフトレジスタ
２２のデータ転送を１クロックとした。また、表示画面
の上下部と中央部において、シフトレジスタ２２のデー
タ転送を２クロックとした。しかし、図１８６のよう
に、クロックの切り替えが３段階であると、切り替えの
境目がくっきりと明るさの差で表示される。したがっ
て、境目が見えないように、実際はデータの転送クロッ
クの差を小さくするとともに、変化するクロック数を多
様にすることが好ましい。つまり、図１８６は説明のた
めの図である。
【０８６０】例えば、表示画面の中央部において、シフ
トレジスタ２２のデータ転送を５クロックとし、表示画
面の上下部において、シフトレジスタ２２のデータ転送
を３クロックとし、表示画面の上下部と中央部におい
て、シフトレジスタ２２のデータ転送を４クロックとす
る。
【０８６１】また、表示画面を９分割の領域以上とし、
表示画面の上から第１領域、第２領域、第３領域、・・
・・・第９領域とすれば、中央部の第５領域を、シフト
レジスタ２２のデータ転送を１５クロックとし、第１領
域、第９領域を、シフトレジスタ２２のデータ転送を１
１クロックとする。第２領域、第８領域を、シフトレジ
スタ２２のデータ転送を１２クロックとする。第３領
域、第７領域を、シフトレジスタ２２のデータ転送を１
３クロックとする。第４領域、第６領域を、シフトレジ
スタ２２のデータ転送を１４クロックとする。以上のよ
うに、表示画面を分割してそれぞれ最適にオンオフ制御
すれば、明るさの境目は目立たない。
【０８６２】また、図１８７の方法も表示画面の明るさ
の境目が見えなくすることに対して有効である。図１８
７では、表示画面２１の中央部領域のゲート信号線１７
ａの信号波形を図示している。
【０８６３】図１８７でわかるように、各フィールド
（フレーム）（Ｆ）で表示位置に対する３クロックのシ
フト開始タイミングを変化させている。図１８７では説
明を容易にするために、１Ｆから４Ｆでは１クロックず
つ開始位置をシフトしている。現実には、各Ｆごとに１
クロックずつシフトするものではなく、あるＦでは１ク
ロック分シフトするが、他のＦではシフトしないなどの
処理を行う。また、３クロックのシフトを実施する回数
は各Ｆごとで変化させる。
【０８６４】例えば、１Ｆ目は、表示画面の中央部の３
クロックの開始位置が、画素行（９０）（９０画素行
目）から開始されるとし、３クロックでシフトレジスタ
が転送される範囲を２０画素行とする。２Ｆ目は、表示
画面の中央部の３クロックの開始位置が、画素行（９
２）から開始されるとし、３クロックでシフトレジスタ
が転送される範囲を１６画素行とする。また、３Ｆ目
は、表示画面の中央部の３クロックの開始位置が、画素
行（９４）から開始されるとし、３クロックでシフトレ
ジスタが転送される範囲を１２画素行とする。さらに、
４Ｆ目は、表示画面の中央部の３クロックの開始位置
が、画素行（９６）から開始されるとし、３クロックで
シフトレジスタが転送される範囲を８画素行とする。以
上のように処理を行うことにより、中央部が最も明る
く、表示画面の上部の表示輝度から、この中央部の表示
輝度に変化する境目を目立ちにくくすることができる。
【０８６５】なお、シフトの開始位置はループ状に処理
を行う。例えば、図１８７では１Ｆ→２Ｆ→３Ｆ→４Ｆ
→１Ｆ→２Ｆ・・・・と繰り返す。また、図１８７では
表示画面の中央部は３クロック周期で画素行をシフトす
るとしたがこれに限定されるものではなく、図１８６で
説明したように、輝度分布がなめらかに変化するように
クロック数、表示領域を調整することは言うまでもな
い。
【０８６６】図１８６と図１８７を組み合わせることに
よりさらに、画面表示の明るさ分布処理が目立たず、良
好な表示を実現できることは言うまでもない。
【０８６７】図１８６、図１８７で説明した駆動方法
は、表示画面２１に輝度分布を意識的に形成するもので
あったが、この技術的概念は、他の画像表示にも応用で
きる。
【０８６８】図１８８は表示画面２１に２つの輝度部分
を形成（表示）したものである。図１８８において、画
像表示領域３１１ａは画像表示領域３１１ｂよりも明る
く表示していることを示している。図１８８（ａ）では
メモ１の画像表示領域３１１ａを他の画像表示領域３１
１ｂよりも明るくする。画像表示領域３１１ａを画像表
示領域３１１ｂよりも明るく表示することは、図１８５
などで説明した方法で容易に構成できる。また、各部の
表示領域を選択する回数を制御すればよいのであるから
容易に他の方法でも実現できる。
【０８６９】図１８８では、ユーザーが選択する領域を
明るく（もしくは暗く）表示することにより、表示装置
の使い勝手を良好なものとしている。もちろん、選択し
た画像表示領域３１１の色を変化させたりすることも好
ましい。図１８８の表示方法はメニュー選択画面などに
適用することが好ましい。ユーザーの操作で画面表示を
切り替えることができ、操作性が向上するからである。
また、マイコンなどの制御により、自動的に図１８８の
画面表示状態となるように構成してもよい。また、屋外
では外光が強く、表示画像が見えなくなるので、特に必
要な部分のみを強く点灯するように（画像表示領域３１
１ａ）制御を行っても良い。例えば、外光の明るさを検
出し、その検出した外光の強さが一定値以上の場合にお
いて、ユーザーが電源スイッチを押して表示画面２１を
表示した場合などである。
【０８７０】また、図１８９（ａ）に図示するように、
強く点灯する画像表示領域３１１ａを表示画面２１の複
数箇所に設けたり、点滅させてもよい。点滅させると
は、図１８９（ａ）において、画像表示領域３１１ａを
０．５秒サイクルでオンオフさせたり、低輝度と高輝度
を交互に表示させたりすることである。
【０８７１】また、図１８９（ｂ）に図示するように、
高輝度画像表示領域３１１ａ、低輝度画像表示領域３１
１ｂ、非表示領域３１２とを組み合わせて画像表示を行
っても良い。
【０８７２】図１９０は表示画面２１のスクロール効果
を持たせたものである。図１９０（ａ）では、表示画面
２１の中央部まで、高輝度画像表示領域３１１ａとして
おり、図１９０（ｂ）が表示画面２１の下端近傍まで、
高輝度画像表示領域３１１ａとしている。
【０８７３】また、表示画面２１全体を同時に低輝度表
示することも可能であることは言うまでもない。本発明
は点灯制御線１７９１あるいはゲート信号線１７ｂを制
御してＥＬ素子１５に流れる電流をオンオフさせること
により表示画面２１の輝度を調整（制御）する。したが
って、ソースドライバ１４から出力する画像データは変
化しないので、表示画像のコントラスト、ガンマカーブ
は、表示画像の輝度によらず一定値が保たれることにも
特徴がある。そのため、表示画面２１全体を同時に低輝
度表示しても、階調特性はそのまま保たれる（例えば、
６４階調表示をしている場合は、表示画面の輝度が１／
２となっても、６４階調が保たれる）。
【０８７４】図１９０に図示するように、最初に表示画
面２１全体を低輝度画像表示領域３１１ｂとしておき
（低輝度表示としておき）、表示画面を書き換えるとい
う効果を発揮させるために、表示画面２１の上から、下
方向に高輝度画像表示領域３１１ａとしていく（高輝度
表示としていく）。したがって、図１９０の矢印方向に
高輝度表示を行っていくことにより、１表示画面２１が
書き換えられる。そして、一定時間の間、高輝度表示が
連続させると、低消費電力化の観点から、表示画面２１
全体を低輝度表示にする。
【０８７５】なお、有機ＥＬ表示パネルでは、白ラスタ
ー表示で、大きな電力を必要とする。この白ラスター表
示用の電源回路を設けると電源回路が非常に大きくな
る。一方で、通常のキャラクタ表示では、白ラスター表
示の１／５〜１／３の電力しか冗費しない。したがっ
て、白ラスター表示の対応できるように電源の出力電流
を保有することは経済的あるいは、システムサイズの観
点から好ましくない。
【０８７６】この課題に対処するため、本発明では、一
定値以上の電力を消費される画像（例えば、白ラスター
表示など）を表示する場合は、画像の輝度を低下させて
表示するように構成している。例えば、白ラスターで１
００ｍＡの電流が流れる場合は、１／２の５０ｍＡの電
流となるように画像データを処理する。つまり、入力画
像のデータの総和を求め、総和が一定値以上となる場合
は、画像データに演算処理を行って、保有する電源電力
で表示可能なように画像データの値を小さくするのであ
る。
【０８７７】もちろん、画像データの値を小さくするこ
とに限定されるものではなく、図１５５、図１８５、図
１８９などで説明した非点灯制御を行うことにより、表
示画面２１全体の輝度を低減することができる。もちろ
ん、画像表示部のみの輝度を低減し、アンテナ表示、時
計表示などのアイコン部分は従来の輝度（そのままの輝
度）を保つように制御することもできることは言うまで
もない。
【０８７８】なお、以上の実施例は、画像表示領域３１
１もしくは非表示領域３１２を表示画面の上下方向に走
査することにより、画像表示を行うか、異なる輝度表示
領域を形成（表示）するとして説明をした。しかし、本
発明はこれに限定されるものではない。例えば、図１８
８などにおいて、表示画面２１の各部分を選択する回数
を制御すれば明るさ分布を形成できる。つまり、図１８
８において、表示画面２１を表示するフレームレートが
６０Ｈｚの時、画像表示領域３１１ｂを２５回選択し、
画像表示領域３１１ａを５０回選択するように制御すれ
ば、画像表示領域３１１ａは画像表示領域３１１ｂの２
倍の輝度で表示できる。同様に、図１９０（ｂ）におい
て、表示画面２１を表示するフレームレートが６０Ｈｚ
の時、画像表示領域３１１ｂを２５回選択し、画像表示
領域３１１ａを５０回選択し、非表示領域３１２を全く
選択しないように制御すれば、画像表示領域３１１ａは
画像表示領域３１１ｂの２倍の輝度で表示でき、３１２
の非表示領域を黒表示にすることができる。
【０８７９】なお、以上説明した事項は、図１７２など
で説明したブロック駆動あるいは図１７３で説明した逆
バイアス電圧駆動にも適用できることは言うまでもな
い。また、ブロック駆動において、各ブロックを構成す
る画素行の本数は１つの文字列を表現する本数にするこ
とが好ましい。例えば、１文字が１６×１６ドットで構
成されるのであれば、１６画素行を１つのブロックとす
る。また、１文字が２４×２４ドットで構成されるので
あれば、２４画素行を１つのブロックとする。このよう
に、文字を構成する縦方向のドット数をブロック数とを
一致させることにより、文字を表示する行ごとに画像表
示領域３１１、非表示領域３１２を制御することができ
る。
【０８８０】（実施の形態１０）図５２の表示方法のよ
うに、奇数画素行と偶数画素行（もしくは複数画素行ご
と）を所定フィールド（フレーム）ごとに切り替える表
示方法は、立体画像表示装置もしくは方法に適用するこ
とができる。以下、本発明の立体表示装置について図１
９１、図１９２を参照しながら説明をする。
【０８８１】まず、本発明の表示方法は基本的に画素行
単位（画素行の方向）に画像表示領域３１１と非表示領
域３１２を構成するものである。したがって、図５２の
ように表示する場合は縦横を変換する必要があるが、こ
の変換は容易である。メモリに蓄積された画像データを
行と列を入れ替えればよいからである。縦横を変換すれ
ば図１９１（ａ１）の表示状態となる。つまり、表示パ
ネルの走査方向はＡに示す矢印方向となるが、画像は図
１９１（ａ１）に示すように、紙面上が画面上となり、
紙面下が画面下となる。したがって、表示パネルの使用
者にはあたかも画面上から下に走査しているように見え
る。
【０８８２】表示パネルの表示画面２１は左から奇数画
素列（行）に右目の画像を表示し、偶数画素列（行）に
左目の画像を表示する。画像表示は表示パネルと同期す
る観察用眼鏡８５２と同期させる。観察用眼鏡８５２は
シャッタ８５１として機能する２つの液晶パネルを具備
している。
【０８８３】第１フィールド（第１フレーム）では図１
９１（ａ１）に示すように、左から奇数番目の画素列
（実際は奇数番目の画素行）が画像表示領域３１１とな
り、左から偶数番目の画素列（実際は偶数番目の画素
行）が非表示領域３１２となる。図１９１（ａ１）の表
示状態と同期して、観察用眼鏡８５２の左目用のシャッ
タ８５１Ｌが閉じ、観察用眼鏡８５２の右目用のシャッ
タ８５１Ｒが開く。したがって、観察者は右目だけで、
図１９１（ａ１）の画像を見ることになる。
【０８８４】第１フィールド（第１フレーム）の次の第
２フィールド（第２フレーム）では図１９１（ａ２）に
示すように、左から偶数番目の画素列（実際は偶数番目
の画素行）が画像表示領域３１１となり、左から奇数番
目の画素列（実際は奇数番目の画素行）が非表示領域３
１２となる。図１９１（ａ２）の表示状態と同期して、
観察用眼鏡８５２の右目用のシャッタ８５１Ｒが閉じ、
観察用眼鏡８５２の左目用のシャッタ８５１Ｌが開く。
したがって、観察者は左目だけで、図１９１（ａ２）の
画像を見ることになる。
【０８８５】以上の動作を交互に繰り返すことにより、
観察者が使用する眼鏡型のシャッタ８５１と画像表示状
態とが同期して交互に観察者に見えるようにすることに
より立体画像表示を実現できる。
【０８８６】シャッタ８５１を用いずに立体画像表示を
実現するためには、図１９２に図示したように表示パネ
ルの光出射側にプリズム８６１を配置すればよい。プリ
ズム８６１のＡ部をある表示タイミングにおける画像表
示領域３１１に対応するように配置し、プリズム８６１
のＢ部を前述の表示タイミングにおける非表示領域３１
２に対応するように配置する。このように、プリズム８
６１を配置することにより、奇数画素行の画像が観察者
の右目に入射するようにし、偶数画素行の画像が観察者
の左目に入射するように構成することができる。なお、
プリズム８６１と表示パネル間にはエチレングリコール
などの光結合材８６２を配置し、オプティカルカップリ
ングさせておく。
【０８８７】なお、図１９１において切り替え手段８５
２は眼鏡としたがこれに限定されるものではない。観察
者の右目に入射する光と左目に入射する光とを制御でき
るものであればいずれのものでもよい。例えば、ゴーグ
ルタイプのものが例示される。また、切り替え手段８５
２と表示パネルとが一体となったもの（ヘッドマウント
ディスプレイ）が例示される。また、シャッタ８５１は
液晶表示パネルに限定されるものではなく、カメラのシ
ャッタ、回転フィルタのようにメカニカルなものでもよ
い。また、ポリゴンミラーを組み込んだもの、ＰＬＺＴ
を用いたシャッタ、エレクトロルミネッセンスを応用し
たシャッタなども例示される。
【０８８８】以上のように、１つの表示パネルの表示画
像を図５２の表示方法を用いることにより立体表示を実
現できる。なお、図１９１、図１９２の装置または方法
は、複数画素行（列）ごと、あるいは奇数画素行（列）
と偶数画素行（列）ごとに異なる画像を表示するという
ものであり、その用途は立体表示のみに限定されるもの
ではない。例えば、単に２つの画像を重ね合わせて表示
するという用途に用いてもよい。なお、本発明のＥＬ表
示装置を用い、本発明の駆動方法を実施することが特に
有効であることは言うまでもない。
【０８８９】なお、各画素を駆動する素子はＴＦＴ１１
としたがこれに限定されるものではない。例えば、薄膜
ダイオード（ＴＦＤ）の組み合わせにより、画素１６を
構成でき、このダイオードの一方の端子電圧レベルを操
作することにより、ＥＬ素子１５に流す電流を間欠動作
させることができる。この構成では、必要に応じてカソ
ード電極と横ストライプ状に加工（形成）する。その
他、バリスタ、サイリスタなどのスイッチング素子でも
同様である。
【０８９０】例えば、図６の変換用ＴＦＴ１１ａにおけ
る駆動用ＴＦＴを例にすれば、図１９３（ａ）に図示す
るように、ＮチャンネルまたはＰチャンネルのバイポー
ラトランジスタでもよい。また、図１９３（ｂ）に図示
するように、ＮチャンネルまたはＰチャンネルのＭＯＳ
トランジスタでもよい。さらに、図１９３（ｃ）に図示
するように、ホトトランジスタあるいはホトダイオード
でもよく、図１９３（ｄ）に図示するように、サイリス
タ素子などでもよい。このことは、他の画素を構成する
スイッチング素子にも適用できるということを意味す
る。
【０８９１】また、ＴＦＴ素子はＰチャンネルでもＮチ
ャンネルのいずれでも用いることができる。また、ＥＬ
素子１５の位置は図６または図８のような位置に限定さ
れるものではない。例えば、図１５３（ａ）は図６の変
換用ＴＦＴ１１ａとＥＬ素子１５との接続状態を抜き出
したものである。この変形として図１５３（ｂ）の構成
も例示される。また、駆動用ＴＦＴをＮチャンネルとし
た図１５３（ｃ）、（ｄ）の構成も例示される。これら
の事項は変換用ＴＦＴ１１ａについてだけでなく、他の
画素を構成するスイッチング素子についても同様であ
る。
【０８９２】また、ＴＦＴなどのスイッチング素子は低
温多結晶Ｓｉ−ＴＦＴで形成されることが望ましいが、
アモルファスシリコンＴＦＴでもよい。特に、ＥＬ素子
１５に流す電流が１μＡ以下の場合は、アモルファスシ
リコン技術で形成した方が特性上十分である。また、ゲ
ートドライバ回路、ソースドライバ回路などもアモルフ
ァスシリコン技術による素子で形成してもよい。
【０８９３】また、図１０、図５５、図５６、図５８な
どのゲートドライバ１２の構成についてもこれに限定さ
れるものではなく（図１０などはＳＴ信号を順次クロッ
クに同期してシフト動作（シリアル処理）する構成であ
る）、例えば、各ゲート信号線のオンオフ状態を一度に
決定するパラレル入力であってもよい（すべてのゲート
信号線のオンオフフロジックがコントローラかゲート信
号線１７の本数分、一度に出力され決定される構成な
ど）。
【０８９４】図１９４は有機ＥＬモジュールの構成図で
ある。プリント基板１０３にはコントロールＩＣ１０１
と電源ＩＣ１０２が実装されている。プリント基板１０
３とアレイ基板４９とはフレキシブル基板１０４で電気
的に接続される。このフレキシブル基板１０４を介して
電源電圧、電流、制御信号、映像データがアレイ基板４
９のソースドライバ１４およびゲートドライバ１２に供
給される。
【０８９５】この際問題となるのは、ゲートドライバ１
２の制御信号である。ゲートドライバ１２には少なくと
も５Ｖ以上の振幅の制御信号を印加する必要がある。し
かし、コントロールＩＣ１０１の電源電圧は２．５Ｖあ
るいは３．３Ｖであるため、コントロールＩＣ１０１か
ら直接ゲートドライバ１２に制御信号を印加することが
できない。
【０８９６】この課題に対して、本発明は高い電圧で駆
動される電源ＩＣ１０２からゲートドライバ１２の制御
信号を印加する。電源ＩＣ１０２はゲートドライバ１２
の動作電圧も発生させるので、当然ながらゲートドライ
バ１２に最適な振幅の制御信号を発生させることができ
る。
【０８９７】図１９５ではゲートドライバ１２の制御信
号をコントロールＩＣ１０１で発生させ、ソースドライ
バ１４で一旦レベルシフトを行った後、ゲートドライバ
１２に印加している。ソースドライバ１４の駆動電圧は
５〜８Ｖであるから、コントロールＩＣ１０１から出力
された３．３Ｖ振幅の制御信号を、ゲートドライバ１２
が受け取れる５Ｖ振幅に変換することができる。
【０８９８】図１３２、図１９６は本発明の表示モジュ
ール装置の説明図である。図１９６はソースドライバ１
４内に内蔵表示メモリ１５１を持たせた構成である。内
蔵表示メモリは８色表示（各色１ビット）、２５６色表
示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示
（ＲＧＢは各４ビット）の容量を有する。この８色、２
５６色または４０９６色表示で、かつ静止画の時は、ソ
ースドライバ１４内に配置されたドライバコントローラ
はこの内蔵表示メモリ１５１の画像データを読み出すの
で、超低消費電力化を実現できる。もちろん、内蔵表示
メモリ１５１は２６万色以上の多色の表示メモリであっ
てもよい。また、動画の時も内蔵表示メモリ１５１の画
像データを用いてもよい。
【０８９９】内蔵表示メモリ１５１の画像データは誤差
拡散処理あるいはディザ処理を行った後のデータをメモ
リしてもよい。誤差拡散処理、ディザ処理などを行うこ
とにより、２６万色表示データを４０９６色などに変換
することができ、さらに内蔵表示メモリ１５１の容量を
小さくすることができる。誤差拡散処理などは誤差拡散
コントローラ１４１で行うことができる。また、ディザ
処理を行った後、さらに誤差拡散処理を行ってもよい。
以上の事項は、逆誤差拡散処理にも適用される。
【０９００】なお、図１９６などにおいて、１４をソー
スドライバと記載したが、単なるドライバだけでなく、
電源ＩＣ１０２、バッファ回路１５４（シフトレジスタ
などの回路を含む）、データ変換回路、ラッチ回路、コ
マンドデコーダ、シフト回路、アドレス変換回路、内蔵
表示メモリ１５１からの入力を処理してソース信号線に
電圧あるいは電流を出力する様々な機能あるいは回路が
構成されたものである。これらの事項は、本発明の他の
実施例でも同様である。
【０９０１】なお、図１９６などで説明する構成は、図
１２〜図１６、図１８、図２０、図２１などで説明する
３辺フリー構成あるいはその他の構成、駆動方法などに
も適用できることは言うまでもない。
【０９０２】図１９７はＥＬ素子１５を湿度から保護す
るための保護カバーを封止フタ４１とした構成例であ
り、また、携帯電話などの保護カバーと兼用してもよ
い。保護カバーとは、表示パネルの前面を保護するため
に配置された透明板である。もしくは、反射型の液晶表
示パネルでは、フロントライトが保護カバーとなってい
る。そして、封止フタ４１には円偏光板７４が取り付け
られている。なお、円偏光板７４は薄膜、または封止フ
タ４１などに樹脂を塗布し、この樹脂を延伸することに
より形成してもよい。
【０９０３】そして、携帯電話などの筐体１９３にＥＬ
素子のアレイ基板４９が取り付けられている（ＥＬ表示
パネルが取り付けられている）。封止フタ４１内にゲー
トドライバ１２（あるいはソースドライバ１４）が配置
されている。ゲートドライバ１２（あるいはソースドラ
イバ１４）も、封止フタ４１で保護されている。以上の
ように形成（構成）することで、保護カバーを省略する
ことができ、表示パネルモジュールとしての全体の厚み
を薄くすることができる。
【０９０４】また、図２でも説明したように、有機ＥＬ
パネルはカソード電極（もしくはアノード電極）として
反射膜４６を形成する必要がある。この電極はアルミな
どで形成する。そのため、反射率は８５％以上と良好で
ある。
【０９０５】図１９８は、この反射膜４６をミラーとし
て使用できるように構成した携帯電話である。通常の使
用状態では図１９９に図示するように使用する（もしく
は図２００を参照のこと）。表示パネル２０４６をミラ
ーとして使用する際には、表示パネル２０４６を右また
は左の支点（図示せず）を中心としてひっくり返し、裏
面ミラー２０４５を使用する。
【０９０６】ただし、以上の実施例は、ＥＬ表示パネル
の裏面に形成された反射膜をミラーとして使用するもの
である。したがって、ミラーとして使用する対象は、携
帯電話に限定されるものではなく、テレビ、モニター、
ＰＤＡでもよい。また、表示パネルの裏面にミラーを形
成するものである。したがって、カソードに限定される
ものではなく、別途、表示パネルの裏面にミラーを形成
した構成でもよい。例えば、反射型の液晶表示パネルで
は、裏面を使用していないので、この裏面にアルミある
いは銀を蒸着し、ミラーを形成してもよい。この場合、
アルミあるいは銀が腐食することを防止するため、表面
にＳｉＯ2などの無機薄膜を形成することが好ましい。
また、ＵＶ樹脂などでも保護してもよい。
【０９０７】なお、図１９８において、２０４１は受信
した音声を聞こえるようにするスピーカーであり、２０
４４は、使用者の音声を入力するためのマイクである。
また、図４４で説明したように、表示モード切り替えス
イッチ４６５を配置しておくことが好ましい。また、さ
らに、図４３などで説明した画面の明るさを切り替える
機能を実現する切り替えスイッチを形成（配置）するこ
とが好ましい。
【０９０８】フレームレートはパネルモジュールの消費
電力と関係する。つまり、フレームレートを高くすれば
ほぼ比例して消費電力は増大する。携帯電話などは待ち
受け時間を長くするなどの観点から消費電力の低減を図
る必要がある。一方、表示色を多くする（階調数を多く
する）ためにはソースドライバ１４などの駆動周波数を
高くしなければならない。しかし、消費電力の問題から
消費電力を増大させることは困難である。
【０９０９】一般的に、携帯電話などの情報表示装置で
は、表示色数よりも低消費電力化が優先される。表示色
数を増加させる回路の動作周波数が高くなる、あるいは
ＥＬ素子に印加する電圧（電流）波形の変化が多くなる
などの理由から、消費電力が増加する。したがって、あ
まり表示色数を多くすることはできない。この課題に対
して、本発明は画像データを誤差拡散処理あるいはディ
ザ処理を行って画像を表示する。
【０９１０】図１９９で説明した本発明の携帯電話では
図示していないが、筐体の裏側にＣＣＤカメラを備えて
いる。ＣＣＤカメラで撮影した画像およびデータは即時
に表示パネルの表示画面２１に表示できる。ＣＣＤカメ
ラの画像データは２４ビット（１６７０万色）、１８ビ
ット（２６万色）、１６ビット（６．５万色）、１２ビ
ット（４０９６色）、８ビット（２５６色）をキー入力
で切り替えることができる。
【０９１１】表示データが１２ビット以上の時は、誤差
拡散処理を行って表示する。つまり、ＣＣＤカメラから
の画像データが内蔵表示メモリ１５１の容量以上の時
は、誤差拡散処理などを実施し、表示色数を内蔵表示メ
モリ１５１の容量以下となるように画像処理を行う。
【０９１２】今、ソースドライバ１４には４０９６色
（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１
を具備しているとして説明する。モジュール外部から送
られてくる画像データが４０９６色の場合は、直接ソー
スドライバ１４の内蔵表示メモリ１５１に格納され、こ
の内蔵表示メモリ１５１から画像データを読み出し、表
示画面２１に画像を表示する。
【０９１３】画像データが２６万色（Ｇ：６ビット、
Ｒ、Ｂ：各５ビットの計１６ビット）の場合は、図１３
２および図１９６に示すように、誤差拡散コントローラ
１４１の演算メモリ１５２に一旦格納され、かつ同時に
演算回路１５３で誤差拡散あるいはディザ処理が行われ
る。この誤差拡散処理などにより１６ビットの画像デー
タは内蔵表示メモリ１５１のビット数である１２ビット
に変換されてソースドライバ１４に転送される。ソース
ドライバ１４はＲＧＢ各４ビット（４０９６色）の画像
データを出力し、表示画面２１に画像を表示する。
【０９１４】また、図１３２の構成などにおいて、垂直
同期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を
変化させて）、フィールドあるいはフレームごとに誤差
拡散処理あるいはディザ処理方法を変化させてもよい。
例えば、ディザ処理では、第１フレームでＢａｙｅｒ型
を用い、次の第２フレームではハーフトーン型を用い
る。このように、フレームごとにディザ処理を変化さ
せ、切り替えるようにすることで、誤差拡散処理などに
伴うドットむらが目立ちにくくなるという効果が発揮さ
れる。
【０９１５】また、第１フレームと第２フレームで誤差
拡散処理などの処理係数を変化させてもよい。また、第
１フレームで誤差拡散処理をし、第２フレームでディザ
処理をし、さらに第３フレームで誤差拡散処理をするな
ど、様々な処理を組み合わせても良い。また、乱数発生
回路を具備し、乱数の値でフレームごとに処理を実施す
る処理方法を選択してもよい。
【０９１６】フレームレートなどの情報を伝送されるフ
ォーマットに記載するようにしておけば、この記載され
たデータをデコードあるいは検出することにより、自動
でフレームレートなどを変更できるようになる。伝送さ
れてくる画像が動画か静止画かを記載しておくこと、特
に動画の場合は、動画の１秒あたりのコマ数を記載して
おくことが好ましい。また、伝送パケットに携帯電話の
機種番号を記載しておくことが好ましい。なお、本明細
書では伝送パケットとして説明するがパケットである必
要はなく、送信あるいは発信するデータ中に図２０１な
どで説明する情報（表示色数、フレームレートなど）が
記載されたものであればいずれでもよい。
【０９１７】図２０２は本発明の携帯電話などに送られ
てくる伝送フォーマットである。伝送とは、受信するデ
ータと送信するデータの双方を含む。つまり、携帯電話
は受話器からの音声あるいは携帯電話に付属のＣＣＤカ
メラで撮影した画像を他の携帯電話などに送信する場合
もあるからである。したがって、図２０１などで説明す
る伝送フォーマットなどに関連する事項は送信、受信の
双方に適用される。
【０９１８】本発明の携帯電話などにおいて、データは
デジタル化されてパケット形式で伝送される。図２０２
で記載しているように、フレームの中は、フラグ部
（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情
報部（Ｉ）、及びフレームチェックシーケンス（ＦＣ
Ｓ）からなる。コントロール部（Ｃ）のフォーマットは
図２０３のように情報転送（Ｉフレーム）、監視（Ｓフ
レーム）、及び非番号制（Ｕフレーム）の３つの形式を
とる。
【０９１９】まず、情報転送形式は、情報（データ）を
転送する時に使用するコントロールフィールドの形式
で、非番号性形式の一部を除けば、情報転送形式がデー
タフィールドを有する唯一の形式である。この形式によ
るフレームを情報フレーム（Ｉフレーム）という。
【０９２０】また、監視形式は、データリンクの監視制
御機能、すなわち情報フレームの受信確認、情報フレー
ムの再送要求などを行うために使用する形式である。こ
の形式によるフレームを、監視フレーム（Ｓフレーム）
という。
【０９２１】次に、非番号制形式は、その他のデータリ
ング制御機能を遂行するために使用するコントロールフ
ィールドの形式で、この形式によるフレームを非番号制
フレーム（Ｕフレーム）という。
【０９２２】端末及び網は送受信する情報フレームを送
信シーケンス番号Ｎ（Ｓ）と受信シーケンス番号Ｎ
（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで
構成され、０〜７までの８個を循環番号として使い、７
の次は０となるモジュラス構成をとっている。したがっ
て、この場合のモジュラスは８であり、応答フレームを
受信せずに連続送信できるフレーム数は７である。
【０９２３】データ領域には色数データを示す８ビット
のデータとフレームレートを示す８ビットのデータが記
載される。これらの例を図２０１（ａ）、（ｂ）に示
す。また、表示色の色数には静止画と動画の区別を記載
しておくことが好ましい。また、携帯電話の機種名、送
受信する画像データの内容（人物などの自然画、メニュ
ー画面）などを図２０２のパケットに記載しておくこと
が望ましい。データを受け取った機種はデータをデコー
ドし、それを自身（該当機種番号）のデータと認識した
とき、記載された内容によって、表示色、フレームレー
トなどを自動的に変更する。また、記載された内容を表
示装置の表示画面２１に表示するように構成してもよ
い。ユーザーが表示画面２１の記載内容（表示色、推奨
フレームレート）を見て、キーなどを操作し、最適な表
示状態にマニュアルで変更すればよい。
【０９２４】なお、一例として、図２０１（ｂ）では数
値の３はフレームレート８０Ｈｚと一例をあげて記載し
ているがこれに限定されるものではなく、４０〜６０Ｈ
ｚなどの一定範囲を示すものであってもよい。また、デ
ータ領域に携帯電話の機種などを記載しておいてもよ
い。機種により性能などが異なり、フレームレートを変
化させる必要も発生するからである。また、画像が漫画
であるとか、宣伝（ＣＭ）であるとかの情報を記載して
おくことも好ましい。また、パケットに視聴料金や、パ
ケット長などの情報を記載しておいてもよい。ユーザー
が視聴料金の確認をして情報を受信するか否かを判断で
きるからである。また、画像データが誤差拡散処理をさ
れているか否かのデータも記載しておくことが好まし
い。
【０９２５】また、画像処理方法（誤差拡散処理、ディ
ザ処理などの種別、重み付け関数の種類とそのデータ、
ガンマの係数など）、機種番号などの情報を伝送される
フォーマットに記載しておけばよい。また、画像データ
がＣＣＤで撮影されたデータか、ＪＰＥＧデータか、ま
た、その解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデー
タかなどの情報を記載しておくと、これを基にデータを
デコードあるいは検出し、自動受信した携帯電話などを
最適な状態に変更できるようになる。
【０９２６】もちろん、伝送されてくる画像が動画か静
止画かを記載しておくこと、特に動画の場合は、動画の
１秒あたりのコマ数を記載しておくことが好ましい。ま
た、受信端末で推奨する再生コマ数／秒などの情報も記
載しておくことが好ましい。
【０９２７】以上の事項は、伝送パケットが送信の場合
でも同様である。また、本明細書では伝送パケットとし
て説明しているがパケットである必要はない。つまり、
送信あるいは発信するデータ中に図２０１などで説明す
る情報が記載されたものであればいずれでもよい。
【０９２８】誤差拡散処理コントローラ１４１には、誤
差処理されて送られてきたデータに対して逆誤差拡散処
理を行い、元データに戻してから再度、誤差拡散処理を
行う機能を付加することが好ましい。誤差拡散処理の有
無は図２０２のパケットデータに載せておく。また、誤
差拡散（ディザなどの方式も含む）の処理方法、形式な
ど逆誤差拡散処理に必要なデータも載せておく。
【０９２９】逆誤差拡散処理を実施するのは、誤差拡散
処理の過程において、ガンマカーブの補正も実現できる
からである。データを受けたＥＬ表示装置などのガンマ
カーブと、送られてきたガンマカーブとが適応しない場
合や、送信されてきたデータが誤差拡散などの処理をす
でに実施された画像データである場合がある。この事態
に対応するために、逆誤差拡散処理を実施し、元データ
に変換してガンマカーブ補正の影響が出ないようにす
る。その後、受信したＥＬ表示装置などで誤差拡散処理
を行い、受信表示パネルに最適なガンマカーブにし、か
つ最適な誤差拡散処理となるように誤差拡散処理などを
実施する。
【０９３０】また、表示色によりフレームレートを切り
替えたい場合は、携帯電話などの装置にユーザボタンを
配置し、ボタンなどを用いて表示色などを切り替えられ
るようにすればよい。
【０９３１】図１９９は情報端末装置の一例としての携
帯電話の平面図である。筐体１９３にアンテナ１９１、
テンキー１９２などが取り付けられている。１９４は表
示色切り替えキーあるいは電源オンオフ、フレームレー
ト切り替えキーである。
【０９３２】携帯電話などの内部回路ブロックを図２０
４に示す。回路は主としてアップコンバータ２０５とダ
ウンコンバータ２０４のブロック、デェプレクサ２０１
のブロック、ＬＯバッファ２０３などのブロックから構
成される。
【０９３３】キー１９４を１度押さえると表示色は８色
モードに、続いて同一キー１９４を押さえると表示色は
２５６色モード、さらに同一キー１９４を押さえると表
示色は４０９６色モードとなるようにシーケンスを組ん
でもよい。キーは押さえるごとに表示色モードが変化す
るトグルスイッチとする。なお、別途表示色に対する変
更キーを設けてもよい。この場合、キー１９４は３つ
（以上）となる。
【０９３４】キー１９４はプッシュスイッチの他、スラ
イドスイッチなどの他のメカニカルなスイッチでもよ
く、また、音声認識などにより切り替わるものでもよ
い。例えば、４０９６色を受話器に音声入力すること、
例えば、「高品位表示」、「２５６色モード」あるいは
「低表示色モード」と受話器に音声入力することにより
表示パネルの表示画面２１に表示される色が変化するよ
うに構成する。これは現行の音声認識技術を採用するこ
とにより容易に実現することができる。
【０９３５】また、表示色の切り替えは電気的に切り替
わるスイッチでもよく、表示パネルの表示画面２１に表
示させたメニューを触れることにより選択するタッチパ
ネルでも良い。また、スイッチを押さえる回数で切り替
える、あるいはクリックボールのように回転あるいは方
向により切り替えるように構成してもよい。
【０９３６】１９４は表示色切り替えキーとしたが、フ
レームレートを切り替えるキーなどとしてもよい。ま
た、動画と静止画とを切り替えるキーなどとしてもよ
い。また、動画と静止画とフレームレートなどの複数の
要件を同時に切り替えてもよい。また、押さえ続けると
徐々に（連続的に）フレームレートが変化するように構
成してもよい。この場合は発振器を構成するコンデンサ
Ｃ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボ
リウムにしたりすることにより実現できる。また、コン
デンサはトリマコンデンサとすることにより実現でき
る。また、半導体チップに複数のコンデンサを形成して
おき、１つ以上のコンデンサを選択し、これらを回路的
に並列に接続することにより実現してもよい。
【０９３７】なお、表示色などによりフレームレートを
切り替えるという技術的思想は携帯電話に限定されるも
のではなく、パームトップコンピュータや、ノートパソ
コン、デスクトップパソコン、携帯時計など表示画面を
有する機器に広く適用することができる。また、液晶表
示装置に限定されるものではなく、液晶表示パネル、有
機ＥＬ表示パネルや、ＴＦＴパネル、ＰＬＺＴパネル
や、ＣＲＴにも適用することができる。
【０９３８】図１９８において、２０４３はファンクシ
ョンスイッチ（ＦＳＷ）である。ＦＳＷ２０４３は、小
指、薬指で押さえられる位置に配置されている。また、
ＦＳＷ２０４３ａ、２０４３ｂは左右に配置されてい
る。これは、右手の小指、薬指で押さえられること、左
手の小指、薬指で押さえられることを実現できるように
構成したためである。なお、ＦＳＷは筐体１９３の裏面
に配置してもよい。
【０９３９】右手用のＦＳＷ２０４３を有効にするか、
左手のＦＳＷ２０４３を有効にするかは、コマンド設定
でユーザーが切り替えられるようにしている。つまり、
ユーザーがメニュー画面で右側用を有効にする設定をす
ると、右手用のＦＳＷ２０４３が有効になり、左手のＦ
ＳＷ２０４３は無効になる。逆に、ユーザーがメニュー
画面で左側用を有効にする設定をすると、左手用のＦＳ
Ｗ２０４３が有効になり、右手のＦＳＷ２０４３は無効
になる。
【０９４０】図２０５（ａ）に図示するように、ＦＳＷ
２０４３が押されてない時は、テンキー１９２は数字入
力キーとなる。図２０５（ｂ）のように、ＦＳＷ２０４
３ａが押されると、ひらがな入力モードとなる。この時
は、「あ、か、さ、た、な…・」の一番上の文字が指定
される。この状態でまず、「あ」を選択する。次に、Ｆ
ＳＷ２０４３ｂも押さえると、先に押さえられた文字列
を含む５つの文字の入力状態となる。この状態で特定の
キーを押さえると文字が入力される。したがって、ＦＳ
Ｗ２０４３とテンキー１９２とを組み合わせることによ
り、容易に日本語入力を実現できる。また、図２０５
（ｄ）に図示するように、ＦＳＷ２０４３ｂのみを押さ
えると、英文字入力モードとなる。
【０９４１】以上のように、テンキー１９２の他に、Ｆ
ＳＷ２０４３を配置することにより、容易に多種多様な
文字入力が可能になる。
【０９４２】（実施の形態１１）さらに、本発明のＥＬ
表示パネルあるいはＥＬ表示装置もしくは駆動方法を採
用した実施の形態について、図面を参照しながら説明す
る。
【０９４３】図２０６は本発明の実施の形態におけるビ
ューファインダの断面図である。但し、説明を容易にす
るため模式的に描いている。また、一部拡大あるいは縮
小した箇所や省略した箇所もある。例えば、図２０６に
おいては接眼カバーを省略している。以上のことは他の
図面においても該当する。
【０９４４】ボディー４５１の裏面は暗色あるいは黒色
にされている。これは、表示パネル８２から出射した迷
光がボディー４５１の内面で乱反射し、表示コントラス
トの低下を防止するためである。また、表示パネルの光
出射側にはλ／４板５０（位相板など）、偏光板５４な
どが配置されている。このことは図２でも説明してい
る。
【０９４５】接眼リング４５２には拡大レンズ４５３が
取り付けられている。観察者は接眼リング４５２をボデ
ィー４５１内での挿入位置を可変して、表示パネルの表
示画像にピントが合うように調整する。また、必要に応
じて表示パネルの光出射側に正レンズ４５４を配置すれ
ば、拡大レンズ４５３に入射する主光線を収束させるこ
とができる。そのため、拡大レンズ４５３のレンズ径を
小さくすることができ、ビューファインダを小型化する
ことができる。
【０９４６】図２０７はビデオカメラの斜視図である。
ビデオカメラは撮影レンズ４６１とビデオカメラ本体４
６２とを具備し、撮影レンズ４６１とビューファインダ
４６６とは背中合わせとなっている。また、ビューファ
インダ４６６には接眼カバー４６４が取り付けられてい
る（図２０６も参照）。観察者（ユーザー）はこの接眼
カバー４６４部から表示パネルの画像を観察する。
【０９４７】一方、本発明のＥＬ表示パネルは表示画面
２１としても使用されている。表示画面２１は支点４６
８で角度を自由に調整できる。表示画面２１を使用しな
い時は、格納部４６３に格納される。
【０９４８】図２０７において、４６５は表示モード切
り替えスイッチである。表示モード切り替えスイッチ４
６５を押さえると図４４の回路が動作し、図４４で説明
した事項が実施される。
【０９４９】本実施の形態のＥＬ表示装置はビデオカメ
ラだけでなく、図２０８に示すような電子カメラにも適
用することができる。表示パネル８２はデジタルカメラ
本体４７２に付属されたモニターとして用いる。デジタ
ルカメラ本体４７２にはシャッタ４７１の他、表示モー
ド切り替えスイッチ４６５が取り付けられている。
【０９５０】この表示モード切り替えスイッチ４６５
は、携帯電話などにも取り付けることが好ましい。ま
た、携帯電話などにも、先に説明した表示モード切り替
えスイッチの表示輝度を切り替える機能をも付加するこ
とが好ましい。以下、この表示輝度をデジタル的に変化
させる方法について説明する。
【０９５１】図８０などで説明したが、本発明の駆動方
法の１つにＮ倍の電流をＥＬ素子１５に流し、１Ｆの１
／Ｍの期間だけ点灯させる方法がある。この点灯させる
１／ＭのＭの値だけを切り替えることにより、明るさを
デジタル的に変更することができる。例えば、Ｎ＝４と
して、ＥＬ素子１５に４倍の電流を流す。点灯期間を１
／Ｍとし、Ｍ＝１、２、３、４と切り替えれば、１倍か
ら４倍までの明るさ切り替えが可能となる。なお、Ｍ＝
１、１．５、２、３、４、５、６などと変更できるよう
に構成してもよい。
【０９５２】以上の切り替え動作は、携帯電話の電源を
オンしたときに、表示画面２１を非常に明るく表示し、
一定の時間を経過した後は、電力セーブするために、表
示輝度を低下させる構成に用いる。また、ユーザーが希
望する明るさに設定する機能としても用いることができ
る。例えば、屋外などでは、周辺が明るく、画面が全く
見えなくなるので、画面を非常に明るくする。しかし、
高い輝度で表示し続けるとＥＬ素子１５は急激に劣化す
る。そのため、非常に明るくする場合は、短時間で通常
の輝度に復帰させるように構成しておく。さらに、高輝
度で表示させる場合は、ユーザーがボタンを押すことに
より表示輝度を高くできるように構成しておく。
【０９５３】したがって、ユーザーがボタンで切り替え
られるとか、設定モードで自動的に変更できるとか、外
光の明るさを検出して自動的に切り替えられるとかのよ
うな構成にしておくことが好ましい。また、表示輝度を
５０％、６０％、８０％とユーザーなどが設定できるよ
うに構成しておくことが好ましい。
【０９５４】また、表示画面はガウス分布表示にするこ
とが好ましい。ガウス分布表示とは、中央部の輝度が明
るく、周辺部を比較的暗くする方式である。視覚的に
は、中央部が明るければ周辺部が暗くとも明るいと感じ
られる。主観評価によれば、周辺部が中央部に比較して
７０％の輝度を保っておれば、視覚的に遜色ない。さら
に低減させて、５０％輝度としてもほぼ問題がない。本
発明の自己発光型表示パネルでは、先に説明したＮ倍パ
ルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１
／Ｍの期間だけ点灯させる方法）を用いて画面の上から
下方向に、ガウス分布を発生させている。
【０９５５】具体的には、画面の上部と下部ではＭの値
を大きくし、中央部でＭの値を小さくする。これは、ゲ
ートドライバ１２のシフトレジスタの動作速度を変調す
ることなどにより実現できる。画面の左右の明るさ変調
は、テーブルのデータと映像データとを乗算することに
より発生させている。以上の動作により、周辺輝度（画
角０．９）を５０％にした時、１００％輝度の場合に比
較して約２０％の低消費電力化が可能である。また、周
辺輝度（画角０．９）を７０％にした時、１００％輝度
の場合に比較して約１５％の低消費電力化が可能であ
る。
【０９５６】なお、ガウス分布表示はオンオフできるよ
うに切り替えスイッチなどを設けることが好ましい。例
えば、屋外などで、ガウス表示させると画面周辺部が全
く見えなくなるからである。したがって、ユーザーがボ
タンで切り替えられるとか、設定モードで自動的に変更
できるとか、外光の明るさを検出して自動的に切り替え
られるとかのような構成にしておくことが好ましい。ま
た、周辺輝度を５０％、６０％、８０％とユーザーなど
が設定できるように構成しておくことが好ましい。
【０９５７】なお、液晶表示パネルではバックライトで
固定のガウス分布を発生させているので、ガウス分布の
オンオフを行うことはできない。ガウス分布をオンオフ
できるのは自己発光型の表示デバイス特有の効果であ
る。
【０９５８】また、フレームレートが所定の時、室内の
蛍光灯などの点灯状態と干渉してフリッカが発生する場
合がある。つまり、蛍光灯が６０Ｈｚの交流で点灯して
いるとき、ＥＬ素子１５がフレームレート６０Ｈｚで動
作していると、微妙な干渉が発生し、画面がゆっくりと
点滅しているように感じられる場合がある。これをさけ
るにはフレームレートを変更すればよい。本発明はフレ
ームレートの変更機能を付加している。また、Ｎ倍パル
ス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／
Ｍの期間だけ点灯させる方法）において、ＮまたはＭの
値を変更できるように構成している。
【０９５９】以上の事項は、携帯電話だけに限定される
ものではなく、テレビ、モニターなどにも用いることが
できる。また、どのような表示状態にあるかをユーザー
がすぐに認識できるように、表示画面にアイコン表示を
しておくことが好ましい。以上の事項は以下の事項に対
しても同様である。
【０９６０】また、クロック・フェーズと画面位置（水
平・垂直）を自動調整する「画面自動調整」機能や、ブ
ラック・レベル・コントラストを自動調整する「オート
ゲインコントロール機能」を搭載することが好ましい。
ブラック・レベル・コントラストを適正な値に調整すれ
ば、ＲＧＢ各色に対して最適な階調表示を実現できる。
さらに、ＶＧＡモードなどを縮小あるいは拡大表示した
際に発生するにじみなどを抑える機能を搭載することが
好ましい。また、一定時間使用しない際には、自動的に
バックライトが消える「パワーセーブモード」を搭載す
ることが好ましい。
【０９６１】また、Ｎ倍パルス駆動（Ｎ倍の電流をＥＬ
素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方
法）を用い、Ｍの値をかなり大きくし、うっすらと画像
が認識できる程度に表示輝度を低下させてもよい。以上
の事項は他の本発明でも同様である。
【０９６２】以上は表示パネル８２の表示領域が比較的
小型の場合であるが、３０インチ以上と大型となると表
示画面２１がたわみやすい。その対策のため、本発明で
は図２０９に示すように、表示パネル８２に外枠４８１
をつけ、外枠４８１をつりさげられるように固定部材４
８２を取り付けている。この固定部材４８２を用いて図
２１０に示すように、ネジ等の固定部材４８２を用いて
壁４９１などに取り付ける。
【０９６３】しかし、表示パネル８２の画面サイズが大
きくなると重量も重たくなる。そのため、表示パネル８
２の下側に脚取り付け部４８４を配置し、複数の脚４８
３で表示パネル８２の重量を保持できるようにしてい
る。
【０９６４】図２０９のように、脚４８３はＡに示すよ
うに左右に移動でき、また、脚４８３はＢに示すように
収縮できるように構成されている。そのため、狭い場所
であっても表示装置を容易に設置することができる。
【０９６５】なお、脚４８３あるいは筐体（他の本発明
においても）にはプラスチックフィルム−金属板複合材
（以後、複合材と呼ぶ）を使用する。複合材は、金属と
プラスチックフィルムを特殊表面処理層（接着層）を介
して強力に接着したものである。金属板は０．２ｍｍ以
上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層
を介して貼り合わされるプラスチックフィルムは１５μ
ｍ以上１００μｍ以下にすることが好ましい。特殊接着
法によりプラスチックと金属板間に強固な密着力を有す
るようになる。この複合材を使用することにより、プラ
スチック層への着色、染色、印刷が可能となり、また、
プレス部品での二次加工工程（フィルムの手貼り、メッ
キ塗装）の削除が可能となる。また、従来では不可能で
あった深絞り成形やＤＩ成形に適する。
【０９６６】図２０９のテレビにおいて、画面の表面を
保護フィルム（保護板でもよい）４９３で被覆してい
る。これは、表示パネル８２の表示画面２１に物体があ
たって破損することを防止することが１つの目的であ
る。保護フィルム４９３の表面にはＡＩＲコートが形成
されており、また、表面をエンボス加工することにより
液晶表示画面２１に外の状況（外光）が写り込むことを
抑制している。
【０９６７】保護フィルム４９３と表示パネル８２間に
ビーズなどを散布することにより、一定の空間が配置さ
れるように構成する。また、保護フィルム４９３の裏面
に微細な凸部を形成し、この凸部で表示パネル８２と保
護フィルム４９３間に空間を保持させる。このように、
空間を保持することにより保護フィルム４９３からの衝
撃が表示パネル８２に伝達することを抑制する。
【０９６８】また、保護フィルム４９３と表示パネル８
２間にアルコール、エチレングリコールなど液体あるい
はゲル状のアクリル樹脂あるいはエポキシなどの固体樹
脂などの光結合剤を配置または注入することも効果があ
る。界面反射を防止できるとともに、前記光結合剤が緩
衝材として機能するからである。
【０９６９】保護フィルム４９３としては、ポリカーボ
ネートフィルム（板）、ポリプロピレンフィルム
（板）、アクリルフィルム（板）、ポリエステルフィル
ム（板）、ＰＶＡフィルム（板）などが例示される。そ
の他、エンジニアリング樹脂フィルム（ＡＢＳなど）を
用いることもできる。また、強化ガラスなど無機材料か
らなるものでもよい。保護フィルム４９３を配置するか
わりに、表示パネル８２の表面をエポキシ樹脂、フェー
ノル樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以
下の厚みでコーティングすることも同様の効果がある。
また、これらの樹脂表面にエンボス加工などをすること
も有効である。
【０９７０】また、保護フィルム４９３あるいはコーテ
ィング材料の表面をフッ素コートすることにも効果があ
る。表面についた汚れを洗剤などで容易にふき落とすこ
とができるからである。また、保護フィルムを厚く形成
し、フロントライトと兼用してもよい。
【０９７１】画面は４：３に限定されるものではなく、
ワイド表示ディスプレイでもよい。解像度は１２８０×
７６８ドット以上にすることが好ましい。ワイド型とす
ることにより、ＤＶＤ映画やテレビ放送など、横長表示
のタイトルや番組をフルスクリーンで楽しむことができ
る。表示パネル８２の明るさは３００ｃｄ／ｍ2（カン
デラ／平方メートル）、さらには５００ｃｄ／ｍ2（カ
ンデラ／平方メートル）にすることが好ましい。また、
インターネットや通常のパソコン作業に適した明るさ
（２００ｃｄ／ｍ2）で表示できるように切り替えスイ
ッチを設置している。
【０９７２】このように、使用者は表示内容あるいは使
用方法により、最適な画面の明るさにすることができ
る。さらに動画を表示しているウインドウだけを５００
ｃｄ／ｍ2にして、その他の部分は２００ｃｄ／ｍ2にす
る設定も可能である。テレビ番組をディスプレイの隅に
表示しておいて、メールをチェックするといった使い方
にも柔軟に対応できる。スピーカーはタワー型の形状に
なり、前方向だけではなく、空間全体に音が広がるよう
に設計されている。
【０９７３】テレビ番組の再生、録画機能も使い勝手が
向上している。例えば、ｉモードからの録画予約が簡単
にできる。従来は新聞などのテレビ番組表で時間、チャ
ンネルを確認してから予約する必要があったが、電子番
組表をｉモードで確認して予約できる。これなら、放送
時間が分からなくて困ることもない。また、録画番組の
短縮再生もできる。ニュース番組などのテロップや音声
の有無で重要性を判断しながら、不必要と判断した部分
を飛ばして、番組の概要を短時間で見ることができる
（３０分番組で１〜１０分程度）。
【０９７４】また、テレビ録画ができるようにディスク
容量が４０ＧＢ以上のハードディスクを積載している。
これは本体の他に、電源と映像用入出力端子をまとめた
拡張ボックスで構成されている。ビデオなどのＡＶ機器
の接続に使う拡張ボックスには、パソコンとテレビの他
に２系統の映像機器を接続できる。映像入力はＢＳデジ
タルチューナー用のＤ１端子の他にＳ端子入力も備え、
接続する機器に合わせて選択できる。また、ゲーム機な
どの接続に便利なようにＡＶ用の端子は前面に配置され
ている。
【０９７５】また、表示画面を前屈３０度以上、後屈１
２０度以上とし、９０度／１８０度／２７０度に回転で
きるように構成することにより、操作環境にあわせた自
在な設置が可能となる。例えば、９０度回転させてブラ
ウザー画面を縦長に表示することができる。また、１４
５度後屈させることによって対面に座った人へ向かって
画面を表示できる。
【０９７６】以上の保護フィルム４９３、筐体、構成、
特性、機能などに関する事項は本発明の他の表示装置あ
るいは情報表示装置などにも適用されることは言うまで
もない。
【０９７７】なお、図６１などでコンデンサ１９の一方
の端子はＶｄｄ電源と接続するとしたがこれに限定され
るものではない。例えば、図１３３に図示するように、
前段（１つ前の画素行）のゲート信号線１７ａに一方の
端子を接続してもよい。前段のゲート信号線１７ａは１
Ｈ前に選択され、電位変動が発生するが、その後は、次
の１Ｆで選択されるまで（次回選択されるまで）、電位
は固定される。つまり、前段のゲート信号線１７ａ１は
オフ電位Ｖｇｈに固定されているので、コンデンサ１９
の一方の電極として使用することができる。このよう
に、前段のゲート信号線をコンデンサの電極として使用
する構成を前段構成と呼ぶ。
【０９７８】なお、図１３３ではゲート信号線１７ａを
電極として使用するとしたがこれに限定されるものでは
なく、他のゲート信号線でもよい。また、前段構成の技
術的思想は、選択されていない画素の固定電位を使用す
る方式である。したがって、場合によっては、後段のゲ
ート電位を使用することもできる（例えば、ゲート信号
線１７ｂ、逆バイアス電圧Ｖｍなど）。以上の事項は他
の画素構成にも適用できることは言うまでもない。
【０９７９】同様の事項は図７４の電圧プログラムの画
素構成にも適用することができる。前段構成としては、
図１２３の構成が例示され、コンデンサ１９の一方の電
位がゲート信号線１７ａ１の電位とされている。また、
図７６の前段構成は図１２４となる。以上のように、前
段構成を採用することにより、画素内に形成する電源配
線数を減少させることができ、高開口率化も実現でき
る。
【０９８０】すでに説明したが、図６１のＴＦＴ１１
ｄ、図６２のＴＦＴ１１ｅ、図６３のＴＦＴ１１ｄ、図
６４のＴＦＴ１１ｂ、図６５のＴＦＴ１１ｄ、図６６の
ＴＦＴ１１ｄ、図６７のＴＦＴ１１ｅ、図６８のＴＦＴ
１１ｅ、図６９のＴＦＴ１１ｄ、図７１のＴＦＴ１１
ｄ、図７２のＴＦＴ１１ｄ、図７４のＴＦＴ１１ｅ、図
７５のＴＦＴ１１ｅなどのオンオフ状態を制御すること
により、図３８、図４２、図４８、図５０、図５２〜図
５４、図５７、図５９、図６０、図１９１などで説明し
た駆動方法あるいは表示方法もしくは装置を実施できる
ことは言うまでもない。
【０９８１】また、図６などの駆動用ＴＦＴ１１ｂ、取
込用ＴＦＴ１１ｃなどはＮチャンネルで形成されること
が好ましい。コンデンサ１９への突き抜け電圧が低減す
るからである。また、コンデンサ１９のオフリークも減
少するから、１０Ｈｚ以下の低いフレームレートにも適
用できるようになる。
【０９８２】逆に、図６の駆動用ＴＦＴ１１ｂ、取込用
ＴＦＴ１１ｃをＰチャンネルにすることにより突き抜け
を発生させて、より黒表示を良好にする方法も有効であ
る。Ｐチャンネルにおいて駆動用ＴＦＴ１１ｂがオフす
るときはオフ電圧Ｖｇｈとなる。そのため、コンデンサ
１９の端子電圧がＶｄｄ側に少しシフトし、変換用ＴＦ
Ｔ１１ａのゲート端子電圧が上昇し、より黒表示とな
る。また、第１階調表示とする電流値を大きくすること
ができるから（階調１までに一定のベース電流を流すこ
とができる）、電流プログラム方式により書き込み電流
不足を軽減できる。
【０９８３】その他、ゲート信号線１７ａと変換用ＴＦ
Ｔ１１ａのゲート端子間に積極的にコンデンサを形成
し、突き抜け電圧を増加させる構成も有効である（図２
１１を参照）。このコンデンサの容量はコンデンサ１９
の容量の１／５０以上１／１０以下、さらには１／４０
以上１／１５以下とすることが好ましい。もしくは駆動
用ＴＦＴ１１ｂのソース−ゲート（ＳＧ）もしくはゲー
ト−ドレイン（ＧＤ）容量の１倍以上１０倍以下、さら
にはＳＧ（もしくはＧＤ）容量の２倍以上６倍以下にす
ることが好ましい。なお、コンデンサの形成位置は、コ
ンデンサ１９の一方の端子（変換用ＴＦＴ１１ａのゲー
ト端子）とスイッチング用ＴＦＴ１１ｄのソース端子間
に形成または配置してもよい（図２１２を参照）。この
場合も容量などは先に説明した値と同様である。
【０９８４】したがって、駆動用ＴＦＴ１１ｂはＰチャ
ンネルにし、このＰチャンネルは少なくともダブルゲー
ト以上、好ましくはトリプルゲート以上にする。さらに
好ましくは、４ゲート以上にする。そして、駆動用ＴＦ
Ｔ１１ｂのソース−ゲート（ＳＧ）もしくはゲート−ド
レイン（ＧＤ）容量（ＴＦＴがオンしているときの容
量）の１倍以上１０倍以下のコンデンサを並列に形成ま
たは配置することが好ましい。
【０９８５】なお、以上の事項は、図６の画素構成だけ
でなく、他の画素構成でも有効である。例えば、図８、
図９のカレントミラーの画素構成において、突き抜けを
発生させるコンデンサをゲート信号線１７ａまたは１７
ｂと変換用ＴＦＴ１１ａのゲート端子間に配置または形
成する（図２１３、図２１４を参照）。取込用ＴＦＴ１
１ｃのＮチャンネルはダブルゲート以上とする。もしく
は取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄを
Ｐチャンネルとし、トリプルゲート以上とする。図７５
の電圧プログラムの構成にあっては、ゲート信号線１７
ｃと駆動用ＴＦＴ１１ａのゲート端子間にコンデンサを
形成または配置する。また、取込用ＴＦＴ１１ｃはトリ
プルゲート以上とする。以上の事項は図１１０、図７６
などの画素構成にも有効である。
【０９８６】なお、突き抜け電圧を発生させるコンデン
サ１９ｂは、ＴＦＴのソース配線とゲート配線で形成す
る。ただし、これはＴＦＴ１１のソース幅を広げて、ゲ
ート信号線１７と重ねて形成する構成であるから、実用
上は明確にＴＦＴと分離できない構成の場合がある。ま
た、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃ（図６の
構成の場合）を必要以上に大きく形成することで、見か
け上、突き抜け電圧用のコンデンサ１９ｂを構成する方
法も本発明の範疇である。駆動用ＴＦＴ１１ｂ、取込用
ＴＦＴ１１ｃはチャンネル幅Ｗ／チャンネル長Ｌ＝６／
６μｍで形成されることが多い。これらのチャンネル幅
Ｗを大きくすることでも突き抜け電圧用のコンデンサ１
９ｂを構成することができる。例えば、Ｗ：Ｌの比を
２：１以上２０：１以下、好ましくは、Ｗ：Ｌの比を
３：１以上１０：１以下にする構成が例示される。
【０９８７】また、突き抜け電圧用のコンデンサ１９ｂ
は、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化
させることが好ましい。Ｒ、Ｇ、Ｂの各ＥＬ素子１５の
駆動電流が異なり、ＥＬ素子１５の変換用ＴＦＴ１１ａ
のゲート端子にプログラムする電圧（電流）が異なるか
らである。例えば、Ｒ画素のコンデンサ１９ｂを０．０
２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデン
サ１９ｂを０．０２５ｐＦとする。また、Ｒ画素のコン
デンサ１９ｂを０．０２ｐＦとした場合、Ｇ画素のコン
デンサ１９ｂを０．０３ｐＦとし、Ｂ画素のコンデンサ
１９ｂを０．０２５ｐＦとするなどである。このよう
に、Ｒ、Ｇ、Ｂの画素ごとにコンデンサ１９ｂの容量を
変化させることによりオフセットの駆動電流をＲＧＢご
とに調整することができる。したがって、各ＲＧＢの黒
表示レベルを最適値にすることができる。
【０９８８】また、表示画面２１の左右で突き抜け電圧
用のコンデンサ１９ｂの容量を変化させてもよい。これ
は、ゲートドライバ１２が信号供給側にあるので、ゲー
ト信号の立ち上がりが速い（スルーレートが高い）時、
突き抜け電圧が大きくなり、また、ゲート信号線１７端
は、信号波形が鈍っているため、ゲート信号の立ち上が
りが遅い（スルーレートが遅い）時、突き抜け電圧が小
さくなるためである。したがって、ゲートドライバ１２
との接続側のコンデンサ１９ｂを小さくし、ゲート信号
線１７端側のコンデンサ１９ｂを大きくする。例えば、
画面の左右でコンデンサの容量を１０％程度変化させ
る。
【０９８９】図２１１、図２１２のように、本発明のコ
ンデンサ１９ｂを形成（配置）する構成は以下の通りで
ある。つまり、スイッチング用ＴＦＴがオンし、その
後、オフする。この時、コンデンサ１９ａなどに作用
し、ＥＬ素子１５の変換用ＴＦＴ１１（図６ではＴＦＴ
１１ａ）のゲート端子を変化させることにより、ＴＦＴ
１１の電流が流れないようにする方向に機能する構成で
ある。図２１１、図２１２などではＰチャンネルの場合
であったが、図２１５に図示するようにＮチャンネルの
場合でも適用することができる。Ｎチャンネルの場合
は、Ｖｇｈ電圧でＴＦＴがオンし、Ｖｇｌ電圧でＴＦＴ
がオフする。したがって、Ｎチャンネルの場合はＴＦＴ
１１ｂ（１１ｃ）がオン（画素行が選択されている）か
らオフ（次の画素行が選択される）する際に、変換用Ｔ
ＦＴ１１ａが電流を流さない方向に作用するように構成
すればよい。したがって、本発明は、選択するＴＦＴが
オフになる際に、ＥＬ素子１５に電流を流さない方向に
動作させるように構成したものである。
【０９９０】なお、図２１５は図６のＴＦＴのＰチャン
ネルとＮチャンネルに変更したものであるので、動作は
図６、図２１１などと同様であるので説明を省略する。
また、ＰチャンネルとＮチャンネルとの変更は図８など
でも同様であるので、本発明の突き抜け電圧用のコンデ
ンサ１９ｂの概念をそのまま他の画素構成にも適用する
ことができる。
【０９９１】なお、以上の事項は、図７５、図７６など
の電圧プログラムの画素構成に対しても適用させること
ができる。つまり、一定以上のプログラム電圧以上にな
らないとＥＬ素子１５に電流を流さないようにすること
ができるからである。したがって、黒表示などにおい
て、ノイズで信号が揺れている際は、ノイズレベルを除
去（突き抜け電圧の効果により、一定のレベルまではＥ
Ｌ素子１５は点灯しない）できるようになる。
【０９９２】また、以上の実施例ではコンデンサ１９ｂ
の容量で、突き抜け電圧を設定（所望値にする）すると
したが、突き抜け電圧の値は、ゲート信号線１７の振幅
値でも変化する。したがって、ゲート信号線１７ａ（図
６の場合）の振幅値を調整することにより、突き抜け電
圧を調整することができる。例えば、ゲート信号線のＶ
ｇｈ電圧＝１０Ｖ、Ｖｇｌ電圧＝０Ｖであれば、振幅値
は１０Ｖである。この状態で突き抜け電圧が０．１Ｖで
あるとし、Ｖｇｈ電圧を１２Ｖとすると、振幅値は１２
Ｖとなる。したがって、理想的には突き抜け電圧は０．
１２Ｖとなる。つまり、ゲート信号線１７の振幅により
自由に突き抜け電圧を変更でき、ベース電流を調整でき
るようになるのである。
【０９９３】ゲート電圧を発生する電源回路をコマンド
により、Ｖｇｈ電圧またはＶｇｌ電圧の値を設定できる
ようにしておけばよいので、この制御は容易である。こ
の電圧を調整することにより、突き抜け電圧の微妙な調
整が可能になる。
【０９９４】ゲート信号線１７ａに印加する信号（ＴＦ
Ｔ１１のオンオフ信号）のスルーレート（立ち上がりお
よび立ち下がり時間に対する電圧の変化）が高いと突き
抜け電圧は増加する傾向にある。逆に、スルーレートが
低いと突き抜け電圧は低下する。つまり、スルーレート
が４０Ｖ／μｓｅｃの方が、２０Ｖ／μｓｅｃよりも突
き抜け電圧は大きくなる。このゲート信号のスルーレー
トはゲートドライバ１２の出力バッファ（インバータ回
路、オペアンプなど）の駆動能力で変化する。出力バッ
ファの出力電流を制御することにより、スルーレートを
調整でき、突き抜け電圧をも調整できる。出力バッファ
の出力電流を制御することは、出力バッファの供給電圧
を調整すること、ゲート端子への印加波形を鈍らすこと
などにより実現できる。また、供給電圧を調整すること
は回路構成上、容易である。ゲート端子への印加波形を
鈍らすことは前段のバッファのサイズを小さくすること
（能力を低下させる）により、実現できる。また、ゲー
ト信号線１７ａに印加するオンオフ信号をサインカーブ
や鋸歯状の信号としても突き抜け電圧を変化できる。以
上の事項は、以下に説明する電圧制御信号線、共通信号
線の制御においても適用される。
【０９９５】なお、図２１１などにおいて、突き抜け電
圧発生用のコンデンサ１９ｂは、一方の電極をゲート信
号線１７にするとしたが（ゲート信号線１７に接続する
としたが）、これに限定されるものではない。例えば、
突き抜け電圧発生用にコンデンサ１９ｂの制御用の電圧
制御信号線を別途形成する。コンデンサ１９ｂの２つの
電極のうち、一方を変換用ＴＦＴ１１ａのゲート端子に
接続し、他方を別途形成した前記電圧制御信号線に接続
する構成でもよい。この構成では、ゲート信号線１７ａ
の選択状態に同期して、電圧制御信号線にパルス信号
（矩形波に限定されるものではない。サインカーブや鋸
歯状の信号でもよい）を印加すればよい。また、このパ
ルス振幅値を調整することにより、突き抜け電圧を容易
に調整できる。
【０９９６】また、コンデンサ１９ａの電極の下層に、
前記電極と絶縁された信号線を形成してもよい。仮に、
この信号線を共通信号線と呼ぶ。このような構成を実現
すれば、共通信号線と前記絶縁膜とコンデンサの電極と
で第２のコンデンサを形成することができる。このコン
デンサは、図２１１のコンデンサ１９ｂと見なせる。し
たがって、共通信号線に先と同様にパスル信号を印加す
ることにより、先と同様の作用および効果を発揮でき
る。
【０９９７】なお、共通信号線、電圧制御信号線は画素
行と平行に形成する。つまり、画素行ごとに前記信号線
を形成（配置）する。しかし、必ずしも画素行ごとに形
成することに限定されるものではない。例えば、２画素
行以上ずつ画素を選択する場合は、複数画素行ごとに前
記信号線を形成（または配置）すればよい。
【０９９８】また、図２１１などにおいて、１９ｂは２
端子のコンデンサとしたがこれに限定されるものではな
い。例えば、ＴＦＴを用いて、ＴＦＴのソース−ゲート
間容量を用いてコンデンサとしてもよい。つまり、突き
抜け電圧を発生させる素子はコンデンサに限定されるも
のではなく、ＥＬ素子１５の変換用ＴＦＴ１１ａのゲー
ト端子に絶縁状態で、この端子の電位を変更できるもの
であればいずれでもよい。もちろん、ダイオードの接合
容量でもコンデンサを構成できることは言うまでもな
い。
【０９９９】また、コンデンサ１９ｂは各画素に形成す
るとしたが必ずしもこれに限定されるものではない。例
えば、隣接した画素で１つのコンデンサ１９ｂを形成し
てもよい。
【１０００】また、コンデンサ１９ｂの一端にＴＦＴな
どのスイッチング素子を配置（形成）し、このスイッチ
ング素子をオンオフ制御することにより、コンデンサ１
９ｂを画素１６から切り離せるように構成してもよい。
つまり、画素１６からコンデンサ１９ｂを切り離すこと
により、ベース電流を変更（あり、なし）することがで
きるようになる。また、スイッチング素子でコンデンサ
１９ｂを切り離すとしたが、コンデンサ１９ｂの電極間
をショートするＴＦＴ（スイッチング素子）などを形成
（配置）し、このスイッチング素子をオンさせることに
より、コンデンサ１９ｂの容量を０とする制御を行って
もよい。
【１００１】電位の変更の対象は変換用ＴＦＴ１１ａに
限定されるものではない。ＥＬ素子１５の電流量を設定
する素子であればいずれでもよい。つまり、変換用ＴＦ
Ｔ１１ａはＭＩＭ、ＴＦＤ（薄膜ダイオード）などでも
構成できるからである。これらを制御することによりＥ
Ｌ素子１５に流れる（あるいは流す）電流を制御できる
ように構成すればよい。この構成では、必要に応じてカ
ソード電極を横ストライプ状に加工（形成）する。
【１００２】また、ＥＬ素子１５に流す電流を制御する
というのが本発明の技術的思想である。したがって、突
き抜け電圧の発生タイミングはゲート信号線１７ａの走
査タイミングと必ずしも同期がとれていることが必須の
条件ではない。非同期制御も可能であろう。突き抜け電
圧は複数回に分散して印加してもよい。
【１００３】図１１１〜図１１４に図示したように、Ｄ
Ａ回路１２２６を含む電流出力回路１２２２でソース信
号線１８に電流を出力するとしたが、図２１１、図２１
２、図２１５などのように、突き抜け電圧を発生させて
駆動する方法の場合は、一定のベース電流を加えて出力
する必要がある。例えば、ある階調で３０ｎＡの電流を
画素１６に電流プログラムする場合、突き抜け電圧によ
るベース電流を加えた電流をソース信号線１８に印加す
る。ベース電流が４０ｎＡであれば、３０ｎＡ＋４０ｎ
Ａの電流をソース信号線１８に印加する（ソース信号線
１８から電流出力回路１２２２に向かって吸収する）。
したがって、ベース電流を加えて流すように回路構成を
する必要がある。例えば、ベース電流用のカレントミラ
ー回路を付加したりする構成が例示される。
【１００４】図１１１〜図１１４では、ＤＡ回路１２２
６を含む電流出力回路１２２２でソース信号線１８に電
流を出力するとしたが、これに限定されるものではな
い。例えば、ソースドライバ１４内に基準電流を発生さ
せる第１のカレントミラー回路を１つ形成する。この第
１のカレントミラー回路に流す電流を調整することによ
り、ソースドライバ全体の出力電流量を調整できるよう
にする。この出力電流の調整により、表示パネルの明る
さ、ガンマ特性を調整することができる。なお、基準電
流は、ＲＧＢでガンマカーブ、印加電流が異なるので、
Ｒ、Ｇ、Ｂ画素ごとに独自に調整できるように構成す
る。
【１００５】この第１のカレントミラー回路と同一の電
流を流す複数の第２のカレントミラー回路を構成し、こ
の第２のカレントミラー回路と同一の電流を流す、６３
個（６４階調の場合）の第３のカレントミラー回路を構
成する方法でもよい。この第３のカレントミラー回路の
出力電流をデータにより、変化（接続する個数を変化）
させてソース信号線１８に所定の電流を印加できるよう
にしてもよい。
【１００６】その他、データＤ０に１個のカレントミラ
ー回路、データＤ１に２個のカレントミラー回路、デー
タＤ２に４個のカレントミラー回路、データＤ３に８個
のカレントミラー回路、データＤ４に１６個のカレント
ミラー回路、データＤ５に３２個のカレントミラー回路
を対応させ、それぞれのデータビットに対応して接続さ
れたカレントミラー回路をオンさせ、この総和の出力を
ソース信号線１８に印加する（ソース信号線から電流を
吸収する）ように構成してもよい。なお、以上のように
３段階にするのは、第１および第２のカレントミラー回
路を１チップ内で密集させて形成することにより、第３
のカレントミラー回路およびソース信号線１８に出力す
る出力電流のバラツキを少なくするためである。
【１００７】前述の３段階カレントミラー回路の構成で
あっても、図２１１、図２１５のように、突き抜け電圧
用のコンデンサ１９ｂを形成した場合は、一定のベース
電流を加えて出力する必要がある。例えば、先と同様
に、ある階調で３０ｎＡの電流を画素１６に電流プログ
ラムする場合、突き抜け電圧によるベース電流を加えた
電流をソース信号線１８に印加する。ベース電流が４０
ｎＡであれば、３０ｎＡ＋４０ｎＡの電流をソース信号
線１８に印加する（ソース信号線１８から電流出力回路
１２２２に向かって吸収する）。したがって、ベース電
流を加えて流すように回路構成をする必要がある。例え
ば、ベース電流用のカレントミラー回路を別途、付加し
たりする構成が例示される。
【１００８】ＲＧＢのＥＬ素子１５ごとにガンマカー
ブ、印加電流が異なるので、ベース電流もＲＧＢごとに
独自に調整できるように構成すること、また、オンオフ
制御できるように構成することが好ましい。ベース電流
を印加（ソース信号線１８から電流を吸収する場合もあ
る）すると、画像によっては、黒浮きが発生するからで
ある。したがって、ベース電流をオンオフさせることに
より、最適に調整できるようにする。また、ベース電流
のオンオフもＲＧＢごとに独自に設定できるようにして
おくことが好ましい。
【１００９】なお、基準電流、ベース電流は温度補償を
しておく。パネル（正確にはＥＬ素子１５の温度）を検
出し、その検出した温度によって、基準電流、ベース電
流の値を変化させる。一般的に、ＥＬ素子１５は温度が
上がると発光効率が低下するので、温度が上がる際には
ＥＬ素子１５に印加する電流を増大させるように構成す
る。また、基準電流、ベース電流の温度補償も、ＲＧＢ
ごとに独自に補償値を設定できるようにすることが好ま
しい。
【１０１０】以上の実施例では、ＥＬ素子１５はＲ、
Ｇ、Ｂであるとしたがこれに限定されるものではない。
例えば、シアン、イエロー、マゼンダでもよいし、任意
の２色でもよい。Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼ
ンダの６色あるいは任意の４色以上であってもよい。ま
た、白単色であってもよいし、白単色光をカラーフィル
タでＲＧＢにしたものでもよい。また、有機ＥＬ素子に
限定されるものではなく、無機ＥＬ素子であってもよ
い。
【１０１１】本発明の液晶表示パネルあるいはそれを用
いた表示装置において、ゲートドライバ１２とソースド
ライバ１４は複数個（複数種類）集積することが好まし
い。こうすることで、携帯電話網や無線ＬＡＮからダウ
ンロードした動画や静止画、地上波のテレビ放送を受信
する画像など、あらゆる通信網から入る画像を、ＭＰＵ
に負担をかけることなく表示できるようになる。高精細
画像はＶＧＡ対応で６ビットのゲートドライバ１２とソ
ースドライバ１４を使って表示し、精細度が落ちればＱ
ＶＧＡに切り替え、テキスト・データならば１ビットの
ゲートドライバ１２とソースドライバ１４を使用する。
また別途、ＮＴＳＣ表示用ドライバ（インターレース、
擬似インターレース走査）、プログレッシブ表示用ドラ
イバ（ノンインターレース）を形成することも好まし
い。なお、これらの複数の機能を有するゲートドライバ
１２、ソースドライバ１４はシリコンチップで形成し、
ＣＯＧ技術などで実装してもよいことは言うまでもな
い。
【１０１２】なお、図３４、図３５などでは、アクティ
ブマトリックス型表示パネルを例示して説明したがこれ
に限定されるものではない。ソースドライバ１４などか
らは所定電流のＮ倍電流をソース信号線１８に印加（か
ら吸収）する。また、複数の画素行を同時に選択する。
そして、所定の期間の間だけ、ＥＬ素子に電流を流し、
他の期間は電流を流さない、という概念は、単純マトリ
ックス型表示パネルにも適用できるものである。
【１０１３】ゲートドライバ１２、ソースドライバ１４
が１種類の場合、精細度の異なる画像を表示するために
ＭＰＵで信号の変換処理を実行する必要がある。液晶表
示パネル以外で多数のゲートドライバ１２、ソースドラ
イバ１４を用意する場合は、個別にＩＣを実装する必要
があるため、コストが高くなるとともに実装面積が拡大
してしまう。また、ゲートドライバ１２、ソースドライ
バ１４だけでなく、画像処理回路など多くの回路を表示
パネル８２上のＳｉ膜中に集積してもよい。
【１０１４】また、ＥＬ素子は点灯初期に特性変化が大
きいので、焼きツキなどが発生しやすい。この対策のた
め、パネル形成後、２０時間以上１５０時間以内の間、
白ラスター表示でエージングを行った後に、商品として
出荷することが好ましい。このエージングでは所定表示
輝度よりも２〜１０倍程度の明るさで表示させることが
好ましい。
【１０１５】図１０、図３８〜図４２、図４４、図４
９、図５２、図５５、図５６、図５８、図１３７、図１
４０〜図１５１などを用いて駆動（表示）方法、駆動回
路について説明したが、これらの技術的思想を実現する
ガリ砒素、シリコン、ゲルマニウムなどで作製された半
導体チップも本発明の権利範囲である。これらの半導体
チップを表示パネルに実装することにより表示装置、情
報表示装置などを実現できる。
【１０１６】また、図６（ｂ）、図９、図６５、図６
８、図６９、図７１などにおけるＶｂｂ電圧を印加する
端子を、図５６で説明したようにゲートドライバ１２ｂ
に接続することにより、良好な画像表示を実現すること
ができる。
【１０１７】また、図１５３、図１９３などで説明した
電源電圧Ｖｄｄなどに関する事項も本明細書のすべての
画素構成あるいは、表示パネル、情報表示装置あるいは
駆動方法に適用される。また、図２〜図５、図１２〜図
２１、図２５〜図２７、図１３２、図１３７、図１４０
〜図１５１、図１９２、図１９４〜図１９６、図２０
１、図２０４、図２０６〜図２０９などに関しても本明
細書のすべての画素構成あるいは、ドライバ配置、表示
パネル、情報表示装置あるいは駆動方法に適用されるこ
とは言うまでもない。
【１０１８】図３４、図３５、図７３、図７７〜図１０
９で説明した本発明の駆動方法、駆動回路と、図１３
１、図１３４、図１３７、図１４０〜図１５１などで説
明したＥＬ素子１５に逆バイアス電圧を印加する方法あ
るいは構成とを組み合わせることによりさらに特徴ある
効果が発揮される。また、これらは、図６、図８、図７
４〜図７６、図１３６〜図１５１、図２１１〜図２１５
などで説明した画素構成に適用できることも言うまでも
ない。また、これらの構成で、図３７〜図４０、図４２
〜４９、図５２〜図５４、図５７、図５９、図６０、図
７４などを実現できることも説明を要しない。図１２〜
図２１の３辺フリーの構成と組み合わせることも有効で
あることは言うまでもない。また、これらの技術を用い
て、図２〜図５、図１２〜図２１、図２５〜図２７、図
１３２、図１３７、図１４０〜図１５１、図１９２、図
１９４〜図１９６、図２０１、図２０４、図２０６〜図
２０９などの表示パネル、情報表示装置あるいは駆動方
法に適用できることも言うまでもない。
【１０１９】また、図１３１、図１３４、図１３７、図
１４０〜図１５１などで説明したＥＬ素子１５に逆バイ
アス電圧を印加する方法あるいは構成も、図６、図８、
図３８、図５１、図５５、図５６、図６１〜図６５、図
６８〜図７２、図７４〜図７６、図１２３〜図１３０、
図１３３、図１３７、図１４０〜図１５２、図２１１〜
図２１５などの画素構成あるいはアレイ構成などに適用
することは言うまでもない。また、これらの構成で、図
３７〜図４０、図４２〜４９、図５２〜図５４、図５
７、図５９、図６０、図７４などを実現できることも説
明を要しない。図１、図１２〜図２１、図１５５〜図１
６７、図１７３〜図１７６などの３辺フリー構成と組み
合わせることも有効であることは言うまでもない。特
に、３辺フリー構成の場合は、画素がアモルファスシリ
コン技術を用いて作製されている時に有効である。ま
た、アモルファスシリコン技術で形成されたパネルで
は、ＴＦＴ素子の特性ばらつきのプロセス制御が不可能
なため、本発明の電流駆動を実施することが好ましい。
【１０２０】さらに、これらの技術を用いて、図２〜図
５、図１２〜図２１、図２５〜図２７、図１３２、図１
３７、図１４０〜図１５１、図１９２、図１９４〜図１
９６、図２０１、図２０４、図２０６〜図２０９などの
表示パネル、情報表示装置あるいは駆動方法に適用でき
ることも言うまでもない。
【１０２１】図１３６〜図１５１などで説明した画素構
成、あるいは駆動方法における画素構成あるいはアレイ
構成などはＥＬ表示パネルにのみに限定されるものでは
ない。例えば、液晶表示パネルにも適用することができ
る。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥ
Ｄなどの光変調層に置き換えればよい。また、スイッチ
ング素子についてもＴＦＴに限定されるものではない。
また、本明細書のすべての画素構成あるいは、ドライバ
配置、表示パネル、情報表示装置あるいは駆動方法に適
用されることは言うまでもない。
【１０２２】図６、図８、図１７〜図２１、図３８、図
５１、図５５、図５６、図６１〜図６５、図６８〜図７
２、図７４〜図７６、図１２３〜図１３０、図１３３、
図１３７、図１４０〜図１５２、図２１１〜図２１５な
どの画素構成あるいはアレイ構成などはＥＬ表示パネル
にのみ限定されるものではない。例えば、液晶表示パネ
ルにも適用することができる。その際は、ＥＬ素子１５
を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換え
ればよい。また、スイッチング素子についてもＴＦＴに
限定されるものでないことは、図１９３などで説明し
た。
【１０２３】また、図３、図１２、図１５、図１７〜図
２１、図１３２、図１９９、図２０１、図２０２、図２
０６〜図２０９などの構成、装置、方式はＥＬ表示パネ
ルを用いたものに限定されるものではない。例えば、Ｐ
ＤＰ表示パネル、ＰＬＺＴ表示パネル、液晶表示パネル
などを用いたものにも適用することができる。
【１０２４】図６、図８、図２８、図３８、図５１、図
５５、図５６、図６１〜６５、図６８〜図７２、図７４
〜図７６、図１２３〜図１３０、図１３３、図１３７、
図１４０〜図１５２、図２１１〜図２１５などの画素構
成あるいはアレイ構成は、図１９７、図１９８、図２０
０、図２０５などの情報表示装置に適用できることは言
うまでもない。
【１０２５】また、図６、図８、図３８、図５１、図５
５、図５６、図６１〜６５、図６８〜図７２、図７４〜
図７６、図１２３〜図１３０、図１３３、図１３７、図
１４０〜図１５２、図２１１〜図２１５などの画素構成
あるいはアレイ構成は、図３、図１２、図１５、図１７
〜図２１、図１３２、図１７７〜図１９０、図１９７〜
図２０２、図２０５〜図２０９に採用できることは言う
までもない。
【１０２６】図３２、図３３の方法にあっては、ＥＬ表
示パネルの製造方法に限定されるものではない。例え
ば、液晶表示パネルの製造方法にも適用できる。また、
図１２〜図２１の構成あるいは方法にあってもＥＬ表示
パネルに限定されるものではなく、ＬＥＤ表示パネル、
液晶表示パネルなどにも適用できることは言うまでもな
い。図３７〜図４０、図４２〜図４９、図５２〜図５
４、図５７、図５９、図６０、図７４などの表示方法に
ついても同様である。
【１０２７】以上、本発明の実施例で説明した技術的思
想はビデオカメラ、プロジェクター、立体テレビ、プロ
ジェクションテレビなどに適用できる。また、ビューフ
ァインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末
およびそのモニター、デジタルカメラおよびそのモニタ
ーにも適用できる。また、電子写真システム、ヘッドマ
ウントディスプレイ、直視モニターディスプレイ、ノー
トパーソナルコンピュータ、ビデオカメラ、電子スチル
カメラにも適用できる。また、現金自動引き出し機のモ
ニター、公衆電話、テレビ電話、パーソナルコンピュー
タ、腕時計およびその表示装置にも適用できる。さら
に、家庭電器機器の表示モニター、ポケットゲーム機器
およびそのモニター、表示パネル用バックライトあるい
は家庭用もしくは業務用の照明装置などにも適用あるい
は応用展開できることは言うまでもない。照明装置は色
温度を可変できるように構成することが好ましい。これ
は、ＲＧＢの画素をストライプ状あるいはドットマトリ
ックス状に形成し、これらに流す電流を調整することに
より色温度を変更できる。また、広告あるいはポスター
などの表示装置、ＲＧＢの信号器、警報表示灯などにも
応用できる。
【１０２８】また、スキャナの光源としても有機ＥＬパ
ネルは有効である。ＲＧＢのドットマトリックスを光源
として、対象物に光を照射し、画像を読み取る。もちろ
ん、単色でもよいことは言うまでもない。また、アクテ
ィブマトリックスに限定されるものではなく、単純マト
リックスでもよい。色温度を調整できるようにすれば画
像読み取り精度も向上する。
【１０２９】また、液晶表示装置のバックライトにも有
機ＥＬ表示装置は有効である。ＥＬ表示装置（バックラ
イト）のＲＧＢの画素をストライプ状あるいはドットマ
トリックス状に形成し、これらに流す電流を調整するこ
とにより色温度を変更でき、また、明るさの調整も容易
である。その上、面光源であるから、画面の中央部を明
るく、周辺部を暗くするガウス分布を容易に構成でき
る。また、Ｒ、Ｇ、Ｂ光を交互に走査する、フィールド
シーケンシャル方式の液晶表示パネルのバックライトと
しても有効である。また、バックライトを点滅しても黒
挿入することにより動画表示用液晶表示パネルのバック
ライトとしても用いることができる。
【１０３０】
【発明の効果】本発明の表示パネル、表示装置等は、高
画質、良好な動画表示性能、低消費電力、低コスト化、
高輝度化等のそれぞれの構成に応じて特徴ある効果を発
揮する。
【１０３１】なお、本発明を用いれば、低消費電力の情
報表示装置などを構成できるので、電力を消費しない。
また、小型軽量化できるので、資源を消費しない。ま
た、高精細の表示パネルであっても十分に対応できる。
したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】本発明の表示パネルの説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示パネルの断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示装置の断面図
【図６】本発明の表示パネルの回路構成図
【図７】本発明の表示パネルの説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示装置の回路構成図
【図１１】本発明の表示装置の説明図
【図１２】本発明の表示パネルの説明図
【図１３】本発明の表示パネルの説明図
【図１４】本発明の表示パネルの説明図
【図１５】本発明の表示パネルの説明図
【図１６】本発明の表示パネルの説明図
【図１７】本発明の表示パネルの駆動方法の説明図
【図１８】本発明の表示パネルの説明図
【図１９】本発明の表示パネルの説明図
【図２０】本発明の表示パネルの説明図
【図２１】本発明の表示パネルの説明図
【図２２】本発明の表示パネルの説明図
【図２３】本発明の表示パネルの説明図
【図２４】本発明の表示パネルの説明図
【図２５】本発明の表示装置の説明図
【図２６】本発明の表示装置の説明図
【図２７】本発明の表示装置の断面図
【図２８】本発明の表示パネルの説明図
【図２９】本発明の表示パネルの説明図
【図３０】本発明の表示パネルの製造方法の説明図
【図３１】本発明の表示パネルの説明図
【図３２】本発明の表示パネルの製造方法の説明図
【図３３】本発明の表示パネルの製造方法の説明図
【図３４】本発明の表示パネルの駆動方法の説明図
【図３５】本発明の表示パネルの駆動方法の説明図
【図３６】本発明の表示パネルの説明図
【図３７】本発明の表示パネルの駆動方法の説明図
【図３８】本発明の表示パネルの駆動方法の説明図
【図３９】本発明の表示パネルの駆動方法の説明図
【図４０】本発明の表示パネルの駆動方法の説明図
【図４１】本発明の表示パネルの駆動方法の説明図
【図４２】本発明の表示パネルの駆動方法の説明図
【図４３】本発明の表示パネルの駆動方法の説明図
【図４４】本発明の表示パネルの回路ブロック図
【図４５】本発明の表示パネルの駆動方法の説明図
【図４６】本発明の表示パネルの駆動方法の説明図
【図４７】本発明の表示パネルの駆動方法の説明図
【図４８】本発明の表示パネルの駆動方法の説明図
【図４９】本発明の表示パネルの駆動方法の説明図
【図５０】本発明の表示パネルの駆動方法の説明図
【図５１】本発明の表示パネルの説明図
【図５２】本発明の表示パネルの駆動方法の説明図
【図５３】本発明の表示パネルの駆動方法の説明図
【図５４】本発明の表示パネルの駆動方法の説明図
【図５５】本発明の表示パネルの回路ブロック図
【図５６】本発明の表示パネルの回路ブロック図
【図５７】本発明の表示パネルの駆動方法の説明図
【図５８】本発明の表示パネルの回路ブロック図
【図５９】本発明の表示パネルの駆動方法の説明図
【図６０】本発明の表示パネルの駆動方法の説明図
【図６１】本発明の表示パネルの説明図
【図６２】本発明の表示パネルの説明図
【図６３】本発明の表示パネルの説明図
【図６４】本発明の表示パネルの説明図
【図６５】本発明の表示パネルの説明図
【図６６】本発明の表示パネルの説明図
【図６７】本発明の表示パネルの説明図
【図６８】本発明の表示パネルの説明図
【図６９】本発明の表示パネルの説明図
【図７０】本発明の表示パネルの説明図
【図７１】本発明の表示パネルの説明図
【図７２】本発明の表示パネルの説明図
【図７３】本発明の表示パネルの駆動方法の説明図
【図７４】本発明の表示パネルの説明図
【図７５】本発明の表示パネルの説明図
【図７６】本発明の表示パネルの説明図
【図７７】本発明の表示パネルの駆動方法の説明図
【図７８】本発明の表示パネルの駆動方法の説明図
【図７９】本発明の表示パネルの駆動方法の説明図
【図８０】本発明の表示パネルの駆動方法の説明図
【図８１】本発明の表示パネルの駆動方法の説明図
【図８２】本発明の表示パネルの駆動方法の説明図
【図８３】本発明の表示パネルの駆動方法の説明図
【図８４】本発明の表示パネルの駆動方法の説明図
【図８５】本発明の表示パネルの駆動方法の説明図
【図８６】本発明の表示パネルの駆動方法の説明図
【図８７】本発明の表示パネルの駆動方法の説明図
【図８８】本発明の表示パネルの駆動回路の説明図
【図８９】本発明の表示パネルの駆動方法の説明図
【図９０】本発明の表示パネルの駆動方法の説明図
【図９１】本発明の表示パネルの駆動回路の説明図
【図９２】本発明の表示パネルの駆動回路の説明図
【図９３】本発明の表示パネルの駆動方法の説明図
【図９４】本発明の表示パネルの駆動方法の説明図
【図９５】本発明の表示パネルの駆動方法の説明図
【図９６】本発明の表示パネルの駆動方法の説明図
【図９７】本発明の表示パネルの駆動方法の説明図
【図９８】本発明の表示パネルの駆動方法の説明図
【図９９】本発明の表示パネルの駆動方法の説明図
【図１００】本発明の表示パネルの駆動方法の説明図
【図１０１】本発明の表示パネルの駆動方法の説明図
【図１０２】本発明の表示パネルの駆動方法の説明図
【図１０３】本発明の表示パネルの駆動方法の説明図
【図１０４】本発明の表示パネルの駆動方法の説明図
【図１０５】本発明の表示パネルの駆動方法の説明図
【図１０６】本発明の表示パネルの駆動方法の説明図
【図１０７】本発明の表示パネルの駆動方法の説明図
【図１０８】本発明の表示パネルの駆動方法の説明図
【図１０９】本発明の表示パネルの駆動方法の説明図
【図１１０】本発明の表示パネルの駆動方法の説明図
【図１１１】本発明の表示パネルの駆動方法の説明図
【図１１２】本発明の表示パネルの駆動方法の説明図
【図１１３】本発明の表示パネルの駆動方法の説明図
【図１１４】本発明の表示パネルの駆動方法の説明図
【図１１５】本発明の表示パネルの駆動方法の説明図
【図１１６】本発明の表示パネルの説明図
【図１１７】本発明の表示パネルの説明図
【図１１８】本発明の表示パネルの説明図
【図１１９】本発明の表示パネルの説明図
【図１２０】本発明の表示パネルの説明図
【図１２１】本発明の表示パネルの説明図
【図１２２】本発明の表示パネルの説明図
【図１２３】本発明の表示パネルの画素構成の説明図
【図１２４】本発明の表示パネルの画素構成の説明図
【図１２５】本発明の表示パネルの説明図
【図１２６】本発明の表示パネルの説明図
【図１２７】本発明の表示パネルの説明図
【図１２８】本発明の表示パネルの説明図
【図１２９】本発明の表示パネルの説明図
【図１３０】本発明の表示パネルの説明図
【図１３１】本発明の表示パネルの駆動方法の説明図
【図１３２】本発明の表示装置の説明図
【図１３３】本発明の表示パネルの画素構成の説明図
【図１３４】本発明の表示パネルの説明図
【図１３５】本発明の表示パネルの駆動方法の説明図
【図１３６】本発明の表示パネルの駆動方法の説明図
【図１３７】本発明の表示パネルの説明図
【図１３８】本発明の表示パネルの駆動方法の説明図
【図１３９】本発明の表示パネルの説明図
【図１４０】本発明の表示パネルの説明図
【図１４１】本発明の表示パネルの説明図
【図１４２】本発明の表示パネルの説明図
【図１４３】本発明の表示パネルの説明図
【図１４４】本発明の表示パネルの説明図
【図１４５】本発明の表示パネルの説明図
【図１４６】本発明の表示パネルの説明図
【図１４７】本発明の表示パネルの説明図
【図１４８】本発明の表示パネルの説明図
【図１４９】本発明の表示パネルの説明図
【図１５０】本発明の表示パネルの説明図
【図１５１】本発明の表示パネルの説明図
【図１５２】本発明の表示パネルの説明図
【図１５３】本発明の表示パネルの説明図
【図１５４】本発明の表示パネルの説明図
【図１５５】本発明の表示パネルの説明図
【図１５６】本発明の表示パネルの説明図
【図１５７】本発明の表示パネルの説明図
【図１５８】本発明の表示パネルの説明図
【図１５９】本発明の表示パネルの説明図
【図１６０】本発明の表示パネルの説明図
【図１６１】本発明の表示パネルの説明図
【図１６２】本発明の表示パネルの説明図
【図１６３】本発明の表示パネルの説明図
【図１６４】本発明の表示パネルの説明図
【図１６５】本発明の表示パネルの説明図
【図１６６】本発明の表示パネルの説明図
【図１６７】本発明の表示パネルの説明図
【図１６８】本発明の表示パネルの説明図
【図１６９】本発明の表示パネルの説明図
【図１７０】本発明の表示パネルの説明図
【図１７１】本発明の表示パネルの説明図
【図１７２】本発明の表示パネルの説明図
【図１７３】本発明の表示パネルの説明図
【図１７４】本発明の表示パネルの説明図
【図１７５】本発明の表示パネルの説明図
【図１７６】本発明の表示パネルの説明図
【図１７７】本発明の表示パネルの駆動方法の説明図
【図１７８】本発明の表示パネルの駆動方法の説明図
【図１７９】本発明の表示パネルの駆動方法の説明図
【図１８０】本発明の表示パネルの駆動方法の説明図
【図１８１】本発明の表示パネルの駆動方法の説明図
【図１８２】本発明の表示装置の駆動方法の説明図
【図１８３】本発明の表示装置の駆動方法の説明図
【図１８４】本発明の表示装置の駆動方法の説明図
【図１８５】本発明の表示パネルの駆動方法の説明図
【図１８６】本発明の表示パネルの駆動方法の説明図
【図１８７】本発明の表示パネルの駆動方法の説明図
【図１８８】本発明の表示パネルの駆動方法の説明図
【図１８９】本発明の表示パネルの駆動方法の説明図
【図１９０】本発明の表示パネルの駆動方法の説明図
【図１９１】本発明の情報表示装置の説明図
【図１９２】本発明の情報表示装置の説明図
【図１９３】本発明の表示パネルの説明図
【図１９４】本発明の表示装置の構成図
【図１９５】本発明の表示装置の構成図
【図１９６】本発明の表示装置の説明図
【図１９７】本発明の表示パネルの説明図
【図１９８】本発明の情報表示装置の説明図
【図１９９】本発明の情報表示装置の平面図
【図２００】本発明の情報表示装置の説明図
【図２０１】本発明の表示装置のデータ伝送方法の説明
図
【図２０２】本発明の表示装置のデータ伝送方法の説明
図
【図２０３】本発明の表示装置のデータ伝送方法の説明
図
【図２０４】本発明の情報表示装置の説明図
【図２０５】本発明の情報表示装置の説明図
【図２０６】本発明のビューファインダの断面図
【図２０７】本発明のビデオカメラの斜視図
【図２０８】本発明の電子カメラの斜視図
【図２０９】本発明のテレビの説明図
【図２１０】本発明のテレビの説明図
【図２１１】本発明の表示パネルの説明図
【図２１２】本発明の表示パネルの説明図
【図２１３】本発明の表示パネルの説明図
【図２１４】本発明の表示パネルの説明図
【図２１５】本発明の表示パネル置の説明図
【図２１６】本発明の表示パネルの駆動方法の説明図
【図２１７】本発明の表示パネルの画素構成の説明図
【図２１８】本発明の表示パネルの画素構成の説明図
【図２１９】本発明の表示パネルの画素構成の説明図
【図２２０】従来の表示パネルの回路構成図
【符号の説明】
１１ ＴＦＴ １２ ゲートドライバ １４ ソースドライバ １４ｃ １チップドライバＩＣ １５ ＥＬ素子 １６ 画素 １７ ゲート信号線 １８ ソース信号線 １９ コンデンサ ２０ 電流供給線 ２１ 表示画面 ２２ シフトレジスタ ２３ インバータ回路 ２４ 出力ゲート ４１ 封止フタ ４３ 凹部 ４４ 凸部 ４５ シール剤 ４６ 反射膜 ４７ 有機ＥＬ層 ４８ 画素電極 ４９ アレイ基板 ５０ λ／４板 ５１ カソード配線 ５２ コンタクトホール ５３ カソード電極 ５４ 偏光板 ５５ 乾燥剤 ６１，６２ 接続端子 ６３ アノード配線 ７１ 平滑化膜 ７２ 透明電極 ７３ 封止膜 ７４ 円偏光板 ８１ エッジ保護膜 ８２ 表示パネル ９１ 遮光膜 ９２ 低抵抗化配線 １０１ コントロールＩＣ １０２ 電源ＩＣ １０３ プリント基板 １０４ フレキシブル基板 １０５ データ信号 １４１ 誤差拡散コントローラ １５１ 内蔵表示メモリ １５２ 演算メモリ １５３ 演算回路 １５４ バッファ回路 １９１ アンテナ １９２ テンキー １９３ 筐体 １９４ キー ２０１ デェプレクサ ２０２ ＬＮＡ ２０３ ＬＯバッファ ２０４ ダウンコンバータ ２０５ アップコンバータ ２０６ ＰＡプリドライバ ２０７ ＰＡ ２３０ レーザー照射スポット ２４１ ガラス基板 ２４２ 位置決めマーカ ２５１ 凸部 ２５２ 凹凸部（エンボス加工部） ３１１ 画像表示領域 ３１２ 非表示領域 ３５１ カウンタ回路 ３５２ 輝度メモリ ３５３ ＣＰＵ ３５４ フレームメモリ（フィールドメモリ） ３５５ 切り替え回路 ３９１ 書き込み画素行 ３９２ 保持画素行 ４０１ 電圧源 ４０２ 電流源 ４０３ 電源切り替え手段 ４０４ 寄生容量 ４５１ ボディー ４５２ 接眼リング ４５３ 拡大レンズ ４５４ 正レンズ ４６１ 撮影レンズ ４６２ ビデオカメラ本体 ４６３ 格納部 ４６４ 接眼カバー ４６５ 表示モード切り替えスイッチ ４６６ ビューファインダ ４６７ 蓋 ４６８ 支点 ４７１ シャッタ ４７２ デジタルカメラ本体 ４８１ 外枠 ４８２ 固定部材 ４８３ 脚 ４８４ 脚取り付け部 ４９１ 壁 ４９２ 固定金具 ４９３ 保護フィルム（保護板） ５０１ 走査領域 ６０１ ＥＮＢＬ端子 ６０２ ＯＲ回路 ８５１ シャッタ ８５２ 観察用眼鏡（切り替え手段） ８６１ プリズム ８６２ 光結合材 ８７１ 書き込み画素行 １００１ フライングコンデンサ １２２１ 電圧出力回路 １２２２ 電流出力回路 １２２３ スイッチ回路（アナログスイッチ） １２２４ オペアンプ（出力バッファ） １２２５ 調整ボリウム １２２６ ＤＡ回路（デジタル−アナログ変換手段） １２２７ 出力トランジスタ（ＦＥＴ） １２２８ 抵抗 １２７１ 出力段回路 １３２１ 信号配線 １７５１ 画素コンタクト部 １７６１ 保護膜 １７７１ マスク １７７２ コンタクトホール １７８１ スペーサ １７９１ 点灯制御線 １８９１ 点灯制御ドライバ回路 １９８１ ブロック ２０４１ スピーカー ２０４３ ファンクションスイッチ（ＦＳＷ） ２０４４ マイク ２０４５ ミラー ２０４６ 表示パネル ２１１１ 逆バイアス制御線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｅ ６２１Ｍ ６２２ ６２２Ｚ ６２４ ６２４Ｂ ６４１ ６４１Ｄ ６８０ ６８０Ｇ Ｈ０５Ｂ 33/10 Ｈ０５Ｂ 33/10 33/12 33/12 Ｂ 33/14 33/14 Ａ 33/26 33/26 Ｚ Ｆターム(参考） 3K007 AB02 AB04 AB05 AB17 AB18 BA06 BB01 BB07 CB01 CC05 DB03 EB00 FA01 FA02 GA02 GA04 5C080 AA06 BB05 CC03 DD02 DD05 DD26 DD27 EE28 FF11 JJ01 JJ02 JJ03 JJ04 JJ05 JJ06 KK43 KK47 5C094 AA04 AA05 AA07 AA08 AA10 AA13 AA22 AA43 AA44 AA48 AA51 AA53 AA56 BA03 BA12 BA27 CA19 CA20 CA24 CA25 DA07 DA09 DA12 DA13 DB01 DB03 DB04 EA04 EA05 EA07 FA01 FB01 FB12 FB14 FB15 FB20 GA10 HA10 5G435 AA03 AA04 AA16 AA17 BB05 CC09 CC12 EE37 EE41 HH01 HH20 KK05 LL07

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 アクティブマトリックス型ＥＬ表示装置
    であって、 各画素に形成されたＥＬ素子と、 前記ＥＬ素子に電流を供給する駆動素子と、 前記駆動素子と前記ＥＬ素子間に配置されたスイッチン
    グ素子と、 前記スイッチング素子を制御する制御信号線とを具備
    し、 前記制御信号線は複数の画素行に共通となるように形成
    されていることを特徴とするＥＬ表示装置。
  2. 【請求項２】 アクティブマトリックス型ＥＬ表示装置
    であって、 各画素に形成されたＥＬ素子と、 前記ＥＬ素子に電流を供給する駆動素子と、 前記駆動素子と前記ＥＬ素子間に配置されたスイッチン
    グ素子と、 前記スイッチング素子を制御する制御信号線とを具備
    し、 前記制御信号線は複数の画素行に共通となるように形成
    され、 隣接した画素行は異なる制御信号線に接続されているこ
    とを特徴とするＥＬ表示装置。
  3. 【請求項３】 各画素に形成されたＥＬ素子と、 前記ＥＬ素子に電流を供給する駆動素子と、 前記駆動素子と前記ＥＬ素子間に配置された第１のスイ
    ッチング素子と、 前記第１のスイッチング素子を制御する第１の制御信号
    線と、 前記ＥＬ素子の一方の端子に電圧を印加する第２のスイ
    ッチング素子と、 前記第２のスイッチング素子を制御する第２の制御信号
    線を具備し、 前記第１の制御信号線および第２の制御信号線は複数の
    画素行に共通となるように形成され、 前記第１の制御信号線と第２の制御信号線は同期をとっ
    て制御信号が印加されることを特徴とするＥＬ表示装
    置。
  4. 【請求項４】 各画素はＥＬ素子と、前記ＥＬ素子に電
    流を供給する駆動素子と、前記駆動素子と前記ＥＬ素子
    間に配置されたスイッチング素子とを有し、 前記画素を選択するドライバ回路が、前記画素と同時に
    基板上に形成され、 前記スイッチング素子を制御する制御信号線が複数の画
    素行に共通となるように形成されていることを特徴とす
    るＥＬ表示装置。
  5. 【請求項５】 マトリックス状に形成された画素と、 映像信号を出力するソースドライバＩＣと、 前記画素を選択して、前記ソースドライバＩＣが出力す
    る映像信号を印加するゲートドライバＩＣとを具備し、 各画素はＥＬ素子と、前記ＥＬ素子に電流を供給する駆
    動素子と、前記駆動素子と前記ＥＬ素子間に配置された
    スイッチング素子とを有し、 前記スイッチング素子を制御する制御信号線が複数の画
    素行に共通となるように形成され、 前記ソースドライバＩＣと前記ゲートドライバＩＣの両
    方が、表示領域の一辺に積載されていることを特徴とす
    るＥＬ表示装置。
  6. 【請求項６】 ＥＬ表示装置の駆動方法であって、 画面の一部を表示し、他の部分を非表示状態とし、 画面の上下方向に順次、表示領域を移動させ、 前記移動スピードが、画面の部分で異なっていることを
    特徴とするＥＬ表示装置の駆動方法。
  7. 【請求項７】 ＥＬ表示装置の駆動方法であって、 画面の第１の部分と、第２の部分で、選択する回数を異
    ならせることにより、表示輝度を変化させることを特徴
    とするＥＬ表示装置の駆動方法。
  8. 【請求項８】 各画素に形成されたＥＬ素子と、前記Ｅ
    Ｌ素子に電流を供給する駆動素子と、前記駆動素子と前
    記ＥＬ素子間に配置されたスイッチング素子と、前記ス
    イッチング素子を制御する制御信号線とを有し、前記制
    御信号線が複数の画素行に共通となるように形成された
    ＥＬ表示装置と、 ダウンコンバータと、 アップコンバータと、 受話器と、 スピーカーとを具備することを特徴とする情報表示装
    置。
  9. 【請求項９】 マトリックス状にＥＬ素子が形成された
    第１の基板と、 前記基板に積載されたドライバＩＣと、 前記ＥＬ素子を保護する封止板とを具備し、 前記封止板は、前記ドライバＩＣとＥＬ素子の両方を封
    止していることを特徴とする情報表示装置。
  10. 【請求項１０】 マトリックス状に画素が形成された表
    示パネルと、 前記表示パネルの裏面に形成されたミラーと、 前記表示パネルが取り付けられた筐体とを具備し、 前記表示パネルは所定の支点で位置を変化できるように
    構成され、 第１の状態では、前記表示パネルの表示画像を観察で
    き、 第２の状態では、前記表示パネルの裏面のミラーを観察
    できるように構成されていることを特徴とする情報表示
    装置。
  11. 【請求項１１】 マトリックス状に画素が形成された表
    示パネルと、 前記表示パネルが取り付けられた筐体と、 外光の明るさを検出する光センサーと、 テンキーと、 前記筐体の側面または裏面に配置されたファンクション
    キーとを具備し、 前記ファンクションキーとテンキーとを同時に押さえる
    ことにより、前記テンキーの入力内容が変化するように
    構成されていることを特徴とする情報表示装置。
  12. 【請求項１２】 ＥＬ表示装置であって、 １画素が、赤色の点灯部と、緑色の点灯部と、青色の点
    灯部と、白色の点灯部とを具備し、 前記画素のそれぞれの点灯部に薄膜トランジスタが形成
    されており、 前記白色の点灯部は、赤色と緑色と青色の点灯部の材料
    から形成されており、 前記画素がマトリックス状に配置されていることを特徴
    とするＥＬ表示装置。
  13. 【請求項１３】 ＥＬ表示装置であって、 １画素が、赤色の点灯部と、緑色の点灯部と、青色の点
    灯部とを具備し、 前記画素のそれぞれの点灯部に薄膜トランジスタが形成
    されており、 前記画素がマトリックス状に配置され、 かつ、前記画素の各色の点灯部の配置が隣接した画素行
    で、逆方向になっていることを特徴とするＥＬ表示装
    置。
  14. 【請求項１４】 ゲートドライバ回路が基板上に画素と
    同時に形成され、 前記ゲートドライバ回路上にＥＬ膜が形成され、 かつ、前記ＥＬ膜上にアノード電極と一体となった金属
    膜が形成されていることを特徴とするＥＬ表示装置。
  15. 【請求項１５】 ゲートドライバ回路が基板上に画素と
    同時に形成され、 前記ゲートドライバ回路上にＥＬ膜が形成され、 かつ、前記ＥＬ膜上にアノード電極と一体となった金属
    膜が形成され、 前記金属膜は、画素に対応して凹凸または円弧状に形成
    されていることを特徴とするＥＬ表示装置。
  16. 【請求項１６】 第１の基板に画素を駆動する画素回路
    を形成する第１の工程と、 前記第１の工程後、前記画素回路上の絶縁膜を形成する
    第２の工程と、 前記絶縁膜上にマスクを形成し、前記マスクを介して、
    前記絶縁膜を画素に対応して円弧状に形成する第３の工
    程と、 前記絶縁膜上に画素電極を形成する第４の工程と、 前記画素電極上にＥＬ膜を形成する第５の工程と、 前記ＥＬ膜上に金属からなる共通電極を形成する第６の
    工程と、 前記共通電極上に、保護膜を形成する第７の工程を行う
    ことを特徴とするＥＬ表示パネルの製造方法。
JP2001347015A 2001-11-13 2001-11-13 Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置 Withdrawn JP2003150109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001347015A JP2003150109A (ja) 2001-11-13 2001-11-13 Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001347015A JP2003150109A (ja) 2001-11-13 2001-11-13 Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置

Publications (1)

Publication Number Publication Date
JP2003150109A true JP2003150109A (ja) 2003-05-23

Family

ID=19160081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001347015A Withdrawn JP2003150109A (ja) 2001-11-13 2001-11-13 Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置

Country Status (1)

Country Link
JP (1) JP2003150109A (ja)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004117921A (ja) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP2004271577A (ja) * 2003-03-05 2004-09-30 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2004355030A (ja) * 2002-04-24 2004-12-16 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2005003901A (ja) * 2003-06-11 2005-01-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及びその駆動方法、並びに電子機器
JP2005049838A (ja) * 2003-07-30 2005-02-24 Samsung Sdi Co Ltd 表示装置とその駆動方法
JP2005055658A (ja) * 2003-08-04 2005-03-03 Seiko Epson Corp 電気光学装置及びその駆動方法、並びに電子機器
JP2005055722A (ja) * 2003-08-06 2005-03-03 Nec Corp 表示駆動回路及びそれを用いた表示装置
JP2005055726A (ja) * 2003-08-06 2005-03-03 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2005092200A (ja) * 2003-09-12 2005-04-07 Au Optronics Corp ディスプレイ画素回路及びその駆動方法
JP2005134641A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器
JP2005141149A (ja) * 2003-11-10 2005-06-02 Seiko Epson Corp 電気光学装置及び電子機器
JP2005157009A (ja) * 2003-11-26 2005-06-16 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置。
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
JPWO2003091978A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示パネルの駆動方法
JP2006053348A (ja) * 2004-08-11 2006-02-23 Eastman Kodak Co 表示装置
US7046240B2 (en) 2001-08-29 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
JP2006184846A (ja) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd 発光表示装置およびその駆動方法
JP2006330140A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
JP2007047791A (ja) * 2005-08-08 2007-02-22 Samsung Sdi Co Ltd 平板表示装置および平板表示装置の制御方法
JP2007087931A (ja) * 2005-08-22 2007-04-05 Seiko Epson Corp エレクトロルミネッセンス装置及びその製造方法
JP2007108503A (ja) * 2005-10-14 2007-04-26 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置およびその駆動方法
JP2007114476A (ja) * 2005-10-20 2007-05-10 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置の駆動方法
US7245276B2 (en) 2002-04-24 2007-07-17 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
JP2007226258A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルのドライバ回路
JP2007233398A (ja) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
JP2007256958A (ja) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
JP2007267391A (ja) * 2007-04-06 2007-10-11 Seiko Epson Corp Ｄａ変換器、データ線駆動回路、電気光学装置及び電子機器
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
US7471267B2 (en) 2003-07-08 2008-12-30 Samsung Sdi Co., Ltd. Display panel, light emitting display using the display panel, and driving method thereof
EP1895772A3 (en) * 2006-08-30 2009-02-11 Oki Data Corporation Projection display apparatus and image forming apparatus
JP2009123538A (ja) * 2007-11-15 2009-06-04 Sony Corp 有機電界発光表示装置
US7576483B2 (en) 2004-02-27 2009-08-18 Sony Corporation Display device, display unit, and imaging device
JP2010060648A (ja) * 2008-09-01 2010-03-18 Hitachi Displays Ltd 画像表示装置
US7742019B2 (en) 2002-04-26 2010-06-22 Toshiba Matsushita Display Technology Co., Ltd. Drive method of el display apparatus
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
US7847765B2 (en) 2005-01-05 2010-12-07 Samsung Mobile Display Co., Ltd. Display device and driving method thereof
US7868865B2 (en) 2004-12-01 2011-01-11 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and method of operating the same
US8354987B2 (en) 2003-07-09 2013-01-15 Sony Corporation Constant current circuit and flat display device
US8416157B2 (en) 2007-03-02 2013-04-09 Samsung Display Co., Ltd. Organic light emitting display and driving circuit thereof
US8614699B2 (en) 2004-09-16 2013-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
KR20170012738A (ko) * 2015-07-23 2017-02-03 삼성디스플레이 주식회사 디스플레이 장치
JP2019070810A (ja) * 2005-07-04 2019-05-09 株式会社半導体エネルギー研究所 表示装置
JP2021192104A (ja) * 2011-06-30 2021-12-16 三星ディスプレイ株式會社Samsung Display Co., Ltd. 可撓性表示パネル及び該可撓性表示パネルを備える表示装置

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046240B2 (en) 2001-08-29 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US8982021B2 (en) 2001-08-29 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US7411586B2 (en) 2001-08-29 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US8482491B2 (en) 2001-08-29 2013-07-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US8704736B2 (en) 2001-08-29 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
JP2004355030A (ja) * 2002-04-24 2004-12-16 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
US7872618B2 (en) 2002-04-24 2011-01-18 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
US7245276B2 (en) 2002-04-24 2007-07-17 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
JPWO2003091978A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示パネルの駆動方法
US7742019B2 (en) 2002-04-26 2010-06-22 Toshiba Matsushita Display Technology Co., Ltd. Drive method of el display apparatus
US8063855B2 (en) 2002-04-26 2011-11-22 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display panel
JP2008225506A (ja) * 2002-04-26 2008-09-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2007256958A (ja) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
JP2007233398A (ja) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
JP2007226258A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルのドライバ回路
JP2004117921A (ja) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP4703103B2 (ja) * 2003-03-05 2011-06-15 東芝モバイルディスプレイ株式会社 アクティブマトリックス型のｅｌ表示装置の駆動方法
JP2004271577A (ja) * 2003-03-05 2004-09-30 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2005003901A (ja) * 2003-06-11 2005-01-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及びその駆動方法、並びに電子機器
US7471267B2 (en) 2003-07-08 2008-12-30 Samsung Sdi Co., Ltd. Display panel, light emitting display using the display panel, and driving method thereof
US8354987B2 (en) 2003-07-09 2013-01-15 Sony Corporation Constant current circuit and flat display device
JP2005049838A (ja) * 2003-07-30 2005-02-24 Samsung Sdi Co Ltd 表示装置とその駆動方法
US8243057B2 (en) 2003-07-30 2012-08-14 Samsung Mobile Display Co., Ltd. Display and driving method thereof
JP2005055658A (ja) * 2003-08-04 2005-03-03 Seiko Epson Corp 電気光学装置及びその駆動方法、並びに電子機器
JP2005055726A (ja) * 2003-08-06 2005-03-03 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2005055722A (ja) * 2003-08-06 2005-03-03 Nec Corp 表示駆動回路及びそれを用いた表示装置
JP2005092200A (ja) * 2003-09-12 2005-04-07 Au Optronics Corp ディスプレイ画素回路及びその駆動方法
JP2005134641A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器
JP2005141149A (ja) * 2003-11-10 2005-06-02 Seiko Epson Corp 電気光学装置及び電子機器
JP2005157009A (ja) * 2003-11-26 2005-06-16 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置。
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
US7576483B2 (en) 2004-02-27 2009-08-18 Sony Corporation Display device, display unit, and imaging device
JP2006053348A (ja) * 2004-08-11 2006-02-23 Eastman Kodak Co 表示装置
US8614699B2 (en) 2004-09-16 2013-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
US9577008B2 (en) 2004-09-16 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
US7868865B2 (en) 2004-12-01 2011-01-11 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and method of operating the same
JP2006184846A (ja) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd 発光表示装置およびその駆動方法
US7847765B2 (en) 2005-01-05 2010-12-07 Samsung Mobile Display Co., Ltd. Display device and driving method thereof
US9501970B2 (en) 2005-01-05 2016-11-22 Samsung Display Co., Ltd. Display device and driving method thereof
US8330685B2 (en) 2005-01-05 2012-12-11 Samsung Display Co., Ltd. Display device and driving method thereof
JP2006330140A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
JP2019070810A (ja) * 2005-07-04 2019-05-09 株式会社半導体エネルギー研究所 表示装置
JP2020079955A (ja) * 2005-07-04 2020-05-28 株式会社半導体エネルギー研究所 表示装置
JP2010286840A (ja) * 2005-08-08 2010-12-24 Samsung Mobile Display Co Ltd 有機発光平板表示装置および有機発光平板表示装置の制御方法
JP2007047791A (ja) * 2005-08-08 2007-02-22 Samsung Sdi Co Ltd 平板表示装置および平板表示装置の制御方法
JP2007087931A (ja) * 2005-08-22 2007-04-05 Seiko Epson Corp エレクトロルミネッセンス装置及びその製造方法
JP2007108503A (ja) * 2005-10-14 2007-04-26 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置およびその駆動方法
JP2007114476A (ja) * 2005-10-20 2007-05-10 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置の駆動方法
US7901088B2 (en) 2006-08-30 2011-03-08 Oki Data Corporation Projection display apparatus and image forming apparatus with efficient power consumption
EP1895772A3 (en) * 2006-08-30 2009-02-11 Oki Data Corporation Projection display apparatus and image forming apparatus
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
US8416157B2 (en) 2007-03-02 2013-04-09 Samsung Display Co., Ltd. Organic light emitting display and driving circuit thereof
JP4591470B2 (ja) * 2007-04-06 2010-12-01 セイコーエプソン株式会社 Ｄａ変換器、データ線駆動回路、電気光学装置及び電子機器
JP2007267391A (ja) * 2007-04-06 2007-10-11 Seiko Epson Corp Ｄａ変換器、データ線駆動回路、電気光学装置及び電子機器
JP2009123538A (ja) * 2007-11-15 2009-06-04 Sony Corp 有機電界発光表示装置
JP2010060648A (ja) * 2008-09-01 2010-03-18 Hitachi Displays Ltd 画像表示装置
JP2021192104A (ja) * 2011-06-30 2021-12-16 三星ディスプレイ株式會社Samsung Display Co., Ltd. 可撓性表示パネル及び該可撓性表示パネルを備える表示装置
JP7364630B2 (ja) 2011-06-30 2023-10-18 三星ディスプレイ株式會社 可撓性表示パネル及び該可撓性表示パネルを備える表示装置
US11822389B2 (en) 2011-06-30 2023-11-21 Samsung Display Co., Ltd. Flexible display panel and display apparatus including the flexible display panel
KR20170012738A (ko) * 2015-07-23 2017-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR102465384B1 (ko) * 2015-07-23 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치

Similar Documents

Publication Publication Date Title
JP4251801B2 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP2003150109A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
US10923030B2 (en) EL display apparatus
JP2003150104A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置
JP2003122303A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2003216100A (ja) Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
TWI264691B (en) Driver circuit of EL display panel and EL display device using the circuit
JP2004093682A (ja) Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
US20050057580A1 (en) El display panel and el display apparatus comprising it
EP1434193A1 (en) EL DISPLAY, EL DISPLAY DRIVING CIRCUIT AND IMAGE DISPLAY
JP2004029755A (ja) Ｅｌ表示装置
JP2004117921A (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP4071535B2 (ja) Ｅｌ表示装置
US11302253B2 (en) El display apparatus
JP2003323152A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2003330413A (ja) Ｅｌ表示パネルおよびドライバｉｃ
JP2003332910A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2009151315A (ja) Ｅｌ表示装置
JP2008146051A (ja) Ｅｌ表示装置
JP2006030289A (ja) Ｅｌ表示装置
JP2008146093A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2006285268A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2008003617A (ja) Ｅｌ表示装置
JP2005140934A (ja) Ｅｌ表示装置
JP2006023398A (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041101

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070827