JP4524802B2 - 負荷駆動装置 - Google Patents
負荷駆動装置 Download PDFInfo
- Publication number
- JP4524802B2 JP4524802B2 JP2005289302A JP2005289302A JP4524802B2 JP 4524802 B2 JP4524802 B2 JP 4524802B2 JP 2005289302 A JP2005289302 A JP 2005289302A JP 2005289302 A JP2005289302 A JP 2005289302A JP 4524802 B2 JP4524802 B2 JP 4524802B2
- Authority
- JP
- Japan
- Prior art keywords
- output circuit
- power supply
- load driving
- driving device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
図3は、本実施例1に係る負荷駆動装置の変形例1を示す回路図である。この変形例1は、図1に示した本実施例1に係る負荷駆動装置では、抵抗R1の電源遮断スイッチSW1に接続された一端とは反対側の他端が出力回路用グラウンドGND1に接続されていたのに対して、この他端を5Vの固定電源に接続するようにしたものである。
図8は、本実施例3に係る負荷駆動装置の変形例1を示す回路図である。この変形例1は、図6に示した本実施例3に係る負荷駆動装置に対して、抵抗R1と出力回路用グラウンドGND1との間にスイッチSW3を追加するようにしたものである。
図9は、本実施例3に係る負荷駆動装置の変形例2を示す回路図である。この変形例2は、図8に示した本実施例3に係る負荷駆動装置の変形例1に対して、電源遮断スイッチSW2とPチャンネルトランジスタTr11〜Trn1のソース電極との間に貫通電流を鈍らせるための抵抗R4をさらに追加するようにしたものである。
図15は、本実施例7に係る負荷駆動装置の変形例1を示す回路図である。この変形例1は、図14に示した本実施例7に係る負荷駆動装置において、抵抗R1と抵抗R2とを共用して抵抗R1のみとするとともに、ツェナダイオードZD1,ツェナダイオードZ3および抵抗R7,R8を共用してツェナダイオードZD1のみとしたものである。
GND2 論理回路用グラウンド,論理回路用グラウンド電位
INV1 インバータ
L1〜Ln ラッチ回路
R1,R2 抵抗(抵抗手段)
REG レギュレータ
SR シフトレジスタ
SW1 電源遮断スイッチ(スイッチング手段)
SW2 電源遮断スイッチ素子(スイッチング手段)
Tr11〜Trn1 Pチャンネルトランジスタ(出力段トランジスタ)
Tr12〜Trn2 Nチャンネルトランジスタ(出力段トランジスタ)
VDD 論理回路用電源電圧
VDDH 出力回路用電源電圧,出力回路用電源ライン
VR1 可変抵抗(抵抗手段)
Vs 出力回路用電源
ZD1 ツェナダイオード
Claims (14)
- 出力回路用電源および論理回路用電源の2つ以上の電源を接続する多出力の負荷駆動装置において、
プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、
前記出力回路部を制御する論理回路部と、
前記出力回路用電源を遮断するスイッチング手段と、
前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用グラウンド電位まで下げる抵抗手段と、
前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、
前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する負荷駆動装置。 - 出力回路用電源および論理回路用電源の2つ以上の電源を接続する多出力の負荷駆動装置において、
プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、
前記出力回路部を制御する論理回路部と、
前記出力回路用電源を遮断するスイッチング手段と、
前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用電源電圧より低い電位まで下げる抵抗手段と、
前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、
前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する負荷駆動装置。 - 前記出力回路部に入力される切り替えタイミング信号を規定時間だけ遅らせるディレイ回路を備える請求項1または2記載の負荷駆動装置。
- 前記スイッチング手段がスイッチ素子で形成されており、当該スイッチ素子をコンデンサを介して前記ディレイ回路の入力端子に接続した請求項3記載の負荷駆動装置。
- 前記抵抗手段が可変抵抗で形成され、前記出力回路用電源電圧を出力回路用グラウンド電位に落とす時間を一定時間に調整できる請求項1ないし4のいずれか1項に記載の負荷駆動装置。
- 前記抵抗手段が、スイッチ素子の抵抗成分でなる請求項1ないし5のいずれか1項に記載の負荷駆動装置。
- 前記タイミング信号発生手段を、複数のラッチ回路毎に設けるようにした請求項1ないし6のいずれか1項に記載の負荷駆動装置。
- 前記タイミング信号発生手段を、外付けできるようにした請求項1ないし6のいずれか1項に記載の負荷駆動装置。
- 前記出力回路用電源電圧を抵抗を介してレギュレータの入力端子に接続し、前記出力回路用電源電圧の低下電圧を前記レギュレータの入力電圧相当とした請求項2項に記載の負荷駆動装置。
- 前記出力回路用グラウンド電位と前記論理回路用グラウンド電位とが等しい請求項1,請求項3ないし8のいずれか1項に記載の負荷駆動装置。
- 前記出力回路部のスイッチング回数を減らすために、前記切り替えタイミング信号の極性が同じ極性で続く場合は状態を保持し続ける請求項1ないし10のいずれか1項に記載の負荷駆動装置。
- 前記出力回路部に接続される負荷が容量性であることを特徴とする請求項1ないし11のいずれか1項に記載の負荷駆動装置。
- 少なくとも前記出力発生回路とロジック回路とが1つのICに内蔵されている請求項1ないし12のいずれか1項に記載の負荷駆動装置。
- 前記出力回路部に接続される負荷が、透明ELディスプレイである請求項1ないし13のいずれか1項に記載の負荷駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289302A JP4524802B2 (ja) | 2005-09-30 | 2005-09-30 | 負荷駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289302A JP4524802B2 (ja) | 2005-09-30 | 2005-09-30 | 負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007104148A JP2007104148A (ja) | 2007-04-19 |
JP4524802B2 true JP4524802B2 (ja) | 2010-08-18 |
Family
ID=38030670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289302A Expired - Fee Related JP4524802B2 (ja) | 2005-09-30 | 2005-09-30 | 負荷駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4524802B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102761169A (zh) * | 2011-04-25 | 2012-10-31 | 纬创资通股份有限公司 | 电源控制装置及电子装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002169518A (ja) * | 2000-12-04 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
JP2003066907A (ja) * | 2001-08-30 | 2003-03-05 | Oki Electric Ind Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
JP2003330413A (ja) * | 2002-05-10 | 2003-11-19 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルおよびドライバic |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256896A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | 半導体集積回路装置 |
-
2005
- 2005-09-30 JP JP2005289302A patent/JP4524802B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002169518A (ja) * | 2000-12-04 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
JP2003066907A (ja) * | 2001-08-30 | 2003-03-05 | Oki Electric Ind Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
JP2003330413A (ja) * | 2002-05-10 | 2003-11-19 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルおよびドライバic |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102761169A (zh) * | 2011-04-25 | 2012-10-31 | 纬创资通股份有限公司 | 电源控制装置及电子装置 |
CN102761169B (zh) * | 2011-04-25 | 2014-08-06 | 纬创资通股份有限公司 | 电源控制装置及电子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007104148A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101732741B1 (ko) | 레벨 이동 회로 및 디스플레이 드라이버회로 | |
US8598936B2 (en) | Semiconductor integrated circuit | |
US10181852B1 (en) | Voltage translator with output slew rate control | |
US7804346B2 (en) | Level converting flip-flop and method of operating the same | |
US9306572B2 (en) | Output buffer, gate electrode driving circuit and method for controlling the same | |
US6930518B2 (en) | Level shifter having low peak current | |
EP0952668A2 (en) | Stable output buffer circuit at low slew rate | |
KR100670653B1 (ko) | 반도체 소자의 출력 드라이버 | |
US7812660B2 (en) | Level shift circuit | |
US10892760B1 (en) | Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters | |
KR100511824B1 (ko) | 프로그램가능한슬루레이트제어출력드라이버를제공하기위한장치및방법 | |
US7728628B2 (en) | Level shift circuit and method for the same | |
US8373495B2 (en) | Self biased gate controlled switch | |
US7659748B2 (en) | Electronic device and integrated circuit | |
CN105099438B (zh) | 半导体器件 | |
EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
JP4524802B2 (ja) | 負荷駆動装置 | |
JP2011103607A (ja) | 入力回路 | |
KR101848757B1 (ko) | 반도체 장치 | |
US9407243B1 (en) | Receiver circuit | |
JP2008187475A (ja) | パワーオンリセット回路 | |
US5682116A (en) | Off chip driver having slew rate control and differential voltage protection circuitry | |
US9509301B2 (en) | Voltage control of semiconductor integrated circuits | |
KR20140146368A (ko) | 입출력 장치 및 이를 포함하는 입출력 시스템 | |
US20060097760A1 (en) | Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4524802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |