JP2003066907A - 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 - Google Patents

表示装置、表示装置の駆動方法、及び表示装置の駆動回路

Info

Publication number
JP2003066907A
JP2003066907A JP2001260918A JP2001260918A JP2003066907A JP 2003066907 A JP2003066907 A JP 2003066907A JP 2001260918 A JP2001260918 A JP 2001260918A JP 2001260918 A JP2001260918 A JP 2001260918A JP 2003066907 A JP2003066907 A JP 2003066907A
Authority
JP
Japan
Prior art keywords
data line
potential
switching element
scanning
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001260918A
Other languages
English (en)
Other versions
JP5191075B2 (ja
Inventor
Shinichi Sato
眞一 佐藤
Shinichi Fukusako
真一 福迫
Junji Kashiwada
順治 柏田
Kenji Kunida
謙二 國田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001260918A priority Critical patent/JP5191075B2/ja
Priority to US10/172,979 priority patent/US7012587B2/en
Publication of JP2003066907A publication Critical patent/JP2003066907A/ja
Application granted granted Critical
Publication of JP5191075B2 publication Critical patent/JP5191075B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 消費電力を低減できる表示装置、駆動方法、
駆動回路を提供する。 【解決手段】 ＯＮ時に走査線ＣＯＭをアース電位部Ｇ
ＮＤ（電位ＶＧ）に接続するＮＭＯＳトランジスタ２２
と、ＯＮ時に走査線ＣＯＭを走査線用高電位部２０（電
位ＶＣ）に接続するＰＭＯＳトランジスタ２３と、ＯＮ
時にデータ線ＳＥＧをアース電位部ＧＮＤに接続するＮ
ＭＯＳトランジスタ３２と、ＯＮ時にデータ線ＳＥＧを
データ線用高電位部３０（電位ＶＳ）に接続するＰＭＯ
Ｓトランジスタ３３とを有する。走査線ＣＯＭの選択時
にはＮＭＯＳトランジスタ２２をＯＮにしＰＭＯＳトラ
ンジスタ２３をＯＦＦにすることによって走査線ＣＯＭ
をアース電位部ＧＮＤに接続する。走査線ＣＯＭの非選
択時にはＮＭＯＳトランジスタ２２及びＰＭＯＳトラン
ジスタ２３の両方をＯＦＦにして非選択走査線をハイイ
ンピーダンス状態にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、有機ＥＬ
（エレクトロルミネッセンス）表示装置のようなドット
マトリクス型の表示装置、表示装置の駆動方法、及び表
示装置の駆動回路に関するものである。
【０００２】
【従来の技術】図２９は、従来の有機ＥＬ表示装置の回
路図である。図２９に示されるように、従来の表示装置
は、ｎ行の走査線ＣＯＭ１〜ＣＯＭｎと、ｍ列のデータ
線ＳＥＧ１〜ＳＥＧｍと、走査線及びデータ線の交点に
配置された（ｎ×ｍ）個のＥＬ素子ＰＥ１,１〜ＰＥ
ｍ,ｎとを有している。また、この表示装置は、走査線
ＣＯＭ１〜ＣＯＭｎをアース電位部ＧＮＤ（電位ＶＧ）
又は走査線用高電位部２０（走査線電源電位ＶＣ）のい
ずれかに接続するスイッチング素子ＳＷＣ１〜ＳＷＣ ｎ
と、データ線ＳＥＧ１〜ＳＥＧｍをアース電位部ＧＮＤ
（電位ＶＧ）又はデータ線用高電位部３０（データ線電
源電位ＶＳ）のいずれかに接続するスイッチング素子Ｓ
ＷＳ１〜ＳＷＳｍと、スイッチング素子ＳＷＣ１〜ＳＷ
Ｃｎ及びＳＷＳ １〜ＳＷＳｍを制御する駆動制御回路１
０とを有している。なお、図２９において、符号１１
は、定電流出力回路である。
【０００３】図３０は、図２９の表示装置の動作を示す
波形図である。図３０に示されるように、この表示装置
においては、走査期間Ｐ０内の表示期間Ｐ２毎に走査線
を順次選択して、選択した走査線をアース電位ＶＧに
し、非選択走査線を走査線電源電位ＶＣ（逆バイアス電
位）にする。表示期間Ｐ２においては、駆動制御回路１
０に入力される信号に基づいて、選択するデータ線をデ
ータ線電源電位ＶＳにし、非選択データ線をアース電位
ＶＧにする。図３０の表示期間Ｐ２（期間ｔ２〜ｔ３）
においてはデータ線ＳＥＧ１が選択されているので、図
２９に示されるように、ＥＬ素子ＰＥ１,１に電流Ｉ１
が流れ、ＥＬ素子ＰＥ１,１が発光状態になる。
【０００４】また、図３０に示されるように、この表示
装置においては、走査期間Ｐ０内のディスチャージ期間
Ｐ１において走査線ＣＯＭ１〜ＣＯＭｎ及びデータ線Ｓ
ＥＧ １〜ＳＥＧｍを全てアース電位ＶＧにする。ディス
チャージ期間Ｐ１により、走査線ＣＯＭ１〜ＣＯＭｎ及
びデータ線ＳＥＧ１〜ＳＥＧｍに蓄積された電荷が放出
される。
【０００５】
【発明が解決しようとする課題】上記したような従来の
表示装置においては、例えば、ＥＬ素子ＰＥ１,１を表
示状態にするときに、ＥＬ素子ＰＥ１,１を通る電流経
路（データ線用高電位部３０→スイッチング素子ＳＷ
Ｓ１→データ線ＳＥＧ１→選択ＥＬ素子ＰＥ１,１→走
査線ＣＯＭ１→スイッチング素子ＳＷＣ１→アース電位
部ＧＮＤ）を形成する。しかしながら、このような表示
装置においては、例えば、ｔ１時やｔ２時において本来
電流が流れるべきではない非発光ＥＬ素子を経由した電
流経路（例えば、データ線用高電位部３０→スイッチン
グ素子ＳＷＳ１→データ線ＳＥＧ１→非選択ＥＬ素子Ｐ
Ｅ１,２〜ＰＥ１,ｎ→非選択走査線ＣＯＭ２〜ＣＯＭｎ
→スイッチング素子ＳＷＣ２〜ＳＷＣｎ→アース電位部
ＧＮＤ）が瞬間的に形成されて貫通電流（即ち、“非選
択ＥＬ素子経由の貫通電流”）が流れ、電力が無駄に消
費されるという問題があった。また、スイッチング素子
ＳＷＣ１〜ＳＷＣｎをＣＭＯＳ回路により構成した場合
には、ＣＭＯＳ回路の反転動作時にＣＭＯＳ回路を経由
した電流経路（走査線用高電位部２０→ＰＭＯＳトラン
ジスタ→ＮＭＯＳトランジスタ→アース電位部ＧＮＤ）
が瞬間的に形成されて貫通電流（即ち、“ＣＭＯＳ回路
の貫通電流”）が流れ、電力が無駄に消費されるという
問題があった。
【０００６】そこで、本発明は上記したような従来技術
の課題を解決するためになされたものであり、その目的
とするところは、スイッチング素子のオン・オフに伴う
貫通電流を減らすことによって消費電力を低減すること
ができる表示装置及びその駆動方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の表示装置は、ｎ
行（ｎは正の整数）の走査線と、ｍ列（ｍは正の整数）
のデータ線と、前記ｎ行の走査線及び前記ｍ列のデータ
線の交点に配置された（ｎ×ｍ）個の表示素子と、走査
線用低電位部と、前記走査線用低電位部の電位より高い
走査線電源電位の走査線用高電位部と、データ線用低電
位部と、前記データ線用低電位部の電位より高いデータ
線電源電位のデータ線用高電位部と、前記ｎ行の走査線
のそれぞれに接続されており、オン状態のときに前記走
査線を前記走査線用低電位部に接続するｎ個の第１スイ
ッチング素子と、前記ｎ行の走査線のそれぞれに接続さ
れており、オン状態のときに前記走査線を前記走査線用
高電位部に接続するｎ個の第２スイッチング素子と、前
記ｍ列のデータ線のそれぞれに接続されており、オン状
態のときに前記データ線を前記データ線用低電位部に接
続するｍ個の第３スイッチング素子と、前記ｍ列のデー
タ線のそれぞれに接続されており、オン状態のときに前
記データ線を前記データ線用高電位部に接続するｍ個の
第４スイッチング素子とを有し、選択状態にある走査線
と選択状態にあるデータ線の交点の表示素子が表示状態
になる表示装置であって、表示素子を選択的に表示状態
にする表示期間及び表示素子に蓄積された電荷を放出す
るディスチャージ期間を含む走査期間のそれぞれにおい
て、前記ｎ個の第１スイッチング素子、前記ｎ個の第２
スイッチング素子、前記ｍ個の第３スイッチング素子、
及び前記ｍ個の第４スイッチング素子のオン・オフを制
御する駆動制御回路を有し、この駆動制御回路からの信
号に基づいて、前記走査線を選択状態にするときには、
前記第１スイッチング素子をオンにし前記第２スイッチ
ング素子をオフにすることによって前記走査線を前記走
査線用低電位部に接続し、前記走査線を非選択状態にす
るときには、前記第１スイッチング素子及び前記第２ス
イッチング素子の両方をオフにすることによって前記走
査線をハイインピーダンス状態にし、前記データ線を選
択状態にするときには、前記第３スイッチング素子をオ
フにし前記第４スイッチング素子をオンにすることによ
って前記データ線を前記データ線用高電位部に接続し、
前記データ線を非選択状態にするときには、前記第３ス
イッチング素子をオンにし前記第４スイッチング素子を
オフにすることによって前記データ線を前記データ線用
低電位部に接続することを特徴としている。
【０００８】また、ディスチャージ期間において、前記
第１スイッチング素子及び前記第２スイッチング素子の
両方をオフにすることによって前記ｎ行の走査線をハイ
インピーダンス状態にし、前記第３スイッチング素子を
オンにし前記第４スイッチング素子をオフにすることに
よって前記ｍ列のデータ線を前記データ線用低電位部に
接続するように動作させることができる。
【０００９】また、ディスチャージ期間において、前記
第１スイッチング素子をオフにし前記第２スイッチング
素子をオンにすることによって前記ｎ行の走査線を前記
走査線用高電位部に接続し、前記第３スイッチング素子
をオンにし前記第４スイッチング素子をオフにすること
によって前記ｍ列のデータ線を前記データ線用低電位部
に接続するように動作させることもできる。
【００１０】また、ディスチャージ期間において、前記
第１スイッチング素子をオンにし前記第２スイッチング
素子をオフにすることによって前記ｎ行の走査線を前記
走査線用低電位部に接続し、前記第３スイッチング素子
をオンにし前記第４スイッチング素子をオフにすること
によって前記ｍ列のデータ線を前記データ線用低電位部
に接続するように動作させることもできる。
【００１１】また、ディスチャージ期間において、前記
第１スイッチング素子をオンにし前記第２スイッチング
素子をオフにすることによって前記ｎ行の走査線を前記
走査線用低電位部に接続し、ディスチャージ期間の開始
時点の直前に前記第３スイッチング素子をオンにし前記
第４スイッチング素子をオフにすることによって前記ｍ
列のデータ線を前記データ線用低電位部に接続してこの
状態をディスチャージ期間の終了直後まで維持し、ディ
スチャージ期間の終了直後に選択状態にするデータ線の
前記第３スイッチング素子をオフにし前記第４スイッチ
ング素子をオンにすることによって選択状態にするデー
タ線を前記データ線用高電位部に接続するように動作さ
せることもできる。
【００１２】また、前記走査線用高電位部を走査線電源
電位にする走査線電源回路と、前記データ線用高電位部
をデータ線電源電位にするデータ線電源回路とを有し、
前記走査線用低電位部がアースに接続され、前記データ
線用低電位部がアースに接続された構成とすることがで
きる。
【００１３】また、前記走査線用高電位部を走査線電源
電位にする走査線電源回路と、前記データ線用高電位部
をデータ線電源電位にするデータ線電源回路と、前記デ
ータ線用低電位部を、アース電位よりも高く前記データ
線用高電位部の電位より低い中間電位にする中間電位部
とを有し、前記走査線用低電位部がアースに接続された
構成とすることもできる。
【００１４】また、本発明の表示装置の他の態様は、ｎ
行（ｎは正の整数）の走査線と、ｍ列（ｍは正の整数）
のデータ線と、前記ｎ行の走査線及び前記ｍ列のデータ
線の交点に配置された（ｎ×ｍ）個の表示素子と、走査
線用低電位部と、前記走査線用低電位部の電位より高い
走査線電源電位の走査線用高電位部と、データ線用低電
位部と、前記データ線用低電位部の電位より高いデータ
線電源電位のデータ線用高電位部と、前記ｎ行の走査線
のそれぞれに接続されており、オン状態のときに前記走
査線を前記走査線用低電位部に接続するｎ個の第１スイ
ッチング素子と、前記ｎ行の走査線のそれぞれに接続さ
れており、オン状態のときに前記走査線を前記走査線用
高電位部に接続するｎ個の第２スイッチング素子と、前
記ｍ列のデータ線のそれぞれに接続されており、オン状
態のときに前記データ線を前記データ線用低電位部に接
続するｍ個の第３スイッチング素子と、前記ｍ列のデー
タ線のそれぞれに接続されており、オン状態のときに前
記データ線を前記データ線用高電位部に接続するｍ個の
第４スイッチング素子とを有し、選択状態にある走査線
と選択状態にあるデータ線の交点の表示素子が表示状態
になる表示装置であって、前記走査線用高電位部及び前
記データ線用低電位部の少なくとも一方をアース電位よ
りも高く、走査線電源電位及びデータ線電源電位よりも
低い中間電位とする中間電位部と、表示素子を選択的に
表示状態にする表示期間及び表示素子に蓄積された電荷
を放出するディスチャージ期間を含む走査期間のそれぞ
れにおいて、前記ｎ個の第１スイッチング素子、前記ｎ
個の第２スイッチング素子、前記ｍ個の第３スイッチン
グ素子、及び前記ｍ個の第４スイッチング素子のオン・
オフを制御する駆動制御回路とを有し、前記駆動制御回
路からの信号に基づいて、前記走査線を選択状態にする
ときには、前記第１スイッチング素子をオンにし前記第
２スイッチング素子をオフにすることによって前記走査
線を前記走査線用低電位部に接続し、前記走査線を非選
択状態にするときには、前記第１スイッチング素子をオ
フにし前記第２スイッチング素子をオンにすることによ
って前記走査線を前記走査線用高電位部に接続し、前記
データ線を選択状態にするときには、前記第３スイッチ
ング素子をオフにし前記第４スイッチング素子をオンに
することによって前記データ線を前記データ線用高電位
部に接続し、前記データ線を非選択状態にするときに
は、前記第３スイッチング素子をオンにし前記第４スイ
ッチング素子をオフにすることによって前記データ線を
前記データ線用低電位部に接続することを特徴としてい
る。
【００１５】また、前記走査線用高電位部をアース電位
よりも高く走査線電源電位よりも低い中間電位とし、前
記データ線用低電位部をアース電位よりも高くデータ線
電源電位よりも低い中間電位とすることができる。
【００１６】また、同じ走査線に接続された前記第１ス
イッチング素子及び前記第２スイッチング素子の１組
を、ＣＭＯＳ回路により構成し、同じデータ線に接続さ
れた前記第３スイッチング素子及び前記第４スイッチン
グ素子の１組を、ＣＭＯＳ回路により構成することがで
きる。
【００１７】また、前記走査線用高電位部の走査線電源
電位を前記データ線用高電位部のデータ線電源電位より
も低い電位にすることができる。
【００１８】また、本発明の表示装置の駆動方法は、ｎ
行（ｎは正の整数）の走査線と、ｍ列（ｍは正の整数）
のデータ線と、前記ｎ行の走査線及び前記ｍ列のデータ
線の交点に配置された（ｎ×ｍ）個の表示素子と、走査
線用低電位部と、前記走査線用低電位部の電位より高い
走査線電源電位の走査線用高電位部と、データ線用低電
位部と、前記データ線用低電位部の電位より高いデータ
線電源電位のデータ線用高電位部と、前記ｎ行の走査線
のそれぞれに接続されており、オン状態のときに前記走
査線を前記走査線用低電位部に接続するｎ個の第１スイ
ッチング素子と、前記ｎ行の走査線のそれぞれに接続さ
れており、オン状態のときに前記走査線を前記走査線用
高電位部に接続するｎ個の第２スイッチング素子と、前
記ｍ列のデータ線のそれぞれに接続されており、オン状
態のときに前記データ線を前記データ線用低電位部に接
続するｍ個の第３スイッチング素子と、前記ｍ列のデー
タ線のそれぞれに接続されており、オン状態のときに前
記データ線を前記データ線用高電位部に接続するｍ個の
第４スイッチング素子とを有し、選択状態にある走査線
と選択状態にあるデータ線の交点の表示素子が表示状態
になり、表示素子を選択的に表示状態にする表示期間及
び表示素子に蓄積された電荷を放出するディスチャージ
期間を含む走査期間のそれぞれにおいて、前記ｎ個の第
１スイッチング素子、前記ｎ個の第２スイッチング素
子、前記ｍ個の第３スイッチング素子、及び前記ｍ個の
第４スイッチング素子のオン・オフを制御する表示装置
の駆動方法であって、前記走査線を選択状態にするとき
には、前記第１スイッチング素子をオンにし前記第２ス
イッチング素子をオフにすることによって前記走査線を
前記走査線用低電位部に接続し、前記走査線を非選択状
態にするときには、前記第１スイッチング素子及び前記
第２スイッチング素子の両方をオフにすることによって
前記走査線をハイインピーダンス状態にし、前記データ
線を選択状態にするときには、前記第３スイッチング素
子をオフにし前記第４スイッチング素子をオンにするこ
とによって前記データ線を前記データ線用高電位部に接
続し、前記データ線を非選択状態にするときには、前記
第３スイッチング素子をオンにし前記第４スイッチング
素子をオフにすることによって前記データ線を前記デー
タ線用低電位部に接続することを特徴としている。
【００１９】また、本発明の表示装置の駆動方法の他の
態様は、ｎ行（ｎは正の整数）の走査線と、ｍ列（ｍは
正の整数）のデータ線と、前記ｎ行の走査線及び前記ｍ
列のデータ線の交点に配置された（ｎ×ｍ）個の表示素
子と、走査線用低電位部と、前記走査線用低電位部の電
位より高い走査線電源電位の走査線用高電位部と、デー
タ線用低電位部と、前記データ線用低電位部の電位より
高いデータ線電源電位のデータ線用高電位部と、前記ｎ
行の走査線のそれぞれに接続されており、オン状態のと
きに前記走査線を前記走査線用低電位部に接続するｎ個
の第１スイッチング素子と、前記ｎ行の走査線のそれぞ
れに接続されており、オン状態のときに前記走査線を前
記走査線用高電位部に接続するｎ個の第２スイッチング
素子と、前記ｍ列のデータ線のそれぞれに接続されてお
り、オン状態のときに前記データ線を前記データ線用低
電位部に接続するｍ個の第３スイッチング素子と、前記
ｍ列のデータ線のそれぞれに接続されており、オン状態
のときに前記データ線を前記データ線用高電位部に接続
するｍ個の第４スイッチング素子とを有し、選択状態に
ある走査線と選択状態にあるデータ線の交点の表示素子
が表示状態にし、表示素子を選択的に表示状態にする表
示期間及び表示素子に蓄積された電荷を放出するディス
チャージ期間を含む走査期間のそれぞれにおいて、前記
ｎ個の第１スイッチング素子、前記ｎ個の第２スイッチ
ング素子、前記ｍ個の第３スイッチング素子、及び前記
ｍ個の第４スイッチング素子のオン・オフを制御する表
示装置の駆動方法であって、前記走査線用高電位部及び
前記データ線用低電位部の少なくとも一方をアース電位
よりも高く、走査線電源電位及びデータ線電源電位より
も低い中間電位とし、前記走査線を選択状態にするとき
には、前記第１スイッチング素子をオンにし前記第２ス
イッチング素子をオフにすることによって前記走査線を
前記走査線用低電位部に接続し、前記走査線を非選択状
態にするときには、前記第１スイッチング素子をオフに
し前記第２スイッチング素子をオンにすることによって
前記走査線を前記走査線用高電位部に接続し、前記デー
タ線を選択状態にするときには、前記第３スイッチング
素子をオフにし前記第４スイッチング素子をオンにする
ことによって前記データ線を前記データ線用高電位部に
接続し、前記データ線を非選択状態にするときには、前
記第３スイッチング素子をオンにし前記第４スイッチン
グ素子をオフにすることによって前記データ線を前記デ
ータ線用低電位部に接続することを特徴としている。
【００２０】また、本発明の表示装置の駆動回路は、ｎ
行（ｎは正の整数）の走査線と、ｍ列（ｍは正の整数）
のデータ線と、前記ｎ行の走査線及び前記ｍ列のデータ
線の交点に配置された（ｎ×ｍ）個の表示素子と、走査
線用低電位部と、前記走査線用低電位部の電位より高い
走査線電源電位の走査線用高電位部と、データ線用低電
位部と、前記データ線用低電位部の電位より高いデータ
線電源電位のデータ線用高電位部と、前記ｎ行の走査線
のそれぞれに接続されており、オン状態のときに前記走
査線を前記走査線用低電位部に接続するｎ個の第１スイ
ッチング素子と、前記ｎ行の走査線のそれぞれに接続さ
れており、オン状態のときに前記走査線を前記走査線用
高電位部に接続するｎ個の第２スイッチング素子と、前
記ｍ列のデータ線のそれぞれに接続されており、オン状
態のときに前記データ線を前記データ線用低電位部に接
続するｍ個の第３スイッチング素子と、前記ｍ列のデー
タ線のそれぞれに接続されており、オン状態のときに前
記データ線を前記データ線用高電位部に接続するｍ個の
第４スイッチング素子とを有し、選択状態にある走査線
と選択状態にあるデータ線の交点の表示素子が表示状態
になる表示装置に用いられ、表示素子を選択的に表示状
態にする表示期間及び表示素子に蓄積された電荷を放出
するディスチャージ期間を含む走査期間のそれぞれにお
いて、前記ｎ個の第１スイッチング素子、前記ｎ個の第
２スイッチング素子、前記ｍ個の第３スイッチング素
子、及び前記ｍ個の第４スイッチング素子のオン・オフ
を制御する表示装置の駆動回路において、前記走査線を
選択状態にするときには、前記第１スイッチング素子を
オンにし前記第２スイッチング素子をオフにすることに
よって前記走査線を前記走査線用低電位部に接続し、前
記走査線を非選択状態にするときには、前記第１スイッ
チング素子及び前記第２スイッチング素子の両方をオフ
にすることによって前記走査線をハイインピーダンス状
態にし、前記データ線を選択状態にするときには、前記
第３スイッチング素子をオフにし前記第４スイッチング
素子をオンにすることによって前記データ線を前記デー
タ線用高電位部に接続し、前記データ線を非選択状態に
するときには、前記第３スイッチング素子をオンにし前
記第４スイッチング素子をオフにすることによって前記
データ線を前記データ線用低電位部に接続することを特
徴としている。
【００２１】また、本発明の表示装置の駆動回路の他の
態様は、ｎ行（ｎは正の整数）の走査線と、ｍ列（ｍは
正の整数）のデータ線と、前記ｎ行の走査線及び前記ｍ
列のデータ線の交点に配置された（ｎ×ｍ）個の表示素
子と、走査線用低電位部と、前記走査線用低電位部の電
位より高い走査線電源電位の走査線用高電位部と、デー
タ線用低電位部と、前記データ線用低電位部の電位より
高いデータ線電源電位のデータ線用高電位部と、前記ｎ
行の走査線のそれぞれに接続されており、オン状態のと
きに前記走査線を前記走査線用低電位部に接続するｎ個
の第１スイッチング素子と、前記ｎ行の走査線のそれぞ
れに接続されており、オン状態のときに前記走査線を前
記走査線用高電位部に接続するｎ個の第２スイッチング
素子と、前記ｍ列のデータ線のそれぞれに接続されてお
り、オン状態のときに前記データ線を前記データ線用低
電位部に接続するｍ個の第３スイッチング素子と、前記
ｍ列のデータ線のそれぞれに接続されており、オン状態
のときに前記データ線を前記データ線用高電位部に接続
するｍ個の第４スイッチング素子とを有し、選択状態に
ある走査線と選択状態にあるデータ線の交点の表示素子
が表示状態になる表示装置に用いられ、表示素子を選択
的に表示状態にする表示期間及び表示素子に蓄積された
電荷を放出するディスチャージ期間を含む走査期間のそ
れぞれにおいて、前記ｎ個の第１スイッチング素子、前
記ｎ個の第２スイッチング素子、前記ｍ個の第３スイッ
チング素子、及び前記ｍ個の第４スイッチング素子のオ
ン・オフを制御する表示装置の駆動回路において、前記
走査線用高電位部及び前記データ線用低電位部の少なく
とも一方をアース電位よりも高く、走査線電源電位及び
データ線電源電位よりも低い中間電位とし、前記走査線
を選択状態にするときには、前記第１スイッチング素子
をオンにし前記第２スイッチング素子をオフにすること
によって前記走査線を前記走査線用低電位部に接続し、
前記走査線を非選択状態にするときには、前記第１スイ
ッチング素子をオフにし前記第２スイッチング素子をオ
ンにすることによって前記走査線を前記走査線用高電位
部に接続し、前記データ線を選択状態にするときには、
前記第３スイッチング素子をオフにし前記第４スイッチ
ング素子をオンにすることによって前記データ線を前記
データ線用高電位部に接続し、前記データ線を非選択状
態にするときには、前記第３スイッチング素子をオンに
し前記第４スイッチング素子をオフにすることによって
前記データ線を前記データ線用低電位部に接続すること
を特徴としている。
【００２２】
【発明の実施の形態】〈第１の実施形態〉図１は、本発
明の第１の実施形態に係る有機ＥＬ表示装置の回路図で
ある。ただし、本発明は、有機ＥＬ表示装置以外の電流
駆動型の他のドットマトリクス型表示装置（例えば、液
晶表示装置）にも適用可能である。
【００２３】図１に示されるように、第１の実施形態の
表示装置は、ｎ行（ｎは正の整数）の走査線ＣＯＭ（個
々の走査線を示す場合には、符号ＣＯＭ１〜ＣＯＭｎを
用いる。）と、ｍ列（ｍは正の整数）のデータ線ＳＥＧ
（個々のデータ線を示す場合には、符号ＳＥＧ１〜ＳＥ
Ｇｍを用いる。）と、ｎ行の走査線及びｍ列のデータ線
の交点に配置された（ｎ×ｍ）個のＥＬ（electrolumin
escence）素子ＰＥ（個々のＥＬ素子を示す場合には、
符号ＰＥ１,１〜ＰＥｍ,ｎを用いる。）とを有してい
る。
【００２４】また、第１の実施形態の表示装置は、アー
ス電位ＶＧを提供するアース電位部ＧＮＤと、アース電
位ＶＧより高い所定の走査線電源電位ＶＣを提供する走
査線用高電位部２０と、アース電位ＶＧより高い所定の
データ線電源電位ＶＳを提供するデータ線用高電位部３
０とを有している。走査線用高電位部２０は、電源回路
（図示せず）の走査線電源電位ＶＣ出力部に接続された
端子である。データ線用高電位部３０は、電源回路（図
示せず）のデータ線電源電位ＶＳ出力部に接続された端
子である。データ線電源電位ＶＳは、ＥＬ素子ＰＥ
１,１〜ＰＥｍ,ｎを発光させることができる値以上（具
体的には、ＥＬ素子を発光させることができる最低の電
位（しきい値電位）に、ＥＬ素子以外の他の電流経路に
よる降下電位を加えた値以上）の電位である。また、Ｖ
Ｓ＝ＶＣとするのが一般的であるが、第１の実施形態に
おいては、ＶＳ＞ＶＣとすることも可能である。
【００２５】また、第１の実施形態の表示装置は、走査
線用スイッチ回路２１と、データ線用スイッチ回路３１
と、走査線用スイッチ回路２１及びデータ線用スイッチ
回路３１の動作を制御する駆動制御回路１０と、データ
線用高電位部３０とデータ線用スイッチ回路３１との間
に配置された定電流出力回路１１とを有している。
【００２６】走査線用スイッチ回路２１は、ｎ行の走査
線ＣＯＭ１〜ＣＯＭｎのそれぞれに接続されており、Ｏ
Ｎ（オン）状態のときに走査線ＣＯＭ１〜ＣＯＭｎをア
ース電位部ＧＮＤに接続するｎ個のＮＭＯＳトランジス
タ２２（個々のＮＭＯＳトランジスタを示す場合には、
符号２２１〜２２ｎを用いる。）と、ｎ行の走査線ＣＯ
Ｍ１〜ＣＯＭｎのそれぞれに接続されており、ＯＮ状態
のときに走査線ＣＯＭ １〜ＣＯＭｎを走査線用高電位部
２０に接続するｎ個のＰＭＯＳトランジスタ２３（個々
のＰＭＯＳトランジスタを示す場合には、符号２３１〜
２３ｎを用いる。）とを有している。ここで、同じ走査
線ＣＯＭに接続されている１組のＮＭＯＳトランジスタ
２２及びＰＭＯＳトランジスタ２３は１つのＣＭＯＳ回
路２４（個々のＣＭＯＳ回路を示す場合には、符号２４
１〜２４ｎを用いる。）によって構成されている。ただ
し、ＣＭＯＳ回路２４を用いずに、ＰＭＯＳトランジス
タのみ、又は、ＮＭＯＳトランジスタの一方を用いて走
査線用スイッチ回路２１を構成してもよい。
【００２７】また、データ線用スイッチ回路３１は、ｍ
列のデータ線ＳＥＧ１〜ＳＥＧｍのそれぞれに接続され
ており、ＯＮ状態のときにデータ線ＳＥＧ１〜ＳＥＧｍ
をアース電位部ＧＮＤに接続するｍ個のＮＭＯＳトラン
ジスタ３２（個々のＮＭＯＳトランジスタを示す場合に
は、符号３２１〜３２ｍを用いる。）と、ｍ列のデータ
線ＳＥＧ１〜ＳＥＧｍのそれぞれに接続されており、Ｏ
Ｎ状態のときにデータ線ＳＥＧ１〜ＳＥＧｍをデータ線
用高電位部３０に接続するｍ個のＰＭＯＳトランジスタ
３３（個々のＰＭＯＳトランジスタを示す場合には、符
号３３１〜３３ ｍを用いる。）とを有している。ここ
で、同じデータ線ＳＥＧに接続されている１組のＮＭＯ
Ｓトランジスタ３２及びＰＭＯＳトランジスタ３３は１
つのＣＭＯＳ回路３４（個々のＣＭＯＳ回路を示す場合
には、符号３４１〜３４ｍを用いる。）によって構成さ
れている。ただし、ＣＭＯＳ回路３４を用いずに、ＰＭ
ＯＳトランジスタのみ、又は、ＮＭＯＳトランジスタの
一方を用いてデータ線用スイッチ回路３１を構成しても
よい。
【００２８】駆動制御回路１０は、入力信号に基づい
て、ＥＬ素子ＰＥ１,１〜ＰＥｍ,ｎを選択的に表示状態
（ＥＬ素子においては、発光状態）にする表示期間（図
２におけるＰ２）及びデータ線ＳＥＧ又は走査線ＣＯＭ
に蓄積された電荷を放出するディスチャージ期間（図２
におけるＰ１）を含む走査期間（図２におけるＰ０）の
それぞれにおいて、ｎ個のＮＭＯＳトランジスタ２２１
〜２２ｎ、ｎ個のＰＭＯＳトランジスタ２３１〜２
３ｎ、ｍ個のＮＭＯＳトランジスタ３２１〜３２ｍ、及
びｍ個のＰＭＯＳトランジスタ３３１〜３３ｍのＯＮ・
ＯＦＦ（オン・オフ）を制御する。ＥＬ素子ＰＥは、定
電流出力回路１１、データ線用ＣＭＯＳ回路を経由して
定電流が供給され、ＥＬ素子ＰＥに印加される電位が発
光しきい値電圧以上となった時点で、発光を始める。
【００２９】（第１の実施形態の動作（１））図２は、
第１の実施形態の動作（１）を示す波形図である。図２
に示されるように、第１の実施形態の動作（１）におい
ては、選択状態にある走査線ＣＯＭと選択状態にあるデ
ータ線ＳＥＧの交点のＥＬ素子ＰＥが表示状態になる。
走査線ＣＯＭを選択状態にするときには、ＮＭＯＳトラ
ンジスタ２２をＯＮにしＰＭＯＳトランジスタ２３をＯ
ＦＦにすることによって走査線ＣＯＭをアース電位部Ｇ
ＮＤ（電位ＶＧ）に接続する。走査線ＣＯＭを非選択状
態にするときには、ＮＭＯＳトランジスタ２２及びＰＭ
ＯＳトランジスタ２３の両方をＯＦＦ（オフ）にするこ
とによって走査線ＣＯＭをＨｉ−Ｚ状態（ハイインピー
ダンス状態）（図２における斜線部分）にする。また、
図２に示されるように、データ線ＳＥＧを選択状態にす
るときには、ＮＭＯＳトランジスタ３２をＯＦＦにしＰ
ＭＯＳトランジスタ３３をＯＮにすることによってデー
タ線ＳＥＧをデータ線用高電位部３０（電位ＶＳ）に接
続する。データ線ＳＥＧを非選択状態にするときには、
ＮＭＯＳトランジスタ３２をＯＮにしＰＭＯＳトランジ
スタ３３をＯＦＦにすることによってデータ線ＳＥＧを
アース電位部ＧＮＤ（電位ＶＧ）に接続する。
【００３０】また、図２に示されるように、第１の実施
形態の動作（１）においては、走査期間Ｐ０内の表示期
間Ｐ２毎に走査線ＣＯＭ１〜ＣＯＭｎを順次選択してア
ース電位ＶＧにしている。また、図２に示されるよう
に、第１の実施形態の動作（１）においては、走査期間
Ｐ０内のディスチャージ期間Ｐ１において走査線ＣＯＭ
１〜ＣＯＭｎの全てをＨｉ−Ｚ状態にし、データ線ＳＥ
Ｇ１〜ＳＥＧｍの全てをアース電位ＶＧにしている。デ
ィスチャージ期間Ｐ１により、データ線ＳＥＧに蓄積さ
れた電荷が放出される。
【００３１】図３（ａ）〜（ｃ）は、第１の実施形態の
動作（１）の説明図である。また、図４（ａ）〜（ｃ）
は、図３０に示される動作をする表示装置（比較例）の
説明図である。
【００３２】図３（ａ）は、図２のｔ２時（表示期間Ｐ
２の開始時点）の動作を示す。図３（ａ）に示されるよ
うに、ｔ２時に、走査線スイッチ回路２１においては、
ＮＭＯＳトランジスタ２２１がＯＦＦからＯＮになり、
ＰＭＯＳトランジスタ２３１がＯＦＦのままであり、Ｎ
ＭＯＳトランジスタ２２２，２２３，…がＯＦＦのまま
であり、ＰＭＯＳトランジスタ２３２，２３３，…がＯ
ＦＦのままである。また、図３（ａ）に示されるよう
に、ｔ２時に、データ線スイッチ回路３１においては、
ＮＭＯＳトランジスタ３２１がＯＮからＯＦＦになり、
ＰＭＯＳトランジスタ３３１がＯＦＦからＯＮになる。
【００３３】このように、第１の実施形態の動作（１）
によれば、ｔ２時に、走査線スイッチ回路２１において
は、ＮＭＯＳトランジスタ２２１がＯＦＦからＯＮにな
り、ＰＭＯＳトランジスタ２３１がＯＦＦのままであ
り、走査線用ＣＭＯＳ回路２４ １の反転動作（ＮＭＯＳ
トランジスタ２２１がＯＦＦからＯＮになり、ＰＭＯＳ
トランジスタ２３１がＯＮからＯＦＦになる動作、又
は、その逆の動作）が存在しない。したがって、ｔ２時
において、“走査線用ＣＭＯＳ回路２４１の貫通電流”
（例えば、図４（ｃ）の比較例における貫通電流Ｉ１１
に相当する電流）は流れない。また、ｔ２時において
は、ＮＭＯＳトランジスタ２２２，２２３，…がＯＦＦ
のままであり、ＰＭＯＳトランジスタ２３２，２３３，
…がＯＦＦのままであり、ＣＭＯＳ回路２４２，２
４３，…の反転動作が存在しない。したがって、ｔ２時
において、“走査線用ＣＭＯＳ回路２４２，２４３，…
の貫通電流”（例えば、図４（ａ）の比較例におけるＩ
１２，Ｉ１３，…に相当する電流）は流れない。
【００３４】また、第１の実施形態の動作（１）によれ
ば、ｔ２時に、データ線用スイッチ回路３１において、
ＮＭＯＳトランジスタ３２１がＯＦＦからＯＮになり、
ＰＭＯＳトランジスタ３３１がＯＮからＯＦＦになる
が、非選択走査線ＣＯＭ２〜ＣＯＭｎはＨｉ−Ｚ状態の
ままであるので、“非選択ＥＬ素子経由の貫通電流”
（例えば、図４（ａ）の比較例におけるＩ２２，
Ｉ２３，…に相当する電流）は流れない。
【００３５】図３（ｂ）は、図２のｔ３時（表示期間Ｐ
２の終了時点であり、ディスチャージ期間Ｐ１の開始時
点である）の動作を示す。図３（ｂ）に示されるよう
に、ｔ ３時に、走査線スイッチ回路２１においては、Ｎ
ＭＯＳトランジスタ２２１がＯＮからＯＦＦになり、Ｐ
ＭＯＳトランジスタ２３１がＯＦＦのままであり、ＮＭ
ＯＳトランジスタ２２２，２２３，…がＯＦＦのままで
あり、ＰＭＯＳトランジスタ２３２，２３３，…がＯＦ
Ｆのままである。また、図３（ｂ）に示されるように、
ｔ３時に、データ線スイッチ回路３１においては、ＮＭ
ＯＳトランジスタ３２１がＯＦＦからＯＮになり、ＰＭ
ＯＳトランジスタ３３１がＯＮからＯＦＦになる。
【００３６】このように、第１の実施形態の動作（１）
によれば、ｔ３時に、走査線スイッチ回路２１おいて
は、ＮＭＯＳトランジスタ２２１がＯＮからＯＦＦにな
り、ＰＭＯＳトランジスタ２３１がＯＦＦのままであ
り、ＣＭＯＳ回路２４１の反転動作は存在しない。した
がって、ｔ３時に、走査線スイッチ回路２１おいては、
“走査線用ＣＭＯＳ回路２４１の貫通電流”は流れな
い。また、ｔ３時に、走査線スイッチ回路２１おいて
は、ＮＭＯＳトランジスタ２２２，２２３，…がＯＦＦ
のままであり、ＰＭＯＳトランジスタ２３２，２３３，
…がＯＦＦのままであり、走査線用ＣＭＯＳ回路２
４２，２４３，…の反転動作が存在しない。したがっ
て、ｔ３時において、“走査線用ＣＭＯＳ回路２４２，
２４３，…の貫通電流”（例えば、図４（ｂ）の従来例
におけるＩ３２，Ｉ３３，…に相当する電流）は流れな
い。
【００３７】また、第１の実施形態の動作（１）によれ
ば、ｔ３時に、データ線用スイッチ回路３１において、
ＮＭＯＳトランジスタ３２１がＯＦＦからＯＮになり、
ＰＭＯＳトランジスタ３３１がＯＮからＯＦＦになる
が、非選択走査線ＣＯＭ２〜ＣＯＭｎはＨｉ−Ｚ状態の
ままであるので、“非選択ＥＬ素子経由の貫通電流”
（例えば、図４（ｂ）の従来例におけるＩ４２，
Ｉ４３，…に相当する電流）は流れない。
【００３８】図３（ｃ）は、図２のｔ４時（ディスチャ
ージ期間Ｐ１の終了時点であり、次の表示期間Ｐ２の開
始時点である。）の動作を示す。図３（ｃ）に示される
ように、ｔ４時の動作は、選択走査線が次の行に移る点
を除き、ｔ２時の動作と同じである。したがって、ｔ４
時においては、ｔ２時と同様に、走査線用ＣＭＯＳ回路
２４の反転動作が存在しないので、“走査線用ＣＭＯＳ
回路２４の貫通電流”は流れない。
【００３９】また、ｔ４時においては、ｔ２時と同様
に、非選択走査線ＣＯＭ１、ＣＯＭ３〜ＣＯＭｎはＨｉ
−Ｚ状態のままであるので、“非選択ＥＬ素子経由の貫
通電流”は流れない。
【００４０】以上に説明したように、第１の実施形態の
動作（１）によれば、非選択走査線がＨｉ−Ｚ状態にな
るように走査線用ＣＭＯＳ回路２４のＰＭＯＳトランジ
スタ及びＮＭＯＳトランジスタの両方をＯＦＦにするこ
とによって、走査線用ＣＭＯＳ回路２４の反転動作をな
くしている。このため、図４の比較例に示されるような
“走査線用ＣＭＯＳ回路の貫通電流”はなくなり、その
ため消費電力を低減することができる。また、ディスチ
ャージ期間において走査線用のＣＭＯＳ回路２４をＨｉ
−Ｚ状態にしているので、データ線用高電位部３０か
ら、データ線用ＣＭＯＳ回路３４、非選択ＥＬ素子、走
査線用ＣＭＯＳ回路２４を経由して流れる“非選択ＥＬ
素子経由の貫通電流”をなくすることができ、消費電力
を低減することができる。さらにまた、第１の実施形態
の動作（１）によれば、非選択走査線用のＣＭＯＳ回路
２４をＨｉ−Ｚ状態としているので、走査線用高電位部
２０の走査線電源電位ＶＣをデータ線用高電位部３０の
データ線電源電位ＶＳよりも低することが可能になり、
走査線電源電位ＶＣを低くしたことによる消費電力の低
減効果もある。
【００４１】（第１の実施形態の動作（２））図５は、
第１の実施形態の動作（２）を示す波形図である。図５
に示されるように、第１の実施形態の動作（２）におい
ては、走査期間Ｐ０内の表示期間Ｐ２毎に走査線ＣＯＭ
１〜ＣＯＭｎを順次選択してアース電位ＶＧにする。ま
た、図５に斜線部分で示されるように、表示期間Ｐ２に
おいて、非選択走査線をＨｉ−Ｚ状態にしている。ま
た、図５に示されるように、第１の実施形態の動作
（２）においては、走査期間Ｐ０内のディスチャージ期
間Ｐ１において走査線ＣＯＭ１〜ＣＯＭｎの全てを走査
線電源電位ＶＣにし、データ線ＳＥＧ１〜ＳＥＧｍの全
てをアース電位ＶＧにしている。第１の実施形態の動作
（２）においては、ディスチャージ期間Ｐ１により、デ
ータ線ＳＥＧに蓄積された電荷が放出される。
【００４２】図６（ａ）〜（ｃ）は、第１の実施形態の
動作（２）の説明図である。図６（ａ）は、図５のｔ２
時（表示期間Ｐ２の開始時点）の動作を示す。図６
（ａ）に示されるように、ｔ２時に、走査線スイッチ回
路２１においては、ＮＭＯＳトランジスタ２２１がＯＦ
ＦからＯＮになり、ＰＭＯＳトランジスタ２３１がＯＮ
からＯＦＦになり、ＮＭＯＳトランジスタ２２２，２２
３，…がＯＦＦのままであり、ＰＭＯＳトランジスタ２
３２，２３３，…がＯＮからＯＦＦになる。また、図６
（ａ）に示されるように、ｔ２時に、データ線スイッチ
回路３１においては、ＮＭＯＳトランジスタ３２１がＯ
ＮからＯＦＦになり、ＰＭＯＳトランジスタ３３１がＯ
ＦＦからＯＮになる。
【００４３】このように、第１の実施形態の動作（２）
によれば、ｔ２時に、走査線用ＣＭＯＳ回路２４１の反
転動作が存在するが、走査線用ＣＭＯＳ回路２４２，２
４３，…の反転動作は存在しない。したがって、ｔ２時
において、“走査線用ＣＭＯＳ回路２４１の貫通電流”
は流れるが、“他の走査線用ＣＭＯＳ回路２４２，２４
３，…の貫通電流”は流れない。
【００４４】また、第１の実施形態の動作（２）によれ
ば、ｔ２時において、ＮＭＯＳトランジスタ３２１がＯ
ＮからＯＦＦになり、ＰＭＯＳトランジスタ３３１がＯ
ＦＦからＯＮになるが、非選択走査線ＣＯＭ２〜ＣＯＭ
ｎは走査線電源電位ＶＣ又はＨｉ−Ｚ状態にあるので、
“非選択ＥＬ素子経由の貫通電流”は小さい。
【００４５】図６（ｂ）は、図５のｔ３時（表示期間Ｐ
２の終了時点であり、ディスチャージ期間Ｐ１の開始時
点である）の動作を示す。図６（ｂ）に示されるよう
に、ｔ ３時に、走査線スイッチ回路２１においては、Ｎ
ＭＯＳトランジスタ２２１がＯＮからＯＦＦになり、Ｐ
ＭＯＳトランジスタ２３１がＯＦＦからＯＮになり、Ｎ
ＭＯＳトランジスタ２２２，２２３，…がＯＦＦのまま
であり、ＰＭＯＳトランジスタ２３２，２３３，…がＯ
ＦＦからＯＮになる。また、図６（ｂ）に示されるよう
に、ｔ３時に、データ線スイッチ回路３１においては、
ＮＭＯＳトランジスタ３２１がＯＦＦからＯＮになり、
ＰＭＯＳトランジスタ３３１がＯＮからＯＦＦになる。
【００４６】このように、第１の実施形態の動作（２）
によれば、ｔ３時においては、ＣＭＯＳ回路２４１の反
転動作が存在するが、ＣＭＯＳ回路２４２，２４３，…
の反転動作は存在しない。したがって、ｔ３時におい
て、“ＣＭＯＳ回路２４２，２４３，…の貫通電流”は
流れない。
【００４７】また、第１の実施形態の動作（２）によれ
ば、ｔ３時において、ＮＭＯＳトランジスタ３２１がＯ
ＦＦからＯＮになり、ＰＭＯＳトランジスタ３３１がＯ
ＮからＯＦＦになるが、非選択走査線ＣＯＭ２〜ＣＯＭ
ｎはＨｉ−Ｚ状態のままであるので、“非選択ＥＬ素子
経由の貫通電流”（例えば、図４（ｂ）の従来例におけ
るＩ５２，Ｉ５３，…に相当する電流）は流れない。
【００４８】図６（ｃ）は、図５のｔ４時（ディスチャ
ージ期間Ｐ１の終了時点であり、次の表示期間Ｐ２の開
始時点である。）の動作を示す。図６（ｃ）に示される
ように、ｔ４時の動作は、選択走査線が次の行に移る点
を除き、ｔ２時の動作と同じである。したがって、ｔ４
時においては、ｔ２時と同様に、ＣＭＯＳ回路２４２の
反転動作が存在するが、ＣＭＯＳ回路２４１及び２
４３，２４４…の反転動作は存在しない。したがって、
ｔ２時において、“ＣＭＯＳ回路２４１２の貫通電流”
は流れるが、“他のＣＭＯＳ回路２４１及び２４３，２
４４…の貫通電流”は流れない。
【００４９】また、ｔ４時においては、ｔ２時と同様
に、非選択走査線ＣＯＭ１、ＣＯＭ３〜ＣＯＭｎはＨｉ
−Ｚ状態又は走査線電源電位ＶＣにあるので、“非選択
ＥＬ素子経由の貫通電流”は小さい。
【００５０】以上に説明したように、第１の実施形態の
動作（２）によれば、走査線用の非選択ＣＭＯＳ回路を
Ｈｉ−Ｚ状態とすることによって、走査線用ＣＭＯＳ回
路の反転動作の回数を少なくしている。このため、“走
査線用ＣＭＯＳ回路の貫通電流”は減少し、消費電力を
低減することができる。また、ディスチャージ期間にお
いて走査線用のＣＭＯＳ回路を走査線電源電位ＶＣにし
ているので、“非選択ＥＬ素子経由の貫通電流”を少な
くすることができ、消費電力を低減することができる。
【００５１】（第１の実施形態の動作（３））図７は、
第１の実施形態の動作（３）を示す波形図である。図７
に示されるように、第１の実施形態の動作（３）におい
ては、走査期間Ｐ０内の表示期間Ｐ２毎に走査線ＣＯＭ
１〜ＣＯＭｎを順次選択してアース電位ＶＧにする。ま
た、図７に斜線部分で示されるように、表示期間Ｐ２に
おいて、非選択走査線をＨｉ−Ｚ状態にしている。ま
た、図７に示されるように、第１の実施形態の動作
（３）においては、走査期間Ｐ０内のディスチャージ期
間Ｐ１において走査線ＣＯＭ１〜ＣＯＭｎの全てをアー
ス電位ＶＧにし、データ線ＳＥＧ１〜ＳＥＧｍの全てを
アース電位ＶＧにしている。第１の実施形態の動作
（３）においては、ディスチャージ期間Ｐ１により、デ
ータ線ＳＥＧに蓄積された電荷及び走査線ＣＯＭに蓄積
された電荷が放出されて、発光不良防止が図られてい
る。
【００５２】図８（ａ）〜（ｃ）は、第１の実施形態の
動作（３）の説明図である。図８（ａ）は、図７のｔ２
時（表示期間Ｐ２の開始時点）の動作を示す。図８
（ａ）に示されるように、ｔ２時に、走査線スイッチ回
路２１においては、ＮＭＯＳトランジスタ２２１がＯＮ
のままであり、ＰＭＯＳトランジスタ２３１がＯＦＦの
ままであり、ＮＭＯＳトランジスタ２２２，２２３，…
がＯＮからＯＦＦになり、ＰＭＯＳトランジスタ２
３２，２３３，…がＯＦＦのままである。また、図８
（ａ）に示されるように、ｔ２時に、データ線スイッチ
回路３１においては、ＮＭＯＳトランジスタ３２１がＯ
ＮからＯＦＦになり、ＰＭＯＳトランジスタ３３１がＯ
ＦＦからＯＮになる。
【００５３】このように、第１の実施形態の動作（３）
によれば、走査線用ＣＭＯＳ回路２４の反転動作は存在
しない。したがって、ｔ２時において、“走査線用ＣＭ
ＯＳ回路２４の貫通電流”は流れない。
【００５４】また、第１の実施形態の動作（３）によれ
ば、ｔ２時において、ＮＭＯＳトランジスタ３２１がＯ
ＮからＯＦＦになり、ＰＭＯＳトランジスタ３３１がＯ
ＦＦからＯＮになるが、非選択走査線ＣＯＭ２〜ＣＯＭ
ｎはアース電位ＶＧ又はＨｉ−Ｚ状態にあるので、“非
選択ＥＬ素子経由の貫通電流”が流れる場合がある。
【００５５】図８（ｂ）は、図７のｔ３時（表示期間Ｐ
２の終了時点であり、ディスチャージ期間Ｐ１の開始時
点である）の動作を示す。図８（ｂ）に示されるよう
に、ｔ ３時に、走査線スイッチ回路２１においては、Ｎ
ＭＯＳトランジスタ２２１がＯＮのままであり、ＰＭＯ
Ｓトランジスタ２３１がＯＦＦのままであり、ＮＭＯＳ
トランジスタ２２２，２２３，…がＯＦＦからＯＮにな
り、ＰＭＯＳトランジスタ２３２，２３３，…がＯＦＦ
のままである。また、図８（ｂ）に示されるように、ｔ
３時に、データ線スイッチ回路３１においては、ＮＭＯ
Ｓトランジスタ３２１がＯＦＦからＯＮになり、ＰＭＯ
Ｓトランジスタ３３１がＯＮからＯＦＦになる。
【００５６】このように、第１の実施形態の動作（３）
によれば、ｔ３時においては、ＣＭＯＳ回路２４の反転
動作は存在しない。したがって、ｔ３時において、“Ｃ
ＭＯＳ回路２４の貫通電流”は流れない。
【００５７】また、第１の実施形態の動作（３）によれ
ば、ｔ３時において、ＮＭＯＳトランジスタ３２１がＯ
ＦＦからＯＮになり、ＰＭＯＳトランジスタ３３１がＯ
ＮからＯＦＦになるが、非選択走査線ＣＯＭ２〜ＣＯＭ
ｎはＨｉ−Ｚ状態又はアース電位ＶＧであるので、“非
選択ＥＬ素子経由の貫通電流”が流れる場合がある。
【００５８】図８（ｃ）は、図７のｔ４時（ディスチャ
ージ期間Ｐ１の終了時点であり、次の表示期間Ｐ２の開
始時点である。）の動作を示す。図８（ｃ）に示される
ように、ｔ４時の動作は、選択走査線が次の行に移る点
を除き、ｔ２時の動作と同じである。したがって、ｔ４
時においては、ｔ２時と同様に、走査線用ＣＭＯＳ回路
２４の反転動作が存在しないので、“走査線用ＣＭＯＳ
回路２４の貫通電流”は流れない。
【００５９】以上に説明したように、第１の実施形態の
動作（３）によれば、走査線用の非選択ＣＭＯＳ回路を
Ｈｉ−Ｚ状態とすることによって、走査線用ＣＭＯＳ回
路の反転動作をなくしている。このため、“走査線用Ｃ
ＭＯＳ回路の貫通電流”は減少し、そのため消費電力を
低減することができる。
【００６０】（第１の実施形態の動作（４））図９は、
第１の実施形態の動作（４）を示す波形図である。図９
に示されるように、第１の実施形態の動作（４）におい
ては、走査期間Ｐ１０内の表示期間Ｐ １２毎に走査線Ｃ
ＯＭ１〜ＣＯＭｎを順次選択してアース電位ＶＧにす
る。また、図９に斜線部分で示されるように、表示期間
Ｐ１２において、非選択走査線をＨｉ−Ｚ状態にしてい
る。また、図９に示されるように、第１の実施形態の動
作（４）においては、走査期間Ｐ０内のディスチャージ
期間Ｐ１１において走査線ＣＯＭ１〜ＣＯＭｎの全てを
アース電位ＶＧにしている。
【００６１】また、第１の実施形態の動作（４）におい
ては、ディスチャージ期間Ｐ１１の開始時点ｔ１２の直
前（ｔ１１時）にＮＭＯＳトランジスタ３２をＯＦＦか
らＯＮにし、ＰＭＯＳトランジスタ３３をＯＮからＯＦ
Ｆにしてデータ線をアース電位ＶＧに接続してこの状態
をディスチャージ期間の終了時ｔ１３の直後（ｔ
１４時）まで維持し、ディスチャージ期間の終了直後
（ｔ１４時）に選択状態にするデータ線のＮＭＯＳトラ
ンジスタ３２をＯＦＦにしＰＭＯＳトランジスタ３３を
ＯＮにすることによって選択状態にするデータ線をデー
タ線用高電位部３０に接続している。言い換えれば、デ
ータ線用のＣＭＯＳ回路３４の反転動作を、ディスチャ
ージ期間Ｐ１１の開始時点ｔ１２より所定時間ｔｓ１早
めた時点（ｔ１１時）、及び、ディスチャージ期間Ｐ
１１の終了時点ｔ１３より所定時間ｔｓ２遅らせた時点
（ｔ１２時）、即ち、非選択走査線がＨｉ−Ｚ状態にな
っているときに行っている。
【００６２】図１０（ａ）〜（ｄ）は、第１の実施形態
の動作（４）の説明図である。図１０（ａ）は、図７の
ｔ１１時の動作を示す。図１０（ａ）に示されるよう
に、ｔ １１時に、走査線スイッチ回路２１においては、
ＮＭＯＳトランジスタ２２１がＯＦＦのままであり、Ｐ
ＭＯＳトランジスタ２３１がＯＦＦのままであり、ＮＭ
ＯＳトランジスタ２２２，２２３，…がＯＦＦのままで
あり、ＰＭＯＳトランジスタ２３２，２３３，…がＯＦ
Ｆのままである。即ち、全ての走査線がＨｉ−Ｚ状態に
ある。また、図１０（ａ）に示されるように、ｔ１１時
に、データ線スイッチ回路３１においては、ＮＭＯＳト
ランジスタ３２１がＯＦＦからＯＮになり、ＰＭＯＳト
ランジスタ３３１がＯＮからＯＦＦになる。即ち、ＣＭ
ＯＳ回路３４１が反転動作する。
【００６３】このように、第１の実施形態の動作（４）
によれば、ｔ１１時において、ＮＭＯＳトランジスタ３
２１がＯＮからＯＦＦになり、ＰＭＯＳトランジスタ３
３１がＯＦＦからＯＮになるが、走査線ＣＯＭ２〜ＣＯ
ＭｎはＨｉ−Ｚ状態にあるので、“非選択ＥＬ素子経由
の貫通電流”は流れない。
【００６４】図１０（ｂ）は、図９のｔ１２時の動作を
示す。図１０（ｂ）に示されるように、ｔ１２時に、走
査線スイッチ回路２１においては、ＮＭＯＳトランジス
タ２２がＯＦＦからＯＮになり、ＰＭＯＳトランジスタ
２３がＯＦＦのままである。また、図１０（ｂ）に示さ
れるように、ｔ１２時に、データ線スイッチ回路３１に
おいては、ＮＭＯＳトランジスタ３２１がＯＮのままで
あり、ＰＭＯＳトランジスタ３３１がＯＦＦのままであ
る。
【００６５】このように、第１の実施形態の動作（４）
によれば、ＣＭＯＳ回路２４の反転動作は存在しない。
したがって、ｔ１２時において、走査線用“ＣＭＯＳ回
路２４の貫通電流”は流れない。
【００６６】図１０（ｃ）は、図９のｔ１３時の動作を
示す。図１０（ｃ）に示されるように、ｔ１３時に、走
査線スイッチ回路２１においては、ＮＭＯＳトランジス
タ２２１がＯＮのままであり、ＰＭＯＳトランジスタ２
３１がＯＦＦのままであり、ＮＭＯＳトランジスタ２２
２，２２３，…がＯＮからＯＦＦになり、ＰＭＯＳトラ
ンジスタ２３２，２３３，…がＯＦＦのままである。ま
た、図１０（ｃ）に示されるように、ｔ１３時に、デー
タ線スイッチ回路３１においては、ＮＭＯＳトランジス
タ３２１がＯＮのままであり、ＰＭＯＳトランジスタ３
３１がＯＦＦのままであある。
【００６７】このように、第１の実施形態の動作（３）
によれば、ｔ１３時においては、走査線用ＣＭＯＳ回路
２４の反転動作は存在しない。したがって、ｔ１３時に
おいて、“走査線用ＣＭＯＳ回路２４の貫通電流”は流
れない。
【００６８】図１０（ｄ）は、図９のｔ１４時の動作を
示す。図１０（ｄ）に示されるように、ｔ１４時に、走
査線スイッチ回路２１においては、ＮＭＯＳトランジス
タ２２１がＯＮのままであり、ＰＭＯＳトランジスタ２
３１がＯＦＦのままであり、ＮＭＯＳトランジスタ２２
２，２２３，…がＯＦＦのままであり、ＰＭＯＳトラン
ジスタ２３２，２３３，…がＯＦＦのままである。ま
た、図１０（ｄ）に示されるように、ｔ１４時に、デー
タ線スイッチ回路３１においては、ＮＭＯＳトランジス
タ３２１がＯＮからＯＦＦになり、ＰＭＯＳトランジス
タ３３１がＯＦＦからＯＮになる。
【００６９】このように、第１の実施形態の動作（４）
によれば、ｔ１４時において、ＮＭＯＳトランジスタ３
２１がＯＮからＯＦＦになり、ＰＭＯＳトランジスタ３
３１がＯＦＦからＯＮになるが、走査線ＣＯＭ２〜ＣＯ
ＭｎはＨｉ−Ｚ状態にあるので、“非選択ＥＬ素子経由
の貫通電流”は流れない。
【００７０】以上に説明したように、第１の実施形態の
動作（４）によれば、データ線用ＣＭＯＳ回路の反転動
作を、走査線ＣＯＭがＨｉ−Ｚ状態にあるときに行うよ
うに動作させているので、“非選択ＥＬ素子経由の貫通
電流”は流れず、そのため消費電力を低減することがで
きる。
【００７１】なお、第１の実施形態の動作（４）は、上
記第１の実施形態の動作（３）のデータ線用ＣＭＯＳ回
路の反転タイミングを時間ｔｓ１，ｔｓ２ずらした例に
相当するが、このようなデータ線用ＣＭＯＳ回路の反転
タイミングを上記第１の実施形態の動作（１）及び
（２）に適用してもよい。
【００７２】〈第２の実施形態〉図１１は、本発明の第
２の実施形態に係る有機ＥＬ表示装置の回路図である。
図１１において、図１と同一又は対応する構成には、同
一の符号を付す。第２の実施形態は、アース電位ＶＧよ
りも高くデータ線用高電位部３０のデータ線電源電位Ｖ
Ｓより低い中間電位ＶＳＩを提供する電圧レギュレータ
４０を有し、データ線スイッチ回路３１のＮＭＯＳトラ
ンジスタ３２を、アースＧＮＤに代えて、電圧レギュレ
ータ４０の中間電位ＶＳＩ出力部に接続した点のみが上
記第１の実施の形態と相違する。なお、電圧レギュレー
タ４０に代えて、外部電源等の他の手段を用いてもよ
い。
【００７３】（第２の実施形態の動作（１））図１２
は、第２の実施形態の動作（１）を示す波形図であり、
図１３（ａ）〜（ｃ）は、第２の実施形態の動作（１）
の説明図である。図１２及び図１３（ａ）〜（ｃ）に示
される第２の実施形態の動作（１）は、データ線スイッ
チ回路３１のＮＭＯＳトランジスタ３２を、電圧レギュ
レータ４０の中間電位ＶＳＩ出力部に接続して、非選択
データ線ＳＥＧの電位を中間電位ＶＳＩにした点が、図
２及び図３（ａ）〜（ｃ）に示される上記第１の実施形
態の動作（１）と相違する。
【００７４】第２の実施形態の動作（１）によれば、非
選択データ線が中間電位ＶＳＩをとるので選択データ線
の電位ＶＳとの電位差が、非選択データ線をアース電位
ＶＧとした場合に比べ小さくなり、データ線用ＣＭＯＳ
回路３４の反転動作に伴う“データ線用ＣＭＯＳ回路３
４の貫通電流”を低減させることができる。また、デー
タ線の選択時の電位ＶＳとディスチャージ期間における
データ線の電位（中間電位ＶＳＩ）との差を小さくでき
るので、点灯応答を早くすることができる。なお、第２
の実施形態の動作（１）において、上記以外の点は、上
記第１の実施形態の動作（１）と同じである。
【００７５】（第２の実施形態の動作（２））図１４
は、第２の実施形態の動作（２）を示す波形図であり、
図１５（ａ）〜（ｃ）は、第２の実施形態の動作（２）
の説明図である。図１４及び図１５（ａ）〜（ｃ）に示
される第２の実施形態の動作（２）は、データ線スイッ
チ回路３１のＮＭＯＳトランジスタ３２を、電圧レギュ
レータ４０の中間電位ＶＳＩ出力部に接続して、非選択
データ線ＳＥＧの電位を中間電位ＶＳＩにした点が、図
５及び図６（ａ）〜（ｃ）に示される上記第１の実施形
態の動作（２）と相違する。
【００７６】第２の実施形態の動作（２）によれば、非
選択データ線が中間電位ＶＳＩをとるので選択データ線
の電位ＶＳとの電位差が、非選択データ線をアース電位
ＶＧとした場合に比べ小さくなり、データ線用ＣＭＯＳ
回路３４の反転動作に伴う“データ線用ＣＭＯＳ回路３
４の貫通電流”を低減させることができる。また、デー
タ線の選択時の電位ＶＳとディスチャージ期間における
データ線の電位（中間電位ＶＳＩ）との差を小さくでき
るので、点灯応答を早くすることができる。なお、第２
の実施形態の動作（２）において、上記以外の点は、上
記第１の実施形態の動作（２）と同じである。
【００７７】（第２の実施形態の動作（３））図１６
は、第２の実施形態の動作（３）を示す波形図であり、
図１７（ａ）〜（ｃ）は、第２の実施形態の動作（３）
の説明図である。図１６及び図１７（ａ）〜（ｃ）に示
される第２の実施形態の動作（３）は、データ線スイッ
チ回路３１のＮＭＯＳトランジスタ３２を、電圧レギュ
レータ４０の中間電位ＶＳＩ出力部に接続して、非選択
データ線ＳＥＧの電位を中間電位ＶＳＩにした点が、図
７及び図８（ａ）〜（ｃ）に示される上記第１の実施形
態の動作（３）と相違する。
【００７８】第２の実施形態の動作（３）によれば、非
選択データ線が中間電位ＶＳＩをとるので選択データ線
の電位ＶＳとの電位差が、非選択データ線をアース電位
ＶＧとした場合に比べ小さくなり、データ線用ＣＭＯＳ
回路３４の反転動作に伴う“データ線用ＣＭＯＳ回路３
４の貫通電流”を低減させることができる。また、デー
タ線の選択時の電位ＶＳとディスチャージ期間における
データ線の電位（中間電位ＶＳＩ）との差を小さくでき
るので、点灯応答を早くすることができる。なお、第２
の実施形態の動作（３）において、上記以外の点は、上
記第１の実施形態の動作（３）と同じである。
【００７９】（第２の実施形態の動作（４））図１８
は、第２の実施形態の動作（４）を示す波形図であり、
図１９（ａ）〜（ｃ）は、第２の実施形態の動作（４）
の説明図である。図１８及び図１９（ａ）〜（ｃ）に示
される第２の実施形態の動作（４）は、データ線スイッ
チ回路３１のＮＭＯＳトランジスタ３２を、電圧レギュ
レータ４０の中間電位ＶＳＩ出力部に接続して、非選択
データ線ＳＥＧの電位を中間電位ＶＳＩにした点が、図
９及び図１０（ａ）〜（ｃ）に示される上記第１の実施
形態の動作（４）と相違する。
【００８０】第２の実施形態の動作（４）によれば、非
選択データ線が中間電位ＶＳＩをとるので選択データ線
の電位ＶＳとの電位差が、非選択データ線をアース電位
ＶＧとした場合に比べ小さくなり、データ線用ＣＭＯＳ
回路３４の反転動作に伴う“データ線用ＣＭＯＳ回路３
４の貫通電流”を低減させることができる。また、デー
タ線の選択時の電位ＶＳとディスチャージ期間における
データ線の電位（中間電位ＶＳＩ）との差を小さくでき
るので、点灯応答を早くすることができる。なお、第２
の実施形態の動作（４）において、上記以外の点は、上
記第１の実施形態の動作（４）と同じである。
【００８１】〈第３の実施形態〉図２０は、本発明の第
３の実施形態に係る有機ＥＬ表示装置の回路図である。
図２０において、図１又は図１１と同一又は対応する構
成には、同一の符号を付す。第３の実施形態の表示装置
は、アース電位ＶＧよりも高くデータ線用高電位部３０
のデータ線電源電位ＶＳより低い中間電位ＶＳＩ、及
び、アース電位ＶＧよりも高く走査線用高電位部２０の
走査線電源電位ＶＣより低い中間電位ＶＣＩを提供する
電圧レギュレータ４０を有する。データ線スイッチ回路
３１のＮＭＯＳトランジスタ３２を、アース電位部ＧＮ
Ｄに代えて、電圧レギュレータ４０の中間電位ＶＳＩ出
力部に接続し、走査線スイッチ回路２１のＮＭＯＳトラ
ンジスタ２２を、走査線電源電位ＶＣに代えて、電圧レ
ギュレータ４０の中間電位ＶＣ Ｉ出力部に接続している
点、及び、駆動制御回路１０による制御内容が上記第１
及び第２の実施形態と相違する。電圧レギュレータ４０
が提供する中間電位ＶＳ Ｉ及びＶＣＩは、非選択ＥＬ素
子が発光しないように、即ち、非選択ＥＬ素子の両端電
圧がＥＬ素子の発光しきい値電圧以上にならないように
（即ち、ＶＳＩ−ＶＣＩがＥＬ素子の発光しきい値電圧
と電流経路による電圧降下を加算した電圧）以上になら
ないように設定される。なお、データ線ＳＥＧ及び走査
線ＣＯＭの非選択時の電位及びディスチャージ時の電位
は、発光不良を防ぐために、ＥＬ素子がバイアスゼロ又
は逆バイアス印加の状態になるように設定することが望
ましい。
【００８２】図２１は、第３の実施形態の動作を示す波
形図であり、図２２（ａ）〜（ｃ）は、第３の実施形態
の動作の説明図である。図２１及び図２２（ａ）〜
（ｃ）に示される第３の実施形態の動作は、データ線ス
イッチ回路３１のＮＭＯＳトランジスタ３２を、電圧レ
ギュレータ４０の中間電位ＶＳＩ出力部に接続して、非
選択データ線ＳＥＧの電位を中間電位ＶＳＩにした点
が、図２及び図３（ａ）〜（ｃ）に示される上記第１の
実施形態の動作（１）と相違する。また、第３の実施形
態の動作は、非選択走査線ＣＯＭをＨｉ−Ｚ状態にする
のではなく、中間電位ＶＣＩにした点が、図２及び図３
（ａ）〜（ｃ）に示される上記第１の実施形態の動作
（１）と相違する。また、第３の実施形態の動作は、デ
ィスチャージ期間Ｐ１における走査線ＣＯＭをＨｉ−Ｚ
状態にするのではなく、中間電位ＶＣＩにした点が、図
２及び図３（ａ）〜（ｃ）に示される上記第１の実施形
態の動作（１）と相違する。
【００８３】第３の実施形態の動作によれば、非選択デ
ータ線を中間電位ＶＳＩとしたので選択データ線の電位
ＶＳとの電位差が、非選択データ線をアース電位ＶＧと
した場合に比べ小さくなり、データ線用ＣＭＯＳ回路３
４の反転動作に伴う“データ線用ＣＭＯＳ回路３４の貫
通電流”を低減させることができる。また、非選択走査
線を中間電位ＶＣＩとしたので選択走査線の電位ＶＣと
の電位差が、非選択走査線をアース電位ＶＧとした場合
に比べ小さくなり、 “走査線用ＣＭＯＳ回路の貫通電
流”を低減させることができる。また、データ線及び走
査線の選択・非選択時の電位とディスチャージ期間にお
ける電位との差を小さくできるので、点灯応答を早くす
ることができる。なお、第３の実施形態において、上記
第１の実施形態の動作（４）と同様に、データ線用ＣＭ
ＯＳ回路の反転動作のタイミングをずらしてもよい。ま
た、第３の実施形態の動作において、上記以外の点は、
上記第１の実施形態又は第２実施形態の動作と同じであ
る。
【００８４】〈第４の実施形態〉図２３は、本発明の第
４の実施形態に係る有機ＥＬ表示装置の回路図である。
図２３において、図１又は図２０と同一又は対応する構
成には、同一の符号を付す。図２４は、第４の実施形態
の動作を示す波形図であり、図２５（ａ）〜（ｃ）は、
第４の実施形態の動作の説明図である。第４の実施形態
の表示装置は、走査線用中間電位ＶＣＩに代えて、走査
線用電源電位ＶＣを用いた点が第３の実施形態と相違す
る。なお、第４の実施形態において、上記第１の実施形
態の動作（４）と同様に、データ線用ＣＭＯＳ回路の反
転動作のタイミングをずらしてもよい。また、第４の実
施形態の動作において、上記以外の点は、上記第３の実
施形態と同じである。
【００８５】〈第５の実施形態〉図２６は、本発明の第
５の実施形態に係る有機ＥＬ表示装置の回路図である。
図２６において、図１又は図２０と同一又は対応する構
成には、同一の符号を付す。図２７は、第４の実施形態
の動作を示す波形図であり、図２８（ａ）〜（ｃ）は、
第５の実施形態の動作の説明図である。第５の実施形態
の表示装置は、データ線用中間電位ＶＳＩに代えて、ア
ース電位ＶＧを用いた点が第３の実施形態と相違する。
なお、第５の実施形態において、上記第１の実施形態の
動作（４）と同様に、データ線用ＣＭＯＳ回路の反転動
作のタイミングをずらしてもよい。また、第５の実施形
態の動作において、上記以外の点は、上記第３の実施形
態と同じである。
【００８６】
【発明の効果】以上に説明したように、請求項１〜７，
１０，１１の表示装置によれば、非選択走査線をＨｉ−
Ｚ状態とすることによって、走査線用スイッチング素子
の反転動作をなくしている。このため、走査線用スイッ
チング素子の貫通電流はなくなり、そのため消費電力を
低減することができるという効果がある。
【００８７】また、請求項２の表示装置によれば、ディ
スチャージ期間において走査線をＨｉ−Ｚ状態にしてい
るので、データ線用高電位部から、データ線用スイッチ
ング素子、非選択表示素子、走査線用スイッチング素子
を経由して流れる非選択表示素子経由の貫通電流をなく
することができ、消費電力を低減することができるとい
う効果がある。
【００８８】また、請求項３の表示装置によれば、ディ
スチャージ期間において走査線を走査線電源電位にして
いるので、データ線用高電位部から、データ線用スイッ
チング素子、非選択表示素子、走査線用スイッチング素
子を経由して流れる非選択表示素子経由の貫通電流をな
くすることができ、消費電力を低減することができると
いう効果がある。
【００８９】また、請求項５の表示装置によれば、デー
タ線用のスイッチング素子の反転動作を、走査線がＨｉ
−Ｚ状態にあるときに行うように動作させているので、
非選択表示素子経由の貫通電流は流れず、そのため消費
電力を低減することができるという効果がある。
【００９０】また、請求項７の表示装置によれば、非選
択データ線が中間電位をとるので選択データ線のデータ
線電源電位との電位差が小さくなり、データ線用のスイ
ッチング素子の貫通電流を低減させることができるとい
う効果がある。また、請求項７の表示装置によれば、デ
ータ線の選択・非選択時の電位とディスチャージ期間に
おける電位との差を小さくできるので、点灯応答を早く
することができるという効果がある。
【００９１】また、請求項８又は９の表示装置によれ
ば、非選択データ線又は非選択走査線を中間電位とした
のでスイッチング素子の貫通電流を低減させることがで
きるという効果がある。また、請求項８又は９の表示装
置によれば、データ線及び走査線の選択・非選択時の電
位とディスチャージ期間における電位との差を小さくで
きるので、点灯応答を早くすることができるという効果
がある。
【００９２】また、請求項１１の表示装置によれば、走
査線電源電位をデータ線電源電位よりも低くしているの
で、走査線電源電位を低くしたことによる消費電力の低
減効果がある。
【００９３】また、請求項１２の表示装置の駆動方法に
よれば、非選択走査線をＨｉ−Ｚ状態とすることによっ
て、走査線用スイッチング素子の反転動作をなくしてい
る。このため、走査線用スイッチング素子の貫通電流は
なくなり、そのため消費電力を低減することができると
いう効果がある。
【００９４】また、請求項１３の表示装置の駆動方法に
よれば、ディスチャージ期間において走査線をＨｉ−Ｚ
状態にしているので、データ線用高電位部から、データ
線用スイッチング素子、非選択表示素子、走査線用スイ
ッチング素子を経由して流れる非選択表示素子経由の貫
通電流をなくすることができ、消費電力を低減すること
ができるという効果がある。
【００９５】また、請求項１４の表示装置の駆動方法に
よれば、ディスチャージ期間において走査線を走査線電
源電位にしているので、データ線用高電位部から、デー
タ線用スイッチング素子、非選択表示素子、走査線用ス
イッチング素子を経由して流れる非選択表示素子経由の
貫通電流をなくすることができ、消費電力を低減するこ
とができるという効果がある。
【００９６】また、請求項１６の表示装置の駆動方法に
よれば、データ線用スイッチング素子の反転動作を、走
査線がＨｉ−Ｚ状態にあるときに行うように動作させて
いるので、非選択表示素子経由の貫通電流は流れず、そ
のため消費電力を低減することができるという効果があ
る。
【００９７】また、請求項１８の表示装置の駆動方法に
よれば、非選択データ線が中間電位をとるので選択デー
タ線のデータ線電源電位との電位差が小さくなり、デー
タ線用スイッチング素子の貫通電流を低減させることが
できるという効果がある。また、請求項１８の表示装置
の駆動方法によれば、データ線の選択・非選択時の電位
とディスチャージ期間における電位との差を小さくでき
るので、点灯応答を早くすることができるという効果が
ある。
【００９８】また、請求項１９又は２０の表示装置の駆
動方法によれば、非選択データ線又は非選択走査線を中
間電位としたのでスイッチング素子の貫通電流を低減さ
せることができるという効果がある。また、請求項１９
又は２０の表示装置の駆動方法によれば、データ線及び
走査線の選択時の電位とディスチャージ期間における電
位との差を小さくできるので、点灯応答を早くすること
ができるという効果がある。
【００９９】また、請求項２２の表示装置の駆動方法に
よれば、走査線電源電位をデータ線電源電位よりも低く
しているので、走査線電源電位を低くしたことによる消
費電力の低減効果がある。
【０１００】また、請求項２３の表示装置の駆動回路に
よれば、非選択走査線をＨｉ−Ｚ状態とすることによっ
て、走査線用スイッチング素子の反転動作をなくしてい
る。このため、走査線用スイッチング素子の貫通電流は
なくなり、そのため消費電力を低減することができると
いう効果がある。
【０１０１】また、請求項２４の表示装置の駆動回路に
よれば、ディスチャージ期間において走査線をＨｉ−Ｚ
状態にしているので、データ線用高電位部から、データ
線用スイッチング素子、非選択表示素子、走査線用スイ
ッチング素子を経由して流れる非選択表示素子経由の貫
通電流をなくすることができ、消費電力を低減すること
ができるという効果がある。
【０１０２】また、請求項２５の表示装置の駆動回路に
よれば、ディスチャージ期間において走査線を走査線電
源電位にしているので、データ線用高電位部から、デー
タ線用スイッチング素子、非選択表示素子、走査線用ス
イッチング素子を経由して流れる非選択表示素子経由の
貫通電流をなくすることができ、消費電力を低減するこ
とができるという効果がある。
【０１０３】また、請求項２７の表示装置の駆動回路に
よれば、データ線用スイッチング素子の反転動作を、走
査線がＨｉ−Ｚ状態にあるときに行うように動作させて
いるので、非選択表示素子経由の貫通電流は流れず、そ
のため消費電力を低減することができるという効果があ
る。
【０１０４】また、請求項２９の表示装置の駆動回路に
よれば、非選択データ線が中間電位をとるので選択デー
タ線のデータ線電源電位との電位差が小さくなり、デー
タ線用スイッチング素子の貫通電流を低減させることが
できるという効果がある。また、請求項２９の表示装置
の駆動回路によれば、データ線の選択・非選択時の電位
とディスチャージ期間における電位との差を小さくでき
るので、点灯応答を早くすることができるという効果が
ある。
【０１０５】また、請求項３０又は３１の表示装置の駆
動回路によれば、非選択データ線又は非選択走査線を中
間電位としたのでスイッチング素子の貫通電流を低減さ
せることができるという効果がある。また、請求項３０
又は３１の表示装置の駆動回路によれば、データ線及び
走査線の選択時の電位とディスチャージ期間における電
位との差を小さくできるので、点灯応答を早くすること
ができるという効果がある。
【０１０６】また、請求項３３の表示装置の駆動回路に
よれば、走査線電源電位をデータ線電源電位よりも低く
しているので、走査線電源電位を低くしたことによる消
費電力の低減効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る有機ＥＬ表示
装置の回路図である。
【図２】 第１の実施形態の動作（１）を示す波形図で
ある。
【図３】 （ａ）〜（ｃ）は、第１の実施形態の動作
（１）の説明図である。
【図４】 （ａ）〜（ｃ）は、比較例の動作の説明図で
ある。
【図５】 第１の実施形態の動作（２）を示す波形図で
ある。
【図６】 （ａ）〜（ｃ）は、第１の実施形態の動作
（２）の説明図である。
【図７】 第１の実施形態の動作（３）を示す波形図で
ある。
【図８】 （ａ）〜（ｃ）は、第１の実施形態の動作
（３）の説明図である。
【図９】 第１の実施形態の動作（４）を示す波形図で
ある。
【図１０】 （ａ）〜（ｄ）は、第１の実施形態の動作
（４）の説明図である。
【図１１】 本発明の第２の実施形態に係る有機ＥＬ表
示装置の回路図である。
【図１２】 第２の実施形態の動作（１）を示す波形図
である。
【図１３】 （ａ）〜（ｃ）は、第２の実施形態の動作
（１）の説明図である。
【図１４】 第２の実施形態の動作（２）を示す波形図
である。
【図１５】 （ａ）〜（ｃ）は、第２の実施形態の動作
（２）の説明図である。
【図１６】 第２の実施形態の動作（３）を示す波形図
である。
【図１７】 （ａ）〜（ｃ）は、第２の実施形態の動作
（３）の説明図である。
【図１８】 第２の実施形態の動作（４）を示す波形図
である。
【図１９】 （ａ）〜（ｄ）は、第２の実施形態の動作
（４）の説明図である。
【図２０】 本発明の第３の実施形態に係る有機ＥＬ表
示装置の回路図である。
【図２１】 第３の実施形態の動作を示す波形図であ
る。
【図２２】 （ａ）〜（ｃ）は、第３の実施形態の動作
の説明図である。
【図２３】 本発明の第４の実施形態に係る有機ＥＬ表
示装置の回路図である。
【図２４】 第４の実施形態の動作を示す波形図であ
る。
【図２５】 （ａ）〜（ｃ）は、第４の実施形態の動作
の説明図である。
【図２６】 本発明の第５の実施形態に係る有機ＥＬ表
示装置の回路図である。
【図２７】 第５の実施形態の動作を示す波形図であ
る。
【図２８】 （ａ）〜（ｃ）は、第５の実施形態の動作
の説明図である。
【図２９】 従来の表示装置の回路図である。
【図３０】 図２９の有機ＥＬ表示装置の動作を示す波
形図である。
【符号の説明】
１０ 駆動制御回路、 １１ 定電流出力回路、 ２０ 走査線用高電位部、 ２１ 走査線スイッチ回路、 ２２（２２１〜２２ｎ） ＮＭＯＳトランジスタ、 ２３（２３１〜２３ｎ） ＰＭＯＳトランジスタ、 ２４（２４１〜２４ｎ） ＣＭＯＳ回路、 ３０ データ線用高電位部、 ３１ データ線スイッチ回路、 ３２（３２１〜３２ｎ） ＮＭＯＳトランジスタ、 ３３（３３１〜３３ｎ） ＰＭＯＳトランジスタ、 ３４（３４１〜３４ｎ） ＣＭＯＳ回路、 ４０ 電圧レギュレータ、 ＣＯＭ（ＣＯＭ１〜ＣＯＭｎ） 走査線（陰極線）、 ＳＥＧ（ＳＥＧ１〜ＳＥＧｍ） データ線（陽極線）、 ＰＥ（ＰＥ１,１〜ＰＥｍ,ｎ） ＥＬ素子、 ＶＣ 走査線電源電位、 ＶＣＩ 走査線用中間電位、 ＶＳ データ線電源電位、 ＶＳＩ データ線用中間電位、 ＧＮＤ アース電位部、 ＶＧ アース電位、 Ｐ０，Ｐ１０ 走査期間、 Ｐ１，Ｐ１１ ディスチャージ期間、 Ｐ２，Ｐ１２ 表示期間 ｔ１，ｔ３，ｔ５，ｔ７ 表示期間Ｐ２の終了時点（デ
ィスチャージ期間Ｐ１の開始時点）、 ｔ２，ｔ４，ｔ６ 表示期間Ｐ２の開始時点（ディスチ
ャージ期間Ｐ１の終了時点）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柏田 順治 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 國田 謙二 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5C080 AA06 BB05 DD26 JJ02 JJ03 JJ04

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 ｎ行（ｎは正の整数）の走査線と、 ｍ列（ｍは正の整数）のデータ線と、 前記ｎ行の走査線及び前記ｍ列のデータ線の交点に配置
    された（ｎ×ｍ）個の表示素子と、 走査線用低電位部と、 前記走査線用低電位部の電位より高い走査線電源電位の
    走査線用高電位部と、データ線用低電位部と、 前記データ線用低電位部の電位より高いデータ線電源電
    位のデータ線用高電位部と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用低電位部に接続す
    るｎ個の第１スイッチング素子と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用高電位部に接続す
    るｎ個の第２スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用低電位部に
    接続するｍ個の第３スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用高電位部に
    接続するｍ個の第４スイッチング素子とを有し、 選択状態にある走査線と選択状態にあるデータ線の交点
    の表示素子が表示状態になる表示装置において、 表示素子を選択的に表示状態にする表示期間及び表示素
    子に蓄積された電荷を放出するディスチャージ期間を含
    む走査期間のそれぞれにおいて、前記ｎ個の第１スイッ
    チング素子、前記ｎ個の第２スイッチング素子、前記ｍ
    個の第３スイッチング素子、及び前記ｍ個の第４スイッ
    チング素子のオン・オフを制御する駆動制御回路を有
    し、この駆動制御回路からの信号に基づいて、 前記走査線を選択状態にするときには、前記第１スイッ
    チング素子をオンにし前記第２スイッチング素子をオフ
    にすることによって前記走査線を前記走査線用低電位部
    に接続し、 前記走査線を非選択状態にするときには、前記第１スイ
    ッチング素子及び前記第２スイッチング素子の両方をオ
    フにすることによって前記走査線をハイインピーダンス
    状態にし、 前記データ線を選択状態にするときには、前記第３スイ
    ッチング素子をオフにし前記第４スイッチング素子をオ
    ンにすることによって前記データ線を前記データ線用高
    電位部に接続し、 前記データ線を非選択状態にするときには、前記第３ス
    イッチング素子をオンにし前記第４スイッチング素子を
    オフにすることによって前記データ線を前記データ線用
    低電位部に接続することを特徴とする表示装置。
  2. 【請求項２】 ディスチャージ期間において、 前記第１スイッチング素子及び前記第２スイッチング素
    子の両方をオフにすることによって前記ｎ行の走査線を
    ハイインピーダンス状態にし、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項１に記載の表示装置。
  3. 【請求項３】 ディスチャージ期間において、 前記第１スイッチング素子をオフにし前記第２スイッチ
    ング素子をオンにすることによって前記ｎ行の走査線を
    前記走査線用高電位部に接続し、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項１に記載の表示装置。
  4. 【請求項４】 ディスチャージ期間において、 前記第１スイッチング素子をオンにし前記第２スイッチ
    ング素子をオフにすることによって前記ｎ行の走査線を
    前記走査線用低電位部に接続し、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項１に記載の表示装置。
  5. 【請求項５】 ディスチャージ期間において、 前記第１スイッチング素子をオンにし前記第２スイッチ
    ング素子をオフにすることによって前記ｎ行の走査線を
    前記走査線用低電位部に接続し、 ディスチャージ期間の開始時点の直前に前記第３スイッ
    チング素子をオンにし前記第４スイッチング素子をオフ
    にすることによって前記ｍ列のデータ線を前記データ線
    用低電位部に接続してこの状態をディスチャージ期間の
    終了直後まで維持し、ディスチャージ期間の終了直後に
    選択状態にするデータ線の前記第３スイッチング素子を
    オフにし前記第４スイッチング素子をオンにすることに
    よって選択状態にするデータ線を前記データ線用高電位
    部に接続することを特徴とする請求項１に記載の表示装
    置。
  6. 【請求項６】 前記走査線用高電位部を走査線電源電位
    にする走査線電源回路と、 前記データ線用高電位部をデータ線電源電位にするデー
    タ線電源回路とを有し、 前記走査線用低電位部がアースに接続され、 前記データ線用低電位部がアースに接続されたことを特
    徴とする請求項１から５までのいずれかに記載の表示装
    置。
  7. 【請求項７】 前記走査線用高電位部を走査線電源電位
    にする走査線電源回路と、 前記データ線用高電位部をデータ線電源電位にするデー
    タ線電源回路と、 前記データ線用低電位部を、アース電位よりも高く前記
    データ線用高電位部の電位より低い中間電位にする中間
    電位部とを有し、 前記走査線用低電位部がアースに接続されたことを特徴
    とする請求項１から５までのいずれかに記載の表示装
    置。
  8. 【請求項８】 ｎ行（ｎは正の整数）の走査線と、 ｍ列（ｍは正の整数）のデータ線と、 前記ｎ行の走査線及び前記ｍ列のデータ線の交点に配置
    された（ｎ×ｍ）個の表示素子と、 走査線用低電位部と、 前記走査線用低電位部の電位より高い走査線電源電位の
    走査線用高電位部と、 データ線用低電位部と、 前記データ線用低電位部の電位より高いデータ線電源電
    位のデータ線用高電位部と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用低電位部に接続す
    るｎ個の第１スイッチング素子と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用高電位部に接続す
    るｎ個の第２スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用低電位部に
    接続するｍ個の第３スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用高電位部に
    接続するｍ個の第４スイッチング素子とを有し、 選択状態にある走査線と選択状態にあるデータ線の交点
    の表示素子が表示状態になる表示装置において、 前記走査線用高電位部及び前記データ線用低電位部の少
    なくとも一方をアース電位よりも高く、走査線電源電位
    及びデータ線電源電位よりも低い中間電位とする中間電
    位部と、 表示素子を選択的に表示状態にする表示期間及び表示素
    子に蓄積された電荷を放出するディスチャージ期間を含
    む走査期間のそれぞれにおいて、前記ｎ個の第１スイッ
    チング素子、前記ｎ個の第２スイッチング素子、前記ｍ
    個の第３スイッチング素子、及び前記ｍ個の第４スイッ
    チング素子のオン・オフを制御する駆動制御回路とを有
    し、 前記駆動制御回路からの信号に基づいて、 前記走査線を選択状態にするときには、前記第１スイッ
    チング素子をオンにし前記第２スイッチング素子をオフ
    にすることによって前記走査線を前記走査線用低電位部
    に接続し、 前記走査線を非選択状態にするときには、前記第１スイ
    ッチング素子をオフにし前記第２スイッチング素子をオ
    ンにすることによって前記走査線を前記走査線用高電位
    部に接続し、 前記データ線を選択状態にするときには、前記第３スイ
    ッチング素子をオフにし前記第４スイッチング素子をオ
    ンにすることによって前記データ線を前記データ線用高
    電位部に接続し、 前記データ線を非選択状態にするときには、前記第３ス
    イッチング素子をオンにし前記第４スイッチング素子を
    オフにすることによって前記データ線を前記データ線用
    低電位部に接続することを特徴とする表示装置。
  9. 【請求項９】 前記走査線用高電位部をアース電位より
    も高く走査線電源電位よりも低い中間電位とし、前記デ
    ータ線用低電位部をアース電位よりも高くデータ線電源
    電位よりも低い中間電位としたことを特徴とする請求項
    ８に記載の表示装置。
  10. 【請求項１０】 同じ走査線に接続された前記第１スイ
    ッチング素子及び前記第２スイッチング素子の１組を、
    ＣＭＯＳ回路により構成し、 同じデータ線に接続された前記第３スイッチング素子及
    び前記第４スイッチング素子の１組を、ＣＭＯＳ回路に
    より構成したことを特徴とする請求項１から９までのい
    ずれかに記載の表示装置。
  11. 【請求項１１】 前記走査線用高電位部の走査線電源電
    位を前記データ線用高電位部のデータ線電源電位よりも
    低い電位にしたことを特徴とする請求項１から１０まで
    のいずれかに記載の表示装置。
  12. 【請求項１２】 ｎ行（ｎは正の整数）の走査線と、 ｍ列（ｍは正の整数）のデータ線と、 前記ｎ行の走査線及び前記ｍ列のデータ線の交点に配置
    された（ｎ×ｍ）個の表示素子と、 走査線用低電位部と、 前記走査線用低電位部の電位より高い走査線電源電位の
    走査線用高電位部と、 データ線用低電位部と、 前記データ線用低電位部の電位より高いデータ線電源電
    位のデータ線用高電位部と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用低電位部に接続す
    るｎ個の第１スイッチング素子と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用高電位部に接続す
    るｎ個の第２スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用低電位部に
    接続するｍ個の第３スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用高電位部に
    接続するｍ個の第４スイッチング素子とを有し、 選択状態にある走査線と選択状態にあるデータ線の交点
    の表示素子が表示状態になる表示装置の駆動方法であっ
    て、 表示素子を選択的に表示状態にする表示期間及び表示素
    子に蓄積された電荷を放出するディスチャージ期間を含
    む走査期間のそれぞれにおいて、前記ｎ個の第１スイッ
    チング素子、前記ｎ個の第２スイッチング素子、前記ｍ
    個の第３スイッチング素子、及び前記ｍ個の第４スイッ
    チング素子のオン・オフを制御する表示装置の駆動方法
    において、 前記走査線を選択状態にするときには、前記第１スイッ
    チング素子をオンにし前記第２スイッチング素子をオフ
    にすることによって前記走査線を前記走査線用低電位部
    に接続し、 前記走査線を非選択状態にするときには、前記第１スイ
    ッチング素子及び前記第２スイッチング素子の両方をオ
    フにすることによって前記走査線をハイインピーダンス
    状態にし、 前記データ線を選択状態にするときには、前記第３スイ
    ッチング素子をオフにし前記第４スイッチング素子をオ
    ンにすることによって前記データ線を前記データ線用高
    電位部に接続し、 前記データ線を非選択状態にするときには、前記第３ス
    イッチング素子をオンにし前記第４スイッチング素子を
    オフにすることによって前記データ線を前記データ線用
    低電位部に接続することを特徴とする表示装置の駆動方
    法。
  13. 【請求項１３】 ディスチャージ期間において、 前記第１スイッチング素子及び前記第２スイッチング素
    子の両方をオフにすることによって前記ｎ行の走査線を
    ハイインピーダンス状態にし、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項１２に記載の表示装置の駆動方法。
  14. 【請求項１４】 ディスチャージ期間において、 前記第１スイッチング素子をオフにし前記第２スイッチ
    ング素子をオンにすることによって前記ｎ行の走査線を
    前記走査線用高電位部に接続し、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項１２に記載の表示装置の駆動方法。
  15. 【請求項１５】 ディスチャージ期間において、 前記第１スイッチング素子をオンにし前記第２スイッチ
    ング素子をオフにすることによって前記ｎ行の走査線を
    前記走査線用低電位部に接続し、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項１２に記載の表示装置の駆動方法。
  16. 【請求項１６】 ディスチャージ期間において、 前記第１スイッチング素子をオンにし前記第２スイッチ
    ング素子をオフにすることによって前記ｎ行の走査線を
    前記走査線用低電位部に接続し、 ディスチャージ期間の開始時点の直前に前記第３スイッ
    チング素子をオンにし前記第４スイッチング素子をオフ
    にすることによって前記ｍ列のデータ線を前記データ線
    用低電位部に接続してこの状態をディスチャージ期間の
    終了直後まで維持し、ディスチャージ期間の終了直後に
    選択状態にするデータ線の前記第３スイッチング素子を
    オフにし前記第４スイッチング素子をオンにすることに
    よって選択状態にするデータ線を前記データ線用高電位
    部に接続することを特徴とする請求項１２に記載の表示
    装置の駆動方法。
  17. 【請求項１７】 前記走査線用低電位部がアースに接続
    され、 前記データ線用低電位部がアースに接続されたことを特
    徴とする請求項１２から１６までのいずれかに記載の表
    示装置の駆動方法。
  18. 【請求項１８】 前記走査線用低電位部がアースに接続
    され、 前記データ線用低電位部がアース電位よりも高く前記デ
    ータ線用高電位部の電位より低い中間電位に接続された
    ことを特徴とする請求項１２から１６までのいずれかに
    記載の表示装置の駆動方法。
  19. 【請求項１９】 ｎ行（ｎは正の整数）の走査線と、 ｍ列（ｍは正の整数）のデータ線と、 前記ｎ行の走査線及び前記ｍ列のデータ線の交点に配置
    された（ｎ×ｍ）個の表示素子と、 走査線用低電位部と、 前記走査線用低電位部の電位より高い走査線電源電位の
    走査線用高電位部と、データ線用低電位部と、 前記データ線用低電位部の電位より高いデータ線電源電
    位のデータ線用高電位部と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用低電位部に接続す
    るｎ個の第１スイッチング素子と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用高電位部に接続す
    るｎ個の第２スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用低電位部に
    接続するｍ個の第３スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用高電位部に
    接続するｍ個の第４スイッチング素子とを有し、 選択状態にある走査線と選択状態にあるデータ線の交点
    の表示素子が表示状態になる表示装置の駆動方法であっ
    て、 表示素子を選択的に表示状態にする表示期間及び表示素
    子に蓄積された電荷を放出するディスチャージ期間を含
    む走査期間のそれぞれにおいて、前記ｎ個の第１スイッ
    チング素子、前記ｎ個の第２スイッチング素子、前記ｍ
    個の第３スイッチング素子、及び前記ｍ個の第４スイッ
    チング素子のオン・オフを制御する表示装置の駆動方法
    において、 前記走査線用高電位部及び前記データ線用低電位部の少
    なくとも一方をアース電位よりも高く、走査線電源電位
    及びデータ線電源電位よりも低い中間電位とし、 前記走査線を選択状態にするときには、前記第１スイッ
    チング素子をオンにし前記第２スイッチング素子をオフ
    にすることによって前記走査線を前記走査線用低電位部
    に接続し、 前記走査線を非選択状態にするときには、前記第１スイ
    ッチング素子をオフにし前記第２スイッチング素子をオ
    ンにすることによって前記走査線を前記走査線用高電位
    部に接続し、 前記データ線を選択状態にするときには、前記第３スイ
    ッチング素子をオフにし前記第４スイッチング素子をオ
    ンにすることによって前記データ線を前記データ線用高
    電位部に接続し、 前記データ線を非選択状態にするときには、前記第３ス
    イッチング素子をオンにし前記第４スイッチング素子を
    オフにすることによって前記データ線を前記データ線用
    低電位部に接続することを特徴とする表示装置の駆動方
    法。
  20. 【請求項２０】 前記走査線用高電位部をアース電位よ
    りも高く走査線電源電位よりも低い中間電位とし、前記
    データ線用低電位部をアース電位よりも高くデータ線電
    源電位よりも低い中間電位としたことを特徴とする請求
    項１９に記載の表示装置の駆動方法。
  21. 【請求項２１】 同じ走査線に接続された前記第１スイ
    ッチング素子及び前記第２スイッチング素子の１組を、
    ＣＭＯＳ回路により構成し、 同じデータ線に接続された前記第３スイッチング素子及
    び前記第４スイッチング素子の１組を、ＣＭＯＳ回路に
    より構成したことを特徴とする請求項１２から２０まで
    のいずれかに記載の表示装置の駆動方法。
  22. 【請求項２２】 前記走査線用高電位部の走査線電源電
    位を前記データ線用高電位部のデータ線電源電位よりも
    低い電位にしたことを特徴とする請求項１２から２１ま
    でのいずれかに記載の表示装置の駆動方法。
  23. 【請求項２３】 ｎ行（ｎは正の整数）の走査線と、 ｍ列（ｍは正の整数）のデータ線と、 前記ｎ行の走査線及び前記ｍ列のデータ線の交点に配置
    された（ｎ×ｍ）個の表示素子と、 走査線用低電位部と、 前記走査線用低電位部の電位より高い走査線電源電位の
    走査線用高電位部と、データ線用低電位部と、 前記データ線用低電位部の電位より高いデータ線電源電
    位のデータ線用高電位部と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用低電位部に接続す
    るｎ個の第１スイッチング素子と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用高電位部に接続す
    るｎ個の第２スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用低電位部に
    接続するｍ個の第３スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用高電位部に
    接続するｍ個の第４スイッチング素子とを有し、 選択状態にある走査線と選択状態にあるデータ線の交点
    の表示素子が表示状態になる表示装置に用いられ、 表示素子を選択的に表示状態にする表示期間及び表示素
    子に蓄積された電荷を放出するディスチャージ期間を含
    む走査期間のそれぞれにおいて、前記ｎ個の第１スイッ
    チング素子、前記ｎ個の第２スイッチング素子、前記ｍ
    個の第３スイッチング素子、及び前記ｍ個の第４スイッ
    チング素子のオン・オフを制御する表示装置の駆動回路
    において、 前記走査線を選択状態にするときには、前記第１スイッ
    チング素子をオンにし前記第２スイッチング素子をオフ
    にすることによって前記走査線を前記走査線用低電位部
    に接続し、 前記走査線を非選択状態にするときには、前記第１スイ
    ッチング素子及び前記第２スイッチング素子の両方をオ
    フにすることによって前記走査線をハイインピーダンス
    状態にし、 前記データ線を選択状態にするときには、前記第３スイ
    ッチング素子をオフにし前記第４スイッチング素子をオ
    ンにすることによって前記データ線を前記データ線用高
    電位部に接続し、 前記データ線を非選択状態にするときには、前記第３ス
    イッチング素子をオンにし前記第４スイッチング素子を
    オフにすることによって前記データ線を前記データ線用
    低電位部に接続することを特徴とする表示装置の駆動回
    路。
  24. 【請求項２４】 ディスチャージ期間において、 前記第１スイッチング素子及び前記第２スイッチング素
    子の両方をオフにすることによって前記ｎ行の走査線を
    ハイインピーダンス状態にし、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項２３に記載の表示装置の駆動回路。
  25. 【請求項２５】 ディスチャージ期間において、 前記第１スイッチング素子をオフにし前記第２スイッチ
    ング素子をオンにすることによって前記ｎ行の走査線を
    前記走査線用高電位部に接続し、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項２３に記載の表示装置の駆動回路。
  26. 【請求項２６】 ディスチャージ期間において、 前記第１スイッチング素子をオンにし前記第２スイッチ
    ング素子をオフにすることによって前記ｎ行の走査線を
    前記走査線用低電位部に接続し、 前記第３スイッチング素子をオンにし前記第４スイッチ
    ング素子をオフにすることによって前記ｍ列のデータ線
    を前記データ線用低電位部に接続することを特徴とする
    請求項２３に記載の表示装置の駆動回路。
  27. 【請求項２７】 ディスチャージ期間において、 前記第１スイッチング素子をオンにし前記第２スイッチ
    ング素子をオフにすることによって前記ｎ行の走査線を
    前記走査線用低電位部に接続し、 ディスチャージ期間の開始時点の直前に前記第３スイッ
    チング素子をオンにし前記第４スイッチング素子をオフ
    にすることによって前記ｍ列のデータ線を前記データ線
    用低電位部に接続してこの状態をディスチャージ期間の
    終了直後まで維持し、ディスチャージ期間の終了直後に
    選択状態にするデータ線の前記第３スイッチング素子を
    オフにし前記第４スイッチング素子をオンにすることに
    よって選択状態にするデータ線を前記データ線用高電位
    部に接続することを特徴とする請求項２３に記載の表示
    装置の駆動回路。
  28. 【請求項２８】 前記走査線用低電位部がアースに接続
    され、 前記データ線用低電位部がアースに接続されたことを特
    徴とする請求項２３から２７までのいずれかに記載の表
    示装置の駆動回路。
  29. 【請求項２９】 前記走査線用低電位部がアースに接続
    され、 前記データ線用低電位部がアース電位よりも高く前記デ
    ータ線用高電位部の電位より低い中間電位に接続された
    ことを特徴とする請求項２３から２７までのいずれかに
    記載の表示装置の駆動回路。
  30. 【請求項３０】 ｎ行（ｎは正の整数）の走査線と、 ｍ列（ｍは正の整数）のデータ線と、 前記ｎ行の走査線及び前記ｍ列のデータ線の交点に配置
    された（ｎ×ｍ）個の表示素子と、 走査線用低電位部と、 前記走査線用低電位部の電位より高い走査線電源電位の
    走査線用高電位部と、 データ線用低電位部と、 前記データ線用低電位部の電位より高いデータ線電源電
    位のデータ線用高電位部と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用低電位部に接続す
    るｎ個の第１スイッチング素子と、 前記ｎ行の走査線のそれぞれに接続されており、オン状
    態のときに前記走査線を前記走査線用高電位部に接続す
    るｎ個の第２スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用低電位部に
    接続するｍ個の第３スイッチング素子と、 前記ｍ列のデータ線のそれぞれに接続されており、オン
    状態のときに前記データ線を前記データ線用高電位部に
    接続するｍ個の第４スイッチング素子とを有し、 選択状態にある走査線と選択状態にあるデータ線の交点
    の表示素子が表示状態になる表示装置に用いられ、 表示素子を選択的に表示状態にする表示期間及び表示素
    子に蓄積された電荷を放出するディスチャージ期間を含
    む走査期間のそれぞれにおいて、前記ｎ個の第１スイッ
    チング素子、前記ｎ個の第２スイッチング素子、前記ｍ
    個の第３スイッチング素子、及び前記ｍ個の第４スイッ
    チング素子のオン・オフを制御する表示装置の駆動回路
    において、 前記走査線用高電位部及び前記データ線用低電位部の少
    なくとも一方をアース電位よりも高く、走査線電源電位
    及びデータ線電源電位よりも低い中間電位とし、 前記走査線を選択状態にするときには、前記第１スイッ
    チング素子をオンにし前記第２スイッチング素子をオフ
    にすることによって前記走査線を前記走査線用低電位部
    に接続し、 前記走査線を非選択状態にするときには、前記第１スイ
    ッチング素子をオフにし前記第２スイッチング素子をオ
    ンにすることによって前記走査線を前記走査線用高電位
    部に接続し、 前記データ線を選択状態にするときには、前記第３スイ
    ッチング素子をオフにし前記第４スイッチング素子をオ
    ンにすることによって前記データ線を前記データ線用高
    電位部に接続し、 前記データ線を非選択状態にするときには、前記第３ス
    イッチング素子をオンにし前記第４スイッチング素子を
    オフにすることによって前記データ線を前記データ線用
    低電位部に接続することを特徴とする表示装置の駆動回
    路。
  31. 【請求項３１】 前記走査線用高電位部をアース電位よ
    りも高く走査線電源電位よりも低い中間電位とし、前記
    データ線用低電位部をアース電位よりも高くデータ線電
    源電位よりも低い中間電位としたことを特徴とする請求
    項３０に記載の表示装置の駆動回路。
  32. 【請求項３２】 同じ走査線に接続された前記第１スイ
    ッチング素子及び前記第２スイッチング素子の１組を、
    ＣＭＯＳ回路により構成し、 同じデータ線に接続された前記第３スイッチング素子及
    び前記第４スイッチング素子の１組を、ＣＭＯＳ回路に
    より構成したことを特徴とする請求項２３から３１まで
    のいずれかに記載の表示装置の駆動回路。
  33. 【請求項３３】 前記走査線用高電位部の走査線電源電
    位を前記データ線用高電位部のデータ線電源電位よりも
    低い電位にしたことを特徴とする請求項２３から３２ま
    でのいずれかに記載の表示装置の駆動回路。
JP2001260918A 2001-08-30 2001-08-30 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 Expired - Lifetime JP5191075B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001260918A JP5191075B2 (ja) 2001-08-30 2001-08-30 表示装置、表示装置の駆動方法、及び表示装置の駆動回路
US10/172,979 US7012587B2 (en) 2001-08-30 2002-06-18 Matrix display device, matrix display driving method, and matrix display driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001260918A JP5191075B2 (ja) 2001-08-30 2001-08-30 表示装置、表示装置の駆動方法、及び表示装置の駆動回路

Publications (2)

Publication Number Publication Date
JP2003066907A true JP2003066907A (ja) 2003-03-05
JP5191075B2 JP5191075B2 (ja) 2013-04-24

Family

ID=19088039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001260918A Expired - Lifetime JP5191075B2 (ja) 2001-08-30 2001-08-30 表示装置、表示装置の駆動方法、及び表示装置の駆動回路

Country Status (2)

Country Link
US (1) US7012587B2 (ja)
JP (1) JP5191075B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272213A (ja) * 2003-02-17 2004-09-30 Hitachi Ltd 画像表示装置
JP2007104148A (ja) * 2005-09-30 2007-04-19 Denso Corp 負荷駆動装置
JP2007164155A (ja) * 2005-11-16 2007-06-28 Bridgestone Corp 情報表示用パネルの駆動方法
JP2010224543A (ja) * 2003-02-17 2010-10-07 Hitachi Ltd 画像表示装置
CN111724738A (zh) * 2019-03-19 2020-09-29 矽创电子股份有限公司 显示面板的驱动电路
CN112419992A (zh) * 2020-11-26 2021-02-26 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086344A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 表示装置及びその駆動方法
JP2004302025A (ja) * 2003-03-31 2004-10-28 Tohoku Pioneer Corp 発光表示パネルの駆動方法および駆動装置
TWI282539B (en) * 2003-05-01 2007-06-11 Hannstar Display Corp A control circuit for a common line
JP4381027B2 (ja) * 2003-05-02 2009-12-09 パナソニック株式会社 半導体装置
WO2004100119A1 (ja) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. 電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法
JP4641710B2 (ja) * 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
CN100371975C (zh) * 2003-06-25 2008-02-27 盛群半导体股份有限公司 发光二极管的驱动方法
US7394451B1 (en) * 2003-09-03 2008-07-01 Vantage Controls, Inc. Backlit display with motion sensor
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
CN100410981C (zh) * 2005-03-07 2008-08-13 盛群半导体股份有限公司 高效率省电矩阵发光二极管驱动方法
US9190011B2 (en) * 2012-06-08 2015-11-17 Apple Inc. Devices and methods for common electrode mura prevention
US9542039B2 (en) * 2012-08-31 2017-01-10 Apple Inc. Display screen device with common electrode line voltage equalization
JP6011942B2 (ja) * 2013-12-17 2016-10-25 双葉電子工業株式会社 走査線駆動装置、表示装置、走査線駆動方法
CN109215577B (zh) * 2018-09-11 2020-06-23 重庆惠科金渝光电科技有限公司 一种驱动电路、驱动方法和显示面板
US11645989B2 (en) * 2019-04-09 2023-05-09 Chongqing Hkc Optoelectronics Technology Co., Ltd. Driving circuit, driving method and display panel
CN110444174A (zh) * 2019-06-11 2019-11-12 惠科股份有限公司 一种显示面板的驱动方法和驱动电路

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086595A (ja) * 1983-10-18 1985-05-16 関西日本電気株式会社 Ｅｌパネル駆動装置
JPH03181987A (ja) * 1989-12-12 1991-08-07 Ricoh Co Ltd 薄膜ｅｌ表示装置の駆動方法
JPH06208340A (ja) * 1992-11-13 1994-07-26 Commiss Energ Atom マルチプレックス マトリクス ディスプレイ スクリーンおよびその制御方法
JPH08305317A (ja) * 1995-04-28 1996-11-22 Futaba Corp 画像表示装置の駆動方法および駆動回路
JPH09232074A (ja) * 1996-02-26 1997-09-05 Pioneer Electron Corp 発光素子の駆動方法
JPH09281902A (ja) * 1996-01-11 1997-10-31 Motorola Inc 有機発光ダイオード・アレイ駆動装置
JPH11311977A (ja) * 1998-04-28 1999-11-09 Tdk Corp マトリクス回路の駆動装置および駆動方法
JPH11338401A (ja) * 1998-05-28 1999-12-10 Denso Corp マトリクス型表示装置の駆動回路
JP2000010525A (ja) * 1998-06-18 2000-01-14 Tdk Corp 表示用駆動回路
JP2000066639A (ja) * 1998-08-21 2000-03-03 Pioneer Electronic Corp 発光ディスプレイ装置および駆動方法
JP2000206935A (ja) * 1999-01-11 2000-07-28 Pioneer Electronic Corp 容量性発光素子ディスプレイ装置及びその駆動方法
JP2000356972A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 発光パネルの駆動装置及び方法
JP2001109431A (ja) * 1999-10-06 2001-04-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2001109429A (ja) * 1999-10-06 2001-04-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2001109430A (ja) * 1999-10-06 2001-04-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2002162927A (ja) * 2000-11-28 2002-06-07 Hitachi Ltd 画像表示装置及び画像表示装置の駆動方法
JP2002202754A (ja) * 2000-12-28 2002-07-19 Nec Corp 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652872A (en) * 1983-07-07 1987-03-24 Nec Kansai, Ltd. Matrix display panel driving system
EP0249954B1 (en) * 1986-06-17 1992-12-02 Fujitsu Limited Driving a matrix type display device
JPH06100889B2 (ja) * 1987-12-21 1994-12-12 株式会社日立製作所 駆動回路
JP2795191B2 (ja) * 1994-10-04 1998-09-10 株式会社デンソー Ｅｌ表示装置の駆動装置
US6323851B1 (en) * 1997-09-30 2001-11-27 Casio Computer Co., Ltd. Circuit and method for driving display device
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
JPH11305728A (ja) 1998-04-22 1999-11-05 Pioneer Electron Corp 発光ディスプレイ及びその駆動方法
JP3498745B1 (ja) * 2002-05-17 2004-02-16 日亜化学工業株式会社 発光装置及びその駆動方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086595A (ja) * 1983-10-18 1985-05-16 関西日本電気株式会社 Ｅｌパネル駆動装置
JPH03181987A (ja) * 1989-12-12 1991-08-07 Ricoh Co Ltd 薄膜ｅｌ表示装置の駆動方法
JPH06208340A (ja) * 1992-11-13 1994-07-26 Commiss Energ Atom マルチプレックス マトリクス ディスプレイ スクリーンおよびその制御方法
JPH08305317A (ja) * 1995-04-28 1996-11-22 Futaba Corp 画像表示装置の駆動方法および駆動回路
JPH09281902A (ja) * 1996-01-11 1997-10-31 Motorola Inc 有機発光ダイオード・アレイ駆動装置
JPH09232074A (ja) * 1996-02-26 1997-09-05 Pioneer Electron Corp 発光素子の駆動方法
JPH11311977A (ja) * 1998-04-28 1999-11-09 Tdk Corp マトリクス回路の駆動装置および駆動方法
JPH11338401A (ja) * 1998-05-28 1999-12-10 Denso Corp マトリクス型表示装置の駆動回路
JP2000010525A (ja) * 1998-06-18 2000-01-14 Tdk Corp 表示用駆動回路
JP2000066639A (ja) * 1998-08-21 2000-03-03 Pioneer Electronic Corp 発光ディスプレイ装置および駆動方法
JP2000206935A (ja) * 1999-01-11 2000-07-28 Pioneer Electronic Corp 容量性発光素子ディスプレイ装置及びその駆動方法
JP2000356972A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 発光パネルの駆動装置及び方法
JP2001109431A (ja) * 1999-10-06 2001-04-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2001109429A (ja) * 1999-10-06 2001-04-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2001109430A (ja) * 1999-10-06 2001-04-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2002162927A (ja) * 2000-11-28 2002-06-07 Hitachi Ltd 画像表示装置及び画像表示装置の駆動方法
JP2002202754A (ja) * 2000-12-28 2002-07-19 Nec Corp 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272213A (ja) * 2003-02-17 2004-09-30 Hitachi Ltd 画像表示装置
JP2010224543A (ja) * 2003-02-17 2010-10-07 Hitachi Ltd 画像表示装置
JP2007104148A (ja) * 2005-09-30 2007-04-19 Denso Corp 負荷駆動装置
JP4524802B2 (ja) * 2005-09-30 2010-08-18 株式会社デンソー 負荷駆動装置
JP2007164155A (ja) * 2005-11-16 2007-06-28 Bridgestone Corp 情報表示用パネルの駆動方法
CN111724738A (zh) * 2019-03-19 2020-09-29 矽创电子股份有限公司 显示面板的驱动电路
US11538414B2 (en) 2019-03-19 2022-12-27 Sitronix Technology Corp. Driving circuit of display panel
CN112419992A (zh) * 2020-11-26 2021-02-26 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置
CN112419992B (zh) * 2020-11-26 2022-06-14 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20030043127A1 (en) 2003-03-06
JP5191075B2 (ja) 2013-04-24
US7012587B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
JP2003066907A (ja) 表示装置、表示装置の駆動方法、及び表示装置の駆動回路
KR100678787B1 (ko) 이중 모드 디스플레이를 위한 라인 스캐닝 회로
US7397447B2 (en) Circuit in light emitting display
JP3494146B2 (ja) 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法
JP2000347622A (ja) 表示装置及びその駆動方法
EP3279889A1 (en) Pixel circuit and drive method therefor, array substrate and display device
EP2439724B1 (en) Display device and drive method for display device
JP2003099000A (ja) 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
CN101702301B (zh) 显示装置及其驱动方法
JP2000235370A (ja) 有機エレクトロルミネッセンス素子駆動装置
KR20150059604A (ko) 유기발광다이오드 표시장치
KR100873072B1 (ko) 발광제어구동부 및 그를 이용한 유기전계발광표시장치
CN105405399B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US11663955B2 (en) Pixel circuit, drive method thereof, display substrate, and display device
US20050007361A1 (en) Current-driven active matrix display panel for improved pixel programming
JP3953383B2 (ja) 発光表示パネルの駆動装置および駆動方法
KR101065659B1 (ko) 전류원 회로, 신호선 구동회로 및 그 구동방법과, 발광장치
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
JP2005352063A (ja) 画像表示装置
JP2004138978A (ja) 表示パネル駆動装置
JP2003345307A (ja) 表示装置およびその駆動方法
JP7269439B2 (ja) 表示装置およびその駆動方法
JP2008197279A (ja) アクティブマトリクス型表示装置
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
KR20100073440A (ko) 제어 드라이버 및 이를 구비한 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

R150 Certificate of patent or registration of utility model

Ref document number: 5191075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term