JP3953383B2 - 発光表示パネルの駆動装置および駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、画素を構成する発光素子を例えばＴＦＴによってアクティブ駆動させる表示パネルの駆動装置に関し、特に前記発光素子に対して効果的に逆バイアス電圧を加えることができる表示パネルの駆動装置および駆動方法に関する。
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Thin Film Transistor）からなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する回路構成の一例を示している。図１において制御用ＴＦＴ１１のゲートＧは走査線（走査ラインＡ1 ）に接続され、ソースＳはデータ線（データラインＢ1 ）に接続されている。また、この制御用ＴＦＴ１１のドレインＤは、駆動用ＴＦＴ１２のゲートＧに接続されると共に、電荷保持用のキャパシタ１３の一方の端子に接続されている。
【０００５】
駆動用ＴＦＴ１２のドレインＤは前記キャパシタ１３の他方の端子に接続されると共に、パネル内に形成された共通陽極１６に接続されている。また駆動用ＴＦＴ１３のソースＳは、有機ＥＬ素子１４の陽極に接続され、この有機ＥＬ素子１４の陰極は、パネル内に形成された例えば基準電位点（アース）を構成する共通陰極１７に接続されている。
【０００６】
図２は、図１に示した各画素１０を担う回路構成を、表示パネル２０に配列した状態を模式的に示したものであり、各走査ラインＡ1 〜Ａn と、各データラインＢ1 〜Ｂm との交差位置の各々において、図１に示した回路構成の各画素１０がそれぞれ形成されている。そして、前記した構成においては、駆動用ＴＦＴ１２の各ドレインＤが図２に示された共通陽極１６にそれぞれ接続され、各ＥＬ素子１４の陰極が同じく図２に示された共通陰極１７にそれぞれ接続された構成とされている。そして、この回路において、発光制御を実行する場合においては、電圧源Ｅ１の正電源端子がスイッチ１８を介して、表示パネル２０に形成された共通陽極１６に接続され、また電圧源Ｅ１の負電源端子が共通陰極１７に接続される。
【０００７】
この状態において、図１における制御用ＴＦＴ１１のゲートＧに走査ラインを介してオン電圧が供給されると、ＴＦＴ１１はソースＳに供給されるデータラインからの電圧に対応した電流を、ソースＳからドレインＤに流す。したがって、ＴＦＴ１１のゲートＧがオン電圧の期間に、前記キャパシタ１３が充電され、その電圧がＴＦＴ１２のゲートＧに供給されて、ＴＦＴ１２にはそのゲート電圧とドレイン電圧に基づいた電流を、ソースＳからＥＬ素子１４を通じて共通陰極１７に流し、ＥＬ素子１４を発光させる。
【０００８】
またＴＦＴ１１のゲートＧがオフ電圧になると、ＴＦＴ１１はいわゆるカットオフとなり、ＴＦＴ１１のドレインＤは開放状態となるものの、駆動用ＴＦＴ１２はキャパシタ１３に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子１４の発光も維持される。なお、前記した駆動用ＴＦＴ１２には、ゲート入力容量が存在するので、前記したキャパシタ１３を格別に設けなくても、前記と同様な動作を行わせることが可能である。
【０００９】
【発明が解決しようとする課題】
ところで有機ＥＬ素子は、電気的には前記したとおりダイオード特性を有する発光エレメントと、これに並列に接続された静電容量（寄生容量）を有しており、このダイオード特性の順方向電流にほぼ比例した強度で発光することが知られている。また、前記したＥＬ素子においては、発光に関与しない逆方向の電圧（逆バイアス電圧）を逐次印加することで、クロストーク発光をより低減させることができると共に、ＥＬ素子の寿命を延ばすことができることが経験的に知られている。
【００１０】
そこで、例えば特開２００１−１１７５３４号公報には、前記した共通陽極１６と、共通陰極１７との間に逆バイアス電圧を印加することが示されている。すなわち、図２に示す電圧源Ｅ２は、前記した逆バイアス電圧を印加する時に利用されるものであり、逆バイアス電圧の印加時には、スイッチ１８は電圧源Ｅ２側に切り換えられる。これにより、共通陰極１７に対して電圧源Ｅ２の正電源端子が、また共通陽極１６に電圧源Ｅ２の負電源端子が接続される。したがって、図１に示すＥＬ素子１４には、駆動用ＴＦＴ１２のドレインＤとソースＳを介して逆バイアス電圧が印加されることになる。
【００１１】
図１および図２に示す従来における表示パネルの駆動装置によると、共通陽極１６と共通陰極１７との間に、駆動用ＴＦＴ１２を介してＥＬ素子１４が接続された構成とされているので、前記ＥＬ素子１４に対して逆バイアス電圧を印加する場合、全てのＥＬ素子を一時的に非点灯となる期間を設定しなければならない。このために、前記した特開２００１−１１７５３４号公報に開示された例においては、時分割階調表現法を利用した場合において、全ての走査ラインに走査信号を送出し終えたアドレス期間の終了時点から始まる第１サブフィールド（ＳF1）のＥＬ素子の点灯期間において、全てのＥＬ素子に対して同時に逆電圧を印加する期間（Ｔｂ）を設定するように制御される。
【００１２】
このように、階調表現を行うためのＥＬ素子の点灯時間および不点灯時間の設定とは別に、ＥＬ素子に対する逆電圧の印加のための不点灯時間を設定するために、ＥＬ素子の発光デューティ（Ｄｕｔｙ）比、すなわち点灯時間率を低下させることは避けられない。その結果、ＥＬ素子の実質的な発光輝度が低下するので、これをカバーするためにはＥＬ素子の発光時の駆動電流を上昇させる必要が発生し、電源回路の負荷が増大するという問題を抱えることになる。
【００１３】
また、前記したような逆電圧の印加作用によると、全ての画素に対応するＥＬ素子および電圧保持機能を果たすキャパシタを含む各回路に対して、同時に正電圧および逆バイアス電圧の切り換え動作がなされるので、その切り換え瞬時おいて負荷電流が極端に増大することは免れない。このために、同じく電源回路において瞬時に流れる大きな負荷電流への対策も必要となる。
【００１４】
しかも、前記した特開２００１−１１７５３４号公報に開示された例によると、逆バイアス電圧の印加時においては、駆動用ＴＦＴ１２のドレインＤとソースＳ間のインピーダンスを介して、ＥＬ素子１４に対して逆バイアス電圧を加えざるを得ないという問題が残される。この場合、駆動用ＴＦＴ１２はＥＬ素子の安定した駆動動作を保証するために定電流駆動がなされるように設定されており、したがって、ドレインＤとソースＳ間のインピーダンスは、高いインピーダンスを呈している。
【００１５】
そのために、たとえ共通陽極と共通陰極間に逆バイアス電圧が印加されても、高いインピーダンスを呈する駆動用ＴＦＴ１２の存在により、ＥＬ素子の寄生容量において正バイアス時に蓄積された電荷を即座に逃がすことができず、結果としてＥＬ素子に対して効果的に逆バイアス電圧を印加することができないという問題が残される。
【００１６】
この発明は、前記した技術的な問題点に着目してなされたものであり、点灯時間率を低下させることなく、ＥＬ素子に対して効果的に逆バイアス電圧を印加することができる発光表示パネルの駆動装置および駆動方法を提供することを主たる課題とするものである。またこの発明は、逆バイアス電圧の印加タイミングにおいて集中的に発生する負荷電流を時間的に分散させることができる駆動装置および駆動方法を提供することを課題とするものである。
【００１７】
【課題を解決するための手段】
前記した課題を解決するためになされたこの発明にかかる駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動装置であって、前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える点灯モードと、前記発光素子に対して点灯駆動用トランジスタを介して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ前記逆バイアス電圧印加モードを選択した場合においては、前記点灯駆動用トランジスタをバイパスして発光素子に対して逆バイアス電圧を印加する逆バイアス電圧印加手段が働くように構成され、前記走査線に対応して配列された複数の発光素子を共通接続する電極ラインを、前記走査線ごとに電気的に分離して形成し、前記各電極ラインに対して所定の電圧レベルを印加することで、前記逆バイアス電圧印加モードが選択されるように構成した点に特徴を有する。
【００１９】
一方、前記した課題を解決するためになされたこの発明にかかる駆動方法は、請求項６に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動方法であって、前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える発光素子の点灯ステップと、前記発光素子に対して点灯駆動用トランジスタを介して逆バイアス電圧を加える逆バイアス電圧印加ステップとが実行されると共に、前記逆バイアス電圧印加ステップが実行される場合においては、点灯駆動用トランジスタをバイパスして発光素子に対して逆バイアス電圧を印加する逆バイアス電圧印加手段が動作され、前記走査線に対応して配列された複数の発光素子を共通接続する電極ラインを、前記走査線ごとに電気的に分離して形成し、前記各電極ラインごとに時間的に重ならないようにして、逆バイアス電圧を印加する点に特徴を有する。
【００２０】
【発明の実施の形態】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。なお、以下の説明においては、前記した図１および図２において説明した各部に相当する部分を、同一符号で示すことにする。まず、図３はこの発明にかかる駆動装置における第１の実施の形態をブロック図によって示したものである。図３において、入力されたアナログ映像信号は、駆動制御回路２１およびアナログ／デジタル（Ａ／Ｄ）変換器２２に供給される。前記駆動制御回路２１はアナログ映像信号中における水平同期信号および垂直同期信号に基づいて、前記Ａ／Ｄ変換器２２に対するクロック信号、およびフレームメモリ２３に対する書き込みおよび読み出し信号を生成する。
【００２１】
前記Ａ／Ｄ変換器２２は、駆動制御回路２１から供給されるクロック信号に基づいて、入力されたアナログ映像信号をサンプリングし、これを１画素毎に対応した画素データに変換して、フレームメモリ２３に供給するように作用する。前記フレームメモリ２３は、駆動制御回路２１からの書き込み信号によって、Ａ／Ｄ変換器２２から供給される各画素データをフレームメモリ２３に順次書き込むように動作する。
【００２２】
かかる書き込み動作により表示パネルにおける一画面（ｍ行、ｎ列）分のデータの書き込みが終了すると、メモリ２３は駆動制御回路２１から供給される読み出し信号によって、第１行から第ｍ行へと１行分毎に読み出した駆動画素データを、順次データドライバ２４に供給するようになされる。
【００２３】
一方、これと同時に駆動制御回路２１より書込み用ゲートドライバ２５に対してタイミング信号が送出され、これに基づいてゲートドライバ２５は、後述するように各走査ラインに対して順次ゲートオン電圧を送出する。したがって、前記のようにしてメモリ２３から読み出された１行分毎の駆動画素データは、ゲートドライバ２５の走査によって、１行毎にアドレッシングされる。また、この実施の形態においては、前記駆動制御回路２１より消去用陰極ドライバ２６に対して制御信号が送出されるように構成されている。
【００２４】
前記消去用陰極ドライバ２６は、駆動制御回路２１から制御信号を受けて、後述するように各走査ライン毎に電気的に分離して配列された電極ライン（この実施の形態においては陰極ラインＣ1 〜Ｃn と称する）に対して、選択的に所定の電圧レベルを印加し、ＥＬ素子に対して順方向または逆バイアス電圧を供給するように動作する。
【００２５】
図４は、図３に示した表示パネル２０において、マトリクス状に配置された各画素１０のうちの１つの回路構成を示したものである。なお、この図４においては図１に基づいてすでに説明した各部に相当する部分を同一符号で示しており、その相当する部分の詳細な説明は割愛する。この図４に示した回路構成においては、点灯駆動用ＴＦＴ１２のソースＳとドレインＤとの間に、これをパイパスするようにしてダイオード１５が接続されている。すなわち、前記ダイオード１５は、その陽極（アノード）が前記したＥＬ素子１４の陽極に接続されており、ダイオード１５の陰極（カソード）は、共通陽極１６に接続されている。したがって、前記ダイオード１５は、ダイオード特性を有するＥＬ素子１４の順方向に対して、逆方向となるように駆動用ＴＦＴ１２のソースＳとドレインＤとの間に並列接続されている。
【００２６】
一方、図４に示した回路構成においては、ＥＬ素子１４の陰極（カソード）は、走査ラインＡ1 に対応して形成された共通の電極ライン（陰極ラインＣ1 ）に接続されており、後述するように図３に示す消去用陰極ドライバ２６によって、当該陰極ラインに所定の電圧レベル（ＥＬ素子に対する順方向電圧または逆バイアス電圧）が印加されるようになされる。すなわち、図５に示すように、走査ラインＡ1 〜Ａn に対応してそれぞれ陰極ラインＣ1 〜Ｃn が形成されており、前記したように各走査ラインＡ1 〜Ａm に対応して配置された各ＥＬ素子１４の陰極は、各陰極ラインＣ1 〜Ｃn にそれぞれ共通接続された構成になされている。
【００２７】
そして、図５に示すように各陰極ラインＣ1 〜Ｃn には、消去用陰極ドライバ２６によって、各陰極ラインに所定の電圧レベルが印加することができるように構成されている。すなわち、ここでは共通陽極１６に加わる電圧レベルを“Ｖa ”とした場合、各陰極ラインＣ1 〜Ｃn には、“Ｖh ”または“Ｖl ”が選択的に印加されるようになされる。前記“Ｖa ”に対する“Ｖl ”のレベル差、すなわちＶa −Ｖl は、ＥＬ素子１４において順方向電圧（例えば１０Ｖ程度）となるように設定されており、したがって、各陰極ラインＣ1 〜Ｃn に選択的に“Ｖl ”が設定された場合には各画素１０を構成するＥＬ素子１４は発光可能な状態となる。
【００２８】
また、前記“Ｖa ”に対する“Ｖh ”のレベル差、すなわちＶa −Ｖh は、ＥＬ素子１４において逆バイアス電圧（例えば−８Ｖ程度）となるように設定されており、したがって、各陰極ラインＣ1 〜Ｃn に選択的に“Ｖh ”が印加された場合には、各画素１０を構成するＥＬ素子１４は非発光（消去）状態になされ、この時、図４に示したダイオード１５は、前記逆バイアス電圧によって導通状態になされる。
【００２９】
前記各陰極ラインＣ1 〜Ｃn に対する“Ｖh ”または“Ｖl ”の印加動作は、図５に示すように消去用陰極ドライバ２６に配置されたシフトレジスタ２７によって制御される。すなわち、シフトレジスタ２７には図３に示した駆動制御回路２１からシフトタイミング信号が供給されると共に、後述するように１サブフィールド分のデータ信号が供給される。シフトレジスタ２７は、シフトタイミング信号によって前記データ信号を順にシフトアップして記憶させる。この時の各レジスタに記憶されたデータ信号によってＦＥＴ（Field Effect Transistor ）またはＴＦＴ２８ａ，２８ｂが択一的にオン状態になされ、前記各陰極ラインＣ1 〜Ｃn に対して“Ｖh ”または“Ｖl ”のいずれかの電圧レベルが印加される。
【００３０】
一方、この実施の形態においては図３に示す駆動制御回路２１は、入力映像信号における単位フレーム期間を、複数のサブフィールドに分割し、各サブフィールド内においてＥＬ素子１４を点灯制御すべき駆動信号を、それぞれ前記したデータドライバ２４、書込み用ゲートドライバ２５、および消去用ゲートドライバ２６の各々に供給するように構成されている。この単位フレーム期間を複数のサブフィルードに分割する操作は、階調表現（重み付き時間階調）を行うためになされるものである。すなわち、各サブフィールドにおける輝度の相対比、すなわちＥＬ素子の発光時間比が、図６に便宜的に示すように各サブフィールド毎に、１，１／２，１／４，１／８となるように設定されている。そして、これらのサブフィールドを選択して組み合わせることにより、多階調表現を実現することができる。
【００３１】
なお、図６に示す例においては図示の便宜上、単位フレーム期間を第１から第４のサブフィールド（第１ＳＦ〜第４ＳＦ）に分割した例を示しているが、このサブフィールドへの分割数が大きいほど多階調の表現を実現することができる。ただし、サブフィールドへの分割数を増やすほど、駆動周波数を大きくしなければならない。そこで、実用上においては単位フレーム期間を例えば８つのサブフィールドに分割し、これにより２５６階調を実現させることが提案されている。
【００３２】
図３に示す駆動制御回路２１は、設定された輝度階調に基づいて各サブフィールド毎に各画素の発光期間を制御するように動作する。すなわち、駆動制御回路２１からは、１サブフィールド毎のタイミングにしたがって書込み用ゲートドライバ２５における図示せぬシフトレジスタに対してアドレッシング（書込み）信号が供給される。また、これに同期して駆動制御回路２１からは、データドライバ２４に対して１サブフィールド分の発光駆動データが、各走査ラインの走査に対応して順次供給される。さらに駆動制御回路２１から消去用陰極ドライバ２６に対して、設定された輝度階調に基づくサブフィールド毎に定められた発光パターンにしたがうデータが供給される。それ故、各陰極ラインＣ1 〜Ｃn に対してはサブフィールド毎に定められた前記電圧レベル（“Ｖl ”または“Ｖh ”のいずれか）が供給されることになる。
【００３３】
前記したサブフィールド毎の発光駆動動作は、第１行目（第１走査ラインＡ1 ）から第ｎ行（第ｎ走査ラインＡn ）に向かって順に実行されるいわゆる線順次表示方式が採用される。図７はこの様子を模式的に示したものであり、図６に示した重み付き時間階調パターンと同様な発光駆動動作を実現させる例を示している。図７における（Ａ）〜（Ｃ）は、例えば、第１走査ラインＡ1 〜第３走査ラインＡ3 についての書き込み信号と、消去信号の発生タイミングの例を示したものである。図７に示すように第１走査ラインから第ｎ走査ラインに向かって順に書込み信号が供給されてアドレス期間となり、そのアドレス期間の開始は、第１走査ラインから第ｎ走査ラインに向かって所定時間ずつ遅れる。
【００３４】
ここで、図７に例示された第１サブフィールド（第１ＳＦ）においては、各陰極ラインＣ1 〜Ｃn には、それぞれ“Ｖl ”の電圧レベルが印加されて各画素１０を構成するＥＬ素子１４は発光可能な状態になされる。また図７に例示された第２サブフィールド（第２ＳＦ）においては、その発光時間比を１／２とする消去タイミングにおいて、各陰極ラインＣ1 〜Ｃn における電圧レベルが、“Ｖl ”から“Ｖh ”に切り換えられる。この時の消去動作への切り換えタイミングは、各陰極ラインＣ1 〜Ｃn に向かって所定時間ずつ遅れる。
【００３５】
このような切り換え動作は図７に示す例においては、第３サブフィールド（第３ＳＦ）、および第４サブフィールド（第４ＳＦ）においても実行される。しかも、その切り換えタイミングは、陰極ラインＣ1 〜Ｃn に向かって同様に所定時間ずつ遅れる。このようにして、表示パネル２０においては重み付き時間階調制御を受けた映像信号が再生される。
【００３６】
前記した第１の実施の形態は、時分割階調表現手段における同時消去法（ＳＥＳ＝Simultaneous-Erasing-Scan ）を採用したものであり、階調表現を行うために画素を構成するＥＬ素子に順方向電圧（Ｖa −Ｖl ）を加える点灯モードと、ＥＬ素子に対して逆バイアス電圧（Ｖa −Ｖh ）を加える逆バイアス電圧印加モード（消去動作）とが選択される。そして、逆バイアス電圧印加モードにおいては、点灯駆動用トランジスタをバイパスしてＥＬ素子に対して逆バイアス電圧を印加する逆バイアス電圧印加手段、すなわち逆バイアス電圧により導通状態となるダイオード１５が具備されているので、ＥＬ素子に対して効果的に逆バイアスを加えることができる。
【００３７】
この場合、走査ラインに対応して配列されたＥＬ素子の陰極側を共通接続する陰極ラインを、前記走査ラインごとに電気的に分離して配列した構成とし、前記したような時間階調制御を併用することで、時間階調制御による消去動作と同時に、ＥＬ素子に対して逆バイアス電圧を印加することができる。これにより、ＥＬ素子の発光デューティ比、すなわち点灯時間率を犠牲にすることなく、ＥＬ素子に対して逆バイアス電圧を印加することができる。さらに、前記した第１の実施の形態によると、消去動作は線順次方式により実行されるので、ＥＬ素子および電圧保持機能を果たすキャパシタ等に対する逆バイアス電圧の印加に基づいて発生する瞬時のピーク電流を分散させることができる。
【００３８】
以上説明した第１の実施の形態においては、重み付き時間階調制御を併用した例に基づいて説明したが、この発明にかかる発光表示パネルの駆動装置は、階調制御として例えばアナログ制御方式を採用した駆動装置にも利用することができる。図８はその例を示す第２の実施の形態について説明するものであり、すでに説明した図５と同様な構成で示している。図８に示す第２の実施の形態においては、各走査ラインＡ1 〜Ａn は第１ゲートドライバ２５によって各ライン毎にアドレッシングされるように構成されている。すなわち、この第１ゲートドライバ２５は、図５に示した書込み用ゲートドライバ２５と、同一の機能を果たすように作用する。
【００３９】
そして、図８に示す実施の形態においては、各走査ラインＡ1 〜Ａn に対して順次アドレッシングする際に、データドライバ２４より各データラインＢ1 〜Ｂm に対して、各ＥＬ素子の発光輝度に対応したアナログ出力が供給されるようになされる。これにより、各画素１０を構成するキャパシタ１３には、各ＥＬ素子の発光輝度に対応した電圧がそれぞれ充電され、この充電電荷に基づいて各ＥＬ素子の発光輝度が制御される。また、前記した各走査ラインＡ1 〜Ａn に対して順次アドレッシングするのに同期して、第２ゲートドライバ２６においては、各陰極ラインＣ1 〜Ｃn に対して選択的に逆バイアス電圧を供給するようになされる。
【００４０】
図９は、図８に示す実施の形態において逆バイアス電圧を供給する制御形態の一例を示したものである。この例においては第１〜第４の単位フレーム（第１Ｆ〜第４Ｆ）に別けてアドレッシング動作が行われる場合を示している。そして、図９における（Ａ）〜（Ｃ）は、例えば第１走査ラインＡ1 〜第３走査ラインＡ3 について、第１ゲートドライバ２５の走査による書き込み信号の発生タイミング（図９ではゲート１と標記）と、これに同期した第２ゲートドライバ２６による逆バイアス電圧の供給タイミング（図９ではゲート２と標記）の関係を示している。すなわち、図９に示すように線順次表示方式により第１走査ラインから第ｎ走査ラインに向かって順に書込み信号が供給されてアドレス期間となり、そのアドレス期間の開始は、第１走査ラインから第ｎ走査ラインに向かって所定時間ずつ遅れる。
【００４１】
また、この実施の形態においては、第２ゲートドライバ２６においては第１ゲートドライバ２５の走査によるアドレッシングのタイミングに同期して、電圧“Ｖh ”を出力するように制御される。したがって、図８に示す実施の形態においては、アドレス時間に対応して、ＥＬ素子に対して常に逆バイアス電圧が印加される。なお、図８に示す実施の形態においては、第２ゲートドライバ２６におけるシフトレジスタ２７に対して供給するデータを変更することにより、各陰極ラインＣ1 〜Ｃn を介し、１フレーム期間におけるアドレッシングのタイミングにおいて、例えば１度だけＥＬ素子に対して逆バイアス電圧を印加するような制御形態を選択することができる。あるいは任意のアドレッシングのタイミングにおいて、ＥＬ素子に対して逆バイアス電圧を印加するような制御形態も選択することができる。したがって、前記した手段を採用した場合においては、ＥＬ素子に対する逆バイアス電圧を印加する頻度を調整することができ、逆バイアス電圧を印加することによる充放電に伴う損失を低減させることにも寄与できる。
【００４２】
以上説明した第２の実施の形態においても、点灯時間率を犠牲にすることなく、ＥＬ素子に対して逆バイアス電圧を印加することができる。そして、ＥＬ素子に対して逆バイアス電圧を印加した場合には、逆バイアス電圧により導通状態となるダイオードが具備されているので、ＥＬ素子に対して効果的に逆バイアス電圧を加えることができる。また、走査ラインに対応した各陰極ラインＣ1 〜Ｃn を介して、線順次方式により逆バイアス電圧を印加するようになされるので、ＥＬ素子および電圧保持機能を果たすキャパシタ等に対する逆バイアス電圧の印加に基づいて発生する瞬時のピーク電流を分散させることができる。
【００４３】
次に図１０は、第３の実施の形態を示したものであり、図８に示した第１ゲートドライバ２５を省略した例を示している。この第３の実施の形態においては、第１ゲートドライバを省略したことにより、制御用ＴＦＴのゲートは各陰極ラインＣ1 〜Ｃn にそれぞれ接続されている。この構成によると、各陰極ラインＣ1 〜Ｃn に電圧“Ｖh ”を供給することにより、制御用ＴＦＴをオン動作させることができ、アドレス動作と同時に逆バイアス電圧の印加を達成することができる。したがって、この図１０に示す第３の実施の形態における逆バイアスの印加タイミングは、すでに説明した図９に示す制御形態が採られる。
【００４４】
この図１０に示した第３の実施の形態においても、前記した各実施の形態と同様に、点灯時間率を犠牲にすることなく、ＥＬ素子に対して逆バイアス電圧を印加することができる。この時、ダイオード１５を介してＥＬ素子１４に対して効果的に逆バイアス電圧を加えることができる。また、走査ラインに対応した各陰極ラインＣ1 〜Ｃn を介して、線順次方式により逆バイアス電圧を印加するようになされるので、逆バイアス電圧の印加に基づいて発生する瞬時のピーク電流を分散させることができる。
【００４５】
なお、以上説明した各実施の形態においては、いずれも走査ラインに対応して配列された各発光素子の陰極側が共通接続される陰極ラインＣ1 〜Ｃn が備えられ、各陰極ラインに供給する電圧と共通陽極１６との間の電位差により、各ＥＬ素子に対して順方向電圧または逆バイアス電圧を印加するようになされている。これに対して、走査ラインに対応して配列された各発光素子の陽極側が共通接続される陽極ラインを形成し、同様にして各ＥＬ素子に対して順方向電圧または逆バイアス電圧を印加するように構成することもできる。
【００４６】
図１１および図１２はその例を示したものであり、それぞれ前記した図３および図４に示した各部に相当する部分を同一符号で示している。この第４の実施の形態における各画素１０は、図１２に示すようにＥＬ素子１４の陰極が共通陰極１７に接続されている。一方、ＥＬ素子１４の陽極は駆動用ＴＦＴ１２のドレインＤおよびソースＳを介して、各走査ライン毎に電気的に分離して配列された電極ライン（この実施の形態においては陽極ラインＤ1 〜Ｄn と称する）に接続されている。
【００４７】
図１１および図１２に示すように、前記陽極ラインＤ1 〜Ｄn は走査ラインＡ1 〜Ａn に対応して配列された各発光素子の陽極側を共通接続するものであり、各陽極ラインＤ1 〜Ｄn は消去用陽極ドライバ３０によって、その電位レベルが制御されるようになされる。前記消去用陽極ドライバ３０は、一例として図５に示した消去用陰極ドライバ２６と同様にシフトレジスタ２７と、スイッチング用のＦＥＴまたはＴＦＴ２８ａ，２８ｂとを備えた構成になされている。
【００４８】
そして、図１２に示す共通陰極１７の電位レベルを、例えば基準電位（アース＝０Ｖ）とした場合、スイッチング用のＦＥＴを介して陽極ラインＤ1 に＋１０Ｖ程度の正電位を加えた場合には、ＥＬ素子１４に対して発光可能な順方向電圧を供給することができる。また、スイッチング用のＦＥＴを介して陽極ラインＤ1 に−８Ｖ程度の負電位を加えた場合には、ＥＬ素子１４に対して逆バイアス電圧を加えることができる。
【００４９】
斯くして、図１１および図１２に示す第４の実施の形態においても、各陽極ラインＤ1 〜Ｄn を介して逆バイアス電圧を加えることができ、この場合においても前記した各実施の形態と同様にダイオード１５を介してＥＬ素子１４に対して効果的に逆バイアス電圧を加えることができる。また、走査ラインに対応した各陽極ラインＤ1 〜Ｄn を介して、線順次方式により逆バイアス電圧を印加するようになされるので、逆バイアス電圧の印加に基づいて発生する瞬時のピーク電流を分散させることができる。
【００５０】
以上説明した各実施の形態においては、いずれも点灯駆動用トランジスタ１２に対して並列接続されて、逆バイアス電圧により導通状態となるダイオード１５を用いた例を示しているが、ダイオード１５に代えて点灯駆動用トランジスタ１２のドレイン・ソース間に、スイッチング用のＴＦＴを挿入するようにしてもよい。図１３はその例を示したものであり、図４に示した１つの画素１０に対応する回路構成において、ダイオード１５に代えて、ＴＦＴ１９が接続されている。そして、このＴＦＴ１９のゲートには逆バイアス印加期間において、ＴＦＴ１９がオン動作される信号が供給されるように制御される。
【００５１】
図１４もダイオード１５に代えて、ＴＦＴ１９を利用した他の例を示すものであり、これはすでに説明した図１２に示した１つの画素１０に対応する回路構成に適用したものである。そして、このＴＦＴ１９のゲートには同様に逆バイアス印加期間において、ＴＦＴ１９がオン動作される信号が供給されるように制御される。
【００５２】
以上説明した各実施の形態においては、いずれも１画素を制御用ＴＦＴ１１と駆動用ＴＦＴ１２との組み合わせ（２トランジスタ）により構成した例を挙げているが、次に説明する回路構成は前記２トランジスタによる構成を基本として、さらに他の制御用トランジスタを具備した例を示すものである。すなわち、図１５に示す例はキャパシタ１３に保持された電荷を所定のタイミングで消去用ＴＦＴにより放電させる手段を採用したものであり、消去用ＴＦＴを用いた回路例に、この発明を適用した場合の第５の実施の形態を示したものである。
【００５３】
この図１５には、表示パネルにおける１つの画素１０に対応する回路構成が示されている。図１５に示すように電圧ラインＶa とＶb との間に、駆動用ＴＦＴ１２とＥＬ素子１４が直列状態に接続されている。そして、駆動用ＴＦＴ１２に対して並列接続されて、逆バイアス電圧により導通状態となるダイオード１５が配置されている。この駆動用ＴＦＴ１２は電荷保持用のコンデンサ１３の端子電圧がゲートに印加されることにより、ＥＬ素子１４に定電流を流し、ＥＬ素子１４を発光状態にすることができる。
【００５４】
一方、制御用ＴＦＴ１１のゲートは走査線（走査ラインＡ1 ）に接続され、ソースは書き込み用電流源Ｉd を備えたデータ線（データラインＢ1 ）に接続されている。この構成によりアドレス期間において、ＴＦＴ３２を介して前記コンデンサ１３に対して電流源Ｉd による電流値に対応した電荷を蓄積するように作用する。なお、前記ＴＦＴ３２は前記駆動用ＴＦＴ１２と共に、いわゆるカレントミラー回路を構成している。また、消去用ＴＦＴ３３が備えられており、この消去用ＴＦＴ３３のゲートには消去ラインＥ1 を介した制御電圧が印加されるように構成されている。
【００５５】
前記した図１５の回路構成において、アドレス期間においてはＴＦＴ１１およびＴＦＴ３２を介して、コンデンサ１３に対して書き込み動作がなされる。これに基づいて駆動用ＴＦＴ１２はコンデンサ１３の端子電圧に対応した電流をＥＬ素子１４に流し、単位フレーム期間においてＥＬ素子１４は発光を持続することができる。この場合、前記単位フレーム期間における所定のタイミングにおいて、消去ラインＥ1 に消去信号が供給されるようになされる。これにより、コンデンサ１３に蓄積された電荷は各ＴＦＴ３２，３３を介して放電されるため、ＥＬ素子１４の発光はそのタイミングにおいて停止される。
【００５６】
図１５に示す回路構成においても、電圧ラインＶa を固定電圧とし、また電圧ラインＶb を例えば図５に示したように、走査ラインＡ1 〜Ａn に対応して形成された陰極ラインＣ1 〜Ｃn により得るように構成することができる。このような構成とした場合には、陰極ラインＣ1 〜Ｃn に供給する電圧レベルを“Ｖh ”または“Ｖl ”とすることで、図５に基づいて説明した作用と同様に、ＥＬ素子１４に対して逆バイアス電圧または順方向電圧を加えることができる。
【００５７】
また、図１５における電圧ラインＶa の電圧レベルを変化させることでも、ＥＬ素子１４に対して逆バイアス電圧または順方向電圧を加えることができる。この場合においては、電圧ラインＶa の電圧レベルが変化するために、電流源Ｉd に対して電流の回り込みが現象が発生する。これを避けるためには、その電流経路を構成するＴＦＴ１１またはＴＦＴ３２がオフされるように制御することが望ましい。
【００５８】
この図１５に示した回路構成による第５の実施の形態においても、ダイオード１５を介してＥＬ素子１４に対して効果的に逆バイアス電圧を加えることができる。また、走査ラインに対応した各陰極ラインＣ1 〜Ｃn を介して、線順次方式により逆バイアス電圧を印加するようになされるので、逆バイアス電圧の印加に基づいて発生する瞬時のピーク電流を分散させることができる。
【００５９】
次に示す図１６は、同じく２トランジスタにより構成される１画素の構成を基本として、さらに他の制御用トランジスタを具備した第６の実施の形態を示したものであり、この図１６に示す回路構成は、電流書き込み回路と称している。すなわち、電圧ラインＶa とＶb との間には、スイッチング用ＴＦＴ３５、駆動用ＴＦＴ１２およびＥＬ素子１４が直列状態に接続されている。
【００６０】
そして、スイッチング用ＴＦＴ３５および駆動用ＴＦＴ１２の直列回路に対して並列接続されて、逆バイアス電圧により導通状態となるダイオード１５が配置されている。前記駆動用ＴＦＴ１２は電荷保持用のコンデンサ１３の端子電圧（ゲート電圧）に基づいてＥＬ素子１４に定電流を流すことができ、これによりＥＬ素子１４を発光状態にすることができる。
【００６１】
一方、制御用の第１ＴＦＴ１１ａおよび第２ＴＦＴ１１ｂのゲートは、走査線（走査ラインＡ1 ）に接続されており、書き込み用電流源Ｉd を備えたデータ線（データラインＢ1 ）からの電流は、第２ＴＦＴ１１ｂを介してコンデンサ１３を充電するように構成されている。この構成によりアドレス期間においては、走査ラインＡ1 における制御電圧により、スイッチング用ＴＦＴ３５はオフ状態となり、制御用の第１ＴＦＴ１１ａおよび第２ＴＦＴ１１ｂは、共にオン状態となる。したがって、コンデンサ１３には前記書き込み用電流源Ｉd からの電流に対応した電荷が蓄積される。
【００６２】
前記したアドレス期間の終了と同時に、制御用の第１ＴＦＴ１１ａおよび第２ＴＦＴ１１ｂは、共にオフ状態となり、スイッチング用ＴＦＴ３５がオン状態となることで、前記電圧ラインＶa とＶb との間にスイッチング用ＴＦＴ３５、駆動用ＴＦＴ１２およびＥＬ素子１４が直列状態に接続される。そして、駆動用ＴＦＴ１２はコンデンサ１３に蓄積された電荷量（すなわち、前記Ｉd による書き込み電流値）に対応してＥＬ素子１４を発光させるように作用する。
【００６３】
図１６に示す回路構成においても、電圧ラインＶa を固定電圧とし、また電圧ラインＶb を例えば図５に示したように、走査ラインＡ1 〜Ａn に対応して形成された陰極ラインＣ1 〜Ｃn により得るように構成することができる。このような構成とした場合には、陰極ラインＣ1 〜Ｃn に供給する電圧レベルを“Ｖh ”または“Ｖl ”とすることで、図５に基づいて説明した作用と同様に、ＥＬ素子１４に対して逆バイアス電圧または順方向電圧を加えることができる。
【００６４】
また、図１６における電圧ラインＶa の電圧レベルを変化させることでも、ＥＬ素子１４に対して逆バイアス電圧または順方向電圧を加えることができる。この場合においては、ＴＦＴ１１ｂまたはＴＦＴ３５のいずれかがオフ状態であれば、電圧ラインＶa の変動により書き込み用電流源Ｉd に干渉を与えるのを避けることができる。
【００６５】
この図１６に示した回路構成による第６の実施の形態においても、ダイオード１５を介してＥＬ素子１４に対して効果的に逆バイアス電圧を加えることができる。また、走査ラインに対応した各陰極ラインＣ1 〜Ｃn を介して、線順次方式により逆バイアス電圧を印加することができるので、逆バイアス電圧の印加に基づいて発生する瞬時のピーク電流を分散させることができる。
【００６６】
なお、前記した図１５および図１６に示す回路構成においても、図１３および図１４に基づいて説明したようにダイオード１５に代えてスイッチング用のＴＦＴ１９を用いるようにしてもよい。このようにスイッチング用のＴＦＴを用いた場合には、逆バイアス電圧の印加期間において、ＴＦＴがオン動作される信号が供給されるように制御される。
【図面の簡単な説明】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示した結線図である。
【図２】図１に示した各画素の回路構成を、表示パネルに配列した状態を模式的に示した平面図である。
【図３】この発明にかかる駆動装置における第１の実施の形態を示したブロック図である。
【図４】図３に示した表示パネルに形成された各画素のうちの１つの回路構成を示した結線図である。
【図５】各画素を発光駆動させる場合の具体的な構成を示した結線図である。
【図６】単位フレーム期間を複数のサブフィールドに分割して階調制御を行う例を示したタイミング図である。
【図７】図６に示す階調表現を行う場合に採用される線順次表示方式の動作を説明するタイミング図である。
【図８】階調制御としてアナログ制御方式を採用した第２の実施の形態を示した結線図である。
【図９】図８に示す実施の形態において逆バイアス電圧を供給する制御形態の一例を示したタイミング図である。
【図１０】図８における第１ゲートドライバを省略した第３の実施の形態を示した結線図である。
【図１１】この発明にかかる駆動装置における第４の実施の形態を示したブロック図である。
【図１２】図１１に示した表示パネルに形成された各画素のうちの１つの回路構成を示した結線図である。
【図１３】図４に示す画素構成例における変形例を示した結線図である。
【図１４】図１２に示す画素構成例における変形例を示した結線図である。
【図１５】この発明を適用した他の画素構成例を示した結線図である。
【図１６】この発明を適用したさらに他の画素構成例を示した結線図である。
【符号の説明】
１０ 画素
１１ 制御用ＴＦＴ
１２ 駆動用ＴＦＴ
１３ キャパシタ
１４ 発光素子（有機ＥＬ素子）
１５ ダイオード
１６ 共通陽極
１７ 共通陰極
１９ スイッチング用ＴＦＴ
２０ 表示パネル
２４ データドライバ
２５ ゲートドライバ
２６ 消去用陰極ドライバ
３０ 消去用陽極ドライバ
Ａ1 〜Ａn 走査ライン（走査線）
Ｂ1 〜Ｂm データライン（データ線）
Ｃ1 〜Ｃn 陰極ライン（電極ライン）
Ｄ1 〜Ｄn 陽極ライン（電極ライン）

Claims (8)

1. 複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動装置であって、
   前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える点灯モードと、前記発光素子に対して点灯駆動用トランジスタを介して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ前記逆バイアス電圧印加モードを選択した場合においては、前記点灯駆動用トランジスタをバイパスして発光素子に対して逆バイアス電圧を印加する逆バイアス電圧印加手段が働くように構成され、
   前記走査線に対応して配列された複数の発光素子を共通接続する電極ラインを、前記走査線ごとに電気的に分離して形成し、前記各電極ラインに対して所定の電圧レベルを印加することで、前記逆バイアス電圧印加モードが選択されるように構成したことを特徴とする発光表示パネルの駆動装置。
2. 前記逆バイアス電圧印加手段は、前記点灯駆動用トランジスタに対して並列接続されて、逆バイアス電圧により導通状態となるダイオードまたはＴＦＴを含むことを特徴とする請求項１に記載の発光表示パネルの駆動装置。
3. 前記電極ラインが、前記走査線に対応して配列された各発光素子の陰極側を共通接続する陰極ラインであることを特徴とする請求項１または請求項２に記載の発光表示パネルの駆動装置。
4. 前記電極ラインが、前記走査線に対応して配列された各発光素子の陽極側を共通接続する陽極ラインであることを特徴とする請求項１または請求項２に記載の発光表示パネルの駆動装置。
5. 前記発光素子は、有機化合物を発光層に用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項４のいずれかに記載の発光表示パネルの駆動装置。
6. 複数のデータ線および複数の走査線の交差位置に配され、少なくともそれぞれに点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動方法であって、
   前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える発光素子の点灯ステップと、前記発光素子に対して点灯駆動用トランジスタを介して逆バイアス電圧を加える逆バイアス電圧印加ステップとが実行されると共に、前記逆バイアス電圧印加ステップが実行される場合においては、点灯駆動用トランジスタをバイパスして発光素子に対して逆バイアス電圧を印加する逆バイアス電圧印加手段が動作され、
   前記走査線に対応して配列された複数の発光素子を共通接続する電極ラインを、前記走査線ごとに電気的に分離して形成し、前記各電極ラインごとに時間的に重ならないようにして、逆バイアス電圧を印加することを特徴とする発光表示パネルの駆動方法。
7. 単位フレーム期間を複数のサブフィールドに分割し、各サブフィールドごとに定められた発光素子の発光時間比に基づいて、多階調表現を実行するようになされ、且つ前記サブフィールド期間中における発光素子の非発光時間内において、前記電極ラインに逆バイアス電圧を印加することを特徴とする請求項６に記載の発光表示パネルの駆動方法。
8. 走査線ごとになされるアドレス期間中において、前記電極ラインに逆バイアス電圧を印加することを特徴とする請求項６に記載の発光表示パネルの駆動方法。

Images