KR100670139B1 - 발광 표시 장치 및 발광 표시 패널 - Google Patents

발광 표시 장치 및 발광 표시 패널 Download PDF

Info

Publication number
KR100670139B1
KR100670139B1 KR1020040061735A KR20040061735A KR100670139B1 KR 100670139 B1 KR100670139 B1 KR 100670139B1 KR 1020040061735 A KR1020040061735 A KR 1020040061735A KR 20040061735 A KR20040061735 A KR 20040061735A KR 100670139 B1 KR100670139 B1 KR 100670139B1
Authority
KR
South Korea
Prior art keywords
pixel
transistors
electrode
transistor
light emitting
Prior art date
Application number
KR1020040061735A
Other languages
English (en)
Other versions
KR20060012987A (ko
Inventor
곽원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040061735A priority Critical patent/KR100670139B1/ko
Publication of KR20060012987A publication Critical patent/KR20060012987A/ko
Application granted granted Critical
Publication of KR100670139B1 publication Critical patent/KR100670139B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

본 발명은, 하나의 화소구동부에 복수의 발광소자를 공통으로 연결함으로써 배선 및 소자의 수를 감소시켜 개구율과 수율을 증가시키고 설계 시 패널공간의 활용이 용이한 발광 표시 장치를 제공한다.
본 발명에 따른 제1 및 제2 화소는 선택신호가 인가되는 동안 데이터 신호가 입력되고, 데이터신호에 대응하는 전류를 출력전극으로 출력하는 화소구동부를 각각 포함한다. 또한 제1 및 제2 화소는 제1 전극 및 제2 전극을 포함하고 선택적으로 턴온되어 전류를 전달하는 제1 및 제2 트랜지스터를 각각 포함하며, 제1 및 제2 트랜지스터의 제2 전극에 연결되며 제1 및 제2 트랜지스터로부터 각각 전달되는 전류에 대응하여 발광하는 제1 및 제2 발광소자를 각각 포함한다. 여기서 제1 화소의 제1 및 제2 트랜지스터 중 적어도 하나는 제2 화소의 화소구동부에서 출력되는 전류를 전달하고, 제1 및 제2 트랜지스터 중 제2 화소의 화소구동부에서 출력되는 전류를 전달하는 트랜지스터의 제1 전극은 길게 연장되어 제2 화소의 화소구동부의 출력전극과 연결된다.
유기EL, 발광표시장치, 화소, OLED

Description

발광 표시 장치 및 발광 표시 패널{Light emitting display and light emitting panel}
도 1은 종래의 발광 표시 패널의 화소 회로를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 평면도이다.
도 3은 본 발명의 실시예에 따른 하나의 화소회로의 등가회로도이다.
도 4는 본 발명의 실시예에 따른 유기EL 표시장치의 신호 타이밍도이다.
도 5는 도 3에 도시된 화소(110a, 110b, 110c)의 배치구조의 일 예를 보여주는 배치평면도이다.
도 6은 화소(110a)의 화소구동부(111a)의 배치구조를 보다 상세하게 보여주는 도면이다.
도 7은 도 6에서 Ⅰ-Ⅰ' 부분의 단면도이다.
도 8은 도 5의 트랜지스터(M21a, M22a, M21b, M22b, M21c, M22c) 및 연결전극(568a, 569a, 568b, 569b, 568c, 569c)의 배치구조를 보다 상세하게 보여주는 배치평면도이다.
도 9는 도 8의 Ⅱ-Ⅱ' 부분의 단면도이다.
본 발명은 발광 표시 장치에 관한 것으로, 특히 유기 물질의 전계 발광(이하, "유기EL"이라 함)을 이용한 유기EL 표시장치에 관한 것이다.
일반적으로 발광 표시 장치는 유기 물질의 전계발광을 이용한 유기EL(Organic Electro Luminescence) 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현한다.
이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emission Diode; OLED)로도 불리며, 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트 랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
이하에서, 일반적인 능동 구동 유기EL 표시장치의 화소회로에 대하여 설명한다.
도 1은 화소 회로로서 N×M개의 화소 중 하나, 즉 첫 번째 행과 첫 번째 열에 위치하는 화소를 등가적으로 도시한 것이다.
도 1에 나타낸 바와 같이, 하나의 화소(10)는 세 개의 부화소(10r, 10g, 10b)로 형성되어 있으며, 부화소(10r, 10g, 10b)에는 각각 적색(R), 녹색(G) 및 청색(B)의 빛을 발광하는 유기EL 소자(OLEDr, OLEDg, OLEDb)가 형성되어 있다. 그리고 부화소가 스트라이프 형태로 배열된 구조에서는, 부화소(10r, 10g, 10b)는 각각 별개의 데이터선(D1r, D1g, D1b)과 공통의 주사선(S1)에 연결되어 있다.
적색의 부화소(10r)는 유기EL 소자(OLEDr)를 구동하기 위한 2개의 트랜지스터(M1r, M2r)와 커패시터(C1r)를 포함한다. 마찬가지로 녹색의 부화소(10g)는 2개의 트랜지스터(M1g, M2g)와 커패시터(C1g)를 포함하며, 청색의 부화소(10b)도 2개의 트랜지스터(M1b, M2b)와 커패시터(C1b)를 포함한다. 이들 부화소(10r, 10g, 10b)의 동작은 모두 동일하므로, 아래에서는 하나의 부화소(10r)를 예로 들어 설명한다.
전원 전압(VDD)과 유기EL 소자(OLEDr)의 애노드 사이에 구동 트랜지스터(M1r)가 연결되어 발광을 위한 전류를 유기EL 소자(OLEDr)에 전달하며, 유기EL 소자(OELDr)의 캐소드는 전원 전압(VDD)보다 낮은 전압(Vss)에 연결되어 있다. 구동 트랜지스터(M1r)의 전류량은 스위칭 트랜지스터(M2r)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 커패시터(C1r)가 트랜지스터(M1r)의 소스와 게이트 사이에 연결되어 인가된 전압을 일정 기간 유지한다. 트랜지스터(M2r)의 게이트에는 온/오프 형태의 선택 신호를 전달하는 주사선(S1)이 연결되어 있으며, 소스 측에는 적색 부화소(10r)에 해당하는 데이터 전압을 전달하는 데이터선(D1r)이 연결되어 있다.
동작을 살펴보면, 스위칭 트랜지스터(M2r)가 게이트에 인가되는 선택 신호에 응답하여 턴온되면, 데이터선(D1r)으로부터의 데이터 전압(VDATA)이 트랜지스터(M1r)의 게이트에 인가된다. 그러면 커패시터(C1r)에 의해 게이트와 소스 사이에 충전된 전압(VGS)에 대응하여 트랜지스터(M1r)에 전류(IOLED)가 흐르고, 이 전류(IOLED )에 대응하여 유기EL 소자(OLEDr)가 발광한다. 이때, 유기EL 소자(OLEDr)에 흐르는 전류(IOLED)는 수학식 1과 같다.
Figure 112004035106867-pat00001
도 1에 도시한 화소 회로에서는 데이터 전압에 대응하는 전류가 유기EL 소자(OLEDr)에 공급되고, 공급된 전류에 대응하는 휘도로 유기EL 소자(OLEDr)가 발광하게 된다. 이때, 인가되는 데이터 전압은 소정의 명암 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.
앞서 설명한 바와 같이, 유기EL 표시 장치는 하나의 화소(10)가 세 개의 부화소(10r, 10g, 10b)로 이루어지고, 부화소별로 유기EL 소자를 구동하기 위한 구동 트랜지스터, 스위칭 트랜지스터 및 커패시터가 형성된다. 또한, 부화소별로 데이터 신호를 전달하기 위한 데이터선 및 전원 전압(VDD)을 전달하기 위한 전원선이 형성된다. 이와 같이 화소를 구동하기 위하여 많은 배선들이 필요하게 되어, 화소 영역 내에 이들 모두를 배치하는데 어려움이 있으며 화소 영역에서 발광하는 영역에 해당하는 개구율도 감소될 수 있다는 문제점이 있다. 따라서, 화소를 구동하기 위한 배선들의 수 및 소자들의 수를 감소시킬 수 있는 화소회로의 개발이 요구되는 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 하나의 화소구동부에 복수의 발광소자를 공통으로 연결함으로써 배선 및 소자의 수를 감소시켜 개구율과 수율을 증가시키고 설계 시 패널공간의 활용이 용이한 발광 표시 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 발광 표시 장치는, 선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 상기 주사선과 상기 데이터선에 각각 연결되는 제1 화소를 포함하는 복수의 화소를 포함하는 발광 표시 장치로서,
상기 제1 화소는,
상기 선택신호가 인가되는 동안 상기 데이터 신호가 입력되고, 상기 데이터 신호에 대응하는 전류를 출력전극으로 출력하는 화소구동부;
제1 전극 및 제2 전극을 포함하고 선택적으로 턴온되어 전류를 전달하는 제1 및 제2 트랜지스터; 및
상기 제1 및 제2 트랜지스터의 제2 전극에 연결되며 상기 제1 및 제2 트랜지스터로부터 각각 전달되는 전류에 대응하여 발광하는 제1 및 제2 발광소자를 포함하고,
상기 제1 및 제2 트랜지스터 중 적어도 하나는 상기 복수의 화소 중에서 상기 제1 화소가 아닌 다른 화소의 화소구동부에서 출력되는 전류를 전달하고
상기 제1 및 제2 트랜지스터 중 상기 제1 화소가 아닌 다른 화소의 화소구동부에서 출력되는 전류를 전달하는 트랜지스터의 제1 전극은 연장되어 다른 화소의 화소구동부의 출력전극과 연결된다.
상기 제1 트랜지스터는 상기 제1 화소의 화소구동부로부터 출력되는 전류를 전달하고, 상기 제2 트랜지스터는 상기 제1 화소가 아닌 다른 화소의 화소구동부로부터 출력되는 전류를 전달할 수 있다.
상기 복수의 화소는 제2 및 제3 화소를 더 포함하고, 상기 제1 화소의 제1 트랜지스터의 제1 전극이 연장되어 상기 제2 화소의 화소구동부의 출력전극에 전기적으로 연결되고, 상기 제1 화소의 제2 트랜지스터의 제1 전극이 연장되어 상기 제3 화소의 화소구동부의 출력전극에 전기적으로 연결될 수 있다.
본 발명의 다른 특징에 따른 발광 표시 패널은,
제1 출력전극으로 전류를 출력하는 제1 화소구동부, 제1 및 제2 트랜지스터, 상기 제1 및 제2 트랜지스터로부터 선택적으로 전달되는 전류에 대응하여 제1 및 제2 색으로 각각 발광하는 제1 및 제2 발광소자가 배치되는 제1 화소;
제2 출력전극으로 전류를 출력하는 제2 화소구동부, 제3 및 제4 트랜지스터, 상기 제3 및 제4 트랜지스터로부터 선택적으로 전달되는 전류에 대응하여 제1 및 제2 색으로 각각 발광하는 제3 및 제4 발광소자가 배치되는 제2 화소;
제3 출력전극으로 전류를 출력하는 제3 화소구동부, 제5 및 제6 트랜지스터, 상기 제5 및 제6 트랜지스터로부터 선택적으로 전달되는 전류에 대응하여 제5 및 제6 색으로 각각 발광하는 제5 및 제6 발광소자가 배치되는 제3 화소를 포함하고,
제1 및 제4 트랜지스터의 제1 주전극은 상기 제1 출력전극과 연결되고, 제2 및 제5 트랜지스터의 제1 주전극은 상기 제2 출력전극과 연결되며, 상기 제3 및 제6 트랜지스터의 제1 주전극은 상기 제3 출력전극과 연결되며,
제2, 제3, 제4, 제5 트랜지스터의 제1 주전극은 연장되는 연장부분을 포함한다.
상기 제1 및 제4 발광소자는 실질적으로 동일한 색상으로 발광하고, 상기 제2 및 제5 발광소자는 실질적으로 동일한 색상으로 발광하며, 상기 제3 및 제6 발광소자는 실질적으로 동일한 색상으로 발광할 수 있다.
상기 발광 표시 패널은 제1 방향으로 연장되며 선택신호를 인가하는 복수의 주사선; 제2 방향으로 연장되며 제1, 제2 및 제3 데이터신호를 각각 인가하는 제1, 제2 및 제3 데이터선을 포함하는 복수의 데이터선을 포함하고, 제1, 제2 및 제3 화소구동부는 하나의 주사선에 연결되며, 제1, 제2 및 제3 데이터선에 각각 연결될 수 있다.
본 발명의 또 다른 특징에 따른 발광 표시 장치는, 선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 상기 주사선과 상기 데이터선에 각각 연결되는 제1 및 제2 화소를 포함하는 복수의 화소를 포함하는 발광 표시 장치로서,
상기 제1 및 제2 화소 각각은,
상기 선택신호가 인가되는 동안 상기 데이터 신호가 입력되고, 상기 데이터신호에 대응하는 전류를 출력전극으로 출력하는 화소구동부;
선택적으로 턴온되어 전류를 전달하는 제1 및 제2 트랜지스터; 및
상기 제1 및 제2 트랜지스터로부터 각각 전달되는 전류에 대응하여 발광하는 제1 및 제2 발광소자를 포함하고,
상기 제1 화소의 제2 트랜지스터는 상기 제2 화소의 화소구동부에 전기적으로 연결되며, 상기 제2 트랜지스터는 상기 제2 화소의 화소구동부의 출력전극과 전기적으로 연결되도록 연장되는 제1 전극을 구비한다.
상기 제1 화소의 제2 트랜지스터의 제1 전극은 상기 제2 화소의 화소구동부의 출력전극과 일체로 형성될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
설명에 앞서, 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 “현재 주사선”이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 “직전 주사선”이라고 한다. 또한, 현재 주사선의 선택신호에 기초하여 발광하는 화소을 "현재 화소"이라 하고, 직전 주사선의 선택신호에 기초하여 발광하는 화소를 "직전 화소"라고 한다.
도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 도면이다.
도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 유기EL 표시 장치는 표시 패널(100), 선택 주사구동부(200) 및 발광 주사구동부(300) 및 데이터 구동부(400)를 포함한다.
선택 주사구동부(200)는 해당 라인의 화소에 데이터 신호가 인가될 수 있도록 해당 라인을 선택하기 위한 선택신호를 생성하여 순차적으로 선택주사선(S[0]∼S[n])으로 전달한다. 발광 주사구동부(300)는 유기EL 소자(OLED1, OLED2)의 발광을 제어하기 위한 발광신호를 생성하여 순차적으로 발광주사선(E1[1]∼E1[n], E2[1]∼E2[n])으로 전달한다. 그리고 데이터 구동부(400)는 선택신호가 인가될 때마다 선택신호가 인가된 라인의 화소에 대응하는 데이터 신호를 데이터선(D[1]∼D[m])에 인가한다. 데이터선(D[1]∼D[m])은 동일한 색의 데이터 신호가 인가된다. 예컨대, 선택신호가 인가될 때마다 데이터선(D[1])에는 적색(R) 데이터 신호가, 데이터선(D[2])에는 녹색(G) 데이터가, 데이터선(D[3])에는 청색(B) 데이터 신호가 인가된다.
표시 패널(100)은 행 방향으로 뻗어 있는 복수의 선택주사선(S[i-1], S[i]), 복수의 발광주사선(E1[i], E2[i]), 열 방향으로 뻗어 있는 복수의 데이터선(D[j]), 복수의 전원선(VDD) 및 복수의 화소(110)를 포함한다. 여기서, 'i'는 1부터 n 사이의 임의의 자연수이고, 'j'는 1부터 m 사이의 임의의 자연수이다. 화소(110)는 이웃하는 임의의 두 선택주사선(S[i-1], S[i])과 이웃하는 임의의 두 데이터선(D[j-1], D[j])에 의해 정해지는 화소 영역에 형성되며, 적색(R) 유기EL 소자, 녹색(G) 유기EL 소자 및 청색(B) 유기EL 소자 중 어느 2개의 유기EL 소자를 포함한다. 이와 같이 구성된 화소(110)는 현재 선택주사선(S[i]), 발광주사선(E1[i], E2[i]) 및 데이터선(D[j])으로부터 전달되는 신호에 의해, 하나의 데이터선(D[j])으로부터 인가된 데이터신호에 기초하여 2개의 유기EL 소자가 시분할적으로 발광하도록 구동된다. 특히, 본 발명의 실시예에 따른 유기EL 표시 장치는 하나의 화소(110)에서 2개의 유기EL 소자를 시분할적으로 발광시키기 위하여, 2개의 발광주사선(E1[i], E2[i])이 마련되며 발광주사선(E1[i], E2[i])에 인가되는 발광신호는 하나의 화소에 포함된 2개의 유기EL 소자가 선택적으로 발광되도록 제어한다.
구체적으로, 본 실시예에 따른 화소(110)는 3 종류의 화소(110a, 110b, 110c)를 포함한다. 화소(110a)는 적색 데이터선(D[1]), 주사선(S[1]), 발광주사선(E1[1], E2[1])에 연결되고 적색 유기EL 소자(OLED_R1) 및 녹색 유기EL 소자(OLED_G1)를 포함한다. 화소(110b)는 녹색 데이터선(D[2]), 주사선(S[1]), 발광주사선(E1[1], E2[1])에 연결되고 청색 유기EL 소자(OLED_B1) 및 적색 유기EL 소자(OLED_R2)를 포함한다. 화소(110c)는 청색 데이터선(D[3]), 주사선(S[1]), 발광주 사선(E1[1], E2[1])에 연결되고 녹색 유기EL 소자(OLED_G2) 및 청색 유기EL 소자(OLED_B2)를 포함한다.
그리고 본 발명의 실시예에 따른 발광 표시장치는, 선택 주사구동부(200), 발광 주사구동부(300)와 데이터 구동부(400)가 각각 표시 패널(100)이 형성된 기판에 전기적으로 연결된다. 이와는 달리, 선택 주사구동부(200), 발광 주사구동부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 유리 기판 위에 직접 장착할 수도 있으며, 표시 패널(100)의 기판에 선택주사선, 발광주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수도 있다. 또는 선택 주사구동부(200), 발광 주사구동부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.
그리고, 본 발명의 실시예에서는 하나의 화소에 포함된 2개의 유기EL 소자(OLED1, OLED2)를 각각 시분할적으로 구동하기 위하여 프레임이 두 개의 필드로 시분할되어 구동된다. 각 필드마다 적색, 녹색 및 청색의 데이터가 해당 데이터선을 통하여 기입되어 발광이 이루어진다. 이를 위해, 선택 주사구동부(200)는 필드마다 선택신호를 순차적으로 선택주사선(S[i])으로 전달하며 발광 주사구동부(300)는 하나의 화소에 포함된 2개의 유기EL 소자 중 어느 하나가 해당 필드 동안에 발광이 이루어지도록 발광신호를 해당 발광주사선(E1[i], E2[i])에 순차적으로 인가한다. 그리고 데이터 구동부(400)는 필드마다 R, G, B 데이터 신호를 해당 데이터선 (D[j])에 각각 인가한다.
아래에서는 도 3을 참조하여 본 발명의 실시예에 따른 화소에 대해서 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 유기EL 표시장치의 화소(110a, 110b, 110c)를 보여주는 등가 회로도이다. 도 3에서는 설명의 편의상 제1 행의 주사선(S[1])과 제1, 2, 3 열의 데이터선(D[1], D[2], D[3])에 형성되는 화소 영역의 화소(110a, 110b, 110c)를 대표로 도시하였다. 이하의 설명에서는 설명의 편의를 위하여 발광주사선(E1[1], E2[1])에 인가되는 발광신호의 부호도 발광주사선과 동일하게 'E1[1], E2[1]'라고 표시하며 선택주사선(S[1])에 인가되는 선택신호의 부호도 동일하게 'S[1]'라고 표시한다.
도 3에서와 같이, 화소(110a, 110b, 110c)의 모든 트랜지스터들은 p채널 트랜지스터로 도시하였다.
화소(110a)는 적색(R) 데이터 신호에 대응하는 전류(IOLED_R)를 생성하는 화소구동부(111a), 적색 및 녹색의 유기EL 소자(OLED_R1, OLED_G1) 및 적색 및 녹색의 유기EL 소자(OLED_R1, OLED_G1)에 해당하는 전류가 선택적으로 전달되도록 제어하는 트랜지스터(M21a, M22a)를 포함한다.
화소(110b)는 녹색(G) 데이터 신호에 대응하는 전류(IOLED_G)를 생성하는 화소구동부(111b), 청색 및 적색의 유기EL 소자(OLED_B1, OLED_R2) 및 청색 및 적색의 유기EL 소자(OLED_B1, OLED_R2)에 해당하는 전류가 선택적으로 전달되도록 제어하 는 트랜지스터(M21b, M22b)를 포함한다.
화소(110c)는 청색(B) 데이터 신호에 대응하는 전류(IOLED_B)를 생성하는 화소구동부(111c), 녹색 및 청색의 유기EL 소자(OLED_G2, OLED_B2) 및 녹색 및 청색의 유기EL 소자(OLED_G2, OLED_B2)에 해당하는 전류가 선택적으로 전달되도록 제어하는 트랜지스터(M21c, M22c)를 포함한다.
먼저, 유기EL 소자(OLED_R1, OLED_G1, OLED_B1, OLED_R2, OLED_G2, OLED_B2)는 애노드에 데이터신호에 대응하는 전류가 인가되고 캐소드에는 전원전압(VDD)보다 낮은 기준전압(Vss)이 인가된다. 이러한 전원 전압(Vss)으로는 음의 전압 또는 접지 전압이 사용될 수 있다.
다음에는 화소(110a)의 화소구동부(111a)에 대하여 자세하게 설명하고, 화소(110b, 110c)의 화소구동부(111b, 111c)는 각각 녹색 및 청색 데이터 신호를 전달하는 데이터선(D[2], D[3])에 각각 연결된다는 점을 제외하고 화소구동부(111a)와 각각 동일한 연결구조를 가지므로 그 설명은 생략한다.
화소구동부(111a)는 선택주사선(S[1]) 및 적색(R) 데이터신호를 전달하는 데이터선(D[1])에 연결되며 데이터선(D[1])을 통하여 전달되는 적색(R) 데이터신호에 대응하는 전류(IOLED_R)를 생성한다. 본 실시예에 따른 화소구동부(111a)는 4개의 트랜지스터 및 2개의 커패시터, 즉 트랜지스터(M1a), 트랜지스터(M3a), 트랜지스터(M4a), 트랜지스터(M5a), 커패시터(Csta) 및 커패시터(Cvtha)를 포함한다.
구체적으로, 트랜지스터(M5a)는 게이트가 현재 선택주사선(S[1])에 연결되고 소스가 데이터선(D[1])에 연결되어, 선택주사선(S[1])으로부터의 선택신호에 응답하여 데이터선(D[1])으로부터 인가된 데이터 전압을 커패시터(Cvtha)의 노드(B)로 전달한다. 트랜지스터(M4a)는 직전 선택주사선(S[0])으로부터의 선택신호에 응답하여 커패시터(Cvtha)의 노드(B)를 전원(VDD)에 직접 연결한다. 트랜지스터(M3a)는 직전 주사선(S[0])으로부터의 선택신호에 응답하여 트랜지스터(M1a)를 다이오드 연결시킨다. 트랜지스터(M1a)는 게이트가 커패시터(Cvtha)의 노드(A)가 접속되고 소스가 전원(VDD)에 접속되어 게이트와 소스의 전압차에 대응하는 전류(IOLED_R)를 드레인으로 출력한다. 커패시터(Csta)는 일전극이 전원(VDD)에 접속되고 타전극이 트랜지스터(M4a)의 드레인전극(노드 B)에 접속되며, 커패시터(Cvtha)는 일전극이 커패시터(Csta)의 타전극에 연결되어 2개의 커패시터가 직렬 연결되고 타전극이 트랜지스터(M1a)의 게이트(노드 A)에 연결된다.
다음은 화소(110a, 110b, 110c)의 트랜지스터(M21a, M22a, M21b, M22b, M21c, M22c)와 트랜지스터(M1a, M1b, M1c)의 연결관계에 대하여 상세하게 설명한다.
화소(110a) 영역에서, 트랜지스터(M21a)는 소스가 트랜지스터(M1a)의 드레인에 연결되고 게이트가 발광주사선(E1[1])에 연결되며 드레인은 적색 유기EL 소자(OLED_R1)의 애노드에 전기적으로 연결된다. 트랜지스터(M22a)는 소스가 트랜지스터(M1b)의 드레인에 연결되고 게이트가 발광주사선(E2[1])에 연결되며 드레인이 배치된 녹색 유기EL 소자(OLED_G1)의 애노드에 전기적으로 연결된다.
화소(110b) 영역에서, 트랜지스터(M21b)는 소스가 트랜지스터(M1c)의 드레인에 연결되고 게이트가 발광주사선(E1[1])에 연결되며 드레인이 청색 유기EL 소자(OLED_B1)의 애노드에 전기적으로 연결된다. 트랜지스터(M22b)는 소스가 트랜지스터(M1a)의 드레인에 연결되고 게이트가 발광주사선(E2[1])에 연결되며 드레인은 적색 유기EL 소자(OLED_R2)의 애노드에 전기적으로 연결된다.
화소(110c) 영역에서, 트랜지스터(M21c)는 소스가 트랜지스터(M1b)의 드레인에 연결되고 게이트가 발광주사선(E1[1])에 연결되며 드레인은 녹색 유기EL 소자(OLED_G2)의 애노드에 전기적으로 연결된다. 트랜지스터(M22c)는 소스가 트랜지스터(M1c)의 드레인에 연결되고 게이트가 발광주사선(E2[1])에 연결되며 드레인이 청색 유기EL 소자(OLED_B2)의 애노드에 전기적으로 연결된다.
따라서 발광신호(E1[1])가 온신호이면, 트랜지스터(M21a), 트랜지스터(M21b) 및 트랜지스터(M21c)가 턴온된다. 따라서 트랜지스터(M21a)를 통하여 트랜지스터(M1a)로부터 출력되는 전류, 즉 적색(R) 데이터신호에 대응하는 전류(IOLED_R)는 화소(110a) 영역에 배치된 적색 유기EL 소자(OLED_R1)에 전달되고, 트랜지스터(M21b)를 통하여 트랜지스터(M1c)로부터 출력되는 전류, 즉 데이터선(D[3])을 통하여 전달되는 청색(B) 데이터신호에 대응하는 전류(IOLED_B)는 화소(110b) 영역에 배치된 청색 유기EL 소자(OLED_B1)에 전달되며, 트랜지스터(M21c)를 통하여 트랜지스터(M1b)로부터 출력되는 전류, 즉 데이터선(D[2])을 통하여 전달되는 녹색(G) 데이터신호에 대응하는 전류(IOLED_G)는 화소(110c) 영역에 배치된 녹색 유기EL 소자(OLED_G2)에 전 달된다. 한편, 발광신호(E2[1])가 온신호이면, 트랜지스터(M22a), 트랜지스터(M22b) 및 트랜지스터(M22c)가 턴온된다. 따라서 트랜지스터(M22a)를 통하여 트랜지스터(M1b)로부터 출력되는 전류, 즉 녹색(G) 데이터신호에 대응하는 전류(IOLED_G)는 화소(110a) 영역에 배치된 녹색 유기EL 소자(OLED_G1)에 전달되고, 트랜지스터(M22b)를 통하여 트랜지스터(M1a)로부터 출력되는 전류, 즉 적색(R) 데이터신호에 대응하는 전류(IOLED_R)는 화소(110b) 영역에 배치된 적색 유기EL 소자(OLED_R2)에 전달되며, 트랜지스터(M22c)를 통하여 트랜지스터(M1c)로부터 출력되는 전류, 즉 청색(B) 데이터신호에 대응하는 전류(IOLED_B)는 화소(110c) 영역에 배치된 청색 유기EL 소자(OLED_B2)에 전달된다.
아래에서는 도 4를 참조하여 본 발명의 실시예에 따른 유기EL 표시장치의 구동 방법에 대해서 상세하게 설명한다. 도 4는 본 발명의 실시예에 따른 유기EL 표시장치의 신호 타이밍도이다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 유기EL 표시장치는 한 프레임이 두 개의 필드(1F, 2F)로 분할되어 구동되며, 각 필드(1F, 2F)에서 선택신호(S[1]∼S[n])가 순차적으로 인가된다. 그리고 필드(1F, 2F)는 행 별로 독립적으로 정의되며, 도 4에서는 첫 번째 행의 선택 주사선(S[1])을 기준으로 두 필드(1F, 2F)를 도시하였으며 첫 번째 행의 선택 주사선(S[1])을 중심으로 동작을 설명한다.
제1 필드(1F)에서, 직전 선택주사선(S[0])에 로우 레벨의 선택신호가 인가되는 동안, 트랜지스터(M3a, M3b, M3c) 및 트랜지스터(M4a, M4b, M4c)가 턴온된다. 트랜지스터(M3a, M3b, M3c)가 턴온되어 트랜지스터(M1a, M1b, M1c)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1a, M1b, M1c)의 게이트와 소스 사이의 전압차가 트랜지스터(M1a, M1b, M1c)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1a, M1b, M1c)의 소스가 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1a, M1b, M1c)의 게이트 즉, 커패시터(Cvtha, Cvthb, Cvthc)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4a, M4b, M4c)가 턴온되어 커패시터(Cvtha, Cvthb, Cvthc)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvtha, Cvthb, Cvthc)에 충전되는 전압(VCvth)은 수학식 2와 같다.
Figure 112004035106867-pat00002
여기서, VCvth는 커패시터(Cvtha, Cvthb, Cvthc)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvtha, Cvthb, Cvthc)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvtha, Cvthb, Cvthc)의 노드(B)에 인가되는 전압을 의미한다.
현재 선택주사선(S[1])에 로우 레벨의 선택신호가 인가되는 동안, 트랜지스터(M5a, M5b, M5c)가 턴온되어 데이터선(D[1], D[2], D[3])으로부터 인가된 데이터 전압(Vdata_R, Vdata_G, Vdata_B)이 노드(B)에 각각 인가된다. 또한, 커패시터(Cvtha, Cvthb, Cvthc)에는 트랜지스터(M1a, M1b, M1c)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스터(M1a, M1b, M1c)의 게이트에는 데이터 전 압(Vdata_R, Vdata_G, Vdata_B)과 트랜지스터(M1a, M1b, M1c)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1a, M1b, M1c)의 게이트-소스간 전압(Vgs)은 다음의 수학식 3과 같다.
Figure 112004035106867-pat00003
직전 선택주사선(S[0]) 및 현재 선택주사선(S[1])에 로우 레벨의 선택신호가 인가되는 동안, 발광신호(E1[1]) 및 발광신호(E2[1])는 모두 하이레벨이 되어 트랜지스터(M21a, M22a, M21b, M22b, M21c, M22c)가 모두 턴오프된다. 따라서 누설전류가 유기EL 소자로 흐르는 것이 방지된다.
현재 선택주사선(S[1])에 로우 레벨의 선택신호가 인가된 후 하이 레벨의 신호가 인가되면, 발광제어선(E1[1])에 로우 레벨의 발광신호가 인가되어 트랜지스터(M21a, M21b, M21c)가 온되어 트랜지스터(M1a, M1b, M1c)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED_R, IOLED_G, IOLED_B)가 각각 유기EL 소자(OLED_R1, OLED_B1, OLED_G2)에 공급되어, 유기EL 소자(OLED_R1, OLED_B1, OLED_G2)는 발광하게 된다. 전류(IOLED_R, IOLED_G, IOLED_B)는 수학식 4와 같다.
Figure 112004035106867-pat00004
여기서, IOLED는 유기EL 소자에 흐르는 전류(IOLED_R, IOLED_G, IOLED_B ) 중 어느 하 나이고, Vgs는 트랜지스터(M1a, M1b, M1c)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1a, M1b, M1c)의 문턱 전압, Vdata는 데이터 전압(Vdata_R, Vdata_G, Vdata_B), β는 상수 값을 나타낸다.
제2 필드(2F)에서, 직전 선택주사선(S[0])에 로우 레벨의 선택신호가 인가되는 동안, 제1 필드(1F)에서와 동일하게 커패시터(Cvtha, Cvthb, Cvthc)에 전압(VCvth)이 충전된다. 그 다음 현재 선택주사선(S[1])에 로우 레벨의 선택신호가 인가되는 동안, 트랜지스터(M5a, M5b, M5c)가 턴온되어 데이터선(D[1], D[2], D[3])으로부터 인가된 데이터 전압(Vdata_R, Vdata_G, Vdata_B)이 노드(B)에 인가된다.
현재 선택주사선(S[1])에 하이 레벨의 신호가 인가되면, 발광제어선(E2[1])에 로우 레벨의 발광신호가 인가되어 트랜지스터(M22a, M22b, M22c)가 온되어 트랜지스터(M1a, M1b, M1c)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED_R, IOLED_G , IOLED_B)가 각각 유기EL 소자(OLED_G1, OLED_R2, OLED_B2)에 공급되어, 유기EL 소자(OLED_R1, OLED_B1, OLED_G2)는 발광하게 된다.
도 5는 도 3에 도시된 화소(110a, 110b, 110c)의 배치구조의 일 예를 보여주는 배치평면도이다. 도 5에는 수직적으로 모두 3개의 도전층이 도시되며 도전층과 도전층 사이에는 절연층이 형성된다. 제1 도전층은 반도체층이고, 제2 도전층은 주로 게이트전극을 형성하는 게이트층이며, 제3 도전층은 전원선 및 트랜지스터의 소스와 드레인의 연결전극이 형성되는 소스드레인층이다. 그리고 도 5에 도시되지는 않았지만, 소스드레인층 위에는 대략 전체적으로 유기EL 소자의 에노드가 형성되고 에노드 상에 발광층이 형성되어 전면방향으로 발광되는 유기EL 소자가 형성된다. 본 실시예에서는 반도체층으로서 다결정 규소층(poly silicon layer)을 사용하며 다결정 규소층의 도핑영역을 특별히 도시하지는 않았다. 도 5에서, 반도체층은 가장 얇은 두께의 사선으로 내부가 채워지도록 표시되고, 게이트층은 중간 두께의 선으로 도시되고 소스드레인층은 가장 두꺼운 선으로 도시된다.
도 5에서와 같이, 열방향으로 데이터선(D[1], D[2], D[3])이 배치되고 행방향으로 선택 주사선(S[0]) 및 발광주사선(E1[1], E2[1])이 배치된다. 데이터선(D[1])과 데이터선(D[2]) 사이 영역에는 화소(110a)가 배치되고, 데이터선(D[2])과 데이터선(D[2]) 사이 영역에는 화소(110b)가 배치되며 데이터선(D[3])과 데이터선(D[4]) 사이 영역에는 화소(110c)가 배치된다.
화소(110a)가 배치되는 영역에는 윗부분에 화소구동부(111a)가 배치되고, 아래부분에 트랜지스터(M21a, M22a), 트랜지스터(M21a, M22a)의 드레인과 유기EL 소자(OLED_R1, OLED_G1)의 애노드와 전기적으로 연결하기 위한 연결전극(568a, 569a)이 배치된다.
화소(110b)가 배치되는 영역에는 윗부분에 화소구동부(111b)가 배치되고, 아래부분에 트랜지스터(M21b, M22b), 트랜지스터(M21b, M22b)의 드레인과 유기EL 소자(OLED_B1, OLED_R2)의 애노드와 전기적으로 연결하기 위한 연결전극(568b, 569b)이 배치된다.
화소(110c)가 배치되는 영역에는 윗부분에 화소구동부(111c)가 배치되고, 아래부분에 트랜지스터(M21c, M22c), 트랜지스터(M21c, M22c)의 드레인과 유기EL 소 자(OLED_G2, OLED_B2)의 애노드와 전기적으로 연결하기 위한 연결전극(568c, 569c)이 배치된다.
먼저, 화소(110a)의 화소구동부(111a)의 배치구조에 대하여 자세히 설명한다. 한편, 화소(110b, 110c)의 화소구동부(111b, 111c)는 화소구동부(111a)와 동일한 배치구조를 가지므로 화소구동부(111b, 111c)에 대한 상세한 설명은 생략한다.
도 6은 화소(110a)의 화소구동부(111a)의 배치구조를 보다 상세하게 보여주는 도면이고, 도 7은 도 6에서 Ⅰ-Ⅰ' 부분의 단면도이다.
도 6 및 도 7에서와 같이, 절연 기판(500) 위에 산화 규소 등으로 이루어진 버퍼층(510)이 형성되고, 버퍼층(510) 위에 반도체층인 다결정 규소층(poly silicon layer)(521', 522, 523, 524, 526)이 형성된다.
반도체층인 다결정 규소층(521')은 도 6에서 아래 부분에 대략 'U' 모양으로 형성되고, 직전 화소의 트랜지스터(M5a')의 소스, 드레인, 채널영역을 형성한다. 마찬가지로 도 6에 도시되지는 않았지만, 다음 화소에서 다결정 규소층(521')과 동일한 위치에 동일한 형상으로 다결정 규소층(미도시)이 형성되어 현재 화소의 트랜지스터(M5a)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(522)은 다결정 규소층(521')에 인접하여 대략 'ㄷ' 형상으로 형성되고 현재 화소의 트랜지스터(M3a)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(523)은 도 6의 대략 가운데 부분에 열 방향으로 길게 형성되고 트랜지스터(M1a)의 소스, 드레인, 채널영역을 형성한다. 또한 다결정 규소층(523)은 도 6에 도시된 바와 같이 다결정 규소층(522)과 연결되게 배치되어 트랜지스터(M3a)의 소스영역과 트랜지스터(M1a)의 드레인 영역은 공통영역으로써 전기적으로 연결된다. 다결정 규소층(524)은 다결정 규소층(523)의 우측 부분에 대략 'U' 모양으로 형성되어 트랜지스터(M4a)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(526)은 도 6의 위 부분에 넓은 면적으로 대략 'n' 모양으로 형성되고, 좌측 부분에 배치되어 커패시터(Cvtha)의 일전극을 형성하는 제1 영역과 우측 부분에 배치되어 커패시터(Csta)의 일전극을 형성하는 제2 영역을 포함하고, 제1 영역과 제2 영역이 일체로 연결되어 공통전극(노드 B)을 형성한다. 또한, 다결정 규소층(526)은 다결정 규소층(524)과 연결되게 배치되어 트랜지스터(M4a)의 드레인영역과 커패시터(Csta) 및 커패시터(Cvtha)의 일전극과 전기적으로 연결된다.
이렇게 형성된 다결정 규소층(521, 522, 523, 524, 526) 위에 게이트절연막(530)이 형성된다.
게이트절연막(530) 위에 게이트를 형성하는 전극선들 및 전극들(이하 '게이트층'이라 함)이 형성된다. 구체적으로, 게이트층은 직전 선택주사선(S[0])에 대응되는 전극선(543), 커패시터(Csta)의 타전극에 대응하는 전극(545) 및 커패시터(Cvtha)의 타전극에 대응되는 전극(547)을 포함한다.
전극선(543)은 대략 행 방향으로 길게 연장되며 다결정 규소층(522) 및 다결정 규소층(524)과 교차되도록 배치되어 각각 현재 화소의 트랜지스터(M3a) 및 트랜지스터(M4a)를 형성한다. 또한 전극선(543)은 다결정 규소층(521')과 교차되도록 배치되어 직전 화소의 트랜지스터(M5a')를 형성한다.
또한, 전극(545)은 커패시터(Csta)의 일전극(노드 B)을 형성하는 도핑된 다 결정 규소층(526)의 제1 영역과 중첩되게 배치되어 커패시터(Csta)의 타전극을 형성한다. 전극(547)은 커패시터(Cvtha)의 일전극(노드 B)을 형성하는 도핑된 다결정 규소층(526)의 제2 영역과 중첩되게 배치되어 커패시터(Cvtha)의 타전극(노드 A)을 형성한다. 또한 전극(547)은 다결정 규소층(523)과 교차되게 연장되어 커패시터(Cvtha)의 타전극과 전기적으로 연결되는 트랜지스터(M1a)의 게이트(노드 A)를 형성한다.
게이트 전극(543, 545, 546) 위에 층간절연막(550)이 형성된다. 층간절연막(550) 위에는 전원전극선(561), 데이터선(563), 연결전극선(565, 566)이 형성된다. 도 5에서, 전원전극선(561), 데이터선(563), 연결전극선(565, 566)은 접촉구(551x', 551y', 551z, 553x, 553y, 554, 555x, 555y, 557)를 통하여 해당 소자와 전기적으로 연결된다. 여기서, 도 6에 도시된 바와 같이, '■'로 표시된 접촉구(551x, 551y, 551z, 553x, 554, 557)는 층간절연막(550) 및 게이트절연막(530)을 관통하여 다결정 규소층에 닿는 접촉홀이고, '□' 표시가 되어 있는 접촉구(553y, 555x, 555y)는 층간절연막(550)을 관통하여 게이트층에 닿는 접촉홀이다.
전원전극선(561)은 대략 열 방향으로 연장되며, 커패시터(Csta, Cvtha)가 형성되는 영역에서는 확장된 크기를 갖는다. 또한 전원전극선(561)은 접촉구(554)를 통하여 다결정 규소층(523)의 트랜지스터(M1a)의 소스영역과 접촉되어 트랜지스터(M1a)의 소스에 전기적으로 연결된다. 또한 전원전극선(561)은 접촉구(555x, 555y)를 통하여 전극(545)에 접촉되어 커패시터(Csta)의 타전극과 전기적으로 연결되고, 접촉구(557)를 통하여 다결정 규소층(524)의 트랜지스터(M4a)의 소스영역과 접촉되 어 트랜지스터(M4a)의 소스에 전기적으로 연결된다.
데이터선(563)은 열 방향으로 길게 뻗어 있고, 접촉구(551x')를 통하여 다결정 규소층(521')의 직전 화소의 트랜지스터(M5a')의 소스영역에 접촉되어 트랜지스터(M5a')의 소스와 전기적으로 연결된다.
연결전극선(565)은 다음 화소가 배치되는 영역에서 접촉구(551x')와 동일한 위치에 접촉구(551x, 미도시)를 통하여 트랜지스터(M5a)의 드레인 영역에 접촉되고 접촉구(551z)를 통하여 다결정 규소층(526)의 일측에 접촉되어 트랜지스터(M5a)의 드레인과 커패시터(Cvtha)의 일전극(노드 B)을 전기적으로 연결한다. 연결전극선(566)은 도 7에서와 같이 접촉구(553x)를 통하여 다결정 규소층(522)의 트랜지스터(M3a)의 드레인영역에 접촉되고 접촉구(553y)를 통하여 전극(547)에 접촉되어 트랜지스터(M3a)의 드레인과 커패시터(Cvtha)의 타전극을 전기적으로 연결한다(노드 A).
이와 같이 형성된 전원전극선(561), 데이터선(563), 연결전극선(565, 566) 위에는 평탄화막(570)이 형성된다.
다음은, 도 8 및 도 9를 참조하여 화소(110a, 110b, 110c)에서 트랜지스터(M21a, M22a, M21b, M22b, M21c, M22c) 및 발광소자(OLED_R1, OLED_G1, OLED_B1, OLED_R2, OLED_G2, OLED_B2)의 애노드와 연결되는 연결전극(568a, 569a, 568b, 569b, 568c, 569c)의 배치구조에 대하여 자세하게 설명한다.
도 8은 트랜지스터(M21a, M22a, M21b, M22b, M21c, M22c) 및 연결전극(568a, 569a, 568b, 569b, 568c, 569c)의 배치구조를 보여주는 배치평면도이고, 도 9는 도 8의 Ⅱ-Ⅱ' 부분의 단면도이다.
도 8 및 도 9에서와 같이, 기판(500) 상에 버퍼층(510)이 형성된다. 버퍼층(510) 상에 트랜지스터(M1a, M3a)의 소스, 드레인 채널영역을 형성하는 다결정 규소층(522, 523)과 함께 트랜지스터(M21a, M22b)의 소스, 드레인, 채널영역을 형성하는 다결정 규소층(527), 트랜지스터(M22a, M21c)의 소스, 드레인, 채널영역을 형성하는 다결정 규소층(528), 트랜지스터(M21b, M22c)의 소스, 드레인, 채널영역을 형성하는 다결정 규소층(529)이 형성된다. 다결정 규소층(527)은 트랜지스터(M1a)를 형성하는 다결정 규소층(523)과 일체로 연결되어 형성되고 다결정 규소층(523)을 중심으로 양쪽방향으로 연장된다. 이렇게 양방향으로 연장되는 두 다결정 규소층 영역의 저항성분이 서로 동일하도록 두 다결정 규소층 영역의 폭을 다르게 결정할 수 있다. 다결정 규소층(528)은 트랜지스터(M1b)를 형성하는 다결정 규소층(523)과 일체로 연결되어 형성되며, 다결정 규소층(529)은 트랜지스터(M1c)를 형성하는 다결정 규소층(523)과 일체로 연결되어 형성된다. 따라서 트랜지스터(M1a)의 드레인은 트랜지스터(M21a, M22b)의 소스와 전기적으로 연결되고, 트랜지스터(M1b)의 드레인은 트랜지스터(M22a, M21c)의 소스와 전기적으로 연결되며, 트랜지스터(M1c)의 드레인은 트랜지스터(M22b, M22c)의 소스와 전기적으로 연결된다.
다결정 규소층 상에는 게이트절연막(530)이 형성되고, 게이트절연막(530) 상에는 전극(541, 542, 548a, 548b, 548c)을 포함하는 게이트층이 형성된다.
전극선(541)은 발광주사선(E1[1])에 대응하는 전극선으로서 가로방향으로 길게 연장된다. 또한 전극선(541)은 세로방향으로 소정 길이 연장되어 트랜지스터 (M21a, M21b, M21c)의 게이트전극을 형성한다. 전극선(542)은 발광주사선(E2[1])에 대응하는 전극선으로서 가로방향으로 길게 연장된다. 전극(548a, 548b, 548c)은 각각 트랜지스터(M22a, M22b, M22c)의 게이트전극을 형성하며, 전극선(542)과 전기적으로 연결된다.
게이트층 상에는 층간절연막(550)이 형성된다. 그리고 층간절연막(550) 및 게이트절연막(530)을 관통하는 접촉구(572a, 572b, 572c, 574a, 574b, 574c) 및 절연막을 관통하는 접촉구(575a, 575b, 575c, 576a, 576b, 576c)가 형성되고, 이 접촉구들을 통하여 해당 소자와 전기적으로 연결되는 연결전극(567a, 567b, 567c, 568a, 568b, 568c, 569a, 569b, 569c)을 포함하는 소스드레인층이 형성된다.
연결전극(567a, 567b, 567c)은 접촉구(575a, 575b, 575c, 576a, 576b, 576c)를 통하여 발광주사선(542)과 트랜지스터(M22a, M22b, M22c)의 게이트전극을 전기적으로 연결한다. 연결전극(568a, 568b, 568c, 569a, 569b, 569c)은 각각 유기EL 소자(OLED_R1, OLED_G1, OLED_B1, OLED_R2, OLED_G2, OLED_B2)의 애노드와 전기적으로 연결되기 위하여 형성된다.
이렇게 형성된 소스드레인층 상에는 평탄화막(570)이 형성되고 평탄화막을 관통하는 접촉구(571a, 571b, 571c)가 형성된다. 이 접촉구(571a, 571b, 571c)를 통하여 연결전극(568a, 568b, 568c, 569a, 569b, 569c)은 유기EL 소자(OLED_R1, OLED_G1, OLED_B1, OLED_R2, OLED_G2, OLED_B2)의 애노드와 각각 전기적으로 연결된다. 그리고, 도시되지는 않았지만, 유기EL 소자의 애노드가 형성된 후에 PDL(pixel define layer)이 형성되고 PDL에 의해 정해진 발광영역의 애노드 상에는 발광층(EML), 전자 수송층(ETL) 및 정공 수송층(HTL)을 포함하는 다층구조의 유기층이 형성된다.
따라서 트랜지스터(M1a)의 다결정 규소층(523)은 트랜지스터(M21a, M22b)의 다결정 규소층(527)과 일체로 연결되어 트랜지스터(M1a)로부터 출력되는 전류는 발광신호(E1[1], E2[1])에 따라 유기EL 소자(OLED_R1, OLED_R2)에 전달된다. 트랜지스터(M1b)의 다결정 규소층(523)은 트랜지스터(M22a, M21c)의 다결정 규소층(528)과 일체로 연결되어 트랜지스터(M1b)로부터 출력되는 전류는 발광신호(E1[1], E2[1])에 따라 유기EL 소자(OLED_G1, OLED_G2)에 전달된다. 트랜지스터(M1c)의 다결정 규소층(523)은 트랜지스터(M22b, M22c)의 다결정 규소층(529)과 일체로 연결되어 트랜지스터(M1c)로부터 출력되는 전류는 발광신호(E1[1], E2[1])에 따라 유기EL 소자(OLED_B1, OLED_B2)에 전달된다.
본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 따른 발광 표시 장치는 제1 필드동안에 R, G, B 유기EL 소자가 각각 발광된다. 또한, 각 화소의 화소구동부는 동일한 색상의 유기EL 소자를 구동하기 때문에 각각 색상의 특성을 고려하여 화소구동부의 구동 트랜지스터의 특성을 조절함으로써 적색, 녹색 및 청색 화상의 화이트 밸런스(White Balance)를 용이하게 조절할 수 있다.
또한, 하나의 화소구동부에서 생성된 전류가 동일한 색상의 유기EL 소자에 인가될 수 있도록 트랜지스터의 소스 또는 드레인영역을 연장하여 전기적으로 연결함으로써 개구율의 감소 없이 소자들을 용이하게 배치할 수 있다.

Claims (16)

  1. 선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 상기 주사선과 상기 데이터선에 각각 연결되는 제1 화소를 포함하는 복수의 화소를 포함하는 발광 표시 장치에 있어서,
    상기 제1 화소는,
    상기 선택신호가 인가되는 동안 상기 데이터 신호가 입력되고, 상기 데이터신호에 대응하는 전류를 출력전극으로 출력하는 화소구동부;
    제1 전극 및 제2 전극을 포함하고 선택적으로 턴온되어 전류를 전달하는 제1 및 제2 트랜지스터; 및
    상기 제1 및 제2 트랜지스터의 제2 전극에 연결되며 상기 제1 및 제2 트랜지스터로부터 각각 전달되는 전류에 대응하여 발광하는 제1 및 제2 발광소자를 포함하고,
    상기 제1 및 제2 트랜지스터 중 적어도 하나는 상기 복수의 화소 중에서 상기 제1 화소가 아닌 다른 화소의 화소구동부에서 출력되는 전류를 전달하고
    상기 제1 및 제2 트랜지스터 중 상기 제1 화소가 아닌 다른 화소의 화소구동부에서 출력되는 전류를 전달하는 트랜지스터의 제1 전극은 연장되어 다른 화소의 화소구동부의 출력전극과 연결되는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 트랜지스터는 상기 제1 화소의 화소구동부로부터 출력되는 전류를 전달하고, 상기 제2 트랜지스터는 상기 제1 화소가 아닌 다른 화소의 화소구동부로부터 출력되는 전류를 전달하는 발광 표시 장치.
  3. 제2항에 있어서,
    상기 제1 화소가 아닌 다른 화소는 상기 제1 화소에 인접하여 배치되는 화소인 발광 표시 장치.
  4. 제1항에 있어서,
    상기 복수의 화소는 제2 및 제3 화소를 더 포함하고,
    상기 제1 화소의 제1 트랜지스터의 제1 전극이 연장되어 상기 제2 화소의 화소구동부의 출력전극에 전기적으로 연결되고,
    상기 제1 화소의 제2 트랜지스터의 제1 전극이 연장되어 상기 제3 화소의 화소구동부의 출력전극에 전기적으로 연결되는 발광 표시 장치.
  5. 제4항에 있어서,
    상기 제2 및 제3 화소는 상기 제1 화소에 인접하여 배치되는 발광 표시 장치.
  6. 제1항에 있어서,
    상기 데이터신호는 실질적으로 동일한 색상의 화상을 표시하는 신호인 발광 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 회로구동부는,
    현재 선택신호에 응답하여 턴온되어 상기 데이터신호를 전달하는 제1 트랜지스터;
    상기 데이터신호에 대응하는 전압을 저장하는 제1 커패시터;
    직전 선택신호에 응답하여 턴온되어 상기 제1 커패시터와 병렬 연결되는 제2 트랜지스터;
    상기 제1 커패시터에 저장된 전압에 대응되는 전류를 제3 전극으로 출력하는 제3 트랜지스터;
    상기 제3 트랜지스터의 게이트에 연결되어 상기 제3 트랜지스터의 문턱전압에 대응하는 전압을 저장하는 제2 커패시터; 및
    직전 선택신호에 응답하여 턴온되어 상기 제3 트랜지스터를 다이오드 연결하는 제4 트랜지스터를 포함하는 발광 표시 장치.
  8. 제7항에 있어서,
    상기 화소구동부와 전기적으로 연결되는 제1 및 제2 트랜지스터 중 적어도 하나의 제1 전극은 상기 제3 트랜지스터의 제3 전극과 일체로 형성되는 발광 표시 장치.
  9. 발광 표시 패널에 있어서,
    제1 출력전극으로 전류를 출력하는 제1 화소구동부, 제1 및 제2 트랜지스터, 상기 제1 및 제2 트랜지스터로부터 선택적으로 전달되는 전류에 대응하여 제1 및 제2 색으로 각각 발광하는 제1 및 제2 발광소자가 배치되는 제1 화소;
    제2 출력전극으로 전류를 출력하는 제2 화소구동부, 제3 및 제4 트랜지스터, 상기 제3 및 제4 트랜지스터로부터 선택적으로 전달되는 전류에 대응하여 제1 및 제2 색으로 각각 발광하는 제3 및 제4 발광소자가 배치되는 제2 화소;
    제3 출력전극으로 전류를 출력하는 제3 화소구동부, 제5 및 제6 트랜지스터, 상기 제5 및 제6 트랜지스터로부터 선택적으로 전달되는 전류에 대응하여 제5 및 제6 색으로 각각 발광하는 제5 및 제6 발광소자가 배치되는 제3 화소를 포함하고,
    제1 및 제4 트랜지스터의 제1 주전극은 상기 제1 출력전극과 연결되고, 제2 및 제5 트랜지스터의 제1 주전극은 상기 제2 출력전극과 연결되며, 상기 제3 및 제6 트랜지스터의 제1 주전극은 상기 제3 출력전극과 연결되며,
    제2, 제3, 제4, 제5 트랜지스터의 제1 주전극은 연장되는 연장부분을 포함하는 발광 표시 패널.
  10. 제9항에 있어서,
    상기 제1 및 제4 발광소자는 실질적으로 동일한 색상으로 발광하는 발광 표 시 패널.
  11. 제9항에 있어서,
    상기 제2 및 제5 발광소자는 실질적으로 동일한 색상으로 발광하는 발광 표시 패널.
  12. 제9항에 있어서,
    상기 제3 및 제6 발광소자는 실질적으로 동일한 색상으로 발광하는 발광 표시 패널.
  13. 제9항에 있어서,
    상기 제1, 제2, 제3 화소는 나란히 인접하는 발광 표시 패널.
  14. 제13항에 있어서,
    상기 발광 표시 패널은
    제1 방향으로 연장되며 선택신호를 인가하는 복수의 주사선;
    제2 방향으로 연장되며 제1, 제2 및 제3 데이터신호를 각각 인가하는 제1, 제2 및 제3 데이터선을 포함하는 복수의 데이터선을 포함하고,
    제1, 제2 및 제3 화소구동부는 하나의 주사선에 연결되며, 제1, 제2 및 제3 데이터선에 각각 연결되는 발광 표시 패널.
  15. 선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 상기 주사선과 상기 데이터선에 각각 연결되는 제1 및 제2 화소를 포함하는 복수의 화소를 포함하는 발광 표시 장치에 있어서,
    상기 제1 및 제2 화소 각각은,
    상기 선택신호가 인가되는 동안 상기 데이터 신호가 입력되고, 상기 데이터신호에 대응하는 전류를 출력전극으로 출력하는 화소구동부;
    선택적으로 턴온되어 전류를 전달하는 제1 및 제2 트랜지스터; 및
    상기 제1 및 제2 트랜지스터로부터 각각 전달되는 전류에 대응하여 발광하는 제1 및 제2 발광소자를 포함하고,
    상기 제1 화소의 제2 트랜지스터는 상기 제2 화소의 화소구동부에 전기적으로 연결되며, 상기 제2 트랜지스터는 상기 제2 화소의 화소구동부의 출력전극과 전기적으로 연결되도록 연장되는 제1 전극을 구비하는 발광 표시 장치.
  16. 제15항에 있어서,
    상기 제1 화소의 제2 트랜지스터의 제1 전극은 상기 제2 화소의 화소구동부의 출력전극과 일체로 형성되는 발광 표시 장치.
KR1020040061735A 2004-08-05 2004-08-05 발광 표시 장치 및 발광 표시 패널 KR100670139B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061735A KR100670139B1 (ko) 2004-08-05 2004-08-05 발광 표시 장치 및 발광 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061735A KR100670139B1 (ko) 2004-08-05 2004-08-05 발광 표시 장치 및 발광 표시 패널

Publications (2)

Publication Number Publication Date
KR20060012987A KR20060012987A (ko) 2006-02-09
KR100670139B1 true KR100670139B1 (ko) 2007-01-16

Family

ID=37122478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061735A KR100670139B1 (ko) 2004-08-05 2004-08-05 발광 표시 장치 및 발광 표시 패널

Country Status (1)

Country Link
KR (1) KR100670139B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102424978B1 (ko) * 2015-02-26 2022-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003345307A (ja) * 2002-05-23 2003-12-03 Sharp Corp 表示装置およびその駆動方法
JP2004021219A (ja) 2002-06-20 2004-01-22 Casio Comput Co Ltd 表示装置及び表示装置の駆動方法
KR20040014308A (ko) * 2002-08-07 2004-02-14 도호꾸 파이오니어 가부시끼가이샤 발광 소자 패널의 구동 장치 및 구동 방법
JP2004062198A (ja) 2003-08-28 2004-02-26 Seiko Epson Corp 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003345307A (ja) * 2002-05-23 2003-12-03 Sharp Corp 表示装置およびその駆動方法
JP2004021219A (ja) 2002-06-20 2004-01-22 Casio Comput Co Ltd 表示装置及び表示装置の駆動方法
KR20040014308A (ko) * 2002-08-07 2004-02-14 도호꾸 파이오니어 가부시끼가이샤 발광 소자 패널의 구동 장치 및 구동 방법
JP2004062198A (ja) 2003-08-28 2004-02-26 Seiko Epson Corp 表示装置

Also Published As

Publication number Publication date
KR20060012987A (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100612392B1 (ko) 발광 표시 장치 및 발광 표시 패널
US8076674B2 (en) Display device
KR100578842B1 (ko) 표시 장치 및 그 표시 패널과 구동 방법
KR100649253B1 (ko) 발광 표시 장치와, 그 표시 패널 및 구동 방법
KR100570781B1 (ko) 유기 전계발광 표시 장치와 그 표시 패널 및 구동 방법
KR100578841B1 (ko) 발광 표시 장치와, 그 표시 패널 및 구동 방법
KR100560450B1 (ko) 발광 표시 패널 및 발광 표시 장치
JP4776328B2 (ja) 発光表示パネル，発光表示装置および発光表示装置の駆動方法
US20050243035A1 (en) Light emitting panel and light emitting display
KR100560452B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100658615B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100670139B1 (ko) 발광 표시 장치 및 발광 표시 패널
KR100670138B1 (ko) 발광 표시 장치 및 발광 표시 패널
KR100637432B1 (ko) 발광 표시 장치
KR100590065B1 (ko) 발광 표시 장치, 발광 표시 패널 및 그 구동방법
KR100570763B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100599606B1 (ko) 발광 표시 장치
KR100599791B1 (ko) 발광 표시 장치
KR100570762B1 (ko) 발광 표시 장치
KR100627266B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100560451B1 (ko) 발광 표시 장치
KR20230103653A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee