JP2003345307A

JP2003345307A - 表示装置およびその駆動方法

Info

Publication number: JP2003345307A
Application number: JP2002149325A
Authority: JP
Inventors: Kazuo Shoji; 和雄庄司
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-05-23
Filing date: 2002-05-23
Publication date: 2003-12-03

Abstract

(57)【要約】【課題】回路規模を小さくすることができる表示装置
およびその駆動方法を提供する。【解決手段】有機ＥＬ表示装置は、マトリクス状に配
置される画素Ａｍｎ毎に設けられ、充電および放電を行
うコンデンサ７と、該各コンデンサ７に接続され、各コ
ンデンサ７の充電および放電により階調が制御される有
機ＥＬ素子４と、画素Ａｍｎを線順次に選択して走査す
るための走査線Ｇ１〜Ｇｍと、選択されたラインの画素
に表示データを信号線を介して供給するためのデータ駆
動回路１とを備える。データ駆動回路１は、表示データ
をパルス幅に変換するパルス幅変換回路１４と、パルス
幅に基づいてコンデンサ７における充電または放電の時
間制御を行うＴＦＴ３を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学素子を駆
動する表示装置およびその駆動方法に関するものであ
る。

【０００２】

【従来の技術】近年、表示装置として、中でも自発光型
素子である有機ＥＬ素子を用いた表示装置が研究開発さ
れている。

【０００３】中でも、アクティブ駆動型有機ＥＬ表示装
置は、高輝度化、低消費電力化、大画面化等で利点があ
ることより、開発が盛んにおこなわれている。

【０００４】例えば、特開２００２−７２９２３号公報
には、走査ライン当たりの選択期間が時間分割階調表示
方式のように短くなく、さらに、動画偽輪郭の発生が少
なく、画素毎の輝度ばらつきの少ない階調表示が可能な
電気光学素子が記載されている。

【０００５】この電気光学素子について、図１３・図１
４に基づいて説明する。

【０００６】図１３に示すように、表示装置は、複数の
電極配線である走査線Ｇ１０１、Ｇ１０２、…と、複数
の電極配線である信号線Ｓ１０１、Ｓ１０２…と、それ
らの交点に画素１０３…が設けられている。

【０００７】各画素１０３では、ＴＦＴ（Thin Film Tr
ansistor）１０１のソース端子（またはドレイン端子）
とコンデンサ１０２とは電源ＶＤＤに接続され、ＴＦＴ
１０１のドレイン端子（またはソース端子）は有機ＥＬ
素子（電気光学素子）１０５のアノード端子に接続され
る。また、ＴＦＴ１０４のソース端子（またはドレイン
端子）は信号線に接続され、ＴＦＴ１０４のゲート端子
は走査線に接続される。

【０００８】ＴＦＴ１０４のドレイン端子（またはソー
ス端子）と、ＴＦＴ１０６のドレイン端子（またはソー
ス端子）と、ＴＦＴ１０１のゲート端子と、コンデンサ
１０２とが接続される。

【０００９】ＴＦＴ１０６のゲート端子と、ダイオード
１０７（ＴＦＴのソース・ゲート間電極もしくはドレイ
ン・ゲート間電極を短絡させて構成した）のカソード端
子と、制御電極ＰＧ（ＰＧ１０１、…）とが接続され
る。また、ＴＦＴ１０６のソース端子（またはドレイン
端子）とコンデンサ１０８とが接続される。コンデンサ
１０８と有機ＥＬ素子１０５のカソード端子とは、アー
ス端子ＧＮＤに接続される。

【００１０】次に、図１３に示す電気光学素子の駆動に
ついて、図１４を用いて説明する。

【００１１】ここで、図１４は、上から、走査線Ｇ１０
１に入力されたパルス（Ｇ１０１への印加電圧ＶＧ
１）、走査線Ｇ１０２に入力されたパルス（Ｇ１０２へ
の印加電圧ＶＧ２）、走査線Ｇ１０３に入力されたパル
ス（Ｇ１０３への印加電圧ＶＧ３）、信号線Ｓ１０１に
入力されたパルス（Ｓ１０１への印加電圧ＶＳ１）、信
号線Ｓ１０２に入力されたパルス（Ｓ１０２への印加電
圧ＶＳ２）、制御電極ＰＧ１０１に入力されたパルス
（制御電極ＰＧ１０１への印加電圧）、ＴＦＴ１０１の
ゲート端子電圧ＶＣ１、ＴＦＴ１０６のドレイン端子電
圧ＶＰ１を示す。また、ＴＦＴ１０４およびＴＦＴ１０
６はともにＮｃｈ型ＴＦＴである。

【００１２】まず、ＴＦＴ１０４のゲート電圧ＶＧ１が
電圧Ｖ_ONとなると、ＴＦＴ１０４のソース・ドレイン間
が導通状態となる。そして、コンデンサ１０２のＴＦＴ
１０４のドレイン端子側の電位（ＶＣ１）が信号線Ｓ１
０１の電位となり、コンデンサ１０２に電荷が充電され
る。

【００１３】次にＴＦＴ１０４のゲート電圧ＶＧ１が電
圧Ｖ_OFFとなると、ＴＦＴ１０４のソース・ドレイン間
が非導通状態となる。

【００１４】この後、制御電極ＰＧ１０１が電圧Ｖ_ONと
なりダイオード１０７が逆極性状態となると、ＴＦＴ１
０６のゲート電圧が電圧Ｖ_ONとなり、ＴＦＴ１０６のソ
ース・ドレイン間が導通状態となる。そして、コンデン
サ１０２に充電されていた電荷の一部がコンデンサ１０
８に移動する。

【００１５】続いて、ＴＦＴ１０６のゲート電圧が電圧
Ｖ_OFFとなると、ＴＦＴ１０６のソース・ドレイン間は
非導通状態となる。また、制御電極ＰＧ１０１が電圧Ｖ
_OFFとなることよりダイオード１０７が順極性状態とな
る。これにより、コンデンサ１０８に充電されていた電
荷の一部がダイオード１０７を通じてアース端子ＧＮＤ
へ放電される。

【００１６】このとき、コンデンサ１０２の容量をＣ１
０２、コンデンサ１０８の容量をＣ１０８とすると、こ
の周期Ｔ１後のＴＦＴ１０１のゲート電位ＶＣ１はＶＣ１＝ＶＳ１×Ｃ１０２／（Ｃ１０２＋Ｃ１０８）となる。

【００１７】このようにして、ＴＦＴ１０４のソース・
ドレイン間が非導通状態となっている間に制御電極ＰＧ
１０１の電圧を周期Ｔ１でＨＩＧＨ／ＬＯＷさせ、コン
デンサ１０２に充電された電荷をコンデンサ１０８を通
じて放電させる。

【００１８】ＴＦＴ１０１がＮｃｈ型ＴＦＴの場合、Ｔ
ＦＴ１０１のゲート電圧ＶＣ１がしきい電圧Ｖｔｈより
大きい間は、ＴＦＴ１０１は導通状態となり、その間有
機ＥＬ素子１０５に電流が流れて発光する。

【００１９】また、ＴＦＴ１０１がＰｃｈ型ＴＦＴの場
合、ＴＦＴ１０１のゲート電圧ＶＣ１が、しきい電圧Ｖ
ｔｈより小さくなってからＴＦＴ１０１は導通状態とな
り、この間有機ＥＬ素子１０５に電流が流れて発光す
る。

【００２０】従って、ＴＦＴ１０４が導通状態となった
ときコンデンサ１０２へ保持する電位ＶＳ１を制御する
ことで、有機ＥＬ素子１０５の発光時間を制御し、階調
表示を行っている。

【００２１】このようして１フレーム期間に１回画素を
選択するため、時間分割階調のように走査ライン当たり
の選択期間が短くなるという欠点がなく、各画素を構成
する有機ＥＬ素子は必ず画素が選択されてから、コンデ
ンサ１０２へ保持された電圧に依存した期間連続的に発
光する。

【００２２】これにより、時間分割階調方式とは異な
り、動画偽輪郭の発生が少なく、コンデンサ１０２に充
電した電荷を同一工程で作ったコンデンサ１０８を用い
て放電させるので、コンデンサ１０２とコンデンサ１０
８との容量比が揃い易く、画素毎の輝度ばらつきの少な
い表示が得られる。

【００２３】なお、図１３においては走査線を駆動する
回路（走査線駆動回路）や信号線を駆動する回路（信号
線駆動回路）は示されていないが、実際にはこのような
駆動回路が必要となる。例えば、単結晶Ｓｉ基板を用い
て形成された走査線駆動回路（ゲート駆動回路）や信号
線駆動回路（データ駆動回路）を、画素回路を形成した
有機ＥＬパネルに接続したり、多結晶Ｓｉ（ポリシリコ
ン）薄膜を用いて画素回路と走査線駆動回路と信号線駆
動回路とをモノリシックに形成したりしている。

【００２４】ところで、走査線駆動回路は２値の電圧を
出力するため比較的簡素な回路構成となる。一方、信号
線駆動回路は必要とする階調数に応じて多段階の電圧を
出力する必要があるため、走査線駆動回路と比較すると
構成が複雑となる。

【００２５】ここで、信号線駆動回路の構成の一例を図
１５に示す。図１５に示すように、信号線駆動回路は、
シフトレジスタ１５１、ラッチ回路１５２・１５３、お
よび、ＤＡコンバーター（ＤＡＣ）と出力バッファとか
らなる回路１５４を備える。

【００２６】まず、シフトレジスタ１５１には、スター
トパルスＳＰとスタートパルスＳＰをシフトさせるため
のクロック信号ＣＫとが入力される。スタートパルスＳ
Ｐは、クロック信号ＣＫによってシフトされるととも
に、ラッチ回路１５２に出力される。

【００２７】また、ラッチ回路１５２には、階調数に応
じた複数の表示データが入力され、表示データを順次ラ
ッチする。全ての信号線を駆動するための表示データが
ラッチ回路１５２においてラッチされた後、ラッチ回路
１５３には、ラッチパルスが入力され、かつ、ラッチさ
れた表示データがラッチ回路１５２から入力される。ラ
ッチ回路１５３において、表示データは、１走査線を駆
動する期間保持される。

【００２８】回路１５４は、ＤＡＣおよび出力バッファ
からなり、ＤＡＣを行うための基準電源が入力される。
回路１５４は、ラッチ回路１５２にてラッチされている
表示データをＤＡＣにおいてアナログの電圧に変換し、
出力バッファを通じて信号線に出力する。

【００２９】また、回路１５４において１信号線に対応
するＤＡＣの構成の一例を図１６に示す。

【００３０】ＤＡＣは、デコーダー１６０、抵抗１６１
…、および、スイッチ（ＳＷ）１６２…を備える。

【００３１】デコーダー１６０には、ラッチ回路１５３
から出力された表示データが入力される。例えば、表示
データが６ｂｉｔ（階調数６４）の場合、デコーダー１
６０には、６本のバイナリー信号が入力され、６４本の
デコードされた信号が出力される。

【００３２】抵抗１６１は、ＤＡＣに入力された基準電
源１と基準電源２との間に直列に挿入される抵抗で、表
示データが６ｂｉｔの場合、６３個挿入される。スイッ
チ１６２はデコーダー１６０の出力信号により制御され
るスイッチであり、基準電源１−２間を抵抗にて分圧さ
れた６４電圧のうち、どの電圧を出力バッファへ出力す
るかを決めている。このスイッチは６４個必要となる。

【００３３】

【発明が解決しようとする課題】しかしながら、上述し
た構成の信号線駆動回路では、例えば、表示データが７
ｂｉｔの場合は、抵抗、スイッチがそれぞれ１２７個、
１２８個必要となり、また、表示データが８ｂｉｔの場
合は、それぞれ２５５個、２５６個必要となり、回路規
模が大きくなる。

【００３４】また、トランジスタのドレイン端子とゲー
ト端子とを短絡させて抵抗を形成すルと考えると、合計
５１１個のトランジスタが必要となり、回路規模が大き
くなる。

【００３５】従って、例えば単結晶Ｓｉ上に図１６に示
すような構成のＤＡＣを形成する場合、その回路規模が
大きいため、チップ面積の増加を伴う。これにより、表
示装置を製造する際のコストアップを招来する。

【００３６】また、ポリシリコン上に、信号線駆動回路
をモノリシリック形成する場合は、表示面以外の回路形
成面積が大きくなることにより、表示装置の小型化が困
難になる。これにより、表示装置を製造する際の歩留ま
りが低下し、従って、コストアップになるという問題が
発生していた。

【００３７】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、回路規模を小さくすることが
できる表示装置およびその駆動方法を提供することにあ
る。

【００３８】

【課題を解決するための手段】本発明の表示装置は、上
記の課題を解決するために、マトリクス状に配置される
画素毎に設けられ、充電および放電を行うコンデンサ
と、上記画素毎に設けられ、上記各コンデンサに接続さ
れて各コンデンサの充電および放電により階調が制御さ
れる電気光学素子と、上記画素を線順次に選択して走査
するための走査線と、上記選択されたラインの画素に表
示データを信号線を介して供給するためのデータ駆動回
路とを備える表示装置であって、上記データ駆動回路
は、表示データをパルス幅に変換するパルス幅変換回路
と、上記パルス幅に基づいて上記コンデンサにおける充
電または放電の時間制御を行うスイッチング素子とを備
えることを特徴としている。

【００３９】通常、抵抗やスイッチ用トランジスタを備
えたＤＡコンバータ（ＤＡＣ）をデータ駆動回路に用い
る場合、例えば２５６階調（８ビット）を表示させると
すると、１個の抵抗をトランジスタのドレイン端子とゲ
ート端子とを短絡させて形成するとしても、１本の信号
線ごとに、合計５１１個のトランジスタが必要となる。

【００４０】しかしながら、上記の構成によれば、デー
タ駆動回路は、各信号線に対応するように抵抗やスイッ
チなどを設けるのではなく、パルス幅変換回路とスイッ
チング素子を備える。

【００４１】パルス幅変換回路としては、例えば、カウ
ンター、コンパレーターおよびＳＲフリップフロップを
備える。ここで、カウンターの回路は全信号線に対して
１つでよく、各信号線に対して必要な回路としては、コ
ンパレーターおよびＳＲフリップフロップの回路とな
る。

【００４２】例えば、８ビットカウンターは多く見積も
っても２４０個程度のトランジスタで作製することがで
きる。このため、例えば２４０本の信号線があるとする
と、１本の信号線あたりに必要なトランジスタの数は１
個となる。また、コンパレーターおよびＳＲフリップフ
ロップの回路は２００個程度のトランジスタで作製する
ことができる。

【００４３】従って、１本の信号線あたりに必要なトラ
ンジスタの数を少なくして、回路規模の縮小化を図るこ
とができる。

【００４４】また、例えば、単結晶Ｓｉ（シリコン）ウ
エハー上に回路を形成した場合、１枚のウエハーから取
れるチップ数が増加する。この結果、表示装置の製造に
おいてコストダウンを図ることができる。

【００４５】上記の表示装置は、格子状に配された複数
の走査線および信号線により形成される画素領域毎に、
画素の走査時にコンデンサを放電または充電させる第１
スイッチング素子と、画素の非走査時にコンデンサを充
電または放電させる第２スイッチング素子と、電気光学
素子に直列に接続され、かつ、コンデンサに接続される
第３スイッチング素子とを備え、第３スイッチング素子
が導通状態となる時間および非導通状態となる時間を制
御することにより、電気光学素子における発光の階調制
御を行うことが好ましい。

【００４６】上記の構成によれば、電気光学素子に流れ
る電流を、コンデンサの充電および放電と、第３スイッ
チング素子のしきい電圧とによって制御することができ
る。従って、表示データに応じて電気光学素子の発光時
間を変化させて階調駆動を行うことができる。

【００４７】上記の表示装置は、少なくとも、スイッチ
ング素子のソース端子、第１スイッチング素子のソース
端子、または、第２スイッチング素子のソース端子と直
列に抵抗を接続することが好ましい。

【００４８】上記の構成によれば、抵抗を備えることに
より、走査時にコンデンサを放電する際、定電流で放電
することができる。従って、表示データに対してコンデ
ンサの放電電荷量が比例し、表示データに対して電気光
学素子の発光時間が比例することとなる。

【００４９】この結果、階調表示のリニアリティ特性の
向上を図ることができる。

【００５０】なお、スイッチング素子のソース端子、ま
たは、第１スイッチング素子のソース端子のいずれかと
直列に抵抗を接続し、かつ、第２スイッチング素子のソ
ース端子スイッチング素子のソース端子にも直列に抵抗
を接続することにより、さらに、階調表示のリニアリテ
ィ特性の向上を図ることができる。

【００５１】上記の表示装置は、スイッチング素子が、
薄膜トランジスタまたは金属酸化膜半導体電界効果トラ
ンジスタからなることが好ましい。

【００５２】上記の構成によれば、スイッチング素子を
簡単に形成することができる。

【００５３】上記の表示装置は、走査線を駆動するため
のゲート駆動回路および上記データ駆動回路のうち少な
くともいずれかは、モノリシックに形成されていること
が好ましい。

【００５４】上記の構成によれば、データ駆動回路およ
びゲート駆動回路のうちの少なくともいずれかを画素に
おける回路と同一基板上に形成することとなり、表示画
面以外の周辺エリアに配置される駆動回路の回路面積を
小さくすることができる。

【００５５】従って、例えば表示パネルの狭額縁化を図
ることができ、表示装置の小型化を図ることができる。
また、表示パネルの歩留まりが向上し、表示装置の製造
においてコストダウンを図ることができる。

【００５６】本発明の表示装置の駆動方法は、上記の課
題を解決するために、走査期間に画素領域内のコンデン
サに放電または充電を行い、非走査期間に充電または放
電を行うことにより、電気光学素子に電流を供給するた
めのスイッチング素子を制御する表示装置の駆動方法で
あって、表示データをパルス幅に変換した後、該パルス
幅に応じて、スイッチング素子が導通状態となる時間お
よび非導通状態となる時間を制御することにより、上記
電気光学素子における発光の階調制御を行うことを特徴
としている。

【００５７】上記の方法によれば、電気光学素子に流れ
る電流を、コンデンサの充電および放電と、スイッチン
グ素子のしきい電圧とによって制御することができる。
従って、表示データに応じて電気光学素子の発光時間を
変化させて階調駆動を行うことができる。

【００５８】また、表示データをパルス幅に変換するこ
とにより、例えば、各信号線に対して抵抗やスイッチを
設けることなく、１本の信号線あたりに必要なトランジ
スタの数を少なくして、表示装置における回路規模の縮
小化を図ることができる。

【００５９】

【発明の実施の形態】本発明の実施の一形態について図
１〜図１２に基づいて説明すれば、以下の通りである。

【００６０】図１は、本実施の形態に係る表示装置とし
て、有機エレクトロルミネッセンス表示装置（以下、有
機ＥＬ表示装置（表示装置）と称する）の要部の構成を
示す。同図に示すように、本有機ＥＬ表示装置は、有機
ＥＬ素子（有機エレクトロルミネッセンス表示素子）４
を有する表示パネル１０、データ駆動回路１、および、
ゲート駆動回路２を備えている。

【００６１】表示パネル１０は、マトリクス状に配され
た複数の画素Ａ１１〜Ａｍｎ（ｍ，ｎは自然数）により
構成されている。これらの画素を駆動することにより、
画像データの表示を行う。

【００６２】表示パネル１０には、図示しない基板上に
おいて、画素ごとに、有機ＥＬ素子４、Ｐｃｈ型の薄膜
トランジスタ（以下、ＴＦＴ：Thin Film Transistorと
称する）５・６、コンデンサ７、および、Ｎｃｈ型のＴ
ＦＴ８を備える。

【００６３】各ＴＦＴ（第１ＴＦＴ、第１スイッチング
素子）８において、そのゲート端子は、表示画面の行方
向に並ぶＴＦＴ８間で同じ走査線Ｇｉ（１≦ｉ≦ｍ，ｉ
は自然数）に接続されている。また、各ＴＦＴ８におい
て、そのソース端子は、表示画面の列方向に並ぶＴＦＴ
８間で同じ信号線Ｓｊ（１≦ｊ≦ｎ，ｊは自然数）に接
続されている。

【００６４】即ち、走査線Ｇｉと信号線Ｓｊとは、格子
状に配列された電極配線であり、その交点（交差部）付
近には、例えば、ゲート端子が走査線Ｇｉに、ソース端
子が信号線Ｓｊに接続されるスイッチング素子であるＴ
ＦＴ８が形成されている。

【００６５】ＴＦＴ（第２ＴＦＴ、第２スイッチング素
子）５のソース端子とＴＦＴ（第３ＴＦＴ、第３スイッ
チング素子、スイッチング素子）６のソース端子とは、
電源ＶＤＤに接続される。ＴＦＴ６のドレイン端子は有
機ＥＬ素子（電気光学素子）４のアノード端子に接続さ
れる。また、有機ＥＬ素子４のカソード端子はアース端
子ＧＮＤに接続される。

【００６６】ＴＦＴ５のドレイン端子とＴＦＴ６のゲー
ト端子とＴＦＴ８のドレイン端子とコンデンサ７の一方
の端子とは接続されており、この接続点における電位
は、各画素に対応してＶＣｍｎとなっている。また、コ
ンデンサ７の他方の端子はアース端子ＧＮＤに接続され
る。

【００６７】有機ＥＬ素子４は、自発光素子であり、電
流が流れると発光する発光層を有する。この発光層は、
発光状態と非発光状態との間で状態変化する。

【００６８】走査線Ｇｉは、マトリクス状に配置される
画素Ａ１１〜Ａｍｎを線順次に選択して走査するもので
あり、ゲート駆動回路２に接続される。

【００６９】ゲート駆動回路２は、走査線Ｇｉを順次駆
動するものであり、スタートパルスＳＰ−Ｇと、スター
トパルスＳＰ−Ｇをシフトさせるためのクロック信号
（Ｇクロック）とが入力される。

【００７０】信号線Ｓｊは、走査線Ｇｉによって選択さ
れたラインの画素にデータ信号を供給するものであり、
データ駆動回路１に接続される。

【００７１】データ駆動回路１は、シフトレジスタ１
１、第１ラッチ回路１２、第２ラッチ回路１３、パルス
幅変換回路１４、および、ＴＦＴ（スイッチング素子、
ＮＴｒ１〜ＮＴｒｎ）３を備える。

【００７２】ここで、本実施の形態に係る有機ＥＬ表示
装置において特徴的な構成であるパルス幅変換回路１４
の構成および動作について、図２・図３に基づいて説明
する。

【００７３】図２に示すように、パルス幅変換回路１４
は、カウンター２１と、コンパレーターおよびセット・
リセット・フリップフロップ（ＳＲフリップフロップ）
からなるコンパレーター・ＳＲＦ／Ｆ２２…とを備え
る。コンパレーター・ＳＲＦ／Ｆ２２は、各信号線Ｓｊ
に対応して設けられている。コンパレーター・ＳＲＦ／
Ｆ２２からの出力は、Ｎｃｈ型のＴＦＴ３を介して各信
号線Ｓｊに入力される。

【００７４】カウンター２１には、クロック信号である
Ｃクロックと、１つの走査線Ｇｉを駆動する駆動期間ご
とに出力されるラッチパルスとが入力される。

【００７５】カウンター２１からの出力信号は、コンパ
レーター・ＳＲＦ／Ｆ２２に入力される。また、コンパ
レーター・ＳＲＦ／Ｆ２２には、第２ラッチ回路１３か
ら出力される後述する表示データとラッチパルスとが入
力される。

【００７６】なお、コンパレーター・ＳＲＦ／Ｆ２２に
おけるコンパレーターでは、表示データとカウンター２
１からの出力信号とを比較する。このため、カウンター
のビット数は、表示データのビット数にあわせて設定さ
れる。

【００７７】次に、パルス幅変換回路１４の動作につい
て、図３を用いて説明する。ここで、階調数は８（３ビ
ット）とする。

【００７８】ある信号線Ｓｊに対応する表示データの階
調を７とする。このとき、コンパレーターでは表示デー
タ「１１１」と、カウンターからの出力信号Ｑ３，Ｑ
２，Ｑ１とを比較し、一致した時点でＳＲフリップフロ
ップに信号を出力する。

【００７９】そして、ＳＲフリップフロップは入力され
た信号を“Ｈ”から“Ｌ”に変化させる。即ち、出力信
号Ｏｓ（Ｏｓｊ）は、“Ｌ”になる。その後、ＳＲフリ
ップフロップにラッチパルスが入力されると、ＳＲフリ
ップフロップは入力された信号を“Ｈ”に変化させる。
即ち、出力信号Ｏｓ（Ｏｓｊ）は“Ｈ”になり、カウン
ターはリセットされる。

【００８０】例えば、信号線Ｓｊの隣の信号線Ｓ（ｊ＋
１）に対応する表示データの階調を３とすると、「０１
１」と、カウンターからの出力信号Ｑ３，Ｑ２，Ｑ１と
を比較し、一致した時点でＳＲフリップフロップに信号
を出力する。

【００８１】そして、ＳＲフリップフロップは入力され
た信号を“Ｈ”から“Ｌ”に変化させる。即ち、出力信
号Ｏｓ（Ｏｓ（ｊ＋１））は“Ｌ”になる。その後、Ｓ
Ｒフリップフロップにラッチパルスが入力されると、Ｓ
Ｒフリップフロップは入力された信号を“Ｈ”に変化さ
せる。即ち、出力信号Ｏｓ（Ｏｓ（ｊ＋１））は“Ｈ”
になり、カウンターはリセットされる。

【００８２】このようにして、パルス幅変換回路１４
は、表示データをパルス幅に変換する。

【００８３】ここで、データ駆動回路１における信号に
ついて説明する。

【００８４】まず、図１に示すように、シフトレジスタ
１１には、スタートパルスＳＰ−ＳとスタートパルスＳ
Ｐ−Ｓをシフトさせるためのクロック信号（Ｓクロッ
ク）とが入力される。スタートパルスＳＰ−Ｓは、クロ
ック信号（Ｓクロック）によってシフトされるととも
に、第１ラッチ回路１２に出力される。

【００８５】また、第１ラッチ回路１２には、階調数に
応じた複数の表示データ（データ）が入力され、第１ラ
ッチ回路１２からの出力に応じた表示データを順次ラッ
チする。全ての信号線Ｓｊを駆動するための表示データ
が第１ラッチ回路１２においてラッチされた後、第２ラ
ッチ回路１３には、ラッチパルスとともに、ラッチされ
た表示データが第１ラッチ回路１２から入力される。

【００８６】そして、表示データは、１つの走査線Ｇｉ
を駆動する駆動期間、第２ラッチ回路１３においてラッ
チされた後、パルス幅変換回路１４においてパルス幅に
変換され、ＴＦＴ３のゲート端子に入力される。

【００８７】このように、データ駆動回路１は、各信号
線に対応するように抵抗やスイッチなどを設けるのでは
なく、パルス幅変換回路１４とＴＦＴ３とを備える。こ
れにより、パルス幅変換回路１４におけるカウンターの
回路は全信号線に対して１つでよく、各信号線に対して
必要な回路としては、コンパレーターおよびＳＲフリッ
プフロップの回路となる。

【００８８】例えば、８ビットカウンターは多く見積も
っても２４０個程度のトランジスタで作製することがで
きる。このため、例えば２４０本の信号線があるとする
と、１本の信号線あたりに必要なトランジスタの数は１
個となる。また、コンパレーターおよびＳＲフリップフ
ロップの回路（コンパレーター・ＳＲＦ／Ｆ２２）は２
００個程度のトランジスタで作製することができる。

【００８９】従って、例えば、コンパレーター・ＳＲＦ
／Ｆ２２を２００個のトランジスタで作製するとすれ
ば、カウンターとあわせると、合計で２０１個のトラン
ジスタで作製することができる。

【００９０】通常、抵抗やスイッチ用トランジスタを備
えたＤＡコンバータ（ＤＡＣ）をデータ駆動回路に用い
る場合、２５６階調（８ビット）を表示させるとする
と、１個の抵抗をトランジスタのドレイン端子とゲート
端子とを短絡させて形成するとしても、１本の信号線ご
とに、合計５１１個のトランジスタが必要となる。

【００９１】しかしながら、上述したように、データ駆
動回路１にパルス幅変換回路１４とＴＦＴ３とを備える
場合、１本の信号線あたりに必要なトランジスタの数は
半分以下となり、回路規模の縮小化を図ることができ
る。

【００９２】これにより、例えば、単結晶Ｓｉ（シリコ
ン）ウエハー上に回路を形成した場合、１枚のウエハー
から取れるチップ数が増加する。従って、有機ＥＬ表示
装置の製造においてコストダウンを図ることができる。

【００９３】また、例えば、ポリシリコンＴＦＴ技術に
より、データ駆動回路１およびゲート駆動回路２をモノ
リシックに形成する場合、即ち、データ駆動回路１およ
びゲート駆動回路２を画素における回路と同一基板上に
形成した場合、表示画面以外の周辺エリアに配置される
駆動回路の回路面積を小さくすることができる。

【００９４】これにより、表示パネル１０の狭額縁化を
図ることができ、有機ＥＬ表示装置の小型化を図ること
ができる。また、表示パネル１０の歩留まりが向上し、
有機ＥＬ表示装置の製造においてコストダウンを図るこ
とができる。

【００９５】以下、データ駆動回路１およびゲート駆動
回路２からの信号、画素における電位および発光（階調
制御）について、図１および図４に基づいて説明する。

【００９６】ここで、図４は、上から、ゲート駆動回路
２から走査線Ｇ１に入力されたパルス（Ｇ１への印加電
圧）、ゲート駆動回路２から走査線Ｇ２に入力されたパ
ルス（Ｇ２への印加電圧）、データ駆動回路１から信号
線Ｓ１に入力されたパルス（Ｓ１への印加電圧）、デー
タ駆動回路１から信号線Ｓ２に入力されたパルス（Ｓ２
への印加電圧）、画素Ａ１１における電位ＶＣ１１（画
素Ａ１１におけるＴＦＴ５のドレイン端子とＴＦＴ６の
ゲート端子とＴＦＴ８のドレイン端子とコンデンサ７の
一方の端子との接続点における電位）、画素Ａ１１にお
ける有機ＥＬ素子４が発光している期間（Ａ１１の発
光）、画素Ａ２２における電位ＶＣ２２、画素Ａ２２に
おける有機ＥＬ素子４が発光している期間（Ａ２２の発
光）を示す。

【００９７】まず、走査線Ｇ１が走査されると、ＴＦＴ
８のゲート電圧が電圧Ｖ_ONとなる。このとき、ＴＦＴ８
のソース・ドレイン間は導通状態となるとともに、ＴＦ
Ｔ５は非導通状態となる。

【００９８】データ駆動回路１におけるＴＦＴ３（出力
トランジスタＮＴｒ１）の出力が表示データに応じたパ
ルス幅となる時間、ＴＦＴ８のソース端子は、アース端
子ＧＮＤに導通する。

【００９９】このため、１フィールド期間前の駆動でＶ
ＤＤに充電されたコンデンサ７は放電をはじめる。即
ち、ＮＴｒ１がオフになる時間（コンパレーター・ＳＲ
Ｆ／Ｆ２２からの出力信号Ｏｓ１が“Ｌ”になる時間）
に応じて電位ＶＣ１１はＶＤＤから下がりはじめ、ＧＮ
Ｄ〜ＶＤＤ間の電位になる。また、ＮＴｒ１が非導通状
態になると、信号線Ｓ１はハイインピーダンス（ＨＺ）
になり、ＴＦＴ８が導通状態でもコンデンサ７の電荷保
持状態は変化しない。

【０１００】このとき、ＴＦＴ６のゲート電位であるＶ
Ｃ１１がＶＤＤから下がり、ＴＦＴ６のしきい電圧であ
るＶｔｈ以下になるとＴＦＴ６は導通状態になる。この
ため、有機ＥＬ素子４に電流が流れ、画素Ａ１１におけ
る有機ＥＬ素子４は発光をはじめる。

【０１０１】次に、走査線Ｇ１が非走査期間になると、
ＴＦＴ８のゲート電圧が電圧Ｖ_OFFとなる。このとき、
ＴＦＴ８のソース・ドレイン間は非導通状態となるとと
もに、ＴＦＴ５のソース・ドレイン間は導通状態とな
る。これにより、コンデンサ７は充電をはじめ、電位Ｖ
Ｃ１１がＶｔｈを越えるとＴＦＴ６は非導通状態とな
り、画素Ａ１１における有機ＥＬ素子４は発光を停止す
る。

【０１０２】コンデンサ７は次のフィールドの走査が開
始されるまで、電位ＶＣ１１がＶＤＤに近づくように充
電される。このようにして、表示データに応じて有機Ｅ
Ｌ素子４の発光時間を変化させて階調駆動（階調制御）
を行う。

【０１０３】なお、ここではＴＦＴ８とＴＦＴ５とのゲ
ート信号（ゲート端子に入力される信号）を同じとした
が、ＴＦＴ５のゲート信号としては、走査線の非走査期
間内でＴＦＴ５のソース・ドレイン間を導通状態にさせ
るのであれば、必ずしもＴＦＴ８のゲート信号と同じに
する必要はない。

【０１０４】また、走査線Ｇ１が非走査期間になって走
査線Ｇ２が走査されると、上記と同様に、ＶＣ２２が、
Ｖｔｈ以下になると画素Ａ２２における有機ＥＬ素子４
は発光をはじめる。そして、さらに走査線Ｇ２が非走査
期間になり、電位ＶＣ２２が再びＶｔｈを越えると、画
素Ａ２２における有機ＥＬ素子４は発光を停止する。

【０１０５】なお、図１に記載の構成においては、ＴＦ
Ｔ８をＮｃｈ型、ＴＦＴ５をＰｃｈ型としたが、これに
限定されるものではなく、例えば、ＴＦＴ８をＰｃｈ
型、ＴＦＴ５をＮｃｈ型としてもよく、この場合は、走
査線Ｇ１に入力する信号の極性を上述したものと逆にす
ればよい。

【０１０６】また、ＴＦＴ８およびＴＦＴ５をともにＮ
ｃｈ型としてもよく、この場合について、図５を用いて
説明する。ここでは、Ｐｃｈ型のＴＦＴ５のかわりにＮ
ｃｈ型のＴＦＴ３０を備える。なお、図１に示す構成要
素と同等の機能を有する構成要素については、同一の符
号を付記してその説明を省略する。

【０１０７】図５に示すように、ＴＦＴ８のゲート端子
には走査線Ｇｉが、ＴＦＴ３０のゲート端子には制御線
ＣＧｉ（図５においてはＣＧ１）（１≦ｉ≦ｍ，ｉは自
然数）が接続される。制御線ＣＧｉは、ＴＦＴ８のゲー
ト端子とＴＦＴ３０のゲート端子とに対して、別個に信
号を入力することができるようにするために設けられた
電極配線である。

【０１０８】このように、ＴＦＴ８とＴＦＴ３０とがと
もにＮｃｈ型の場合は、制御線ＣＧｉを各走査線Ｇｉに
対応するように追加することで、ＴＦＴ５を用いる場合
と同様の効果が得られる。

【０１０９】また、ＴＦＴ８とＴＦＴ３０とがともにＰ
ｃｈ型の場合は、走査線Ｇｉと制御線ＣＧｉとに入力す
る信号の極性を、ともにＮｃｈ型の場合とは逆にすれば
よい。

【０１１０】なお、図１において、ＴＦＴ６はＰｃｈ型
としたが、これに限定されるものではなく、図７に示す
ようにＮｃｈ型としてもよい。同図に示すように、ＴＦ
Ｔ６のかわりにＮｃｈ型のＴＦＴ４１を用いる。電源Ｖ
ＤＤには有機ＥＬ素子４のアノード端子、コンデンサ５
２の一方の電極、およびＰｃｈ型のＴＦＴ５１のソース
端子が接続される。また、有機ＥＬ素子４のカソード端
子はＴＦＴ４１のドレイン端子に接続される。

【０１１１】このような構成であっても、図１に示すデ
ータ駆動回路１を用いることにより、上記と同様の効果
が得られる。

【０１１２】また、図６に示すように、電源ＶＤＤには
有機ＥＬ素子４のアノード端子が接続され、有機ＥＬ素
子４のカソード端子はＴＦＴ４１のドレイン端子に接続
されるような構成としてもかまわない。ＴＦＴ４１のソ
ース端子はアース端子ＧＮＤに接続され、ＴＦＴ４１の
ゲート端子はコンデンサ７とＴＦＴ８のドレイン端子と
ＴＦＴ４２のドレイン端子に接続される。

【０１１３】このときのデータ駆動回路１の構成を図８
に示す。即ち、パルス幅変換回路１４から出力された信
号は、Ｐｃｈ型のＴＦＴ（出力トランジスタ）６０に入
力される。ＴＦＴ（ＰＴｒ１〜ＰＴｒｎ）６０は、ソー
ス端子は電源ＶＤＤに接続され、ドレイン端子は信号線
Ｓｊに接続される。

【０１１４】図８に示すデータ駆動回路１を用いた場合
の、画素Ａ１１における電位ＶＣ１１および発光につい
て、図９に基づいて説明する。ここで、走査線Ｇ１への
印加電圧、走査線Ｇ２への印加電圧、信号線Ｓ１への印
加電圧、および、信号線Ｓ２への印加電圧については図
４に示すものと同じである。

【０１１５】走査線Ｇ１が走査されると、ＴＦＴ８のソ
ース・ドレイン間は導通状態となり、ＴＦＴ４２のソー
ス・ドレイン間は非導通状態となる。このとき、ＴＦＴ
８のソース端子は、データ駆動回路１の出力トランジス
タＰＴｒ１の出力が表示データに応じたパルス幅の時
間、電源ＶＤＤに導通する。

【０１１６】このため、１フィールド前の駆動でアース
端子ＧＮＤに放電されたコンデンサ７は充電をはじめ、
ＰＴｒ１がオフになる時間に応じて電位ＶＣ１１はＧＮ
Ｄ〜ＶＤＤ間の電位になる。ＰＴｒ１が非導通状態にな
ると、信号線Ｓ１はハイインピーダンス（ＨＺ）にな
り、ＴＦＴ８が導通状態でもコンデンサ７の電荷保持状
態は変化しない。

【０１１７】ここで、ＴＦＴ４１のゲート電位であるＶ
Ｃ１１が、ＴＦＴ４１のしきい電圧であるＶｔｈ以上に
なるとＴＦＴ４１は導通状態になるため、有機ＥＬ素子
４に電流が流れ、有機ＥＬ素子４は発光をはじめる。

【０１１８】次に、走査線Ｇ１の非走査期間になると、
ＴＦＴ８のソース・ドレイン間が非導通状態となり、Ｔ
ＦＴ４２のソース・ドレイン間が導通状態となるため、
コンデンサ７はアース端子ＧＮＤにむかって放電をはじ
る。ここで、電位ＶＣ１１がＶｔｈ以下になるとＴＦＴ
４１は非導通状態となり、有機ＥＬ素子４は発光を停止
する。

【０１１９】また、コンデンサ７は次のフィールドの走
査が開始されるまで、アース端子ＧＮＤにむかって放電
される。このようにして、表示データに応じてパルス幅
を変化させることで有機ＥＬ素子４の発光時間を変化さ
せて階調表示を行うため、図１で示された回路と同様の
効果がある。

【０１２０】さらに、図１に示す各ＴＦＴ３に、抵抗を
接続してもかまわない。この場合の構成を図１０に示
す。

【０１２１】同図に示すように、図１に示すデータ駆動
回路１において、出力トランジスタであるＴＦＴ３のソ
ース端子とＧＮＤとの間に抵抗７０が挿入されている。
この回路の動作は図４に示すタイミングチャートと同一
である。

【０１２２】抵抗７０を備えることにより、走査時にコ
ンデンサ７を放電する際、定電流で放電することができ
る。これにより、表示データに対してコンデンサ７の放
電電荷量が比例する。従って、表示データに対して有機
ＥＬ素子４の発光時間が比例することとなり、抵抗７０
を備えていない場合よりも、さらに、階調表示のリニア
リティ特性の向上を図ることができる。

【０１２３】また、例えば、抵抗をＴＦＴ３に接続する
のではなく、信号線ＳｊとＴＦＴ８との間に挿入しても
かまわない。この場合の構成を図１１に示す。

【０１２４】同図に示すように、ＴＦＴ８のソース端子
と信号線Ｓｊ間に抵抗８０を挿入する。これにより、上
記と同様、走査時にコンデンサ７を放電する際、定電流
で放電できるため、表示データに対してコンデンサ７の
放電電荷量が比例する。これにより、表示データに対し
て有機ＥＬ素子４の発光時間が比例することとなり、抵
抗８０を備えていない場合よりも、さらに、階調表示の
リニアリティ特性の向上を図ることができる。

【０１２５】さらに、例えば、抵抗をＴＦＴ５と電源Ｖ
ＤＤとの間に挿入してもかまわない。この場合の構成を
図１２に示す。

【０１２６】同図に示すように、ＴＦＴ５のソース端子
と電源ＶＤＤとの間に抵抗９０を挿入する。これによ
り、非走査時にコンデンサ７を充電する際、定電流で充
電できるため、走査期間中に放電された電位からＶＤＤ
への充電が表示データに比例して充電することができ
る。

【０１２７】従って、表示データに対してＴＦＴ６が導
通している時間が比例し、有機ＥＬ素子４の発光時間が
比例することとなる。この結果、抵抗９０を備えていな
い場合よりも、さらに、階調表示のリニアリティ特性の
向上を図ることができる。

【０１２８】なお、この図１２に示す構成と、図１０ま
たは図１１に示す構成とを組み合わせることにより、さ
らに一層、階調表示のリニアリティ特性の向上を図るこ
とができる。

【０１２９】なお、データ駆動回路１の出力用スイッチ
ング素子（出力トランジスタ）や各画素におけるスイッ
チング素子としては、ＴＦＴに限定されるものではな
く、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果
トランジスタ：metal-oxide-semiconductor field-effe
ct-transistor）や、他のスイッチング素子、あるい
は、バイポーラ型トランジスタなどであってもかまわな
い。

【０１３０】また、表示装置としては、有機ＥＬ表示装
置に限定されるものではなく、液晶表示装置（ＬＣＤ：
liquid crystal display）であってもかまわない。

【０１３１】以上のように、表示装置は、マトリクス状
に配置される画素毎に設けられ、充電および放電を行う
コンデンサ７・５２と、上記画素毎に設けられ、上記各
コンデンサ７・５２に接続されて各コンデンサ７・５２
の充電および放電により階調が制御される有機ＥＬ素子
４と、上記画素を線順次に選択して走査するための走査
線Ｇ１〜Ｇｍと、上記選択されたラインの画素に表示デ
ータを信号線Ｓ１〜Ｓｎを介して供給するためのデータ
駆動回路１とを備える。

【０１３２】また、上記データ駆動回路１は、表示デー
タをパルス幅に変換するパルス幅変換回路１４と、上記
パルス幅に基づいて上記コンデンサ７・５２における充
電または放電の時間制御を行うＴＦＴ３・６０とを備え
る。

【０１３３】

【発明の効果】本発明の表示装置は、以上のように、マ
トリクス状に配置される画素毎に設けられ、充電および
放電を行うコンデンサと、上記画素毎に設けられ、上記
各コンデンサに接続されて各コンデンサの充電および放
電により階調が制御される電気光学素子と、上記画素を
線順次に選択して走査するための走査線と、上記選択さ
れたラインの画素に表示データを信号線を介して供給す
るためのデータ駆動回路とを備える表示装置であって、
上記データ駆動回路は、表示データをパルス幅に変換す
るパルス幅変換回路と、上記パルス幅に基づいて上記コ
ンデンサにおける充電または放電の時間制御を行うスイ
ッチング素子とを備える構成である。

【０１３４】これにより、データ駆動回路は、各信号線
に対応するように抵抗やスイッチなどを設けるのではな
く、パルス幅変換回路とスイッチング素子を備えること
となる。

【０１３５】パルス幅変換回路としては、例えば、カウ
ンター、コンパレーターおよびＳＲフリップフロップを
備える。ここで、カウンターの回路は全信号線に対して
１つでよく、各信号線に対して必要な回路としては、コ
ンパレーターおよびＳＲフリップフロップの回路とな
る。

【０１３６】従って、１本の信号線あたりに必要なトラ
ンジスタの数を少なくして、回路規模の縮小化を図るこ
とができる。

【０１３７】また、例えば、単結晶Ｓｉウエハー上に回
路を形成した場合、１枚のウエハーから取れるチップ数
が増加する。この結果、表示装置の製造においてコスト
ダウンを図ることができるといった効果を奏する。

【０１３８】本発明の表示装置は、格子状に配された複
数の走査線および信号線により形成される画素領域毎
に、画素の走査時にコンデンサを放電または充電させる
第１スイッチング素子と、画素の非走査時にコンデンサ
を充電または放電させる第２スイッチング素子と、電気
光学素子に直列に接続され、かつ、コンデンサに接続さ
れる第３スイッチング素子とを備え、第３スイッチング
素子が導通状態となる時間および非導通状態となる時間
を制御することにより、電気光学素子における発光の階
調制御を行う構成である。

【０１３９】これにより、電気光学素子に流れる電流
を、コンデンサの充電および放電と、第３スイッチング
素子のしきい電圧とによって制御することができる。従
って、表示データに応じて電気光学素子の発光時間を変
化させて階調駆動を行うことができるといった効果を奏
する。

【０１４０】本発明の表示装置は、少なくとも、スイッ
チング素子のソース端子、第１スイッチング素子のソー
ス端子、または、第２スイッチング素子のソース端子と
直列に抵抗を接続する構成である。

【０１４１】これにより、走査時にコンデンサを放電す
る際、定電流で放電することができる。従って、表示デ
ータに対してコンデンサの放電電荷量が比例し、表示デ
ータに対して電気光学素子の発光時間が比例することと
なる。この結果、階調表示のリニアリティ特性の向上を
図ることができるといった効果を奏する。

【０１４２】本発明の表示装置は、スイッチング素子
が、薄膜トランジスタまたは金属酸化膜半導体電界効果
トランジスタからなる構成である。

【０１４３】上記の構成によれば、スイッチング素子を
簡単に形成することができるといった効果を奏する。

【０１４４】本発明の表示装置は、走査線を駆動するた
めのゲート駆動回路および上記データ駆動回路のうち少
なくともいずれかは、モノリシックに形成されている構
成である。

【０１４５】これにより、データ駆動回路およびゲート
駆動回路のうちの少なくともいずれかを画素における回
路と同一基板上に形成することとなり、表示画面以外の
周辺エリアに配置される駆動回路の回路面積を小さくす
ることができる。

【０１４６】従って、例えば表示パネルの狭額縁化を図
ることができ、表示装置の小型化を図ることができる。
また、表示パネルの歩留まりが向上し、表示装置の製造
においてコストダウンを図ることができるといった効果
を奏する。

【０１４７】本発明の表示装置の駆動方法は、以上のよ
うに、走査期間に画素領域内のコンデンサに放電または
充電を行い、非走査期間に充電または放電を行うことに
より、電気光学素子に電流を供給するためのスイッチン
グ素子を制御する表示装置の駆動方法であって、表示デ
ータをパルス幅に変換した後、該パルス幅に応じて、ス
イッチング素子が導通状態となる時間および非導通状態
となる時間を制御することにより、上記電気光学素子に
おける発光の階調制御を行う構成である。

【０１４８】これにより、電気光学素子に流れる電流
を、コンデンサの充電および放電と、スイッチング素子
のしきい電圧とによって制御することができる。従っ
て、表示データに応じて電気光学素子の発光時間を変化
させて階調駆動を行うことができる。

【０１４９】また、表示データをパルス幅に変換するこ
とにより、例えば、各信号線に対して抵抗やスイッチを
設けることなく、１本の信号線あたりに必要なトランジ
スタの数を少なくして、表示装置における回路規模の縮
小化を図ることができるといった効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る有機ＥＬ表示装置
の要部の構成を示す図である。

【図２】パルス幅変換回路の構成の一例を示すブロック
図である。

【図３】パルス幅変換回路の動作を示すタイミングチャ
ートである。

【図４】データ駆動回路およびゲート駆動回路からの信
号、画素における電位および発光について示すタイミン
グチャートである。

【図５】画素の構成の一例を示す図である。

【図６】画素の構成の他の一例を示す図である。

【図７】画素の構成のさらに他の一例を示す図である。

【図８】データ駆動回路の構成の一例を示す図である。

【図９】図８に示すデータ駆動回路を用いた場合の、画
素における電位および発光について示すタイミングチャ
ートである。

【図１０】図１に示すパルス幅変換回路に、ＴＦＴおよ
び抵抗が接続された場合の構成を示す図である。

【図１１】信号線と第１ＴＦＴとの間に抵抗を挿入した
場合の画素の構成を示す図である。

【図１２】第２ＴＦＴと電源ＶＤＤとの間に抵抗を挿入
した場合の画素の構成を示す図である。

【図１３】従来の電気光学素子の要部の構成について示
す図である。

【図１４】図１３に示す電気光学素子の駆動を示すタイ
ミングチャートである。

【図１５】図１３に示す電気光学素子に用いる信号駆動
回路の構成の一例を示す図である。

【図１６】図１５に示す信号駆動回路におけるＤＡコン
バーターの構成の一例を示す図である。

【符号の説明】

１データ駆動回路２ゲート駆動回路３ＴＦＴ（スイッチング素子）４有機ＥＬ素子（電気光学素子）５ＴＦＴ（第２スイッチング素子）６ＴＦＴ（第３スイッチング素子）７コンデンサ８ＴＦＴ（第１スイッチング素子）１０表示パネル１２第１ラッチ回路１３第２ラッチ回路１４パルス幅変換回路２１カウンター２２コンパレーター・ＳＲＦ／Ｆ５２コンデンサ７０抵抗８０抵抗９０抵抗Ａ１１〜Ａｍｎ画素Ｇ１〜Ｇｍ走査線Ｓ１〜Ｓｎ信号線ＶＣｍｎ電位ＶＤＤ電源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１ＡＨ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 ＡＦターム(参考） 3K007 AB17 AB18 BA06 BB07 DB03 GA04 5C080 AA06 BB05 DD05 DD22 DD28 EE29 FF11 GG08 HH09 5C094 AA15 AA43 BA27 CA19 CA25 EA04 EA07 FB18 FB19 GA10

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置される画素毎に設けら
れ、充電および放電を行うコンデンサと、上記画素毎に
設けられ、上記各コンデンサに接続されて各コンデンサ
の充電および放電により階調が制御される電気光学素子
と、上記画素を線順次に選択して走査するための走査線
と、上記選択されたラインの画素に表示データを信号線
を介して供給するためのデータ駆動回路とを備える表示
装置であって、上記データ駆動回路は、表示データをパルス幅に変換す
るパルス幅変換回路と、上記パルス幅に基づいて上記コンデンサにおける充電ま
たは放電の時間制御を行うスイッチング素子とを備える
ことを特徴とする表示装置。
【請求項２】格子状に配された複数の走査線および信号
線により形成される画素領域毎に、上記画素の走査時に
上記コンデンサを放電または充電させる第１スイッチン
グ素子と、上記画素の非走査時に上記コンデンサを充電
または放電させる第２スイッチング素子と、上記電気光
学素子に直列に接続され、かつ、上記コンデンサに接続
される第３スイッチング素子とを備え、上記第３スイッチング素子が導通状態となる時間および
非導通状態となる時間を制御することにより、上記電気
光学素子における発光の階調制御を行うことを特徴とす
る請求項１に記載の表示装置。
【請求項３】上記スイッチング素子のソース端子と直列
に抵抗を接続することを特徴とする請求項１に記載の表
示装置。
【請求項４】上記第１スイッチング素子のソース端子と
直列に抵抗を接続することを特徴とする請求項２に記載
の表示装置。
【請求項５】上記第２スイッチング素子のソース端子と
直列に抵抗を接続することを特徴とする請求項２に記載
の表示装置。
【請求項６】上記スイッチング素子、上記第１スイッチ
ング素子、上記第２スイッチング素子、および、上記第
３スイッチング素子は、薄膜トランジスタまたは金属酸
化膜半導体電界効果トランジスタからなることを特徴と
する請求項２に記載の表示装置。
【請求項７】上記走査線を駆動するためのゲート駆動回
路および上記データ駆動回路のうち少なくともいずれか
は、モノリシックに形成されていることを特徴とする請
求項１に記載の表示装置。
【請求項８】走査期間に画素領域内のコンデンサに放電
または充電を行い、非走査期間に充電または放電を行う
ことにより、電気光学素子に電流を供給するためのスイ
ッチング素子を制御する表示装置の駆動方法であって、表示データをパルス幅に変換した後、該パルス幅に応じ
て、上記スイッチング素子が導通状態となる時間および
非導通状態となる時間を制御することにより、上記電気
光学素子における発光の階調制御を行うことを特徴とす
る表示装置の駆動方法。