JP2004280059A - 表示装置 - Google Patents

Abstract

【課題】電流発光素子が均一な輝度の光を表示する、画質の劣化を抑制した表示装置を実現すること。
【解決手段】本発明にかかる表示装置は、データ線３と第１のスイッチング手段であるＴＦＴ４とコンデンサ５を備えたデータ書き込み手段１と、第２のスイッチング手段であるＴＦＴ８と有機ＥＬ素子７を備えた閾値電圧検出手段２を備える。ドライバー素子であるＴＦＴ６のゲート電極とドレイン電極を短絡するＴＦＴ８を備えた閾値電圧検出手段２は、データ書き込み手段１と別個独立に動作することにより、ＴＦＴ６の閾値電圧を検出する。また、発光工程におけるＴＦＴ６のゲート・ソース間電圧は、データ書き込み手段１により書き込まれた電位に閾値電圧検出手段２により検出されたＴＦＴ６の閾値電圧を加えた値となる。したがって、ＴＦＴ６の閾値電圧の変動は補償され、均一な輝度の光の表示を可能とする表示装置を実現する。
【選択図】 図１

Description

この発明は、電流発光素子の輝度を制御したアクティブマトリックス型の表示装置に関するものである。

自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度が流れる電流値により制御される点で、液晶セルが電圧により制御される液晶表示装置等とは異なる。

有機ＥＬ表示装置においては、駆動方式として単純（パッシブ）マトリックス型とアクティブマトリックス型とを採ることができる。前者は構造が単純であるものの大型かつ高精細のディスプレイの実現が困難であるとの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同時に画素内に設けた能動素子、たとえば、薄膜トランジスタ（Thin Film Transistor : ＴＦＴ）によって制御する、アクティブマトリックス型の表示装置の開発が盛んに行われている。

図２０に、従来技術にかかるアクティブマトリックス方式の有機ＥＬ表示装置における画素回路を示す。従来技術における画素回路は、カソード側が正電源Ｖ_ddに接続された有機ＥＬ素子１０５と、ドレイン電極が有機ＥＬ素子１０５のアノード側に接続され、ソース電極がグラウンドに接続されたＴＦＴ１０４と、ＴＦＴ１０４のゲート電極とグラウンドとの間に接続されたコンデンサ１０３と、ドレイン電極がＴＦＴ１０４のゲート電極に、ソース電極がデータ線１０１に、ゲート電極が走査線１０６にそれぞれ接続されたＴＦＴ１０２とを有する構造をとる。

上記画素回路の動作を以下に説明する。走査線１０６の電位を高レベルとし、データ線１０１に書き込み電位を印加すると、ＴＦＴ１０２がオン状態となりコンデンサ１０３が充電または放電され、ＴＦＴ１０４のゲート電極電位は書き込み電位となる。つぎに、走査線１０６の電位を低レベルとすると、ＴＦＴ１０２はオフ状態となり、走査線１０６とＴＦＴ１０２は電気的に切り離されるが、ＴＦＴ１０４のゲート電極電位はコンデンサ１０３によって安定に保持される。

そして、ＴＦＴ１０４および有機ＥＬ素子１０５に流れる電流は、ＴＦＴ１０４のゲート・ソース間電圧Ｖ_gsに応じた値となり、有機ＥＬ素子１０５はその電流値に応じた輝度で発光し続ける。ここで、走査線１０６を選択してデータ線１０１に与えられた輝度情報を画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。上述のように図２０に示す画素回路では一度電位の書き込みを行えば、つぎに書き込みが行われるまでの間、有機ＥＬ素子１０５は一定の輝度で発光を継続する（たとえば、特許文献１参照）。

特開平８−２３４６８３号公報（第１０頁、第１図）

ここで、アクティブマトリックス型の有機ＥＬ素子表示装置においては、能動素子としてガラス基板上に形成されたＴＦＴが利用される。しかし、非晶質であるアモルファスシリコンを使用し形成されたＴＦＴにおいては、長時間にわたり電流が流れた場合、電流が流れた当初と比較し、閾値電圧が変動する場合がある。また、ＴＦＴの劣化により閾値電圧が変動する場合もある。このように、アモルファスシリコンを使用し形成されたＴＦＴは、同一画素において閾値電圧の変動が発生する場合がある。

図２１は、劣化前のＴＦＴと劣化後のＴＦＴの電圧−電流特性を示すグラフである。図２１において、曲線ｌ₃は劣化前のＴＦＴのゲート・ソース間電圧Ｖ_gsとドレイン電流Ｉ_dの特性を示し、曲線ｌ₄は、劣化後のＴＦＴの特性を示す。また、Ｖ_th4およびＶ_th4’は、劣化前および劣化後のＴＦＴの閾値電圧である。図２１に示すように、劣化前と劣化後ではＴＦＴの閾値電圧は異なるため、同じ電位Ｖ_D4が書き込まれた場合、各々のドレイン電流はＩ_d2およびＩ_d3と異なる値となる。したがって、Ｖ_D4の電位を与えることによってドライバー素子のＴＦＴの劣化前には有機ＥＬ素子にはＩ_d2だけ流れたにも関わらず、ＴＦＴの劣化後にはＩ_d3（＜Ｉ_d2）の値の電流しか流れず、所定の輝度の光を表示できないこととなる。このため、電流発光素子に流れる電流を制御するＴＦＴの閾値電圧が変動した場合、同一の電位を印加したにもかかわらず電流発光素子に流れる電流は変動し、この結果、表示装置の表示部で表示される輝度が不均一となり、画質劣化の原因となる。

本発明は、上記した従来技術の欠点に鑑みてなされたものであり、表示装置の表示部において表示される輝度が均一であるアクティブマトリックス型の表示装置を提供することを目的とする。

請求項１にかかる表示装置は、発光輝度に対応する電位を書き込むデータ書き込み手段と、該電位に応じて電流値を制御し、薄膜トランジスタを有するドライバー素子の閾値電圧を検出する閾値電圧検出手段と、を備えたアクティブマトリックス型の表示装置において、前記データ書き込み手段は、発光輝度に対応した電位を供給するデータ線と、前記データ線を介して供給される電位の書き込みを制御する第１のスイッチング手段と、を備え、前記閾値電圧検出手段は、前記ドライバー素子のゲート電極とドレイン電極との間の導通状態を制御する第２のスイッチング手段と、流れる電流に対応した輝度の光を表示するとともに、電荷を蓄積する容量として前記ドライバー素子のソース電極またはドレイン電極に電荷を供給可能な電流発光素子と、を備えたことを特徴とする。

本発明にかかる表示装置によれば、ドライバー素子であるＴＦＴの閾値電圧が変動した場合でも、第２のスイッチング手段を設けることにより別個独立に機能する閾値電圧検出手段によって検出された閾値電圧を、書き込み電圧に加えた電圧がゲート・ソース間電圧となり、ＴＦＴに流れる電流は変動せず有機ＥＬ素子は均一な輝度の光を表示する。

請求項２にかかる表示装置は、前記閾値電圧検出手段は、前記第２のスイッチング手段によりゲート電極とドレイン電極との間を短絡された前記ドライバー素子に対して、前記電流発光素子に蓄積された電荷に起因したゲート・ソース間の電位差に基づいてオン状態とした後、前記蓄積された電荷の減少によってゲート・ソース間の電位差が閾値電圧まで低下してオフ状態となることによって、前記ドライバー素子の閾値電圧を検出することを特徴とする。

請求項３にかかる表示装置は、発光時に前記ドライバー素子に対して印加される電位は、前記閾値電圧検出手段により検出された前記ドライバー素子の閾値電圧と、前記データ書き込み手段により書き込まれた電位との和であることを特徴とする。

請求項４にかかる表示装置は、前記閾値電圧検出手段は、発光時に前記電流発光素子に順方向の電圧を印加して電流を供給するとともに、前記電流発光素子に逆方向の電圧を印加して電荷を蓄積可能な電源線をさらに備えることを特徴とする。

請求項５にかかる表示装置は、前記第１のスイッチング手段の駆動状態を制御する第１の走査線をさらに備えたことを特徴とする。

請求項６にかかる表示装置は、前記電流発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。

請求項７にかかる表示装置は、前記データ書き込み手段は、前記データ線から供給された電位を保持するコンデンサをさらに備えたことを特徴とする。

請求項８にかかる表示装置は、前記データ書き込み手段と前記閾値電圧検出手段との間に設けられ、前記データ書き込み手段と前記閾値電圧検出手段との電気的な導通を制御する第３のスイッチング手段をさらに備えたことを特徴とする。

請求項９にかかる表示装置は、前記第３のスイッチング手段は、薄膜トランジスタを備えたことを特徴とする。

請求項１０にかかる表示装置は、前記第２のスイッチング手段と前記第３のスイッチング手段の駆動状態を制御する第２の走査線をさらに備え、前記第２のスイッチング手段と前記第３のスイッチング手段は、ゲート電極が前記第２の走査線に接続され、かつチャネル層の導電性が互いに異なる薄膜トランジスタをそれぞれ備えたことを特徴とする。

請求項１１にかかる表示装置は、前記第２のスイッチング手段と前記第３のスイッチング手段はチャネル層の導電性が同一の薄膜トランジスタを備え、前記第２のスイッチング手段と前記第３のスイッチング手段の駆動状態は別個の走査線で制御されることを特徴とする。

請求項１２にかかる表示装置は、前記データ書き込み手段と前記閾値電圧検出手段との間に配置され、前記データ書き込み手段と電気的に接続した第１の電極と前記閾値電圧検出手段と電気的に接続した第２の電極とを有するコンデンサと、前記第１の電極と電気的に接続され、前記第１の電極の電位を制御する第４のスイッチング手段とを備えたことを特徴とする。

請求項１３にかかる表示装置は、前記第４のスイッチング手段は、オン状態の際に前記第１の電極と前記第２の電極との間の電位差を維持しつつ、前記第１の電極に保持された電荷と同量かつ異なる極性の電荷を前記第２の電極に生じさせると共に前記第１の電極に保持された電荷を消去し、オフ状態の際に前記コンデンサに保持される電荷を移動させることなく電荷保持を継続することを特徴とする。

請求項１４にかかる表示装置は、前記第４のスイッチング手段は、薄膜トランジスタを備えたことを特徴とする。

請求項１５にかかる表示装置は、前記第２のスイッチング手段と前記第４のスイッチング手段の駆動状態を制御する第３の走査線をさらに備え、前記第４のスイッチング手段と前記第２のスイッチング手段は、ゲート電極が前記第３の走査線に接続され、かつチャネル層の導電性が互いに異なる薄膜トランジスタをそれぞれ備えたことを特徴とする。

請求項１６にかかる表示装置は、前記第２のスイッチング手段と前記第４のスイッチング手段はチャネル層の導電性が同一の薄膜トランジスタを備え、前記第２のスイッチング手段と前記第４のスイッチング手段の駆動状態は別個の走査線で制御されることを特徴とする。

請求項１７にかかる表示装置は、前記第２のスイッチング手段は、前記ドライバー素子のゲート電極と接続した第１の薄膜トランジスタと、前記ドライバー素子のドレイン電極と接続した第２の薄膜トランジスタと、を有することを特徴とする。

請求項１８にかかる表示装置は、前記第２の薄膜トランジスタは、前記第１の薄膜トランジスタとともにオン状態となることで前記ドライバー素子のゲート電極とドレイン電極とを短絡し、閾値電圧検出後にオフ状態となることにより検出された閾値電圧を保持することを特徴とする。

請求項１９にかかる表示装置は、前記データ書き込み手段と前記閾値電圧検出手段との間に配置され、前記データ書き込み手段と電気的に接続した第１の電極と前記閾値電圧検出手段と電気的に接続した第２の電極とを有するコンデンサをさらに備え、前記データ線は、発光時と前記閾値電圧検出手段による前記ドライバー素子の閾値電圧の検出時と前記電流発光素子における電荷蓄積時とに基準電位を供給し、前記第１のスイッチング手段は、発光時と前記閾値電圧検出手段による前記ドライバー素子の閾値電圧の検出時と前記電流発光素子における電荷蓄積時とに前記データ線と前記第１の電極とを電気的に導通させることを特徴とする。

請求項２０にかかる表示装置は、全ての前記電流発光素子が同時に光を表示し、同時に一枚の画面を表示することを特徴とする。

請求項２１にかかる表示装置は、全ての前記電流発光素子に対して同時に電荷の蓄積が行なわれ、全ての前記第２のスイッチング手段は、同時に前記ドライバー素子のゲート電極とドレイン電極とを短絡することを特徴とする。

以上説明したように、本発明にかかる表示装置によれば、ドライバー素子であるＴＦＴの閾値電圧が変動した場合でも、閾値電圧検出手段により検出された閾値電圧を書き込み電位に加えた電圧がゲート・ソース間電圧となり、ＴＦＴに流れる電流は変動せず、有機ＥＬ素子は均一な輝度の光を表示する。また、本発明にかかる表示装置によれば、ドライバー素子であるＴＦＴのゲート電極とドレイン電極を短絡する第２のスイッチング手段を閾値電圧検出手段に設けることにより、データの書き込みと閾値電圧の検出を別個独立に行うことができる。

以下に図面を参照して、本発明にかかる表示装置を説明する。なお、ここでは、本発明について、電流発光素子として有機ＥＬ素子を、能動素子として薄膜トランジスタを、アクティブマトリックス型の表示装置液晶表示装置にそれぞれ用いた場合について説明するが、画素の表示素子として、流れる電流によって輝度が変化する電流発光素子を用いるアクティブマトリックス型の表示装置全般に適用可能である。また、この実施の形態によりこの発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付しており、図面は模式的なものである。

（実施の形態１）
まず、実施の形態１にかかる表示装置について説明する。本実施の形態１にかかる表示装置を構成する画素回路は、データ線と第１のスイッチング手段およびコンデンサを有するデータ書き込み手段と、第２のスイッチング手段と電流発光素子を有する閾値電圧検出手段を備える。さらに、データ書き込み手段と閾値電圧検出手段との電気的な接続を制御するスイッチング手段としてのＴＦＴを備えた構造を有する。かかる画素回路により、データ書き込み手段と閾値電圧検出手段は別個独立に動作するよう構成されており、データ書き込み手段により書き込まれた電位に、データ書き込み手段とは別個独立に動作可能な閾値電圧検出手段により検出された閾値電圧を加えた電位がドライバー素子に印加されることによって、ドライバー素子の閾値電圧が変動する場合でも電流発光素子に均一な電流を供給する表示装置を実現する。

図１は、本実施の形態１における画素回路の構造を示した図である。かかる画素回路は、図１に示すように、電流発光素子の輝度に対応した電位を供給するデータ線３と、かかる電位の書き込みを制御する第１のスイッチング手段であるＴＦＴ４と、書き込まれた電位を保持するコンデンサ５と、ＴＦＴ４のゲート電極に接続する第１の走査線である走査線１０により構成されるデータ書き込み手段１を備える。さらに、ドライバー素子であるＴＦＴ６と、第２のスイッチング手段であるＴＦＴ８と、電流発光素子である有機ＥＬ素子７と、有機ＥＬ素子７に接続する電源線であるコモン線９により構成される閾値電圧検出手段２を備える。また、データ書き込み手段１と閾値電圧検出手段２の間には、第３のスイッチング手段であるＴＦＴ１１が設けられている。本実施の形態１にかかる表示装置は、かかる画素回路をマトリックス状に配置して構成される。なお、説明を容易にするため、ＴＦＴ６については、有機ＥＬ素子７と接続する電極をソース電極とし、グラウンドに接続する電極をドレイン電極とする。

データ書き込み手段１は、データ線３により有機ＥＬ素子７の表示輝度に対応した電位を与えられ、かかる電位を保持する機能を有する。データ書き込み手段１を構成するデータ線３は有機ＥＬ素子７の輝度に対応した電位を与え、ＴＦＴ４はデータ線３に接続しデータ線３を介して供給される電位の書き込みを制御する。また、コンデンサ５は、ＴＦＴ４のドレイン電極と接続するとともに、書き込まれた電位を保持し、ＴＦＴ６のゲート電極に保持した電位を供給する。さらに、走査線１０は、ＴＦＴ４のゲート電極に接続し、ＴＦＴ４のオン状態またはオフ状態の駆動状態を制御する。

閾値電圧検出手段２は、ドライバー素子であるＴＦＴ６の閾値電圧を検出する機能を有する。かかる閾値電圧検出手段２を構成するＴＦＴ６は、オン状態となることによりゲート・ソース間電圧に対応した電流を有機ＥＬ素子７に供給する。有機ＥＬ素子７は、本来ＴＦＴ６がオン状態の際に与えられた電流に対応した輝度の光を表示するためのものであるが、閾値電圧検出手段２においては、ＴＦＴ６のソース電極に対して電荷を供給する容量として機能する。有機ＥＬ素子７は、電気的には発光ダイオードと等価なものととらえることが可能であって、順方向の電位差を与えた場合には電流が流れて発光する一方、逆方向の電位差を与えた場合には電位差に応じて電荷を蓄積する機能を有するためである。

また、閾値電圧検出手段２を構成するＴＦＴ８は、ソース電極がＴＦＴ６のゲート電極と接続し、ドレイン電極がＴＦＴ６のドレイン電極と接続している。また、ＴＦＴ６のドレイン電極とＴＦＴ８のドレイン電極はグラウンドに接続している。したがって、ＴＦＴ８は、オン状態となることにより、ＴＦＴ６のゲート電極とドレイン電極を短絡するとともに、ＴＦＴ６のゲート電極をグラウンドに接続する機能を有する。後述するように、本実施の形態１にかかる表示装置では、ＴＦＴ８等を設けることによって、データ線３等のデータ書き込み手段１の構成要素を用いることなくＴＦＴ６の閾値電圧の検出を可能としている。また、ＴＦＴ８のオン状態は走査線１２により制御される。さらに、コモン線９は、本来有機ＥＬ素子７の発光時に電流を供給するためのものであるが、閾値電圧検出手段２においては、電位の極性を発光時と比較し反転することによりＴＦＴ６にソース電極からドレイン電極に向かって電流を流し有機ＥＬ素子７に電荷を蓄積させる機能を有する。

さらに、ＴＦＴ１１は、データ書き込み手段１と閾値電圧検出手段２との間に設けられ、データ書き込み手段１と閾値電圧検出手段２の電気的な接続を制御する。すなわち、データ書き込み手段１と閾値電圧検出手段２を電気的に導通させＴＦＴ６のゲート電極とソース電極との間に所定の電位差を発生させる場合にはＴＦＴ１１をオン状態とし、データ書き込み手段１と閾値電圧検出手段２を電気的に絶縁する場合にはＴＦＴ１１をオフ状態とする。ＴＦＴ１１を設けることにより、データ書き込み手段１と閾値電圧検出手段２とを電気的に絶縁することが可能となるため、一方の動作が他方の動作に影響を与えることを防止している。

また、ＴＦＴ１１は、閾値電圧検出手段２を構成するＴＦＴ８とチャネル層の導電性が異なるＴＦＴである。さらに、ＴＦＴ１１のゲート電極とＴＦＴ８のゲート電極はともに第２の走査線である走査線１２に接続されており、走査線１２に供給される電位の極性によりＴＦＴ８とＴＦＴ１１のいずれかがオン状態とされる。たとえば、図１に示すようにＴＦＴ８がｐ型ＴＦＴである場合、ＴＦＴ１１はＴＦＴ８とチャネル層の導電性が異なるｎ型ＴＦＴとなる。ＴＦＴ１１をオン状態にするためには走査線１２の電位を正の電位とする必要があり、ＴＦＴ８をオン状態にするためには走査線１２の電位を負の電位とする必要がある。また、ＴＦＴ１１をｐ型ＴＦＴ、ＴＦＴ８をｎ型ＴＦＴとしてもよく、この場合ＴＦＴ１１をオン状態にするためには走査線１２の電位を負の電位とする必要があり、ＴＦＴ８をオン状態にするためには走査線１２の電位を正の電位とする必要がある。なお、後述するように、第２のスイッチング手段であるＴＦＴ８と第３のスイッチング手段であるＴＦＴ１１は、チャネル層の導電性が同一であるＴＦＴとしてもよく、この場合は第２のスイッチング手段であるＴＦＴと第３のスイッチング手段であるＴＦＴを別個の走査線で制御することとなる。

つぎに、図２および図３−１〜図３−４を参照し、図１に示す画素回路の動作を説明する。図２は、実施の形態１における画素回路のタイミングチャートである。図３−１は、図２に示す（ａ）における画素回路の動作方法の工程を示す図であり、図３−２は、図２に示す（ｂ）における画素回路の動作方法の工程を示す図であり、図３−３は、図２に示す（ｃ）における画素回路の動作方法の工程を示す図であり、図３−４は、図２に示す（ｄ）における画素回路の動作方法の工程を示す図である。本実施の形態１にかかる表示装置では、図２（ａ）〜（ｄ）および図３−１〜図３−４に示すように、画素回路においてデータ書き込みと閾値電圧検出は別個独立の工程で行われる。なお、図３−１〜図３−４において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。

図２（ａ）および図３−１に示す工程は、閾値電圧検出の前段階として、有機ＥＬ素子７に電荷を蓄積させる前処理工程である。具体的には、ＴＦＴ６に発光時と逆方向の電流を流し有機ＥＬ素子７に電荷を蓄積させる工程である。ここで、ＴＦＴ６に発光時と逆方向の電流、すなわち、ソース電極からドレイン電極に向かう電流を流すため、ＴＦＴ６のソース電極にドレイン電極よりも大きな正の電位をかけなければならない。このため、ＴＦＴ６のソース電極が接続するコモン線９の電位の極性を負の電位から正の電位とする。また、ＴＦＴ１１のオン状態は維持されておりＴＦＴ６のゲート電極にはコンデンサ５からの電荷の供給が継続するため、ＴＦＴ６のオン状態は維持されたままである。したがって、ＴＦＴ６のソース電極はドレイン電極よりも大きな電位差が発生し、ゲート電極にはドレイン電極に対して閾値電圧よりも大きい電位が印加されており、ＴＦＴ６にはソース電極からドレイン電極に向かって電流が流れる。ＴＦＴ６と接続する有機ＥＬ素子７にも発光時と逆方向の電流が流れ込むため、有機ＥＬ素子７は容量として機能し、アノード側にコンデンサ５に残存する電荷より十分に大きい負の電荷を蓄積する。有機ＥＬ素子７に電荷が蓄積された後、蓄積された電荷を保持するため、走査線１２の電位を逆転させ負の電位としＴＦＴ１１をオフ状態とする。このとき、ＴＦＴ１１と同様に走査線１２により制御されるＴＦＴ８はオン状態となる。なお、本工程ではデータの書き込みは行われないため、データ線３からの電位の書き込みを制御するＴＦＴ４はオフ状態とする必要があり、走査線１０は負の電位のままである。

図２（ｂ）および図３−２に示す工程は、閾値電圧検出手段２によってドライバー素子であるＴＦＴ６の閾値電圧を検出する閾値電圧検出工程である。前処理工程で有機ＥＬ素子７への負の電荷の蓄積が終了した後、コモン線９は正の電位から０電位となる。ｐ型ＴＦＴであるＴＦＴ８のオン状態を維持するため、走査線１２は負の電位としたままである。ＴＦＴ８をオン状態に維持することにより、ＴＦＴ６のゲート電極とドレイン電極は短絡されるとともにグラウンドに接続される。このため、ＴＦＴ６のゲート電極とドレイン電極には０電位が与えられる。ここで、有機ＥＬ素子７はＴＦＴ６のソース電極と接続しているため、有機ＥＬ素子７のアノード側に蓄積された負の電荷に基づいて、ＴＦＴ６のゲート・ソース間電圧は閾値電圧よりも大きくなり、ＴＦＴ６はオン状態となる。また、ＴＦＴ６のドレイン電極はグラウンドに電気的に接続される一方、ＴＦＴ６のソース電極は負電荷が蓄積された有機ＥＬ素子７に接続されている。したがって、ＴＦＴ６においてはゲート電極とソース電極の間に電位差が発生し、ドレイン電極からソース電極に向かって電流が流れる。かかる電流が流れることによって、有機ＥＬ素子７に蓄積された負電荷の絶対値は徐々に減少し、ＴＦＴ６のゲート・ソース間電圧も徐々に低くなる。そして、ＴＦＴ６のゲート・ソース間電圧が閾値電圧（＝Ｖ_th1）まで減少した時点で、ＴＦＴ６はオフ状態となり、有機ＥＬ素子７に蓄積された負電荷の絶対値の減少も停止する。ＴＦＴ６のゲート電極がグラウンドに接続されていることから、オフ状態となった時点におけるＴＦＴ６のソース電極の電位は（−Ｖ_th1）に維持されることとなる。以上より、ＴＦＴ６のソース電極にＴＦＴ６の閾値電圧（−Ｖ_th1）が現れ、ＴＦＴ６の閾値電圧が検出される。なお、本工程では、走査線１２は負の電位であるためＴＦＴ１１はオフ状態を維持しており、閾値電圧検出手段２とデータ書き込み手段１は電気的に絶縁される。したがって、データ書き込み手段１における動作が本工程に影響を与えることはない。また、ドライバー素子であるＴＦＴ６の閾値電圧の検出は、閾値電圧検出手段２の構成要素のみによってなされ、データ書き込み手段１の構成要素の動作を必要としない。

図２（ｃ）および図３−３に示す工程は、データ書き込み手段１により有機ＥＬ素子７の輝度に対応する電位をデータ線３を介して書き込むデータ書き込み工程である。データ線３は、有機ＥＬ素子７の輝度に対応する電位を供給するため、電位０を示していた状態から有機ＥＬ素子７の輝度に対応する電位Ｖ_D1に変化する。また、データ線３により供給された電位を画素回路内に書き込むため、走査線１０を正の電位としＴＦＴ４をオン状態とする。ＴＦＴ４がオン状態となることにより、ＴＦＴ４を介してデータ線３より電位Ｖ_D1が書き込まれ、書き込まれた電位はコンデンサ５に保持される。書き込み電位Ｖ_D1がコンデンサ５に保持された後、ＴＦＴ４をオフ状態とするため走査線１０は負の電位となる。なお、走査線１２は負の電位のままであり、ＴＦＴ１１はオフ状態を維持する。したがって、データ書き込み手段１と閾値電圧検出手段２は電気的に絶縁され、閾値電圧検出手段２における動作が本工程に影響を与えることはない。以上より、データの書き込みはデータ書き込み手段１の構成要素のみによってなされ、閾値電圧検出手段２の動作を必要としない。言い換えると、データの書き込みはデータ書き込み手段１の構成要素のみによってなされ、ＴＦＴ６の閾値電圧の検出は閾値電圧検出手段２の構成要素のみによってなされるため、データ書き込み手段１と閾値電圧検出手段２は独立して機能する。

図２（ｄ）および図３−４に示す工程は、有機ＥＬ素子７が発光する発光工程である。すなわち、コンデンサ５に保持された電荷がＴＦＴ６に供給され、ＴＦＴ６がオン状態になりＴＦＴ６に電流が流れることにより有機ＥＬ素子７が発光する工程である。コンデンサ５に保持された電荷をＴＦＴ６のゲート電極に供給するためには、コンデンサ５とＴＦＴ６のゲート電極との間に設けられるＴＦＴ１１をオン状態とし電気的に導通させる必要がある。このため、走査線１２の電位を正の電位とすることによりＴＦＴ１１をオン状態とし、ＴＦＴ６のゲート電極にコンデンサ５に保持されていた電荷Ｖ_D1を供給する。ＴＦＴ６のゲート電極に電荷が供給されるため、ＴＦＴ６はオン状態となる。ここで、ＴＦＴ６には、ソース電極に閾値電圧検出工程において検出された閾値電圧（−Ｖ_th1）が現れている。本工程でＴＦＴ６のゲート電極にはコンデンサ５より供給された電位Ｖ_D1が印加されるため、ＴＦＴ６には（Ｖ_D1＋Ｖ_th1）のゲート・ソース間電圧が発生する。この結果、ＴＦＴ６には、ゲート・ソース間電圧である（Ｖ_D1＋Ｖ_th1）に対応する電流が流れる。ドライバー素子であるＴＦＴ６に電流が流れることにより、ＴＦＴ６に接続する有機ＥＬ素子７にも電流が流れ、有機ＥＬ素子７は流れる電流に対応した輝度の光を表示する。なお、本工程ではデータの書き込みは行われないため、データ線３からの電位の書き込みを制御するＴＦＴ４はオフ状態とする必要があり、走査線１０は負の電位のままである。

従来、アモルファスシリコンを使用し形成されたＴＦＴにおいては閾値電圧の変動が発生しやすく、同じ電位を書き込んでも閾値電圧の変動によって有機ＥＬ素子に流れる電流が異なり表示輝度が不均一となっていた。しかし、本実施の形態１における画素回路においては、ＴＦＴ６のゲート・ソース間電圧は書き込み電位Ｖ_D1とＴＦＴ６の閾値電圧Ｖ_th1の和であり、かかる和電圧に対応する電流がＴＦＴ６に流れる。ＴＦＴ６の閾値電圧を書き込み電位Ｖ_D1に加えた電圧がＴＦＴ６のゲート・ソース間電圧となるため、ＴＦＴ６の閾値電圧の変動は補償される。この結果、ＴＦＴ６に流れる電流は変動せず、有機ＥＬ素子７は均一な輝度の光を表示し、画質の劣化は抑制される。以下、図４を参照して説明する。

図４は、劣化前のＴＦＴ６と劣化後のＴＦＴ６の電圧−電流特性を示すグラフである。図４において、曲線ｌ₁は劣化前のＴＦＴ６のゲート・ソース間電圧Ｖ_gsとドレイン電流Ｉ_dの特性を示し、曲線ｌ₂は劣化後のＴＦＴ６の特性を示す。また、Ｖ_th1およびＶ_th1’は、劣化前および劣化後のＴＦＴ６の閾値電圧である。図４に示すように、劣化前と劣化後ではＴＦＴ６の閾値電圧が異なる。ここで、実施の形態１における画素回路においては、閾値電圧検出手段２で検出されたＴＦＴ６の閾値電圧とデータ書き込み手段１により書き込まれた電位Ｖ_D1との和である電圧が、ＴＦＴ６のゲート・ソース間電圧となる。このため、同じ電位Ｖ_D1が書き込まれた場合、ＴＦＴ６のゲート・ソース間電圧はそれぞれＶ_D1＋Ｖ_th1およびＶ_D1＋Ｖ_th1’と異なる。しかし、劣化前と劣化後にてＴＦＴ６の閾値電圧が異なる場合であっても、図４に示すようにドレイン電流はともにＩ_d1となり、ＴＦＴ６には均一な電流が流れる。したがって、ＴＦＴ６の閾値電圧が変動する場合であっても、有機ＥＬ素子には所定の電流が流れることとなり、有機ＥＬ素子７は所定の輝度の光を表示し、画質の劣化は抑制される。

また、本実施の形態１にかかる表示装置は、第２のスイッチング手段としてＴＦＴ８を設けることにより、閾値電圧検出工程においてＴＦＴ６のゲート電極とドレイン電極を短絡させ、ゲート電極とドレイン電極をグラウンドに接続している。この結果、ＴＦＴ６においては、ゲート電極と負の電荷を蓄積した有機ＥＬ素子７と接続するソース電極の間に電位差が生じ電流が流れる。その後、ゲート・ソース間電圧が閾値電圧（Ｖ_th1）となりＴＦＴ６がオフ状態となることによりソース電極に閾値電圧を検出する。したがって、ＴＦＴ８を設けることにより、閾値電圧検出手段２の構成要素の動作のみによってＴＦＴ６の閾値電圧を検出する。このため、閾値電圧検出工程において、ＴＦＴ６のゲート電極とＴＦＴ１１およびＴＦＴ４を介して接続するデータ線３の電位を０電位とする必要はなく、閾値電圧の検出にデータ書き込み手段１の構成要素の動作は必要とされない。

また、実施の形態１にかかる表示装置には、データ書き込み手段１と閾値電圧検出手段２との間にＴＦＴ１１が設けられている。ＴＦＴ１１はオフ状態になることによりデータ書き込み手段１と閾値電圧検出手段２を電気的に絶縁するため、一方の動作が他方の動作に影響を与えることを防止することが可能となる。このため、閾値電圧検出手段１とデータ書き込み手段２は別個独立に動作することができる。ここで、図５に、データの書き込みと閾値電圧の検出の動作を同じタイミングで終了した場合の、図１に示す画素回路のタイミングチャートを示す。図５（ａ）〜（ｄ）は図２の（ａ）〜（ｄ）と同様に、それぞれ、前処理工程、閾値電圧検出工程、データ書き込み工程および発光工程を示すタイミングチャートである。上記のように、閾値電圧検出手段２とデータ書き込み手段１は別個に動作可能であるため、図５に示すように同じタイミングで終了することが可能である。そして、閾値電圧の検出とデータの書き込みを同じタイミングで終了することによって、全工程に関する時間の短縮化を実現できる。

さらに、有機ＥＬ素子７に直列に配置されるＴＦＴは、ドライバー素子であるＴＦＴ６のみであるため、有機ＥＬ素子７以外の非発光部で消費される電力の低減が可能である。また、走査線１２によりＴＦＴ８とＴＦＴ１１の２箇所のＴＦＴを制御するため、回路構成が簡単であり、電源電圧の利用効率および有機ＥＬ素子７に供給される電位の書き込み効率が高い。

なお、実施の形態１における画素回路として図１にＴＦＴ１１とＴＦＴ８を一つの走査線１２により制御する構造を示したが、第２のスイッチング手段であるＴＦＴと第３のスイッチング手段であるＴＦＴのそれぞれに別個の走査線を接続する構造としてもよい。たとえば、図６に示すように、ＴＦＴ１１と第２のスイッチング手段であるＴＦＴ１３がともにチャネル層の導電性が同一の薄膜トランジスタ、たとえばｎ型ＴＦＴである構造である。かかる画素回路においては、ＴＦＴ１１は走査線１４により制御され、ＴＦＴ１３は走査線１４とは別個の走査線１５により制御される。図６に示す画素回路の動作方法の工程は、図３−１〜図３−４に示す各工程と同様であり、図２に示すタイミングチャートにおいて走査線１２のみで制御していた第２のスイッチング手段と第３のスイッチング手段をそれぞれ走査線１４および走査線１５で制御することとなる。すなわち、第３のスイッチング手段であるＴＦＴ１１をオン状態とする場合には走査線１２が正の電位を示すタイミングと同じタイミングで走査線１４を正の電位とし、第２のスイッチング手段であるＴＦＴ１３をオン状態とする場合には走査線１２が負の電位を示すタイミングと同じタイミングで走査線１５を正の電位とすることとなる。

ただし、コンデンサ５に保持される電荷の放出を効果的に防止するため、図６に示す画素回路の各構成要素は図７に示すタイミングチャートに従い動作することが好ましい。ここで、図７（ａ）〜（ｄ）は、図２の（ａ）〜（ｄ）と同様に、それぞれ、前処理工程、閾値電圧検出工程、データ書き込み工程および発光工程である。図７（ａ）に示す前処理工程において、有機ＥＬ素子７への負電荷の蓄積後、ＴＦＴ１３をオン状態とする前にＴＦＴ１１をオフ状態とする。かかるタイミングでＴＦＴ１１とＴＦＴ１３が動作することにより、コンデンサ５に保持される電荷がＴＦＴ１３を介してグラウンドへ放出されることを効果的に防止する。また、図７（ｃ）に示すデータ書き込み工程終了後においては、ＴＦＴ１３をオフ状態とするため走査線１５を負の電位とする。かかるタイミングでＴＦＴ１３が動作することにより、コンデンサ５に保持される書き込み電位がＴＦＴ１３を介してグラウンドに放出されることを防止する。

以上より、図６に示す画素回路の各構成要素は、第２のスイッチング手段であるＴＦＴ１３と第３のスイッチング手段であるＴＦＴ１１の駆動状態を別個の走査線で制御するため、図７のタイミングチャートに従った動作が可能となる。この結果、コンデンサ５に保持される電荷の放出を効果的に防止することが可能となる。また、図６に示す画素回路は、チャネル層の導電性が同一であるＴＦＴのみで構成されるため、製造コストの低減も可能となる。

また、本実施の形態１では、行または列ごとにデータ書き込み工程を行って行または列ごとに順次発光工程を行なう方式で画像を表示させるほか、全ての有機ＥＬ素子７を同時に発光させて同時に１枚の画面を表示する全面一括制御方式で画像を表示してもよい。また、本実施の形態１では、全ての画素回路に対して、同時に前処理工程を行なってもよい。すなわち、全ての有機ＥＬ素子７に対して同時に電荷の蓄積が行なわれるとしてもよい。また、本実施の形態１では、全ての画素回路に対して、同時に閾値電圧検出工程を行なってもよい。すなわち、全てのＴＦＴ８は、同時にオン状態となり、ＴＦＴ６のドレイン電極とゲート電極とを短絡してもよい。

（実施の形態２）
つぎに、実施の形態２にかかる表示装置について説明する。本実施の形態２にかかる表示装置を構成する画素回路は、データ線と第１のスイッチング手段およびコンデンサを有するデータ書き込み手段と、第２のスイッチング手段と電流発光素子を有する閾値電圧検出手段を備える。さらに、コンデンサからドライバー素子への電荷の供給を制御するスイッチング手段としてのＴＦＴを備えた構造を有する。かかる画素回路により、データ書き込み手段と閾値電圧検出手段が別個独立に動作するよう構成されている。さらに、データ書き込み手段により書き込まれた電位に、データ書き込み手段とは別個独立に機能する閾値電圧検出手段によって検出された閾値電圧を加えた電位がドライバー素子に印加されることによって、ドライバー素子の閾値電圧が変動する場合でも電流発光素子に均一な電流を供給する表示装置を実現できる。

図８は、本実施の形態２における画素回路の構造を示した図である。かかる画素回路は、図８に示すように、電流発光素子の輝度に対応した電位を供給するデータ線２３と、かかる電位の書き込みを制御する第１のスイッチング手段であるＴＦＴ２４と、書き込まれた電位を保持するコンデンサ２５と、ＴＦＴ２４のゲート電極に接続する第１の走査線である走査線３０により構成されるデータ書き込み手段２１を備える。また、ドライバー素子であるＴＦＴ２６と、第２のスイッチング手段であるＴＦＴ２８と、電流発光素子である有機ＥＬ素子２７と、ＴＦＴ２６のソース電極に接続する電源線であるコモン線２９により構成される閾値電圧検出手段２２を備える。さらに、コンデンサ２５の負極には、ソース電極がコモン線２９と接続した第４のスイッチング手段であるＴＦＴ３１が接続されている。本実施の形態２にかかる表示装置は、かかる画素回路をマトリックス状に配置して構成される。なお、説明を容易にするため、ＴＦＴ２６については、有機ＥＬ素子２７と接続する電極をドレイン電極とし、コモン線２９に接続する電極をソース電極とする。

データ書き込み手段２１は、データ線２３より有機ＥＬ素子２７の表示輝度に対応した電位を与えられ、かかる電位を保持する機能を有する。かかるデータ書き込み手段２１を構成するデータ線２３、第１のスイッチング手段であるＴＦＴ２４、コンデンサ２５および第１の走査線である走査線３０は、実施の形態１にて説明した画素回路におけるデータ書き込み手段１を構成する各構成要素と同様の機能を有する。なお、コンデンサ２５はデータ書き込み手段２１と閾値電圧検出手段２２を電気的に分離する機能も有する。

閾値電圧検出手段２２は、ドライバー素子であるＴＦＴ２６の閾値電圧を検出する機能を有する。かかる閾値電圧検出手段２２を構成するＴＦＴ２６は、オン状態となることによりゲート・ソース間電圧に対応した電流を有機ＥＬ素子２７に供給する機能を有する。また、有機ＥＬ素子２７は、本来ＴＦＴ２６がオン状態の際に与えられた電流に対応した輝度の光を表示するためのものであるが、閾値電圧検出手段２２においては、ＴＦＴ２６のゲート電極とドレイン電極に対して電荷を供給する容量として機能する。また、ＴＦＴ２８は、オン状態となることによりＴＦＴ２６のゲート電極とドレイン電極を短絡する機能を有する。後述するように、本実施の形態２にかかる表示装置では、ＴＦＴ２８を設けることによって、データ線２３等のデータ書き込み手段２１の構成要素を用いることなくＴＦＴ２６の閾値電圧の検出を可能としている。また、ＴＦＴ２８のオン状態は走査線３２により制御される。なお、電源線であるコモン線２９は、実施の形態１にて説明したコモン線９と同様の機能を有する。

さらに、ＴＦＴ３１は、コンデンサ２５の負極とコモン線２９の間に設けられ、コンデンサ２５とコモン線２９の電気的な接続を制御する機能を有する。ＴＦＴ３１は、後述する各工程にて電位の極性が変化するコモン線２９と、コンデンサ２５の負極との接続を制御することにより、コンデンサ２５からドライバー素子であるＴＦＴ２６への電荷の移動を制御する。すなわち、ＴＦＴ３１がオン状態となりＴＦＴ３１に電流が流れることによりコンデンサ２５からＴＦＴ２６に電荷が移動し、ＴＦＴ２６のゲート電極とソース電極との間に所定の電位差を発生させる。この結果、ＴＦＴ３１がオン状態となりＴＦＴ３１に電流が流れることにより、データ書き込み手段２１と閾値電圧検出手段２２との間に電荷の移動が発生しデータ書き込み手段２１と閾値電圧検出手段２２は電気的に接続される。

また、ＴＦＴ３１は、閾値電圧検出手段２２を構成するＴＦＴ２８とチャネル層の導電性が逆である。さらに、ＴＦＴ３１のゲート電極とＴＦＴ２８のゲート電極はともに第３の走査線である走査線３２に接続されており、走査線３２に供給される電位の極性によりＴＦＴ２８とＴＦＴ３１のいずれかがオン状態とされる。たとえば、図８に示すようにＴＦＴ２８がｐ型ＴＦＴである場合ＴＦＴ３１はｎ型ＴＦＴとなる。ＴＦＴ３１をオン状態にするためには走査線３２の電位を正の電位とする必要があり、ＴＦＴ２８をオン状態とするためには走査線３２の電位を負の電位とする必要がある。なお、ＴＦＴ３１をｐ型ＴＦＴ、ＴＦＴ２８をｎ型ＴＦＴとしてもよく、この場合ＴＦＴ３１をオン状態とするためには走査線３２を負の電位とする必要があり、ＴＦＴ２８をオン状態とするためには走査線３２を正の電位とする必要がある。なお、後述するように、第２のスイッチング手段であるＴＦＴ２８と第４のスイッチング手段であるＴＦＴ３１は、チャネル層の導電性が同一であるＴＦＴとしてもよく、この場合は第２のスイッチング手段であるＴＦＴと第４のスイッチング手段であるＴＦＴを別個の走査線で制御することとなる。

つぎに、図９および図１０−１〜図１０−５を参照し、図８に示す画素回路の動作を説明する。図９は、実施の形態２における画素回路のタイミングチャートである。図１０−１は、図９に示す（ａ）における画素回路の動作方法の工程を示す図であり、図１０−２は、図９に示す（ｂ）における画素回路の動作方法の工程を示す図であり、図１０−３は、図９に示す（ｃ）における画素回路の動作方法の工程を示す図であり、図１０−４は、図９に示す（ｄ）における画素回路の動作方法の工程を示す図であり、図１０−５は、図９に示す（ｅ）における画素回路の動作方法の工程を示す図である。本実施の形態２にかかる表示装置では、図９（ａ）〜（ｅ）および図１０−１〜図１０−５に示すように、データ書き込みと閾値電圧検出は別個独立の工程で行われる。図１０−１〜図１０−５において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。

図９（ａ）および図１０−１に示す工程は、閾値電圧検出の前段階として、有機ＥＬ素子２７に電荷を蓄積させる前処理工程である。具体的には、ＴＦＴ２６に発光時と逆方向の電流を流すことによって有機ＥＬ素子２７に電荷を蓄積させる工程である。本工程は、実施の形態１における画素回路の前処理工程と同様に、コモン線２９の電位の極性を発光時と比較し反転することによって、有機ＥＬ素子２７のカソード側にコンデンサ２５に残存する電荷より十分に大きい正の電荷を蓄積させる。

図９（ｂ）および図１０−２に示す工程は、閾値電圧検出手段２２がドライバー素子であるＴＦＴ２６の閾値電圧を検出する閾値電圧検出工程である。前処理工程で有機ＥＬ素子２７への正の電荷の蓄積が終了した後、コモン線２９は正の電位から０電位となる。走査線３２は負の電位のままであるため、ＴＦＴ２８がオン状態を維持することにより、ＴＦＴ２６のゲート電極とドレイン電極は短絡され同電位となる。ここで、有機ＥＬ素子２７はＴＦＴ２６のドレイン電極と接続しているため、有機ＥＬ素子２７に蓄積された正の電荷は、ＴＦＴ２６のドレイン電極およびＴＦＴ２８によって短絡されるＴＦＴ２６のゲート電極に供給される。また、本工程において、コモン線２９は正の電位から０電位となるため、コモン線２９に接続するＴＦＴ２６のソース電極には０電位が与えられる。したがって、ＴＦＴ２６のゲート・ソース間電圧は閾値電圧よりも大きくなり、ＴＦＴ２６はオン状態となる。ＴＦＴ２６にはゲート電極とソース電極の間に電位差が発生するため、ドレイン電極からソース電極に向かって電流が流れる。ＴＦＴ２６に電流が流れることによって、有機ＥＬ素子２７に蓄積された正電荷は徐々に減少し、ＴＦＴ２６のゲート・ソース間電圧も徐々に低くなる。そして、ＴＦＴ２６のゲート・ソース間電圧が閾値電圧（＝Ｖ_th2）まで減少した時点で、ＴＦＴ２６はオフ状態となり、有機ＥＬ素子２７に蓄積された正の電荷の減少も停止する。ここでＴＦＴ２６のソース電極は０電位であるコモン線２９に接続し、ＴＦＴ２６のゲート電極とドレイン電極は有機ＥＬ素子２７に接続していることから、ＴＦＴ２６がオフ状態となった後ＴＦＴ２６のゲート電極とドレイン電極の電位はＶ_th2に維持されることになる。以上より、ＴＦＴ２６のゲート電極とドレイン電極にＴＦＴ２６の閾値電圧Ｖ_th2が現れ、ＴＦＴ２６の閾値電圧が検出される。また、ＴＦＴ２６の閾値電圧の検出は、閾値電圧検出手段２２の構成要素のみによってなされ、データ書き込み手段２１の構成要素の動作を必要としない。

図９（ｃ）および図１０−３は、検出したＴＦＴ２６の閾値電圧を保持する閾値電圧保持工程である。ＴＦＴ３１がオフ状態を維持するため、ＴＦＴ２６のゲート電極およびドレイン電極に現れたＴＦＴ２６の閾値電圧Ｖ_th2はコンデンサ２５の正極で保持される。

図９（ｄ）および図１０−４は、データ書き込み工程である。実施の形態１における画素回路のデータ書き込み工程と同様に、有機ＥＬ素子２７の輝度に対応する電位は、ＴＦＴ２４を介してデータ線２３から書き込まれコンデンサ２５にて保持される。なお、本工程において書き込まれる電位は（−Ｖ_D2）である。コンデンサ２５の正極には閾値電圧検出工程にて検出されたＴＦＴ２６の閾値電圧Ｖ_th2が保持されているため、コンデンサ２５にはＴＦＴ２６の閾値電圧と書き込まれた電位との和である電圧に対応する電荷が保持されることとなる。また、ＴＦＴ３１はオフ状態を維持するため、データ書き込み手段２１と閾値電圧検出手段２２は電気的に分離され、閾値電圧検出手段２２における動作が本工程に影響を与えることはない。以上より、データの書き込みはデータ書き込み手段２１の構成要素のみによってなされ、閾値電圧検出手段２２の動作を必要としない。言い換えると、データの書き込みはデータ書き込み手段２１の構成要素のみによってなされ、ＴＦＴ２６の閾値電圧の検出は閾値電圧検出手段２２の構成要素のみによってなされるため、データ書き込み手段２１と閾値電圧検出手段２２は独立して機能する。

図９（ｅ）および図１０−５は、有機ＥＬ素子２７が発光する発光工程である。すなわち、コンデンサ２５に保持された電荷がドライバー素子であるＴＦＴ２６に供給され、ＴＦＴ２６がオン状態になりＴＦＴ２６に電流が流れることにより有機ＥＬ素子２７が発光する工程である。ここで、コンデンサ２５に保持される電荷をＴＦＴ２６のゲート電極に供給するためには、ＴＦＴ３１をオン状態にする必要がある。このため、走査線３２を正の電位にし、ＴＦＴ３１をオン状態とする。ＴＦＴ３１がオン状態となることによりコンデンサ２５の負極の電位はグラウンドまで上昇し、コンデンサ２５の正極には負極に保持されていた電位（−Ｖ_D2）が与えられ（Ｖ_D2＋Ｖ_th2）が現れる。かかる電位がＴＦＴ２６のゲート電極に印加され、ＴＦＴ２６はオン状態となる。ＴＦＴ２６のドレイン電極は有機ＥＬ素子２７に接続し、ソース電極は負の電位とされたコモン線２９に接続するため、ＴＦＴ２６には（Ｖ_D2＋Ｖ_th2）のゲート・ソース間電圧が発生し、ドレイン電極からソース電極に向かって、かかるゲート・ソース間電圧に対応する電流が流れる。ドライバー素子に電流が流れることにより、ＴＦＴ２６に接続する有機ＥＬ素子２７にも電流が流れ、有機ＥＬ素子２７は流れる電流に対応した輝度の光を表示する。なお、本工程ではデータの書き込みは行われないため、ＴＦＴ２４はオフ状態を維持する。

実施の形態２にかかる表示装置においては、実施の形態１にかかる表示装置と同様に、発光工程におけるドライバー素子であるＴＦＴ２６のゲート・ソース間電圧は書き込まれた電位Ｖ_D2とＴＦＴ２６の閾値電圧であるＶ_th2の和であり、かかる和電圧に対応する電流がＴＦＴ２６に流れる。したがって、ＴＦＴ２６の閾値電圧を書き込まれた電位Ｖ_D2に加えた電圧がＴＦＴ２６のゲート・ソース間電圧となるため、ＴＦＴ２６の閾値電圧の変動は補償される。この結果、ＴＦＴ２６に流れる電流は変動せず、有機ＥＬ素子は均一な輝度の光を表示し、画質の劣化は抑制される。

また、本実施の形態２にかかる表示装置は、第２のスイッチング手段としてＴＦＴ２８を設けることにより、閾値電圧検出工程においてＴＦＴ２６のゲート電極とドレイン電極を短絡させ同電位とする。０電位であるコモン線２９と接続するソース電極とゲート電極との間に電位差が生じ電流が流れ、ゲート・ソース間電圧が閾値電圧（Ｖ_th2）となりＴＦＴ２６がオフ状態となることによりゲート電極に閾値電圧を検出する。したがって、ＴＦＴ２８を設けることにより、閾値電圧検出手段２２の構成要素の動作のみによってＴＦＴ２６の閾値電圧を検出する。このため、閾値電圧の検出にデータ書き込み手段２１の構成要素の動作を必要としない。

また、実施の形態２にかかる表示装置は、ＴＦＴ３１がオン状態となりＴＦＴ３１に電流が流れることにより、データ書き込み手段２１と閾値電圧検出手段２２が電気的に接続される。さらに、データ書き込み手段２１と閾値電圧検出手段との境界には絶縁物であるコンデンサ２５が設けられている。したがって、データ書き込み手段２１と閾値電圧検出手段２２は絶縁物により境界を隔てられているため、ＴＦＴ３１がオフ状態である場合には電気的に分離される。このため、一方の動作が他方の動作に影響を与えることを防止することが可能となり、閾値電圧検出手段２１とデータ書き込み手段２２は別個独立に動作する。ここで、図１１に、データの書き込みと閾値電圧の検出の動作を同じタイミングで終了した場合の、図８に示す画素回路のタイミングチャートを示す。図１１（ａ）〜（ｅ）は図９の（ａ）〜（ｅ）と同様に、それぞれ、前処理工程、閾値電圧検出工程、閾値電圧保持工程、データ書き込み工程および発光工程を示すタイミングチャートである。上記のように、閾値電圧検出手段２２とデータ書き込み手段２１は別個独立に動作可能であるため、図１１に示すように同じタイミングで終了することが可能である。そして、閾値電圧の検出とデータの書き込みを同じタイミングで終了することによって、全工程に関する時間の短縮化を実現できる。

さらに、有機ＥＬ素子２７に直列に配列されるＴＦＴは、ドライバー素子であるＴＦＴ２６のみであるため、有機ＥＬ素子２７以外の非発光部で消費される電力の削減が可能である。また、走査線３２によりＴＦＴ２８とＴＦＴ３１の２箇所のＴＦＴを制御するため回路構成も簡単であり、電源電圧の利用効率および有機ＥＬ素子２７に供給される電位の書き込み効率が高い。

なお、実施の形態２における画素回路として図８にＴＦＴ３１とＴＦＴ２８を一つの走査線３２により制御する構造を示したが、第２のスイッチング手段であるＴＦＴと第４のスイッチング手段であるＴＦＴのそれぞれに別個の走査線を接続する構造としてもよい。たとえば、図１２に示すように、ＴＦＴ３１と第２のスイッチング手段であるＴＦＴ３３がともにチャネル層の導電性が同一の薄膜トランジスタ、たとえばｎ型ＴＦＴである構造である。かかる画素回路においては、ＴＦＴ３１は走査線３４により制御され、ＴＦＴ３３は走査線３４とは別個の走査線３５により制御される。

図１２に示す画素回路の動作方法の工程は、図１０−１〜図１０−５に示す各工程と同様であり、図９に示すタイミングチャートにおいて走査線３２のみで制御していた第２のスイッチング手段と第４のスイッチング手段を、それぞれ走査線３４および走査線３５で制御することとなる。すなわち、第４のスイッチング手段であるＴＦＴ３１をオン状態とする場合には走査線３２が正の電位を示すタイミングと同じタイミングで走査線３４を正の電位とし、第２のスイッチング手段であるＴＦＴ３３をオン状態とする場合には走査線３２が負の電位を示すタイミングと同じタイミングで走査線３５を正の電位とすることとなる。

ただし、コンデンサ２５に保持される電荷の放出を効果的に防止し、さらに、安定した階調を実現するため、図１２に示す画素回路の各構成要素は図１３に示すタイミングチャートに従い動作することが好ましい。ここで、図１３（ａ）〜（ｅ）は、図９の（ａ）〜（ｅ）と同様に、それぞれ、前処理工程、閾値電圧検出工程、閾値電圧保持工程、データ書き込み工程および発光工程である。図１３に示すタイミングチャートにおいては、図１３（ｂ）に示す閾値電圧検出工程終了時にＴＦＴ３１をオフ状態とする。かかるタイミングでＴＦＴ３１がオフ状態とされるため、閾値電圧検出工程においては０電位を示すコモン線２９とコンデンサ２５の負極との接続が維持される。この結果、閾値電圧検出工程では、大きな電荷を蓄積する有機ＥＬ素子２７と接続するＴＦＴ２６の閾値電圧が、より安定に検出される。さらに、前フレームの書き込み電位と本フレームの書き込み電位との差が大きい場合でも、データ書き込み工程では前フレームの影響を受けずに所定の電位がコンデンサ２５に書き込まれ、安定した階調を実現することが可能となる。また、図１３（ｄ）に示すデータ書き込み工程終了後において、ＴＦＴ３１をオン状態とする前にＴＦＴ３３をオフ状態とするため走査線３５を負の電位とする。かかるタイミングでＴＦＴ３３が動作することにより、コンデンサ２５に保持される書き込み電位がＴＦＴ３３を介してグラウンドに放出されることを防止する。

以上より、図１２に示す画素回路の各構成要素は、第２のスイッチング手段であるＴＦＴ３３と第４のスイッチング手段であるＴＦＴ３１の駆動状態を別個の走査線により制御するため、図１３に示すタイミングチャートに従った動作が可能となる。この結果、コンデンサ２５に保持される電荷の放出を効果的に防止し、さらに、安定した階調を実現することができる。また、図１２に示す画素回路は、チャネル層の導電性が同一であるＴＦＴのみで構成されるため製造コストの低減も可能となる。

また、本実施の形態２では、行または列ごとにデータ書き込み工程を行って行または列ごとに順次発光工程を行なう方式で画像を表示させるほか、全ての有機ＥＬ素子２７を同時に発光させて同時に１枚の画面を表示する全面一括制御方式で画像を表示してもよい。また、本実施の形態２では、全ての画素回路に対して、同時に前処理工程を行なってもよい。すなわち、全ての有機ＥＬ素子２７に対して同時に電荷の蓄積が行なわれるとしてもよい。また、本実施の形態１では、全ての画素回路に対して、同時に閾値電圧検出工程を行なってもよい。すなわち、全てのＴＦＴ２８は、同時にオン状態となり、ＴＦＴ２６のドレイン電極とゲート電極とを短絡してもよい。

また、図１２では４個のＴＦＴと１個のコンデンサとを備える画素回路について説明したが、データ線２３に所定の基準電位を供給させ、データ線２３の基準電位供給時にＴＦＴ２４をオン状態としデータ線２３とコンデンサ２５とを電気的に導通させることによって、ＴＦＴ３１を省略し、さらに簡易な構成である画素回路とすることができる。

図１４は、実施の形態２における画素回路の構造の他の例を示した図である。図１４に示す画素回路は、図１２における画素回路が有するＴＦＴ３１とＴＦＴ３１を制御する走査線３４とを省略している。そして、後述するように、データ線２３に基準電位として、たとえば０電位を供給させ、データ線２３の基準電位供給時にＴＦＴ２４をオン状態としデータ線２３とコンデンサ２５の負極とを電気的に導通させることによって、コンデンサ２５からＴＦＴ２６への電荷の供給を制御し、各工程を行なっている。また、図１４に示す画素回路では、有機ＥＬ素子２７のアノード側がコモン線２９に接続され、ＴＦＴ２６のソース電極がグラウンドに接続されている。また、図１４に示す画素回路によって構成される表示装置では、後述するように、全ての有機ＥＬ素子２７が同時に所定の輝度の光を表示して同時に１枚の画面を表示する全面一括制御方式で画像を表示する。なお、図１２に示す画素回路と同様に、データ線２３とＴＦＴ２４とコンデンサ２５と走査線３０とはデータ書き込み手段２１を構成し、ＴＦＴ２６とＴＦＴ３３と有機ＥＬ素子２７とコモン線２９とは閾値電圧検出手段２２を構成する。

つぎに、図１５および図１６−１〜図１６−４を参照し、図１４に示す画素回路の動作を説明する。図１５は、図１４に示す画素回路のタイミングチャートである。また、図１５では、ｎ行目の画素回路における走査線３０_nと（ｎ＋１）行目の画素回路における走査線３０_n+1について例示する。また、図１６−１は、図１５に示す（ａ）における画素回路の動作方法の工程を示す図であり、図１６−２は、図１５に示す（ｂ）における画素回路の動作方法の工程を示す図であり、図１６−３は、図１５に示す（ｄ）における画素回路の動作方法の工程を示す図であり、図１６−４は、図１５に示す（ｅ）における画素回路の動作方法の工程を示す図である。図１５（ａ）〜（ｅ）は、図１２の（ａ）〜（ｅ）と同様に、それぞれ、前処理工程、閾値電圧検出工程、閾値電圧保持工程、データ書き込み工程および発光工程を示す。なお、図１６−１〜図１６−４において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。

図１５（ａ）および図１６−１に示す前処理工程では、コモン線２９の電位の極性を発光時と比較し反転し、負の電位とすることによって、有機ＥＬ素子２７のカソード側に正の電荷を蓄積させる。

つぎに、図１５（ｂ）および図１６−２に示す閾値電圧検出工程では、走査線３５を正の電位としてＴＦＴ３３をオン状態とすることにより、ＴＦＴ２６のゲート電極とドレイン電極とを短絡してＴＦＴ２６をオン状態としている。そして、ＴＦＴ２６のゲート・ソース間電圧が閾値電圧（＝Ｖ_th2）まで減少した時点でＴＦＴ２６はオフ状態となり、閾値電圧検出工程は終了する。この閾値電圧検出工程では、ＴＦＴ２４はオン状態を維持している。このため、０電位を供給するデータ線２３とコンデンサ２５の負極とが電気的に導通し、安定に閾値電圧の検出を行なうことができる。なお、図１４に示す画素回路を有する表示装置は、全ての画素回路に対して前処理工程と閾値電圧検出工程とを同時に行なっている。

そして、図１５（ｃ）に示す閾値電圧保持工程では、ＴＦＴ２６のゲート電極およびドレイン電極に現れたＴＦＴ２６の閾値電圧Ｖ_th2がコンデンサ２５の正極で保持される。ここで、閾値電圧保持工程は、閾値電圧検出工程が終了し、データ書き込み工程が開始するまでの間であり、図１５には、たとえば、ｎ行目の表示画素における閾値電圧保持工程を期間（ｃ）として示している。

そして、図１５（ｄ）および図１６−３に示すデータ書き込み工程に進む。このデータ書き込み工程では、データ線２３が電位（−Ｖ_D2）を供給する図１５の（ｄ）の間に、全ての行または列の画素回路に対して順次データ書き込み工程が行なわれる。たとえば、ｎ行目の画素回路では、図１５（ｄ₁）の間に走査線３０_nが正の電位とされＴＦＴ２４_nがオン状態となることによって、データ線２３から供給される電位（−Ｖ_D2）がコンデンサ２５の負極に保持される。また、（ｎ＋１）行目の画素回路では、図１５（ｄ₂）の間に走査線３０_n+1が正の電位とされ、ＴＦＴ２４_n+1がオン状態となり、コンデンサ２５の負極に電位（−Ｖ_D2）が保持される。このように、図１５に示す（ｄ）の間に全ての行または列の画素回路に対してデータ書き込み工程が順次行なわれる。そして、データ書き込み工程終了後、データ線２３に印加される電位は（−Ｖ_D2）から０Ｖとされる。

つぎに、図１５（ｅ）および図１６−４に示す発光工程について説明する。この工程では、走査線３０を正の電位としてＴＦＴ２４をオン状態とすることによって、０電位を供給するデータ線２３とコンデンサ２５の負極とを電気的に導通させて、コンデンサ２５の負極の電位を０電位まで上昇させる。そして、コンデンサ２５の正極には負極に保持されていた電位（−Ｖ_D2）が与えられ（Ｖ_D2＋Ｖ_th）が現れる。そして、コモン線２９は正の電位とされ、ＴＦＴ２６には（Ｖ_D2＋Ｖ_th2）のゲート・ソース間電圧が発生し、このゲート・ソース間電圧に対応する電流が流れ、有機ＥＬ素子２７は流れる電流に対応した輝度の光を表示する。この発光工程は、全ての画素回路において同時に行なわれ、全ての有機ＥＬ素子２７が同時に所定の輝度の光を表示し、同時に１枚の画面を表示する。

このように、図１４に示す画素回路は、データ線２３に所定の基準電位を供給させ、データ線２３の基準電位供給時にＴＦＴ２４をオン状態としてデータ線２３とコンデンサ２５の負極とを電気的に導通させることによって、図１２に示す画素回路と比較しＴＦＴ３１を省略することが可能となる。さらに、ＴＦＴ３１の省略にともない、ＴＦＴ３１が接続する走査線３４も省略することができ、簡易な回路構成とすることができる。このため、図１４に示す画素回路では、ＴＦＴ，コンデンサ，走査線の占有面積を小さくすることができる。したがって、画素回路の面積の縮小化を図ることができ、たとえば従来と比較し１．５倍程度に画像の解像度を向上させた高精細の表示装置を実現することが可能となる。

また、全ての有機ＥＬ素子２７に同時に光を表示させているため、前フレームの影響を受けずに画像を表示することができる。従来では、たとえばｎ行目の画素回路がデータ書き込み工程を行なっている際に、すでにデータ書き込み工程を終了したｍ行目の画素回路が発光工程を行なっていた。このため、従来の表示装置では、画像表示の際に前フレームの情報が表示される領域があった。したがって、従来の表示装置では、異なる時間で表示されるべき画像が同時に表示されている場合があり、動画の表示には適していなかった。しかし、図１４に示す画素回路で構成された表示装置の場合、全ての有機ＥＬ素子２７が同時に光を表示するため、上述した問題が生じず、動画の表示を正確に行なうことができ、動画特性を向上させることが可能となる。

なお、図１４における画素回路では、所定の基準電圧を０電位として説明したが、０電位に限定するものではなく、有機ＥＬ素子２７の発光輝度に対応する電位（−Ｖ_D2）よりも高い値の一定電位であればよい。閾値電圧検出工程において電位（−Ｖ_D2）よりも低い値の電位を基準電位としてデータ線２３に印加した場合、ＴＦＴ２６のゲート・ソース間電圧が閾値電圧を下回り、閾値電圧検出工程においてＴＦＴ２６がオン状態とならずＴＦＴ２６の閾値電圧を検出できなくなるためである。また、基準電圧が０電位ではない場合には、有機ＥＬ素子２７に設定した輝度の光を表示させるために、データ書き込み工程では、有機ＥＬ素子２７の発光輝度に対応する電位と基準電位との差分を考慮しデータ線２３が供給する電位を設定する必要がある。

また、図１５では、データ書き込み工程において、データ線２３が電位（−Ｖ_D2）を供給する場合について示したが、データ線２３は、画素回路ごとに各画素回路の有機ＥＬ素子２７の設定輝度に応じて電位０〜電位（−Ｖ_D2）の間の任意の電位を供給する。

（実施の形態３）
つぎに、実施の形態３にかかる表示装置について説明する。本実施の形態３にかかる表示装置は、データ線と第１のスイッチング手段およびコンデンサを有するデータ書き込み手段と、電流発光素子と第２のスイッチング手段として２つのＴＦＴを有する閾値電圧検出手段を備える。かかる表示装置により、データ書き込み手段と閾値電圧検出手段は別個に動作するよう構成されており、データ書き込み手段により書き込まれた電位に、データ書き込み手段とは別に機能する閾値電圧検出手段により検出された閾値電圧を加えた電位がドライバー素子に印加されることによって、ドライバー素子の閾値電圧が変動する場合でも電流発光素子に均一な電流を供給する表示装置を実現する。

図１７は、本実施の形態３における画素回路の構造を示した図である。本実施の形態３における画素回路は、図１７に示すように、電流発光素子の輝度に対応する電位を供給するデータ線４３と、第１のスイッチング手段であるＴＦＴ４４と、書き込まれた電位を保持するコンデンサ４５と、ＴＦＴ４４のゲート電極に接続する第１の走査線である走査線５１により構成されるデータ書き込み手段４１を備える。さらに、ドライバー素子であるＴＦＴ４６と、第１の薄膜トランジスタであるＴＦＴ４８および第２の薄膜トランジスタであるＴＦＴ４９を有する第２のスイッチング手段と、電流発光素子である有機ＥＬ素子４７と、有機ＥＬ素子に接続する電源線であるコモン線５０により構成される閾値電圧検出手段４２を備える。なお、説明を容易にするため、ＴＦＴ４６については有機ＥＬ素子４７と接続する電極をソース電極とし、ＴＦＴ４９と接続する電極をドレイン電極とする。

データ書き込み手段４１は、データ線４３より有機ＥＬ素子４７の表示輝度に対応した電位を与えられ、かかる電位を保持する機能を有する。データ書き込み手段４１を構成するデータ線４３、第１のスイッチング手段であるＴＦＴ４４、コンデンサ４５、第１の走査線である走査線５１は、実施の形態１における画素回路のデータ書き込み手段１を構成する各構成要素と同様の機能を有する。

閾値電圧検出手段４２は、ドライバー素子であるＴＦＴ４６の閾値電圧を検出する機能を有する。かかる閾値電圧検出手段４２を構成するドライバー素子であるＴＦＴ４６は、オン状態となることによりゲート・ソース間電圧に対応した電流を有機ＥＬ素子４７に供給する機能を有する。また、ＴＦＴ４６のソース電極と接続する有機ＥＬ素子４７は、本来ＴＦＴ４６がオン状態の際に与えられた電流に対応した輝度の光を表示するためのものであるが、閾値電圧検出手段４２においては、ＴＦＴ４６のソース電極に対して電荷を供給する容量として機能する。

また、ＴＦＴ４８およびＴＦＴ４９は、第２のスイッチング手段を構成する。ＴＦＴ４８のソース電極はＴＦＴ４６のゲート電極に接続しており、ＴＦＴ４９のソース電極はＴＦＴ４６のドレイン電極に接続しており、ＴＦＴ４９のドレイン電極とＴＦＴ４８のドレイン電極は互いに接続するとともにグラウンドに接続する。すなわち、ＴＦＴ４８とＴＦＴ４９がともにオン状態となることによって、ＴＦＴ４６のゲート電極とドレイン電極は短絡されるとともにグラウンドに接続する。後述するように、本実施の形態３にかかる表示装置では、ＴＦＴ４８およびＴＦＴ４９を設けることによって、データ線４３等のデータ書き込み手段４１の構成要素を用いることなくＴＦＴ４６の閾値電圧の検出を可能としている。さらに、ＴＦＴ４９は、オフ状態となることにより、検出されたＴＦＴ４６の閾値電圧をＴＦＴ４６のソース電極に保持する機能も有する。なお、ＴＦＴ４８は走査線５２により制御され、ＴＦＴ４９は走査線５３により制御される。また、電源線であるコモン線５０は、実施の形態１における画素回路を構成するコモン線９と同様の機能を有する。

つぎに、図１８および図１９を参照し、図１７に示す実施の形態３における画素回路の動作状態を説明する。図１８は、実施の形態３における画素回路のタイミングチャートである。図１９−１は、図１８に示す（ａ）における画素回路の動作方法の工程を示す図であり、図１９−２は、図１８に示す（ｂ）における画素回路の動作方法の工程を示す図であり、図１９−３は、図１８に示す（ｃ）における画素回路の動作方法の工程を示す図であり、図１９−４は、図１８に示す（ｄ）における画素回路の動作方法の工程を示す図であり、図１９−５は、図１８に示す（ｅ）における画素回路の動作方法の工程を示す図である。図１８（ａ）〜（ｅ）および図１９−１〜図１９−５に示すように、画素回路においてデータの書き込みと閾値電圧の検出は別個独立の工程で行われる。図１９−１〜図１９−５において、実線部は電流が流れる部分を示し、破線部は電流が流れていない部分を示す。

図１８（ａ）および図１９−１に示す工程は、閾値電圧検出の前段階として有機ＥＬ素子４７に電荷を蓄積する前処理工程である。具体的には、ＴＦＴ４６に発光時と逆方向の電流を流すことによって有機ＥＬ素子４７に電荷を蓄積させる工程である。本工程は、実施の形態１における画素回路の前処理工程と同様に、コモン線５０の電位の極性を発光時と比較し反転することによって、有機ＥＬ素子４７のアノード側にコンデンサ４５に残存する電荷より十分に大きい負の電荷を蓄積させる。なお、ＴＦＴ４６のドレイン電極をグラウンドに接続するため、ＴＦＴ４９はオン状態を維持する。有機ＥＬ素子４７に電荷が蓄積された後、蓄積された電荷を保持するため、走査線５２を正の電位としＴＦＴ４８をオン状態とする

図１８（ｂ）および図１９−２に示す工程は、閾値電圧検出手段４２によってドライバー素子であるＴＦＴ４６の閾値電圧を検出する閾値電圧検出工程である。前処理工程で有機ＥＬ素子４７への負の電荷の蓄積が終了した後、コモン線５０は正の電位から０電位となる。走査線５２および走査線５３はともに正の電位のままであるため、ＴＦＴ４８およびＴＦＴ４９のオン状態が維持されることにより、ＴＦＴ４６はゲート電極とドレイン電極が短絡されるとともにグラウンドに接続されることとなる。したがって、ＴＦＴ４６のゲート電極とドレイン電極には０電位が与えられる。ここで、有機ＥＬ素子４７はＴＦＴ４６のソース電極と接続しているため、有機ＥＬ素子４７のアノード側に蓄積された負の電荷に基づいて、ＴＦＴ４６のゲート・ソース間電圧は閾値電圧よりも大きくなり、ＴＦＴ４６はオン状態となる。また、ＴＦＴ４６のドレイン電極はオン状態であるＴＦＴ４９を介してグラウンドに接続される一方、ＴＦＴ４６のソース電極は負電荷が蓄積された有機ＥＬ素子４７に接続され負の電位を与えられる。したがって、ＴＦＴ４６にはゲート電極とソース電極の間に電位差が発生し、ドレイン電極からソース電極に向かって電流が流れる。かかる電流が流れることにより、有機ＥＬ素子４７に蓄積された負電荷の絶対値は徐々に減少し、ＴＦＴ４６のゲート・ソース間電圧が閾値電圧（＝Ｖ_th3）まで減少した時点でＴＦＴ４６はオフ状態となり、有機ＥＬ素子４７に蓄積された負電荷の絶対値の減少も停止する。ＴＦＴ４６のゲート電極は、オン状態であるＴＦＴ４９を介してグラウンドに接続されていることから、ＴＦＴ４６のソース電極の電位は（−Ｖ_th3）に維持されることとなる。以上より、ＴＦＴ６のソース電極にＴＦＴ４６の閾値電圧（−Ｖ_th3）が現れ、ＴＦＴ４６の閾値電圧が検出される。なお、本工程においてドライバー素子であるＴＦＴ４６の閾値電圧の検出は、閾値電圧検出手段４２の構成要素のみによってなされ、データ書き込み手段４１の構成要素の動作を必要としない。

図１８（ｃ）および図１９−３は、検出した閾値電圧を保持する閾値電圧保持工程である。ＴＦＴ４８およびＴＦＴ４９をともにオフ状態とするため、走査線５２および走査線５３を負の電位とする。ＴＦＴ４９がオフ状態となるため、ＴＦＴ４６のソース電極に現れたＴＦＴ４６の閾値電圧（−Ｖ_th3）は、グラウンドに放出されることなく安定に保持される。

図１８（ｄ）および図１９−４に示す工程は、データ書き込み工程である。実施の形態１における画素回路のデータ書き込み工程と同様に、有機ＥＬ素子４７の輝度に対応する電位は、ＴＦＴ４４を介してデータ線４３から書き込まれコンデンサ４５にて保持される。なお、本工程において書き込まれる電位はＶ_D3である。ここで、データの書き込みはデータ書き込み手段４１の構成要素のみによってなされ、閾値電圧検出手段４２の動作を必要としない。言い換えると、データの書き込みはデータ書き込み手段４１の構成要素のみによってなされ、ＴＦＴ４６の閾値電圧の検出は閾値電圧検出手段４２の構成要素のみによってなされるため、データ書き込み手段４１と閾値電圧検出手段４２は独立して機能する。なお、本工程においては画素回路の構造上ＴＦＴ４６のゲート電極においても書き込み電位であるＶ_D3がかかることとなりＴＦＴ４６はオン状態となるが、ＴＦＴ４６のドレイン電極に接続するＴＦＴ４９がオフ状態であるためＴＦＴ４６に電流は流れず、閾値電圧検出工程にて検出されたＴＦＴ４６の閾値電圧は消失しない。

図１８（ｅ）および図１９−５示す工程は、有機ＥＬ素子４７が発光する発光工程である。すなわち、コンデンサ４５に保持された電荷がドライバー素子であるＴＦＴ４６に供給され、ＴＦＴ４６がオン状態になりＴＦＴ４６に電流が流れることにより有機ＥＬ素子４７が発光する工程である。ここで、ＴＦＴ４６のゲート電極には接続するコンデンサ４５より電位Ｖ_D3が印加される。この結果、ＴＦＴ４６のゲート電極はオン状態となる。ここで、ＴＦＴ４６のソース電極には閾値電圧検出工程において検出された閾値電圧（−Ｖ_th3）が現れている。また、本工程でＴＦＴ４６のゲート電極にコンデンサ４５より印加された電位Ｖ_D3がかかるため、ＴＦＴ４６には（Ｖ_D3＋Ｖ_th3）のゲート・ソース間電圧が発生する。この結果、ＴＦＴ４６には、ゲート・ソース間電圧である（Ｖ_D3＋Ｖ_th3）に対応する電流が流れる。ドライバー素子であるＴＦＴ４６に電流が流れることにより、ＴＦＴ４６に接続する有機ＥＬ素子４７にも電流が流れ、有機ＥＬ素子４７は流れる電流に対応した輝度の光を表示する。なお、コンデンサ４５から供給される電荷がグラウンドに放出され消滅するのを防止するため、コンデンサ４５と接続するＴＦＴ４８はオフ状態とする必要がある。このため、走査線５２は負の電位のままである。また、ＴＦＴ４６のドレイン電極をグラウンドに接続するため、走査線５３は正の電位とされＴＦＴ４９はオン状態とされる。さらに、本工程においてはデータ線４３から電位は書き込まれないため、ＴＦＴ４４をオフ状態とする必要があることから走査線５１は負の電位のままである。

実施の形態３にかかる表示装置においては、実施の形態１にかかる表示装置と同様に、発光工程におけるドライバー素子であるＴＦＴ４６のゲート・ソース間電圧は書き込まれた電位Ｖ_D3とＴＦＴ４６の閾値電圧であるＶ_th3の和であり、かかる和電圧に対応する電流がＴＦＴ４６に流れる。したがって、ＴＦＴ４６の閾値電圧が変動した場合であってもかかる閾値電圧を書き込まれた電位Ｖ_D3に加えた電圧がＴＦＴ４６のゲート・ソース間電圧となるため、ＴＦＴ４６の閾値電圧の変動は補償される。この結果、ドライバー素子であるＴＦＴ４６の閾値電圧が変動した場合であってもＴＦＴ４６に流れる電流は変動せず、有機ＥＬ素子は均一な輝度の光を表示し、画質の劣化は抑制される。

また、本実施の形態３にかかる表示装置は、第２のスイッチング手段としてＴＦＴ４８およびＴＦＴ４９を設けることにより、閾値電圧検出工程においてＴＦＴ４６のゲート電極とドレイン電極を短絡させ、ＴＦＴ４６のゲート電極とドレイン電極をグラウンドに接続している。この結果、ＴＦＴ４６には負の電荷を蓄積した有機ＥＬ素子４７と接続するソース電極とゲート電極の間に電位差が生じ電流が流れる。その後、ゲート・ソース間電圧が閾値電圧（Ｖ_th3）となりＴＦＴ４６がオフ状態となることによりソース電極に閾値電圧を検出する。したがって、ＴＦＴ４８およびＴＦＴ４９を設けることにより、閾値電圧検出手段４２の構成要素の動作のみによってＴＦＴ４６の閾値電圧を検出する。このため、閾値電圧の工程において、ＴＦＴ４４を介してＴＦＴ４６のゲート電極に接続するデータ線４３の電位を０電位とする必要はなく、閾値電圧の検出にデータ書き込み手段４１の構成要素の動作を必要としない。

さらに、実施の形態３における画素回路は、ドライバー素子であるＴＦＴ４６のゲート電極にコンデンサ４５の正極が直接接続されている。したがって、データ線４３により供給されコンデンサ４５で保持される電位が直接ＴＦＴ４６のゲート電極に印加されるため、書き込んだデータ電位の信頼性が高い。

なお、本実施の形態３では、行または列ごとにデータ書き込み工程を行って行または列ごとに順次発光工程を行なう方式で画像を表示させるほか、全ての有機ＥＬ素子４７を同時に発光させて同時に１枚の画面を表示する全面一括制御方式で画像を表示してもよい。また、本実施の形態３では、全ての画素回路に対して、同時に前処理工程を行なってもよい。すなわち、全ての有機ＥＬ素子４７に対して同時に電荷の蓄積が行なわれるとしてもよい。また、本実施の形態３では、全ての画素回路に対して、同時に閾値電圧検出工程を行なってもよい。すなわち、全てのＴＦＴ４８は、同時にオン状態となり、ＴＦＴ４６のドレイン電極とゲート電極とを短絡してもよい。

実施の形態１における画素回路の構造を示した図である。 図１に示す画素回路のタイミングチャートである。 図２に示す（ａ）における画素回路の動作方法の工程を示す図である。 図２に示す（ｂ）における画素回路の動作方法の工程を示す図である。 図２に示す（ｃ）における画素回路の動作方法の工程を示す図である。 図２に示す（ｄ）における画素回路の動作方法の工程を示す図である。 劣化前のＴＦＴと劣化後のＴＦＴの電圧−電流特性を示すグラフである。 データの書き込みとドライバー素子であるＴＦＴの閾値電圧の検出の動作を同じタイミングで終了した場合における図１に示す画素回路のタイミングチャートである。 実施の形態１における画素回路の構造の他の例を示した図である。 図６に示す画素回路のタイミングチャートである。 実施の形態２における画素回路の構造を示した図である。 図８に示す画素回路のタイミングチャートである。 図９に示す（ａ）における画素回路の動作方法の工程を示す図である。 図９に示す（ｂ）における画素回路の動作方法の工程を示す図である。 図９に示す（ｃ）における画素回路の動作方法の工程を示す図である。 図９に示す（ｄ）における画素回路の動作方法の工程を示す図である。 図９に示す（ｅ）における画素回路の動作方法の工程を示す図である。 データの書き込みとドライバー素子であるＴＦＴの閾値電圧の検出の動作を同じタイミングで終了した場合における図８に示す画素回路のタイミングチャートである。 実施の形態２における画素回路の構造の他の例を示した図である。 図１２に示す画素回路のタイミングチャートである。 実施の形態２における画素回路の構造の他の例を示した図である。 図１４に示す画素回路のタイミングチャートである。 図１５に示す（ａ）における画素回路の動作方法の工程を示す図である。 図１５に示す（ｂ）における画素回路の動作方法の工程を示す図である。 図１５に示す（ｄ）における画素回路の動作方法の工程を示す図である。 図１５に示す（ｅ）における画素回路の動作方法の工程を示す図である。 実施の形態３における画素回路の構造を示した図である。 図１７に示す画素回路のタイミングチャートである。 図１８に示す（ａ）における画素回路の動作方法の工程を示す図である。 図１８に示す（ｂ）における画素回路の動作方法の工程を示す図である。 図１８に示す（ｃ）における画素回路の動作方法の工程を示す図である。 図１８に示す（ｄ）における画素回路の動作方法の工程を示す図である。 図１８に示す（ｅ）における画素回路の動作方法の工程を示す図である。 従来技術にかかるアクティブマトリックス方式の有機ＥＬ表示装置における画素回路の構造を示した図である。 劣化前のＴＦＴと劣化後のＴＦＴの電圧−電流特性を示すグラフである。

符号の説明

１、２１、４１ データ書き込み手段
２、２２、４２ 閾値電圧検出手段
３、２３、４３ データ線
４、２４、４４ ＴＦＴ
５、２５、４５ コンデンサ
６、２６、４６ ＴＦＴ
７、２７、４７ 有機ＥＬ素子
８、２８、４８、４９ ＴＦＴ
９、２９、５０ コモン線
１０、３０、５１ 走査線
１１、３１ ＴＦＴ
１２、３２、５２、５３ 走査線
１３、３３ ＴＦＴ
１４、１５、３４、３５ 走査線
１０１ データ線
１０２ ＴＦＴ
１０３ コンデンサ
１０４ ＴＦＴ
１０５ 有機ＥＬ素子
１０６ 走査線

Claims (21)

1. 発光輝度に対応する電位を書き込むデータ書き込み手段と、該電位に応じて電流値を制御し、薄膜トランジスタを有するドライバー素子の閾値電圧を検出する閾値電圧検出手段とを備えたアクティブマトリックス型の表示装置において、
   前記データ書き込み手段は、
   発光輝度に対応した電位を供給するデータ線と、
   前記データ線を介して供給される電位の書き込みを制御する第１のスイッチング手段と、
   を備え、
   前記閾値電圧検出手段は、
   前記ドライバー素子のゲート電極とドレイン電極との間の導通状態を制御する第２のスイッチング手段と、
   流れる電流に対応した輝度の光を表示するとともに、電荷を蓄積する容量として前記ドライバー素子のソース電極またはドレイン電極に電荷を供給可能な電流発光素子と、
   を備えたことを特徴とする表示装置。
2. 前記閾値電圧検出手段は、前記第２のスイッチング手段によりゲート電極とドレイン電極との間を短絡された前記ドライバー素子に対して、前記電流発光素子に蓄積された電荷に起因したゲート・ソース間の電位差に基づいてオン状態とした後、前記蓄積された電荷の減少によってゲート・ソース間の電位差が閾値電圧まで低下してオフ状態となることによって、前記ドライバー素子の閾値電圧を検出することを特徴とする請求項１に記載の表示装置。
3. 発光時に前記ドライバー素子に対して印加される電位は、前記閾値電圧検出手段により検出された前記ドライバー素子の閾値電圧と、前記データ書き込み手段により書き込まれた電位との和であることを特徴とする請求項１または２に記載の表示装置。
4. 前記閾値電圧検出手段は、発光時に前記電流発光素子に順方向の電圧を印加して電流を供給するとともに、前記電流発光素子に逆方向の電圧を印加して電荷を蓄積可能な電源線をさらに備えることを特徴とする請求項１〜３のいずれか一つに記載の表示装置。
5. 前記第１のスイッチング手段の駆動状態を制御する第１の走査線をさらに備えたことを特徴とする請求項１〜４のいずれか一つに記載の表示装置。
6. 前記電流発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１〜５のいずれか一つに記載の表示装置。
7. 前記データ書き込み手段は、前記データ線から供給された電位を保持するコンデンサをさらに備えたことを特徴とする請求項１〜６のいずれか一つに記載の表示装置。
8. 前記データ書き込み手段と前記閾値電圧検出手段との間に設けられ、前記データ書き込み手段と前記閾値電圧検出手段との電気的な導通を制御する第３のスイッチング手段をさらに備えたことを特徴とする請求項１〜７のいずれか一つに記載の表示装置。
9. 前記第３のスイッチング手段は、薄膜トランジスタを備えたことを特徴とする請求項８に記載の表示装置。
10. 前記第２のスイッチング手段と前記第３のスイッチング手段の駆動状態を制御する第２の走査線をさらに備え、
    前記第２のスイッチング手段と前記第３のスイッチング手段は、ゲート電極が前記第２の走査線に接続され、かつチャネル層の導電性が互いに異なる薄膜トランジスタをそれぞれ備えたことを特徴とする請求項８または９に記載の表示装置。
11. 前記第２のスイッチング手段と前記第３のスイッチング手段はチャネル層の導電性が同一の薄膜トランジスタを備え、前記第２のスイッチング手段と前記第３のスイッチング手段の駆動状態は別個の走査線で制御されることを特徴とする請求項８または９に記載の表示装置。
12. 前記データ書き込み手段と前記閾値電圧検出手段との間に配置され、前記データ書き込み手段と電気的に接続した第１の電極と前記閾値電圧検出手段と電気的に接続した第２の電極とを有するコンデンサと、
    前記第１の電極と電気的に接続され、前記第１の電極の電位を制御する第４のスイッチング手段とを備えたことを特徴とする請求項１〜６のいずれか一つに記載の表示装置。
13. 前記第４のスイッチング手段は、オン状態の際に前記第１の電極と前記第２の電極との間の電位差を維持しつつ、前記第１の電極に保持された電荷と同量かつ異なる極性の電荷を前記第２の電極に生じさせると共に前記第１の電極に保持された電荷を消去し、オフ状態の際に前記コンデンサに保持される電荷を移動させることなく電荷保持を継続することを特徴とする請求項１２に記載の表示装置。
14. 前記第４のスイッチング手段は、薄膜トランジスタを備えたことを特徴とする請求項１２または１３に記載の表示装置。
15. 前記第２のスイッチング手段と前記第４のスイッチング手段の駆動状態を制御する第３の走査線をさらに備え、
    前記第４のスイッチング手段と前記第２のスイッチング手段は、ゲート電極が前記第３の走査線に接続され、かつチャネル層の導電性が互いに異なる薄膜トランジスタをそれぞれ備えたことを特徴とする請求項１２〜１４のいずれか一つに記載の表示装置。
16. 前記第２のスイッチング手段と前記第４のスイッチング手段はチャネル層の導電性が同一の薄膜トランジスタを備え、前記第２のスイッチング手段と前記第４のスイッチング手段の駆動状態は別個の走査線で制御されることを特徴とする１２〜１４のいずれか一つに記載の表示装置。
17. 前記第２のスイッチング手段は、前記ドライバー素子のゲート電極と接続した第１の薄膜トランジスタと、前記ドライバー素子のドレイン電極と接続した第２の薄膜トランジスタと、を有することを特徴とする請求項１〜７のいずれか一つに記載の表示装置。
18. 前記第２の薄膜トランジスタは、前記第１の薄膜トランジスタとともにオン状態となることで前記ドライバー素子のゲート電極とドレイン電極とを短絡し、閾値電圧検出後にオフ状態となることにより検出された閾値電圧を保持することを特徴とする請求項１７に記載の表示装置。
19. 前記データ書き込み手段と前記閾値電圧検出手段との間に配置され、前記データ書き込み手段と電気的に接続した第１の電極と前記閾値電圧検出手段と電気的に接続した第２の電極とを有するコンデンサをさらに備え、
    前記データ線は、発光時と前記閾値電圧検出手段による前記ドライバー素子の閾値電圧の検出時と前記電流発光素子における電荷蓄積時とに基準電位を供給し、
    前記第１のスイッチング手段は、発光時と前記閾値電圧検出手段による前記ドライバー素子の閾値電圧の検出時と前記電流発光素子における電荷蓄積時とに前記データ線と前記第１の電極とを電気的に導通させることを特徴とする請求項１〜６のいずれか一つに記載の表示装置。
20. 全ての前記電流発光素子が同時に光を表示し、同時に一枚の画面を表示することを特徴とする請求項１〜１９のいずれか一つに記載の表示装置。
21. 全ての前記電流発光素子に対して同時に電荷の蓄積が行なわれ、
    全ての前記第２のスイッチング手段は、同時に前記ドライバー素子のゲート電極とドレイン電極とを短絡することを特徴とする請求項１〜２０のいずれか一つに記載の表示装置。

Images