JP2013190829A - 発光デバイス・ディスプレイを駆動するための方法およびシステム - Google Patents

Abstract

【課題】発光デバイス・ディスプレイを駆動するための方法およびシステムが提供されている。
【解決手段】システムは、ディスプレイの精度を増加するタイミング・スケジュールを提供する。システムは、それによって行のグループ内において動作サイクルが連続的に実行されるタイミング・スケジュールを提供することができる。システムは、それによって複数のフレームについて老化ファクタが使用されるタイミング・スケジュールを提供することができる。
【選択図】図２

Description

本発明は、ディスプレイ・テクノロジに関し、より詳細には、発光デバイス・ディスプレイを駆動するための方法およびシステムに関する。

最近、アモルファス・シリコン（ａ‐Ｓｉ）、ポリ‐シリコン、有機、またはそのほかの駆動バックプレーンを用いたアクティブ‐マトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイが、アクティブ‐マトリクス液晶ディスプレイに対するその利点に起因して、より魅力的なものとなった。ａ‐Ｓｉバックプレーンを使用するＡＭＯＬＥＤディスプレイは、たとえば、異なる基板の使用を広げ、かつ柔軟なディスプレイを実現可能にする低温製造およびその低コスト製造を含む利点を有する。またＯＬＥＤは、広い視野角を伴う高解像度ディスプレイをもたらす。

ＡＭＯＬＥＤディスプレイは、それぞれが有機発光ダイオード（ＯＬＥＤ）、およびバックプレーン・エレクトロニクスを有し、かつ行および列のアレイとして配列されたピクセルの行および列のアレイを含む。ＯＬＥＤが電流駆動デバイスであることから、ＡＭＯＬＥＤのピクセル回路は、正確かつ一定の駆動電流を提供できる必要がある。

図１は、従来の電圧プログラムＡＭＯＬＥＤディスプレイのための従来的な動作サイクルを図解している。図１において『Ｒｏｗｉ』（ｉ＝１，２，３）は、ＡＭＯＬＥＤディスプレイのｉ番目の行のマトリクス・ピクセル・アレイを表す。図１において『Ｃ』は、ピクセル回路の駆動トランジスタのゲート‐ソース端子間にわたって補償電圧が現れる補償電圧生成サイクルを表し、『ＶＴ‐ＧＥＮ』は、駆動トランジスタのスレッショルド電圧Ｖ_Ｔが生成されるＶ_Ｔ生成サイクルを表し、『Ｐ』は、駆動トランジスタのゲートに対してプログラミング電圧を印加することによってピクセル電流のレギュレーションが行われる電流レギュレーション・サイクルを表し、『Ｄ』は、駆動トランジスタによりコントロールされた電流によってピクセル回路のＯＬＥＤが駆動される駆動サイクルを表す。

ＡＭＯＬＥＤディスプレイの各行について、動作サイクルが、補償電圧生成サイクル『Ｃ』、Ｖ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』、電流レギュレーション・サイクル『Ｐ』、および駆動サイクル『Ｄ』を含む。通常、これらの動作サイクルが、図１に示されるとおり、マトリクス構造についてシーケンシャルに実行される。たとえば、第１行（すなわち、Ｒｏｗ_１）の全プログラミング・サイクル（すなわち『Ｃ』、『ＶＴ‐ＧＥＮ』、および『Ｐ』）が実行され、その後、第２行（すなわち、Ｒｏｗ_２）がプログラムされる。

しかしながら、Ｖ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』が、駆動ＴＦＴの正確なスレッショルド電圧の生成に大きな時間配分を必要とすることから、このタイミング・スケジュールが大面積ディスプレイで採用できない。さらに、２つの余分な動作サイクル（すなわち『Ｃ』および『ＶＴ‐ＧＥＮ』）の実行が、結果としてより大きな電力消費をもたらし、さらに余分なコントロール信号を必要として、それがより高い実装コストを招く。

本発明は、既存のシステムの欠点の少なくとも１つを回避するか、または緩和する方法およびシステムを提供することを目的とする。

本発明の態様によれば、行および列で配列された複数のピクセル回路を含むピクセル・アレイを含むディスプレイ・システムが提供される。ピクセル回路は、発光デバイス、キャパシタ、スイッチ・トランジスタ、および発光デバイスを駆動するための駆動トランジスタを有する。ピクセル回路は、プログラミングのためのパス、および駆動トランジスタのスレッショルドを生成するための第２のパスを含む。このシステムは、ピクセル・アレイにプログラミングのためのデータを提供するための第１のドライバ、および１つまたは複数の駆動トランジスタのための駆動トランジスタのスレッショルドの生成をコントロールするための第２のドライバを含む。第１のドライバおよび第２のドライバは、ピクセル・アレイを駆動してプログラミングおよび生成動作を独立に実行する。

本発明の別の態様によれば、ディスプレイ・システムを駆動する方法が提供される。ディスプレイ・システムは、行および列で配列された複数のピクセル回路を含むピクセル・アレイを含む。ピクセル回路は、発光デバイス、キャパシタ、スイッチ・トランジスタ、および発光デバイスを駆動するための駆動トランジスタを有する。ピクセル回路は、プログラミングのためのパス、および駆動トランジスタのスレッショルドを生成するための第２のパスを含む。この方法は、１つまたは複数の駆動トランジスタのための駆動トランジスタのスレッショルドの生成をコントロールするステップ、そのコントロールするステップとは独立に、ピクセル・アレイにプログラミングのためのデータを提供するステップを含む。

本発明の追加の態様によれば、行および列で配列された複数のピクセル回路を含むピクセル・アレイを含むディスプレイ・システムが提供される。ピクセル回路は、発光デバイス、キャパシタ、スイッチ・トランジスタ、および発光デバイスを駆動するための駆動トランジスタを有する。このシステムは、ピクセル・アレイにプログラミングのためのデータを提供するための第１のドライバ、および行内の各ピクセル回路の老化ファクタを生成し、対応するピクセル回路内にストアするための第２のドライバを含み、複数のフレームのための行内のピクセル回路のプログラミングおよび駆動は、ストアされた老化ファクタに基づく。ピクセル・アレイは、複数のセグメントに分割される。老化ファクタを生成するための第２のドライバによって駆動される信号ラインのうちの少なくとも１つは、セグメント内において共有される。

本発明の追加の態様によれば、ディスプレイ・システムを駆動する方法が提供される。ディスプレイ・システムは、行および列で配列された複数のピクセル回路を含むピクセル・アレイを含む。ピクセル回路は、発光デバイス、キャパシタ、スイッチ・トランジスタ、および発光デバイスを駆動するための駆動トランジスタを有する。ピクセル・アレイは、複数のセグメントに分割される。この方法は、各行について、セグメント信号を使用して各ピクセル回路の老化ファクタを生成し、老化ファクタを対応するピクセル回路内にストアするステップ、およびセグメント信号が各セグメントによって共有されること、およびストアされた老化ファクタに基づいて複数のフレームについて行内のピクセル回路をプログラムし、駆動するステップを含む。

本発明のこの要約は、必ずしも本発明のすべての特徴を述べているわけではない。

本発明のこれらの、およびこのほかの特徴は、以下の添付図面を参照した説明からより明らかなものとなろう。

従来のＡＭＯＬＥＤディスプレイのための従来的な動作サイクルを図解した説明図である。 本発明の実施態様に従った、発光ディスプレイの安定した動作のためのセグメント化されたタイミング・スケジュールの例を図解した説明図である。 本発明の実施態様に従った、発光ディスプレイの安定した動作のための並列タイミング・スケジュールの例を図解した説明図である。 図２および３のタイミング・スケジュールのためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解した説明図である。 セグメント化されたタイミング・スケジュールおよび並列タイミング・スケジュールが適用できる電圧プログラムされるピクセル回路の例を図解した説明図である。 図５のピクセル回路に適用されるタイミング・スケジュールの例を図解した説明図である。 セグメント化されたタイミング・スケジュールおよび並列タイミング・スケジュールが適用できる電圧プログラムされるピクセル回路の別の例を図解した説明図である。 図７のピクセル回路に適用されるタイミング・スケジュールの例を図解した説明図である。 本発明の実施態様に従った発光ディスプレイのための共有シグナリング・アドレシング・スキームの例を図解した説明図である。 共有シグナリング・アドレシング・スキームが適用できるピクセル回路の例を図解した説明図である。 図１０のピクセル回路に適用されるタイミング・スケジュールの例を図解した説明図である。 図１０のピクセル回路のピクセル電流の安定性を図解した説明図である。 共有シグナリング・アドレシング・スキームが適用できるピクセル回路の別の例を図解した説明図である。 図１３のピクセル回路に適用されるタイミング・スケジュールの例を図解した説明図である。 図１０のピクセル回路のためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解した説明図である。 図１３のピクセル回路のためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解した説明図である。 共有シグナリング・アドレシング・スキームが適用できるピクセル回路のさらに別の例を図解した説明図である。 図１７のピクセル回路に適用されるタイミング・スケジュールの例を図解した説明図である。 図１７のピクセル回路のためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解した説明図である。 共有シグナリング・アドレシング・スキームが適用できるピクセル回路のさらに別の例を図解した説明図である。 図２０のピクセル回路に適用されるタイミング・スケジュールの例を図解した説明図である。 図２０のピクセル回路のためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解した説明図である。

本発明の実施態様を、行および列に配列されてＡＭＯＬＥＤディスプレイを形成する有機発光ダイオード（ＯＬＥＤ）等の発光デバイスおよび薄膜トランジスタ（ＴＦＴ）等の複数のトランジスタを有するピクセル回路を使用して説明する。ピクセル回路は、ＯＬＥＤ用のピクセル・ドライバを含むことができる。しかしながら、ピクセルがＯＬＥＤ以外のいずれかの発光デバイスを含むこともでき、またピクセルがＴＦＴ以外のいずれかのトランジスタを含むこともできる。ピクセル回路内のトランジスタは、ｎ型トランジスタ、ｐ型トランジスタ、またはそれらの組み合わせとすることができる。ピクセル内のトランジスタは、アモルファス・シリコン、ナノ／マイクロ結晶質シリコン、ポリ・シリコン、有機半導体テクノロジ（たとえば有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳテクノロジまたはＣＭＯＳテクノロジ（たとえば、ＭＯＳＦＥＴ）を使用して製造できる。説明においては、『ピクセル回路』および『ピクセル』が相互交換可能に使用されることがある。ピクセル回路は、電流プログラム・ピクセルまたは電圧プログラム・ピクセルとすることができる。以下の説明においては、『信号』および『ライン』が相互交換可能に使用されることがある。

本発明の実施態様は、駆動ＴＦＴの正確なスレッショルド電圧を生成するためのテクニックを伴う。結果としてこれは、たとえばピクセルの老化、および処理の変動に起因するピクセル・エレメントの特性のシフトに抗して安定した電流を生成する。これは、ＯＬＥＤの輝度の安定性を強化する。またこれは、電力消費および信号を低減し、結果として低い実装コストをもたらす。

セグメント化されたタイミング・スケジュールおよび並列タイミング・スケジュールを詳細に説明する。これらのスケジュールは、駆動トランジスタのスレッショルド電圧Ｖ_Ｔを生成するためのサイクルの時間配分を拡張する。以下において説明するとおり、ディスプレイ・アレイ内の行はセグメント化され、動作サイクルは、複数のカテゴリ、たとえば２カテゴリに分割される。たとえば、第１のカテゴリが補償サイクルおよびＶ_Ｔ生成サイクルを含み、第２のカテゴリが電流レギュレーション・サイクルおよび駆動サイクルを含む。各カテゴリのための動作サイクルは、各セグメントについてシーケンシャルに実行されるが、２つのカテゴリは、２つの隣接するセグメントについて実行される。たとえば、電流レギュレーションおよび駆動サイクルが第１のセグメントについてシーケンシャルに実行されている間、補償およびＶ_Ｔ生成サイクルが第２のセグメントについて実行される。

図２は、本発明の実施態様に従った、発光ディスプレイの安定した動作のためのセグメント化されたタイミング・スケジュールの例を図解している。図２において『Ｒｏｗ_ｋ』（ｋ＝１，２，３，．．．，ｊ，ｊ＋１，ｊ＋２）は、ディスプレイ・アレイ内のｋ番目の行を表し、矢印は、実行方向を示している。

各行について、図２のタイミング・スケジュールは、補償電圧生成サイクル『Ｃ』、Ｖ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』、電流レギュレーション・サイクル『Ｄ』、および駆動サイクル『Ｐ』を含む。

図２のタイミング・スケジュールは、プログラミング時間に影響を与えることなくＶ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』の時間配分を拡張する。これを達成するために、図２のセグメント化されたアドレシング・スキームが適用されるディスプレイ・アレイの行がいくつかのセグメントとしてカテゴリ分けされる。各セグメントは、したがって、Ｖ_Ｔ生成サイクルが実行される行を含む。図２においてＲｏｗ_１、Ｒｏｗ_２、Ｒｏｗ_３、．．．Ｒｏｗ_ｊは、ディスプレイ・アレイの複数の行内の１つのセグメント内にある。

各セグメントのプログラミングは、１番目および２番目の動作サイクル『Ｃ』および『ＶＴ‐ＧＥＮ』の実行を伴って開始する。その後、電流較正サイクル『Ｐ』がそのセグメント全体について実行される。その結果としてＶ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』の時間配分が、ｊ．τ_Ｐまで拡張され、それにおいてｊは各セグメント内の行の数であり、τ_Ｐは、１番目の動作サイクル『Ｃ』（または電流レギュレーション・サイクル）の時間配分である。

また、フレーム時間τ_Ｆは、Ｚ×ｎ×τ_Ｐであり、それにおいてｎはディスプレイ内の行の数、Ｚはセグメント内の反復回数の関数である。たとえば、図２においては、Ｖ_Ｔ生成が、セグメントの第１行から開始して最後の行に至り（１番目の反復）、その後プログラミングが第１行から開始して最後の行に至る（２番目の反復）。したがって、Ｚが２にセットされる。反復回数が増加すると、フレーム時間がＺ×ｎ×τ_Ｐになり、それにおいてＺは反復回数であり、２より大きくなることがある。

図３は、本発明の実施態様に従った、発光ディスプレイの安定した動作のための並列タイミング・スケジュールの例を図解している。図３において『Ｒｏｗ_ｋ』（ｋ＝１，２，３，．．．，ｊ，ｊ＋１）は、ディスプレイ・アレイ内のｋ番目の行を表す。

図２と同様に、図４のタイミング・スケジュールは、各行について補償電圧生成サイクル『Ｃ』、Ｖ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』、電流レギュレーション・サイクル『Ｐ』、および駆動サイクル『Ｄ』を含む。

図３のタイミング・スケジュールは、Ｖ_Ｔ生成サイクル『ＶＴ‐ＧＥＮ』の時間配分を拡張するが、τ_Ｐがτ_Ｆ／ｎとして保存され、それにおいてτ_Ｐは１番目の動作サイクル『Ｃ』の時間配分であり、τ_Ｆはフレーム時間、ｎはディスプレイ・アレイ内の行の数である。図３において、Ｒｏｗ_１〜Ｒｏｗ_ｊは、ディスプレイ・アレイの複数の行内のセグメント内にある。

上記のアドレシング・スキームによれば、各セグメントの電流レギュレーション・サイクル『Ｐ』が、次のセグメントの１番目の動作サイクル『Ｃ』と並列に実行される。このようにこのディスプレイ・アレイは、並列動作をサポートするべく設計され、すなわち互いに影響を及ぼし合うことなく異なるサイクルを、たとえば補償およびプログラミング、Ｖ_Ｔ生成および電流レギュレーションを独立に実行する能力を有する。

図４は、図２および３のタイミング・スケジュールのためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解している。図４においてＳＥＬ［ａ］（ａ＝１，．．．，ｍ）は、行を選択する選択信号を表し、ＣＴＲＬ［ｂ］（ｂ＝１，．．．，ｍ）は、行内の各ピクセルにおいて駆動ＴＦＴのスレッショルド電圧を生成するコントロール信号を表し、ＶＤＡＴＡ［ｃ］（ｃ＝１，．．．，ｎ）は、プログラミング・データを提供するデータ信号を表す。図４のＡＭＯＬＥＤディスプレイ１０は、行および列で配列された複数のピクセル回路１２、ＳＥＬ［ａ］およびＣＴＲＬ［ｂ］をコントロールするためのアドレス・ドライバ１４、およびＶＤＡＴＡ［ｃ］をコントロールするためのデータ・ドライバ１６を含む。ピクセル回路１２の行（たとえばＲｏｗ_１，．．．，Ｒｏｗ_ｍ‐ｈ，Ｒｏｗ_{ｍ‐ｈ＋１}，．．．，Ｒｏｗ_ｍ）は、上記のとおりにセグメント化される。特定のサイクルを並列に実行するために、ＡＭＯＬＥＤディスプレイ１０は、並列動作をサポートするべく設計されている。

図５は、セグメント化されたタイミング・スケジュールおよび並列タイミング・スケジュールが適用できるピクセル回路の例を図解している。図５のピクセル回路５０は、ＯＬＥＤ ５２、ストレージ・キャパシタ５４、駆動ＴＦＴ ５６、およびスイッチＴＦＴ ５８および６０を含む。選択ラインＳＥＬ１がスイッチＴＦＴ ５８のゲート端子に接続されている。選択ラインＳＥＬ２がスイッチＴＦＴ ６０のゲート端子に接続されている。スイッチＴＦＴ ５８の第１の端子は、データ・ラインＶＤＡＴＡに接続され、スイッチＴＦＴ ５８の第２の端子は、ノードＡ１において駆動ＴＦＴ ５６のゲートに接続される。スイッチＴＦＴ ６０の第１の端子は、ノードＡ１に接続され、スイッチＴＦＴ ６０の第２の端子は、グラウンド・ラインに接続される。駆動ＴＦＴ ５６の第１の端子は、コントロール可能な電圧源ＶＤＤに接続され、駆動ＴＦＴ ５６の第２の端子は、ノードＢ１においてＯＬＥＤ ５２のアノード電極に接続される。ストレージ・キャパシタ５４の第１の端子は、ノードＡ１に接続され、ストレージ・キャパシタ５４の第２の端子は、ノードＢ１に接続される。ピクセル回路５０は、セグメント化されたタイミング・スケジュール、並列タイミング・スケジュール、およびそれらの組み合わせとともに使用可能である。

Ｖ_Ｔ生成は、トランジスタ５６および６０を通じて生じ、一方、電流レギュレーションは、トランジスタ５８によりＶＤＡＴＡラインを通じて実行される。したがって、このピクセルは、並列動作を実装できる。

図６は、ピクセル回路５０に適用されるタイミング・スケジュールの例を図解している。図７において『Ｘ１１』、『Ｘ１２』、『Ｘ１３』、および『Ｘ１４』は、動作サイクルを表す。Ｘ１１は図２および３の『Ｃ』に対応し、Ｘ１２は図２および３の『ＶＴ‐ＧＥＮ』に対応し、Ｘ１３は図２および３の『Ｐ』に対応し、Ｘ１４は図２および３の『Ｄ』に対応する。

図５および６を参照するとストレージ・キャパシタ５４は、１番目の動作サイクルＸ１１の間に負の電圧（‐Ｖｃｏｍｐ）まで充電され、その間、駆動ＴＦＴ ５６のゲート電圧はゼロである。２番目の動作サイクルＸ１２の間には、ノードＢ１が‐Ｖ_Ｔまで充電され、それにおいてＶ_Ｔは駆動ＴＦＴ ５６のスレッショルドである。このサイクルＸ１２は、それがスイッチ・トランジスタ６０を介して実行され、スイッチ・トランジスタ５８を介さないことからデータ・ラインＶＤＡＴＡに影響を及ぼすことなく実行可能であり、その結果、別の行のための別の行の動作サイクルを実行することが可能になる。３番目の動作サイクルＸ１３の間に、ノードＡ１がプログラミング電圧Ｖ_Ｐまで充電され、結果としてＶ_ＧＳ＝Ｖ_Ｐ＋Ｖ_Ｔが得られ、それにおいてＶ_ＧＳは、駆動ＴＦＴ ５６のゲート‐ソース電圧を表す。

図７は、セグメント化されたタイミング・スケジュールおよび並列タイミング・スケジュールが適用できるピクセル回路の別の例を図解している。図７のピクセル回路７０は、ＯＬＥＤ ７２、ストレージ・キャパシタ７４および７６、駆動ＴＦＴ ７８、およびスイッチＴＦＴ ８０、８２、および８４を含む。第１の選択ラインＳＥＬ１が、スイッチＴＦＴ ８０および８２のゲート端子に接続されている。第２の選択ラインＳＥＬ２が、スイッチＴＦＴ ８４のゲート端子に接続されている。スイッチＴＦＴ ８０の第１の端子は、ＯＬＥＤ ７２のカソードに接続され、スイッチＴＦＴ ８０の第２の端子は、ノードＡ２において駆動ＴＦＴ ７８のゲート端子に接続される。スイッチＴＦＴ ８２の第１の端子は、ノードＢ２に接続され、スイッチＴＦＴ ８２の第２の端子は、グラウンド・ラインに接続される。スイッチＴＦＴ ８４の第１の端子は、データ・ラインＶＤＡＴＡに接続され、スイッチＴＦＴ ８４の第２の端子は、ノードＢ２に接続される。ストレージ・キャパシタ７４の第１の端子は、ノードＡ２に接続され、ストレージ・キャパシタ７４の第２の端子は、ノードＢ２に接続される。ストレージ・キャパシタ７６の第１の端子は、ノードＢ２に接続され、ストレージ・キャパシタ７６の第２の端子は、グラウンド・ラインに接続される。駆動ＴＦＴ ７８の第１の端子は、ＯＬＥＤ ７２のカソード電極に接続され、駆動ＴＦＴ ７８の第２の端子は、グラウンド・ラインに結合される。ＯＬＥＤ ７２のアノード電極は、コントロール可能な電圧源ＶＤＤに結合される。ピクセル回路７０は、セグメント化されたタイミング・スケジュール、並列タイミング・スケジュール、およびそれらの組み合わせを採用することができる。

Ｖ_Ｔ生成は、トランジスタ７８、８０、および８２を通じて生じ、一方、電流レギュレーションは、トランジスタ８４によりＶＤＡＴＡラインを通じて実行される。したがって、このピクセルは、並列動作を実装できる。

図８は、ピクセル回路７０に適用されるタイミング・スケジュールの例を図解している。図８において『Ｘ２１』、『Ｘ２２』、『Ｘ２３』、および『Ｘ２４』は、動作サイクルを表す。

Ｘ２１は図２および３の『Ｃ』に対応し、Ｘ２２は図２および３の『ＶＴ‐ＧＥＮ』に対応し、Ｘ２３は図２および３の『Ｐ』に対応し、Ｘ２４は図２および３の『Ｄ』に対応する。

図７および８を参照すると、ピクセル回路７０は、蓄積Ｖ_Ｔに対するプログラミング電圧の追加にブートストラップ効果を採用しており、それにおいてＶ_Ｔは、駆動ＴＦＴ ７８のスレッショルド電圧である。１番目の動作サイクルｘ２１の間に、ノードＡ２が補償電圧ＶＤＤ‐Ｖ_ＯＬＥＤまで充電され、ノードＢ２がグラウンドまで放電されるが、それにおいてＶ_ＯＬＥＤは、ＯＬＥＤ ７２の電圧である。２番目の動作サイクルＸ２２の間に、ノードＡ２における電圧が駆動ＴＦＴ ７８のＶ_Ｔまで変化される。電流レギュレーションは、３番目の動作サイクルＸ２３の間に生じ、その間にノードＢ２がプログラミング電圧Ｖ_Ｐまで充電され、その結果、ノードＡ２がＶ_Ｐ＋Ｖ_Ｔまで変化する。

前述したセグメント化されたタイミング・スケジュールおよび並列タイミング・スケジュールは、ピクセル回路が駆動ＴＦＴの正確なスレッショルド電圧を生成するための充分な時間を提供する。その結果として、ピクセルの老化、処理の変動、またはそれらの組み合わせに抗して安定した電流が生成される。動作サイクルは、セグメント内の１つの行のプログラミング・サイクルに、そのセグメント内の別の行のプログラミング・サイクルがオーバーラップするようにセグメント内において共有される。したがって、高い表示速度を、ディスプレイのサイズとは無関係に維持できる。

共有シグナリング・アドレシング・スキームを詳細に説明する。共有シグナリング・アドレシング・スキームによれば、ディスプレイ・アレイ内の行が、いくつかのセグメントに分割される。ピクセル回路の老化ファクタ（たとえば、駆動ＴＦＴのスレッショルド電圧、ＯＬＥＤ電圧）はピクセル内にストアされる。ストアされている老化ファクタは、複数のフレームのために使用される。老化ファクタの生成に必要な１またはそれより多くの信号は、そのセグメント内において共有される。

たとえば、駆動ＴＦＴのスレッショルド電圧Ｖ_Ｔは、同時に各セグメント用に生成される。その後、そのセグメントが正常な動作に置かれる。スレッショルド電圧の生成に必要なデータ・ラインおよび選択ラインを除くすべての余分な信号は（たとえば、図１０のＶＳＳ）、各セグメント内の行の間において共有される。ＴＦＴの漏れ電流が小さいとすれば、妥当なストレージ・キャパシタを使用したＶ_Ｔの蓄積は、より頻繁でない補償サイクルに帰結する。その結果、電力消費が劇的に低減する。

各セグメントについてＶ_Ｔ生成サイクルが行われることから、Ｖ_Ｔ生成サイクルに割り当てられる時間がセグメント内の行数倍に拡張され、より精密な補償をもたらす。ａ‐Ｓｉ：ＴＦＴの漏れ電流が小さい（たとえば１０^‐１４台）ことから、生成されたＶ_Ｔをキャパシタ内に蓄積し、ほかのいくつかのフレームに使用することができる。その結果、次の後補償フレームの間の動作サイクルがプログラミングおよび駆動サイクルに還元される。したがって、外部ドライバに、および寄生キャパシタンスの充電／放電に関連付けされる電力消費が同じいくつかのフレームの間で分割される。

図９は、本発明の実施態様に従った発光ディスプレイのための共有シグナリング・アドレシング・スキームの例を図解している。共有シグナリング・アドレシング・スキームは、インターフェースおよびドライバの複雑性を低減する。

共有シグナリング・アドレシング・スキームが適用されるディスプレイ・アレイは、図２および３についての場合と同様にいくつかのセグメントに分割される。図９において、『Ｒｏｗ［ｊ，ｋ］』（ｋ＝１，２，３，．．．，ｈ）は、ｊ番目のセグメント内のｋ番目の行を表し、『ｈ』は各セグメント内の行の数であり、『Ｌ』は、同一の生成済みＶ_Ｔを使用するフレームの数である。図９において、『Ｒｏｗ［ｊ，ｋ］』（ｋ＝１，２，３，．．．，ｈ）は１つのセグメント内であり、『Ｒｏｗ［ｊ‐１，ｋ］』（ｋ＝１，２，３，．．．，ｈ）は別のセグメント内である。

図９のタイミング・スケジュールは補償サイクル『Ｃ ＆ ＶＴ‐ＧＥＮ』（たとえば、図９の３０１）、プログラミング・サイクル『Ｐ』、および駆動サイクル『Ｄ』を含む。補償区間３００は、駆動ＴＦＴのスレッショルド電圧が生成されてピクセル内に蓄積される生成フレーム・サイクル３０２、補償サイクル『Ｃ ＆ ＶＴ‐ＧＥＮ』（たとえば、図９の３０１）をディスプレイの通常の動作のほかに、および通常の動作フレームであるＬ‐１個の後補償フレーム・サイクル３０４を含む。生成フレーム・サイクル３０２は、１つのプログラミング・サイクル『Ｐ』および１つの駆動サイクル『Ｄ』を含む。Ｌ‐１個の後補償フレーム・サイクル３０４は、プログラミング・サイクル『Ｐ』および駆動サイクル『Ｄ』のセットを直列に含む。

図９に示されているとおり、各行の駆動サイクルは、直前の行からτ_Ｐの遅延を伴って開始し、τ_Ｐはプログラミング・サイクル『Ｐ』に割り当てられた時間配分である。最後のフレームにおける駆動サイクル『Ｄ』のタイミングは、各行について、ｉ×τ_Ｐだけ縮小され、それにおいて『ｉ』は、そのセグメント内のその行に先行する行の数である（たとえば、Ｒｏｗ［ｊ，ｈ］の場合は（ｈ‐１））。

τ_Ｐ（たとえば１０μｓ台）がフレーム時間（たとえば１６ｍｓ台）よりはるかに小さいことから、遅れ時間の効果は無視できる。しかしながら、この効果を最小化するため、遅れ時間に起因する平均輝度の損失がすべての行にわたって等しくなるように、その都度プログラミング方向を変更するか、この効果を、補償サイクルの前および後のフレームのプログラミング電圧において考慮する。たとえば、行のプログラミングのシーケンスを各Ｖ_Ｔ生成サイクルの後に変更する（すなわち、上から下と、下から上に向かうプログラミングを反復する）。

図１０は、共有シグナリング・アドレシング・スキームが適用できるピクセル回路の例を図解している。図１０のピクセル回路９０は、ＯＬＥＤ ９２、ストレージ・キャパシタ９４および９６、駆動ＴＦＴ ９８、およびスイッチＴＦＴ １００、１０２、および１０４を含む。このピクセル回路９０は、図７のピクセル回路７０に類似である。駆動ＴＦＴ ９８、スイッチＴＦＴ １００、および第１のストレージ・キャパシタ９４は、ノードＡ３において接続される。スイッチＴＦＴ １０２および１０４、および第１および第２のストレージ・キャパシタ９４および９６は、ノードＢ３において接続される。ＯＬＥＤ ９２、駆動ＴＦＴ ９８、およびスイッチＴＦＴ １００は、ノードＣ３において接続される。スイッチＴＦＴ １０２、第２のストレージ・キャパシタ９６、および駆動ＴＦＴ ９８は、コントロール可能な電圧源ＶＳＳに接続される。

図１１は、ピクセル回路９０に適用されるタイミング・スケジュールの例を図解している。図１１において、『Ｘ３１』、『Ｘ３２』、『Ｘ３３』、『Ｘ３４』、および『Ｘ３５』は、動作サイクルを表す。

Ｘ３１、Ｘ３２、およびＸ３３は、補償サイクル（たとえば図９の３０１）に対応し、Ｘ３４は、図９の『Ｐ』に対応し、Ｘ３５は図９の『Ｄ』に対応する。

図１０および１１を参照すると、ピクセル回路９０は、生成済みＶ_Ｔに対するプログラミング電圧の追加にブートストラップ効果を採用しており、それにおいてＶ_Ｔは、駆動ＴＦＴ ９８のスレッショルド電圧である。補償サイクル（たとえば図９の３０１）は、最初の３サイクルＸ３１、Ｘ３２、およびＸ３３を含む。１番目の動作サイクルＸ３１の間に、ノードＡ３が補償電圧ＶＤＤ‐Ｖ_ＯＬＥＤまで充電される。１番目の動作サイクルＸ３１のタイミングは、不要な放射の効果をコントロールするために小さい。２番目の動作サイクルＸ３２の間に、ＶＳＳが高い正電圧Ｖ１（たとえば、Ｖ１＝２０Ｖ）まで上昇し、したがってノードＡ３が高い電圧にブートストラップされ、またノードＣ３もＶ１まで上昇し、その結果としてＯＬＥＤ ９２をオフにする。３番目の動作サイクルＸ３３の間に、ノードＡ３の電圧がスイッチＴＦＴ １００および駆動ＴＦＴ ９８を通じて放電されてＶ２＋Ｖ_Ｔに落ち着くが、それにおいてＶ_Ｔは駆動ＴＦＴ ９８のスレッショルド電圧であり、Ｖ２は、たとえば１６ボルトである。ＶＳＳは、電流レギュレーション・サイクルの前にゼロになり、ノードＡ３はＶ_Ｔになる。プログラミング電圧Ｖ_ＰＧが、４番目の動作サイクルＸ３４の間にブートストラップによって生成済みのＶ_Ｔに追加される。電流レギュレーションは、４番目の動作サイクルＸ３４内に生じ、その間にノードＢ３がプログラミング電圧Ｖ_ＰＧ（たとえば、Ｖ_ＰＧ＝６Ｖ）まで充電される。したがって、ノードＡ３における電圧がＶ_ＰＧ＋Ｖ_Ｔに変化し、結果としてＶ_Ｔとは独立のオーバードライブ電圧をもたらす。５番目のサイクルＸ３５（駆動サイクル）の間のピクセル回路の電流は、Ｖ_Ｔのシフトと独立になる。ここでは、Ｖ_Ｔ生成区間の間のＶ_Ｔの蓄積に第１のストレージ・キャパシタ９４が使用される。

図１２は、図１０のピクセル回路９０のピクセル電流の安定性を図解している。図１２において『ΔＶ_Ｔ』は、駆動ＴＦＴ（たとえば、図１０の９８）のスレッショルド電圧におけるシフトを表し、『ｌｐｉｘｅｌ内誤差（％）』は、ΔＶ_Ｔによって引き起こされるピクセル電流内の変化を表す。図１２に示されているとおり、図１０のピクセル回路９０は、駆動ＴＦＴのＶ_Ｔ内における２Ｖのシフトの後でさえ、高度に安定した電流を提供する。

図１３は、共有シグナリング・アドレシング・スキームが適用できるピクセル回路の別の例を図解している。図１３のピクセル回路１１０は、図１０のピクセル回路９０に類似であるが、２つのスイッチＴＦＴを含む。ピクセル回路１１０は、ＯＬＥＤ １１２、ストレージ・キャパシタ１１４および１１６、駆動ＴＦＴ １１８、およびスイッチＴＦＴ １２０および１２２を含む。駆動ＴＦＴ １１８、スイッチＴＦＴ １２０、および第１のストレージ・キャパシタ１１４は、ノードＡ４において接続される。スイッチＴＦＴ １２２および第１および第２のストレージ・キャパシタ１１４および１１６は、ノードＢ４において接続される。ＯＬＥＤ １１２のカソード、駆動ＴＦＴ １１８、およびスイッチＴＦＴ １２０は、ノードＣ４において接続される。第２のストレージ・キャパシタ１１６および駆動ＴＦＴ １１８は、コントロール可能な電圧源ＶＳＳに接続される。

図１４は、ピクセル回路１１０に適用されるタイミング・スケジュールの例を図解している。図１５において、『Ｘ４１』、『Ｘ４２』、『Ｘ４３』、『Ｘ４４』、および『Ｘ４４』は、動作サイクルを表す。Ｘ４１、Ｘ４２、およびＸ４３は、補償サイクル（たとえば図９の３０１）に対応し、Ｘ４４は、図９の『Ｐ』に対応し、Ｘ４５は図９の『Ｄ』に対応する。

図１３および１４を参照すると、ピクセル回路１１０は、生成済みＶ_Ｔに対するプログラミング電圧の追加にブートストラップ効果を採用している。補償サイクル（たとえば図９の３０１）は、最初の３サイクルＸ４１、Ｘ４２、およびＸ４３を含む。１番目の動作サイクルＸ４１の間に、ノードＡ４が補償電圧ＶＤＤ‐Ｖ_ＯＬＥＤまで充電される。１番目の動作サイクルＸ４１のタイミングは、不要な放射の効果をコントロールするために小さい。２番目の動作サイクルＸ４２の間に、ＶＳＳが高い正電圧Ｖ１（たとえば、Ｖ１＝２０Ｖ）まで上昇し、したがってノードＡ４が高い電圧にブートストラップされ、またノードＣ４もＶ１まで上昇し、その結果としてＯＬＥＤ １１２をオフにする。３番目の動作サイクルＸ４３の間に、ノードＡ４の電圧がスイッチＴＦＴ １２０および駆動ＴＦＴ １１８を通じて放電されてＶ２＋Ｖ_Ｔに落ち着くが、それにおいてＶ_Ｔは駆動ＴＦＴ １１８のスレッショルド電圧であり、Ｖ２は、たとえば１６ボルトである。ＶＳＳは、電流レギュレーション・サイクルの前にゼロになり、ノードＡ４はＶ_Ｔになる。プログラミング電圧Ｖ_ＰＧが、４番目の動作サイクルＸ４４の間にブートストラップによって生成済みのＶ_Ｔに追加される。電流レギュレーションは、４番目の動作サイクルＸ４４内に生じ、その間にノードＢ４がプログラミング電圧Ｖ_ＰＧ（たとえば、Ｖ_ＰＧ＝６Ｖ）まで充電される。したがって、ノードＡ４における電圧がＶ_ＰＧ＋Ｖ_Ｔに変化し、結果としてＶ_Ｔとは独立のオーバードライブ電圧をもたらす。５番目のサイクルＸ４５（駆動サイクル）の間のピクセル回路の電流は、Ｖ_Ｔのシフトと独立になる。ここでは、Ｖ_Ｔ生成区間の間のＶ_Ｔの蓄積に第１のストレージ・キャパシタ１１４が使用される。

図１５は、図１０のピクセル回路のためのＡＭＯＬＥＤディスプレイ構造の例を図解している。図１５において、ＧＳＥＬ［ａ］（ａ＝１，．．．，ｋ）は図１０のＳＥＬ２に対応し、ＳＥＬ１［ｂ］（ｂ＝１，．．．，ｍ）は図１０のＳＥＬ１に対応し、ＧＶＳＳ［ｃ］（ｃ＝１，．．．，ｋ）図１０のＶＳＳに対応し、ＶＤＡＴＡ［ｄ］（ｄ＝１，．．．，ｎ）は図１０のＶＤＡＴＡに対応する。図１５のＡＭＯＬＥＤディスプレイ２００は、行および列で配列された複数のピクセル回路９０、ＧＳＥＬ［ａ］、ＳＥＬ１［ｂ］、およびＧＶＳＳ［ｃ］をコントロールするためのアドレス・ドライバ２０４、およびＶＤＡＴＡ［ｓ］をコントロールするためのデータ・ドライバ２０６を含む。ピクセル回路９０の行は、前述のとおりにセグメント化される。図１５には、例としてセグメント［１］およびセグメント［ｋ］が示されている。

図１０および１５を参照すると、１つのセグメント内の行のＳＥＬ２およびＶＳＳ信号が互いに接続されてＧＳＥＬおよびＧＶＳＳ信号を形成している。

図１６は、図１４のピクセル回路のためのＡＭＯＬＥＤディスプレイ構造の例を図解している。図１７において、ＧＳＥＬ［ａ］（ａ＝１，．．．，ｋ）は図１４のＳＥＬ２に対応し、ＳＥＬ１［ｂ］（ｂ＝１，．．．，ｍ）は図１４のＳＥＬ１に対応し、ＧＶＳＳ［ｃ］（ｃ＝１，．．．，ｋ）図１４のＶＳＳに対応し、ＶＤＡＴＡ［ｄ］（ｄ＝１，．．．，ｎ）は図１４のＶＤＡＴＡに対応する。図１６のＡＭＯＬＥＤディスプレイ２１０は、行および列で配列された複数のピクセル回路１１０、ＧＳＥＬ［ａ］、ＳＥＬ１［ｂ］、およびＧＶＳＳ［ｃ］をコントロールするためのアドレス・ドライバ２１４、およびＶＤＡＴＡ［ｓ］をコントロールするためのデータ・ドライバ２１６を含む。ピクセル回路１１０の行は、前述のとおりにセグメント化される。図１５には、例としてセグメント［１］およびセグメント［ｋ］が示されている。

図１４および１６を参照すると、１つのセグメント内の行のＳＥＬ２およびＶＳＳ信号が互いに接続されてＧＳＥＬおよびＧＶＳＳ信号を形成している。

図１５および１６を参照すると、このディスプレイ・アレイは、物理的に隣接する行の間においてＶＳＳおよびＧＳＥＬ信号を共有することによってその面積を減少させることができる。それに加えて、同一セグメント内のＧＶＳＳおよびＧＳＥＬが併合されてセグメントＧＶＳＳおよびＧＳＥＬラインが形成される。したがって、コントロール信号が低減される。さらに、信号を駆動するブロックの数もまた低減され、より低い電力消費およびより低い実装コストがもたらされる。

図１７は、共有シグナリング・アドレシング・スキームが適用できるピクセル回路のさらに別の例を図解している。図１７のピクセル回路は、ＯＬＥＤ １３２、ストレージ・キャパシタ１３４および１３６、駆動ＴＦＴ １３８、およびスイッチＴＦＴ １４０、１４２、および１４４を含む。第１の選択ラインＳＥＬが、スイッチＴＦＴ １４２のゲート端子に接続される。第２の選択ラインＧＳＥＬが、スイッチＴＦＴ １４４のゲート端子に接続される。ＧＣＯＭＰ信号ラインが、スイッチＴＦＴ １４０のゲート端子に接続される。スイッチＴＦＴ １４０の第１の端子は、ノードＡ５に接続され、スイッチＴＦＴ １４０の第２の端子は、ノードＣ５に接続される。駆動ＴＦＴ １３８の第１の端子は、ノードＣ５に接続され、駆動ＴＦＴ １３８の第２の端子は、ＯＬＥＤ １３２のアノードに接続される。スイッチＴＦＴ １４２の第１の端子は、データ・ラインＶＤＡＴＡに接続され、スイッチＴＦＴ １４２の第２の端子は、ノードＢ５に接続される。スイッチＴＦＴ １４４の第１の端子は、電圧源ＶＤＤに接続され、スイッチＴＦＴ １４４の第２の端子は、ノードＣ５に接続される。第１のストレージ・キャパシタ１３４の第１の端子は、ノードＡ５に接続され、第１のストレージ・キャパシタ１３４の第２の端子は、ノードＢ５に接続される。第２のストレージ・キャパシタ１３６の第１の端子は、ノードＢ５に接続され、第２のストレージ・キャパシタ１３６の第２の端子は、ＶＤＤに接続される。

図１８は、ピクセル回路１３０に適用されるタイミング・スケジュールの例を図解している。図１８において、動作サイクルＸ５１、Ｘ５２、Ｘ５３、およびＸ５４は、生成フレーム・サイクル（たとえば図９の３０２）を形成し、２番目の動作サイクルＸ５３およびＸ５４は、後補償フレーム・サイクル（たとえば図９の３０４）を形成する。Ｘ５３およびＸ５４は、通常の動作サイクルであるが、残りは補償サイクルである。

図１７および１８を参照すると、ピクセル回路１３０は、生成済みＶ_Ｔに対するプログラミング電圧の追加にブートストラップ効果を採用しており、それにおいてＶ_Ｔは、駆動ＴＦＴ １３８のスレッショルド電圧である。補償サイクル（たとえば図９の３０１）は、最初の２サイクルＸ５１およびＸ５２を含む。１番目の動作サイクルＸ５１の間に、ノードＡ５が補償電圧まで充電され、ノードＢ５が、スイッチＴＦＴ １４２およびＶＤＡＴＡを介してＶ_ＲＥＦまで充電される。１番目の動作サイクルＸ５１のタイミングは、不要な放射の効果をコントロールするために小さい。２番目の動作サイクルＸ５２の間にＧＳＥＬがゼロになり、したがってスイッチＴＦＴ １４４をオフにする。ノードＡ５の電圧はスイッチＴＦＴ １４０および駆動ＴＦＴ １３８を介して放電されてＶ_ＯＬＥＤ＋Ｖ_Ｔに落ち着くが、それにおいてＶ_ＯＬＥＤはＯＬＥＤ １３２の電圧であり、Ｖ_Ｔは駆動ＴＦＴ １３８のスレッショルド電圧である。プログラミング・サイクルの間、すなわち３番目の動作サイクルＸ５３の間に、ノードＢ５がＶ_Ｐ＋Ｖ_ＲＥＦまで充電されるが、それにおいてＶ_Ｐはプログラミング電圧である。したがって、駆動ＴＦＴ １３８のゲート電圧がＶ_ＯＬＥＤ＋Ｖ_Ｔ＋Ｖ_Ｐになる。ここでは、補償区間の間のＶ_Ｔ＋Ｖ_ＯＬＥＤの蓄積に第１のストレージ・キャパシタ１３４が使用される。

図１９は、図１７のピクセル回路１３０のためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解している。図１９においてＧＳＥＬ［ａ］（ａ＝１，．．．，ｋ）は、図１７のＧＳＥＬに対応し、ＳＥＬ［ｂ］（ｂ＝１，．．．，ｍ）は、図１７のＳＥＬ１に対応し、ＧＣＭＰ［ｃ］（ｃ＝１，．．．，ｋ）は、図１７のＧＣＯＭＰに対応し、ＶＤＡＴＡ［ｄ］（ｄ＝１，．．．，ｎ）は、図１７のＶＤＡＴＡに対応する。図１９のＡＭＯＬＥＤディスプレイ２２０は、行および列で配列された複数のピクセル回路１３０、ＳＥＬ［ａ］、ＧＳＥＬ［ｂ］、およびＧＣＯＭＰ［ｃ］をコントロールするためのアドレス・ドライバ２２４、およびＶＤＡＴＡ［ｃ］をコントロールするためのデータ・ドライバ２２６を含む。ピクセル回路１３０の行は、前述のとおりにセグメント化される（たとえば、セグメント［１］およびセグメント［ｋ］）。

図１７および１９に示されているとおり、１つのセグメント内の行のＧＳＥＬおよびＧＣＯＭＰ信号が互いに接続されてＧＳＥＬおよびＧＣＯＭＰラインを形成している。ＧＳＥＬおよびＧＣＯＭＰ信号は、そのセグメント内において共有される。それに加えて、同一セグメント内のＧＶＳＳおよびＧＳＥＬが併合されてセグメントＧＶＳＳおよびＧＳＥＬラインが形成される。したがって、コントロール信号が低減される。さらに、信号を駆動するブロックの数もまた低減され、より低い電力消費およびより低い実装コストがもたらされる。

図２０は、共有アドレシング・スキームが適用できるピクセル回路のさらに別の例を図解している。図２０のピクセル回路１５０は、図１７のピクセル回路１３０に類似である。ピクセル回路１５０は、ＯＬＥＤ １５２、ストレージ・キャパシタ１５４および１５６、駆動ＴＦＴ １５８、およびスイッチＴＦＴ １６０、１６２、および１６４を含む。スイッチＴＦＴ １６４のゲート端子は、ＧＳＥＬではなくコントロール可能な電圧源ＶＤＤに接続される。駆動ＴＦＴ １５８、スイッチＴＦＴ １６２、および第１のストレージ・キャパシタ１５４は、ノードＡ６に接続される。スイッチＴＦＴ １６２および第１および第２のストレージ・キャパシタ１５４および１５６は、ノードＢ６に接続される。駆動ＴＦＴ １５８およびスイッチＴＦＴ １６０および１６４は、ノードＣ６に接続される。

図２１は、ピクセル回路１５０に適用されるタイミング・スケジュールの例を図解している。図２１において、動作サイクルＸ６１、Ｘ６２、Ｘ６３、およびＸ６４は、生成フレーム・サイクル（たとえば図９の３０２）を形成し、２番目の動作サイクルＸ６３およびＸ６４は、後補償フレーム・サイクル（たとえば図９の３０４）を形成する。

図２０および２１を参照すると、ピクセル回路１５０は、生成済みＶ_Ｔに対するプログラミング電圧の追加にブートストラップ効果を採用しており、それにおいてＶ_Ｔは、駆動ＴＦＴ １５８のスレッショルド電圧である。補償サイクル（たとえば図９の３０１）は、最初の２サイクルＸ６１およびＸ６２を含む。１番目の動作サイクルＸ６１の間に、ノードＡ６が補償電圧まで充電され、ノードＢ６が、スイッチＴＦＴ １６２およびＶＤＡＴＡを介してＶ_ＲＥＦまで充電される。１番目の動作サイクルｘ６１のタイミングは、不要な放射の効果をコントロールするために小さい。２番目の動作サイクルｘ６２の間にＶＤＤがゼロになり、したがってスイッチＴＦＴ １６４をオフにする。ノードＡ６の電圧はスイッチＴＦＴ １６０および駆動ＴＦＴ １５８を介して放電されてＶ_ＯＬＥＤ＋Ｖ_Ｔに落ち着くが、それにおいてＶ_ＯＬＥＤはＯＬＥＤ １５２の電圧であり、Ｖ_Ｔは駆動ＴＦＴ １５８のスレッショルド電圧である。プログラミング・サイクルの間、すなわち３番目の動作サイクルｘ６３の間に、ノードＢ６がＶ_Ｐ＋Ｖ_ＲＥＦまで充電されるが、それにおいてＶ_Ｐはプログラミング電圧である。駆動ＴＦＴ １５８のゲート電圧がＶ_ＯＬＥＤ＋Ｖ_Ｔ＋Ｖ_Ｐとなることが明らかにされた。ここでは、補償区間の間のＶ_Ｔ＋Ｖ_ＯＬＥＤの蓄積に第１のストレージ・キャパシタ１５４が使用される。

図２２は、図２０のピクセル回路１５０のためのＡＭＯＬＥＤディスプレイ・アレイ構造の例を図解している。図２２においてＳＥＬ［ａ］（ａ＝１，．．．，ｍ）は、図２２のＳＥＬに対応し、ＧＣＭＰ［ｂ］（ｂ＝１，．．．，Ｋ）は、図２２のＧＣＯＭＰに対応し、ＧＶＤＤ［ｃ］（ｃ＝１，．．．，ｋ）は、図２２のＶＤＤに対応し、ＶＤＡＴＡ［ｄ］（ｄ＝１，．．．，ｎ）は、図２２のＶＤＡＴＡに対応する。図２２のＡＭＯＬＥＤディスプレイ２３０は、行および列で配列された複数のピクセル回路１５０、ＳＥＬ［ａ］、ＧＣＯＭＰ［ｂ］、およびＧＶＤＤ［ｃ］をコントロールするためのアドレス・ドライバ２３４、およびＶＤＡＴＡ［ｃ］をコントロールするためのデータ・ドライバ２３６を含む。ピクセル回路２３０の行は、前述のとおりにセグメント化される（たとえば、セグメント［１］およびセグメント［ｋ］）。

図２０および２２を参照すると、１つのセグメント内の行のＶＤＤおよびＧＣＯＭＰ信号が互いに接続されてＧＶＤＤおよびＧＣＯＭＰラインを形成している。ＧＶＤＤおよびＧＣＯＭＰ信号は、そのセグメント内において共有される。それに加えて、同一セグメント内のＧＶＤＤおよびＧＣＯＭＰが併合されてセグメントＧＶＤＤおよびＧＣＯＭＰラインが形成される。したがって、コントロール信号が低減される。さらに、信号を駆動するブロックの数もまた低減され、より低い電力消費およびより低い実装コストがもたらされる。

本発明の実施態様によれば、動作サイクルがセグメント内で共有され、駆動ＴＦＴの正確なスレッショルド電圧が生成される。これは電力消費および信号を低減し、結果としてより低い実装コストをもたらす。

セグメント内の１つの行の動作サイクルは、そのセグメント内の別の行の動作サイクルとオーバーラップされる。したがって、高い表示速度を、ディスプレイのサイズとは無関係に維持できる。

生成されるＶＴの精度は、Ｖ_Ｔ生成サイクルに割り付けられる時間に依存する。生成されるＶ_Ｔは、ストレージ・キャパシタンスおよび駆動ＴＦＴのパラメータの関数であり、その結果として特殊な不整合が、駆動トランジスタの所定のスレッショルド電圧のためのストレージ・キャパシタ内の不整合の中で関連付けされる影響を生成されるＶＴに及ぼす。Ｖ_Ｔ生成サイクルの時間の増加は、生成されるＶ_Ｔに対するその特殊な不整合の効果を低減する。本発明の実施態様によれば、フレーム・レートに影響を与えること、または行数を低減することのいずれも伴わずにＶ_Ｔに割り当てられるタイミングの拡張が可能であり、したがって不完全な補償および空間的不整合の効果を、パネルのサイズとは無関係に低減することができる。

Ｖ_Ｔ生成時間が増加されて、駆動ＴＦＴのゲート‐ソース端子間にわたるそのスレッショルド電圧Ｖ_Ｔの高精度リカバリを可能にする。その結果としてパネル全体の一様性が向上する。それに加えて、アドレシング・スキームのためのピクセル回路は、ピクセルの老化に従って、予測可能な、より高い電流を提供することが可能であり、それによりＯＬＥＤの輝度の低下を補償する。

本発明の実施態様によれば、アドレシング・スキームが、バックプレーンの安定性を改善し、またＯＬＥＤの輝度の低下も補償する。電力消費および実装コストにおけるオーバーヘッドは、既存の補償駆動スキームと比較して９０％超低減される。

共有アドレシング・スキームが低い電力消費を保証することから、モバイル応用等の低電力応用に向いている。モバイル応用は、限定ではないが携帯情報端末（ＰＤＡ）、携帯電話等とすることができる。

すべての引例は、参照によってこれに援用される。

以上、１または複数の実施態様に関連して本発明を説明してきた。しかしながら、当業者には明らかであろうが、請求項内に定義されている本発明の範囲から逸脱することなしに多くの変形および修正を行うことが可能である。

１０ ＡＭＯＬＥＤディスプレイ、１２ ピクセル回路、１４ アドレス・ドライバ、１６ データ・ドライバ、５０ ピクセル回路、５２ ＯＬＥＤ、５４ ストレージ・キャパシタ、５６ 駆動ＴＦＴ；トランジスタ、５８ スイッチＴＦＴ；トランジスタ；スイッチ・トランジスタ、６０ スイッチＴＦＴ；トランジスタ；スイッチ・トランジスタ、７０ ピクセル回路、７２ ＯＬＥＤ、７４ ストレージ・キャパシタ、７６ ストレージ・キャパシタ、７８ 駆動ＴＦＴ、８０ スイッチＴＦＴ、８２ スイッチＴＦＴ、８４ スイッチＴＦＴ、９０ ピクセル回路、９２ ＯＬＥＤ、９４ ストレージ・キャパシタ、９６ ストレージ・キャパシタ、９８ 駆動ＴＦＴ、１００ スイッチＴＦＴ、１０２ スイッチＴＦＴ、１０４ スイッチＴＦＴ、１１０ ピクセル回路、１１２ ＯＬＥＤ、１１４ ストレージ・キャパシタ、１１６ ストレージ・キャパシタ、１１８ 駆動ＴＦＴ、１２０ スイッチＴＦＴ、１２２ スイッチＴＦＴ、１３０ ピクセル回路、１３２ ＯＬＥＤ、１３４ ストレージ・キャパシタ、１３６ ストレージ・キャパシタ、１３８ 駆動ＴＦＴ、１４０ スイッチＴＦＴ、１４２ スイッチＴＦＴ、１４４ スイッチＴＦＴ、１５０ ピクセル回路、１５２ ＯＬＥＤ、１５４ ストレージ・キャパシタ、１５６ ストレージ・キャパシタ、１５８ 駆動ＴＦＴ、１６０ スイッチＴＦＴ、１６２ スイッチＴＦＴ、１６４ スイッチＴＦＴ、２００ ＡＭＯＬＥＤディスプレイ、２０４ アドレス・ドライバ、２０６ データ・ドライバ、２１０ ＡＭＯＬＥＤディスプレイ、２１４ アドレス・ドライバ、２１６ データ・ドライバ、２２０ ＡＭＯＬＥＤディスプレイ、２２４ アドレス・ドライバ、２２６ データ・ドライバ、２３０ ＡＭＯＬＥＤディスプレイ、２３４ アドレス・ドライバ、２３６ データ・ドライバ、３００ 補償区間、３０２ 生成フレーム・サイクル、３０４ 後補償フレーム・サイクル。

Claims (21)

1. ディスプレイ・システムであって、
   行および列で配列された複数のピクセル回路を含むピクセル・アレイであって、前記ピクセル回路が発光デバイス、キャパシタ、スイッチ・トランジスタ、および前記発光デバイスを駆動するための駆動トランジスタを有するとともに、前記ピクセル回路が、プログラミングのためのパス、および前記駆動トランジスタのスレッショルドを生成するための第２のパスを含む、ピクセルアレイと、
   前記ピクセル・アレイに前記プログラミングのためのデータを提供するための第１のドライバと、
   １つまたは複数の駆動トランジスタのための前記スレッショルドの生成をコントロールするための第２のドライバと、
   を含み、
   前記第１のドライバおよび前記第２のドライバは、前記ピクセル・アレイを駆動して前記プログラミングおよび生成動作を独立に実行するディスプレイ・システム。
2. 前記ピクセル回路が複数のセグメントに分割され、前記第１のドライバおよび前記第２のドライバは、前記ピクセル・アレイを駆動し、１つのセグメントに対して前記プログラミング動作を、別のセグメントに対して前記生成動作を実行する、請求項１に記載のディスプレイ・システム。
3. 各セグメントが複数の行を含み、前記セグメント内の各行のための前記生成動作が順次連続的に実行される、請求項２に記載のディスプレイ・システム。
4. 前記ピクセル回路が複数のセグメントに分割され、各セグメントが複数の行を含み、前記セグメント内の各行のための前記生成動作が連続的に実行される、請求項１に記載のディスプレイ・システム。
5. 前記スイッチ・トランジスタが第１のスイッチ・トランジスタおよび第２のスイッチ・トランジスタを含み、前記第１のスイッチ・トランジスタのゲート端子が第１の選択ラインに接続され、前記第２のスイッチ・トランジスタのゲート端子が第２の選択ラインに接続され、前記第１および第２の選択ラインが前記第２のドライバによって駆動され、前記第２のスイッチ・トランジスタの第１の端子が前記駆動トランジスタのゲート端子に接続され、前記第１のスイッチ・トランジスタの第１の端子がデータ・ラインに接続され、かつ前記第１のスイッチ・トランジスタの第２の端子が前記駆動トランジスタのゲートに接続され、前記データ・ラインが前記第１のドライバによって駆動され、前記キャパシタが前記駆動トランジスタのゲートおよび前記発光デバイスに接続される、請求項１に記載のディスプレイ・システム。
6. 前記キャパシタが第１のキャパシタおよび第２のキャパシタを含み、前記スイッチ・トランジスタが第１のスイッチ・トランジスタ、第２のスイッチ・トランジスタ、および第３のスイッチ・トランジスタを含み、前記第１および第２のスイッチ・トランジスタのゲート端子が第１の選択ラインに接続され、前記第３のスイッチ・トランジスタのゲート端子が第２の選択ラインに接続され、前記第１および第２の選択ラインが前記第２のドライバによって駆動され、前記第３のスイッチ・トランジスタの第１の端子が前記第１のドライバによって駆動されるデータ・ラインに接続され、かつ前記第３のスイッチ・トランジスタの第２の端子が前記第１および第２のキャパシタに接続され、前記第２のスイッチ・トランジスタの第１の端子が前記第１およびキャパシタに接続され、前記第１のスイッチ・トランジスタの第１の端子が前記駆動トランジスタおよび前記発光デバイスに接続され、かつ前記第１のスイッチ・トランジスタの第２の端子が前記駆動トランジスタのゲートに接続され、前記第１および第２のキャパシタが直列に前記駆動トランジスタのゲートに接続される、請求項１に記載のディスプレイ・システム。
7. ディスプレイ・システムを駆動する方法であって、
   前記ディスプレイ・システムが、
   行および列で配列された複数のピクセル回路を含むピクセル・アレイであって、前記ピクセル回路が発光デバイス、キャパシタ、スイッチ・トランジスタ、および前記発光デバイスを駆動するための駆動トランジスタを有するとともに、前記ピクセル回路が、プログラミングのためのパス、および前記駆動トランジスタのスレッショルドを生成するための第２のパスを含む、ピクセルアレイと、
   を含み、
   前記方法が、
   １つまたは複数の駆動トランジスタのための前記駆動トランジスタの前記スレッショルドの生成をコントロールするステップ、
   前記コントロールするステップとは独立に、前記ピクセル・アレイにプログラミングのためのデータを提供するステップ、
   を包含する方法。
8. 前記ピクセル回路が複数のセグメントに分割され、各セグメントが複数の行を含み、前記コントロールするステップが、前記セグメント内の各行のための前記生成動作を連続的に実行する、請求項７に記載の方法。
9. ディスプレイ・システムであって、
   行および列で配列された複数のピクセル回路を含むピクセル・アレイであって、前記ピクセル回路が発光デバイス、キャパシタ、スイッチ・トランジスタ、および前記発光デバイスを駆動するための駆動トランジスタを有する、ピクセルアレイと、
   前記ピクセル・アレイにプログラミングのためのデータを提供するための第１のドライバと、
   行内の各ピクセル回路の老化ファクタを生成し、対応するピクセル回路内にストアするための第２のドライバであって、複数のフレームのための前記行内の前記ピクセル回路のプログラミングおよび駆動がストアされた老化ファクタに基づく、第２のドライバと、
   を含み、
   前記ピクセル・アレイが複数のセグメントに分割され、前記老化ファクタを生成するための前記第２のドライバによって駆動される信号ラインのうちの少なくとも１つがセグメント内において共有される、ディスプレイ・システム。
10. 前記セグメント内の行のプログラミングのシーケンスが、前記第１および第２のドライバのコントロールの下に変更可能である、請求項９に記載のディスプレイ・システム。
11. 表示のために各セグメントに補償区間が割り当てられ、前記補償区間は、補償サイクル、前記老化ファクタを生成するための生成フレーム・サイクル、および前記生成フレーム・サイクル内で生成された前記老化ファクタに基づいて通常動作のための後補償フレーム・サイクルを含み、前記後補償フレーム・サイクルが、前記補償区間内のフレーム数をＬで表すとき、（Ｌ‐１）サイクルを有する、請求項１０に記載のディスプレイ・システム。
12. 前記キャパシタが第１のキャパシタおよび第２のキャパシタを含み、前記スイッチ・トランジスタが第１のスイッチ・トランジスタ、第２のスイッチ・トランジスタ、および第３のスイッチ・トランジスタを含み、前記第１および第２のスイッチ・トランジスタのゲート端子が第１の選択ラインに接続され、前記第３のスイッチ・トランジスタのゲート端子が第２の選択ラインに接続され、前記第１および第２の選択ラインが前記第２のドライバによって駆動され、前記第３のスイッチ・トランジスタの第１の端子が前記第１のドライバによって駆動されるデータ・ラインに接続され、かつ前記第３のスイッチ・トランジスタの第２の端子が前記第１および第２のキャパシタに接続され、前記第２のスイッチ・トランジスタの第１の端子が第１および第２のキャパシタに接続され、かつ前記第２のスイッチ・トランジスタの第２の端子が前記第２のドライバによって駆動されるコントロール可能な電圧ラインに接続され、前記第１のスイッチ・トランジスタの第１の端子が前記駆動トランジスタの第１の端子および前記発光デバイスに接続され、かつ前記第１のスイッチ・トランジスタの第２の端子が前記駆動トランジスタのゲートに接続され、前記第１および第２のキャパシタが直列に前記駆動トランジスタのゲートおよびコントロール可能な電圧ラインに接続され、前記駆動トランジスタの前記第２の端子が前記コントロール可能な電圧ラインに接続され、前記選択ラインおよび前記コントロール可能な電圧ラインのうちの少なくとも１つが前記セグメントによって共有される、請求項９に記載のディスプレイ・システム。
13. 前記キャパシタが第１のキャパシタおよび第２のキャパシタを含み、前記スイッチ・トランジスタが第１のスイッチ・トランジスタおよび第２のスイッチ・トランジスタを含み、前記第１のスイッチ・トランジスタのゲート端子が第１の選択ラインに接続され、前記第２のスイッチ・トランジスタのゲート端子が第２の選択ラインに接続され、前記第１および第２の選択ラインが前記第２のドライバによって駆動され、前記第２のスイッチ・トランジスタの前記第１の端子が前記第１のドライバによって駆動されるデータ・ラインに接続され、かつ前記第２のスイッチ・トランジスタの第２の端子が前記第１および第２のキャパシタに接続され、前記第１のスイッチ・トランジスタの第１の端子が前記駆動トランジスタの第１の端子および前記発光デバイスに接続され、かつ前記第１のスイッチ・トランジスタの第２の端子が前記駆動トランジスタのゲートに接続され、前記第１および第２のキャパシタが前記駆動トランジスタの前記ゲートおよび前記第２のドライバによって駆動されるコントロール可能な電圧ラインに直列に接続され、前記駆動トランジスタの第２の端子が前記コントロール可能な電圧ラインに接続され、前記選択ラインおよび前記コントロール可能な電圧ラインのうちの少なくとも１つが前記セグメントによって共有される、請求項９に記載のディスプレイ・システム。
14. 前記キャパシタが第１のキャパシタおよび第２のキャパシタを含み、前記スイッチ・トランジスタが第１のスイッチ・トランジスタ、第２のスイッチ・トランジスタ、および第３のスイッチ・トランジスタを含み、前記第１のスイッチ・トランジスタのゲート端子が信号ラインに接続され、前記第２のスイッチ・トランジスタのゲート端子が第１の選択ラインに接続され、前記第３のスイッチ・トランジスタのゲート端子が第２の選択ラインに接続され、前記第１および第２の選択ラインおよび前記信号ラインが前記第２のドライバによって駆動され、前記第１のトランジスタの前記第１の端子が前記第１のキャパシタに接続され、かつ前記第１のスイッチ・トランジスタの前記第２の端子が前記駆動トランジスタの第１の端子に接続され、前記第２のスイッチ・トランジスタの前記第１の端子が前記第１のドライバによって駆動されるデータ・ラインに接続され、かつ前記第２のスイッチ・トランジスタの前記第２の端子が前記第１および第２のキャパシタに接続され、前記第３のスイッチ・トランジスタの第１の端子が前記駆動トランジスタの前記第１の端子に接続され、前記第１および第２のキャパシタが前記駆動トランジスタのゲートに直列に接続され、前記選択ラインおよび前記信号ラインのうちの少なくとも１つが前記セグメントによって共有される、請求項９に記載のディスプレイ・システム。
15. 前記電圧ラインが前記第２のドライバによってコントロール可能であり、前記第２の選択ラインが前記コントロール可能な電圧ラインであり、前記信号ラインおよび前記コントロール可能な電圧ラインのうちの少なくとも１つが前記セグメントによって共有される、請求項１３に記載のディスプレイ・システム。
16. 行および列で配列された複数のピクセル回路を含むピクセル・アレイを包含するディスプレイ・システムを駆動する方法であって、
    前記ピクセル回路が、発光デバイス、キャパシタ、スイッチ・トランジスタ、および前記発光デバイスを駆動するための駆動トランジスタを有し、前記ピクセル・アレイが複数のセグメントに分割され、
    前記方法が、
    各行について、セグメント信号を使用して各ピクセル回路の老化ファクタを生成し、前記老化ファクタを対応するピクセル回路内にストアするステップ、および前記セグメント信号が各セグメントによって共有されること、および
    前記ストアされた老化ファクタに基づいて複数のフレームについて前記行内の前記ピクセル回路をプログラムし、駆動するステップ、
    を包含する方法。
17. さらに、前記セグメント内の行のプログラミングのシーケンスを変更するステップを包含する、請求項１６に記載の方法。
18. 表示について各セグメントに対して補償区間が割り当てられ、前記補償区間が補償サイクル、前記老化ファクタを生成するための生成フレーム・サイクル、および前記生成フレーム・サイクル内で生成された前記老化ファクタを使用する通常動作のための後補償フレーム・サイクルを含み、前記後補償フレーム・サイクルが、前記補償区間内のフレーム数をＬで表すとき、（Ｌ‐１）サイクルを有する、請求項１７に記載の方法。
19. 前記トランジスタのうちの少なくとも１つが、アモルファス・シリコン、ナノ／マイクロ結晶質シリコン、ポリ・シリコン、有機トランジスタを含む有機半導体、ＭＯＳＦＥＴを含むＮＭＯＳ／ＰＭＯＳテクノロジまたはＣＭＯＳテクノロジ、ｐ型材料、またはｎ型材料を使用して製造される、請求項１または９に記載のディスプレイ・システム。
20. 発光デバイスのためのピクセル・ドライバであって、
    請求項５、６、１２、１３、１４、および１５のうちのいずれか１つによって定義されるキャパシタ、スイッチ・トランジスタ、および駆動トランジスタを包含するピクセル・ドライバ。
21. 前記トランジスタのうちの少なくとも１つが、アモルファス・シリコン、ナノ／マイクロ結晶質シリコン、ポリ・シリコン、有機トランジスタを含む有機半導体、ＭＯＳＦＥＴを含むＮＭＯＳ／ＰＭＯＳテクノロジまたはＣＭＯＳテクノロジ、ｐ型材料、またはｎ型材料を使用して製造される、請求項２０に記載のピクセル・ドライバ。