JP4836718B2 - エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法 - Google Patents

エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法 Download PDF

Info

Publication number
JP4836718B2
JP4836718B2 JP2006239626A JP2006239626A JP4836718B2 JP 4836718 B2 JP4836718 B2 JP 4836718B2 JP 2006239626 A JP2006239626 A JP 2006239626A JP 2006239626 A JP2006239626 A JP 2006239626A JP 4836718 B2 JP4836718 B2 JP 4836718B2
Authority
JP
Japan
Prior art keywords
pixel
dark spot
inspection
defect
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006239626A
Other languages
English (en)
Other versions
JP2008064806A (ja
Inventor
隆司 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006239626A priority Critical patent/JP4836718B2/ja
Priority to CN2007101483451A priority patent/CN101183079B/zh
Priority to KR1020070088907A priority patent/KR101268237B1/ko
Priority to TW096132835A priority patent/TWI365982B/zh
Priority to US11/849,825 priority patent/US8493296B2/en
Publication of JP2008064806A publication Critical patent/JP2008064806A/ja
Application granted granted Critical
Publication of JP4836718B2 publication Critical patent/JP4836718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

エレクトロルミネッセンス素子を各画素に有する表示装置のエレクトロルミネッセンス素子に起因した欠陥、又は、エレクトロルミネッセンス素子を駆動するトランジスタに起因した欠陥の検査に関する。
自発光素子であるエレクトロルミネッセンス素子（以下ＥＬ素子という）を各画素の表示素子に採用したＥＬ表示装置は、次世代の平面表示装置として期待され、研究開発が行われている。
このようなＥＬ表示装置は、ガラスやプラスチックなどの基板上にＥＬ素子及びこのＥＬ素子を画素毎に駆動するための薄膜トランジスタ（ＴＦＴ）などを形成したＥＬパネルを作成した後、幾度かの検査を経て製品として出荷されることとなる。現在ＥＬ表示装置において、歩留まりの向上が非常に重要であり、ＥＬ素子やＴＦＴなどの製造工程の改良や材料の改良などと共に、検査工程における効率化を図ることが求められる。
特開２００５−１４９７６８号 特開２００５−１４９７６９号
現在のＥＬ表示装置に対して行われている検査においては、例えば、ＲＧＢそれぞれについてのラスター画像や、モノスコパターンを表示させて表示欠陥などの不良項目を検査する。不良項目としては、表示ムラ、滅点、輝点などが含まれる。
輝点については、該当画素回路のショートなどに起因して発生することが多く、この場合、画素回路をレーザ照射などで絶縁化して滅点化させるなどの方法が採用される。
一方、表示ムラ（ＤＩＭ）や、滅点については、様々な原因が存在することが解明されつつある。見かけ上、同様な表示欠陥であっても、その発生原因が異なる場合には、その原因を特定し、原因に応じた修正をすることが必要である。しかし、発生原因に応じた効率的な検査手法は確立されるに至っていない。
本発明は、正確にかつ効率的にＥＬ表示装置の欠陥検査を行うことを目的とする。
本発明は、エレクトロルミネッセンス表示装置の欠陥検査方法であって、前記表示装置は、各画素に、エレクトロルミネッセンス素子と、該エレクトロルミネッセンス素子に接続され、該エレクトロルミネッセンス素子に流れる電流を制御するための素子駆動トランジスタと、を備え、各画素に、前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を供給し、かつ、前記素子駆動トランジスタを該トランジスタの飽和領域で動作させて、前記エレクトロルミネッセンス素子の発光状態を観察し、発光輝度が基準輝度未満の画素を異常表示欠陥画素として検出し、各画素に、前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を供給し、かつ、前記素子駆動トランジスタを該トランジスタの線形領域で動作させて、前記エレクトロルミネッセンス素子の発光状態を観察して、非発光画素を、前記エレクトロルミネッセンス素子に起因した滅点欠陥画素として検出し、前記異常表示欠陥画素として検出された画素のうち、前記滅点欠陥画素として検出されない画素を、前記素子駆動トランジスタに起因した暗点欠陥画素として検出する。
なお、本発明において、上記欠陥検査方法において、各画素の前記エレクトロルミネッセンス素子に対し、逆バイアス電圧を印加してから、前記滅点欠陥画素の検出を実行することで、滅点を顕在化させてから、この滅点欠陥検査を実行することが可能となる。
本発明者の研究により、各画素に設けられてＥＬ素子を駆動する素子駆動トランジスタを線形領域で動作させてＥＬ素子を発光させた場合、ＥＬ素子にショートが発生していると、非発光画素、つまり滅点が観察されると共に、ショートが発生していない正常な場合と比較し、このＥＬ素子に流れる電流値が大きくなることが判明した。また、素子駆動トランジスタを飽和領域で動作させてＥＬ素子を発光させた場合、上記ＥＬ素子のショート及びＴＦＴの特性変動が発生していると、その画素は異常表示（正常時よりも発光輝度が低い又は非発光）となる。このときのＥＬ素子に流れる電流値は、正常な場合と比較して小さくなることも判明した。
したがって、本発明のように、素子駆動トランジスタを線形領域で動作させてＥＬ素子を観察またはＥＬ素子のカソード電流値を測定することで、ＥＬ素子のショートによる滅点欠陥を精度良く検出することができる。
また、素子駆動トランジスタを飽和領域で動作させてＥＬ素子を観察することで、この素子駆動トランジスタの特性ばらつきに起因した異常表示と、ＥＬ素子のショートによる異常表示を検出できる。このため、上記のようにトランジスタを線形領域で動作させた際に観察された滅点欠陥画素をこの異常表示欠陥画素と判定した画素から除くことで、簡単に素子駆動トランジスタの特性ばらつきに起因した異常表示画素を暗点欠陥画素として特定することができる。また、ＥＬ素子のカソード電流値を測定すると、ＥＬ素子のショートによって異常表示が発生している場合には、正常時におけるカソード電流値との差は小さいが、素子駆動トランジスタの特性変動によりＥＬ素子での発光輝度が低下する場合、正常な場合よりそのカソード電流値が小さくなる。よって、カソード電流値を測定することで、迅速かつ客観的に、素子駆動トランジスタの特性変動に起因した暗点欠陥画素を検出することができる。
また、検査結果によって直ちに欠陥の発生原因を特定できるため、原因に応じた適切な修正工程に表示装置を送り、修正効率を高めることが可能となる。
さらに、素子駆動トランジスタを線形領域又は飽和領域で動作させながら、ＥＬ素子に対して検査用のオフ表示信号とオン表示信号を供給して、各信号印加時におけるカソード電流値を測定することにより、オフ表示信号に応じたカソード電流値を基準としてオン表示信号に応じたカソード電流値を検出することができ、欠陥検出装置を用いた自動判定を高速に実行することが容易となる。
検査は画素毎に実行するが、素子駆動トランジスタ及びＥＬ素子を画素毎にかつ複数回連続して動作させるようにすることにより、制御信号などにノイズ等が重畳した結果の誤判定の影響を低減することが容易となる。
以下、図面を用いてこの発明の最良の実施の形態（以下実施形態という）について説明する。
［検査原理］
本実施形態において、表示装置は、具体的にはアクティブマトリクス型の有機ＥＬ表示装置であり、複数の画素を備える表示部がＥＬパネル１００に形成されている。図１は、この実施形態に係るアクティブマトリクス型表示装置の等価回路構成を示す図であり、図２及び図３は、本実施形態において採用するＥＬ表示装置の各画素の欠陥検査原理を示している。ＥＬパネル１００の表示部には、マトリクス状に複数の画素が配置され、マトリクスの水平走査方向（行方向）には、順次選択信号が出力される選択ラインＧＬが形成されており、垂直走査方向（列方向）には、データ信号が出力されるデータラインＤＬと、被駆動素子である有機ＥＬ素子（以下、単にＥＬ素子という）に、駆動電源ＰＶＤＤを供給するための電源ラインＶＬが形成されている。
各画素は、概ねこれらのラインによって区画される領域に設けられており、各画素は、被駆動素子として有機ＥＬ素子を備え、また、ｎチャネルのＴＦＴより構成された選択トランジスタＴｒ１（以下、選択Ｔｒ１）、保持容量Ｃｓ、ｐチャネルのＴＦＴより構成された素子駆動トランジスタＴｒ２（以下、素子駆動Ｔｒ２）が設けられている。
選択Ｔｒ１は、そのドレインが垂直走査方向に並ぶ各画素にデータ電圧（Ｖsig）を供給するデータラインＤＬに接続され、ゲートが１水平走査ライン上に並ぶ画素を選択するためのゲートラインＧＬに接続され、そのソースは素子駆動Ｔｒ２のゲートに接続されている。
また、素子駆動Ｔｒ２のソースは電源ラインＶＬに接続され、ドレインはＥＬ素子のアノードに接続されている。ＥＬ素子のカソードは各画素共通で形成され、カソード電源ＣＶに接続されている。
ＥＬ素子は、ダイオード構造で下部電極と上部電極の間に発光素子層を備える。発光素子層は、例えば少なくとも有機発光材料を含む発光層を備え、発光素子層に用いる材料特性などにより、単層構造や、２層、３層あるいは４層以上の多層構造を採用することができる。本実施形態では、下部電極が画素毎に個別形状にパターニングされ上記アノードとして機能し、素子駆動Ｔｒ２に接続されている。また、上部電極が複数の画素に共通でカソードとして機能する。
画素毎に上記のような回路構成を備えるアクティブマトリクス型ＥＬ表示装置において、ＥＬ素子のアノードとカソード間の短絡（ショート）が発生した場合と、素子駆動Ｔｒ２の特性が低下した場合のいずれの画素も、ＥＬ素子は非発光となるか、その発光輝度が正常な画素よりも低くなり、滅点、又は暗点（ＤＩＭ）と呼ばれる表示欠陥となる。
ＥＬ素子の発光素子層は、非常に薄く、また、その膜厚のばらつきなどを生ずることで、アノードとカソードにショート生ずる欠陥が発生する場合がある。ショートが発生すると、素子駆動Ｔｒ２のゲートに発光（オン）表示信号を印加し、ＥＬ素子に電流を供給しても、発光素子層には正孔及び電子が注入されず、ＥＬ素子は発光せず、滅点欠陥となる。
図２は、このようなＥＬ素子ショートが発生した画素の回路構成及びその場合の素子駆動Ｔｒ２及びＥＬ素子のＩＶ特性について示している。ＥＬ素子にショートが発生した場合、回路的には、図２（ｂ）に示すように、素子駆動Ｔｒ２のドレイン側がカソード電源ＣＶに接続されることと等価となる。このため、ＥＬ素子に流れる電流をカソード電流Ｉｃｖで評価した場合、その電流ＩｃｖのＰＶＤＤ−ＣＶ電圧に対する特性は、図２（ａ）に示すように、ショートの発生したＥＬ素子の電流特性は、正常なＥＬ素子の電流特性よりも傾きが大きくなる。
ここで、素子駆動Ｔｒ２への印加電圧がＶｇｓ−Ｖｔｈ＜Ｖｄｓを満たし、ゲートソース間電圧が小さく、ドレイン・ソース間（ＰＶＤＤ・ＣＶ）電圧が大きい場合（本実施形態では通常表示モードと同様の条件）、素子駆動Ｔｒ２は飽和領域で動作する。このときショート発生画素のＥＬ素子は非発光（滅点）となる。また、ショート発生画素と正常画素のＥＬ素子の電流特性の傾きは大きく異なるが、素子駆動Ｔｒ２のソースドレイン間電流Ｉｄｓ特性の傾きの小さい領域に相当するため、ＥＬ素子に流れる電流Ｉｃｖの差ΔＩは小さい。
一方、素子駆動Ｔｒ２への印加電圧が、Ｖｇｓ−Ｖｔｈ＞Ｖｄｓを満たし、ゲートソース間電圧が大きく、ドレイン・ソース間（ＰＶＤＤ・ＣＶ）電圧が小さい場合、この素子駆動Ｔｒ２は線形領域で動作する。この線形領域ではショート発生画素（滅点画素）と正常画素とで、ＥＬ素子の電流特性の傾きは飽和領域の場合と同様に異なっている。さらに、この線形領域では素子駆動Ｔｒ２のＩｄｓ特性の傾きが急峻であり、滅点画素のＥＬ素子のカソード電流Ｉｃｖと、正常画素のＥＬ素子のカソード電流Ｉｃｖとの差ΔＩは、非常に大きくなる。また、この線形領域での動作において、ショート発生画素のＥＬ素子は、ショート状態のままであるため非発光（滅点）となり、正常画素の発光輝度とは大きく異なる。したがって、ＥＬ素子のショートによる欠陥は、発光輝度に関しては、素子駆動Ｔｒ２を線形領域で動作させても飽和領域で動作させても検出することができ、ＥＬ素子に流れる電流については、素子駆動Ｔｒ２を線形領域で動作させて測定することにより、高い精度で検出することができる。
次に、ＥＬ素子は正常であるが、素子駆動Ｔｒ２の特性がばらついて正常トランジスタよりも特性が劣化した場合について説明する。図３は、このような素子駆動Ｔｒ２の特性ばらつき（電流供給特性のばらつき。例えば、動作しきい値Ｖｔｈの低下）が生じた場合の画素の等価回路及び素子駆動Ｔｒ２及びＥＬ素子のＩＶ特性を示している。素子駆動Ｔｒ２に動作しきい値Ｖｔｈの低下が生じた場合、回路的には、図３（ｂ）に示すように、素子駆動Ｔｒ２のドレイン側に正常よりも大きな抵抗が接続されたことと見なすことができる。よって、ＥＬ素子が流す電流（本実施形態では、カソード電流Ｉｃｖ）特性は、正常画素と変わらないが、実際にＥＬ素子に流れる電流は素子駆動Ｔｒ２の特性ばらつきに応じて変化することとなる。
まず、素子駆動Ｔｒ２への印加電圧がＶｇｓ−Ｖｔｈ＜Ｖｄｓを満たす場合、上記と同様、素子駆動Ｔｒ２は飽和領域で動作する。図３（ａ）に示すように、このとき素子駆動Ｔｒ２の特性が、正常よりも低下した画素においては、、該トランジスタのドレインソース間電流Ｉｄｓが、正常のトランジスタよりも小さくなり、ＥＬ素子への供給電流量、つまり、ＥＬ素子の流す電流は、正常画素よりも小さくなる（ΔＩ大）。また、その結果、素子駆動Ｔｒ２に特性ばらつきが発生した画素は、正常画素よりも発光輝度は低くなり、暗点として認識される。なお、素子駆動Ｔｒ２の特性劣化が著しい場合は、ＥＬ素子はほぼ非発光の状態となる。
一方、素子駆動Ｔｒ２への印加電圧が、Ｖｇｓ−Ｖｔｈ＞Ｖｄｓを満たす場合、この素子駆動Ｔｒ２は線形領域で動作し、この線形領域では、特性が低下した素子駆動Ｔｒ２と正常の素子駆動Ｔｒ２とで、Ｉｄｓ−Ｖｄｓ特性の差が小さいため、ＥＬ素子への供給電流量の差（ΔＩ）も小さい。このため、ＥＬ素子は、素子駆動Ｔｒ２の特性ばらつきの有無によらず、概ね同様の発光輝度を示し、線形領域においては特性ばらつきに起因した暗点を検出することは難しい。しかし、上記のように、素子駆動Ｔｒ２を飽和領域で動作させることで、この素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥については、電流値及びＥＬ発光輝度のいずれの観点からも検出することができる。
なお、以上の画素回路では、素子駆動トランジスタとして、ｐチャネルのＴＦＴを採用したが、ｎチャネルのＴＦＴを用いてもよい。さらに、以上の画素回路では、１画素について、トランジスタとして、選択トランジスタと駆動トランジスタの２つのトランジスタを備える構成を採用した例を説明したが、トランジスタが２つのタイプ及び上記回路構成には限られない。
何れの場合も、採用する画素回路においてＥＬ素子に電流を供給する素子駆動トランジスタを線形領域で動作させてＥＬ素子を観察またはＥＬ素子のカソード電流値を測定することで、ＥＬ素子のショートによる滅点欠陥を精度良く検出することができる。
また、何れの場合も、素子駆動トランジスタを飽和領域で動作させてＥＬ素子の発光輝度やカソード電流などを検出することで、素子駆動トランジスタの特性ばらつきに起因した暗点欠陥を検出できる。
［欠陥検査］
次に、上記原理に基づく欠陥検査について、ＥＬ素子の特性として、その発光状態を用いた検査及びカソード電流を用いた検査についてそれぞれ説明する。
（発光状態検査）
図４は発光状態（発光輝度）の観察（輝度検出）から、滅点・暗点欠陥を検出するための検出装置の構成の一例を示している。
検査装置２００は、装置内の各部を制御する制御部２１０、素子駆動Ｔｒ２の飽和領域検査モード、線形領域検査モードのそれぞれにおいて必要な電源を発生する電源回路２２０、上記検査モードに応じてＥＬパネルに供給する電源を切り替える電源切り替え部２２２、検査時に用いる検査用信号を発生する検査用信号発生回路２３０を備える。また、装置２００は、ＣＣＤカメラなどが採用可能でありＥＬパネルの各画素の発光状態を観察する発光検出部２５０、発光検出部２５０からの検出結果を利用して欠陥を検出する検出部２４０を備える。
このような検査装置２００を採用した場合において、表示輝度が正常値以下の異常表示画素の検出及びＥＬ素子のショートに起因した滅点画素の検出を実行し、さらに、異常表示画素と滅点画素との比較から、素子駆動Ｔｒ２の特性ばらつきに起因した暗点一致・不一致を判断することで、暗点画素、滅点画素を判定することができる。
以下、図５を参照して検出方法の一例について具体的に説明する。図５の例では、先に素子駆動Ｔｒ２の特性ばらつき（電流供給特性ばらつき。例えば、動作しきい値のばらつき）に起因した異常表示画素の検出を行う。素子駆動Ｔｒ２の特性ばらつきに起因した欠陥は、この素子駆動Ｔｒ２を飽和領域で動作させてＥＬ素子を発光状態とする制御によって検出する。
素子駆動Ｔｒ２を飽和領域で動作させる条件としては上述の通りＶｇｓ−Ｖｔｈ＜Ｖｄｓとすればよいが、素子駆動Ｔｒ２としてｐチャネル型ＴＦＴを採用する場合、一例として、電源回路２２０は、８．５Ｖの駆動電源ＰＶＤＤ、−３．０Ｖのカソード電源ＣＶを発生してＥＬパネル１００の対応する端子１００Ｔに供給し、検査用信号発生回路２３０は、表示信号Ｖｓｉｇとして、０Ｖの検査用オン表示信号を作成する。また、検査用信号発生回路２３０は、各画素を駆動するために必要なタイミング信号を作成し、これら検査用オン表示信号及びタイミング信号は、端子１００ＴからＥＬパネル１００に供給する。
なお、この素子駆動Ｔｒ２の飽和領域での動作は、本実施形態では通常表示動作と同一条件とできるため、駆動電源ＰＶＤＤ、カソード電源ＣＶは、検査装置の電源回路２２０からではなく、ＥＬパネル１００の通常時の駆動用各種電源回路から供給することも可能である。
以上のような条件で、電源回路２２０がＥＬパネル１００に所定の駆動電源ＰＶＤＤ、カソード電源ＣＶを供給し、かつ、検査用信号発生回路２３０が、順次各画素を選択して（選択Ｔｒ１をオンして）、素子駆動Ｔｒ２を飽和領域で動作させ（飽和動作モード）、またＥＬ素子を発光させるための検査用オン表示信号を供給する（Ｓ１）。
発光検出部２５０は、上記のように素子駆動Ｔｒ２を飽和領域で動作させてＥＬ素子を発光させたときのその発光状態（発光輝度）を撮影する（Ｓ２）。輝度情報は、欠陥検出部２４０に供給され、欠陥検出部２４０は、各画素の発光輝度が、所定基準値より低いかどうかを判断する（Ｓ３）。この基準値は、正常画素における発光輝度の許容最少しきい値であり、要求精度に応じた階調以上の輝度ずれに応じた値に設定することができる（例えば１階調〜３０階調相当分のずれ）。
発光輝度の判断の結果、検査対象の画素の発光輝度が基準値未満でない場合（Ｎｏ）には、該当画素は正常画素であると判定する（Ｓ４）。逆に検査対象の画素の発光輝度が基準値未満である場合（Ｙｅｓ）、この画素は、正常画素よりも輝度の低い異常表示（暗点）画素として判断する（Ｓ５）。また、異常表示画素として判断された画素は、検査装置２００において、データ記憶部（図示せず）に記憶しておく。
各画素について、素子駆動Ｔｒ２を飽和領域で動作させて異常表示検査を実行した後、検査装置は、素子駆動Ｔｒ２を線形領域で動作させるモードに移行する。素子駆動Ｔｒ２を線形領域で動作させる条件は、上述の通り、Ｖｇｓ−Ｖｔｈ＞Ｖｄｓを満足することが必要であり、素子駆動Ｔｒ２としてｐチャネル型ＴＦＴを採用する場合、一例として、ＥＬパネル１００に、８．０Ｖの駆動電源ＰＶＤＤ、３Ｖのカソード電源ＣＶを供給し、各画素に供給する検査用オン表示信号は、０Ｖの信号を採用する。このような条件で、電源回路２２０がＥＬパネル１００に所定の駆動電源ＰＶＤＤ、カソード電源ＣＶを供給し、かつ、検査用信号発生回路２３０が、順次各画素を選択して、素子駆動Ｔｒ２を線形領域で動作させ、かつこの素子駆動Ｔｒ２を介してＥＬ素子を発光させるための検査用オン表示信号を供給する（Ｓ６）。
発光検出部２５０は、素子駆動Ｔｒ２を線形領域で動作させてＥＬ素子を発光させたときのその発光状態（発光輝度）を撮影する（Ｓ７）。輝度情報は、欠陥検出部２４０に供給され、欠陥検出部２４０は、各画素の発光輝度が基準値より低いかどうかを判断する（Ｓ８）。この基準値は、いわゆる非発光かどうかを判定する基準値であり、上記飽和モードでの測定時と同様に、正常画素における発光輝度の許容最少しきい値としてもよい。
発光輝度の判断の結果、検査対象の画素の発光輝度が基準値未満でない場合（Ｎｏ）には、該当画素は正常画素であると判定する（Ｓ９）。逆に検査対象の画素の発光輝度が基準値未満である場合（Ｙｅｓ）、この画素は、非発光の滅点欠陥画素と判断する（Ｓ１０）。
次に、欠陥検出部２４０は、飽和領域モードにおいて異常表示画素と検出され、また線形領域モードにおいて滅点欠陥画素と検出された画素が、一致するかどうかを判断する（Ｓ１１）。ＥＬ素子のショートに起因する滅点欠陥は、上述のように、素子駆動Ｔｒ２を線形領域及び飽和領域のいずれで駆動しても発光せず滅点として検出される。一方、素子駆動Ｔｒ２の特性ばらつきによる暗点欠陥は、素子駆動Ｔｒ２を線形領域で駆動した場合には観察されず、飽和領域で駆動した場合にのみ観察される。したがって、飽和領域モードにおいて異常表示画素と検出され、また線形領域モードで滅点欠陥画素と検出された画素が、一致しない場合（Ｎｏ）、その画素を暗点欠陥であると判定する（Ｓ１２）。また、一致する場合（Ｙｅｓ）は、滅点欠陥であると判定する（Ｓ１３）。
以上のような手法により、発光状態から暗点欠陥、滅点欠陥をそれぞれ区別して判定することができる。さらに、欠陥の発生数、発生位置、要求品質に応じて修正が可能と判断された場合には、暗点欠陥であると判定された画素に対しては、ＵＶリペアが実行され（Ｓ１４）、逆に滅点欠陥であると判定された画素に対しては、レーザリペアが実行される（Ｓ１５）。
なお、図５においては、素子駆動Ｔｒ２の飽和領域検査モードを実行してから、線形領域検査モードを実行しているが、モードの順番は、どちらでも良く、線形領域検査モードを先に実行し、滅点欠陥として検出された画素を記憶しておき、異常表示画素として検出された画素との一致・不一致を判断して暗点結果を判定しても良い。
ここで、滅点欠陥は、その発生が不安定であることが多いことが本発明者らの研究により明らかになっている。このため、複数段階を経る検査工程において、後発的に滅点が発生する又は後発的に滅点が消滅するなどの可能性があり、検査効率や修正効率を低下させる原因となる。そこで、図５においてはステップＳ０として示すように、滅点欠陥の顕在化処理（滅点スクリーニング）を、少なくとも滅点欠陥の検査開始前（Ｓ６より前であればよく、Ｓ１の前でも良い）に実行することが好適である。
以下に、滅点欠陥の顕在化原理について、図６、図７を参照して説明する。図６の状態Ａは、正常なＥＬ素子の発光状態を示し、状態ＢはＥＬ素子のアノード・カソード間に逆バイアス電圧を印加したときの状態を示している。状態Ａでは、アノードとして導電性透明金属酸化物であるＩＺＯ（Indium Zinc Oxide）を用い、カソードとしてＡｌを用いた構成で、このアノード・カソード間に、順方向バイアス電圧を印加したときの状態である。有機層（発光素子層）にはアノードから正孔、カソードから電子が注入され、回路的にはダイオードのアノードからカソードに電流が流れ、図７（ａ）に示すようなダイオード特性に従って、電流に応じた輝度で発光素子層中の発光材料が発光する。
このようなＥＬ素子のアノード・カソード間に逆方向のバイアス電圧を印加しても、正常なＥＬ素子は、その発光素子層が原理的に絶縁性（整流性）で、図７（ａ）に示すように逆方向耐性が高く電流は流れない。一例としてアノード・カソード間電圧が−３０Ｖ程度の逆バイアスまで、このＥＬ素子はブレークダウンせず、電流は流れない。
一方、図６の状態Ｃに示すように、発光素子層の成膜時などに異物がアノードとカソードの間に導入されているような場合、薄膜として形成される発光素子層がこの異物を完全に被覆できないことがあり、被覆が不完全な領域でアノードとカソードがショートするなどの場合がある。ところが、このようなショートは必ずしも定常的に発生せず、また、ショートの程度が小さいと、同一のＥＬ素子内でショートしていない領域では発光が起き、検査タイミングによって発光したりしなかったりと挙動が一定しない。図７（ｂ）に示すように、ショートしなければこのＥＬ素子は正常画素と同様に発光するが、ショートする非発光となる。順方向バイアス電圧を印加する場合には、このショートは起きたり起きなかったりを繰り返すこととなり、例えば一次検査では滅点と判定されたが、後の二次検査では未検出となったり、その逆で、製品出荷後に滅点となったりする可能性がある。これに対し、異物など混入部分は正常時のような発光素子層による高い耐圧性が得られないため、図６の状態Ｄに示すように、不安定なＥＬ素子に対して所定値以上の高い逆バイアス電圧を印加すると、図７（ｂ）に示されるように、正常なＥＬ素子と比較してより小さい逆バイアス電圧でブレークダウンが発生すると考えられる（マイグレーション的効果）。また、アノード・カソード間が一旦ブレークダウンすると、このＥＬ素子に対して、順方向バイアスを印加しても、定常的にショートモードとなり、常時、非発光の欠陥（滅点欠陥）となる。
したがってＥＬ素子のショートに起因した滅点欠陥を検査する前に、このような逆バイアス電圧の印加による滅点の顕在化（スクリーニング）を実行することにより、滅点の可能性のある画素を確実にあぶり出すことができる。
ＥＬ素子への逆バイアス電圧の印加は、図８に示すように、例えば、駆動電源ＰＶＤＤを通常表示電圧（８．０Ｖ）から−５Ｖに切り替え、カソード電源ＣＶを通常表示電圧（−３．５Ｖ）から１３．０Ｖに変更し、素子駆動Ｔｒ２のゲートに接続された保持容量Ｃｓ電位を固定して任意の表示信号（Ｖｓｉｇ）を選択Ｔｒ１を介して素子駆動Ｔｒ２のゲートに印加することにより実行することができる。
駆動電源ＰＶＤＤ及びカソード電源ＣＶの滅点スクリーニング用電源への切り替えは、図９に示すように、スクリーニング装置に、スクリーニング用電源を外部電源により選択的に供給できるようにスイッチを設け、ＥＬパネル１００に表示用に供給される内部電源に代えて上記外部電源を供給可能な構成することで実行することができる。また、このスクリーニング装置は、図４に示すような検査装置に内蔵してもよい。この場合、電源回路２２０が上記のような検査用電源だけでなくスクリーニング用電源を発生し、また検査用信号発生回路２３０がスクリーニング用信号を作成し、これらを選択的にＥＬパネル１００に供給してもよい。なお、スクリーニングに際し、画素の選択・駆動タイミングについては、通常表示と同様に制御すれば良く、また逆バイアス電圧の印加時間は、極めて短時間で効果が得られ、一例として１０ｓｅｃ程度でよい。
次に、素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥のリペアについて説明する。本願発明者らの研究により、素子駆動Ｔｒ２の特性ばらつきを発生させるその動作しきい値Ｖｔｈについて、この素子駆動Ｔｒ２に所定条件でＵＶ光を照射することで修正できることが判明した。
具体的には、素子駆動Ｔｒ２のゲートに所望の電圧を印加し、かつ素子駆動Ｔｒ２のソース電圧、ドレイン電圧を等しいバイアス電圧Ｖbiasとする。なお、駆動電源ＰＶＤＤをＶbiasとし、カソード電源ＣＶを同じＶbiasとすることで、素子駆動Ｔｒ２のソース及びドレインに、等しいバイアス電圧Ｖbiasを印加することができる。このとき素子駆動Ｔｒ２のゲートには、素子駆動Ｔｒ２のゲート・チャネル間に必要な電圧を印加するための任意の電圧（ＥＬオフ表示信号）を印加すれば良く、一例として、ｐチャネルＴＦＴから構成される素子駆動Ｔｒ２をオフさせる所望のオフ表示電圧（Ｖsig＝Ｖblack）を印加している。もちろん、オフ表示電圧には限定されず、オン表示信号（Ｖsig＝Ｖwhite）を印加しても良い。
そして、このバイアス電圧Ｖbiasを素子駆動Ｔｒ２の動作しきい値Ｖｔｈの目的とするシフト量に応じて設定し、素子駆動Ｔｒ２の多結晶シリコンなどから構成される能動層（チャネル領域）にＵＶ光を照射することで、動作しきい値Ｖｔｈを修正することができる。
なお、素子駆動Ｔｒ２の動作しきい値シフトに必要とされるＵＶ光の波長は、概ね２９５ｎｍ以下であり、このような波長のＵＶ光を素子駆動Ｔｒ２のチャネル領域に照射できるように、ＥＬパネル１００のパネル材料を選択し（該当する波長について透過性のあるパネル料を採用する）、また、上記パネル材料などを透過してチャネル領域に到達するために必要な所望のパワーに設定する。
図１０は、上記素子駆動Ｔｒ２のソースドレイン間に印加するバイアス電圧Ｖbiasと、各バイアス条件でのリペア後のＥＬ素子の発光状態の一例を示し、図１１は、上記バイアス電圧Ｖbiasと、動作しきい値Ｖｔｈとの関係の一例を示す。
図１０において、画素の回路構成は、図１に示すような等価回路を採用し、素子駆動Ｔｒ２のゲートには、例えば８．０Ｖを印加し、特性の等しい素子駆動Ｔｒ２に対して、それぞれ、バイアス電圧Ｖbiasを−１Ｖ、−２Ｖ、−３Ｖ、−４Ｖ、−５Ｖ、−６Ｖ、−７Ｖ、−８Ｖを印加した。そして、同一条件でＵＶ光を照射した場合、図１０に示すように、印加するバイアス電圧ＶbiasによってＥＬ素子の発光輝度に違いが生じている。より具体的には、バイアス電圧Ｖbiasの絶対値が大きくなるにつれ発光輝度は大きくなっており、素子駆動Ｔｒ２の特性しきい値Ｖｔｈの絶対値が、小さくなる方向にシフトし、その結果、対応するＥＬ素子により多くの電流が供給され発光輝度が上昇していることが理解できる。
図１１に示すように、素子駆動Ｔｒ２の特性しきい値Ｖｔｈの絶対値は、実際に印加するバイアス電圧Ｖbiasの絶対値が大きくなるにつれて小さくなっている（図１１の縦軸上方向がＶｔｈの０Ｖ方向）。
このように、素子駆動Ｔｒ２のゲートと、ソースドレイン間に、所望の大電圧Ｖｇ−Ｖbiasを印加しながらＵＶ光を照射することで、素子駆動Ｔｒ２の特性しきい値Ｖｔhを調整できる。したがって、ＥＬ素子に要求される発光輝度になるようにバイアス電圧Ｖbiasを設定すれば、素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥を修正することができる。なお、高精度に暗点欠陥を修正するためには、例えば、上記図５に示す発光輝度と基準値との比較ステップ（Ｓ３）において、基準値との差を画素毎に記憶しておき、ＵＶリペアステップ（Ｓ１４）において、基準値の差に応じたバイアス電圧Ｖbiasを印加して修正することで対応することができる。
次に、滅点欠陥画素に対して実行するレーザリペア（Ｓ１４）について説明する。このレーザリペアは、滅点欠陥画素のＥＬ素子のショート発生領域に、所望の波長かつパワーのレーザ光を選択的に照射して、そのショート領域を焼き切る（電流供給経路を切断して絶縁化する）ことで、アノードとカソードのショート状態を解消する方法である。リペア用のレーザ光としては、一例として３５５ｎｍ〜１０６４ｎｍ程度の波長で、所望のパワーのレーザ光を採用することができる。
このように、本実施形態によれば、単に発光輝度の低い欠陥としてではなく、その欠陥の種別が暗点欠陥であるか滅点欠陥であるかを正確に検出することができ、直ちに、暗点及び滅点の修正に適した修正工程に進むことができ、検査及び修正を効率的に実行することが可能となる。
（カソード電流検査）
次に、ＥＬ素子のカソード電流Ｉｃｖから暗点欠陥、滅点欠陥を検査する装置及び検査方法について説明する。図１２は、カソード電流を測定して暗点・滅点欠陥を検出する検査装置の概略構成を示している。
図１２に示す検査装置は、上記発光輝度から欠陥検査を実行する装置において採用されている発光検出部２５０ではなく、カソード電流Ｉｃｖを検出するカソード電流検出部３５０を備える点が大きく異なる。制御部３１０、電源回路３２０，電源切り替え部３２２、検査用信号発生回路３３０は、上述の発光輝度を利用した欠陥検査装置と同様に、検査に必要な電源、検査用のタイミング信号や表示信号等を発生してＥＬパネル１００に供給する。欠陥検出部３４０は、カソード電流検出部３５０が検出したカソード電流Ｉｃｖに基づいて滅点欠陥と、暗点欠陥を検出する。
この例では、ＥＬ素子に流れる電流（ここではカソード電流Ｉｃｖ）を測定するので、滅点欠陥については、図２に示すように、素子駆動Ｔｒ２を線形領域で動作させた時のＥＬ素子のカソード電流を測定することで判別する。暗点欠陥については、図３に示すように、素子駆動Ｔｒ２を飽和領域で動作させた時のＥＬ素子のカソード電流を測定することで判別する。
図１３は、ＥＬ素子のショートに起因した滅点欠陥の検査手順を示している。滅点欠陥の検査に先立って、まず、不安定なＥＬ素子のショートを顕在化させることが好適であり、上述のように、ＥＬ素子のカソード・アノード間に逆バイアス電圧を印加して滅点スクリーニングを実行する（Ｓ２０）。
次に、素子駆動Ｔｒ２を線形領域で動作させ、選択Ｔｒ１をオンさせ、かつ検査用オン表示信号を対応する画素の選択Ｔｒ１を介して素子駆動Ｔｒ２のゲートに印加する（Ｓ２１）。
なお、素子駆動Ｔｒ２を線形領域で動作させる条件は、上述の通り、Ｖｇｓ−Ｖｔｈ＞Ｖｄｓを満足するように設定する。素子駆動Ｔｒ２としてｐチャネル型ＴＦＴを採用する場合の電圧は、発光輝度検出の場合と同様、一例として、駆動電源ＰＶＤＤを８．０Ｖ、カソード電源ＣＶを３Ｖとし、各画素に供給する検査用オン表示信号は、０Ｖの信号を採用する。
カソード電流検出部３５０は、例えば、ＥＬパネル１００の外部接続端子１００Ｔのうちのカソード端子に接続されており、このカソード端子に得られるカソード電流Ｉｃｖを検出する。ここで、ＥＬ素子のカソードは、上述のように複数の画素に共通で形成されているため、画素を順次選択し、その選択期間に対応する期間にカソード端子に得られるカソード電流Ｉｃｖをその画素についてのカソード電流Ｉｃｖとする。なお、カソード電流Ｉｃｖは、その電流値に応じた電圧として検出することができる。
次に、欠陥検出部３４０は、カソード電流検出部３５０で得られた各画素のカソード電流Ｉｃｖが滅点基準値よりも大きいかどうか判断する（Ｓ２３）。ＥＬ素子にショートが発生した場合には、上述のようにＥＬ素子のＩＶ特性の傾きが大きくなることから、素子駆動Ｔｒ２を線形領域で動作させた時のカソード電流Ｉｃｖは正常のＥＬ素子のカソード電流Ｉｃｖよりも大きくなる。そこで、滅点基準値として、正常ＥＬ素子のカソード電流値に応じた値を設定し、検出したカソード電流Ｉｃｖがその滅点基準値以下の場合には（Ｎｏ）、正常画素と判断する（Ｓ２４）。また、検出したカソード電流Ｉｃｖが滅点基準値を超える場合には、その画素を滅点欠陥画素と判定する（Ｓ２５）。
滅点欠陥が検出されたパネル１００は、滅点を修正するためのレーザリペア工程に進みここで修正を受ける（Ｓ２６）。
図１４は、素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥の検出手順を示している。素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥については、上述のように素子駆動Ｔｒ２を飽和領域で動作させ、選択Ｔｒ１をオンさせ、かつ検査用オン表示信号を対応する画素の選択Ｔｒ１を介して素子駆動Ｔｒ２のゲートに印加する（Ｓ３０）。
素子駆動Ｔｒ２を飽和領域で動作させる条件は、上述の通り、Ｖｇｓ−Ｖｔｈ＜Ｖｄｓを満足するように設定する。素子駆動Ｔｒ２としてｐチャネル型ＴＦＴを採用する場合の電圧は、発光輝度検出の場合と同様、一例として、駆動電源ＰＶＤＤを８．０Ｖ、カソード電源ＣＶを−３Ｖとし、各画素に供給する検査用オン表示信号としては、０Ｖの信号を採用する。
カソード電流検出部３５０は、素子駆動Ｔｒ２を飽和領域で動作させ、ＥＬ素子を発光させたときのカソード電流Ｉｃｖを検出する（Ｓ３１）。また、欠陥検出部３４０は、検出されたカソード電流Ｉｃｖが暗点基準値より小さいかどうか判断する（Ｓ３２）。素子駆動Ｔｒ２の動作しきい値が正常値よりも低下した画素のカソード電流Ｉｃｖは、上述のように、素子駆動Ｔｒ２の飽和領域において、正常な画素におけるカソード電流Ｉｃｖよりも小さくなる。したがって、例えば、正常画素に対して許容される階調以上（一例として１階調〜３０階調相当）のずれを生ずるカソード電流Ｉｃｖを基準値として比較することで、正常画素と暗点欠陥画素とを区別することができる。
比較の結果、検出したカソード電流Ｉｃｖが基準値より小さくない場合（Ｎｏ）には、その画素は正常と判定し（Ｓ３３）、基準値より小さい場合（Ｙｅｓ）、その画素を暗点欠陥画素と判定する（Ｓ３４）。このようにして、カソード電流Ｉｃｖの検出結果に基づいて素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥画素を検出することができる。そして、この素子駆動Ｔｒ２の特性ばらつきについては、上述のように、ＵＶリペア工程に進み、素子駆動Ｔｒ２の特性ばらつきが修正される（Ｓ３５）。
以上のように、本実施形態によれば、素子駆動Ｔｒ２の線形領域と飽和領域でそれぞれ動作させ、そのときのカソード電流Ｉｃｖを検出することで、ＥＬ素子のショートに起因した滅点欠陥についても、素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥についても区別して検出することができる。このような検査は、いずれも図１２に示すような装置構成によって実行できる。
図１２の装置を滅点検査専用の装置とする場合、電源回路３２０及び検査用信号発生回路３３０が、素子駆動Ｔｒ２を線形領域で動作させてＥＬ素子を発光させるために必要な電源、駆動信号を作成し、これを対応する画素に印加する構成とすればよい。なお、滅点スクリーニング装置を兼用する場合には、電源回路３２０が、図８及び図９に示したようなスクリーニング用の駆動電源ＰＶＤＤ及びカソード電源ＣＶを発生し、これを切り替え部３２２によって、選択的に各画素に印加する共に、検査用信号発生回路３３０が、データ信号Ｖｓｉｇとして任意のスクリーニング用表示信号を発生してこれを各画素に供給する。
図１２の装置を暗点検査専用の装置とする場合には、素子駆動Ｔｒ２を飽和領域で動作させて、ＥＬ素子を発光させるために必要な電源、駆動信号を作成し、これを対応する画素に印加する構成とすればよい。
滅点検査専用、暗点検査専用の装置においては、駆動電源ＰＶＤＤ、カソード電源ＣＶについて、それぞれ単一の検査用電源を発生すればよいため、図１２の電源回路３２０は専用電源を発生し、電源切り替え回路３２２は省略することができる。通常表示動作を実行して目視による表示検査用の装置と、滅点検査装置を兼用する場合には、通常表示において素子駆動Ｔｒ２を飽和領域で駆動するので、滅点検査時に電源を切り替えることが必要である。
また、カソード電流Ｉｃｖを利用した滅点検査装置及び暗点検査用装置は、単一装置として構成することも可能であり、この場合、図１２に示す検査装置の各部は、制御部３１０の制御により、検査モード（滅点検査モード、暗点検査モード）に応じて、それぞれの検査に必要な動作を実行する。つまり、電源回路３２０、電源切り替え部３２２、検査用信号発生回路３３０は、各モードで必要な電源、検査用信号を発生し、欠陥検出部３４０は、モードに応じた基準値とカソード電流Ｉｃｖとを比較して、滅点判定、暗点判定を行う。
図１５は、複数のモードや、異なる検査を実行する場合に、図１２に示す検査装置に採用可能な電源及び表示信号の切り替え構成の一例を示している。切り替え回路３２２、３３２は、図１２の制御部３１０によって切り替え制御される。また、電源回路３２０はモードに応じた複数種類の電源を発生し、切り替え回路３２２によって、例えば滅点検査モードの場合には、各電源ラインには端子（ｉ）を介してＰＶＤＤ１、ＣＶ１を供給する。同様に検査用信号発生回路３３０がモードに応じた複数種類の検査用表示信号を作成し、切り替え回路３３２によって、データラインＤＬには端子（ｉ）を介してＶｓｉｇ１が供給される。別のモード（例えば暗点検査モード）の場合は、切り替え回路３２２，３３２が対応する端子（ｉｉ）を介して、それぞれ電源（ＰＶＤＤ２，ＣＶ２）及び表示信号（Ｖｓｉｇ２）を供給する。
（高速検査方法）
図１６は、カソード電流Ｉｃｖを利用して高速に滅点欠陥、暗点欠陥を検査する場合のＥＬパネル１００の駆動波形を示している。図１６に示す検査方法では、１画素を選択する期間中（１水平クロック信号の２分の１周期）に、該当する画素に対し、検査用表示信号Ｖｓｉｇとして、オン表示信号（ＥＬ発光）とオフ表示信号（ＥＬ非発光）とを連続して印加する。なお、この検査用表示信号は、図１２の検査用信号発生回路３３０が、水平スタート信号ＳＴＨ、水平クロック信号ＣＫＨ等を利用することで作成する。カソード電流検出部３５０は、オン表示信号に対応したＥＬ素子のカソード電流Ｉｃｖon及びオフ表示信号に対応したＥＬ素子のカソード電流Ｉｃｖoffをそれぞれ検出し（必要に応じて電流増幅する）、欠陥検出部３４０は、オンとオフのカソード電流の差分ΔＩｃｖを求め、その差分データと、例えば正常画素における差分データに基づいた基準値とを比較することで、滅点欠陥判定及び暗点欠陥判定をそれぞれ実行する。
また、図１６に示す検査方法においても、上述のように、滅点欠陥検査モードでは、素子駆動Ｔｒ２が線形領域で動作するように駆動電源ＰＶＤＤ及びカソード電流ＣＶを設定し、暗点欠陥検査モードでは素子駆動Ｔｒ２が飽和領域で動作するように駆動電源ＰＶＤＤ及びカソード電流ＣＶを設定する。また、図１６において、垂直クロック信号ＣＫＶは垂直方向の画素数に応じたクロック信号であり、イネーブル信号ＥＮＢは、１水平走査期間の最初と最後において、表示信号Ｖｓｉｇが確定しないうちに各水平走査ライン（ゲートラインＧＬ）に選択信号が出力されることを防止するための禁止信号である。
このように、オフ表示信号の時のカソード電流Ｉｃｖoffを測定し、このＩｃｖoffを基準としてオン表示信号の時のカソード電流Ｉｃｖonを相対的に把握することにより、オン表示信号の時のカソード電流Ｉｃｖonの絶対値を正確に判断する必要や、別途基準となるオフ表示信号の時のカソード電流Ｉｃｖoffを測定する必要がなく、高速の自動検査を高精度に実行することが可能となる。
また、図１６に示す検査方法では、マトリクス配置された画素の列方向、つまり各データラインＤＬに表示信号を出力する期間を決める水平スタート信号ＳＴＨが、２列分の選択期間に設定されている。本実施形態において、通常表示時には、各水平走査ライン上の画素は、対応する１Ｈ期間だけ選択され、このとき対応するデータラインＤＬには、１Ｈ期間を１水平走査方向の画素数で割った期間に相当する期間づつ、表示信号Ｖｓｉｇが出力される。これに対し、欠陥検査時には検査用の水平スタート信号ＳＴＨを用いることで、１データラインＤＬに対して２画素分の表示信号出力期間、検査用表示信号Ｖｓｉｇが供給される。つまり、同一の水平走査ラインに並ぶ画素は、隣接する２画素が同時に検査対象となる。なお、この画素の同時検査対象数は、２には限られず、例えば３画素づつを検査対象としても良い。このように１画素について複数回連続して検査対象とすることにより、タイミング信号や検査用表示信号Ｖｓｉｇ等にノイズが重畳して画素が誤表示した場合にも、そのようなノイズ重畳が複数期間連続して発生する確率が小さいため、ノイズによる誤検出を低減することが可能となる。なお、複数画素を連続して選択する方法は、カソード電流を利用した検査方法だけでなく、上述の図４及び図５を用いて説明した発光輝度を利用した検査方法においても適用することで、同様にノイズの影響を低減することが可能となる。
ここで、ＥＬパネル１００の表示部の各画素を駆動するための駆動回路のうち、水平方向駆動回路は、水平走査方向における画素数に応じた段数のシフトレジスタを備え、このシフトレジスタが、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに応じて順次転送し、かつ、レジスタの各段から、サンプリング回路に対し、対応するデータラインＤＬに表示信号Ｖｓｉｇを出力する期間（サンプリング期間）を決めるサンプルホールド信号が出力される。そして、このサンプルホールド信号の示すサンプリング期間が、上記水平スタート信号ＳＴＨの期間（ここではＨレベル期間）に対応する。このため、ＥＬパネル１００の水平方向駆動回路に対し、欠陥検査時には、水平スタート信号ＳＴＨとして、検査用信号発生回路３３０の作成した図１６に示すような検査用の水平スタート信号ＳＴＨを供給し、また、各データラインＤＬにサンプリング回路を介して接続されるビデオ信号ラインに図１６に示すような検査用表示信号Ｖｓｉｇを出力すれば、複数画素ごとに検査用表示信号Ｖｓｉｇが供給され、検査を実行することが可能となる。
なお、図１６の駆動方法は、データラインＤＬに供給される表示信号の駆動波形の切り替わりタイミングに連動して、素子駆動Ｔｒ２のオンオフ（ＥＬ素子の発光、非発光）タイミングが設定される画素回路を備える場合に有効であり、一例として図１に示すような画素回路構成に対して適用することができる。また、各画素の保持容量Ｃｓの電位を制御するための容量ラインＣＬに、所望の交流信号が供給されるような画素回路構成であっても、検査時に容量ラインＣＬの電位を固定する容量電位制御スイッチなどを付加し、素子駆動Ｔｒ２を、データラインＤＬに供給する表示信号のタイミングに応じて動作させることで、図１６のような検査方法を採用することができる。
［ＥＬ表示装置の製造方法］
次に、さらに図１７を参照して、ＥＬ表示装置の欠陥検査、欠陥修正を含む製造手順の一例を説明する。パネル基板上に必要な回路素子、ＥＬ素子などを形成して完成したＥＬ表示装置（ＥＬパネル）に対しては、まず一次検査が実行される（Ｓ４０）。この一次検査は、多岐に亘り、ラスター画像を表示し、色むら、画素回路のショートなどによる輝点欠陥、滅点欠陥、暗点欠陥の検査を、例えば目視や、ＣＣＤカメラ等を用いた観察（輝度検出）によって実施する。また、モノスコパターンを表示させて表示装置の解像度検査等を実行する。なお、滅点欠陥、暗点欠陥については、本実施形態において上述したように、素子駆動Ｔｒ２を線形領域、飽和領域で動作させたときの、ＥＬ素子の特性（発光輝度、カソード電流）に基づいて検査し、滅点及び暗点欠陥を検出することがより好ましい。
一次検査での滅点検査で滅点が発生したかどうか判断し（Ｓ４１）、その結果、発生なしであれば（Ｎｏ）、良品とする（Ｓ４２）。なお、図１７では、この良品は、図示の都合上、他の検査項目でも良品と判定された表示装置を意味しており、この表示装置は、次に、後述する安定化エージング（Ｓ５３）工程に進む。
滅点が発生し（Ｙｅｓ）、例えばその滅点欠陥数や、滅点発生度合い、或いは発生位置などの情報から、次に滅点の修正を行うかどうか判断する（Ｓ４３）。判断の結果、発生数が許容規格値より多い、或いは修正したとしても許容できない位置であるような理由で修正しないと判断した場合（Ｎｏ）、この表示装置は不良品として破棄される（Ｓ４４）。
滅点修正を実行すると判断した場合（Ｙｅｓ）、次に、発生した滅点を修正するための前工程として、ＥＬ素子に逆バイアス電圧を印加することによる滅点スクリーニングを実行する（Ｓ４５）。この滅点スクリーニングにより、滅点は顕在化し、次の滅点欠陥検査（二次検査）時において（Ｓ４６）、確実に滅点欠陥（特にその発生位置）を検出することが可能となる。
滅点欠陥検査（Ｓ４６）の結果、その発生位置が特定された滅点欠陥については、次にレーザリペアが実行される（Ｓ４７）。このレーザリペアは、既に説明したように、ＥＬ素子のショートに起因した滅点欠陥を、そのショート領域にレーザ光を照射することで絶縁化して修正する方法である。
ここで、一次検査で確認された滅点欠陥がその修正工程で消滅する確率は、従来は例えば５０％程度と高かったが、滅点スクリーニングを実行することで、スクリーニング後の滅点欠陥の発生数は、例えば５００時間の信頼性試験の後で０とすることが可能となっている。また、レーザリペアに先立って、滅点スクリーニングを行うことで、一次検査で顕在化していなかった滅点についても滅点欠陥として検出して、修正することができる。
次に、上記一次検査で暗点欠陥が検出されたかどうかを判断し（Ｓ４８）、発生していない場合（Ｎｏ）、良品と判断し（Ｓ４９）、安定化エージング工程（Ｓ５３）に移行する。暗点欠陥が検出された場合（Ｙｅｓ）、この暗点欠陥が修正可能な輝度ずれ（階調ずれ）に収まっているかどうか、或いはその発生位置、発生数に応じて、暗点欠陥の修正を実行するかどうか判断する（Ｓ５０）。修正しない判断した場合（Ｎｏ）、この表示装置は、不良品として破棄する（Ｓ５１）。
暗点修正をすると判断した場合（Ｙｅｓ）、上述したように素子駆動Ｔｒ２を飽和領域で動作させ素子駆動Ｔｒ２の特性ばらつきに起因する暗点欠陥を検査し、欠陥発生位置を明らかにし、欠陥に対してＵＶ光を照射してリペアを実行する（Ｓ５２）。このようなＵＶ光リペアにより、素子駆動Ｔｒ２の特性ばらつきに起因した暗点欠陥が修正される。
以上のようにして一次検査で良品と判断され、又は滅点、暗点が修正された表示装置に対しては、次に、安定化エージング処理が施される（Ｓ５３）。この安定化エージングは、所定の高温、高湿度環境にＥＬ表示装置を晒す処理である。一般に、ＥＬ素子の特性が熱や水、酸素などによって劣化するため、原理的にはこのようなエージング処理は実行しない方が、より高性能なＥＬ表示装置を製品として提供することができる。しかし、ＥＬ素子の初期劣化速度が大きいため、特性が多少劣化したとしても、その特性を安定化させてから製品として提供することが適切であるため採用されている。
このエージング処理は、上記のように高温高湿度環境にＥＬ表示装置を晒すため、このエージング処理によって、新たに滅点欠陥や暗点欠陥などが生ずることがある。そこで、本実施形態では、安定化エージング実行後、再び上述のような素子駆動Ｔｒ２を線形領域で動作させた滅点欠陥検査（二次検査）を行い（Ｓ５４）、滅点欠陥が発生していない場合には（Ｓ５５；Ｎｏ）、この表示装置を良品とし（Ｓ５６）、さらに必要な組み立て工程、検査工程などにまわす。滅点欠陥の発生が検出された場合（Ｓ５５；Ｙｅｓ）、この滅点をより確実に顕在化させるため滅点スクリーニングを実行する（Ｓ５６）。
スクリーニング実行後、滅点欠陥位置を特性するために欠陥検査を実行し、位置が特定された滅点欠陥に対し、レーザリペアが施される（Ｓ５８）。
また、エージング実行後、暗点欠陥についても、再度、上述のように素子駆動Ｔｒ２を飽和領域で動作させて暗点欠陥検査を実行し（Ｓ５９）、暗点が検出されなかった場合（Ｓ６０；Ｎｏ）、良品と判定する（Ｓ６１）。
暗点欠陥が検出された場合（Ｓ６０；Ｙｅｓ）、検出された位置における暗点欠陥に対してＵＶ光リペアが実行され（Ｓ６２）、リペアにより欠陥が修正された表示装置は良品として出荷用の製品にまわされる（Ｓ６３）。
以上のように、一次検査で滅点欠陥が検出された場合、滅点スクリーニングを実行してから、二次検査として素子駆動Ｔｒ２を線形領域で動作させＥＬ素子のショートに起因した滅点欠陥の検査を実行することで、滅点欠陥の存在とその位置を特定した上で、確実にレーザリペアによって修復することができ、不良品となってしまう表示装置数を削減し、また、高効率の欠陥検査を可能として製造コストの削減にも寄与することができる。
なお、上記一次検査において、滅点欠陥は、各画素の前記エレクトロルミネッセンス素子を発光状態に制御し、その発光輝度が基準値未満に相当する画素を該滅点欠陥として検出する。この発光輝度が基準値未満に相当する画素については、上述のように、ラスター画像を表示させて測定した各画素の発光輝度の測定から輝度が不十分と判断される画素の他、本実施形態において説明したような素子駆動Ｔｒ２を線形領域で動作させてＥＬ素子を発光状態としたときの発光輝度や、カソード電流に基づき、発光輝度に換算した場合に基準値未満となる画素を意味する。
ここで、図１７に示す製造方法の例では、一次検査や、エージング後の滅点欠陥検査の結果、滅点欠陥が検出された表示装置に対して滅点スクリーニングを実行している。しかし、例えば一次検査時及び安定化エージング処理の後に、全ての表示装置に対し、滅点スクリーニングを実行してもよい。全表示装置に対してスクリーニングを実行することで、後発的な滅点欠陥の発生の可能性を大幅に削減することができる。但し、処理数の増大は製造時間、つまり製造コストに影響を及ぼすので、図１７に示すように先行する滅点欠陥検査で滅点が検出された表示装置にのみ実行することで、処理時間の削減を図ることが可能となる。また、後発的に滅点欠陥が発生する確率から、一次検査や、エージング処理後の欠陥検査で良品として判断可能な発生許容限界に近い数の滅点欠陥が検出された表示装置にのみ滅点スクリーニングを実行してもよい。発生許容限界に近い数の滅点欠陥が既に検出されている場合には、後発的にこの表示装置にさらに滅点欠陥が発生した場合、その時点で不良品となり、それまでの検査、修正工程に要した時間やコストが無駄になるためである。
また、滅点スクリーニングは、滅点欠陥と暗点欠陥の両方が所定数以上検出された場合に、その表示装置に対して実行してもよい。
本発明の実施形態に係るＥＬ表示装置の概略回路構成を説明する等価回路図である。 本発明の実施形態に係る滅点表示欠陥画素の特性を説明する図である。 本発明の実施形態に係る暗点（ＤＩＭ）表示欠陥画素の特性を説明する図である。 ＥＬ素子の発光状態を利用した滅点・暗点表示欠陥検査装置の概略構成を示す図である。 図４の検査装置を利用した発光状態検査手順の一例を示す図である。 ＥＬ素子のショートの原理及びショート（滅点）の顕在化原理を示す図である。 ショートの発生の有無に応じたＥＬ素子のＩＶ特性を違い説明する図である。 滅点の顕在化のための駆動方法を示す図である。 滅点顕在化のための装置構成を説明する図である。 暗点欠陥修正するためのＵＶリペアにおけるバイアス条件と発光輝度との関係の一例を説明する図である。 暗点欠陥修正するためのＵＶリペアにおけるバイアス条件と動作しきい値Ｖｔｈのシフト量との関係の一例を説明する図である。 ＥＬ素子のカソード電流Ｉｃｖを利用した滅点・暗点表示欠陥検査装置の概略構成を示す図である。 カソード電流を利用した滅点表示欠陥の検査手順の一例を示す図である。 カソード電流を利用した暗点表示欠陥の検査手順の一例を示す図である。 カソード電流を用いた滅点及び暗点の両方の検査機能を備える検査装置の電源及び駆動信号切り替え部の構成を示す図である。 カソード電流を利用した高速の検査を実行するための駆動波形を示す図である。 本発明の実施形態に係るＥＬ表示装置の欠陥検査及び修正工程を含む全体的な製造手順の一例を示す図である。
符号の説明
１００ ＥＬパネル、２００，３００ 欠陥検査装置、２１０、３１０ 制御部、２２０ 電源回路、２２２，３２２ 電源切り替え部、２３０，３３０ 検査用信号発生回路、２４０，３４０ 欠陥検出部、２５０ 発光検出部、３５０ カソード電流検出部。

Claims (5)

  1. エレクトロルミネッセンス表示装置の欠陥検査方法であって、
    前記表示装置は、各画素に、エレクトロルミネッセンス素子と、該エレクトロルミネッセンス素子に接続され、該エレクトロルミネッセンス素子に流れる電流を制御するための素子駆動トランジスタと、を備え、
    各画素に、前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を供給し、かつ、前記素子駆動トランジスタを該トランジスタの飽和領域で動作させて、前記エレクトロルミネッセンス素子の発光状態を観察し、発光輝度が基準輝度未満の画素を異常表示欠陥画素として検出し、
    各画素に、前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を供給し、かつ、前記素子駆動トランジスタを該トランジスタの線形領域で動作させて、前記エレクトロルミネッセンス素子の発光状態を観察して、非発光画素を、前記エレクトロルミネッセンス素子に起因した滅点欠陥画素として検出し、
    前記異常表示欠陥画素として検出された画素のうち、前記滅点欠陥画素として検出されない画素を、前記素子駆動トランジスタに起因した暗点欠陥画素として検出することを特徴とするエレクトロルミネッセンス表示装置の欠陥検査方法。
  2. 請求項１に記載のエレクトロルミネッセンス表示装置の欠陥検査方法において、
    各画素の前記エレクトロルミネッセンス素子に対し、逆バイアス電圧を印加してから、前記滅点欠陥画素の検出を実行することを特徴とするエレクトロルミネッセンス表示装置の欠陥検査方法。
  3. エレクトロルミネッセンス表示装置の製造方法において、
    請求項１に記載の欠陥検査方法によって検出された前記滅点欠陥画素に対しては、該画素の前記エレクトロルミネッセンス素子の陽極と陰極とのショート領域に選択的にレーザ光を照射して該ショート領域の電流経路を切断するレーザ修正を実行することを特徴とすることをエレクトロルミネッセンス表示装置の製造方法。
  4. エレクトロルミネッセンス表示装置の製造方法において、
    請求項１に記載の検査方法によって検出された前記暗点欠陥画素に対しては、該画素の前記素子駆動型トランジスタに所定のバイアスを印加した状態で紫外線光を照射して、前記素子駆動型トランジスタの電流供給特性のずれを修正することを特徴とするエレクトロルミネッセンス表示装置の製造方法。
  5. 各画素に、ダイオード構造のエレクトロルミネッセンス素子と、該エレクトロルミネッセンス素子に接続され、該エレクトロルミネッセンス素子に流れる電流を制御するための素子駆動トランジスタと、を備えるエレクトロルミネッセンス表示装置の欠陥検査装置であって、
    欠陥検査時に各画素に供給する複数の電源を発生する電源発生部と
    欠陥検査モードに応じて、前記素子駆動トランジスタの飽和領域での動作と線形領域での動作を切り替え制御するために、画素に供給する電源を切り替える電源切り替え部と、
    検査用のタイミング信号及び検査用オン表示信号を発生する検査用信号発生部と、
    前記エレクトロルミネッセンス素子の発光状態を検出する発光検出部と、
    欠陥判定部と、を備え
    異常表示検査モードにおいて
    前記電源切り替え部によって選択した暗点検査用の電源及び前記タイミング信号によって、前記素子駆動トランジスタを該トランジスタの飽和領域で動作させ、かつ、前記エレクトロルミネッセンス素子を発光レベルとする検査用オン表示信号を対応する画素に供給し、
    前記発光検出部は、前記エレクトロルミネッセンス素子の発光輝度を検出し、
    前記欠陥判定部は、前記検出された発光輝度を基準輝度と比較し、該発光輝度が前記基準輝度未満の画素を異常表示欠陥画素と判定し、
    滅点検査モードにおいて、
    前記電源切り替え部によって選択した滅点検査用の電源及び前記タイミング信号によって、前記素子駆動トランジスタを該トランジスタの線形領域で動作させ、かつ、前記エレクトロルミネッセンス素子を発光レベルとする滅点検査用オン表示信号を対応する画素に供給し、
    前記発光検出部は、前記エレクトロルミネッセンス素子の発光輝度を検出し、
    欠陥判定部は、前記検出された発光輝度を基準輝度と比較し、該発光輝度が前記基準輝度未満の画素を、前記エレクトロルミネッセンス素子に起因した滅点欠陥画素と判定し、
    暗点検査モードにおいて、前記欠陥判定部は、前記異常表示欠陥画素として検出された画素のうち、前記滅点欠陥画素として検出されない画素を、前記素子駆動トランジスタに起因した暗点欠陥画素と判定することを特徴とするエレクトロルミネッセンス表示装置の欠陥検査装置。
JP2006239626A 2006-09-04 2006-09-04 エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法 Expired - Fee Related JP4836718B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006239626A JP4836718B2 (ja) 2006-09-04 2006-09-04 エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
CN2007101483451A CN101183079B (zh) 2006-09-04 2007-08-31 电致发光显示装置的缺陷检查方法及装置、以及制造方法
KR1020070088907A KR101268237B1 (ko) 2006-09-04 2007-09-03 일렉트로루미네센스 표시 장치의 결함 검사 방법 및 결함검사 장치 및 이들을 이용한 일렉트로루미네센스 표시장치의 제조 방법
TW096132835A TWI365982B (en) 2006-09-04 2007-09-04 Method and device for inspecting defects of electroluminescence display device and method of manufacturing electroluminescence display device using the same
US11/849,825 US8493296B2 (en) 2006-09-04 2007-09-04 Method of inspecting defect for electroluminescence display apparatus, defect inspection apparatus, and method of manufacturing electroluminescence display apparatus using defect inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006239626A JP4836718B2 (ja) 2006-09-04 2006-09-04 エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008064806A JP2008064806A (ja) 2008-03-21
JP4836718B2 true JP4836718B2 (ja) 2011-12-14

Family

ID=39150762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006239626A Expired - Fee Related JP4836718B2 (ja) 2006-09-04 2006-09-04 エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法

Country Status (5)

Country Link
US (1) US8493296B2 (ja)
JP (1) JP4836718B2 (ja)
KR (1) KR101268237B1 (ja)
CN (1) CN101183079B (ja)
TW (1) TWI365982B (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
KR20070101275A (ko) 2004-12-15 2007-10-16 이그니스 이노베이션 인크. 발광 소자를 프로그래밍하고, 교정하고, 구동시키기 위한방법 및 시스템
EP1904995A4 (en) 2005-06-08 2011-01-05 Ignis Innovation Inc METHOD AND SYSTEM FOR CONTROLLING A LIGHT EMITTING DEVICE DISPLAY
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4836718B2 (ja) 2006-09-04 2011-12-14 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
JP2008066003A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥修正方法及びエレクトロルミネッセンス表示装置の製造方法
JP2010078807A (ja) * 2008-09-25 2010-04-08 Canon Inc アクティブマトリックス型表示装置、その製造方法、およびその駆動方法
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
JP5626341B2 (ja) * 2010-05-07 2014-11-19 コニカミノルタ株式会社 発光デバイス検査装置、および発光デバイス検査方法
CN102456592A (zh) * 2010-10-15 2012-05-16 北京京东方光电科技有限公司 测试阵列基板上薄膜晶体管特性的方法和装置
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
JP2014517940A (ja) 2011-05-27 2014-07-24 イグニス・イノベイション・インコーポレーテッド Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法
US9276231B2 (en) 2011-06-16 2016-03-01 Joled Inc. Method for fabricating organic electroluminescence device and organic electroluminescence device
KR101829398B1 (ko) * 2011-06-30 2018-02-20 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5842212B2 (ja) * 2011-09-12 2016-01-13 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネルの検査方法及び検査システム
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
KR102007636B1 (ko) * 2012-12-24 2019-10-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
KR102016153B1 (ko) * 2013-05-10 2019-08-30 삼성디스플레이 주식회사 표시 장치, 표시 장치의 구동 제어 장치 및 그 제어 방법
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
WO2015059844A1 (ja) * 2013-10-21 2015-04-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置の製造方法
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
JP6167374B2 (ja) * 2014-06-13 2017-07-26 株式会社Ｊｏｌｅｄ 表示パネルの検査方法及び表示パネルの製造方法
KR102087684B1 (ko) * 2014-09-17 2020-03-11 삼성전자주식회사 Led 디스플레이 장치, 그의 에러 검침 방법
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
KR102417475B1 (ko) * 2017-07-21 2022-07-05 주식회사 엘엑스세미콘 표시장치, 센싱회로 및 소스드라이버집적회로
CN107290348A (zh) * 2017-08-07 2017-10-24 伟创力电子技术(苏州)有限公司 一种自动分选的晶硅组件缺陷的el测试设备
KR102416705B1 (ko) * 2017-10-24 2022-07-05 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동 방법
TWI635474B (zh) * 2018-02-09 2018-09-11 友達光電股份有限公司 顯示裝置及其畫素偵測方法
JP7298993B2 (ja) * 2018-04-09 2023-06-27 浜松ホトニクス株式会社 試料観察装置及び試料観察方法
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
CN111524197B (zh) * 2020-04-01 2023-05-12 武汉精立电子技术有限公司 一种Microled或Miniled的异常像素实时检测修复方法及装置
CN112365829A (zh) * 2020-11-11 2021-02-12 深圳市华星光电半导体显示技术有限公司 暗点检测方法及其装置及电子设备
CN113965163A (zh) * 2021-02-03 2022-01-21 苏州威华智能装备有限公司 一种电池片缺陷检测方法
CN113707569B (zh) * 2021-08-25 2024-02-09 厦门天马显示科技有限公司 显示面板的检测方法、显示面板
KR20230041906A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 표시 장치의 검사 방법 및 장치
US11810502B2 (en) * 2021-09-28 2023-11-07 Lg Display Co., Ltd. Electroluminescent display apparatus
KR20230089382A (ko) * 2021-12-13 2023-06-20 엘지디스플레이 주식회사 전계 발광 표시장치와 그의 표시 결함 검출방법
CN116631312B (zh) * 2023-06-26 2024-05-07 东莞市一众显示科技有限公司 显示屏检测方法及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231280A (ja) * 1998-02-13 1999-08-27 Hitachi Ltd 液晶表示装置
JP4755748B2 (ja) * 1999-09-24 2011-08-24 東芝モバイルディスプレイ株式会社 平面表示装置
TW513804B (en) * 2000-05-01 2002-12-11 Koninkl Philips Electronics Nv One-time UV-programmable non-volatile semiconductor memory and method of programming such a semiconductor memory
TW461002B (en) * 2000-06-05 2001-10-21 Ind Tech Res Inst Testing apparatus and testing method for organic light emitting diode array
US6909111B2 (en) * 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
US7224333B2 (en) * 2002-01-18 2007-05-29 Semiconductor Energy Laboratory Co. Ltd. Display device and driving method thereof
JP4270891B2 (ja) * 2003-01-21 2009-06-03 三洋電機株式会社 Ｅｌ表示装置のレーザーリペア方法
JP3527726B2 (ja) 2002-05-21 2004-05-17 ウインテスト株式会社 アクティブマトリクス基板の検査方法及び検査装置
JP2004101767A (ja) * 2002-09-06 2004-04-02 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
TW577136B (en) * 2002-10-25 2004-02-21 Ritdisplay Corp Detecting repairing system and method
EP2437246A1 (en) * 2002-10-31 2012-04-04 Semiconductor Energy Laboratory Co., Ltd. Display device and controlling method thereof
JP5103560B2 (ja) * 2002-11-06 2012-12-19 奇美電子股▲分▼有限公司 Ｌｅｄマトリクス表示器の検査方法及び装置
JP4574130B2 (ja) * 2003-06-18 2010-11-04 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP3628014B1 (ja) 2003-09-19 2005-03-09 ウインテスト株式会社 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置
JP2005149768A (ja) * 2003-11-11 2005-06-09 Shimadzu Corp Ｔｆｔアレイ検査方法及びｔｆｔアレイ検査装置
JP2005149769A (ja) * 2003-11-11 2005-06-09 Shimadzu Corp Ｔｆｔアレイ検査方法及びｔｆｔアレイ検査装置
JP4301498B2 (ja) * 2003-11-13 2009-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｔｆｔを検査する検査装置
JP4826079B2 (ja) * 2004-09-24 2011-11-30 日本精機株式会社 有機ｅｌ素子の製造方法
JP2006107826A (ja) * 2004-10-01 2006-04-20 Shimadzu Corp パネル検査装置
JP2006221982A (ja) * 2005-02-10 2006-08-24 Toshiba Matsushita Display Technology Co Ltd アレイ基板の製造方法及び有機ｅｌ表示装置の製造方法
JP4836718B2 (ja) 2006-09-04 2011-12-14 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法

Also Published As

Publication number Publication date
KR20080021564A (ko) 2008-03-07
US20080055211A1 (en) 2008-03-06
CN101183079B (zh) 2013-09-25
US8493296B2 (en) 2013-07-23
JP2008064806A (ja) 2008-03-21
CN101183079A (zh) 2008-05-21
KR101268237B1 (ko) 2013-05-31
TW200842343A (en) 2008-11-01
TWI365982B (en) 2012-06-11

Similar Documents

Publication Publication Date Title
JP4836718B2 (ja) エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法
JP2008066003A (ja) エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥修正方法及びエレクトロルミネッセンス表示装置の製造方法
KR101943069B1 (ko) 배선 및 역다중화부의 불량 검출 방법, 불량 검출 장치 및 불량 검출 장치를 포함하는 표시 패널
US10269275B2 (en) Display panel inspecting method and display panel fabricating method
JP6248310B2 (ja) 表示パネルの製造方法
KR101789602B1 (ko) 유기발광 표시장치 및 그의 구동 방법
KR102482034B1 (ko) 유기전계발광 표시장치 및 그의 리페어 방법
US9747841B2 (en) Electro-optical device and driving method thereof
WO2009087746A1 (ja) 表示装置、電子装置及び駆動方法
US8339335B2 (en) Electroluminescence display apparatus and method of correcting display variation for electroluminescence display apparatus
JP2009042486A (ja) エレクトロルミネッセンス表示装置
JP2016109911A (ja) 表示装置、表示方法、及びプログラム
KR102377465B1 (ko) 표시장치
JP5842212B2 (ja) 有機ｅｌ表示パネルの検査方法及び検査システム
JP2010217848A (ja) 画像表示装置
TWI401653B (zh) A compensation circuit and a display comprising the compensation circuit
JP2008242322A (ja) 発光表示装置
JP2012242675A (ja) 表示装置
JP2009300285A (ja) 温度検知方法及び有機ｅｌ表示装置
KR20190067047A (ko) 광학 보상 장치 및 그 방법
KR20170080345A (ko) 유기발광표시장치 및 그의 불량서브화소를 검출하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees