JP2016109911A - 表示装置、表示方法、及びプログラム - Google Patents

表示装置、表示方法、及びプログラム Download PDF

Info

Publication number
JP2016109911A
JP2016109911A JP2014247995A JP2014247995A JP2016109911A JP 2016109911 A JP2016109911 A JP 2016109911A JP 2014247995 A JP2014247995 A JP 2014247995A JP 2014247995 A JP2014247995 A JP 2014247995A JP 2016109911 A JP2016109911 A JP 2016109911A
Authority
JP
Japan
Prior art keywords
transistor
voltage
terminal
capacitor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014247995A
Other languages
English (en)
Inventor
武志 奥野
Takeshi Okuno
武志 奥野
栄二 神田
Eiji Kanda
栄二 神田
盛毅 高橋
Moriyoshi Takahashi
盛毅 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to JP2014247995A priority Critical patent/JP2016109911A/ja
Priority to KR1020150110716A priority patent/KR102445341B1/ko
Publication of JP2016109911A publication Critical patent/JP2016109911A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正する。【解決手段】マトリックス状に配置された画素回路を含む表示装置であって、画素回路は、発光素子と、発光素子に供給される電流量を第1の電圧に応じて制御する駆動回路と、第1のゲート電圧に応じて、発光素子と駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、発光素子からの光の輝度を検出する光センサと、第1の電圧に応じた第2の電圧を保持する容量と、第2のトランジスタと、を備え、第2のトランジスタは、光センサの検出結果と、容量に保持された第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わり、第1のトランジスタは、第2のトランジスタが導通状態に切り替わることで印加される第1のゲート電圧に基づき非導通状態に制御されることを特徴とする、表示装置。【選択図】図4

Description

本発明は、表示装置、表示方法、及びプログラムに関する。
近年においては、表示装置として、有機EL(Organic Electro-Luminescence)素子などの自発光素子を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置が提供されている。
特開2001−524090号公報 特開2006−506307号公報
一方で、有機EL素子のような自発光素子(以降では、単に「発光素子」と記載する場合がある)は、その発光輝度と発光時間とに比例して劣化する特性があることが知られている。表示装置に表示させる画像の内容は一様ではなく、そのため、発光素子(有機EL素子)の劣化にもばらつきがある。例えば、白色等の輝度の高い色を表示している発光素子は、黒色等の輝度の低い色を表示している発光素子に比べて、劣化が進行しやすい傾向にある。
発光素子の劣化が進行すると、当該発光素子の輝度は、劣化の進行が遅い他の発光素子に比べて相対的に低下する傾向にある。このような現象は、一般的に「イメージ・スティッキング(焼き付き)」として知られている。
このような発光素子の劣化に伴う画素間の輝度のばらつきを低減する技術の一例が、特許文献1に開示されている。即ち、特許文献1に開示された技術では、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子に供給される電流量を制御することで、当該発光素子の輝度劣化を補償している。しかしながら、特許文献1に係る技術では、発光素子に供給される電流量を制御するためのトランジスタを飽和領域で動作させることになるため、当該トランジスタの特性変動の影響を受け、動作が不安定となる場合がある。
また、他の一例として、特許文献2には、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子の発光時間(デューティー比)を制御することで、当該発光素子の輝度劣化を補償する技術が開示されている。しかしながら、特許文献2に係る技術は、発光時のデューティー比を制御することで発光素子の発光量を制御する駆動方式のため、動画像を表示する場合において、本来表示されていない輪郭が観測される、所謂疑似輪郭が発生する場合がある。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムを提供することにある。
上記課題を解決するために、本発明のある観点によれば、マトリックス状に配置された画素回路を含む表示装置であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子に供給される電流量を、印可された第1の電圧に応じて制御する駆動回路と、制御端子に印加された第1のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、前記発光素子から出射される光の輝度を検出する光センサと、前記第1の電圧に応じて印可された第2の電圧を保持する容量と、前記第1のトランジスタへの前記第1のゲート電圧の印加を制御する第2のトランジスタと、を備え、前記第2のトランジスタは、前記光センサの検出結果と、前記容量に保持された前記第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わり、前記第1のトランジスタは、前記第2のトランジスタが導通状態に切り替わることで印加される前記第1のゲート電圧に基づき非導通状態に制御されることを特徴とする、表示装置が提供される。
前記容量に保持された前記第2の電圧の放電期間は、前記光センサの検出結果に応じて制御され、前記放電期間に基づき、前記発光素子の発光期間の長さが制御されてもよい。
前記第1のトランジスタは、第1の制御端子と、第1の端子及び第2の端子とを備え、前記第2のトランジスタは、第2の制御端子と、第3の端子及び第4の端子とを備え、前記第2のトランジスタの前記第3の端子は、前記第1のトランジスタの前記第1の制御端子に接続され、前記光センサの一方の端子と、前記容量の一方の端子との双方は、前記第2のトランジスタの前記第2の制御端子側に接続されてもよい。
前記発光素子から出射される光の輝度を検出する第1の光センサに対して直列に接続され、かつ、前記容量に対して並列に接続され、前記発光素子からの直接光が遮蔽された第2の光センサを備え、前記容量に保持された前記第2の電圧の放電期間は、前記第1の光センサ及び前記第2の光センサの検出結果に応じて制御されてもよい。
前記第2のトランジスタにおける、前記第2の制御端子と前記第3の端子との間の導通状態と非導通状態とを切り替える第1のスイッチング素子を備え、前記発光素子の発光期間の事前に設けられた準備期間において、前記第2のトランジスタ及び前記第1のスイッチング素子が導通状態に制御されることで、前記第2の制御端子の電位が、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御され、前記容量に、前記閾値電圧が補償された前記第2の電圧が保持されてもよい。
前記第2のトランジスタの前記第2の制御端子の電位は、前記準備期間において、所定の電位に制御された後に、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御されてもよい。
前記第2の電圧を保持する第1の容量とは異なる第2の容量と、前記第1の容量の一方の端子に対する、前記第2の電圧の印加を制御する第2のスイッチング素子と、を備え、前記第2の容量は、前記第2のスイッチング素子と、前記第1の容量の当該一方の端子との間に介在し、前記第2のスイッチング素子が導通状態に制御されることで、前記第2の電圧が、前記第2の容量を介して、前記第1の容量の当該一方の端子に印可されてもよい。
前記第2のスイッチング素子は、前記第2のトランジスタの前記第2の制御端子の電位が、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御された後に、導通状態に制御されてもよい。
前記第2のトランジスタの前記第4の端子に対する、前記第2の電圧の印加を制御する第3のスイッチング素子を備え、導通状態に制御された、前記第2のトランジスタ、前記第1のスイッチング素子、及び前記第3のスイッチング素子を介して、第2のトランジスタの前記第2の制御端子に前記第2の電圧が印可されることで、当該第2の制御端子の電位が、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御されてもよい。
前記第3のスイッチング素子は、前記前記第1のスイッチング素子に同期して切り替えられてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、マトリックス状に配置された画素回路を含む表示装置に画像を表示させるための表示方法であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子に供給される電流量を、印可された第1の電圧に応じて制御する駆動回路と、制御端子に印加された第1のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、前記発光素子から出射される光の輝度を検出する光センサと、前記第1の電圧に応じて印可された第2の電圧を保持する容量と、前記第1のトランジスタへの前記第1のゲート電圧の印加を制御する第2のトランジスタと、を備え、前記第2のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わることと、前記第1のトランジスタが、前記第2のトランジスタが導通状態に切り替わることで印可される前記第1のゲート電圧に基づき非導通状態に制御されることと、を含むことを特徴とする、表示方法が提供される。
また、上記課題を解決するために、本発明の別の観点によれば、マトリックス状に配置された画素回路を含む表示装置に画像を表示させるためのプログラムであって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子に供給される電流量を、印可された第1の電圧に応じて制御する駆動回路と、制御端子に印加された第1のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、前記発光素子から出射される光の輝度を検出する光センサと、前記第1の電圧に応じて印可された第2の電圧を保持する容量と、前記第1のトランジスタへの前記第1のゲート電圧の印加を制御する第2のトランジスタと、を備え、前記第2のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わることと、前記第1のトランジスタが、前記第2のトランジスタが導通状態に切り替わることで印可される前記第1のゲート電圧に基づき非導通状態に制御されることと、を実行させることを特徴とする、プログラムが提供される。
以上説明したように本発明によれば、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムが提供される。
本発明の一実施形態に係る表示装置における輝度劣化補償の原理について説明するための説明図である。 本発明の一実施形態に係る表示装置における輝度劣化補償の原理について説明するための説明図である。 本発明の第1の実施形態に係る表示装置の構成の一例について説明するための説明図である。 同実施形態に係る画素回路の構成の一例について説明するための説明図である。 実施形態に係る画素回路110の駆動タイミングの一例について説明するための概略的なタイミングチャートである。 図5に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図5に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図5に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図5に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図5に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 発光輝度に応じた、補償用データ信号の制御の一例について説明するための説明図である。 発光輝度に応じた、補償用データ信号の制御の一例について説明するための説明図である。 発光輝度に応じた、補償用データ信号の制御の一例について説明するための説明図である。 本発明の第1の実施形態に係る画素回路の構成の一例について説明するための説明図である。 同実施形態に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。 図15に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図15に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図15に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図15に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。 図15に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
<1.補償の原理>
まず、本発明の実施形態に係る表示装置の特徴をよりわかりやすくするために、当該表示装置が、画素ごとに発光素子の劣化量に応じて、当該発光素子の発光量を補償(補正)する制御(即ち、輝度劣化補償)の原理について説明する。
例えば、図1及び図2は、本発明の実施形態に係る表示装置における輝度劣化補償の原理について説明するための説明図である。例えば、図1は、本発明の実施形態に係る表示装置の画素回路の回路構成を、特に輝度劣化補償のための回路に着目しモデル化して示している。また、図2は、図1で示した回路の概略的な駆動タイミングについて、特に、発光素子の発光時間に着目して示している。
図1に示す画素回路は、駆動回路117と、制御トランジスタEM−TFTと、有機EL素子OLEDと、光センサPsと、センサ容量Csとを含む。
有機EL素子OLEDは、所謂電流駆動素子であり、供給される駆動電流Icに比例して発光輝度が変化する。
駆動回路117は、データ信号Data(輝度に応じた電圧信号)の供給を受けて、当該データ信号Dataに応じた輝度で有機EL素子OLEDを発光させるための駆動電流Icを出力するための構成である。
駆動回路117は、例えば、2つのトランジスタと1つの保持容量とを含む所謂2T1C回路や、6つのトランジスタと1つの保持容量とを含む所謂6T1C回路等により構成され得る。このような構成の場合には、駆動回路117は、例えば、所謂駆動トランジスタを含み、当該駆動トランジスタのゲート端子にデータ信号Dataを供給することで、当該データ信号Dataに応じて変化するソース−ドレイン間電流を、駆動電流Icとして出力する。
もちろん、上記に示す駆動回路117の構成はあくまで一例であり、供給されたデータ信号Dataに応じて、出力される駆動電流Icを制御可能であれば(即ち、データ信号Dataをアナログ電流Icに変換可能であれば)、当該駆動回路117の構成は特に限定されない。
制御トランジスタEM−TFTは、例えば、Pチャネル型のMOSFET(metal−oxide−semiconductor field−effect transistor)により構成され得る。
制御トランジスタEM−TFTのソース端子側には駆動回路117が接続されており、ドレイン端子側には、有機EL素子OLEDのアノード側が接続されている。また、有機EL素子のカソード側には、電源電圧ELVSSが接続されている。即ち、制御トランジスタEM−TFTがオン状態の場合(即ち、ソース−ドレイン間が導通状態の場合)には、駆動回路117からの駆動電流Icが、制御トランジスタEM−TFTを介して有機EL素子OLEDに供給され、当該駆動電流Icに応じて有機EL素子OLEDが発光することとなる。
光センサPsは、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサPsの材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。光センサPsは、一方の端子が、制御トランジスタEM−TFTのゲート端子に接続され、他方の端子が、所定の電位の電極に接続されている。光センサPsは、有機EL素子OLEDからの光の一部が照射されるように設けられている。
また、センサ容量Csの一方の端子は、制御トランジスタEM−TFTのゲート端子に接続され、他方の端子は、光センサPsと同様に所定の電位の電極に接続されている。センサ容量Csは、制御トランジスタEM−TFTのゲート端子に印加された電圧を保持する。
光センサPsにより有機EL素子OLEDから出射された光が検出されると、当該光センサPsに、検出された光の輝度(即ち、有機EL素子OLEDの輝度)に応じた電流が流れる。なお、光センサPsの検出結果に応じて当該光センサPsに流れる電流を、「センシング電流Is」と記載する場合がある。
センサ容量Csに保持された電圧は、光センサPsの検出結果に応じたセンシング電流Isによって放電され、当該放電に伴い、制御トランジスタEM−TFTのゲート端子の電位が上昇する。即ち、制御トランジスタEM−TFTのゲート端子の電位Vgは、光センサPsの検出結果に応じたセンシング電流Isと、センサ容量Csの時定数とに依存して上昇する。そして、制御トランジスタEM−TFTのゲート端子の電位Vgが、制御トランジスタEM−TFTの閾値電圧Vthに達すると、当該制御トランジスタEM−TFTはオフ状態(即ち、ソース−ドレイン間が非導通状態)となる。
なお、以降の説明では、所謂トランジスタやスイッチング素子の導通状態を「オン状態」と称し、非導通状態を「オフ状態」と称する場合がある。
ここで、図2を参照して、有機EL素子OLEDの輝度劣化量に応じた、当該有機EL素子OLEDの発光量の補償(補正)に係る仕組みについて説明する。図2において、参照符号Tは、1フレーム期間中に設けられた有機EL素子OLEDを発光させるための発光期間を示している。また、参照符号Tは、劣化前の有機EL素子OLEDの発光期間を示している。なお、有機EL素子OLEDの劣化前の状態を、以降では「初期状態」と記載する場合がある。
初期状態に比べて有機EL素子OLEDの劣化が進行すると、当該劣化に伴い有機EL素子OLEDの輝度は低下するため、光センサPsによる検出結果に伴うセンシング電流Isは、有機EL素子OLEDの劣化に伴い減少する。これにより、センサ容量Csに保持された電圧の放電時間が長くなり、制御トランジスタEM−TFTのゲート端子の電位Vgが閾値電圧Vthに達するまでの時間が延長されるため、結果として、有機EL素子OLEDの発光期間が延長される。図2において、参照符号Tで示された補償発光期間は、有機EL素子OLEDの劣化に伴い延長される発光期間を示している。
ここで、有機EL素子OLEDの発光量は、当該有機EL素子OLEDに流れる電流(即ち、駆動電流Ic)と発光期間の長さとに比例する。そのため、本発明の実施形態に係る表示装置では、上記に説明した、有機EL素子OLEDの劣化に伴い発光期間を延長させる仕組みを利用することで、当該有機EL素子OLEDの輝度劣化の補償を可能とする。
なお、上記に説明した、有機EL素子OLEDの劣化に伴い発光期間を延長させるための画素回路の詳細な構成の一例については、別途後述する。
以上、図1及び図2を参照して、本発明の実施形態に係る表示装置が、画素ごとに発光素子の劣化量に応じて、当該発光素子の発光量を補償(補正)する制御の原理について説明した。
<2.第1の実施形態>
[2.1.表示装置の構成]
次に、本発明の第1の実施形態に係る表示装置について説明する。まず、図3を参照して、本実施形態に係る表示装置10の機能構成の一例について説明する。図3は、本実施形態に係る表示装置10の構成の一例について説明するための説明図である。なお、図3において、図面の横方向を行方向(X方向)、縦方向を列方向(Y方向)と称する場合がある。図3に示すように、本実施形態に係る表示装置10は、表示部100と、スキャンドライバ120と、データドライバ130とを有する。
表示部100は、複数の画素回路110を有し、データ信号に対応する画像を、当該複数の画素回路110により形成される表示画素に表示させる。表示部100には、複数行の走査線112及び113と、初期化信号線116とのそれぞれが、行方向(X方向)に向けて延伸するように設けられている。また、表示部100には、複数列のデータ線114及び補償用信号線115のそれぞれが、列方向(Y方向)に向けて延伸するように設けられている。なお、本説明では、図3に示すように、表示部100には、n(nは2以上の整数)行の走査線112、走査線113、及び初期化信号線116と、m(mは2以上の整数)列のデータ線114及び補償用信号線115とが設けられているものとして説明する。
複数の画素回路110のそれぞれは、行方向(X方向)に延伸する複数の走査線112及び113と、列方向(Y方向)に延伸する複数のデータ線114との交差箇所それぞれに対応して配置されている。なお、画素回路110の詳細な構成については別途後述する。
また、表示部100には、高電位電源VDDと、低電位電源VGLと、電源電圧ELVDD及びELVSSとが接続され、図視しない上位の制御回路による制御に基づき、各電源から当該電源に対応する電圧が印加される。
スキャンドライバ120には、Y方向に複数配された走査線112及び113と、初期化信号線116とが接続されている。
スキャンドライバ120は、行ごとに配された走査線112及び113を介して、当該行に対応する各画素回路110にScan信号を供給する。このとき、スキャンドライバ120には、走査線113に対して、走査線112にScan信号を供給するタイミングよりも1水平走査期間だけ早いタイミングで、Scan信号を供給する。即ち、i番目(1≦i≦n)の水平走査期間に供給されるScan信号をScan(i)信号とすると、スキャンドライバ120は、各画素回路110に対して、走査線112を介してScan(i)信号を供給し、走査線113を介してScan(i−1)信号を供給する。
また、スキャンドライバ120は、走査線112及び113を介してScan信号を画素回路110に供給するタイミングに応じて、当該画素回路110に対して初期化信号Initを供給する。なお、以降の説明では、i番目の水平走査期間に対応して供給される初期化信号Initを、「初期化信号Init(i)」と記載する場合がある。
データドライバ130には、X方向に複数配されたデータ線114及び補償用信号線115が接続されている。
データドライバ130は、列ごとに配されたデータ線114を介して、当該列に対応する各画素回路110に発光輝度(換言すると、階調)に応じたデータ信号Data(電圧信号)を供給する。なお、以降の説明では、j列目の画素回路110に対して供給されるデータ信号Dataを、「データ信号Data(j)」と記載する場合がある。
また、データドライバ130は、列ごとに配された補償用信号線115を介して、当該列に対応する各画素回路110に、発光輝度(階調)に応じた補償用データ信号Comp.Data(電圧信号)を供給する。なお、以降の説明では、j列目の画素回路110に対して供給される補償用データ信号Comp.Dataを、「補償用データ信号Comp.Data(j)」と記載する場合がある。
以上、図3を参照して、本実施形態に係る表示装置10の機能構成の一例について説明した。なお、上記に説明した表示装置10の機能構成はあくまで一例であり、画素回路110に対して、各信号を供給することが可能であれば、スキャンドライバ120やデータドライバ130の構成は特に限定されない。
[2.2.画素回路の構成]
次に、図4を参照して、本実施形態に係る画素回路110の構成の一例について説明する。図4は、本実施形態に係る画素回路110の構成の一例について説明するための説明図である。図4では、図3に示す表示部100を構成する複数の画素回路110のうち、n行目に配置される画素回路110の一例を示している。なお、表示部100を構成する他の画素回路110については、図4に示す画素回路110の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。
図4に示すように、画素回路110は、有機EL素子OLEDと、駆動回路117と、制御トランジスタM1及びM3と、スイッチングトランジスタM2、M4、M14、及びM31と、光センサPs1及びPs2と、センサ容量Csと、容量C1及びC2とを含む。
制御トランジスタM1及びM3は、例えば、Pチャネル型のMOSFET(metal−oxide−semiconductor field−effect transistor)により構成され得る。
また、駆動回路117は、図1を参照して前述した駆動回路117に相当する。
図4に示すように、制御トランジスタM1のソース端子側には駆動回路117が接続されており、ドレイン端子側には、有機EL素子OLEDのアノード側が接続されている。また、有機EL素子のカソード側には、電源電圧ELVSSが接続されている。
駆動回路117は、スイッチングトランジスタM31を介して、データ線114に接続されている。スイッチングトランジスタM31は、走査線112を介して伝達されるScan(n)信号に応じて、オンまたはオフする。即ち、Scan(n)信号に基づきスイッチングトランジスタM31がオン状態(即ち、導通状態)となることで、データ線114を介して伝達されたデータ信号Dataが、駆動回路117に供給される。また、駆動回路117には、図視しない電源電圧ELVDDから電源電圧が供給される。
このような構成により、駆動回路117は、データ線114及びスイッチングトランジスタM31を介して供給されたデータ信号Dataに応じた駆動電流Icを、後段に位置する制御トランジスタM1のソース端子に供給する。
制御トランジスタM3のソース端子側には、高電位電源VDDが接続され、ドレイン端子側には、制御トランジスタM1のゲート端子側が接続される。即ち、制御トランジスタM3がオンまたはオフすることで、制御トランジスタM1がオンまたはオフに制御される。なお、制御トランジスタM1のゲート端子が接続されるノードを、以降では、「ノードNb」と記載する場合がある。また、制御トランジスタM1及びM3のそれぞれが、オン状態またはオフ状態に切り替わるタイミングの詳細については、画素回路110の駆動タイミングとあわせて別途後述する。
容量C1は、一方の端子が制御トランジスタM1のゲート端子側に位置するノードNbに接続され、他方の端子が高電位電源VDDに接続される。また、当該ノードNbと、低電位電源VGLとの間には、スイッチングトランジスタM2が介在する。スイッチングトランジスタM2は、初期化信号線116を介して供給される初期化信号Initに応じて、オンまたはオフする。
また、制御トランジスタM3のゲート端子が接続されるノードを、「ノードNa」とした場合に、補償用信号線115と当該ノードNaとは、スイッチングトランジスタM15及び容量C2を介して接続される。スイッチングトランジスタM15は、走査線112を介して伝達されるScan(n)信号に応じて、オンまたはオフする。即ち、Scan(n)信号に基づきスイッチングトランジスタM15がオン状態(導通状態)となることで、補償用信号線115を介して伝達された補償用データ信号Comp.Dataが、ノードNaに供給される。
制御トランジスタM3のドレイン端子(換言すると、ノードNb)と、ゲート端子(換言すると、ノードNa)との間には、スイッチングトランジスタM4が介在する。スイッチングトランジスタM4は、制御トランジスタM3のゲート端子とドレイン端子との間をバイパスすることで、制御トランジスタM3をダイオード接続状態とし、当該制御トランジスタM3の閾値電圧のばらつきを補償するための構成である。スイッチングトランジスタM4は、走査線113を介して伝達されるScan(n−1)信号に応じて、オンまたはオフする。
光センサPs1及びPs2は、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサPs1及びPs2の材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。
光センサPs1は、有機EL素子OLEDからの光の一部が照射されるように設けられている。光センサPs1は、一方の端子が制御トランジスタM3のゲート端子側に位置するノードNaに接続され、他方の端子が低電位電源VGLに接続される。
光センサPs2は、有機EL素子OLEDからの直接光が遮蔽されるように設けられており、画素回路110の構造などの要因により、周囲から侵入してくる反射光や、他の画素回路110からの光等のノイズ成分を検出する。光センサPs2は、一方の端子が制御トランジスタM3のゲート端子側に位置するノードNaに接続され、他方の端子が高電位電源VDDに接続される。このとき、光センサPs1及びPs2は、直列に接続される。このような構成により、光センサPs1の検出結果に基づき、当該光センサPs1を流れるセンシング電流Isから、光センサPs2の検出結果に基づき、ノイズ成分が除去(キャンセル)される。
センサ容量Csは、一方の端子が制御トランジスタM3のゲート端子側に位置するノードNaに接続され、他方の端子が低電位電源VGLに接続される。センサ容量Csは、ノードNaに対して供給された補償用データ信号Comp.Dataを保持するための構成である。センサ容量Csに保持された補償用データ信号Comp.Dataは、光センサPs1及びPs2の検出結果に応じて放電され、当該放電に伴い、制御トランジスタM3のゲート電圧Vgが制御される。なお、詳細については、別途後述する。
以上、図4を参照して、本実施形態に係る画素回路110の構成の一例について説明した。
[2.3.駆動タイミング]
次に、図5〜図10を参照して、図4に示した、本実施形態に係る画素回路110を構成する各素子の駆動タイミングの一例について説明する。図5は、本実施形態に係る画素回路110の駆動タイミングの一例について説明するための概略的なタイミングチャートである。また、図6〜図10は、図5に示した各タイミングにおける、画素回路110を構成する各素子の接続関係について説明するための説明図である。
図5に示すように、本実施形態に係る表示装置10は、参照符号Frameで示された1フレーム期間を期間T11〜T16に分けて、画素回路110を駆動する。なお、期間T11〜T16のうち、期間T13〜T15が、有機EL素子OLEDが発光する発光期間に相当し、期間T11、T12、及びT16が、有機EL素子OLEDが消灯する非発光期間に相当する。また、図5に示す例では、期間T11〜T16における、初期化信号Init、Scan(n−1)信号、及びScan(n)信号の変化と、ノードNa及びNbの電位の変化とを示している。なお、期間T11及びT12で示された期間が、1水平走査期間1Hに相当する。また、期間T11及びT12で示された期間と同様の時間幅を有する、期間T13及びT14で示された期間についても、1水平走査期間1Hに相当することとなる。
まず、期間T11に着目する。図6は、期間T11における、画素回路110を構成する各素子の接続関係を示している。期間T11では、初期化信号Initに応じてスイッチングトランジスタM2がオン状態に切り替わり、Scan(n−1)信号に応じてスイッチングトランジスタM4がオン状態に切り替わる。なお、このとき、スイッチングトランジスタM15及びM31はオフ状態である。また、制御トランジスタM1及びM3についてもオフ状態となる。
図6に示すように、スイッチングトランジスタM2及びM4がオン状態に切り替わることで、制御トランジスタM3のゲート端子に、電圧VGLが書き込まれる。これにより、制御トランジスタM3のゲート端子(換言すると、ノードNaの電位)が、電圧VGLにより初期化される。
次に、期間T12に着目する。図7は、期間T12における、画素回路110を構成する各素子の接続関係を示している。期間T12では、初期化信号Initに応じてスイッチングトランジスタM2がオフ状態に切り替わる。また、期間T11において、制御トランジスタM3のゲート端子が電圧VGLにより初期化されることで、期間T12では、当該制御トランジスタM3がオン状態に切り替わる。そのため、制御トランジスタM3とスイッチングトランジスタM4との双方がオン状態となり、制御トランジスタM3は、ドレイン端子(ノードNb)とゲート端子(ノードNa)とがバイパスされた、所謂ダイオード接続状態となる。
ここで、制御トランジスタM3の閾値電圧をVthとすると、制御トランジスタM3がダイオード接続状態となることで、制御トランジスタM3のゲート端子(ノードNa)の電位は、当該閾値電圧Vthに応じた電位VDD−Vthに制御される。このような制御により、複数の画素回路110間における、制御トランジスタM3の閾値電圧Vthのばらつきが補償される。
次に、期間T13及び期間T14に着目する。図8は、期間T13及び期間T14における、画素回路110を構成する各素子の接続関係を示している。期間T13及び期間T14では、Scan(n)信号に応じて、スイッチングトランジスタM31がオン状態に切り替わる。これにより、データ線114を介して伝達されたデータ信号Dataが、駆動回路117に供給される。
また、期間T13及び期間T14では、Scan(n)信号に応じて、スイッチングトランジスタM15がオン状態に切り替わり、Scan(n−1)信号に応じて、スイッチングトランジスタM4がオフ状態に切り替わる。これにより、補償用信号線115を介して伝達された補償用データ信号Comp.Dataが、スイッチングトランジスタM15及び容量C2を介して、制御トランジスタM3のゲート端子(ノードNb)に書き込まれる。なお、このとき、制御トランジスタM3のゲート電圧Vgは、当該制御トランジスタM3の閾値電圧(VDD−Vth)より高くなるため、制御トランジスタM3はオフ状態に切り替わる。
また、スイッチングトランジスタM2は、初期化信号Initに応じて、期間T13においてオン状態に切り替わり、次いで、期間T14においてオフ状態に切り替わる。これにより、制御トランジスタM1のゲート端子(ノードNb)に、電圧VGLが書き込まれ、当該制御トランジスタM1がオン状態に切り替わる。
以上のような制御に基づき、駆動回路117から、データ信号Dataに応じた駆動電流Icが、制御トランジスタM1を介して有機EL素子OLEDに供給され、当該有機EL素子OLEDが駆動電流Icに応じた輝度で発光する。
次に、期間T15に着目する。図9は、期間T15における、画素回路110を構成する各素子の接続関係を示している。期間T15では、Scan(n)信号に応じて、スイッチングトランジスタM15及びM31がオフ状態に切り替わる。
スイッチングトランジスタM15がオフ状態に切り替わると、制御トランジスタM3のゲート端子(ノードNa)がフローティングの状態となり、センサ容量Csに補償用データ信号Comp.Dataが保持される。また、有機EL素子OLEDの発光に伴い、当該有機EL素子OLEDの輝度に応じて、光センサPs1及びPs2にセンシング電流Isが流れる。このとき、センシング電流Isにより、センサ容量Csに保持された補償用データ信号Comp.Dataが放電され、当該放電に伴い、制御トランジスタM3のゲート電圧Vgが低下する。
次に、期間T16に着目する。図10は、期間T16における、画素回路110を構成する各素子の接続関係を示している。図10に示す状態では、光センサPs1及びPs2の検出結果に基づくセンシング電流Isにより、制御トランジスタM3のゲート電圧Vgが、当該制御トランジスタM3の閾値電圧VDD−Vthに達し、制御トランジスタM3がオン状態に切り替わる。これにより、制御トランジスタM1のゲート端子(ノードNb)に、電圧VDDが書き込まれ、当該制御トランジスタM1がオフ状態に切り替わる。これにより、駆動回路117から有機EL素子OLEDに供給される駆動電流Icが遮断され、当該有機EL素子OLEDは消灯する。
なお、上述した一連の動作は、表示装置10の各構成を動作させる装置のCPUを機能させるためのプログラムによって構成することができる。このプログラムは、その装置にインストールされたOS(Operating System)を介して実行されるように構成してもよい。また、このプログラムは、上述した処理を実行する構成が含まれる装置が読み出し可能であれば、記憶される位置は限定されない。例えば、装置の外部から接続される記録媒体にプログラムが格納されていてもよい。この場合には、プログラムが格納された記録媒体を装置に接続することによって、その装置のCPUに当該プログラムを実行させるように構成するとよい。
以上、図5〜図10を参照して、図4に示した、本実施形態に係る画素回路110を構成する各素子の駆動タイミングの一例について説明した。なお、上記に説明した例では、制御トランジスタM1及びM3として、Pチャネル型のトランジスタを適用する場合を例に説明したが、当該制御トランジスタM1及びM3は、必ずしもPチャネル型のトランジスタには限定されない。具体的な一例として、制御トランジスタM1及びM3をNチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。
[2.4.補償用データ信号の制御]
次に、本実施形態に係る表示装置10における、補償用データ信号Comp.Dataの制御の一例について説明する。
図5及び図8を参照して前述したように、1フレーム期間中の期間T13及びT14(図5参照)における、制御トランジスタM3のゲート電圧Vgは、補償用データ信号Comp.Dataに基づき決定される。また、期間T13及びT14(図5参照)におけるゲート電圧Vgは、光センサPs1及びPs2による有機EL素子OLEDの輝度の検出結果に伴うセンシング電流Isによる、期間T15におけるゲート電圧Vgの変化の初期値に相当する。即ち、当該ゲート電圧Vgの初期値に応じて、有機EL素子OLEDの発光期間(特に、期間T15)が変化することとなる。
また、階調に応じたデータ信号Dataにより、有機EL素子OLEDの発光輝度も変化し、当該発光輝度の変化に伴い、光センサPs1を流れるセンシング電流Isも変化する。
具体的な一例として、白色(255階調)を表示させる場合には、有機EL素子OLEDの発光輝度はより高くなり、光センサPs1を流れるセンシング電流Isが大きくなるため、有機EL素子OLEDの発光期間はより短くなる傾向にある。
これに対して、灰色などの中間階調(例えば、128階調)を表示させる場合には、白色(255階調)を表示させる場合に比べて、有機EL素子OLEDの発光輝度はより低くなり、光センサPs1を流れるセンシング電流Isもより小さくなる。そのため、灰色などの中間階調(例えば、128階調)を表示させる場合には、有機EL素子OLEDの発光期間は、白色(255階調)を表示させる場合に比べて、より長くなる(例えば、2倍の長さとなる)傾向にある。
一方で、上記に示すように、表示させる階調に依存して有機EL素子OLEDの発光期間が変化すると、光センサPs1の検出対象が、階調表示のために発光された光と、輝度劣化補償のために発光された光とを判別することが困難となり、補償精度に影響する場合がある。
このような状況を鑑みて、本実施形態に係る表示装置10では、発光輝度(階調)に応じて補償用データ信号Comp.Dataを制御している。そこで、図11〜図13を参照して、発光輝度(階調)に応じた、補償用データ信号Comp.Dataの制御の一例について説明する。図11〜図13は、発光輝度(階調)に応じた、補償用データ信号Comp.Dataの制御の一例について説明するための説明図である。
例えば、図11は、発光輝度(階調)に応じた、補償用データ信号Comp.Dataの制御について説明するために、モデル化された画素回路の回路構成の一例を示している。図11に示す例は、図1を参照して説明した画素回路に対して、制御トランジスタEM−TFTのゲート端子に、補償用データ信号Comp.Dataを供給するための構成を追加している。
即ち、図11に示す例では、制御トランジスタEM−TFTのゲート端子に供給された補償用データ信号Comp.Dataが、センサ容量Csに保持される。また、センサ容量Csに保持された補償用データ信号Comp.Dataは、光センサPsの検出結果に応じたセンシング電流Isによって放電され、当該放電に伴い、制御トランジスタEM−TFTのゲート端子の電位が上昇する。そして、制御トランジスタEM−TFTのゲート端子の電位Vgが、制御トランジスタEM−TFTの閾値電圧Vthに達すると、当該制御トランジスタEM−TFTはオフ状態となる。
ここで、図12を参照する。図12は、発光輝度(階調)に依存せずに、補償用データ信号Comp.Dataの電圧値を固定値とした場合における、発光輝度(階調)ごとの、制御トランジスタEM−TFTのゲート電圧Vgの時系列に沿った変化の一例を示している。図12に示すグラフにおいて、横軸は、時間tを示しており、縦軸は、制御トランジスタEM−TFTのゲート電圧Vgを示している。なお、図12に示す例では、白色(255諧調)を表示させる場合と、灰色などの中間階調(128階調)を表示させる場合との双方について、時系列に沿ったゲート電圧Vgの変化の一例を示している。また、図12に示す例では、有機EL素子OLEDが劣化していない状態(初期状態)であるものとする。
図12に示すように、発光輝度(階調)に依存せずに、補償用データ信号Comp.Dataの電圧値が一定のため、白色(255諧調)及び中間階調(128諧調)の双方において、ゲート電圧Vgの初期値は一定となる。なお、図12に示すゲート電圧Vgの電圧値Vginitは、図12に示す例における、ゲート電圧Vgの初期値を示している。
前述したように、制御トランジスタEM−TFTのゲート電圧Vgは、光センサPsの検出結果に基づき、当該光センサPsを流れるセンシング電流Isに応じて、初期値Vginitから時系列に沿って上昇する。そして、ゲート電圧Vgが、制御トランジスタEM−TFTの閾値電圧Vthに達すると、当該制御トランジスタEM−TFTはオフ状態に切り替わり、有機EL素子OLEDは消灯する。
このとき、図12に示すように、ゲート電圧Vgが、閾値電圧Vthに達するまでの期間は、光センサPsにより検出された有機EL素子OLEDの発光輝度に応じて変化する。例えば、図12に示す例では、中間階調(128諧調)を表示させる場合には、白色(255諧調)を表示させる場合に比べて、ゲート電圧Vgが閾値電圧Vthに達するまでにより長い期間(例えば、2倍の期間)を要する。
これに対して、図13は、発光輝度(階調)に応じて補償用データ信号Comp.Dataの電圧値を制御した場合における、発光輝度(階調)ごとの、制御トランジスタEM−TFTのゲート電圧Vgの時系列に沿った変化の一例を示している。なお、図12に示すグラフにおける横軸及び縦軸は、図12に示すグラフと同様である。また、図13に示す例では、図12に示す例と同様に、白色(255諧調)を表示させる場合と、灰色などの中間階調(128階調)を表示させる場合との双方について、時系列に沿ったゲート電圧Vgの変化の一例を示している。また、図13に示す例では、有機EL素子OLEDが劣化していない状態(初期状態)であるものとする。
図13において、参照符号Vg128は、中間階調(128階調)を表示させる場合における補償用データ信号Comp.Dataの電圧値に応じた、制御トランジスタEM−TFTのゲート電圧Vgの初期値の一例を示している。また、参照符号Vg255は、白色(255階調)を表示させる場合における補償用データ信号Comp.Dataの電圧値に応じた、制御トランジスタEM−TFTのゲート電圧Vgの初期値の一例を示している。
図13に示す例では、白色(255階調)及び中間階調(128階調)のそれぞれを表示させる場合において、制御トランジスタEM−TFTのゲート電圧Vgが、閾値電圧Vthに達するまでの期間(即ち、図13中の基準発光期間T5)が一定となるように、当該ゲート電圧Vgの初期値Vg255及びVg128が調整されている。
具体的な一例として、白色(255階調)を表示した場合における単位時間当たりのゲート電圧Vgの変化量が、中間階調(128階調)を表示した場合の2倍であるものとする。この場合には、白色(255階調)を表示した場合における、閾値電圧Vthに達するまでのゲート電圧Vgの変化量が、中間階調(128階調)を表示した場合の2倍となるように、ゲート電圧Vgの初期値Vg256及びVg128を設定すればよい。なお、図13に示すように、白色(255階調)に対応するゲート電圧Vgの初期値Vg255と、中間階調(128階調)に対応するゲート電圧Vgの初期値Vg128との間の大小関係は、Vg255<Vg128となる。
なお、白色(255階調)及び中間階調(128階調)以外の他の階調についても、基準発光期間T5が一定となるように、ゲート電圧Vgの初期値を設定すればよい。もちろん、必ずしも全ての階調に対してゲート電圧Vgの初期値を設定する必要は無く、一部の階調については、補間処理に基づきゲート電圧Vgの初期値が算出されてもよい。
以上のように、補償用データ信号Comp.Dataが、発光輝度(階調)に応じて制御されることで、初期状態(即ち、劣化前)の有機EL素子OLEDの発光期間が、発光輝度(階調)に依らずに一定となるように制御される。このような構成により、有機EL素子OLEDの発光期間は階調データに影響されないため、本実施形態に係る表示装置10は、有機EL素子OLEDの劣化分を判別して検出し、当該検出結果に応じて発光期間を延長することが可能となる。
以上、図11〜図13を参照して、本実施形態に係る表示装置10における、補償用データ信号Comp.Dataの制御の一例について説明した。
[2.5.まとめ]
以上説明したように、本実施形態に係る画素回路110は、発光輝度(階調)に応じたデータ信号Dataに応じて有機EL素子OLEDの輝度制御を行うための駆動回路117と、当該駆動回路117の後段に位置する、有機EL素子OLEDの発光量を補正するための回路群とを備える。このような構成により、本実施形態に係る表示装置10は、発光輝度(階調)に応じた有機EL素子OLEDの輝度制御と、有機EL素子OLEDの輝度劣化の補償とを独立して制御することが可能となる。
また、駆動回路117の後段に位置する回路群では、光センサPs1の検出結果に応じてセンサ容量Csの放電期間が変化し、センサ容量Csの放電に伴い、制御トランジスタM3のゲート電圧Vgが制御される。これにより、本実施形態に係る画素回路110では、有機EL素子OLEDの輝度劣化量に応じて、センサ容量Csの放電期間が延長され、当該放電期間の延長に伴い、有機EL素子OLEDの発光期間(特に、図5の期間T15)が延長される。即ち、本実施形態に係る画素回路110に依れば、有機EL素子OLEDの輝度劣化量に応じて、当該有機EL素子OLEDの発光期間が延長されるため、結果として、有機EL素子OLEDの輝度劣化を補償することが可能となる。
また、上記に示した画素回路110の構成(図4参照)と、当該画素回路110の制御(図5〜図10)とにより、有機EL素子OLEDの輝度劣化の補償に係る制御を、当該画素回路110内部で完結させることが可能となる。
また、本実施形態に係る画素回路110は、有機EL素子OLEDの発光を制御するための制御トランジスタM1の切り替えが、制御トランジスタM3の切り替えにより制御されるように構成されている。このような構成により、本実施形態に係る画素回路110では、制御トランジスタM1の切り替えに係る時間がより短くなるように制御される。
また、本実施形態に係る表示装置10では、複数の画素回路110間における制御トランジスタM3の閾値電圧Vthのばらつきが補償されるため、当該閾値電圧Vthのばらつきに伴う、制御トランジスタM1の切り替えタイミングの変化が抑制される。即ち、本実施形態に係る表示装置10に依れば、有機EL素子OLEDの輝度劣化に応じた補償発光期間を高精度に制御することが可能となる。
以上のような構成により、本実施形態に係る表示装置10は、より好適な態様で、有機EL素子OLEDの輝度設定と、当該有機EL素子OLEDの輝度劣化量に応じた発光量の補正とを実現することが可能となる。
<3.第2の実施形態>
次に、本発明の第2の実施形態に係る表示装置10について説明する。なお、第2の実施形態に係る表示装置10は、前述した第1の実施形態に係る表示装置10と、画素回路110の構成や、当該画素回路110の駆動タイミングが特に異なる。そのため、本説明では、画素回路110の構成、及び、当該画素回路110の駆動タイミングに着目して説明し、その他の構成については、詳細な説明は省略する。
[3.1.画素回路の構成]
まず、図14を参照して、第2の実施形態に係る画素回路110の構成の一例について説明する。図14は、本実施形態に係る画素回路110の構成の一例について説明するための説明図である。図14では、図3に示す表示部100を構成する複数の画素回路110のうち、n行目に配置される画素回路110の一例を示している。なお、表示部100を構成する他の画素回路110については、図14に示す画素回路110の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。
図14に示すように、本実施形態に係る画素回路110は、有機EL素子OLEDと、駆動回路117と、制御トランジスタM1及びM3と、スイッチングトランジスタM2、M4、M25、M26、及びM31と、光センサPs1及びPs2と、センサ容量Csと、容量C1とを含む。
なお、図14に示す、駆動回路117と、制御トランジスタM1及びM3と、有機EL素子OLEDとは、前述した第1の実施形態(図4参照)に係る、駆動回路117と、制御トランジスタM1及びM3と、有機EL素子OLEDとに相当する。同様に、光センサPs1及びPs2と、センサ容量Csとは、前述した第1の実施形態(図4参照)に係る、光センサPs1及びPs2と、センサ容量Csとに相当する。また、図14に示す、スイッチングトランジスタM2、M4、及びM31と、容量C1とは、前述した第1の実施形態(図4参照)に係る、スイッチングトランジスタM2、M4、及びM31と、容量C1とに相当する。
図14に示すように、制御トランジスタM1のソース端子側には駆動回路117が接続されており、ドレイン端子側には、有機EL素子OLEDのアノード側が接続されている。また、有機EL素子のカソード側には、電源電圧ELVSSが接続されている。
駆動回路117は、スイッチングトランジスタM31を介して、データ線114に接続されている。スイッチングトランジスタM31は、走査線112を介して伝達されるScan(n)信号に応じて、オンまたはオフする。即ち、Scan(n)信号に基づきスイッチングトランジスタM31がオン状態(即ち、導通状態)となることで、データ線114を介して伝達されたデータ信号Dataが、駆動回路117に供給される。また、駆動回路117には、図視しない電源電圧ELVDDから電源電圧が供給される。
このような構成により、駆動回路117は、データ線114及びスイッチングトランジスタM31を介して供給されたデータ信号Dataに応じた駆動電流Icを、後段に位置する制御トランジスタM1のソース端子に供給する。
制御トランジスタM3のソース端子側には、スイッチングトランジスタM25を介して高電位電源VDDが接続され、ドレイン端子側には、制御トランジスタM1のゲート端子側が接続される。スイッチングトランジスタM25は、後述するSense信号により、オンまたはオフする。なお、Sense信号は、例えば、スキャンドライバ120が、各画素回路110に対して供給すればよい。もちろん、各画素回路110に対して、所定のタイミングでSense信号を供給することが可能であれば、当該Sense信号の供給元は特に限定されない。
また、制御トランジスタM3のソース端子側には、スイッチングトランジスタM26を介して、補償用信号線115が接続される。スイッチングトランジスタM25は、走査線113を介して伝達されるScan(n−1)信号に応じて、オンまたはオフする。即ち、Scan(n−1)信号に基づきスイッチングトランジスタM26がオン状態(即ち、導通状態)となることで、補償用信号線115を介して伝達された補償用データ信号Comp.Dataが、制御トランジスタM3のソース端子に供給される。
なお、以降では、制御トランジスタM1のゲート端子が接続されるノードを、「ノードNb」と記載する場合がある。また、制御トランジスタM3のゲート端子が接続されるノードを、「ノードNa」と記載する場合がある。
容量C1は、一方の端子が制御トランジスタM1のゲート端子側に位置するノードNbに接続され、他方の端子が高電位電源VDDに接続される。また、当該ノードNbと、低電位電源VGLとの間には、スイッチングトランジスタM2が介在する。スイッチングトランジスタM2は、初期化信号線116を介して供給される初期化信号Initに応じて、オンまたはオフする。
制御トランジスタM3のドレイン端子(換言すると、ノードNb)と、ゲート端子(換言すると、ノードNa)との間には、スイッチングトランジスタM4が介在する。スイッチングトランジスタM4は、制御トランジスタM3のゲート端子とドレイン端子との間をバイパスすることで、制御トランジスタM3をダイオード接続状態とし、当該制御トランジスタM3の閾値電圧のばらつきを補償するための構成である。スイッチングトランジスタM4は、走査線113を介して伝達されるScan(n−1)信号に応じて、オンまたはオフする。
光センサPs1は、有機EL素子OLEDからの光の一部が照射されるように設けられている。光センサPs1は、一方の端子が制御トランジスタM3のゲート端子側に位置するノードNbに接続され、他方の端子が低電位電源VGLに接続される。
光センサPs2は、有機EL素子OLEDからの直接光が遮蔽されるように設けられており、画素回路110の構造などの要因により、周囲から侵入してくる反射光や、他の画素回路110からの光等のノイズ成分を検出するための構成である。光センサPs2は、一方の端子が制御トランジスタM3のゲート端子側に位置するノードNbに接続され、他方の端子が高電位電源VDDに接続される。このとき、光センサPs1及びPs2は、直列に接続される。このような構成により、光センサPs1の検出結果に基づき、当該光センサPs1を流れるセンシング電流Isから、光センサPs2の検出結果に基づき、ノイズ成分が除去(キャンセル)される。
センサ容量Csは、一方の端子が制御トランジスタM3のゲート端子側に位置するノードNbに接続され、他方の端子が低電位電源VGLに接続される。センサ容量Csは、ノードNbに対して供給された補償用データ信号Comp.Dataを、保持するための構成である。センサ容量Csに保持された補償用データ信号Comp.Dataは、光センサPs1及びPs2の検出結果に応じて放電され、当該放電に伴い、制御トランジスタM3のゲート電圧Vgが制御される。
以上、図14を参照して、本実施形態に係る画素回路110の構成の一例について説明した。
[3.2.駆動タイミング]
次に、図15〜図20を参照して、図14に示した、本実施形態に係る画素回路110を構成する各素子の駆動タイミングの一例について説明する。図15は、本実施形態に係る画素回路110の駆動タイミングの一例について説明するための概略的なタイミングチャートである。また、図16〜図20は、図15に示した各タイミングにおける、画素回路110を構成する各素子の接続関係について説明するための説明図である。
図15に示すように、本実施形態に係る表示装置10は、参照符号Frameで示された1フレーム期間を期間T21〜T25に分けて、画素回路110を駆動する。なお、期間T21〜T25のうち、期間T23及びT24が、有機EL素子OLEDが発光する発光期間に相当し、期間T21、T22、及びT25が、有機EL素子OLEDが消灯する非発光期間に相当する。また、図15に示す例では、期間T21〜T25における、初期化信号Init、Scan(n−1)信号、Scan(n)信号、及びSense信号の変化と、ノードNa及びNbの電位の変化とを示している。なお、期間T21及びT22で示された期間が、1水平走査期間1Hに相当する。
まず、期間T21に着目する。図16は、期間T21における、画素回路110を構成する各素子の接続関係を示している。期間T21では、初期化信号Initに応じてスイッチングトランジスタM2がオン状態に切り替わり、Scan(n−1)信号に応じてスイッチングトランジスタM4及びM26がオン状態に切り替わる。
図16に示すように、スイッチングトランジスタM2及びM4がオン状態に切り替わることで、制御トランジスタM3のゲート端子に、電圧VGLが書き込まれ、当該制御トランジスタM3のゲート端子(換言すると、ノードNaの電位)が、電圧VGLにより初期化される。そして、制御トランジスタM3のゲート端子が電圧VGLにより初期化されることで、制御トランジスタM3は、オン状態に切り替わる。なお、このとき、スイッチングトランジスタM25及びM31はオフ状態である。また、制御トランジスタM1についてもオフ状態となる。
次に、期間T22に着目する。図17は、期間T22における、画素回路110を構成する各素子の接続関係を示している。期間T22では、初期化信号Initに応じてスイッチングトランジスタM2がオフ状態に切り替わる。これにより、期間T22において、制御トランジスタM3は、ドレイン端子(ノードNb)とゲート端子(ノードNa)とがバイパスされた、所謂ダイオード接続状態となる。
また、このとき、補償用信号線115を介して伝達された補償用データ信号Comp.Dataが、スイッチングトランジスタM26を介して、制御トランジスタM3のソース端子に供給される。これにより、制御トランジスタM3のゲート端子(ノードNa)の電位が、当該制御トランジスタM3の閾値電圧Vthと、補償用データ信号Comp.Dataとに応じた電位Comp.Data−Vthに制御される。このような制御により、複数の画素回路110間における、制御トランジスタM3の閾値電圧Vthのばらつきが補償される。
次に、期間T23に着目する。図18は、期間T23における、画素回路110を構成する各素子の接続関係を示している。期間T23では、Scan(n)信号に応じて、スイッチングトランジスタM31がオン状態に切り替わる。これにより、データ線114を介して伝達されたデータ信号Dataが、駆動回路117に供給される。
また、期間T23では、初期化信号Initに応じて、スイッチングトランジスタM2がオン状態に切り替わる。また、Scan(n−1)信号に応じて、スイッチングトランジスタM26及びM4がオフ状態に切り替わる。これにより、制御トランジスタM1のゲート端子(ノードNb)に、電圧VGLが書き込まれ、当該制御トランジスタM1がオン状態に切り替わる。
また、期間T23では、Sense信号に応じて、スイッチングトランジスタM25がオン状態に切り替わる。これにより、制御トランジスタM3のソース端子が、高電位電源VDDに接続される。
以上のような制御に基づき、駆動回路117から、データ信号Dataに応じた駆動電流Icが、制御トランジスタM1を介して有機EL素子OLEDに供給され、当該有機EL素子OLEDが駆動電流Icに応じた輝度で発光する。
次に、期間T24に着目する。図19は、期間T24における、画素回路110を構成する各素子の接続関係を示している。期間T24では、初期化信号Initに応じて、スイッチングトランジスタM2がオフ状態に切り替わる。
スイッチングトランジスタM2がオフ状態に切り替わると、制御トランジスタM3のゲート端子(ノードNa)がフローティングの状態となり、センサ容量Csに閾値電圧Vthが補償された補償用データ信号Comp.Data−Vhが保持される。また、有機EL素子OLEDの発光に伴い、当該有機EL素子OLEDの輝度に応じて、光センサPs1及びPs2にセンシング電流Isが流れる。このとき、センシング電流Isにより、センサ容量Csに保持された補償用データ信号Comp.Data−Vthが放電され、当該放電に伴い、制御トランジスタM3のゲート電圧Vgが低下する。
次に、期間T25に着目する。図20は、期間T25における、画素回路110を構成する各素子の接続関係を示している。図20に示す状態では、光センサPs1及びPs2の検出結果に基づくセンシング電流Isにより、制御トランジスタM3のゲート電圧Vgが、当該制御トランジスタM3の閾値電圧VDD−Vthに達し、制御トランジスタM3がオン状態に切り替わる。これにより、制御トランジスタM1のゲート端子(ノードNb)に、電圧VDDが書き込まれ、当該制御トランジスタM1がオフ状態に切り替わる。これにより、駆動回路117から有機EL素子OLEDに供給される駆動電流Icが遮断され、当該有機EL素子OLEDは消灯する。
以上、図15〜図20を参照して、図14に示した、本実施形態に係る画素回路110を構成する各素子の駆動タイミングの一例について説明した。なお、上記に説明した例では、制御トランジスタM1及びM3として、Pチャネル型のトランジスタを適用する場合を例に説明したが、当該制御トランジスタM1及びM3は、必ずしもPチャネル型のトランジスタには限定されない。具体的な一例として、制御トランジスタM1及びM3をNチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。
[3.3.まとめ]
本実施形態に係る表示装置10は、以上説明した画素回路110の回路構成、及び、当該画素回路110の制御に基づき、前述した第1の実施形態に係る表示装置10と同様の作用効果を奏することが可能となる。
即ち、本実施形態に係る画素回路110は、発光輝度(階調)に応じたデータ信号Dataに応じて有機EL素子OLEDの輝度制御を行うための駆動回路117と、当該駆動回路117の後段に位置する、有機EL素子OLEDの発光量を補正するための回路群とを備える。このような構成により、本実施形態に係る表示装置10は、発光輝度(階調)に応じた有機EL素子OLEDの輝度制御と、有機EL素子OLEDの輝度劣化の補償とを独立して制御することが可能となる。
また、駆動回路117の後段に位置する回路群では、光センサPs1の検出結果に応じてセンサ容量Csの放電期間が変化し、センサ容量Csの放電に伴い、制御トランジスタM3のゲート電圧Vgが制御される。これにより、本実施形態に係る画素回路110では、有機EL素子OLEDの輝度劣化量に応じて、センサ容量Csの放電期間が延長され、当該放電期間の延長に伴い、有機EL素子OLEDの発光期間(特に、図15の期間T24)が延長される。即ち、本実施形態に係る画素回路110に依れば、有機EL素子OLEDの輝度劣化量に応じて、当該有機EL素子OLEDの発光期間が延長されるため、結果として、有機EL素子OLEDの輝度劣化を補償することが可能となる。
また、上記に示した画素回路110の構成(図14)と当該画素回路110の制御(図15〜図20)とにより、有機EL素子OLEDの輝度劣化の補償に係る制御を、当該画素回路110内部で完結させることが可能となる。
また、本実施形態に係る画素回路110は、有機EL素子OLEDの発光を制御するための制御トランジスタM1の切り替えが、制御トランジスタM3の切り替えにより制御されるように構成されている。このような構成により、本実施形態に係る画素回路110では、制御トランジスタM1の切り替えに係る時間がより短くなるように制御される。
また、本実施形態に係る表示装置10では、複数の画素回路110間における制御トランジスタM3の閾値電圧Vthのばらつきが補償されるため、当該閾値電圧Vthのばらつきに伴う、制御トランジスタM1の切り替えタイミングの変化が抑制される。即ち、本実施形態に係る表示装置10に依れば、有機EL素子OLEDの輝度劣化に応じた補償発光期間を高精度に制御することが可能となる。
また、前述した第1の実施形態に係る画素回路110(図8参照)では、制御トランジスタM3のゲート端子に対して、容量C2を介して、補償用データ信号Comp.Dataが書き込まれていた。これに対して、本実施形態に係る画素回路110(図17参照)では、制御トランジスタM3のゲート端子に対して、スイッチングトランジスタM26及び制御トランジスタM3を介して、補償用データ信号Comp.Dataが書き込まれる。このような構成により、本実施形態に係る画素回路110は、前述した第1の実施形態に係る画素回路110に比べて、容量素子の数が削減される。一般的に、画素回路中における容量素子の占める面積は、他の素子に比べて大きくなる傾向にある。そのため、本実施形態に係る画素回路110は、前述した第1の実施形態に係る画素回路110に比べて、より小型化することが可能となる場合がある。
<4.まとめ>
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
10 表示装置
100 表示部
110 画素回路
112 走査線
113 走査線
114 データ線
115 補償用信号線
116 初期化信号線
117 駆動回路
120 スキャンドライバ
130 データドライバ

Claims (12)

  1. マトリックス状に配置された画素回路を含む表示装置であって、
    前記画素回路は、
    電流量に応じた輝度で発光する発光素子と、
    前記発光素子に供給される電流量を、印可された第1の電圧に応じて制御する駆動回路と、
    制御端子に印加された第1のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、
    前記発光素子から出射される光の輝度を検出する光センサと、
    前記第1の電圧に応じて印可された第2の電圧を保持する容量と、
    前記第1のトランジスタへの前記第1のゲート電圧の印加を制御する第2のトランジスタと、
    を備え、
    前記第2のトランジスタは、前記光センサの検出結果と、前記容量に保持された前記第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わり、
    前記第1のトランジスタは、前記第2のトランジスタが導通状態に切り替わることで印加される前記第1のゲート電圧に基づき非導通状態に制御されることを特徴とする、表示装置。
  2. 前記容量に保持された前記第2の電圧の放電期間は、前記光センサの検出結果に応じて制御され、
    前記放電期間に基づき、前記発光素子の発光期間の長さが制御される、請求項1に記載の表示装置。
  3. 前記第1のトランジスタは、第1の制御端子と、第1の端子及び第2の端子とを備え、
    前記第2のトランジスタは、第2の制御端子と、第3の端子及び第4の端子とを備え、
    前記第2のトランジスタの前記第3の端子は、前記第1のトランジスタの前記第1の制御端子に接続され、
    前記光センサの一方の端子と、前記容量の一方の端子との双方は、前記第2のトランジスタの前記第2の制御端子側に接続されることを特徴とする、請求項1または2に記載の表示装置。
  4. 前記発光素子から出射される光の輝度を検出する第1の光センサに対して直列に接続され、かつ、前記容量に対して並列に接続され、前記発光素子からの直接光が遮蔽された第2の光センサを備え、
    前記容量に保持された前記第2の電圧の放電期間は、前記第1の光センサ及び前記第2の光センサの検出結果に応じて制御されることを特徴とする、請求項3に記載の表示装置。
  5. 前記第2のトランジスタにおける、前記第2の制御端子と前記第3の端子との間の導通状態と非導通状態とを切り替える第1のスイッチング素子を備え、
    前記発光素子の発光期間の事前に設けられた準備期間において、
    前記第2のトランジスタ及び前記第1のスイッチング素子が導通状態に制御されることで、前記第2の制御端子の電位が、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御され、
    前記容量に、前記閾値電圧が補償された前記第2の電圧が保持されることを特徴とする、請求項3または4に記載の表示装置。
  6. 前記第2のトランジスタの前記第2の制御端子の電位は、前記準備期間において、所定の電位に制御された後に、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御されることを特徴とする、請求項5に記載の表示装置。
  7. 前記第2の電圧を保持する第1の容量とは異なる第2の容量と、
    前記第1の容量の一方の端子に対する、前記第2の電圧の印加を制御する第2のスイッチング素子と、
    を備え、
    前記第2の容量は、前記第2のスイッチング素子と、前記第1の容量の当該一方の端子との間に介在し、
    前記第2のスイッチング素子が導通状態に制御されることで、前記第2の電圧が、前記第2の容量を介して、前記第1の容量の当該一方の端子に印可されることを特徴とする、請求項5または6に記載の表示装置。
  8. 前記第2のスイッチング素子は、前記第2のトランジスタの前記第2の制御端子の電位が、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御された後に、導通状態に制御されることを特徴とする、請求項7に記載の表示装置。
  9. 前記第2のトランジスタの前記第4の端子に対する、前記第2の電圧の印加を制御する第3のスイッチング素子を備え、
    導通状態に制御された、前記第2のトランジスタ、前記第1のスイッチング素子、及び前記第3のスイッチング素子を介して、第2のトランジスタの前記第2の制御端子に前記第2の電圧が印可されることで、当該第2の制御端子の電位が、当該第2のトランジスタの閾値電圧に応じて決定される電位に制御されることを特徴とする、請求項5または6に記載の表示装置。
  10. 前記第3のスイッチング素子は、前記前記第1のスイッチング素子に同期して切り替えられることを特徴とする、請求項9に記載の表示装置。
  11. マトリックス状に配置された画素回路を含む表示装置に画像を表示させるための表示方法であって、
    前記画素回路は、
    電流量に応じた輝度で発光する発光素子と、
    前記発光素子に供給される電流量を、印可された第1の電圧に応じて制御する駆動回路と、
    制御端子に印加された第1のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、
    前記発光素子から出射される光の輝度を検出する光センサと、
    前記第1の電圧に応じて印可された第2の電圧を保持する容量と、
    前記第1のトランジスタへの前記第1のゲート電圧の印加を制御する第2のトランジスタと、
    を備え、
    前記第2のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わることと、
    前記第1のトランジスタが、前記第2のトランジスタが導通状態に切り替わることで印可される前記第1のゲート電圧に基づき非導通状態に制御されることと、
    を含むことを特徴とする、表示方法。
  12. マトリックス状に配置された画素回路を含む表示装置に画像を表示させるためのプログラムであって、
    前記画素回路は、
    電流量に応じた輝度で発光する発光素子と、
    前記発光素子に供給される電流量を、印可された第1の電圧に応じて制御する駆動回路と、
    制御端子に印加された第1のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第1のトランジスタと、
    前記発光素子から出射される光の輝度を検出する光センサと、
    前記第1の電圧に応じて印可された第2の電圧を保持する容量と、
    前記第1のトランジスタへの前記第1のゲート電圧の印加を制御する第2のトランジスタと、
    を備え、
    前記第2のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第2の電圧とに応じて決定される第2のゲート電圧に基づき導通状態に切り替わることと、
    前記第1のトランジスタが、前記第2のトランジスタが導通状態に切り替わることで印可される前記第1のゲート電圧に基づき非導通状態に制御されることと、
    を実行させることを特徴とする、プログラム。
JP2014247995A 2014-12-08 2014-12-08 表示装置、表示方法、及びプログラム Pending JP2016109911A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014247995A JP2016109911A (ja) 2014-12-08 2014-12-08 表示装置、表示方法、及びプログラム
KR1020150110716A KR102445341B1 (ko) 2014-12-08 2015-08-05 표시 장치 및 표시 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014247995A JP2016109911A (ja) 2014-12-08 2014-12-08 表示装置、表示方法、及びプログラム

Publications (1)

Publication Number Publication Date
JP2016109911A true JP2016109911A (ja) 2016-06-20

Family

ID=56124136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014247995A Pending JP2016109911A (ja) 2014-12-08 2014-12-08 表示装置、表示方法、及びプログラム

Country Status (2)

Country Link
JP (1) JP2016109911A (ja)
KR (1) KR102445341B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223799A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
JP2019525209A (ja) * 2016-07-20 2019-09-05 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 発光制御回路、発光制御回路を備えた表示装置及びその駆動方法
CN111919247A (zh) * 2018-03-29 2020-11-10 夏普株式会社 驱动方法以及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164370B (zh) 2018-05-14 2021-08-10 京东方科技集团股份有限公司 一种像素电路、补偿组件、显示装置及其驱动方法
KR102649819B1 (ko) * 2018-07-31 2024-03-22 니치아 카가쿠 고교 가부시키가이샤 화상 표시 장치
KR102173203B1 (ko) * 2019-07-19 2020-11-03 경희대학교 산학협력단 능동매트릭스 기반의 전자 장치 및 그 구동방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19716154A1 (de) 1997-04-18 1998-10-22 Boehringer Mannheim Gmbh Stabile pharmazeutische Darreichungsform für Peptide, Proteine und Nukleinsäuren
US20060091134A1 (en) 2002-11-15 2006-05-04 Mark Tarnawski Method and apparatus for heating refractory oxides
WO2007042973A1 (en) * 2005-10-13 2007-04-19 Koninklijke Philips Electronics N.V. Emissive display devices
CN103069477B (zh) * 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 图像显示装置
KR101947577B1 (ko) * 2012-09-14 2019-02-13 엘지디스플레이 주식회사 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
JP2014109707A (ja) * 2012-12-03 2014-06-12 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置
JP2014119574A (ja) * 2012-12-14 2014-06-30 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置
JP2014224904A (ja) * 2013-05-16 2014-12-04 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 電気光学装置およびその駆動方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525209A (ja) * 2016-07-20 2019-09-05 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 発光制御回路、発光制御回路を備えた表示装置及びその駆動方法
WO2018223799A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10714007B2 (en) 2017-06-09 2020-07-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method therefor, and display apparatus
CN111919247A (zh) * 2018-03-29 2020-11-10 夏普株式会社 驱动方法以及显示装置
CN111919247B (zh) * 2018-03-29 2022-05-17 夏普株式会社 驱动方法以及显示装置

Also Published As

Publication number Publication date
KR102445341B1 (ko) 2022-09-21
KR20160069986A (ko) 2016-06-17

Similar Documents

Publication Publication Date Title
KR102603596B1 (ko) 유기발광 표시장치와 그의 열화 센싱 방법
KR102091485B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR101374477B1 (ko) 유기발광다이오드 표시장치
US9336713B2 (en) Organic light emitting display and driving method thereof
KR101932744B1 (ko) 픽셀 회로, 이를 위한 구동 방법 및 능동형 유기 발광 디스플레이
US9842538B2 (en) Organic light emitting display device and method for driving the same
JP5230806B2 (ja) 画像表示装置およびその駆動方法
KR102445341B1 (ko) 표시 장치 및 표시 방법
KR20170079408A (ko) 유기발광 표시장치 및 유기발광 표시장치의 화질 보상 방법
KR20200142818A (ko) 표시장치와 그 구동 방법
JP2008164796A (ja) 画素回路および表示装置とその駆動方法
KR101920492B1 (ko) 유기발광다이오드 표시장치
JP5272885B2 (ja) 表示装置、光検出動作の制御方法
JP2008203478A (ja) 表示装置とその駆動方法
CN108231006B (zh) 显示装置及其驱动方法
JP2008233129A (ja) 画素回路および表示装置とその駆動方法
US20190385528A1 (en) Pixel driving circuit and liquid crystal display device thereof
KR20150071546A (ko) 유기 발광 표시 장치
KR20090055476A (ko) 표시장치
JP2016109914A (ja) 表示装置、表示方法、及びプログラム
KR20110122410A (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20190005019A (ko) 유기발광표시장치, 구동방법 및 구동회로
KR102244932B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102328983B1 (ko) 유기발광 표시장치
JP4984863B2 (ja) 表示装置とその駆動方法