JP2016109914A - 表示装置、表示方法、及びプログラム - Google Patents

Abstract

【課題】疑似輪郭の発生を抑制し、かつ、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正する。【解決手段】マトリックス状に配置された画素回路を含む表示装置であって、画素回路は、電流量に応じた輝度で発光する発光素子と、光センサと、印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、を備え、補償制御回路は、発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、第２の期間において、光センサの検出結果と、第１の容量に保持された第２の電圧とに基づいて、発光素子に供給される電流量を制御し、第３の期間において、光センサの検出結果と、第２の容量に保持された第２の電圧とに基づいて、発光素子に供給される電流量を制御することを特徴とする、表示装置。【選択図】図５

Description

本発明は、表示装置、表示方法、及びプログラムに関する。

近年においては、表示装置として、有機ＥＬ（Organic Electro-Luminescence）素子などの自発光素子を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置が提供されている。

特開２００１−５２４０９０号公報 特開２００６−５０６３０７号公報

一方で、有機ＥＬ素子のような自発光素子（以降では、単に「発光素子」と記載する場合がある）は、その発光輝度と発光時間とに比例して劣化する特性があることが知られている。表示装置に表示させる画像の内容は一様ではなく、そのため、発光素子（有機ＥＬ素子）の劣化にもばらつきがある。例えば、白色等の輝度の高い色を表示している発光素子は、黒色等の輝度の低い色を表示している発光素子に比べて、劣化が進行しやすい傾向にある。

発光素子の劣化が進行すると、当該発光素子の輝度は、劣化の進行が遅い他の発光素子に比べて相対的に低下する傾向にある。その結果、例えば、ある一定のパターンを長時間表示した後に均一な表示を行った場合に、パターンが残存して視認されるという現象が発生する場合がある。このような現象は、一般的に「イメージ・スティッキング（焼き付き）」として知られている。

このような発光素子の劣化に伴う画素間の輝度のばらつきを低減する技術の一例が、特許文献１に開示されている。即ち、特許文献１に開示された技術では、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子に供給される電流量を制御することで、当該発光素子の輝度劣化を補償している。しかしながら、特許文献１に係る技術では、発光素子に供給される電流量を制御するためのトランジスタを飽和領域で動作させることになるため、当該トランジスタの特性変動の影響を受け、動作が不安定となる場合がある。

また、他の一例として、特許文献２には、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子の発光時間（デューティー比）を制御することで、当該発光素子の輝度劣化を補償する技術が開示されている。しかしながら、特許文献２に係る技術は、発光時のデューティー比を制御することで発光素子の発光量を制御する駆動方式のため、動画像を表示する場合において、本来表示されていない輪郭が観測される、所謂疑似輪郭が発生する場合がある。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、疑似輪郭の発生を抑制し、かつ、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムを提供することにある。

上記課題を解決するために、本発明のある観点によれば、マトリックス状に配置された画素回路を含む表示装置であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、を備え、前記補償制御回路は、前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、前記第２の期間において、前記光センサの検出結果と、前記第１の容量に保持された前記第２の電圧とに基づいて、前記発光素子に供給される電流量を制御し、前記第３の期間において、前記光センサの検出結果と、前記第２の容量に保持された前記第２の電圧とに基づいて、前記発光素子に供給される電流量を制御することを特徴とする、表示装置が提供される。

前記第１の容量は、前記第２の期間に印加された前記第２の電圧を保持し、前記第２の容量は、前記第３の期間に印加された前記第２の電圧を保持してもよい。

前記補償制御回路は、前記第１の容量及び前記第２の容量のうち、少なくともいずれかに保持された前記第２の電圧と、前記光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御する発光制御トランジスタを備えてもよい。

前記画素回路は、前記光センサとして、互いに異なる第１の光センサと、第２の光センサとを備え、前記補償制御回路は、前記発光制御トランジスタとして、互いに異なる第１の発光制御トランジスタ及び第２の発光制御トランジスタを含み、前記第１の光センサの一方の端子と、前記第１の容量の一方の端子との双方は、前記第１の発光制御トランジスタのゲート端子側に接続され、前記第２の光センサの一方の端子と、前記第２の容量の一方の端子との双方は、前記第２の発光制御トランジスタのゲート端子側に接続され、前記第１の発光制御トランジスタは、前記第２の期間において、前記第１の容量に保持された前記第２の電圧と、前記第１の光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御し、前記第２の発光制御トランジスタは、前記第３の期間において、前記第２の容量に保持された前記第２の電圧と、前記第２の光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御してもよい。

印加された前記第２の電圧が保持される容量を、前記第１の容量と前記第２の容量との間で切り替えるスイッチング素子を備え、前記発光制御トランジスタは、前記第２の期間において、前記第１の容量に保持された前記第２の電圧と、前記光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御し、前記第３の期間において、前記第２の容量に保持された前記第２の電圧と、前記光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御してもよい。

前記第３の期間は、１フレーム期間中において、前記第２の期間よりも前に設定され、
前記第１の容量は、前記第２の容量よりも大きくてもよい。

前記画素回路は、
ゲート端子に印加される前記第１の電圧に基づき、ソース−ドレイン間を流れる電流量を制御する駆動トランジスタを備え、前記発光素子に供給される電流量は、前記駆動トランジスタと、前記補償制御回路とに基づき制御されてもよい。

前記駆動トランジスタは、前記補償制御回路の前段に設けられ、前記補償制御回路は、前記駆動トランジスタを介して供給される電流に基づき、前記発光素子に供給される電流量を制御してもよい。

また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、を含む画素回路が、マトリックス状に配置された表示装置に、画像を表示させるための表示方法であって、前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、前記第２の期間において、前記光センサの検出結果と、前記第１の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、前記第３の期間において、前記光センサの検出結果と、前記第２の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、を含むことを特徴とする、表示方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、を含む画素回路が、マトリックス状に配置された表示装置に、画像を表示させるためのプログラムであって、前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、前記第２の期間において、前記光センサの検出結果と、前記第１の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、前記第３の期間において、前記光センサの検出結果と、前記第２の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、を実行させることを特徴とする、プログラムが提供される。

以上説明したように本発明によれば、疑似輪郭の発生を抑制し、かつ、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムを提供される。

本発明の第１の実施形態に係る表示装置の構成の一例について説明するための説明図である。 同実施形態に係る画素回路の構成の一例について説明するための説明図である。 同実施形態に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。 同実施形態に係る表示装置における、相対輝度と、補償後の輝度劣化率との間の関係の一例を示した図である。 本発明の第２の実施形態に係る画素回路の構成の一例について説明するための説明図である。 同実施形態に係る画素回路の駆動タイミングの一例について説明するための説明図である。 同実施形態に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。 同実施形態に係る表示装置における、相対輝度と、補償後の輝度劣化率との間の関係の一例を示した図である。 ２系統構成と１系統構成との間における、相対輝度に応じた補償後の輝度劣化率Ｌｄ／Ｌｉの比較結果の一例をしめした図である。 同実施形態の変形例に係る画素回路の駆動タイミングの一例について説明するための説明図である。 同実施形態の変形例に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。 本発明の第３の実施形態に係る画素回路の構成の一例について説明するための説明図である。 同実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための説明図である。 同実施形態の変形例に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

＜１．第１の実施形態＞
［１．１．表示装置の構成］
まず、図１を参照して、本発明の第１の実施形態に係る表示装置の概略構成の一例について説明する。図１は、本実施形態に係る表示装置の構成の一例について説明するための説明図である。なお、図１において、図面の横方向を行方向（Ｘ方向）、縦方向を列方向（Ｙ方向）と称する場合がある。図１に示すように、本実施形態に係る表示装置１０は、表示部１００と、スキャンドライバ１２０と、データドライバ１３０とを有する。

表示部１００は、複数の画素回路１１０を有し、データ信号に対応する画像を、当該複数の画素回路１１０により形成される表示画素に表示させる。表示部１００には、複数行の走査線１１２及び補償制御信号線１１３のそれぞれが、行方向（Ｘ方向）に向けて延伸するように設けられている。また、表示部１００には、複数列のデータ線１１４及び補償用電圧信号線１１５のそれぞれが、列方向（Ｙ方向）に向けて延伸するように設けられている。なお、本説明では、図１に示すように、表示部１００には、Ｍ（Ｍは２以上の整数）行の走査線１１２及び補償制御信号線１１３と、Ｎ（Ｎは２以上の整数）列のデータ線１１４及び補償用電圧信号線１１５とが設けられているものとして説明する。

複数の画素回路１１０のそれぞれは、行方向（Ｘ方向）に延伸する複数の走査線１１２と、列方向（Ｙ方向）に延伸する複数のデータ線１１４との交差箇所それぞれに対応して配置されている。なお、画素回路１１０の詳細な構成については別途後述する。

また、表示部１００には、図示しない上位の制御回路から、電源電圧Ｖｄｄと電源電圧Ｖｓｓと基準電圧ＧＮＤとがそれぞれ供給される。電源電圧Ｖｄｄと電源電圧Ｖｓｓとは、例えば、画素回路１１０が有する発光素子を発光させるための電流を供給する信号である。

スキャンドライバ１２０には、Ｙ方向に複数配された走査線１１２及び補償制御信号線１１３が接続されている。スキャンドライバ１２０は、行ごとに配された走査線１１２を介して、当該行に対応する各画素回路１１０にＳｃａｎ信号を供給する。また、スキャンドライバ１２０は、行ごとに配された補償制御信号線１１３を介して、当該行に対応する各画素回路１１０にＳＷ信号を供給する。なお、Ｓｃａｎ信号及びＳＷ信号の詳細については別途後述する。

データドライバ１３０には、Ｘ方向に複数配されたデータ線１１４及び補償用電圧信号線１１５が接続されている。データドライバ１３０は、列ごとに配されたデータ線１１４を介して、当該列に対応する各画素回路１１０に発光輝度（換言すると、階調）に応じたＤＴ信号を供給する。また、データドライバ１３０は、列ごとに配された補償用電圧信号線１１５を介して、当該列に対応する各画素回路１１０に所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏを印加する。なお、ＤＴ信号及びセンサ初期電圧Ｖｓｏの詳細については別途後述する。

［１．２．画素回路の構成］
次に、図２を参照して、本実施形態に係る画素回路の構成の一例について説明する。図２は、本実施形態に係る画素回路の構成の一例について説明するための説明図である。

図２では、図１に示す表示部１００を構成する複数の画素回路１１０のうち、ｉ行ｊ列の交差箇所に対応して配置される画素回路１１０の一例を示している。また、表示部１００を構成する他の画素回路１１０については、図２に示す画素回路１１０の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。

図２に示すように、画素回路１１０は、有機ＥＬ素子ＯＬと、保持容量Ｃ１と、スイッチングトランジスタＭ１と、駆動トランジスタＭ２と、光センサＰｓと、センサ容量Ｃｓと、発光制御トランジスタＭ３と、スイッチングトランジスタＭ４とを有する。

駆動トランジスタＭ２及び発光制御トランジスタＭ３は、例えば、Ｐチャネル型のＭＯＳＦＥＴ（metal−oxide−semiconductor field−effect transistor）により構成され得る。

図２に示すように、駆動トランジスタＭ２は、ドレイン端子に発光制御トランジスタＭ３のソース端子が接続され、ソース端子には電源電圧Ｖｄｄを供給する信号線が接続される。また、発光制御トランジスタＭ３のドレイン端子には、有機ＥＬ素子ＯＬのアノード側が接続される。また、有機ＥＬ素子ＯＬのカソード側には、電源電圧Ｖｓｓが接続されている。

スイッチングトランジスタＭ１は、ソース端子がデータ線１１４に接続され、ドレイン端子が駆動トランジスタＭ２のゲート端子に接続されており、走査線１１２を介してゲート端子に伝達されるＳｃａｎ信号に応じて、オンまたはオフする。

保持容量Ｃ１は、一方の端子が、駆動トランジスタＭ２のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されており、駆動トランジスタＭ２のゲート端子の電位を保持する。

即ち、スイッチングトランジスタＭ１がオン状態となることで、データドライバ１３０から、データ線１１４を介して駆動トランジスタＭ２のゲート端子に、発光輝度（換言すると、階調）に応じたＤＴ信号が伝達される。次いで、スイッチングトランジスタＭ１がオフ状態となることで、データ線１１４を介して伝達されたＤＴ信号が保持容量Ｃ１に保持される。

スイッチングトランジスタＭ４は、ソース端子が補償用電圧信号線１１５に接続され、ドレイン端子が発光制御トランジスタＭ３のゲート端子に接続されており、補償制御信号線１１３を介してゲート端子に伝達されるＳＷ信号に応じて、オンまたはオフする。

光センサＰｓは、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサＰｓの材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。光センサＰｓは、一方の端子が、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されている。光センサＰｓは、有機ＥＬ素子ＯＬからの光の一部が照射されるように設けられている。

また、センサ容量Ｃｓの一方の端子は、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子は、基準電圧ＧＮＤに接続されている。このような構成に基づき、センサ容量Ｃｓは、発光制御トランジスタＭ３のゲート端子の電位Ｖｇ３を保持する。

スイッチングトランジスタＭ４がオン状態になると、データドライバ１３０から、補償用電圧信号線１１５を介して発光制御トランジスタＭ３のゲート端子に、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が印加される。なお、センサ初期電圧Ｖｓｏが、「第２の電圧」の一例に相当する。また、センサ初期電圧Ｖｓｏは、発光制御トランジスタＭ３をリニア領域で動作させるために、十分に低い電圧に設定されていることが望ましい。

これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して、有機ＥＬ素子ＯＬに供給され、当該有機ＥＬ素子ＯＬの発光状態が制御される。なお、以降では、発光制御トランジスタＭ３のドレイン−ソース間を流れる電流を、電流Ｉｃと明示的に区別する場合には、「電流ＩＬ」と記載する場合がある。

次いで、スイッチングトランジスタＭ４がオフ状態になると、発光制御トランジスタＭ３のゲート端子がフローティングの状態となる。これにより、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏが、センサ容量Ｃｓに保持される。なお、この時点では、発光制御トランジスタＭ３はオン状態であり、当該発光制御トランジスタＭ３のドレイン−ソース間を流れる電流ＩＬ＝Ｉｃである。

その後、センサ容量Ｃｓに保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓの検出結果に基づくセンシング電流Ｉｓによって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

なお、スイッチングトランジスタＭ４がオフ状態に制御されてから、発光制御トランジスタＭ３がオフ状態となるまでの時間は、センシング電流Ｉｓとセンサ容量Ｃｓとの関係に応じて決定される。具体的には、有機ＥＬ素子ＯＬの輝度が高いほど、センシング電流Ｉｓの電流量は増大し、センサ容量Ｃｓの放電時間は短くなる。換言すると、有機ＥＬ素子ＯＬの輝度が低いほど、センシング電流Ｉｓの電流量は減少し、センサ容量Ｃｓの放電時間は長くなる。

そのため、例えば、有機ＥＬ素子ＯＬが劣化して輝度が低下した場合には、劣化前に比べて、センシング電流Ｉｓの電流量は減少し、センサ容量Ｃｓの放電時間はより長くなる。これにより、有機ＥＬ素子ＯＬの劣化後は、劣化前に比べて、発光制御トランジスタＭ３がオン状態となる期間が長くなるため、有機ＥＬ素子ＯＬの実効輝度が上昇し、結果として、当該有機ＥＬ素子ＯＬの輝度劣化が補償される。

以上、図２を参照して、本実施形態に係る画素回路の構成の一例について説明した。

［１．３．駆動タイミング］
次に、図３を参照して、図２に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明する。図３は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。なお、本説明では、ｉ行ｊ列に位置する画素回路１１０の場合を例に説明し、他の画素回路１１０については、同様のため詳細な説明は省略する。

図３において、参照符号Ｔ_０は、１フレーム期間中における有機ＥＬ素子ＯＬの発光させることで画像を表示させるための発光期間を模式的に示している。なお、図３に示すタイミングチャートでは、説明をわかりやすくするために、有機ＥＬ素子ＯＬの発光期間Ｔ_０を１フレーム期間として示しており、その他の制御のための期間については図示を省略している。そのため、１フレーム期間中に、発光期間Ｔ_０とは別に、例えば、駆動トランジスタの閾値のばらつきを補償するための制御期間等を別途設けてもよいことは言うまでもない。

図３に示すように、本実施形態に係る画素回路１１０は、発光期間Ｔ_０を、常時発光期間Ｔ_１と、輝度劣化補償発光期間Ｔ_２とに分けて制御可能に構成されている。常時発光期間Ｔ_１は、有機ＥＬ素子ＯＬを、発光輝度（階調）に応じたＤＴ信号に応じて決定される定電流Ｉｃに基づき常時発光させる期間を示している。また、輝度劣化補償発光期間Ｔ_２は、光センサＰｓの検出結果に応じて、有機ＥＬ素子ＯＬに供給される電流ＩＬの電流量と、当該電流ＩＬが供給される期間とを制御することで、有機ＥＬ素子ＯＬの輝度劣化を補償するための期間である。なお、常時発光期間Ｔ_１が、「第１の期間」の一例に相当する。また、輝度劣化補償発光期間Ｔ_２が、「第２の期間」の一例に相当する。

ここで、図３に示した各タイミングについて、図２に示した画素回路１１０の回路構成をあわせて参照しながら説明する。

図３に示すように、ｉ行目の走査線１１２を介して供給されるＬレベルのＳｃａｎ信号（即ち、Ｓｃａｎ（ｉ））により、画素回路１１０内のスイッチングトランジスタＭ１がオン状態となる。これにより、当該画素回路１１０内の駆動トランジスタＭ２のゲート端子に、ｊ列目のデータ線１１４を介して、発光輝度（換言すると、階調）に応じたＤＴ信号が伝達される。そして、当該Ｓｃａｎ信号がＨレベルになると、スイッチングトランジスタＭ１がオフ状態となり、データ線１１４を介して伝達されたＤＴ信号（即ち、ＤＴｊ）が保持容量Ｃ１に保持される。なお、保持容量Ｃ１に保持されるＤＴ信号が、「第１の電圧」の一例に相当する。

このように、Ｓｃａｎ信号に同期して、画素回路１１０内の保持容量Ｃ１に、発光輝度に応じたＤＴ信号が保持される。なお、Ｓｃａｎ信号がＬレベルとなり、保持容量Ｃ１にＤＴ信号が保持される（即ち、画素回路１１０にデータの書き込みを行う）期間は、表示部１００を構成する画素回路１１０の数（即ち、画素数）にもよるが、例えば、数１０μｓとなる。

また、ＬレベルのＳｃａｎ信号の供給が開始されるタイミングに同期して、ｉ行目の補償制御信号線１１３を介してＬレベルのＳＷ信号（即ち、ＳＷ（ｉ））の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ４がオン状態となる。これにより、当該画素回路１１０内の発光制御トランジスタＭ３のゲート端子に、ｊ列目の補償用電圧信号線１１５を介して、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が、ゲート電圧Ｖｇ３として印加される。

これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号（即ち、ＤＴ（ｊ））に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して有機ＥＬ素子ＯＬに供給される。これにより、有機ＥＬ素子ＯＬは、駆動電流Ｉｃに応じた輝度で発光する。

なお、有機ＥＬ素子ＯＬが駆動電流Ｉｃに応じた輝度で発光する期間、即ち、ＬレベルのＳＷ信号の供給によりスイッチングトランジスタＭ４がオン状態となり、センサ初期電圧Ｖｓｏに基づき発光制御トランジスタＭ３が駆動する期間が、常時発光期間Ｔ_１に相当する。

次いで、ＳＷ信号がＨレベルになると、スイッチングトランジスタＭ４がオフ状態となり、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏがセンサ容量Ｃｓに保持される。

その後、センサ容量Ｃｓに保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓの検出結果に基づくセンシング電流Ｉｓによって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

なお、センサ容量Ｃｓに保持されたセンサ初期電圧Ｖｓｏが、光センサＰｓの検出結果に基づくセンシング電流Ｉｓによって放電されることで、発光制御トランジスタＭ３のゲート電圧Ｖｇ３が制御される期間が、輝度劣化補償発光期間Ｔ_２に相当する。また、前述したように、輝度劣化補償発光期間Ｔ_２の長さは、センサ容量Ｃｓの放電時間に相当し、センシング電流Ｉｓとセンサ容量Ｃｓとの関係に応じて決定される。

このように、図３に示す例では、画素回路１１０は、（Ｔ_１＋Ｔ_２）／Ｔ_０のデューティー比で駆動することとなる。なお、常時発光期間Ｔ_１が長く設定されるほど（即ち、ＳＷ信号がＬレベルとなる期間が長いほど）、デューティー比がより高くなる傾向にある。そのため、例えば、常時発光期間Ｔ１を比較的長めに設定することで、疑似輪郭の発生を抑止することも可能となる。

なお、上述した一連の動作は、表示装置１０の各構成を動作させる装置のＣＰＵを機能させるためのプログラムによって構成することができる。このプログラムは、その装置にインストールされたＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を介して実行されるように構成してもよい。また、このプログラムは、上述した処理を実行する構成が含まれる装置が読み出し可能であれば、記憶される位置は限定されない。例えば、装置の外部から接続される記録媒体にプログラムが格納されていてもよい。この場合には、プログラムが格納された記録媒体を装置に接続することによって、その装置のＣＰＵに当該プログラムを実行させるように構成するとよい。

以上、図３を参照して、図２に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明した。

［１．４．輝度劣化の補償の原理］
次に、上記に説明した本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理について、図２に示した画素回路１１０の回路構成をあわせて参照しながら、簡単なモデル式に基づき説明する。

まず、画素回路１１０中の光センサＰｓの抵抗をＲｓとした場合に、当該抵抗Ｒｓが、有機ＥＬ素子ＯＬの輝度に反比例する特性に着目した第１のモデルについて説明する。有機ＥＬ素子ＯＬの輝度は、発光制御トランジスタＭ３のドレイン−ソース間電流ＩＬ＝Ｉｃの場合は、当該電流Ｉｃに比例し、電流ＩＬ＝０の場合には０となる。また、劣化前の輝度に対する劣化後の輝度の割合を示す輝度劣化率をａとすると、有機ＥＬ素子ＯＬが発光している状態における、光センサＰｓの抵抗Ｒｓは、ａ・Ｉｃに反比例するため、以下に示す（式１）で表される。なお、以下に示す（式１）におけるＫ_ｒｓは、抵抗Ｒｓと、ａ・Ｉｃとの間の関係を決める定数である。

また、発光制御トランジスタＭ３のゲート電圧Ｖｇ３と、光センサＰｓの抵抗Ｒｓとの間には、以下に（式２）として示す関係式が成り立つ。

上記に示した（式２）を、ｔを０〜ｔ、Ｖｇ３をＶｓｏ〜Ｖｇ３の各範囲で積分すると、以下に（式３）で示す関係式が導かれる。

ここで、上記に示した（式３）に対して、前述した（式１）を代入し、ｔ＝Ｔ_２において、Ｖｇ３＝Ｖｔｈ３とすると、以下に（式４）として示す関係式が導かれる。なお、以下に示す（式４）におけるＫ_２は、ａ・Ｉｃ及びセンサ容量Ｃｓと、時間Ｔ_２との間の関係を決める定数である。

次に、光センサＰｓを流れるセンシング電流Ｉｓの電流値（以下、単に「電流値Ｉｓ」と記載する場合がある）が、有機ＥＬ素子ＯＬの輝度に比例する特性に着目した第２のモデルについて説明する。有機ＥＬ素子ＯＬの輝度は、発光制御トランジスタＭ３のドレイン−ソース間電流ＩＬ＝Ｉｃの場合は、当該電流Ｉｃに比例し、電流ＩＬ＝０の場合には０となる。また、輝度劣化率をａとした場合には、有機ＥＬ素子ＯＬが発光している状態における、光センサＰｓの電流値Ｉｓは、ａ・Ｉｃに比例するため、以下に示す（式５）で表される。

また、発光制御トランジスタＭ３のゲート電圧Ｖｇ３と、光センサＰｓの電流値Ｉｓとの間には、以下に（式６）として示す関係式が成り立つ。

上記に示した（式６）を、ｔを０〜ｔ、Ｖｇ３をＶｓｏ〜Ｖｇ３の各範囲で積分すると、以下に（式７）で示す関係式が導かれる。

ここで、上記に示した（式７）に対して、前述した（式５）を代入し、ｔ＝Ｔ_２において、Ｖｇ３＝Ｖｔｈ３とすると、以下に（式８）として示す関係式が導かれる。

以上、（式４）及び（式８）として示したように、第１のモデルと第２のモデルとの双方において、定数Ｋ_２の定義は異なるものの、時間Ｔ_２が同様の式で表される。その結果、輝度Ｌは、当該輝度Ｌと電流Ｉｃとの間の比例関係を示す比例係数Ｋ_１を用いることで、以下に示す（式９）で表される。

ここで、図３に示すタイミングチャートに基づき説明したデューティー比（Ｔ_１＋Ｔ_２）／Ｔ_０は、１００％を超えることはないため、以下に（式１０）として示す条件式を設けている。

上記に（式９）として示した輝度Ｌを示す式と、（式１０）として示した条件式とに基づき、劣化前の有機ＥＬ素子ＯＬの輝度Ｌｉ（以降では、「初期輝度Ｌｉ」と称する場合がある）は、輝度劣化率を１（即ち、劣化なし）として、以下に示す（式１１）で表される。

また、劣化後の有機ＥＬ素子ＯＬの輝度Ｌｄについては、輝度劣化率をａ（ａ＜１）として、以下に示す（式１２）で表される。

ここで、上記に示した（式１１）及び（式１２）に基づき、輝度劣化を補償した後の輝度劣化率Ｌｄ／Ｌｉは、以下に示す（式１３）で表される。

なお、ある輝度劣化率ａ及び電流Ｉｃの条件下において、劣化後のデューティー比が１００％（即ち、１）となる場合に、補償後の輝度劣化率Ｌｄ／Ｌｉが最大値をとるものと考えられる。このとき、劣化後のデューティー比が１００％（即ち、１）となる場合の条件は、以下に示す（式１４）で表される。

また、このときの補償後の輝度劣化率Ｌｄ／Ｌｉの最大値をＬｄ／Ｌｉ（ｍａｘ）とした場合に、Ｌｄ／Ｌｉ（ｍａｘ）は、以下に示す（式１５）で表される。

ここで、図４に、本実施形態に係る表示装置１０における、相対輝度と、補償後の輝度劣化率Ｌｄ／Ｌｉとの間の関係の一例を示す。図４において、縦軸は、補償後の輝度劣化率Ｌｄ／Ｌｉを示している。また、横軸は、相対輝度を示している。なお、本説明において、相対輝度とは、全白輝度（即ち、輝度の最大値）が１００％となるように規格化された輝度を示すものとする。

図４は、有機ＥＬ素子ＯＬの輝度劣化率ａ＝０．９５、１フレーム中の発光期間Ｔ_０における常時発光期間Ｔ_１が占める割合（即ち、常時発光期間Ｔ_１のデューティー比）Ｔ_１／Ｔ_０＝０．５としたとき、相対輝度が１０％となる電流値Ｉｃにおいて、上記に示した（式１４）を満たす場合における、相対輝度と補償後の輝度劣化率Ｌｄ／Ｌｉとの間の関係の一例を示している。

図４に示す例では、相対輝度が１０％となる場合に、上記に示した（式１５）に基づき、補償後の輝度劣化率Ｌｄ／Ｌｉが、最大値（Ｌｄ／Ｌｉ＝０．９７４）となる。

ここで、図４を参照するとわかるように、相対輝度が、補償後の輝度劣化率Ｌｄ／Ｌｉが最大となる輝度よりも低い輝度においては、補償後の輝度劣化率Ｌｄ／Ｌｉは、相対輝度の低下に伴い急激に減少し、有機ＥＬ素子ＯＬの輝度劣化率ａ＝０．９５に収束する。これは、電流Ｉｃの低下により、デューティー比が１００％以下となる初期輝度Ｌｉは大きくなるのに対して、劣化後の輝度Ｌｄについては、デューティー比が前述した（式１０）に基づき１００％に固定されることに起因する。そして、初期輝度Ｌｉについて、デューティー比が１００％となる輝度以下の相対輝度においては、補償後の輝度劣化率Ｌｄ／Ｌｉは、有機ＥＬ素子ＯＬの輝度劣化率ａに一致して０．９５で一定となる。

これに対して、相対輝度が、補償後の輝度劣化率Ｌｄ／Ｌｉが最大となる輝度よりも高い輝度においては、補償後の輝度劣化率Ｌｄ／Ｌｉは、相対輝度の上昇に伴い、ゆっくりと減少する。これは、輝度劣化補償発光期間Ｔ_２が、１−Ｔ_１／Ｔ_０＝０．５から０に向けてゆっくりと減少していることに起因する。

このように、光センサＰｓの感度特性に合わせて、光センサＰｓの設計パラメタ（例えば、センサの大きさ、センサへの照射光量、センサ容量Ｃｓの値等）を、目標とする輝度劣化率ａを考慮して最適化することにより、輝度劣化補償期間Ｔ_２を設定することが可能である。一般的には、可能な限り広い輝度範囲において、輝度劣化の補償を可能とすることが望まれるが、補償後の輝度劣化率Ｌｄ／Ｌｉが最大値をとる相対輝度を低くすると、高輝度における、補償後の輝度劣化率Ｌｄ／Ｌｉが小さくなる傾向にある。そのため、補償後の輝度劣化率Ｌｄ／Ｌｉが最大値をとる輝度としては、１０％から２０％の範囲内に設定することが好ましい。

なお、前述したように、光センサＰｓは、例えば、フォトダイオードやフォトランジスタ等により構成され得る。一般的に、フォトダイオードは、前述した第２のモデルに近い特性を示す傾向にある。また、フォトランジスタは、前述した第１のモデルと第２のモデルとの中間の特性を示す傾向にある。

また、上記の説明では、図２に示す画素回路１１０の各トランジスタとして、Ｐチャネル型のトランジスタを適用した場合を例に説明したが、必ずしも同構成に限定するものではない。具体的な一例として、図２に示す画素回路１１０の各トランジスタを、Ｎチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。

以上、本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理について、図２及び図４を参照しながら、簡単なモデル式に基づき説明した。

［１．５．まとめ］
以上説明したように、本実施形態に係る表示装置１０は、１フレーム中の発光期間Ｔ_０を、常時発光期間Ｔ_１と、輝度劣化補償発光期間Ｔ_２とに分けて制御可能に構成されている。このような構成のもと、表示装置１０は、常時発光期間Ｔ_１において、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御を行う。また、表示装置１０は、当該常時発光期間Ｔ_１に次いで設けられた輝度劣化補償発光期間Ｔ_２の長さを制御することで、有機ＥＬ素子ＯＬの輝度劣化量に応じて、当該有機ＥＬ素子ＯＬの発光量を補正する（即ち、輝度劣化を補償する）。

このような構成により、本実施形態に係る表示装置１０は、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御と、有機ＥＬ素子ＯＬの輝度劣化の補償とを独立して制御することが可能となる。即ち、本実施形態に係る表示装置１０に依れば、より好適な態様で、有機ＥＬ素子ＯＬの輝度設定と、当該有機ＥＬ素子ＯＬの輝度劣化量に応じた発光量の補正とを実現することが可能となる。

また、本実施形態に係る表示装置１０では、常時発光期間Ｔ_１の長さを適宜変更することが可能である。そのため、本実施形態に係る表示装置１０に依れば、常時発光期間Ｔ_１の長さを、当該表示装置１０の運用形態にあわせて適宜設定することで、所謂疑似輪郭の発生を抑制することが可能となる。

また、本実施形態に係る表示装置１０では、光センサＰｓの感度特性に合わせて、光センサＰｓの設計パラメタ（例えば、センサの大きさ、センサへの照射光量、センサ容量Ｃｓの値等）を適宜調整することで、目標とする輝度劣化率ａにあわせて輝度劣化補償期間Ｔ_２を適宜調整することが可能である。即ち、本実施形態に係る表示装置１０に依れば、輝度劣化補償期間Ｔ_２における動作を、当該表示装置１０の運用形態にあわせて適宜設定することが可能である。

＜第２の実施形態＞
次に、本発明の第２の実施形態に係る表示装置について説明する。本実施形態に係る表示装置は、主に、画素回路１１０の構成や、当該画素回路１１０の駆動タイミングが、前述した第１の実施形態に係る表示装置と異なる。そこで、本説明では、本実施形態に係る表示装置について、特に、画素回路１１０の構成や、当該画素回路１１０の駆動タイミングに着目して説明し、その他の構成については、詳細な説明は省略する。

［２．１．画素回路の構成］
まず、図５を参照して、本実施形態に係る画素回路の構成の一例について説明する。図５は、本実施形態に係る画素回路の構成の一例について説明するための説明図である。

なお、図５では、図１に示す表示部１００を構成する複数の画素回路１１０のうち、ｉ行ｊ列の交差箇所に対応して配置される画素回路１１０の一例を示している。また、表示部１００を構成する他の画素回路１１０については、図５に示す画素回路１１０の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。

図５に示すように、本実施形態に係る画素回路１１０は、前述した第１の実施形態に係る画素回路１１０（図２参照）における、光センサＰｓと、センサ容量Ｃｓと、発光制御トランジスタＭ３と、スイッチングトランジスタＭ４とを含む輝度劣化補償のための制御回路が、２系統設けられている。

即ち、本実施形態に係る画素回路１１０は、有機ＥＬ素子ＯＬと、保持容量Ｃ１と、スイッチングトランジスタＭ１と、駆動トランジスタＭ２と、光センサＰｓ１及びＰｓ２と、センサ容量Ｃｓ_１及びＣｓ_２と、発光制御トランジスタＭ３及びＭ５と、スイッチングトランジスタＭ４及びＭ６とを有する。

駆動トランジスタＭ２と、発光制御トランジスタＭ３及びＭ５とは、例えば、Ｐチャネル型のＭＯＳＦＥＴ（metal−oxide−semiconductor field−effect transistor）により構成され得る。

駆動トランジスタＭ２は、ソース端子に電源電圧Ｖｄｄを供給する信号線が接続され、ドレイン端子には発光制御トランジスタＭ３及びＭ５それぞれのソース端子が接続される。また、発光制御トランジスタＭ３及びＭ５それぞれのドレイン端子には、有機ＥＬ素子ＯＬのアノード側が接続される。また、有機ＥＬ素子ＯＬのカソード側には、電源電圧Ｖｓｓが接続されている。即ち、発光制御トランジスタＭ３及びＭ５は、駆動トランジスタＭ２と有機ＥＬ素子ＯＬとの間に介在するように、並列に接続されることとなる。

なお、駆動トランジスタＭ２と、保持容量Ｃ１と、スイッチングトランジスタＭ１とのそれぞれは、前述した第１の実施形態に係る画素回路１１０（図２参照）の、保持容量Ｃ１と、スイッチングトランジスタＭ１と、駆動トランジスタＭ２とに対応している。駆動トランジスタＭ２と、保持容量Ｃ１と、スイッチングトランジスタＭ１との間の接続関係についても、前述した第１の実施形態に係る画素回路１１０と同様のため、詳細な説明は省略する。

また、本実施形態に係る表示装置１０は、前述した第１の実施形態に係るＳＷ信号として、ＳＷ１信号及びＳＷ２信号を、画素回路１１０に対してそれぞれ別々に供給可能に構成されている。図５に示す補償制御信号線１１３ａは、画素回路１１０に対してＳＷ１信号を供給するための信号線である。同様に、補償制御信号線１１３ｂは、画素回路１１０に対してＳＷ２信号を供給するための信号線である。なお、ＳＷ１信号及びＳＷ２信号については、前述した第１の実施形態に係るＳＷ信号と同様に、例えば、スキャンドライバ１２０が、各画素回路１１０に対して供給すればよい。

スイッチングトランジスタＭ４は、ソース端子が補償用電圧信号線１１５に接続され、ドレイン端子が発光制御トランジスタＭ３のゲート端子に接続されており、補償制御信号線１１３ａを介してゲート端子に伝達されるＳＷ１信号に応じて、オンまたはオフする。

同様に、スイッチングトランジスタＭ６は、ソース端子が補償用電圧信号線１１５に接続され、ドレイン端子が発光制御トランジスタＭ５のゲート端子に接続されており、補償制御信号線１１３ｂを介してゲート端子に伝達されるＳＷ２信号に応じて、オンまたはオフする。

光センサＰｓ１及びＰｓ２は、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサＰｓ１及びＰｓ２の材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。

光センサＰｓ１は、一方の端子が、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されている。光センサＰｓ１は、有機ＥＬ素子ＯＬからの光の一部が照射されるように設けられている。

同様に、光センサＰｓ２は、一方の端子が、発光制御トランジスタＭ５のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されている。光センサＰｓ２は、有機ＥＬ素子ＯＬからの光の一部が照射されるように設けられている。

また、センサ容量Ｃｓ_１の一方の端子は、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子は、基準電圧ＧＮＤに接続されている。このような構成に基づき、センサ容量Ｃｓ_１は、発光制御トランジスタＭ３のゲート端子の電位Ｖｇ３を保持する。なお、センサ容量Ｃｓ_１が、「第１の容量」の一例に相当する。

同様に、センサ容量Ｃｓ_２の一方の端子は、発光制御トランジスタＭ５のゲート端子に接続され、他方の端子は、基準電圧ＧＮＤに接続されている。このような構成に基づき、センサ容量Ｃｓ_２は、発光制御トランジスタＭ５のゲート端子の電位Ｖｇ５を保持する。なお、センサ容量Ｃｓ２が、「第２の容量」の一例に相当する。

このように、本実施形態に係る画素回路１１０は、輝度劣化補償のための制御回路として、光センサＰｓ１、センサ容量Ｃｓ_１、発光制御トランジスタＭ３、及びスイッチングトランジスタＭ４を含む系と、光センサＰｓ２、センサ容量Ｃｓ_２、発光制御トランジスタＭ５、及びスイッチングトランジスタＭ６を含む系との２系統を含む。なお、各系それぞれの動作は、前述した第１の実施形態に係る画素回路１１０（図２参照）における、光センサＰｓ、センサ容量Ｃｓ、発光制御トランジスタＭ３、及びスイッチングトランジスタＭ４を含む制御回路の動作と同様である。

即ち、スイッチングトランジスタＭ４が、オン状態になると、データドライバ１３０から、補償用電圧信号線１１５を介して発光制御トランジスタＭ３のゲート端子に、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が印加される。なお、センサ初期電圧Ｖｓｏは、前述した第１の実施形態と同様に、発光制御トランジスタＭ３をリニア領域で動作させるために、十分に低い電圧に設定されていることが望ましい。

これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して、有機ＥＬ素子ＯＬに供給され、当該有機ＥＬ素子ＯＬの発光状態が制御される。

次いで、スイッチングトランジスタＭ４が、オフ状態になると、発光制御トランジスタＭ３のゲート端子がフローティングの状態となる。これにより、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏが、センサ容量Ｃｓ_１に保持される。なお、この時点では、発光制御トランジスタＭ３はオン状態であり、当該発光制御トランジスタＭ３のドレイン−ソース間を流れる電流ＩＬ＝Ｉｃである。

その後、センサ容量Ｃｓ_１に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ１の検出結果に基づくセンシング電流Ｉｓ１によって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

同様に、スイッチングトランジスタＭ６が、オン状態になると、データドライバ１３０から、補償用電圧信号線１１５を介して発光制御トランジスタＭ５のゲート端子に、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が印加される。なお、この場合には、センサ初期電圧Ｖｓｏは、発光制御トランジスタＭ５をリニア領域で動作させるために、十分に低い電圧に設定されていることが望ましい。

これにより、発光制御トランジスタＭ５がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ５を介して、有機ＥＬ素子ＯＬに供給され、当該有機ＥＬ素子ＯＬの発光状態が制御される。

次いで、スイッチングトランジスタＭ６が、オフ状態になると、発光制御トランジスタＭ５のゲート端子がフローティングの状態となる。これにより、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏが、センサ容量Ｃｓ_２に保持される。なお、この時点では、発光制御トランジスタＭ５はオン状態であり、当該発光制御トランジスタＭ５のドレイン−ソース間を流れる電流ＩＬ＝Ｉｃである。

その後、センサ容量Ｃｓ_２に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ２の検出結果に基づくセンシング電流Ｉｓ２によって放電され、当該放電に伴い、発光制御トランジスタＭ５のゲート電圧Ｖｇ５は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ５が、発光制御トランジスタＭ５の閾値電圧Ｖｔｈ５に到達すると、当該発光制御トランジスタＭ５はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

ここで、スイッチングトランジスタＭ４がオフ状態に制御されてから、発光制御トランジスタＭ３がオフ状態となるまでの時間は、センシング電流Ｉｓ１とセンサ容量Ｃｓ_１との関係に応じて決定される。同様に、スイッチングトランジスタＭ６がオフ状態に制御されてから、発光制御トランジスタＭ５がオフ状態となるまでの時間は、センシング電流Ｉｓ２とセンサ容量Ｃｓ_２との関係に応じて決定される。具体的には、有機ＥＬ素子ＯＬの輝度が高いほど、センシング電流Ｉｓ１及びＩｓ２それぞれの電流量は増大し、センサ容量Ｃｓ_１及びＣｓ_２それぞれの放電時間は短くなる。換言すると、有機ＥＬ素子ＯＬの輝度が低いほど、センシング電流Ｉｓ１及びＩｓ２それぞれの電流量は減少し、センサ容量Ｃｓ_１及びＣｓ_２それぞれの放電時間は長くなる。

そのため、例えば、有機ＥＬ素子ＯＬが劣化して輝度が低下した場合には、劣化前に比べて、センシング電流Ｉｓ１及びＩｓ２それぞれの電流量は減少し、センサ容量Ｃｓ_１及びＣｓ_２それぞれの放電時間はより長くなる。これにより、有機ＥＬ素子ＯＬの劣化後は、劣化前に比べて、発光制御トランジスタＭ３及びＭ５がオン状態となる期間が長くなるため、有機ＥＬ素子ＯＬの実効輝度が上昇し、結果として、当該有機ＥＬ素子ＯＬの輝度劣化が補償される。

なお、センサ容量Ｃｓ_１及びＣｓ_２それぞれの放電に係る期間は、各素子の容量値によっても異なる。そのため、例えば、センサ容量Ｃｓ_１及びＣｓ_２として、互いに容量値の異なる素子を適用してもよい。このような構成とすることで、センサ容量Ｃｓ_１の放電に基づく制御と、センサ容量Ｃｓ_２の放電に基づく制御とで、有機ＥＬ素子ＯＬの輝度劣化補償時の特性を変更することが可能となる。

また、上記の説明では、図５に示す画素回路１１０の各トランジスタとして、Ｐチャネル型のトランジスタを適用した場合を例に説明したが、必ずしも同構成に限定するものではない。具体的な一例として、図５に示す画素回路１１０の各トランジスタを、Ｎチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。

以上、図５を参照して、本実施形態に係る画素回路の構成の一例について説明した。

［２．２．駆動タイミング］
次に、図６を参照して、図５に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明する。図６は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための説明図である。なお、本説明では、ｉ行ｊ列に位置する画素回路１１０の場合を例に説明し、他の画素回路１１０については、同様のため詳細な説明は省略する。

図６において、参照符号Ｔ_０は、１フレーム期間中における有機ＥＬ素子ＯＬの発光させることで画像を表示させるための発光期間を模式的に示している。なお、図６に示すタイミングチャートでは、説明をわかりやすくするために、有機ＥＬ素子ＯＬの発光期間Ｔ_０を１フレーム期間として示しており、その他の制御のための期間については図示を省略している。そのため、１フレーム期間中に、発光期間Ｔ_０とは別に、例えば、駆動トランジスタの閾値のばらつきを補償するための制御期間等を別途設けてもよいことは言うまでもない。

図６に示すように、本実施形態に係る画素回路１１０は、発光期間Ｔ_０を、常時発光期間Ｔ_１１及びＴ_１２と、輝度劣化補償発光期間Ｔ_２１及びＴ_２２とに分けて制御可能に構成されている。なお、参照符号Ｔ_２１ｍ及びＴ_２２ｍは、それぞれ輝度劣化補償発光期間Ｔ_２１及びＴ_２２の最大値を示している。また、常時発光期間Ｔ_１１及びＴ_１２は、有機ＥＬ素子ＯＬを、発光輝度（階調）に応じたＤＴ信号に応じて決定される定電流Ｉｃに基づき常時発光させる期間を示している。

また、輝度劣化補償発光期間Ｔ_２１は、光センサＰｓ１の検出結果に応じて、有機ＥＬ素子ＯＬに供給される電流ＩＬの電流量と、当該電流ＩＬが供給される期間とを制御することで、有機ＥＬ素子ＯＬの輝度劣化を補償するための期間を示している。具体的には、輝度劣化補償発光期間Ｔ_２１の長さは、センサ容量Ｃｓ_１の放電時間（換言すると、光センサＰｓ１の検出結果に応じたセンシング電流Ｉｓ１）に基づき変化し、有機ＥＬ素子ＯＬの発光輝度が高いほど（即ち、駆動電流Ｉｃが増加するほど）、より短くなる傾向にある。

同様に、輝度劣化補償発光期間Ｔ_２２は、光センサＰｓ２の検出結果に応じて、有機ＥＬ素子ＯＬに供給される電流ＩＬの電流量と、当該電流ＩＬが供給される期間とを制御することで、有機ＥＬ素子ＯＬの輝度劣化を補償するための期間を示している。即ち、輝度劣化補償発光期間Ｔ_２２の長さは、センサ容量Ｃｓ_２の放電時間（換言すると、光センサＰｓ２の検出結果に応じたセンシング電流Ｉｓ２）に基づき変化し、有機ＥＬ素子ＯＬの発光輝度が高いほど（即ち、駆動電流Ｉｃが増加するほど）、より短くなる傾向にある。

なお、図６において、参照符号Ｐ１１〜Ｐ１７は、駆動電流Ｉｃに応じた（即ち、有機ＥＬ素子ＯＬの発光輝度に応じた）、常時発光期間Ｔ_１１及びＴ_１２と、輝度劣化補償発光期間Ｔ_２１及びＴ_２２との関係の一例を示している。

次に、図５及び図７を参照して、本実施形態に係る画素回路１１０の各素子の駆動タイミングの一例について説明する。図７は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。

なお、図７に示す例では、図６において、参照符号Ｐ１５で示したケースにおける、ＳＷ１信号及びＳＷ２信号と、発光制御トランジスタＭ３及びＭ５ぞれぞれのゲート電圧Ｖｇ３及びＶｇ５の時系列に沿った変化との関係の一例を示している。また、Ｓｃａｎ信号、ＤＴ信号、及びセンサ初期電圧Ｖｓｏについては、前述した第１の実施形態（図３参照）と同様のため、図７では図示を省略している。また、図７に示す例では、センサ容量Ｃｓ_１は、センサ容量Ｃｓ_２よりも容量値が大きくなるように設けられているものとする。

図７に示すように、ＳＷ１信号は、発光期間Ｔ_０中の期間Ｔ_１１において、Ｌレベルとなる。即ち、スイッチングトランジスタＭ４は、当該ＳＷ１信号に基づき、期間Ｔ_１１においてオン状態となる。また、ＳＷ２信号は、発光期間Ｔ_０中の期間Ｔ_１２において、Ｌレベルとなる。即ち、スイッチングトランジスタＭ６は、当該ＳＷ２信号に基づき、期間Ｔ_１２においてオン状態となる。

具体的には、図７に示すように、まず期間Ｔ_１２において、ｉ行目の補償制御信号線１１３ｂを介してＬレベルのＳＷ２信号の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ６がオン状態となる。これにより、当該画素回路１１０内の発光制御トランジスタＭ５のゲート端子に、ｊ列目の補償用電圧信号線１１５を介して、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が、ゲート電圧Ｖｇ５として印加される。

これにより、発光制御トランジスタＭ５がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号（即ち、ＤＴ（ｊ））に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ５を介して有機ＥＬ素子ＯＬに供給される。これにより、有機ＥＬ素子ＯＬは、駆動電流Ｉｃに応じた輝度で発光する。

なお、ＬレベルのＳＷ２信号の供給によりスイッチングトランジスタＭ６がオン状態となり、センサ初期電圧Ｖｓｏに基づき発光制御トランジスタＭ５が駆動する期間（即ち、有機ＥＬ素子ＯＬが駆動電流Ｉｃに応じた輝度で発光する期間）が、常時発光期間Ｔ_１２に相当する。

次いで、ＳＷ２信号がＨレベルになると、スイッチングトランジスタＭ６がオフ状態となり、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏがセンサ容量Ｃｓ_２に保持される。

その後、センサ容量Ｃｓ_２に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ２の検出結果に基づくセンシング電流Ｉｓ２によって放電され、当該放電に伴い、発光制御トランジスタＭ５のゲート電圧Ｖｇ５は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ５が、発光制御トランジスタＭ５の閾値電圧Ｖｔｈ５に到達すると、当該発光制御トランジスタＭ５はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

なお、センシング電流Ｉｓ２によるセンサ容量Ｃｓ_２の放電に伴い、ゲート電圧Ｖｇ５が上昇を開始し、当該ゲート電圧Ｖｇ５が閾値電圧Ｖｔｈ５に到達するまでの期間が、輝度劣化補償発光期間Ｔ_２２に相当する。また、前述したように、輝度劣化補償発光期間Ｔ_２２の長さは、センサ容量Ｃｓ_２の放電時間に相当し、センシング電流Ｉｓ２とセンサ容量Ｃｓ_２との関係に応じて決定される。

次に、期間Ｔ_１１において、ｉ行目の補償制御信号線１１３ａを介してＬレベルのＳＷ１信号の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ４がオン状態となる。これにより、当該画素回路１１０内の発光制御トランジスタＭ３のゲート端子に、ｊ列目の補償用電圧信号線１１５を介して、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が、ゲート電圧Ｖｇ３として印加される。

これにより、発光制御トランジスタＭ３がオン状態となり、保持容量Ｃ１に保持されたＤＴ信号に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して有機ＥＬ素子ＯＬに供給される。これにより、有機ＥＬ素子ＯＬは、駆動電流Ｉｃに応じた輝度で発光する。

なお、ＬレベルのＳＷ１信号の供給によりスイッチングトランジスタＭ４がオン状態となり、センサ初期電圧Ｖｓｏに基づき発光制御トランジスタＭ３が駆動する期間（即ち、有機ＥＬ素子ＯＬが駆動電流Ｉｃに応じた輝度で発光する期間）が、常時発光期間Ｔ_１１に相当する。

次いで、ＳＷ１信号がＨレベルになると、スイッチングトランジスタＭ４がオフ状態となり、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏがセンサ容量Ｃｓ_１に保持される。

その後、センサ容量Ｃｓ_１に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ１の検出結果に基づくセンシング電流Ｉｓ１によって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

なお、センシング電流Ｉｓ１によるセンサ容量Ｃｓ_１の放電に伴い、ゲート電圧Ｖｇ３が上昇を開始し、当該ゲート電圧Ｖｇ３が閾値電圧Ｖｔｈ３に到達するまでの期間が、輝度劣化補償発光期間Ｔ_２１に相当する。また、前述したように、輝度劣化補償発光期間Ｔ_２１の長さは、センサ容量Ｃｓ_１の放電時間に相当し、センシング電流Ｉｓ１とセンサ容量Ｃｓ_１との関係に応じて決定される。

このように、図７に示す例では、画素回路１１０は、（Ｔ_１１＋Ｔ_２１＋Ｔ_１２＋Ｔ_２２）／Ｔ_０のデューティー比で駆動することとなる。なお、常時発光期間Ｔ_１１及びＴ_１２が長く設定されるほど（即ち、ＳＷ１信号及びＳＷ２信号がＬレベルとなる期間が長いほど）、デューティー比がより高くなる傾向にある。そのため、例えば、常時発光期間Ｔ_１１及びＴ_１２を比較的長めに設定することで、疑似輪郭の発生を抑止することも可能となる。

以上、図６及び図７を参照して、図５に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明した。

［２．３．輝度劣化の補償の原理］
次に、上記に説明した本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理について、図５に示した画素回路１１０の回路構成をあわせて参照しながら説明する。

本実施形態に係る表示装置１０では、前述した第１の実施形態において（式１１）〜（式１３）として示した関係式は、以下に（式１６）〜（式１９）として示す関係式で表される。

なお、上記に（式１６）〜（式１９）として示した関係式において、係数Ｋ_２１は、輝度劣化率ａ、駆動電流Ｉｃ及び容量Ｃｓ_２と、輝度劣化補償期間Ｔ_２１との間の関係を決めるための定数である。同様に、係数Ｋ_２２は、輝度劣化率ａ、駆動電流Ｉｃ及び容量Ｃｓ_２と、輝度劣化補償期間Ｔ_２２との間の関係を決めるための定数である。

また、輝度劣化補償発光期間Ｔ_２１及びＴ_２２のそれぞれにおいて、補償後の輝度劣化率（即ち、輝度劣化補償率）が最大となるための条件は、以下に示す（式２０）及び（式２１）で表される。

ここで、図８に、本実施形態に係る表示装置１０における、相対輝度と、補償後の輝度劣化率Ｌｄ／Ｌｉとの間の関係の一例を示す。図８において、縦軸は、補償後の輝度劣化率Ｌｄ／Ｌｉを示している。また、横軸は、相対輝度を示している。

図８に示す例では、有機ＥＬ素子ＯＬの輝度劣化率ａ＝０．９５、１フレーム中の発光期間Ｔ_０における常時発光期間Ｔ_１１及びＴ_１２が占める割合Ｔ_１１／Ｔ_０＝Ｔ_１２／Ｔ_０＝０．２５、発光期間Ｔ_０における輝度劣化補償発光期間の最大値Ｔ_２１ｍ及びＴ_２２ｍが占める割合Ｔ_２１ｍ／Ｔ_０＝Ｔ_２２ｍ／Ｔ_０＝０．２５としている。このような条件のもと、図８に示す例は、相対輝度が１０％となる電流値Ｉｃにおいて、上記に示した（式２０）を満たし、かつ、相対輝度が３％となる電流値Ｉｃにおいて、上記に示した（式２１）を満たす場合における、相対輝度と補償後の輝度劣化率Ｌｄ／Ｌｉとの間の関係の一例を示している。

また、図８に示す例では、光センサＰｓ１及びＰｓ２として同等の性能のものを用いており、係数Ｋ_２１及びＫ_２２は、Ｋ_２１＝Ｋ_２２の関係を示す。また、センサ容量Ｃｓ_１は、センサ容量Ｃｓ_２よりも容量値が大きくなるように設けられており（即ち、Ｃｓ_１＞Ｃｓ_２）、相対輝度が１０％となる場合の駆動電流Ｉｃは、相対輝度が３％となる場合の駆動電流Ｉｃよりも大きくなる。

ここで、図４を参照するとわかるように、第１の実施形態に係る表示装置１０では、相対輝度１０％の未満の範囲において、補償後の輝度劣化率Ｌｄ／Ｌｉが、相対輝度の低下に伴い急激に減少し、有機ＥＬ素子ＯＬの輝度劣化率ａ＝０．９５にただちに収束する。これに対して本実施形態に係る表示装置１０に依れば、図８に示すように、相対輝度１０％の未満の範囲においても、相対輝度が３％未満となるまでは、補償後の輝度劣化率Ｌｄ／Ｌｉが、ａ＝０．９５よりも高い値に維持される。

なお、前述した第１の実施形態に係る表示装置１０のように、輝度劣化補償のための制御回路が１系統の構成においても、より低い相対輝度まで（例えば、相対輝度が３％以上の範囲において）補償後の輝度劣化率Ｌｄ／Ｌｉを、補償後の輝度劣化率Ｌｄ／Ｌｉが、ａ＝０．９５よりも高い値に維持することも可能である。この場合には、例えば、相対輝度が３％となる電流値Ｉｃにおいて、前述した（式１４）を満たすように、画素回路１１０に対して調整を施すことで、相対輝度が３％未満となるまでの範囲において、補償後の輝度劣化率Ｌｄ／Ｌｉを、ａ＝０．９５よりも高い値に維持することも可能となる。

しかしながら、第１の実施形態に係る表示装置１０では、前述した（式１４）を満たす条件を、より低輝度側に設定した場合には、高輝度側において、補償後の輝度劣化率Ｌｄ／Ｌｉが、相対的により低くなる傾向にある。

例えば、図９は、前述した第１の実施形態に係る表示装置１０と、本実施形態に係る表示装置１０との間における、相対輝度に応じた補償後の輝度劣化率Ｌｄ／Ｌｉの比較結果の一例を示す。即ち、図９は、図８に対して、比較例として、第１の実施形態に係る表示装置１０において、前述した（式１４）を満たす条件を、より低輝度側に設定した場合の、相対輝度に応じた補償後の輝度劣化率Ｌｄ／Ｌｉのグラフを追加した図である。なお、図９において、「２系統構成」として示されたグラフは、本実施形態に係る表示装置１０に対応し、「１系統構成」として示されたグラフは、比較例に対応している。

図９を参照するとわかるように、１系統構成の場合には、前述した（式１４）を満たす条件を、より低輝度側に設定することで、より広い相対輝度の範囲において、補償後の輝度劣化率Ｌｄ／Ｌｉを、ａ＝０．９５よりも高い値に維持することが可能となる。しかしながら、１系統構成の場合には、（式１４）を満たす条件を、より低輝度側に設定することにより、高輝度側において、補償後の輝度劣化率Ｌｄ／Ｌｉが、相対的に低くなっている。

これに対して、本実施形態に係る表示装置１０では、より広い相対輝度の範囲（特に、低輝度側）において補償後の輝度劣化率Ｌｄ／Ｌｉを、ａ＝０．９５よりも高い値に維持し、かつ、高輝度側においても、補償後の輝度劣化率Ｌｄ／Ｌｉを、より高い値に維持することが可能となる。

なお、上記では、画素回路１１０が、輝度劣化補償のための制御回路（即ち、光センサＰｓとセンサ容量Ｃｓとを用いた放電回路）を２系統備える場合の一例について説明したが、必ずしも同構成には限定されない。具体的な一例として、画素回路１１０は、輝度劣化補償のための制御回路を、３系統以上備えてもよい。

以上、図８及び図９を参照して、本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理について、図５に示した画素回路１１０の回路構成をあわせて参照しながら説明した。

［２．４．変形例］
次に、本実施形態に係る表示装置１０の変形例として、画素回路１１０の駆動タイミングの他の一例について説明する。

図６及び図７に示す駆動タイミングの例では、発光制御トランジスタＭ３の駆動に基づく常時発光期間Ｔ_１１の長さと、発光制御トランジスタＭ５の駆動に基づく常時発光期間Ｔ_１２の長さとがほぼ等しい場合の一例について説明した。一方で、輝度劣化補償発光期間Ｔ_２１ｍ及びＴ_２２ｍの長さが維持されていれば、常時発光期間Ｔ_１１及びＴ_１２の長さの比率は、想定される表示装置１０の運用形態に応じて適宜変更してもよい。

例えば、図１０は、本実施形態の変形例に係る画素回路１１０の駆動タイミングの一例について説明するための説明図である。なお、図１０における参照符号Ｐ１１’〜Ｐ１７’で示されたケースそれぞれは、図６に示す例において、参照符号Ｐ１１〜Ｐ１７で示されたケースに対応している。

図１０に示す例では、図６に示した常時発光期間Ｔ_１１を、必要最低限の長さに短縮することで、常時発光期間Ｔ_１２の長さを延長した場合の一例を示している。なお、このとき、常時発光期間Ｔ_１１の必要最低限の長さとは、発光制御トランジスタＭ３のゲート電圧Ｖｇ３を、センサ容量Ｃｓ１に保持するために要する時間に相当し、具体的には、数１０μｓ程度となる。

また、図１１は、本実施形態の変形例に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。即ち、図１１は、図５に示した本実施形態に係る画素回路１１０を、図１０に示すように、常時発光期間Ｔ_１２の長さが延長されるように駆動した場合における、当該画素回路１１０の駆動タイミングの一例を示している。なお、図１１に示す例では、図１０において、参照符号Ｐ１５’で示したケースにおける、ＳＷ１信号及びＳＷ２信号と、発光制御トランジスタＭ３及びＭ５ぞれぞれのゲート電圧Ｖｇ３及びＶｇ５の時系列に沿った変化との関係の一例を示している。

なお、前述したように、常時発光期間Ｔ_１１は、スイッチングトランジスタＭ４がオン状態に制御される期間、即ち、ＳＷ１信号がＬレベルとなる期間に相当する。また、常時発光期間Ｔ_１２は、スイッチングトランジスタＭ６がオン状態に制御される期間、即ち、ＳＷ２信号がＬレベルとなる期間に相当する。そのため、図１０及び図１１に示すように、画素回路１１０を駆動する場合には、ＳＷ１信号がＬレベルとなる期間を必要最低限の長さに短縮し、当該短縮分だけ、ＳＷ２信号がＬレベルとなる期間を延長すればよい。

なお、図１０及び図１１に示す例では、常時発光期間Ｔ_１１の長さを０に近似した場合に、変形例に係る画素回路１１０は、（Ｔ_２１＋Ｔ_１２＋Ｔ_２２）／Ｔ_０のデューティー比で駆動しているとみなすことが可能であることは言うまでもない。

以上、本実施形態に係る表示装置１０の変形例として、図１０及び図１１を参照して、画素回路１１０の駆動タイミングの他の一例について説明した。

［２．５．まとめ］
以上説明したように、本実施形態に係る表示装置１０は、輝度劣化補償のための制御回路を複数系統備え、１フレーム中の発光期間Ｔ_０を、当該系統ごとに、常時発光期間と、輝度劣化補償発光期間とに分けて制御可能に構成されている。このような構成のもと、表示装置１０は、常時発光期間において、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御を行う。また、表示装置１０は、複数系統設けられた輝度劣化補償のための制御回路ごとに、対応する輝度劣化補償発光期間の長さを制御することで、有機ＥＬ素子ＯＬの輝度劣化量に応じて、当該有機ＥＬ素子ＯＬの発光量を補正する（即ち、輝度劣化を補償する）。

このような構成により、本実施形態に係る表示装置１０は、前述した第１の実施形態に係る表示装置１０と同様に、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御と、有機ＥＬ素子ＯＬの輝度劣化の補償とを独立して制御することが可能となる。即ち、本実施形態に係る表示装置１０に依れば、より好適な態様で、有機ＥＬ素子ＯＬの輝度設定と、当該有機ＥＬ素子ＯＬの輝度劣化量に応じた発光量の補正とを実現することが可能となる。

また、本実施形態に係る表示装置１０では、常時発光期間Ｔ_１１及びＴ_１２の長さを適宜変更することが可能である。そのため、本実施形態に係る表示装置１０に依れば、常時発光期間Ｔ_１１及びＴ_１２の長さを、当該表示装置１０の運用形態にあわせて適宜設定することで、所謂疑似輪郭の発生を抑制することが可能となる。

また、本実施形態に係る表示装置１０では、光センサＰｓ１及びＰｓ２の感度特性に合わせて、光センサＰｓ１及びＰｓ２の設計パラメタ（例えば、センサの大きさ、センサへの照射光量、センサ容量Ｃｓ１及びＣｓ２の値等）を適宜調整することで、目標とする輝度劣化率ａにあわせて輝度劣化補償期間Ｔ_２１及びＴ_２２を適宜調整することが可能である。即ち、本実施形態に係る表示装置１０に依れば、輝度劣化補償期間Ｔ_２１及びＴ_２２における動作を、当該表示装置１０の運用形態にあわせて適宜設定することが可能である。

また、本実施形態に係る表示装置１０に依れば、より広い相対輝度の範囲（特に、低輝度側）において補償後の輝度劣化率Ｌｄ／Ｌｉを、あらかじめ決められた輝度劣化率ａよりも高い値に維持し、かつ、高輝度側においても、当該輝度劣化率Ｌｄ／Ｌｉを、より高い値に維持することが可能となる。

＜３．第３の実施形態＞
次に、本発明の第３の実施形態に係る表示装置について説明する。本実施形態に係る表示装置は、主に、画素回路１１０の構成や、当該画素回路１１０の駆動タイミングが、前述した各実施形態に係る表示装置と異なる。そこで、本説明では、本実施形態に係る表示装置について、特に、画素回路１１０の構成や、当該画素回路１１０の駆動タイミングに着目して説明し、その他の構成については、詳細な説明は省略する。

［３．１．画素回路の構成］
まず、図１２を参照して、本実施形態に係る画素回路の構成の一例について説明する。図１２は、本実施形態に係る画素回路の構成の一例について説明するための説明図である。

なお、図１２では、図１に示す表示部１００を構成する複数の画素回路１１０のうち、ｉ行ｊ列の交差箇所に対応して配置される画素回路１１０の一例を示している。また、表示部１００を構成する他の画素回路１１０については、図１２に示す画素回路１１０の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。

図１２に示すように、本実施形態に係る画素回路１１０は、有機ＥＬ素子ＯＬと、保持容量Ｃ１と、スイッチングトランジスタＭ１と、駆動トランジスタＭ２と、光センサＰｓ１と、センサ容量Ｃｓ_１１及びＣｓ_１２と、発光制御トランジスタＭ３と、スイッチングトランジスタＭ４及びＭ７とを有する。

駆動トランジスタＭ２と、発光制御トランジスタＭ３とは、例えば、Ｐチャネル型のＭＯＳＦＥＴ（metal−oxide−semiconductor field−effect transistor）により構成され得る。

駆動トランジスタＭ２は、ソース端子に電源電圧Ｖｄｄを供給する信号線が接続され、ドレイン端子には発光制御トランジスタＭ３のソース端子が接続される。また、発光制御トランジスタＭ３のドレイン端子には、有機ＥＬ素子ＯＬのアノード側が接続される。また、有機ＥＬ素子ＯＬのカソード側には、電源電圧Ｖｓｓが接続されている。

なお、駆動トランジスタＭ２と、保持容量Ｃ１と、スイッチングトランジスタＭ１とのそれぞれは、前述した第１の実施形態に係る画素回路１１０（図２参照）の、保持容量Ｃ１と、スイッチングトランジスタＭ１と、駆動トランジスタＭ２とに対応している。駆動トランジスタＭ２と、保持容量Ｃ１と、スイッチングトランジスタＭ１との間の接続関係についても、前述した第１の実施形態に係る画素回路１１０と同様のため、詳細な説明は省略する。

また、本実施形態に係る表示装置１０は、前述した第１の実施形態に係るＳＷ信号として、ＳＷ１信号及びＳＷ２信号を、画素回路１１０に対してそれぞれ別々に供給可能に構成されている。図１２に示す補償制御信号線１１３ａは、画素回路１１０に対してＳＷ１信号を供給するための信号線である。同様に、補償制御信号線１１３ｂは、画素回路１１０に対してＳＷ２信号を供給するための信号線である。なお、ＳＷ１信号及びＳＷ２信号については、前述した第１の実施形態に係るＳＷ信号と同様に、例えば、スキャンドライバ１２０が、各画素回路１１０に対して供給すればよい。

スイッチングトランジスタＭ４は、ソース端子が補償用電圧信号線１１５に接続され、ドレイン端子が発光制御トランジスタＭ３のゲート端子に接続されており、補償制御信号線１１３ａを介してゲート端子に伝達されるＳＷ１信号に応じて、オンまたはオフする。

光センサＰｓ１は、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサＰｓ１の材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。光センサＰｓ１は、一方の端子が、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されている。光センサＰｓ１は、有機ＥＬ素子ＯＬからの光の一部が照射されるように設けられている。

また、センサ容量Ｃｓ_１１の一方の端子は、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子は、基準電圧ＧＮＤに接続されている。また、センサ容量Ｃｓ_１２の一方の端子は、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子は、スイッチングトランジスタＭ７を介して基準電圧ＧＮＤに接続されている。スイッチングトランジスタＭ７は、補償制御信号線１１３ｂを介してゲート端子に伝達されるＳＷ２信号に応じて、オンまたはオフする。

即ち、スイッチングトランジスタＭ７がオフ状態の場合には、センサ容量Ｃｓ_１１及びＣｓ_１２のうち、センサ容量Ｃｓ_１１のみが、発光制御トランジスタＭ３のゲート端子と基準電圧ＧＮＤとの間に接続される。また、スイッチングトランジスタＭ７がオン状態の場合には、発光制御トランジスタＭ３のゲート端子と基準電圧ＧＮＤとの間に、センサ容量Ｃｓ_１１及びＣｓ_１２が並列に接続されることとなる。

このような構成により、スイッチングトランジスタＭ７がオフ状態の場合には、発光制御トランジスタＭ３のゲート端子の電位Ｖｇ３が、センサ容量Ｃｓ_１１に保持される。また、スイッチングトランジスタＭ７がオン状態の場合には、発光制御トランジスタＭ３のゲート端子の電位Ｖｇ３が、センサ容量Ｃｓ_１１及びＣｓ_１２に保持されることとなる。

即ち、スイッチングトランジスタＭ４がオン状態になると、データドライバ１３０から、補償用電圧信号線１１５を介して発光制御トランジスタＭ３のゲート端子に、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が印加される。

これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して、有機ＥＬ素子ＯＬに供給され、当該有機ＥＬ素子ＯＬの発光状態が制御される。

次いで、スイッチングトランジスタＭ４がオフ状態になると、発光制御トランジスタＭ３のゲート端子がフローティングの状態となる。

このとき、スイッチングトランジスタＭ７がオフ状態の場合には、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏが、センサ容量Ｃｓ_１１に保持される。なお、この時点では、発光制御トランジスタＭ３はオン状態であり、当該発光制御トランジスタＭ３のドレイン−ソース間を流れる電流ＩＬ＝Ｉｃである。

その後、センサ容量Ｃｓ_１１に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ１の検出結果に基づくセンシング電流Ｉｓ１によって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

また、スイッチングトランジスタＭ７がオン状態の場合には、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏが、センサ容量Ｃｓ_１１及びＣｓ_１２に保持される。なお、この時点では、発光制御トランジスタＭ３はオン状態であり、当該発光制御トランジスタＭ３のドレイン−ソース間を流れる電流ＩＬ＝Ｉｃである。

その後、センサ容量Ｃｓ_１１及びＣｓ_１２に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ１の検出結果に基づくセンシング電流Ｉｓ１によって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。なお、このときゲート電圧Ｖｇ３は、スイッチングトランジスタＭ７がオフ状態の場合とは異なる特性で変化することとなる。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

また、上記の説明では、図１２に示す画素回路１１０の各トランジスタとして、Ｐチャネル型のトランジスタを適用した場合を例に説明したが、必ずしも同構成に限定するものではない。具体的な一例として、図１２に示す画素回路１１０の各トランジスタを、Ｎチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。

以上、図１２を参照して、本実施形態に係る画素回路の構成の一例について説明した。

［３．２．駆動タイミング］
次に、図１３を参照して、図１２に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明する。図１３は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための説明図である。なお、本説明では、ｉ行ｊ列に位置する画素回路１１０の場合を例に説明し、他の画素回路１１０については、同様のため詳細な説明は省略する。

図１３において、参照符号Ｔ_０は、１フレーム期間中における有機ＥＬ素子ＯＬの発光させることで画像を表示させるための発光期間を模式的に示している。なお、図１３に示すタイミングチャートでは、説明をわかりやすくするために、有機ＥＬ素子ＯＬの発光期間Ｔ_０を１フレーム期間として示しており、その他の制御のための期間については図示を省略している。そのため、１フレーム期間中に、発光期間Ｔ_０とは別に、例えば、駆動トランジスタの閾値のばらつきを補償するための制御期間等を別途設けてもよいことは言うまでもない。

図１３に示すように、本実施形態に係る画素回路１１０は、発光期間Ｔ_０を、常時発光期間Ｔ_１１及びＴ_１２と、輝度劣化補償発光期間Ｔ_２１及びＴ_２２とに分けて制御可能に構成されている。なお、参照符号Ｔ_２１ｍ及びＴ_２２ｍは、それぞれ輝度劣化補償発光期間Ｔ_２１及びＴ_２２の最大値を示している。また、常時発光期間Ｔ_１１及びＴ_１２は、有機ＥＬ素子ＯＬを、発光輝度（階調）に応じたＤＴ信号に応じて決定される定電流Ｉｃに基づき常時発光させる期間を示している。

また、輝度劣化補償発光期間Ｔ_２１は、有機ＥＬ素子ＯＬの輝度劣化を補償するための期間に相当し、当該輝度劣化補償発光期間Ｔ_２１では、スイッチングトランジスタＭ７がオン状態に制御される。即ち、輝度劣化補償発光期間Ｔ_２１は、センサ容量Ｃｓ_１１及びＣｓ_１２の放電時間に基づき変化し、有機ＥＬ素子ＯＬの発光輝度が高いほど（即ち、駆動電流Ｉｃが増加するほど）、より短くなる傾向にある。

同様に、輝度劣化補償発光期間Ｔ_２２は、有機ＥＬ素子ＯＬの輝度劣化を補償するための期間に相当し、当該輝度劣化補償発光期間Ｔ_２２では、スイッチングトランジスタＭ７がオフ状態に制御される。即ち、輝度劣化補償発光期間Ｔ_２２は、センサ容量Ｃｓ_１１の放電時間に基づき変化し、有機ＥＬ素子ＯＬの発光輝度が高いほど（即ち、駆動電流Ｉｃが増加するほど）、より短くなる傾向にある。

なお、スイッチングトランジスタＭ７がオン状態において、センサ初期電圧Ｖｓｏが保持される容量（即ち、センサ容量Ｃｓ_１１及びＣｓ_１２の合成容量）が、「第１の容量」の一例に相当する。また、スイッチングトランジスタＭ７がオフ状態において、センサ初期電圧Ｖｓｏが保持される容量（即ち、センサ容量Ｃｓ_１１）が、「第２の容量」の一例に相当する。

図１３において、参照符号Ｐ２１〜Ｐ２７は、駆動電流Ｉｃに応じた（即ち、有機ＥＬ素子ＯＬの発光輝度に応じた）、常時発光期間Ｔ_１１及びＴ_１２と、輝度劣化補償発光期間Ｔ_２１及びＴ_２２との関係の一例を示している。

次に、図１２及び図１４を参照して、本実施形態に係る画素回路１１０の各素子の駆動タイミングの一例について説明する。図１４は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。なお、図１４に示す例では、図１３において、参照符号Ｐ２５で示したケースにおける、ＳＷ１信号及びＳＷ２信号と、発光制御トランジスタＭ３及びＭ５ぞれぞれのゲート電圧Ｖｇ３及びＶｇ５の時系列に沿った変化との関係の一例を示している。なお、Ｓｃａｎ信号、ＤＴ信号、及びセンサ初期電圧Ｖｓｏについては、前述した第１の実施形態（図３参照）と同様のため、図１４では図示を省略している。

図１４に示すように、ＳＷ１信号は、発光期間Ｔ_０中の期間Ｔ_１１及びＴ_１２において、Ｌレベルとなる。即ち、スイッチングトランジスタＭ４は、当該ＳＷ１信号に基づき、期間Ｔ_１１及びＴ_１２においてオン状態となる。また、ＳＷ２信号は、発光期間Ｔ_０中の期間Ｔ_１１及びＴ_２１ｍにおいて、Ｌレベルとなる。即ち、スイッチングトランジスタＭ７は、当該ＳＷ２信号に基づき、期間Ｔ_１１及びＴ_２１ｍにおいてオン状態となる。

具体的には、図１４に示すように、まず期間Ｔ_１２において、ｉ行目の補償制御信号線１１３ａを介してＬレベルのＳＷ１信号の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ４がオン状態となる。これにより、当該発光制御トランジスタＭ３のゲート端子に、ｊ列目の補償用電圧信号線１１５を介して、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が、ゲート電圧Ｖｇ３として印加される。

これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号（即ち、ＤＴ（ｊ））に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して有機ＥＬ素子ＯＬに供給される。これにより、有機ＥＬ素子ＯＬは、駆動電流Ｉｃに応じた輝度で発光する。

なお、期間Ｔ_１２及びＴ_２２ｍでは、ＳＷ２信号はＨレベルのため、スイッチングトランジスタＭ７はオフ状態となる。即ち、期間Ｔ_１２及びＴ_２２ｍにおいては、画素回路１１０内における、発光制御トランジスタＭ３のゲート端子と、基準電位ＧＮＤとの間には、容量Ｃｓ_１１及びＣｓ_１２のうち、容量Ｃｓ_１１のみが介在する状態となる。

次いで、ＳＷ１信号がＨレベルになると、スイッチングトランジスタＭ４がオフ状態となり、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏがセンサ容量Ｃｓ_１１に保持される。

その後、センサ容量Ｃｓ_１１に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ１の検出結果に基づくセンシング電流Ｉｓ１によって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

なお、センシング電流Ｉｓ１によるセンサ容量Ｃｓ_１１の放電に伴い、ゲート電圧Ｖｇ３が上昇を開始し、当該ゲート電圧Ｖｇ３が閾値電圧Ｖｔｈ３に到達するまでの期間が、輝度劣化補償発光期間Ｔ_２２に相当する。また、輝度劣化補償発光期間Ｔ_２２の長さは、センサ容量Ｃｓ_１１の放電時間に相当し、センシング電流Ｉｓ１とセンサ容量Ｃｓ_１１との関係に応じて決定される。

次に、期間Ｔ_１１において、ｉ行目の補償制御信号線１１３ａを介してＬレベルのＳＷ１信号の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ４がオン状態となる。これにより、当該画素回路１１０内の発光制御トランジスタＭ３のゲート端子に、ｊ列目の補償用電圧信号線１１５を介して、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が、ゲート電圧Ｖｇ３として印加される。

また、期間Ｔ_１１において、ｉ行目の補償制御信号線１１３ｂを介してＬレベルのＳＷ２信号の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ７がオン状態となる。これにより、画素回路１１０内における、発光制御トランジスタＭ３のゲート端子と、基準電位ＧＮＤとの間には、並列に接続された容量Ｃｓ_１１及びＣｓ_１２が介在する状態となる。

次いで、ＳＷ１信号がＨレベルになると、スイッチングトランジスタＭ４がオフ状態となり、補償用電圧信号線１１５を介して印加されたセンサ初期電圧Ｖｓｏがセンサ容量Ｃｓ_１１及びＣｓ_１２（換言すると、センサ容量Ｃｓ_１１及びＣｓ_１２の合成容量）に保持される。

その後、センサ容量Ｃｓ_１１及びＣｓ_１２に保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓ１の検出結果に基づくセンシング電流Ｉｓ１によって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。

なお、センシング電流Ｉｓ１によるセンサ容量Ｃｓ_１１及びＣｓ_１２の放電に伴い、ゲート電圧Ｖｇ３が上昇を開始し、当該ゲート電圧Ｖｇ３が閾値電圧Ｖｔｈ３に到達するまでの期間が、輝度劣化補償発光期間Ｔ_２１に相当する。また、輝度劣化補償発光期間Ｔ_２１の長さは、センサ容量Ｃｓ_１１及びＣｓ_１２（換言すると、センサ容量Ｃｓ_１１及びＣｓ_１２の合成容量）の放電時間に相当し、センシング電流Ｉｓ１とセンサ容量Ｃｓ_１１及びＣｓ_１２との関係に応じて決定される。

このように、図１４に示す例では、画素回路１１０は、（Ｔ_１１＋Ｔ_２１＋Ｔ_１２＋Ｔ_２２）／Ｔ_０のデューティー比で駆動することとなる。なお、常時発光期間Ｔ_１１及びＴ_１２が長く設定されるほど（即ち、ＳＷ１信号がＬレベルとなる期間が長いほど）、デューティー比がより高くなる傾向にある。そのため、例えば、常時発光期間Ｔ_１１及びＴ_１２を比較的長めに設定することで、疑似輪郭の発生を抑止することも可能となる。

以上、図１３及び図１４を参照して、図１２に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明した。

なお、本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理は、前述した第２の実施形態に係る表示装置１０と同様のため、詳細な説明は省略する。また、本実施形態に係る表示装置１０において、センサ容量Ｃｓ_１１及びＣｓ_１２の合成容量が、第２の実施形態に係る表示装置１０（図５参照）における、センサ容量Ｃｓ_１に相当する。また、本実施形態に係る表示装置１０において、センサ容量Ｃｓ_１１が、第２の実施形態に係る表示装置１０（図５参照）における、センサ容量Ｃｓ_２に相当する。

また、前述した例では、画素回路１１０が容量Ｃｓ_１１及びＣｓ_１２の２つの容量素子を備える例について説明したが、当該容量素子の数は必ずしも２つに限定されないことは言うまでもない。即ち、本実施形態に係る画素回路１１０は、３つ以上の容量素子を備えてもよい。この場合には、画素回路１１０に対して、当該３つ以上の容量素子の接続関係を切り替えるためのスイッチンストランジスタを適宜設ければよい。

［３．３．まとめ］
以上説明したように、本実施形態に係る表示装置１０において、画素回路１１０中の輝度劣化補償のための制御回路は、スイッチングトランジスタＭ７により、第１の容量（センサ容量Ｃｓ_１１及びＣｓ_１２の合成容量）と第２の容量（センサ容量Ｃｓ_１１）とを切り替え可能に構成されている。このような構成のもと、表示装置１０は、常時発光期間において、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御を行う。また、表示装置１０は、第１の容量の放電に基づく輝度劣化補償発光期間の長さの制御と、第２の容量の放電に基づく輝度劣化補償発光期間の長さの制御とのそれぞれにより、有機ＥＬ素子ＯＬの輝度劣化量に応じて、当該有機ＥＬ素子ＯＬの発光量を補正する（即ち、輝度劣化を補償する）。

このような構成により、本実施形態に係る表示装置１０は、前述した第１の実施形態に係る表示装置１０と同様に、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御と、有機ＥＬ素子ＯＬの輝度劣化の補償とを独立して制御することが可能となる。即ち、本実施形態に係る表示装置１０に依れば、より好適な態様で、有機ＥＬ素子ＯＬの輝度設定と、当該有機ＥＬ素子ＯＬの輝度劣化量に応じた発光量の補正とを実現することが可能となる。

また、本実施形態に係る表示装置１０では、常時発光期間Ｔ_１１及びＴ_１２の長さを適宜変更することが可能である。そのため、本実施形態に係る表示装置１０に依れば、常時発光期間Ｔ_１１及びＴ_１２の長さを、当該表示装置１０の運用形態にあわせて適宜設定することで、所謂疑似輪郭の発生を抑制することが可能となる。

また、本実施形態に係る表示装置１０では、光センサＰｓ１及びＰｓ２の感度特性に合わせて、光センサＰｓ１及びＰｓ２の設計パラメタ（例えば、センサの大きさ、センサへの照射光量、センサ容量Ｃｓ１及びＣｓ２の値等）を適宜調整することで、目標とする輝度劣化率ａにあわせて輝度劣化補償期間Ｔ_２１及びＴ_２２を適宜調整することが可能である。即ち、本実施形態に係る表示装置１０に依れば、輝度劣化補償期間Ｔ_２１及びＴ_２２における動作を、当該表示装置１０の運用形態にあわせて適宜設定することが可能である。

また、本実施形態に係る表示装置１０に依れば、より広い相対輝度の範囲（特に、低輝度側）において補償後の輝度劣化率Ｌｄ／Ｌｉを、あらかじめ決められた輝度劣化率ａよりも高い値に維持し、かつ、高輝度側においても、当該輝度劣化率Ｌｄ／Ｌｉを、より高い値に維持することが可能となる。

また、図５及び図１２を比較するとわかるように、本実施形態に係る表示装置１０は、前述した第２の実施形態に係る表示装置１０に比べて、画素回路１１０の回路規模をより縮小することが可能となる。

＜４．まとめ＞
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１０ 表示装置
１００ 表示部
１１０ 画素回路
１１２ 走査線
１１３ 補償制御信号線
１１４ データ線
１１５ 補償用電圧信号線
１２０ スキャンドライバ
１３０ データドライバ

Claims (10)

1. マトリックス状に配置された画素回路を含む表示装置であって、
   前記画素回路は、
   電流量に応じた輝度で発光する発光素子と、
   前記発光素子から出射される光の輝度を検出する光センサと、
   印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、
   を備え、
   前記補償制御回路は、
   前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、
   前記第２の期間において、前記光センサの検出結果と、前記第１の容量に保持された前記第２の電圧とに基づいて、前記発光素子に供給される電流量を制御し、
   前記第３の期間において、前記光センサの検出結果と、前記第２の容量に保持された前記第２の電圧とに基づいて、前記発光素子に供給される電流量を制御する
   ことを特徴とする、表示装置。
2. 前記第１の容量は、前記第２の期間に印加された前記第２の電圧を保持し、
   前記第２の容量は、前記第３の期間に印加された前記第２の電圧を保持する
   ことを特徴とする、請求項１に記載の表示装置。
3. 前記補償制御回路は、前記第１の容量及び前記第２の容量のうち、少なくともいずれかに保持された前記第２の電圧と、前記光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御する発光制御トランジスタを備えることを特徴とする、請求項２に記載の表示装置。
4. 前記画素回路は、前記光センサとして、互いに異なる第１の光センサと、第２の光センサとを備え、
   前記補償制御回路は、前記発光制御トランジスタとして、互いに異なる第１の発光制御トランジスタ及び第２の発光制御トランジスタを含み、
   前記第１の光センサの一方の端子と、前記第１の容量の一方の端子との双方は、前記第１の発光制御トランジスタのゲート端子側に接続され、
   前記第２の光センサの一方の端子と、前記第２の容量の一方の端子との双方は、前記第２の発光制御トランジスタのゲート端子側に接続され、
   前記第１の発光制御トランジスタは、前記第２の期間において、前記第１の容量に保持された前記第２の電圧と、前記第１の光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御し、
   前記第２の発光制御トランジスタは、前記第３の期間において、前記第２の容量に保持された前記第２の電圧と、前記第２の光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御する
   ことを特徴とする、請求項３に記載の表示装置。
5. 印加された前記第２の電圧が保持される容量を、前記第１の容量と前記第２の容量との間で切り替えるスイッチング素子を備え、
   前記発光制御トランジスタは、
   前記第２の期間において、前記第１の容量に保持された前記第２の電圧と、前記光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御し、
   前記第３の期間において、前記第２の容量に保持された前記第２の電圧と、前記光センサの検出結果とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御する
   ことを特徴とする、請求項３に記載の表示装置。
6. 前記第３の期間は、１フレーム期間中において、前記第２の期間よりも前に設定され、
   前記第１の容量は、前記第２の容量よりも大きい
   ことを特徴とする、請求項１〜５のいずれか一項に記載の表示装置。
7. 前記画素回路は、
   ゲート端子に印加される前記第１の電圧に基づき、ソース−ドレイン間を流れる電流量を制御する駆動トランジスタを備え、
   前記発光素子に供給される電流量は、前記駆動トランジスタと、前記補償制御回路とに基づき制御される、請求項１〜６のいずれか一項に記載の表示装置。
8. 前記駆動トランジスタは、前記補償制御回路の前段に設けられ、
   前記補償制御回路は、前記駆動トランジスタを介して供給される電流に基づき、前記発光素子に供給される電流量を制御する、請求項７に記載の表示装置。
9. 電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、を含む画素回路が、マトリックス状に配置された表示装置に、画像を表示させるための表示方法であって、
   前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、
   前記第２の期間において、前記光センサの検出結果と、前記第１の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、
   前記第３の期間において、前記光センサの検出結果と、前記第２の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、
   を含むことを特徴とする、表示方法。
10. 電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、印加された第２の電圧を保持する第１の容量及び第２の容量を含む補償制御回路と、を含む画素回路が、マトリックス状に配置された表示装置に、画像を表示させるためのプログラムであって、
    前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間及び第３の期間のうち、
    前記第２の期間において、前記光センサの検出結果と、前記第１の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、
    前記第３の期間において、前記光センサの検出結果と、前記第２の容量に保持された前記第２の電圧とに基づいて、当該発光素子に供給される電流量を制御することと、
    を実行させることを特徴とする、プログラム。

Images