KR102369835B1

KR102369835B1 - 표시 장치 및 표시 방법

Info

Publication number: KR102369835B1
Application number: KR1020150102574A
Authority: KR
Inventors: 세이키 타카하시; 타케시 오쿠노; 에이지 칸다
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-12-08
Filing date: 2015-07-20
Publication date: 2022-03-04
Also published as: KR20160069985A; US20160163260A1; US9886903B2

Abstract

화소 회로를 포함하는 표시 장치에 있어서, 상기 화소 회로는 발광 소자, 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 보상 제어 회로를 포함한다. 상기 보상 제어 회로는 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간과 다른 제2 기간에 인가된 제2 전압과 상기 광 센서의 검출 결과에 기초하여, 상기 발광 소자로 공급되는 전류 양을 제어한다.
상기 보상 제어 회로는 제1 제어 회로와 제2 제어 회로를 포함할 수 있다. 상기 제1 제어 회로는 상기 발광 소자를 발광시키기 위한 제1 전류량을 제어한다. 상기 제2 제어 회로는 상기 발광 소자로 공급되는 제2 전류량을 제어한다.

Description

표시 장치 및 표시 방법{DISPLAY APPARAUS AND DISPLAY METHOD}

본 발명은 표시 장치 및 표시 방법에 관한 것이다.

최근에 있어서는, 표시 장치로서, 유기 EL(Organic Electro-Luminescence) 소자 등의 자발광 소자를 포함하는 화소가 행렬 형상(매트릭스 형상)으로 배치되어 있는 평면형(플랫 패널형)의 표시 장치가 제공되고 있다.

JP

2001-524090

A

JP

2006-506307

A

유기 EL 소자와 같은 자발광 소자(이후에는, 단지「발광 소자」로 기재하는 경우가 있다)는 그 발광 휘도와 발광 시간에 비례하여 열화하는 특성이 있는 것으로 알려져 있다. 표시 장치에 표시시키는 영상의 내용은 일률적이지 않으므로 발광 소자(유기 EL 소자)의 열화에도 차이가 있다. 예를 들어, 흰색 등의 휘도가 높은 색을 표시하고 있는 발광 소자는 흑색 등의 휘도가 낮은 색을 표시하고 있는 발광 소자에 비해, 열화가 진행하기 쉬운 경향이 있다.

발광 소자의 열화가 진행하면, 당해 발광 소자의 휘도는 열화의 진행이 느린 다른 발광 소자의 휘도에 비해 상대적으로 저하되는 경향이 있다. 그 결과, 예를 들어, 소정의 일정한 패턴을 장시간 표시한 후 균일한 표시를 한 경우에는, 패턴이 잔존하여 시인되는 현상이 발생하는 경우가 있다. 이와 같은 현상은 일반적으로 「이미지·스틱킹(번인:burn-in)」으로서 알려져 있다.

이와 같은 발광 소자의 열화에 따른 화소 사이의 휘도의 변화를 저감하는 기술의 일 예가 특허 문헌 1에 개시되어 있다. 즉, 특허 문헌 1에 개시된 기술에서는, 화소 회로 내에 포함된 포토다이오드에 의해 발광 소자로부터 광의 일부를 수광하고, 수광 결과에 기초하여 발광 소자로 공급되는 전류량을 제어함으로써, 당해 발광 소자의 휘도 저하를 보상하고 있다. 그러나, 특허 문헌 1에 따른 기술에서는, 발광 소자로 공급되는 전류량을 제어하기 위한 트랜지스터를 포화 영역에서 동작시키기 때문에, 당해 트랜지스터의 특성 변동으로, 동작이 불안정하게 되는 경우가 있다.

또한, 다른 일 예로서, 특허 문헌 2에는, 화소 회로 내에 포함된 포토다이오드에 의해 발광 소자로부터 광의 일부를 수광하고, 수광 결과에 기초하여 발광 소자의 발광 시간(듀티비)을 제어함으로써, 당해 발광 소자의 휘도 저하를 보상하는 기술이 개시되어 있다. 그러나, 특허 문헌 2에 따른 기술은 발광 시의 듀티비를 제어함으로써, 발광 소자의 발광량을 제어하는 구동 방식이기 때문에, 동영상을 표시하는 경우에 본래 표시되어 있지 않은 윤곽(의사 윤곽)이 관측되는 경우가 있다.

여기서, 본 발명은 상기 문제를 감안하여 이루어진 것으로, 본 발명의 목적은 의사 윤곽의 발생을 억제하는 것이다. 또한, 본 발명의 목적은, 화소마다의 발광 소자의 열화량에 따라서, 당해 발광 소자의 발광량을 보다 바람직한 형태로 보정하는 것이 가능한 표시 장치 및 표시 방법을 제공하는 것이다.

상기 과제를 해결하기 위해, 본 발명의 관점에 의하면, 매트릭스 형상으로 배치된 화소 회로를 포함하는 표시 장치로서, 상기 화소 회로는, 전류량에 따른 휘도로 발광하는 발광 소자. 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 상기 발광 소자의 발광 기간 중 상기 발광 소자의 휘도 제어를 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간과는 다른 제2 기간에 인가된 제2 전압과, 상기 광 센서의 검출 결과에 기초하여, 상기 발광 소자로 공급되는 전류 양을 제어하는 보상 제어 회로를 포함하는 것을 특징으로 하는 표시 장치가 제공된다.

상기 보상 제어 회로는 인가된 상기 제2 전압을 유지하는 커패시터 및 상기 제2 기간에, 상기 광 센서의 검출 결과와 상기 커패시터에 유지된 상기 제2 전압에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 발광 제어 트랜지스터를 포함 할 수 있다.

상기 커패시터에 유지된 상기 제2 전압의 방전 기간은 상기 광 센서의 검출 결과에 따라서 제어되고, 상기 방전 기간에 기초하여 상기 제2 기간의 길이가 제어될 수 있다.

상기 광 센서와 상기 커패시터는 병렬로 접속되고, 상기 광 센서의 한 쪽의 단자와 상기 커패시터의 한 쪽의 단자는 상기 발광 제어 트랜지스터의 게이트 단자 측에 접속되고, 상기 제1 기간에 상기 발광 제어 트랜지스터의 게이트 단자에 인가된 상기 제2 전압이 상기 커패시터에 유지될 수 있다.

상기 발광 제어 트랜지스터의 게이트 단자에, 상기 제2 전압의 인가의 여부를 결정하는 스위칭 소자를 포함하고, 상기 제1 기간에, 상기 스위칭 소자가 온 상태로 제어되고, 상기 제2 기간에, 상기 스위칭 소자가 오프 상태로 제어됨으로써, 상기 발광 제어 트랜지스터의 게이트 단자가 플로팅 상태로 제어될 수 있다.

상기 화소 회로는, 게이트 단자에 인가되는 상기 제1 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하고, 상기 발광 소자로 공급되는 전류량은 상기 구동 트랜지스터와 상기 보상 제어 회로에 기초하여 제어될 수 있다.

상기 구동 트랜지스터는 상기 보상 제어 회로의 전단에 배치되고, 상기 보상 제어 회로는 상기 구동 트랜지스터를 통해 공급되는 전류에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어할 수 있다.

또한, 상기 과제를 해결하기 위해, 본 발명의 다른 관점에 의하면, 전류량에 따른 휘도로 발광하는 발광 소자와 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서를 구비한 화소 회로가 매트릭스 형상으로 배치된 표시 장치에 영상을 표시하기 위한 표시 방법으로서, 상기 발광 소자의 발광 기간 중 소정의 길이의 제1 기간에 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상기 발광 소자를 상시 발광시키는 단계 및 상기 제1 기간과는 다른 제2 기간에, 인가된 제2 전압과, 상기 광 센서의 검출 결과에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 단계를 포함하는 것을 특징으로 하는 표시 방법이 제공된다.

상기 과제를 해결하기 위한 본 발명의 다른 관점에 의하면 매트릭스 형상으로 배치된 화소 회로를 포함하는 표시 장치에 있어서 상기 화소 회로는 발광 소자, 광 센서, 제1 제어 회로, 및 제2 제어 회로를 포함한다.

상기 발광소자는 전류량에 따른 휘도로 발광한다. 상기 광 센서는 상기 발광 소자로부터 출사되는 광의 휘도를 검출한다. 상기 제1 제어 회로는 상기 발광 소자의 휘도를 제어하기 위한 제1 전압을 인가 받아서, 상기 발광 소자를 발광시키기 위한 제1 전류량을 제어한다. 상기 제2 제어 회로는 상기 제1 전압에 따라 결정된 제2 전압을 인가를 받고, 상기 제1 전류량을 기준으로 상기 제2 전압과 상기 광 센서의 검출 결과에 기초하여, 상기 발광 소자로 공급되는 제2 전류량을 제어한다.

이상 설명한 바와 같이 본 발명에 의하면, 의사 윤곽의 발생을 억제할 수 있다. 또한, 화소마다의 발광 소자의 열화량에 따라, 상기 발광 소자의 발광량을 보다 바람직한 형태로 보정하는 것이 가능한 표시 장치 및 표시 방법이 제공된다.

이하에 첨부 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 붙임으로써, 중복 설명을 생략한다.

<1. 표시 장치의 구성>

먼저, 도 1을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 개략 구성의 일 예에 대하여 설명한다. 도 1은 본 실시예에 따른 표시 장치의 구성의 일 예에 대하여 설명하기 위한 설명도이다. 또한, 도 1에 있어서, 도면의 가로 방향을 행 방향(X 방향), 세로 방향을 열 방향(Y 방향)으로 칭하는 경우가 있다. 도 1에 나타내는 바와 같이, 본 실시예에 따른 표시 장치(10)는 표시부(100), 스캔 드라이버(120), 및 데이터 드라이버(130)를 포함한다.

표시부(100)는 복수의 화소 회로(110)를 포함한다. 표시부(100)는 데이터 신호에 대응하는 영상을 상기 복수의 화소 회로(110)에 의해 형성되는 표시 화소에 표시시킨다. 표시부(100)에는, 복수 행의 주사 선들(112) 및 보상 제어 신호 선들(113) 각각이 행 방향(X 방향)을 향하여 연장된다. 또한, 표시부(100)에는, 복수 열의 데이터 선들(114) 및 보상용 전압 신호 선들(115) 각각이 열 방향(Y 방향)을 향하여 연장된다. 또한, 본 설명에서는, 도 1에 나타내는 바와 같이, 표시부(100)에는, N(N은 2 이상의 정수) 행의 주사 선들(112) 및 보상 제어 신호 선들(113), M(M은 2 이상의 정수) 열의 데이터 선들(114), 및 보상용 전압 신호 선들(115)이 마련되어 있는 것으로 설명한다.

복수의 화소 회로들(110) 각각은 행 방향(X 방향)으로 연장된는 복수의 주사 선들(112)과, 열 방향(Y 방향)으로 연장되는 복수의 데이터 선들(114)의 교차 부분들 각각에 대응하여 배치된다. 또한, 화소 회로(110)의 상세한 구성에 대하여는 별도로 후술한다.

또한, 표시부(100)에는, 도시하지 않은 상위의 제어 회로로부터, 제1 전원 전압(VDD), 제2 전원 전압(VSS), 및 기준 전압(GND)이 각각 공급된다. 예를들어, 제1 전원 전압(VDD)과 제2 전원 전압(VSS)은 화소 회로(110)에 포함된 발광 소자를 발광시키기 위한 전류를 공급하는 신호이다.

스캔 드라이버(120)에는, Y 방향으로 배열된 복수의 주사 선들(112) 및 보상 제어 신호 선들(113)이 접속되어 있다. 스캔 드라이버(120)는 행마다 배열된 주사 선(112)을 통하여, 당해 행에 대응하는 각 화소 회로(110)에 Scan 신호를 공급한다. 또한, 스캔 드라이버(120)는 행마다 배열된 보상 제어 신호 선(113)을 통하여, 당해 행에 대응하는 각 화소 회로(110)에 SW 신호를 공급한다. Scan 신호 및 SW 신호에 대하여는 별도로 후술한다.

데이터 드라이버(130)에는 X 방향으로 배열된 복수의 데이터 선들(114) 및 보상용 전압 신호 선들(115)이 접속되어 있다. 데이터 드라이버(130)는 열마다 배열된 데이터 선(114)을 통하여, 당해 열에 대응하는 각 화소 회로(110)에 발광 휘도(바꾸어 말하면, 계조)에 따른 DT 신호를 공급한다. 또한, 데이터 드라이버(130)는 열마다 배열된 보상용 전압 신호 선(115)을 통하여, 당해 열에 대응하는 각 화소 회로(110)에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)을 인가한다. DT 신호 및 센서 초기 전압(Vso)에 대하여는 별도로 후술한다.

<2. 화소 회로의 구성>

다음에, 도 2를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대해서 설명한다. 도 2는 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.

도 2에는 도 1에 나타내는 표시부(100)를 구성하는 복수의 화소 회로들(110) 중, i 행 j 열의 교차 장소에 대응하여 배치되는 화소 회로(110)의 일 예를 나타내고 있다. 또한, 표시부(100)를 구성하는 다른 화소 회로(110)에 대하여는, 도 2에 나타내는 화소 회로(110)의 구성과 동일한 구성을 취하는 것이 가능하기 때문에, 상세한 설명을 생략한다.

도 2에 나타내는 바와 같이, 화소 회로(110)는 유기 EL 소자(OL), 유지 커패시터(C1), 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 광 센서(Ps), 센서 커패시터(Cs), 발광 제어 트랜지스터(M3), 및 스위칭 트랜지스터(M4)를 갖는다.

구동 트랜지스터(M2) 및 발광 제어 트랜지스터(M3)는 예를 들어, P 채널형의 MOSFET(metal-oxide-semiconductor field-effect transistor) 일 수 있다.

도 2에 나타내는 바와 같이, 구동 트랜지스터(M2)는 드레인 단자에 발광 제어 트랜지스터(M3)의 소스 단자가 접속되고, 소스 단자에는 제1 전원 전압(VDD)을 공급하는 신호 선이 접속된다. 또한, 발광 제어 트랜지스터(M3)의 드레인 단자에는 유기 EL 소자(OL)의 애노드가 접속된다. 또한, 유기 EL 소자(OL)의 캐소드에는 제2 전원 전압(VSS)이 접속되어 있다.

스위칭 트랜지스터(M1)는 소스 단자가 데이터 선(114)에 접속되고, 드레인 단자가 구동 트랜지스터(M2)의 게이트 단자에 접속된다. 스위칭 트랜지스터(M1)는 주사 선(112)을 통하여 게이트 단자로 전달되는 Scan 신호에 의해 온 또는 오프된다.

유지 커패시터(C1)는 한 쪽의 단자가 구동 트랜지스터(M2)의 게이트 단자에 접속되고, 다른 쪽의 단자가 기준 전압(GND)에 접속되어 있다. 유지 커패시터(C1)는 구동 트랜지스터(M2)의 게이트 단자의 전위를 유지한다.

즉, 스위칭 트랜지스터(M1)가 온 상태로 됨으로써, 데이터 선(114)을 통하여, 데이터 드라이버(130, 도 1 참조)로부터 구동 트랜지스터(M2)의 게이트 단자로, 발광 휘도(바꾸어 말하면, 계조)에 따른 DT 신호가 전달된다. 이어서, 스위칭 트랜지스터(M1)가 오프 상태로 됨으로써, 데이터 선(114)을 통하여 전달된 DT 신호가 유지 커패시터(C1)에 유지된다.

스위칭 트랜지스터(M4)는 소스 단자가 보상용 전압 신호 선(115)에 접속되고, 드레인 단자가 발광 제어 트랜지스터(M3)의 게이트 단자에 접속된다. 스위칭 트랜지스터(M4)는 보상 제어 신호 선(113)를 통하여 게이트 단자에 전달되는 SW 신호에 의해 온 또는 오프된다.

광 센서(Ps)는 예를 들어, 포토다이오드나 포토트랜지스터 등을 포함할 수 있다. 또한, 광 센서(Ps)의 재료로서는, 예를 들어, 폴리실리콘, 아모퍼스실리콘 등을 들 수 있다. 광 센서(Ps)의 한 쪽의 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 광 센서(Ps)는 유기 EL 소자(OL)로부터의 광의 일부가 조사되도록 배치되어 있다.

또한, 센서 커패시터(Cs)의 한 쪽의 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 이와 같은 구성에 기초하여, 센서 커패시터(Cs)는 발광 제어 트랜지스터(M3)의 게이트 단자의 전위(Vg3)를 유지한다.

스위칭 트랜지스터(M4)가 온 되면, 보상용 전압 신호 선(115)을 통하여 데이터 드라이버(130, 도 1 참조)로부터 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 인가된다. 또한, 센서 초기 전압(Vso)이 「제2 전압」의 일 예에 상당한다. 또한, 센서 초기 전압(Vso)은 발광 제어 트랜지스터(M3)를 선형 영역에서 동작시키기 위해, 충분히 낮은 전압으로 설정되어 있는 것이 바람직하다.

그러면, 발광 제어 트랜지스터(M3)가 온 상태로 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호에 따라서 구동 트랜지스터(M2)가 선택적으로 온 상태로 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 발광 제어 트랜지스터(M3)를 통하여, 유기 EL 소자(OL)로 공급된다. 발광 제어 트랜지스터(M3)에 의해 당해 유기 EL 소자(OL)의 발광 상태가 제어된다. 이후에, 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류를 구동 전류(Ic)와 명시적으로 구별하는 경우에는, 「전류(IL)」로 기재하는 경우가 있다.

이어서, 스위칭 트랜지스터(M4)가 오프 상태로 되면, 발광 제어 트랜지스터(M3)의 게이트 단자가 플로팅 상태로 된다. 이것에 의해, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)가 센서 커패시터(Cs)에 유지된다. 또한, 이 시점에서는, 발광 제어 트랜지스터(M3)는 온 상태이고, 당해 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류(IL) = Ic이다.

그 후, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압(Vso) 보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 스위칭 트랜지스터(M4)가 오프 상태로 제어되고 나서 발광 제어 트랜지스터(M3)가 오프 상태로 될 때까지의 시간은, 센싱 전류(Is)와 센서 커패시터(Cs)와의 관계에 따라서 결정된다. 구체적으로는, 유기 EL 소자(OL)의 휘도가 높을수록, 센싱 전류(Is)의 전류량은 증대하고, 센서 커패시터(Cs)의 방전 시간은 짧아진다. 바꾸어 말하면, 유기 EL 소자(OL)의 휘도가 낮을수록, 센싱 전류(Is)의 전류량은 감소하고, 센서 커패시터(Cs)의 방전 시간은 길어진다.

그러므로, 예를 들어, 유기 EL 소자(OL)가 열화하여 휘도가 저하한 경우에는, 열화 전에 비해, 센싱 전류(Is)의 전류량은 감소하고, 센서 커패시터(Cs)의 방전 시간은 보다 길어진다. 이것에 의해, 유기 EL 소자(OL)의 열화 후에는, 열화 전에 비해 발광 제어 트랜지스터(M3)가 온 상태로 되는 시간이 길어지기 때문에, 유기 EL 소자(OL)의 실효 휘도가 상승하여, 상기 유기 EL 소자(OL)의 휘도 열화가 보상된다.

이상, 도 2를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하였다.

<3. 구동 타이밍>

이어서, 도 3을 참조하여, 도 2에 도시된, 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명한다. 도 3은 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다. 또한, 본 설명에서는, i 행 j 열에 위치하는 화소 회로(110)인 경우를 예로 설명하고, 다른 화소 회로(110)에 대하여는, 동일하기 때문에 상세한 설명은 생략한다.

도 3에 있어서, 참조 부호 T0는 1 프레임 기간 중에 있어서 유기 EL 소자(OL)를 발광시킴으로써, 영상을 표시하기 위한 발광 기간을 모식적으로 나타내고 있다. 또한, 설명을 쉽게 하기 위해, 도 3에 나타내는 타이밍차트에서는 유기 EL 소자(OL)의 발광 기간(T0)을 1 프레임 기간으로서 나타내고 있고, 그 외의 제어를 위한 기간에 대하여는 도시를 생략하고 있다. 그러므로, 1 프레임 기간 중에, 발광 기간(T0)과는 별도로, 예를 들어, 구동 트랜지스터의 문턱값의 변화를 보상하기 위한 제어 기간 등을 별도로 마련할 수 있다.

도 3에 도시된 바와 같이, 본 실시예에 따른 화소 회로(110)는 발광 기간(T0)을, 상시 발광 기간(T1)과 휘도 열화 보상 발광 기간(T2)으로 나눠서 제어 가능하게 구성되어 있다. 상시 발광 기간(T1)은 유기 EL 소자(OL)를 정전류(Ic)에 기초하여 상시 발광시키는 기간을 나타내고 있다. 정전류(Ic)는 발광 휘도(계조)에 따른 DT 신호에 의해서 결정된다. 또한, 휘도 열화 보상 발광 기간(T2)는 광 센서(Ps)의 검출 결과에 따라 유기 EL 소자(OL)에 공급되는 전류(IL)의 전류량과 당해 전류(IL)가 공급되는 기간을 제어함으로써, 유기 EL 소자(OL)의 휘도 열화를 보상하기 위한 기간이다. 또한, 상시 발광 기간(T1)이, 「제1 기간」의 일 예에 해당한다. 또한, 휘도 열화 보상 발광 기간(T2)이, 「제2 기간」의 일 예에 해당한다.

여기서, 도 3에 나타낸 각 타이밍에 대해서, 도 2에 나타낸 화소 회로(110)의 회로 구성에 맞추어서 참조하여 설명한다.

도 3에 나타내는 바와 같이, 제 i 행의 주사 선(112)을 통하여 공급되는 L 레벨의 Scan 신호(즉, Scan(i))에 의해, 화소 회로(110) 내의 스위칭 트랜지스터(M1)가 온 상태로 된다. 이것에 의해, 제 j 열의 데이터 선(114)을 통하여 상기 화소 회로(110) 내 구동 트랜지스터(M2)의 게이트 단자에, 발광 휘도(바꾸어 말하면, 계조)에 따른 DT 신호가 전달된다. 그리고, 상기 Scan 신호가 H 레벨로 되면 스위칭 트랜지스터(M1)가 오프 상태로 되고, 데이터 선(114)을 통하여 전달된 DT 신호(즉, DTj)가 유지 커패시터(C1)에 유지된다. 또한, 유지 커패시터(C1)에 유지되는 DT 신호가 「제1 전압」의 일 예에 해당한다.

이와 같이, Scan 신호에 동기하여, 화소 회로(110)내의 유지 커패시터(C1)에 발광 휘도에 따른 DT 신호가 유지된다. 또한, Scan 신호가 L 레벨로 되고, 유지 커패시터(C1)에 DT 신호가 유지되는 (즉, 화소 회로(110)에 데이터의 라이트를 행하는) 기간은 약 10μs일 수 있다. 단, 유지 커패시터(C1)에 DT 신호가 유지되는 기간은 이에 제한되는 것은 아니며, 표시부(100)를 구성하는 화소 회로(110)의 수(즉, 화소 수)에 따라, 달라질 수 있다.

또한, L 레벨의 Scan 신호의 공급이 개시되는 타이밍에 동기하여, 제 i 행의 보상 제어 신호 선(113)을 통하여 L 레벨의 SW 신호(즉, SW(i))의 공급이 시작되고, 화소 회로(110) 내의 스위칭 트랜지스터(M4)가 온 상태로 된다. 그러면, 제 j 열의 보상용 전압 신호 선(115)을 통하여, 상기 화소 회로(110) 내의 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위에 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 게이트 전압(Vg3)으로서 인가된다. 또한, 센서 초기 전압(Vso)의 전위의 설정에 대하여는, 도 5에서부터 상세히 설명한다.

그러면, 발광 제어 트랜지스터(M3)가 온 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호(즉, DT(j))에 따라서 구동 트랜지스터(M2)가 선택적으로 온 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 발광 제어 트랜지스터(M3)를 통하여 유기 EL 소자(OL)로 공급된다. 따라서, 유기 EL 소자(OL)는 구동 전류(Ic)에 따른 휘도로 발광한다.

또한, 유기 EL 소자(OL)가 구동 전류(Ic)에 따른 휘도로 발광하는 기간이 상시 발광 기간(T1)에 해당한다. 즉, 상시 발광 기간(T1)은 L 레벨의 SW 신호의 공급에 의해 스위칭 트랜지스터(M4)가 온 상태로 되고, 센서 초기 전압(Vso)에 기초하여 발광 제어 트랜지스터(M3)가 구동하는 기간에 해당한다.

이어서, SW 신호가 H 레벨로 되면, 스위칭 트랜지스터(M4)가 오프 상태로 되고, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)이 센서 커패시터(Cs)에 유지된다.

그 후, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압(Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)이 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)에 의해 방전된다. 이에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)이 제어되는 기간이 휘도 열화 보상 발광 기간(T2)에 해당한다. 또한, 전술한 바와 같이, 휘도 열화 보상 발광 기간(T2)의 길이는 센서 커패시터(Cs)의 방전 시간에 해당한다. 그리고, 휘도 열화 보상 발광 기간(T2)의 길이는 센싱 전류(Is)와 센서 커패시터(Cs)와의 관계에 따라서 결정된다.

이와 같이, 도 3에 나타내는 예에서는, 화소 회로(110)는 (T1 + T2)/T0의 듀티비로 구동하게 된다. 또한, 상시 발광 기간(T1)이 길게 설정될수록(즉, SW 신호가 L 레벨로 되는 기간이 길수록), 듀티비가 더 높아지는 경향이 있다. 그러므로, 상시 발광 기간(T1)를 비교적 길게 설정함으로써, 의사 윤곽의 발생을 억제하는 것도 가능하게 된다.

또한, 상술한 일련의 동작은 표시 장치(10)의 각 구성을 작동시키는 CPU를 기능시키기 위한 프로그램에 의해 달성될 수 있다. 상기 프로그램은 그 장치에 인스톨된 OS(Operating System)를 통하여 실행될 수 있다. 또한, 상기 프로그램은 상술한 처리를 실행하는 구성이 포함되는 장치가 읽기 가능하면, 기억되는 위치는 한정되지 않는다. 예를 들어, 장치의 외부로부터 접속되는 기록 매체에 프로그램이 저장될 수도 있다. 이 경우에는 프로그램이 저장된 기록 매체를 장치에 접속함으로써, 그 장치의 CPU가 상기 프로그램을 실행시키도록 구성하면 된다.

이상, 도 3을 참조하여, 도 2에 나타낸 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명하였다.

<4. 휘도 열화 보상 의 원리>

도 2에 나타낸 화소 회로(110)의 회로 구성에 맞춰서 참조하면서, 상기에 설명한 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화 보상에 따른 동작의 원리에 대해서 간단한 모델식에 기초하여 설명한다.

먼저, 화소 회로(110)에 포함 된 광 센서(Ps)의 저항을 Rs로 한 경우에, 상기 저항(Rs)이 유기 EL 소자(OL)의 휘도에 반비례하는 특성에 착안한초점 제1 모델에 대해서 설명한다. 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = Ic인 경우에, 유기 EL 소자(OL)의 휘도는 상기 전류(Ic)에 비례한다. 그리고 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = 0인 경우에, 유기 EL 소자(OL)의 휘도는 0으로 된다. 또한, 열화 전의 휘도에 대한 열화 후의 휘도의 비율을 나타내는 휘도 열화율을 a라 한다. 이 경우, 유기 EL 소자(OL)가 발광하고 있는 상태에 있어서, 광 센서(Ps)의 저항(Rs)은 a·Ic에 반비례하기 때문에, 광 센서(Ps)의 저항(Rs)은 이하에 나타내는 (식 1)로 나타내진다. 또한, 이하에 나타내는 (식 1)에 있어서 Krs는 저항(Rs)과, a·Ic와의 사이의 관계를 결정하는 상수이다.

또한, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)과, 광 센서(Ps)의 저항(Rs) 사이에는, 이하에 (식 2)로서 나타내는 관계식이 성립한다.

상기에 나타낸 (식 2)에서, t에 대해서 0 ~ t 범위에서 적분하고, Vg3에 대해서 Vso ~ Vg3의 범위에서 적분하면, 이하에 (식 3)에서 나타내는 관계식이 도출된다.

여기서, 상기에 나타낸 (식 3)에 대해, 전술한 (식 1)을 대입하고, t = T2로 하고, Vg3 = Vth3로 하면, 이하에 (식 4)로서 나타내는 관계식이 도출된다. 또한, 이하에 나타내는 (식 4)에 있어서, K2는 a·Ic 및 센서 커패시터(Cs)와, 시간(T2) 사이의 관계를 결정하는 상수이다.

이어서, 광 센서(Ps)를 흐르는 센싱 전류(Is)의 전류 값(이하, 단지「전류 값(Is)」이라 기재하는 경우가 있다)이 유기 EL 소자(OL)의 휘도에 비례하는 특성에 착안한초점 제2 모델에 대해서 설명한다. 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = Ic인 경우, 유기 EL 소자(OL)의 휘도는 상기 전류(Ic)에 비례한다. 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = 0인 경우, 유기 EL 소자(OL)의 휘도는 0으로 된다. 또한, 휘도 열화율을 a로 한 경우에는, 유기 EL 소자(OL)가 발광하고 있는 상태에서, 광 센서(Ps)의 전류 값(Is)은 a·Ic에 비례하기 때문에, 이하에 나타내는 (식 5)로 나타내진다.

또한, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)과, 광 센서(Ps)의 전류 값(Is) 사이에는, 이하에 (식 6)로서 나타내는 관계식이 성립한다.

상기에 나타낸 (식 6)에서, t에 대해서 0 ~ t 범위에서 적분하고 Vg3에 대해서 Vso ~ Vg3 범위에서 적분하면, 이하에 (식 7)로 나타내는 관계식이 도출된다.

여기서, 상기에 나타낸 (식 7)에 대해, 전술한 (식 5)를 대입하고, t = T2로 하고, Vg3 = Vth3로 하면, 이하에 (식 8) 로서 나타내는 관계식이 도출된다.

…(식 8a)

이상, (식 4) 및 (식 8) 로서 나타낸 바와 같이, 제1 모델과 제2 모델과의 쌍방에 있어서, 정수(K2)의 정의는 다른 것일지라도, 시간(T2)가 동일한 식으로 나타내진다. 그 결과, 상기 휘도(L)와 전류(Ic) 사이의 비례 관계를 나타내는 비례 계수(K1)를 사용함으로써, 휘도(L)는 이하에 나타내는 (식 9)로 나타내진다.

여기서, 도 3에 나타내는 타이밍차트에 기초하여 설명한 듀티비(T1 + T2)/T0는 100%를 초과하지 않기 때문에, 이하에 (식 10)의 조건식으로서 나타내진다.

상기에 (식 9)로서 나타낸 휘도(L)를 나타내는 식과, (식 10)으로서 나타낸 조건식에 기초하여, 휘도 열화율이 1(즉, 열화 없음)인 경우에, 열화 전의 유기 EL 소자(OL)의 휘도(Li)(이후에는, 「초기 휘도(Li)」라 칭하는 경우가 있다)는 이하에 나타내는 (식 11)으로 나타내진다.

또한, 휘도 열화율이 a(a < 1)인 경우에, 열화 후의 유기 EL 소자(OL)의 휘도(Ld)는 이하에 나타내는 (식 12)로 나타내진다.

여기서, 상기에 나타낸 (식 11) 및 (식 12)에 기초하여, 휘도 열화를 보상 한 후의 휘도 열화율(Ld/Li)은 이하에 나타내는 (식 13)으로 나타내진다.

또한, 소정의 휘도 열화율(a) 및 전류(Ic)의 조건에서, 열화 후의 듀티비가 100%(즉, 1)로 되는 경우에는 보상 후의 휘도 열화율(Ld/Li)이 최대 값을 갖게되는 것으로 생각될 수 있다. 이때, 열화 후의 듀티비가 100%(즉, 1)로 되는 경우의 조건은 이하에 나타내는 (식 14)로 나타내진다.

또한, 이때의 보상 후의 휘도 열화율(Ld/Li)의 최대 값을 Ld/Li(max)로 한 경우에, Ld/Li(max)는 이하에 나타내는 (식 15)로 나타내진다.

여기서, 도 4에, 본 실시예에 따른 표시 장치(10)에 있어서, 상대 휘도와 보상 후의 휘도 열화율(Ld/Li) 사이의 관계의 일 예를 나타낸다. 도 4에 있어서, 세로축은 보상 후의 휘도 열화율(Ld/Li)을 나타낸다. 또한, 가로축은 상대 휘도를 나타낸다. 또한, 본 설명에 있어서, 상대 휘도라 함은 전백(全白) 휘도(즉, 휘도의 최대 값)가 100%로 되도록 규격화된 휘도를 나타내는 것으로 한다.

유기 EL 소자(OL)의 휘도 열화율(a) = 0.95이고, 1 프레임 중의 발광 기간(T0)에 있어서 상시 발광 기간(T1)이 차지하는 비율(즉, 상시 발광 기간(T1)의 듀티비)T1/T0 = 0.5로 가정한다. 이 때, 상대 휘도가 10%가 되는 전류 값(Ic)에서, 상기에 나타낸 (식 14)를 만족하는 경우의 상대 휘도와 보상 후의 휘도 열화율(Ld/Li)과의 사이의 관계의 일 예를 나타낸 것이 도 4이다.

도 4에 나타내는 예에서는, 상대 휘도가 10%로 되는 경우에, 상기에 나타낸 (식 15)에 기초하여, 보상 후의 휘도 열화율(Ld/Li)이 최대 값(Ld/Li = 0.974)로 된다.

여기서, 도 4를 참조하면 알 수 있는 바와 같이, 상대 휘도가 보상 후의 휘도 열화율(Ld/Li)이 최대로 되는 휘도 보다 낮은 경우에는, 보상 후의 휘도 열화율(Ld/Li)은 상대 휘도의 저하에 따라 급격하게 감소하고, 유기 EL 소자(OL)의 휘도 열화율(a) = 0.95에 수렴한다. 이것은 전류(Ic)의 저하에 의해, 듀티비가 100% 이하로 되는 초기 휘도(Li)가 커지는 반면, 열화 후의 휘도(Ld)에 대하여는 듀티비가 전술한 (식 10)에 기초하여 100%로 고정되는 것에 기인한다. 그리고, 초기 휘도(Li)에 대해 듀티비가 100%가 되는 휘도 이하의 상대 휘도에 있어서, 보상 후의 휘도 열화율(Ld/Li)은 유기 EL 소자(OL)의 휘도 열화율(a)에 일치하여 0.95로 일정하게 된다.

이것에 대해, 상대 휘도가 보상 후의 휘도 열화율(Ld/Li)이 최대로 되는 휘도 보다도 높은 경우에는, 보상 후의 휘도 열화율(Ld/Li)은 상대 휘도의 상승에 따라 천천히 감소한다. 이것은 휘도 열화 보상 발광 기간(T2)이, 1 - T1/T0 = 0.5로부터 0을 향하여 천천히 감소하고 있는 것에 기인한다.

이와 같이, 광 센서(Ps)의 감도 특성에 맞춰서, 광 센서(Ps)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터(Cs)의 값 등)를 목표로 하는 휘도 열화율(a)을 고려하여 최적화함으로써, 휘도 열화 보상 기간(T2)을 설정하는 것이 가능하다. 일반적으로는, 가능한 한 넓은 휘도 범위에서 휘도 열화의 보상을 가능하게 하는 것이 바람직하지만, 보상 후의 휘도 열화율(Ld/Li)이 최대 값을 갖는 상대 휘도를 낮게 하면, 고휘도에 있어서 보상 후의 휘도 열화율(Ld/Li)이 작아지는 경향이 있다. 그러므로, 보상 후의 휘도 열화율(Ld/Li)이 최대 값을 갖는 휘도로는, 10%로부터 20%의 범위 내로 설정하는 것이 바람직하다.

또한, 전술한 바와 같이, 광 센서(Ps)는 예를 들어, 포토다이오드 또는 포토트랜지스터를 포함할 수 있다. 일반적으로, 포토다이오드는 전술한 제2 모델에 가까운 특성을 나타내는 경향이 있다. 또한, 포토트랜지스터는 전술한 제1 모델과 제2 모델의 중간의 특성을 나타내는 경향이 있다.

또한, 상기의 설명에서는, 도 2에 나타내는 화소 회로(110)의 각 트랜지스터로서, P 채널형의 트랜지스터를 적용한 경우를 예로서 설명하였으나, 반드시 이와같은 구성에 한정하는 것은 아니다. 구체적인 일 예로서, 도 2에 나타내는 화소 회로(110)의 각 트랜지스터를 N 채널형의 트랜지스터로 구성할 수 있다. 또한, 그 경우에는, 각 신호의 전위의 관계를 각 트랜지스터의 특성에 맞춰서 적절하게 변경할 수 있다.

이상, 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화의 보상에 따른 동작의 원리에 대해서, 도 2 및 도 4를 참조하면서, 간단한 모델 식에 기초하여 설명하였다.

(식 11)에 있어서, T1/T0 = 0으로 한 경우에는(즉, 상시 발광 기간(T1)의 길이를 0으로 설정한 경우), 초기 휘도(Li)는 이하에 나타내는 (식 16)과 같다.

마찬가지로, (식 12)에 있어서, T1/T0 = 0으로 한 경우에는, 열화 후의 유기 EL 소자(OL)의 휘도(Ld)는 이하에 나타내는 (식 17)과 같다.

여기서, 도 3에 도시된 타이밍차트에 기초하여 설명한 듀티비(T1 + T2)/T0 는 100%를 초과하지 않기 때문에, 이하에 (식 18a 및 식 18b)로서 나타내는 조건 식을 마련하고 있다.

…(식 18b)

이것에 의해, (식 18b)의 왼쪽의 식을 만족하지 않는 조건에 있어서, 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li) = 1로 되고, 100%의 보상이 가능하게 된다. 단, 구동 전류(Ic)의 증가에 따라, 초기 휘도(Li) 및 열화 후의 휘도(Ld)에 대해서, 듀티비가 작아지는 경향이 있다. 그러므로, 이와 같은 상황을 감안하여 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li) = 1을 유지하고, 또한, 비교적 높은 듀티비를 실현하기 위해, 휘도 열화 후에 듀티비가 100%로 되도록 정수(K2)를 조정할 수 있다. 또한, 휘도 열화 후에, 듀티비가 100%로 되기 위한 정수(K2)의 조건은 이하에 나타내는 (식 19)와 같다.

따라서, 소정의 휘도 열화율(a)에 있어서 구동 전류(Ic)가 변화한 경우에, 상기에 (식 19)로서 나타낸 관계식을 항상 만족하는 것이 가능하면, 보다 넓은 휘도 영역에서 100%의 휘도 열화 보상을 실현하는 것이 가능하다. 여기서, 본 실시예에 따른 표시 장치(10)에서는, 전류(Ic)의 변화에 따라서 센서 초기 전압(Vso)을 제어함으로써, 전류(Ic)가 변화한 경우에 상기에 (식 19)의 관계식을 만족하는 정수(K2)를 조정한다. 이하에, 상기 제어에 대하여, 구체적으로 예를 들어 설명한다.

예를 들어, 화소 회로(110) 중 광 센서(Ps)의 저항(Rs)이 유기 EL 소자(OL)의 휘도에 반비례하는 특성에 초점을 맞춘 제1 모델에 있어서는, (식 4)의 상수(K2)의 관계식을 (식 19)에 대입함으로써, 이하의 (식 20)의 관계식이 도출된다.

상대 휘도가 100%인 경우에, 센서 초기 전압(Vso) = - 7[V], 발광 제어 트랜지스터(M3)의 문턱값 전압(Vth3) = - 2[V]로 하고, 전류(Ic) = Ico로 하면, 상기의 (식 20)은 이하의 (식 21)과 같다. 또한, 본 설명에 있어서, 상대 휘도라 함은 전백(全白) 휘도(즉, 휘도의 최대 값)가 100%로 되도록 규격화된 휘도를 나타낸다.

또한, 상대 휘도가 L인 경우에 있어서 전류(Ic) 및 센서 초기 전압(Vso) 각각을 Ic(L) 및 Vso(L)로 하면, 상기의 (식 20)로부터 이하의 (식 22)가 도출된다.

상기의 (식 21)을 (식 22)에 대입하면, 이하의 (식 23)과 같은 관계식이 도출된다.

또한, 광 센서(Ps)의 전류 값(Is)이 유기 EL 소자(OL)의 휘도에 비례하는 특성에 초점을 맞춘 제2 모델에 있어서는, (식 8a)의 상수(K2)에 관한 관계식을 (식 19)에 대입함으로써, 이하에 (식 24)의 관계식이 도출된다.

상대 휘도가 100%인 경우에, 센서 초기 전압(Vso) = - 7[V], 발광 제어 트랜지스터(M3)의 문턱값 전압(Vth3) = - 2[V]로 하고, 전류(Ic) = Ico로 하면, 상기의 (식 24)는 이하의 (식 25)으로 나타내진다.

또한, 상대 휘도가 L인 경우에, 전류(Ic) 및 센서 초기 전압(Vso) 각각을 Ic(L) 및 Vso(L)로 하면, 상기의 (식 24)로부터 이하의 (식 26)가 도출된다.

상기에 나타낸 (식 25)을 (식 26)에 대입하면, 이하의 (식 27)과 같은 관계식이 도출된다.

여기서, 전류(Ic)와 휘도는 비례 관계에 있기 때문에, Ic(L)/Ico는 상대 휘도에 해당한다. 예를 들어, 도 5는 상대 휘도와 상기 상대 휘도에 따른 센서 초기 전압(Vso)(L) 사이의 관계의 일 예를 도시한 그래프이다. 도 5에서, 가로축은 상대 휘도를 나타낸다. 또한, 세로축은 상대 휘도에 따른 센서 초기 전압(Vso(L))[V]을 나타낸다. 또한, 도 5는 센서 초기 전압(Vso) = - 7[V], 발광 제어 트랜지스터(M3)의 문턱값 전압(Vth3) = - 2[V]로 한 경우를 도시한 것이다. 또한, 도 5에 있어서, 모델 1 및 모델 2는 각각 (식 21) 및 (식 25)에 대응한다.

또한, 도 6은 도 5에 도시된 바와 같이, 상대 휘도에 따른 센서 초기 전압(Vso(L))을 제어한 경우에, 상대 휘도와 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li) 사이의 관계의 일 예를 도시하고 있다. 도 6에 있어서, 가로축은 상대 휘도를 나타낸다. 또한, 세로축은 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)을 나타낸다.

즉, 도 5에 도시된 바와 같이, 상대 휘도에 따른 센서 초기 전압(Vso(L))을 제어함으로써, 도 6에 도시된 바와 같이 넓은 범위에서 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li) = 100%(즉, 100% 의 휘도 열화 보상)을 실현하는 것이 이론상으로 가능하게 된다.

센서 초기 전압(Vso) = - 7[V], 발광 제어 트랜지스터(M3)의 문턱값 전압(Vth3) = - 2[V]로 한 경우에, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)의 시간에 따른 변화에 초점을 맞춘다. 1 프레임 중 발광 기간(T0)은 반드시, 프레임 시간(즉, 1 프레임의 기간)에 일치한다고는 할 수 없다. 그러나, 본 설명에서는, 본 실시예에 따른 표시 장치(10)의 제어를 보다 쉽게 이해하기 위해, 프레임 시간과 발광 기간(T0)이 대략 일치하는(즉, 프레임 시간 = 발광 기간(T0)으로 하는) 것으로서 설명한다.

예를 들어, 도 7은 화소 회로(110) 중 광 센서(Ps)의 저항(Rs)이 유기 EL 소자(OL)의 휘도에 반비례하는 특성에 초점을 맞춘 제1 모델에서, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)의 시간에 따른 변화의 일 예를 도시한 것이다. 도 7에 있어서, 가로축은 시간(t)[ms]을 나타내고 있다. 또한, 세로축은 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)[V]을 나타내고 있다. 도 7에 도시된 예에서는, 상대 휘도가 10%, 50%, 및 100%인 경우 각각에 대하여, 문턱값 전압(Vth3)의 시간에 따른 변화를 도시한 것이다. 또한, 프레임 시간(T0)에 대하여는 T0 = 16.7[ms]로 한다.

도 8은 광 센서(Ps)의 전류 값(Is)이 유기 EL 소자(OL)의 휘도에 비례하는 특성에 초점을 맞춘 제2 모델에 있어서, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)의 시간에 따른 변화의 일 예를 도시한 것이다. 또한, 도 8에 있어서 가로축 및 세로축은 도 7과 동일하다. 또한, 도 8에 도시된 예에서는, 도 7에 도시된 예와 마찬가지로, 상대 휘도가 10%, 50%, 및 100%의 각각에 대하여, 문턱값 전압(Vth3)의 시간에 따른 변화를 도시한 것이다.

도 7 및 도 8에 도시된 바와 같이, 상대 휘도의 감소에 따라 센서 초기 전압(Vso(L))을 증가시킴으로써, 모든 상대 휘도의 조건에서 프레임 시간(T0) = 16.7[ms] 일 때, 게이트 전압(Vg3) = - 2[V]으로 되도록 조정하는 것이 이론상으로 가능하다.

여기서, 도 9을 참조하여, 도 5 내지 도 8을 참조하여 설명한 제어를 실현하기 위한 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명한다. 도 9는 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍 차트이다. 또한, 본 설명에서는, i 행 j 열에 위치하는 화소 회로(110)인 경우를 예로 설명하고, 다른 화소 회로(110)에 대하여는, 동일하기 때문에 상세한 설명은 생략한다.

도 9에 도시된 예에서는, L 레벨의 Scan 신호의 공급에 따른 화소 회로(110)로의 데이터(즉, DT 신호)의 기록에 동기하여, L 레벨의 SW 신호의 공급에 의해 상기 화소 회로(110)에 센서 초기 전압(Vso)이 기록된다. 또한, 도 9에 도시된 예에서는, 화소 회로(110)로의 데이터 및 센서 초기 전압(Vso)의 기록에 따른 시간은 수 10[μs]이다. 그리고, 도 9에 도시된 예에서는, Scan 신호 및 SW 신호가 H 레벨로 됨으로써, 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)와 센서 초기 전압(Vso)에 기초하여, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압(Vso)부터 시간에 따라 상승한다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱값 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고 유기 EL 소자(OL)에 공급되는 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

도 9에 도시된 예에서는, 화소 회로(110)로의 데이터 및 센서 초기 전압(Vso)이 기록되는 기간을 제외하고, 1 프레임 중의 발광 기간(T0)의 거의 전체가 휘도 열화 보상 발광 기간(T2)으로 된다. 즉, 도 9에 도시된 예에서는 거의 100%의 듀티비를 실현하고 있는 것을 알 수 있다.

이상, 소정의 휘도 열화율(a)에 있어서, 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)(바꾸어 말하면, 휘도 열화 보상율(Ld/Li))이 최대로 되도록 설정한 경우에 유기 EL 소자(OL)의 발광에 따른 각종 특성에 대해서 설명하였다.

실제 운용에 있어서, 목표 값으로 되는 휘도 열화율(a0), 광 센서(Ps)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터(Cs)의 값 등), 및 센서 초기 전압(Vso)의 각 설정에 따라서 유기 EL 소자(OL)의 휘도 열화율(a)이 순차적으로 변화된다. 여기서, 상기 실제 운용에 있어서 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)의 변화에 대해서 구체적으로 설명한다. 또한, 목표 값으로 되는 휘도 열화율(a0)이 「기준으로 되는 소정의 휘도 열화율」인 일 예에 해당한다.

먼저, 전술한 (식 19)에 있어서, 휘도 열화율(a) = a0으로 하고, 당해 (식 19)을 전술한 (식 16), (식 17), 및 (식 18b)에 대입하면, 이하에 (식 28), (식 29), 및 (식 30)로서 나타내는 관계식이 도출된다.

…(식 29)

…(식 30)

이 경우에, 휘도 열화율(a)의 변화에 따른 듀티비의 변화의 일 예가 도 10에 도시된다. 도 10은 본 실시예에 따른 표시 장치(10)에 있어서, 휘도 열화율(a)과 듀티비 사이의 관계의 일 예를 도시한 그래프이다. 도 10에 있어서, 가로축은 유기 EL 소자(OL)의 휘도 열화율(a)를 나타낸다. 세로축은 듀티비를 나타내고 있다. 또한, 도 10에 도시된 예에서는, 휘도 열화의 보상을 하지 않는 경우, 목표 값으로서 설정된 휘도 열화율(a0)이 a0 = 0.95인 경우, 및 a0 = 0.9인 경우에 대해서 휘도 열화율(a)과 듀티비와의 관계에 대해서 도시하고 있다.

도 10에 도시된 a0 = 0.95인 경우 및 a0 = 0.9인 경우의 그래프를 참조하면 알 수 있는 바와 같이, 본 실시예에 따른 표시 장치(10)는 초기 상태(즉, 휘도 열화율a = 1)에서, 듀티비가 목표 값으로 설정된 휘도 열화율(a0)과 대략 동일하게 된다. 그리고, 휘도 열화율(a)의 저하에 따라 듀티비는 증가하고, 휘도 열화율(a ≤ a0)에 있어서 최대 값이 1로 된다. 또한, 전술한 (식 28), (식 29), 및 (식 30)에 기초하여, 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)(즉, 휘도 열화 보상율(Ld/Li))은 이하에 나타내는 (식 31) 및 (식 32)으로 나타내진다.

…(식 32)

휘도 열화율(a)과 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)의 관계의 일 예가 도 11에 도시된다. 도 11은 본 실시예에 따른 표시 장치(10)의 휘도 열화율(a)과 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li) 사이의 관계의 일 예를 도시한 그래프이다. 도 11에 있어서, 가로축은 유기 EL 소자(OL)의 휘도 열화율(a)을 나타낸다. 세로축은 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)을 나타낸다. 도 11은 휘도 열화의 보상을 하지 않는 경우, 목표 값으로서 설정된 휘도 열화율(a0)이 a0 = 0.95인 경우 및 a0 = 0.9인 경우에 대해서 휘도 열화율(a)과 듀티비와의 관계에 대해서 도시하고 있다. 휘도 열화의 보상을 하지 않은 경우에 Ld/Li는 유기 EL 소자(OL)의 휘도 열화율(a)을 나타낸다.

도 10에 도시된, a0 = 0.95 인 경우 및 a0 = 0.9인 경우의 그래프를 참조하면 알 수 있는 바와 같이, 본 실시예에 따른 표시 장치(10)는 유기 EL 소자(OL)의 휘도 열화율(a)이 1부터 a0로 변화할 때까지의 기간 동안 100%의 휘도 열화 보상이 가능하다.

유기 EL 소자(OL)의 휘도 열화율(a)이 a0 미만(즉, a < a0)으로 되는 기간에는 상기 휘도 열화율(a)의 저하에 따라 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)도 저하 된다. 그러나, 휘도 열화율(a)이 a0 미만으로 되는 기간에도, 본 실시예에 따른 표시 장치(10)에 의하면, 휘도 열화의 보상을 행하지 않은 경우에 비해 유기 EL 소자(OL)의 열화에 따른 휘도의 저하가 억제된다.

즉, 도 11에 도시된 바와 같이, 목표 값으로 되는 휘도 열화율(a0)을 보다 낮게 설정함으로써, 초기 상태(즉, 휘도 열화율(a) = 1)의 듀티비가 낮지만 넓은 범위에 걸쳐서 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)을 1로 하는 것이 가능하게 된다(즉, 100%의 휘도 열화 보상이 가능하게 된다).

또한, 전술한 바와 같이, 광 센서(Ps)는 예를 들어, 포토다이오드나 포토트랜지스터 등을 포함할 수 있다. 일반적으로, 포토다이오드는 전술한 제2 모델에 가까운 특성을 나타내는 경향이 있다. 또한, 포토트랜지스터는 전술한 제1 모델과 제2 모델의 중간의 특성을 나타내는 경향이 있다.

또한, 상기의 설명에서는, 도 2에 도시된 화소 회로(110)의 각 트랜지스터로서 P 채널형의 트랜지스터를 적용한 경우를 예로서 설명하였으나, 반드시 이러한 구성에 한정되는 것은 아니다. 구체적인 일 예로서, 도 2에 나타내는 화소 회로(110)의 각 트랜지스터를 N 채널형의 트랜지스터로서 구성할 수 있다. 또한, 그 경우에는, 각 신호의 전위의 관계를 각 트랜지스터의 특성에 맞춰서 적절하게 변경할 수 있다.

이상, 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화의 보상에 따른 동작의 원리에 대해서, 도 2 및 도 5~도 11을 참조하면서, 간단한 모델 식에 기초하여 설명하였다.

<5. 센서 초기 전압(Vso)의 설정 방법>

이어서, 센서 초기 전압(Vso)의 설정 방법의 일 예에 대하여 설명한다. 유기 EL 소자(OL)의 발광 특성에 따라, 상대 휘도마다의 센서 초기 전압(Vso)을 설정하는 방법의 일 예에 대하여 도 12 및 도 13를 참조하여 설명한다. 도 12 및 도 13는 본 실시예에 따른 표시 장치(10)에서, 상대 휘도마다의 센서 초기 전압(Vso) 설정 방법의 일 예에 대하여 설명하기 위한 설명도이다.

이 항목에서 설명하는 상대 휘도마다의 센서 초기 전압(Vso)의 설정 방법은 각 상대 휘도에서 유기 EL 소자(OL)의 휘도를 측정하면서 센서 초기 전압(Vso)을 조정한다.

구체적으로는, 먼저 도 12와 같이, 각 계조(즉, 각 상대 휘도)에서 1 프레임 중 발광 기간(T0)을 상시 발광 상태(즉, T0 = T1)로 제어하고, 이 때의 유기 EL 소자(OL)의 휘도(L)를 측정한다. 또한, 이 때 측정되는 휘도(L)가 듀티비가 100%인 경우의 휘도로 되는 것은 도 12에 도시된 바와 같다.

이어서, 동일한 계조에 있어서, 도 13에 도시된 바와 같이 상시 발광 기간(T1) = 0으로 센서 초기 전압(Vso)을 변화시키면서, 유기 EL 소자(OL)의 휘도(L)가 종전에 측정한 듀티비가 100%인 경우의 휘도의 a0 배가 되도록 조정한다. 즉, 목표 값으로 설정된 휘도 열화율(a0)을 a0 = 0.95로 하는 경우에는, 듀티비가 100%인 경우의 휘도의 0.95 배로 되도록 센서 초기 전압(Vso)을 조정한다. 이 경우에는, 도 13에 도시된 바와 같이, 휘도 열화 보상 기간(T2)과 1 프레임 중 발광 기간(T0)은 T2 = a0 x T0의 관계를 만족하는 것으로 되고, 듀티비는 95%로 된다.

또한, 도 10를 참조하여 전술한 바와 같이, 본 실시예에 따른 표시 장치(10)에서는, 초기 상태(즉, 유기 EL 소자(OL)의 휘도 열화율(a) = 1)에서, 듀티비는 목표 값으로 설정된 휘도 열화율(a0)과 대략적으로 동일하다. 즉, 상시 발광 기간(T1) = 0으로서, 유기 EL 소자(OL)의 휘도(L)가 종전에 측정한 듀티비가 100%인 경우의 휘도의 a0 배가 되도록 센서 초기 전압(Vso)을 조정한다. 이로써, 목표 값으로 되는 휘도 열화율(a0)이 설정된 것으로 된다. 상기에서 설명한 조정을 각 계조에 대해 적절하게 실시함으로써, 계조마다의 센서 초기 전압(Vso)을 특정하면 된다.

또한, 상기에 설명한 조정은 반드시 모든 계조에 대해서 실시할 필요는 없다. 구체적인 일 예로서, 상기에 설명한 조정을 일부의 계조에 대해서 실시하고, 그 외의 계조에 대하여는 보간에 의해 센서 초기 전압(Vso)을 도출하는 구성으로 할 수 있다. 물론, 유기 EL 소자(OL)의 휘도 열화를 보다 정확히 보정하기 위해서는, 전 계조(전 상대 휘도)에 대해서, 상기에 설명한 조정을 실시하는 것이 바람직하다.

이상, 도 12 및 도 13를 참조하여, 센서 초기 전압(Vso)의 설정 방법의 일 예에 대하여 설명하였다.

<6. 정리>

이상 설명한 바와 같이, 본 실시예에 따른 표시 장치(10)는 발광 휘도(계조)에 따른 DT 신호의 인가를 받아서 유기 EL 소자(OL)의 휘도 제어를 행하기 위한 제어 회로와 센서 초기 전압(Vso)의 인가를 받아서 유기 EL 소자(OL)의 발광량을 보정하기 위한 제어 회로를 포함한다. 이와 같은 구성에 기초하여, 본 실시예에 따른 표시 장치(10)는 1 프레임 중의 발광 기간(T0)을 상시 발광 기간(T1)와 휘도 열화 보상 발광 기간(T2)으로 나눠서 제어한다. 즉, 본 실시예에 따른 표시 장치(10)는 상시 발광 기간(T1)에서, 발광 휘도(계조)에 따라 유기 EL 소자(OL)의 휘도를 제어한다. 또한, 표시 장치(10)는 상기 상시 발광 기간(T1)에 이어서 마련된 휘도 열화 보상 발광 기간(T2)의 길이를 제어함으로써, 유기 EL 소자(OL)의 휘도 열화량에 따라 상기 유기 EL 소자(OL)의 발광량을 보정한다(즉, 휘도 열화를 보상한다).

실시예

이와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10)는 발광 휘도(계조)에 따른 유기 EL 소자(OL)의 휘도 제어와 유기 EL 소자(OL)의 휘도 열화의 보상을 독립하여 제어하는 것이 가능하다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 유기 EL 소자(OL)의 휘도 설정과 상기 유기 EL 소자(OL)의 휘도 열화량에 따른 발광량의 보정을 실현하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)에서는 상시 발광 기간(T1)의 길이를 적절하게 변경하는 것이 가능하다. 그러므로, 본 실시예에 따른 표시 장치(10)에 의하면, 상시 발광 기간(T1)의 길이를 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정함으로써 의사 윤곽의 발생을 억제하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)는, 유기 EL 소자(OL)의 발광 휘도(바꾸어 말하면, 전류(Ic))의 변화에 따라서 센서 초기 전압(Vso)을 제어한다. 이와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10)는, 유기 EL 소자(OL)의 휘도 열화율(a)이 목표 값으로 설정된 휘도 열화율(a0) 이하인 기간에, 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)을 1로 제어하는 것이 가능하다(즉, 100%의 휘도 열화 보상이 가능하다).

또한, 본 실시예에 따른 표시 장치(10)에서는, 광 센서(Ps)의 감도 특성에 맞춰서, 광 센서(Ps)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터(Cs)의 값 등)을 적절하게 조정함으로써, 목표로 하는 휘도 열화율(a)에 맞춰서 휘도 열화 보상 기간(T2)을 적절하게 조정하는 것이 가능하다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 휘도 열화 보상 기간(T2)에 동작을 당해 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)는, 유기 EL 소자(OL)의 휘도 열화율(a)이 a0 미만(즉, a < a0)으로 되는 기간에서, 상기 휘도 열화율(a)의 저하에 따라 휘도 열화를 보상한 후의 휘도 열화율(Ld/Li)도 저하 된다. 그러나, 본 실시예에 따른 표시 장치(10)에 의하면, 휘도 열화율(a)가 a0 미만으로 되는 기간에서, 휘도 열화의 보상을 하지 않은 경우에 비해 유기 EL 소자(OL)의 열화에 따른 휘도의 저하를 억제하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)는 목표 값으로 되는 휘도 열화율(a0)의 설정에 따라 초기 상태(즉, 유기 EL 소자(OL)의 휘도 열화율(a) = 1의 상태)의 듀티비를 적절하게 조정하는 것이 가능하다. 또한, 본 실시예에 따른 표시 장치(10)는 유기 EL 소자(OL)의 열화에 따라서 듀티비가 증가하여 휘도 열화율(a) < a0 되면, 듀티비가 1이 된다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 듀티비는 항상 목표치가 되는 휘도 열화율(a0)에 따라 결정되는 값 이상이 되도록 제어된다. 따라서, 본 실시예에 따른 표시 장치(10)에 의하면, 목표 값으로 되는 휘도 열화율(a0)을 상기 표시 장치(10)의 운용 형태에 따라 적절히 설정함으로써, 소위 의사 윤곽의 발생을 억제하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)에서는, 「5. 센서 초기 전압(Vso)의 설정 방법」에서 설명한 간단한 절차를 통해 목표치가 되는 휘도 열화율(a0)을 적절하게 조정하는 것이 가능하다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 상기 표시 장치(10)의 운용 형태에 맞춰서 목표치가 되는 휘도 열화율(a0)에 따른 휘도 열화 보상을 위한 제어를 적절하게 수행하는 것이 가능하다.

이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예에 대해서 상세하게 설명하였으나, 본 발명은 이러한 예에 한정되지 않는다. 본 발명의 속하는 기술의 분야에 있어서 통상의 지식을 갖는 자이면, 특허 청구의 범위에 기재된 기술적 사상의 범주 내에 있어서, 각종의 변경예 또는 수정예에 착안하여 얻는 것은 명확하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이다.

10 : 표시 장치 100 : 표시부
110 : 화소 회로 112 : 주사 선
113 : 보상 제어 신호 선 114 : 데이터 선
115 : 보상용 전압 신호 선 120 : 스캔 드라이버
130 : 데이터 드라이버

Claims

매트릭스 형상으로 배치된 화소 회로를 포함하는 표시 장치에 있어서,
상기 화소 회로는,
전류량에 따른 휘도로 발광하는 발광 소자;
상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서; 및
상기 발광 소자의 발광 기간 중, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간과 다른 제2 기간에 인가된 제2 전압과 상기 광 센서의 검출 결과에 기초하여, 상기 발광 소자로 공급되는 전류 양을 제어하는 보상 제어 회로를 포함하는 것을 특징으로 하고,
상기 보상 제어 회로는,
인가된 상기 제2 전압을 유지하는 커패시터; 및
상기 제2 기간에, 상기 광 센서의 검출 결과와 상기 커패시터에 유지된 상기 제2 전압에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 발광 제어 트랜지스터를 포함하며,
상기 커패시터에 유지된 상기 제2 전압의 방전 기간은 상기 광 센서의 검출 결과에 따라서 제어되고,
상기 방전 기간에 기초하여, 상기 제2 기간의 길이가 제어되는 표시 장치.
삭제
삭제
제1 항에 있어서,
상기 광 센서는 상기 커패시터와 병렬로 접속되고,
상기 광 센서의 한 쪽 단자와, 상기 커패시터의 한 쪽 단자는 상기 발광 제어 트랜지스터의 게이트 단자 측에 접속되고,
상기 제1 기간에 상기 발광 제어 트랜지스터의 게이트 단자에 인가된 상기 제2 전압이 상기 커패시터에 유지되는 것을 특징으로 하는 표시 장치.
제4 항에 있어서,
상기 발광 제어 트랜지스터의 게이트 단자에 상기 제2 전압의 인가 여부를 결정하는 스위칭 소자를 포함하고,
상기 제1 기간에, 상기 스위칭 소자가 온 상태로 제어되고,
상기 제2 기간에, 상기 스위칭 소자가 오프 상태로 제어됨으로써, 상기 발광 제어 트랜지스터의 게이트 단자가 플로팅 상태로 제어되는 것을 특징으로 하는 표시 장치.
제5 항에 있어서,
상기 화소 회로는,
게이트 단자에 인가되는 상기 제1 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하고,
상기 발광 소자로 공급되는 전류량은 상기 구동 트랜지스터와 상기 보상 제어 회로에 기초하여 제어되는 표시 장치.
제6 항에 있어서,
상기 구동 트랜지스터는 상기 보상 제어 회로의 전단에 배치되고,
상기 보상 제어 회로는 상기 구동 트랜지스터를 통해 공급되는 전류에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 표시 장치.
삭제
매트릭스 형상으로 배치된 화소 회로를 포함하는 표시 장치에 있어서,
상기 화소 회로는,
전류량에 따른 휘도로 발광하는 발광 소자;
상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서;
상기 발광 소자의 휘도를 제어하기 위한 제1 전압을 인가 받아서, 상기 발광 소자를 발광시키기 위한 제1 전류량을 제어하는 제1 제어 회로; 및
상기 제1 전압에 따라 결정된 제2 전압을 인가를 받고, 상기 제1 전류량을 기준으로 상기 제2 전압과 상기 광 센서의 검출 결과에 기초하여, 상기 발광 소자로 공급되는 제2 전류량을 제어하는 제2 제어 회로를 포함하는 것을 특징으로 하고,
상기 제2 제어 회로는,
인가된 상기 제2 전압을 유지하는 커패시터;
상기 광 센서의 검출 결과와 상기 커패시터에 유지된 상기 제2 전압에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 발광 제어 트랜지스터를 포함하며,
상기 커패시터에 유지된 상기 제2 전압의 방전 기간은 상기 광 센서의 검출 결과에 따라서 제어되고,
상기 방전 기간에 기초하여 1 프레임 중 상기 발광 소자의 발광 기간의 길이가 제어되는 표시 장치.
제9 항에 있어서,
상기 제2 제어 회로는 상기 제2 전압에 따라 1 프레임 중 상기 발광 소자의 발광 기간을 제어하는 표시 장치.
제9 항에 있어서,
상기 제1 전압에 따른 상기 제2 전압은 기준으로 되는 소정의 휘도 열화율에 기초하여, 미리 설정되는 것을 특징으로 하는 표시 장치.
제11 항에 있어서,
상기 제1 전압에 따른 상기 제2 전압은 상기 발광 소자의 휘도 열화율이 상기 소정의 휘도 열화율인 경우에, 1 프레임 중 상기 발광 소자의 발광 기간이 소정의 기간으로 되도록 미리 설정되는 것을 특징으로 하는 표시 장치.
제11 항에 있어서,
상기 제2 전압은 상기 발광 소자의 휘도 열화율이 상기 소정의 휘도 열화율인 경우에, 상기 발광 소자가 소정의 듀티비로 발광하도록 미리 설정되는 것을 특징으로 하는 표시 장치.
삭제
삭제
제9 항에 있어서,
상기 제1 제어 회로는,
게이트 단자에 인가되는 상기 제1 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하고,
상기 발광 소자로 공급되는 전류량은 상기 구동 트랜지스터와 상기 제2 제어 회로에 기초하여 제어되는 표시 장치.
제16 항에 있어서,
상기 구동 트랜지스터는 상기 제2 제어 회로의 전단에 배치되고,
상기 제2 제어 회로는 상기 구동 트랜지스터를 통해 공급되는 상기 제1 전류량을 기준으로, 상기 발광 소자로 공급되는 상기 제2 전류량을 제어하는 표시 장치.