WO2015198597A1 - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
WO2015198597A1
WO2015198597A1 PCT/JP2015/003176 JP2015003176W WO2015198597A1 WO 2015198597 A1 WO2015198597 A1 WO 2015198597A1 JP 2015003176 W JP2015003176 W JP 2015003176W WO 2015198597 A1 WO2015198597 A1 WO 2015198597A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
display device
pixels
transistor
switch
Prior art date
Application number
PCT/JP2015/003176
Other languages
English (en)
French (fr)
Inventor
晋也 小野
Original Assignee
株式会社Ｊｏｌｅｄ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｊｏｌｅｄ filed Critical 株式会社Ｊｏｌｅｄ
Priority to JP2016529080A priority Critical patent/JPWO2015198597A1/ja
Priority to US15/321,363 priority patent/US20170162114A1/en
Publication of WO2015198597A1 publication Critical patent/WO2015198597A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • the present invention relates to a display device having a plurality of pixels and a driving method thereof.
  • a display device using an organic electroluminescence (EL) element As a display device using a current-driven light emitting element, a display device using an organic electroluminescence (EL) element is known.
  • the organic EL display device using the self-emitting organic EL element does not require a backlight necessary for a liquid crystal display device, and is optimal for thinning the device. Moreover, since there is no restriction
  • Patent Document 1 discloses a configuration in which a power line in an active matrix display device is improved to increase pixel definition.
  • the present disclosure provides a display device that can suppress a decrease in display uniformity and a driving method thereof.
  • One embodiment of a display device is a display device including a plurality of pixels, each of the plurality of pixels emitting light according to a supplied current and driving for supplying current to the light-emitting element.
  • the display device includes a transistor and a storage capacitor connected between a gate and a source of the driving transistor.
  • the display device causes the light-emitting element to emit light in some of the plurality of pixels and the voltage of the storage capacitor to be used in the other part.
  • a control unit is provided that applies the drain voltage of the driving transistor of another part of the pixel independently of the drain voltage of the part of the pixel.
  • the display device or the like in the present disclosure it is possible to suppress a decrease in display uniformity.
  • FIG. 1 is a block diagram showing a schematic configuration of an organic EL display device according to an embodiment.
  • FIG. 2 is a circuit diagram illustrating a circuit configuration of a pixel in the organic EL display device according to the embodiment.
  • FIG. 3 is a timing chart showing the operation of the pixel in the organic EL display device according to the embodiment.
  • FIG. 4A is an explanatory diagram illustrating a state of a pixel in the Vth detection period illustrated in FIG.
  • FIG. 4B is an explanatory diagram illustrating a state of the pixel in the light emission period illustrated in FIG. 3.
  • FIG. 5 is a graph showing IV characteristics of the drive transistor. 6A and 6B are diagrams for explaining the display state of the organic EL display device according to the embodiment.
  • FIG. 1 is a block diagram showing a schematic configuration of an organic EL display device according to an embodiment.
  • FIG. 2 is a circuit diagram illustrating a circuit configuration of a pixel in the organic EL display device according to the embodiment.
  • FIG. 6A is a timing chart showing the operation of the organic EL display device.
  • FIG. It is a figure which shows typically the state of the display area in the time t20.
  • FIG. 7 is a circuit diagram illustrating a circuit configuration of a pixel in an organic EL display device according to a comparative example.
  • FIG. 8 is an explanatory diagram showing the state of the pixels in the Vth detection period in the organic EL display device according to the comparative example.
  • FIG. 9 is a diagram schematically showing the arrangement of the second VDD line and the RESET line in the organic EL display device according to the embodiment.
  • FIG. 10 is a circuit diagram illustrating a circuit configuration of a pixel in the organic EL display device according to the first modification.
  • FIG. 10 is a circuit diagram illustrating a circuit configuration of a pixel in the organic EL display device according to the first modification.
  • FIG. 11 is a circuit diagram illustrating a circuit configuration of a pixel in an organic EL display device according to Modification 2.
  • FIG. 12 is a circuit diagram illustrating a circuit configuration of a pixel in an organic EL display device according to Modification 3.
  • FIG. 13 is a circuit diagram illustrating a circuit configuration of a pixel in an organic EL display device according to Modification 4.
  • FIG. 14 is an external view of a thin flat TV incorporating the display device of the present disclosure.
  • FIG. 1 is a block diagram showing a schematic configuration of the organic EL display device according to the present embodiment.
  • FIG. 2 is a circuit diagram showing a circuit configuration of a pixel in the organic EL display device according to the present embodiment.
  • the organic EL display device 1 shown in FIG. 1 includes a display area 2 and a control unit 3, and pixels 4 to be described later are arranged in a matrix in the display area 2.
  • the control unit 3 performs various controls on the plurality of pixels 4 arranged in the display area 2, and includes a timing control circuit 5, a scanning line driving circuit 6, a signal line driving circuit 7, and a voltage control circuit 8. .
  • the plurality of pixels 4 arranged corresponding to the same scanning line are appropriately referred to as “display lines”.
  • the timing control circuit 5 performs, for example, synchronization between the scanning line driving circuit 6 and the signal line driving circuit 7, timing control of the operation of the organic EL display device 1 for each frame, and the like.
  • the scanning line driving circuit 6 drives the scanning lines in the display area 2 based on the control signal from the timing control circuit 5. Specifically, the scanning line driving circuit 6 outputs the SCAN signal, the ENABLE signal, and the RESET1 signal to the RESET3 signal to each pixel 4 based on the vertical synchronizing signal and the horizontal synchronizing signal at least in display line units. In the pixel example shown in FIG. 2, these signals are output to the SCAN line 61, the ENABLE line 62, and the RESET lines 63 to 65, and are used to control on and off of the connection destination transistors (switches).
  • the signal line drive circuit 7 drives the signal line (DATA line 71 in FIG. 2) in the display area 2 based on the control signal from the timing control circuit 5. More specifically, the signal line drive circuit 7 outputs a signal voltage DATA indicating the luminance of the pixel 4 to each pixel 4 based on the video signal and the horizontal synchronization signal. This signal voltage DATA is output to the DATA line 71 shown in FIG. 2 and used to indicate the luminance of the connection destination pixel 4.
  • the voltage control circuit 8 supplies various power supply voltages to the display area 2.
  • the various power supply voltages are VDD1 (positive power supply voltage), VDD2 (positive power supply voltage), VSS (negative power supply voltage), VREF, and VRST.
  • the positive power supply voltage and the negative power supply voltage do not indicate the level of the voltage value with respect to GND, but indicate only the positive power supply voltage> the negative power supply voltage.
  • the organic EL display device 1 includes, for example, a CPU (Central Processing Unit), a storage medium such as a ROM (Read Only Memory) storing a control program, a working memory such as a RAM (Random Access Memory), although not illustrated. And a communication circuit.
  • the signal voltage DATA may be generated by the CPU executing a control program, for example.
  • the pixel 4 includes an organic EL element 9 that emits light in response to the supplied current, a driving transistor Qd that supplies a current (pixel current) to the organic EL element 9, and a gate connected to the source of the driving transistor Qd.
  • the organic EL element 9 emits light with a luminance corresponding to the signal voltage DATA supplied through the DATA line 71.
  • the pixel 4 further includes a drive transistor Qd, a transistor Qscan, a transistor Qref, a transistor Qrst, a transistor Qenb (first switch), and a transistor Qdet (second switch).
  • the SCAN line 61, the ENABLE line 62, the RESET line 63, the RESET line 64, the RESET line 65 (control line), and the DATA line 71 are connected to the pixel 4, and various power lines are provided.
  • the VREF line 83, the first VDD line 81 (first power supply line), the VSS line 82 (common wiring), the VRST line 84, and the second VDD line 85 (second power supply line) are connected.
  • the VREF line 83 is a power supply line for supplying a reference voltage VREF (for example, 3 V) which is a reference for detecting the threshold voltage of the drive transistor Qd.
  • the first VDD line 81 is a power supply line that is supplied with a positive power supply voltage VDD1 (for example, 20 V) and supplies a current (pixel current) that causes the organic EL element 9 to emit light.
  • the VSS line 82 is a power supply line to which a negative power supply voltage VSS (for example, 0 V) is supplied and connected to the cathode 92 of the organic EL element 9.
  • the VRST line 84 is a power supply line that is supplied with a voltage VRST (for example, ⁇ 5 V) and resets the voltages of the organic EL element 9 and the storage capacitor Cs.
  • the second VDD line 85 is a power supply line that is supplied with a positive power supply voltage VDD2 (for example, 20 V or 10 V) and supplies a current (threshold detection current) for detecting the threshold voltage of the drive transistor Qd.
  • the organic EL display device 1 includes the first VDD line 81 and the second VDD line 85 as power supply lines for supplying a positive power supply voltage to the plurality of pixels 4.
  • each of the first VDD line 81 and the second VDD line 85 is extended in the arrangement direction (row direction) of the pixel columns in the display region 2 so as to correspond to each display line, for example. That is, the plurality of first VDD lines 81 arranged in the display area 2 are arranged apart from each other in the display area 2. Similarly, the plurality of second VDD lines 85 arranged in the display area 2 are arranged apart from each other in the display area 2. The plurality of first VDD lines 81 and the plurality of second VDD lines 85 arranged in the display area 2 are arranged in parallel to each other. However, the arrangement of the first VDD line 81 and the second VDD line 85 outside the display area 2 is not questioned.
  • the plurality of first VDD lines 81 arranged in the display area 2 may be connected to each other outside the display area 2 or may be arranged apart from each other outside the display area 2. The same applies to the plurality of second VDD lines 85 arranged in the display area 2.
  • the plurality of first VDD lines 81 may be configured in a mesh shape.
  • the voltage VDD1 of the first VDD line 81 and the voltage VDD2 of the second VDD line 85 are the saturation region operation when the maximum voltage of the gate of the drive transistor Qd is Vgpeak and the threshold voltage of the drive transistor Qd is Vth. To make it happen, it is set as follows.
  • VDD1 Vgpeak-Vth
  • VDD2 VREF-Vth
  • VDD1> VDD2 from Vgpeak> VREF.
  • the first VDD line 81 can supply a current (pixel current) in a light emitting operation described later.
  • the second VDD line 85 can supply a current (threshold detection current) for detecting the threshold voltage of the drive transistor Qd in a threshold voltage compensation operation to be described later.
  • the organic EL element 9 emits light with a light emission amount corresponding to the amount of current supplied from the drive transistor Qd.
  • the cathode 92 is connected to the VSS line 82, and the anode 91 is connected to the source of the drive transistor Qd.
  • the drive transistor Qd is a voltage-driven drive element that controls the amount of current supplied to the organic EL element 9, and causes the organic EL element 9 to emit light by flowing a current (pixel current) through the organic EL element 9.
  • the gate of the drive transistor Qd is connected to the first electrode of the storage capacitor Cs, and the source is connected to the second electrode of the storage capacitor Cs and the anode 91 of the organic EL element 9. Therefore, the drive transistor Qd can pass a current (pixel current) through the organic EL element 9 with a current amount corresponding to the voltage held in the holding capacitor Cs. That is, the organic EL display device 1 can cause the organic EL element 9 to emit light with a luminance corresponding to the voltage held in the storage capacitor Cs by the light emitting operation.
  • the threshold voltage of the drive transistor Qd may vary from pixel 4 to pixel 4 due to an initial distribution or a threshold voltage shift over time when a TFT substrate provided with the drive transistor Qd is formed.
  • the influence can be suppressed by the threshold voltage compensation operation.
  • This threshold voltage compensation operation is an operation of setting a voltage obtained by adding a voltage corresponding to the signal voltage DATA to a voltage corresponding to the threshold voltage of the corresponding driving transistor Qd to the storage capacitor Cs in each of the pixels 4.
  • the holding capacitor Cs holds the threshold voltage of the driving transistor Qd, and further holds the signal voltage DATA in which the threshold voltage of the driving transistor Qd is compensated by the held threshold voltage and the signal voltage DATA supplied from the DATA line 71.
  • the second electrode of the storage capacitor Cs is connected to a node where the source (VSS line 82 side) of the driving transistor Qd and the anode 91 of the organic EL element 9 are connected.
  • the first electrode of the storage capacitor Cs is connected to the gate of the drive transistor Qd.
  • the first electrode of the storage capacitor Cs is connected to the VREF line 83 via the transistor Qref.
  • the transistor Qscan switches between conduction and non-conduction between the DATA line 71 for supplying the signal voltage DATA and the first electrode of the storage capacitor Cs.
  • the transistor Qscan has one of the drain and the source connected to the DATA line 71, the other of the drain and the source connected to the first electrode of the storage capacitor Cs, and the gate connected to the SCAN line 61. It is a transistor.
  • the transistor Qscan has a function for writing a voltage corresponding to the signal voltage DATA supplied via the DATA line 71 to the storage capacitor Cs.
  • the transistor Qref switches between conduction and non-conduction between the VREF line 83 that supplies the reference voltage VREF and the first electrode of the storage capacitor Cs.
  • the transistor Qref is a switching device in which one of the drain and the source is connected to the VREF line 83, the other of the drain and the source is connected to the first electrode of the storage capacitor Cs, and the gate is connected to the RESET line 63. It is a transistor.
  • the transistor Qref has a function of applying the reference voltage (VREF) to the first electrode (gate of the driving transistor Qd) of the storage capacitor Cs.
  • the transistor Qrst switches between conduction and non-conduction between the second electrode of the storage capacitor Cs and the VRST line 84. Specifically, in the transistor Qrst, one of the drain and the source is connected to the VRST line 84, the other of the drain and the source is connected to the anode 91 of the organic EL element 9 and the second electrode of the storage capacitor Cs, and the gate is RESET. A switching transistor connected to line 64. In other words, the transistor Qrst has a function of applying a reset voltage (VRST) to the anode 91 of the organic EL element 9 and the second electrode of the storage capacitor Cs (source of the driving transistor Qd).
  • VRST reset voltage
  • the transistor Qenb switches between conduction and non-conduction between the first VDD line 81 and the drain of the drive transistor Qd.
  • the transistor Qenb has one of a drain and a source connected to the first VDD line 81 (VDD1), the other drain and the source connected to the drain of the driving transistor Qd, and a gate connected to the ENABLE line 62. Switching transistor.
  • the transistor Qenb is turned on when the pixel 4 emits light, that is, when the drive transistor Qd supplies a current (pixel current) to the organic EL element 9, and thereby the first VDD line 81 and the drain of the drive transistor Qd Is made conductive.
  • the transistor Qdet switches between conduction and non-conduction between the second VDD line 85 and the drain of the driving transistor Qd. Specifically, in the transistor Qdet, one of the drain and the source is connected to the second VDD line 85 (VDD2), the other of the drain and the source is connected to the drain of the driving transistor Qd, and the gate is connected to the RESET line 65. Switching transistor. The transistor Qdet is turned on when the threshold voltage compensation operation of the pixel 4 is performed, so that the second VDD line 85 and the drain of the driving transistor Qd are brought into conduction.
  • the organic EL display device 1 can compensate the threshold voltage of the drive transistor Qd with high accuracy. Therefore, the organic EL display device 1 can suppress a decrease in display uniformity. This mechanism will be described in detail in the following operation description.
  • the plurality of switching transistors constituting the pixel 4 will be described below as n-type TFTs, but are not limited thereto.
  • the plurality of switching transistors may be p-type TFTs. Further, in the plurality of switching transistors, an n-type TFT and a p-type TFT may be mixedly used.
  • FIG. 3 is a timing chart showing the operation of the pixel 4 in the organic EL display device 1 according to the present embodiment. Specifically, in the figure, in order from the top, the SCNA signal supplied to the SCAN line 61, the ENABLE signal supplied to the ENABLE line 62, the RESET1 signal supplied to the RESET line 63, and the RESET line 64 are supplied. The RESET2 signal and the RESET3 signal supplied to the RESET line 65 are shown.
  • 4A is an explanatory diagram illustrating a state of the pixel 4 in the Vth (threshold) detection period illustrated in FIG.
  • 4B is an explanatory diagram illustrating a state of the pixel 4 in the light emission period illustrated in FIG.
  • EL reset period> In the EL reset period from time t10 to t11 shown in FIG. 3, only the voltage level of the RESET2 signal becomes HIGH, so that only the transistor Qrst becomes conductive.
  • the charge held in the capacitive component CEL of the organic EL element 9 can be reset. That is, the source voltage of the drive transistor Qd is quickly set to the voltage VRST of the VRST line 84.
  • the RESET2 signal rises at time t10, and the RESET1 signal rises at time t11. Even if the RESET2 signal rises at time t11 and the RESET1 signal rises at time t10, The charge held in the holding capacitor Cs can be reset.
  • the gate-source voltage of the drive transistor Qd at time t12 is an initial value that can secure an initial drain current necessary for performing the threshold voltage compensation operation performed after the Cs reset period. It needs to be set to voltage. That is, the initial voltage needs to be higher than the threshold voltage Vth of the drive transistor Qd and not to cause the organic EL element 9 to emit light. Therefore, the potential difference between the voltage VREF on the VREF line 83 and the voltage VRST on the VRST line 84 is set to a voltage that is higher than the maximum threshold voltage of the drive transistor Qd (VREF ⁇ VRST> Vth). Further, the voltage VREF and the voltage VRST are set to voltages satisfying the following two expressions so that the organic EL element 9 does not emit light when the forward current threshold voltage of the organic EL element 9 is VEL.
  • the voltage level of the RESET2 signal changes from HIGH to LOW, so that the transistor Qrst is turned off (off state).
  • the threshold detection current i prog starts to flow from the drain side to the source side of the drive transistor Qd. That is, when the threshold detection current i prog starts to flow from the second VDD line 85 at time t13, charging of the storage capacitor Cs and the capacitance component CEL of the organic EL element 9 is started. Thereafter, as the storage capacitor Cs and the capacitor component CEL are charged, the source voltage of the drive transistor Qd increases. Specifically, the source voltage of the drive transistor Qd changes so that the gate-source voltage of the drive transistor Qd becomes the threshold voltage Vth of the drive transistor Qd.
  • the voltage level of the RESET3 signal changes from HIGH to LOW, so that the transistor Qdet is turned off (off state), and the supply of the threshold detection current i prog is stopped.
  • the threshold detection current i prog has a sufficiently small current level at time t14 and is smaller than the maximum value of the pixel current i pix during the light emission period. Therefore, Wd / L, which is the size parameter of Qenb and Qdet, may be smaller than Qenb, and the area required for the pixel circuit can be reduced.
  • W is the channel width of the TFT
  • L is the channel length of the TFT.
  • the voltage level of the RESET1 signal changes from HIGH to LOW, so that the transistor Qref is turned off (off state), and the voltage of the storage capacitor Cs is held.
  • the threshold voltage Vth of the drive transistor Qd detected during the period from time t14 to t15 is held as the voltage of the storage capacitor Cs.
  • the organic EL display device 1 performs the threshold voltage compensation operation by turning off the transistors Qscan, Qenb, and Qrst and turning on the transistors Qref and Qdet.
  • the organic EL display device 1 supplies the voltage VDD2 to the drain of the drive transistor Qd while fixing the gate voltage of the drive transistor Qd and keeping the source of the drive transistor Qd floating. The threshold voltage of Qd is detected.
  • the threshold voltage detected by the threshold voltage compensation operation may differ from the original threshold voltage depending on various conditions (the length of the Vth detection period, the voltage drop of the power supply voltage, etc.). Therefore, in the following, there is a case where the threshold voltage detected by the threshold voltage compensation operation is distinguished as Vth_m and the original threshold voltage is classified as Vth_t.
  • the original threshold voltage is determined by, for example, device parameters of the drive transistor Qd.
  • the RESET1 signal may fall at the time t14, and the RESET3 signal may fall during the period from the time t14 to t15.
  • the voltage level of the SCAN signal changes from HIGH to LOW, so that the transistor Qscan is turned off (off state).
  • the potential difference between the signal voltage DATA (described as VDATA in the equation) and the voltage VREF of the VREF line 83 is stored in the storage capacitor Cs. capacity divided voltage is held at the capacitor C s of the capacitor component CEL of the capacitance C EL and the holding capacitor Cs of the EL element 9. That is, the gate-source voltage Vgs of the driving transistor is expressed by the following formula 1.
  • the pixel current i pix at this time is expressed by the following Expression 2.
  • the pixel current i pix is expressed by the following formula 3.
  • ⁇ is a coefficient determined depending on the mobility ⁇ of the driving transistor Qd, the gate insulating film capacitance Cox, the channel length L, and the channel width W, and is expressed by the following Expression 4.
  • the organic EL display device 1 compensates the threshold voltage of the drive transistor Qd with higher accuracy. Can emit light.
  • the organic EL display device 1 can emit light by compensating the threshold voltage of the drive transistor Qd of each pixel 4.
  • the threshold voltage Vth_m detected by the threshold voltage compensation operation needs to be as close as possible to the original threshold voltage Vth_t in order to emit light by accurately compensating the threshold voltage of the driving transistor.
  • the threshold voltage Vth_m detected by the threshold voltage compensation operation may change depending on various conditions. In other words, the detection accuracy of the threshold voltage Vth_m may change. In such a case, even if the same signal voltage DATA is supplied to all the pixels 4, the display uniformity of the display area 2 may be reduced.
  • the organic EL display device 1 suppresses a decrease in display uniformity by equalizing the detection accuracy of the threshold voltage Vth_m detected by the threshold voltage compensation operation.
  • this mechanism will be described with reference to FIGS. 5 to 8 together with FIGS. 4A and 4B.
  • FIG. 5 is a graph showing the IV characteristics of the drive transistor Qd.
  • FIG. 6 is a diagram for explaining the display state of the organic EL display device 1 according to the present embodiment, and (a) is a timing chart showing the Vth detection and light emission operation of the organic EL display device 1.
  • (B) is a figure which shows typically the state of the display area in the time t20 of (a).
  • FIG. 7 is a circuit diagram illustrating a circuit configuration of the pixel 904 in the organic EL display device according to the comparative example.
  • FIG. 8 is an explanatory diagram showing the state of the pixel 904 in the Vth detection period in the organic EL display device according to the comparative example.
  • the organic EL display device according to the comparative example is substantially the same as the organic EL display device 1 according to the present embodiment, but without the second VDD line 85 and the transistor Qdet, in the threshold voltage compensation operation, the transistor Qenb However, the threshold detection current i prog is supplied by conducting the first VDD line 81 and the drain of the drive transistor Qd.
  • FIG. 5 shows the drain current with respect to the gate-source voltage Vgs of the drive transistor Qd when the drain-source voltage Vds of the drive transistor Qd is Vds1 and when the Vds is Vds2 (where Vds2 ⁇ Vds1). Ids is shown.
  • the drain current Ids of the drive transistor Qd not only depends on the gate-source voltage Vgs of the drive transistor Qd, but also depends on the drain-source voltage Vds of the drive transistor Qd.
  • the threshold voltage Vth_m of the drive transistor Qd which is the voltage held in the storage capacitor Cs, is the end point of the Vth detection period (time t15 in FIG. 3). Is the gate-source voltage Vgs of the driving transistor Qd.
  • the threshold voltage Vth_m detected in the Vth detection period depends on the drain-source voltage Vds of the driving transistor Qd. Therefore, in order to make the detection accuracy of the threshold voltage uniform in the display region 2, it is necessary to make the drain voltage of the drive transistor Qd in the threshold voltage compensation operation uniform in the display region 2.
  • the organic EL display device 1 performs the light emission operation and the threshold voltage compensation operation in the display line sequence (row sequence). That is, the control unit 3 drives and scans the display area 2 in the display line sequence (row sequence).
  • the organic EL display device 1 causes the organic EL element 9 to emit light in a part (partial display lines) of the plurality of pixels 4 (t17 in FIG. 3).
  • the operation (light emission operation) is executed, and in the other part (other part of the display lines), the voltage of the storage capacitor Cs is changed to become the threshold voltage of the drive transistor Qd (FIG. 3).
  • the voltage of the first VDD line 81 varies relatively greatly depending on the pixel current i pix flowing in the pixel 4 in the light emission period shown in FIG. 4B.
  • the voltage of the first VDD line 81 varies relatively greatly due to a voltage drop caused by the pixel current i pix . Therefore, the pixel 904 in the comparative example shown in FIG.
  • the detection accuracy of the threshold voltage Vth_m detected at this time is influenced by the drain voltage of the drive transistor Qd as described above.
  • the drain of the drive transistor Qd is electrically connected to the first VDD line 81 in the Vth detection period. Therefore, the detection accuracy of the threshold voltage Vth_m is affected by the voltage of the first VDD line 81.
  • the pixel 904 in the comparative example has a problem that the detection accuracy of the threshold voltage Vth_m varies relatively depending on the display pattern of the display area. Arise.
  • control unit 3 causes the other part of the plurality of pixels 4 to perform the light emission operation and the other part to perform the threshold voltage compensation operation.
  • the drain voltage of the drive transistor Qd of the pixel 4 is applied independently of the drain voltage of the partial pixel 4.
  • the organic EL display device 1 can suppress a decrease in display uniformity.
  • the organic EL display device 1 has a first VDD line 81 (first power line) and a second VDD line 85 (second line) for supplying a power voltage to the plurality of pixels 4.
  • Power line Each pixel 4 includes a transistor Qenb (first switch) provided in a current path of a current (pixel current i pix ) supplied to the organic EL element 9 through the first VDD line 81, a second VDD line 85, A transistor Qdet (second switch) that switches between conduction and non-conduction with the drain of the drive transistor Qd;
  • control unit 3 turns on the switch Qenb and turns off the switch Qdet in the partial pixel 4, and turns off the switch Qenb and turns on the switch Qdet in the other partial pixel 4.
  • drain voltage of the drive transistor Qd of the other part of the pixels 4 is applied independently of the drain voltage of the part of the pixels 4.
  • the drain voltage of the drive transistor Qd in the Vth detection period is applied independently of the voltage of the first VDD line 81 that is affected by the light emission operation (such as a voltage drop due to the pixel current i pix ). Therefore, the accuracy of the threshold voltage Vth_m detected by the threshold voltage compensation operation can be made uniform.
  • the voltage is applied independently means that the fluctuation of one voltage hardly affects the fluctuation of the other voltage. For example, when one voltage changes from V11 to V12 (however, different from V11) by ⁇ V1, this means that the other voltage remains V21 and does not change. In this case, even if the other voltage changes from V21 to V22 by ⁇ V2, these timings only need to be different. That is, these timings may be irrelevant. Further, the relationship between V11 and V21 is not questioned and may be different from each other or may be equivalent.
  • the organic EL display device 1 has a plurality of pixels 4, and each of the plurality of pixels 4 emits light according to the supplied pixel current i pix. It has an element 9 (light emitting element), a drive transistor Qd that supplies a pixel current i pix to the organic EL element 9, and a storage capacitor Cs connected between the gate and source of the drive transistor Qd.
  • the organic EL element 9 emits light in some of the plurality of pixels 4, and the voltage of the storage capacitor Cs becomes the threshold voltage of the driving transistor Qd in the other part.
  • a control unit 3 is provided that applies the drain voltage of the drive transistor Qd of another part of the pixels 4 independently of the drain voltage of the part of the pixels 4 in the changed display state.
  • the organic EL display device 1 can suppress a decrease in display uniformity.
  • the second VDD line 85 may be provided corresponding to each display line (row) of the plurality of pixels 4, and may be arranged as shown in FIG. 9, for example.
  • FIG. 9 is a diagram schematically showing the arrangement of the second VDD line 85 and the RESET line 65 in the organic EL display device 1 according to the present embodiment.
  • the second VDD line 85 is provided corresponding to each display line (each row) of the plurality of pixels 4, and the RESET line 65 (control line) corresponding to the display line. And may be arranged in parallel.
  • the RESET line 65 is provided corresponding to each display line of the plurality of pixels 4 arranged in a matrix, and is a wiring for instructing the timing for switching between conduction and non-conduction of the switch Qdet (second switch). It is. That is, the RESET line 65 is supplied with a RESET3 signal for turning on and off the transistor Qdet. That is, the voltage of the RESET line 65 varies according to the HIGH and LOW of the RESET3 signal.
  • the second VDD line 85 provided corresponding to the display line performing the threshold voltage compensation operation has a voltage level of HIGH to LOW or VTH detection period (time t13 to t14 in FIG. 3) of the display line.
  • the Vth detection operations of the plurality of pixels connected to the second VDD line 85 are executed at different timings. Therefore, since the second VDD line 85 always supplies current, the voltage of the second VDD line 85 may not be stabilized. That is, in such a case, there is a possibility that display uniformity may be reduced.
  • the second VDD line 85 in parallel with the RESET line 65, the pixels connected to the second VDD line 85 become a row unit during the Vth detection period, and at the end of the Vth detection period, the second VDD line 85 is The supplied current is reduced, the voltage of the second VDD line 85 is stabilized, and a decrease in display uniformity due to the threshold voltage compensation operation can be suppressed.
  • the drive transistor Qd is an n-type transistor
  • the organic EL element 9 has an anode 91 connected to the source of the drive transistor Qd and a cathode 92 common to at least some of the plurality of pixels 4. It is connected to a VSS line 82 which is a common wiring provided.
  • the difference between the drain voltage (VDD2) of the drive transistor Qd in the threshold voltage compensation operation and the reference voltage (VSS) is the difference between the drive transistor Qd in the light emission operation. It may be smaller than the difference between the drain voltage (VDD1) and the reference voltage (VSS).
  • FIG. 10 is a circuit diagram illustrating a circuit configuration of a pixel in the organic EL display device according to the first modification.
  • the drive transistor Qd is a p-type transistor
  • the organic EL element 9 has an anode 91 connected to the drain of the drive transistor Qd via the transistor Qenb2 and a cathode 92 at least of the plurality of pixels 4. It is connected to a VSS line 82 which is a common wiring provided in part in common.
  • a VSS line 82 first power line
  • a VSS line 185 second power line
  • VDD is supplied to the first VDD line 81 as a positive power supply voltage.
  • the organic EL display device including such a pixel 104 performs the threshold voltage compensation operation by turning off the transistors Qscan, Qenb, and Qenb2 and turning on the transistors Qref, Qmrg, and Qdet. That is, in the organic EL display device, in the pixel 104 that is emitting light, the transistors Qenb and Qenb2 (first switch) are turned on and the transistor Qdet (second switch) is turned off to perform the threshold voltage compensation operation. In the pixel 104, by turning off the transistor Qenb2 and turning on the transistor Qdet, the drain voltage of the drive transistor Qd of the pixel 104 that is performing the threshold voltage compensation operation is independent of the drain voltage of the pixel 104 that is performing the light emission operation. Apply to.
  • the organic EL display device has the same effect as the above embodiment. That is, a decrease in display uniformity can be suppressed.
  • the drain voltage of the drive transistor Qd in the threshold voltage compensation operation depends on the voltage of the VSS line 82 (first power supply line).
  • the voltage of the VSS line 82 varies relatively greatly depending on the pixel current i pix flowing in the pixel 104 during the light emission period. Therefore, there is a problem that the detection accuracy of the detected threshold voltage Vth_m is lowered due to the fluctuation of the drain voltage of the driving transistor Qd in the threshold voltage compensation operation.
  • the organic EL display device includes the VSS line 185 (second power supply line) and the transistor Qdet, so that the drain voltage of the driving transistor Qd of the pixel 104 that is performing the threshold voltage compensation operation. Is applied independently of the drain voltage of the pixel 104 that is emitting light. Therefore, since the organic EL display device can make the detection accuracy of the threshold voltage Vth_m uniform, the organic EL display device can suppress a decrease in display uniformity.
  • FIG. 11 is an example in which the transistor Qenb2 in Modification Example 1 is excluded using the diode characteristics of the organic EL element 9, and is a circuit diagram illustrating a circuit configuration of a pixel in the organic EL display device according to Modification Example 2.
  • the drive transistor Qd is a p-type transistor
  • the organic EL element 9 has an anode 91 connected to the drain of the drive transistor Qd and a cathode 92 shared by at least some of the plurality of pixels 4. It is connected to a VSS line 82 which is a common wiring provided.
  • a VSS line 82 first power line
  • a VSS line 185 second power line
  • VDD is supplied to the first VDD line 81 as a positive power supply voltage.
  • the organic EL display device including such a pixel 104A performs the threshold voltage compensation operation by turning off the transistors Qscan and Qenb and turning on the transistors Qref, Qmrg, and Qdet. That is, in the organic EL display device, in the pixel 104A that is performing the light emission operation, the transistor Qenb (first switch) is turned on and the transistor Qdet (second switch) is turned off to perform the threshold voltage compensation operation. Then, by turning off the transistor Qenb and turning on the transistor Qdet, the drain voltage of the driving transistor Qd of the pixel 104A performing the threshold voltage compensation operation is applied independently of the drain voltage of the pixel 104A performing the light emitting operation. To do.
  • the organic EL display device has the same effect as the above embodiment. That is, a decrease in display uniformity can be suppressed.
  • the drain voltage of the drive transistor Qd in the threshold voltage compensation operation depends on the voltage of the VSS line 82 (first power supply line).
  • the voltage of the VSS line 82 varies relatively greatly depending on the pixel current i pix flowing in the pixel 104A during the light emission period. Therefore, there is a problem that the detection accuracy of the detected threshold voltage Vth_m is lowered due to the fluctuation of the drain voltage of the driving transistor Qd in the threshold voltage compensation operation.
  • the organic EL display device includes the VSS line 185 (second power supply line) and the transistor Qdet so that the drain voltage of the drive transistor Qd of the pixel 104A performing the threshold voltage compensation operation. Is applied independently of the drain voltage of the pixel 104A that is emitting light. Therefore, since the organic EL display device can make the detection accuracy of the threshold voltage Vth_m uniform, the organic EL display device can suppress a decrease in display uniformity.
  • the organic EL element 9 is in a reverse-biased state (anode voltage ⁇ cathode voltage), so that deterioration of the organic EL element 9 over time can be suppressed.
  • the configuration of the pixel may be, for example, a configuration as shown in FIG.
  • FIG. 12 is a circuit diagram illustrating a circuit configuration of a pixel in an organic EL display device according to Modification 3.
  • the drive transistor Qd is an n-type transistor
  • the organic EL element 9 has a cathode 92 connected to the drain of the drive transistor Qd and an anode 91 shared by at least some of the plurality of pixels 204. It is connected to a VSS line 82 which is a common wiring provided.
  • a first VDD line 81 first power line
  • a second VDD line 285 second power line
  • the organic EL display device including such a pixel 204 performs the threshold voltage compensation operation by turning off the transistors Qscan and Qenb and turning on the transistors Qref, Qmrg, and Qdet, as in the second modification. Execute. In other words, in the organic EL display device, in the pixel 204 that is performing the light emitting operation, the transistor Qenb (first switch) is turned on and the transistor Qdet (second switch) is turned off to perform the threshold voltage compensation operation. Then, by turning off the transistor Qenb and turning on the transistor Qdet, the drain voltage of the driving transistor Qd of the pixel 204 that is performing the threshold voltage compensation operation is applied independently of the drain voltage of the pixel 204 that is performing the light emitting operation. To do.
  • the organic EL display device according to this modification described above also has the same effect as the above embodiment. That is, a decrease in display uniformity can be suppressed.
  • the drain voltage of the drive transistor Qd in the threshold voltage compensation operation depends on the voltage of the first VDD line 81 (first power supply line). To do. At this time, the voltage of the first VDD line 81 varies relatively greatly depending on the pixel current i pix flowing in the pixel 204 during the light emission period. Therefore, there is a problem that the detection accuracy of the detected threshold voltage Vth_m is lowered due to the fluctuation of the drain voltage of the driving transistor Qd in the threshold voltage compensation operation.
  • the organic EL display device includes the second VDD line 285 (second power supply line) and the transistor Qdet, so that the drain of the drive transistor Qd of the pixel 204 that performs the threshold voltage compensation operation.
  • the voltage is applied independently of the drain voltage of the pixel 204 that is emitting light. Therefore, since the organic EL display device can make the detection accuracy of the threshold voltage Vth_m uniform, the organic EL display device can suppress a decrease in display uniformity.
  • the configuration of the pixel may be, for example, a configuration as shown in FIG.
  • FIG. 13 is a circuit diagram illustrating a circuit configuration of a pixel in an organic EL display device according to Modification 4.
  • the driving transistor Qd is a p-type transistor
  • the organic EL element 9 has a cathode 92 connected to the source of the driving transistor Qd and an anode 91 shared by at least some of the plurality of pixels 304. It is connected to a first VDD line 81 which is a common wiring provided.
  • a VSS line 82 first power line
  • a VSS line 385 second power line
  • VDD is supplied to the first VDD line 81 as a positive power supply voltage.
  • the organic EL display device including such a pixel 304 performs threshold voltage compensation operation by turning off the transistors Qscan, Qenb, and Qrst and turning on the transistors Qref and Qdet. Execute. That is, in the organic EL display device, in the pixel 304 that is performing the light emitting operation, the transistor Qenb (first switch) is turned on and the transistor Qdet (second switch) is turned off to perform the threshold voltage compensation operation. Then, by turning off the transistor Qenb and turning on the transistor Qdet, the drain voltage of the driving transistor Qd of the pixel 304 performing the threshold voltage compensation operation is applied independently of the drain voltage of the pixel 304 performing the light emitting operation. To do.
  • the organic EL display device according to this modification described above also has the same effect as the above embodiment. That is, a decrease in display uniformity can be suppressed.
  • the drain voltage of the drive transistor Qd in the threshold voltage compensation operation depends on the voltage of the VSS line 82 (first power supply line).
  • the voltage of the VSS line 82 varies relatively greatly with the pixel current i pix flowing through the pixel 304 of the light emission period. Therefore, there is a problem that the detection accuracy of the detected threshold voltage Vth_m is lowered due to the fluctuation of the drain voltage of the driving transistor Qd in the threshold voltage compensation operation.
  • the organic EL display device includes the VSS line 385 (second power supply line) and the transistor Qdet, so that the drain voltage of the driving transistor Qd of the pixel 304 performing the threshold voltage compensation operation. Is applied independently of the drain voltage of the pixel 304 that is emitting light. Therefore, since the organic EL display device can make the detection accuracy of the threshold voltage Vth_m uniform, the organic EL display device can suppress a decrease in display uniformity.
  • the difference between the drain voltage (VSS22) of the drive transistor Qd in the threshold voltage compensation operation and the reference voltage (VDD) is the difference of the drive transistor Qd in the light emission operation. It may be smaller than the difference between the drain voltage (VSS1) and the reference voltage (VDD).
  • the organic EL display device including the organic EL element 9 as a light emitting element has been described as the display device according to the present disclosure.
  • the present disclosure is not limited thereto, and the display device including a current driven light emitting element If it is.
  • a method for driving a display device is a method for driving a display device having a plurality of pixels, and each of the plurality of pixels includes a light-emitting element that emits light according to a supplied current; A driving transistor that supplies current to the light emitting element, and a storage capacitor connected between the gate and source of the driving transistor.
  • a driving method of the display device causes the light emitting element to emit light in some of the plurality of pixels.
  • the drain voltage of the driving transistor of the other part of the pixel is changed to the drain voltage of the part of the pixel.
  • the display device further includes a first power supply line and a second power supply line for supplying a power supply voltage to the plurality of pixels, and each of the plurality of pixels further includes the first power supply line via the first power supply line.
  • the display device may include a first switch provided in a current path of a current supplied to the light emitting element, and a second switch that switches between conduction and non-conduction between the second power supply line and the drain of the driving transistor.
  • a program for causing the computer to function as a characteristic control unit included in the display device or as a program for causing the computer to execute characteristic steps included in the driving method.
  • Such a program can be distributed via a computer-readable non-transitory recording medium such as a CD-ROM (Compact Disc-Read Only Memory) or a communication network such as the Internet. .
  • the present disclosure can be used for a display device, and in particular, for an FPD display device such as a television as shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　本開示に係る有機ＥＬ表示装置（１）は、複数の画素（４）を有し、当該複数の画素（４）の各々は、供給された画素電流ｉｐｉｘに応じて発光する有機ＥＬ素子（９）と、有機ＥＬ素子（９）に画素電流ｉｐｉｘを供給する駆動トランジスタ（Ｑｄ）と、駆動トランジスタ（Ｑｄ）のゲート－ソース間に接続された保持容量（Ｃｓ）とを有する。ここで、当該有機ＥＬ表示装置（１）は、複数の画素（４）の一部では、有機ＥＬ素子（９）を発光させ、他の一部では、保持容量の電圧を駆動トランジスタ（Ｑｄ）の閾値電圧になるように変化させている表示状態において、他の一部の画素（４）の駆動トランジスタ（Ｑｄ）のドレイン電圧を、一部の画素（４）の当該ドレイン電圧と独立に印加する制御部（３）を備える。

Description

表示装置及びその駆動方法
　本発明は、複数の画素を有する表示装置及びその駆動方法に関する。
　電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
　例えば、特許文献１には、アクティブマトリクス型の表示装置における電源線を改善して、画素の高精細化を図る構成が開示されている。
特開２００８－６５１９９号公報
　しかしながら、このような駆動トランジスタの閾値電圧を補償して発光する表示装置では、表示ムラが発生する場合がある。つまり、表示均一性が低下する場合がある。
　そこで、本開示は、表示均一性の低下を抑制できる表示装置及びその駆動方法を提供する。
　本開示に係る表示装置の一態様は、複数の画素を有する表示装置であって、複数の画素の各々は、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲート－ソース間に接続された保持容量とを有し、表示装置は、複数の画素の一部では、発光素子を発光させ、他の一部では、保持容量の電圧を駆動トランジスタの閾値電圧になるように変化させている表示状態において、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加する制御部を備える。
　本開示における表示装置等によれば、表示均一性の低下を抑制できる。
図１は、実施の形態に係る有機ＥＬ表示装置の概要構成を示すブロック図である。 図２は、実施の形態に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。 図３は、実施の形態に係る有機ＥＬ表示装置における画素の動作を示すタイミングチャートである。 図４Ａは、図３に示すＶｔｈ検出期間における画素の状態を示す説明図である。 図４Ｂは、図３に示す発光期間における画素の状態を示す説明図である。 図５は、駆動トランジスタのＩ－Ｖ特性を示すグラフである。 図６は、実施の形態に係る有機ＥＬ表示装置の表示状態について説明するための図であり、（ａ）は当該有機ＥＬ表示装置の動作を示すタイミングチャートであり、（ｂ）は（ａ）の時刻ｔ２０における表示領域の状態を模式的に示す図である。 図７は、比較例に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。 図８は、比較例に係る有機ＥＬ表示装置において、Ｖｔｈ検出期間における画素の状態を示す説明図である。 図９は、実施の形態に係る有機ＥＬ表示装置において、第２ＶＤＤ線及びＲＥＳＥＴ線の配置を模式的に示す図である。 図１０は、変形例１に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。 図１１は、変形例２に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。 図１２は、変形例３に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。 図１３は、変形例４に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。 図１４は、本開示の表示装置を内蔵した薄型フラットＴＶの外観図である。
　以下、本開示に係る表示装置及びその駆動方法の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。また、以下では、本開示に係る表示装置の一態様として、発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置について説明する。
　（実施の形態）
　以下、本実施の形態に係る有機ＥＬ表示装置について、具体的に説明する。
　［１．有機ＥＬ表示装置の構成］
　まず、本実施の形態に係る有機ＥＬ表示装置の構成について、図１及び図２を用いて説明する。図１は、本実施の形態に係る有機ＥＬ表示装置の概要構成を示すブロック図である。図２は、本実施の形態に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
　図１に示す有機ＥＬ表示装置１は、表示領域２と制御部３とを備え、表示領域２には後述する画素４が行列状に配置されている。制御部３は、表示領域２に配置された複数の画素４に対する種々の制御を行い、タイミング制御回路５と、走査線駆動回路６と、信号線駆動回路７と、電圧制御回路８とを備える。なお、以下、同一の走査線に対応して配置された複数の画素４を、適宜、「表示ライン」と記載する。
　タイミング制御回路５は、例えば、走査線駆動回路６と信号線駆動回路７との同期、及び、１フレーム毎の有機ＥＬ表示装置１の動作のタイミング制御等を行う。
　走査線駆動回路６は、タイミング制御回路５からの制御信号に基づいて、表示領域２の走査線を駆動する。具体的には、走査線駆動回路６は、垂直同期信号及び水平同期信号に基づいて、各画素４に、ＳＣＡＮ信号、ＥＮＡＢＬＥ信号、ＲＥＳＥＴ１信号～ＲＥＳＥＴ３信号を、少なくとも表示ライン単位で出力する。これらの信号は、図２に示す画素例では、ＳＣＡＮ線６１、ＥＮＡＢＬＥ線６２、ＲＥＳＥＴ線６３～６５に出力され、接続先のトランジスタ（スイッチ）のオンおよびオフを制御するために用いられる。
　信号線駆動回路７は、タイミング制御回路５からの制御信号に基づいて、表示領域２の信号線（図２ではＤＡＴＡ線７１）を駆動する。より具体的には、信号線駆動回路７は、映像信号および水平同期信号に基づいて、各画素４に、当該画素４の輝度を示す信号電圧ＤＡＴＡを出力する。この信号電圧ＤＡＴＡは、図２に示すＤＡＴＡ線７１に出力され、接続先の画素４の輝度を指示するために用いられる。
　電圧制御回路８は、表示領域２に各種電源電圧を供給する。各種電源電圧とは、図２に示す画素例では、ＶＤＤ１（正電源電圧）、ＶＤＤ２（正電源電圧）、ＶＳＳ（負電源電圧）、ＶＲＥＦ、ＶＲＳＴであり、それぞれ電源線を介して各画素４に供給される。ここで正電源電圧、負電源電圧とは、電源電圧がＧＮＤに対しての電圧値の高低を示しているのではなく、正電源電圧＞負電源電圧のみを示していることに注意されたい。
　なお、有機ＥＬ表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、信号電圧ＤＡＴＡは、例えば、ＣＰＵが制御プログラムを実行することにより生成されてもよい。
　［２．画素の回路構成］
　次に、図２に示す画素４の回路構成について、説明する。
　画素４は、供給された電流に応じて発光する有機ＥＬ素子９と、有機ＥＬ素子９に電流（画素電流）を供給する駆動トランジスタＱｄと、駆動トランジスタＱｄのゲート－ソース間に接続された保持容量Ｃｓとを有し、ＤＡＴＡ線７１を介して供給された信号電圧ＤＡＴＡに応じた輝度で当該有機ＥＬ素子９が発光する。また、当該画素４は、さらに、駆動トランジスタＱｄと、トランジスタＱｓｃａｎと、トランジスタＱｒｅｆと、トランジスタＱｒｓｔと、トランジスタＱｅｎｂ（第１スイッチ）と、トランジスタＱｄｅｔ（第２スイッチ）とを備えている。また、当該画素４には、ＳＣＡＮ線６１と、ＥＮＡＢＬＥ線６２と、ＲＥＳＥＴ線６３と、ＲＥＳＥＴ線６４と、ＲＥＳＥＴ線６５（制御線）と、ＤＡＴＡ線７１とが接続され、さらに各種電源線として、ＶＲＥＦ線８３と、第１ＶＤＤ線８１（第１電源線）と、ＶＳＳ線８２（共通配線）と、ＶＲＳＴ線８４と、第２ＶＤＤ線８５（第２電源線）とが接続されている。
　ここで、ＶＲＥＦ線８３は、駆動トランジスタＱｄの閾値電圧を検出するための基準となる基準電圧ＶＲＥＦ（例えば、３Ｖ）を供給するための電源線である。第１ＶＤＤ線８１は、正電源電圧ＶＤＤ１（例えば、２０Ｖ）が供給され、有機ＥＬ素子９を発光させる電流（画素電流）を供給するための電源線である。ＶＳＳ線８２は、負電源電圧ＶＳＳ（例えば、０Ｖ）が供給され、有機ＥＬ素子９のカソード９２に接続された電源線である。ＶＲＳＴ線８４は、電圧ＶＲＳＴ（例えば、－５Ｖ）が供給され、有機ＥＬ素子９および保持容量Ｃｓの電圧をリセットするための電源線である。第２ＶＤＤ線８５は、正電源電圧ＶＤＤ２（例えば、２０Ｖもしくは１０Ｖ）が供給され、駆動トランジスタＱｄの閾値電圧を検出するための電流（閾値検出電流）を供給するための電源線である。
　つまり、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素４に対して正電源電圧を供給するための電源線として、第１ＶＤＤ線８１及び第２ＶＤＤ線８５を有する。
　ここで、第１ＶＤＤ線８１及び第２ＶＤＤ線８５の各々は、表示領域２において、例えば、各表示ラインに対応するように画素列の並び方向（行方向）に延設されている。つまり、表示領域２に配置された複数の第１ＶＤＤ線８１は、当該表示領域２において離間して配置されている。同様に、表示領域２に配置された複数の第２ＶＤＤ線８５は、当該表示領域２において離間して配置されている。また、表示領域２に配置された複数の第１ＶＤＤ線８１及び複数の第２ＶＤＤ線８５は、互いに平行に配置されている。ただし、これら第１ＶＤＤ線８１及び第２ＶＤＤ線８５の表示領域２外での配置は不問である。例えば、表示領域２に配置された複数の第１ＶＤＤ線８１は、当該表示領域２の外で互いに接続されていてもよいし、表示領域２の外で離間して配置されていてもよい。また、表示領域２に配置された複数の第２ＶＤＤ線８５についても、同様である。
　なお、表示領域２において、複数の第１ＶＤＤ線８１は、メッシュ状に構成されていてもよい。
　また、第１ＶＤＤ線８１の電圧ＶＤＤ１、及び、第２ＶＤＤ線８５の電圧ＶＤＤ２は、駆動トランジスタＱｄのゲートの最大電圧をＶｇｐｅａｋ、駆動トランジスタＱｄの閾値電圧をＶｔｈとすると、駆動トランジスタＱｄは飽和領域動作させるために、以下のように設定されている。
　ＶＤＤ１＞Ｖｇｐｅａｋ－Ｖｔｈ
　ＶＤＤ２＞ＶＲＥＦ－Ｖｔｈ
　すなわち、Ｖｇｐｅａｋ＞ＶＲＥＦよりＶＤＤ１＞ＶＤＤ２として設定することが可能である。
　これにより、第１ＶＤＤ線８１は、後述する発光動作において、電流（画素電流）を供給することができる。また、第２ＶＤＤ線８５は、後述する閾値電圧補償動作において、駆動トランジスタＱｄの閾値電圧を検出するための電流（閾値検出電流）を供給することができ、ＶＤＤ１＞ＶＤＤ２と設定することで、Ｖｔｈ検出動作による消費電力を低減することが可能となる。
　有機ＥＬ素子９は、駆動トランジスタＱｄから供給される電流量に応じた発光量で発光する。有機ＥＬ素子９は、カソード９２がＶＳＳ線８２に接続され、アノード９１が駆動トランジスタＱｄのソースに接続されている。
　駆動トランジスタＱｄは、有機ＥＬ素子９への電流の供給量を制御する電圧駆動の駆動素子であり、有機ＥＬ素子９に電流（画素電流）を流すことで有機ＥＬ素子９を発光させる。具体的には、駆動トランジスタＱｄのゲートは、保持容量Ｃｓの第１電極に接続され、ソースは保持容量Ｃｓの第２電極および有機ＥＬ素子９のアノード９１に接続されている。よって、当該駆動トランジスタＱｄは、保持容量Ｃｓに保持された電圧に応じた電流量で、有機ＥＬ素子９に電流（画素電流）を流すことができる。つまり、有機ＥＬ表示装置１は、発光動作によって、保持容量Ｃｓに保持された電圧に応じた輝度で有機ＥＬ素子９を発光させることができる。
　ここで、駆動トランジスタＱｄの閾値電圧は、当該駆動トランジスタＱｄが設けられたＴＦＴ基板形成時の初期的な分布や経時的な閾値電圧シフトによって画素４毎にバラつくことがあるが、このバラつきによる影響は、閾値電圧補償動作によって抑制することができる。この閾値電圧補償動作は、画素４のそれぞれにおける保持容量Ｃｓに、対応する駆動トランジスタＱｄの閾値電圧に相当する電圧に信号電圧ＤＡＴＡに対応した電圧を加算した電圧を設定する動作である。
　なお、発光動作及び閾値電圧補償動作の詳細については、後述する。
　保持容量Ｃｓは、駆動トランジスタＱｄの閾値電圧を保持し、さらに、保持した閾値電圧とＤＡＴＡ線７１から供給される信号電圧ＤＡＴＡとによって、駆動トランジスタＱｄの閾値電圧が補償された信号電圧ＤＡＴＡを保持する。具体的には、保持容量Ｃｓの第２電極は、駆動トランジスタＱｄのソース（ＶＳＳ線８２側）と有機ＥＬ素子９のアノード９１とが接続されたノードに接続されている。保持容量Ｃｓの第１電極は、駆動トランジスタＱｄのゲートに接続されている。また、保持容量Ｃｓの第１電極は、トランジスタＱｒｅｆを介してＶＲＥＦ線８３と接続されている。
　トランジスタＱｓｃａｎは、信号電圧ＤＡＴＡを供給するためのＤＡＴＡ線７１と保持容量Ｃｓの第１電極との導通および非導通を切り換える。具体的には、トランジスタＱｓｃａｎは、ドレインおよびソースの一方がＤＡＴＡ線７１に接続され、ドレインおよびソースの他方が保持容量Ｃｓの第１電極に接続され、ゲートがＳＣＡＮ線６１に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｓｃａｎは、ＤＡＴＡ線７１を介して供給された信号電圧ＤＡＴＡに応じた電圧を保持容量Ｃｓに書き込むための機能を有する。
　トランジスタＱｒｅｆは、基準電圧ＶＲＥＦを供給するＶＲＥＦ線８３と保持容量Ｃｓの第１電極との導通および非導通を切り換える。具体的には、トランジスタＱｒｅｆは、ドレインおよびソースの一方がＶＲＥＦ線８３に接続され、ドレインおよびソースの他方が保持容量Ｃｓの第１電極に接続され、ゲートがＲＥＳＥＴ線６３に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｒｅｆは、保持容量Ｃｓの第１電極（駆動トランジスタＱｄのゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
　トランジスタＱｒｓｔは、保持容量Ｃｓの第２電極とＶＲＳＴ線８４との導通および非導通を切り換える。具体的には、トランジスタＱｒｓｔは、ドレインおよびソースの一方がＶＲＳＴ線８４に接続され、ドレインおよびソースの他方が有機ＥＬ素子９のアノード９１および保持容量Ｃｓの第２電極に接続され、ゲートがＲＥＳＥＴ線６４に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｒｓｔは、有機ＥＬ素子９のアノード９１および保持容量Ｃｓの第２電極（駆動トランジスタＱｄのソース）に対してリセット電圧（ＶＲＳＴ）を与える機能を有する。
　トランジスタＱｅｎｂは、第１ＶＤＤ線８１と駆動トランジスタＱｄのドレインとの導通および非導通を切り換える。具体的には、トランジスタＱｅｎｂは、ドレインおよびソースの一方が第１ＶＤＤ線８１（ＶＤＤ１）に接続され、ドレインおよびソースの他方が駆動トランジスタＱｄのドレインに接続され、ゲートがＥＮＡＢＬＥ線６２に接続されているスイッチングトランジスタである。このトランジスタＱｅｎｂは、画素４の発光動作時、すなわち駆動トランジスタＱｄが有機ＥＬ素子９に電流（画素電流）を供給する時に、オン状態となることにより、第１ＶＤＤ線８１と駆動トランジスタＱｄのドレインとを導通させる。
　トランジスタＱｄｅｔは、第２ＶＤＤ線８５と駆動トランジスタＱｄのドレインとの導通および非導通を切り換える。具体的には、トランジスタＱｄｅｔは、ドレインおよびソースの一方が第２ＶＤＤ線８５（ＶＤＤ２）に接続され、ドレインおよびソースの他方が駆動トランジスタＱｄのドレインに接続され、ゲートがＲＥＳＥＴ線６５に接続されているスイッチングトランジスタである。このトランジスタＱｄｅｔは、画素４の閾値電圧補償動作時にオン状態となることにより、第２ＶＤＤ線８５と駆動トランジスタＱｄのドレインとを導通させる。
　以上説明した画素４の構成により、有機ＥＬ表示装置１は、駆動トランジスタＱｄの閾値電圧を精度良く補償することができる。よって、当該有機ＥＬ表示装置１は、表示均一性の低下を抑制できる。このメカニズムついては、以下の動作説明において詳述する。
　なお、画素４を構成する複数のスイッチングトランジスタ（トランジスタＱｓｃａｎ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｅｎｂ、Ｑｄｅｔ）はｎ型ＴＦＴとして、以下では説明を行うが、これに限らない。当該複数のスイッチングトランジスタは、ｐ型ＴＦＴであってもよい。また、当該複数のスイッチングトランジスタにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。
　[３．有機ＥＬ表示装置の動作]
　次に、上述のように構成された有機ＥＬ表示装置１の動作について、図３、図４Ａ及び図４Ｂを用いて説明する。なお、以下で説明する各動作は制御部３により実行される。図３は、本実施の形態に係る有機ＥＬ表示装置１における画素４の動作を示すタイミングチャートである。具体的には、同図には上から順に、ＳＣＡＮ線６１に供給されるＳＣＮＡ信号、ＥＮＡＢＬＥ線６２に供給されるＥＮＡＢＬＥ信号、ＲＥＳＥＴ線６３に供給されるＲＥＳＥＴ１信号、ＲＥＳＥＴ線６４に供給されるＲＥＳＥＴ２信号、及び、ＲＥＳＥＴ線６５に供給されるＲＥＳＥＴ３信号が示されている。図４Ａは、図３に示すＶｔｈ（閾値）検出期間における画素４の状態を示す説明図である。図４Ｂは、図３に示す発光期間における画素４の状態を示す説明図である。
　＜時刻ｔ１０～ｔ１１：ＥＬリセット期間＞
　図３に示す時刻ｔ１０～ｔ１１のＥＬリセット期間では、ＲＥＳＥＴ２信号の電圧レベルのみがＨＩＧＨとなることにより、トランジスタＱｒｓｔのみが導通状態となる。
　これにより、有機ＥＬ素子９の容量成分ＣＥＬに保持された電荷をリセットすることができる。つまり、駆動トランジスタＱｄのソース電圧がＶＲＳＴ線８４の電圧ＶＲＳＴに速やかに設定される。
　＜時刻ｔ１１～ｔ１２：Ｃｓリセット期間＞
　次に、時刻ｔ１１において、ＲＥＳＥＴ１信号の電圧レベルがＬＯＷからＨＩＧＨに変化する。すなわち、時刻ｔ１１において、トランジスタＱｒｅｆが導通状態（オン状態）となる。これにより、時刻ｔ１２までの時刻において、保持容量Ｃｓに保持された電荷をリセットすることができる。つまり、駆動トランジスタＱｄのゲート電圧がＶＲＥＦ線８３の電圧ＶＲＥＦに設定される。
　なお図３のタイミングチャートでは、時刻ｔ１０にＲＥＳＥＴ２信号が立ち上がり時刻ｔ１１にＲＥＳＥＴ１信号が立ち上がっているが、時刻ｔ１１にＲＥＳＥＴ２信号が立ち上がり時刻ｔ１０にＲＥＳＥＴ１信号が立ち上がっても、時刻ｔ１２までの時刻において、保持容量Ｃｓに保持された電荷をリセットすることができる。
　ここで、時刻ｔ１２（Ｃｓリセット期間の終了時刻）における駆動トランジスタＱｄのゲート－ソース間電圧は、Ｃｓリセット期間の後で行われる閾値電圧補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、駆動トランジスタＱｄの閾値電圧Ｖｔｈよりも高く、かつ、有機ＥＬ素子９を発光させない電圧であることが必要である。そのため、ＶＲＥＦ線８３の電圧ＶＲＥＦとＶＲＳＴ線８４の電圧ＶＲＳＴとの電位差は、駆動トランジスタＱｄの最大閾値電圧よりも大きな電圧に設定される（ＶＲＥＦ－ＶＲＳＴ＞Ｖｔｈ）。また、電圧ＶＲＥＦ及び電圧ＶＲＳＴは、有機ＥＬ素子９の順方向電流閾値電圧をＶＥＬとすると、有機ＥＬ素子９が発光しないように次の２つの式を満たす電圧に設定される。
　ＶＲＳＴ＜ＶＳＳ＋ＶＥＬ
　ＶＲＥＦ＜ＶＳＳ＋ＶＥＬ＋Ｖｔｈ
　その後、時刻ｔ１２において、ＲＥＳＥＴ２信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｓｔが非導通状態（オフ状態）となる。
　＜時刻ｔ１３～ｔ１４：Ｖｔｈ検出期間＞
　次に、時刻ｔ１３において、ＲＥＳＥＴ３信号の電圧レベルがＬＯＷからＨＩＧＨに変化する。すなわち、時刻ｔ１３において、トランジスタＱｄｅｔが導通状態（オン状態）となる。
　これにより、図４Ａに示すように、駆動トランジスタＱｄのドレイン側からソース側に向かって閾値検出電流ｉｐｒｏｇが流れ始める。つまり、時刻ｔ１３において、第２ＶＤＤ線８５から閾値検出電流ｉｐｒｏｇが流れ始めることにより、保持容量Ｃｓ、及び、有機ＥＬ素子９の容量成分ＣＥＬに対する充電が開始される。その後、保持容量Ｃｓ及び容量成分ＣＥＬが充電されるにつれて、駆動トランジスタＱｄのソース電圧が上昇する。具体的には、駆動トランジスタＱｄのソース電圧は、当該駆動トランジスタＱｄのゲート－ソース間電圧が当該駆動トランジスタＱｄの閾値電圧Ｖｔｈとなるように変化する。
　その後、時刻ｔ１４において、ＲＥＳＥＴ３信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｄｅｔが非導通状態（オフ状態）となり、閾値検出電流ｉｐｒｏｇの供給が停止される。ここで、閾値検出電流ｉｐｒｏｇは時刻ｔ１４において、十分小さい電流レベルとなっており、発光期間における画素電流ｉｐｉｘの最大値よりも小さくなっていることが望ましい。よってＱｅｎｂとＱｄｅｔのサイズパラメータであるＷ／ＬはＱｅｎｂよりもＱｄｅｔの方が小さくてもよく、画素回路に必要な面積を小さくすることが可能となる。ここでＷはＴＦＴのチャネル幅、ＬはＴＦＴのチャネル長である。
　さらにその後、時刻ｔ１４～ｔ１５の期間において、ＲＥＳＥＴ１信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｅｆが非導通状態（オフ状態）となり、保持容量Ｃｓの電圧が保持される。言い換えると、時刻ｔ１４～ｔ１５の期間において検出された駆動トランジスタＱｄの閾値電圧Ｖｔｈが、保持容量Ｃｓの電圧として保持される。
　このように、有機ＥＬ表示装置１は、トランジスタＱｓｃａｎ、Ｑｅｎｂ、Ｑｒｓｔをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、有機ＥＬ表示装置１は、駆動トランジスタＱｄのゲートの電圧を固定し、かつ、駆動トランジスタＱｄのソースをフローティングにした状態で、駆動トランジスタＱｄのドレインに電圧ＶＤＤ２を供給することにより、駆動トランジスタＱｄの閾値電圧を検出する。
　ここで、閾値電圧補償動作によって検出された閾値電圧は、種々の条件（Ｖｔｈ検出期間の長さ、電源電圧の電圧降下等）によって本来の閾値電圧とは異なる場合がある。そこで、以下では、閾値電圧補償動作によって検出された閾値電圧をＶｔｈ＿ｍ、本来の閾値電圧をＶｔｈ＿ｔとして区別する場合がある。なお、本来の閾値電圧とは、例えば、駆動トランジスタＱｄのデバイスパラメータ等によって決定される。
　なお、時刻ｔ１４にＲＥＳＥＴ１信号が立ち下がり時刻ｔ１４～ｔ１５の期間にＲＥＳＥＴ３信号が立ち下がってもよい。
　＜時刻ｔ１５～ｔ１６：書き込み期間＞
　次に、時刻ｔ１５において、ＳＣＡＮ信号の電圧レベルがＬＯＷからＨＩＧＨに変化することにより、トランジスタＱｓｃａｎが導通状態（オン状態）となる。これにより、保持容量Ｃｓの第１電極には、ＤＡＴＡ線７１から供給される信号電圧ＤＡＴＡが供給される。
　その後、時刻ｔ１６において、ＳＣＡＮ信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｓｃａｎが非導通状態（オフ状態）となる。これにより、保持容量Ｃｓには、Ｖｔｈ検出期間に検出された駆動トランジスタＱｄの閾値電圧Ｖｔｈ_＿ｍに加えて、信号電圧ＤＡＴＡ（式中ではＶＤＡＴＡと記載）とＶＲＥＦ線８３の電圧ＶＲＥＦとの電位差を有機ＥＬ素子９の容量成分ＣＥＬの容量ＣＥＬと保持容量Ｃｓの容量Ｃｓとで容量分割した電圧が保持される。つまり、駆動トランジスタのゲート－ソース間電圧Ｖｇｓは、以下の式１で表される。
Figure JPOXMLDOC01-appb-M000001
　＜時刻ｔ１７以降：発光期間＞
　次に、時刻ｔ１７において、ＥＮＡＢＬＥ信号の電圧レベルがＬＯＷからＨＩＧＨに変化することにより、トランジスタＱｅｎｂが導通状態（オン状態）となる。これにより、図４Ｂに示すように、駆動トランジスタＱｄのドレイン側からソース側に向かって画素電流ｉｐｉｘが流れ始める。つまり、駆動トランジスタＱｄは、保持容量Ｃｓで保持された電圧に応じて、第１ＶＤＤ線８１から有機ＥＬ素子９に画素電流ｉｐｉｘを供給する。これにより、有機ＥＬ素子９が発光する。
　このときの画素電流ｉｐｉｘは以下の式２で表される。
Figure JPOXMLDOC01-appb-M000002
　これに上述の式１を代入すると、画素電流ｉｐｉｘは以下の式３で表される。
Figure JPOXMLDOC01-appb-M000003
　なお、βは、駆動トランジスタＱｄの移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャネル長Ｌ、チャネル幅Ｗに依存して決まる係数であり、次の式４で表される。
　β＝（Ｗ／Ｌ）・μ・Ｃｏｘ　　・・・（式４）
　上記の式３から明らかなように、閾値電圧補償動作によって検出された閾値電圧Ｖｔｈ＿ｍが本来の閾値電圧Ｖｔｈ＿ｔに近いほど、有機ＥＬ表示装置１は、駆動トランジスタＱｄの閾値電圧を精度良く補償して発光することができる。
　以上のような動作によって、本実施の形態に係る有機ＥＬ表示装置１は、各画素４の駆動トランジスタＱｄの閾値電圧を補償して発光することができる。
　［４．表示均一性の低下を抑制できるメカニズム］
　上述したように、駆動トランジスタの閾値電圧を精度良く補償して発光するためには、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍが、本来の閾値電圧Ｖｔｈ＿ｔにできるだけ近いことが必要である。しかしながら、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍは種々の条件によって変化する場合がある。言い換えると、当該閾値電圧Ｖｔｈ＿ｍの検出精度が変化する場合がある。このような場合には、全ての画素４に同一の信号電圧ＤＡＴＡが供給された場合であっても、表示領域２の表示均一性が低下する虞がある。
　そこで、本実施の形態に係る有機ＥＬ表示装置１は、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍの検出精度を均一化することにより、表示均一性の低下を抑制する。以下、このメカニズムについて、上述の図４Ａ及び図４Ｂと併せて図５～図８を用いて説明する。
　図５は、駆動トランジスタＱｄのＩ－Ｖ特性を示すグラフである。図６は、本実施の形態に係る有機ＥＬ表示装置１の表示状態について説明するための図であり、（ａ）は当該有機ＥＬ表示装置１のＶｔｈ検出および発光動作を示すタイミングチャートであり、（ｂ）は（ａ）の時刻ｔ２０における表示領域の状態を模式的に示す図である。図７は、比較例に係る有機ＥＬ表示装置における画素９０４の回路構成を示す回路図である。図８は、比較例に係る有機ＥＬ表示装置において、Ｖｔｈ検出期間における画素９０４の状態を示す説明図である。
　なお、比較例に係る有機ＥＬ表示装置は、本実施の形態に係る有機ＥＬ表示装置１とほぼ同じであるが、第２ＶＤＤ線８５及びトランジスタＱｄｅｔを備えずに、閾値電圧補償動作において、トランジスタＱｅｎｂが第１ＶＤＤ線８１と駆動トランジスタＱｄのドレインとを導通することにより、閾値検出電流ｉｐｒｏｇが供給される点が異なる。
　［４－１．駆動トランジスタのドレイン電圧が閾値電圧の検出精度に与える影響］
　図５には、駆動トランジスタＱｄのドレイン－ソース間電圧ＶｄｓがＶｄｓ１の場合と、当該ＶｄｓがＶｄｓ２の場合（ただし、Ｖｄｓ２＜Ｖｄｓ１）とにおける、駆動トランジスタＱｄのゲート－ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄｓが示されている。
　同図に示すように、駆動トランジスタＱｄのドレイン電流Ｉｄｓは、当該駆動トランジスタＱｄのゲート－ソース間電圧Ｖｇｓに依存するだけでなく、当該駆動トランジスタＱｄのドレイン－ソース間電圧Ｖｄｓにも依存する。
　ここで、Ｖｔｈ検出期間後（図３の時刻ｔ１５より後）において保持容量Ｃｓに保持されている電圧である駆動トランジスタＱｄの閾値電圧Ｖｔｈ＿ｍは、Ｖｔｈ検出期間の終了時点（図３の時刻ｔ１５）における駆動トランジスタＱｄのゲート－ソース間電圧Ｖｇｓである。
　したがって、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈ＿ｍは、駆動トランジスタＱｄのドレイン－ソース間電圧Ｖｄｓに依存する。よって、表示領域２において閾値電圧の検出精度を均一化するためには、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧を、表示領域２において均一化することが必要である。
　［４－２．表示領域の表示状態］
　ここで、本実施の形態に係る有機ＥＬ表示装置１は、例えば、図６の（ａ）に示すように、表示ライン順次（行順次）に発光動作及び閾値電圧補償動作を実行する。つまり、制御部３は、表示領域２を、表示ライン順次（行順次）に駆動走査する。これにより、図６の（ｂ）に示すように、有機ＥＬ表示装置１は、複数の画素４の一部（一部の表示ライン）では有機ＥＬ素子９を発光させる発光期間（図３のｔ１７以降）の動作（発光動作）が実行され、他の一部（他の一部の表示ライン）では保持容量Ｃｓの電圧を駆動トランジスタＱｄの閾値電圧になるように変化させるＶｔｈ検出期間（図３のｔ１３～ｔ１４）の動作（閾値電圧補償動作）が実行される。言い換えると、有機ＥＬ表示装置１は、複数の画素４のうち一部（一部の表示ライン）は図４Ｂに示す状態となり、他の一部（他の一部の表示ライン）は図４Ａに示す状態となる。
　このとき、第１ＶＤＤ線８１の電圧は、図４Ｂに示す発光期間の画素４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。言い換えると、第１ＶＤＤ線８１の電圧は、画素電流ｉｐｉｘによる電圧降下によって比較的大きく変動する。よって、図７に示す比較例における画素９０４では、次のような問題が生じる場合がある。
　具体的には、比較例における画素９０４では、Ｖｔｈ検出期間においてトランジスタＱｅｎｂがオンすることで、図８に示すように、第１ＶＤＤ線８１から閾値検出電流ｉｐｒｏｇが流れることにより、駆動トランジスタＱｄの閾値電圧Ｖｔｈ＿ｍが検出される。
　ただし、このとき検出される閾値電圧Ｖｔｈ＿ｍの検出精度は、上述したように、駆動トランジスタＱｄのドレイン電圧による影響を受ける。ここで、比較例における画素９０４では、Ｖｔｈ検出期間において、駆動トランジスタＱｄのドレインは第１ＶＤＤ線８１と導通している。よって、閾値電圧Ｖｔｈ＿ｍの検出精度は、第１ＶＤＤ線８１の電圧による影響を受ける。
　上述したように第１ＶＤＤ線８１の電圧は比較的大きく変動することから、比較例における画素９０４では、閾値電圧Ｖｔｈ＿ｍの検出精度が表示領域の表示パターンに依存して比較的大きく変動するという問題が生じる。
　これに対し、本実施の形態では、制御部３は、複数の画素４の一部に発光動作をさせ、他の一部に閾値電圧補償動作をさせている表示状態において、当該他の一部の画素４の駆動トランジスタＱｄのドレイン電圧を、当該一部の画素４の当該ドレイン電圧と独立に印加する。
　これにより、Ｖｔｈ検出期間における駆動トランジスタＱｄのドレイン電圧の変動を抑制することができる。よって、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができる。その結果、本実施の形態に係る有機ＥＬ表示装置１は、表示均一性の低下を抑制することができる。
　具体的には、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素４に対して電源電圧を供給するための第１ＶＤＤ線８１（第１電源線）及び第２ＶＤＤ線８５（第２電源線）を有する。また、各画素４は、第１ＶＤＤ線８１を介して有機ＥＬ素子９に供給される電流（画素電流ｉｐｉｘ）の電流経路に設けられたトランジスタＱｅｎｂ（第１スイッチ）と、第２ＶＤＤ線８５と駆動トランジスタＱｄのドレインとの導通及び非導通を切り換えるトランジスタＱｄｅｔ（第２スイッチ）とを有する。
　より具体的には、制御部３は、当該一部の画素４では、スイッチＱｅｎｂをオンかつスイッチＱｄｅｔをオフさせ、当該他の一部の画素４では、スイッチＱｅｎｂをオフかつスイッチＱｄｅｔをオンさせることにより、当該他の一部の画素４の駆動トランジスタＱｄのドレイン電圧を、当該一部の画素４の当該ドレイン電圧と独立に印加する。
　つまり、Ｖｔｈ検出期間における駆動トランジスタＱｄのドレイン電圧は、発光動作による影響（画素電流ｉｐｉｘによる電圧降下等の）を受ける第１ＶＤＤ線８１の電圧とは独立に印加される。よって、閾値電圧補償動作によって検出される閾値電圧Ｖｔｈ＿ｍの精度を均一化することができる。
　ここで、「電圧が独立に印加される」とは、一方の電圧の変動が他方の電圧の変動に影響を与えにくいことを意味する。例えば、一方の電圧がＶ１１からＶ１２（ただし、Ｖ１１とは異なる）へΔＶ１だけ変化した場合に、他方の電圧がＶ２１のまま変化しないことを意味する。なお、当該場合に、他方の電圧がＶ２１からＶ２２へとΔＶ２だけ変化しても、これらのタイミングが異なっていればよい。つまり、これらのタイミングが互いに無関係であればよい。また、Ｖ１１とＶ２１との関係は不問であり、互いに異なっていてもよいし、同等であってもよい。
　［５．効果等］
　以上説明したように、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素４を有し、当該複数の画素４の各々は、供給された画素電流ｉｐｉｘに応じて発光する有機ＥＬ素子９（発光素子）と、有機ＥＬ素子９に画素電流ｉｐｉｘを供給する駆動トランジスタＱｄと、駆動トランジスタＱｄのゲート－ソース間に接続された保持容量Ｃｓとを有する。ここで、当該有機ＥＬ表示装置１は、複数の画素４の一部では、有機ＥＬ素子９を発光させ、他の一部では、保持容量Ｃｓの電圧を駆動トランジスタＱｄの閾値電圧になるように変化させている表示状態において、他の一部の画素４の駆動トランジスタＱｄのドレイン電圧を、一部の画素４の当該ドレイン電圧と独立に印加する制御部３を備える。
　これにより、保持容量Ｃｓの電圧を駆動トランジスタＱｄの閾値電圧になるように変化させている画素４において、駆動トランジスタＱｄのドレイン電圧に対して、有機ＥＬ素子９を発光させている画素４に流れる電流（画素電流）の影響を低減することができる。よって、駆動トランジスタＱｄの閾値電圧の検出精度を均一化することができる。つまり、表示領域２の表示パターンや表示領域２における画素４の配置位置に対する当該閾値電圧の検出精度の依存を抑制できる。その結果、本実施の形態に係る有機ＥＬ表示装置１は、表示均一性の低下を抑制することができる。
　なお、第２ＶＤＤ線８５は、複数の画素４の表示ライン毎（行毎）に対応して設けられていてもよく、例えば、図９に示すように配置されていてもよい。図９は、本実施の形態に係る有機ＥＬ表示装置１において、第２ＶＤＤ線８５及びＲＥＳＥＴ線６５の配置を模式的に示す図である。
　具体的には、同図に示すように、第２ＶＤＤ線８５は、複数の画素４の表示ライン毎（行毎）に対応して設けられ、当該表示ラインに対応するＲＥＳＥＴ線６５（制御線）と平行に配置されていてもよい。
　ここで、ＲＥＳＥＴ線６５は、行列状に配置された複数の画素４の表示ライン毎に対応して設けられ、スイッチＱｄｅｔ（第２スイッチ）の導通及び非導通を切り換えるタイミングを指示するための配線である。すなわち、ＲＥＳＥＴ線６５には、トランジスタＱｄｅｔをオン及びオフするためのＲＥＳＥＴ３信号が供給されている。つまり、ＲＥＳＥＴ線６５の電圧は、当該ＲＥＳＥＴ３信号のＨＩＧＨ及びＬＯＷに応じて変動する。
　したがって、閾値電圧補償動作を行っている表示ラインに対応して設けられた第２ＶＤＤ線８５が、当該表示ラインのＶｔｈ検出期間（図３の時刻ｔ１３～ｔ１４）において、電圧レベルがＨＩＧＨからＬＯＷ又はＬＯＷからＨＩＧＨへ変化するＲＥＳＥＴ線６５と平面視において交差するように配置されている場合には、当該第２ＶＤＤ線８５に接続されている複数の画素のＶｔｈ検出動作はそれぞれ別のタイミングで実行されているため、第２ＶＤＤ線８５は常に電流を供給し続けるため第２ＶＤＤ線８５の電圧が安定しない虞がある。つまり、当該の場合には、表示均一性が低下する虞がある。これに対して、第２ＶＤＤ線８５をＲＥＳＥＴ線６５と平行に配置することにより、Ｖｔｈ検出期間に第２ＶＤＤ線８５に接続される画素は行単位となり、Ｖｔｈ検出期間終了時には、第２ＶＤＤ線８５が供給する電流は小さくなり、第２ＶＤＤ線８５の電圧が安定し、閾値電圧補償動作による表示均一性の低下を抑制できる。
　また、本実施の形態では、駆動トランジスタＱｄはｎ型トランジスタであり、有機ＥＬ素子９は、アノード９１が駆動トランジスタＱｄのソースに接続され、カソード９２が複数の画素４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。
　ここで、ＶＳＳ線８２の電圧（ＶＳＳ）を基準電圧とすると、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧（ＶＤＤ２）と当該基準電圧（ＶＳＳ）との差分は、発光動作における駆動トランジスタＱｄのドレイン電圧（ＶＤＤ１）と当該基準電圧（ＶＳＳ）との差分より小さくてもよい。
　これにより、閾値電圧補償動作における消費電力を削減できる。
　（変形例１）
　なお、画素の構成は、上述した構成に限らず、閾値電圧補償動作において、駆動トランジスタＱｄのゲートの電圧が固定され、かつ、駆動トランジスタＱｄのソースがフローティングにされた状態で、駆動トランジスタＱｄがオンするような構成であればよく、例えば、図１０に示すような構成であってもよい。図１０は、変形例１に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
　同図に示す画素１０４では、駆動トランジスタＱｄはｐ型トランジスタであり、有機ＥＬ素子９は、アノード９１がトランジスタＱｅｎｂ２を介して駆動トランジスタＱｄのドレインに接続され、カソード９２が複数の画素４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。また、本変形例では、複数の画素１０４に対して負電源電圧（ＶＳＳ１、ＶＳＳ２）を供給するためのＶＳＳ線８２（第１電源線）及びＶＳＳ線１８５（第２電源線）が設けられている。また、本変形例では、第１ＶＤＤ線８１には正電源電圧としてＶＤＤが供給されている。
　このような画素１０４を備える有機ＥＬ表示装置は、トランジスタＱｓｃａｎ、Ｑｅｎｂ、Ｑｅｎｂ２をオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｍｒｇ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素１０４では、トランジスタＱｅｎｂ、Ｑｅｎｂ２（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素１０４では、トランジスタＱｅｎｂ２をオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素１０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４の当該ドレイン電圧と独立に印加する。
　これにより、本変形例に係る有機ＥＬ表示装置は、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
　具体的には、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、ＶＳＳ線８２（第１電源線）の電圧に依存する。このとき、ＶＳＳ線８２の電圧は、発光期間の画素１０４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
　これに対して、本変形例に係る有機ＥＬ表示装置は、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素１０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４の当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
　さらにはＶＳＳ１＜ＶＳＳ２とすることにより、Ｖｔｈ検出動作に伴う消費電力を低減することが可能となる。
　（変形例２）
　また、図１１に示すような構成であってもよい。図１１は、有機ＥＬ素子９のダイオード特性を利用して変形例１におけるトランジスタＱｅｎｂ２を排除した例であり、変形例２に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
　同図に示す画素１０４Ａでは、駆動トランジスタＱｄはｐ型トランジスタであり、有機ＥＬ素子９は、アノード９１が駆動トランジスタＱｄのドレインに接続され、カソード９２が複数の画素４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。また、本変形例では、複数の画素１０４Ａに対して負電源電圧（ＶＳＳ１、ＶＳＳ２）を供給するためのＶＳＳ線８２（第１電源線）及びＶＳＳ線１８５（第２電源線）が設けられている。また、本変形例では、第１ＶＤＤ線８１には正電源電圧としてＶＤＤが供給されている。
　このような画素１０４Ａを備える有機ＥＬ表示装置は、トランジスタＱｓｃａｎ、Ｑｅｎｂをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｍｒｇ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素１０４Ａでは、トランジスタＱｅｎｂ（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素１０４Ａでは、トランジスタＱｅｎｂをオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素１０４Ａの駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４Ａの当該ドレイン電圧と独立に印加する。
　これにより、本変形例に係る有機ＥＬ表示装置は、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
　具体的には、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、ＶＳＳ線８２（第１電源線）の電圧に依存する。このとき、ＶＳＳ線８２の電圧は、発光期間の画素１０４Ａに流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
　これに対して、本変形例に係る有機ＥＬ表示装置は、ＶＳＳ線１８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素１０４Ａの駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素１０４Ａの当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
　さらには、ＶＳＳ１＞ＶＳＳ２とすることにより、有機ＥＬ素子９に逆バイアス状態（アノード電圧＜カソード電圧）となるので、有機ＥＬ素子９の経時劣化を抑制することが可能となる。
　（変形例３）
　また、画素の構成は、例えば、図１２に示すような構成であってもよい。図１２は、変形例３に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
　同図に示す画素２０４では、駆動トランジスタＱｄはｎ型トランジスタであり、有機ＥＬ素子９は、カソード９２が駆動トランジスタＱｄのドレインに接続され、アノード９１が複数の画素２０４の少なくとも一部に共通に設けられた共通配線であるＶＳＳ線８２に接続されている。また、本変形例では、複数の画素２０４に対して正電源電圧（ＶＤＤ１、ＶＤＤ２）を供給するための第１ＶＤＤ線８１（第１電源線）及び第２ＶＤＤ線２８５（第２電源線）が設けられている。
　このような画素２０４を備える有機ＥＬ表示装置は、上記変形例２と同様に、トランジスタＱｓｃａｎ、Ｑｅｎｂをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｍｒｇ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素２０４では、トランジスタＱｅｎｂ（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素２０４では、トランジスタＱｅｎｂをオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素２０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素２０４の当該ドレイン電圧と独立に印加する。
　以上説明した本変形例に係る有機ＥＬ表示装置においても、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
　具体的には、第２ＶＤＤ線２８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、第１ＶＤＤ線８１（第１電源線）の電圧に依存する。このとき、第１ＶＤＤ線８１の電圧は、発光期間の画素２０４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
　これに対して、本変形例に係る有機ＥＬ表示装置は、第２ＶＤＤ線２８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素２０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素２０４の当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
　（変形例４）
　また、画素の構成は、例えば、図１３に示すような構成であってもよい。図１３は、変形例４に係る有機ＥＬ表示装置における画素の回路構成を示す回路図である。
　同図に示す画素３０４では、駆動トランジスタＱｄはｐ型トランジスタであり、有機ＥＬ素子９は、カソード９２が駆動トランジスタＱｄのソースに接続され、アノード９１が複数の画素３０４の少なくとも一部に共通に設けられた共通配線である第１ＶＤＤ線８１に接続されている。また、本変形例では、複数の画素３０４に対して負電源電圧（ＶＳＳ１、ＶＳＳ２）を供給するためのＶＳＳ線８２（第１電源線）及びＶＳＳ線３８５（第２電源線）が設けられている。また、本変形例では、第１ＶＤＤ線８１には正電源電圧としてＶＤＤが供給されている。
　このような画素３０４を備える有機ＥＬ表示装置は、上記実施の形態と同様に、トランジスタＱｓｃａｎ、Ｑｅｎｂ、Ｑｒｓｔをオフ状態、かつ、トランジスタＱｒｅｆ、Ｑｄｅｔをオン状態とすることにより、閾値電圧補償動作を実行する。つまり、当該有機ＥＬ表示装置は、発光動作をさせている画素３０４では、トランジスタＱｅｎｂ（第１スイッチ）をオンかつトランジスタＱｄｅｔ（第２スイッチ）をオフさせ、閾値電圧補償動作をさせている画素３０４では、トランジスタＱｅｎｂをオフかつトランジスタＱｄｅｔをオンさせることにより、閾値電圧補償動作をさせている画素３０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素３０４の当該ドレイン電圧と独立に印加する。
　以上説明した本変形例に係る有機ＥＬ表示装置においても、上記実施の形態と同様の効果を奏する。すなわち、表示均一性の低下を抑制することができる。
　具体的には、ＶＳＳ線３８５（第２電源線）及びトランジスタＱｄｅｔを備えない場合、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧は、ＶＳＳ線８２（第１電源線）の電圧に依存する。このとき、ＶＳＳ線８２の電圧は、発光期間の画素３０４に流れる画素電流ｉｐｉｘによって比較的大きく変動する。よって、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧が変動することにより、検出される閾値電圧Ｖｔｈ＿ｍの検出精度が低下するという問題がある。
　これに対して、本変形例に係る有機ＥＬ表示装置は、ＶＳＳ線３８５（第２電源線）及びトランジスタＱｄｅｔを備えることで、閾値電圧補償動作をさせている画素３０４の駆動トランジスタＱｄのドレイン電圧を、発光動作をさせている画素３０４の当該ドレイン電圧と独立に印加する。よって、当該有機ＥＬ表示装置は、閾値電圧Ｖｔｈ＿ｍの検出精度を均一化させることができるので、当該有機ＥＬ表示装置は、表示均一性の低下を抑制することができる。
　また、第１ＶＤＤ線８１の電圧（ＶＤＤ）を基準電圧とすると、閾値電圧補償動作における駆動トランジスタＱｄのドレイン電圧（ＶＳＳ２２）と当該基準電圧（ＶＤＤ）との差分は、発光動作における駆動トランジスタＱｄのドレイン電圧（ＶＳＳ１）と当該基準電圧（ＶＤＤ）との差分より小さくてもよい。
　これにより、閾値電圧補償動作における消費電力を削減できる。
　（他の変形例）
　以上、本開示に係る有機ＥＬ表示装置について説明したが、本開示は、上記の実施の形態及び各変形例に限定されるものではない。
　例えば、上記説明では、本開示に係る表示装置として、有機ＥＬ素子９を発光素子として備える有機ＥＬ表示装置について説明したが、本開示はこれに限らず、電流駆動型の発光素子を備える表示装置であればよい。
　また、本開示は、このような表示装置として実現することができるだけでなく、表示装置が実行する処理をステップとする表示装置の駆動方法として実現することができる。すなわち、本開示に係る表示装置の駆動方法の一態様は、複数の画素を有する表示装置の駆動方法であって、複数の画素の各々は、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタのゲート－ソース間に接続された保持容量とを有し、表示装置の駆動方法は、複数の画素の一部では、発光素子を発光させ、他の一部では、保持容量の電圧を駆動トランジスタの閾値電圧になるように変化させている表示状態において、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加する。
　また、表示装置は、さらに、複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、複数の画素の各々は、さらに、第１電源線を介して発光素子に供給される電流の電流経路に設けられた第１スイッチと、第２電源線と駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチとを有してもよく、表示装置の駆動方法は、一部の画素において、第１スイッチをオフかつ第２スイッチをオンした状態で、保持容量に駆動トランジスタの閾値電圧に対応した電圧を保持させる保持ステップと、保持ステップの後、第１スイッチをオフかつ第２スイッチをオフした状態で、発光素子の輝度を示す信号電圧が閾値電圧によって補償された電圧を保持容量に保持させる書き込みステップと、書き込みステップの後、第１スイッチをオンかつ第２スイッチをオフすることにより、発光素子を発光させる発光ステップとを含み、保持ステップでは、他の一部の画素の駆動トランジスタのドレイン電圧を、一部の画素の当該ドレイン電圧と独立に印加してもよい。
　また、表示装置に含まれる特徴的な制御部としてコンピュータを機能させるためのプログラム、又は、駆動方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ－Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等のコンピュータ読取可能な非一時的な記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。
　その他、実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
　本開示は、表示装置に利用でき、特に、例えば図１４に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
　　１　有機ＥＬ表示装置
　　２　表示領域
　　３　制御部
　　４、１０４、１０４Ａ、２０４、３０４、９０４　画素
　　５　タイミング制御回路
　　６　走査線駆動回路
　　７　信号線駆動回路
　　８　電圧制御回路
　　９　有機ＥＬ素子
　　６１　ＳＣＡＮ線
　　６２　ＥＮＡＢＬＥ線
　　６３～６５　ＲＥＳＥＴ線
　　７１　ＤＡＴＡ線
　　８１　第１ＶＤＤ線
　　８２、１８５、３８５　ＶＳＳ線
　　８３　ＶＲＥＦ線
　　８４　ＶＲＳＴ線
　　８５、２８５　第２ＶＤＤ線
　　９１　アノード
　　９２　カソード
　　Ｃｓ、Ｃｓ１、Ｃｓ２　保持容量
　　ＣＥＬ　容量成分
　　Ｑｄ　駆動トランジスタ
　　Ｑｄｅｔ、Ｑｅｎｂ、Ｑｅｎｂ２、Ｑｍｒｇ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｓｃａｎ　トランジスタ

Claims (14)

  1. 　複数の画素を有する表示装置であって、
    　前記複数の画素の各々は、
    　供給された電流に応じて発光する発光素子と、
    　前記発光素子に電流を供給する駆動トランジスタと、
    　前記駆動トランジスタのゲート－ソース間に接続された保持容量とを有し、
    　前記表示装置は、
    　前記複数の画素の一部では、前記発光素子を発光させ、他の一部では、前記保持容量の電圧を前記駆動トランジスタの閾値電圧になるように変化させている表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する制御部を備える
    　表示装置。
  2. 　前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、
    　前記複数の画素の各々は、さらに、
    　前記第１電源線を介して前記発光素子に供給される電流の電流経路に設けられた第１スイッチと、
    　前記第２電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチとを有する
    　請求項１に記載の表示装置。
  3. 　前記制御部は、前記表示状態において、前記一部の画素では、前記第１スイッチをオンかつ前記第２スイッチをオフさせ、前記他の一部の画素では、前記第１スイッチをオフかつ前記第２スイッチをオンすることにより、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
    　請求項２に記載の表示装置。
  4. 　前記表示装置は、さらに、行列状に配置された前記複数の画素の行毎に対応して設けられ、前記第２スイッチの導通及び非導通を切り換えるタイミングを指示するための制御線を有し、
    　前記第２電源線は、前記複数の画素の行毎に対応して設けられ、当該行に対応する前記制御線と平行に配置されている
    　請求項２又は３に記載の表示装置。
  5. 　前記第１スイッチ及び前記第２スイッチの各々は、薄膜トランジスタであり、
    　当該薄膜トランジスタのチャネル幅をＷ、当該薄膜トランジスタのチャネル長をＬとした場合、Ｗ／Ｌは前記第１スイッチよりも前記第２スイッチの方が小さい
    　請求項２～４のいずれか１項に記載の表示装置。
  6. 　前記駆動トランジスタはｎ型トランジスタであり、
    　前記発光素子は、アノードが前記駆動トランジスタのソースに接続され、カソードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
    　請求項１～５のいずれか１項に記載の表示装置。
  7. 　前記駆動トランジスタはｐ型トランジスタであり、
    　前記発光素子は、カソードが前記駆動トランジスタのソースに接続され、アノードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
    　請求項１～５のいずれか１項に記載の表示装置。
  8. 　前記共通配線の電圧を基準電圧とすると、前記表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧と当該基準電圧との差分は、前記一部の画素の当該ドレイン電圧と当該基準電圧との差分より小さい
    　請求項６又は７に記載の表示装置。
  9. 　前記駆動トランジスタはｐ型トランジスタであり、
    　前記発光素子は、アノードが前記駆動トランジスタのドレインに接続され、カソードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
    　請求項１～５のいずれか１項に記載の表示装置。
  10. 　前記駆動トランジスタはｎ型トランジスタであり、
    　前記発光素子は、カソードが前記駆動トランジスタのドレインに接続され、アノードが前記複数の画素の少なくとも一部に共通に設けられた共通配線に接続されている
    　請求項１～５のいずれか１項に記載の表示装置。
  11. 　前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、
    　前記発光素子は、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子であり、
    　前記複数の画素の各々は、さらに、
    　前記第２電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチを有し、
    　前記第１電源線と前記駆動トランジスタのドレインとは、前記有機ＥＬ素子を介して常時接続されている
    　請求項１に記載の表示装置。
  12. 　前記制御部は、前記表示状態において、前記他の一部の画素では、前記発光素子のアノード電圧を当該発光素子のカソード電圧より低くする
    　請求項１１に記載の表示装置。
  13. 　複数の画素を有する表示装置の駆動方法であって、
    　前記複数の画素の各々は、供給された電流に応じて発光する発光素子と、前記発光素子に電流を供給する駆動トランジスタと、前記駆動トランジスタのゲート－ソース間に接続された保持容量とを有し、
    　前記表示装置の駆動方法は、
    　前記複数の画素の一部では、前記発光素子を発光させ、他の一部では、前記保持容量の電圧を前記駆動トランジスタの閾値電圧になるように変化させている表示状態において、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
    　表示装置の駆動方法。
  14. 　前記表示装置は、さらに、前記複数の画素に対して電源電圧を供給するための第１電源線及び第２電源線を有し、
    　前記複数の画素の各々は、さらに、前記第１電源線を介して前記発光素子に供給される電流の電流経路に設けられた第１スイッチと、前記第２電源線と前記駆動トランジスタのドレインとの導通及び非導通を切り換える第２スイッチとを有し、
    　前記表示装置の駆動方法は、前記一部の画素において、
    　前記第１スイッチをオフかつ前記第２スイッチをオンした状態で、前記保持容量に前記駆動トランジスタの閾値電圧に対応した電圧を保持させる保持ステップと、
    　前記保持ステップの後、前記第１スイッチをオフかつ前記第２スイッチをオフした状態で、前記発光素子の輝度を示す信号電圧が前記閾値電圧によって補償された電圧を前記保持容量に保持させる書き込みステップと、
    　前記書き込みステップの後、前記第１スイッチをオンかつ前記第２スイッチをオフすることにより、前記発光素子を発光させる発光ステップとを含み、
    　前記保持ステップでは、前記他の一部の画素の前記駆動トランジスタのドレイン電圧を、前記一部の画素の当該ドレイン電圧と独立に印加する
    　請求項１３に記載の表示装置の駆動方法。
PCT/JP2015/003176 2014-06-27 2015-06-24 表示装置及びその駆動方法 WO2015198597A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016529080A JPWO2015198597A1 (ja) 2014-06-27 2015-06-24 表示装置及びその駆動方法
US15/321,363 US20170162114A1 (en) 2014-06-27 2015-06-24 Display device and method for driving same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-132873 2014-06-27
JP2014132873 2014-06-27

Publications (1)

Publication Number Publication Date
WO2015198597A1 true WO2015198597A1 (ja) 2015-12-30

Family

ID=54937704

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003176 WO2015198597A1 (ja) 2014-06-27 2015-06-24 表示装置及びその駆動方法

Country Status (3)

Country Link
US (1) US20170162114A1 (ja)
JP (1) JPWO2015198597A1 (ja)
WO (1) WO2015198597A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019180759A1 (ja) * 2018-03-19 2019-09-26 シャープ株式会社 表示装置およびその駆動方法
US10977990B2 (en) * 2018-06-20 2021-04-13 Samsung Electronics Co., Ltd. Pixel and organic light emitting display device comprising the same
KR20210074062A (ko) * 2019-12-11 2021-06-21 엘지디스플레이 주식회사 발광표시장치
JP7525525B2 (ja) 2020-05-06 2024-07-30 京東方科技集團股▲ふん▼有限公司 表示基板及びその駆動方法、表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036279B (zh) * 2018-10-18 2020-04-17 京东方科技集团股份有限公司 阵列基板、驱动方法、有机发光显示面板及显示装置
US11348533B1 (en) * 2019-06-13 2022-05-31 Apple Inc. Methods and apparatus for accelerating scan signal fall time to reduce display border width
KR20210095278A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
DE102020102074A1 (de) * 2020-01-29 2021-07-29 HELLA GmbH & Co. KGaA Leuchte, insbesondere Scheinwerfer, mit einer Leuchtdiodenmatrix und mit einer gesteuerten Stromquelle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145622A (ja) * 2010-01-18 2011-07-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
JP2013092674A (ja) * 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
JP2014074873A (ja) * 2012-07-31 2014-04-24 Sony Corp 表示装置、駆動回路、駆動方法、および電子機器
JP2014115412A (ja) * 2012-12-07 2014-06-26 Canon Inc 発光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
US20030234392A1 (en) * 2002-06-25 2003-12-25 Nein-Hui Kung Active matrix organic light emitting diode display pixel structure
JP4252297B2 (ja) * 2002-12-12 2009-04-08 株式会社日立製作所 発光素子およびこの発光素子を用いた表示装置
JP2007108378A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置の駆動方法および表示装置
JP2009133914A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
JP4605261B2 (ja) * 2008-06-23 2011-01-05 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP5384051B2 (ja) * 2008-08-27 2014-01-08 株式会社ジャパンディスプレイ 画像表示装置
KR20100041085A (ko) * 2008-10-13 2010-04-22 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법
KR101056241B1 (ko) * 2008-12-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN103875031B (zh) * 2011-10-14 2016-08-31 株式会社日本有机雷特显示器 图像显示装置
KR101528148B1 (ko) * 2012-07-19 2015-06-12 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145622A (ja) * 2010-01-18 2011-07-28 Toshiba Mobile Display Co Ltd 表示装置および表示装置の駆動方法
JP2013092674A (ja) * 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
JP2014074873A (ja) * 2012-07-31 2014-04-24 Sony Corp 表示装置、駆動回路、駆動方法、および電子機器
JP2014115412A (ja) * 2012-12-07 2014-06-26 Canon Inc 発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019180759A1 (ja) * 2018-03-19 2019-09-26 シャープ株式会社 表示装置およびその駆動方法
US10977990B2 (en) * 2018-06-20 2021-04-13 Samsung Electronics Co., Ltd. Pixel and organic light emitting display device comprising the same
KR20210074062A (ko) * 2019-12-11 2021-06-21 엘지디스플레이 주식회사 발광표시장치
KR102651804B1 (ko) * 2019-12-11 2024-03-28 엘지디스플레이 주식회사 발광표시장치
JP7525525B2 (ja) 2020-05-06 2024-07-30 京東方科技集團股▲ふん▼有限公司 表示基板及びその駆動方法、表示装置

Also Published As

Publication number Publication date
US20170162114A1 (en) 2017-06-08
JPWO2015198597A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
WO2015198597A1 (ja) 表示装置及びその駆動方法
KR102477493B1 (ko) 화소 및 이를 포함하는 표시 장치
US10068527B2 (en) Light-emitting display apparatus and driving method thereof
US9666131B2 (en) Pixel circuit and display
US10403201B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
JP6142178B2 (ja) 表示装置および駆動方法
US10755636B2 (en) Pixel circuit and driving method for the same, display substrate and display device
US9349321B2 (en) Pixel circuit and display
US20170270860A1 (en) Pixel circuit and drive method thereof, and related device
KR102293982B1 (ko) 표시 회로 및 표시 장치
US9905166B2 (en) Pixel driving circuit, pixel driving method and display apparatus
KR20180004370A (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
JP2020518023A (ja) 表示パネル、画素駆動回路及びその駆動方法
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
WO2013076774A1 (ja) 表示装置及びその制御方法
US9165508B2 (en) Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus
JP2008051960A (ja) 画素回路
US20170116917A1 (en) Organic light-emitting diode pixel circuit, display apparatus and control method
JP5756865B2 (ja) 表示装置及びその制御方法
JP6175718B2 (ja) 駆動方法および表示装置
JP2008051990A (ja) 表示装置
JP2016099505A (ja) 表示装置
KR101818462B1 (ko) 유기전계발광 표시장치의 구동회로 및 구동방법
JP6755689B2 (ja) 表示装置
US10068523B2 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15811199

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016529080

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15321363

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15811199

Country of ref document: EP

Kind code of ref document: A1