WO2019180759A1

WO2019180759A1 - 表示装置およびその駆動方法

Info

Publication number: WO2019180759A1
Application number: PCT/JP2018/010692
Authority: WO
Inventors: 上野　哲也
Original assignee: シャープ株式会社
Priority date: 2018-03-19
Filing date: 2018-03-19
Publication date: 2019-09-26
Also published as: CN111837173B; US20200402457A1; US11158257B2; CN111837173A

Abstract

本発明は、輝度のばらつきを引き起こすことなく駆動トランジスタの閾値電圧のばらつきを補償することのできる電流駆動型の表示装置を実現することを目的とする。　画素回路（１０）は、発光素子（ＯＬＥＤ）と駆動トランジスタ（Ｔｄｒ）と電源供給制御トランジスタ（ＴＡ）と発光制御トランジスタ（ＴＢ）と第１の書き込み制御トランジスタ（ＴＣ）と閾値電圧補償トランジスタ（ＴＤ）と第２の書き込み制御トランジスタ（ＴＥ）と初期化トランジスタ（ＴＦ）とデータ保持コンデンサ（Ｃ）とを含む。データ書き込み期間には、走査信号（Ｇ（ｎ））がアクティブとなり、初期化電圧（Ｖｉｎｉ）が駆動トランジスタＴｄｒを介してデータ保持コンデンサ（Ｃ）の第１電極に与えられるとともにデータ電圧がデータ保持コンデンサ（Ｃ）の第２電極に与えられる。

Description

表示装置およびその駆動方法

　以下の開示は、表示装置に関し、より詳しくは、有機ＥＬ表示装置等の電流で駆動される表示素子を備えた表示装置およびその駆動方法に関する。

　近年、有機エレクトロルミネッセンス（Electro Luminescence）素子（以下「有機ＥＬ素子」という）を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ素子は、それに流れる電流の量に応じた輝度で発光する自発光型表示素子である。自発光型表示素子である有機ＥＬ素子を使用した有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。従って、近年、積極的に有機ＥＬ表示装置の開発が進められている。

　有機ＥＬ表示装置の画素回路に関し、有機ＥＬ素子への電流の供給を制御するためのトランジスタである駆動トランジスタには、典型的には、ＴＦＴ（薄膜トランジスタ）が採用される。しかしながら、ＴＦＴについては、その特性にばらつきが生じやすい。具体的には、閾値電圧にばらつきが生じやすい。表示部内に設けられている駆動トランジスタに閾値電圧のばらつきが生じると、輝度のばらつきが生じるので表示品位が低下する。そこで、従来より、閾値電圧のばらつきを補償する各種処理（補償処理）が提案されている。

　補償処理の方式としては、駆動トランジスタの閾値電圧の情報を保持するためのコンデンサを画素回路内に設けることによって補償処理を行う内部補償方式と、例えば所定条件下で駆動トランジスタに流れる電流の量を画素回路の外部に設けられた回路で測定してその測定結果に基づいて映像信号を補正することによって補償処理を行う外部補償方式とが知られている。

　補償処理に内部補償方式を採用した有機ＥＬ表示装置の画素回路の構成としては、例えば図２６に示す構成が知られている。なお、図２６に示す画素回路９０はｎ行目に位置する画素回路であると仮定する。この画素回路９０は、１個の発光素子ＯＬＥＤと、７個のトランジスタＴ９１～Ｔ９７（駆動トランジスタＴ９１、書き込み制御トランジスタＴ９２、電源供給制御トランジスタＴ９３、発光制御トランジスタＴ９４、閾値電圧補償トランジスタＴ９５、第１の初期化トランジスタＴ９６、第２の初期化トランジスタＴ９７）と、１個のデータ保持コンデンサＣ９とを含んでいる。この画素回路９０には、大きさが固定された３種類の電圧（ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉ）の他、ｎ行目の走査信号線に印加される走査信号Ｇ（ｎ）、（ｎ－１）行目の走査信号線に印加される走査信号Ｇ（ｎ－１）、ｎ行目の発光制御線に印加される発光制御信号ＥＭ（ｎ）、およびデータ信号Ｄが与えられる。

　図２６に示す画素回路９０では、初期化が行われた後、書き込み制御トランジスタＴ９２および閾値電圧補償トランジスタＴ９５をオン状態にし、かつ、電源供給制御トランジスタＴ９３、発光制御トランジスタＴ９４、第１の初期化トランジスタＴ９６、および第２の初期化トランジスタＴ９７をオフ状態にすることによって、データの書き込み（データ信号Ｄに基づくデータ保持コンデンサＣ９の充電）が行われる。このとき、データ保持コンデンサＣ９の一方の電極には、図２７で符号９１を付した矢印で示すように、駆動トランジスタＴ９１を介してデータ電圧（データ信号Ｄの電圧）が印加され、データ保持コンデンサＣ９の他方の電極には、図２７で符号９２を付した矢印で示すように、ハイレベル電源電圧ＥＬＶＤＤが印加される。このようにしてデータの書き込みが行われることにより、駆動トランジスタＴ９１のゲート電圧Ｖｇは、次式（１）に示す大きさとなる。
　Ｖｇ＝Ｖｄａｔａ－Ｖｔｈ　・・・（１）
ここで、Ｖｄａｔａはデータ電圧であり、Ｖｔｈは駆動トランジスタＴ９１の閾値電圧（絶対値）である。

　データの書き込み後、書き込み制御トランジスタＴ９２および閾値電圧補償トランジスタＴ９５をオフ状態に変化させ、かつ、電源供給制御トランジスタＴ９３および発光制御トランジスタＴ９４をオン状態に変化させることにより、発光素子ＯＬＥＤに駆動電流Ｉｏｌｅｄが供給される。これにより、駆動電流Ｉｏｌｅｄの大きさに応じて発光素子ＯＬＥＤが発光する。このとき、駆動電流Ｉｏｌｅｄは、次式（２）に示す大きさとなる。
　Ｉｏｌｅｄ＝（β／２）・（Ｖｇｓ－Ｖｔｈ）²　・・・（２）
ここで、βは定数であり、Ｖｇｓは駆動トランジスタＴ９１のソース－ゲート間電圧である。

　ところで、上式（１）を考慮すると、駆動トランジスタＴ９１のソース－ゲート間電圧Ｖｇｓは、次式（３）で表される。
　Ｖｇｓ＝ＥＬＶＤＤ－Ｖｇ
　　　　＝ＥＬＶＤＤ－Ｖｄａｔａ＋Ｖｔｈ　・・・（３）
上式（３）を上式（２）に代入すると、次式（４）が得られる。
　Ｉｏｌｅｄ＝β／２・（ＥＬＶＤＤ－Ｖｄａｔａ）²　・・・（４）
上式（４）には、閾値電圧Ｖｔｈの項が含まれていない。すなわち、駆動トランジスタＴ９１の閾値電圧Ｖｔｈの大きさに関わらず、データ電圧Ｖｄａｔａの大きさに応じた駆動電流Ｉｏｌｅｄが発光素子ＯＬＥＤに供給される。このようにして、駆動トランジスタＴ９１の閾値電圧Ｖｔｈのばらつきが補償されている。

　なお、日本の特開２０１６－１１００５５号公報には、補償処理のための時間を充分に確保できるようにした有機ＥＬ表示装置の発明が開示されている。

日本の特開２０１６－１１００５５号公報

　補償処理に内部補償方式を採用した従来の有機ＥＬ表示装置（図２６に示した構成の画素回路９０を有する有機ＥＬ表示装置）によれば、データの書き込みはデータ保持コンデンサＣ９の一端にハイレベル電源電圧ＥＬＶＤＤが印加されている状態で行われる。ところが、ハイレベル電源電圧ＥＬＶＤＤの大きさは、表示パターンや画素の位置によって変化する。何故ならば、ハイレベル電源電圧ＥＬＶＤＤに影響を及ぼすＩＲドロップ（電流Ｉと配線抵抗Ｒとの積による電圧降下）の大きさが表示パターンや画素の位置によって異なるからである。より詳しくは、表示パターンが変化すると電流Ｉの量が変化するので、表示パターンによってハイレベル電源電圧ＥＬＶＤＤの大きさは変化する。また、画素の位置によって配線抵抗Ｒの大きさが異なるので、画素の位置によってハイレベル電源電圧ＥＬＶＤＤの大きさは変化する。以上のようなことから、データ電圧Ｖｄａｔａが同じであるにも関わらず輝度が異なることがある。

　そこで、以下の開示は、輝度のばらつきを引き起こすことなく駆動トランジスタの閾値電圧のばらつきを補償することのできる電流駆動型の表示装置を実現することを目的とする。

　本発明のいくつかの実施形態に係る表示装置は、マトリクス状に配置された画素回路と、第１電源電圧が与えられている第１電源配線と、第２電源電圧が与えられている第２電源配線と、前記画素回路を初期化するための初期化電圧が与えられている初期化電源配線と、列毎に設けられデータ電圧が与えられているデータ信号線とを有する表示装置であって、
　前記画素回路は、
　　前記第１電源配線と前記第２電源配線との間に設けられ、供給される電流の量に応じた輝度で発光する表示素子と、
　　第１電極と第２電極とを有する容量素子と、
　　前記第１電源配線と前記第２電源配線との間に前記表示素子と直列に設けられ、前記容量素子の第１電極に接続された制御端子と、発光期間に前記第１電源電圧が与えられる第１導通端子と、データ書き込み期間には前記制御端子に電気的に接続され発光期間には前記制御端子とは電気的に切り離される第２導通端子とを有する駆動トランジスタと、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　データ書き込み期間にアクティブとなる信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　データ書き込み期間にアクティブとなる信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと
を備える。

　本発明のいくつかの実施形態に係る表示装置の駆動方法は、第１電源電圧が与えられている第１電源配線と第２電源電圧が与えられている第２電源配線との間に設けられ、供給される電流の量に応じた輝度で発光する表示素子と、第１電極と第２電極とを有する容量素子と、前記第１電源配線と前記第２電源配線との間に前記表示素子と直列に設けられ、第１導通端子と第２導通端子と前記容量素子の第１電極に接続された制御端子とを有する駆動トランジスタと、前記表示素子への電流の供給を制御する発光制御部とを含む画素回路を備えた表示装置の駆動方法であって、
　前記発光制御部によって前記表示素子への電流の供給が遮断された状態で、前記駆動トランジスタの制御端子に初期化電圧を与える初期化ステップと、
　前記発光制御部によって前記表示素子への電流の供給が遮断された状態で、前記初期化電圧を前記駆動トランジスタを介して前記容量素子の第１電極に与えるとともにデータ電圧を前記容量素子の第２電極に与えるデータ書き込みステップと、
　前記表示素子に電流が供給されるよう、前記発光制御部が前記第１電源配線と前記第２電源配線とを電気的に接続する発光ステップと
を含む。

　本発明のいくつかの実施形態によれば、画素回路内へのデータの書き込みは、初期化電圧が駆動トランジスタを介して容量素子（データ保持コンデンサ）の第１電極に印加されている状態でデータ電圧が容量素子の第２電極に印加されることによって行われる。これに関し、第１電源電圧（ハイレベル電源電圧）を伝達する第１電源配線に流れる電流の量に比べて初期化電圧を伝達する初期化電源配線に流れる電流の量は顕著に少ない。従って、初期化電圧については電圧の大きさの変動が小さい。すなわち、容量素子へのデータの書き込みは、ほぼ一定の電圧が印加された電極（第１電極）に対向する電極（第２電極）にデータ電圧が印加されることによって行われる。それ故、安定したデータの書き込みが可能となる。これにより、同じ大きさのデータ電圧に基づくデータの書き込みが行われたときの輝度のばらつきの発生が防止される。また、駆動電流の大きさは駆動トランジスタの閾値電圧の大きさに依存するが、表示素子（例えば有機ＥＬ素子）の発光に先立って、データ電圧と駆動トランジスタの閾値電圧とに応じた電圧が容量素子に保持される。これにより、表示素子が発光する際に、閾値電圧の影響がキャンセルされ、データ電圧に応じた大きさの駆動電流が表示素子に供給される。すなわち、駆動トランジスタの閾値電圧のばらつきが補償される。以上より、輝度のばらつきを引き起こすことなく駆動トランジスタの閾値電圧のばらつきを補償することのできる電流駆動型の表示装置が実現される。

第１の実施形態における画素回路の構成を示す回路図である。上記第１の実施形態において、有機ＥＬ表示装置の全体構成を示すブロック図である。上記第１の実施形態において、電源供給制御トランジスタのゲート端子に与える信号を生成するＯＲ回路について説明するための図である。上記第１の実施形態において、閾値電圧補償トランジスタのゲート端子に与える信号を生成するＯＲ回路について説明するための図である。上記第１の実施形態において、画素回路の駆動方法について説明するためのタイミングチャートである。上記第１の実施形態において、初期化期間の動作について説明するための図である。上記第１の実施形態において、データ書き込み期間の動作について説明するための図である。上記第１の実施形態において、発光期間の動作について説明するための図である。第２の実施形態における画素回路の構成を示す回路図である。上記第２の実施形態において、画素回路の駆動方法について説明するためのタイミングチャートである。上記第２の実施形態において、初期化期間の動作について説明するための図である。上記第２の実施形態において、データ書き込み期間の動作について説明するための図である。上記第２の実施形態において、発光期間の動作について説明するための図である。上記第２の実施形態の変形例における画素回路の構成を示す回路図である。第３の実施形態における画素回路の構成を示す回路図である。上記第３の実施形態において、画素回路の駆動方法について説明するためのタイミングチャートである。上記第３の実施形態において、初期化期間の動作について説明するための図である。上記第３の実施形態において、データ書き込み期間の動作について説明するための図である。上記第３の実施形態において、発光期間の動作について説明するための図である。第４の実施形態における画素回路の構成を示す回路図である。上記第４の実施形態において、画素回路の駆動方法について説明するためのタイミングチャートである。上記第４の実施形態において、初期化期間の動作について説明するための図である。上記第４の実施形態において、データ書き込み期間の動作について説明するための図である。上記第４の実施形態において、発光期間の動作について説明するための図である。上記第１～第４の実施形態（変形例を含む）をまとめた内容の画素回路の構成を示す図である。従来の画素回路の構成を示す回路図である。従来の画素回路の動作について説明するための図である。

　以下、添付図面を参照しつつ、実施形態について説明する。なお、以下においては、ｉおよびｊは２以上の整数であると仮定し、ｎは１以上ｉ以下の整数であると仮定する。

　＜１．第１の実施形態＞
　＜１．１　全体構成＞
　図２は、第１の実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。この有機ＥＬ表示装置は、表示部１００、表示制御回路２００、ゲートドライバ３００、エミッションドライバ４００、およびソースドライバ５００を備えている。なお、例えば、表示部１００に加えてゲートドライバ３００およびエミッションドライバ４００は有機ＥＬパネル内に設けられ、表示制御回路２００およびソースドライバ５００は有機ＥＬパネル外の基板上に設けられる。

　表示部１００には、（ｉ＋１）本の走査信号線ＧＬ（０）～ＧＬ（ｉ）およびこれらに直交するｊ本のデータ信号線ＤＬ（１）～ＤＬ（ｊ）が配設されている。また、表示部１００には、走査信号線ＧＬ（０）以外のｉ本の走査信号線ＧＬ（１）～ＧＬ（ｉ）と１対１で対応するように、ｉ本の発光制御線ＥＭＬ（１）～ＥＭＬ（ｉ）が配設されている。表示部１００内において、走査信号線ＧＬ（０）～ＧＬ（ｉ）および発光制御線ＥＭＬ（１）～ＥＭＬ（ｉ）は典型的にはそれぞれ互いに平行になっている。表示部１００には、また、走査信号線ＧＬ（０）以外のｉ本の走査信号線ＧＬ（１）～ＧＬ（ｉ）とｊ本のデータ信号線ＤＬ（１）～ＤＬ（ｉ）との交差点に対応するように、ｉ×ｊ個の画素回路１０がマトリクス状に設けられている。このようにｉ×ｊ個の画素回路１０が設けられることによって、ｉ行×ｊ列の画素マトリクスが表示部１００に形成されている。画素回路１０の詳しい構成については後述する。

　各画素回路１０には、図示しない配線を用いて３種類の電圧（ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉ）が固定的に供給される。以下においては、ハイレベル電源電圧ＥＬＶＤＤを伝達する配線を「第１電源配線」といい、ローレベル電源電圧ＥＬＶＳＳを伝達する配線を「第２電源配線」といい、初期化電圧Ｖｉｎｉを伝達する配線を「初期化電源配線」という。なお、ハイレベル電源電圧ＥＬＶＤＤは第１電源電圧に相当し、ローレベル電源電圧ＥＬＶＳＳは第２電源電圧に相当する。

　以下、図２に示す各構成要素の動作について説明する。表示制御回路２００は、外部から送られる入力画像信号ＤＩＮとタイミング信号群（水平同期信号、垂直同期信号など）ＴＧとを受け取り、デジタル映像信号ＤＶと、ゲートドライバ３００の動作を制御するゲート制御信号ＧＣＴＬと、エミッションドライバ４００の動作を制御するエミッションドライバ制御信号ＥＭＣＴＬと、ソースドライバ５００の動作を制御するソース制御信号ＳＣＴＬとを出力する。ゲート制御信号ＧＣＴＬおよびエミッションドライバ制御信号ＥＭＣＴＬには、それぞれ、スタートパルス信号およびクロック信号が含まれている。ソース制御信号ＳＣＴＬには、スタートパルス信号（ソーススタートパルス信号）、クロック信号（ソースクロック信号）、ラッチストローブ信号などが含まれている。

　ゲートドライバ３００は、ｉ本の走査信号線ＧＬ（１）～ＧＬ（ｉ）に接続されている。ゲートドライバ３００は、シフトレジスタおよび論理回路などによって構成されている。ゲートドライバ３００は、表示制御回路２００から出力されたゲート制御信号ＧＣＴＬに基づいて、ｉ本の走査信号線ＧＬ（１）～ＧＬ（ｉ）を駆動する。より詳しくは、ゲートドライバ３００は、ｉ本の走査信号線ＧＬ（１）～ＧＬ（ｉ）の中から１本の走査信号線を順に選択し、選択した走査信号線に対してアクティブな走査信号（本実施形態では、ローレベルの走査信号）を印加する。

　エミッションドライバ４００は、ｉ本の発光制御線ＥＭＬ（１）～ＥＭＬ（ｉ）に接続されている。エミッションドライバ４００は、シフトレジスタおよび論理回路などによって構成されている。エミッションドライバ４００は、表示制御回路２００から出力されたエミッションドライバ制御信号ＥＭＣＴＬに基づいて、ｉ本の発光制御線ＥＭＬ（１）～ＥＭＬ（ｉ）を駆動する。より詳しくは、エミッションドライバ４００は、ｉ本の発光制御線ＥＭＬ（１）～ＥＭＬ（ｉ）の中から１本の発光制御線を順に選択し、選択した発光制御線に対してアクティブな発光制御信号（本実施形態では、ローレベルの発光制御信号）を印加する。

　ソースドライバ５００は、ｊ本のデータ信号線ＤＬ（１）～ＤＬ（ｊ）に接続されている。ソースドライバ５００は、表示制御回路２００から出力されたデジタル映像信号ＤＶおよびソース制御信号ＳＣＴＬを受け取り、ｊ本のデータ信号線ＤＬ（１）～ＤＬ（ｊ）にデータ信号を印加する。ソースドライバ５００は、図示しないｊビットのシフトレジスタ、サンプリング回路、ラッチ回路、およびｊ個のＤ／Ａコンバータなどを含んでいる。シフトレジスタは、縦続接続されたｊ個のレジスタを有している。シフトレジスタは、ソースクロック信号に基づき、初段のレジスタに供給されるソーススタートパルス信号のパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、シフトレジスタの各段からサンプリングパルスが出力される。そのサンプリングパルスに基づいて、サンプリング回路はデジタル映像信号ＤＶを記憶する。ラッチ回路は、サンプリング回路に記憶された１行分のデジタル映像信号ＤＶをラッチストローブ信号に従って取り込んで保持する。Ｄ／Ａコンバータは、各データ信号線ＤＬ（１）～ＤＬ（ｊ）に対応するように設けられている。Ｄ／Ａコンバータは、ラッチ回路に保持されたデジタル映像信号ＤＶをアナログ電圧に変換する。その変換されたアナログ電圧は、データ信号として全てのデータ信号線ＤＬ（１）～ＤＬ（ｊ）に一斉に印加される。

　以上のようにして、ｉ本の走査信号線ＧＬ（１）～ＧＬ（ｉ）、ｉ本の発光制御線ＥＭＬ（１）～ＥＭＬ（ｉ）、およびｊ本のデータ信号線ＤＬ（１）～ＤＬ（ｊ）が駆動されることによって、入力画像信号ＤＩＮに基づく画像が表示部１００に表示される。

　なお、以下においては、ｎ行目の走査信号線ＧＬ（ｎ）に与えられる走査信号には符号Ｇ（ｎ）を付し、（ｎ－１）行目の走査信号線ＧＬ（ｎ－１）に与えられる走査信号には符号Ｇ（ｎ－１）を付し、ｎ行目の発光制御線ＥＭＬ（ｎ）に与えられる発光制御信号には符号ＥＭ（ｎ）を付す。

　＜１．２　画素回路の構成＞
　次に、図１を参照しつつ、本実施形態における画素回路１０の構成について説明する。なお、ここでは、ｎ行目に位置する画素回路１０に着目する。この画素回路１０は、１個の発光素子ＯＬＥＤと、７個のトランジスタ（駆動トランジスタＴｄｒ、電源供給制御トランジスタＴＡ、発光制御トランジスタＴＢ、第１の書き込み制御トランジスタＴＣ、閾値電圧補償トランジスタＴＤ、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦ）と、１個の容量素子（以下「データ保持コンデンサ」という）Ｃとを含んでいる。上記７個のトランジスタはいずれもｐチャネル型の薄膜トランジスタである。データ保持コンデンサＣは、２つの電極（第１電極および第２電極）からなる容量素子である。

　なお、ｐチャネル型トランジスタに関してはドレインとソースのうち電位の高い方がソースと呼ばれているが、画素回路１０内のトランジスタの中には、ゲート端子（制御端子）以外の２つの端子の電位の高低関係が状態によって入れ替わるものもある。従って、画素回路１０内のトランジスタに関し、以下の説明では、ゲート端子以外の２つの端子のうちの一方を「第１導通端子」といい、他方を「第２導通端子」という。

　駆動トランジスタＴｄｒについては、ゲート端子はデータ保持コンデンサＣの第１電極と閾値電圧補償トランジスタＴＤの第２導通端子とに接続され、第１導通端子は発光制御トランジスタＴＢの第２導通端子と第２の書き込み制御トランジスタＴＥの第２導通端子とに接続され、第２導通端子は閾値電圧補償トランジスタＴＤの第１導通端子と初期化トランジスタＴＦの第１導通端子と発光素子ＯＬＥＤのアノード端子とに接続されている。電源供給制御トランジスタＴＡについては、ゲート端子は走査信号Ｇ（ｎ－１）と発光制御信号ＥＭ（ｎ）との論理和を表す信号を伝達する配線（以下「第１の論理和信号配線」という）に接続され、第１導通端子は第１電源配線に接続され、第２導通端子はデータ保持コンデンサＣの第２電極と第１の書き込み制御トランジスタＴＣの第２導通端子とに接続されている。発光制御トランジスタＴＢについては、ゲート端子は発光制御線ＥＭＬ（ｎ）に接続され、第１導通端子は第１電源配線に接続され、第２導通端子は駆動トランジスタＴｄｒの第１導通端子と第２の書き込み制御トランジスタＴＥの第２導通端子とに接続されている。

　第１の書き込み制御トランジスタＴＣについては、ゲート端子は走査信号線ＧＬ（ｎ）に接続され、第１導通端子はデータ信号線ＤＬに接続され、第２導通端子は電源供給制御トランジスタＴＡの第２導通端子とデータ保持コンデンサＣの第２電極とに接続されている。閾値電圧補償トランジスタＴＤについては、ゲート端子は走査信号Ｇ（ｎ－１）と走査信号Ｇ（ｎ）との論理和を表す信号を伝達する配線（以下「第２の論理和信号配線」という）に接続され、第１導通端子は駆動トランジスタＴｄｒの第２導通端子と初期化トランジスタＴＦの第１導通端子と発光素子ＯＬＥＤのアノード端子とに接続され、第２導通端子は駆動トランジスタＴｄｒのゲート端子とデータ保持コンデンサＣの第１電極とに接続されている。第２の書き込み制御トランジスタＴＥについては、ゲート端子は走査信号線ＧＬ（ｎ）に接続され、第１導通端子は初期化電源配線に接続され、第２導通端子は駆動トランジスタＴｄｒの第１導通端子と発光制御トランジスタＴＢの第２導通端子とに接続されている。初期化トランジスタＴＦについては、ゲート端子は走査信号線ＧＬ（ｎ－１）に接続され、第１導通端子は駆動トランジスタＴｄｒの第２導通端子と閾値電圧補償トランジスタＴＤの第１導通端子と発光素子ＯＬＥＤのアノード端子とに接続され、第２導通端子は初期化電源配線に接続されている。

　データ保持コンデンサＣについては、第１電極は駆動トランジスタＴｄｒのゲート端子と閾値電圧補償トランジスタＴＤの第２導通端子とに接続され、第２電極は電源供給制御トランジスタＴＡの第２導通端子と第１の書き込み制御トランジスタＴＣの第２導通端子とに接続されている。発光素子ＯＬＥＤについては、アノード端子は駆動トランジスタＴｄｒの第２導通端子と閾値電圧補償トランジスタＴＤの第１導通端子と初期化トランジスタＴＦの第１導通端子とに接続され、カソード端子は第２電源配線に接続されている。

　以上のように、ｎ行目に位置する画素回路１０に関しては、（ｎ－１）行目の走査信号線ＧＬ（ｎ－１）に印加される走査信号Ｇ（ｎ－１）が初期化トランジスタＴＦのゲート端子に与えられ、ｎ行目の走査信号線ＧＬ（ｎ）に印加される走査信号Ｇ（ｎ）が第１の書き込み制御トランジスタＴＣのゲート端子と第２の書き込み制御トランジスタＴＥのゲート端子とに与えられ、ｎ行目の発光制御線ＥＭＬ（ｎ）に印加される発光制御信号ＥＭ（ｎ）が発光制御トランジスタＴＢのゲート端子に与えられ、走査信号Ｇ（ｎ－１）と走査信号Ｇ（ｎ）との論理和を表す信号が閾値電圧補償トランジスタＴＤのゲート端子に与えられ、走査信号Ｇ（ｎ－１）と発光制御信号ＥＭ（ｎ）との論理和を表す信号が電源供給制御トランジスタＴＡのゲート端子に与えられる。

　本実施形態においては、発光制御トランジスタＴＢによって発光制御部が実現され、電源供給制御トランジスタＴＡによって電源供給制御部が実現され、閾値電圧補償トランジスタＴＤによって閾値電圧補償部が実現される。

　なお、画素回路１０内の７個のトランジスタのうちの電源供給制御トランジスタＴＡ、発光制御トランジスタＴＢ、第１の書き込み制御トランジスタＴＣ、および第２の書き込み制御トランジスタＴＥについては、オフリーク電流が小さくなるよう、ダブルゲート構造のＴＦＴを採用することが好ましい。

　ところで、電源供給制御トランジスタＴＡのゲート端子に与える信号を生成するために、一方の入力端子に走査信号Ｇ（ｎ－１）が与えられるとともに他方の入力端子に発光制御信号ＥＭ（ｎ）が与えられる図３に示すようなＯＲ回路１１が、例えば表示部１００の端部近傍に設けられる。同様に、閾値電圧補償トランジスタＴＤのゲート端子に与える信号を生成するために、一方の入力端子に走査信号Ｇ（ｎ－１）が与えられるとともに他方の入力端子に走査信号Ｇ（ｎ）が与えられる図４に示すようなＯＲ回路１２が、例えば表示部１００の端部近傍に設けられる。ＯＲ回路１１の出力端子は上述した第１の論理和信号配線に接続されており、ＯＲ回路１２の出力端子は上述した第２の論理和信号配線に接続されている。ＯＲ回路１１およびＯＲ回路１２の具体的な内部の構成については公知の構成を採用することができる。なお、図１や図３などの「∪」の記号は論理和（２つの信号値の論理和）の出力を表している。

　本実施形態においては、各回路はアクティブ・ローで動作する。従って、走査信号Ｇ（ｎ－１）または発光制御信号ＥＭ（ｎ）の少なくとも一方がローレベルであれば、ＯＲ回路１１からの出力信号（走査信号Ｇ（ｎ－１）と発光制御信号ＥＭ（ｎ）との論理和を表す信号）はローレベルとなる。また、走査信号Ｇ（ｎ－１）または走査信号Ｇ（ｎ）の少なくとも一方がローレベルであれば、ＯＲ回路１２からの出力信号（走査信号Ｇ（ｎ－１）と走査信号Ｇ（ｎ）との論理和を表す信号）はローレベルとなる。

　以上のようなＯＲ回路１１およびＯＲ回路１２が行ごとに設けられるので、本実施形態においては、ｉ本の第１の論理和信号配線およびｉ本の第２の論理和信号配線が表示部１００内に配設されている（但し、図２では、それらを省略している）。

　＜１．３　駆動方法＞
　次に、駆動方法について説明する。図５は、ｎ行目に位置する画素回路（図１に示した画素回路）１０の駆動方法について説明するためのタイミングチャートである。図５に関し、時刻ｔ１０以前の期間および時刻ｔ１５以降の期間はｎ行目に位置する画素回路１０についての発光期間であり、時刻ｔ１０～時刻ｔ１５の期間はｎ行目に位置する画素回路１０についての非発光期間である。非発光期間に着目すると、時刻ｔ１１～時刻ｔ１２の期間は初期化期間であり、時刻ｔ１３～時刻ｔ１４の期間はデータ書き込み期間である。図５から把握されるように、走査信号Ｇ（ｎ－１）は初期化期間にアクティブとなる信号であり、走査信号Ｇ（ｎ）はデータ書き込み期間にアクティブとなる信号であり、発光制御信号ＥＭ（ｎ）は発光期間にアクティブとなる信号である。

　時刻ｔ１０以前の期間には、走査信号Ｇ（ｎ－１）および走査信号Ｇ（ｎ）はハイレベルとなっており、発光制御信号ＥＭ（ｎ）はローレベルとなっている。このとき、電源供給制御トランジスタＴＡおよび発光制御トランジスタＴＢはオン状態となっていて、第１の書き込み制御トランジスタＴＣ、閾値電圧補償トランジスタＴＤ、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦはオフ状態となっている。これにより駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が発光素子ＯＬＥＤに供給されており、発光素子ＯＬＥＤは発光している。

　時刻ｔ１０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、電源供給制御トランジスタＴＡおよび発光制御トランジスタＴＢがオフ状態となる。その結果、発光素子ＯＬＥＤへの電流の供給が遮断され、発光素子ＯＬＥＤは非発光状態（消灯状態）となる。

　時刻ｔ１１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、電源供給制御トランジスタＴＡ、閾値電圧補償トランジスタＴＤ、および初期化トランジスタＴＦがオン状態となる。閾値電圧補償トランジスタＴＤおよび初期化トランジスタＴＦがオン状態となることによって、図６で符号６１１を付した矢印で示すように、データ保持コンデンサＣの第１電極に初期化電圧Ｖｉｎｉが印加される。また、電源供給制御トランジスタＴＡがオン状態となることによって、図６で符号６１２を付した矢印で示すように、データ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが印加される。その結果、“ＥＬＶＤＤ－Ｖｉｎｉ”の大きさの電圧がデータ保持コンデンサＣに保持される。このようにして、駆動トランジスタＴｄｒのゲート電圧が初期化される。

　時刻ｔ１２になると、走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化する。これにより、電源供給制御トランジスタＴＡ、閾値電圧補償トランジスタＴＤ、および初期化トランジスタＴＦがオフ状態となる。これにより、駆動トランジスタＴｄｒのゲート電圧の初期化が終了する。

　時刻ｔ１３になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、第１の書き込み制御トランジスタＴＣ、閾値電圧補償トランジスタＴＤ、および第２の書き込み制御トランジスタＴＥがオン状態となる。第１の書き込み制御トランジスタＴＣがオン状態となることによって、図７で符号６１３を付した矢印で示すように、データ保持コンデンサＣの第２電極にデータ電圧（データ信号Ｄの電圧）Ｖｄａｔａが印加される。これに関し、データ保持コンデンサＣに上述のように“ＥＬＶＤＤ－Ｖｉｎｉ”の大きさの電圧が保持されている状態で、第１の書き込み制御トランジスタＴＣはオン状態となる。従って、駆動トランジスタＴｄｒのゲート電圧Ｖｇは、次式（５）に示す大きさとなる。
　Ｖｇ＝Ｖｄａｔａ－（ＥＬＶＤＤ－Ｖｉｎｉ）
　　　＝（Ｖｄａｔａ－ＥＬＶＤＤ）＋Ｖｉｎｉ　・・・（５）

　ここで、データ電圧Ｖｄａｔａの最大値はハイレベル電源電圧ＥＬＶＤＤよりも小さな値に設定されており、“Ｖｄａｔａ－ＥＬＶＤＤ”は負の値となる。従って、駆動トランジスタＴｄｒのゲート電圧Ｖｇは初期化電圧Ｖｉｎｉよりも小さくなり、図７で符号６１４を付した矢印で示すように、駆動トランジスタＴｄｒの第１導通端子－第２導通端子間に電流が流れるようになる。駆動トランジスタＴｄｒの閾値電圧（絶対値）をＶｔｈと表すと、データ保持コンデンサＣの第１電極には“Ｖｉｎｉ－Ｖｔｈ”の大きさの電圧が印加される。データ保持コンデンサＣの第２電極にはデータ電圧Ｖｄａｔａが印加されているので、“Ｖｄａｔａ－（Ｖｉｎｉ－Ｖｔｈ）”の大きさの電圧がデータ保持コンデンサＣに保持される。このようにして、時刻ｔ１３～時刻ｔ１４の期間には、データの書き込み（データ信号Ｄに基づくデータ保持コンデンサＣの充電）が行われる。

　時刻ｔ１４になると、走査信号Ｇ（ｎ）がローレベルからハイレベルに変化する。これにより、第１の書き込み制御トランジスタＴＣ、閾値電圧補償トランジスタＴＤ、および第２の書き込み制御トランジスタＴＥがオフ状態となる。これにより、データの書き込みが終了する。

　時刻ｔ１５になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、電源供給制御トランジスタＴＡおよび発光制御トランジスタＴＢがオン状態となる。その結果、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が図８で符号６１５を付した矢印で示すように発光素子ＯＬＥＤに供給され、当該駆動電流の大きさに応じて発光素子ＯＬＥＤが発光する。その後、次のフレームの時刻ｔ１０に発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化するまでの期間を通じて、発光素子ＯＬＥＤは発光する。

　ところで、時刻ｔ１５になると、電源供給制御トランジスタＴＡがオン状態となるので、データ保持コンデンサＣの第２電極にはハイレベル電源電圧ＥＬＶＤＤが印加される。また、時刻ｔ１５の直前には、上述のように“Ｖｄａｔａ－（Ｖｉｎｉ－Ｖｔｈ）”の大きさの電圧がデータ保持コンデンサＣに保持されている。従って、発光期間には、駆動トランジスタＴｄｒのゲート電圧Ｖｇは、次式（６）に示す大きさとなる。
　Ｖｇ＝ＥＬＶＤＤ－（Ｖｄａｔａ－（Ｖｉｎｉ－Ｖｔｈ））
　　　＝ＥＬＶＤＤ－（Ｖｄａｔａ－Ｖｉｎｉ＋Ｖｔｈ）　・・・（６）
このとき、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧Ｖｇｓは、次式（７）で表される。
　Ｖｇｓ＝ＥＬＶＤＤ－Ｖｇ
　　　　＝ＥＬＶＤＤ－（ＥＬＶＤＤ－（Ｖｄａｔａ－Ｖｉｎｉ＋Ｖｔｈ））
　　　　＝Ｖｄａｔａ－Ｖｉｎｉ＋Ｖｔｈ　・・・（７）
また、駆動電流Ｉｏｌｅｄは、上式（２）で求められる。上式（７）を上式（２）に代入すると、次式（８）が得られる。
　Ｉｏｌｅｄ＝β／２・（Ｖｄａｔａ－Ｖｉｎｉ）²　・・・（８）
上式（８）には、閾値電圧Ｖｔｈの項が含まれていない。すなわち、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈの大きさに関わらず、データ電圧Ｖｄａｔａの大きさに応じた駆動電流Ｉｏｌｅｄが発光素子ＯＬＥＤに供給される。従って、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきが補償される。

　なお、本実施形態においては、走査信号Ｇ（ｎ－１）が第１制御信号に相当し、走査信号Ｇ（ｎ）が第２制御信号に相当し、発光制御信号ＥＭ（ｎ）が第３制御信号に相当し、走査信号Ｇ（ｎ－１）と走査信号Ｇ（ｎ）との論理和を表す信号が第４制御信号に相当し、走査信号Ｇ（ｎ－１）と発光制御信号ＥＭ（ｎ）との論理和を表す信号が第５制御信号に相当する。また、時刻ｔ１１～時刻ｔ１２の期間に行われる動作が初期化ステップに相当し、時刻ｔ１３～時刻ｔ１４の期間に行われる動作がデータ書き込みステップに相当し、時刻ｔ１０以前の期間および時刻ｔ１５以降の期間に行われる動作が発光ステップに相当する。

　＜１．４　効果＞
　本実施形態によれば、データの書き込みは、初期化電圧Ｖｉｎｉが駆動トランジスタＴｄｒを介してデータ保持コンデンサＣの第１電極に印加されている状態でデータ電圧Ｖｄａｔａがデータ保持コンデンサＣの第２電極に印加されることによって行われる。これに関し、有機ＥＬパネル内において、（ハイレベル電源電圧ＥＬＶＤＤは発光素子ＯＬＥＤを発光させるための電流の供給に寄与するため）ハイレベル電源電圧ＥＬＶＤＤを伝達する第１電源配線に流れる電流の量に比べて初期化電圧Ｖｉｎｉを伝達する初期化電源配線に流れる電流の量は顕著に少ない。従って、初期化電圧Ｖｉｎｉについては電圧の大きさの変動が小さい。すなわち、データ保持コンデンサＣへのデータの書き込みは、ほぼ一定の電圧が印加された電極（第１電極）に対向する電極（第２電極）にデータ電圧Ｖｄａｔａが印加されることによって行われる。それ故、安定したデータの書き込みが可能となる。これにより、同じ大きさのデータ電圧Ｖｄａｔａに基づくデータの書き込みが行われたときの輝度のばらつきの発生が防止される。また、駆動電流Ｉｏｌｅｄの大きさは駆動トランジスタＴｄｒの閾値電圧Ｖｔｈの大きさに依存するが、発光素子ＯＬＥＤの発光に先立って、データ電圧Ｖｄａｔａと駆動トランジスタＴｄｒの閾値電圧とに応じた電圧がデータ保持コンデンサＣに保持される。これにより、発光素子ＯＬＥＤが発光する際に、閾値電圧Ｖｔｈの影響がキャンセルされ、データ電圧Ｖｄａｔａに応じた大きさの駆動電流Ｉｏｌｅｄが発光素子ＯＬＥＤに供給される。すなわち、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきが補償される。以上より、本実施形態によれば、輝度のばらつきを引き起こすことなく駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきを補償することのできる有機ＥＬ表示装置が実現される。

　＜２．第２の実施形態＞
　第２の実施形態について説明する。なお、全体構成については、第１の実施形態と同様であるので、説明を省略する。

　＜２．１　画素回路の構成＞
　図９を参照しつつ、本実施形態における画素回路１０の構成について説明する。この画素回路１０は、図９に示すように、１個の発光素子ＯＬＥＤと、８個のトランジスタ（駆動トランジスタＴｄｒ、第１の電源供給制御トランジスタＴＡ１、第２の電源供給制御トランジスタＴＡ２、発光制御トランジスタＴＢ、第１の書き込み制御トランジスタＴＣ、閾値電圧補償トランジスタＴＤ、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦ）と、１個のデータ保持コンデンサＣとを含んでいる。以下、主に第１の実施形態と異なる点について説明を行い、第１の実施形態と同様の点については適宜説明を省略する。

　第１の実施形態においては、初期化期間および発光期間にデータ保持コンデンサＣの第２電極にハイレベル電圧ＥＬＶＤＤを印加するために１つの電源供給制御トランジスタＴＡ（図１参照）が設けられていた。これに対して、本実施形態においては、第１の実施形態における電源供給制御トランジスタＴＡに代えて、図９に示すように第１の電源供給制御トランジスタＴＡ１および第２の電源供給制御トランジスタＴＡ２が設けられている。第１の電源供給制御トランジスタＴＡ１については、ゲート端子は走査信号線ＧＬ（ｎ－１）に接続され、第１導通端子は第１電源配線に接続され、第２導通端子はデータ保持コンデンサＣの第２電極と第１の書き込み制御トランジスタＴＣの第２導通端子と第２の電源供給制御トランジスタＴＡ２の第２導通端子とに接続されている。第２の電源供給制御トランジスタＴＡ２については、ゲート端子は発光制御線ＥＭＬ（ｎ）に接続され、第１導通端子は駆動トランジスタＴｄｒの第１導通端子と発光制御トランジスタＴＢの第２導通端子と第２の書き込み制御トランジスタＴＥの第２導通端子とに接続され、第２導通端子はデータ保持コンデンサＣ９の第２電極と第１の電源供給制御トランジスタＴＡ１の第２導通端子と第１の書き込み制御トランジスタＴＣの第２導通端子とに接続されている。

　本実施形態においては、発光制御トランジスタＴＢによって発光制御部が実現され、第１の電源供給制御トランジスタＴＡ１と第２の電源供給制御トランジスタＴＡ２とによって電源供給制御部が実現され、閾値電圧補償トランジスタＴＤによって閾値電圧補償部が実現される。

　なお、第１の電源供給制御トランジスタＴＡ１、第２の電源供給制御トランジスタＴＡ２、発光制御トランジスタＴＢ、第１の書き込み制御トランジスタＴＣ、および第２の書き込み制御トランジスタＴＥについては、オフリーク電流が小さくなるよう、ダブルゲート構造のＴＦＴを採用することが好ましい。

　＜２．２　駆動方法＞
　次に、駆動方法について説明する。図１０は、ｎ行目に位置する画素回路（図９に示した画素回路）１０の駆動方法について説明するためのタイミングチャートである。なお、第１の実施形態と対比しやすくするため、時刻を表す符号には図５と同じ符号を用いる（図１６および図２１も同様）。

　時刻ｔ１０以前の期間には、走査信号Ｇ（ｎ－１）および走査信号Ｇ（ｎ）はハイレベルとなっており、発光制御信号ＥＭ（ｎ）はローレベルとなっている。このとき、発光制御トランジスタＴＢおよび第２の電源供給制御トランジスタＴＡ２はオン状態となっていて、第１の電源供給制御トランジスタＴＡ１、第１の書き込み制御トランジスタＴＣ、閾値電圧補償トランジスタＴＤ、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦはオフ状態となっている。これにより、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が発光素子ＯＬＥＤに供給されており、発光素子ＯＬＥＤは発光している。

　時刻ｔ１０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、発光制御トランジスタＴＢおよび第２の電源供給制御トランジスタＴＡ２がオフ状態となる。その結果、発光素子ＯＬＥＤへの電流の供給が遮断され、発光素子ＯＬＥＤは非発光状態（消灯状態）となる。

　時刻ｔ１１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、第１の実施形態と同様、データ保持コンデンサＣの第１電極に初期化電圧Ｖｉｎｉが印加され（図１１で符号６２１を付した矢印を参照）、データ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが印加される（図１１で符号６２２を付した矢印を参照）。その結果、“ＥＬＶＤＤ－Ｖｉｎｉ”の大きさの電圧がデータ保持コンデンサＣに保持される。時刻ｔ１２になると、走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化する。これにより、第１の実施形態と同様、駆動トランジスタＴｄｒのゲート電圧の初期化が終了する。

　時刻ｔ１３になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、第１の実施形態と同様、データ保持コンデンサＣの第２電極にデータ電圧Ｖｄａｔａが印加され（図１２で符号６２３を付した矢印を参照）、データ保持コンデンサＣの第１電極に“Ｖｉｎｉ－Ｖｔｈ”の大きさの電圧が印加される（図１２で符号６２４を付した矢印を参照）。その結果、“Ｖｄａｔａ－（Ｖｉｎｉ－Ｖｔｈ）”の大きさの電圧がデータ保持コンデンサＣに保持される。時刻ｔ１４になると、走査信号Ｇ（ｎ）がローレベルからハイレベルに変化する。これにより、第１の実施形態と同様、データの書き込みが終了する。

　時刻ｔ１５になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、発光制御トランジスタＴＢおよび第２の電源供給制御トランジスタＴＡ２がオン状態となる。このとき、第１の実施形態においては、電源供給制御トランジスタＴＡ（図１参照）を介してデータ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが与えられていたが、本実施形態においては、発光制御トランジスタＴＢおよび第２の電源供給制御トランジスタＴＡ２を介してデータ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが与えられる。その結果、第１の実施形態と同様の動作が行われる。すなわち、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が図１３で符号６２５を付した矢印で示すように発光素子ＯＬＥＤに供給され、当該駆動電流の大きさに応じて発光素子ＯＬＥＤが発光する。発光期間中の駆動トランジスタＴｄｒのゲート電圧Ｖｇ、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧Ｖｇｓ、および駆動電流Ｉｏｌｅｄについては、第１の実施形態と同様である。従って、第１の実施形態と同様、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきが補償される。

　＜２．３　効果＞
　本実施形態においても、データ保持コンデンサＣへのデータの書き込みは、ほぼ一定の電圧が印加された電極（第１電極）に対向する電極（第２電極）にデータ電圧Ｖｄａｔａが印加されることによって行われる。従って、安定したデータの書き込みが可能となり、同じ大きさのデータ電圧Ｖｄａｔａに基づくデータの書き込みが行われたときの輝度のばらつきの発生が防止される。また、本実施形態においても、発光素子ＯＬＥＤの発光に先立って、データ電圧Ｖｄａｔａと駆動トランジスタＴｄｒの閾値電圧とに応じた電圧がデータ保持コンデンサＣに保持される。従って、発光素子ＯＬＥＤが発光する際に、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきが補償される。以上より、第１の実施形態と同様、輝度のばらつきを引き起こすことなく駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきを補償することのできる有機ＥＬ表示装置が実現される。

　また、本実施形態においては、第１の実施形態とは異なり、走査信号Ｇ（ｎ－１）と発光制御信号ＥＭ（ｎ）との論理和を表す信号（合成信号）を画素回路１０内に与える必要がない。このため、上述した第１の論理和信号配線（表示部１００全体では、ｉ本の第１の論理和信号配線）が不要となる。従って、画素回路１０を動作させるために必要な制御線の数を第１の実施形態に比べて少なくすることが可能となる。

　＜２．４　変形例＞
　図１４は、第２の実施形態の変形例における画素回路１０の構成を示す回路図である。本変形例においては、第２の実施形態における１つの発光制御トランジスタＴＢに代えて、図１４に示すように第１の発光制御トランジスタＴＢ１および第２の発光制御トランジスタＴＢ２が設けられている。第１の発光制御トランジスタＴＢ１については、ゲート端子は発光制御線ＥＭＬ（ｎ）に接続され、第１導通端子は第１電源配線に接続され、第２導通端子は第２の発光制御トランジスタＴＢ２の第１導通端子と第２の電源供給制御トランジスタＴＡ２の第１導通端子とに接続されている。第２の発光制御トランジスタＴＢ２については、ゲート端子は発光制御線ＥＭＬ（ｎ）に接続され、第１導通端子は第１の発光制御トランジスタＴＢ１の第２導通端子と第２の電源供給制御トランジスタＴＡ２の第１導通端子とに接続され、第２導通端子は駆動トランジスタＴｄｒの第１導通端子と第２の書き込み制御トランジスタＴＥの第２導通端子とに接続されている。本変形例においては、第１の発光制御トランジスタＴＢ１と第２の発光制御トランジスタＴＢ２とによって発光制御部が実現される。なお、駆動方法については、第２の実施形態と同様であるので、説明を省略する（図１０参照）。

　第２の実施形態の構成（図９参照）においては、発光制御トランジスタＴＢおよび第２の電源供給制御トランジスタＴＡ２にダブルゲート構造のＴＦＴを採用することが好ましいが、本変形例の構成によれば、３つのＴＦＴ（第１の発光制御トランジスタＴＢ１、第２の発光制御トランジスタＴＢ２、および第２の電源供給制御トランジスタＴＡ２）にシングルゲート構造のＴＦＴを採用してもオフリーク電流を充分に小さくすることができる。これにより、画素回路１０内のＴＦＴの総数を少なくすることが可能となる。

　＜３．第３の実施形態＞
　第３の実施形態について説明する。なお、全体構成については、第１の実施形態と同様であるので、説明を省略する。

　＜３．１　画素回路の構成＞
　図１５を参照しつつ、本実施形態における画素回路１０の構成について説明する。この画素回路１０は、図１５に示すように、１個の発光素子ＯＬＥＤと、８個のトランジスタ（駆動トランジスタＴｄｒ、電源供給制御トランジスタＴＡ、発光制御トランジスタＴＢ、第１の書き込み制御トランジスタＴＣ、第１の閾値電圧補償トランジスタＴＤ１、第２の閾値電圧補償トランジスタＴＤ２、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦ）と、１個のデータ保持コンデンサＣとを含んでいる。

　第１の実施形態においては、初期化期間およびデータ書き込み期間に駆動トランジスタＴｄｒのゲート端子－第２導通端子間を電気的に接続するために１つの閾値電圧補償トランジスタＴＤ（図１参照）が設けられていた。これに対して、本実施形態においては、第１の実施形態における閾値電圧補償トランジスタＴＤに代えて、図１５に示すように第１の閾値電圧補償トランジスタＴＤ１および第２の閾値電圧補償トランジスタＴＤ２が設けられている。

　第１の閾値電圧補償トランジスタＴＤ１については、ゲート端子は走査信号線ＧＬ（ｎ－１）に接続され、第１導通端子は駆動トランジスタＴｄｒの第２導通端子と初期化トランジスタＴＦの第１導通端子と第２の閾値電圧補償トランジスタＴＤ２の第１導通端子と発光素子ＯＬＥＤのアノード端子とに接続され、第２導通端子は駆動トランジスタＴｄｒのゲート端子と第２の閾値電圧補償トランジスタＴＤ２の第２導通端子とデータ保持コンデンサＣの第１電極とに接続されている。第２の閾値電圧補償トランジスタＴＤ２については、ゲート端子は走査信号線ＧＬ（ｎ）に接続され、第１導通端子は駆動トランジスタＴｄｒの第２導通端子と初期化トランジスタＴＦの第１導通端子と第１の閾値電圧補償トランジスタＴＤ１の第１導通端子と発光素子ＯＬＥＤのアノード端子とに接続され、第２導通端子は駆動トランジスタＴｄｒのゲート端子と第１の閾値電圧補償トランジスタＴＤ１の第２導通端子とデータ保持コンデンサＣの第１電極とに接続されている。このように、第１の閾値電圧補償トランジスタＴＤ１と第２の閾値電圧補償トランジスタＴＤ２とは、駆動トランジスタＴｄｒのゲート端子－第２導通端子間に並列に接続されている。

　本実施形態においては、発光制御トランジスタＴＢによって発光制御部が実現され、電源供給制御トランジスタＴＡによって電源供給制御部が実現され、第１の閾値電圧補償トランジスタＴＤ１と第２の閾値電圧補償トランジスタＴＤ２とによって閾値電圧補償部が実現される。

　＜３．２　駆動方法＞
　次に、駆動方法について説明する。図１６は、ｎ行目に位置する画素回路（図１５に示した画素回路）１０の駆動方法について説明するためのタイミングチャートである。

　時刻ｔ１０以前の期間には、走査信号Ｇ（ｎ－１）および走査信号Ｇ（ｎ）はハイレベルとなっており、発光制御信号ＥＭ（ｎ）はローレベルとなっている。このとき、電源供給制御トランジスタＴＡおよび発光制御トランジスタＴＢがオン状態となっている。従って、第１の実施形態と同様、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が発光素子ＯＬＥＤに供給されており、発光素子ＯＬＥＤは発光している。

　時刻ｔ１０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、第１の実施形態と同様、発光素子ＯＬＥＤへの電流の供給が遮断され、発光素子ＯＬＥＤは非発光状態（消灯状態）となる。

　時刻ｔ１１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、電源供給制御トランジスタＴＡ、第１の閾値電圧補償トランジスタＴＤ１、および初期化トランジスタＴＦがオン状態となる。第１の閾値電圧補償トランジスタＴＤ１および初期化トランジスタＴＦがオン状態となることにより、図１７で符号６３１を付した矢印で示すように、第１の閾値電圧補償トランジスタＴＤ１を介して、データ保持コンデンサＣの第１電極に初期化電圧Ｖｉｎｉが印加される。また、第１の実施形態と同様、データ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが印加される（図１７で符号６３２を付した矢印を参照）。その結果、“ＥＬＶＤＤ－Ｖｉｎｉ”の大きさの電圧がデータ保持コンデンサＣに保持される。

　時刻ｔ１２になると、走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化する。これにより、電源供給制御トランジスタＴＡ、第１の閾値電圧補償トランジスタＴＤ１、および初期化トランジスタＴＦがオフ状態となり、駆動トランジスタＴｄｒのゲート電圧の初期化が終了する。

　時刻ｔ１３になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、第１の書き込み制御トランジスタＴＣ、第２の閾値電圧補償トランジスタＴＤ２、および第２の書き込み制御トランジスタＴＥがオン状態となる。第１の書き込み制御トランジスタＴＣがオン状態となることにより、第１の実施形態と同様、データ保持コンデンサＣの第２電極にデータ電圧Ｖｄａｔａが印加される（図１８で符号６３３を付した矢印を参照）。また、第２の閾値電圧補償トランジスタＴＤ２および第２の書き込み制御トランジスタＴＥがオン状態となることにより、図１８で符号６３４を付した矢印で示すように、第２の閾値電圧補償トランジスタＴＤ２を介して、データ保持コンデンサＣの第１電極に“Ｖｉｎｉ－Ｖｔｈ”の大きさの電圧が印加される。その結果、“Ｖｄａｔａ－（Ｖｉｎｉ－Ｖｔｈ）”の大きさの電圧がデータ保持コンデンサＣに保持される。

　時刻ｔ１４になると、走査信号Ｇ（ｎ）がローレベルからハイレベルに変化する。これにより、第１の書き込み制御トランジスタＴＣ、第２の閾値電圧補償トランジスタＴＤ２、および第２の書き込み制御トランジスタＴＥがオフ状態となり、データの書き込みが終了する。

　時刻ｔ１５になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、電源供給制御トランジスタＴＡおよび発光制御トランジスタＴＢがオン状態となる。従って、第１の実施形態と同様、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が図１９で符号６３５を付した矢印で示すように発光素子ＯＬＥＤに供給され、当該駆動電流の大きさに応じて発光素子ＯＬＥＤが発光する。発光期間中の駆動トランジスタＴｄｒのゲート電圧Ｖｇ、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧Ｖｇｓ、および駆動電流Ｉｏｌｅｄについては、第１の実施形態と同様である。従って、第１の実施形態と同様、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきが補償される。

　＜３．３　効果＞
　第１の実施形態と同様、本実施形態においても、輝度のばらつきを引き起こすことなく駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきを補償することのできる有機ＥＬ表示装置が実現される。また、本実施形態においては、第１の実施形態とは異なり、走査信号Ｇ（ｎ－１）と走査信号Ｇ（ｎ）との論理和を表す信号（合成信号）を画素回路１０内に与える必要がない。このため、上述した第２の論理和信号配線（表示部１００全体では、ｉ本の第２の論理和信号配線）が不要となる。従って、画素回路１０を動作させるために必要な制御線の数を第１の実施形態に比べて少なくすることが可能となる。

　＜４．第４の実施形態＞
　第４の実施形態について説明する。本実施形態においては、画素回路１０の構成に、第２の実施形態の変形例における構成（図１４参照）と第３の実施形態における構成（図１５参照）とを組み合わせたような構成が採用されている。なお、全体構成については、第１の実施形態と同様であるので、説明を省略する。

　＜４．１　画素回路の構成＞
　図２０を参照しつつ、本実施形態における画素回路１０の構成について説明する。この画素回路１０は、図２０に示すように、１個の発光素子ＯＬＥＤと、１０個のトランジスタ（駆動トランジスタＴｄｒ、第１の電源供給制御トランジスタＴＡ１、第２の電源供給制御トランジスタＴＡ２、第１の発光制御トランジスタＴＢ１、第２の発光制御トランジスタＴＢ２、第１の書き込み制御トランジスタＴＣ、第１の閾値電圧補償トランジスタＴＤ１、第２の閾値電圧補償トランジスタＴＤ２、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦ）と、１個のデータ保持コンデンサＣとを含んでいる。

　図２０から把握されるように、第２の実施形態の変形例と同様、第１の実施形態における電源供給制御トランジスタＴＡに代えて、第１の電源供給制御トランジスタＴＡ１および第２の電源供給制御トランジスタＴＡ２が設けられている。また、第２の実施形態の変形例と同様、第１の実施形態における発光制御トランジスタＴＢに代えて、第１の発光制御トランジスタＴＢ１および第２の発光制御トランジスタＴＢ２が設けられている。さらに、第３の実施形態と同様、第１の実施形態における閾値電圧補償トランジスタＴＤに代えて、第１の閾値電圧補償トランジスタＴＤ１および第２の閾値電圧補償トランジスタＴＤ２が設けられている。

　本実施形態においては、第１の発光制御トランジスタＴＢ１と第２の発光制御トランジスタＴＢ２とによって発光制御部が実現され、第１の電源供給制御トランジスタＴＡ１と第２の電源供給制御トランジスタＴＡ２とによって電源供給制御部が実現され、第１の閾値電圧補償トランジスタＴＤ１と第２の閾値電圧補償トランジスタＴＤ２とによって閾値電圧補償部が実現される。

　なお、本実施形態においては、第１の書き込み制御トランジスタＴＣおよび第２の書き込み制御トランジスタＴＥについては、オフリーク電流が小さくなるよう、ダブルゲート構造のＴＦＴを採用することが好ましい。

　＜４．２　駆動方法＞
　次に、駆動方法について説明する。図２１は、ｎ行目に位置する画素回路（図２０に示した画素回路）１０の駆動方法について説明するためのタイミングチャートである。

　時刻ｔ１０以前の期間には、走査信号Ｇ（ｎ－１）および走査信号Ｇ（ｎ）はハイレベルとなっており、発光制御信号ＥＭ（ｎ）はローレベルとなっている。このとき、第１の発光制御トランジスタＴＢ１、第２の発光制御トランジスタＴＢ２、および第２の電源供給制御トランジスタＴＡ２はオン状態となっていて、第１の電源供給制御トランジスタＴＡ１、第１の書き込み制御トランジスタＴＣ、第１の閾値電圧補償トランジスタＴＤ１、第２の閾値電圧補償トランジスタＴＤ２、第２の書き込み制御トランジスタＴＥ、および初期化トランジスタＴＦはオフ状態となっている。これにより、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が発光素子ＯＬＥＤに供給されており、発光素子ＯＬＥＤは発光している。

　時刻ｔ１０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、第１の発光制御トランジスタＴＢ１、第２の発光制御トランジスタＴＢ２、および第２の電源供給制御トランジスタＴＡ２がオフ状態となる。その結果、発光素子ＯＬＥＤへの電流の供給が遮断され、発光素子ＯＬＥＤは非発光状態（消灯状態）となる。

　時刻ｔ１１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、第３の実施形態と同様、図２２で符号６４１を付した矢印で示すように、第１の閾値電圧補償トランジスタＴＤ１を介して、データ保持コンデンサＣの第１電極に初期化電圧Ｖｉｎｉが印加される。また、第２の実施形態と同様、データ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが印加される（図２２で符号６４２を付した矢印を参照）。その結果、“ＥＬＶＤＤ－Ｖｉｎｉ”の大きさの電圧がデータ保持コンデンサＣに保持される。

　時刻ｔ１２になると、走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化する。これにより、第１の電源供給制御トランジスタＴＡ１、第１の閾値電圧補償トランジスタＴＤ１、および初期化トランジスタＴＦがオフ状態となり、駆動トランジスタＴｄｒのゲート電圧の初期化が終了する。

　時刻ｔ１３になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、第１の実施形態と同様、データ保持コンデンサＣの第２電極にデータ電圧Ｖｄａｔａが印加される（図２３で符号６４３を付した矢印を参照）。また、第３の実施形態と同様、図２３で符号６４４を付した矢印で示すように、第２の閾値電圧補償トランジスタＴＤ２を介して、データ保持コンデンサＣの第１電極に“Ｖｉｎｉ－Ｖｔｈ”の大きさの電圧が印加される。その結果、“Ｖｄａｔａ－（Ｖｉｎｉ－Ｖｔｈ）”の大きさの電圧がデータ保持コンデンサＣに保持される。

　時刻ｔ１５になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、第１の発光制御トランジスタＴＢ１、第２の発光制御トランジスタＴＢ２、および第２の電源供給制御トランジスタＴＡ２がオン状態となる。このとき、第２の実施形態と同様、第１の発光制御トランジスタＴＢ１および第２の電源供給制御トランジスタＴＡ２を介してデータ保持コンデンサＣの第２電極にハイレベル電源電圧ＥＬＶＤＤが与えられる。これにより、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧に応じた大きさの駆動電流が図２４で符号６４５を付した矢印で示すように発光素子ＯＬＥＤに供給され、当該駆動電流の大きさに応じて発光素子ＯＬＥＤが発光する。発光期間中の駆動トランジスタＴｄｒのゲート電圧Ｖｇ、駆動トランジスタＴｄｒの第１導通端子－ゲート端子間の電圧Ｖｇｓ、および駆動電流Ｉｏｌｅｄについては、第１の実施形態と同様である。従って、第１の実施形態と同様、駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきが補償される。

　＜４．３　効果＞
　第１の実施形態と同様、本実施形態においても、輝度のばらつきを引き起こすことなく駆動トランジスタＴｄｒの閾値電圧Ｖｔｈのばらつきを補償することのできる有機ＥＬ表示装置が実現される。また、第１の実施形態とは異なり、走査信号Ｇ（ｎ－１）と発光制御信号ＥＭ（ｎ）との論理和を表す信号（合成信号）や走査信号Ｇ（ｎ－１）と走査信号Ｇ（ｎ）との論理和を表す信号（合成信号）を画素回路１０内に与える必要がない。このため、上述した第１の論理和信号配線（表示部１００全体では、ｉ本の第１の論理和信号配線）および上述した第２の論理和信号配線（表示部１００全体では、ｉ本の第２の論理和信号配線）が不要となる。従って、画素回路１０を動作させるために必要な制御線の数を第１の実施形態に比べて顕著に少なくすることが可能となる。さらに、第２の実施形態の変形例と同様、第１の発光制御トランジスタＴＢ１、第２の発光制御トランジスタＴＢ２、および第２の電源供給制御トランジスタＴＡ２にシングルゲート構造のＴＦＴを採用してもオフリーク電流を充分に小さくすることができる。従って、画素回路１０内のＴＦＴの総数を少なくすることが可能となる。

　＜５．まとめ＞
　第１～第４の実施形態（変形例を含む）で説明した内容をまとめると、以下に記すような画素回路１０を採用することができる（図２５参照）。

　画素回路１０は、
　　ハイレベル電源電圧ＥＬＶＤＤが与えられている第１電源配線とローレベル電源電圧ＥＬＶＳＳが与えられている第２電源配線との間に設けられ、供給される電流の量に応じた輝度で発光する発光素子ＯＬＥＤと、
　　第１電極と第２電極とを有するデータ保持コンデンサＣと、
　　第１電源配線と第２電源配線との間に発光素子ＯＬＥＤと直列に設けられ、データ保持コンデンサＣの第１電極に接続されたゲート端子と、発光期間にハイレベル電源電圧ＥＬＶＤＤが与えられる第１導通端子と、データ書き込み期間にはゲート端子に電気的に接続され発光期間にはゲート端子とは電気的に切り離される第２導通端子とを有する駆動トランジスタＴｄｒと、
　　初期化期間にアクティブとなる信号が与えられるゲート端子と、駆動トランジスタＴｄｒのゲート端子－第２導通端子間の配線に接続された第１導通端子と、初期化電源配線に接続された第２導通端子とを有する初期化トランジスタＴＦと、
　　データ書き込み期間にアクティブとなる信号が与えられるゲート端子と、データ信号線ＤＬに接続された第１導通端子と、データ保持コンデンサＣの第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタＴＣと、
　　データ書き込み期間にアクティブとなる信号が与えられるゲート端子と、初期化電源配線に接続された第１導通端子と、駆動トランジスタＴｄｒの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタＴＥと
　　発光素子ＯＬＥＤへの電流の供給を制御する発光制御部７１と、
　　初期化期間および発光期間にデータ保持コンデンサＣの第２電極と第１電源配線とを電気的に接続するための電源供給制御部７２と、
　　初期化期間およびデータ書き込み期間にデータ保持コンデンサＣの第１電極と初期化電源配線とを電気的に接続するための閾値電圧補償部７３と
を備える。

　＜６．その他＞
　上記各実施形態（変形例を含む）では有機ＥＬ表示装置を例に挙げて説明したが、表示装置の種類については特に限定されない。電流によって輝度が制御される表示素子を備えた表示装置（電流駆動型の表示装置）として、無機発光ダイオードを備えた無機ＥＬ表示装置やＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤ表示装置などにも本発明を適用することができる。

１０…画素回路
１００…表示部
２００…表示制御回路
３００…ゲートドライバ
４００…エミッションドライバ
５００…ソースドライバ
ＤＬ（１）～ＤＬ（ｊ）…データ信号線
ＧＬ（１）～ＧＬ（ｉ）…走査信号線
ＥＭＬ（１）～ＥＭＬ（ｉ）…発光制御線
Ｔｄｒ…駆動トランジスタ
ＴＡ…電源供給制御トランジスタ
ＴＡ１…第１の電源供給制御トランジスタ
ＴＡ２…第２の電源供給制御トランジスタ
ＴＢ…発光制御トランジスタ
ＴＢ１…第１の発光制御トランジスタ
ＴＢ２…第２の発光制御トランジスタ
ＴＣ…第１の書き込み制御トランジスタ
ＴＤ…閾値電圧補償トランジスタ
ＴＤ１…第１の閾値電圧補償トランジスタ
ＴＤ２…第２の閾値電圧補償トランジスタ
ＴＥ…第２の書き込み制御トランジスタ
ＴＦ…初期化トランジスタ
Ｄ…データ信号
Ｇ（１）～Ｇ（ｉ）…走査信号
ＥＭ（１）～ＥＭ（ｉ）…発光制御信号
Ｖｄａｔａ…データ電圧
Ｖｉｎｉ…初期化電圧
ＥＬＶＤＤ…ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源電圧

Claims

　マトリクス状に配置された画素回路と、第１電源電圧が与えられている第１電源配線と、第２電源電圧が与えられている第２電源配線と、前記画素回路を初期化するための初期化電圧が与えられている初期化電源配線と、列毎に設けられデータ電圧が与えられているデータ信号線とを有する表示装置であって、
　前記画素回路は、
　　前記第１電源配線と前記第２電源配線との間に設けられ、供給される電流の量に応じた輝度で発光する表示素子と、
　　第１電極と第２電極とを有する容量素子と、
　　前記第１電源配線と前記第２電源配線との間に前記表示素子と直列に設けられ、前記容量素子の第１電極に接続された制御端子と、発光期間に前記第１電源電圧が与えられる第１導通端子と、データ書き込み期間には前記制御端子に電気的に接続され発光期間には前記制御端子とは電気的に切り離される第２導通端子とを有する駆動トランジスタと、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　データ書き込み期間にアクティブとなる信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　データ書き込み期間にアクティブとなる信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと
を備えることを特徴とする、表示装置。
　前記画素回路は、
　　前記表示素子への電流の供給を制御する発光制御部と、
　　初期化期間および発光期間に前記容量素子の第２電極と前記第１電源配線とを電気的に接続するための電源供給制御部と、
　　初期化期間およびデータ書き込み期間に前記容量素子の第１電極と前記初期化電源配線とを電気的に接続するための閾値電圧補償部と
を更に備えることを特徴とする、請求項１に記載の表示装置。
　前記発光制御部は、発光期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する発光制御トランジスタによって構成され、
　前記電源供給制御部は、初期化期間にアクティブとなる信号と発光期間にアクティブとなる信号との論理和を表す信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する電源供給制御トランジスタによって構成され、
　前記閾値電圧補償部は、初期化期間にアクティブとなる信号とデータ書き込み期間にアクティブとなる信号との論理和を表す信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタによって構成されていることを特徴とする、請求項２に記載の表示装置。
　前記発光制御部は、発光期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する発光制御トランジスタによって構成され、
　前記電源供給制御部は、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の電源供給制御トランジスタと、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第２の電源供給制御トランジスタと
によって構成され、
　前記閾値電圧補償部は、初期化期間にアクティブとなる信号とデータ書き込み期間にアクティブとなる信号との論理和を表す信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタによって構成されていることを特徴とする、請求項２に記載の表示装置。
　前記発光制御部は、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、第２導通端子とを有する第１の発光制御トランジスタと、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の発光制御トランジスタと
によって構成され、
　前記電源供給制御部は、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の電源供給制御トランジスタと、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第２の電源供給制御トランジスタと
によって構成され、
　前記閾値電圧補償部は、初期化期間にアクティブとなる信号とデータ書き込み期間にアクティブとなる信号との論理和を表す信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタによって構成されていることを特徴とする、請求項２に記載の表示装置。
　前記発光制御部は、発光期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する発光制御トランジスタによって構成され、
　前記電源供給制御部は、初期化期間にアクティブとなる信号と発光期間にアクティブとなる信号との論理和を表す信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する電源供給制御トランジスタによって構成され、
　前記閾値電圧補償部は、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第１の閾値電圧補償トランジスタと、
　　データ書き込み期間にアクティブとなる信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第２の閾値電圧補償トランジスタと
によって構成されていることを特徴とする、請求項２に記載の表示装置。
　前記発光制御部は、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、第２導通端子とを有する第１の発光制御トランジスタと、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の発光制御トランジスタと
によって構成され、
　前記電源供給制御部は、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の電源供給制御トランジスタと、
　　発光期間にアクティブとなる信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第２の電源供給制御トランジスタと
によって構成され、
　前記閾値電圧補償部は、
　　初期化期間にアクティブとなる信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第１の閾値電圧補償トランジスタと、
　　データ書き込み期間にアクティブとなる信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第２の閾値電圧補償トランジスタと
によって構成されていることを特徴とする、請求項２に記載の表示装置。
　前記表示素子は、有機ＥＬ素子であることを特徴とする、請求項１に記載の表示装置。
　第１電源電圧が与えられている第１電源配線と第２電源電圧が与えられている第２電源配線との間に設けられ、供給される電流の量に応じた輝度で発光する表示素子と、第１電極と第２電極とを有する容量素子と、前記第１電源配線と前記第２電源配線との間に前記表示素子と直列に設けられ、第１導通端子と第２導通端子と前記容量素子の第１電極に接続された制御端子とを有する駆動トランジスタと、前記表示素子への電流の供給を制御する発光制御部とを含む画素回路を備えた表示装置の駆動方法であって、
　前記発光制御部によって前記表示素子への電流の供給が遮断された状態で、前記駆動トランジスタの制御端子に初期化電圧を与える初期化ステップと、
　前記発光制御部によって前記表示素子への電流の供給が遮断された状態で、前記初期化電圧を前記駆動トランジスタを介して前記容量素子の第１電極に与えるとともにデータ電圧を前記容量素子の第２電極に与えるデータ書き込みステップと、
　前記表示素子に電流が供給されるよう、前記発光制御部が前記第１電源配線と前記第２電源配線とを電気的に接続する発光ステップと
を含むことを特徴とする、駆動方法。
　前記表示装置は、前記初期化電圧が与えられている初期化電源配線と、列毎に設けられ前記データ電圧が与えられているデータ信号線とを備え、
　前記画素回路には、第１制御信号、第２制御信号、第３制御信号、第４制御信号、および第５制御信号が与えられ、
　前記発光制御部は、前記第３制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する発光制御トランジスタによって構成され、
　前記画素回路は、
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと、
　　前記第５制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する電源供給制御トランジスタと、
　　前記第４制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタと
を更に含み、
　前記初期化ステップでは、前記第１制御信号と前記第４制御信号と前記第５制御信号とをアクティブとし、前記第２制御信号と前記第３制御信号とを非アクティブとし、
　前記データ書き込みステップでは、前記第２制御信号と前記第４制御信号とをアクティブとし、前記第１制御信号と前記第３制御信号と前記第５制御信号とを非アクティブとし、
　前記発光ステップでは、前記第３制御信号と前記第５制御信号とをアクティブとし、前記第１制御信号と前記第２制御信号と前記第４制御信号とを非アクティブとすることを特徴とする、請求項９に記載の駆動方法。
　前記表示装置は、前記初期化電圧が与えられている初期化電源配線と、列毎に設けられ前記データ電圧が与えられているデータ信号線とを備え、
　前記画素回路には、第１制御信号、第２制御信号、第３制御信号、および第４制御信号が与えられ、
　前記発光制御部は、前記第３制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する発光制御トランジスタによって構成され、
　前記画素回路は、
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと、
　　前記第１制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の電源供給制御トランジスタと、
　　前記第３制御信号が与えられる制御端子と、前記発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第２の電源供給制御トランジスタと
　　前記第４制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタと
を更に含み、
　前記初期化ステップでは、前記第１制御信号と前記第４制御信号とをアクティブとし、前記第２制御信号と前記第３制御信号とを非アクティブとし、
　前記データ書き込みステップでは、前記第２制御信号と前記第４制御信号とをアクティブとし、前記第１制御信号と前記第３制御信号とを非アクティブとし、
　前記発光ステップでは、前記第３制御信号をアクティブとし、前記第１制御信号と前記第２制御信号と前記第４制御信号とを非アクティブとすることを特徴とする、請求項９に記載の駆動方法。
　前記表示装置は、前記初期化電圧が与えられている初期化電源配線と、列毎に設けられ前記データ電圧が与えられているデータ信号線とを備え、
　前記画素回路には、第１制御信号、第２制御信号、第３制御信号、および第４制御信号が与えられ、
　前記発光制御部は、
　　前記第３制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、第２導通端子とを有する第１の発光制御トランジスタと、
　　前記第３制御信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の発光制御トランジスタと
によって構成され、
　前記画素回路は、
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと、
　　前記第１制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の電源供給制御トランジスタと、
　　前記第３制御信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第２の電源供給制御トランジスタと
　　前記第４制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタと
を更に含み、
　前記初期化ステップでは、前記第１制御信号と前記第４制御信号とをアクティブとし、前記第２制御信号と前記第３制御信号とを非アクティブとし、
　前記データ書き込みステップでは、前記第２制御信号と前記第４制御信号とをアクティブとし、前記第１制御信号と前記第３制御信号とを非アクティブとし、
　前記発光ステップでは、前記第３制御信号をアクティブとし、前記第１制御信号と前記第２制御信号と前記第４制御信号とを非アクティブとすることを特徴とする、請求項９に記載の駆動方法。
　前記表示装置は、前記初期化電圧が与えられている初期化電源配線と、列毎に設けられ前記データ電圧が与えられているデータ信号線とを備え、
　前記画素回路には、第１制御信号、第２制御信号、第３制御信号、および第５制御信号が与えられ、
　前記発光制御部は、前記第３制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する発光制御トランジスタによって構成され、
　前記画素回路は、
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと、
　　前記第５制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する電源供給制御トランジスタと、
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第１の閾値電圧補償トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第２の閾値電圧補償トランジスタと
を更に含み、
　前記初期化ステップでは、前記第１制御信号と前記第５制御信号とをアクティブとし、前記第２制御信号と前記第３制御信号とを非アクティブとし、
　前記データ書き込みステップでは、前記第２制御信号とをアクティブとし、前記第１制御信号と前記第３制御信号と前記第５制御信号とを非アクティブとし、
　前記発光ステップでは、前記第３制御信号と前記第５制御信号とをアクティブとし、前記第１制御信号と前記第２制御信号とを非アクティブとすることを特徴とする、請求項９に記載の駆動方法。
　前記表示装置は、前記初期化電圧が与えられている初期化電源配線と、列毎に設けられ前記データ電圧が与えられているデータ信号線とを備え、
　前記画素回路には、第１制御信号、第２制御信号、および第３制御信号が与えられ、
　前記発光制御部は、
　　前記第３制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、第２導通端子とを有する第１の発光制御トランジスタと、
　　前記第３制御信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の発光制御トランジスタと
によって構成され、
　前記画素回路は、
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの制御端子－第２導通端子間の配線に接続された第１導通端子と、前記初期化電源配線に接続された第２導通端子とを有する初期化トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記データ信号線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の書き込み制御トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記初期化電源配線に接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する第２の書き込み制御トランジスタと、
　　前記第１制御信号が与えられる制御端子と、前記第１電源配線に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第１の電源供給制御トランジスタと、
　　前記第３制御信号が与えられる制御端子と、前記第１の発光制御トランジスタの第２導通端子に接続された第１導通端子と、前記容量素子の第２電極に接続された第２導通端子とを有する第２の電源供給制御トランジスタと
　　前記第１制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第１の閾値電圧補償トランジスタと、
　　前記第２制御信号が与えられる制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する第２の閾値電圧補償トランジスタと
を更に含み、
　前記初期化ステップでは、前記第１制御信号をアクティブとし、前記第２制御信号と前記第３制御信号とを非アクティブとし、
　前記データ書き込みステップでは、前記第２制御信号とをアクティブとし、前記第１制御信号と前記第３制御信号とを非アクティブとし、
　前記発光ステップでは、前記第３制御信号をアクティブとし、前記第１制御信号と前記第２制御信号とを非アクティブとすることを特徴とする、請求項９に記載の駆動方法。