WO2014046029A1 - データ線駆動回路、それを備える表示装置、およびデータ線駆動方法 - Google Patents

データ線駆動回路、それを備える表示装置、およびデータ線駆動方法 Download PDF

Info

Publication number
WO2014046029A1
WO2014046029A1 PCT/JP2013/074813 JP2013074813W WO2014046029A1 WO 2014046029 A1 WO2014046029 A1 WO 2014046029A1 JP 2013074813 W JP2013074813 W JP 2013074813W WO 2014046029 A1 WO2014046029 A1 WO 2014046029A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
data line
voltage value
current detection
Prior art date
Application number
PCT/JP2013/074813
Other languages
English (en)
French (fr)
Inventor
宣孝 岸
将紀 小原
野口　登
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/429,302 priority Critical patent/US9293080B2/en
Publication of WO2014046029A1 publication Critical patent/WO2014046029A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Definitions

  • the present invention relates to a data line driving circuit, a display device including the data line driving circuit, and a driving method thereof, and more specifically, a data line driving circuit for driving a pixel circuit including an electro-optical element such as an organic EL (Electro-Luminescence) element. , A display device including the same, and a driving method thereof.
  • An organic EL display device is known as a thin, high image quality, low power consumption display device.
  • a plurality of pixel circuits including an organic EL element which is a self-luminous electro-optical element driven by a current and a driving transistor are arranged in a matrix.
  • a method of controlling the amount of current that flows in a current-driven display element such as an organic EL element is a constant current type that controls the current that should flow through the display element by the data signal current that flows through the data signal line electrode of the display element.
  • a control method (or a current program type driving method) and a constant voltage type control method (or a voltage program type driving method) for controlling a current to be supplied to the display element by a voltage corresponding to the data signal voltage are roughly classified.
  • the threshold voltage and mobility of a driving transistor typically a thin film transistor (hereinafter also abbreviated as “TFT”)
  • TFT thin film transistor
  • the current value of the data signal is controlled so that a constant current flows through the organic EL element regardless of the threshold voltage and the internal resistance of the organic EL element. No compensation is necessary.
  • this constant current type control method is known to decrease the aperture ratio because the number of driving transistors and wirings is increased as compared to the constant voltage type control method, and the data signal current is weak. Since it is known that data cannot be written at high speed due to a load such as a data signal line electrode, a constant voltage type control method is widely adopted.
  • Japanese Patent Application Laid-Open No. 2005-31630 discloses an organic EL display device that compensates for variations in threshold voltage by providing a transistor for detecting variation in threshold voltage of a drive transistor in a pixel circuit. .
  • compensating for variations in threshold voltage is also referred to as “threshold voltage compensation”.
  • the drive current flowing through the drive transistor is detected, and the voltage supplied to the data line is controlled based on the detection result, whereby the variation in characteristics of the drive transistor, in particular, the mobility.
  • An organic EL display device that compensates for variation (deviation) is disclosed.
  • the threshold voltage and the like can be accurately compensated.
  • a transistor for performing the threshold voltage compensation is used in the display device described in Japanese Patent Application Laid-Open No. 2005-31630. Since it is necessary to add to the pixel circuit, the configuration of the pixel circuit becomes complicated.
  • the present invention provides a data line driving circuit capable of eliminating characteristic variations of a driving transistor and the like while performing current detection at high speed with a simple configuration without adding a transistor or adding a signal wiring in the pixel circuit.
  • An object is to provide a display device including the same, and a data line driving method.
  • a first aspect of the present invention is a data line driving circuit provided in an active matrix display device in which a plurality of pixel circuits are arranged in a matrix, A drive signal generation circuit that receives an image signal representing an image to be displayed from outside and outputs a drive signal corresponding to the image signal; An output circuit that outputs a ramp signal whose voltage value changes within a range including a range from the lowest value to the highest value of the drive signal voltage with respect to a data line connected to at least one of the plurality of pixel circuits; , A current detection circuit for detecting a potential difference corresponding to a current flowing in the data line; The voltage value corresponding to the potential difference detected by the current detection circuit is compared with the voltage value of the drive signal, and the ramp signal is given to the output circuit until they substantially match. And a control unit that controls to maintain the voltage of the ramp signal and supply it to the output circuit.
  • the controller is An arithmetic circuit that receives a voltage value corresponding to a potential difference detected by the current detection circuit and a voltage value of the drive signal, and outputs a difference value between the two received voltage values; A comparison circuit that compares the difference value output from the arithmetic circuit with a voltage value applied to an input terminal of the current detection circuit; And a switch circuit that is electrically connected so that the ramp signal supplied from the outside is supplied to the output circuit until the two voltage values compared by the comparison circuit substantially match each other.
  • the controller is An arithmetic circuit that receives a voltage value applied to an input terminal of the current detection circuit and a voltage value of the drive signal, and outputs a difference value between the two received voltages; A comparison circuit that compares a voltage value corresponding to a potential difference detected by the current detection circuit and the difference value output from the arithmetic circuit; And a switch circuit that is electrically connected so that the ramp signal supplied from the outside is supplied to the output circuit until the two voltage values compared by the comparison circuit substantially match each other.
  • the output circuit includes an operational amplifier that receives the ramp signal from a non-inverting input terminal;
  • the current detection circuit has a resistor having one end connected to the inverting input terminal of the operational amplifier and the other end connected to the output terminal of the operational amplifier,
  • the operational amplifier and the resistor constitute a transimpedance circuit.
  • the current detection circuit includes a variable resistance circuit that receives a part or all of configuration bits of a digital signal indicating a voltage level of the drive signal, and a resistance value is changed according to the digital signal,
  • the control unit compares a voltage value corresponding to the potential difference detected by the current detection circuit with a voltage value for comparison within a predetermined value or range, and the ramp signal supplied from the outside is substantially equal to the voltage value. Control is performed so as to be supplied to the output circuit.
  • a sixth aspect of the present invention is the fifth aspect of the present invention
  • the current detection circuit includes a variable resistance circuit that receives upper-bit data in a predetermined range that is a part of a digital signal indicating a voltage level of the drive signal, and whose resistance value is changed according to the upper-bit data.
  • the control unit receives lower-order bit data in a predetermined range, which is the remaining part of the digital signal, and corresponds to a comparison voltage value corresponding to the lower-bit data and a potential difference detected by the current detection circuit The voltage value to be compared is compared, and control is performed so that the ramp signal supplied from the outside is supplied to the output circuit until it substantially matches.
  • the current detection circuit includes a transistor operating in a linear region, one end is a drain terminal, the other end is a source terminal, and a set voltage having a predetermined value or range is applied to the gate terminal. To do.
  • the current detection circuit receives a part or all of the configuration bits of the digital signal indicating the voltage level of the drive signal, and changes the set voltage applied to the gate terminal according to the digital signal, A voltage value corresponding to the potential difference is detected;
  • the control unit compares a voltage value corresponding to the potential difference detected by the current detection circuit with a voltage value for comparison within a predetermined value or range, and the ramp signal supplied from the outside is substantially equal to the voltage value. Control is performed so as to be supplied to the output circuit.
  • a ninth aspect of the present invention is a display unit including a plurality of data lines, a plurality of scanning lines, and a plurality of pixel circuits arranged corresponding to the plurality of data lines and the plurality of scanning lines,
  • the data line driving circuit according to the first aspect of the present invention connected to the plurality of data lines;
  • An active matrix type display device comprising a scanning line driving circuit connected to the plurality of scanning lines,
  • the pixel circuit is provided in series with the electro-optic element driven by current and the drive current to be supplied to the electro-optic element according to the voltage supplied via the data line.
  • a driving transistor to be controlled.
  • the driving transistor is a thin film transistor in which a channel layer is formed of an oxide semiconductor,
  • the oxide semiconductor contains indium, gallium, and zinc as main components.
  • An eleventh aspect of the present invention is a data line driving method provided in an active matrix display device in which a plurality of pixel circuits are arranged in a matrix.
  • a drive signal generation step of receiving an image signal representing an image to be displayed from outside and outputting a drive signal corresponding to the image signal;
  • An output step of outputting, to a data line connected to at least one of the plurality of pixel circuits, a ramp signal whose voltage value changes within a range including a range from the lowest value to the highest value of the drive signal voltage;
  • a current detection step of detecting a potential difference corresponding to a current flowing through the data line; The voltage value corresponding to the potential difference detected in the current detection step is compared with the voltage value of the drive signal, and the ramp signal in the output step is given until it substantially matches.
  • a control step for controlling so that the voltage of the ramp signal is maintained and applied in the output step.
  • the voltage value corresponding to the voltage corresponding to the potential difference detected by the current detection circuit is compared with the voltage value of the drive signal, and the ramp signal is output to the output circuit until they substantially match. After the substantially coincidence, the ramp signal voltage at the substantially coincidence point is maintained and applied to the output circuit. Therefore, without adding a transistor to the pixel circuit 11 or adding a signal line for feedback control. With a simple configuration, it is possible to eliminate or at least suppress the characteristic variation of the drive transistor while performing current detection at high speed.
  • control circuit having a simple configuration including an arithmetic circuit, a comparison circuit, and a switch circuit.
  • the voltage value can be set to a value of 0 or more, typically in a suitable range of about several volts.
  • the transimpedance circuit is configured by the operational amplifier and the resistor, the frequency bandwidth becomes very wide and high speed operation is possible. In particular, even when driving a data line of a high-definition display portion, it can operate without causing a delay.
  • the resistance value changes according to the voltage value of the drive signal to be applied to the data line.
  • the larger the value the smaller the resistance value.
  • the writing time to the data line can be shortened.
  • the amplitude of the comparison voltage does not become a voltage signal having a large amplitude like the drive signal, power consumption can be reduced.
  • the sixth aspect of the present invention it is possible to reduce the power consumption by reducing the amplitude of the comparative voltage while reducing the resistance change range with a simpler configuration.
  • the transistor operating in the linear region can realize the same function as the resistance element, so that a large resistance value can be realized with a small circuit area.
  • the write time to the data line can be shortened without switching many resistance elements, for example, with a simple configuration for controlling the gate voltage of the transistor.
  • the power consumption can be reduced by reducing the amplitude of.
  • the same effect as in the first aspect of the present invention can be realized in the display device.
  • the influence of signal noise based on the off-current leaking from the non-selected pixel circuit can be almost ignored. High-precision current detection is possible.
  • the same effect as in the first aspect of the present invention can be realized in the data line driving method.
  • FIG. 1 is a block diagram illustrating a configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating a configuration of a pixel circuit and a detection / output circuit in the first embodiment. It is a circuit diagram which shows the structure of the pixel circuit in the modification of the said embodiment. It is a circuit diagram which shows the structure of the detection / output circuit in the 2nd Embodiment of this invention. It is a circuit diagram which shows the structure of the detection / output circuit in the 3rd Embodiment of this invention. It is a circuit diagram which shows the structure of the detection / output circuit in the modification of the said embodiment.
  • a channel layer of each transistor included in the pixel circuit in each embodiment has an oxide semiconductor with relatively high mobility, in particular, any one of indium (In), gallium (Ga), and zinc (Zn).
  • InGaZnOx (hereinafter referred to as “IGZO”) which is an oxide semiconductor including two or more oxide semiconductors including these as a main component is used.
  • IGZO-TFT a TFT using this IGZO (hereinafter referred to as IGZO-TFT) has an extremely small off-current. As a result, the influence of the signal noise based on the off-current leaking from the non-selected pixel circuit can be almost ignored.
  • a known semiconductor material such as low-temperature polysilicon or amorphous silicon can be used for the channel layer of the transistor.
  • FIG. 1 is a block diagram showing a configuration of an active matrix organic EL display device 1 according to the first embodiment of the present invention.
  • the organic EL display device 1 includes a display unit 10, a control circuit 20, a source driver (data driver) 30, and a gate driver (scan driver) 40.
  • the source driver 30 corresponds to a data line driving circuit
  • the gate driver 40 corresponds to a scanning line driving circuit.
  • At least one of the source driver 30 and the gate driver 40 may be integrally (monolithically) formed on a glass substrate on which the display unit 10 is formed.
  • the display unit 10 is provided with m data lines S1 to Sm and n scanning lines G1 to Gn orthogonal thereto.
  • the display unit 10 further includes n light emission control lines E1 to En along the n scanning lines G1 to Gn.
  • the display unit 10 further includes m ⁇ n pixel circuits 11 corresponding to the intersections of the m data lines S1 to Sm and the n scanning lines G1 to Gn. Each pixel circuit 11 is formed such that the arrangement of red, green, and blue sub-pixels is repeated in order from the gate driver 40 side in the scanning line extending direction.
  • the display unit 10 includes m power lines for supplying a power supply voltage Vp from a power supply unit (not shown) (hereinafter referred to as the power supply voltage by the symbol Vp, but also represented by the 1st to mth power supply lines Vp1 to Vpm). And a common electrode for supplying a common potential Vcom (hereinafter referred to as the common potential Vcom).
  • the power supply lines Vp1 to Vpm are arranged parallel to the data lines S1 to Sm and one corresponding to each, and the common electrode Vcom is arranged in common to all the pixel circuits.
  • the arrangement direction and arrangement mode of the power supply line are not particularly limited as long as they are well-known configurations.
  • the power supply voltage Vp is a fixed voltage here, but may be a voltage that changes between predetermined values depending on the mode of the pixel circuit, or a configuration in which a plurality of types of power supply lines are provided. Good.
  • the control circuit 20 controls the source driver 30 and the gate driver 40 by providing the source driver 30 with the video data DA, the source control signal SCS, and a ramp signal RMP, which will be described later, and the gate driver 40 with the gate control signal GCS.
  • the source control signal SCS includes, for example, a source start pulse, a source clock, and a latch strobe signal.
  • the gate control signal GCS includes, for example, a gate start pulse and a gate clock.
  • the source driver 30 is connected to the m data lines S1 to Sm and includes a drive signal generation circuit 31 and a detection / output unit 32.
  • the drive signal generation circuit 31 includes an m-stage shift register (not shown), m sampling circuits, a latch circuit, a D / A converter, a buffer circuit, and the like.
  • the m drive signal generation circuits 31 are provided corresponding to the m data lines S1 to Sm one by one, and output a corresponding drive signal.
  • the detection / output unit 32 includes m detection / output circuits 321.
  • the m detection / output circuits 321 are provided corresponding to the m data lines S1 to Sm one by one, detect the current flowing through each of the m data lines S1 to Sm, and flow the current that should flow originally by the drive signal. Output the voltage signal (which is corrected as a result). This detailed configuration will be described later.
  • the drive signal generation circuit 31 includes components (not shown) similar to a known source driver, that is, a shift register, a sampling circuit, a latch circuit, a D / A converter, and the like.
  • the shift register of the drive signal generation circuit 31 sequentially outputs sampling pulses by sequentially transferring source start pulses in synchronization with the source clock.
  • the sampling circuit sequentially stores video data DA for one row according to the timing of the sampling pulse.
  • the latch circuit captures and holds one row of video data DA stored in the sampling circuit in accordance with a latch strobe signal, and also stores video data DA for one column (that is, one subpixel) (hereinafter referred to as “gradation data”). To the corresponding D / A converter.
  • the D / A converter converts the received gradation data into a data voltage, and supplies the data voltage indicating the gradation data to the corresponding detection / output unit 32 (via a buffer circuit).
  • the drive signal generation circuit 31 is connected to the m detection / output circuits 321 based on the video data DA and the source control signal SCS, and m columns of data are respectively transmitted to the m data lines S1 to Sm.
  • a voltage is given as a drive signal.
  • the voltage Vdt (> 0) of this drive signal is inverted in sign, and is supplied to the detection / output circuit 321 as a drive signal having a voltage value ⁇ Vdt.
  • the gate driver 40 is connected to and drives the n scanning lines G1 to Gn and the n light emission control lines E1 to En. More specifically, the gate driver 40 includes the same components as a known gate driver, that is, a shift register and a logic circuit (not shown). A signal to be supplied to the n scanning lines G1 to Gn and n by a shift register that sequentially transfers gate start pulses in synchronization with the gate clock and a logic circuit to which an output from any one of the shift registers is applied. Signals to be supplied to the light emission control lines E1 to En are generated.
  • the gate driver 40 may drive only the n scanning lines G1 to Gn, and a different light emission control gate driver may drive the n light emission control lines E1 to En.
  • FIG. 2 is a circuit diagram showing the configuration of the pixel circuit 11 and the detection / output circuit 321 in the present embodiment.
  • the pixel circuit 11 shown in FIG. 2 is the pixel circuit 11 in the i-th row and the j-th column.
  • the detection / output circuit 321 shown in FIG. 2 corresponds to the j-th data line Sj.
  • the pixel circuit 11 includes one organic EL element EL, four transistors T1 to T4, and one capacitor C1.
  • the transistors T1 and T3 function as write control transistors
  • the transistor T2 functions as a drive transistor
  • the transistor T4 functions as a light emission control transistor.
  • the capacitor C1 corresponds to a drive capacitor element.
  • the transistors T1 to T4 are all n-channel type IGZO-TFTs. However, if at least the transistor T2 is an IGZO-TFT, the above-described effects can be obtained. Note that these configurations and the functions of the transistors are merely examples, and various known pixel circuit configurations are applicable.
  • the transistor T2 is provided in series with the organic EL element EL, and a drain terminal as a first conduction terminal is connected to the power supply line Vp (here, the power supply line Vpj).
  • a gate terminal (corresponding to a control terminal and the same applies to the gate terminals of other transistors) is connected to the scanning line Gi, and the source terminal as the second conduction terminal of the transistor T2 and the data line Sj It is provided in between.
  • the transistor T3 has a gate terminal connected to the scanning line Gi, and is provided between the gate terminal and the drain terminal of the transistor T2.
  • the transistor T4 has a gate terminal connected to the light emission control line Ei, and is provided between the source terminal of the transistor T2 and the anode terminal of the organic EL element EL.
  • the capacitor C1 has one end and the other end connected to the source terminal and the gate terminal of the transistor T2, respectively.
  • the cathode terminal of the organic EL element is connected to the common electrode Vcom.
  • a connection point with the conduction terminal is called “node na” for convenience.
  • the detection / output circuit 321 includes a plurality of resistors including two operational amplifiers OP1, OP2, two comparators CP1, CP2, one transistor T5, two capacitors C2, Cf, and a resistor R1.
  • the resistor R1 functions as a current detection circuit
  • the operational amplifier OP2 including a plurality of resistors functions as an arithmetic circuit
  • the two comparators CP1 and CP2 function as a comparison circuit
  • the transistor T5 functions as a switch circuit.
  • the capacitor C2 and the operational amplifier OP1 function as an output circuit.
  • the arithmetic circuit, the comparison circuit, and the switch circuit function as a control unit that controls the output of the data signal output from the output circuit to the data line Sj (and corrected as a result).
  • the operational amplifier OP1 and the resistor R1 (and the capacitor Cf) constitute a transimpedance circuit. This point will be described in detail later.
  • Resistor R1 has one end connected to data line Sj and the other end connected to the output terminal of operational amplifier OP1.
  • the former connection point is referred to as “node n2” for convenience, and the latter connection point is referred to as “node n3” for convenience.
  • the resistor R1 is connected in parallel with a capacitor Cf for preventing oscillation.
  • the operational amplifier OP2 has its non-inverting input terminal connected (via a resistor) to the other end of the resistor R1 (ie, the node n3).
  • the inverting input terminal receives a voltage value ⁇ from the drive signal generation circuit 31.
  • a drive signal for Vdt is provided (via a resistor).
  • the inverting input terminal and output terminal of the operational amplifier OP2 are connected via a resistor, and the output terminal of the operational amplifier OP2 is connected to the inverting input terminal of the comparator CP1.
  • This connection point is called “node n4” for convenience.
  • the non-inverting input terminal of the operational amplifier OP2 is grounded via a resistor (here, connected to the common electrode Vcom or a predetermined ground potential line).
  • the non-inverting input terminal of the comparator CP1 is connected to the data line Sj, and the output terminal of the comparator CP1 is connected to the non-inverting input terminal of the comparator CP2.
  • the inverting input terminal of the comparator CP2 is connected to a power supply having a predetermined voltage, and the output terminal of the comparator CP2 is connected to the gate terminal (control terminal) of the transistor T5.
  • a ramp signal RMP which will be described later, is applied to the drain terminal (first conduction terminal) of the transistor T5, and the source terminal (second conduction terminal) of the transistor T5 is connected to the non-inverting input terminal of the operational amplifier OP1.
  • This connection point is referred to as “node n1” for convenience.
  • the non-inverting input terminal (ie, node n1) is connected to one end of the capacitor C2, and the other end of the capacitor C2 is grounded in the same manner as described above.
  • the inverting input terminal of the operational amplifier OP1 is connected to the data line Sj. The operation of the detection / output circuit 321 as described above will be described.
  • the detection / output circuit 321 receives the ramp signal RMP from the control circuit 20 as described above.
  • This ramp signal RMP changes from a common potential Vcom (or a predetermined minimum potential) to a voltage corresponding to the maximum gradation voltage (or a predetermined maximum potential) within one horizontal period (1H), and in the next horizontal period.
  • the change mode of the ramp signal RMP may be the reverse change mode (that is, it may be monotonously decreased).
  • the detection / output circuit 321 performs current feedback control so that the potential of the data line Sj becomes a desired potential by using the current detection circuit (resistor R1) and the change of the ramp signal RMP.
  • the resistor R1 functions as a detection circuit for the current flowing through the data line Sj. That is, since the input impedances of the operational amplifier OP1 and the comparator CP1 are very large, the current flowing through the data line Sj can be detected almost accurately by detecting the current i flowing through the resistor R1.
  • Vn3 Vn2-R ⁇ i (1)
  • Vn4 Vn2-R ⁇ i + Vdt (2)
  • the voltage Vn4 is a voltage applied to the inverting input terminal of the comparator CP1, and the voltage Vn2 is applied to the non-inverting input terminal of the comparator CP1, so that the output voltage of the comparator CP1 is R ⁇ i ⁇ Vdt. In this case, it becomes a low level, and when R ⁇ i ⁇ Vdt, it becomes a high level. Therefore, the output voltage of the comparator CP2 is also low when R ⁇ i ⁇ Vdt. In this case, the transistor T5 is turned off, and when R ⁇ i ⁇ Vdt, the output voltage of the comparator CP2 is high. In this case, the transistor T5 is turned on.
  • Transistor T5 is turned off (because it is level). Since the potential of the voltage Vn1 of the node n1 at this time is maintained by the capacitor C1, the voltage Vn2 of the inverting input terminal (that is, the node n2) of the operational amplifier OP1 functioning as the output unit is also maintained. As a result, the transistor T5 Until the next turn-on, the potential of the data line Sj is also maintained.
  • the current i corresponding to the voltage Vdt of the drive signal flows through the data line Sj, the current that should flow (ideally) when the drive signal is directly applied to the data line Sj. Even when the current actually flowing when applied directly is different (due to variations in the characteristics of the drive transistor), the current i actually flowing is detected by the resistor R1 functioning as a current detection circuit, The actually flowing current i can be matched with the current that should flow.
  • the current feedback control that matches the current i that actually flows with the current that should flow originally is performed in a very short time within one horizontal period. For example, this period is 10 [us] or less.
  • the response speed is insufficient in the configuration in which the voltage corresponding to the potential difference based on the current detected by the resistor is simply compared with the voltage of the drive signal to perform feedback control. Become. Therefore, control cannot be performed or it becomes extremely difficult.
  • a transimpedance circuit is configured by the operational amplifier OP1, the resistor R1, and the oscillation prevention capacitor Cf.
  • This transimpedance circuit has a wide frequency characteristic and can operate at high speed by using the operational amplifier OP1. Therefore, when the operational amplifier OP1 operates at a sufficiently high speed, feedback control can be performed so that a minute current of 1 [uA] or less flows in the data line Sj within a period of 10 [us] or less. It is.
  • the voltage change rate is constant as in an ideal ramp signal. In this case, stable and highly accurate feedback control can be performed regardless of the voltage value.
  • the organic EL element EL in the pixel circuit emits light with a desired luminance. Since the operation of the pixel circuit 11 is almost the same as that of a known pixel circuit (when threshold detection and threshold compensation operations are not performed), an example of this operation will be briefly described below.
  • the voltage applied to the data line Sj is determined based on the current actually flowing according to the threshold voltage and mobility of the transistor T2, so that the capacitor C1 holds the threshold voltage of the transistor T2. No threshold detection operation is required. Note that the initialization operation is the same as that of a well-known pixel circuit, and a description thereof will be omitted.
  • the potential of the scanning line G1 of the first row changes to a high level, so that the transistors T1 and T3 are turned on in the pixel circuit 11 of the first row.
  • a data voltage is written in the pixel circuit 11, but this data voltage changes until the current that actually flows matches the current that should flow when a drive signal is applied within one horizontal period as described above. Is the ramp signal voltage Vrmp.
  • the potential of the scanning line G1 of the first row changes to a low level, so that the transistors T1 and T3 are turned off in the pixel circuit 11 of the first row. Therefore, the gate-source voltage held by the capacitor C1 is determined to be the voltage maintained by the detection / output circuit 321.
  • the scanning lines G2 to Gn of the second to nth rows are sequentially selected (become high level) during each selection period (each scanning period), which corresponds to the data voltage in the pixel circuits 11 of each row. The above voltage is written.
  • the potentials of the light emission control lines E1 to En of the 1st to nth rows change to high level, so that the transistor T4 is turned on in the pixel circuits 11 of the 1st to nth rows.
  • the anode terminal of the organic EL element EL and the drain terminal of the transistor T2 are electrically connected to each other.
  • the transistor T2 supplies the drive current Ioled to the organic EL element EL. Since the drive current Ioled is set according to the current that actually flows through the transistor T2, the voltage corresponding to the data voltage written in the pixel circuit 11 is the actual threshold voltage and mobility of the transistor T2. It is a value in consideration of characteristics such as. Therefore, the drive current Ioled is not affected by characteristic variations such as the threshold voltage and mobility of the transistor T2. Therefore, variations in light emission luminance based on such characteristic variations are eliminated or at least suppressed.
  • the transimpedance circuit is configured by the operational amplifier OP1, the resistor R1, and the oscillation prevention capacitor Cf, the frequency bandwidth becomes very wide and high-speed operation is possible. .
  • the operation of the organic EL display device can be simplified, and the operation can be speeded up.
  • FIG. 3 is a circuit diagram showing a configuration of the pixel circuit 11b in the present embodiment.
  • the same or similar elements as those of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the pixel circuit 11b shown in FIG. 3 is the pixel circuit 11 in the i-th row and the j-th column.
  • the configuration of the detection / output circuit 321 in this embodiment is the same as that in the first embodiment, and a description thereof will be omitted.
  • the pixel circuit 11b includes one organic EL element EL, four transistors T1 to T4, and one capacitor C1.
  • the transistors T1 to T4 are all p-channel type, unlike the above embodiment, and are, for example, a low-temperature polysilicon TFT or an amorphous silicon TFT. Further, the transistors T1 to T4 may be oxide TFTs such as IGZO-TFTs.
  • the transistor T2 is provided in series with the organic EL element EL, and a source terminal as a first conduction terminal is connected to the power supply line Vp.
  • the transistor T1 has a gate terminal connected to the scanning line Gi, and is provided between the gate terminal of the transistor T2 and the data line Sj.
  • the transistor T3 has a gate terminal connected to the scanning line Gi, and is provided between a drain terminal and a gate terminal as a second conduction terminal of the transistor T2.
  • the transistor T4 has a gate terminal connected to the light emission control line Ei, and is provided between the drain terminal of the transistor T2 and the anode terminal of the organic EL element EL.
  • the capacitor C1 has one end and the other end connected to the source terminal and the gate terminal of the transistor T2, respectively.
  • the node na in the description related to the above embodiment includes the gate terminal of the transistor T2, one end of the capacitor C1, the conduction terminal of the transistor T1 located on the gate terminal side of the transistor T2, and the transistor T2. This corresponds to the connection point with the conduction terminal of the transistor T3 located on the gate terminal side. This connection point is called “node nb” for convenience.
  • the operations of the pixel circuit 11b and the detection / output circuit 321 in this modification are basically the same as those in the first embodiment.
  • the transistors T1, T3, and T4 are p-channel type
  • the potentials of the respective light emission control lines are those obtained by inverting the potentials in the first embodiment, and each scanning line in the present embodiment is in a selected state at a low level.
  • the holding voltage set corresponding to the display gradation is also different due to the difference in the mounting position of the capacitor C1, and the capacitor C1 is charged to the gate-source voltage in the transistor T2. Since other operations are basically the same, description thereof is omitted here.
  • the organic EL display device 1 including the pixel circuit 11b including one organic EL element EL four p-channel transistors T1 to T4, and one capacitor C1. Also, the same effects as those of the first embodiment can be obtained.
  • the second embodiment of the present invention is the same as the configuration and operation of the first embodiment except for a part of the configuration of the detection / output circuit 322 shown in FIG.
  • the same elements as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.
  • FIG. 4 is a circuit diagram showing a configuration of the detection / output circuit 322 in the second embodiment of the present invention.
  • the detection / output circuit 322 shown in FIG. 4 also corresponds to the j-th data line Sj, as in the first embodiment.
  • the detection / output circuit 322 shown in FIG. 4 has substantially the same configuration as that of the detection / output circuit 321 in the first embodiment.
  • the detection / output circuit 322 includes a resistor R1 that functions as a current detection circuit provided in the detection / output circuit 321.
  • a transistor T6 that similarly functions as a current detection circuit is newly provided.
  • the function and operation of the transistor T6 will be described.
  • the drain terminal as the first conduction terminal of the transistor T6 is connected to the data signal line Sj (that is, the node n2), and the source terminal as the second conduction terminal is the output terminal of the operational amplifier OP1 ( That is, it is connected to the node n3).
  • a set voltage Vref is applied to the gate terminal (control terminal) of the transistor T6 from the outside.
  • the set voltage Vref is set to an appropriate value (sufficiently large) to operate the transistor T6 in the linear region, and is given from the control circuit 20, for example.
  • the resistance that functions as the current detector needs to have a value of several mega ohms or more.
  • a large occupied area is required, which hinders downsizing of the apparatus.
  • the transistor T6 can realize a large resistance value with a small occupied area as described above, the device can be miniaturized.
  • the resistance value can be changed by changing the set voltage Vref, a suitable resistance value can be easily set.
  • a configuration for reducing the load due to current detection can be easily realized as in a fourth embodiment described later. This configuration will be described later as a modification of the fourth embodiment.
  • a current detection circuit having a large resistance value with a small occupation area can be easily configured by the transistor T6 operating in the linear region. Further, since the gate potential can be set freely, it can be easily set to a suitable resistance value.
  • Third Embodiment> ⁇ 3.1 Configuration and operation of detection / output circuit>
  • the components of the detection / output circuit 323 shown in FIG. 5 are substantially the same as those of the first embodiment, but the connection relationship is slightly different.
  • the operation of each component is substantially the same as in the first embodiment. Therefore, the same or similar elements as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.
  • FIG. 5 is a circuit diagram showing a configuration of the detection / output circuit 323 according to the third embodiment of the present invention.
  • the detection / output circuit 323 shown in FIG. 5 also corresponds to the j-th data line Sj, as in the first embodiment.
  • the detection / output circuit 323 shown in FIG. 5 includes almost the same components as the detection / output circuit 321 in the first embodiment, except that an operational amplifier OP3 that functions as a buffer circuit is newly provided. Further, the output terminal (node n4) of the operational amplifier OP2 is not connected to the inverting input terminal of the comparator CP1 as in the case of the first embodiment, but is connected to its non-inverting input terminal. . The inverting input terminal of the comparator CP1 is connected not to the data line Sj as in the case of the first embodiment but to the output terminal (node n3) of the operational amplifier OP1.
  • the non-inverting input terminal of the operational amplifier OP2 is connected to the data line Sj via the operational amplifier OP3. That is, the non-inverting input terminal of the operational amplifier OP3 is connected to the data line Sj, its inverting input terminal is connected to its output terminal, and is connected to the non-inverting input terminal of the operational amplifier OP2 via a resistor. .
  • a drive signal having a voltage value Vdt is supplied to the inverting input terminal of the operational amplifier OP2 from the drive signal generating circuit 31 instead of the voltage value ⁇ Vdt (via a resistor).
  • Vn4 of the node n4 can be expressed by the following equation (4) by the operation of the operational amplifier OP2 functioning as an arithmetic circuit.
  • Vn4 Vn2-Vdt (4)
  • This voltage Vn4 is a voltage given to the non-inverting input terminal of the comparator CP1, and Vn2-R ⁇ i is given to the inverting input terminal of the comparator CP1 from the above equation (1).
  • the output voltage is low when R ⁇ i ⁇ Vdt, and is high when R ⁇ i ⁇ Vdt. Therefore, the output voltage of the comparator CP2 is also low when R ⁇ i ⁇ Vdt.
  • the transistor T5 is turned off, and when R ⁇ i ⁇ Vdt, the output voltage of the comparator CP2 is high. In this case, the transistor T5 is turned on.
  • the voltage value Vdt of the drive signal can be set in the range of about 0 to 5 [V] or about several volts, so that the voltage value ⁇ Vdt needs to be generated.
  • the amplitude of the data signal can be set within an appropriate range.
  • the components of the detection / output circuit 323 shown in FIG. 5 are slightly different from the connection relationship of the first embodiment, but in this modification, the components are the same as those of the third embodiment. Although it has components, only the connection is slightly different. Therefore, the same reference numerals are assigned to the same components, and description thereof is omitted as appropriate.
  • FIG. 6 is a circuit diagram showing a configuration of the detection / output circuit 323b according to the third embodiment of the present invention.
  • the detection / output circuit 323b shown in FIG. 6 also corresponds to the j-th data line Sj, as in the case of the third embodiment.
  • the detection / output circuit 323b shown in FIG. 6 includes the same components as the detection / output circuit 323 in the third embodiment, but the inverting input terminal of the operational amplifier OP2 is connected to the operational amplifier OP1 via a resistor.
  • a voltage value ⁇ Vdt obtained by inverting the voltage value Vdt of the drive signal generation circuit 31 is applied to the output terminal (node n3) and to the inverting input terminal of the comparator CP1.
  • Vn4 Vn2- (Vn2-R ⁇ i) (5)
  • This voltage Vn4 is a voltage given to the non-inverting input terminal of the comparator CP1, and the voltage value ⁇ Vdt is given to the inverting input terminal of the comparator CP1, so that the output voltage of the comparator CP1 is the first voltage
  • the level is low when R ⁇ i ⁇ Vdt, and the level is high when R ⁇ i ⁇ Vdt. Therefore, the output voltage of the comparator CP2 is also low when R ⁇ i ⁇ Vdt.
  • the transistor T5 is turned off, and when R ⁇ i ⁇ Vdt, the output voltage of the comparator CP2 is high. In this case, the transistor T5 is turned on.
  • signals input to the input terminals of the operational amplifier OP2 and the comparators CP1 and CP2 may be reversed between the inverting input terminal and the non-inverting input terminal.
  • a simple circuit can be applied.
  • the fourth embodiment of the present invention is the same as the configuration and operation of the first embodiment except for a part of the configuration of the detection / output circuit 324 shown in FIG.
  • the same elements as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.
  • FIG. 7 is a circuit diagram showing a configuration of the detection / output circuit 324 in the fourth embodiment of the present invention.
  • the detection / output circuit 324 shown in FIG. 7 also corresponds to the j-th data line Sj.
  • the detection / output circuit 324 shown in FIG. 7 has substantially the same configuration as that of the detection / output circuit 321 in the first embodiment, but includes a resistor R1 functioning as a current detection circuit provided in the detection / output circuit 321. Instead, a variable resistance circuit VR1 that similarly functions as a current detection circuit is newly provided. As shown in FIG. 7, the variable resistance circuit VR1 is also connected in the same manner as the resistor R1, but its resistance value is variable, and according to video data DA that is digital data given from the control circuit 20, The resistance value is set.
  • the configuration and operation of the variable resistance circuit VR1 will be described with reference to FIG.
  • FIG. 8 is a diagram showing a detailed configuration of the variable resistance circuit VR1.
  • the variable resistance circuit VR1 shown in FIG. 8 is provided with switches corresponding to the respective bits b0 (LSB) to b7 (MSB) constituting the video data DA which is 8-bit digital data. Are provided so as to short-circuit both ends of one corresponding resistor when turned on.
  • the resistor is set to be 2 to the power of k (where k is a natural number of 7 or less) according to the value of each bit, and when the corresponding bit value in the video data DA is 1, When the corresponding switch is turned on and the corresponding bit value is 0, the corresponding switch is turned off. Therefore, since the resistance value decreases as the value of the video data increases, the load seen from the node n3 decreases as the gradation value increases, and the writing time to the data line Sj can be shortened.
  • the voltage detected by the variable resistance circuit VR1 can be made substantially constant (except for the change due to the characteristic variation of the drive transistor T2), the voltage at the node n3 can be made almost constant. Therefore, instead of the drive voltage Vdt input to the inverting input terminal of the operational amplifier OP2 functioning as an arithmetic circuit, a fixed voltage calculated on the basis of an ideal value or an average value of the threshold voltage and mobility of the transistor T2. A certain drive voltage Vdt0 can be input. Since this voltage is a fixed voltage, unlike a voltage signal having a large amplitude such as the drive voltage Vdt, power consumption can be reduced.
  • FIG. 9 is a diagram illustrating another example of the detailed configuration of the variable resistance circuit VR1.
  • the variable resistance circuit VR1 shown in FIG. 9 is provided with the same resistors and switches as the variable resistance circuit VR1 shown in FIG. 8, but unlike the variable resistance circuit VR1 shown in FIG. Certain b0 and b1 are not given, and the corresponding switches are also omitted. Therefore, unlike the case of the fourth embodiment, the voltage detected by the variable resistance circuit VR1 cannot be made substantially constant. However, this detection voltage is substantially equal to the voltage corresponding to the lower bits of the video data DA (except for changes due to variations in the characteristics of the drive transistor T2).
  • the resistance value decreases as the value of the video data increases. Therefore, as the gradation value increases, the load viewed from the node n3 decreases, and the writing time to the data line Sj is shortened. Can do.
  • the set voltage Vref to be applied to the gate terminal for obtaining the resistance value corresponding to all the bits of the video data DA or the upper bits in a predetermined range is measured in advance, and the video data DA and the set voltage Vref Is stored in the form of a lookup table or the like. Then, by referring to such a lookup table or the like, the same operation as that in the fourth embodiment and the first modification example can be realized with a simpler configuration.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
  • the modified example of the first embodiment can be adopted as a modified example of the other embodiments, and the configuration of the third embodiment and the modified example is also adopted in the second or fourth embodiment. can do.
  • the potential of the second conduction terminal of the transistor T2 (for example, the source terminal in the first embodiment and the drain terminal in the modification of the first embodiment) is adjusted without using the transistor T4.
  • the supply of the drive current Ioled to the organic EL element EL may be controlled.
  • the electro-optical element is an organic EL element, FED (Field Emission Display), LED, charge driving element, liquid crystal, E ink (Electronic Ink), etc. It shall mean all elements whose characteristics change.
  • an organic EL element has been exemplified as an electro-optical element, but the same explanation can be made as long as the light emission amount is controlled in accordance with the amount of current.
  • the present invention is applied to a data line driving circuit and a display device including the data line driving circuit, and in particular, a data line driving circuit for driving a pixel circuit including an electro-optical element such as an organic EL element and an active including the data line driving circuit. Suitable for matrix display devices.
  • SYMBOLS 1 Organic EL display device 10 ... Display part 11, ... Pixel circuit 20 ... Control circuit 30 ... Source driver (data line drive circuit) 32... Detection / output unit 40... Gate driver (scanning line drive circuit) 321 to 324 ... detection / output circuit S1 to Sm ... data line G1 to Gn ... scanning line E1 to En ... light emission control line T1 to T6 ... transistor EL ... organic EL elements C1, C2, Cf ... capacitors OP1 to O3 ... operational amplifiers CP1, CP2 ... Comparator Vp ... Power supply voltage RMP ... Ramp signal Vcom ... Common potential

Abstract

　ソースドライバ（３０）に備えられる検出／出力回路（３２１）は、抵抗器（Ｒ１）により検出される電圧と、駆動信号の電圧Ｖｄｔとを比較器（ＣＰ１，ＣＰ２）によって比較し、ランプ信号ＲＭＰを利用してデータ線（Ｓｊ）を流れる電流に対応する電圧で維持されるようにトランジスタ（Ｔ５）、コンデンサ（Ｃ２）、および演算増幅器（ＯＰ１）を駆動し、データ線（Ｓｊ）の電位を所望の電位になるよう電流フィードバック制御を行う。この簡易な回路構成により、高速に電流検出を行いつつ、駆動トランジスタの特性ばらつき等を解消可能なデータ線駆動回路が実現される。

Description

データ線駆動回路、それを備える表示装置、およびデータ線駆動方法
　本発明はデータ線駆動回路、それを備える表示装置、およびその駆動方法に関し、より詳細には、有機ＥＬ（Electro Luminescence）素子などの電気光学素子を含む画素回路を駆動するためのデータ線駆動回路、それを備える表示装置、およびその駆動方法に関する。
　薄型、高画質、低消費電力の表示装置として、有機ＥＬ表示装置が知られている。有機ＥＬ表示装置には、電流で駆動される自発光型の電気光学素子である有機ＥＬ素子および駆動トランジスタなどを含む複数の画素回路がマトリクス状に配置されている。
　このような有機ＥＬ素子などの電流駆動型表示素子に流される電流量を制御する方式は、表示素子のデータ信号線電極に流れるデータ信号電流により、表示素子に流すべき電流を制御する定電流型制御方式（または電流プログラム型駆動方式）と、データ信号電圧に応じた電圧により表示素子に流すべき電流を制御する定電圧型制御方式（または電圧プログラム型駆動方式）とに大別される。これらの方式のうち、定電圧型制御方式によって有機ＥＬ表示装置で表示を行うときには、駆動用トランジスタ、典型的には薄膜トランジスタ（以下「ＴＦＴ」とも略記する）の閾値電圧および移動度のばらつきや、有機ＥＬ素子の経時劣化による高抵抗化から生じる電流減少（輝度低下）を補償する必要がある。これに対して、定電流型制御方式では、上記閾値電圧や有機ＥＬ素子の内部抵抗とは無関係に、有機ＥＬ素子に一定の電流が流れるようデータ信号の電流値が制御されるため、通常上記補償は必要とはならない。しかし、この定電流型制御方式では、定電圧型制御方式よりも駆動用トランジスタや配線の数が増加するため、開口率が低下することが知られており、またデータ信号電流が微弱であるためデータ信号線電極等の負荷により高速にデータを書き込むことができないことが知られていることから、定電圧型制御方式が広く採用されている。
　ここで、定電圧型制御方式を採用する構成において上記補償動作を行う画素回路は、従来より各種の構成が知られている。例えば、日本特開２００５－３１６３０号公報には、駆動トランジスタの閾値電圧の変動を検出するためのトランジスタを画素回路内に設けることにより閾値電圧のばらつきを補償する有機ＥＬ表示装置が開示されている。なお以下では、閾値電圧のばらつきを補償することを「閾値電圧補償」とも言う。また、日本特開２００７－２３３３２６号公報には、駆動トランジスタに流れる駆動電流を検出し、その検出結果に基づいてデータ線に供給する電圧を制御することにより駆動トランジスタの特性ばらつき、特に移動度のばらつき（偏差）の補償を行う有機ＥＬ表示装置が開示されている。
日本特開２００５－３１６３０号公報 日本特開２００７－２３３３２６号公報
　以上のような従来の有機ＥＬ表示装置では、閾値電圧などの補償を正確に行うことができるが、例えば日本特開２００５－３１６３０号公報に記載の表示装置では、閾値電圧補償を行うためのトランジスタを画素回路内に追加する必要があるので、画素回路の構成が複雑になる。
　また、日本特開２００７－２３３３２６号公報に記載の表示装置では、画素回路に流れる電流をフィードバックするための配線が必要となるため、開口率が低下するとともに、配線抵抗や寄生容量により信号遅延（検出遅延）が生じ、さらに選択されていない画素回路から当該配線へ漏れ電流が流れることにより信号ノイズ（検出誤差）が生じる場合がある。特に近年では、表示装置の高精細化によってさらに高速な駆動が要求されるため、検出の遅延はより大きな問題となる。
　そこで、本発明は、画素回路内にトランジスタを増設したり信号配線を追加することなく、簡易な構成で、高速に電流検出を行いつつ、駆動トランジスタの特性ばらつき等を解消可能なデータ線駆動回路、それを備える表示装置、およびデータ線駆動方法を提供することを目的とする。
　本発明の第１の局面は、複数の画素回路がマトリクス状に配置されるアクティブマトリクス型の表示装置に備えられるデータ線駆動回路であって、
　外部から表示すべき画像を表す画像信号を受け取り、前記画像信号に対応する駆動信号を出力する駆動信号発生回路と、
　前記複数の画素回路の少なくとも１つに接続されるデータ線に対して、前記駆動信号電圧の最低値から最高値までの範囲を含む範囲内で電圧値が変化するランプ信号を出力する出力回路と、
　前記データ線に流れる電流に対応する電位差を検出する電流検出回路と、
　前記電流検出回路により検出される電位差に相当する電圧値と、前記駆動信号の電圧値とを比較し、略一致するまで前記出力回路へ前記ランプ信号を与え、略一致した後には略一致時点での前記ランプ信号の電圧を維持して前記出力回路へ与えるよう制御する制御部と
を備えることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記制御部は、
　　前記電流検出回路により検出される電位差に相当する電圧値と、前記駆動信号の電圧値とを受け取り、受け取られた２つの電圧値の差分値を出力する演算回路と、
　　前記演算回路から出力される前記差分値と、前記電流検出回路の入力端に与えられる電圧値とを比較する比較回路と、
　　前記比較回路により比較される２つの電圧値が略一致するまで、外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう電気的に接続するスイッチ回路と
を含むことを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　前記制御部は、
　　前記電流検出回路の入力端に与えられる電圧値と、前記駆動信号の電圧値とを受け取り、受け取った２つの電圧の差分値を出力する演算回路と、
　　前記電流検出回路により検出される電位差に相当する電圧値と、前記演算回路から出力される前記差分値とを比較する比較回路と、
　　前記比較回路により比較される２つの電圧値が略一致するまで、外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう電気的に接続するスイッチ回路と
を含むことを特徴とする。
　本発明の第４の局面は、本発明の第１の局面において、
　前記出力回路は、非反転入力端子から前記ランプ信号を受け取る演算増幅器を含み、
　前記電流検出回路は、一端を前記演算増幅器の反転入力端子に接続され、他端を前記演算増幅器の出力端子に接続される抵抗を有し、
　前記演算増幅器および前記抵抗は、トランスインピーダンス回路を構成することを特徴とする。
　本発明の第５の局面は、本発明の第１の局面において、
　前記電流検出回路は、前記駆動信号の電圧レベルを示すデジタル信号の構成ビットのうちの一部または全部を受け取り、前記デジタル信号に応じて抵抗値が変更される可変抵抗回路を含み、
　前記制御部は、前記電流検出回路により検出される電位差に相当する電圧値と、予め定められた値または範囲の比較用電圧値とを比較し、略一致するまで外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう制御することを特徴とする。
　本発明の第６の局面は、本発明の第５の局面において、
　前記電流検出回路は、前記駆動信号の電圧レベルを示すデジタル信号の一部である所定範囲の上位ビットのデータを受け取り、前記上位ビットのデータに応じて抵抗値が変更される可変抵抗回路を含み、
　前記制御部は、前記デジタル信号の残りの一部である所定範囲の下位ビットのデータを受け取り、当該下位ビットのデータに対応する比較用電圧値と、前記電流検出回路により検出される電位差に相当する電圧値とを比較し、略一致するまで外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう制御することを特徴とする。
　本発明の第７の局面は、本発明の第１の局面において、
　前記電流検出回路は、線形領域で動作するトランジスタを含み、一端がドレイン端子であり、他端がソース端子であり、予め定められた値または範囲の設定電圧がゲート端子に与えられることを特徴とする。
　本発明の第８の局面は、本発明の第７の局面において、
　前記電流検出回路は、前記駆動信号の電圧レベルを示すデジタル信号の構成ビットのうちの一部または全部を受け取り、前記デジタル信号に応じて前記ゲート端子に与えられる前記設定電圧を変更することにより、前記電位差に相当する電圧値を検出し、
　前記制御部は、前記電流検出回路により検出される電位差に相当する電圧値と、予め定められた値または範囲の比較用電圧値とを比較し、略一致するまで外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう制御することを特徴とする。
　本発明の第９の局面は、複数のデータ線と、複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して配置された複数の画素回路とを含む表示部と、
　前記複数のデータ線に接続された本発明の第１の局面に記載のデータ線駆動回路と、
　前記複数の走査線に接続された走査線駆動回路とを備えるアクティブマトリクス型の表示装置であって、
　前記画素回路は、電流で駆動される電気光学素子と、前記電気光学素子と直列に設けられ、前記データ線を介して供給される電圧に応じて、前記電気光学素子に供給すべき駆動電流を制御する駆動トランジスタとを含む、表示装置である。
　本発明の第１０の局面は、本発明の第９の局面において、
　前記駆動トランジスタは、チャネル層が酸化物半導体により形成された薄膜トランジスタであり、
　前記酸化物半導体は、インジウム、ガリウム、および亜鉛を主成分とすることを特徴とする。
　本発明の第１１の局面は、複数の画素回路がマトリクス状に配置されるアクティブマトリクス型の表示装置に備えられるデータ線駆動方法であって、
　外部から表示すべき画像を表す画像信号を受け取り、前記画像信号に対応する駆動信号を出力する駆動信号発生ステップと、
　前記複数の画素回路の少なくとも１つに接続されるデータ線に対して、前記駆動信号電圧の最低値から最高値までの範囲を含む範囲内で電圧値が変化するランプ信号を出力する出力ステップと、
　前記データ線に流れる電流に対応する電位差を検出する電流検出ステップと、
　前記電流検出ステップにおいて検出される電位差に相当する電圧値と、前記駆動信号の電圧値とを比較し、略一致するまで前記出力ステップにおける前記ランプ信号を与え、略一致した後には略一致時点での前記ランプ信号の電圧を維持して前記出力ステップにおいて与えるよう制御する制御ステップと
を備えることを特徴とする。
　本発明の第１の局面によれば、電流検出回路により検出される電位差に相当する電圧に対応する電圧値と、駆動信号の電圧値とを比較し、略一致するまで出力回路へランプ信号を与え、略一致した後には略一致時点でのランプ信号の電圧を維持して出力回路へ与えるよう制御されるので、画素回路１１にトランジスタを増設したりフィードバック制御用の信号配線を追加することなく、簡易な構成で、高速に電流検出を行いつつ、駆動トランジスタの特性ばらつき等を解消または少なくとも抑制することができる。
　本発明の第２の局面によれば、演算回路と、比較回路と、スイッチ回路とを備える簡単な構成の制御回路によって、駆動トランジスタの特性ばらつき等を解消または少なくとも抑制することができる。
　本発明の第３の局面によれば、電流検出回路の入力端に与えられる電圧値と、駆動信号の電圧値との差分値が演算回路により演算される構成となっているので、駆動信号の電圧値を０以上の値、典型的には数ボルト程度の好適な範囲の値にすることができる。
　本発明の第４の局面によれば、演算増幅器と抵抗器とによってトランスインピーダンス回路が構成されるので、周波数帯域幅が非常に広帯域となり、高速な動作が可能となる。特に高精細な表示部のデータ線を駆動する場合にも遅延を起こすことなく動作することができる。
　本発明の第５の局面によれば、データ線に与えられるべき駆動信号の電圧値に応じて抵抗値が変化する、典型的には当該値が大きいほど抵抗値が小さくなるため、階調値が大きくなるほど、データ線への書き込み時間を短縮することができる。また、比較用電圧の振幅が駆動信号のように大きな振幅を有する電圧信号とはならないため、電力消費を小さくすることができる。
　本発明の第６の局面によれば、より簡単な構成で、抵抗値の変化範囲を小さくしつつ、比較用電圧の振幅を小さくすることにより、電力消費を小さくすることができる。
　本発明の第７の局面によれば、線形領域で動作するトランジスタにより抵抗素子と同様の機能を実現することができるので、大きな抵抗値を小さな回路面積で実現することができる。
　本発明の第８の局面によれば、トランジスタのゲート電圧を制御する簡単な構成で、例えば多くの抵抗素子を切り替えることなく、データ線への書き込み時間を短縮することができ、また比較用電圧の振幅を小さくして電力消費を小さくすることができる。
　本発明の第９の局面によれば、本発明の第１の局面におけると同様の効果を表示装置において実現することができる。
　本発明の第１０の局面によれば、駆動トランジスタとしてＩＧＺＯ－ＴＦＴが採用されることにより、選択されていない画素回路から漏れ出るオフ電流に基づく信号ノイズの影響をほぼ無視することができるので、高精度な電流検出が可能となる。
　本発明の第１１の局面によれば、本発明の第１の局面におけると同様の効果をデータ線駆動方法において実現することができる。
本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。 上記第１の実施形態における画素回路および検出／出力回路の構成を示す回路図である。 上記実施形態の変形例における画素回路の構成を示す回路図である。 本発明の第２の実施形態における検出／出力回路の構成を示す回路図である。 本発明の第３の実施形態における検出／出力回路の構成を示す回路図である。 上記実施形態の変形例における検出／出力回路の構成を示す回路図である。 本発明の第４の実施形態における検出／出力回路の構成を示す回路図である。 上記実施形態における可変抵抗回路ＶＲ１の詳細な構成を示す図である。 上記実施形態の第１の変形例における可変抵抗回路ＶＲ１の詳細な構成の別例を示す図である。
　以下、添付図面を参照しながら、本発明の第１から第４までの各実施形態について説明する。以下では、ｍ，ｎは２以上の整数、ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数であるものとする。なお、各実施形態における画素回路に含まれる各トランジスタのチャネル層には、比較的移動度の高い酸化物半導体、特に、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）のいずれか１つ以上を含む酸化物半導体、またはこれらを主成分とする酸化物半導体であるＩｎＧａＺｎＯｘ（以下「ＩＧＺＯ」という）が使用される。このＩＧＺＯを使用したＴＦＴ（以下、ＩＧＺＯ－ＴＦＴという）は、オフ電流が極めて小さいことが知られている。このことにより、選択されていない画素回路から漏れ出るオフ電流に基づく信号ノイズの影響をほぼ無視することができる。なお、上記トランジスタのチャネル層には、低温ポリシリコンやアモルファスシリコンなど周知の半導体材料を使用可能である。
　＜１．第１の実施形態＞
　＜１．１　全体構成＞
　図１は、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置１の構成を示すブロック図である。有機ＥＬ表示装置１は、表示部１０、コントロール回路２０、ソースドライバ（データドライバ）３０、およびゲートドライバ（スキャンドライバ）４０を備えている。本実施形態では、ソースドライバ３０がデータ線駆動回路に相当し、ゲートドライバ４０が走査線駆動回路に相当する。ソースドライバ３０およびゲートドライバ４０の少なくとも一方は、表示部１０が形成されるガラス基板に一体的に（モノリシックに）形成されていてもよい。
　表示部１０には、ｍ本のデータ線Ｓ１～Ｓｍおよびこれらに直交するｎ本の走査線Ｇ１～Ｇｎが配設されている。表示部１０にはさらに、ｎ本の走査線Ｇ１～Ｇｎに沿ってｎ本の発光制御線Ｅ１～Ｅｎが配設されている。表示部１０にはさらに、ｍ本のデータ線Ｓ１～Ｓｍとｎ本の走査線Ｇ１～Ｇｎとの交差点に対応してｍ×ｎ個の画素回路１１が設けられている。なお各画素回路１１は、ゲートドライバ４０側から走査線の延伸方向へ順に赤色、緑色、および青色のサブ画素の配置が繰り返されるように形成されている。
　また、表示部１０には、図示されない電源供給部から電源電圧Ｖｐを供給するｍ本の電源線（以下、電源電圧と同じく符号Ｖｐで表すが、１～ｍ番目の電源線Ｖｐ１～Ｖｐｍとも表記する）と、共通電位Ｖｃｏｍを供給する共通電極（以下、共通電位と同じく符号Ｖｃｏｍで表す）とが配設されている。電源線Ｖｐ１～Ｖｐｍはデータ線Ｓ１～Ｓｍとそれぞれ平行かつ一本ずつが対応するように配設され、共通電極Ｖｃｏｍは全画素回路に共通的に配設される。もっとも電源線の配設方向や配設態様は、周知の構成であれば特に限定はない。また、電源電圧Ｖｐはここでは固定電圧であるが、画素回路の態様により、所定値の間で変化する電圧であってもよいし、複数種類の電源線が配設される構成であってもよい。
　コントロール回路２０は、ソースドライバ３０に映像データＤＡ、ソース制御信号ＳＣＳ、および後述するランプ信号ＲＭＰを与えるとともに、ゲートドライバ４０にゲート制御信号ＧＣＳを与えることにより、ソースドライバ３０およびゲートドライバ４０を制御する。ソース制御信号ＳＣＳは、例えばソーススタートパルス、ソースクロック、およびラッチストローブ信号を含んでいる。ゲート制御信号ＧＣＳは、例えばゲートスタートパルスおよびゲートクロックを含んでいる。
　ソースドライバ３０は、ｍ本のデータ線Ｓ１～Ｓｍに接続され、駆動信号発生回路３１および検出／出力ユニット３２を備えている。駆動信号発生回路３１は、図示しないｍ段のシフトレジスタと、ｍ個のサンプリング回路、ラッチ回路、Ｄ／Ａコンバータ、およびバッファ回路などを備えている。ｍ個の駆動信号発生回路３１は、ｍ本のデータ線Ｓ１～Ｓｍに１つずつ対応して設けられており、それぞれに対して対応する駆動信号を出力する。検出／出力ユニット３２は、ｍ個の検出／出力回路３２１を備えている。ｍ個の検出／出力回路３２１は、ｍ本のデータ線Ｓ１～Ｓｍに１つずつ対応して設けられており、それぞれに流れる電流を検出して、駆動信号によって本来流れるべき電流が流れるような（結果的に補正された）電圧信号を出力する。この詳しい構成については後述する。
　駆動信号発生回路３１は、周知のソースドライバと同様の図示しない構成要素、すなわちシフトレジスタ、サンプリング回路、ラッチ回路、Ｄ／Ａコンバータなどを備えている。駆動信号発生回路３１のシフトレジスタは、ソースクロックに同期してソーススタートパルスを順次転送することによりサンプリングパルスを順次出力する。サンプリング回路は、サンプリングパルスのタイミングに従って１行分の映像データＤＡを順次記憶する。ラッチ回路は、サンプリング回路が記憶する１行分の映像データＤＡをラッチストローブ信号に応じて取り込み保持すると共に、１列分（すなわち１サブ画素分）の映像データＤＡ（以下「階調データ」ともいう）を対応するＤ／Ａコンバータに与える。Ｄ／Ａコンバータは、受け取った階調データをデータ電圧に変換し、階調データを示すデータ電圧を対応する検出／出力ユニット３２に（バッファ回路を介して）与える。このようにして、駆動信号発生回路３１は、映像データＤＡおよびソース制御信号ＳＣＳに基づいて、ｍ個の検出／出力回路３２１に接続されｍ本のデータ線Ｓ１～Ｓｍにそれぞれｍ列分のデータ電圧を駆動信号として与える。なお、後述するようにこの駆動信号の電圧Ｖｄｔ（＞０）は符号が反転され、電圧値－Ｖｄｔの駆動信号として検出／出力回路３２１に与えられる。
　ゲートドライバ４０は、ｎ本の走査線Ｇ１～Ｇｎおよびｎ本の発光制御線Ｅ１～Ｅｎに接続され、それらを駆動する。より詳細には、ゲートドライバ４０は、周知のゲートドライバと同様の構成要素、すなわち図示しないシフトレジスタおよび論理回路などを備えている。ゲートクロックに同期してゲートスタートパルスを順次転送するシフトレジスタと、シフトレジスタのいずれかの段からの出力が与えられる論理回路とにより、ｎ本の走査線Ｇ１～Ｇｎに供給すべき信号およびｎ本の発光制御線Ｅ１～Ｅｎに供給すべき信号が生成される。なお、ゲートドライバ４０がｎ本の走査線Ｇ１～Ｇｎのみを駆動し、これとは異なる発光制御用ゲートドライバがｎ本の発光制御線Ｅ１～Ｅｎを駆動するように構成してもよい。
　＜１．２　画素回路および検出／出力回路＞
　図２は、本実施形態における画素回路１１および検出／出力回路３２１の構成を示す回路図である。ここで、図２に示す画素回路１１はｉ行ｊ列目の画素回路１１である。また、図２に示す検出／出力回路３２１はｊ列目のデータ線Ｓｊに対応している。
　画素回路１１は、１つの有機ＥＬ素子ＥＬ、４つのトランジスタＴ１～Ｔ４、および１つのコンデンサＣ１を備えている。トランジスタＴ１，Ｔ３は書き込み制御トランジスタとして機能し、トランジスタＴ２は駆動トランジスタとして機能し、トランジスタＴ４は発光制御トランジスタとして機能する。コンデンサＣ１は駆動容量素子に相当する。トランジスタＴ１～Ｔ４はすべてｎチャネル型のＩＧＺＯ－ＴＦＴである。ただし、少なくともトランジスタＴ２がＩＧＺＯ－ＴＦＴであれば、前述した効果を得ることができる。なお、これらの構成および各トランジスタの機能は一例であって、周知の様々な画素回路の構成が適用可能である。
　トランジスタＴ２は、有機ＥＬ素子ＥＬと直列に設けられ、電源線Ｖｐ（ここでは電源線Ｖｐｊ）に第１導通端子としてのドレイン端子が接続されている。トランジスタＴ１は、走査線Ｇｉにゲート端子（制御端子に相当し、他のトランジスタのゲート端子についても同様である）が接続され、トランジスタＴ２の第２導通端子としてのソース端子とデータ線Ｓｊとの間に設けられている。トランジスタＴ３は、走査線Ｇｉにゲート端子が接続され、トランジスタＴ２のゲート端子とドレイン端子との間に設けられている。トランジスタＴ４は、発光制御線Ｅｉにゲート端子が接続され、トランジスタＴ２のソース端子と有機ＥＬ素子ＥＬのアノード端子との間に設けられている。
　コンデンサＣ１は、トランジスタＴ２のソース端子およびゲート端子にそれぞれ一端および他端が接続されている。有機ＥＬ素子のカソード端子は、共通電極Ｖｃｏｍに接続されている。以下、本実施形態に関する説明では、トランジスタＴ２のソース端子と、コンデンサＣ１の一端と、トランジスタＴ２のソース端子側に位置するトランジスタＴ１の導通端子と、トランジスタＴ２のソース端子側に位置するトランジスタＴ４の導通端子との接続点を便宜上「ノードｎａ」と呼ぶ。
　検出／出力回路３２１は、２つの演算増幅器ＯＰ１，ＯＰ２、２つの比較器ＣＰ１，ＣＰ２、１つのトランジスタＴ５、２つのコンデンサＣ２，Ｃｆ、および抵抗器Ｒ１を含む複数の抵抗器を備えている。抵抗器Ｒ１は、電流検出回路として機能し、複数の抵抗器を含む演算増幅器ＯＰ２は、演算回路として機能し、２つの比較器ＣＰ１，ＣＰ２は比較回路として機能し、トランジスタＴ５はスイッチ回路として機能し、コンデンサＣ２および演算増幅器ＯＰ１は出力回路として機能する。また、演算回路、比較回路、およびスイッチ回路は、出力回路からデータ線Ｓｊに出力される（結果的に補正された）データ信号の出力を制御する制御部として機能する。また、演算増幅器ＯＰ１および抵抗器Ｒ１（並びにコンデンサＣｆ）は、トランスインピーダンス回路を構成している。この点については詳しく後述する。
　抵抗器Ｒ１は、その一端をデータ線Ｓｊに接続され、その他端を演算増幅器ＯＰ１の出力端子に接続される。以下では、前者の接続点を便宜上「ノードｎ２」と呼び、後者の接続点を便宜上「ノードｎ３」と呼ぶ。また、上記抵抗器Ｒ１には、発振防止のためのコンデンサＣｆが並列に接続されている。演算増幅器ＯＰ２は、その非反転入力端子を（抵抗器を介して）上記抵抗器Ｒ１の他端（すなわちノードｎ３）に接続され、その反転入力端子には、駆動信号発生回路３１から電圧値－Ｖｄｔの駆動信号が（抵抗器を介して）与えられる。演算増幅器ＯＰ２の反転入力端子と出力端子とは抵抗器を介して接続され、当該演算増幅器ＯＰ２の出力端子は比較器ＣＰ１の反転入力端子に接続される。この接続点を便宜上「ノードｎ４」と呼ぶ。なお、演算増幅器ＯＰ２の非反転入力端子は抵抗器を介して接地される（ここでは共通電極Ｖｃｏｍまたは所定の接地電位線に接続される）。比較器ＣＰ１の非反転入力端子は、データ線Ｓｊと接続され、比較器ＣＰ１の出力端子は比較器ＣＰ２の非反転入力端子に接続される。比較器ＣＰ２の反転入力端子は、所定電圧の電源に接続され、比較器ＣＰ２の出力端子はトランジスタＴ５のゲート端子（制御端子）に接続される。トランジスタＴ５のドレイン端子（第１導通端子）には、後述するランプ信号ＲＭＰが与えられ、トランジスタＴ５のソース端子（第２導通端子）は、演算増幅器ＯＰ１の非反転入力端子に接続される。この接続点を便宜上「ノードｎ１」と呼ぶ。またこの非反転入力端子（すなわちノードｎ１）は、コンデンサＣ２の一端に接続され、コンデンサＣ２の他端は上記と同様に接地される。また演算増幅器ＯＰ１の反転入力端子は、データ線Ｓｊに接続される。以上のような検出／出力回路３２１の動作について説明する。
　＜１．３　検出／出力回路の動作＞
　検出／出力回路３２１は、前述したように、コントロール回路２０からランプ信号ＲＭＰを受け取る。このランプ信号ＲＭＰは、１水平期間（１Ｈ）内に共通電位Ｖｃｏｍ（または所定の最低電位）から最大の階調電圧に相当する電圧（または所定の最高電位）まで変化し、次の水平期間の開始時（またはその直前）に共通電位Ｖｃｏｍ（または最低電位）に変化するノコギリ波である。なお、このノコギリ波の変化態様は、ランプ信号ＲＭＰの一例であって、１水平期間内に単調増加する波形であればよい。もっとも、電圧の変化率が一定または大きく変化しない信号波形の方が後述する動作を高精度に行うことができる。また、ランプ信号ＲＭＰの上記変化態様は逆の変化態様であってもよい（すなわち単調減少であってもよい）。検出／出力回路３２１は、電流検出回路（抵抗器Ｒ１）と、このランプ信号ＲＭＰの変化とを利用することにより、データ線Ｓｊの電位を所望の電位になるよう電流フィードバック制御を行う。
　まず、抵抗器Ｒ１はデータ線Ｓｊを流れる電流の検出回路として機能する。すなわち、演算増幅器ＯＰ１および比較器ＣＰ１の入力インピーダンスは非常に大きいため、抵抗器Ｒ１に流れる電流ｉを検出することによりデータ線Ｓｊを流れる電流をほぼ正確に検出することができる。
　ここで抵抗器Ｒ１の一端であるノードｎ２の電圧をＶｎ２とし、抵抗器Ｒ１の他端であるノードｎ３の電圧をＶｎ３とし、抵抗器Ｒ１の抵抗をＲとし、抵抗器Ｒ１に流れる電流をｉとすると、次式（１）のような関係が成り立つ。
　Ｖｎ３＝Ｖｎ２－Ｒ・ｉ　…（１）
　したがって、ノードｎ４の電圧をＶｎ４とすると、演算回路として機能する演算増幅器ＯＰ２の動作によって、電圧Ｖｎ４は上式（１）から次式（２）のように表すことができる。
　Ｖｎ４＝Ｖｎ２－Ｒ・ｉ＋Ｖｄｔ　…（２）
　この電圧Ｖｎ４は、比較器ＣＰ１の反転入力端子に与えられる電圧であり、比較器ＣＰ１の非反転入力端子には電圧Ｖｎ２が与えられるので、比較器ＣＰ１の出力電圧は、Ｒ・ｉ＜Ｖｄｔの場合にローレベルとなり、Ｒ・ｉ≧Ｖｄｔの場合にハイレベルとなる。よって比較器ＣＰ２の出力電圧も同じく、Ｒ・ｉ＜Ｖｄｔの場合にローレベルとなるので、その場合にはトランジスタＴ５はオフされ、Ｒ・ｉ≧Ｖｄｔの場合に比較器ＣＰ２の出力電圧がハイレベルとなるので、その場合にはトランジスタＴ５はオンされる。
　ここで、データ線Ｓｊに階調電圧が印加され始めると大きな電流が流れるため、（Ｒ・ｉ≧Ｖｄｔの場合となり）トランジスタＴ５はオンされることになる。したがって、この場合、ランプ信号の電圧をＶｒｍｐとし、ノードｎ１の電圧をＶｎ１とし、ノードｎ２の電圧をＶｎ２とするとき、これらの電圧は次式（３）のように表すことができ、ランプ信号がデータ信号線Ｓｊに印加されることになる。
　Ｖｒｍｐ＝Ｖｎ１＝Ｖｎ２　…（３）
　その後、ランプ信号電圧Ｖｒｍｐは、１水平期間内で上がり続け、またデータ信号線Ｓｊを流れる電流ｉも減少し続けるため、Ｒ・ｉ＝Ｖｄｔとなるタイミングで、（比較器ＣＰ２の出力電圧がローレベルとなるため）トランジスタＴ５はオフされる。このときのノードｎ１の電圧Ｖｎ１の電位は、コンデンサＣ１により維持されるため、出力部として機能する演算増幅器ＯＰ１の反転入力端子（すなわちノードｎ２）の電圧Ｖｎ２も維持され、結果として、トランジスタＴ５が次にオンされるまで、データ線Ｓｊの電位も維持される。
　このように、データ線Ｓｊには、駆動信号の電圧Ｖｄｔに対応する電流ｉが流されることになるため、駆動信号をデータ線Ｓｊに直接印加する場合に（理想的には）本来流れるべき電流と、直接印加する場合に実際に流れる電流とが（駆動トランジスタの特性ばらつき等によって）異なっている場合にも、電流検出回路として機能する抵抗器Ｒ１により実際に流れる電流ｉを検出することにより、実際に流れる電流ｉを本来流れるべき電流に一致させることができる。
　ここで、上記のように実際に流れる電流ｉを本来流れるべき電流に一致させるような電流フィードバック制御は、１水平期間内の非常に短い時間で行われるため、例えばこの期間が１０［ｕｓ］以下となるような高精細の表示装置である場合、単純に抵抗器で検出した電流に基づく電位差に相当する電圧と駆動信号の電圧とを比較しフィードバック制御を行う構成では、応答速度が不十分となる。そのため、制御を行うことができないか、極めて困難となる。
　これに対して、本実施形態の構成では、演算増幅器ＯＰ１と、抵抗器Ｒ１と、発振防止コンデンサＣｆとにより、トランスインピーダンス回路が構成されている。このトランスインピーダンス回路は、演算増幅器ＯＰ１を使用することにより、周波数特性が広帯域であって高速動作が可能である。したがって、演算増幅器ＯＰ１が十分高速に動作するものである場合には、１０［ｕｓ］以下の期間内に１［ｕＡ］以下の微少な電流がデータ線Ｓｊに流れるようにフィードバック制御することも可能である。
　もっとも、上記のように１水平期間が極めて短い時間であって、ランプ信号ＲＭＰにおいて電圧の変化率が極めて大きい箇所がある場合、当該箇所におけるフィードバック制御の精度が低下することもあり得る。よって、理想的なランプ信号のように電圧の変化率が一定である方が好ましく、この場合には電圧値によらず安定した高精度のフィードバック制御を行うことができる。
　以上のように設定されるデータ線Ｓｊの電圧を受け取ることにより、画素回路における有機ＥＬ素子ＥＬは所望の輝度で発光することになる。このような画素回路１１の動作自体は周知の画素回路における（閾値検出および閾値補償動作を行わない場合の）動作とほぼ同様であるので、以下ではこの動作につき簡単にその一例を説明する。
　＜１．４　画素回路の動作＞
　本画素回路１１では、トランジスタＴ２の閾値電圧や移動度に応じて実際に流れる電流に基づきデータ線Ｓｊに印加される電圧が決定されるため、コンデンサＣ１にトランジスタＴ２の閾値電圧を保持させるための閾値検出動作を必要としない。なお初期化動作については周知の画素回路と同様であるため説明を省略する。
　まず選択期間において、１行目の選択期間が開始されると、１行目の走査線Ｇ１の電位がハイレベルに変化するので、１行目の画素回路１１ではトランジスタＴ１，Ｔ３がオンされる。ここで、画素回路１１にはデータ電圧が書き込まれるが、このデータ電圧は前述したように１水平期間内で駆動信号を印加する場合に本来流れるべき電流に、実際に流れる電流が一致するまで変化するランプ信号電圧Ｖｒｍｐである。
　次に１行目の選択期間が終了すると、１行目の走査線Ｇ１の電位がローレベルに変化するので、１行目の画素回路１１ではトランジスタＴ１，Ｔ３がオフされる。このため、コンデンサＣ１の保持するゲート－ソース間電圧が、検出／出力回路３２１によって維持されている上記電圧に確定する。その後、各選択期間（各走査期間）中に２行目～ｎ行目の走査線Ｇ２～Ｇｎが順次選択される（ハイレベルになる）ことにより、各行の画素回路１１にデータ電圧に相当する上記電圧が書き込まれる。
　続いて発光動作期間になると、１～ｎ行目の発光制御線Ｅ１～Ｅｎの電位がハイレベルに変化するので、１～ｎ行目の画素回路１１ではトランジスタＴ４がオンされる。このため、有機ＥＬ素子ＥＬのアノード端子とトランジスタＴ２のドレイン端子とが電気的に互いに接続される。これにより、トランジスタＴ２は、駆動電流Ｉｏｌｅｄを有機ＥＬ素子ＥＬに供給する。この駆動電流Ｉｏｌｅｄは、トランジスタＴ２を実際に流れる電流に応じて設定されることになるため、画素回路１１に書き込まれたデータ電圧に相当する上記電圧は、トランジスタＴ２の実際の閾値電圧および移動度などの特性を予め加味した値となっている。したがって、駆動電流Ｉｏｌｅｄは、トランジスタＴ２の閾値電圧および移動度などの特性ばらつきの影響を受けない。したがって、このような特性ばらつきに基づく、発光輝度のばらつきが解消または少なくとも抑制される。
　＜１．５　第１の実施形態の効果＞
　本実施形態によれば、画素回路１１内にトランジスタを増設したりフィードバック制御用の信号配線を追加することなく、ソースドライバ３０にｎ個の検出／出力回路３２１を追加する簡易な構成で、高速に電流検出を行いつつ、駆動トランジスタの特性ばらつき等を解消または少なくとも抑制することができる。
　特に本実施形態の構成では、演算増幅器ＯＰ１と、抵抗器Ｒ１と、発振防止コンデンサＣｆとによってトランスインピーダンス回路が構成されているので、周波数帯域幅が非常に広帯域となり、高速な動作が可能となる。
　また本実施形態では、トランジスタとしてＩＧＺＯ－ＴＦＴが採用されることにより、選択されていない画素回路から漏れ出るオフ電流に基づく信号ノイズの影響をほぼ無視することができるので、高精度な電流検出が可能となる。
　さらに本実施形態によれば、閾値検出動作を必要としないため、有機ＥＬ表示装置の動作を簡単にすることができ、そのことにより動作を高速化することができる。
　＜１．６　第１の実施形態の変形例＞
　図３は、本実施形態における画素回路１１ｂの構成を示す回路図である。本実施形態の構成要素のうち上記第１の実施形態と同一ないし類似の要素については、同一の参照符号を付して適宜説明を省略する。ここで、図３に示す画素回路１１ｂはｉ行ｊ列目の画素回路１１である。なお、本実施形態における検出／出力回路３２１の構成は、上記第１の実施形態における構成と同様であるので説明を省略する。
　画素回路１１ｂは、１個の有機ＥＬ素子ＥＬ、４個のトランジスタＴ１～Ｔ４、および１個のコンデンサＣ１を備えている。ここでトランジスタＴ１～Ｔ４は、上記実施形態とは異なって、すべてｐチャネル型であり、例えば低温ポリシリコンＴＦＴまたはアモルファスシリコンＴＦＴなどである。また、トランジスタＴ１～Ｔ４はＩＧＺＯ－ＴＦＴなどの酸化物ＴＦＴであってもよい。
　トランジスタＴ２は、有機ＥＬ素子ＥＬと直列に設けられ、電源線Ｖｐに第１導通端子としてのソース端子が接続されている。トランジスタＴ１は、走査線Ｇｉにゲート端子が接続され、トランジスタＴ２のゲート端子とデータ線Ｓｊとの間に設けられている。トランジスタＴ３は、走査線Ｇｉにゲート端子が接続され、トランジスタＴ２の第２導通端子としてのドレイン端子とゲート端子との間に設けられている。トランジスタＴ４は、発光制御線Ｅｉにゲート端子が接続され、トランジスタＴ２のドレイン端子と有機ＥＬ素子ＥＬのアノード端子との間に設けられている。コンデンサＣ１は、トランジスタＴ２のソース端子およびゲート端子にそれぞれ一端および他端が接続されている。有機ＥＬ素子のカソード端子は、共通電極Ｖｃｏｍに接続されている。ここで、上記実施形態に関する説明におけるノードｎａは、この変形例では、トランジスタＴ２のゲート端子と、コンデンサＣ１の一端と、トランジスタＴ２のゲート端子側に位置するトランジスタＴ１の導通端子と、トランジスタＴ２のゲート端子側に位置するトランジスタＴ３の導通端子との接続点に対応する。この接続点を便宜上「ノードｎｂ」と呼ぶ。
　この変形例における画素回路１１ｂおよび検出／出力回路３２１の動作は、基本的には第１の実施形態と同様であるが、トランジスタＴ１，Ｔ３，Ｔ４がｐチャネル型であることにより各走査線および各発光制御線の電位は上記第１の実施形態における電位を反転させたものになっており、本実施形態における各走査線はローレベル時に選択状態になる。また、コンデンサＣ１は、その取り付け位置の違いから表示階調に対応して設定される保持電圧も異なっており、トランジスタＴ２におけるゲート－ソース間電圧に充電される。その他の動作は基本的に同様であるため、ここでの説明を省略する。
　したがって、本変形例のように、１個の有機ＥＬ素子ＥＬ、４個のｐチャネル型のトランジスタＴ１～Ｔ４、および１個のコンデンサＣ１で構成された画素回路１１ｂを備える有機ＥＬ表示装置１においても、上記第１の実施形態と同様の効果を奏することができる。
　＜２．　第２の実施形態＞
　本発明の第２の実施形態では、図４に示す検出／出力回路３２２の構成の一部を除くほか、上記第１の実施形態の構成および動作と同様であるので、上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。
　図４は、本発明の第２の実施形態における検出／出力回路３２２の構成を示す回路図である。ここで、図４に示す検出／出力回路３２２も第１の実施形態の場合と同様、ｊ列目のデータ線Ｓｊに対応している。
　この図４に示す検出／出力回路３２２は、第１の実施形態における検出／出力回路３２１とほぼ同様の構成であるが、検出／出力回路３２１に備えられる電流検出回路として機能する抵抗器Ｒ１に代えて、同様に電流検出回路として機能するトランジスタＴ６を新たに備える点が異なる。以下、このトランジスタＴ６の機能および動作について説明する。
　図４に示すように、トランジスタＴ６の第１導通端子としてのドレイン端子は、データ信号線Ｓｊ（すなわちノードｎ２）に接続され、第２導通端子としてのソース端子は、演算増幅器ＯＰ１の出力端子（すなわちノードｎ３）に接続されている。また、このトランジスタＴ６のゲート端子（制御端子）には、外部より設定電圧Ｖｒｅｆが与えられる。この設定電圧Ｖｒｅｆは、トランジスタＴ６を線形領域で動作させるよう（十分に大きい）適宜の値に設定されており、例えばコントロール回路２０から与えられる。このように、トランジスタを線形領域で動作させると、ドレイン－ソース端子間では抵抗とみなすことができることが知られている。この抵抗値は、ゲート電圧により変化させることができるので、高い抵抗値を容易に実現することができる。
　すなわち、データ線Ｓｊを流れるべき電流が数ナノアンペアである場合、電流検出器として機能する抵抗は、数メガオーム以上の値が必要となる。このように大きい抵抗を有する抵抗器をガラス基板上に形成するには、大きな占有面積が必要となるため、装置の小型化を阻害することになる。しかし、上記トランジスタＴ６は、上記のように大きな抵抗値を小さな占有面積で実現することができるので、装置を小型化することができる。また、設定電圧Ｖｒｅｆを変化させることにより、抵抗値を変化させることもできるので、好適な抵抗値を簡単に設定できる。さらに、後述する第４の実施形態のように、電流検出による負荷を下げる構成を容易に実現することができる。この構成は、第４の実施形態の変形例として後述する。
　以上のように、本実施形態によれば、小さい占有面積で大きな抵抗値を有する電流検出回路を線形領域で動作するトランジスタＴ６によって簡単に構成することができる。また、ゲート電位を自由に設定することができるので、好適な抵抗値に簡単に設定することができる。
　＜３．　第３の実施形態＞
　＜３．１　検出／出力回路の構成および動作＞
　本発明の第３の実施形態では、図５に示す検出／出力回路３２３の構成要素は、上記第１の実施形態の構成とほぼ同様であるが、接続関係がやや異なっている。また、各構成要素の動作は、第１の実施形態の場合とほぼ同様である。したがって、上記第１の実施形態と同一または類似の要素については、同一の参照符号を付して適宜説明を省略する。
　図５は、本発明の第３の実施形態における検出／出力回路３２３の構成を示す回路図である。ここで、図５に示す検出／出力回路３２３も第１の実施形態の場合と同様、ｊ列目のデータ線Ｓｊに対応している。
　この図５に示す検出／出力回路３２３は、第１の実施形態における検出／出力回路３２１とほぼ同様の構成要素を備えるが、バッファ回路として機能する演算増幅器ＯＰ３を新たに備える点が異なる。また、演算増幅器ＯＰ２の出力端子（ノードｎ４）は、第１の実施形態の場合のように比較器ＣＰ１の反転入力端子に接続されているのではなく、その非反転入力端子に接続されている。また比較器ＣＰ１の反転入力端子は、第１の実施形態の場合のようにデータ線Ｓｊではなく、演算増幅器ＯＰ１の出力端子（ノードｎ３）に接続されている。
　さらに、演算増幅器ＯＰ２の非反転入力端子は、演算増幅器ＯＰ３を介して、データ線Ｓｊに接続される。すなわち、演算増幅器ＯＰ３の非反転入力端子は、データ線Ｓｊに接続され、その反転入力端子はその出力端子に接続されるとともに、抵抗器を介して演算増幅器ＯＰ２の非反転入力端子に接続される。また、演算増幅器ＯＰ２の反転入力端子には、駆動信号発生回路３１から電圧値－Ｖｄｔではなく、電圧値Ｖｄｔの駆動信号が（抵抗器を介して）与えられる。
　このように、演算回路として機能する演算増幅器ＯＰ２の動作によって、ノードｎ４の電圧Ｖｎ４は次式（４）のように表すことができる。
　Ｖｎ４＝Ｖｎ２－Ｖｄｔ　…（４）
　この電圧Ｖｎ４は、比較器ＣＰ１の非反転入力端子に与えられる電圧であり、比較器ＣＰ１の反転入力端子には、上式（１）よりＶｎ２－Ｒ・ｉが与えられるので、比較器ＣＰ１の出力電圧は、第１の実施形態の場合と同様、Ｒ・ｉ＜Ｖｄｔの場合にローレベルとなり、Ｒ・ｉ≧Ｖｄｔの場合にハイレベルとなる。よって比較器ＣＰ２の出力電圧も同じく、Ｒ・ｉ＜Ｖｄｔの場合にローレベルとなるので、その場合にはトランジスタＴ５はオフされ、Ｒ・ｉ≧Ｖｄｔの場合に比較器ＣＰ２の出力電圧がハイレベルとなるので、その場合にはトランジスタＴ５はオンされる。
　以上のように、本実施形態の構成によれば、駆動信号の電圧値Ｖｄｔを０～５［Ｖ］程度または数ボルト程度の範囲に設定することができるので、電圧値－Ｖｄｔを生成する必要がなく、またデータ信号の振幅を適宜の範囲に設定することができる。
　＜３．２　第３の実施形態の変形例＞
　上記第３の実施形態では、図５に示す検出／出力回路３２３の構成要素が上記第１の実施形態の接続関係とやや異なっていたが、本変形例では、第３の実施形態と同一の構成要素を備えるが、その接続関係のみがやや異なっている。したがって、同一の構成要素に同一の参照符号を付して適宜説明を省略する。
　図６は、本発明の第３の実施形態における検出／出力回路３２３ｂの構成を示す回路図である。ここで、図６に示す検出／出力回路３２３ｂも第３の実施形態の場合と同様、ｊ列目のデータ線Ｓｊに対応している。
　この図６に示す検出／出力回路３２３ｂは、第３の実施形態における検出／出力回路３２３と同一の構成要素を備えるが、演算増幅器ＯＰ２の反転入力端子は、抵抗器を介して演算増幅器ＯＰ１の出力端子（ノードｎ３）に接続され、また比較器ＣＰ１の反転入力端子には、駆動信号発生回路３１の電圧値Ｖｄｔを反転した電圧値－Ｖｄｔが与えられる。
　このように、演算回路として機能する演算増幅器ＯＰ２の動作によって、ノードｎ４の電圧Ｖｎ４は上式（１）を参照すれば、次式（５）のように表すことができる。
　Ｖｎ４＝Ｖｎ２－（Ｖｎ２－Ｒ・ｉ）　…（５）
　この電圧Ｖｎ４は、比較器ＣＰ１の非反転入力端子に与えられる電圧であり、比較器ＣＰ１の反転入力端子には、電圧値－Ｖｄｔが与えられるので、比較器ＣＰ１の出力電圧は、第１の実施形態の場合と同様、Ｒ・ｉ＜Ｖｄｔの場合にローレベルとなり、Ｒ・ｉ≧Ｖｄｔの場合にハイレベルとなる。よって比較器ＣＰ２の出力電圧も同じく、Ｒ・ｉ＜Ｖｄｔの場合にローレベルとなるので、その場合にはトランジスタＴ５はオフされ、Ｒ・ｉ≧Ｖｄｔの場合に比較器ＣＰ２の出力電圧がハイレベルとなるので、その場合にはトランジスタＴ５はオンされる。
　以上のように、本変形例の構成によれば、第１の実施形態と同様の効果が得られる。なお、上記各実施形態および本実施形態において、演算増幅器ＯＰ２および比較器ＣＰ１，ＣＰ２の各入力端子へ入力される信号は、反転入力端子と非反転入力端子とで逆になってもよく、様々な回路を適用することができる。
　＜４．　第４の実施形態＞
　＜４．１　検出／出力回路の構成および動作＞
　本発明の第４の実施形態では、図７に示す検出／出力回路３２４の構成の一部を除くほか、上記第１の実施形態の構成および動作と同様であるので、上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。
　図７は、本発明の第４の実施形態における検出／出力回路３２４の構成を示す回路図である。ここで、図７に示す検出／出力回路３２４も第１の実施形態の場合と同様、ｊ列目のデータ線Ｓｊに対応している。
　この図７に示す検出／出力回路３２４は、第１の実施形態における検出／出力回路３２１とほぼ同様の構成であるが、検出／出力回路３２１に備えられる電流検出回路として機能する抵抗器Ｒ１に代えて、同様に電流検出回路として機能する可変抵抗回路ＶＲ１を新たに備える点が異なる。図７に示すように、可変抵抗回路ＶＲ１も抵抗器Ｒ１と同様に接続されるが、その抵抗値が可変となっており、コントロール回路２０から与えられるデジタルデータである映像データＤＡに応じて、抵抗値が設定される。以下、この可変抵抗回路ＶＲ１の構成および動作について、図８を参照して説明する。
　図８は、可変抵抗回路ＶＲ１の詳細な構成を示す図である。図８に示す可変抵抗回路ＶＲ１は、ここでは８ビットのデジタルデータである映像データＤＡを構成する各ビットｂ０（ＬＳＢ）～ｂ７（ＭＳＢ）に対応してスイッチが設けられており、これらのスイッチはオンされるとそれぞれ対応する１つの抵抗器の両端を短絡するように設けられている。抵抗器は、各ビットの値に応じて、２のｋ乗倍（ただしｋは７以下の自然数）となるように設定されており、映像データＤＡにおける対応するビット値が１の場合には、対応するスイッチがオンされ、対応するビット値が０の場合には、対応するスイッチがオフされる。したがって、映像データの値が大きいほど抵抗値が小さくなるため、階調値が大きくなるほど、ノードｎ３から見た負荷が減少し、データ線Ｓｊへの書き込み時間を短縮することができる。
　また、この可変抵抗回路ＶＲ１によって検出される電圧を（駆動トランジスタＴ２の特性ばらつきによる変化を除き）ほぼ一定にすることができるので、ノードｎ３における電圧をほぼ一定にすることができる。よって、演算回路として機能する演算増幅器ＯＰ２の反転入力端子に入力される駆動電圧Ｖｄｔに代えて、トランジスタＴ２の閾値電圧および移動度における理想値または平均値などを前提にして算出される固定電圧である駆動電圧Ｖｄｔ０を入力することができる。この電圧は固定電圧であるため、駆動電圧Ｖｄｔのように大きな振幅を有する電圧信号とは異なり、電力消費を小さくすることができる。
　＜４．２　本実施形態の第１の変形例＞
　図９は、可変抵抗回路ＶＲ１の詳細な構成の別例を示す図である。図９に示す可変抵抗回路ＶＲ１は、図８に示す可変抵抗回路ＶＲ１と同様の抵抗およびスイッチが設けられているが、図８に示す可変抵抗回路ＶＲ１とは異なり、映像データＤＡの下位ビットであるｂ０，ｂ１が与えられず、それらに対応するスイッチも省略されている。したがって、上記第４の実施形態の場合とは異なり、可変抵抗回路ＶＲ１によって検出される電圧をほぼ一定にすることはできない。しかしこの検出電圧は、（駆動トランジスタＴ２の特性ばらつきによる変化を除き）ほぼ映像データＤＡの下位ビットに対応する電圧に等しい。そのため、演算回路として機能する演算増幅器ＯＰ２の反転入力端子に入力される駆動電圧Ｖｄｔに代えて、上記実施形態のように固定値とすることはできないが、トランジスタＴ２の閾値電圧および移動度における理想値または平均値などを前提にして算出される、上記映像データの下位ビットに対応する電圧（ここでは２ビット分の３種類）を駆動電圧Ｖｄｔ０として入力することができる。この電圧は固定電圧ではないが、駆動電圧Ｖｄｔのように大きな振幅を有する電圧信号とは異なって大きく変化しないため、電力消費を小さくすることができる。また、可変抵抗回路ＶＲ１を構成する抵抗器の数を減らすことができる。さらに、上記実施形態と同様、映像データの値が大きいほど抵抗値が小さくなるため、階調値が大きくなるほど、ノードｎ３から見た負荷が減少し、データ線Ｓｊへの書き込み時間を短縮することができる。
　＜４．３　本実施形態の第２の変形例＞
　第２の実施形態では、図４に示す検出／出力回路３２２の構成要素として、第１の実施形態における検出／出力回路３２１に備えられる電流検出回路として機能する抵抗器Ｒ１に代えて、同様に電流検出回路として機能するトランジスタＴ６を新たに備えており、このトランジスタＴ６のゲート電位を変更することにより、その抵抗値を比較的自由に設定することができることは前述の通りである。したがって、この抵抗値を上記可変抵抗回路ＶＲ１に含まれる各抵抗器の値に対応されれば、上記第４の実施形態およびその第１の変形例における動作と同一の動作を実現することができる。
　具体的には、映像データＤＡの全ビットまたは所定範囲の上位ビットに対応する抵抗値を得るためのゲート端子に与えるべき設定電圧Ｖｒｅｆを予め測定しておき、映像データＤＡと上記設定電圧Ｖｒｅｆとの対応関係をルックアップテーブルなどの形で記憶する。そうすれば、このようなルックアップテーブル等を参照することにより、上記第４の実施形態およびその第１の変形例における動作と同一の動作を、より簡単な構成で実現することができる。
　＜５．　その他＞
　本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば第１の実施形態の変形例は、その他の実施形態の変形例としても採用することができ、第３の実施形態およびその変形例における構成は、第２または第４の実施形態においても採用することができる。
　また上記各実施形態では、トランジスタＴ４を使用せずに、トランジスタＴ２の第２導通端子（例えば第１の実施形態ではソース端子、第１の実施形態の変形例ではドレイン端子）の電位を調整して、有機ＥＬ素子ＥＬへの駆動電流Ｉｏｌｅｄの供給を制御してもよい。
　なお、本明細書において、電気光学素子とは、有機ＥＬ素子の他、ＦＥＤ（Field Emission Display）、ＬＥＤ、電荷駆動素子、液晶、Ｅインク（Electronic Ink）など、電気を与えることにより光学的な特性が変化する全ての素子をいうものとする。また、以上において電気光学素子として有機ＥＬ素子を例示したが、電流量に応じて発光量が制御される表示素子であれば同様の説明が可能である。
　本発明は、データ線駆動回路およびそれを備える表示装置に適用されるものであって、特に有機ＥＬ素子などの電気光学素子を含む画素回路を駆動するためのデータ線駆動回路およびそれを備えるアクティブマトリクス型表示装置に適する。
　１…有機ＥＬ表示装置
　１０…表示部
　１１、…画素回路
　２０…コントロール回路
　３０…ソースドライバ（データ線駆動回路）
　３２…検出／出力ユニット
　４０…ゲートドライバ（走査線駆動回路）
　３２１～３２４…検出／出力回路
　Ｓ１～Ｓｍ…データ線
　Ｇ１～Ｇｎ…走査線
　Ｅ１～Ｅｎ…発光制御線
　Ｔ１～Ｔ６…トランジスタ
　ＥＬ…有機ＥＬ素子
　Ｃ１，Ｃ２，Ｃｆ…コンデンサ
　ＯＰ１～Ｏ３…演算増幅器
　ＣＰ１，ＣＰ２…比較器
　Ｖｐ…電源電圧
　ＲＭＰ…ランプ信号
　Ｖｃｏｍ…共通電位

Claims (11)

  1. 　複数の画素回路がマトリクス状に配置されるアクティブマトリクス型の表示装置に備えられるデータ線駆動回路であって、
    　外部から表示すべき画像を表す画像信号を受け取り、前記画像信号に対応する駆動信号を出力する駆動信号発生回路と、
    　前記複数の画素回路の少なくとも１つに接続されるデータ線に対して、前記駆動信号電圧の最低値から最高値までの範囲を含む範囲内で電圧値が変化するランプ信号を出力する出力回路と、
    　前記データ線に流れる電流に対応する電位差を検出する電流検出回路と、
    　前記電流検出回路により検出される電位差に相当する電圧値と、前記駆動信号の電圧値とを比較し、略一致するまで前記出力回路へ前記ランプ信号を与え、略一致した後には略一致時点での前記ランプ信号の電圧を維持して前記出力回路へ与えるよう制御する制御部と
    を備えることを特徴とする、データ線駆動回路。
  2. 　前記制御部は、
    　　前記電流検出回路により検出される電位差に相当する電圧値と、前記駆動信号の電圧値とを受け取り、受け取られた２つの電圧値の差分値を出力する演算回路と、
    　　前記演算回路から出力される前記差分値と、前記電流検出回路の入力端に与えられる電圧値とを比較する比較回路と、
    　　前記比較回路により比較される２つの電圧値が略一致するまで、外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう電気的に接続するスイッチ回路と
    を含むことを特徴とする、請求項１に記載のデータ線駆動回路。
  3. 　前記制御部は、
    　　前記電流検出回路の入力端に与えられる電圧値と、前記駆動信号の電圧値とを受け取り、受け取った２つの電圧の差分値を出力する演算回路と、
    　　前記電流検出回路により検出される電位差に相当する電圧値と、前記演算回路から出力される前記差分値とを比較する比較回路と、
    　　前記比較回路により比較される２つの電圧値が略一致するまで、外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう電気的に接続するスイッチ回路と
    を含むことを特徴とする、請求項１に記載のデータ線駆動回路。
  4. 　前記出力回路は、非反転入力端子から前記ランプ信号を受け取る演算増幅器を含み、
    　前記電流検出回路は、一端を前記演算増幅器の反転入力端子に接続され、他端を前記演算増幅器の出力端子に接続される抵抗を有し、
    　前記演算増幅器および前記抵抗は、トランスインピーダンス回路を構成することを特徴とする、請求項１に記載のデータ線駆動回路。
  5. 　前記電流検出回路は、前記駆動信号の電圧レベルを示すデジタル信号の構成ビットのうちの一部または全部を受け取り、前記デジタル信号に応じて抵抗値が変更される可変抵抗回路を含み、
    　前記制御部は、前記電流検出回路により検出される電位差に相当する電圧値と、予め定められた値または範囲の比較用電圧値とを比較し、略一致するまで外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう制御することを特徴とする、請求項１に記載のデータ線駆動回路。
  6. 　前記電流検出回路は、前記駆動信号の電圧レベルを示すデジタル信号の一部である所定範囲の上位ビットのデータを受け取り、前記上位ビットのデータに応じて抵抗値が変更される可変抵抗回路を含み、
    　前記制御部は、前記デジタル信号の残りの一部である所定範囲の下位ビットのデータを受け取り、当該下位ビットのデータに対応する比較用電圧値と、前記電流検出回路により検出される電位差に相当する電圧値とを比較し、略一致するまで外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう制御することを特徴とする、請求項５に記載のデータ線駆動回路。
  7. 　前記電流検出回路は、線形領域で動作するトランジスタを含み、一端がドレイン端子であり、他端がソース端子であり、予め定められた値または範囲の設定電圧がゲート端子に与えられることを特徴とする、請求項１に記載のデータ線駆動回路。
  8. 　前記電流検出回路は、前記駆動信号の電圧レベルを示すデジタル信号の構成ビットのうちの一部または全部を受け取り、前記デジタル信号に応じて前記ゲート端子に与えられる前記設定電圧を変更することにより、前記電位差に相当する電圧値を検出し、
    　前記制御部は、前記電流検出回路により検出される電位差に相当する電圧値と、予め定められた値または範囲の比較用電圧値とを比較し、略一致するまで外部から与えられる前記ランプ信号が前記出力回路へ与えられるよう制御することを特徴とする、請求項７に記載のデータ線駆動回路。
  9. 　複数のデータ線と、複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して配置された複数の画素回路とを含む表示部と、
    　前記複数のデータ線に接続された請求項１に記載のデータ線駆動回路と、
    　前記複数の走査線に接続された走査線駆動回路とを備えるアクティブマトリクス型の表示装置であって、
    　前記画素回路は、電流で駆動される電気光学素子と、前記電気光学素子と直列に設けられ、前記データ線を介して供給される電圧に応じて、前記電気光学素子に供給すべき駆動電流を制御する駆動トランジスタとを含む、表示装置。
  10. 　前記駆動トランジスタは、チャネル層が酸化物半導体により形成された薄膜トランジスタであり、
    　前記酸化物半導体は、インジウム、ガリウム、および亜鉛を主成分とすることを特徴とする、請求項９に記載のデータ線駆動回路。
  11. 　複数の画素回路がマトリクス状に配置されるアクティブマトリクス型の表示装置に備えられるデータ線駆動方法であって、
    　外部から表示すべき画像を表す画像信号を受け取り、前記画像信号に対応する駆動信号を出力する駆動信号発生ステップと、
    　前記複数の画素回路の少なくとも１つに接続されるデータ線に対して、前記駆動信号電圧の最低値から最高値までの範囲を含む範囲内で電圧値が変化するランプ信号を出力する出力ステップと、
    　前記データ線に流れる電流に対応する電位差を検出する電流検出ステップと、
    　前記電流検出ステップにおいて検出される電位差に相当する電圧値と、前記駆動信号の電圧値とを比較し、略一致するまで前記出力ステップにおける前記ランプ信号を与え、略一致した後には略一致時点での前記ランプ信号の電圧を維持して前記出力ステップにおいて与えるよう制御する制御ステップと
    を備えることを特徴とする、データ線駆動方法。
PCT/JP2013/074813 2012-09-19 2013-09-13 データ線駆動回路、それを備える表示装置、およびデータ線駆動方法 WO2014046029A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/429,302 US9293080B2 (en) 2012-09-19 2013-09-13 Data line driving circuit, display device including same, and data line driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012205461 2012-09-19
JP2012-205461 2012-09-19

Publications (1)

Publication Number Publication Date
WO2014046029A1 true WO2014046029A1 (ja) 2014-03-27

Family

ID=50341342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/074813 WO2014046029A1 (ja) 2012-09-19 2013-09-13 データ線駆動回路、それを備える表示装置、およびデータ線駆動方法

Country Status (2)

Country Link
US (1) US9293080B2 (ja)
WO (1) WO2014046029A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036236A (zh) * 2018-09-14 2018-12-18 京东方科技集团股份有限公司 阵列基板检测方法及检测装置
WO2023189312A1 (ja) * 2022-03-29 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
TWI556202B (zh) * 2014-10-24 2016-11-01 友達光電股份有限公司 顯示器驅動裝置及顯示裝置的驅動方法
TWI579821B (zh) * 2015-09-15 2017-04-21 瑞鼎科技股份有限公司 應用於液晶顯示裝置之驅動電路
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
JP2017151197A (ja) * 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器
EP4020979A1 (en) * 2016-08-22 2022-06-29 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus
US10311822B2 (en) 2016-08-23 2019-06-04 Apple Inc. Content dependent common voltage driver systems and methods
WO2018163895A1 (ja) * 2017-03-08 2018-09-13 パナソニックＩｐマネジメント株式会社 固体撮像装置、およびそれを用いるカメラシステム
CN114730543B (zh) * 2020-11-05 2024-01-19 京东方科技集团股份有限公司 显示基板及其检测方法、制备方法、显示装置
CN114863870B (zh) * 2022-05-10 2023-05-26 绵阳惠科光电科技有限公司 驱动控制电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326830A (ja) * 2004-04-13 2005-11-24 Sanyo Electric Co Ltd 表示装置
JP2007088210A (ja) * 2005-09-22 2007-04-05 Omron Corp Ｌｅｄ駆動回路
JP2007114308A (ja) * 2005-10-18 2007-05-10 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP2007233326A (ja) * 2006-02-28 2007-09-13 Samsung Sdi Co Ltd データ駆動部及びデータ駆動部を利用した有機発光表示装置とその駆動方法
JP2007535714A (ja) * 2004-04-28 2007-12-06 ニューライト・コーポレイション 改良された安定型アクティブマトリクス発光ディスプレイ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100939211B1 (ko) * 2008-02-22 2010-01-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326830A (ja) * 2004-04-13 2005-11-24 Sanyo Electric Co Ltd 表示装置
JP2007535714A (ja) * 2004-04-28 2007-12-06 ニューライト・コーポレイション 改良された安定型アクティブマトリクス発光ディスプレイ
JP2007088210A (ja) * 2005-09-22 2007-04-05 Omron Corp Ｌｅｄ駆動回路
JP2007114308A (ja) * 2005-10-18 2007-05-10 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP2007233326A (ja) * 2006-02-28 2007-09-13 Samsung Sdi Co Ltd データ駆動部及びデータ駆動部を利用した有機発光表示装置とその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036236A (zh) * 2018-09-14 2018-12-18 京东方科技集团股份有限公司 阵列基板检测方法及检测装置
CN109036236B (zh) * 2018-09-14 2021-10-26 京东方科技集团股份有限公司 阵列基板检测方法及检测装置
WO2023189312A1 (ja) * 2022-03-29 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 表示装置

Also Published As

Publication number Publication date
US9293080B2 (en) 2016-03-22
US20150248856A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
WO2014046029A1 (ja) データ線駆動回路、それを備える表示装置、およびデータ線駆動方法
US9286834B2 (en) Organic light emitting diode display device with threshold voltage compensation
WO2017104631A1 (ja) 表示装置およびその駆動方法
US8289246B2 (en) Electric current driving type display device and pixel circuit
US8674914B2 (en) Display device and method of driving the same
JP5014338B2 (ja) 電流駆動型表示装置
US20100073344A1 (en) Pixel circuit and display device
US20100045646A1 (en) Display device and its driving method
US11195465B2 (en) Display device
US8514161B2 (en) Current-driven display device
US9401111B2 (en) Display device and drive method thereof
JP6282823B2 (ja) 駆動回路、表示装置、及び駆動方法
EP2530669B1 (en) Driving apparatus, oled panel and method for driving oled panel
WO2019180759A1 (ja) 表示装置およびその駆動方法
WO2019186857A1 (ja) 表示装置およびその駆動方法
WO2020062813A1 (zh) 像素电路、其驱动方法及显示装置
CN112740316B (zh) 显示装置
US11139804B2 (en) Circuit including flip-flop and control element
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
US8648776B2 (en) Display device, pixel circuit, and method for driving same
US11900872B2 (en) Display device
US11741897B2 (en) Display device and method for driving same
WO2018167835A1 (ja) 有機エレクトロルミネッセンス表示装置
CN112117991B (zh) 包括触发器和控制元件的电路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13839498

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14429302

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13839498

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP