WO2023189312A1

WO2023189312A1 - 表示装置

Info

Publication number: WO2023189312A1
Application number: PCT/JP2023/008728
Authority: WO
Inventors: 嵩人水蘆; 光一橋柿
Original assignee: ソニーセミコンダクタソリューションズ株式会社
Priority date: 2022-03-29
Filing date: 2023-03-08
Publication date: 2023-10-05

Abstract

［課題］消費電力の抑制が可能な表示装置を提供する。［解決手段］表示装置は、複数のデータ線のそれぞれに第１方向に接続される複数の画素回路と、電圧レベルが時間に応じて変化する第１ランプ波電圧を生成する第１電圧出力部と、第１電圧出力部で生成された第１ランプ波電圧を複数の第１群のデータ線のそれぞれに供給する第１ランプ配線と、を備え、第１ランプ波電圧を第１ランプ配線に出力する前に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする。

Description

表示装置

　本開示は、表示装置に関する。

　有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）による表示素子を備える画素が２次元行列状に配置されて構成される表示装置が使用されている。この有機ＥＬによる表示素子は自発光型の表示素子であり、液晶パネルと比較して高画質かつ応答速度が速い等の利点を有する。また、このような液晶パネルでは、ランプ波形電圧の傾きの程度によって表示すべき画像の輝度情報を画像信号として供給することが行われる。

特開２０１４－５２５３５号公報

　しかしながら、表示装置を構成する画素回路の高密度化が進むにつれて、画素駆動回路に印加される電源にも大きな電流供給能力を必要とする。また、表示装置の消費電力の抑制も求められている。

　そこで、本開示では、消費電力の抑制が可能な表示装置を提供する。

　上記の課題を解決するために、本開示によれば、複数のデータ線のそれぞれに第１方向に接続される複数の画素回路と、
　電圧レベルが時間に応じて変化する第１ランプ波電圧を生成する第１電圧出力部と、
　前記第１電圧出力部で生成された前記第１ランプ波電圧を複数の第１群のデータ線のそれぞれに供給する第１ランプ配線と、を備え、
　前記第１ランプ波電圧を前記第１ランプ配線に出力する前に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする表示装置が提供される。

　前記画素回路は、発光部と前記発光部を駆動するための駆動回路とを備えており、
　前記駆動回路は、駆動トランジスタと容量部とを有しており、
　画像信号に応じた電圧が前記容量部に保持されてもよい。

　複数のデータ線のうちの少なくとも２本のデータ線を導通状態又は非導通状態にする第１スイッチを更に備え、
　前記第１スイッチにより、複数のデータ線のうちの少なくとも２本のデータ線を導通状態であってもよい。

　電圧レベルが時間に応じて変化する第２ランプ波電圧を生成する第２電圧出力部と、
　前記第２電圧出力部で生成された前記第２ランプ波電圧を前記第１群の複数のデータ線と異なる第２群の複数のデータ線のそれぞれに供給する第２ランプ配線と、を更に備えてもよい。

　前記第１ランプ配線と、前記第２ランプ配線とを導通状態又は非導通状態にする第２スイッチを更に備え、
　前記第２スイッチにより、複数のデータ線のうちの少なくとも２本のデータ線を導通状態であってもよい。

　前記駆動トランジスタを駆動する複数の駆動制御線を更に備え、
　前記複数の駆動制御線のそれぞれは、前記第１方向と異なる第２方向に配置される複数の画素回路の前記駆動トランジスタにそれぞれ接続され、
　前記第１群の複数のデータ線は、前記複数の駆動制御線の内の少なくとも第１駆動制御線に接続される前記駆動トランジスタを有する前記画素回路に接続され、
　前記第２群の複数のデータ線は、前記複数の駆動制御線の内の前記第１駆動制御線と異なる第２駆動制御線に少なくとも接続されてもよい。

　前記第１ランプ波電圧と、前記第２ランプ波電圧とは、異なるタイミングで出力されてもよい。

　前記画像信号に応じた電圧は、前記第１ランプ波電圧を用いて設定されてもよい。

　前記第１スイッチは、前記画像信号に応じた期間で導通状態になってもよい。

　前記第１ランプ波電圧は、初期化用の直流電圧と、前記画像信号の設定用のランプ波電圧で構成されてもよい。

　前記第１ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成されてもよい。

　前記第１ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成され、前記第２ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成され、
　前記第１ランプ波電圧が初期化用の電圧を出力するタイミングに応じて、前記第２ランプ波電圧は、前記画像信号の設定用のランプ波電圧を出力してもよい。

　初期化用のランプ波電圧のプリチャージ期間に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にしてもよい。

　前記画像信号の設定用のランプ波電圧のプリチャージ期間に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にしてもよい。

　前記初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧とは、所定の周期で交互に出力されてもよい。

　前記第１ランプ波電圧は、第１バッファを介して、前記第１ランプ配線に出力され、前記第２ランプ波電圧は、第２バッファを介して、前記第２ランプ配線に出力されてもよい。

　前記２本のデータ線間を導通状態にする期間において、前記第１バッファ、及び前記第２バッファの少なくとも一方を高インピーダンスにしてもよい。

　前記２本のデータ線間を導通状態にする場合に、前記２本のデータ線のそれぞれに接続される画素回路が有する前記容量部の蓄積電荷が共有されてもよい。

第１実施形態による表示装置１を備えた表示システム２の概略構成を示すブロック図。画素回路の信号線及びデータ線の配線例を示す図。画素回路の内部構成を示す回路図。図３とは異なる内部構成を有する画素回路の回路図。一方の水平駆動部のデータ線ａ側の内部構成を示すブロック図。他方の水平駆動部のデータ線側の内部構成を示すブロック図。ランプバッファとデータ線とのより詳細な接続例を示す図。表示装置の動作例を示すタイムチャート。比較例に係るランプバッファとデータ線とのより詳細な接続例を示す図。比較例に係る表示装置の動作例を示すタイムチャート。第１実施形態の変形例１に係る表示装置１の動作例を示すタイムチャート。第１実施形態の変形例２に係る表示装置１の動作例を示すタイムチャート。第１実施形態の変形例３に係る表示装置１の動作例を示すタイムチャート。第１実施形態の変形例４に係る、ランプバッファとデータ線との接続例を示す図。第２実施形態に係る表示装置の構成図。データドライバの内部構成を示すブロック図。第２実施形態に係るランプバッファとデータ線ＤＴＬｎとのより詳細な接続例を示す図。第２実施形態に係る表示装置１の動作例を示すタイムチャート。第２実施形態に係るランプバッファとデータ線とのより詳細な接続例を示す図。第３実施形態に係る表示装置の動作例を示すタイムチャート。一実施形態に係る画素回路を示す図。一実施形態に係る画素回路を示す図。一実施形態に係る画素回路を示す図。一実施形態に係る画素回路を示す図。一実施形態に係る画素回路を示す図。一実施形態に係る画素回路を示す図。乗物の後方から前方にかけての乗物の内部の様子を示す図。乗物の斜め後方から斜め前方にかけての乗物の内部の様子を示す図。電子機器の第２適用例であるデジタルカメラの正面図。デジタルカメラの背面図。電子機器の第３適用例であるＨＭＤの外観図。スマートグラスの外観図。電子機器の第４適用例であるＴＶの外観図。電子機器の第５適用例であるスマートフォンの外観図。

　以下、図面を参照して、表示装置の実施形態について説明する。以下では、表示装置の主要な構成部分を中心に説明するが、表示装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

　（第１実施形態）
　図１は第１実施形態による表示装置１を備えた表示システム２の概略構成を示すブロック図である。図１の表示システム２は、マイクロＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）システムの構成を例示している。なお、本実施形態による表示装置１は、ＴＶやＰＣモニタ等の大画面の表示装置１を備えた表示システム２にも適用可能である。

　図１の表示システム２は、表示装置１と、ディスプレイコントローラ３と、タイミングコントローラ４と、データ入出力Ｉ／Ｆ部５とを備えている。なお、図１では、ディスプレイコントローラ３等を表示装置１とは別体にしているが、ディプレイコントローラ等を表示装置１に統合させてもよい。

　表示装置１は、画素アレイ部１１と、垂直駆動部（Ｖ－ＤＲＶ部）１２と、水平駆動部（Ｈ－ＤＲＶ部）１３と、信号処理部１４と、を有する。

　図２は、画素アレイ部１１の各画素回路１５の信号線６０及びデータ線７０（７０ａ及び７０ｂ）の配線例を示す図である。画素アレイ部１１は、水平方向及び垂直方向に配置される複数の画素回路１５を有する。例えば、奇数行目の各画素回路１５には、データ線７０ａが接続され、偶数行目の各画素回路１５には、データ線７０ｂが接続される。これにより、奇数行目の各画素回路１５と、偶数行目の各画素回路１５とでは、並行して独立した制御が可能となっている。

　各画素回路１５は、例えば有機ＥＬ素子等の発光部と、発光部を駆動するための駆動回路とを備えており、駆動回路は、駆動トランジスタと容量部とを有する。容量部に保持される電圧に応じた電流が駆動トランジスタを介して発光部に流れるように構成される。容量部には、ランプ波形の傾きの程度に応じた電圧が容量部に保持される。画素回路１５の内部構成は後述する。

　信号処理部１４は、画素アレイ部１１に表示されるべき映像信号の信号処理を行う。信号処理の具体的内容は問わないが、例えばガンマ補正などである。信号処理部１４で信号処理された映像信号は、水平駆動部１３に送られる。

　垂直駆動部１２は、後述する図３に示すように、書き込み走査部１６と駆動走査部１７とを有する。書き込み走査部１６は、各画素回路１５に信号電圧を書き込むに際して、各走査線に書き込み走査信号を順次供給して、各走査線ＷＳ１～ＷＳｎを順次駆動する。駆動走査部１７は、書き込み走査部１６による線順次走査に同期して、各駆動線に発光制御信号を供給し、発光部の発光と非発光を制御する。

　水平駆動部１３は、図３に示すように信号出力部１８を有する。信号出力部１８は、ランプ波電圧を、各画素の階調に応じたタイミングで保持して信号電圧を生成する。信号出力部１８は、信号電圧（画像信号の設定用の電圧）又はオフセット電圧（初期化用の電圧）Ｖｏｆｓを選択的に選択して、対応するデータ線７０ａ、７０ｂに供給する。

　信号出力部１８から択一的に出力される信号電圧又はオフセット電圧Ｖｏｆｓは、データ線７０ａ、７０ｂを介して、書き込み走査部１６による走査で選択された行単位で、各画素回路１５に設定される。本実施形態では、例えば奇数行目の各画素回路１５に信号電圧を供給する場合に、並行して偶数行目の各画素回路１５にオフセット電圧Ｖｏｆｓを供給する。逆に例えば奇数行目の各画素回路１５にオフセット電圧Ｖｏｆｓを供給する場合に、並行して偶数行目の各画素回路１５に信号電圧を供給する。これにより、例えばデータ線７０が一本の場合の、倍の表示速度が実現可能である。

　再び図１に示すように、ディスプレイコントローラ３は、ＨＬＯＧＩＣ部２１とＶＬＯＧＩＣ部２２を有し、画素アレイ部１１に対する表示制御を行う。

　ＨＬＯＧＩＣ部２１は、映像信号を水平駆動部１３に供給する。ＶＬＯＧＩＣ部２２は、走査線及び駆動線のタイミングを規定する信号を垂直駆動部１２に供給する。

　タイミングコントローラ４は、クロック生成器２３と、タイミング生成器２４と、画像処理部２５とを有する。クロック生成器２３は、表示装置１の垂直同期クロックと水平同期クロックを生成して、ディスプレイコントローラ３に供給する。タイミング生成器２４は、ディスプレイコントローラ３の動作タイミングを規定する信号を生成して、ディスプレイコントローラ３に供給する。画像処理部２５は、データ入出力Ｉ／Ｆ部５に入力された映像信号に対して、種々の画像処理を施す。画像処理を行った後の映像信号は、ディスプレイコントローラ３内のＨＬＯＧＩＣ部２１に供給される。

　データ入出力Ｉ／Ｆ部５は、画像Ｉ／Ｆ部５３１と、データＳ／Ｐ部５３２と、クロック制御部５３３と、Ｈ／Ｖ同期部５３４とを有する。画像Ｉ／Ｆ部５３１は、外部からの映像信号を受信する。映像信号は、シリアルのデジタルデータである。データＳ／Ｐ部５３２は、映像信号をパラレルデータに変換した後、タイミングコントローラ４内の画像処理部２５に送る。クロック制御部５３３は、表示装置１の表示周波数に適合するクロックを生成する。Ｈ／Ｖ同期部５３４は、表示装置１の水平同期タイミングと垂直同期タイミングを規定する信号を生成して、タイミング生成器２４に送る。

　図３は画素回路１５の内部構成を示す回路図である。図３の画素回路１５は、有機ＥＬ素子を有する発光部４１と、駆動トランジスタ４２と、サンプリングトランジスタ４３と、発光制御トランジスタ４４と、保持容量４５と、補助容量４６とを有する。画素回路１５は、シリコン等の半導体基板上に形成され、駆動トランジスタ４２、サンプリングトランジスタ４３及び発光制御トランジスタ４４は例えばＰＭＯＳトランジスタである。各トランジスタはバックゲートには電源電圧が印加されている。

　サンプリングトランジスタ４３は、信号出力部１８からデータ線７０ａ、７０ｂを介して供給される信号電圧Ｖｓｉｇをサンプリングすることによって保持容量４５に書き込む。発光制御トランジスタ４４は、電源電圧Ｖｃｃの電源ノードと駆動トランジスタ４２のソース電極との間に接続され、発光制御信号ＤＳによる駆動の下に、発光部４１の発光／非発光を制御する。

　保持容量４５は、駆動トランジスタ４２のゲート電極とソース電極との間に接続されている。この保持容量４５は、サンプリングトランジスタ４３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。駆動トランジスタ４２は、保持容量４５の保持電圧に応じた駆動電流を発光部４１に流すことによって発光部４１を駆動する。補助容量４６は、駆動トランジスタ４２のソース電極と、固定電位のノード、例えば、電源電圧Ｖｃｃの電源ノードとの間に接続されている。この補助容量４６は、信号電圧Ｖｓｉｇを書き込んだときに駆動トランジスタ４２のソース電位が変動するのを抑制するとともに、駆動トランジスタ４２のゲート－ソース間電圧Ｖｇｓを駆動トランジスタ４２の閾値電圧Ｖｔｈに合わせる作用を行う。

　画素回路１５の内部構成は図３に示したものに限定されない。例えば、図４は図３とは異なる内部構成を有する画素回路１５の回路図である。発光制御トランジスタ４４は電源電位Ｖｃｃと駆動トランジスタ４２のソースＳとの間に接続されており、発光部４１のオン／オフを制御する。発光制御トランジスタ４４のゲートは走査線ＤＳに接続されている。

　サンプリングトランジスタ４３はデータ線７０ａ、７０ｂと、保持容量４５及び補助容量４６の接続ノードＡとの間に接続されている。サンプリングトランジスタ４３のゲートは走査線ＷＳに接続されている。接続ノードＡと駆動トランジスタ４２のソースＳとの間に検出トランジスタ４７が接続されている。検出トランジスタ４７のゲートは走査線ＡＺに接続されている。スイッチングトランジスタ４８は、駆動トランジスタ４２のゲートＧと所定のオフセット電位Ｖｏｆｓとの間に接続されている。スイッチングトランジスタ４８のゲートは走査線ＡＺに接続されている。検出トランジスタ４７とスイッチングトランジスタ４８はＶｔｈキャンセル用の補正手段を構成している。保持容量４５は接続ノードＡと駆動トランジスタ４２のゲートＧとの間に接続され、補助容量４６は電源電位Ｖｃｃと接続ノードＡとの間に接続されている。

　駆動トランジスタ４２はソース／ゲート間に印加されるゲート電圧Ｖｇｓに応じてソース／ドレイン間にドレイン電流Ｉｄｓを流して、発光部４１を駆動する。信号線ＳＬから供給される映像信号Ｖｓｉｇに応じて駆動トランジスタ４２のゲート電圧Ｖｇｓが設定され、駆動トランジスタ４２のドレイン電流Ｉｄｓにより、映像信号の階調に応じて発光部４１の発光輝度を制御できる。

　駆動トランジスタ４２の閾値電圧Ｖｔｈは画素毎に変動する。この閾値電圧をキャンセルするため、予め駆動トランジスタ４２の閾値電圧Ｖｔｈを検出し、保持容量４５に保持しておく。この後サンプリングトランジスタ４３をオンして補助容量４６に信号電位Ｖｓｉｇを書き込む。これにより、駆動トランジスタ４２の閾値電圧Ｖｔｈのばらつきを補正したゲート電位Ｖｇｓが生成される。

　図３及び図４は、画素回路１５の一例であり、本実施形態による画素回路１５には、後述するように、図３及び図４以外の内部構成の画素回路１５も適用可能である。

　図５は水平駆動部１３内のデータ線７０ａ側の内部構成を示すブロック図である。図６は水平駆動部１３内のデータ線７０ｂ側の内部構成を示すブロック図である。図５、及び図６に示すように水平駆動部１３は、複数の水平駆動部３１、３２と、ランプ信号生成回路３４と、セレクタ３４ａと、複数のランプバッファ３５ａ、３５ｂとを有する。水平駆動部３１、及びランプバッファ３５ａは、データ線７０ａに接続され、水平駆動部３２、及びランプバッファ３５ｂは、データ線７０ｂに接続される。

　ランプ信号生成回路３４は、ランプ信号を生成する回路である。このランプ信号生成回路３４は、信号用ランプ生成ＤＡＣ５２と、Ｖｏｆｓ用ランプ生成ＤＡＣ５３とを有する。信号用ランプ生成ＤＡＣ５２は、電圧レベルが連続的に変化するランプ波電圧を出力する。Ｖｏｆｓ用ランプ生成ＤＡＣ５３は、駆動トランジスタ４２の閾値補正と移動度補正を行うためのＶｏｆｓ用ランプ波電圧を出力する。セレクタ３４ａは、信号用ランプ生成ＤＡＣ５２とＶｏｆｓ用ランプ生成ＤＡＣ５３との出力の一方を選択する。本実施形形態に係るＶｏｆｓ用ランプ生成ＤＡＣ５３は、電圧レベルが連続的に変化するランプ波電圧を出力する。

　ランプバッファ３５ａ、３５ｂは、バッファアンプに相当し、入力されたランプ信号をそれぞれ水平駆動部３１及び３２に出力する。すなわち、ランプバッファ３５ａ、３５ｂは、画素回路１５内の駆動トランジスタ４２の閾値補正と移動度補正を行うためのＶｏｆｓ用ランプ波電圧と、電圧レベルが連続的に変化するランプ波電圧とを切り替えて水平駆動部３１、３２に出力する。また、ランプバッファ３５ａ、３５ｂは、図７に示すように、内部に切り変えスイッチ３８ａ、３８ｂを有する。スイッチ３８ａ、３８ｂは、ハイインピーダンス化が可能なスイッチである。

　水平駆動部３１は、それぞれスイッチ素子３６ａと、ＰＷＭ３７ａとを列毎に備える。水平駆動部３２は、それぞれスイッチ素子３６ｂと、ＰＷＭ３７ｂとを列毎に備える。

　ＰＷＭ３７ａ、３７ｂのそれぞれは、信号用ランプ生成ＤＡＣ５２の生成するランプ波電圧を出力する場合には、デジタルの画像信号からＰＷＭ（Ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｔｉｏｎ）信号を生成する。このＰＷＭ信号は、一定周期のパルス信号であり、デジタルの画像信号に応じたパルス幅を持った信号である。すなわち、ＰＷＭ信号は、デジタルの画像信号に応じたデューティのパルス信号となる。

　ＰＷＭ３７ａ、３７ｂのそれぞれは、Ｖｏｆｓ用ランプ波電圧を出力する場合には、所定幅のＰＷＭ（Ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｔｉｏｎ）信号を生成する。このＰＷＭ信号は、一定周期のパルス信号であり、予め定められたパルス幅を持った信号である。すなわち、Ｖｏｆｓ用ＰＷＭ信号は、所定幅のパルス信号となる。図２に示したように、水平駆動部３１及び３２は、画素アレイ部１０の上部に配置される水平駆動部１３に適用することができる。

　図７は、ランプバッファ３５ａ、３５ｂとデータ線７０ａ、７０ｂとのより詳細な接続例を示す図である。ランプバッファ３５ａ、３５ｂは、それぞれ切り変えスイッチ３８ａ、３８ｂを有する。スイッチ３８ａ、３８ｂは高インピーダンス化にすることが可能である。

　また、隣接するデータ線７０ａ、７０ｂの間にはチャージシェア用のスイッチ３９が接続される。スイッチ３９は、例えばトランジスタであり、データ線７０ａ、７０ｂを導通状態、或いは非導通状態にする。

　また、図７では、ＲＡＭＰＬＩＮＥ＿１は、ランプバッファ３５ａが出力するランプ電圧が供給される配線を示し、ＲＡＭＰＬＩＮＥ＿２は、ランプバッファ３５ｂが出力するランプ電圧が供給される配線を示す。また、ＰＷＭ１は、ＰＷＭ３７ａが出力するＰＷＭ信号を示し、ＰＷＭ２は、ＰＷＭ３７ｂが出力するＰＷＭ信号を示す。ＰＷＭ１信号、ＰＷＭ２信号は、ハイレベルでスイッチ３６ａ、３６ｂを導通状態にし、ロウレベルで非導通状態にする。

　また、ＣＳは、スイッチ３９の切り変え信号を示す。ＣＳ信号は、ハイレベルでスイッチ３９を導通状態にし、ロウレベルで非導通状態にする。

　図８は、表示装置１の動作例を示すタイムチャートである。上からＣＳ信号、ＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ１出力電圧、ＰＷＭ１信号、データ線７０ａの電圧を示すＳＩＧ１信号、ＲＡＭＰＬＩＮＥ＿２に出力される電圧であるＲＡＭＰＢＵＦ２出力電圧、ＰＷＭ２信号、データ線７０ｂの電圧を示すＳＩＧ２信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿２に出力される電流を示す。

　図８に示す様に、第１水平期間１Ｈは、データ線７０ａ側がＶｏｆｓ電圧の設定期間であり、データ線７０ｂ側が信号電圧の設定期間である。ＲＡＭＰＢＵＦ１出力電圧、及びＲＡＭＰＢＵＦ２出力電圧は、出力の開始時に、一定電圧の期間であるプリチャージの期間を有する。

　第１水平期間１Ｈのタイミングｔ１でＣＳ信号がハイレベルとなり、スイッチ３９を導通状態にする。また、タイミングｔ１で、スイッチ３８ａ、３８ｂは、ハイインピーダンスの状態となる。このとき、画素回路１５（図３参照）では、トランジスタ４３が導通状態となり、トランジスタ４２、４４が非導通状態となる。すなわち、スイッチ３９を導通状態にすることにより、各画素回路１５の容量４５、４６の蓄積電荷が共有される。この際に、スイッチ３６ａ、３６ｂも導通状態であるので、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位も同電位となる。これにより、タイミングｔ２では、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位は、それぞれＶｕｐ１、Ｖｕｐ２ほど高電位側に状態が変化する。また、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２が同電位になることにより、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の寄生容量による電位変動も抑制される。

　そして、タイミングｔ２でＣＳ信号がハイレベルとなり、スイッチ３９を非導通状態にする。また、タイミングｔ２で、スイッチ３８ａ、３８ｂは、ロウインピーダンスの状態となる。一方で、各画素１５も通常の駆動動作を開始する。

　このような処理は水平期間Ｈ２でも行われる。すなわち、第２水平期間２Ｈのタイミングｔ３でＣＳ信号がハイレベルとなり、スイッチ３９を導通状態にする。また、タイミングｔ３で、スイッチ３８ａ、３８ｂは、ハイインピーダンスの状態となる。このとき、画素回路１５（図３参照）では、トランジスタ４３が導通状態となり、トランジスタ４２、４４が非導通状態となる。すなわち、スイッチ３９を導通状態にすることにより、各画素回路１５の容量４５、４６の蓄積電荷が共有される。この際に、スイッチ３６ａ、３６ｂも導通状態であるので、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位も同電位となる。これにより、タイミングｔ４では、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位は、それぞれＶｕｐ１、Ｖｕｐ２ほど高電位側に状態が変化する。これらの水平期間Ｈ１、Ｈ２と同等な駆動が、繰り返される。

　このように、タイミングｔ２、ｔ４で、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位は、それぞれＶｕｐ１、Ｖｕｐ２ほど高電位側に状態が変化する。また、タイミングｔ２、ｔ４で流れるバッフア出力電流の過度的電流も抑制できる。これらから分かる様に、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。なお、図８では、タイミングｔ２１で、プリチャージが終了する。また、チャージシェアを行うタイミングは、ランプ電圧書き込み完了後からプリチャージ開始までの期間であれば良い。すなわち、ランプ電圧書き込み完了後からプリチャージ開始までの期間とは、ＰＷＭ２がＬｏｗになるｔ２２からｔ４までの期間となる。

　（比較例）
　図９は、比較例に係るランプバッファ３５ａとデータ線７０とのより詳細な接続例を示す図である。比較例に係る表示装置１は、ランプバッファ３５のみであり、チャージシェア用のスイッチ３９を有さない構成である。図７では、ＲＡＭＰＬＩＮＥ＿１は、ランプバッファ３５ａが出力するランプ電圧が供給される配線を示す。また、ＰＷＭ１は、ＰＷＭ３７ａが出力するＰＷＭ信号を示す。

　図１０は、比較例に係る表示装置１の動作例を示すタイムチャートである。上からＣＳ信号、ＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ出力電圧、ＰＷＭ１信号、データ線７０の電圧を示すＳＩＧ１信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿１に出力される電流を示す。

　図１０に示す様に、水平期間内のＶｏｆｓ電圧の設定期間、及び信号電圧の設定期間内にチャージシェア用の期間を有しないものである。このため、ランプ信号生成回路３４から出力されるランプ電圧は、常に基準電圧に対して供給される。これにより、信号電圧のランプ電圧が印可されるときに生じるバッフア出力電流は、エリアＡ１０に示すように過大となってしまう。これに対して本実施形態に係る表示装置１では、図８に示す様に、チャージシェアした後に、信号電圧のランプ電圧が印可されるので、信号電圧のランプ電圧が印可されるときに生じるバッフア出力電流は抑制されている。

　以上説明したように本実施形態に係る表示装置１では、ランプ信号生成回路３４がプリチャージ動作を行う前に、複数のデータ線７０ａ、７０ｂ間を導通状態にすることとした。これにより、複数のデータ線７０ａ、７０ｂ間と導通状態となっている各画素回路１５の容量４５、４６の蓄積電荷が共有され、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位は、それぞれＶｕｐ１、Ｖｕｐ２ほど高電位側に状態が変化する。これにより、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　（第１実施形態の変形例１）
　第１実施形態に係る表示装置１では、ランプ信号生成回路３４のＶｏｆｓ用ランプ生成ＤＡＣ５３は、ランプ波を出力していたのに対し、第１実施形態の変形例１に係るＶｏｆｓ用電圧を直流電圧にした点で第１実施形態に係る表示装置１と相違する。以下では、第１実施形態に係る表示装置１と相違する点を説明する。

　図１１は、第１実施形態の変形例１に係る表示装置１の動作例を示すタイムチャートである。上からＣＳ信号、ＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ１出力電圧、ＰＷＭ１信号、データ線７０ａの電圧を示すＳＩＧ１信号、ＲＡＭＰＬＩＮＥ＿２に出力される電圧であるＲＡＭＰＢＵＦ２出力電圧、ＰＷＭ２信号、データ線７０ｂの電圧を示すＳＩＧ２信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿２に出力される電流を示す。Ｖｏｆｓ用電圧が直流の固定電位である点が第１実施形態に係る表示装置１と相違する。

　このように、タイミングｔ２、ｔ４で、ＲＡＭＰＬＩＮＥ＿１とＲＡＭＰＬＩＮＥ＿２の電位は、Ｖｏｆｓ用電圧の設定側でそれぞれＶｕｐ１ほど高電位側に状態が変化する。また、各画素の各画素回路１５の容量４５、４６の蓄積電荷が共有されるので、特異的に電荷の低減した画素回路１５が発生することを抑制可能となる。このため、タイミングｔ２、ｔ４での信号電圧の設定側でも、特異的に電荷の低減した画素回路１５に対して、突入的に発生するバッフア出力電流の過度的電流も抑制できる。これにより、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　（第１実施形態の変形例２）
　第１実施形態に係る表示装置１では、ランプ信号生成回路３４のＶｏｆｓ用ランプ生成ＤＡＣ５３がプリチャージ動作を行う前に、複数のデータ線７０ａ、７０ｂ間を導通状態にしていたのに対し、第１実施形態の変形例２に係るＶｏｆｓ用電圧の設定側では、複数のデータ線７０ａ、７０ｂ間を導通状態とすると共にプリチャージ動作を開始する点で第１実施形態に係る表示装置１と相違する。以下では、第１実施形態に係る表示装置１と相違する点を説明する。

　図１２は、第１実施形態の変形例２に係る表示装置１の動作例を示すタイムチャートである。上からＣＳ信号、ＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ１出力電圧、ＰＷＭ１信号、データ線７０ａの電圧を示すＳＩＧ１信号、ＲＡＭＰＬＩＮＥ＿２に出力される電圧であるＲＡＭＰＢＵＦ２出力電圧、ＰＷＭ２信号、データ線７０ｂの電圧を示すＳＩＧ２信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿２に出力される電流を示す。Ｖｏｆｓ用電圧の設定側では、複数のデータ線７０ａ、７０ｂ間を導通状態とすると共にプリチャージ動作を開始する点で第１実施形態に係る表示装置１と相違する。

　この場合、ＣＳ信号がハイレベルの期間では、Ｖｏｆｓ用電圧の設定側では、スイッチ３８ａ、３８ｂをローインピーダンスにし、信号電圧の設定側では、スイッチ３８ａ、３８ｂをハイインピーダンスにする。

　このように、タイミングｔ１、ｔ３で、複数のデータ線７０ａ、７０ｂ間を導通状態にするので、Ｖｏｆｓ用電圧の設定側のプリチャージ動作期間に、各画素の各画素回路１５の容量４５、４６の蓄積電荷が共有される。これにより、特異的に電荷の低減した画素回路１５が発生することを抑制可能となる。このため、特異的に電荷の低減した画素回路１５に対して、突入的に発生するバッフア出力電流の過度的電流も抑制できる。これにより、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　一方で、タイミングｔ２、ｔ４での信号電圧の設定側でも、電位がＶｏｆｓ用電圧の設定側のプリチャージ電圧まで上がっているので、プリチャージを電位がＶｕｐ２上がった状態から電圧を供給可能となる。これにより、ランプ信号生成回路３４の信号用ランプ生成ＤＡＣ５２の負荷も低減可能となる。
　（第１実施形態の変形例３）
　第１実施形態に係る表示装置１では、ランプ信号生成回路３４の信号用ランプ生成ＤＡＣ５２がプリチャージ動作を行う前に、複数のデータ線７０ａ、７０ｂ間を導通状態にしていたのに対し、第１実施形態の変形例３に係る信号電圧の設定側では、複数のデータ線７０ａ、７０ｂ間を導通状態とすると共にプリチャージ動作を開始する点で第１実施形態に係る表示装置１と相違する。以下では、第１実施形態に係る表示装置１と相違する点を説明する。

　図１３は、第１実施形態の変形例３に係る表示装置１の動作例を示すタイムチャートである。上からＣＳ信号、ＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ１出力電圧、ＰＷＭ１信号、データ線７０ａの電圧を示すＳＩＧ１信号、ＲＡＭＰＬＩＮＥ＿２に出力される電圧であるＲＡＭＰＢＵＦ２出力電圧、ＰＷＭ２信号、データ線７０ｂの電圧を示すＳＩＧ２信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿２に出力される電流を示す。信号電圧の設定側では、複数のデータ線７０ａ、７０ｂ間を導通状態とすると共にプリチャージ動作を開始する点で第１実施形態に係る表示装置１と相違する。　

　この場合、ＣＳ信号がハイレベルの期間では、信号電圧の設定側では、スイッチ３８ａ、３８ｂをローインピーダンスにし、Ｖｏｆｓ用電圧の設定側では、スイッチ３８ａ、３８ｂをハイインピーダンスにする。

　このように、タイミングｔ１、ｔ３で、複数のデータ線７０ａ、７０ｂ間を導通状態にするので、信号電圧の設定側のプリチャージ動作期間に、各画素の各画素回路１５の容量４５、４６の蓄積電荷が共有されるので、特異的に電荷の低減した画素回路１５が発生することを抑制可能となる。このため、特異的に電荷の低減した画素回路１５に対して、突入的に発生するバッフア出力電流の過度的電流も抑制できる。これにより、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　一方で、タイミングｔ２、ｔ４でのＶｏｆｓ用電圧の設定側でも、電位が信号電圧の設定側のプリチャージ電圧まで上がっているので、プリチャージを電位下げることによりＶｏｆｓ用電圧の供給可能となる。これにより、ランプ信号生成回路３４のＶｏｆｓ用ランプ生成ＤＡＣ５３０の負荷も低減可能となる。

　（第１実施形態の変形例４）
　図１４は、第１実施形態の変形例４に係る、ランプバッファ３５ａ、３５ｂとデータ線７０ａ、７０ｂとのより詳細な接続例を示す図である。第１実施形態に係る表示装置１では、チャージシェア用のスイッチ３９をデータ線７０ａ、７０ｂ間に構成しているのに対し、第１実施形態の変形例４に係るチャージシェア用のスイッチ３９は、ランプ線、ＲＡＭＰＬＩＮＥ＿１、ＲＡＭＰＬＩＮＥ＿２間に構成している点で相違する。このように、ランプ線、ＲＡＭＰＬＩＮＥ＿１、ＲＡＭＰＬＩＮＥ＿２間に構成する場合には、画素アレイブ１１側での、スイッチ３９の設置スペースが不要となり、画素回路１５の配線自由度が阻害されることが抑制される。

　（第２実施形態）
　第１実施形態に係る表示装置１では、画素回路１５にＶｏｆｓ用電圧を設定していたが、本実施形態に係る表示装置１では、画素回路１５にＶｏｆｓ用電圧を設定しない点で第１実施形態に係る表示装置１と相違する。以下では、第１実施形態に係る表示装置１と相違する点を説明する。

　図１５は、第２実施形態に係る表示装置１の構成図である。表示装置１は、発光部ＥＬＰと発光部ＥＬＰを駆動する駆動回路４００とを備えた画素回路３００が配置された画素アレイ部２００、及び、画素アレイ部２００を駆動する駆動部１００を備えている。

　画素アレイ部２００において、画素回路３００は、第１走査線ＷＳ１、第２走査線ＷＳ２、給電線ＤＳ、及び、データ線ＤＴＬに接続された状態で、２次元マトリクス状に配置されている。第１走査線ＷＳ１、第２走査線ＷＳ２、及び、給電線ＤＳは、行方向に延在して設けられ、データ線ＤＴＬは、列方向に延在して設けられている。

　尚、図示の都合上、図１５においては、１つの画素回路３００、より具体的には、（ｎ、ｍ）番目の画素回路３００についての結線関係を示した。駆動部１００は、電源部１０１、走査部１０２、及び、データドライバ１０３から構成される。走査部１０２は、第１走査部１０２Ａと、第２走査部１０２Ｂとを備えている。給電線ＤＳには、電源部１０１から駆動電圧などが供給される。第１走査線ＷＳ１には、第１走査部１０２Ａから信号が供給され、第２走査線ＷＳ２には第２走査部１０２Ｂから信号が供給される。データ線ＤＴＬには、データドライバ１０３から、ランプ波形の電圧が供給される。

　画素回路３００が備える駆動回路４００は、駆動トランジスタＴＲＤｒｖと容量部ＣＨＤとを少なくとも含んでいる。駆動トランジスタＴＲＤｒｖにあっては、一方のソース／ドレイン領域には電圧が供給されると共に、他方のソース／ドレイン領域は発光部ＥＬＰに接続され、容量部ＣＨＤに保持される電圧に応じた電流が駆動トランジスタＴＲＤｒｖを介して発光部ＥＬＰに流れるように構成されている。発光部ＥＬＰは、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、より具体的には、有機エレクトロルミネッセンス発光部から構成されている。

　駆動部１００は、駆動トランジスタＴＲＤｒｖが非導通状態となるように容量部ＣＨＤの電圧を設定し且つゲート電極を電気的に浮遊している状態として、他方のソース／ドレイン領域にランプ波形の電圧を印加し、その後、ランプ波形の電圧の印加を継続している状態でゲート電極に所定の一定電圧を印加することによって、ランプ波形の傾きの程度に応じた電圧を容量部ＣＨＤに保持させる。

　駆動トランジスタＴＲＤｒｖはｎチャネル型の電界効果トランジスタから構成されている。駆動トランジスタＴＲＤｒｖにおいて、一方のソース／ドレイン領域は給電線ＤＳに接続されており、他方のソース／ドレイン領域は発光部ＥＬＰの一端、より具体的には、発光部ＥＬＰに備えられたアノード電極に接続されている。容量部ＣＨＤは、駆動トランジスタＴＲＤｒｖのゲート電極と他方のソース／ドレイン領域との間に接続されている。　

　容量部ＣＨＤは、駆動トランジスタＴＲＤｒｖのソース領域に対するゲート電極の電圧（所謂ゲート－ソース間電圧）を保持するために用いられる。この場合の「ソース領域」とは、発光部ＥＬＰが発光するときに「ソース領域」として働く側のソース／ドレイン領域を意味する。画素回路３００の発光状態においては、駆動トランジスタＴＲＤｒｖの一方のソース／ドレイン領域（図１５において給電線ＤＳに接続されている側）はドレイン領域として働き、他方のソース／ドレイン領域（発光部ＥＬＰの一端、具体的には、アノード電極に接続されている側）はソース領域として働く。

　駆動回路４００は、更に、第１スイッチング素子ＴＲＷＳ１を含んでいる。第１スイッチング素子ＴＲＷＳ１は、駆動トランジスタＴＲＤｒｖと同様にｎチャネル型の電界効果トランジスタから構成されている。第１スイッチング素子ＴＲＷＳ１のゲート電極は第１走査線ＷＳ１に接続されており、第１スイッチング素子ＴＲＷＳ１の導通／非導通は、第１走査部１０２Ａからの信号によって制御される。

　第１スイッチング素子ＴＲＷＳ１にあっては、一端（一方のソース／ドレイン領域）にランプ波形の電圧が印加されると共に、他端（他方のソース／ドレイン領域）は駆動トランジスタＴＲＤｒｖの他方のソース／ドレイン領域に接続されている。そして、第１スイッチング素子ＴＲＷＳ１が導通状態とされることによって、駆動トランジスタＴＲＤｒｖの他方のソース／ドレイン領域にランプ波形の電圧が印加される。

　図１５に示す例では、第１スイッチング素子ＴＲＷＳ１の一端は、カップリング容量ＣＣＰを介してデータ線ＤＴＬに接続されている。従って、第１スイッチング素子ＴＲＷＳ１の一端には、カップリング容量ＣＣＰを介してランプ波形の電圧が印加される。尚、カップリング容量ＣＣＰの位置を入れ替えた構成、即ち、第１スイッチング素子ＴＲＷＳ１の他端は、カップリング容量ＣＣＰを介して、駆動トランジスタＴＲＤｒｖの他方のソース／ドレイン領域に接続されている構成としてもよい。

　駆動回路４００は、更に、第２スイッチング素子ＴＲＷＳ２を含んでいる。第２スイッチング素子ＴＲＷＳ２も、駆動トランジスタＴＲＤｒｖと同様にｎチャネル型の電界効果トランジスタから構成されている。第２スイッチング素子ＴＲＷＳ２のゲート電極は第２走査線ＷＳ２に接続されており、第２スイッチング素子ＴＲＷＳ２の導通／非導通は、第２走査部１０２Ｂからの信号によって制御される。

　第２スイッチング素子ＴＲＷＳ２にあっては、一端（一方のソース／ドレイン領域）に所定の一定電圧ＶＩｎｉが印加されると共に、他端（他方のソース／ドレイン領域）は駆動トランジスタＴＲＤｒｖのゲート電極に接続されている。そして、第２スイッチング素子ＴＲＷＳ２が導通状態とされることによって、駆動トランジスタＴＲＤｒｖのゲート電極に所定の一定電圧ＶＩｎｉが印加される。

　符号ＮＤｇは、駆動トランジスタＴＲＤｒｖのゲート電極に接続される要素で構成されるノードを示す。ノードＮＤｇは、駆動トランジスタＴＲＤｒｖのゲート電極に、第２スイッチング素子ＴＲＷＳ２の他端と、容量部ＣＨＤの一方の電極とが接続されて構成される。

　符号ＮＤｓは、駆動トランジスタＴＲＤｒｖの他方のソース／ドレイン領域に接続される要素で構成されるノードを示す。ノードＮＤｓは、駆動トランジスタＴＲＤｒｖの他方のソース／ドレイン領域に、発光部ＥＬＰのアノード電極と、第１スイッチング素子ＴＲＷＳ１の他端とが接続されて構成される。

　図１６はデータドライバ１０３の内部構成を示すブロック図である。図１６に示すようにデータドライバ１０３は、水平駆動部３１ｃと、ランプ信号生成回路３４ｃと、ランプバッファ３６ｃとを有する。水平駆動部３１ｃ、及びランプバッファ３６ｃは、データ線ＤＴＬｎに接続される。

　ランプ信号生成回路３４ｃは、ランプ信号を生成する回路である。このランプ信号生成回路３４ｃは、信号用ランプ生成ＤＡＣ５２を有する。信号用ランプ生成ＤＡＣ５２は、電圧レベルが連続的に変化するランプ波電圧を出力する。

　ランプバッファ３５ｃは、バッファアンプに相当し、入力されたランプ信号を水平駆動部３１ｃに出力する。すなわち、ランプバッファ３５ｃは、画素回路３００内の容量ＣＨＤの信号電圧を設定するための、電圧レベルが連続的に変化するランプ波電圧を出力する。水平駆動部３１ｃは、スイッチ素子３６ｃａと、ＰＷＭ３７ｃとを列毎に備える。

　ＰＷＭ３７ｃは、信号用ランプ生成ＤＡＣ５２の生成するランプ波電圧を出力する場合には、デジタルの画像信号からＰＷＭ（Ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｔｉｏｎ）信号を生成する。このＰＷＭ信号は、一定周期のパルス信号であり、デジタルの画像信号に応じたパルス幅を持った信号である。すなわち、ＰＷＭ信号は、デジタルの画像信号に応じたデューティのパルス信号となる。

　図１７は、第２実施形態に係るランプバッファ３５ｃとデータ線ＤＴＬｎとのより詳細な接続例を示す図である。第２実施形態に係るに係る表示装置１は、ランプバッファ３５ｃのみであり、チャージシェア用のスイッチ３９を有さない構成である。図１７では、ＲＡＭＰＬＩＮＥ＿１は、ランプバッファ３５ｃが出力するランプ電圧が供給される配線を示す。また、ＰＷＭ１～ＰＷＭｎは、ＰＷＭ３７ａが出力するＰＷＭ信号をそれぞれ示す。ＸＣＳは、スイッチ３８ｃの制御信号であり、ハイレベルでロウインピーダンスにし、ロウレベルでハイインピーダンスにする。

　図１８は、第２実施形態に係る表示装置１の動作例を示すタイムチャートである。上からＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ出力電圧、ＸＣＳ信号、データ線ＤＴＬ１に対応するＰＷＭ１信号、データ線ＤＴＬ１の電圧を示すＳＩＧ１信号、データ線ＤＴＬ２に対応するＰＷＭ２信号、データ線ＤＴＬ２の電圧を示すＳＩＧ２信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿１に出力される電流を示す。

　図１８に示す様に、チャージシェアの期間ＣＳの開始であるタイミングｔ１、ｔ３でＸＣＳ信号はロウレベルとなり、スイッチ３８ｃはハイインピーダンスになる。このとき、データ線ＤＴＬ１～データ線ＤＴＬｎのスイッチ３６ｃは導通状態となる。また、画素回路２００（図１５参照）内のトランジスタＴＲＷＳ１は導通状態となり、トランジスタＴＲＷＳ２、ＴＲＤＲＶは非導通状態となる。これにより、タイミングｔ１～ｔ２、ｔ３～ｔ４の間に、各画素回路２００内の容量ＣＨＤの蓄積電荷が共有化される。

　次にチャージシェアの期間ＣＳの終了であるタイミングｔ２、ｔ４でＸＣＳ信号はハイレベルとなり、スイッチ３８ｃはロウインピーダンスになる。また、画素回路２００（図１５参照）は通常の駆動状態となり、信号電圧の設定用のランプ電圧が印加される。

　このように、タイミングｔ２、ｔ４で、ＲＡＭＰＬＩＮＥ＿１の電位は、それぞれ高電位側に状態が変化する。また、タイミングｔ２、ｔ４で流れるバッフア出力電流の過度的電流も抑制できる。これらから分かる様に、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。また、各画素回路２００の容量ＣＨＤの蓄積電荷が共有されるので、特異的に電荷の低減した画素回路２００が発生することを抑制可能となる。このため、タイミングｔ２、ｔ４でのランプ電圧の印加開始タイミングでも、特異的に電荷の低減した画素回路２００に対して、突入的に発生するバッフア出力電流の過度的電流も抑制できる。これにより、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　以上説明したように本実施形態に係る表示装置１では、ランプ信号生成回路３４が信号電圧の設定用のプリチャージ動作を行う前に、データ線ＤＴＬ１～データ線ＤＴＬｎ間を導通状態にすることとした。これにより、複数のデータ線ＤＴＬ１～データ線ＤＴＬｎ間と導通状態となっている各画素回路２００の容量ＣＨＤの蓄積電荷が共有され、ＲＡＭＰＬＩＮＥ＿１の電位は、それぞれ高電位側に状態が変化する。これにより、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　（第３実施形態）
　第３実施形態に係る表示装置１では、各画素回路１５の奇数行と偶数行とで独立した制御を行う点で第２実施形態に係る表示装置１と相違する。以下では、第２実施形態に係る表示装置１と相違する点を説明する。

　図１９は、ランプバッファ３５ａ、３５ｂとデータ線ＤＴＮＬ１～ｎとのより詳細な接続例を示す図である。ランプバッファ３５ａ、３５ｂは、それぞれ切り変えスイッチ３８ａ、３８ｂを有する。スイッチ３８ａ、３８ｂを高インピーダンス化にすることが可能である。

　また、隣接するデータ線ＤＴＮＬ１、２の間にはチャージシェア用のスイッチ３９が接続される。スイッチ３９は、例えばトランジスタであり、隣接するデータ線ＤＴＮＬ１、２を導通状態、或いは非導通状態にする。

　また、図１９では、ＲＡＭＰＬＩＮＥ＿１は、ランプバッファ３５ａが出力するランプ電圧が供給される配線を示し、ＲＡＭＰＬＩＮＥ＿２は、ランプバッファ３５ｂが出力するランプ電圧が供給される配線を示す。また、ＰＷＭ１は、データ線ＤＴＮＬ１に対応するＰＷＭが出力するＰＷＭ信号を示し、ＰＷＭ２は、データ線ＤＴＮＬ２に対応するＰＷＭが出力するＰＷＭ信号を示す。ＰＷＭ１信号、ＰＷＭ２信号は、ハイレベルでスイッチ３６ａ、３６ｂを導通状態にし、ロウレベルで非導通状態にする。

　図２０は、第３実施形態に係る表示装置１の動作例を示すタイムチャートである。上からＣＳ信号、ＲＡＭＰＬＩＮＥ＿１に出力される電圧であるＲＡＭＰＢＵＦ１電圧、ＰＷＭ１信号、データ線７０ａの電圧を示すＳＩＧ１信号、ＲＡＭＰＬＩＮＥ＿２に出力される電圧であるＲＡＭＰＢＵＦ２電圧、ＰＷＭ２信号、データ線７０ｂの電圧を示すＳＩＧ２信号を示す。バッフア出力電流は、ＲＡＭＰＬＩＮＥ＿２に出力される電流を示す。ここでは、隣接するデータ線ＤＴＮＬ１、２に対応する動作例を説明するが、他のデータ線に対応する動作も同様である。

　図２０に示す様に、チャージシェアの期間ＣＳの開始であるタイミングｔ１でＣＳ信号はハイレベルとなり、スイッチ３８ａ、ｂはハイインピーダンスになる。このとき、データ線ＤＴＬ１～データ線ＤＴＬｎ間のスイッチ３９は導通状態となる。また、画素回路２００（図１５参照）内のトランジスタＴＲＷＳ１は導通状態となり、トランジスタＴＲＷＳ２、ＴＲＤＲＶは非導通状態となる。これにより、タイミングｔ１～ｔ２、ｔ３～ｔ４の間に、各画素回路２００内の容量ＣＨＤの蓄積電荷が共有化される。

　次に、タイミングｔ２でＣＳ信号がロウレベルとなり、スイッチ３９を非導通状態にする。また、タイミングｔ２で、スイッチ３８ａ、３８ｂは、ロウインピーダンスの状態となる。一方で、各画素回路２００（図１５参照）も通常の駆動動作を開始する。そして、ＲＡＭＰＬＩＮＥ＿１に信号電圧設定用のランプ電圧が出力される。

　このような処理は水平期間Ｈ２でも行われる。すなわち、第２水平期間２Ｈのタイミングｔ３でＣＳ信号がハイレベルとなり、スイッチ３９を導通状態にする。また、タイミングｔ３で、スイッチ３８ａ、３８ｂは、ハイインピーダンスの状態となる。

　次に、タイミングｔ４でＣＳ信号がロウレベルとなり、スイッチ３９を非導通状態にする。また、タイミングｔ２で、スイッチ３８ａ、３８ｂは、ロウインピーダンスの状態となる。一方で、各画素回路２００（図１５参照）も通常の駆動動作を開始する。そして、ＲＡＭＰＬＩＮＥ＿４に信号電圧設定用のランプ電圧が出力される。

　このように、タイミングｔ２、ｔ４で、ＲＡＭＰＬＩＮＥ＿１、及びＲＡＭＰＬＩＮＥ＿２にランプ電圧を印加する前に、データ線ＤＴＬ１～データ線ＤＴＬｎ間のスイッチ３９は導通状態となり、各画素回路２００内の容量ＣＨＤの蓄積電荷が共有化される。これにより、タイミングｔ２、ｔ４で流れるバッフア出力電流の過度的電流も抑制できる。これらから分かる様に、ランプ信号生成回路３４の電源容量を低減することが可能であるとともに、画素アレイ部１１の消費電流を抑制可能となる。

　図２１は、画素回路の一例を示す図である。この図２４は、非常にシンプルな構成の画素回路である。画素回路は、トランジスタＴｗｓ、Ｔｄｒと、キャパシタＣ１と、発光素子Ｌと、を備える。

　発光素子Ｌは、例えば、ＬＥＤ、ＯＬＥＤ、Ｍ－ＯＬＥＤ等のＬＥＤ素子である。以下においては、発光素子Ｌは、これらＬＥＤ等の素子とするが、これらに限定されるものではなく、電圧が印加され、又は、電流が流されることにより発光する素子であれば、同様の形態を適用することができる。発光素子Ｌは、そのアノードからカソードに電流が流れることにより発光する。カソードには、基準となる電圧Ｖｃａｔｈ（例えば、０Ｖ）に接続される。発光素子Ｌのアノードは、トランジスタＴｄｒのドレイン、及び、第１キャパシタＣ１の一方の端子と接続される。

　トランジスタＴｗｓは、例えば、ｐ型のＭＯＳＦＥＴであり、画素値の書込を制御するトランジスタ（書き込みトランジスタ）である。トランジスタＴｗｓは、ソースに画素値を示す信号Ｓｉｇが入力され、ドレインがキャパシタＣ１の他端とトランジスタＴｄｒのゲートに接続され、ゲートに書き込み制御のための信号Ｗｓが印加される。このトランジスタＴｗｓは、信号Ｗｓにより信号Ｓｉｇにしたがったドレイン電流を流し、キャパシタＣ１への書込及びトランジスタＴｄｒのゲート電位を制御する。このトランジスタＴｗｓがオンすることにより、信号Ｓｉｇの大きさに基づいた電圧をキャパシタＣ１に充電（書込）し、このキャパシタＣ１の充電量により、発光素子Ｌの発光強度が制御される。

　トランジスタＴｄｓは、例えば、ｐ型のＭＯＳＦＥＴであり、書き込まれた画素値に応じた電位に基づいた電流を発光素子Ｌに流す駆動を制御するトランジスタである。トランジスタＴｄｓは、ソースがＭＯＳを駆動するための電源電圧Ｖｃｃｐに接続され、ドレインがトランジスタＴｄｒのソースに接続され、ゲートに駆動信号Ｄｓが印加され、発光素子Ｌに駆動電流を供給するトランジスタ（駆動トランジスタ）である。駆動信号Ｄｓに応じてドレイン電流を流し、トランジスタＴｄｒのドレイン電位を上昇させる。

　単純な例として、画素回路１５は、このように画素ごとの発光強度を決定する信号Ｓｉｇに基づいた書き込みと、発光素子Ｌへのこの書き込まれた信号の強度に応じたドレイン電流を流すことにより、発光する。

　図２２は、画素回路の別の例を示す図である。一般的な単純な例として、画素回路１５は、第１トランジスタＴａｚと、第２トランジスタＴｗｓと、第３トランジスタＴｄｓと、第４トランジスタＴｄｒと、第１キャパシタＣ１と、を備えてもよい。

　発光素子Ｌのアノードは、第１トランジスタＴａｚのソース、第４トランジスタＴｄｒのドレイン、及び、第１キャパシタＣ１の一方の端子と接続される。

　第１トランジスタＴａｚは、例えば、ｐ型のＭＯＳＦＥＴであり、ソースが発光素子Ｌのアノードと接続され、ドレインが電圧Ｖｓｓと接続され、ゲートに信号Ａｚが印加される。この第１トランジスタＴａｚは、信号Ａｚにしたがい、発光素子Ｌのアノードの電位を初期化するトランジスタである。電圧Ｖｓｓは、例えば、電源電圧における基準電圧であり、接地された状態を表してもよいし、０Ｖの電位であってもよい。

　第１キャパシタＣ１は、発光素子Ｌのアノード側の電位を制御するためのキャパシタである。

　第２トランジスタＴｗｓは、例えば、ｐ型のＭＯＳＦＥＴであり、画素値の書込を制御するトランジスタである。第２トランジスタＴｗｓは、ソースに画素値を示す信号Ｓｉｇが入力され、ドレインが第１キャパシタＣ１の他端と第４トランジスタＴｄｒのゲートに接続され、ゲートに書き込み制御のための信号Ｗｓが印加される。この第２トランジスタＴｗｓは、信号Ｗｓにより信号Ｓｉｇにしたがったドレイン電流を流し、第１キャパシタＣ１への書込及び第４トランジスタＴｄｒのゲート電位を制御する。この第２トランジスタＴｗｓがオンすることにより、信号Ｓｉｇの大きさに基づいた電圧を第１キャパシタＣ１に充電（書込）し、この第１キャパシタＣ１の充電量により、発光素子Ｌの発光強度が制御される。

　第３トランジスタＴｄｓは、例えば、ｐ型のＭＯＳＦＥＴであり、書き込まれた画素値に応じた電位に基づいた電流を発光素子Ｌに流す駆動を制御するトランジスタである。第３トランジスタＴｄｓは、ソースがＭＯＳを駆動するための電源電圧Ｖｃｃｐに接続され、ドレインが第４トランジスタＴｄｒのソースに接続され、ゲートに駆動信号Ｄｓが印加される。駆動信号Ｄｓに応じてドレイン電流を流し、第４トランジスタＴｄｒのドレイン電位を上昇させる。

　第４トランジスタＴｄｒは、例えば、ｐ型のＭＯＳＦＥＴであり、第２トランジスタＴｗｓにより書き込まれた信号Ｓｉｇに基づいた電流を、第３トランジスタＴｄｒの駆動により、発光素子Ｌへと流す。第４トランジスタＴｄｒは、ソースが第３トランジスタＴｄｓのドレインと接続され、ドレインが発光素子Ｌのアノードと接続され、ゲートが第２トランジスタＴｗｓのドレインと接続される。第４トランジスタＴｄｒは、第２トランジスタＴｗｓ及び第１キャパシタＣ１により保存されている信号Ｓｉｇがゲートに印加されていることから、ソース電位が十分に大きな値となることにより、この信号Ｓｉｇに応じたドレイン電流を流す。このドレイン電流が流れることにより、発光素子Ｌが信号Ｓｉｇに応じた強度（輝度）で発光する。

　上記と同様に、単純な例として、画素回路１５は、このように画素ごとの発光強度を決定する信号Ｓｉｇに基づいた書き込みと、発光素子Ｌへのこの書き込まれた信号の強度に応じたドレイン電流を流すことにより、発光する。

　発光後のタイミングにおいて、素早い放電動作をし、書き込まれた状態を初期化するトランジスタが第１トランジスタＴａｚである。第１トランジスタＴａｚのボディは、適切な駆動のため画素回路１５が動作（発光、消光）する間において十分大きな電位が保持される必要があり、例えば、電源電圧Ｖｃｃｐが印加される。

　発光素子Ｌが発光している間、第１トランジスタＴａｚは、オフさせるので、ゲートには閾値電圧よりも十分に高い電圧が印加される。発光素子Ｌを発光させる場合には、例えば、第１トランジスタＴａｚのゲートには、電圧Ｖｃｃｐよりも高い電圧が印加される。一例として、電圧Ｖｃｃｐが９Ｖであり、発光状態において第１トランジスタＴａｚには１０Ｖの電圧が印加される。

　これに対して、発光素子Ｌが消光する間、第１トランジスタＴａｚは、書き込みされた電荷を放電するためにオンとなるタイミングがある。このオンとなるタイミングにおいて、第１トランジスタＴａｚのゲートは、閾値電圧を十分に下回る電位に設定されることが望ましい。例えば、第１トランジスタＴａｚのゲートには、電圧Ｖｓｓと同等の電圧（例えば、０Ｖ）が印加される。

　この場合、第１トランジスタＴａｚは、例えば、ボディに９Ｖ、ゲートに０Ｖの電圧が印加される。このため、第１トランジスタＴａｚのボディ－ゲート間には、高電圧が印加される時間が長くなる可能性がある。この時間が長くなるほど、第１トランジスタＴａｚの寿命を短くし、また、性能を低下させる可能性が高くなる。第１トランジスタＴａｚの性能が低くなることにより、画素回路１５において適切な充放電が実行できなくなることがある。本開示では、第１トランジスタＴａｚの放電タイミングを適切に制御されてもよい。

　図２３は、画素回路１５の別の例を示す図である。この図２３においては、初期化トランジスタとして、Ｔａｚ１、Ｔａｚ２を備える。このような形態においても、Ｔａｚ１には、前述の各形態と同様の電圧が印加される。また、Ｔａｚ２についても同じタイミングで同様の電圧の印加が制御されてもよい。

　このように、複数の初期化トランジスタが存在する場合においても同様に制御をすることにより、初期化トランジスタのボディ－ゲート間に高電位が印加される時間を削減することが可能となる。

　図２４は、画素回路１５の別の例を示す図である。この図２４に示すように、画素の強度を示す信号がＳｉｇ１、Ｓｉｇ２の２種類ある場合においても、初期化トランジスタであるＴａｚ１、Ｔａｚ２について同様の制御とすることが可能である。

　図２５は、画素回路１５の別の例を示す図である。この画素回路１５は、当該画素についての書き込み制御をする信号であるＷｓ１の他に、先にスキャンされる前ラインの書き込み制御をする信号であるＷｓ２をオフセットとして制御される。このように他のラインによる制御に依存する形態においても、適切に適用することができる。さらに、この画素回路１５においては、充電の安定を図るべく、オフセットを用いるとともに、第２トランジスタＴｗｓを補助する書込トランジスタが備えられている。

　図２６は、画素回路１５の別の例を示す図である。この画素回路１５は、Ｗｓを相補的に制御するために、第２トランジスタＴｗｓの代わりに、トランジスタＴｗｓ＿ｎ、Ｔｗｓ＿ｐを備える構成である。このような構成においても、同様に本開示の制御を適用することができる。

　なお、上記において構成要素については、表示に必要である他の回路等の適切な構成要素について本開示における要部しか図示していないが、表示装置１は、この他にも映像等を表示するために必要となる図示しない構成要素を適宜備えている。

　（本開示による表示装置１の適用例）
　（第１適用例）
　本開示による表示装置１は、種々の用途に用いることができる。図２７及び図２８は本開示による表示装置１の第１適用例である乗物３６０の内部の構成を示す図である。図２７は乗物３６０の後方から前方にかけての乗物３６０の内部の様子を示す図、図２８は乗物３６０の斜め後方から斜め前方にかけての乗物３６０の内部の様子を示す図である。

　図２７及び図２８の乗物３６０は、センターディスプレイ３６１と、コンソールディスプレイ３６２と、ヘッドアップディスプレイ３６３と、デジタルリアミラー３６４と、ステアリングホイールディスプレイ３６５と、リアエンタテイメントディスプレイ３６６とを有する。

　センターディスプレイ３６１は、ダッシュボード３６７上の運転席３６８及び助手席３６９に対向する場所に配置されている。図２７及び図２８では、運転席３６８側から助手席３６９側まで延びる横長形状のセンターディスプレイ３６１の例を示すが、センターディスプレイ３６１の画面サイズや配置場所は任意である。センターディスプレイ３６１には、種々のセンサで検知された情報を表示可能である。具体的な一例として、センターディスプレイ３６１には、イメージセンサで撮影した撮影画像、ＴｏＦセンサで計測された乗物前方や側方の障害物までの距離画像、赤外線センサで検出された乗客の体温などを表示可能である。センターディスプレイ３６１は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。

　安全関連情報は、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報であり、例えばセンターディスプレイ３６１の裏面側に重ねて配置されたセンサにて検知される情報である。操作関連情報は、センサを用いて乗員の操作に関するジェスチャを検知する。検知されるジェスチャは、乗物３６０内の種々の設備の操作を含んでいてもよい。例えば、空調設備、ナビゲーション装置、ＡＶ装置、照明装置等の操作を検知する。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、乗車中の各乗員の行動記録を含む。ライフログを取得及び保存することで、事故時に乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサを用いて乗員の体温を検知し、検知した体温に基づいて乗員の健康状態を推測する。あるいは、イメージセンサを用いて乗員の顔を撮像し、撮像した顔の表情から乗員の健康状態を推測してもよい。さらに、乗員に対して自動音声で会話を行って、乗員の回答内容に基づいて乗員の健康状態を推測してもよい。認証／識別関連情報は、センサを用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などを含む。エンタテイメント関連情報は、センサを用いて乗員によるＡＶ装置の操作情報を検出する機能や、センサで乗員の顔を認識して、乗員に適したコンテンツをＡＶ装置にて提供する機能などを含む。

　コンソールディスプレイ３６２は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ３６２は、運転席３６８と助手席３６９の間のセンターコンソール３７０のシフトレバー３７１の近くに配置されている。コンソールディスプレイ３６２にも、種々のセンサで検知された情報を表示可能である。また、コンソールディスプレイ３６２には、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。

　ヘッドアップディスプレイ３６３は、運転席３６８の前方のフロントガラス３７２の奥に仮想的に表示される。ヘッドアップディスプレイ３６３は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ３６３は、運転席３６８の正面に仮想的に配置されることが多いため、乗物３６０の速度や燃料（バッテリ）残量などの乗物３６０の操作に直接関連する情報を表示するのに適している。

　デジタルリアミラー３６４は、乗物３６０の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、デジタルリアミラー３６４の裏面側に重ねてセンサを配置することで、例えばライフログ情報の表示に用いることができる。

　ステアリングホイールディスプレイ３６５は、乗物３６０のハンドル３７３の中心付近に配置されている。ステアリングホイールディスプレイ３６５は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ３６５は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示したりするのに適している。

　リアエンタテイメントディスプレイ３６６は、運転席３６８や助手席３６９の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ３６６は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ３６６は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサで計測した結果を表示したりしてもよい。

　上述したように、表示装置１の裏面側に重ねてセンサを配置することで、周囲に存在する物体までの距離を計測することができる。光学的な距離計測の手法には、大きく分けて、受動型と能動型がある。受動型は、センサから物体に光を投光せずに、物体からの光を受光して距離計測を行うものである。受動型には、レンズ焦点法、ステレオ法、及び単眼視法などがある。能動型は、物体に光を投光して、物体からの反射光をセンサで受光して距離計測を行うものである。能動型には、光レーダ方式、アクティブステレオ方式、照度差ステレオ法、モアレトポグラフィ法、干渉法などがある。本開示による表示装置１は、これらのどの方式の距離計測にも適用可能である。本開示による表示装置１の裏面側に重ねて配置されるセンサを用いることで、上述した受動型又は能動型の距離計測を行うことができる。

　（第２適用例）
　本開示による表示装置１は、乗物で用いられる種々のディスプレイに適用されるだけでなく、種々の電子機器に搭載されるディスプレイにも適用可能である。

　図２９は表示装置１の第２適用例であるデジタルカメラ３１０の正面図、図３０はデジタルカメラ３１０の背面図である。図２９及び図３０のデジタルカメラ３１０は、レンズ１２１を交換可能な一眼レフカメラの例を示しているが、レンズ１２１を交換できないカメラにも適用可能である。

　図２９及び図３０のカメラは、撮影者がカメラボディ３１１のグリップ３１３を把持した状態で電子ビューファインダ３１５を覗いて構図を決めて、焦点調節を行った状態でシャッタを押すと、カメラ内のメモリに撮影データが保存される。カメラの背面側には、図３４Ｂに示すように、撮影データ等やライブ画像等を表示するモニタ画面３１６と、電子ビューファインダ３１５とが設けられている。また、カメラの上面には、シャッタ速度や露出値などの設定情報を表示するサブ画面が設けられる場合もある。

　カメラに用いられるモニタ画面３１６、電子ビューファインダ３１５、サブ画面等の裏面側に重ねてセンサを配置することで、本開示による表示装置１として用いることができる。

　（第３適用例）
　本開示による表示装置１は、ヘッドマウントディスプレイ（以下、ＨＭＤと呼ぶ）にも適用可能である。ＨＭＤは、ＶＲ、ＡＲ、ＭＲ（Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）、又はＳＲ（Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ　Ｒｅａｌｉｔｙ）等に利用されることができる。

　図３１は表示装置１の第３適用例であるＨＭＤ３２０の外観図である。図３１のＨＭＤ３２０は、人間の目を覆うように装着するための装着部材３２２を有する。この装着部材３２２は例えば人間の耳に引っ掛けて固定される。ＨＭＤ３２０の内側には表示装置３２１が設けられており、ＨＭＤ３２０の装着者はこの表示装置３２１にて立体映像等を視認できる。ＨＭＤ３２０は例えば無線通信機能と加速度センサなどを備えており、装着者の姿勢やジェスチャなどに応じて、表示装置３２１に表示される立体映像等を切り換えることができる。

　また、ＨＭＤ３２０にカメラを設けて、装着者の周囲の画像を撮影し、カメラの撮影画像とコンピュータで生成した画像とを合成した画像を表示装置３２１で表示してもよい。例えば、ＨＭＤ３２０の装着者が視認する表示装置３２１の裏面側に重ねてカメラを配置して、このカメラで装着者の目の周辺を撮影し、その撮影画像をＨＭＤ３２０の外表面に設けた別のディスプレイに表示することで、装着者の周囲にいる人間は、装着者の顔の表情や目の動きをリアルタイムに把握可能となる。

　なお、ＨＭＤ３２０には種々のタイプが考えられる。例えば、図３２のように、本開示による表示装置１は、メガネ３４４に種々の情報を映し出すスマートグラス３４０にも適用可能である。図３２のスマートグラス３４０は、本体部３４１と、アーム部３４２と、鏡筒部３４３とを有する。本体部３４１はアーム部３４２に接続されている。本体部３４１は、メガネ３４４に着脱可能とされている。本体部３４１は、スマートグラス３４０の動作を制御するための制御基板や表示部を内蔵している。本体部３４１と鏡筒は、アーム部３４２を介して互いに連結されている。鏡筒部３４３は、本体部３４１からアーム部３４２を介して出射される画像光を、メガネ３４４のレンズ３４５側に出射する。この画像光は、レンズ３４５を通して人間の目に入る。図３５Ｂのスマートグラス３４０の装着者は、通常のメガネと同様に、周囲の状況だけでなく、鏡筒部３４３から出射された種々の情報を合わせて視認できる。

　（第４適用例）
　本開示による表示装置１は、テレビジョン装置（以下、ＴＶ）にも適用可能である。最近のＴＶは、小型化の観点及び意匠デザイン性の観点から、額縁をできるだけ小さくする傾向にある。このため、視聴者を撮影するカメラをＴＶに設ける場合には、ＴＶの表示パネル３３１の裏面側に重ねて配置するのが望ましい。

　図３３は表示装置１の第４適用例であるＴＶ　３３０の外観図である。図３３のＴＶ　３３０は、額縁が極小化されており、正面側のほぼ全域が表示エリアとなっている。ＴＶ　３３０には視聴者を撮影するためのカメラ等のセンサが内蔵されている。図３６のセンサは、表示パネル３３１内の一部（例えば破線箇所）の裏側に配置されている。センサは、イメージセンサモジュールでもよいし、顔認証用のセンサや距離計測用のセンサ、温度センサなど、種々のセンサが適用可能であり、複数種類のセンサをＴＶ　３３０の表示パネル３３１の裏面側に配置してもよい。

　上述したように、本開示の表示装置１によれば、表示パネル３３１の裏面側に重ねてイメージセンサモジュールを配置できるため、額縁にカメラ等を配置する必要がなくなり、ＴＶ　３３０を小型化でき、かつ額縁により意匠デザインが損なわれるおそれもなくなる。

　（第５適用例）
　本開示による表示装置１は、スマートフォンや携帯電話にも適用可能である。図３４は表示装置１の第５適用例であるスマートフォン３５０の外観図である。図３４の例では、表示装置１の外形サイズの近くまで表示面３５０ｚが広がっており、表示面３５０ｚの周囲にあるベゼル３５０ｙの幅を数ｍｍ以下にしている。通常、ベゼル３５０ｙには、フロントカメラが搭載されることが多いが、図３７では、破線で示すように、表示面２ｚの例えば略中央部の裏面側にフロントカメラとして機能するイメージセンサモジュール３５１を配置している。このように、フロントカメラを表示面２ｚの裏面側に設けることで、ベゼル３５０ｙにフロントカメラを配置する必要がなくなり、ベゼル３５０ｙの幅を狭めることができる。

　なお、本技術は以下のような構成を取ることができる。

（１）
　複数のデータ線のそれぞれに第１方向に接続される複数の画素回路と、
　電圧レベルが時間に応じて変化する第１ランプ波電圧を生成する第１電圧出力部と、
　前記第１電圧出力部で生成された前記第１ランプ波電圧を複数の第１群のデータ線のそれぞれに供給する第１ランプ配線と、を備え、
　前記第１ランプ波電圧を前記第１ランプ配線に出力する前に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする、表示装置。

（２）
　前記画素回路は、発光部と前記発光部を駆動するための駆動回路とを備えており、
　前記駆動回路は、駆動トランジスタと容量部とを有しており、
　画像信号に応じた電圧が前記容量部に保持される、（１）に記載の表示装置。

（３）
　複数のデータ線のうちの少なくとも２本のデータ線を導通状態又は非導通状態にする第１スイッチを更に備え、
　前記第１スイッチにより、複数のデータ線のうちの少なくとも２本のデータ線を導通状態にする、（２）に記載の表示装置。

（４）
　電圧レベルが時間に応じて変化する第２ランプ波電圧を生成する第２電圧出力部と、
　前記第２電圧出力部で生成された前記第２ランプ波電圧を前記第１群の複数のデータ線と異なる第２群の複数のデータ線のそれぞれに供給する第２ランプ配線と、を更に備える、（２）に記載の表示装置。

（５）
　前記第１ランプ配線と、前記第２ランプ配線とを導通状態又は非導通状態にする第２スイッチを更に備え、
　前記第２スイッチにより、複数のデータ線のうちの少なくとも２本のデータ線を導通状態にする、（４）に記載の表示装置。

（６）
　前記駆動トランジスタを駆動する複数の駆動制御線を更に備え、
　前記複数の駆動制御線のそれぞれは、前記第１方向と異なる第２方向に配置される複数の画素回路の前記駆動トランジスタにそれぞれ接続され、
　前記第１群の複数のデータ線は、前記複数の駆動制御線の内の少なくとも第１駆動制御線に接続される前記駆動トランジスタを有する前記画素回路に接続され、
　前記第２群の複数のデータ線は、前記複数の駆動制御線の内の前記第１駆動制御線と異なる第２駆動制御線に少なくとも接続される、（４）に記載の表示装置。

（７）
　前記第１ランプ波電圧と、前記第２ランプ波電圧とは、異なるタイミングで出力される、（５）に記載の表示装置。

（８）
　前記画像信号に応じた電圧は、前記第１ランプ波電圧を用いて設定される、（２）に記載の表示装置。

（９）
　前記第１スイッチは、前記画像信号に応じた期間で導通状態になる、（３）に記載の表示装置。

（１０）
　前記第１ランプ波電圧は、初期化用の直流電圧と、前記画像信号の設定用のランプ波電圧で構成される、（２）に記載の表示装置。

（１１）
　前記第１ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成される、（２）に記載の表示装置。

（１２）
　前記第１ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成され、前記第２ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成され、
　前記第１ランプ波電圧が初期化用の電圧を出力するタイミングに応じて、前記第２ランプ波電圧は、前記画像信号の設定用のランプ波電圧を出力する、（５）に記載の表示装置。

（１３）
　初期化用のランプ波電圧のプリチャージ期間に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする、（１２）に記載の表示装置。

（１４）
　前記画像信号の設定用のランプ波電圧のプリチャージ期間に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする、（１２）に記載の表示装置。

（１５）
　前記初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧とは、所定の周期で交互に出力される、（１２）に記載の表示装置。

（１６）
　前記第１ランプ波電圧は、第１バッファを介して、前記第１ランプ配線に出力され、前記第２ランプ波電圧は、第２バッファを介して、前記第２ランプ配線に出力され、（１２）に記載の表示装置。

（１７）
　前記２本のデータ線間を導通状態にする期間において、前記第１バッファ、及び前記第２バッファの少なくとも一方を高インピーダンスにする、（１６）に記載の表示装置。

（１８）
　２本のデータ線間を導通状態にする場合に、前記２本のデータ線のそれぞれに接続される画素回路が有する前記容量部の蓄積電荷が共有される、（２）に記載の表示装置。

　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

　１：表示装置、
２：表示システム、
３：ディスプレイコントローラ、
４：タイミングコントローラ、
５：データ入１５、２００：画素回路、
３４：ランプ信号生成回路（電圧出力部）、
３６ａ、３６ｂ、３６ｃ：スイッチ、
３９：スイッチ、
４２：駆動トランジスタ、
４５：容量部、
７０ａ、７０ｂ：データ線、
４００：駆動回路、
ＣＨＤ：容量部、
ＤＮＬ１～ＤＮＬｎ：データ線、
ＴＲＤｒｖ：駆動トランジスタ、
ＲＡＭＰＬＩＮＥ＿１：第１ランプ配線、
ＲＡＭＰＬＩＮＥ＿２：第２ランプ配線。

Claims

　複数のデータ線のそれぞれに第１方向に接続される複数の画素回路と、
　電圧レベルが時間に応じて変化する第１ランプ波電圧を生成する第１電圧出力部と、
　前記第１電圧出力部で生成された前記第１ランプ波電圧を複数の第１群のデータ線のそれぞれに供給する第１ランプ配線と、を備え、
　前記第１ランプ波電圧を前記第１ランプ配線に出力する前に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする、表示装置。
　前記画素回路は、発光部と前記発光部を駆動するための駆動回路とを備えており、
　前記駆動回路は、駆動トランジスタと容量部とを有しており、
　画像信号に応じた電圧が前記容量部に保持される、請求項１に記載の表示装置。
　複数のデータ線のうちの少なくとも２本のデータ線を導通状態又は非導通状態にする第１スイッチを更に備え、
　前記第１スイッチにより、複数のデータ線のうちの少なくとも２本のデータ線を導通状態にする、請求項２に記載の表示装置。
　電圧レベルが時間に応じて変化する第２ランプ波電圧を生成する第２電圧出力部と、
　前記第２電圧出力部で生成された前記第２ランプ波電圧を前記第１群の複数のデータ線と異なる第２群の複数のデータ線のそれぞれに供給する第２ランプ配線と、を更に備える、請求項２に記載の表示装置。
　前記第１ランプ配線と、前記第２ランプ配線とを導通状態又は非導通状態にする第２スイッチを更に備え、
　前記第２スイッチにより、複数のデータ線のうちの少なくとも２本のデータ線を導通状態にする、請求項４に記載の表示装置。
　前記駆動トランジスタを駆動する複数の駆動制御線を更に備え、
　前記複数の駆動制御線のそれぞれは、前記第１方向と異なる第２方向に配置される複数の画素回路の前記駆動トランジスタにそれぞれ接続され、
　前記第１群の複数のデータ線は、前記複数の駆動制御線の内の少なくとも第１駆動制御線に接続される前記駆動トランジスタを有する前記画素回路に接続され、
　前記第２群の複数のデータ線は、前記複数の駆動制御線の内の前記第１駆動制御線と異なる第２駆動制御線に少なくとも接続される、請求項５に記載の表示装置。
　前記第１ランプ波電圧と、前記第２ランプ波電圧とは、異なるタイミングで出力される、請求項５に記載の表示装置。
　前記画像信号に応じた電圧は、前記第１ランプ波電圧を用いて設定される、請求項２に記載の表示装置。
　前記第１スイッチは、前記画像信号に応じた期間で導通状態になる、請求項３に記載の表示装置。
　前記第１ランプ波電圧は、初期化用の直流電圧と、前記画像信号の設定用のランプ波電圧で構成される、請求項２に記載の表示装置。
　前記第１ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成される、請求項２に記載の表示装置。
　前記第１ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成され、前記第２ランプ波電圧は、初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧で構成され、
　前記第１ランプ波電圧が初期化用の電圧を出力するタイミングに応じて、前記第２ランプ波電圧は、前記画像信号の設定用のランプ波電圧を出力する、請求項５に記載の表示装置。
　初期化用のランプ波電圧のプリチャージ期間に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする、請求項１２に記載の表示装置。
　前記画像信号の設定用のランプ波電圧のプリチャージ期間に、複数のデータ線のうちの少なくとも２本のデータ線間を導通状態にする、請求項１２に記載の表示装置。
　前記初期化用のランプ波電圧と、前記画像信号の設定用のランプ波電圧とは、所定の周期で交互に出力される、請求項１２に記載の表示装置。
　前記第１ランプ波電圧は、第１バッファを介して、前記第１ランプ配線に出力され、前記第２ランプ波電圧は、第２バッファを介して、前記第２ランプ配線に出力される、請求項１２に記載の表示装置。
　前記２本のデータ線間を導通状態にする期間において、前記第１バッファ、及び前記第２バッファの少なくとも一方を高インピーダンスにする、請求項１６に記載の表示装置。
　前記２本のデータ線間を導通状態にする場合に、前記２本のデータ線のそれぞれに接続される画素回路が有する前記容量部の蓄積電荷が共有される、請求項２に記載の表示装置。