JP2020518023A - 表示パネル、画素駆動回路及びその駆動方法 - Google Patents

表示パネル、画素駆動回路及びその駆動方法 Download PDF

Info

Publication number
JP2020518023A
JP2020518023A JP2019558480A JP2019558480A JP2020518023A JP 2020518023 A JP2020518023 A JP 2020518023A JP 2019558480 A JP2019558480 A JP 2019558480A JP 2019558480 A JP2019558480 A JP 2019558480A JP 2020518023 A JP2020518023 A JP 2020518023A
Authority
JP
Japan
Prior art keywords
terminal
switch
signal terminal
voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019558480A
Other languages
English (en)
Inventor
小龍 陳
小龍 陳
亦謙 温
亦謙 温
明忠 周
明忠 周
Original Assignee
深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 filed Critical 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Publication of JP2020518023A publication Critical patent/JP2020518023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本発明は、駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、初期電圧信号端子と、データ電圧信号端子と、リセット電圧信号端子と、駆動電圧信号端子とを含む画素駆動回路を提供している。前記駆動トランジスタには、ゲート端子、ソース端子及びドレイン端子が設けられている。前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子及び充電電圧端子に接続され、前記充電電圧端子が前記第１スイッチを介して前記リセット電圧信号端子に、前記第２スイッチを介して前記データ電圧信号端子にそれぞれ接続される。前記ドレイン端子は前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は前記第４スイッチを介して前記初期電圧信号端子に接続されている。本発明は、画素駆動方法及び表示パネルをさらに提供している。【選択図】図２

Description

本発明は、表示の技術分野に関し、具体的には、画素駆動回路及び該画素駆動回路の駆動方法、並びに該画素駆動回路を含む表示パネルに関する。
発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）表示パネルの製造工程の不安定性及び技術的な制約などのため、ＯＬＥＤ表示パネル内の画素ユニット毎の駆動トランジスタの閾値電圧に差が生じることで、画素ユニット毎の発光ダイオードの電流が一致しなくなり、ＯＬＥＤ表示パネルの輝度が非均一になる。
また、駆動トランジスタの駆動時間の経過に伴い、駆動トランジスタの材料が経時劣化、変動することにより、駆動トランジスタの閾値電圧がシフトする等の問題が生じる。且つ、駆動トランジスタの材料の経時劣化の程度が異なるため、ＯＬＥＤ表示パネル内の各駆動トランジスタの閾値電圧のシフト量が異なることになり、ＯＬＥＤ表示パネルの表示ムラ現象も発生し、この表示ムラ現象が駆動時間の経過及び駆動トランジスタの材料の経時劣化とともに深刻になりつつある。
本発明は、上記の問題点に鑑みて、表示パネルの輝度均一性を向上させるために、画素駆動回路及びその駆動方法、並びに該画素駆動回路を含む表示パネルを提供することを目的とする。
本発明は、背景技術で存在する問題点を解決するために、駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、充電電圧端子と、初期電圧信号端子と、データ電圧信号端子と、リセット電圧信号端子と、駆動電圧信号端子とを含む画素駆動回路を提供し、前記駆動トランジスタには、ゲート端子、ソース端子及びドレイン端子が設けられており、
前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子及び前記充電電圧端子に接続され、前記充電電圧端子は、前記第１スイッチを介して前記リセット電圧信号端子に、前記第２スイッチを介して前記データ電圧信号端子にそれぞれ接続され、前記ドレイン端子は前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は前記第４スイッチを介して前記初期電圧信号端子に接続されている。
前記画素駆動回路は、前記第１スイッチの制御端子及び前記第２スイッチの制御端子に接続されて、前記第１スイッチ及び前記第２スイッチのオンとオフを制御する第１制御信号端子をさらに含む。
前記画素駆動回路は、前記第３スイッチの制御端子に接続されて、前記第３スイッチのオンとオフを制御する第２制御信号端子をさらに含む。
前記画素駆動回路は、前記第４スイッチの制御端子に接続されて、前記第４スイッチのオンとオフを制御する第３制御信号端子をさらに含む。
前記画素駆動回路は、第５スイッチと、前記第５スイッチの制御端子に接続されて、前記第５スイッチのオンとオフを制御する第４制御信号端子と、アノード端子とカソード端子とを有する発光ダイオードと、カソード電圧信号端子とをさらに含み、前記第５スイッチは、前記駆動トランジスタと発光ダイオードとの間のオンとオフを制御するために前記ソース端子と前記アノード端子との間に接続され、前記カソード端子が前記カソード電圧信号端子に接続されている。
本発明の実施例は、上記のいずれかの実施形態に記載の画素駆動回路を含む表示パネルを提供している。
本発明の実施例は、画素駆動方法を提供し、当該画素駆動方法は次のステップを含む。
ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、発光ダイオードと、第１容量と、第２容量と、充電電圧端子と、データ電圧信号端子と、リセット電圧信号端子とを含み、前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子及び前記充電電圧端子に接続され、前記充電電圧端子は、前記リセット電圧信号端子と前記データ電圧信号端子とに接続され、前記ソース端子は前記発光ダイオードに接続される画素駆動回路を提供するステップ、
前記充電電圧端子にデータ電圧を印加し、前記ゲート端子に初期電圧を印加し、前記ドレイン端子に駆動電圧を印加して、前記ソース端子の電位と前記ゲート端子の電位との差がＶｔｈとなる（前記Ｖｔｈが前記駆動トランジスタの閾値電圧であり、前記Ｖｔｈが前記第１容量に記憶される）まで前記ソース端子を充電するリセット記憶ステップ、
前記駆動トランジスタの駆動電流を安定化させるために、前記充電電圧端子にリセット電圧を印加して前記ゲート端子の電位及び前記ソース端子の電位を変化させるチャージシェアステップ、
前記充電電圧端子に前記リセット電圧を印加し、前記ドレイン端子に前記駆動電圧を印加して前記駆動トランジスタ及び前記発光ダイオードをオン状態にする発光ステップ。
係る前記画素駆動回路は、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、第５スイッチ、初期電圧信号端子、駆動電圧信号端子、第１制御信号端子、第２制御信号端子、第３制御信号端子及び第４制御信号端子をさらに含み、前記充電電圧端子は、前記第１スイッチ及び前記第２スイッチを介して、前記リセット電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、前記ドレイン端子は、前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は、前記第４スイッチを介して前記初期電圧信号端子に接続され、前記第５スイッチは、前記ソース端子と前記発光ダイオードとの間に接続され、前記第１制御信号端子は、前記第１スイッチの制御端子と前記第２スイッチの制御端子とに接続され、前記第２制御信号端子は、前記第３スイッチの制御端子に接続され、前記第３制御信号端子は、前記第４スイッチの制御端子に接続され、前記第４制御信号端子は、前記第５スイッチの制御端子に接続され、
前記リセット記憶ステップは、前記第１制御信号端子及び前記第４制御信号端子にローレベル信号を印加し、前記第２制御信号端子及び前記第３制御信号端子にハイレベル信号を印加することにより、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチをオン状態にし、前記第１スイッチ及び前記第５スイッチをオフ状態にし、前記充電電圧端子に、前記第２スイッチを介して前記データ電圧を印加し、前記データ電圧はＶｄａｔａであり、前記ゲート端子に、前記第４スイッチを介して前記初期電圧を印加し、前記初期電圧はＶｉｎｉであり、前記駆動電圧は、前記ソース端子の電位がＶｉｎｉ−Ｖｔｈになるまで、前記第３スイッチ及び前記駆動トランジスタを介して前記ソース端子を充電するように設定される。
前記チャージシェアステップは、前記第１制御信号端子にハイレベル信号を印加し、且つ、前記第２制御信号端子、前記第３制御信号端子及び前記第４制御信号端子にローレベル信号を印加して前記第１スイッチをオン状態にし、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ及び前記第５スイッチをオフ状態にし、前記充電電圧端子に前記第１スイッチを介して前記リセット電圧を印加し、前記リセット電圧をＶｒｅｆとし、前記ゲート端子の電位をＶｉｎｉ＋（Ｖｒｅｆ−Ｖｄａｔａ）とし、前記ソース端の電位をＶｉｎｉ−Ｖｔｈ＋δＶとし、前記ゲート端子の電位と前記ソース端子の電位との差はＶｒｅｆ−Ｖｄａｔａ＋Ｖｔｈ−δＶであり、δＶ＝（Ｖｒｅｆ−Ｖｄａｔａ）＊Ｃ２／（Ｃ１＋Ｃ２）であり、前記Ｃ１は前記第１容量の容量値であり、前記Ｃ２は前記第２容量の容量値であることで、前記駆動電流が前記閾値電圧に依存しないようにするように設定される。
係る前記画素駆動回路はカソード電圧信号端子をさらに含み、前記発光ダイオードがアノード端子とカソード端子とを有し、前記第５スイッチが前記ソース端子と前記アノード端子との間に接続され、前記カソード端子が前記カソード電圧信号端子に接続されており、
前記発光ステップは、前記第１制御信号端子、前記第２制御信号端子及び前記第４制御信号端子にハイレベル信号を印加し、且つ、前記第３制御信号端子にローレベル信号を印加することにより、前記第１スイッチ、前記第３スイッチ及び前記第５スイッチをオン状態にし、前記第２スイッチ及び前記第４スイッチをオフ状態にし、前記充電電圧端子に前記第１スイッチを介して前記リセット電圧を印加することにより、前記ソース端子の電位をそのままにし、前記第３スイッチ、前記駆動トランジスタ及び前記第５スイッチをオン状態にすることにより、前記駆動電圧信号端子を前記カソード電圧信号端子とオン状態にし、前記駆動電流が前記発光ダイオードを発光させるように駆動するように設定される。
本発明に係る画素駆動回路は、ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタを含み、前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子と充電電圧端子とに接続され、前記充電電圧端子は、前記第１スイッチを介して前記リセット電圧信号端子に、前記第２スイッチを介して前記データ電圧信号端子にそれぞれ接続され、前記ドレイン端子は前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は前記第４スイッチを介して前記初期電圧信号端子に接続されているように設定される。前記駆動電圧信号端子はゲート端子とソース端子との電位差が駆動トランジスタの閾値電圧Ｖｔｈとなるまでソース端子を充電し、さらにリセット電圧信号端子を介してゲート端子とソース端子との電位差がＶｒｅｆ−Ｖｄａｔａ＋Ｖｔｈ−δＶになるように充電電圧端子を充電することにより、駆動電流Ｉ＝ｋ（Ｖｒｅｆ−Ｖｄａｔａ−δＶ）２になり、δＶがＶｔｈに依存せず、駆動電流が前記閾値電圧Ｖｔｈに依存せずに、発光ダイオードに流れる電流が安定し、前記発光ダイオードの発光輝度が均一となることを保証する。
本発明に係る画素駆動方法は、前記駆動電圧信号端子を介してゲート端子とソース端子との電位差が駆動トランジスタの閾値電圧Ｖｔｈとなるまでソース端子を充電し、さらにリセット電圧信号端子を介してゲート端子とソース端子との電位差がＶｒｅｆ−Ｖｄａｔａ＋Ｖｔｈ−δＶになるように充電電圧端子を充電することにより、駆動電流Ｉ＝ｋ（Ｖｒｅｆ−Ｖｄａｔａ−δＶ）２になり、δＶがＶｔｈに依存せず、駆動電流が前記閾値電圧Ｖｔｈに依存せずに、発光ダイオードに流れる電流が安定し、前記発光ダイオードの発光輝度が均一となることを保証する。
本発明に係る表示パネルは、上述した画素駆動回路を含み、前記駆動トランジスタから発生される駆動電流が駆動トランジスタの閾値電圧に依存しないように、前記駆動トランジスタから発生される駆動電流を安定化させることができ、駆動トランジスタの経時劣化又は製造プロセスの制約による画素ユニットの閾値電圧のシフトの問題を解消して、発光ダイオードに流れる電流が安定し、前記発光ダイオードの発光輝度が均一になることを保証し、画面の表示品位を改善することができる。
本発明の実施例の技術的手段をより明確に説明するために、以下の実施例で必要となる添付図面を簡単に紹介し、以下の説明における図面は、本発明の幾つかの実施例に過ぎなく、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。
図１は、本発明の第１実施例に係る画素駆動回路の構造概略図である。 図２は、本発明の第２実施例に係る画素駆動回路の構造概略図である。 図３は、本発明の実施例に係る表示パネルの構造概略図である。 図４は、本発明の実施例に係る画素駆動回路のタイミング図である。 図５は、本発明の実施例に係る画素駆動方法のフローチャートである。 図６は、本発明の実施例に係る画素駆動回路のリセットステップの状態図である。 図７は、本発明の実施例に係る画素駆動回路の記憶ステップの状態図である。 図８は、本発明の実施例に係る画素駆動回路の発光ステップの状態図である。
以下、本発明の実施例における図面を参照しながら、本発明の実施例に係る技術的手段を、明確かつ完全に説明する。
図１を参照して、図１は、本発明の第１実施例に係る画素駆動回路であり、駆動トランジスタＴ０、第１スイッチＴ１、第２スイッチＴ２、第３スイッチＴ３、第４スイッチＴ４、第１容量Ｃ１１、第２容量Ｃ１２、充電電圧端子ｎ、初期電圧信号端子ＶＩＮＩ、データ電圧信号端子ＶＤＡＴＡ、リセット電圧Ｖｒｅｆ信号端子ＶＲＥＦ及び駆動電圧信号端子ＯＶＤＤを含む。前記駆動トランジスタＴ０には、ゲート端子ｇ、ソース端子ｓ及びドレイン端子ｄが設けられている。
前記第１容量Ｃ１１は、前記ソース端子ｓと前記ゲート端子ｇとの間に接続されて、前記ゲート端子ｇと前記ソース端子ｓとの間の電位差を記憶する。前記第２容量Ｃ１２は、前記ソース端子ｓ及び前記充電電圧端子ｎに接続されて、前記充電電圧端子ｎは前記第１スイッチＴ１及び前記第２スイッチＴ２を介して前記リセット電圧信号端子ＶＲＥＦ及び前記データ電圧信号端子ＶＤＡＴＡにそれぞれ接続されて、前記充電電圧端子ｎにリセット電圧Ｖｒｅｆ又はデータ電圧Ｖｄａｔａを印加する。前記ドレイン端子ｄは、前記第３スイッチＴ３を介して前記駆動電圧信号端子ＯＶＤＤに接続されて、前記ドレイン端子ｄに駆動電圧Ｖｄｄを印加する。前記ゲート端子ｇは、前記第４スイッチＴ４を介して前記初期電圧信号端子ＶＩＮＩに接続されて、前記ゲート端子ｇに初期電圧Ｖｉｎｉを印加する。本実施例に記載のスイッチは、スイッチ回路、薄膜トランジスタ等の回路のオンとオフ機能を制御するモジュールを含むが、これに限定されない。
本実施例に係る画素駆動回路は、駆動方法によってリセット記憶ステップで前記第２スイッチＴ２、前記第３スイッチＴ３及び前記第４スイッチＴ４をオン状態にし、前記第１スイッチＴ１をオフ状態にし、前記ゲート端子ｇに前記初期電圧Ｖｉｎｉを印加し、前記ドレイン端子ｄに前記駆動電圧Ｖｄｄを印加し、前記ゲート端子ｇと前記ソース端子ｓとの間の電位差が前記駆動トランジスタＴ０の閾値電圧Ｖｔｈになるまで、前記駆動電圧Ｖｄｄが前記第３スイッチＴ３及び前記駆動トランジスタＴ０を介して前記ソース端子ｓを充電し、チャージシェアステップにおいて、前記第１スイッチＴ１をオン状態にし、前記第２スイッチＴ２、前記第３スイッチＴ３及び前記第４スイッチＴ４をオフ状態にし、前記充電電圧端子ｎにリセット電圧Ｖｒｅｆを印加して前記ゲート端子ｇの電位及び前記ソース端子ｓの電位を変化させ、さらに前記駆動トランジスタＴ０から発生される駆動電流Ｉが前記駆動トランジスタＴ０の閾値電圧Ｖｔｈに依存せずに、前記駆動トランジスタＴ０から発生される駆動電流Ｉを安定化させる。
一実施形態において、前記画素駆動回路は、前記第１スイッチＴ１の制御端子及び前記第２スイッチＴ２の制御端子に接続されて、前記第１スイッチＴ１及び前記第２スイッチＴ２のオンとオフを制御する第１制御信号端子Ｓｃａｎ１をさらに含む。
一実施形態において、前記画素駆動回路は、前記第３スイッチＴ３の制御端子に接続されて、前記第３スイッチＴ３のオンとオフを制御する第２制御信号端子Ｓｃａｎ２をさらに含む。
一実施形態において、前記画素駆動回路は、前記第４スイッチＴ４の制御端子に接続されて、前記第４スイッチＴ４のオンとオフを制御する第３制御信号端子Ｓｃａｎ３をさらに含む。
図２を参照して、図２は、本発明の第２実施例に係る画素駆動回路であって、第１実施例に係る画素駆動回路を含み、前記駆動トランジスタＴ０から発生される駆動電流Ｉを安定化させる。本実施例は、発光ダイオードＬ、第５スイッチＴ５及びカソード電圧信号端子ＯＶＳＳをさらに含む。前記発光ダイオードＬは、有機発光ダイオードなどであってもよい。前記発光ダイオードＬは、アノード端子とカソード端子とを有し、前記第５スイッチＴ５が前記ソース端子ｓと前記アノード端子との間に接続されて、前記駆動トランジスタＴ０と前記発光ダイオードＬとの間のオンとオフを制御し、前記カソード端子が前記カソード電圧信号端子ＯＶＳＳに接続されている。前記第３スイッチＴ３、前記駆動トランジスタＴ０、前記第５スイッチＴ５がオン状態にされる場合に、前記駆動電圧信号端子ＯＶＤＤと前記カソード電圧信号端子ＯＶＳＳとの間がオン状態にされ、前記駆動トランジスタＴ０から発生される駆動電流Ｉによって前記発光ダイオードＬを発光させるように駆動される。本実施例において、前記駆動電流Ｉが前記駆動トランジスタＴ０の閾値電圧Ｖｔｈに依存しないので、駆動トランジスタＴ０の経時劣化又は製造プロセスの制約による画素ユニットの閾値電圧Ｖｔｈのシフトの問題が解消され、発光ダイオードＬに流れる電流を安定化させ、前記発光ダイオードＬの発光輝度が均一になることを保証し、画面の表示品位を改善する。
一実施形態において、前記画素駆動回路は、前記第５スイッチＴ５の制御端子に接続されて、前記第５スイッチＴ５のオンとオフを制御する第４制御信号端子Ｓｃａｎ４をさらに含む。
一実施形態において、前記第１スイッチＴ１、前記駆動トランジスタＴ０、前記第３スイッチＴ３、前記第４スイッチＴ４、前記第５スイッチＴ５は、いずれもＮ型薄膜トランジスタであり、前記スイッチの制御端子にハイレベル電圧が印加される場合に、スイッチがオン状態にされ、前記スイッチの制御端子にローレベル電圧が印加される場合にスイッチがオフ状態にされる。前記第２スイッチＴ２は、Ｐ型薄膜トランジスタであり、スイッチの制御端子にローレベル電圧が印加される場合に、前記第２スイッチＴ２がオン状態にされ、スイッチの制御端子にハイレベル電圧が印加される場合に、前記第２スイッチＴ２がオフ状態にされる。他の実施形態において、前記第１スイッチＴ１、前記駆動トランジスタＴ０、前記第２スイッチＴ２、前記第３スイッチＴ３、前記第４スイッチＴ４、前記第５スイッチＴ５は、他のＰ型、又は／及びＮ型薄膜トランジスタの組み合わせであってもよく、本発明では限定されない。
本発明の実施例において、画素駆動回路が表示パネル又は表示装置に適用される場合に、前記制御信号端子は、表示パネル又は表示装置における走査信号線に接続されていてもよい。
図３を参照して、本発明の実施例は、上記のいずれかの実施例に係る画素駆動回路を含み、初期電圧信号線Ｖ１、データ電圧信号線Ｖ２、駆動電圧信号線Ｖ３、カソード電圧信号線Ｖ４及びリセット電圧信号線Ｖ５をさらに含む表示パネル１００をさらに提供する。前記初期電圧信号端子ＶＩＮＩは、初期電圧Ｖｉｎｉを印加するように前記初期電圧信号線Ｖ１に接続されている。前記データ電圧信号端子ＶＤＡＴＡは、データ電圧Ｖｄａｔａを印加するように前記データ電圧信号線Ｖ２に接続されている。前記駆動電圧信号端子ＯＶＤＤは、駆動電圧Ｖｄｄを印加するように前記駆動電圧信号線Ｖ３に接続されている。前記カソード電圧信号端子ＯＶＳＳは、カソード電圧Ｖｓｓを印加するように前記カソード電圧信号線Ｖ４に接続されている。前記リセット電圧信号端子ＶＲＥＦは、リセット電圧Ｖｒｅｆを印加するように前記リセット電圧信号線Ｖ５に接続されている。具体的には、前記表示パネルは複数の画素アレイを含むことができ、画素のそれぞれが上述した本実施形態の画素駆動回路のいずれかに対応する。前記画素駆動回路は、閾値電圧の駆動電流Ｉへの影響を排除することで、発光ダイオードＬの表示を安定化させ、表示パネルの表示輝度の均一性を向上させるので、表示品位を大いに向上させることができる。
図４〜図８を参照して、図４は、本発明の実施例に係る画素駆動回路のタイミング図である。図５は、上述した実施例に係る画素駆動回路を駆動するための本発明の実施例に係る画素駆動方法Ｓ１００であり、以下のステップを含む。
Ｓ１０１：図２及び図３を参照して、駆動トランジスタＴ０、発光ダイオードＬ、第１容量Ｃ１１、第２容量Ｃ１２、充電電圧端子ｎ、データ電圧信号端子ＶＤＡＴＡ及びリセット電圧信号端子ＶＲＥＦを含む画素駆動回路を提供する。前記駆動トランジスタＴ０には、ゲート端子ｇ、ソース端子ｓ及びドレイン端子ｄが設けられている。前記第１容量Ｃ１１は、前記ソース端子ｓと前記ゲート端子ｇとの間に接続され、前記第２容量Ｃ１２は、前記ソース端子ｓと前記充電電圧端子ｎとに接続され、前記充電電圧端子ｎは、前記リセット電圧信号端子ＶＲＥＦと前記データ電圧信号端子ＶＤＡＴＡとに接続されている。前記ソース端子ｓは、前記発光ダイオードＬに接続されている。
さらに、前記画素駆動回路は第１スイッチＴ１、第２スイッチＴ２、第３スイッチＴ３、第４スイッチＴ４、第５スイッチＴ５、初期電圧信号端子ＶＩＮＩ、駆動電圧信号端子ＯＶＤＤ、第１制御信号端子Ｓｃａｎ１、第２制御信号端子Ｓｃａｎ２、第３制御信号端子Ｓｃａｎ３及び第４制御信号端子Ｓｃａｎ４をさらに含む。前記充電電圧端子ｎは前記第１スイッチＴ１及び前記第２スイッチＴ２を介して前記リセット電圧信号端子ＶＲＥＦ及び前記データ電圧信号端子ＶＤＡＴＡにそれぞれ接続されている。前記ドレイン端子ｄは前記第３スイッチＴ３を介して前記駆動電圧信号端子ＯＶＤＤに接続され、前記ゲート端子ｇは前記第４スイッチＴ４を介して前記初期電圧信号端子ＶＩＮＩに接続されている。前記第５スイッチＴ５は、前記ソース端子ｓと前記発光ダイオードＬとの間に接続されている。前記第１制御信号端子Ｓｃａｎ１は、前記第１スイッチＴ１の制御端子と前記第２スイッチＴ２の制御端子とに接続され、前記第２制御信号端子Ｓｃａｎ２は、前記第３スイッチＴ３の制御端子に接続され、前記第３制御信号端子Ｓｃａｎ３は、前記第４スイッチＴ４の制御端子に接続され、前記第４制御信号端子Ｓｃａｎ４は、前記第５スイッチＴ５の制御端子に接続されている。
さらに、前記画素駆動回路はカソード電圧信号端子ＯＶＳＳをさらに含み、前記発光ダイオードＬがアノード端子とカソード端子とを有し、前記第５スイッチＴ５が前記ソース端子ｓと前記アノード端子との間に接続され、前記カソード端子が前記カソード電圧信号端子ＯＶＳＳに接続されている。
前記初期電圧信号端子ＶＩＮＩは、初期電圧Ｖｉｎｉを印加するように初期電圧信号線Ｖ１に接続されている。前記データ電圧信号端子ＶＤＡＴＡは、データ電圧Ｖｄａｔａを印加するようにデータ電圧信号線Ｖ２に接続されている。前記駆動電圧信号端子ＯＶＤＤは、駆動電圧Ｖｄｄを印加するように駆動電圧信号線Ｖ３に接続されている。前記カソード電圧信号端子ＯＶＳＳは、カソード電圧Ｖｓｓを印加するようにカソード電圧信号線Ｖ４に接続されている。前記リセット電圧信号端子ＶＲＥＦは、リセット電圧Ｖｒｅｆを印加するようにリセット電圧信号線Ｖ５に接続されている。
Ｓ１０２：図４〜図６を参照して、リセットステップｔ１に入り、前記充電電圧端子ｎにデータ電圧Ｖｄａｔａを印加し、前記ゲート端子ｇに初期電圧Ｖｉｎｉを印加し、前記ドレイン端子ｄに駆動電圧Ｖｄｄを印加して、前記ゲート端子ｇの電位と前記ソース端子ｓの電位との差が前記駆動トランジスタＴ０の閾値電圧であるＶｔｈになるまで前記ソース端子ｓを充電し、前記Ｖｔｈは前記第１容量Ｃ１１に記憶される。
一実施形態において、前記第１制御信号端子Ｓｃａｎ１及び前記第４制御信号端子Ｓｃａｎ４にローレベル信号を印加し、前記第２制御信号端子Ｓｃａｎ２及び前記第３制御信号端子Ｓｃａｎ３にハイレベル信号を印加して、前記第２スイッチＴ２、前記第３スイッチＴ３及び前記第４スイッチＴ４をオン状態にし、前記第１スイッチＴ１及び前記第５スイッチＴ５をオフ状態にし、前記充電電圧端子ｎに前記第２スイッチＴ２を介して前記データ電圧Ｖｄａｔａを印加し、前記ゲート端子ｇに前記第４スイッチＴ４を介して前記初期電圧Ｖｉｎｉを印加し、前記駆動電圧Ｖｄｄは、前記第３スイッチＴ３及び前記駆動トランジスタＴ０を介して前記ソース端子ｓを、前記ソース端子ｓの電位がＶｉｎｉ−Ｖｔｈになるまで充電するように設定される。
Ｓ１０３：図４、図５及び図７を参照して、チャージシェアステップＴ２に入り、前記充電電圧端子ｎにリセット電圧Ｖｒｅｆを印加して前記ゲート端子ｇ及び前記ソース端子ｓの電位を変化させ、前記駆動トランジスタＴ０の駆動電流を安定化させる。
一実施形態において、前記第１制御信号端子Ｓｃａｎ１及び前記第３制御信号端子Ｓｃａｎ３にハイレベル信号を印加し、前記第２制御信号端子Ｓｃａｎ２及び前記第４制御信号端子Ｓｃａｎ４にローレベル信号を印加して、前記第１スイッチＴ１をオン状態にし、前記第２スイッチＴ２、前記第３スイッチＴ３、前記第４スイッチＴ４及び前記第５スイッチＴ５をオフ状態にし、前記充電電圧端子ｎに、前記第１スイッチＴ１を介して前記リセット電圧Ｖｒｅｆを印加して、前記ゲート端子ｇ及び前記ソース端子ｓの電位を変化させるように設定される。チャージシェア原理から分かるように、前記ゲート端子ｇの電位はＶｉｎｉ＋（Ｖｒｅｆ−Ｖｄａｔａ）であり、前記ソース端子ｓの電位はＶｉｎｉ−Ｖｔｈ＋δＶであり、前記ゲート端子ｇの電位と前記ソース端子ｓの電位との差ＶｇｓはＶｒｅｆ−Ｖｄａｔａ＋Ｖｔｈ−δＶであり、δＶ＝（Ｖｒｅｆ−Ｖｄａｔａ）＊Ｃ２／（Ｃ１＋Ｃ２）である。なお、前記Ｃ１は前記第１容量Ｃ１１の容量値であり、前記Ｃ２は前記第２容量Ｃ１２の容量値である。トランジスタＩ−Ｖ曲線の方程式Ｉ＝ｋ（Ｖｇｓ−Ｖｔｈ）２に基づいて、Ｉ＝ｋ［（Ｖｒｅｆ−Ｖｄａｔａ）＊Ｃ１／（Ｃ１＋Ｃ２）］２を算出することができる。なお、ｋは駆動トランジスタＴ０の真性導電率であって、駆動トランジスタＴ０自体の特性によって決まる。駆動電流Ｉは駆動トランジスタＴ０の閾値電圧Ｖｔｈに依存せず、前記駆動トランジスタＴ０の駆動電流Ｉが安定していることがわかる。
Ｓ１０４：図４、図５及び図８を参照して、発光ステップＴ３に入り、前記充電電圧端子ｎに前記リセット電圧Ｖｒｅｆを印加し、前記ドレイン端子ｄに前記駆動電圧Ｖｄｄを印加して前記駆動トランジスタＴ０及び前記発光ダイオードＬをオン状態にする。
一実施形態において、前記第１制御信号端子Ｓｃａｎ１、前記第２制御信号端子Ｓｃａｎ２及び前記第４制御信号端子Ｓｃａｎ４にハイレベル信号を印加し、前記第３制御信号端子Ｓｃａｎ３にローレベル信号を印加して、前記第１スイッチＴ１、前記第３スイッチＴ３及び前記第５スイッチＴ５をオン状態にし、前記第２スイッチＴ２及び前記第４スイッチＴ４をオフ状態にし、前記充電電圧端子ｎに、前記第１スイッチＴ１を介して前記リセット電圧Ｖｒｅｆを印加して、前記ソース端子ｓの電位がそのままになるようにし、駆動電流Ｉがそのままになるように設定される。前記第３スイッチＴ３、前記駆動トランジスタＴ０及び前記第５スイッチＴ５がオン状態にされて前記駆動電圧Ｖｄｄ端子及び前記カソード電圧信号端子ＯＶＳＳの間がオン状態にされて、駆動電流Ｉによって前記発光ダイオードＬを発光させるように駆動される。したがって、本発明の実施例に係る画素駆動方法は、閾値電圧Ｖｔｈの発光ダイオードＬへの影響を排除し、パネル表示の均一性を向上させ、発光効率を向上させることができる。
以上、本発明は、好ましい実施例を参照して説明したが、該好ましい実施例は、本発明を制限するためのものではなく、当業者であれば、本発明の精神と範囲を逸脱しない限り、様々な変更や修飾を加えることができ、したがって、本発明の保護範囲は、特許請求の範囲によって準じされる。
本発明は、２０１７年０４月２８日に中国専利局に提出した、出願番号が２０１７１０２９７６５７．２であり、発明の名称が「表示パネル、画素駆動回路及びその駆動方法」である中国特許出願の優先権を要求し、前記先願の内容は、引用の方法で本文中に合併される。

Claims (14)

  1. ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、充電電圧端子と、初期電圧信号端子と、データ電圧信号端子と、リセット電圧信号端子と、駆動電圧信号端子とを含み、
    前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子と前記充電電圧端子とに接続され、前記充電電圧端子は、前記第１スイッチを介して前記リセット電圧信号端子に、前記第２スイッチを介して前記データ電圧信号端子にそれぞれ接続され、前記ドレイン端子は前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は前記第４スイッチを介して前記初期電圧信号端子に接続されている画素駆動回路。
  2. 前記第１スイッチの制御端子及び前記第２スイッチの制御端子に接続されて、前記第１スイッチ及び前記第２スイッチのオンとオフを制御する第１制御信号端子をさらに含む請求項１に記載の画素駆動回路。
  3. 前記第３スイッチの制御端子に接続されて、前記第３スイッチのオンとオフを制御する第２制御信号端子をさらに含む請求項２に記載の画素駆動回路。
  4. 前記第４スイッチの制御端子に接続されて、前記第４スイッチのオンとオフを制御する第３制御信号端子をさらに含む請求項３に記載の画素駆動回路。
  5. 第５スイッチと、前記第５スイッチの制御端子に接続されて、前記第５スイッチのオンとオフを制御する第４制御信号端子と、アノード端子とカソード端子とを有する発光ダイオードと、カソード電圧信号端子とをさらに含み、前記第５スイッチは、前記駆動トランジスタと前記発光ダイオードとの間のオンとオフを制御するために前記ソース端子と前記アノード端子との間に接続され、前記カソード端子が前記カソード電圧信号端子に接続されている請求項４に記載の画素駆動回路。
  6. ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、充電電圧端子と、初期電圧信号端子と、データ電圧信号端子と、リセット電圧信号端子と、駆動電圧信号端子とを含む画素駆動回路を含み、
    前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子と前記充電電圧端子とに接続され、前記充電電圧端子は、前記第１スイッチを介して前記リセット電圧信号端子に、前記第２スイッチを介して前記データ電圧信号端子にそれぞれ接続され、前記ドレイン端子は前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は前記第４スイッチを介して前記初期電圧信号端子に接続されている表示パネル。
  7. 前記第１スイッチの制御端子及び前記第２スイッチの制御端子に接続されて、前記第１スイッチ及び前記第２スイッチのオンとオフを制御する第１制御信号端子をさらに含む請求項６に記載の表示パネル。
  8. 前記第３スイッチの制御端子に接続されて、前記第３スイッチのオンとオフを制御する第２制御信号端子をさらに含む請求項７に記載の表示パネル。
  9. 前記第４スイッチの制御端子に接続されて、前記第４スイッチのオンとオフを制御する第３制御信号端子をさらに含む請求項８に記載の表示パネル。
  10. 第５スイッチと、前記第５スイッチの制御端子に接続されて、前記第５スイッチのオンとオフを制御する第４制御信号端子と、アノード端子とカソード端子とを有する発光ダイオードと、カソード電圧信号端子とをさらに含み、前記第５スイッチは、前記駆動トランジスタと前記発光ダイオードとの間のオンとオフを制御するために前記ソース端子と前記アノード端子との間に接続され、前記カソード端子が前記カソード電圧信号端子に接続されている請求項９に記載の表示パネル。
  11. ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、発光ダイオードと、第１容量と、第２容量と、充電電圧端子と、データ電圧信号端子と、リセット電圧信号端子とを含み、前記第１容量は、前記ソース端子と前記ゲート端子との間に接続され、前記第２容量は、前記ソース端子と前記充電電圧端子との間に接続され、前記充電電圧端子は、前記リセット電圧信号端子と前記データ電圧信号端子とに接続され、前記ソース端子は前記発光ダイオードに接続される画素駆動回路を提供するステップと、
    前記充電電圧端子にデータ電圧を印加し、前記ゲート端子に初期電圧を印加し、前記ドレイン端子に駆動電圧を印加して、前記ソース端子の電位と前記ゲート端子の電位との差が、前記第１容量に記憶され且つ前記駆動トランジスタの閾値電圧であるＶｔｈ、となるまで前記ソース端子を充電するリセット記憶ステップと、
    前記駆動トランジスタの駆動電流を安定化させるために、前記充電電圧端子にリセット電圧を印加して前記ゲート端子の電位及び前記ソース端子の電位を変化させるチャージシェアステップと、
    前記充電電圧端子に前記リセット電圧を印加し、前記ドレイン端子に前記駆動電圧を印加して前記駆動トランジスタ及び前記発光ダイオードをオン状態にする発光ステップと、を含む画素駆動方法。
  12. 前記画素駆動回路は、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、第５スイッチ、初期電圧信号端子、駆動電圧信号端子、第１制御信号端子、第２制御信号端子、第３制御信号端子及び第４制御信号端子をさらに含み、前記充電電圧端子は、前記第１スイッチ及び前記第２スイッチを介して前記リセット電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、前記ドレイン端子は、前記第３スイッチを介して前記駆動電圧信号端子に接続され、前記ゲート端子は、前記第４スイッチを介して前記初期電圧信号端子に接続され、前記第５スイッチは、前記ソース端子と前記発光ダイオードとの間に接続され、前記第１制御信号端子は、前記第１スイッチの制御端子と前記第２スイッチの制御端子とに接続され、前記第２制御信号端子は、前記第３スイッチの制御端子に接続され、前記第３制御信号端子は、前記第４スイッチの制御端子に接続され、前記第４制御信号端子は、前記第５スイッチの制御端子に接続され、
    前記リセット記憶ステップは、前記第１制御信号端子及び前記第４制御信号端子にローレベル信号を印加し、前記第２制御信号端子及び前記第３制御信号端子にハイレベル信号を印加することにより、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチをオン状態にし、前記第１スイッチ及び前記第５スイッチをオフ状態にし、前記充電電圧端子に前記第２スイッチを介して前記データ電圧を印加し、前記データ電圧はＶｄａｔａであり、前記ゲート端子に前記第４スイッチを介して前記初期電圧を印加し、前記初期電圧はＶｉｎｉであり、前記駆動電圧は、前記ソース端子の電位がＶｉｎｉ−Ｖｔｈになるまで、前記第３スイッチ及び前記駆動トランジスタを介して前記ソース端子を充電するように設定される請求項１１に記載の画素駆動方法。
  13. 前記チャージシェアステップは、前記第１制御信号端子にハイレベル信号を印加し、且つ、前記第２制御信号端子、前記第３制御信号端子及び前記第４制御信号端子にローレベル信号を印加して前記第１スイッチをオン状態にし、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ及び前記第５スイッチをオフ状態にし、前記充電電圧端子に前記第１スイッチを介して前記リセット電圧を印加し、前記リセット電圧をＶｒｅｆとし、前記ゲート端子の電位をＶｉｎｉ＋（Ｖｒｅｆ−Ｖｄａｔａ）とし、前記ソース端子の電位をＶｉｎｉ−Ｖｔｈ＋δＶとし、前記ゲート端子の電位と前記ソース端子の電位との差はＶｒｅｆ−Ｖｄａｔａ＋Ｖｔｈ−δＶであり、δＶ＝（Ｖｒｅｆ−Ｖｄａｔａ）＊Ｃ２／（Ｃ１＋Ｃ２）であり、前記Ｃ１は前記第１容量の容量値であり、前記Ｃ２は前記第２容量の容量値であることで、前記駆動電流が前記閾値電圧に依存しないようにするように設定される請求項１２に記載の画素駆動方法。
  14. 前記画素駆動回路はカソード電圧信号端子をさらに含み、前記発光ダイオードがアノード端子とカソード端子とを有し、前記第５スイッチが前記ドレイン端子と前記アノード端子との間に接続され、前記カソード端子が前記カソード電圧信号端子に接続されており、
    前記発光ステップは、前記第１制御信号端子、前記第２制御信号端子及び前記第４制御信号端子にハイレベル信号を印加し、且つ、前記第３制御信号端子にローレベル信号を印加することにより、前記第１スイッチ、前記第３スイッチ及び前記第５スイッチをオン状態にし、前記第２スイッチ及び前記第４スイッチをオフ状態にし、前記充電電圧端子に前記第１スイッチを介して前記リセット電圧を印加することにより、前記ソース端子の電位をそのままにし、前記第３スイッチ、前記駆動トランジスタ及び前記第５スイッチをオン状態にすることにより、前記駆動電圧信号端子を前記カソード電圧信号端子とオン状態にし、前記駆動電流が前記発光ダイオードを発光させるように駆動するように設定される請求項１３に記載の画素駆動方法。
JP2019558480A 2017-04-28 2017-11-30 表示パネル、画素駆動回路及びその駆動方法 Pending JP2020518023A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710297657.2A CN107025883B (zh) 2017-04-28 2017-04-28 显示面板、像素驱动电路及其驱动方法
CN201710297657.2 2017-04-28
PCT/CN2017/113911 WO2018196378A1 (zh) 2017-04-28 2017-11-30 显示面板、像素驱动电路及其驱动方法

Publications (1)

Publication Number Publication Date
JP2020518023A true JP2020518023A (ja) 2020-06-18

Family

ID=59527649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019558480A Pending JP2020518023A (ja) 2017-04-28 2017-11-30 表示パネル、画素駆動回路及びその駆動方法

Country Status (6)

Country Link
US (1) US10453391B2 (ja)
EP (1) EP3618046A4 (ja)
JP (1) JP2020518023A (ja)
KR (1) KR20190141754A (ja)
CN (1) CN107025883B (ja)
WO (1) WO2018196378A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025883B (zh) 2017-04-28 2019-05-03 深圳市华星光电半导体显示技术有限公司 显示面板、像素驱动电路及其驱动方法
CN107301845A (zh) * 2017-08-23 2017-10-27 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法
WO2020148958A1 (ja) * 2019-01-16 2020-07-23 ソニーセミコンダクタソリューションズ株式会社 電気光学装置及び電子機器
CN110428774A (zh) * 2019-07-19 2019-11-08 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
KR102657133B1 (ko) 2019-07-22 2024-04-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102591507B1 (ko) 2019-07-22 2023-10-23 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN110534060A (zh) * 2019-09-05 2019-12-03 京东方科技集团股份有限公司 一种像素电路、其驱动方法、显示面板及显示装置
TWI720655B (zh) * 2019-10-17 2021-03-01 友達光電股份有限公司 畫素電路及其驅動方法
KR20210106052A (ko) 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
TWI738426B (zh) 2020-07-20 2021-09-01 友達光電股份有限公司 畫素電路及畫素電路驅動方法
KR20220014366A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20220042007A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 발광 표시 장치
CN115440167B (zh) * 2022-08-30 2023-11-07 惠科股份有限公司 像素电路、显示面板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606416B1 (ko) * 2004-11-17 2006-07-31 엘지.필립스 엘시디 주식회사 유기전계발광 다이오드의 구동 장치 및 구동방법
EP1857998A1 (en) * 2006-05-19 2007-11-21 TPO Displays Corp. System for displaying image and driving display element method
KR101194861B1 (ko) * 2006-06-01 2012-10-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR101893167B1 (ko) * 2012-03-23 2018-10-05 삼성디스플레이 주식회사 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치
CN102682706B (zh) * 2012-06-06 2014-07-09 四川虹视显示技术有限公司 一种amoled像素驱动电路
CN104167167A (zh) 2013-05-17 2014-11-26 友达光电股份有限公司 像素电路及其驱动方法、显示装置
CN104183211A (zh) * 2013-05-20 2014-12-03 友达光电股份有限公司 像素电路及其驱动方法、发光显示器
CN203300187U (zh) * 2013-05-21 2013-11-20 京东方科技集团股份有限公司 一种像素电路
CN104240634B (zh) * 2013-06-17 2017-05-31 群创光电股份有限公司 像素结构及显示装置
CN104200779B (zh) * 2014-09-25 2016-09-07 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
KR102237748B1 (ko) * 2014-11-24 2021-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
KR102324865B1 (ko) * 2014-12-29 2021-11-12 엘지디스플레이 주식회사 유기발광 표시장치와 그의 휘도 제어 방법
CN104751799B (zh) * 2015-04-10 2016-12-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN105161051A (zh) * 2015-08-21 2015-12-16 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板及显示装置
TWI569249B (zh) * 2016-07-01 2017-02-01 友達光電股份有限公司 畫素電路
CN205992407U (zh) * 2016-07-29 2017-03-01 上海中航光电子有限公司 一种双向扫描单元及栅极驱动电路
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
CN107025883B (zh) * 2017-04-28 2019-05-03 深圳市华星光电半导体显示技术有限公司 显示面板、像素驱动电路及其驱动方法

Also Published As

Publication number Publication date
CN107025883A (zh) 2017-08-08
EP3618046A4 (en) 2020-11-18
WO2018196378A1 (zh) 2018-11-01
EP3618046A1 (en) 2020-03-04
KR20190141754A (ko) 2019-12-24
US10453391B2 (en) 2019-10-22
CN107025883B (zh) 2019-05-03
US20180374419A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
JP6844034B2 (ja) 表示パネル、画素駆動回路及びその駆動方法
JP2020518023A (ja) 表示パネル、画素駆動回路及びその駆動方法
US10083658B2 (en) Pixel circuits with a compensation module and drive methods thereof, and related devices
CN108847186B (zh) 像素电路及其驱动方法、显示面板及显示装置
KR102231534B1 (ko) 디스플레이 패널, 픽셀 구동 회로 및 그 구동 방법
US20210097931A1 (en) Pixel driving circuit, pixel driving method, display panel and display device
US9508287B2 (en) Pixel circuit and driving method thereof, display apparatus
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
WO2018076719A1 (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
WO2018196380A1 (zh) 像素驱动电路和显示面板
WO2016173124A1 (zh) 像素电路、其驱动方法及相关装置
KR101453964B1 (ko) 픽셀 단위 구동 회로와 구동 방법 및 디스플레이 장치
CN110782838A (zh) 像素驱动电路、驱动方法、显示面板及显示装置
JP2008170788A (ja) 画像表示装置
JPWO2015033496A1 (ja) 表示装置および駆動方法
KR102637292B1 (ko) 유기 발광 다이오드 표시 장치
CN110570819B (zh) 像素驱动电路及其驱动方法、阵列基板以及显示装置
JP2018105917A (ja) 表示パネルおよび表示装置
CN110610682A (zh) 一种显示面板、像素电路的检测方法及显示装置
CN107945740B (zh) 像素电路的驱动方法
US11024232B2 (en) Pixel driving circuit and driving method therefor, and display panel
US20150022514A1 (en) Organic light emitting display device
WO2016201847A1 (zh) 像素电路及其驱动方法、显示装置
CN109147670B (zh) 一种像素补偿电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210420