KR20220042007A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20220042007A
KR20220042007A KR1020200124979A KR20200124979A KR20220042007A KR 20220042007 A KR20220042007 A KR 20220042007A KR 1020200124979 A KR1020200124979 A KR 1020200124979A KR 20200124979 A KR20200124979 A KR 20200124979A KR 20220042007 A KR20220042007 A KR 20220042007A
Authority
KR
South Korea
Prior art keywords
anode
pixel
line
voltage
data line
Prior art date
Application number
KR1020200124979A
Other languages
English (en)
Inventor
박준현
강장미
김현준
김혜민
정민재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200124979A priority Critical patent/KR20220042007A/ko
Priority to US17/307,859 priority patent/US11716883B2/en
Priority to CN202110954509.XA priority patent/CN114256434A/zh
Publication of KR20220042007A publication Critical patent/KR20220042007A/ko
Priority to US18/362,933 priority patent/US20240008327A1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H01L27/3218—
    • H01L27/3246—
    • H01L51/5209—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예들에 따르면, 발광 표시 장치는 화소 회로부; 상기 화소 회로부와 연결되어 데이터 전압을 전달하는 데이터선; 상기 화소 회로부 및 상기 데이터선 위에 위치하는 애노드; 상기 애노드 위에 위치하는 발광층; 및 상기 발광층 위에 위치하는 캐소드를 포함하며, 상기 애노드는 분리되어 위치하는 제1 애노드 및 제2 애노드를 포함하며, 상기 데이터선은 상기 제1 애노드 및 상기 제2 애노드의 사이를 가로지르며 위치한다.

Description

발광 표시 장치{LIGHT EMITTING DIODE DISPLAY DEVICE}
본 개시는 발광 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치는 자발광(self-luminance) 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 빠른 응답 속도 등의 고품위 특성을 가진다.
또한, 최근 표시 장치는 기본적으로 고해상도로 개발되고 있다.
실시예들은 기생 커패시턴스를 줄여 고속 구동이 가능하도록 한 발광 표시 장치에 대한 것이다.
실시예에 따른 발광 표시 장치는 화소 회로부; 상기 화소 회로부와 연결되어 데이터 전압을 전달하는 데이터선; 상기 화소 회로부 및 상기 데이터선 위에 위치하는 애노드; 상기 애노드 위에 위치하는 발광층; 및 상기 발광층 위에 위치하는 캐소드를 포함하며, 상기 애노드는 분리되어 위치하는 제1 애노드 및 제2 애노드를 포함하며, 상기 데이터선은 상기 제1 애노드 및 상기 제2 애노드의 사이를 가로지르며 위치한다.
상기 데이터선은 상기 제1 애노드 및 상기 제2 애노드와 평면도상 중첩하지 않을 수 있다.
상기 제1 애노드 및 상기 제2 애노드는 서로 다른 면적을 가질 수 있다.
상기 제1 애노드 및 상기 제2 애노드는 애노드 연결부에 의하여 전기적으로 연결되어 있으며, 상기 애노드 연결부는 상기 데이터선과 평면도상 중첩할 수 있다.
적색 화소, 녹색 화소 및 청색 화소를 더 포함하며, 각 화소는 상기 화소 회로부를 각각 포함하며, 상기 애노드는 상기 적색 화소의 상기 화소 회로부에 연결되어 있는 적색 화소의 애노드, 상기 녹색 화소의 상기 화소 회로부에 연결되어 있는 녹색 화소의 애노드, 및 상기 청색 화소의 상기 화소 회로부에 연결되어 있는 청색 화소의 애노드를 포함하며, 상기 데이터선과 중첩하지 않는 상기 애노드는 적색 화소의 애노드, 녹색 화소의 애노드, 및 청색 화소의 애노드 중 가장 면적이 큰 것일 수 있다.
상기 데이터선과 중첩하지 않는 상기 애노드는 상기 청색 화소의 애노드이며, 상기 청색 화소의 애노드와 중첩하지 않는 상기 데이터선은 상기 청색 화소의 상기 화소 회로부와 연결되어 있는 데이터선일 수 있다.
각 애노드를 노출시키는 오프닝을 포함하는 격벽을 더 포함하며, 상기 격벽의 상기 오프닝 내에 상기 애노드가 형성되어 있지 않은 부분을 포함할 수 있다.
상기 애노드가 형성되어 있지 않은 부분은 상기 데이터선의 연장 방향과 교차하는 방향을 가질 수 있다.
실시예에 따른 발광 표시 장치는 화소 회로부; 상기 화소 회로부와 연결되어 있으며, 데이터 전압을 전달하는 데이터선; 상기 화소 회로부와 연결되어 있으며, 상기 데이터선과 동일한 연장 방향으로 연장되어 있는 공통 전압선; 상기 데이터선 및 상기 공통 전압선 위에 위치하는 애노드; 상기 애노드 위에 위치하는 발광층; 및 상기 발광층 위에 위치하는 캐소드를 포함하며, 상기 애노드는 상기 공통 전압선과 평면도상 중첩하지 않는다.
상기 공통 전압선은 상기 화소 회로부에 전압은 인가하는 전압선으로, 바이어스 전압선, 기준 전압선, 구동 전압선, 구동 저전압선, 및 초기화 전압선 중 하나일 수 있다.
상기 기준 전압선은 상기 입력 커패시터와 상기 제2 트랜지스터가 연결되어 있는 노드에 기준 전압을 전달하며, 상기 구동 전압선은 상기 구동 트랜지스터에 구동 전압을 전달하며, 상기 바이어스 전압선은 상기 구동 트랜지스터에 바이어스 전압을 전달하며, 상기 구동 저전압선은 상기 캐소드에 구동 저전압을 전달하며, 상기 초기화 전압선은 상기 애노드에 초기화 전압을 전달할 수 있다.
상기 공통 전압선은 상기 초기화 전압선일 수 있다.
상기 공통 전압선은 상기 구동 저전압선일 수 있다.
상기 애노드는 제1 애노드 및 제2 애노드를 포함하며, 평면도상 상기 제1 애노드 및 상기 제2 애노드의 사이를 상기 데이터선이 가로지를 수 있다.
상기 제1 애노드 및 상기 제2 애노드는 서로 다른 면적을 가질 수 있다.
상기 제1 애노드 및 상기 제2 애노드는 애노드 연결부에 의하여 전기적으로 연결되어 있으며, 상기 애노드 연결부는 상기 데이터선과 평면도상 중첩할 수 있다.
적색 화소, 녹색 화소 및 청색 화소를 더 포함하며, 각 화소는 상기 화소 회로부를 각각 포함하며, 상기 애노드는 상기 적색 화소의 상기 화소 회로부에 연결되어 있는 적색 화소의 애노드, 상기 녹색 화소의 상기 화소 회로부에 연결되어 있는 녹색 화소의 애노드, 및 상기 청색 화소의 상기 화소 회로부에 연결되어 있는 청색 화소의 애노드를 포함하며, 상기 데이터선과 중첩하지 않는 상기 애노드는 적색 화소의 애노드, 녹색 화소의 애노드, 및 청색 화소의 애노드 중 가장 면적이 큰 것일 수 있다.
상기 데이터선과 중첩하지 않는 상기 애노드는 상기 청색 화소의 애노드이며,
상기 청색 화소의 애노드와 중첩하지 않는 상기 데이터선은 상기 청색 화소의 상기 화소 회로부와 연결되어 있는 데이터선일 수 있다.
각 애노드를 노출시키는 오프닝을 포함하는 격벽을 더 포함하며, 상기 격벽의 상기 오프닝 내에 상기 애노드가 형성되어 있지 않은 부분을 포함할 수 있다.
상기 애노드가 형성되어 있지 않은 부분은 상기 데이터선의 연장 방향과 교차하는 방향을 가질 수 있다.
실시예들에 따르면, 애노드와 데이터선 간의 기생 커패시턴스를 줄여 고속 구동이 가능하다. 기생 커패시턴스가 높아 고속 구동이 어려운 특정 데이터선과 애노드 간의 기생 커패시턴스만 감소시켜 표시 장치 전체적으로 고속 구동이 가능하다. 또한, 실시예들에 따르면, 애노드와 전압선 간의 기생 커패시턴스도 줄여 간접적으로 데이터선이 가지는 기생 커패시턴스를 감소시키고, 표시 장치의 고속 구동이 가능하다.
도 1은 일 실시예에 따른 발광 표시 장치에서 화소 내의 소자의 배치를 간략하게 도시한 개략도이다.
도 2 및 도 3은 또 다른 실시예에 따른 화소 내의 소자 배치를 도시한 개략도이다.
도 4 및 도 5는 또 다른 실시예에 따른 화소 내의 소자 배치를 도시한 개략도이다.
도 6은 일 실시예에 따른 화소의 회로도이다.
도 7은 도 6의 화소에 인가되는 파형도이다.
도 8은 일 실시예에 따른 화소의 배치도이다.
도 9는 도 8의 IX-IX선에 따른 단면도이다.
도 10은 도 8의 X-X선에 따른 단면도이다.
도 11은 일 실시예에 따른 표시 패널의 단면도이다.
도 12는 또 다른 실시예에 따른 화소 내 애노드 구조를 도시한 도면이다.
도 13은 또 다른 실시예에 따른 화소의 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면도상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1을 통하여 본 실시예에 따른 발광 표시 장치의 개략적인 구조를 살펴본다.
도 1은 일 실시예에 따른 발광 표시 장치에서 화소 내의 소자의 배치를 간략하게 도시한 개략도이다.
발광 표시 장치의 예로 유기 발광 표시 장치를 기준으로 설명한다. 유기 발광 표시 장치는 복수의 화소를 포함하며, 복수의 화소는 단위 화소(PXU)로 나뉘어 진다.
단위 화소(PXU)는 삼원색의 화소를 각각 하나씩 포함할 수 있으며, 도 1에서는 적색, 녹색, 청색의 화소를 포함한다.
하나의 화소는 화소 회로부(PXR, PXG, PXB) 및 발광 소자부를 포함한다.
간단하게, 일 실시예에 따른 발광 표시 장치는 화소 회로부(PXR, PXG, PXB); 화소 회로부(PXR, PXG, PXB)와 연결되어 있으며, 데이터 전압을 전달하는 데이터선(171R, 171G, 171B); 데이터선(171R, 171G, 171B) 위에 위치하는 애노드; 애노드 위에 위치하는 발광층; 및 상기 발광층 위에 위치하는 캐소드를 포함할 수 있다. 여기서, 애노드, 발광층 및 캐소드는 발광 소자부를 구성한다.
화소 회로부(PXR, PXG, PXB)는 외부로부터 인가되는 신호에 기초하여 발광 소자부의 애노드(AER, AEG, AEB)로 전류를 인가하는 부분이며, 발광 소자부는 화소 회로부(PXR, PXG, PXB)의 상부에 위치하며, 애노드(AER, AEG, AEB), 유기 발광층 및 캐소드를 포함한다.
유기 발광층에는 화소 회로부가 출력하는 전류가 흐르며, 전류의 크기에 따라서 유기 발광층이 빛을 방출하는 정도가 변한다. 유기 발광층은 유기 발광 물질을 포함하는데, 유기 발광 물질은 수분과 결합하는 경우 효율이 떨어지는 단점이 있다. 이에 봉지층으로 화소 회로부 및 발광 소자부의 측면 및 상부면을 봉하여 외부로부터 수분이 침투하지 않도록 한다. 봉지층은 유기층과 무기층을 복수층 포함하는 구조를 가질 수 있으며, 무기층, 유기층, 무기층의 삼중층 구조를 포함할 수 있다.
도 1에서는 화소 회로부(PXR, PXG, PXB)를 간단하게 점선으로 도시하고 있으며, 평면도상 해당 점선 영역 내에 복수의 트랜지스터 및 커패시터가 형성되어 있다.
각 화소 회로부(PXR, PXG, PXB)에는 복수의 신호선이 연결되는데, 그 중 데이터선(171R, 171G, 171B)만이 도 1에 도시되어 있다.
또한, 도 1에서는 발광 소자부 중 애노드(AER, AEG, AEB)만 도시되어 있으며, 애노드(AER, AEG, AEB)의 외곽 부분은 격벽(도 11의 250 참고)과 중첩하며, 중앙 부분에는 격벽의 오프닝(도 11 및 도 12의 255 참고)이 위치하여, 해당 오프닝 내에 유기 발광층이 위치한다. 도 11을 참고하면, 격벽과 유기 발광층은 캐소드로 덮여 있다.
적색 화소의 화소 회로부(PXR)의 상부에는 적색 화소의 애노드(AER) 및 녹색 화소의 애노드(AEG)가 형성된다. 즉, 평면도상 적색 화소의 화소 회로부(PXR)는 적색 화소의 애노드(AER) 및 녹색 화소의 애노드(AEG)와 중첩한다.
한편, 녹색 화소의 화소 회로부(PXG) 및 청색 화소의 화소 회로부(PXB)의 상부에는 청색 화소의 애노드(AEB)가 위치한다. 그 결과 적색 화소의 발광 소자부 또는 애노드(AER)의 면적과 녹색 화소의 발광 소자부 또는 애노드(AEG)의 면적은 청색 화소의 발광 소자부 또는 애노드(AEB)의 면적에 비하여 좁다. 또한, 도 1의 실시예에서는 적색 화소의 발광 소자부 또는 애노드(AER)의 면적이 녹색 화소의 발광 소자부 또는 애노드(AEG)의 면적보다 약간 크다. 하지만 실시예에 따라서는 녹색 화소의 발광 소자부 또는 애노드(AEG)의 면적이 적색 화소의 발광 소자부 또는 애노드(AER)의 면적과 동일하거나 약간 클 수도 있다.
또한, 발광 표시 장치는 적색 화소, 녹색 화소 및 청색 화소를 포함하며, 각 화소는 화소 회로부(PXR, PXG, PXB)를 각각 포함하며, 애노드는 적색 화소의 화소 회로부(PXR)에 연결되어 있는 적색 화소의 애노드(AER), 녹색 화소의 화소 회로부(PXG)에 연결되어 있는 녹색 화소의 애노드(AEG), 및 청색 화소의 화소 회로부(PXB)에 연결되어 있는 청색 화소의 애노드(AEB)를 포함하며, 데이터선과 중첩하지 않는 애노드는 적색 화소의 애노드(AER), 녹색 화소의 애노드(AEG), 및 청색 화소의 애노드(AEB) 중 가장 면적이 큰 것일 수 있다. 또한, 가장 면적이 큰 애노드와 중첩하지 않는 데이터선은 해당 애노드가 연결된 화소 회로부와 연결되어 있는 데이터선일 수 있다.
도 1의 실시예에 따르면, 가장 면적이 큰 청색 화소의 애노드(AEB)가 이와 연결된 화소 회로부(PXB)에 연결된 데이터선(171B)와 중첩하지 않는다.
청색 화소의 애노드(AEB)는 두 부분(AEB1, AEB2)으로 구분되며, 평면도상 데이터선(171B)과 중첩하지 않는다. 즉, 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 서로 분리되어 있으며, 평면도상 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)의 사이에 데이터선(171B)이 위치하며, 데이터선(171B)은 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)의 사이를 세로 방향(이하 제2 방향이라고도 함)으로 가로지르며 연장되어 있다. 실시예에 따라서는 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 청색 화소의 화소 회로부(PXB)로부터 전류를 인가 받기 위한 연결부가 더 형성될 수도 있으며, 연결부는 실시예에 따라서는 데이터선(171B)과 중첩할 수 있다.
실시예에 따라서는 청색 화소의 애노드(AEB)는 두 부분(AEB1, AEB2)의 사이 부분을 오프닝으로 설명할 수 있으며, 이는 도 4의 실시예에 도시된 청색 화소의 애노드(AEB)와 비교할 때, 청색 화소의 애노드(AEB)가 형성되지 않은 부분을 오프닝이라 할 수 있다. 청색 화소의 애노드(AEB)의 오프닝은 데이터선(171B)에 평행할 수 있으며, 데이터선(171B)과 평면도상 중첩하지 않을 수 있다.
또한 실시예에 따라서는 제1 청색 화소의 애노드(AEB1)의 일부와 데이터선(171B)의 일부가 중첩할 수도 있으며, 제2 청색 화소의 애노드(AEB2)의 일부와 데이터선(171B)의 일부도 중첩할 수 있다.
도 1에서와 같이 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 데이터선(171B)과 중첩하는 면적을 없애거나 줄이는 것을 특징으로 한다. 이러한 특징은, 데이터선(171B)과 발생하는 기생 커패시턴스를 줄이기 위한 것이다.
즉, 고해상도의 표시 패널은 화소의 수가 증가하므로 한 프레임이라는 정해진 시간 내에 더 많은 화소에 데이터 전압을 기입해야 한다. 하나의 스캔선이 턴 온 전압을 인가하는 1H 구간이 짧아지게 되고, 이에 맞추어 데이터 전압을 인가하기 위하여 데이터 전압을 변경하는 속도를 높인 고속 구동을 수행해야 한다. 이 때, 데이터선에는 RC 지연이 발생하는데, 이 중 저항값은 길이에 따라 정해지고 표시 장치의 크기가 정해지면 거의 고정되는 값이므로 조정이 어렵다. 이에 RC 지연은 데이터선에 발생하는 기생 커패시턴스에 영향을 받는다. 데이터선에 발생하는 RC 지연이 크면 고속 구동이 어렵게 되므로, 데이터선에 발생하는 기생 커패시턴스를 줄여 고속 구동이 가능하도록 한다. 모든 데이터선에서 발생하는 기생 커패시턴스를 줄일 수도 있지만, 데이터선 중 기생 커패시턴스가 커서 RC 지연이 큰 배선에 대해서만 기생 커패시턴스를 줄여 표시 장치 전체가 고속 구동이 가능하도록 할 수도 있다.
도 1에서와 같이 청색이 가지는 특성으로 인하여 단위 화소 중 청색 발광 다이오드(또는 애노드)의 크기가 다른 색(적색 또는 녹색)의 발광 다이오드(또는 애노드)의 크기보다 클 수 있다. 이와 같은 화소 구조에서 데이터선에 발생하는 기생 커패시턴스는 데이터선과 중첩하는 면적이 가장 큰 청색 화소의 애노드(AEB)에서 가장 크게 발생한다. 그러므로 데이터선에 발생하는 기생 커패시턴스를 제거하기 위하여 가장 큰 면적으로 중첩하는 청색 화소의 애노드(AEB)에서 중첩되는 면적을 줄일 수 있다.
하지만, 실시예에 따라서 적색 화소나 녹색 화소의 애노드(AER, AEG)도 데이터선(171R, 171G, 171B)과 인접하거나 중첩하여 기생 커패시턴스가 큰 경우에는 청색 화소의 애노드(AEB)와 동일하게 변형할 수 있다.
이하에서는 도 2 및 도 3을 통하여 변형 구조를 살펴본다.
도 2 및 도 3은 또 다른 실시예에 따른 화소 내의 소자 배치를 도시한 개략도이다.
먼저, 도 2에서는 도 1과 달리 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 서로 다른 면적을 가지는 실시예가 도시되어 있다.
즉, 청색 화소의 애노드(AEB)는 두 부분(AEB1, AEB2)으로 구분되며, 평면도상 데이터선(171B)과 중첩하지 않는다. 즉, 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 서로 분리되어 있으며, 평면도상 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)의 사이에 데이터선(171B)이 위치한다. 도 2의 실시예에서는 제1 청색 화소의 애노드(AEB1)가 제2 청색 화소의 애노드(AEB2)보다 작은 면적을 가지며, 좁은 폭으로 형성되어 있다. 하지만, 실시예에 따라서는 제1 청색 화소의 애노드(AEB1)의 길이가 짧을 수도 있다. 실시예에 따라서는 데이터선(171B)을 기준으로 좌측에 위치하는 제1 청색 화소의 애노드(AEB1)가 제2 청색 화소의 애노드(AEB2)보다 큰 면적을 가질 수도 있다.
실시예에 따라서는 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 청색 화소의 화소 회로부(PXB)로부터 전류를 인가 받기 위한 연결부가 더 형성될 수도 있으며, 연결부는 실시예에 따라서는 데이터선(171B)과 중첩할 수 있다. 또한 실시예에 따라서는 제1 청색 화소의 애노드(AEB1)의 일부와 데이터선(171B)의 일부가 중첩할 수도 있으며, 제2 청색 화소의 애노드(AEB2)의 일부와 데이터선(171B)의 일부도 중첩할 수 있다.
도 2도 도 1에서와 같이, 제1 청색 화소의 애노드(AEB1)와 제2 청색 화소의 애노드(AEB2)가 데이터선(171B)과 중첩하는 면적을 없애거나 줄여 데이터선(171B)에 발생하는 기생 커패시턴스를 줄여 고속 구동이 가능하도록 한다.
하지만, 실시예에 따라서 적색 화소나 녹색 화소의 애노드(AER, AEG)도 데이터선(171R, 171G, 171B)과 인접하거나 중첩하여 기생 커패시턴스가 큰 경우에는 청색 화소의 애노드(AEB)와 동일하게 변형할 수 있다.
도 3에서는 도 1 및 도 2와 달리 청색 화소의 애노드(AEB)는 두 부분으로 나뉘어 있지 않아 하나로 형성되어 있다. 즉, 청색 화소의 애노드(AEB)는 두 부분(AEB1, AEB2)이 애노드 연결부(AEB3)로 연결되어 있다. 즉, 애노드 연결부(AEB3)는 데이터선(171B)과 중첩하지만, 애노드 연결부(AEB3)가 위치하지 않는 부분에서는 데이터선(171B)과 중첩하지 않아 데이터선(171B)과 청색 화소의 애노드(AEB)간의 기생 커패시턴스가 감소된다.
청색 화소의 애노드(AEB)는 데이터선(171B)과 일부 중첩하고 일부 중첩하지 않으며, 오프닝이 위치하여 데이터선(171B)과 중첩하지 않으며, 오프닝이 데이터선(171B)과 중첩하는 구조를 가질 수 있다. 도 3의 실시예에서는 청색 화소의 애노드(AEB)가 가지는 오프닝은 청색 화소의 애노드(AEB)의 하측에 위치하여 외부로 연결되어 있지만, 실시예에 따라서는 오프닝이 상측에 위치하거나 상하 두 개의 애노드 연결부(AEB3)가 형성되고, 그 사이에 오프닝이 위치하여 외부와 분리되어 형성될 수도 있다.
도 3과 같은 구조에서도 데이터선(171B)과 청색 화소의 애노드(AEB)간의 기생 커패시턴스가 감소되므로 고속 구동에 적합할 수 있다. 기생 커패시턴스를 감소시킬 정도에 따라서 애노드 연결부(AEB3)의 크기(또는 오프닝의 크기)를 조절할 수 있다.
도 4 및 도 5는 데이터선(171B)의 기생 커패시턴스를 감소시키기 위하여 데이터선(171B)과 동일한 방향으로 연장되는 공통 전압선(CSL)을 청색 화소의 애노드(AEB)와 중첩되지 않도록 배치하는 실시예를 기술한다.
도 4 및 도 5는 또 다른 실시예에 따른 화소 내의 소자 배치를 도시한 개략도이다.
도 4에서는 공통 전압선(CSL)이 청색 화소의 애노드(AEB)와 중첩하지 않는 위치에 형성되어 있다.
도 4의 실시예에 따른 표시 장치는 간단하게, 화소 회로부(PXR, PXG, PXB); 화소 회로부(PXR, PXG, PXB)와 연결되어 있으며, 데이터 전압을 전달하는 데이터선(171R, 171G, 171B); 화소 회로부(PXR, PXG, PXB)와 연결되어 있으며, 데이터선(171R, 171G, 171B)과 동일한 연장 방향으로 연장되어 있는 공통 전압선(CSL); 데이터선(171R, 171G, 171B) 및 공통 전압선(CSL) 위에 위치하는 애노드; 애노드 위에 위치하는 발광층; 및 발광층 위에 위치하는 캐소드를 포함할 수 있다. 여기서, 애노드, 발광층 및 캐소드는 발광 소자부를 구성한다.
공통 전압선(CSL)은 각 화소 회로부(PXR, PXG, PXB)에 연결되는 복수의 신호선 중 데이터선(171R, 171G, 171B)외의 선으로, 데이터선(171R, 171G, 171B)에 평행하게 형성된 배선이다. 또한, 실시예에 따라서는 세 개의 화소 회로부(PXR, PXG, PXB) 모두에 하나의 배선을 통하여 전압을 인가하는 배선일 수 있다. 실시예에 따라서 공통 전압선(CSL)은 상기 공통 전압선은 상기 화소 회로부에 전압은 인가하는 전압선으로, 바이어스 전압선, 기준 전압선, 구동 전압선, 구동 저전압선, 및 초기화 전압선 중 하나일 수 있다. 실시예에 따라서는 공통 전압선(CSL)에 인가되는 전압은 한 프레임동안 일정한 전압 레벨을 가지거나 변하는 전압 레벨을 가질 수 있다.
도 4에서와 같이, 공통 전압선(CSL)을 청색 화소의 애노드(AEB)와 중첩하지 않도록 하여 데이터선(171B)에 발생하는 기생 커패시턴스를 간접적으로 줄여 고속 구동이 가능하도록 한다. 즉, 데이터선(171B)을 기준으로 보면, 데이터선(171B)은 청색 화소의 애노드(AEB)와 기생 커패시턴스를 형성하는데, 청색 화소의 애노드(AEB)가 다른 부분과 가지는 기생 커패시턴스가 클수록 데이터선(171B)에 발생하는 기생 커패시턴스가 커진다. 그러므로 청색 화소의 애노드(AEB)가 가지는 커패시턴스도 감소시켜 데이터선(171B)에 발생하는 기생 커패시턴스를 간접적으로 감소시킬 수 있다. 도 4에서는 공통 전압선(CSL)이 청색 화소의 애노드(AEB)와 중첩하지 않도록 하여 공통 전압선(CSL)과 청색 화소의 애노드(AEB) 사이에 발생하는 기생 커패시턴스를 줄이고, 그에 따라서 데이터선(171B)에 발생하는 기생 커패시턴스를 감소시키는 실시예이다.
또한, 도 4의 실시예는 가장 큰 면적을 가지는 애노드(청색 화소의 애노드(AEB))에 의하여 발생하는 기생 커패시턴스가 가장 크므로, 이를 줄이는 실시예이다. 각 색 화소의 화소 회로부(PXR, PXG, PXB)에는 각 부분에 필요한 구성 요소가 형성되어 있어 이 들의 위치를 변경하기 어렵지만, 공통 전압선(CSL)과 같이 인접하는 각 화소 회로부(PXR, PXG, PXB)에서 공통적으로 사용되는 배선의 경우에는 몇 개의 화소 회로부마다 위치하고 있어, 그 위치를 변경하는 데 어려움이 적을 수 있다. 그러므로, 공통 전압선(CSL)의 위치를 청색 화소의 애노드(AEB)와 중첩되지 않는 위치로 설정하는 실시예이다.
도 4의 실시예에서는 도 1 내지 도 3과 달리 청색 화소의 애노드(AEB)가 별도의 오프닝을 형성하고 있지 않은 실시예를 도시하고 있다. 즉, 공통 전압선(CSL)의 이동만으로도 충분히 기생 커패시턴스가 감소하여 고속 구동에 문제가 없는 경우를 도시하고 있다.
하지만, 실시예에 따라서는 도 4의 실시예에 더하여 추가적으로 기생 커패시턴스를 줄여야 할 필요가 있을 수 있어 이 경우에는 도 1 내지 도 3에서와 유사하게 청색 화소의 애노드(AEB)와 데이터선(171B)이 적어도 일부 영역에서 중첩하지 않도록 청색 화소의 애노드(AEB)에 오프닝을 형성할 수 있다.
이러한 실시예 중 하나는 도 5에서 도시하고 있다.
도 5에서는 도 4의 실시예와 도 1의 실시예가 합쳐진 실시예가 도시되어 있다.
즉, 도 1의 실시예와 같이 청색 화소의 애노드(AEB)가 두 부분(AEB1, AEB2)으로 구분되어 평면도상 데이터선(171B)과 중첩하지 않는다. 또한, 도 4의 실시예와 같이 청색 화소의 애노드(AEB)와 중첩하지 않는 위치에 공통 전압선(CSL)을 위치시키고 있다.
그 결과 데이터선(171B)에 발생하는 기생 커패시턴스는 매우 감소하여, 신호 지연 등이 일정 기준 이하로 발생하여 고속 구동이 가능하다.
도 1 내지 도 5의 실시예에서는 청색 화소의 애노드(AEB)가 다른 색 화소의 애노드(AER, AEG)보다 큰 실시예를 기준으로 도시하고 있지만, 어느 색의 애노드를 크게 형성할지는 발광층 및 방출되는 빛의 특징에 따라 정해지는 것이므로 실시예에 따라서는 다른 색의 애노드가 더 크게 형성될 수도 있다.
이상에서는 도 1 내지 도 5를 통하여 일부 구성 요소를 중심으로 개념적으로 본 발명을 살펴보았다.
이하에서는 도 6 내지 도 11을 통하여 구체적인 하나의 화소를 중심으로 본 발명이 실제 화소에서 어떻게 반영될 수 있는지를 살펴본다.
먼저, 도 6을 통하여 하나의 화소의 회로 구조를 살펴본다.
도 6은 일 실시예에 따른 화소의 회로도이다.
하나의 화소는 크게 화소 회로부와 발광 소자부로 구성되며, 화소 회로부는 발광 소자부의 애노드에 출력 전류를 전달하는 구동 트랜지스터(T1); 입력 커패시터(Cpr); 데이터선(171)과 연결되어 데이터 전압을 입력 커패시터로 전달하는 제2 트랜지스터(T2)를 포함할 수 있다.
도 6의 실시예에 따른 발광 표시 장치의 화소는 여러 신호선들(127, 151, 152, 153, 153-1, 154, 155, 156, 171, 172, 173, 179)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8), 복수의 커패시터(Cst, Cpr), 그리고 발광 다이오드를 포함한다. 하나의 화소를 화소 회로부(PXR, PXG, PXB) 및 발광 소자부로 구분하는 경우, 발광 소자는 발광 다이오드이며, 그 외의 트랜지스터 및 커패시터는 화소 회로부(PXR, PXG, PXB)를 구성한다. 발광 다이오드는 유기 발광 다이오드 또는 무기 발광 다이오드일 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)는 발광 다이오드로 전달할 출력 전류를 생성하는 구동 트랜지스터(T1; 제1 트랜지스터라고도 함), 데이터선(171)에 인가되는 데이터 전압(VDATA)을 화소내로 전달하는 제2 트랜지스터(T2), 구동 트랜지스터(T1)의 출력 전극과 게이트 전극을 연결시키는 제3 트랜지스터(T3), 입력 커패시터(Cpr)의 일단을 기준 전압(VREF)으로 변경시키는 제4 트랜지스터(T4), 구동 트랜지스터(T1)에 구동 전압(ELVDD)을 전달하는 제5 트랜지스터(T5), 구동 트랜지스터(T1)의 출력 전류를 발광 다이오드로 전달하는 제6 트랜지스터(T6), 발광 다이오드의 애노드를 초기화 전압(VINT)으로 변경시키는 제7 트랜지스터(T7), 및 구동 트랜지스터(T1)에 바이어스 전압(Vbias)을 전달하는 제8 트랜지스터(T8)를 포함한다.
복수의 신호선(127, 151, 152, 153, 153-1, 154, 155, 156, 171, 172, 173, 179)은 제1 스캔선(151), 제2 스캔선(152), 초기화 제어선(153, 153-1), 발광 제어선(154, 155), 바이어스 제어선(156), 데이터선(171), 구동 전압선(172), 기준 전압선(173), 바이어스 전압선(179) 및 초기화 전압선(127)을 포함할 수 있다. 제2 초기화 제어선(153-1)은 다음 행의 화소에 연결되는 제1 초기화 제어선(153)과 동일한 배선일 수 있다. 발광 제어선(154, 155)에 포함된 제1 발광 제어선(154)과 제2 발광 제어선(155)은 서로 다른 타이밍을 가지는 신호가 인가될 수 있다.
기준 전압선(173)은 입력 커패시터(Cpr)와 제2 트랜지스터(T2)가 연결되어 있는 N 노드에 기준 전압 기준 전압(VREF)을 전달하며, 구동 전압선(172)은 구동 트랜지스터(T1)에 구동 전압(ELVDD)을 전달하며, 구동 저전압선(741)은 캐소드에 구동 저전압(ELVSS)을 전달하며, 초기화 전압선(127)은 애노드에 초기화 전압(VINT)을 전달하며, 바이어스 전압선(179)은 구동 트랜지스터(T1)에 바이어스 전압(Vbias)을 전달한다.
복수의 커패시터(Cst, Cpr)는 구동 트랜지스터(T1)의 게이트 전극의 전압을 한 프레임동안 일정하게 유지시키는 유지 커패시터(Cst)와 제2 트랜지스터(T2)를 통하여 전달되는 데이터 전압(VDATA)을 구동 트랜지스터(T1)의 일 전극으로 전달하는 입력 커패시터(Cpr)를 포함한다. 실시예에 따라서는 입력 커패시터(Cpr)를 포함하지 않아 직접 데이터 전압(VDATA)이 구동 트랜지스터(T1)의 일 전극으로 전달될 수도 있다.
화소에 포함된 각 소자의 연결 관계를 상세하게 살펴보면 아래와 같다.
구동 트랜지스터(T1)는 게이트 전극에 인가되는 데이터 전압(VDATA)에 따라서 출력되는 전류의 크기를 조절하는 트랜지스터로, 출력되는 전류가 발광 다이오드의 애노드(anode)로 인가되어 데이터 전압(VDATA)에 따라서 발광 다이오드의 밝기가 조절된다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극은 구동 전압(ELVDD)을 인가 받을 수 있도록, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극은 제8 트랜지스터(T8)를 통하여 바이어스 전압(Vbias)을 인가 받으며, 구동 트랜지스터(T1)의 제1 전극 전압이 일정 수준의 전압으로 유지시켜준다. 한편, 구동 트랜지스터(T1)의 제2 전극(O 노드)은 발광 다이오드를 향하여 전류를 출력할 수 있도록 배치되어, 제6 트랜지스터(T6)를 경유하여 발광 다이오드의 애노드(anode)와 연결되어 있다. 구동 트랜지스터(T1)의 제2 전극은 입력 커패시터(Cpr)와 연결되어 제2 트랜지스터(T2)를 통하여 입력되는 데이터 전압(VDATA)을 전달받는다. 한편, 구동 트랜지스터(T1)의 게이트 전극(G 노드)은 유지 커패시터(Cst)와 연결되어 있다. 이에 유지 커패시터(Cst)에 저장된 전압에 따라서 구동 트랜지스터(T1)의 게이트 전극의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 전류가 변경된다. 구동 트랜지스터(T1)의 게이트 전극과 제2 전극은 제3 트랜지스터(T3)에 의하여 연결되어 있다.
제2 트랜지스터(T2)는 데이터 전압(VDATA)을 화소내(도 6의 N 노드)로 받아들이는 트랜지스터이다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔선(151)과 연결되어 있고, 제2 트랜지스터(T2)의 제1 전극은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극은 입력 커패시터(Cpr)를 통하여 구동 트랜지스터(T1)의 제2 전극(O 노드)과 연결되어 있다. 제1 스캔선(151)을 통해 전달되는 제1 스캔 신호(GW(n))에 따라 제2 트랜지스터(T2)가 턴 온되면, 데이터선(171)을 통해 전달되는 데이터 전압(VDATA)이 입력 커패시터(Cpr)를 통하여 구동 트랜지스터(T1)의 제2 전극으로 전달된다.
제3 트랜지스터(T3)는 데이터 전압(VDATA)이 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)로 전달되도록 하면서 또한, 유지 커패시터(Cst)에 저장되는 전압에 구동 트랜지스터(T1)의 문턱 전압을 보상하면서 저장되도록 하는 역할을 한다. 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔선(152)과 연결되어 있고, 제3 트랜지스터(T3)의 제1 전극은 O 노드와 연결되어 구동 트랜지스터(T1)의 제2 전극 및 입력 커패시터(Cpr)와 연결되어 있으며, 제3 트랜지스터(T3)의 제1 전극은 G 노드와 연결되어 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)와 연결되어 있다. 즉, 구동 트랜지스터(T1)를 다이오드 연결시켜 유지 커패시터(Cst)에 인가되는 전압으로 구동 트랜지스터(T1)를 턴 온하면, 유지 커패시터(Cst)에 저장된 음 전하가 빠져나가면서 유지 커패시터(Cst)의 전압이 증가한다. 그러다가 구동 트랜지스터(T1)의 문턱 전압에서 구동 트랜지스터(T1)가 턴 오프 되어 더 이상 전압이 감소하지 않게 되므로 유지 커패시터(Cst)에 저장된 전압은 구동 트랜지스터(T1)의 문턱 전압값이 된다. 이러한 구조로 각 구동 트랜지스터(T1)마다 서로 다른 문턱 전압을 가지더라도 각 화소 회로부에서는 보상하여 동작할 수 있다.
제4 트랜지스터(T4)는 입력 커패시터(Cpr)의 제1 전극(또는 제2 트랜지스터(T2)의 제2 전극)의 전압을 기준 전압(VREF)으로 초기화시키는 역할을 한다. 제4 트랜지스터(T4)의 게이트 전극은 제1 초기화 제어선(153)과 연결되어 있고, 제4 트랜지스터(T4)의 제1 전극은 기준 전압선(173)과 연결되어 있으며, 제4 트랜지스터(T4)의 제2 전극은 입력 커패시터(Cpr)의 제1 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달시키는 역할을 한다. 제5 트랜지스터(T5)의 게이트 전극은 제1 발광 제어선(154)과 연결되어 있고, 제5 트랜지스터(T5)의 제1 전극은 구동 전압선(172)과 연결되어 있으며, 제5 트랜지스터(T5)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 출력 전류를 발광 다이오드로 전달하는 역할을 한다. 제6 트랜지스터(T6)의 게이트 전극은 제2 발광 제어선(155)과 연결되어 있고, 제6 트랜지스터(T6)의 제1 전극은 구동 트랜지스터(T1)의 제2 전극과 연결되어 있으며, 제6 트랜지스터(T6)의 제2 전극은 발광 다이오드의 애노드(anode)와 연결되어 있다.
제7 트랜지스터(T7)는 발광 다이오드의 애노드(anode)를 초기화 전압(VINT)으로 초기화시키는 역할을 한다. 제7 트랜지스터(T7)의 게이트 전극은 제2 초기화 제어선(153-1)과 연결되어 있고, 제7 트랜지스터(T7)의 제1 전극은 발광 다이오드의 애노드(anode; A 노드)와 연결되며, 제7 트랜지스터(T7)의 제2 전극은 초기화 전압선(127)과 연결되어 있다. 제2 초기화 제어선(153-1)은 다음 행의 화소에 연결되는 제1 초기화 제어선(153)과 동일한 배선일 수 있다.
제8 트랜지스터(T8)는 구동 트랜지스터(T1)의 제1 전극에 바이어스 전압(Vbias)을 인가하는 역할을 하여, 구동 트랜지스터(T1)의 제1 전극의 전압 레벨이 일정 범위를 벗어나지 않도록 한다. 제8 트랜지스터(T8)의 게이트 전극은 바이어스 제어선(156)과 연결되어 있고, 제8 트랜지스터(T8)의 제1 전극은 바이어스 전압선(179)과 연결되며, 제8 트랜지스터(T8)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다.
유지 커패시터(Cst)의 제1 유지 전극은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극은 G 노드, 즉, 구동 트랜지스터(T1)의 게이트 전극 및 제3 트랜지스터(T3)의 제2 전극과 연결되어 있다. 그 결과 제2 유지 전극은 구동 트랜지스터(T1)의 게이트 전극의 전압과 동일하며, 구동 트랜지스터(T1)의 게이트 전극의 전압이 한 프레임동안 일정하게 유지된다.
입력 커패시터(Cpr)의 제1 전극은 N 노드, 즉, 제2 트랜지스터(T2)의 제2 전극 및 제4 트랜지스터의 제2 전극과 연결되어 있으며, 제2 전극은 구동 트랜지스터(T1)의 제2 전극(O 노드)에 연결되어 있다.
한편, 발광 다이오드의 애노드(anode; A 노드)는 제6 트랜지스터(T6)의 제2 전극 및 제7 트랜지스터(T7)의 제1 전극과 연결되어 있으며, 캐소드는 구동 저전압(ELVSS)을 인가받는다.
이와 같은 도 6의 회로 구조를 가지는 화소에는 도 7과 같은 파형의 신호가 인가될 수 있다.
도 7은 도 6의 화소에 인가되는 파형도이다.
도 6에서는 설명을 위하여 (A), (B), (C), (D), (E), (F), (G), (H) 구간으로 구분하였으며, (A) 구간의 전에는 (H) 구간이 위치한다.
먼저, (H) 구간(이하 발광 구간이라고도 함)부터 살펴본다.
(H) 구간에서는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 인가되는 제1 발광 제어 신호(EM1) 및 제2 발광 제어 신호(EM2)만이 저 레벨의 턴 온 전압이 인가되고 있다. 그 결과 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되어 구동 트랜지스터(T1)가 구동 전압(ELVDD)을 인가 받으며, 발광 다이오드와 연결되어 있는 구조를 가진다. 그 결과, 구동 전압(ELVDD)과 구동 트랜지스터(T1)의 게이트 전극의 전압(G_node 전압)에 따라 출력 전류를 생성하며, 출력된 전류가 발광 다이오드에 전달된다. 발광 다이오드에서는 전달받은 출력 전류의 크기에 따라서 휘도를 표시한다.
그 후, 제1 발광 제어 신호(EM1)가 먼저 고 레벨의 전압으로 변경되면서 (A) 구간으로 진입한다. 이 때, 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))이 순차적으로 저 레벨의 전압으로 변경된다. , 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))가 저 레벨의 전압으로 변경되는 시간 차이는 1H일 수 있다. (A) 구간에서는 구동 트랜지스터(T1)에 구동 전압(ELVDD)이 인가되지 않으면서 구동 트랜지스터(T1)가 출력 전류를 생성하지 않는다. 또한, 제4 트랜지스터(T4)에 의하여 N 노드(제2 트랜지스터(T2)의 제2 전극 및 제4 트랜지스터의 제2 전극)의 전압이 기준 전압(VREF)으로 초기화 되고, 제7 트랜지스터(T7)를 통하여 입력되는 초기화 전압(VINT)으로 A 노드(발광 다이오드의 애노드)가 초기화된다. (A) 구간에서는 제6 트랜지스터(T6)가 턴 온 되어 있으므로, 초기화 전압(VINT)은 A 노드를 거쳐 O 노드까지 전달되어 O 노드도 초기화 시킨다. O 노드에는 구동 트랜지스터(T1)의 제2 전극, 제3 트랜지스터(T3)의 제1 전극, 및 입력 커패시터(Cpr)의 제2 전극가 연결되어 있으므로 이들도 모두 초기화 전압(VINT)으로 초기화 된다.
그 후 (B) 구간으로 진입하면, 먼저 제2 스캔 신호(GC(n))가 저 레벨의 전압으로 변경되어 O 노드에 인가되어 있는 초기화 전압(VINT)이 G 노드까지 전달되어 G 노드도 초기화 전압(VINT)으로 초기화 된다. G 노드에 연결되어 있는 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 제2 전극도 초기화 전압(VINT)으로 초기화 된다.
그 후, 제2 스캔 신호(GC(n))는 고 레벨의 전압과 저 레벨의 전압이 수 차례 반복되며, 데이터 기입 구간((E) 구간)에 저 레벨의 전압을 인가하며, 그 이후에는 고 레벨의 전압이 유지된다. 실시예에 따라서 제2 스캔 신호(GC(n))가 저 레벨의 전압으로 변경되는 회수는 다양할 수 있으며, 다음 발광 구간(H) 전까지 최소 1회 이상이면 충분하다.
제2 발광 제어 신호(EM2)가 고 레벨의 전압으로 변경된 후 제1 발광 제어 신호(EM1)가 고 레벨에서 저 레벨의 전압으로 변경되면서 (C) 구간으로 진입한다.
(C) 구간은 문턱 전압 보상 구간이라고도 하며, (C) 구간에서 제1 발광 제어 신호(EM1) 및 제2 스캔 신호(GC(n))가 저 레벨의 전압을 가져, 구동 트랜지스터(T1)에 구동 전압(ELVDD)이 인가되면서 제3 트랜지스터(T3)에 의하여 다이오드 연결 구조를 가진다.
이 때, G 노드의 전압은 초기화 전압(VINT)이므로 구동 트랜지스터(T1)가 턴 온 되며, 유지 커패시터(Cst)에 저장된 음 전하가 빠져나가면서 유지 커패시터(Cst)의 전압이 증가하다가, 구동 트랜지스터(T1)의 문턱 전압에서 구동 트랜지스터(T1)가 턴 오프 된다. 그 결과 유지 커패시터(Cst)에는 구동 전압(ELVDD) 기준으로 구동 트랜지스터(T1)의 문턱 전압(Vth)보다 낮은 전압값(VELVDD - Vth)이 G 노드에 저장된다.
한편, (C) 구간에서는 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))에 의하여 계속 N 노드 및 A 노드가 기준 전압(VREF) 및 초기화 전압(VINT)으로 계속 유지되고 있다.
그 후, 제1 발광 제어 신호(EM1), 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))가 고 레벨의 전압으로 변경되면서 (D) 구간으로 진입한다. 이 때, 제2 스캔 신호(GC(n))도 고 레벨의 전압으로 변경되는 타이밍일 수 있다. (D) 구간에서는 문턱 전압을 보상하는 동작이 종료되며, 후속하는 (E) 구간(데이터 기입 구간이라고도 함)을 준비하는 구간이다.
그 후, 제2 스캔 신호(GC(n))가 저 레벨의 전압으로 변경되어 있는 구간 중에 제1 스캔 신호(GW(n))가 저 레벨의 전압으로 변경되면서 (E) 구간으로 진입한다.
(E) 구간에서는 제2 트랜지스터(T2)가 턴 온 되어 데이터 전압(VDATA)이 입력 커패시터(Cpr)를 지나 O 노드로 전달된다. 이 때, 제3 트랜지스터(T3)도 제2 스캔 신호(GC(n))에 의하여 턴 온 되어 있으므로, G 노드까지 데이터 전압(VDATA)이 인가된다. N 노드로 전달되는 데이터 전압의 값은 O 노드 및 G 노드로 전달될 때에는 입력 커패시터(Cpr)의 커패시턴스 크기에 따라서 일부 비율이 감소되면서 전달된다. 이와 같이 일부 비율(α)이 감소되면서 전달되는 데이터 전압값을 αVDATA라 할 때, G 노드의 기존 전압값은 VELVDD - Vth이었으므로, (E) 구간의 최종 G 노드의 전압은 VELVDD - Vth + αVDATA 값을 가질 수 있다.
그 결과 유지 커패시터(Cst)에는 구동 트랜지스터(T1)의 문턱 전압이 보상되면서 또한, 데이터 전압도 포함되게 된다.
그 후, 제1 스캔 신호(GW(n))가 고 레벨의 전압으로 변경되면서 (F) 구간으로 진입한다. 이 때, 제2 스캔 신호(GC(n))도 고 레벨의 전압으로 변경되며, 제2 스캔 신호(GC(n))는 (F) 구간부터 다음 (B) 구간까지 고 레벨의 유지한다.
(F) 구간에는 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))가 저 레벨의 전압으로 변경되어 N 노드 및 A 노드를 다시 초기화시킨다. 또한, 바이어스 제어 신호(EB2(n))도 저 레벨의 전압으로 변경되어 구동 트랜지스터(T1)에 바이어스 전압(Vbais)을 인가시킨다. 바이어스 전압(Vbais)은 패널의 특성에 따라서 일정한 전압으로 세팅된 전압값을 가지며, 패널 별로 다양한 전압값을 가질 수 있다. 바이어스 전압(Vbias)은 하나의 패널에 하나의 정해진 전압값을 가지도록 설정될 수 있으며, 구동 트랜지스터(T1)의 제1 전극의 전압이 주변의 전압 변화로 변경되지 않도록 한다.
그 후, 바이어스 제어 신호(EB2(n))가 고 레벨의 전압으로 변경되면서 (G) 구간으로 진입한다. (G) 구간에서는 제2 발광 제어 신호(EM2)를 저 레벨의 전압으로 인가하여 발광 구간(H)으로 진입할 준비를 하며, 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))는 저 레벨의 전압으로 유지되고 있다.
그 후, 제1 초기화 제어 신호(EB1(n)) 및 제2 초기화 제어 신호(EB1(n+1))가 고 레벨의 전압으로 변경되면서 제1 발광 제어 신호(EM1)가 저 레벨의 전압으로 변경되면서 발광 구간((H) 구간)으로 진입한다.
(H) 구간에서는 구동 트랜지스터(T1)가 구동 전압(ELVDD)을 인가받아 G 노드의 전압에 따라서 출력 전류를 생성하고 이를 발광 다이오드로 전달하여 정해진 휘도로 빛을 방출하도록 한다.
이상과 같은 회로 구조 및 인가 신호에 의하여 동작하는 화소를 실제로 구현한 실시예는 도 8 내지 도 11과 같을 수 있다.
먼저, 도 8 내지 도 10을 기초로 화소 회로부(PXR, PXG, PXB)의 구조를 중심으로 살펴 본다.
도 8은 일 실시예에 따른 화소의 배치도이고, 도 9는 도 8의 IX-IX선에 따른 단면도이고, 도 10은 도 8의 X-X선에 따른 단면도이다.
먼저, 도 8에서는 도 4의 실시예에 기초하여 공통 전압선(CSL)으로 세로 방향으로 연장되어 있는 제1 초기화 전압선(127-1)을 포함하고 있다. 도 8에서는 제1 초기화 전압선(127-1)이 데이터선(171R, 171G, 171B)에 평행하여 세로 방향으로 연장되어 있으며, 적색 화소 회로부와 녹색 화소 회로부의 사이에 위치하여 청색 화소 회로부와 멀리 위치하고 있음을 확인할 수 있다. 그 결과 도 4에서와 같이 청색 화소의 애노드(AEB)를 형성하더라도 청색 화소의 애노드(AEB)와 제1 초기화 전압선(127-1)은 평면도상 중첩하지 않는 구성을 가진다.
도 8에서는 도시하고 있지 않지만, 데이터선(171R, 171G, 171B)을 기준으로 각 화소 회로부(PXR, PXG, PXB)가 구분되며, 데이터선부터 제1 기준 전압선(173-1)까지가 하나의 화소 회로부에 대응할 수 있다. 또한, 제1 기준 전압선(173-1)은 3개 이상의 화소에 대응하여 하나만 형성되어 인접하는 복수의 화소와 공유할 수 있다. 본 실시예에서 공통 전압선(CSL)을 흐르는 공통 전압은 기준 전압(VREF)일 수 있다.
구체적인 화소의 구조를 상세하게 살펴보면 아래와 같다.
일 실시예에 따른 발광 표시 장치는 주로 제1 방향(이하 가로 방향이라고도 함)을 따라 연장되어 있는 제1 스캔선(151), 제2 스캔선(152), 제1 초기화 제어선(153), 발광 제어선(154, 155), 및 바이어스 제어선(156)을 포함한다. 또한, 제1 방향으로 연장되어 있는 전압선도 형성되어 있으며, 제2 및 제3 구동 전압선(172-2, 172-3), 제2 기준 전압선(173-2), 제2 초기화 전압선(127-2)을 포함한다. 제2 초기화 제어선(153-1)은 다음 행의 화소에 연결되는 제1 초기화 제어선(153)이다. 도 8의 실시예에서는 제1 방향으로 연장되어 있는 리페어선(129)도 형성되어 있다. 리페어선(129)은 제1 게이트 도전층뿐만 아니라, 제2 게이트 도전층 및 제1 데이터 도정층에도 제1 방향으로 연장된 패턴을 포함하여 필요시 리페어에 사용되도록 한다. 리페어선(129)은 인접하는 화소의 애노드에 전달되는 전류를 공유하도록 리페어 할 수 있다.
한편, 발광 표시 장치에는 제1 방향과 교차하는 제2 방향(세로 방향)을 따라 연장하며 데이터 전압(VDATA) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171R, 171G, 171B)과 제1 구동 전압선(172-1)을 포함하며, 추가적으로 기준 전압(VREF)과 초기화 전압(VINT)을 각각 전달하는 제1 기준 전압선(173-1), 제1 초기화 전압선(127-1)을 포함한다.
구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)의 각 채널(channel)은 꺾이면서 연장되어 있는 두 개의 반도체층(131, 132) 내에 위치한다. 제2 반도체층(132)은 구동 트랜지스터(T1), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)의 채널을 포함하며, 제1 반도체층(131)은 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)의 채널을 포함한다. 각 트랜지스터의 채널은 반도체층(131, 132)중 각 트랜지스터의 게이트 전극과 중첩하는 위치에만 형성되며, 그 좌우에는 해당 트랜지스터의 제1 전극 및 제2 전극에 대응하는 도체화 특성을 가지는 제1 영역 및 제2 영역이 위치한다. 즉, 반도체층(131, 132)은 폴리 실리콘 같은 다결정 반도체로 구성되어 있으며, 각 트랜지스터의 채널을 제외하고는 플라즈마 처리 또는 도핑을 통하여 도체화 되어 있다. 채널의 양측에 위치하는 도체화된 제1 영역 및 제2 영역은 각각 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)의 제1 전극 및 제2 전극의 역할을 할 수 있다. 또한, 반도체층(131, 132)의 일부 영역은 도체화 되어 서로 다른 트랜지스터를 직접 전기적으로 연결할 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)의 채널 각각은 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)의 게이트 전극과 중첩하고, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)의 제1 영역과 제2 영역 사이에 위치한다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)는 실질적으로 동일한 적층 구조를 가질 수 있다. 이하에서는 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터(T2, T3, T4, T5, T6, T7, T8)는 간략하게 설명한다.
도 8 및 도 10을 참고하면, 구동 트랜지스터(T1)는 게이트 전극(G1), 제2 반도체층(132) 중 게이트 전극(G1)과 중첩하는 위치에 형성되어 있는 채널, 그리고 채널의 양측에 위치하는 제1 영역 및 제2 영역을 포함한다. 즉, 구동 트랜지스터(T1)의 채널은 제1 영역과 제2 영역 사이이며, 게이트 전극(G1)과 평면도상 중첩한다. 도 8에서는 구동 트랜지스터(T1)의 채널은 제1 방향으로 연장된 선형 모양을 가진다. 하지만, 실시예에 따라서는 굴곡된 구조를 가질 수 있으며, 일 예로는 Ω 모양으로 형성될 수도 있다.
채널, 제1 영역 및 제2 영역을 포함하는 제2 반도체층(132) 및 제1 반도체층(131)은 기판(110)위에 위치하며, 반도체층(131, 132)을 제1 게이트 절연막(141)으로 덮여 있다. 기판(110)은 유리 기판일 수 있으며, 실시예에 따라서는 플라스틱이나 폴리이미드(PI)를 포함하는 플렉서블 기판일 수 있다. 플렉서블 기판의 경우 기판(110)과 반도체층(131, 132)의 사이에 버퍼층 또는 배리어층과 같은 무기 절연층이 더 포함될 수 있다. 제1 게이트 절연막(141)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제1 게이트 절연막(141)의 위에는 게이트 전극(G1)을 포함하는 제1 게이트 도전층이 위치하며, 제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있으며, 상기 물질의 단일층 또는 다층 구조일 수 있다.
각 트랜지스터의 게이트 전극(G2, G3, G4, G5, G6, G7, G8)도 제1 게이트 도전층에 형성되어 있다. 그 결과 모든 트랜지스터는 반도체층(131, 132) 및 제1 게이트 도전층을 통하여 형성되어 있다. 또한, 구동 트랜지스터(T1)의 게이트 전극(G1)을 제외한 다른 게이트 전극(G2, G3, G4, G5, G6, G7, G8)은 모두 제어 신호를 인가받으며, 후술하는 제1 데이터 도전층에 위치하는 신호선과 전기적으로 연결되어 있는 구조를 가진다.
또한, 제1 게이트 도전층은 입력 커패시터(Cpr)의 제1 전극(CprE1)도 포함한다.
제1 게이트 도전층의 위에는 제2 게이트 절연막(142)이 형성되어 있다. 제2 게이트 절연막(142)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제2 게이트 절연막(142)의 위에는 제2 게이트 도전층이 위치한다. 제2 게이트 도전층은 유지 커패시터(Cst)의 일 전극 및 입력 커패시터(Cpr)의 일 전극을 포함한다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있으며, 상기 물질의 단일층 또는 다층 구조일 수 있다.
도 8 및 도 10을 참고하면, 게이트 전극(G1)의 위에는 유지선(126)의 확장된 부분(CstE)이 절연되어 위치한다. 유지선(126)은 제1 방향으로 연장되어 있으며, 제3 구동 전압선(172-3)과 평면도상 중첩하며, 오프닝(172-3C)을 통하여 제3 구동 전압선(172-3)과 전기적으로 연결되어 있다.
유지선(126)의 확장된 부분(CstE)은 게이트 전극(G1)과 제2 게이트 절연막(142)을 사이에 두고 평면도상 중첩하여 유지 커패시터(Cst)를 구성한다. 유지선(126)의 확장된 부분(CstE)은 유지 커패시터(Cst)의 제1 유지 전극이며, 게이트 전극(G1)은 제2 유지 전극이다. 게이트 전극(G1)을 제2 유지 전극으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널에 의해 좁아진 공간에서 유지 커패시터(Cst)를 형성할 수 있는 공간을 확보할 수 있다. 유지선(126)의 확장된 부분(CstE)은 게이트 전극(G1)이 제1 연결 부재(176)와 연결될 수 있도록 개구(OP1)가 형성되어 있다.
한편, 도 8 및 도 9를 참고하면, 입력 커패시터(Cpr)의 구조를 확인할 수 있다.
입력 커패시터(Cpr)는 제1 게이트 도전층에 위치하는 제1 전극(CprE1)과 제2 게이트 도전층에 위치하는 제2 전극(CprE2)이 평면도상 중첩하면서 구성되며, 그 사이에 위치하는 제2 게이트 절연막(142)을 유전층으로 사용한다.
입력 커패시터(Cpr)의 제2 전극(CprE2)은 제1 전극(CprE1)이 제2 연결 부재(175)와 연결될 수 있도록 개구(OP2)가 형성되어 있다.
제2 게이트 도전층의 위에는 제1 층간 절연막(143)이 형성되어 있다. 제1 층간 절연막(143)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제1 층간 절연막(143)의 위에는 제1 데이터 도전층이 위치하며, 제1 데이터 도전층은 제1 방향으로 연장되어 있는 배선(151, 152, 153, 154, 155, 156, 127-2, 172-2, 172-3, 173-2, 179) 및 복수의 연결 부재(174, 175, 176, 177)를 포함한다. 제1 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있으며, 상기 물질의 단일층 또는 다층 구조 일 수 있다.
우선, 도 10을 기초로, 구동 트랜지스터(T1) 및 유지 커패시터(Cst)의 상부를 살펴보면 아래와 같다.
유지선(126)의 확장된 부분(CstE)의 개구(OP1) 내에서 게이트 전극(G1)의 상부면과 제1 연결 부재(176)가 오프닝(176C1)을 통하여 전기적으로 연결된다. 또한, 제1 연결 부재(176)는 오프닝(176C2)을 통하여 제3 트랜지스터(T3)의 제2 영역과 연결되어 있다. 그 결과 구동 트랜지스터(T1)의 게이트 전극(G1)과 제3 트랜지스터(T3)의 제2 영역은 전기적으로 연결되어 있다.
구동 트랜지스터(T1)의 게이트 전극(G1)을 제외한 다른 게이트 전극(G2, G3, G4, G5, G6, G7, G8)은 제1 데이터 도전층에 위치하는 각 배선과 전기적으로 연결되어 있다.
도 9를 참고하면, 제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 데이터 도전층에 위치하는 제1 스캔선(151)과 오프닝(OG2)을 통하여 전기적으로 연결되어 있다. 여기서, 제1 스캔선(151)은 제1 방향(가로 방향)으로 연장되어 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 데이터 도전층에 위치하며, 제1 방향으로 연장되어 있는 제2 스캔선(152)과 오프닝(OG3)을 통하여 전기적으로 연결되어 있다. 제3 트랜지스터(T3)의 게이트 전극(G3)은 상측으로 돌출된 부분을 2개 포함하고 있어 제2 반도체층(132)과 두 번 중첩하는 구조를 가진다. 그 결과 제3 트랜지스터(T3)는 2개의 트랜지스터가 게이트 전극이 서로 연결되어 있으며, 일 트랜지스터의 제1 전극과 타 트랜지스터의 제2 전극이 서로 연결되어 있는 구조(이하 직렬 연결된 트랜지스터 구조라고도 함)를 가진다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 제1 데이터 도전층에 위치하며, 제1 방향으로 연장되어 있는 제1 초기화 제어선(153)과 오프닝(OG47)을 통하여 전기적으로 연결되어 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 상측으로 연장되어 전행의 화소의 제7 트랜지스터(T7)의 게이트 전극(G7)을 구성한다. 그 결과 제7 트랜지스터(T7)의 게이트 전극(G7)은 다음 행의 제1 초기화 제어선(153)과 오프닝(OG47)을 통하여 전기적으로 연결되어 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 제1 데이터 도전층에 위치하며, 제1 방향으로 연장되어 있는 제1 발광 제어선(154)과 오프닝(OG5)을 통하여 전기적으로 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 제1 데이터 도전층에 위치하며, 제1 방향으로 연장되어 있는 제2 발광 제어선(155)과 오프닝(OG6)을 통하여 전기적으로 연결되어 있다.
제8 트랜지스터(T8)의 게이트 전극(G8)은 제1 데이터 도전층에 위치하며, 제1 방향으로 연장되어 있는 바이어스 제어선(156)과 오프닝(OG8)을 통하여 전기적으로 연결되어 있다. 또한, 제1 데이터 도전층에 위치하는 바이어스 전압선(179)은 오프닝(179C)을 통하여 제2 반도체층(132)의 제8 트랜지스터(T8)의 제1 영역과 전기적으로 연결되어 있다.
도 8 및 도 9를 참고하면, 입력 커패시터(Cpr)의 상부 구조는 다음과 같다.
입력 커패시터(Cpr)의 제2 전극(CprE2)에 위치하는 개구(OP2) 내에서 입력 커패시터(Cpr)의 제1 전극(CprE1)의 상부면과 제2 연결 부재(175)가 오프닝(175C1)을 통하여 전기적으로 연결된다. 또한, 제2 연결 부재(175)는 오프닝(175C2)을 통하여 구동 트랜지스터(T1)의 제2 영역, 제3 트랜지스터(T3)의 제1 영역, 및 제6 트랜지스터(T6)의 제1 영역과 연결되어 있다.
한편, 입력 커패시터(Cpr)의 제2 전극(CprE2)은 제3 연결 부재(174)와 오프닝(174C2)을 통하여 전기적으로 연결되며, 제3 연결 부재(174)의 타측은 제1 반도체층(131) 중 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)의 사이 위치와 오프닝(174C1)을 통하여 전기적으로 연결되어 있다. 그 결과 입력 커패시터(Cpr)의 제2 전극(CprE2)은 제2 트랜지스터(T2)를 지나 인가되는 데이터 전압(VDATA)을 인가 받거나, 제4 트랜지스터(T4)를 통하여 기준 전압(Vbias)을 인가 받는다.
제1 데이터 도전층은 제4 연결 부재(177), 제2 초기화 전압선(127-2), 제2 및 제3 구동 전압선(172-2, 172-3) 및 제2 기준 전압선(173-2)을 더 포함한다.
제4 연결 부재(177)의 일단은 오프닝(177C)을 통하여 제2 반도체층(132)의 제6 트랜지스터(T6)와 제7 트랜지스터(T7)의 사이와 전기적으로 연결되며, 타단은 후술할 애노드 연결 부재(CCR, CCG, CCB)와 연결되는 부분이다. 그 결과 애노드로 제6 트랜지스터(T6)를 통하여 구동 트랜지스터(T1)의 출력 전류가 전달되거나, 제7 트랜지스터(T7)를 통하여 초기화 전압(VINT)이 전달된다.
제2 초기화 전압선(127-2), 제2 및 제3 구동 전압선(172-2, 172-3) 및 제2 기준 전압선(173-2)은 제1 방향(가로 방향)으로 연장되어 있다.
제2 초기화 전압선(127-2)은 오프닝(127C1)을 통하여 제2 반도체층(132)의 제7 트랜지스터(T7)의 제2 영역과 전기적으로 연결되어 있다.
제2 구동 전압선(172-2)은 확장 부분(172-2B)을 가지며, 확장 부분 중 일 부 영역에서는 오프닝(172C3)을 통하여 제2 반도체층(132)의 제5 트랜지스터(T5)의 제1 영역과 전기적으로 연결되어 있다.
이 중 제3 구동 전압선(172-3)은 유지선(126)과 오프닝(172-3C)을 통하여 전기적으로 연결되어 있으며, 돌출되어 있는 돌출부(172-3P)를 가진다. 또한, 제2 기준 전압선(173-2)은 오프닝(173C1)을 통하여 제1 반도체층(131)의 제4 트랜지스터의 제1 영역과 연결되어 있다.
제1 데이터 도전층의 위에는 제1 보호막(144)이 형성되어 있다. 제1 보호막(144)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 보호막(144)의 위에는 제2 데이터 도전층이 위치하며, 제2 데이터 도전층은 제2 방향(세로 방향)으로 연장되어 있는 배선(171, 172-1, 173-1, 127-1)을 포함한다. 제2 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있으며, 상기 물질의 단일층 또는 다층 구조 일 수 있다.
데이터선(171)은 각 색의 화소 회로부와 연결되어 있는 것을 구분하기 위하여 도면 부호를 171R, 171G, 171B로 구분하여 도시하고 있다.
데이터선(171R, 171G, 171B)은 제1 데이터 도전층에 위치하는 데이터선 연결부(171_C)에 의하여 제1 반도체층(131)의 제2 트랜지스터(T2)의 제1 영역과 전기적으로 연결된다. 즉, 데이터선 연결부(171_C)의 일단은 오프닝(171C1)을 통하여 데이터선(171R, 171G, 171B)과 전기적으로 연결되며, 타단은 오프닝(171C2)을 통하여 제1 반도체층(131)의 제2 트랜지스터(T2)의 제1 영역과 전기적으로 연결되어 있다. 그 결과 데이터 전압(VDATA)이 제2 트랜지스터(T2)로 전달된다.
제1 구동 전압선(172-1)은 제2 구동 전압선(172-2)과 오프닝(172C1)을 통하여 전기적으로 연결되며, 제3 구동 전압선(172-3)의 돌출부(172-3P)와 오프닝(172C2)을 통하여 전기적으로 연결되는 돌출부(172-1C)를 포함한다. 유지선(126)은 제3 구동 전압선(172-3)과 오프닝(172-3C)을 통하여 전기적으로 연결되어 있으므로 유지선(126)에도 구동 전압(ELVDD)이 인가된다.
제1 기준 전압선(173-1)은 제2 기준 전압선(173-2)과 오프닝(173C2)을 통하여 전기적으로 연결되어 있으며, 제1 초기화 전압선(127-1)은 제2 초기화 전압선(127-2)은 오프닝(127C2)을 통하여 전기적으로 연결되어 있다.
이상과 같이 구동 전압선, 기준 전압선, 초기화 전압선과 같은 전압선은 제1 방향으로 연장된 배선과 제2 방향으로 연장된 배선을 포함하는 메쉬 구조를 가져 넓은 표시 패널 중 일정 위치에서 전압 레벨이 떨어지지 않도록 한다.
또한, 제2 데이터 도전층은 애노드 연결 부재(CCR, CCG, CCB)를 더 포함하여, 애노드 연결 부재(CCR, CCG, CCB)의 일단은 오프닝(DCR, DCG, DCB)을 통하여 제4 연결 부재(177)와 연결되며, 타단은 상부에 위치하는 애노드와 오프닝(CTR, CTG, CTB)을 통하여 연결된다.
제2 데이터 도전층의 위에는 이를 덮는 제2 보호막(145)이 위치한다. 제2 보호막(145)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
이상에서는 화소 회로부(PXR, PXG, PXB)를 중심으로 살펴보았다.
발광 소자부의 단면 구조는 도 11을 통하여 상세하게 살펴본다.
도 11은 일 실시예에 따른 표시 패널의 단면도이다.
도 11을 참고하면, 청색 화소에서 애노드(AEB)와 애노드 연결 부재(CCB)의 단면 연결 구조가 도시되어 있다.
제1 층간 절연막(143)위에 위치하는 제4 연결 부재(177)는 제1 보호막(144)에 형성된 오프닝(DCB)에 의하여 노출되어 있다. 애노드 연결 부재(CCB)는 노출되어 있는 제4 연결 부재(177)와 연결된다. 또한, 제2 보호막(145)에 위치하는 오프닝(CTB)에 의하여 애노드 연결 부재(CCB)의 상부면이 노출되며, 애노드(AEB)는 노출되어 있는 애노드 연결 부재(CCB)와 전기적으로 연결된다.
도 8을 참고하면, 애노드 연결 부재(CCR, CCG, CCB)는 각각 모양이나 길이가 다르며, 이는 애노드의 위치가 변경됨에 따라서 다양한 위치까지 연결시키기 위함이다.
다시 도 11을 참고하면, 애노드(AEB)의 위에는 애노드(AEB)를 노출시키는 오프닝을 가지는 격벽(250)이 형성되어 있으며, 격벽(250)의 오프닝(255)은 애노드(AEB)의 외곽선을 따라서 형성되며, 평면 구조상 애노드(AEB)의 외곽선의 내측에 오프닝(255)이 위치하여 격벽(250)이 애노드(AEB)의 일부와 중첩하는 구조를 가질 수 있다.
격벽(250)의 오프닝(255) 내이며, 노출된 애노드(AEB)의 위에는 발광층(LEL)이 위치하고, 격벽(250) 및 발광층(LEL)을 덮는 캐소드(CE)가 위치한다. 애노드(AEB), 발광층(LEL) 및 캐소드(CE)는 합하여 발광 다이오드(LED)를 구성한다.
캐소드(CE)의 상부에는 외부로부터 습기나 공기가 발광층(LEL)으로 전달되지 않도록 하는 봉지층(300)을 더 포함할 수 있다. 발광층(LEL)은 무기 발광층이거나 유기 발광층일 수 있는데, 유기 발광층의 경우는 습기나 공기에 취약하여 봉지층(300)이 중요할 수 있다. 실시예에 따라서 봉지층(300)은 무기막 및 유기막을 포함하며, 무기막 및 유기막이 수차례 교대로 적층되거나, 무기막/유기막/무기막의 삼중층을 포함할 수 있다.
이상의 도 8 내지 도 11에서는 데이터선과 같이 제2 방향(세로 방향)으로 연장되어 있는 배선 중 제1 초기화 전압선(127-1)이 공통 전압선(CSL)으로 사용된 실시예를 살펴보았다. 하지만, 공통 전압선(CSL)은 이에 한정되지 않는다.
이하에서는 또 다른 변형 실시예를 도 12를 통하여 살펴본다.
도 12는 또 다른 실시예에 따른 화소 내 애노드 구조를 도시한 도면이다.
도 12의 실시예에서는 청색 화소의 애노드(AEB)에 데이터선(171B)과 평행하지 않는 방향으로도 애노드(AEB)가 분리되어 있다. 그 결과 데이터선(171B)과 평행하지 않는 제1 방향(가로 방향)의 오프닝도 포함되어 있다.
또한, 적색 화소의 애노드(AER) 및 녹색 화소의 애노드(AEG)도 제1 방향(가로 방향)을 따라서 애노드(AER, AEG)가 분리되어 있다. 그 결과 각각 제1 방향(가로 방향)의 오프닝을 포함한다.
애노드(AER, AEG, AEB) 각각에 오프닝(특히, 데이터선과 평행하지 않는 제1 방향으로 형성되는 오프닝)이 모두 포함되는 이유는 애노드(AER, AEG, AEB)의 하부에 위치하는 제2 보호막(145)을 유기 물질을 사용하여 형성할 때 베이킹 공정 등으로 기체가 배출되게 되는데, 이를 막지 않고 외부로 배출될 수 있도록 하기 위하여 형성하고 있다.
즉, 각 애노드(AER, AEG, AEB) 를 노출시키는 오프닝(255)을 포함하는 격벽(250)을 포함하며, 격벽(250)의 오프닝(255) 내에 애노드(AER, AEG, AEB) 가 형성되어 있지 않은 부분을 포함할 수 있다.
여기서, 애노드(AER, AEG, AEB)가 형성되어 있지 않은 부분은 데이터선의 연장 방향과 교차하는 방향을 가질 수 있다.
각 애노드의 구조를 상세하게 살펴보면 아래와 같다.
먼저, 적색 화소의 애노드(AER)는 제1 적색 화소의 애노드(AER1)와 제2 적색 화소의 애노드(AER2)를 포함하며, 이들을 연결하는 애노드 연결부(AEER)를 포함한다. 또한, 적색 화소의 애노드(AER)가 화소 회로부(PXR)와 연결되기 위한 컨택부(AECR) 및 오프닝(CTR)도 포함한다. 적색 화소의 애노드(AER)의 컨택부(AECR)는 제2 보호막(145)에 위치하는 오프닝(CTR)을 통하여 애노드 연결 부재(CCR; 도 8 참고)와 연결되어 있다.
적색 화소의 애노드(AER)는 제1 적색 화소의 애노드(AER1), 제2 적색 화소의 애노드(AER2), 그리고 이들을 연결하는 애노드 연결부(AEER)를 가져 일부 영역에는 적색 화소의 애노드(AER)가 형성되어 있지 않은 부분이 있다. 특히, 도 12에 도시하고 있는 바와 같이, 격벽(250)의 오프닝(255)을 통하여 노출되는 애노드(AER) 중 일부에는 애노드(AER)이 위치하지 않는다. 적색 화소의 애노드(AER)가 형성되지 않은 부분을 통하여 가스가 배출될 수 있으며, 적색 화소의 애노드(AER)가 형성되지 않은 부분은 데이터선과 같이 세로 방향(제2 방향)으로 연장되지 않을 수 있다. 하지만, 실시예에 따라서 적색 화소의 애노드(AER)와 중첩하는 데이터선의 기생 커패시턴스를 감소시키고자 하는 경우에는 적색 화소의 애노드(AER)가 형성되지 않은 부분이 데이터선에 평행하며, 평면도상 데이터선과 중첩하지 않을 수 있다.
한편, 녹색 화소의 애노드(AEG)는 제1 녹색 화소의 애노드(AEG1)와 제2 녹색 화소의 애노드(AEG2)를 포함하며, 이들을 연결하는 애노드 연결부(AEEG)를 포함한다. 또한, 녹색 화소의 애노드(AEG)가 화소 회로부(PXG)와 연결되기 위한 컨택부(AECG) 및 오프닝(CTG)도 포함한다. 녹색 화소의 애노드(AEG)의 컨택부(AECG)는 제2 보호막(145)에 위치하는 오프닝(CTG)을 통하여 애노드 연결 부재(CCG; 도 8 참고)와 연결되어 있다.
녹색 화소의 애노드(AEG)는 제1 녹색 화소의 애노드(AEG1), 제2 녹색 화소의 애노드(AEG2), 그리고 이들을 연결하는 애노드 연결부(AEEG)를 가져 일부 영역에는 녹색 화소의 애노드(AEG)가 형성되어 있지 않은 부분이 있다. 특히, 도 12에 도시하고 있는 바와 같이, 격벽(250)의 오프닝(255)을 통하여 노출되는 애노드(AEG) 중 일부에는 애노드(AEG)이 위치하지 않는다. 녹색 화소의 애노드(AEG)가 형성되지 않은 부분을 통하여 가스가 배출될 수 있으며, 녹색 화소의 애노드(AEG)가 형성되지 않은 부분은 데이터선과 같이 세로 방향(제2 방향)으로 연장되지 않을 수 있다. 하지만, 실시예에 따라서 녹색 화소의 애노드(AEG)와 중첩하는 데이터선의 기생 커패시턴스를 감소시키고자 하는 경우에는 녹색 화소의 애노드(AEG)가 형성되지 않은 부분이 데이터선에 평행하며, 평면도상 데이터선과 중첩하지 않을 수 있다.
한편, 청색 화소의 애노드(AEB)는 데이터선과 평행하는 제2 방향(세로 방향)으로 청색 화소의 애노드(AEB)가 형성되지 않은 영역(오프닝)을 포함하며, 적색 및 녹색의 화소의 애노드(AER, AEG)와 같이 제1 방향(가로 방향)으로도 청색 화소의 애노드(AEB)가 형성되지 않은 영역(오프닝)을 포함하고 있다.
구체적으로, 청색 화소의 애노드(AEB)는 제1 내지 제4 청색 화소의 애노드(AEB11, AEB12, AEB21, AEB22)를 포함하며, 이들을 연결하는 애노드 연결부(AEEB11, AEEB12, AEEB21, AEEB22)를 포함한다. 또한, 적색 화소의 애노드(AER)가 화소 회로부(PXR)와 연결되기 위한 오프닝(CTB)도 포함한다. 즉, 청색 화소의 애노드(AEB)는 제2 보호막(145)에 위치하는 오프닝(CTB)을 통하여 애노드 연결 부재(CCB; 도 8 참고)와 연결되어 있다. 도 12의 실시예에서는 청색 화소의 애노드(AEB)는 컨택부를 형성하지 않고 제1 청색 화소의 애노드(AEB11)에서 직접 연결되는 구조를 가진다. 하지만, 실시예에 따라서는 컨택부를 통하여 연결될 수도 있다.
청색 화소의 애노드(AEB)는 제1 내지 제4 청색 화소의 애노드(AEB11, AEB12, AEB21, AEB22)를 서로 연결하는 4개의 애노드 연결부(AEEB11, AEEB12, AEEB21, AEEB22)를 가져, 일부 영역에는 청색 화소의 애노드(AEB)가 형성되어 있지 않은 부분이 있다. 특히, 도 12에 도시하고 있는 바와 같이, 격벽(250)의 오프닝(255)을 통하여 노출되는 애노드(AEB) 중 일부에는 애노드(AEB)이 위치하지 않는다. 청색 화소의 애노드(AEB)가 형성되지 않은 부분을 통하여 가스가 배출될 수 있으며, 청색 화소의 애노드(AEB)가 형성되지 않은 부분 중 일부는 데이터선과 같이 세로 방향(제2 방향)으로 연장되며, 데이터선과 평면도상 중첩하지 않을 수 있다. 이와 같이 청색 화소의 애노드(AEB)가 데이터선과 평면도상 중첩하지 않도록 하여 데이터선에 발생하는 기생 커패시턴스를 감소시키고 고속 구동이 가능하도록 한다.
또한, 도 4 및 도 5의 실시예와 같이 청색 화소의 애노드(AEB)와 공통 전압선(CSL)이 중첩하지 않도록 하여 기생 커패시턴스가 크게 발생하는 청색 화소의 애노드(AEB)에 추가적인 기생 커패시턴스가 생기지 않도록 하여 상대적으로 작은 기생 커패시턴스가 생기도록 할 수 있다. 그 결과 데이터선에 간접적으로 작은 기생 커패시턴스가 발생하도록 하여 표시 장치 전체가 고속 구동이 가능하도록 할 수 있다.
여기서, 공통 전압선(CSL)은 도 8을 참고할 때, 화소 회로부에 전압은 인가하는 전압선으로, 제1 초기화 전압선(127-1)일 수 있으나, 그 외 제1 기준 전압선(173-1)일수도 있으며, 또 다른 실시예에서는 제1 구동 전압선(172-1)일 수도 있다. 또한, 도 8의 실시예에서는 바이어스 전압선(179)이 제1 방향(가로 방향)으로 연장되어 있지만, 실시예에 따라서는 데이터선과 동일한 제2 방향(세로 방향)으로 연장될 수 있으며, 이 때에는 바이어스 전압선(179)도 공통 전압선(CSL)일 수 있어 청색 화소의 애노드(AEB)와 중첩하지 않을 수 있다.
또한, 실시예에 따라서는 데이터선의 연장 방향(세로 방향/제2 방향)으로 연장되어 있는 또 다른 배선인 구동 저전압선이 공통 전압선(CSL)일 수 있다. 도 13에서는 구동 저전압선이 공통 전압선(CSL)인 실시예를 살펴본다.
도 13은 또 다른 실시예에 따른 화소의 배치도이다.
도 13은 도 8의 변형 구조로, 제1 초기화 전압선(127-1)의 위치에 구동 저전압선(741)이 형성되어 있다. 구동 저전압선(741)은 구동 저전압(ELVSS)을 캐소드(CE)에 전달하기 위하여 형성된 세로 배선이며, 실시예에 따라서는 가로 방향의 추가 구동 저전압선을 더 포함할 수 있다.
구동 저전압선(741)은 오프닝(741C)을 통하여 상부에 위치하는 캐소드(CE)와 전기적으로 연결되어 있다.
구동 저전압선(741)은 도 4 및 도 5의 공통 전압선(CSL)과 같이, 청색 화소의 애노드(AEB)와 평면도상 중첩하지 않는 위치에 형성될 수 있다. 그 결과 청색 화소의 애노드(AEB)에 구동 저전압선(741)에 의한 기생 커패시턴스가 감소한다. 이에 따라 데이터선(171B)에 발생하는 기생 커패시턴스 중 청색 화소의 애노드(AEB)로 인한 기생 커패시턴스도 감소하게 된다. 즉, 청색 화소의 애노드(AEB)와 공통 전압선(CSL)인 구동 저전압선(741)이 중첩하지 않아 간접적으로 데이터선(171B)의 기생 커패시턴스가 감소한다. 그 결과, 데이터선(171B)에 발생하는 RC 지연 값이 감소하게 되며, 고속 구동이 가능하게 된다.
이상에서는 도 8의 구조와 도 13의 구조를 각각 별도로 실시예로 설명하였지만, 실시예에 따라서는 도 8 및 도 13의 구조가 함께 포함될 수 있다.
즉, 하나의 표시 장치에서 하나의 화소행에는 도 8의 구조와 도 13의 구조가 함께 포함되며, 인접하는 6개의 화소 회로부에서 인접하는 3개의 화소 회로부(PXR, PXG, PXB)는 도 8의 구조를 가지고, 다른 인접하는 3개의 화소 회로부(PXR, PXG, PXB)는 도 13의 구조를 가질 수 있다. 이 때, 제1 초기화 전압선(127-1)은 인접하는 6개의 화소 회로부에 초기화 전압(VINT)을 인가하며, 인접하는 6개 화소 회로부의 캐소드(CE)에 인가되는 구동 저전압(ELVSS)은 구동 저전압선(741)에 의하여 인가될 수 있다. 이러한 실시예에서는 제1 초기화 전압선(127-1) 및 구동 저전압선(741)은 6개의 화소 회로부(PXR, PXG, PXB)마다 배치되어 제2 방향(세로 방향)으로 연장되는 구조를 가질 수 있다.
하지만, 실시예에 따라서는 제1 초기화 전압선(127-1) 또는 구동 저전압선(741)은 6개의 화소 회로부(PXR, PXG, PXB)보다 더 많은 수의 화소 회로부마다 배치될 수도 있어, 제1 초기화 전압선(127-1) 및 구동 저전압선(741)이 포함되지 않는 연속하는 3개의 화소 회로부(PXR, PXG, PXB)가 형성될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
AER, AEG, AEB: 애노드 171, 171R, 171G, 171B: 데이터선
PXR, PXG, PXB: 화소 회로부 LED: 발광 다이오드
CSL: 공통 전압선 PXU: 단위 화소
AECG, AECR, AECR: 컨택부
VDATA: 데이터 전압 VINT: 초기화 전압
VREF: 기준 전압 Vbais: 바이어스 전압
LEL: 발광층 CE: 캐소드
110: 기판 126: 유지선
127, 127-1, 127-2: 초기화 전압선 129: 리페어선
131, 132: 반도체층 141, 142: 제1 게이트 절연막
143: 제1 층간 절연막 144, 145: 제1 보호막
151, 152: 스캔선 153. 153-1: 초기화 제어선
154, 155: 발광 제어선 156: 바이어스 제어선
172, 172-1, 172-2, 172-3: 구동 전압선
173, 173-1, 173-2: 기준 전압선 179: 바이어스 전압선
741: 구동 저전압선 174, 175, 176, 177: 연결 부재
250: 격벽 300: 봉지층
171_C: 데이터선 연결부 172-1C: 돌출부
172-2B: 확장 부분 172-3P: 돌출부
CCR, CCG, CCB: 애노드 연결 부재 OP1, OP2: 개구
Cpr: 입력 커패시터 Cst: 유지 커패시터
AEB3, AEER, AEEG, AEEB11, AEEB12, AEEB21, AEEB22: 애노드 연결부
G1, G2, G3, G4, G5, G6, G7, G8: 게이트 전극
T1, T2, T3, T4, T5, T6, T7, T8: 트랜지스터
127C1, 127C2, 171C1, 171C2, 172-3C, 172C1, 172C2, 172C3: 오프닝
173C1, 173C2, 174C1, 174C2, 175C1, 175C2, 176C1, 176C2: 오프닝
177C, 179C, 255, 741C: 오프닝
CTR, CTG, CTB, DCR, DCG, DCB: 오프닝
OG2, OG3, OG47, OG5, OG6, OG8: 오프닝

Claims (20)

  1. 화소 회로부;
    상기 화소 회로부와 연결되어 데이터 전압을 전달하는 데이터선;
    상기 화소 회로부 및 상기 데이터선 위에 위치하는 애노드;
    상기 애노드 위에 위치하는 발광층; 및
    상기 발광층 위에 위치하는 캐소드를 포함하며,
    상기 애노드는 분리되어 위치하는 제1 애노드 및 제2 애노드를 포함하며,
    상기 데이터선은 상기 제1 애노드 및 상기 제2 애노드의 사이를 가로지르며 위치하는 발광 표시 장치.
  2. 제1항에서,
    상기 데이터선은 상기 제1 애노드 및 상기 제2 애노드와 평면도상 중첩하지 않는 발광 표시 장치.
  3. 제2항에서,
    상기 제1 애노드 및 상기 제2 애노드는 서로 다른 면적을 가지는 발광 표시 장치.
  4. 제2항에서,
    상기 제1 애노드 및 상기 제2 애노드는 애노드 연결부에 의하여 전기적으로 연결되어 있으며,
    상기 애노드 연결부는 상기 데이터선과 평면도상 중첩하는 발광 표시 장치.
  5. 제1항에서,
    적색 화소, 녹색 화소 및 청색 화소를 더 포함하며,
    각 화소는 상기 화소 회로부를 각각 포함하며,
    상기 애노드는 상기 적색 화소의 상기 화소 회로부에 연결되어 있는 적색 화소의 애노드, 상기 녹색 화소의 상기 화소 회로부에 연결되어 있는 녹색 화소의 애노드, 및 상기 청색 화소의 상기 화소 회로부에 연결되어 있는 청색 화소의 애노드를 포함하며,
    상기 데이터선과 중첩하지 않는 상기 애노드는 적색 화소의 애노드, 녹색 화소의 애노드, 및 청색 화소의 애노드 중 가장 면적이 큰 것인 발광 표시 장치.
  6. 제5항에서,
    상기 데이터선과 중첩하지 않는 상기 애노드는 상기 청색 화소의 애노드이며,
    상기 청색 화소의 애노드와 중첩하지 않는 상기 데이터선은 상기 청색 화소의 상기 화소 회로부와 연결되어 있는 데이터선인 발광 표시 장치.
  7. 제5항에서,
    각 애노드를 노출시키는 오프닝을 포함하는 격벽을 더 포함하며,
    상기 격벽의 상기 오프닝 내에 상기 애노드가 형성되어 있지 않은 부분을 포함하는 발광 표시 장치.
  8. 제7항에서,
    상기 애노드가 형성되어 있지 않은 부분은 상기 데이터선의 연장 방향과 교차하는 방향을 가지는 발광 표시 장치.
  9. 화소 회로부;
    상기 화소 회로부와 연결되어 있으며, 데이터 전압을 전달하는 데이터선;
    상기 화소 회로부와 연결되어 있으며, 상기 데이터선과 동일한 연장 방향으로 연장되어 있는 공통 전압선;
    상기 데이터선 및 상기 공통 전압선 위에 위치하는 애노드;
    상기 애노드 위에 위치하는 발광층; 및
    상기 발광층 위에 위치하는 캐소드를 포함하며,
    상기 애노드는 상기 공통 전압선과 평면도상 중첩하지 않는 발광 표시 장치.
  10. 제9항에서,
    상기 공통 전압선은 상기 화소 회로부에 전압은 인가하는 전압선으로,
    바이어스 전압선, 기준 전압선, 구동 전압선, 구동 저전압선, 및 초기화 전압선 중 하나인 발광 표시 장치.
  11. 제10항에서,
    상기 화소 회로부는
    상기 애노드에 출력 전류를 전달하는 구동 트랜지스터;
    입력 커패시터; 및
    상기 데이터선과 연결되어 상기 데이터 전압을 상기 입력 커패시터로 전달하는 제2 트랜지스터를 포함하며,
    상기 기준 전압선은 상기 입력 커패시터와 상기 제2 트랜지스터가 연결되어 있는 노드에 기준 전압을 전달하며,
    상기 구동 전압선은 상기 구동 트랜지스터에 구동 전압을 전달하며,
    상기 바이어스 전압선은 상기 구동 트랜지스터에 바이어스 전압을 전달하며,
    상기 구동 저전압선은 상기 캐소드에 구동 저전압을 전달하며,
    상기 초기화 전압선은 상기 애노드에 초기화 전압을 전달하는 발광 표시 장치.
  12. 제11항에서,
    상기 공통 전압선은 상기 초기화 전압선인 발광 표시 장치.
  13. 제11항에서,
    상기 공통 전압선은 상기 구동 저전압선인 발광 표시 장치.
  14. 제10항에서,
    상기 애노드는 제1 애노드 및 제2 애노드를 포함하며,
    평면도상 상기 제1 애노드 및 상기 제2 애노드의 사이를 상기 데이터선이 가로지르는 발광 표시 장치.
  15. 제14항에서,
    상기 제1 애노드 및 상기 제2 애노드는 서로 다른 면적을 가지는 발광 표시 장치.
  16. 제14항에서,
    상기 제1 애노드 및 상기 제2 애노드는 애노드 연결부에 의하여 전기적으로 연결되어 있으며,
    상기 애노드 연결부는 상기 데이터선과 평면도상 중첩하는 발광 표시 장치.
  17. 제9항에서,
    적색 화소, 녹색 화소 및 청색 화소를 더 포함하며,
    각 화소는 상기 화소 회로부를 각각 포함하며,
    상기 애노드는 상기 적색 화소의 상기 화소 회로부에 연결되어 있는 적색 화소의 애노드, 상기 녹색 화소의 상기 화소 회로부에 연결되어 있는 녹색 화소의 애노드, 및 상기 청색 화소의 상기 화소 회로부에 연결되어 있는 청색 화소의 애노드를 포함하며,
    상기 데이터선과 중첩하지 않는 상기 애노드는 적색 화소의 애노드, 녹색 화소의 애노드, 및 청색 화소의 애노드 중 가장 면적이 큰 것인 발광 표시 장치.
  18. 제17항에서,
    상기 데이터선과 중첩하지 않는 상기 애노드는 상기 청색 화소의 애노드이며,
    상기 청색 화소의 애노드와 중첩하지 않는 상기 데이터선은 상기 청색 화소의 상기 화소 회로부와 연결되어 있는 데이터선인 발광 표시 장치.
  19. 제17항에서,
    각 애노드를 노출시키는 오프닝을 포함하는 격벽을 더 포함하며,
    상기 격벽의 상기 오프닝 내에 상기 애노드가 형성되어 있지 않은 부분을 포함하는 발광 표시 장치.
  20. 제19항에서,
    상기 애노드가 형성되어 있지 않은 부분은 상기 데이터선의 연장 방향과 교차하는 방향을 가지는 발광 표시 장치.
KR1020200124979A 2020-09-25 2020-09-25 발광 표시 장치 KR20220042007A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200124979A KR20220042007A (ko) 2020-09-25 2020-09-25 발광 표시 장치
US17/307,859 US11716883B2 (en) 2020-09-25 2021-05-04 Light emitting diode display device
CN202110954509.XA CN114256434A (zh) 2020-09-25 2021-08-19 发光二极管显示装置
US18/362,933 US20240008327A1 (en) 2020-09-25 2023-07-31 Light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200124979A KR20220042007A (ko) 2020-09-25 2020-09-25 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20220042007A true KR20220042007A (ko) 2022-04-04

Family

ID=80791285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200124979A KR20220042007A (ko) 2020-09-25 2020-09-25 발광 표시 장치

Country Status (3)

Country Link
US (2) US11716883B2 (ko)
KR (1) KR20220042007A (ko)
CN (1) CN114256434A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034932A1 (ko) * 2022-08-09 2024-02-15 삼성디스플레이 주식회사 표시 장치
US11937476B2 (en) 2022-08-11 2024-03-19 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096188A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시 장치
KR20220148345A (ko) * 2021-04-28 2022-11-07 삼성디스플레이 주식회사 전자 장치
US20220028934A1 (en) * 2021-05-04 2022-01-27 Samsung Display Co., Ltd. Display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820032B1 (ko) 2010-09-30 2018-01-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
KR102086404B1 (ko) 2013-09-04 2020-03-09 엘지디스플레이 주식회사 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치
KR102375642B1 (ko) 2016-10-28 2022-03-18 엘지디스플레이 주식회사 터치 센서 내장형 전계발광 표시장치
CN107025883B (zh) * 2017-04-28 2019-05-03 深圳市华星光电半导体显示技术有限公司 显示面板、像素驱动电路及其驱动方法
KR102472310B1 (ko) * 2017-09-27 2022-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102519427B1 (ko) 2018-10-05 2023-04-10 삼성디스플레이 주식회사 구동 제어부, 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20200040321A (ko) 2018-10-08 2020-04-20 삼성디스플레이 주식회사 액정 표시 장치
KR20200100893A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치
KR20210077477A (ko) * 2019-12-17 2021-06-25 엘지디스플레이 주식회사 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034932A1 (ko) * 2022-08-09 2024-02-15 삼성디스플레이 주식회사 표시 장치
US11937476B2 (en) 2022-08-11 2024-03-19 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN114256434A (zh) 2022-03-29
US20220102463A1 (en) 2022-03-31
US20240008327A1 (en) 2024-01-04
US11716883B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US11744124B2 (en) Display device having an emission layer
US11877486B2 (en) Display device including a control line
KR20220042007A (ko) 발광 표시 장치
US10872945B2 (en) Display device including an emission layer
CN107342040B (zh) 显示装置
KR100604053B1 (ko) 발광 표시장치
KR20060065083A (ko) 발광표시장치 및 그의 제조방법
KR20050113694A (ko) 유기전계 발광 표시 패널
CN216818344U (zh) 显示面板和显示装置
KR20210022216A (ko) 표시 장치
KR20220164851A (ko) 발광 표시 장치
US11683964B2 (en) Organic light emitting diode display having electrode structure for improved display quality
KR20220133362A (ko) 표시 장치
GB2614200A (en) Display substrate and display panel
KR100671655B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR20200076191A (ko) 표시장치
WO2023159602A9 (zh) 显示面板、显示装置
KR100583137B1 (ko) 유기 발광 표시장치
CN116096160A (zh) 发光显示装置
CN118055641A (zh) 发射显示装置
KR20220132713A (ko) 표시 장치
KR20240055950A (ko) 발광 표시 장치
CN116267004A (zh) 显示面板和显示装置
KR20230142020A (ko) 발광 표시 장치
KR20220018117A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination