CN118055641A - 发射显示装置 - Google Patents

发射显示装置 Download PDF

Info

Publication number
CN118055641A
CN118055641A CN202311479972.9A CN202311479972A CN118055641A CN 118055641 A CN118055641 A CN 118055641A CN 202311479972 A CN202311479972 A CN 202311479972A CN 118055641 A CN118055641 A CN 118055641A
Authority
CN
China
Prior art keywords
electrode
transistor
voltage
pixel
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311479972.9A
Other languages
English (en)
Inventor
朴埈贤
姜章美
郑珉在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118055641A publication Critical patent/CN118055641A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种发射显示装置包括：驱动晶体管，包括驱动栅极电极、第一电极和第二电极；存储电容器，包括连接到所述驱动栅极电极的第一电极以及第二电极；保持电容器，包括连接到所述存储电容器的所述第二电极的第一电极和被施加驱动电压的第二电极；以及包括阳极的发光二极管，其还包括连接所述保持电容器的所述第一电极和所述存储电容器的所述第二电极的连接器，所述保持电容器的所述第一电极在第一栅极导电层中，并且所述存储电容器的所述第二电极在第二栅极导电层中，所述连接器在第一数据导电层中，所述第一数据导电层在所述第一栅极导电层和所述第二栅极导电层上。

Description

发射显示装置
相关申请的交叉引用
本申请要求于2022年11月16日向韩国知识产权局提交的第10-2022-0153659号韩国专利申请的优先权和权益，上述韩国专利申请的公开内容通过引用全部并入本文中。
技术领域
本公开涉及一种发射显示装置。
背景技术
显示装置用于显示图像，并且包括液晶显示器和有机发光二极管显示器等。这样的显示装置用在诸如移动电话、导航单元、数字相机、电子书、便携式游戏机和各种终端的各种电子装置中。
诸如有机发光二极管显示器的发射显示装置可以具有其中显示装置使用柔性基底而能够弯折或折叠的结构。
在本背景技术部分中公开的以上信息仅用于增强对所描述的技术的背景的理解，并且因此，以上信息可能包含不形成本领域普通技术人员可能已经知道的现有技术的信息。
发明内容
已经做出了实施例以努力提供能够高频驱动的发射显示装置，并且提供能够在包括有缺陷的像素的情况下修复有缺陷的像素的发射显示装置。
本公开要实现的技术目的不限于在本文中描述的技术目的，并且本领域技术人员根据本公开的描述将清楚地理解在本文中未提及的其他技术目的。
实施例提供了一种发射显示装置，其可以包括：驱动晶体管，包括驱动栅极电极、第一电极和第二电极；存储电容器，包括电连接到所述驱动栅极电极的第一电极以及第二电极；保持电容器，包括电连接到所述存储电容器的所述第二电极的第一电极以及被施加驱动电压的第二电极；包括阳极的发光二极管；以及连接器，被配置为电连接所述保持电容器的所述第一电极和所述存储电容器的所述第二电极，其中，所述保持电容器的所述第一电极设置在第一栅极导电层中，所述存储电容器的所述第二电极设置在第二栅极导电层中，并且所述连接器设置在第一数据导电层中，所述第一数据导电层设置在所述第一栅极导电层和所述第二栅极导电层上。
所述发射显示装置还可以包括设置在基底上的半导体层、设置在所述半导体层上的所述第一栅极导电层、设置在所述第一栅极导电层上的所述第二栅极导电层、设置在所述第二栅极导电层上的所述第一数据导电层以及设置在所述第一数据导电层上的第二数据导电层，其中所述驱动栅极电极可以设置在所述第一栅极导电层中，并且所述保持电容器的所述第二电极可以设置在所述第二栅极导电层中。
所述发射显示装置还可以包括：第二晶体管，包括接收数据电压的第一电极和电连接到所述存储电容器的所述第二电极的第二电极；以及第三晶体管，被配置为将所述驱动晶体管的所述驱动栅极电极电连接到所述驱动晶体管的所述第二电极。
所述发射显示装置还可以包括：第四晶体管，被配置为使G节点初始化为第一初始化电压；以及第五晶体管，被配置为使D节点改变为参考电压，其中，所述存储电容器的所述第一电极所电连接到的节点是所述G节点，并且所述存储电容器的所述第二电极所电连接到的节点是所述D节点。
所述发射显示装置还可以包括：第六晶体管，被配置为电连接所述发光二极管的所述阳极和所述驱动晶体管的所述第二电极；以及第七晶体管，被配置为使所述阳极初始化为第二初始化电压。
所述发射显示装置还可以包括：第八晶体管，被配置为将偏置电压传送到所述驱动晶体管的所述第一电极；以及第九晶体管，被配置为将所述驱动电压传送到所述驱动晶体管的所述第一电极。
所述第二初始化电压和所述第一初始化电压可以具有相同的电压值或不同的电压值。
实施例提供了一种发射显示装置，其可以包括：显示像素，设置在显示区域中以包括像素电路部分和发光二极管；修复像素，设置在所述显示区域的外部并且不包括发光二极管；以及修复线，从所述显示像素延伸到所述修复像素，其中，所述显示像素的所述像素电路部分包括：第一像素电路部分，包括驱动晶体管以使所述驱动晶体管产生输出电流；以及第二像素电路部分，包括用于使所述发光二极管的阳极初始化的第七晶体管，并且所述修复像素包括：第一修复像素部分，具有与所述第一像素电路部分的配置相同的配置；以及第二修复像素部分，包括第十晶体管和附加电容器，其中，所述第十晶体管包括电连接到所述修复线的第一电极和电连接到所述附加电容器的第一电极的第二电极，并且驱动电压被施加到所述附加电容器的第二电极。
所述第二修复像素部分还可以包括第十一晶体管，所述第十一晶体管的第一电极可以接收初始化电压，并且所述第十一晶体管的第二电极可以电连接到所述第十晶体管的所述第二电极和所述附加电容器的所述第一电极。
由所述修复像素占据的面积可以大于所述显示像素的面积。
所述修复像素可以具有比所述显示像素大出了由所述附加电容器占据的面积的面积。
所述第一像素电路部分和所述第一修复像素部分可以各自包括：存储电容器，包括电连接到所述驱动晶体管的驱动栅极电极的第一电极以及第二电极；第二晶体管，电连接到所述存储电容器的所述第二电极；保持电容器，包括电连接到所述存储电容器的所述第二电极的第一电极以及被施加所述驱动电压的第二电极；以及第三晶体管，被配置为连接所述驱动晶体管的所述驱动栅极电极和所述驱动晶体管的第二电极。
所述第一像素电路部分和所述第一修复像素部分可以各自还包括：第四晶体管，被配置为使G节点初始化；第五晶体管，被配置为将参考电压传送到D节点；以及第六晶体管，包括电连接到所述驱动晶体管的所述第二电极的第一电极，在所述显示像素中，所述第六晶体管的第二电极电连接到所述发光二极管的所述阳极，在所述修复像素中，所述第六晶体管的第二电极电连接到所述第十晶体管的所述第一电极以及所述修复线，所述存储电容器的所述第一电极所电连接到的节点是所述G节点，并且所述存储电容器的所述第二电极所电连接到的节点是所述D节点。
所述第一像素电路部分和所述第一修复像素部分可以各自还包括：第八晶体管，被配置为将偏置电压传送到所述驱动晶体管的第一电极；以及第九晶体管，被配置为将所述驱动电压传送到所述驱动晶体管的所述第一电极。
传送到所述第十一晶体管的所述第一电极的初始化电压可以具有基本上等于或不同于通过所述第四晶体管用于使所述G节点初始化的电压。
用于通过所述第七晶体管使所述阳极初始化的电压可以等于用于通过所述第四晶体管使所述G节点初始化的所述电压或者传送到所述第十一晶体管的所述第一电极的所述初始化电压。
包括在所述第一像素电路部分中的晶体管中的至少一者和包括在所述第一修复像素部分中的晶体管中的至少相应一者具有相同的晶体管尺寸。。
包括在所述第一像素电路部分中的所述存储电容器的电容大小和包括在所述第一修复像素部分中的所述存储电容器的电容大小可以彼此相同或不同，并且包括在所述第一像素电路部分中的所述保持电容器的电容大小和包括在所述第一修复像素部分中的所述保持电容器的电容大小可以彼此相同或不同。
在所述修复线中，在设置所述显示像素和所述修复像素的区域中包括扩展部分，并且在修复有缺陷的显示像素的情况下，所述扩展部分短路。
在所述修复线的端部处可以包括另一扩展部分，并且在修复所述有缺陷的显示像素的情况下，设置在所述修复线的所述端部处的所述另一扩展部分与所述扩展部分也可以短路。
根据实施例，通过在一个显示像素中形成两个电容器，在高频驱动期间可以消除串扰或者可以降低功耗，从而实现高速驱动。根据实施例，可以在非显示区域中包括修复像素，并且修复像素的结构可以形成为与显示像素的结构类似以实现修复。
附图说明
通过参考附图详细描述本公开的实施例，本公开的以上以及其他方面和特征将变得更加明显。
图1示出根据实施例的发射显示装置中包括的一个显示像素的等效电路的示意图。
图2示出图示施加到图1的显示像素的信号的波形图。
图3至图10各自示出根据实施例的取决于显示像素的制造顺序的每一层的示意性平面图。
图11示出根据实施例的发射显示装置的局部示意性截面图。
图12示出根据实施例的发射显示装置的示意性俯视平面图。
图13示出根据实施例的发射显示装置中包括的修复像素的等效电路的示意图。
图14至图21各自示出根据实施例的取决于修复像素的制造顺序的每一层的示意性俯视平面图。
图22至图27各自示出根据实施例的发射显示装置中包括的一个显示像素的等效电路的示意图。
具体实施方式
在下文中将参考附图更全面地描述本公开，在附图中示出实施例。如本领域技术人员将认识到的，在全部不脱离本公开的精神或范围的情况下，所描述的实施例可以以各种不同的方式修改。
为了清楚地描述本公开，可以省略与描述无关的部分，并且同样或相似的附图标记在整个说明书中指代同样或相似的组成元件。
此外，因为附图中所示的构成构件的尺寸和厚度是为了更好地理解和易于描述而任意给出的，所以本公开不限于所示的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了更好地理解和易于描述，夸大了一些层和区域的厚度。
将理解的是，当诸如层、膜、区域、板、构成元件等的元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，或者也可以存在居间元件。相比之下，当元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，在本说明书中，词语“在……上”或“在……上方”意指位于对象部分上或下方，并且不一定意味着基于重力方向位于对象部分的上侧。
如在本文中使用的，除非上下文另外明确指示，否则单数形式“一个”、“一种(者)”和“该(所述)”旨在也包括复数形式。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为意指“A、B、或A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以被理解为等同于“和/或”。
当在本说明书中使用术语“包括”、“包含”、“含”和/或“含有”、“有”、“具备”和/或“具有”及其变型时，说明存在陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
此外，在整个说明书中，短语“在平面图中”意指当从上方观察物体部分时，并且短语“在截面图中”意指当从侧面观察通过垂直切割物体部分而截取的截面时。
另外，在说明书中，“连接”意指两个或更多个组件不仅直接连接，而且两个或更多个组件可以通过其他组件间接连接、物理连接以及电连接，或者其可以根据位置或功能用不同的名称来提及，但是可以包括连接基本上彼此成一体的部件中的每一者。
另外，在整个说明书中，当提到布线、层、膜、区域、板、组件等的一部分“在第一方向或第二方向上延伸”时，其不仅仅指示在相应方向上直线延伸的直线形状，而且指示通常沿着第一方向或第二方向延伸的结构，并且其包括在一部分处弯折的结构，具有之字形结构，或者在包括弯曲结构的同时延伸。
将理解的是，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
考虑到讨论中的测量和与特定量的测量相关联的误差(即，测量系统的限制)，如在本文中使用的术语“大约”或“近似”包括陈述的值，并且意指在本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在一个或多个标准偏差内，或者在陈述的值的±30％、±20％、±10％或±5％内。
为了本公开的目的，短语“A和B中的至少一者(种)”可以被解释为仅A、仅B、或A和B的任意组合。另外，“X、Y和Z中的至少一者(种)”和“选自由X、Y和Z组成的组中的至少一者(种)”可以被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任意组合。术语“重叠”或“重叠的”是指第一物体可以在第二物体上方或下方或侧面，并且反之亦然。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、在……上方延伸、覆盖或部分地覆盖、或者本领域普通技术人员将认识并理解的任何其他合适的术语。表述“不重叠”可以包括诸如“与……分开”或“在……旁侧”或“与……偏离”的含义以及本领域普通技术人员将认识并理解的任何其他合适的等同物。术语“面对”和“面向”可以意指第一物体可以直接地或间接地与第二物体相对。在第三对象介于第一对象和第二对象之间的情况下，第一对象和第二对象可以被理解为彼此间接相对，尽管仍然彼此面对。
除非在本文中另外定义或暗示，否则在说明书中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。除非在本文中明确定义，否则术语(诸如通用词典中定义的术语)应当被解释为具有与相关技术的背景中的含义一致的含义，并且不应当以理想化的或过于形式化的含义来解释。
包括本说明书中描述的显示装置、显示面板等的电子装置(例如，移动电话、电视机(TV)、监视器、笔记本计算机等)或者包括通过在本说明书中描述的制造方法制造的显示装置和显示面板的电子装置不从本说明书的范围排除。
在下文中，将参照图1描述根据实施例的位于发射显示装置的显示区域中的一个显示像素的电路结构。
图1示出根据实施例的发射显示装置中包括的一个显示像素的等效电路的示意图。
在显示像素形成在发射显示装置的显示区域中的情况下，将通过以包括在第N像素行中的像素为例来描述图1的像素。其中，N是正整数。
参照图1，一个像素包括发光二极管LED和驱动发光二极管LED的像素电路单元，并且像素电路单元以矩阵形式布置或设置。像素电路单元包括除了图1中的发光二极管LED之外的所有元件，并且根据图1的实施例的像素的像素电路单元包括驱动晶体管T1(在下文中也称为第一晶体管)、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、存储电容器Cst(在下文中也称为第一电容器)和保持电容器Chold(在下文中也称为第二电容器)。像素电路单元可以连接到被施加第一扫描信号GW(N)的第一扫描线、被施加第二扫描信号GC(N)的第二扫描线、被施加第三扫描信号GI(N)的第三扫描线、被施加第四扫描信号EB(N)的第四扫描线、被施加第一发射控制信号EM1(N)的第一发射信号线、被施加第二发射控制信号EM2(N)的第二发射信号线以及被施加数据电压Vdata的数据线。像素可以接收驱动电压ELVDD(在下文中也称为第一驱动电压)、驱动低电压ELVSS(在下文中也称为第二驱动电压)、第一初始化电压Vint、第二初始化电压Vaint、参考电压Vref和偏置电压Vbias。
下面将侧重于包括在像素中的每个元件(晶体管、电容器和发光二极管)来描述像素的结构。
驱动晶体管T1包括连接到存储电容器Cst的第一电极的栅极电极(在下文中也称为驱动栅极电极)、接收驱动电压ELVDD的第一电极(输入侧电极)以及根据栅极电极的电压输出电流的第二电极(输出侧电极)。驱动晶体管T1的栅极电极连接到第三晶体管T3的第二电极(输出侧电极)、第四晶体管T4的第二电极(输出侧电极)以及存储电容器Cst的第一电极。驱动晶体管T1的第一电极连接到第八晶体管T8的第二电极(输出侧电极)和第九晶体管T9的第二电极(输出侧电极)。驱动晶体管T1的第二电极连接到第三晶体管T3的第一电极(输入侧电极)和第六晶体管T6的第一电极(输入侧电极)。驱动晶体管T1的输出电流通过第六晶体管T6传输到发光二极管LED，以使发光二极管LED能够发光。根据驱动晶体管T1的输出电流的大小来确定从发光二极管LED发射的光的亮度。在下文中，驱动晶体管T1的栅极电极也称为G节点，并且G节点也可以包括第三晶体管T3的第二电极(输出侧电极)、第四晶体管T4的第二电极(输出侧电极)以及存储电容器Cst的第一电极。
第二晶体管T2(在下文中也称为开关晶体管)可以包括连接到被施加第一扫描信号GW(N)的第一扫描线的栅极电极、连接到被施加数据电压Vdata的数据线的第一电极(输入侧电极)以及连接到存储电容器Cst的第二电极的第二电极(输出侧电极)。根据第一扫描信号GW(N)，第二晶体管T2允许数据电压Vdata进入显示像素并且存储在存储电容器Cst中。第二晶体管T2的第二电极连接到第五晶体管T5的第二电极(输出侧电极)以及保持电容器Chold的第一电极。在下文中，第二晶体管T2的第二电极也称为D节点，并且D节点也可以包括存储电容器Cst的第二电极、第五晶体管T5的第二电极(输出侧电极)以及保持电容器Chold的第一电极。
将通过图3至图11详细描述根据实施例的包括D节点和G节点的堆叠结构。
存储电容器Cst(在下文中也称为电压传输电容器或第一电容器)包括与驱动晶体管T1的栅极电极、第三晶体管T3的第二电极、第四晶体管T4的第二电极连接的第一电极以及与保持电容器Chold的第一电极连接的第二电极。存储电容器Cst用于接收从第二晶体管T2输出的数据电压Vdata，将其作为驱动晶体管T1的栅极电极的电压传送，并且保持数据电压Vdata。在实施例的显示像素中，数据电压Vdata不直接传送到驱动晶体管T1的栅极电极，而是通过存储电容器Cst传送。这是一种通过利用在存储电容器Cst的第二电极的电压突然上升的情况下存储电容器Cst的作为第二侧电极的第一电极的电压也上升的事实来间接地将数据电压Vdata传送到驱动晶体管T1的栅极电极的方法。根据这种方法，即使在第二晶体管T2中发生泄漏的情况下，驱动晶体管T1的栅极电极的电压也不直接泄漏。在实施例中，数据电压Vdata通过存储电容器Cst直接传送到驱动晶体管T1的栅极电极，而不经过驱动晶体管T1的另一电极，并且因此，即使在根据像素的位置存在驱动电压ELVDD的差异的情况下，也确定存储在存储电容器Cst中的电压而不受驱动电压ELVDD的差异的影响。
保持电容器Chold(在下文中也称为第二电容器)包括连接到存储电容器Cst的第二电极的第一电极和接收驱动电压ELVDD的第二电极。保持电容器Chold的第一电极另外连接到第二晶体管T2的第二电极和第五晶体管T5的第二电极。根据保持电容器Chold，即使在周围信号改变的情况下，D节点的电压也保持不变，使得其可以具有恒定电压。
第三晶体管T3(在下文中也称为补偿晶体管)可以包括连接到被施加第二扫描信号GC(N)的第二扫描线的栅极电极、连接到驱动晶体管T1的第二电极的第一电极(输入侧电极)以及连接到G节点的第二电极(输出侧电极)。因此，第三晶体管T3的第二电极连接到存储电容器Cst的第一电极、驱动晶体管T1的驱动栅极电极以及第四晶体管T4的第二电极。第三晶体管T3可以使驱动晶体管T1的阈值电压能够传送到存储电容器Cst的第一电极并且通过形成用于补偿驱动晶体管T1的阈值电压的补偿路径使驱动晶体管T1的阈值电压能够被补偿。因此，即使在包括在每个像素中的驱动晶体管T1的阈值电压不同的情况下，驱动晶体管T1也可以根据施加的数据电压Vdata输出恒定的输出电流。
第四晶体管T4(在下文中也称为G节点初始化晶体管)包括连接到被施加第三扫描信号GI(N)的第三扫描线的栅极电极、接收第一初始化电压Vint的第一电极以及连接到G节点的第二电极。第四晶体管T4用于将存储电容器Cst的第一电极和驱动晶体管T1的栅极电极初始化为第一初始化电压Vint。
第五晶体管T5(在下文中也称为D节点初始化晶体管)包括连接到被施加第二扫描信号GC(N)的第二扫描线的栅极电极、接收参考电压Vref的第一电极以及连接到D节点的第二电极。第五晶体管T5用于通过将存储电容器Cst的第二电极和保持电容器Chold的第一电极各自改变为参考电压Vref来初始化存储电容器Cst的第二电极和保持电容器Chold的第一电极。
第六晶体管T6(在下文中也称为电流传送晶体管)包括连接到被施加第二发射控制信号EM2(N)的第二发射信号线的栅极电极、连接到驱动晶体管T1的第二电极的第一电极(输入侧电极)以及连接到发光二极管LED的阳极(在下文中也称为阳极电极)的第二电极(输出侧电极)。在本文中，第六晶体管T6的第一电极还连接到第三晶体管T3的第一电极，并且第六晶体管T6的第二电极还连接到第七晶体管T7的第二电极。第六晶体管T6用于基于第二发射控制信号EM2(N)将驱动晶体管T1的输出电流传输到发光二极管LED或者阻断驱动晶体管T1的输出电流。
第七晶体管T7(在下文中也称为阳极初始化晶体管)包括连接到被施加第四扫描信号EB(N)的第四扫描线的栅极电极、被施加第二初始化电压Vaint的第一电极和连接到发光二极管LED的阳极电极的第二电极。第七晶体管T7的第二电极还连接到第六晶体管T6的第二电极。第七晶体管T7具有第二初始化电压Vaint以初始化发光二极管LED的阳极。根据实施例，第七晶体管T7可以接收第一初始化电压Vint并将其传送到阳极电极，并且将在本公开的精神和范围内通过图22等描述该实施例。
第八晶体管T8(在下文中也称为偏置晶体管)包括连接到被施加第四扫描信号EB(N)的第四扫描线的栅极电极、被施加偏置电压Vbias的第一电极和连接到驱动晶体管T1的第一电极的第二电极。第八晶体管T8的第二电极也连接到第九晶体管T9的第二电极。第八晶体管T8可以将驱动晶体管T1的第一电极的偏置作为偏置电压Vbias保持恒定，并且即使在执行高频或低频驱动的情况下，也可以允许驱动晶体管T1输出恒定的输出电流而不改变驱动晶体管T1的偏置。因此，即使在数据电压Vdata没有传送到显示像素的时段期间，驱动晶体管T1也可以恒定地生成输出电流。
第九晶体管T9(在下文中也称为驱动电压传送晶体管)包括连接到被施加第一发射控制信号EM1(N)的第一发射信号线的栅极电极、被施加驱动电压ELVDD的第一电极(输入侧电极)和连接到驱动晶体管T1的第一电极的第二电极(输出侧电极)。第九晶体管T9的第二电极也连接到第八晶体管T8的第二电极。第九晶体管T9用于基于第一发射控制信号EM1(N)将驱动电压ELVDD传送到驱动晶体管T1。
图1中的所有晶体管可以通过使用多晶半导体形成，可以掺杂有相同类型的掺杂颗粒，并且可以在施加低电压的情况下导通，并且在施加高电压的情况下截止。因此，栅极导通电压是低电平电压，并且栅极截止电压是高电平电压。晶体管的这种特性是用于分析图2的波形图的基础。
发光二极管LED包括连接到第六晶体管T6的第二电极的阳极和连接到驱动低电压ELVSS的阴极。发光二极管LED可以发射具有与从驱动晶体管T1供应的电流相对应的亮度的光。发光二极管LED可以包括发射层，发射层包括有机发射材料和无机发射材料中的至少一种。空穴和电子从阳极和阴极注入到发射层中，并且通过使注入的空穴和电子复合所形成的激子在它们从激发态下降到基态的情况下被发射。发光二极管LED可以发射原色之一的光或白光。原色的示例可以包括红色、绿色和蓝色的三原色。原色的其他示例包括黄色、青色和品红色。根据实施例，可以通过进一步包括附加滤色器或颜色转换层来改善颜色显示特性。
在图1中所示的显示像素的电路结构中，除了发光二极管LED之外的部分也可以被称为像素电路单元，并且像素电路单元可以被划分成允许驱动晶体管T1产生输出电流的第一像素电路单元和使发光二极管LED的阳极初始化的第二像素电路单元。在图1中，第二像素电路单元可以包括第七晶体管T7，并且第一像素电路单元可以包括除了图1中的发光二极管LED和第七晶体管T7之外的所有组件。例如，在图1的实施例中，第一像素电路单元可以包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第八晶体管T8、第九晶体管T9、存储电容器Cst和保持电容器Chold。
在下文中，将描述在将图2的波形的信号施加到图1的像素的情况下像素的操作。
图2示出图示施加到图1的显示像素的信号的波形图。
参照图2，还参照图1，在施加到像素的信号被划分为时段的情况下，它们被划分为初始化时段、补偿时段、写入时段和偏置时段，并且另外，其中第一发射控制信号EM1(N)和第二发射控制信号EM2(N)具有低电压的时段被称为发射时段。在图2中，可以交替地包括三次初始化时段和补偿时段，但是根据实施例可以各自仅包括一次。
首先，发射时段是发光二极管LED发光的时段，并且通过第一发射控制信号EM1和第二发射控制信号EM2施加栅极导通电压(低电平电压)以导通第九晶体管T9和第六晶体管T6。在第九晶体管T9导通使得驱动电压ELVDD传送到驱动晶体管T1的情况下，根据驱动晶体管T1的栅极电极的电压产生输出电流。驱动晶体管T1的输出电流通过导通的第六晶体管T6传输到发光二极管LED，以使发光二极管LED能够发光。在图2中，几乎没有示出第一发射控制信号EM1和第二发射控制信号EM2施加栅极导通电压(低电平电压)的发射时段，但是实际上，发射时段具有最长的时间。然而，因为仅执行以上操作，所以发射时段在图2中示出而没有详细说明。
在发射时段结束的情况下，进入初始化时段。
当第二发射控制信号EM2改变为栅极截止电压(高电平电压)时，发射时段结束，并且施加第二发射控制信号EM2的栅极截止电压的时段包括初始化时段、补偿时段、写入时段和偏置时段。保持第一发射控制信号EM1的栅极导通电压(低电平电压)。
初始化时段是其中第三扫描信号GI(N)改变为栅极导通电压(低电平电压)并且栅极导通电压(低电平电压)施加到第一发射控制信号EM1的时段。
在初始化时段期间，接收第三扫描信号GI(N)的第四晶体管T4导通，以通过将连接到第四晶体管T4的第二电极的G节点(存储电容器Cst的第一电极、驱动晶体管T1的栅极电极和第三晶体管T3的第二电极)改变为第一初始化电压Vint来进行初始化。在实施例中，第一初始化电压Vint可以是能够导通驱动晶体管T1的低电压。因此，驱动晶体管T1可以在经过初始化时段的同时具有导通状态。
第九晶体管T9通过第一发射控制信号EM1保持导通状态，并且驱动电压ELVDD被传输到驱动晶体管T1的第一电极。
此后，在初始化时段结束的情况下，进入补偿时段。
当第三扫描信号GI(N)改变为栅极截止电压(高电平电压)时，初始化时段结束，并且第二扫描信号GC(N)改变为栅极导通电压(低电平电压)以进入补偿时段。还保持第一发射控制信号EM1(N)的栅极导通电压(低电平电压)。
在补偿时段期间，被施加第二扫描信号GC(N)的第三晶体管T3和第五晶体管T5导通，并且被施加第一发射控制信号EM1(N)的第九晶体管T9也保持在导通状态。
第五晶体管T5被导通以将连接到第五晶体管T5的第二电极的D节点(存储电容器Cst的第二电极、保持电容器Chold的第一电极和第二晶体管T2的第二电极)改变为参考电压Vref。由于参考电压Vref，D节点的电压变得恒定。
第九晶体管T9被导通，并且驱动电压ELVDD传输到驱动晶体管T1，并且第三晶体管T3被导通，以形成驱动晶体管T1的第二电极和栅极电极连接的结构(二极管连接结构)。在初始化时段期间，驱动晶体管T1由于第一初始化电压Vint而导通，并且因此，驱动电压ELVDD输入到驱动晶体管T1的第一电极，并且输出到驱动晶体管T1的第二电极并且通过第三晶体管T3传输到G节点(驱动晶体管T1的栅极电极和存储电容器Cst的第一电极)。
因此，尽管驱动晶体管T1的栅极电极的电压随着第一初始化电压Vint的增加而逐渐增加，但是驱动晶体管T1在驱动晶体管T1的阈值电压处截止，以防止驱动电压ELVDD再流到驱动晶体管T1的栅极电极。因此，驱动晶体管T1的栅极电极的电压具有驱动晶体管T1的阈值电压值。
在如上描述的补偿时段之后，存储电容器Cst的第二电极具有参考电压Vref，并且存储电容器Cst的第一电极具有驱动晶体管T1的阈值电压值。
在图2中，以上初始化时段和补偿时段可以交替地再执行两次。每个时段再操作两次，并且因此，可以更可靠地执行初始化操作和补偿操作，使得初始化或补偿的电压可以清楚地存储在电容器Cst和Chold中的每一个中。然而，根据实施例，可以仅包括一次初始化时段和补偿时段，或者可以包括各种次数的初始化时段和补偿时段。
在图2的第三补偿时段结束的情况下，进入写入时段。
当第二扫描信号GC(N)和第一发射控制信号EM1(N)改变为栅极截止电压(高电平电压)时，补偿时段结束，并且进入写入时段。此后，将第一扫描信号GW(N)改变为栅极导通电压(低电平电压)，从而将数据电压Vdata写入显示像素。
在写入时段期间，接收第一扫描信号GW(N)的第二晶体管T2导通，使得数据电压Vdata输入到第二晶体管T2的第一电极并且输出到第二电极，并且因此，连接到第二晶体管T2的第二电极的D节点(存储电容器Cst的第二电极、保持电容器Chold的第一电极和第五晶体管T5的第二电极)改变为数据电压Vdata。
下面将描述存储电容器Cst的操作。
存储电容器Cst的第二电极(D节点)在经过补偿时段的同时保持在参考电压Vref，并且改变为数据电压Vdata。存储电容器Cst的第一电极(G节点)的电压值与存储电容器Cst的第二电极的电压变化量成比例地改变。例如，存储电容器Cst的第二电极的电压变化量是数据电压Vdata和参考电压Vref之间的电压差，并且因此，存储电容器Cst的第一电极的电压另外地从阈值电压改变了与数据电压Vdata和参考电压Vref之间的电压差成比例的值。存储电容器Cst的第一电极的电压值可以降低。存储电容器Cst的第一电极的电压值与驱动晶体管T1的栅极电极的电压值相同，并且因此，存储电容器Cst的第一电极的电压与驱动晶体管T1的栅极电极的电压降低一样多，确定在发射时段期间驱动晶体管T1导通的程度，并且确定输出电流的量值。
在图2中，写入时段可以进行1H，1H可以指示一个水平时段，并且一个水平时段可以对应于一个水平同步信号(Hsync)。1H可以指示在将栅极导通电压施加到扫描线之后将栅极导通电压施加到下一行的扫描线的时间。参照图2，可以检查出初始化时段、补偿时段、偏置时段和发射时段比写入时段1H长，并且根据实施例，补偿时段可以具有3H或更长的时间，从而可以充分地补偿驱动晶体管T1的阈值电压。例如，在像素将用于补偿驱动晶体管T1的阈值电压的补偿时段和用于写入数据电压Vdata的写入时段分开并且通过使补偿时间是写入时段1H的三倍以上长来执行高速驱动的情况下，尽管1H的时间非常短，但是补偿时间不是不足的，从而可以在高速驱动期间通过确保3H或更长的时间实现足够的补偿。
在写入时段期间，存储电容器Cst的第一电极的电压(例如驱动晶体管T1的栅极电极的电压)在驱动晶体管T1的阈值电压下改变了与数据电压Vdata和参考电压Vref之间的电压差成比例的值，并且因此，其具有独立于驱动电压ELVDD的电压值。因此，即使在驱动电压ELVDD根据像素的位置不恒定的情况下，像素的驱动晶体管T1的栅极电极的电压也没有影响或影响很小，使得显示亮度不改变。因此，即使每个像素根据驱动电压ELVDD的位置而不同，也可以显示恒定的亮度。
在写入时段结束的情况下，进入偏置时段。
当第一扫描信号GW(N)改变为栅极截止电压(高电平电压)时，补偿时段结束，并且第四扫描信号EB(N)改变为栅极导通电压(低电平电压)以进入偏置时段。在图2中，第四扫描信号EB(N)具有栅极导通电压(低电平电压)和栅极截止电压(高电平电压)重复三次的结构，但是根据实施例，它们可以仅重复一次，使得施加栅极导通电压一次。
在偏置时段期间，接收第四扫描信号EB(N)的第七晶体管T7和第八晶体管T8导通。
首先，第七晶体管T7导通，以将连接到第七晶体管T7的第二电极的部分(发光二极管LED的阳极和第六晶体管T6的第二电极)的电压改变为第二初始化电压Vaint。因此，偏置时段也是发光二极管LED的阳极被初始化的时段，因而偏置时段也可以被称为阳极初始化时段。
第八晶体管T8导通，以将连接到第八晶体管T8的第二电极的部分(驱动晶体管T1的第一电极和第九晶体管T9的第二电极)的电压改变为偏置电压Vbias。
驱动晶体管T1的第一电极的电压保持在偏置电压Vbias，以防止驱动晶体管T1的端子之间的电压关系改变，并且使驱动晶体管T1产生恒定的输出电流。例如，在执行高频或低频驱动的情况下，可能需要驱动晶体管T1通过使用经由第二晶体管T2输入的一个数据电压Vdata来长时间产生输出电流，但是随着时间的推移，在随着驱动晶体管T1的每个端子的电压关系改变的同时，输出电流可能改变。然而，周期性地施加偏置电压Vbias以防止驱动晶体管T1的电压关系改变并且保持输出电流恒定。
偏置电压Vbias可以具有恒定的电压电平，并且可以根据发射显示装置的特性为每个装置设定不同的电压。
在上文中，已经描述了像素的电路结构和操作。
在下文中，将参照图3至图10详细描述根据实施例的像素中的像素电路单元的平面结构。例如，下面的图3至图10中未示出发光二极管LED，但是将描述位于发光二极管LED下方的像素电路单元的结构。
图3至图10各自示出根据实施例的取决于显示像素的制造顺序的每一层的示意性俯视平面图。
首先，参照图3，还参照图1，半导体层130设置在基底110(参见图11)上。
在本文中，基底110可以包括具有刚性性质的材料(诸如玻璃)以便不弯折，或者可以包括可以弯折的柔性材料(诸如塑料或聚酰亚胺)。在柔性基底的情况下，基底110可以具有聚酰亚胺层和在聚酰亚胺层上的由无机绝缘材料形成的阻挡层双层地形成的双层结构。
根据实施例，半导体层130可以由硅半导体(例如，多晶半导体)形成，或者可以由氧化物半导体或非晶半导体形成。半导体层130的一部分可以通过等离子体处理或掺杂杂质而具有与导体相同或相似的特性，使得可以传送电荷。半导体层130的晶体管的沟道部分也可以不掺杂杂质。
半导体层130包括在每个晶体管中包括的半导体1131、1132、1133、1134、1135、1136、1137、1138和1139，并且另外，还包括被施加参考电压Vref的第一参考电压线174-1和被施加第二初始化电压Vaint的第二-1初始化电压线175-1。在半导体层130中，第一参考电压线174-1和第二-1初始化电压线175-1在第一方向DR1(在下文中也称为水平方向)上延伸，并且其可以被掺杂以具有与导体的特性相当的特性。
驱动晶体管T1包括第一半导体1131，第二晶体管T2包括第二半导体1132，第三晶体管T3包括第三半导体1133，第四晶体管T4包括第四半导体1134，第五晶体管T5包括第五半导体1135，第六晶体管T6包括第六半导体1136，第七晶体管T7包括第七半导体1137，第八晶体管T8包括第七半导体1138，并且第九晶体管T9包括第九半导体1139。在图3中，驱动晶体管T1的第一半导体1131可以包括第一区域1131-1和第二区域1131-2，第一区域1131-1可以对应于驱动晶体管T1的第一电极，并且第二区域1131-2可以对应于驱动晶体管T1的第二电极。驱动晶体管T1的沟道区域可以位于第一半导体1131的第一区域1131-1和第二区域1131-2之间。参照图3，驱动晶体管T1的第一半导体1131可以具有弯折结构以具有欧米伽(Ω)形状，并且第一区域1131-1延伸以连接到第八半导体1138和第九半导体1139。第二区域1131-2可以延伸以连接到第三半导体1133和第六半导体1136，第三半导体1133可以进一步延伸以连接到第四半导体1134，第六半导体1136可以进一步延伸以连接到第七半导体1137，并且第七半导体1137可以进一步延伸以连接到第二-1初始化电压线175-1。
在半导体层130中，在本发明的精神和范围内，第二半导体1132、第五半导体1135和第一参考电压线174-1可以与第一半导体1131等进行分离。根据图3，第二半导体1132和第五半导体1135各自具有弯折成n形的结构，并且第二半导体1132和第五半导体1135可以彼此连接。第五半导体1135可以延伸以连接到第一参考电压线174-1。
包括在第二晶体管T2至第九晶体管T9中的半导体1132、1133、1134、1135、1136、1137、1138和1139可以各自包括第一区域和第二区域，第一区域可以对应于第一电极，并且第二区域可以对应于第二电极。每个晶体管的沟道区域可以位于第一区域和第二区域之间。
参照图11，第一栅极绝缘层141可以设置在第一半导体层130(参照图3)上。在本公开的精神和范围内，第一栅极绝缘层141可以包括无机绝缘层，该无机绝缘层包括氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)等。
参照图4，还参照图1，包括驱动晶体管T1的栅极电极1151(在下文中被称为驱动栅极电极)的第一栅极导电层可以设置在第一栅极绝缘层141(参照图11)上。驱动晶体管T1的栅极电极1151可以对应于G节点中的一者。
第一栅极导电层包括第二晶体管T2至第九晶体管T9的栅极电极1152、1153、1154、1155、1156、1157、1158和1159以及驱动晶体管T1的栅极电极1151。例如，第二晶体管T2包括第二栅极电极1152，第三晶体管T3包括第三栅极电极1153，第四晶体管T4包括第四栅极电极1154，第五晶体管T5包括第五栅极电极1155，第六晶体管T6包括第六栅极电极1156，第七晶体管T7包括第七栅极电极1157，第八晶体管T8包括第八栅极电极1158，并且第九晶体管T9包括第九栅极电极1159。参照图4，第七栅极电极1157和第八栅极电极1158可以彼此连接，并且可以在第一方向DR1上延伸。半导体层130的与每个栅极电极重叠的部分位于每个晶体管的沟道区域中，并且第一区域和第二区域位于沟道区域的相对侧。
另外，第一栅极导电层还可以包括保持电容器Chold的第一电极ch1。保持电容器Chold的第一电极ch1位于没有形成半导体层130的部分中。保持电容器Chold的第一电极ch1可以对应于D节点中的一者。
第一栅极导电层可以包括诸如铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)的金属或其金属合金，并且可以是单层或多层。
在形成第一栅极导电层之后，可以执行等离子体处理或掺杂工艺以使半导体层130的未被第一栅极导电层覆盖的部分导电。例如，被第一栅极导电层覆盖的半导体层130可以不导电，并且半导体层130的未被第一栅极导电层覆盖的部分可以具有与导电层的特性相同的特性。
参照图11，第二栅极绝缘层142可以位于第一栅极导电层和第一栅极绝缘层141上。在本公开的精神和范围内，第二栅极绝缘层142可以包括无机绝缘层，该无机绝缘层包括氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等。
参照图5，还参照图1，第二栅极导电层可以设置在第二栅极绝缘层142(参见图11)上。
第二栅极导电层包括第一驱动电压线172-1、存储电容器Cst的第二电极Cst2以及重叠电极Cn2、Cn3、Cn4和Cn5。
第一驱动电压线172-1是在第一方向DR1上延伸的导线，具有宽的宽度以在平面图中与保持电容器Chold的第一电极ch1重叠，并且接收驱动电压ELVDD。第一驱动电压线172-1包括与每个保持电容器Chold的第一电极ch1的一部分重叠的开口172-1o。在示意性截面图中设置在第一驱动电压线172-1和保持电容器Chold的第一电极ch1之间的第二栅极绝缘层142在与第一驱动电压线172-1的开口172-1o对应的部分处也具有开口OP1(参见图6)，使得保持电容器Chold的第一电极ch1向上暴露以形成为连接到上导电层。与保持电容器Chold的第一电极ch1重叠的第一驱动电压线172-1和位于它们之间的第二栅极绝缘层142构成图1的保持电容器Chold，并且第一驱动电压线172-1的在平面图中与保持电容器Chold的第一电极ch1重叠的部分对应于保持电容器Chold的第二电极。
存储电容器Cst的第二电极Cst2可以大于驱动晶体管T1的栅极电极1151。存储电容器Cst的第二电极Cst2包括与驱动晶体管T1的栅极电极1151的一部分重叠的开口Cst2o。位于存储电容器Cst的第二电极Cst2的截面和驱动晶体管T1的栅极电极1151之间的第二栅极绝缘层142在与存储电容器Cst的第二电极Cst2的开口Cst2o对应的部分处也具有开口OP1(参见图6)，使得驱动晶体管T1的栅极电极1151向上暴露以形成为连接到上导电层。驱动晶体管T1的与存储电容器Cst的第二电极Cst2重叠的栅极电极1151和设置在它们之间的第二栅极绝缘层142构成图1的存储电容器Cst，并且驱动晶体管T1的栅极电极1151是驱动晶体管T1的栅极电极并且也是存储电容器Cst的第一电极。
重叠电极Cn2、Cn3、Cn4和Cn5中的每一者与半导体层130的一部分重叠以形成附加电容器。例如，用于第二晶体管T2的重叠电极Cn2与第二半导体1132的不与第二栅极电极1152重叠的部分重叠，以与相应的半导体形成附加电容器。用于第三晶体管T3的重叠电极Cn3与第三半导体1133的不与第三栅极电极1153重叠的部分重叠，以与相应的半导体形成附加电容器。例如，用于第四晶体管T4的重叠电极Cn4与第四半导体1134的不与第四栅极电极1154重叠的部分重叠，以与相应的半导体形成附加电容器。用于第三晶体管T3的重叠电极Cn3和用于第四晶体管T4的重叠电极Cn4可以延伸成整体。用于第五晶体管T5的重叠电极Cn5与第五半导体1135的不与第五栅极电极1155重叠的部分重叠，以与相应的半导体形成附加电容器。如上描述的附加电容器在图1中未示出，并且可以从图1中省略，因为其不会极大地影响像素的操作。如上描述的附加电容器防止与重叠电极Cn2、Cn3、Cn4和Cn5中的每一者重叠的半导体层130的电压特性改变，并且保护以避免其他部分中的电压波动(屏蔽其他部分中的电压波动)。根据实施例，可以省略重叠电极Cn2、Cn3、Cn4和Cn5以及附加电容器中的每一者。
根据图5的第二栅极导电层还包括在第一方向DR1上延伸的修复线RPL。在像素具有缺陷的情况下，修复线RPL可以与像素的一部分(例如，连接到具有位于上部的导电层(图7中的第四连接层SD14或图9中的第五连接层SD21)的发光二极管LED的阳极的部分)短路，并且可以向发光二极管LED施加恒定电流以发光。在本文中，在修复像素中产生通过修复线RPL传送的电流，并且将参照图12至图21描述修复像素。
第二栅极导电层可以包括诸如铜(Cu)、钼(Mo)、铝(Al)、钛(Ti)的金属或其金属合金，并且可以是单层或多层。
参照图11，第一层间绝缘层143可以位于第二栅极导电层上。第一层间绝缘层143可以包括无机绝缘层，该无机绝缘层包括氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)等，并且根据实施例，无机绝缘材料可以厚地形成，或者根据实施例，第一层间绝缘层143可以包括有机材料。
参照图6，开口OP1形成在诸如第一层间绝缘层143(参见图11)的绝缘层中。
开口OP1是形成在第一层间绝缘层143、第二栅极绝缘层142和第一栅极绝缘层141中的至少一者中的开口，并且半导体层130以及第一栅极导电层或第二栅极导电层在上部暴露以连接到设置在第一层间绝缘层143上的第一数据导电层。举例而言，在图6的开口OP1之中，仅与半导体层130重叠的开口OP1在第一层间绝缘层143、第二栅极绝缘层142和第一栅极绝缘层141中成整体，以暴露半导体层130。在开口OP1之中，与第一栅极导电层重叠的开口OP1在第一层间绝缘层143和第二栅极绝缘层142中成整体，以暴露第一栅极导电层。暴露第一栅极导电层的开口OP1还与分别位于第二栅极导电层的第一驱动电压线172-1和存储电容器Cst的第二电极Cst2中的开口172-1o和Cst2o重叠，以暴露下部第一栅极导电层，例如，保持电容器Chold的第一电极ch1和驱动晶体管T1的栅极电极1151。在开口OP1之中，在第一层间绝缘层143中形成与第二栅极导电层重叠的开口OP1，以暴露第二栅极导电层。
参照图7，还参照图1，第一数据导电层可以设置在第一层间绝缘层143(参见图11)上。
图7的第一数据导电层可以包括被施加恒定电压的电压线、可以被输入针对每帧而改变的信号(扫描信号或发射控制信号)的信号线以及连接层。
在图7的第一数据导电层中施加恒定电压的电压线可以包括第二驱动电压线172-2、第一初始化电压线173、第二参考电压线174-2、第二初始化电压线175和偏置电压线176。
在图7的第一数据导电层中针对每帧可以输入扫描信号的信号线可以包括被施加第一扫描信号GW(N)的第一扫描线161、被施加第二扫描信号GC(N)的第二扫描线162和162-1、被施加第三扫描信号GI(N)的第三扫描线163、被施加第一发射控制信号EM1(N)的第一发射信号线164、被施加第二发射控制信号EM2(N)的第二发射信号线165以及被施加第四扫描信号EB(N)的第四扫描线166。
在图7的第一数据导电层中，连接层可以包括第一连接层SD11、第二连接层SD12、第三连接层SD13和第四连接层SD14。
首先，将描述第一数据导电层的电压线。
第二驱动电压线172-2(在下文中也称为位于第一数据导电层中的驱动电压线)在弯折的同时在第一方向DR1上延伸，并且包括垂直部分172-21、水平部分172-22、屏蔽部分172-23、连接部分172-24和扩展部分172-25。
垂直部分172-21连接到分别在相对侧的连接部分172-24和扩展部分172-25，同时垂直部分172-21在垂直于第一方向DR1的方向(也称为第二方向DR2或垂直方向)上延伸，并且垂直部分172-21的中间部分是连接到水平部分172-22的部分。水平部分172-22具有从垂直部分172-21的中间部分在第一方向DR1上延伸并且连接到屏蔽部分172-23的结构，并且屏蔽部分172-23在第二方向DR2上延伸，与半导体层130的一部分重叠，屏蔽半导体层130，并且延伸以形成扩展部分172-25，并且垂直部分172-21被连接。屏蔽部分172-23的一部分可以具有这样的结构，该结构具有延伸宽度以构成扩展的屏蔽部分。
第二驱动电压线172-2的垂直部分172-21和屏蔽部分172-23在第二方向DR2上延伸并且与半导体层130的一部分重叠以屏蔽半导体层130。举例而言，垂直部分172-21可以与第一区域1131-1以及第八半导体1138和第九半导体1139的从第一半导体1131中的第一区域1131-1延伸的部分重叠并且屏蔽第一区域1131-1以及第八半导体1138和第九半导体1139的从第一半导体1131中的第一区域1131-1延伸的部分。屏蔽部分172-23可以与第二区域1131-2以及第三半导体1133和第六半导体1136的从第一半导体1131中的第二区域1131-2延伸的部分重叠并且屏蔽第二区域1131-2以及第三半导体1133和第六半导体1136的从第一半导体1131中的第二区域1131-2延伸的部分。因此，驱动晶体管T1的第一电极和第二电极以及晶体管的与其连接的电极的电压可以具有接收来自外部影响的电场的特性。
第二驱动电压线172-2可以另外地从垂直部分172-21的端部在第一方向DR1上延伸，并且第二驱动电压线172-2还可以包括通过开口OP1连接到第九晶体管T9的第九半导体1139和用于第三晶体管T3的重叠电极Cn3的连接部分172-24。因此，驱动电压ELVDD可以传送到第九晶体管T9的第一电极，并且驱动电压ELVDD传送到用于第三晶体管T3的重叠电极Cn3和与其成整体的用于第四晶体管T4的重叠电极Cn4。因此，附加电容器的第一侧处的电压保持在驱动电压ELVDD，并且因此与用于第三晶体管T3的重叠电极Cn3和用于第四晶体管T4的重叠电极Cn4重叠的半导体层130的电压可以保持恒定。
第二驱动电压线172-2还可以包括连接到垂直部分172-21和屏蔽部分172-23的扩展部分172-25。扩展部分172-25通过开口OP1连接到第一驱动电压线172-1。
第一初始化电压线173在第一方向DR1上延伸，并且通过开口OP1连接到第四半导体1134，以将第一初始化电压Vint传送到第四晶体管T4的第一电极。
第二参考电压线174-2在第一方向DR1上延伸，并且通过开口OP1连接到第五半导体1135以将参考电压Vref传送到第五晶体管T5的第一电极。从第五半导体1135延伸的第一参考电压线174-1也可以位于半导体层130中，并且参考电压Vref可以通过半导体层和第一数据导电层传输。
第二初始化电压线175可以在第一方向DR1上延伸，并且可以通过开口OP1连接到位于半导体层130中的第二-1初始化电压线175-1，以通过半导体层和第一数据导电层传送第二初始化电压Vaint。第二初始化电压线175还可以通过开口OP1连接到用于第二晶体管T2的重叠电极Cn2和用于第五晶体管T5的重叠电极Cn5。因此，附加电容器的第一侧处的电压可以保持在第二初始化电压Vaint，并且因此，与用于第二晶体管T2的重叠电极Cn2和用于第五晶体管T5的重叠电极Cn5重叠的半导体层130的电压可以保持恒定。
偏置电压线176在第一方向DR1上延伸，并且通过开口OP1连接到第八半导体1138，以将偏置电压Vbias传送到第八晶体管T8的第一电极。
将如下描述第一数据导电层中的信号线。
被施加第一扫描信号GW(N)的第一扫描线161在第一方向DR1上延伸，并且通过开口OP1连接到第二栅极电极1152。
被施加第二扫描信号GC(N)的第二扫描线162和162-1被划分为在第一方向DR1上延伸的两条线。第二-1扫描线162在第一方向DR1上延伸并且通过开口OP1连接到第三栅极电极1153，并且第二-2扫描线162-1在第一方向DR1上延伸并且通过开口OP1连接到第五栅极电极1155。根据实施例，两条第二扫描线162和162-1可以形成为一者，或者可以将具有不同时序的扫描信号施加到这两条第二扫描线162和162-1。
被施加第三扫描信号GI(N)的第三扫描线163在第一方向DR1上延伸，并且通过开口OP1连接到第四栅极电极1154。
被施加第一发射控制信号EM1(N)的第一发射信号线164在第一方向DR1上延伸并且通过开口OP1连接到第九栅极电极1159，并且被施加第二发射控制信号EM2(N)的第二发射信号线165在第一方向DR1上延伸并且通过开口OP1连接到第六栅极电极1156。
被施加第四扫描信号EB(N)的第四扫描线166可以在第一方向DR1上延伸，并且可以通过开口OP1连接到成整体的第七栅极电极1157和第八栅极电极1158。
下面将描述第一数据导电层中的连接层。
第一连接层SD11的第一端通过开口OP1连接到驱动晶体管T1的栅极电极1151，并且第二端通过开口OP1连接到第三半导体1133。因此，驱动晶体管T1的栅极电极1151和第三晶体管T3的第二电极通过第一连接层SD11连接。在第一连接层SD11和驱动晶体管T1的栅极电极1151通过开口OP1连接的情况下，它们通过位于或设置在存储电容器Cst的第二电极Cst2中的开口Cst2o连接。例如，开口OP1位于保持电容器Cst的第二电极Cst2的开口Cst2o内。第一连接层SD11也可以对应于G节点之一。
第二连接层SD12的第一端通过开口OP1连接到存储电容器Cst的第二电极Cst2，第二连接层SD12的中端通过开口OP1连接到保持电容器Chold的第一电极ch1，并且第二连接层SD12的第二端通过开口OP1连接到第二半导体1132和第五半导体1135之间的突出部分。因此，存储电容器Cst的第二电极Cst2、保持电容器Chold的第一电极ch1以及图1的其中第二晶体管T2的第二电极和第五晶体管T5的第二电极彼此连接所在的D节点由第二连接层SD12形成。因此，第二连接层SD12也可以对应于D节点之一，并且位于半导体层130中的第二半导体1132和第五半导体1135、保持电容器Chold的位于第一栅极导电层中的第一电极ch1以及存储电容器Cst的位于第二栅极导电层中的第二电极Cst2通过位于第一数据导电层中的第二连接层SD12连接。在第二连接层SD12和保持电容器Chold的第一电极ch1通过开口OP1连接的情况下，它们通过位于第一驱动电压线172-1中的开口172-1o连接。例如，开口OP1位于第一驱动电压线172-1的开口172-1o内。
第三连接层SD13通过开口OP1连接到第二半导体1132。第三连接层SD13连接到稍后将描述的第二数据导电层的数据线171，使得数据电压Vdata传送到第二晶体管T2的第一电极。
第四连接层SD14通过开口OP1连接到第六半导体1136和第七半导体1137之间的突出部分。第四连接层SD14是用于连接第六晶体管T6的第二电极和第七晶体管T7的第二电极以连接到发光二极管LED的阳极的部分。发光二极管LED的阳极的位置对于每个像素可以是不同的，并且如图7中所示，每个第四连接层SD14对于每个相邻像素可以具有不同的形状。
第一数据导电层可以包括诸如铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)的金属或其金属合金，并且可以是单层或多层。
参照图11，第一有机层144可以位于第一数据导电层上。第一有机层144可以是包括有机材料的有机绝缘层，并且可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的至少一种材料作为有机材料。
参照图8，开口OP2位于第一有机层144(参见图11)中。开口OP2暴露第一数据导电层并且连接到第二数据导电层。
参照图9，还参照图1，第二数据导电层可以设置在第一有机层144(参见图11)上。
第二数据导电层可以包括被施加数据电压Vdata的数据线171、驱动电压ELVDD被传输到的第三驱动电压线172-3、参考电压Vref被传输到的第三参考电压线174-3以及第五连接层SD21。
数据线171在第二方向DR2上延伸并且通过开口OP2连接到第三连接层SD13，并且因为第三连接层SD13通过开口OP1连接到第二半导体1132，所以数据电压Vdata通过第三连接层SD13传送到第二晶体管T2的第一电极。
第三驱动电压线172-3在第二方向DR2上延伸，并且通过开口OP2连接到第二驱动电压线172-2的扩展部分172-25。第二驱动电压线172-2的扩展部分172-25还通过开口OP1连接到第一驱动电压线172-1，并且因此，驱动电压ELVDD通过第三驱动电压线172-3在第二方向DR2上传送，并且还通过第二驱动电压线172-2和第一驱动电压线172-1在第一方向DR1上传送。由于驱动电压线具有这样的网格结构，驱动电压ELVDD可以在整个发射显示装置中具有恒定的电压值。
第三参考电压线174-3在第二方向DR2上延伸并且通过开口OP2连接到第二参考电压线174-2，第二参考电压线174-2通过开口OP1连接到第五半导体1135，并且参考电压Vref也传送到从第五半导体1135延伸的第一参考电压线174-1。根据此结构，参考电压Vref通过第三参考电压线174-3在第二方向DR2上传送，并且还通过第二参考电压线174-2和第一参考电压线174-1在第一方向DR1上传送。由于参考电压线具有这样的网格结构，参考电压Vref可以在整个发射显示装置中具有恒定的电压值。
第五连接层SD21通过开口OP2连接到第四连接层SD14，并且通过开口OP1连接到第六晶体管T6的第二电极和第七晶体管T7的第二电极。第五连接层SD21通过开口OP3(参见图10)连接到发光二极管LED的阳极，以将第六晶体管T6的第二电极和第七晶体管T7的第二电极连接到阳极。
第二数据导电层可以另外地包括垂直第一-1初始化电压线173-1，并且通过开口OP2连接到第一初始化电压线173，使得在第一方向DR1和第二方向DR2上施加第一初始化电压Vint。垂直第一-1初始化电压线173-1可以根据其位置改变为在第二方向DR2(垂直方向)上传送第二初始化电压Vaint的垂直第二初始化电压线或者在第二方向DR2(垂直方向)上传送驱动低电压ELVSS的驱动低电压线。每条导线可以连接到通过开口OP2施加相同电压的导线。
第二数据导电层可以包括诸如铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)的金属或其金属合金，并且可以是单层或多层。
在以上实施例中，可以看出，用于传送各种电压的电压线具有它们在导电层中形成的同时彼此连接的结构。这样的结构包括将相同的电压传送到网格结构或层以降低电阻使得根据像素的位置而电压降较小且电压差较小的构造。与以上实施例中不同，其他电压线也可以具有网格结构或形成在导电层中。
参照图11，第二有机层145可以位于第二数据导电层上。第二有机层145可以是有机绝缘体，并且可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的至少一种材料。
参照图10，还参照图1，在第二有机层145(参见图11)中形成开口OP3，位于第二有机层145上的发光二极管LED的阳极通过开口OP3连接到位于第二数据导电层上的第五连接层SD21。因此，第六晶体管T6的第二电极和第七晶体管T7的第二电极可以连接到阳极，并且驱动晶体管T1的输出电流可以通过第六晶体管T6传送到发光二极管LED的阳极。
尽管未示出，但是可以如下简要地描述第二有机层145的上部的结构。
构成像素的发光二极管LED可以位于第二有机层145的上部处。阳极位于第二有机层145上，并且设置具有与阳极重叠的开口的像素限定层。像素限定层可以与阳极的一部分重叠，并且阳极的其余部分可以通过开口暴露。间隔件可以位于像素限定层上方。
发射层设置在像素限定层的开口中和阳极上，并且阴极位于像素限定层和发射层上。发射层可以由有机发光材料形成，并且相邻的发射层可以显示不同的颜色。根据实施例，可以另外地形成滤色器或颜色转换层以显示颜色。
封装层或封装基底可以位于阴极上以保护由有机材料形成的发射层免受可能从外部引入的湿气或氧的影响。封装层可以包括无机层和有机层，并且可以包括无机层、有机层和无机层的三层结构。
根据实施例，感测电极可以进一步位于封装层上以实现触摸感测。根据实施例，偏振器可以位于发射显示装置的最外侧。在本公开的精神和范围内，偏振器可以用于防止在用户在从阳极、阴极和感测电极等反射来自外部光的入射光时识别出来自外部光的入射光的情况下显示品质的劣化。
在上文中，已经详细描述了根据实施例的发射显示装置的像素的像素电路单元的平面结构。
在下文中，将参照图11基于图1的D节点的连接关系来描述驱动晶体管T1的栅极电极1151、存储电容器Cst和保持电容器Chold之间的连接关系。
图11示出根据实施例的发射显示装置的局部示意性截面图。
参照图11，还参照图1、图3、图7，整个发光显示面板的示意性截面如下。
包括驱动晶体管T1的第一半导体1131的半导体层130位于基底110上。半导体层130包括沟道区域以及位于沟道区域的相对侧的第一区域和第二区域。
基底110和半导体层130被第一栅极绝缘层141覆盖。根据实施例，第一栅极绝缘层141可以仅设置在半导体层130上。
包括驱动晶体管T1的栅极电极1151和保持电容器Chold的第一电极ch1的第一栅极导电层设置在第一栅极绝缘层141上。半导体层130的在平面图中与栅极电极重叠的区域可以是沟道区域，并且驱动晶体管T1的沟道区域可以与驱动晶体管T1的栅极电极1151重叠。
第一栅极导电层被第二栅极绝缘层142覆盖，并且包括存储电容器Cst的第二电极Cst2和第一驱动电压线172-1的第二栅极导电层设置在第二栅极绝缘层142上。
存储电容器Cst的第二电极Cst2与驱动晶体管T1的栅极电极1151重叠以形成存储电容器Cst，并且第一驱动电压线172-1与保持电容器Chold的第一电极ch1重叠以形成保持电容器Chold。
第一驱动电压线172-1具有开口172-1o，使得稍后将描述的第二数据导电层(第二连接层SD12)可以连接到保持电容器Chold的第一电极ch1。
第二栅极导电层被第一层间绝缘层143覆盖，并且包括第二驱动电压线172-2和第二连接层SD12的第一数据导电层设置在第一层间绝缘层143上。
第二连接层SD12的第一端通过形成在第一驱动电压线172-1的开口172-1o以及第一层间绝缘层143和第二栅极绝缘层142中的开口OP1连接到保持电容器Chold的第一电极ch1。第二连接层SD12的第二端通过形成在第一层间绝缘层143中的开口OP1连接到存储电容器Cst的第二电极Cst2。虽然在图11中未示出，但是第二连接层SD12进一步延伸并且通过开口OP1连接到位于半导体层130上的第二半导体1132和第五半导体1135。由第二连接层SD12连接的所有部分对应于图1的D节点，并且D节点分别位于半导体层130、第一栅极导电层和第二栅极导电层上，以将它们与位于第一数据导电层中的第二连接层SD12连接。
第一数据导电层被第一有机层144覆盖，并且包括第三驱动电压线172-3的第二数据导电层设置在第一有机层144上。尽管在图11中未示出，但是在第一有机层144中，参照图8，开口OP2可以定位成连接第二数据导电层和第一数据导电层。
参照图11，第二数据导电层被第二有机层145覆盖。参照图10，开口OP3可以定位成连接阳极和第二数据导电层。包括阳极、发射层和阴极的发光二极管LED可以位于第二有机层145上。
参照图11，还参照图1，驱动晶体管T1的栅极电极1151起到两个作用：与第一半导体1131构成位于基底110上的驱动晶体管T1；以及构成存储电容器Cst，同时与位于远离基底110的方向上的上侧的存储电容器Cst的第二电极Cst2重叠。
保持电容器Chold通过使位于第一栅极导电层中的保持电容器Chold的第一电极ch1与位于第二栅极导电层中的第一驱动电压线172-1重叠而形成。在它们之中，保持电容器Chold的第一电极ch1通过第二连接层SD12连接到存储电容器Cst的第二电极Cst2。
如上所述，在通过使用两个电容器Cst和Chold来增加总电容的情况下，可以保持驱动晶体管T1的栅极电极1151的电压，并且因此，可以减小在低频驱动期间在高灰度下可能发生的亮度差，并且在以高频驱动的情况下，可以消除串扰或者可以降低功耗，由此改善发射显示装置的显示品质。
在上文中，已经描述了根据实施例的显示像素的结构。在下文中，将详细描述能够修复显示像素之一中的缺陷的修复像素。
首先，将参照图12描述发射显示装置的总体结构。
图12示出根据实施例的发射显示装置的示意性俯视平面图。
参照图12，根据实施例的发射显示装置DP可以包括显示区域DA、在第一方向DR1上位于显示区域DA的相对侧的第一修复像素区域RPXl和第二修复像素区域RPXr以及在显示区域DA外部的驱动芯片(IC)50。
图12中的显示区域DA中所示的显示像素R、G和B的设置可以指示包括在显示像素中的发光二极管的设置。布置或设置在显示区域DA中的发光二极管的设置和数量可以根据实施例而变化。
第一修复像素区域RPXl和第二修复像素区域RPXr在第一方向DR1上位于显示区域DA的相对侧，第一修复像素区域RPXl位于显示区域DA的左侧，并且第二修复像素区域RPXr位于显示区域DA的右侧。可以在第一修复像素区域RPXl和第二修复像素区域RPXr中的每一者中形成与形成在显示区域DA中的显示像素的行数相同数量的修复像素。
在图12的显示区域DA的中心处示出在第二方向DR2上延伸的虚线。在位于虚线左侧的显示像素R、G和B中出现“有缺陷的显示像素”的情况下，使用位于左侧的第一修复像素区域RPXl进行修复，并且在位于虚线右侧的显示像素R、G和B中出现“有缺陷的显示像素”的情况下，可以使用位于右侧的第二修复像素区域RPXr进行修复。
发射显示装置DP由驱动芯片(IC)50驱动，并且尽管在图12中示出五个驱动芯片(IC)50，但是根据实施例，其可以仅包括一个驱动芯片(IC)50。
虽然在图12中未示出，但是在第一修复像素区域RPXl和第二修复像素区域RPXr的外部还可以包括生成扫描信号或发射控制信号的扫描驱动器。
根据实施例，可以仅包括第一修复像素区域RPXl和第二修复像素区域RPXr中的一者。
在上文中，已经通过图12描述了发射显示装置的示意性设置。
在下文中，将通过图13描述包括在第一修复像素区域RPXl和第二修复像素区域RPXr中的一个修复像素的电路结构。
图13示出根据实施例的发射显示装置中包括的修复像素的等效电路的示意图。
在图13的示意性电路图中，除了修复像素的电路图之外，还示出连接到有缺陷的像素的等效电路图的示意图。
在图13中，修复像素RPX被划分为两个部分。第一修复像素单元RPX-1具有与图1的显示像素的电路结构相同的电路结构，并且第二修复像素单元RPX-2具有与图1的显示像素的电路结构不同的电路结构。修复像素RPX不包括发光二极管LED，并且电流可以传送到有缺陷的显示像素的发光二极管LED。
第一修复像素单元RPX-1可以具有与图1中的第一像素电路单元的电路结构相同的电路结构，包括除了发光二极管LED和第七晶体管T7之外的所有组件。
修复像素RPX不包括发光二极管LED，因为必须将电流传送到有缺陷的像素的发光二极管LED，并且不包括用于初始化发光二极管LED的阳极的第七晶体管T7。因此，修复像素RPX不包括发光二极管LED和第七晶体管T7。
因为第一修复像素单元RPX-1的电路结构与图1的显示像素的第一像素电路单元的电路结构相同，所以可以省略其描述。修复像素RPX中可以不包括显示像素的第二像素电路单元。在本文中，图1中的第一像素电路单元可以包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第八晶体管T8、第九晶体管T9、存储电容器Cst和保持电容器Chold，并且第二像素电路单元可以包括发光二极管LED和第七晶体管T7。
显示像素的修复像素RPX还可以包括第二修复像素单元RPX-2，并且第二修复像素单元RPX-2可以包括第十晶体管T10、第十一晶体管T11和附加电容器Cadd。
显示像素中包括的存储电容器Cst和保持电容器Chold的电容大小可以与修复像素RPX中包括的存储电容器Cst和保持电容器Chold的电容大小不同。附加电容器Cadd的电容大小可以与显示像素中包括的存储电容器Cst和保持电容器Chold的电容大小不同。
显示像素中包括的第一像素电路单元中包括的晶体管的尺寸可以与第一修复像素单元RPX-1中包括的晶体管的尺寸相同。包括在第二修复像素单元RPX-2中的第十晶体管T10和第十一晶体管T11的尺寸可以与包括在第一像素电路单元中的一个晶体管的尺寸相同。
根据实施例，显示像素和修复像素RPX可以包括具有与上面描述的尺寸不同的尺寸的晶体管和电容器，并且显示像素中包括的存储电容器Cst和保持电容器Chold的电容大小可以与修复像素RPX中包括的存储电容器Cst和保持电容器Chold的电容大小相同。
如下将描述第二修复像素单元RPX-2的详细结构。
第十晶体管T10(在下文中也称为修复输出端子晶体管)包括连接到被施加第二发射控制信号EM2(N)的第二发射信号线的栅极电极、连接到第六晶体管T6的第二电极的第一电极(输入侧电极)以及连接到第十一晶体管T11的第二电极和附加电容器Cadd的第一电极的第二电极(输出侧电极)。在本文中，第六晶体管T6的第二电极和第十晶体管T10的第一电极连接到修复线RPL，并且可以连接到有缺陷的显示像素的发光二极管LED。在第十晶体管T10基于第二发射控制信号EM2(N)将驱动晶体管T1的输出电流输出到修复线RPL的情况下，修复像素RPX的输出端子可以连接到附加电容器Cadd，使得修复像素RPX的输出端子处的电压可以是恒定的。
第十一晶体管T11(在下文中也称为附加电容器初始化晶体管)可以包括连接到被施加第四扫描信号EB(N)的第四扫描线的栅极电极1157(参见图10)、接收第一初始化电压Vint的第一电极以及连接到第十晶体管T10的第二电极和附加电容器Cadd的第一电极的第二电极。第十一晶体管T11用于将附加电容器Cadd的第一电极初始化为第一初始化电压Vint。
根据实施例，第十一晶体管T11的第二电极可以接收第二初始化电压Vaint(参见图1)，以像第七晶体管T7一样将其传送到附加电容器Cadd的第一电极。在该实施例中，不同之处在于，修复像素RPX仅仅不包括发光二极管LED，并且与第七晶体管T7对应的第十一晶体管T11连接到附加电容器Cadd。修复像素RPX还可以包括第十晶体管T10和附加电容器Cadd。
附加电容器Cadd(在下文中被称为修复输出端子电容器)包括与第十晶体管T10的第二电极和第十一晶体管T11的第二电极连接的第一电极以及接收驱动电压ELVDD的第二电极。根据附加电容器Cadd，即使在外围信号波动的情况下，修复像素RPX的输出端子处的电压也可以是恒定的。
从包括在修复像素RPX中的驱动晶体管T1输出的电流通过第六晶体管T6输出到修复线RPL，并且传送到有缺陷的显示像素的发光二极管LED。通过从修复线RPL到有缺陷的显示像素使晶体管、电极和/或电容器重叠产生的电容和从修复线RPL产生的电阻可能导致RC延迟，并且在图13中，通过将等效电路转换为RC延迟单元RCs来示出导致RC延迟的结构。
将通过图14至图21描述根据具有如上描述的电路结构的修复像素RPX的实施例的平面结构。
图14至图21各自示出根据实施例的取决于修复像素的制造顺序的每个层的示意性俯视平面图。
参照图14至图21，还参照图12和图13，示出位于显示区域DA左侧的第一修复像素区域RPXl中的一个修复像素RPX。修复像素RPX可以占据比显示像素的面积大的面积，并且修复像素RPX可以具有比显示像素大出了由修复像素RPX中的附加电容器Cadd占据的面积的面积。
在下文中，在形成修复像素RPX的每个步骤中，其可以由与参照图3至图11描述的显示区域的每个步骤中相同的材料或类似的材料同时形成。在下文中，将描述图3至图10中所示的显示区域的像素结构与图14至图21中所示的修复像素RPX的像素结构之间的差异。显示区域的像素结构和修复像素RPX的像素结构相同的部分可以与参照图3至图10描述的那些相同。
首先，参照图14，还参照图13，半导体层130设置在基底110(参见图11)上。
与图3中所示的显示像素的半导体层130中不同，图14中所示的修复像素RPX的半导体层130不包括第七半导体1137，而是包括修复像素半导体1137-1。
在图3中所示的显示像素的半导体层130中，第六半导体1136和第二-1初始化电压线175-1连接到在第二方向DR2上延伸的第七半导体1137。然而，图14中所示的修复像素RPX的半导体层130包括从第六半导体1136在第一方向DR1上延伸并且在第二方向DR2上弯折的修复像素半导体1137-1而不是第七半导体1137，并且通过修复像素半导体1137-1连接到第二-1初始化电压线175-1。在本文中，第十晶体管T10的沟道可以位于从修复像素半导体1137-1在第一方向DR1上延伸的部分中，并且第十一晶体管T11的沟道可以位于在第二方向DR2上延伸的部分中。
参照图11，还参照图13和图15，第一栅极绝缘层141可以设置在半导体层130上，并且包括驱动晶体管T1的栅极电极1151的第一栅极导电层可以设置在第一栅极绝缘层141上，如图15中所示。驱动晶体管T1的栅极电极1151可以对应于G节点之一。
与图4中所示的显示像素的第一栅极导电层中不同，图15中所示的修复像素RPX的第一栅极导电层还可以包括附加电容器Cadd的第一电极Cadd1、第十晶体管T10的第十栅极电极1157-1以及多个信号线连接器GAT11、GAT12和GAT13。
附加电容器Cadd的第一电极Cadd1可以形成在沿第一方向DR1远离保持电容器Chold的第一电极ch1的位置处，并且附加电容器Cadd的第一电极Cadd1所在的部分可以位于与显示像素对应的区域的外部，以具有比显示像素的面积大出了在修复像素RPX中形成附加电容器Cadd的面积的面积。
在第十晶体管T10的第十栅极电极1157-1中，第六晶体管T6从第六栅极电极1156在第一方向DR1上延伸并且在第二方向DR2上弯折以与修复像素半导体1137-1的一部分重叠。在第十晶体管T10的第十栅极电极1157-1中，第六晶体管T6可以与第六栅极电极1156成整体。
可以在对应于显示像素的区域的外部进一步包括信号线连接器GAT11、GAT12和GAT13。在本文中，信号线连接器GAT11、GAT12和GAT13是用于在显示像素中形成的扫描线或发射信号线到产生扫描信号或发射控制信号的扫描驱动器的导线。
在图15中，还参照图13和图18，被施加第二扫描信号GC(N)的第二扫描线162-1和162以及被施加第二发射控制信号EM2(N)的第二发射信号线165中的每一者可以通过第一栅极导电层的信号线连接器GAT11、GAT12和GAT13中的每一者连接到扫描驱动器。
即使在修复像素RPX中，在形成第一栅极导电层之后，也可以执行等离子体处理或掺杂工艺以使半导体层130的未被第一栅极导电层覆盖的部分导电。例如，被第一栅极导电层覆盖的半导体层130可以不导电，并且半导体层130的未被第一栅极导电层覆盖的部分可以具有与导电层的特性相同的特性。因此，未被第十栅极电极1157-1覆盖的修复像素半导体1137-1可以是导电的，并且第十晶体管T10的沟道可以位于修复像素半导体1137-1的与第十栅极电极1157-1重叠的部分中。
参照图11，第二栅极绝缘层142可以位于第一栅极导电层和第一栅极绝缘层141上，并且第二栅极导电层可以设置在第二栅极绝缘层142上。
还参照图13和图16，与图5中所示的显示像素的第二栅极导电层中不同，图16中所示的修复像素RPX的第一栅极导电层还可以包括附加电容器Cadd的第二电极Cadd2以及多个信号线连接器GAT21、GAT22和GAT23。
附加电容器Cadd的作为第一驱动电压线172-1在第一方向DR1上进一步延伸的部分的第二电极Cadd2是驱动电压ELVDD被传送到的部分。附加电容器的第二电极Cadd2在第二方向DR2上的宽度可以大于第一驱动电压线172-1在第二方向DR2上的宽度。附加电容器Cadd的第二电极Cadd2包括与附加电容器Cadd的第一电极Cadd1的一部分重叠的开口172-1o2。位于附加电容器Cadd的第二电极Cadd2和第一电极Cadd1的截面之间的第二栅极绝缘层142各自还具有与开口172-1o2对应的开口(参见图17)，使得附加电容器Cadd的第一电极Cadd1向上暴露并且形成为连接到上导电层。附加电容器Cadd的与附加电容器Cadd的第一电极Cadd1重叠的第二电极Cadd2和位于它们之间的第二栅极绝缘层142构成图13的附加电容器Cadd。
第二栅极导电层的信号线连接器GAT21、GAT22和GAT23也可以位于对应于显示像素的区域的外部。在本文中，信号线连接器GAT21、GAT22和GAT23是用于在显示像素中形成的扫描线或发射信号线到产生扫描信号或发射控制信号的扫描驱动器的导线。
在图16中，还参照图18，被施加第一扫描信号GW(N)的第一扫描线161、被施加第三扫描信号GI(N)的第三扫描线163和被施加第一发射控制信号EM1(N)的第一发射信号线164中的每一者可以通过第二栅极导电层的信号线连接器GAT21、GAT23和GAT22中的每一者连接到扫描驱动器。
在图16中，还参照图13，位于第二栅极导电层上的修复线RPL可以从显示像素延伸到修复像素RPX，并且从修复像素RPX延伸到与显示像素对应的区域的外部，并且可以在端部处具有延伸部。扩展部分还位于修复线RPL中的与每个显示像素对应的区域中。位于修复线RPL上的扩展部分可以对应于利用激光使其短路的位置(参照图21中的短路)以修复有缺陷的显示像素。利用激光而短路的位置(参照图21中的短路)可以是位于有缺陷的显示像素中的修复线RPL的扩展部分和位于修复像素RPX中的修复线RPL的扩展部分。根据实施例，位于修复线RPL的端部处的扩展部分也可以利用激光而短路(参见图21中的短路)。因此，修复像素RPX的驱动晶体管T1的电流通过修复线RPL传送到有缺陷的显示像素的发光二极管LED。
参照图11，第一层间绝缘层143位于第二栅极导电层上，并且开口OP1形成在诸如第一层间绝缘层143的绝缘层中。
还参照图17和图18，图17中所示的开口OP1还可以包括图6中所示的开口OP1和后续部分。
另外暴露修复像素半导体1137-1的开口OP1形成在与显示像素对应的区域中。开口OP1可以在修复像素半导体1137-1中位于在第一方向DR1上延伸并且在第二方向DR2上弯折的部分处。开口OP1可以允许修复像素半导体1137-1连接到在后续工艺中形成的连接线(参照图18中的RPL-c)的一端。
暴露第一栅极导电层的信号线连接器GAT11、GAT12和GAT13以及第二栅极导电层的信号线连接器GAT21、GAT22和GAT23的开口OP1也形成在与显示像素对应的区域的外部。开口OP1可以暴露信号线连接器中的每一者，以将它们连接到在后续工艺中形成的第二扫描线162和162-1、第二发射信号线165、第一扫描线161、第三扫描线163以及第一发射信号线164。
暴露第一栅极导电层的信号线连接器GAT11、GAT12和GAT13的开口OP1可以在第一层间绝缘层143和第二栅极绝缘层142上成整体，以暴露第一栅极导电层。
暴露第二栅极导电层的信号线连接器GAT21、GAT22和GAT23的开口OP1位于第一层间绝缘层143上，以暴露第二栅极导电层。
暴露第一栅极导电层的开口OP1还与位于第二栅极导电层中的附加电容器Cadd的第二电极Cadd2上的开口172-1o2重叠，以暴露下部第一栅极导电层，例如附加电容器Cadd的第一电极Cadd1。
参照图18，还参照图13，第一数据导电层可以设置在第一层间绝缘层143(参见图11)上。
与图7中所示的第一数据导电层中不同，图18中所示的第一数据导电层还可以包括连接线RPL-c。
连接线RPL-c位于与显示像素对应的区域的外部，并且可以延伸到与显示像素对应的区域。连接线RPL-c可以在与显示像素对应的区域中通过开口OP1连接到修复像素半导体1137-1，并且连接线RPL-c和修复像素半导体1137-1连接的部分可以是修复像素半导体1137-1在第一方向DR1上延伸并且在第二方向DR2上弯折的部分。
连接线RPL-c在第二方向DR2上延伸到与显示像素对应的区域的外部并且包括位于开口OP1上的开口172-1o2和附加电容器Cadd的第二电极Cadd2，并且通过开口172-1o2连接到附加电容器Cadd的第一电极Cadd1。
可以输入每帧改变的信号(扫描信号和发射控制信号)所通过的信号线可以延伸到与显示像素对应的区域的外部，并且在它们之中，被施加第四扫描信号EB(N)的第四扫描线166可以具有在第一方向DR1上连续延伸以连接到扫描驱动器的结构。
第二扫描线162和162-1、第二发射信号线165、第一扫描线161、第三扫描线163和第一发射信号线164可以通过要连接到扫描驱动器的开口OP1连接到与显示像素对应的区域外部的第一栅极导电层的信号线连接器GAT11、GAT12和GAT13或第二栅极导电层的信号线连接器GAT21、GAT22和GAT23。
与显示像素对应的区域及其外部可以由位于第一数据导电层中的屏蔽部分172-23划分。屏蔽部分172-23在第二方向DR2上延伸，并且位于与显示像素对应的区域的外部。因此，位于屏蔽部分172-23的右侧的部分是与修复像素RPX中的显示像素对应的区域，并且其余部分可以在与显示像素对应的区域的外部。
参照图11，第一有机层144可以设置在第一数据导电层上，并且如图19中所示，开口OP2位于第一有机层144中。开口OP2暴露第一数据导电层并且连接到第二数据导电层。
图19中所示的开口OP2可以与图8中所示的开口OP2相同。
参照图20，第二数据导电层可以设置在第一有机层144上。
图20中所示的第二数据导电层可以与图9中所示的第二数据导电层没有不同。
参照图11，还参照图13和图21，第二有机层145可以位于第二数据导电层上，并且参照图21，开口OP3可以不位于第二有机层145中。
例如，在显示像素中，开口OP3可以位于第二有机层145上以暴露第二数据导电层，并且发光二极管LED的阳极可以连接到显示像素的第六晶体管T6的第二电极。
然而，因为修复像素RPX不包括发光二极管LED，所以开口OP3可以不位于第二有机层145中。在出现有缺陷的显示像素的情况下，修复线RPL的扩展部分可以通过激光与第六晶体管T6的第二电极短路(参照图21中的短路)。
在修复像素RPX中，发光二极管LED的阳极可以不形成在第二有机层145的上部处，并且也可以不形成发光二极管LED的发射层。在修复像素RPX中，像素限定层和阴极可以位于第二有机层145的上部处。即使在修复像素RPX中，也可以在阴极上形成封装层或封装基底。
在上文中，已经通过图14至图21综述了修复像素RPX的结构。
在上文中，已经描述了显示像素的第七晶体管T7接收第二初始化电压Vaint并且将其传送到阳极电极的实施例。
然而，根据实施例，显示像素的第七晶体管T7可以接收第一初始化电压Vint并且将其传送到阳极电极，并且下面将通过图22至图27描述该实施例。
图22至图27各自示出根据实施例的发射显示装置中包括的显示像素的等效电路的示意图。
将如下描述图22的实施例。
与图1中不同，在图22中，第一初始化电压Vint被施加到第七晶体管T7的第一电极，并且发光二极管LED的阳极被初始化为第一初始化电压Vint。
因为第二初始化电压Vaint没有被施加到图22的显示像素，所以在修复图22的显示像素的情况下，可以原样使用图13的修复像素RPX。这是因为图13中的第十一晶体管T11使用第一初始化电压Vint并且不包括第二初始化电压Vaint。
与图3至图10和图14至图21中不同，在不使用第二初始化电压Vaint的显示像素和修复像素RPX中，可以不形成第二-1初始化电压线175-1和第二初始化电压线175。
根据实施例，显示像素和修复像素RPX中的一者可以接收第二初始化电压Vaint。
在上文中，图1、图13和图22中包括的晶体管都包括相同类型的晶体管。例如，参照图1，所有晶体管可以通过使用多晶半导体形成，可以掺杂有相同类型的掺杂颗粒，并且可以在向栅极电极施加低电压的情况下导通，并且在施加高电压的情况下截止。在下文中，这样的晶体管被称为p型晶体管。
然而，根据实施例，晶体管可以使用氧化物半导体形成，并且可以在向栅极电极施加高电压的情况下导通，并且在施加低电压的情况下截止。在下文中，这样的晶体管被称为n型晶体管。
根据实施例，p型晶体管可以用于一些晶体管，并且n型晶体管可以用于一些晶体管。
根据实施例，虽然可以将所有晶体管改变为n型晶体管，但是在下文中，将通过图23至图27来描述可以将p型晶体管用于一些晶体管并且可以将n型晶体管用于一些晶体管的一些实施例。
首先，将描述图23的实施例。
图23示出图22的修改，其中，第五晶体管T5和第七晶体管T7形成为n型晶体管，并且其余晶体管(驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第八晶体管T8和第九晶体管T9)形成为p型晶体管。
举例而言，第五晶体管T5包括连接到被施加第二-1扫描信号GC'(N)的第二-1扫描线的栅极电极、接收参考电压Vref的第一电极以及连接到D节点的第二电极。第五晶体管T5用于通过将存储电容器Cst的第二电极和保持电容器Chold的第一电极中的每一者改变为参考电压Vref来使存储电容器Cst的第二电极和保持电容器Chold的第一电极初始化。在本文中，第二-1扫描信号GC'(N)的电压电平可以在与施加到第三晶体管T3的第二扫描信号GC(N)相同的时序改变，并且具有相反极性的信号(例如，第二-1扫描信号GC'(N))可以是从图2中所示的第二扫描信号GC(N)垂直反相的信号。因此，在第二扫描信号GC(N)具有高电平电压的情况下，第二-1扫描信号GC'(N)具有低电平电压，并且在第二扫描信号GC(N)具有低电平电压的情况下，第二-1扫描信号GC'(N)可以具有高电平电压。
第七晶体管T7包括连接到被施加第四-1扫描信号EB'(N)的第四-1扫描线的栅极电极、被施加第一初始化电压Vint的第一电极以及连接到发光二极管LED的阳极电极的第二电极。第七晶体管T7的第二电极还连接到第六晶体管T6的第二电极。第七晶体管T7具有第一初始化电压Vint以使发光二极管LED的阳极初始化。在本文中，第四-1扫描信号EB'(N)的电压电平可以与施加到第八晶体管T8的第四扫描信号EB(N)在相同的时序改变，并且具有相反极性的信号(例如，第四-1扫描信号EB'(N))可以是从图2中所示的第四扫描信号EB(N)垂直反相的信号。因此，在第四扫描信号EB(N)具有高电平电压的情况下，第四-1扫描信号EB'(N)具有低电平电压，并且在第四扫描信号EB(N)具有低电平电压的情况下，第四-1扫描信号EB'(N)可以具有高电平电压。
除了以上差异之外，图23的实施例可以与图22的实施例相同。
在下文中，将描述图24的实施例。
在图24中，与图22中不同，第三晶体管T3和第五晶体管T5形成为n型晶体管，并且其余晶体管(驱动晶体管T1、第二晶体管T2、第四晶体管T4、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9)形成为p型晶体管。
举例而言，第三晶体管T3和第五晶体管T5的连接关系和作用与图22的连接关系和作用没有不同。
例如，第三晶体管T3可以包括连接到被施加第二扫描信号GC(N)的第二扫描线的栅极电极、连接到驱动晶体管T1的第二电极的第一电极(输入侧电极)以及连接到G节点的第二电极(输出侧电极)。因此，第三晶体管T3的第二电极连接到存储电容器Cst的第一电极、驱动晶体管T1的驱动栅极电极和第四晶体管T4的第二电极。第三晶体管T3可以使驱动晶体管T1的阈值电压能够传送到存储电容器Cst的第一电极并且通过形成用于补偿驱动晶体管T1的阈值电压的补偿路径能够使驱动晶体管T1的阈值电压被补偿。因此，即使包括在每个像素中的驱动晶体管T1的阈值电压不同的情况下，驱动晶体管T1也可以根据施加的数据电压Vdata输出恒定的输出电流。
第五晶体管T5包括连接到被施加第二扫描信号GC(N)的第二扫描线的栅极电极、接收参考电压Vref的第一电极以及连接到D节点的第二电极。第五晶体管T5用于通过将存储电容器Cst的第二电极和保持电容器Chold的第一电极中的每一者改变为参考电压Vref来使存储电容器Cst的第二电极和保持电容器Chold的第一电极初始化。
然而，接收第二扫描信号GC(N)的两个晶体管(第三晶体管T3和第五晶体管T5)是n型晶体管，并且因此，其可以是从图2的第二扫描信号GC(N)垂直反相的信号。例如，第二扫描信号GC(N)可以是被施加高电平电压以导通第三晶体管T3和第五晶体管T5的信号。
除了以上差异之外，图24可以与图22的实施例相同。
在下文中，将描述图25的实施例。
在图25中，与图22中不同，第七晶体管T7和第八晶体管T8形成为n型晶体管，并且其余晶体管(驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第九晶体管T9)形成为p型晶体管。
举例而言，第七晶体管T7和第八晶体管T8的连接关系和作用与图22的连接关系和作用没有不同。
例如，第七晶体管T7包括连接到被施加第四扫描信号EB(N)的第四扫描线的栅极电极、被施加第一初始化电压Vint的第一电极以及连接到发光二极管LED的阳极电极的第二电极。第七晶体管T7的第二电极还连接到第六晶体管T6的第二电极。第七晶体管T7具有第一初始化电压Vint以使发光二极管LED的阳极初始化。
第八晶体管T8包括连接到被施加第四扫描信号EB(N)的第四扫描线的栅极电极、被施加偏置电压Vbias的第一电极以及连接到驱动晶体管T1的第一电极的第二电极。第八晶体管T8的第二电极还连接到第九晶体管T9的第二电极。第八晶体管T8可以将驱动晶体管T1的第一电极的偏置保持恒定为偏置电压Vbias，并且即使在执行高频或低频驱动的情况下，也可以在不改变驱动晶体管T1的偏置的情况下使驱动晶体管T1输出恒定的输出电流。因此，即使在数据电压Vdata没有传送到显示像素中的时段期间，驱动晶体管T1也可以恒定地产生输出电流。
然而，接收第二扫描信号EB(N)的两个晶体管(第七晶体管T7和第八晶体管T8)是n型晶体管，并且因此，其可以是从图2的第四扫描信号EB(N)垂直反相的信号。例如，第四扫描信号EB(N)可以是施加高电平电压以导通第七晶体管T7和第八晶体管T8的信号。
除了以上差异之外，图25可以与图22的实施例相同。
在下文中，将描述图26的实施例。
在图26中，与图22中不同，第二晶体管T2形成为n型晶体管，并且其余晶体管(驱动晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9)形成为p型晶体管。
举例而言，第二晶体管T2的连接关系和作用与图22的连接关系和作用没有不同。
例如，第二晶体管T2包括连接到被施加第一扫描信号GW(N)的第一扫描线的栅极电极、连接到被施加数据电压Vdata的数据线的第一电极(输入侧电极)以及连接到存储电容器Cst的第二电极的第二电极(输出侧电极)。第二晶体管T2根据第一扫描信号GW(N)使数据电压Vdata进入显示像素并且存储在存储电容器Cst中。第二晶体管T2的第二电极连接到第五晶体管T5的第二电极(输出侧电极)和保持电容器Chold的第一电极。
然而，接收第一扫描信号GW(N)的第二晶体管T2是n型晶体管，并且因此，其可以是从图2的第一扫描信号GW(N)垂直反相的信号。例如，第一扫描信号GW(N)可以是施加高电平电压以导通第二晶体管T2的信号。
除了以上差异之外，图26可以与图22的实施例相同。
在下文中，将描述图27的实施例。
在图27中，与图22中不同，第四晶体管T4形成为n型晶体管，并且其余晶体管(驱动晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9)形成为p型晶体管。
举例而言，第四晶体管T4的连接关系和作用与图22的连接关系和作用没有不同。
例如，第四晶体管T4包括连接到被施加第三扫描信号GI(N)的第三扫描线的栅极电极、接收第一初始化电压Vint的第一电极以及连接到G节点的第二电极。第四晶体管T4用于将存储电容器Cst的第一电极和驱动晶体管T1的栅极电极初始化为第一初始化电压Vint。
然而，接收第三扫描信号GI(N)的第四晶体管T4是n型晶体管，并且因此，其可以是从图2的第三扫描信号GI(N)垂直反相的信号。例如，第三扫描信号GI(N)可以是被施加高电平电压以导通第三晶体管T3的信号。
除了以上差异之外，图27可以与图22的实施例相同。
尽管作为图22的修改，上面仅利用图23至图27进行了描述，但是也可以将包括驱动晶体管T1的其他晶体管改变为n型晶体管。尽管基于图22修改出以上图23至图27的实施例，但是根据实施例，也可以基于图1或图13进行修改。
虽然已经结合被认为是实际的实施例的内容描述了本公开，但是将理解的是，本公开不限于所公开的实施例，而是相反，旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (20)

1.一种发射显示装置，其中，所述发射显示装置包括：
驱动晶体管，包括驱动栅极电极、第一电极和第二电极；
存储电容器，包括电连接到所述驱动栅极电极的第一电极以及第二电极；
保持电容器，包括电连接到所述存储电容器的所述第二电极的第一电极以及被施加驱动电压的第二电极；
发光二极管，包括阳极；以及
连接器，电连接所述保持电容器的所述第一电极和所述存储电容器的所述第二电极，其中，
所述保持电容器的所述第一电极设置在第一栅极导电层中，
所述存储电容器的所述第二电极设置在第二栅极导电层中，并且
所述连接器设置在第一数据导电层中，所述第一数据导电层设置在所述第一栅极导电层和所述第二栅极导电层上。
2.根据权利要求1所述的发射显示装置，其中，所述发射显示装置还包括：
半导体层，设置在基底上；
所述第一栅极导电层，设置在所述半导体层上；
所述第二栅极导电层，设置在所述第一栅极导电层上；
所述第一数据导电层，设置在所述第二栅极导电层上；以及
第二数据导电层，设置在所述第一数据导电层上，其中，
所述驱动栅极电极设置在所述第一栅极导电层中，并且
所述保持电容器的所述第二电极设置在所述第二栅极导电层中。
3.根据权利要求2所述的发射显示装置，其中，所述发射显示装置还包括：
第二晶体管，包括接收数据电压的第一电极和电连接到所述存储电容器的所述第二电极的第二电极；以及
第三晶体管，被配置为将所述驱动晶体管的所述驱动栅极电极电连接到所述驱动晶体管的所述第二电极。
4.根据权利要求3所述的发射显示装置，其中，所述发射显示装置还包括：
第四晶体管，被配置为使G节点初始化为第一初始化电压；以及
第五晶体管，被配置为使D节点改变为参考电压，其中，
所述存储电容器的所述第一电极所电连接到的节点是所述G节点，并且
所述存储电容器的所述第二电极所电连接到的节点是所述D节点。
5.根据权利要求4所述的发射显示装置，其中，所述发射显示装置还包括：
第六晶体管，被配置为电连接所述发光二极管的所述阳极和所述驱动晶体管的所述第二电极；以及
第七晶体管，被配置为使所述阳极初始化为第二初始化电压。
6.根据权利要求5所述的发射显示装置，其中，所述发射显示装置还包括：
第八晶体管，被配置为将偏置电压传送到所述驱动晶体管的所述第一电极；以及
第九晶体管，被配置为将所述驱动电压传送到所述驱动晶体管的所述第一电极。
7.根据权利要求6所述的发射显示装置，其中，所述第二初始化电压和所述第一初始化电压具有相同的电压值或不同的电压值。
8.一种发射显示装置，其中，所述发射显示装置包括：
显示像素，设置在显示区域中以包括像素电路部分和发光二极管；
修复像素，设置在所述显示区域的外部并且不包括发光二极管；以及
修复线，从所述显示像素延伸到所述修复像素，其中，
所述显示像素的所述像素电路部分包括：
第一像素电路部分，包括驱动晶体管以使所述驱动晶体管产生输出电流；以及
第二像素电路部分，包括用于使所述发光二极管的阳极初始化的第七晶体管，
所述修复像素包括：
第一修复像素部分，与所述第一像素电路部分具有相同的配置；以及
第二修复像素部分，包括第十晶体管和附加电容器，
所述第十晶体管包括电连接到所述修复线的第一电极和电连接到所述附加电容器的第一电极的第二电极，并且
驱动电压被施加到所述附加电容器的第二电极。
9.根据权利要求8所述的发射显示装置，其中，
所述第二修复像素部分还包括第十一晶体管，
所述第十一晶体管的第一电极接收初始化电压，并且
所述第十一晶体管的第二电极电连接到所述第十晶体管的所述第二电极和所述附加电容器的所述第一电极。
10.根据权利要求9所述的发射显示装置，其中，由所述修复像素占据的面积大于所述显示像素的面积。
11.根据权利要求10所述的发射显示装置，其中，所述修复像素具有比所述显示像素大出了由所述附加电容器占据的面积的面积。
12.根据权利要求10所述的发射显示装置，其中，所述第一像素电路部分和所述第一修复像素部分各自包括：
存储电容器，包括电连接到所述驱动晶体管的驱动栅极电极的第一电极以及第二电极；
第二晶体管，电连接到所述存储电容器的所述第二电极；
保持电容器，包括电连接到所述存储电容器的所述第二电极的第一电极以及被施加所述驱动电压的第二电极；以及
第三晶体管，被配置为连接所述驱动晶体管的所述驱动栅极电极和所述驱动晶体管的第二电极。
13.根据权利要求12所述的发射显示装置，其中，
所述第一像素电路部分和所述第一修复像素部分各自还包括：
第四晶体管，被配置为使G节点初始化；
第五晶体管，被配置为将参考电压传送到D节点；以及
第六晶体管，包括电连接到所述驱动晶体管的所述第二电极的第一电极，
在所述显示像素中，所述第六晶体管的第二电极电连接到所述发光二极管的所述阳极，
在所述修复像素中，所述第六晶体管的第二电极电连接到所述第十晶体管的所述第一电极以及所述修复线，
所述存储电容器的所述第一电极所电连接到的节点是所述G节点，并且
所述存储电容器的所述第二电极所电连接到的节点是所述D节点。
14.根据权利要求13所述的发射显示装置，其中，所述第一像素电路部分和所述第一修复像素部分各自还包括：
第八晶体管，被配置为将偏置电压传送到所述驱动晶体管的第一电极；以及
第九晶体管，被配置为将所述驱动电压传送到所述驱动晶体管的所述第一电极。
15.根据权利要求13所述的发射显示装置，其中，传送到所述第十一晶体管的所述第一电极的初始化电压具有等于或不同于通过所述第四晶体管用于使所述G节点初始化的电压的电压。
16.根据权利要求15所述的发射显示装置，其中，用于通过所述第七晶体管使所述阳极初始化的电压等于用于通过所述第四晶体管使所述G节点初始化的所述电压或者传送到所述第十一晶体管的所述第一电极的所述初始化电压。
17.根据权利要求13所述的发射显示装置，其中，包括在所述第一像素电路部分中的晶体管中的至少一者和包括在所述第一修复像素部分中的晶体管中的至少相应一者具有相同的晶体管尺寸。
18.根据权利要求17所述的发射显示装置，其中，
包括在所述第一像素电路部分中的所述存储电容器的电容大小和包括在所述第一修复像素部分中的所述存储电容器的电容大小彼此不同，并且
包括在所述第一像素电路部分中的所述保持电容器的电容大小和包括在所述第一修复像素部分中的所述保持电容器的电容大小彼此不同。
19.根据权利要求8所述的发射显示装置，其中，
在所述修复线中，在设置所述显示像素和所述修复像素的区域中包括扩展部分，并且
在修复有缺陷的显示像素的情况下，所述扩展部分短路。
20.根据权利要求19所述的发射显示装置，其中，
在所述修复线的端部处包括另一扩展部分，并且
在修复所述有缺陷的显示像素的情况下，设置在所述修复线的所述端部处的所述另一扩展部分与所述扩展部分一起短路。
CN202311479972.9A 2022-11-16 2023-11-08 发射显示装置 Pending CN118055641A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0153659 2022-11-16
KR1020220153659A KR20240072412A (ko) 2022-11-16 2022-11-16 발광 표시 장치

Publications (1)

Publication Number Publication Date
CN118055641A true CN118055641A (zh) 2024-05-17

Family

ID=91028487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311479972.9A Pending CN118055641A (zh) 2022-11-16 2023-11-08 发射显示装置

Country Status (3)

Country Link
US (1) US20240161685A1 (zh)
KR (1) KR20240072412A (zh)
CN (1) CN118055641A (zh)

Also Published As

Publication number Publication date
US20240161685A1 (en) 2024-05-16
KR20240072412A (ko) 2024-05-24

Similar Documents

Publication Publication Date Title
US10516122B2 (en) Display apparatus and electronic apparatus
US9647048B2 (en) Capacitor structures for display pixel threshold voltage compensation circuits
US12048214B2 (en) Light emitting diode display device
CN216818344U (zh) 显示面板和显示装置
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
CN115440766A (zh) 发光显示装置
CN118055641A (zh) 发射显示装置
US20230141774A1 (en) Light emitting display device
US20240196664A1 (en) Light emitting display device
US12080223B2 (en) Emissive display device
WO2023109232A1 (zh) 显示面板和显示装置
CN113990253B (zh) 显示面板的驱动方法
US20230317004A1 (en) Emissive display device
US20240138188A1 (en) Light emitting display device
KR20240065509A (ko) 발광 표시 장치
KR20240065545A (ko) 발광 표시 장치
KR20240027177A (ko) 발광 표시 장치
KR20240125755A (ko) 표시 패널 수리 방법 및 이를 이용해 수리된 표시 패널
CN117746777A (zh) 发光显示装置
CN118613081A (zh) 发光显示装置
CN118366403A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication