KR102313063B1

KR102313063B1 - 표시 장치

Info

Publication number: KR102313063B1
Application number: KR1020140096557A
Authority: KR
Inventors: 박경태; 윤미진; 조유현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-07-29
Filing date: 2014-07-29
Publication date: 2021-10-15
Also published as: US20160035283A1; US9767732B2; KR20160014836A

Abstract

표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널, 및 상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되, 상기 더미 구동 회로는 펌핑 캐패시터, 초기화 전압이 인가되는 단자와 더미 애노드 단자를 연결하는 제1 트랜지스터 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제어 단자는 제1 입력 신호단과 연결되며, 소스 단자는 상기 더미 애노드 단자와 연결되며, 드레인 단자는 제1 노드에서 상기 제2 트랜지스터의 소스 단자와 연결되며, 상기 펌핑 캐패시터는 상기 제1 노드와 제1 전원 전압단을 연결하며, 상기 제2 트랜지스터의 제어 단자는 제2 입력 신호단과 연결되며, 소스 단자는 상기 제1 트랜지스터의 드레인 단자와 연결되며, 드레인 단자는 제2 전원 전압단과 연결된다.

Description

표시 장치{Display device}

본 발명은 표시 장치에 관한 것으로, 더욱 자세하게는 리페어 가능한 표시장치에 관한 것이다.

표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.

상기 표시 장치 중 유기 발광 표시 장치는 애노드(anode) 전극과 캐소드(cathode) 전극으로부터 각기 제공되는 정공들과 전자들이 상기 애노드 전극과 캐소드 전극 사이에 위치하는 유기층에서 결합하여 생성되는 광을 이용하여 영상, 문자 등의 정보를 나타낼 수 있는 표시 장치를 말한다.

이러한 표시 장치는 매트릭스 형태로 배치된 N×M 개의 화소들을 구동하는 방식에 따라 수동 매트릭스(passive matrix)방식과 능동 매트릭스(active matrix)방식으로 나뉘어진다. 상기 능동 매트릭스 방식의 표시 장치는 상기 수동 매트릭스 방식에 비해 전력소모가 적어 대면적 구현에 적합하며 고해상도를 갖는 장점이 있다. 상기 능동 매트릭스 방식의 표시 장치는 액정 캐패시터 또는 발광 다이오드에 접속되는 화소 구동 회로를 포함한다.

상기 화소 구동 회로는 박막트랜지스터 및 캐패시터를 구비한다. 이러한 액정 표시 장치 또는 유기 발광 표시 장치에 있어서, 상기 화소 구동 회로 즉, 상기 박막트랜지스터 또는 상기 캐패시터에 결함이 발생할 수 있다. 이 경우, 상기 결함을 가진 화소 구동 회로에 연결된 발광다이오드 또는 액정 캐패시터는 암점 또는 명점 불량을 야기할 수 있다.

이러한 화소 구동 회로의 결함으로 인한 화소 불량은 그 원인지점(origin)을 정확히 찾아내기 힘들며, 설사 원인지점을 찾았다 하더라도 화소 구동 회로는 기판에 인접한 깊숙한 곳에 위치하여 상기 원인지점에 레이저를 조사하여 리페어하는 것은 거의 불가능하다. 따라서, 화소 구동 회로의 결함으로 인한 화소 불량은 리페어하는 것이 힘든 실정이다.

이에, 본 발명이 해결하고자 하는 과제는 화소 구동 회로에 결함이 발생함으로써 화소 불량이 발생한 경우, 이러한 불량 화소를 리페어할 수 있는 유기 발광 표시 장치를 제공하고자 하는 것이다.

또한, 본 발명이 해결하고자 하는 다른 과제는 저계조에서의 리페어 픽셀에 발생할 수 있는 약명점화 현상을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널, 및 상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되, 상기 더미 구동 회로는 펌핑 캐패시터, 초기화 전압이 인가되는 단자와 더미 애노드 단자를 연결하는 제1 트랜지스터 및 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제어 단자는 제1 입력 신호단과 연결되며, 소스 단자는 상기 더미 애노드 단자와 연결되며, 드레인 단자는 제1 노드에서 상기 제2 트랜지스터의 소스 단자와 연결되며, 상기 펌핑 캐패시터는 상기 제1 노드와 제1 전원 전압단을 연결하며, 상기 제2 트랜지스터의 제어 단자는 제2 입력 신호단과 연결되며, 소스 단자는 상기 제1 트랜지스터의 드레인 단자와 연결되며, 드레인 단자는 제2 전원 전압단과 연결된다.

상기 제어부는 상기 각 화소 구동 회로의 불량 여부를 판단하는 비교부, 및 상기 더미 구동 회로의 출력 신호를 동기화하는 동기화부를 포함할 수 있다.

제1 방향으로 연장되어 형성되는 리페어 라인을 더 포함하되, 상기 리페어 라인은 제1 방향으로 나열되어 있는 상기 복수의 액티브 픽셀과 중첩하여 형성되며, 상기 리페어 라인은 상기 제1 방향으로 나열되어 있는 복수의 액티브 픽셀의 양단에 형성된 더미 픽셀과 전기적으로 연결될 수 있다.

상기 복수의 액티브 픽셀 중 일부는 상기 리페어 라인과 전기적으로 연결될 수 있다.

상기 비교부는 상기 리페어 라인과 상기 각 액티브 픽셀에 형성되는 화소 구동 회로의 연결을 제어할 수 있다.

상기 각 화소 구동 회로는 제3 트랜지스터 및 제4 트랜지스터를 포함하며, 상기 제3 트랜지스터의 제어 단자와 상기 제4 트랜지스터의 제어 단자가 전기적으로 연결될 수 있다.

상기 각 화소 구동 회로는 제3 트랜지스터 및 제4 트랜지스터를 포함하며, 상기 제3 트랜지스터의 제어 단자는 상기 제2 입력 신호단과 연결되어 있으며, 상기 제4 트랜지스터의 제어 단자는 제3 입력 신호단과 연결될 수 있다.

상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널, 및 상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되, 상기 더미 구동 회로는 승압 다이오드, 및 초기화 신호에 응답하여 상기 승압 다이오드의 애노드 단자의 전압을 제1 노드에 인가하는 제1 트랜지스터를 포함한다.

상기 각 화소 구동 회로는 제2 트랜지스터 및 제3 트랜지스터를 포함하며, 상기 제2 트랜지스터의 제어 단자와 상기 제3 트랜지스터의 제어 단자가 전기적으로 연결될 수 있다.

상기 각 화소 구동 회로는 제2 트랜지스터 및 제3 트랜지스터를 포함하며, 상기 제2 트랜지스터의 제어 단자는 제1 입력 신호단과 연결되어 있으며, 상기 제3 트랜지스터의 제어 단자는 제2 입력 신호단과 연결될 수 있다.

상기 제1 노드와 상기 제1 트랜지스터의 제어 전극을 연결하는 제1 부스트 캐패시터를 더 포함할 수 있다.

상기 제1 노드와 제1 전원 전압단을 연결하는 제4 트랜지스터를 포함하되, 상기 제2 트랜지스터의 제어 단자는 상기 제2 트랜지스터의 소스 단자와 전기적으로 연결될 수 있다.

상기 제1 노드와 제3 입력 신호단을 연결하는 제2 부스트 캐패시터를 포함할 수 있다.

상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널, 및 상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되, 상기 더미 구동 회로와 상기 화소 구동 회로는 리페어 라인에 의해 연결되며, 상기 더미 구동 회로와 상기 리페어 라인이 전기적으로 연결되는 노드에 연결되는 방출 다이오드를 더 포함한다.

상기 리페어 라인은 제1 방향으로 나열되어 있는 상기 복수의 액티브 픽셀과 중첩하여 형성되며, 상기 리페어 라인은 상기 제1 방향으로 나열되어 있는 복수의 액티브 픽셀의 양단에 형성된 더미 픽셀과 전기적으로 연결될 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.

즉, 유기 발광 표시 장치에 있어서 화소 구동 회로에 결함이 발생한 화소라 하더라도 화소 불량을 야기하지 않을 수 있다. 결과적으로 화소 불량을 현저하게 감소시켜 수율 향상을 이룰 수 있다.

또한, 저계조의 데이터가 인가되는 경우, 리페어 화소에서 발생할 수 있는 약명점화 현상을 방지할 수 있다.

이 본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 어레이를 나타낸 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 개략적으로 도시한 등가 회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 하나의 액티브 픽셀과 하나의 더미 픽셀이 연결된 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 제어부의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.
도 12 내지 도 15은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.
도 17는 도 16의 등가 회로에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.
도 18 내지 도 20은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 연결 관계를 간략하게 도시한 회로도이다.
도 21 내지 도 22는 본 발명의 또 다른 실시예에 따른 표시 장치의 더미 픽셀의 등가 회로도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.

도 1을 참조하면, 유기 발광 표시 장치(1000)은 표시 패널(100)을 포함한다.

표시 패널(100)은 복수의 화소(PX) 및 복수의 화소(PX)에 신호들을 전달하기 위한 배선들을 포함할 수 있다. 복수의 화소(PX)는 매트릭스 형상으로 배치될 수 있다. 복수의 화소(PX) 각각은 적색, 녹색 또는 청색 중의 하나의 색으로 발광할 수 있다. 복수의 화소(PX)는 표시 패널(100)의 외부로부터 제공되는 제1 내지 제n 스캔 신호(S1, S2, ... Sn), 제1 내지 제m 데이터 신호(D1, D2, ..., Dm) 및 제1 내지 제n 발광 신호(EM1, EM2, ... EMn)에 의하여 발광이 제어될 수 있다. 제1 내지 제n 스캔 신호(S1, S2, ... Sn)은 복수의 화소(PX) 각각이 제1 내지 제m 데이터 신호(D1, D2, ..., Dm)를 수신할 지 여부를 제어할 수 있다. 제1 내지 제m 데이터 신호(D1, D2, ... Dm)는 복수의 화소(PX) 각각이 발광하는 휘도에 관한 정보를 포함할 수 있다. 제1 내지 제m 발광 신호(EM1, EM2, ... EMn)는 복수의 화소(PX) 각각의 발광 여부를 제어할 수 있다.

배선들은 제1 내지 제n 스캔 신호(S1, S2, ... Sn), 제1 내지 제m 데이터 신호(D1, D2, ... Dm), 제1 내지 제m 발광 신호(EM1, EM2, ... EMn) 및 초기화 전압(VINIT)을 전달하기 위한 배선들을 포함할 수 있다. 제1 내지 제n 스캔 신호(S1, S2, ... Sn) 및 제1 내지 제m 발광 신호(EM1, EM2, ... EMn)를 전달하기 위한 배선들은 복수의 화소의(PX)의 행 방향으로 연장되도록 배치될 수 있다. 제1 내지 제m 데이터 신호(D1, D2, ... Dm)를 전달하기 위한 배선들은 복수의 화소(PX)의 열 방향으로 연장되도록 배치될 수 있다. 초기화 전압(VINIT)을 전달하기 위한 배선들은 복수의 화소(PX)의 행 방향으로 연장되도록 배치될 수 있다. 초기화 전압(VINT)을 전달하기 위한 배선들은 지그재그 형태로 형성될 수 있다.

유기 발광 표시 장치(1000)는 구동부 및 전원 생성부(15)를 더 포함할 수 있다.

구동부는 제어부(11), 데이터 구동부(12), 스캔 구동부(13) 및 발광 제어부(14)를 포함할 수 있다. 제어부(11)는 외부로부터 영상 데이터를 수신하여 그에 대응되도록 스캔 구동부(13)를 제어할 수 있는 스캔 구동부 제어 신호(SCS), 데이터 구동부(12)를 제어할 수 있는 데이터 구동부 제어 신호(DCS) 및 발광 구동부(14)를 제어할 수 있는 발광 구동부 제어 신호(ECS)를 생성할 수 있다.

데이터 구동부(12)는 데이터 구동부 제어 신호(DCS)를 수신하여 그에 대응되도록 제1 내지 제m 데이터 신호(D1, D2, ... Dm)를 생성할 수 있다.

스캔 구동부(13)는 스캔 구동부 제어 신호(SCS)를 수신하여 그에 대응되도록 제1 내지 제n 스캔 신호(S1, S2, ... Sn)를 생성할 수 있다.

발광 구동부(14)는 발광 구동부 제어 신호(ECS)를 수신하여, 그에 대응되도록 제1 내지 제n 발광 신호(EM1, EM2, ... EMn)를 생성할 수 있다.

전원 생성부(15)는 초기화 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 생성하여 표시 패널(100)에 제공할 수 있다. 몇몇 실시예에 의하면, 초기화 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)은 가변될 수 있으며, 제어부(11)는 초기화 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)이 가변되도록 전원 생성부(15)을 제어할 수도 있다.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소 어레이를 나타낸 회로도이다.

도 2를 참조하면, 기판은 화소 어레이 영역 및 상기 화소 어레이 영역에 인접하여 위치하는 더미 영역을 구비한다.

상기 화소 어레이 영역 상에 화소들(P11, P12, … Pnm)이 배열되고, 상기 더미 영역 상에 더미 셀들(DC1, DC2, … DCa, … DCn)이 배열될 수 있다. 상기 화소 어레이 영역 및 상기 더미 영역 상에 스캔 라인들(S1, S2, … Sa, … Sn)이 일방향으로 배치된다. 상기 화소 어레이 영역 상에 데이터 라인들(D1, D2, D3, … Db, … Dm)이 상기 스캔 라인들(S1, S2, … Sa, … Sn)에 교차하도록 배치될 수 있다. 그 결과, 상기 화소들(P11, P12, … Pnm)은 서로 교차되어 연장되어 있는 상기 스캔 라인들(S1, S2, … Sa, … Sn)과 상기 데이터 라인들(D1, D2, D3, … Db, … Dm)에 의해 정의된다. 또한, 상기 더미 영역 상에 더미 데이터 라인(Dd)이 상기 스캔 라인들(S1, S2, … Sa, … Sn)에 교차하도록 배치될 수 있다. 그 결과, 상기 더미 셀들(DC1, DC2, … DCa, … DCn)은 상기 스캔 라인들(S1, S2, … Sa, … Sn)과 상기 더미 데이터 라인(Dd)의 교차에 의해 정의될 수 있다.

상기 각 화소(P11, P12, … Pnm)는 화소전극 및 상기 화소전극에 전기적으로 연결된 화소 구동 회로를 구비할 수 있다.

상기 각 화소(P11, P12, … Pnm)는 화소전극 및 상기 화소전극에 전기적으로 연결된 화소 구동 회로를 구비할 수 있다. 본 발명의 일 실시예에서 상기 화소전극 상에 적어도 유기발광층을 구비하는 유기기능막 및 대향전극이 차례로 위치하여 발광소자(EL)을 형성할 수 있다. 또한, 상기 화소구동회로는 스위칭 트랜지스터(T1), 캐패시터(Cst) 및 구동 트랜지스터(T2)를 구비할 수 있다. 이 경우, 상기 스위칭 트랜지스터(T1)는 게이트 전극이 상기 스캔 라인(S1, S2, … Sa, … Sn)에 연결되고, 소스 전극이 상기 데이터 라인(D1, D2, D3, … Db, … Dm)에 연결되어, 상기 스캔 라인에 인가된 스캔 신호에 의해 상기 데이터 라인에 인가된 데이터 신호를 스위칭할 수 있다. 상기 캐패시터(Cst)는 상기 스위칭 트랜지스터(T1)의 드레인 및 공통전원라인(Vdd) 사이에 연결되어, 상기 데이터 신호를 일정기간 유지할 수 있다. 상기 구동 트랜지스터(T2)는 게이트 전극이 상기 캐패시터(Cst)에 연결되고, 소스 전극이 상기 공통전원라인(Vdd)에 연결되고, 드레인이 상기 발광소자(EL)에 연결되어, 상기 데이터 신호의 크기에 비례하는 전류를 상기 발광소자 자세하게는 상기 발광소자의 화소전극에 공급할 수 있다. 상기 발광소자(EL)는 공급된 전류에 대응하여 발광할 수 있다.

본 발명의 일 실시예에 따른 상기 화소 구동 회로는 도 3에서 상술하도록 한다.

한편, 상기 더미 셀(DC1, DC2, … DCa, … DCn)은 상기 화소 전극에 전기적 신호를 인가하기 위한 더미 구동 회로를 구비할 수 있다.

상기 더미 구동 회로는 스캔 라인(S1, S2, … Sa, … Sn), 상기 더미 데이터 라인(Dd) 및 상기 공통전원라인(Vdd)에 접속할 수 있다.

본 발명의 일 실시예에서 상기 더미 구동 회로는 상기 화소구동회로와 같이 스위칭 트랜지스터(T1), 캐패시터(Cst) 및 구동 트랜지스터(T2)를 구비할 수 있다. 자세하게는 상기 스위칭 트랜지스터(T1)는 게이트 전극이 상기 스캔 라인(S1, S2, … Sa, … Sn)에 연결되고, 소스 전극이 상기 더미 데이터 라인(Dd)에 연결되어, 상기 스캔 라인에 인가된 스캔 신호에 의해 상기 더미 데이터 라인(Dd)에 인가된 데이터 신호를 스위칭한다. 상기 캐패시터(Cst)는 상기 스위칭 트랜지스터(T1)의 드레인 및 공통전원라인(Vdd) 사이에 연결되어, 상기 데이터 신호를 일정기간 유지한다. 상기 구동 트랜지스터(T2)는 게이트 전극이 상기 캐패시터(Cst)에 연결되고, 소스 전극이 상기 공통전원라인(Vdd)에 연결된다.

상기 더미 영역 상에 상기 더미구동회로, 자세하게는 상기 구동 트랜지스터(T2)의 드레인과 전기적으로 연결된 더미 라인(DL1, DL2, … DLa, … DLn)이 배치될 수 있다. 상기 더미 라인(DL1, DL2, … DLa, … DLn)은 상기 화소 어레이 영역으로 연장되어 상기 화소전극들 하부에 배치될 수 있다. 상기 화소전극은 상기 더미 라인(DL1, DL2, … DLa, … DLn)에 중첩될 수 있다.

이러한 유기 발광 표시 장치의 제조과정 중 상기 화소들 중 일부의 화소에 위치한 화소 구동 회로에 불량이 발생할 수 있다. 이 경우, 상기 불량이 발생한 화소 구동 회로에 연결된 발광소자(EL)는 온 상태에서도 발광하지 않거나, 오프 상태에서도 발광하여 암점 또는 명점 불량을 야기할 수 있다.

이 때, 불량이 발생한 화소의 화소 구동 회로와 발광소자(EL) 사이의 배선을 단선할 수 있다. 예를 들어, 화소의 화소 구동 회로에 결합이 발생하여 상기 Pab 화소에 불량이 발생한 경우, 상기 Pab 화소의 화소 구동 회로 자세하게는, Pab 화소의 구동 트랜지스터(T2)와 발광소자(EL) 사이의 배선을 단선할 수 있다. 그러나, 경우에 따라서는, 예를 들어 상기 화소 구동 회로에 발생한 결함으로 인해 상기 발광소자(EL)에 아무런 전기적 신호도 가해지지 않는 경우, 상기 화소 구동 회로와 상기 발광소자(EL) 사이의 배선을 단선하지 않을 수도 있다. 이어서, 상기 Pab 화소의 화소 전극 하부에 배치된 더미 라인(DLa) 사이를 전기적으로 연결할 수 있다. 상기 Pab 화소의 화소전극 하부에 배치된 더미 라인(DLa) 사이를 전기적으로 연결하는 것은 레이저 리페어법을 사용하여 수행할 수 있다. 그 결과, Pab 화소의 화소 전극은 상기 더미 셀(DCa)에 위치하는 더미 구동 회로에 전기적으로 연결될 수 있다. 이 후, 상기 Pab 화소를 구동하는 것은 상기 Sa 스캔 라인을 선택하고, 더미 데이터 라인(Dd)에 데이터 전압을 인가함으로써 수행할 수 있다.

따라서, 상기 Pab 화소는 명점 또는 암점 불량을 야기하지 않을 수 있다.

도 3은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 개략적으로 도시한 등가 회로도이다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소는 복수의 신호가 인가될 수 있는 복수개의 박막 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 캐패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.

박막 트랜지스터는 제1 박막 트랜지스터(driving thin film transistor)(T1), 제2 박막 트랜지스터(switching thin film transistor)(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 및 제7 박막 트랜지스터(T7)를 포함할 수 있다.

상기 복수의 신호는 스캔 신호(GW[n]), 이전 스캔 신호(GB[n]), 발광 제어 신호(En[n]), 데이터 신호(D[n]), 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(Vint), 및 블랙 전압 신호(GB[n])를 포함할 수 있다.

제1 박막 트랜지스터(T1)의 게이트 전극은 스토리지 캐패시터(Cst)의 일단과 연결되어 있고, 제1 박막 트랜지스터(T1)의 소스 전극은 제5 박막 트랜지스터(T5)를 경유하여 제1 전원 전압(ELVDD)과 연결되어 있으며, 제1 박막 트랜지스터(T1)의 드레인 전극은 제6 박막 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결될 수 있다. 제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(D[n])를 전달받아 유기 발광 다이오드(OLED)에 구동 전류를 공급할 수 있다.

제2 박막 트랜지스터(T2)의 게이트 전극은 스캔 신호(GW[n])를 인가 받으며, 제2 박막 트랜지스터(T2)의 소스 전극은 데이터 신호(D[n])를 인가 받으며, 제2 박막 트랜지스터(T2)의 드레인 전극은 제1 박막 트랜지스터(T1)의 소스 전극과 연결되어 있으면서 제5 박막 트랜지스터(T5)을 경유하여 제1 전원 전압을 인가받을 수 있다. 이러한 제2 박막 트랜지스터(T2)는 스캔 신호(GW[n])에 따라 턴 온되어 데이터 신호(D[n])를 제1 박막 트랜지스터(T1)의 소스 전극으로 전달 하는 스위칭 동작을 수행할 수 있다.

제3 박막 트랜지스터(T3)의 게이트 전극은 스캔 신호(GW[n])를 인가 받으며, 제3 박막 트랜지스터(T3)의 소스 전극은 제1 박막 트랜지스터(T1)의 드레인 전극과 연결되어 있으면서 제6 박막 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 제3 박막 트랜지스터(T3)의 드레인 전극은 스토리지 캐패시터(Cst)의 일단, 제4 박막 트랜지스터(T4)의 드레인 전극 및 제1 박막 트랜지스터(T1)의 게이트 전극과 함께 연결될 수 있다. 이러한 제3 박막 트랜지스터(T3)는 스캔 신호(GW[n])에 따라 턴 온되어 제1 박막 트랜지스터(T1)의 게이트 전극과 드레인 전극(D1)을 서로 연결하여 제1 박막 트랜지스터(T1)를 다이오드 연결시킬 수 있다.

제4 박막 트랜지스터(T4)의 게이트 전극은 이전 스캔 신호(GI[n])를 인가 받으며, 제4 박막 트랜지스터(T4)의 소스 전극은 초기화 전압(Vint)을 인가 받으며, 제4 박막 트랜지스터(T4)의 드레인 전극은 스토리지 캐패시터(Cst)의 일단, 제3 박막 트랜지스터(T3)의 드레인 전극 및 제1 박막 트랜지스터(T1)의 게이트 전극과 함께 연결되어 있다. 이러한 제4 박막 트랜지스터(T4)는 이전 스캔 신호(GI[n])에 따라 턴 온되어 초기화 전압(Vint)을 제1 박막 트랜지스터(T1)의 게이트 전극에 전달하여 제1 박막 트랜지스터(T1)의 게이트 전극의 전압을 초기화 시키는 초기화 동작을 수행할 수 있다.

제5 박막 트랜지스터(T5)의 게이트 전극은 발광 제어 신호(En[n])를 인가 받으며, 제5 박막 트랜지스터(T5)의 소스 전극은 제1 전원 전압(ELVDD)가 인가되며, 제5 박막 트랜지스터(T5)의 드레인 전극은 제1 박막 트랜지스터(T1)의 소스 전극 및 제2 박막 트랜지스터(T2)의 드레인 전극와 연결될 수 있다.

제6 박막 트랜지스터(T6)의 게이트 전극은 발광 제어 신호(En[n])를 인가 받으며, 제6 박막 트랜지스터(T6)의 소스 전극은 제1 박막 트랜지스터(T1)의 드레인 전극 및 제3 박막 트랜지스터의 소스 전극과 연결되어 있고, 제6 박막 트랜지스터(T6)의 드레인 전극은 유기 발광 다이오드(OLED)의 애노드(anode) 및 제7 박막 트랜지스터(T7)의 드레인 단자와 전기적으로 연결될 수 있다. 이러한 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)는 발광 제어 신호(En[n])에 따라 동시에 턴 온되어 제1 전원 전압(ELVDD)이 유기 발광 다이오드(OLED)에 전달되어 유기 발광 다이오드(OLED)에 구동 전류가 흐르게 된다.

제7 박막 트랜지스터(T7)의 게이트 전극은 블랙 전압 신호(GB[n])를 인가 받으며, 제7 박막 트랜지스터(T7)의 소스 전극은 초기화 전압(Vint)을 인가 받으며, 제7 박막 트랜지스터(T7)의 드레인 전극은 유기 발광 다이오드(OLED)의 애노드(anode) 및 제6 박막 트랜지스터(T6)의 드레인 단자와 함께 연결되어 있다. 이러한 제7 박막 트랜지스터(T7)는 블랙 전압 신호(GB[n])에 따라 턴 온되어 초기화 전압(Vint)을 유기 발광 다이오드(OLED)의 애노드(anode)에 전달하여 블랙 전압을 인가하는 동작을 수행할 수 있다.

스토리지 캐패시터(Cst)의 타단은 제1 전원 전압(ELVDD)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 제2 전원 전압(ELVSS)과 연결될 수 있다. 이에 따라, 유기 발광 다이오드(OLED)는 제1 박막 트랜지스터(T1)로부터 구동 전류를 전달받아 발광함으로써 화상을 표시할 수 있다.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 하나의 액티브 픽셀과 하나의 더미 픽셀이 연결된 등가 회로도이다.

도 4를 참조하면, 더미 구동 회로(Dummy Pixel)와 화소 구동 회로(Active Pixel)는 서로 동일한 구조로 형성될 수 있다. 이러한 유기 발광 표시 장치의 제조과정 중 상기 화소들 중 일부의 화소에 위치한 화소 구동 회로(Active Pixel)에 불량이 발생할 수 있다. 이 경우, 불량이 발생한 화소의 화소 구동 회로(Active Pixel)와 유기 발광 표시 소자(OLED) 사이의 배선을 단선할 수 있다. 즉, 화소 구동 회로(Active Pixel)의 제6 트랜지스터(T6) 및 제 7 트랜지스터(T7)의 드레인 전극은 유기 발광 표시 소자(OLED)의 애노드(anode)와 오픈(open)되며, 더미 구동 회로(Dummy Pixel)의 제6 더미 트랜지스터(Td6)의 드래인 전극이 유기 발광 표시 소자(OLED)의 애노드(anode)와 연결될 수 있다. 다만, 도 4의 더미 구동 회로(Dummy Pixel)는 제7 더미 트랜지스터(Td7)를 생략하여 도시하고 있으나, 이에 한정되지 않으며, 제7 더미 트랜지스터(Td7)를 포함할 수 있다. 그러나, 경우에 따라서는, 예를 들어 상기 화소 구동 회로(Active Pixel)에 발생한 결함으로 인해 유기 발광 표시 소자(OLED)에 아무런 전기적 신호도 가해지지 않는 경우, 상기 화소 구동 회로(Active Pixel)와 유기 발광 표시 소자(OLED) 사이의 배선을 단선하지 않을 수도 있다.

이하, 도 5를 참조하여, 불량이 발생한 화소 구동 회로를 발견하고, 이를 리페어하는 방법에 대해 설명한다.

도 5는 본 발명의 일 실시예에 따른 표시 장치의 제어부의 블록도이다.

도 5를 참조하며, 표시 패널(100)의 양 측면에는 더미 화소부(Dummy Pixel unit)를 포함할 수 있다. 더미 화소부는 리페어 라인(RL)에 의해 제어부(11)에 연결될 수 있다. 더미 화소부는 개별 스캔 라인마다 형성되어 있는 더미 구동 회로를 포함할 수 있다. 도 5는 더미 화소부가 스캔 라인의 양단에 형성되어 있는 것을 개시하고 있으나, 이에 한정되지 않으며, 더미 화소부는 데이터 라인의 양단에 형성될 수도 있으며, 데이터 라인 및 스캔 라인의 양단에 모두 형성될 수 있다.

더미 화소부와 연결되어 있는 제어부(11)는 개별 화소 구동 회로에 각각 데이터(DATA)를 인가할 수 있으며, 센싱 소자(미도시)에 의해 센싱된 개별 화소 구동 회로의 불량 여부가 기입된 데이터(PR_ON)를 제공받는다. 센싱 소자(미도시)는 개별 화소 구동 회로의 불량이 발생한 위치 데이터(PR_COL, PR_ROW)를 제공받는다. 제어부(11)의 비교기(115)는 개별 화소 구동 회로의 불량 여부가 기입된 데이터(PR_ON) 및 개별 화소 구동 회로의 불량이 발생한 위치 데이터(PR_COL, PR_ROW)를 취합하여, 불량이 발생한 개별 화소 구동 회로의 위치 및 개별 화소 구동 회로에 인가할 데이터의 크기를 결정하고, 이에 대응되는 신호를 리페어 라인(RL)에 인가할 수 있다. 비교기(115)에서 리페어 라인(RL)에 제공하는 신호는 데이터 라인(미도시)을 통해 제공되는 데이터 신호와 동시에 출력되도록 동기화(Synchronize)될 수 있도록 동기화 신호(Vsync)와 함께 리페어 라인(RL)에 제공될 수 있다. 비교기(115)에서 리페어 라인(RL)에 제공되는 신호는 리페어 버퍼(DR-IC Repair buffer)를 거쳐 제공될 수 있다. 불량이 발생한 화소 구동 회로를 감지하는 방법 및 불량이 발생한 화소 구동 회로에 데이터를 인가하는 방법은 상기 방법에 한정되지 않을 수 있다.

도 6은 본 발명의 일 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.

도 6을 참조하면, 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극은 전기적으로 연결될 수 있으며, 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)은 동일한 신호(GI[n] 또는 GB[n])에 의해 구동될 수 있다.

화소 구동 회로와 더미 구동 회로는 리페어 라인(RL) 및 블랙 전압 라인(BL)에 의해 연결될 수 있다. 화소 구동 회로에 불량이 발생하였을 때, 더미 구동 회로와 리페어 라인(RL)에 의해 연결되어 상기 화소 구동 회로의 유기 발광 표시 소자(OLED)에 데이터를 인가할 수 있다.

더미 구동 회로와 개별 화소 구동 회로는 리페어 라인(RL)에 의해 연결되며, 리페어 라인(RL)은 개별 화소 구동 회로와 중첩되어 행 방향으로 연장되어 형성될 수 있다. 리페어 라인(RL)은 개별 화소의 화소 전극 등과 중첩하게 형성되므로, 이에 의해 리페어 라인(RL)의 애노드 기생 캐패시터(CARP)가 매우 크게 형성될 수 있다.

애노드 기생 캐패시터(CARP)가 형성됨에 따라, 화소 전극과 리페어 라인(RL)이 특정 전압에서 커플링되어 화소 구동 회로의 애노드(anode)에는 부스트 전압(VBST)이 형성될 수 있다. 부스트 전압(VBST)은 화소 구동 회로의 애노드(anode)에 인가되는 전압의 레벨을 상승시키며, 이를 통해 블랙 신호를 인가하더라고, 부스트 전압(VBST)에 의해 화소 구동 회로의 유기 발광 표시 소자(OLED)의 애노드(anode)의 전압이 캐소드(cathode)의 전압보다 높아져, 약명점화가 발생할 수 있다.

또한, 초기화 라인(미도시) 및 블랙 전압 라인(BL)는 리페어 라인(RL)과 평행하게 형성될 수 있으며, 초기화 라인(미도시) 및 블랙 전압 라인(BL)과 리페어 라인(RL)에 의해 프린지 캐패시턴스(Frindge capacitance)가 발생할 수 있으며, 프린지 캐패시턴스(Frindge capacitance)는 게이트 전극에 인가되는 전압에 개별 화소 구동 회로에 영향을 미칠 수 있다. 즉, 초기화 라인(미도시) 및 블랙 전압 라인(미도시)과 리페어 라인(RL)에 의해 블랙 기생 캐패시터(CGRP)가 형성될 수 있다.

더미 구동 회로는 도 4에 도시된 더미 구동 회로에 비해 더미 구동 회로의 애노드(anode)와 연결된 제1 펌핑 트랜지스터(Tp1), 제2 펌핑 트랜지스터(Tp2) 및 펌핑 캐패시터(Cp)를 더 포함할 수 있다.

제1 펌핑 트랜지스터(Tp1)의 게이트 단자는 스캔 신호(GW[n])을 인가받으며, 소스 단자는 더미 구동 회로의 애노드(anode)와 연결되며, 드레인 단자는 펌핑 노드(Pnode)에서 제2 펌핑 트랜지스터(Tp2)의 소스 단자와 연결될 수 있다.

제2 펌핑 트랜지스터(Tp2)의 게이트 단자는 초기화 신호(GI[n])를 인가받으며, 소스 단자는 펌핑 노드(Pnode)에서 제1 펌핑 트랜지스터(Tp1)의 드레인 단자와 연결되며, 드레인 단자는 초기화 전압(Vint)를 인가받을 수 있다.

펌핑 캐패시터(Cp)는 펌핑 노드(Pnode)와 제1 전원 전압이 인가되는 단자를 연결할 수 있다.

제1 펌핑 트랜지스터(Tp1)는 각각 스캔 신호(GW[n])에 응답하여, 더미 구동 회로의 애노드(anode)와 펌핑 캐패시터(Cp)를 연결하여, 애노드 기생 캐패시터(CARP)에 충전되는 전하량을 줄여줄 수 있다. 즉, 애노드 기생 캐패시터(CARP)와 펌핑 캐패시터(Cp)가 병렬로 연결되어, 기존의 애노드 기생 캐패시터(CARP)에만 충전되는 전하량을 공유하는 차지 쉐어링(charge sharing) 역할을 수행할 수 있다.

제2 펌핑 트랜지스터(Tp2)는 초기화 신호(GI[n])에 응답하여, 초기화 전압을 펌핑 노드(Pnode)에 인가할 수 있다.

펌핑 캐패시터(Cp)의 일단은 펌핑 노드(Pnode)와 연결되며, 타단은 제1 전원 전압(ELVDD)가 인가되는 단자와 연결될 수 있다. 다만, 상기 펌핑 캐패시터(Cp)의 타단은 제1 전원 전압(ELVDD)가 인가되는 단자와 연결되는 것에 한정되지 않으며, 정전압을 인가해줄 수 있는 단자와 연결될 수 있다. 또한, 제2 펌핑 트랜지스터(Tp2)가 형성되어 있는 것에 한정되지 않으며, 제2 펌핑 트랜지스터(Tp2)는 필요에 따라 생략될 수 있다.

상기 화소 구동 회로 및 더미 구동 회로가 동작하는 방법에 대해서는 도 7에서 자세히 설명하도록 한다.

도 7은 본 발명의 일 실시예에 따른 표시 장치에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.

도 7을 참조하면, 하이 레벨의 발광 제어 신호(EM[n])가 인가되면 화소 구동 회로의 애노드(A-anod)의 전압은 익스퍼넨셜(exponential)하게 떨어지며, 초기화 신호(GI[n])가 인가되면, 초기화 전압(VINIT)의 레벨로 떨어진다. 다시 로우 레벨의 발광 제어 신호(EM[n])가 인가되면 화소 구동 회로의 애노드(A-anod)의 전압은 상승한다. 화소 구동 회로의 애노드(A-anod)의 전압은 초기화 신호(GI[n]) 및 스캔 신호(GW[n])에 영향을 받지 않는다.

리페어 라인(RL)의 전압은 애노드 기생 캐패시터(CARP) 및 블랙 기생 캐패시터(CGRP)로 인해 더미 구동 회로에 인가되는 개별 신호(예를 들어, 초기화 신호(GI[n]) 및 스캔 신호(GW[n]))와 커플링 되어 변동될 수 있다.

블랙 기생 캐패시터(CGRP)에 의해 리페어 라인(RL)의 전압은 상승 전압(VGBC)만큼 상승할 수 있다.

또한, 로우 레벨의 블랙 전압 신호(GB[n])가 인가된 후에 인가되는 로우 레벨의 스캔 신호(GW[n])에 의해 펌핑 캐패시터(Cp)와 리페어 라인(RL)이 연결되어, 펌핑 캐패시터(Cp)가 애노드 기생 캐패시터(CARP)에 충전된 전하량의 일부를 공유(charge sharing)할 수 있고, 이에 의해 리페어 라인(RL)의 전압은 다소 하강한다.

다시, 로우 레벨의 블랙 전압 신호(GB[n])가 인가되면, 리페어 라인(RL)의 전압은 초기화 전압(VINIT)와 동일한 레벨로 하강한다.

상기 동작을 반복한 후에, 발광 제어 신호(EM[n])가 다시 로우 레벨로 하강하면, 리페어 라인(RL)의 전압 레벨도 상승하나, 펌핑 캐패시터(Cp)에 의해 천천히 충전되어, 블랙 전압 신호(GB[n]) 또는 저계조의 신호가 인가되는 때에, 유기 발광 표시 소자(OLED)의 애노드(anode)의 전압을 캐소드(cathode)의 전압보다 차지 다운 전압(CD)만큼 낮게 유지할 수 있다. 즉, 저계조에서의 약명점화 현상을 방지할 수 있다.

펌핑 노드(Pnode)의 전압은 초기화 전압(VINIT)으로 유지되나, 스캔 신호(GW[n])에 의해 애노드 기생 캐패시터(CARP)와 펌핑 캐패시터(Cp)가 연결되어, 차지 쉐어링(charge sharing)되서 다소 전압 레벨이 상승할 수 있다. 다만, 제2 펌핑 트랜지스터에 인가되는 블랙 전압 신호(GB[n])에 의해 다시 펌핑 노드(Pnode)의 전압은 초기화 전압(VINIT)로 하강한다.

도 7에서는 발광 제어 신호(EM[n])의 전압이 하이 레벨을 갖는 동안, 세번의 스캔 신호(GW[n]) 및 블랙 전압 신호(GB[n])가 인가되었으나, 이에 한정되지 않으며, 복수의 횟수의 스캔 신호(GW[n]) 및 블랙 전압 신호(GB[n])가 인가될 수 있다.

도 8은 본 발명의 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이며, 도 9는 본 발명의 다른 실시예에 따른 표시 장치에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.

도 8은 도 6과 유사한 구조의 회로를 도시하고 있으므로, 중복되는 구성 요소에 대한 설명은 생략하도록 한다.

도 8을 참조하면, 화소 구동 회로의 제4 트랜지스터(T4)와 제 7 트랜지스터(T7)의 게이트 전극은 서로 전기적으로 분리되어 있으며, 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)은 각각 초기화 신호(GI[n]) 및 블랙 전압 신호(GB[n])에 의해 구동될 수 있다.

서로 다른 신호에 의해 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)가 동작하므로, 블랙 기생 캐패시터(CGRP)에 의한 상승 전압(VGBC)가 형성되는 타이밍도 상이할 수 있다.

상기 화소 구동 회로 및 더미 구동 회로가 동작하는 방법에 대해서는 도 9에서 자세히 설명하도록 한다.

도 9를 참조하면, 하이 레벨의 발광 제어 신호(EM[n])가 인가되면 화소 구동 회로의 애노드(A-anod)의 전압은 익스퍼넨셜(exponential)하게 떨어지며, 초기화 신호(GI[n])가 인가되면, 초기화 전압(VINIT)의 레벨로 떨어진다. 다시 로우 레벨의 발광 제어 신호(EM[n])가 인가되면 화소 구동 회로의 애노드(A-anod)의 전압은 상승한다. 화소 구동 회로의 애노드(A-anod)의 전압은 초기화 신호(GI[n]) 및 스캔 신호(GW[n])에 영향을 받지 않는다.

또한, 로우 레벨의 초기화 신호(GI[n])가 인가된 후에 인가되는 로우 레벨의 스캔 신호(GW[n])에 의해 펌핑 캐패시터(Cp)와 리페어 라인(RL)이 연결되어, 펌핑 캐패시터(Cp)가 애노드 기생 캐패시터(CARP)에 충전된 전하량의 일부를 공유(charge sharing)할 수 있고, 이에 의해 리페어 라인(RL)의 전압은 다소 하강한다.

다시, 로우 레벨의 스캔 신호(GW[n])가 인가되면 펌핑 캐패시터(Cp)와 리페어 라인(RL)이 연결되어, 펌핑 캐패시터(Cp)가 애노드 기생 캐패시터(CARP)에 충전된 전하량의 일부를 공유(charge sharing)하여, 리페어 라인(RL)의 전압은 다소 하강한다.

이러한 동작을 반복하다, 로우 레벨의 블랙 전압 신호(GB[n])가 인가되면, 블랙 기생 캐패시터(CGRP)에 의해 상승 전압(VGBC)만큼 리페어 라인(RL)의 전압이 초기화 전압(VINIT)의 레벨로 하강할 수 있다. 다시 하이 레벨의 블랙 전압 신호(GB[n])가 인가되면, 블랙 기생 캐패시터(CGRP)에 의해 상승 전압(VGBC)만큼 리페어 라인(RL)의 전압이 상승할 수 있다.

도 9에서는 발광 제어 신호(EM[n])의 전압이 하이 레벨을 갖는 동안, 세번의 스캔 신호(GW[n]) 및 블랙 전압 신호(GB[n])가 인가되었으나, 이에 한정되지 않으며, 복수의 횟수의 스캔 신호(GW[n]) 및 블랙 전압 신호(GB[n])가 인가될 수 있다.

도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.

도 10을 참조하면, 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극은 서로 전기적으로 분리되어 있으며, 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)은 각각 초기화 신호(GI[n]) 및 블랙 전압 신호(GB[n])에 의해 구동될 수 있다.

더미 구동 회로는 도 4에 도시된 더미 구동 회로에 비해 더미 구동 회로의 제4 더미 트랜지스터(Td4)에 연결된 승압 다이오드(Diode)를 더 포함할 수 있다.

승압 다이오드(Diode)의 애노드 단자는 제4 더미 트랜지스터(Td4)의 드레인 전극과 연결되며, 캐소드 단자는 초기화 전압(VINIT)이 인가되는 단자와 연결될 수 있다. 이를 통해 제1 더미 트랜지스터(Td1)의 Vgs의 크기를 줄일 수 있다. 또한, 제1 더미 트랜지스터(Td1)의 Vgs의 크기가 줄어듬에 따라, 더미 구동 회로의 애노드(anode)에 흐르는 전류를 줄일 수 있어, 애노드 기생 캐패시터(CARP)에 충전되는 전하량 역시 줄일 수 있다. 애노드 기생 캐패시터(CARP)에 충전되는 전하량이 줄어듦에 따라, 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

상기 화소 구동 회로 및 더미 구동 회로가 동작하는 방법에 대해서는 도 11에서 자세히 설명하도록 한다.

도 11은 본 발명의 또 다른 실시예에 따른 표시 장치에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.

도 11을 참조하면, 로우 레벨의 스캔 신호(GW[n])가 인가되면, 승압 다이오드(Diode)에 의해 상승한 초기화 전압(VINIT + a)을 기준으로, 더미 구동 회로의 G노드(Gnode)의 전압은 상승한다. 로우 레벨의 스캔 신호(GW[n])가 인가되는 시간 동안 더미 구동 회로와 화소 구동 회로는 서로 상이한 전압 레벨에서 상승하기 시작하므로, 더미 구동 회로의 G노드의 전압은 화소 구동 회로의 G노드의 전압보다 높은 레벨을 유지할 수 있다.

따라서, 더미 구동 회로의 G노드의 전압이 화소 구동 회로의 G노드의 전압보다 높은 레벨을 유지하므로, 더미 구동 회로의 제1 더미 트랜지스터의 Vgs는 낮아져, 제1 더미 트랜지스터에 흐르는 구동 전류는 낮아져, 블랙 데이터 및 저계조의 데이터 신호가 인가되더라도 약명점화 현상을 줄일 수 있다.

다만, 하이 레벨의 스캔 신호(GW[n])가 인가될 때, 제3 더미 트랜지스터의 자체 캐패시턴스에 의해 다소 전압이 상승하는 것이 있으나, 이는 주로 제3 더미 트랜지스터의 문적 전압과 회로의 설계 구조(layout)에 따라 변하지만, 어느 정도 일정하게 유지될 수 있다고 가정할 수 있다.

도 12 내지 도 15은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이다.

도 12 내지 도 15는 도 10과 유사한 구조의 회로를 도시하고 있으므로, 중복되는 구성요소에 대한 설명은 생략하도록 한다.

도 12를 참조하면, 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극은 전기적으로 연결될 수 있으며, 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)은 동일한 신호(GI[n] 또는 GB[n])에 의해 구동될 수 있다.

제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극은 전기적으로 연결되어 있으므로, 리페어 라인(RL)의 전압 레벨은 초기화 신호(GI[n])의 상승 엣지에서 상승 전압(VGBC)만큼 상승할 수 있다.

도 13을 참조하면, 도 10의 승압 다이오드(Diode) 대신에 승압 트랜지스터(Tu)을 포함할 수 있다. 승압 트랜지스터(Tu)의 게이트 단자는 승압 트랜지스터(Tu)의 드레인 전극과 연결되어 다이오드 연결(diode connection)을 형성할 수 있다. 다이오드 연결(diode connection)로 인해 승압 트랜지스터(Tu)는 다이오드와 같은 역할을 하며, 승압 트랜지스터(Tu)의 문턱 전압(threshold voltage) 만큼 상승된 초기화 전압(VINIT+ a)을 제4 더미 트랜지스터(T4)에 인가할 수 있다.

이를 통해 제1 더미 트랜지스터(Td1)의 Vgs의 크기를 줄일 수 있다. 또한, 제1 더미 트랜지스터(Td1)의 Vgs의 크기가 줄어듬에 따라, 더미 구동 회로의 애노드(anode)에 흐르는 전류를 줄일 수 있어, 애노드 기생 캐패시터(CARP)에 충전되는 전하량 역시 줄일 수 있다. 애노드 기생 캐패시터(CARP)에 충전되는 전하량이 줄어듦에 따라, 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

도 13은 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극이 전기적으로 분리되어 있는 구조를 도시하나, 이에 한정되지 않고 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극가 연결되는 구조로 변형될 수 있다.

도 14를 참조하면, 도 10의 승압 다이오드(Diode) 대신에 승압된 전압을 제4 더미 트랜지스터에 직접 인가할 수 있다. 상승된 초기화 전압(VINIT+ a)을 제4 더미 트랜지스터(T4)에 인가하여, 제1 더미 트랜지스터(Td1)의 Vgs의 크기를 줄일 수 있다. 또한, 제1 더미 트랜지스터(Td1)의 Vgs의 크기가 줄어듬에 따라, 더미 구동 회로의 애노드(anode)에 흐르는 전류를 줄일 수 있어, 애노드 기생 캐패시터(CARP)에 충전되는 전하량 역시 줄일 수 있다. 애노드 기생 캐패시터(CARP)에 충전되는 전하량이 줄어듦에 따라, 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

도 15를 참조하면, 승압 다이오드(Diode)가 개별 화소 구동 회로의 라인마다 형성되지 않고, 복수의 화소 구동 회로의 라인에 형성될 수 있다. 승압 다이오드(Diode)는 제4 더미 트랜지스터(Td4)에 초기화 전압(VINIT)보다 상승된 전압을 인가하기 위해 추가된 구성 요소로, 승압 다이오드(Diode)의 애노드 단자에 복수의 화소 구동 회로의 제4 더미 트랜지스터(Td4)를 연결하여도 각 화소 구동 회로의 제1 더미 트랜지스터(Td1)의 구동 전류를 감소시킬 수 있다.

도 15는 복수의 화소 구동 회로와 연결된 승압 다이오드(Diode)에 대해 상술하고 있으나, 이에 한정되지 않고 승압 트랜지스터(Tu)의 소스 단자를 복수의 제4 더미 트랜지스터(Td4)의 드레인 전극에 연결하거나, 승압된 전압을 복수의 제4 더미 트랜지스터(Td4)의 드레인 전극에 인가하는 구조를 포함할 수 있다.

도 16은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 등가 회로도이며, 도 17는 도 16의 등가 회로에 인가되는 신호의 레벨 변화를 도시한 타이밍도이다.

도 16 는 도 12와 유사한 구조의 회로를 도시하고 있으므로, 중복되는 구성 요소에 대한 설명은 생략한다.

도 16을 참조하면, 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극은 서로 전기적으로 분리되어 있으며, 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)은 각각 초기화 신호(GI[n]) 및 블랙 전압 신호(GB[n])에 의해 구동될 수 있다.

더미 구동 회로는 도 12에 도시된 더미 구동 회로에 비해 더미 구동 회로에 초기화 신호(GI[n])가 인가되는 단자와 G노드(Gnode)를 연결하는 부스트 캐패시터(Cbst)를 더 포함할 수 있다.

부스트 캐패시터(Cbst)는 더미 구동 회로의 G노드(Gnode)에 연결되어, 하이 레벨의 초기화 신호(GI[n])가 인가될 때, G노드(Gnode)의 전압을 승압시켜 준다. 이를 통해 제1 더미 트랜지스터(Td1)의 Vgs의 크기를 줄일 수 있다. 또한, 제1 더미 트랜지스터(Td1)의 Vgs의 크기가 줄어듬에 따라, 더미 구동 회로의 애노드(anode)에 흐르는 전류를 줄일 수 있어, 애노드 기생 캐패시터(CARP)에 충전되는 전하량 역시 줄일 수 있다. 애노드 기생 캐패시터(CARP)에 충전되는 전하량이 줄어듦에 따라, 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

도 16은 화소 구동 회로의 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극은 서로 전기적으로 분리되어 있는 구조를 도시하고 있으나, 이에 한정되지 않고, 제4 트랜지스터(T4) 및 제 7 트랜지스터(T7)의 게이트 전극이 전기적으로 연결된 구조를 포함할 수 있다.

상기 화소 구동 회로 및 더미 구동 회로가 동작하는 방법에 대해서는 도 17에서 자세히 설명하도록 한다.

도 17을 참조하면, 로우 레벨에서 하이 레벨로 초기화 신호(GI[n])가 상승하며, 초기화 신호(GI[n])가 인가되는 단자와 연결되어 있는 부스트 캐패시터(Cbst)에는 초기화 전압(VINIT)와 제4 더미 트랜지스터(Td4)의 기생 캐패시턴스에 의해 상승하는 전압보다 높은 레벨의 전압이 충전된다.

G노드의 전압이 초기화 신호(GI[n])에 의해 상승하고, 로우 레벨의 스캔 신호(GW[n])가 인가되면, 부스트 캐패시터(Cbst) 및 트랜지스터(Td4)의 기생 캐패시턴스에 의해 상승한 초기화 전압을 기준으로 더미 구동 회로의 G노드(Gnode)의 전압은 상승한다. 로우 레벨의 스캔 신호(GW[n])가 인가되는 시간 동안 더미 구동 회로와 화소 구동 회로는 서로 상이한 전압 레벨에서 상승하기 시작하므로, 더미 구동 회로의 G노드의 전압은 화소 구동 회로의 G노드의 전압보다 높은 레벨을 유지할 수 있다.

도 18 내지 도 20은 본 발명의 또 다른 실시예에 따른 표시 장치의 액티브 픽셀 및 더미 픽셀의 연결 관계를 간략하게 도시한 회로도이다.

도 18을 참조하면, 화소 구동 회로와 더미 구동 회로는 리페어 라인(RL) 및 블랙 전압 라인(BL)에 의해 연결될 수 있다. 화소 구동 회로에 불량이 발생하였을 때, 더미 구동 회로와 리페어 라인(RL)에 의해 연결되어 상기 화소 구동 회로의 유기 발광 표시 소자(OLED)에 데이터를 인가할 수 있다.

리페어 라인(RL)과 개별 화소의 화소 전극, 초기화 라인(미도시) 및 블랙 전압 라인(미도시)에 의해 발생하는 모든 커플링 현상을 애노드 커플링(Anode Coupling, AC)으로 정의하며, 리페어 라인(RL)과 개별 화소의 화소 전극, 초기화 라인(미도시) 및 블랙 전압 라인(미도시)에 의해 발생하는 애노드 기생 캐패시터(CARP) 및 블랙 기생 캐패시터(CGRP)의 등가 캐패시터를 토탈 기생 캐패시터(Ctp)로 정의하여, 간략하게 설명할 수 있다.

더미 구동 회로에 인가되는 초기화 전압(VINIT)의 크기가 일정하다고 가정하며, 전술한 바와 같이 승압 다이오드(Diode) 또는 승압 트랜지스터(Tu)가 추가되어 있지 않다면, 제1 더미 트랜지스터(Td1)를 지나는 구동 전류(Ion')은 일정하게 유지될 수 있다. 앞서 블랙 데이터 또는 저계조의 데이터에 대한 약명점화 현상을 방지하게 위해 리페어 라인(RL)에 인가되는 전류의 크기를 줄이는 방안을 상술하였다. 이를 위해 제6 더미 트랜지스터(Td6)의 드레인 전극에 방출 다이오드(Odiode)를 연결하여 구동 전류(Ion') 중, 방출 전류(Icp)만큼 분배시킬 수 있다.

이를 통해 리페어 라인(RL)에 흐르는 리페어 전류(Irl)의 양이 줄어들어, 토탈 기생 캐패시터(Ctp)에 충전되는 전하량 역시 줄일 수 있다. 토탈 기생 캐패시터(Ctp)에 충전되는 전하량이 줄어듦에 따라, 애노드 커플링(AC)에 의해 발생하는 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

도 19 및 도 20은 도 18과 유사한 구조의 회로를 도시하고 있으므로, 중복되는 구성 요소에 대한 설명은 생략하도록 한다.

도 19을 참조하면, 더미 구동 회로에 인가되는 초기화 전압(VINIT)의 크기가 일정하다고 가정하며, 전술한 바와 같이 승압 다이오드(Diode) 또는 승압 트랜지스터(Tu)가 추가되어 있지 않다면, 제1 더미 트랜지스터(Td1)를 지나는 구동 전류(Ion')은 일정하게 유지될 수 있다. 이를 위해 제6 더미 트랜지스터(Td6)의 드레인 전극에 방출 트랜지스터(To)를 연결하며, 방출 트랜지스터(To)의 드레인 전극을 방출 트랜지스터(To)의 소스 전극에 다이오드 연결(diode connection)할 수 있다. 다이오드 연결(diode connection)된 방출 트랜지스터(To)는 도 18의 방출 다이오드(Odiode)와 유사하게 동작하므로, 방출 트랜지스터(To)에 의해 구동 전류(Ion') 중에서 방출 전류(Icp)만큼 분배시킬 수 있다.

도 20을 참조하면, 더미 구동 회로에 인가되는 초기화 전압(VINIT)의 크기가 일정하다고 가정하며, 전술한 바와 같이 승압 다이오드(Diode) 또는 승압 트랜지스터(Tu)가 추가되어 있지 않다면, 제1 더미 트랜지스터(Td1)를 지나는 구동 전류(Ion')은 일정하게 유지될 수 있다. 이를 위해 제6 더미 트랜지스터(Td6)의 드레인 전극에 방출 트랜지스터(To)를 연결하고, 방출 트랜지스터(To)의 게이트 전극에 하이 레벨의 전압을 인가할 수 있다. 방출 트랜지스터(To)의 게이트 전극에 하이 레벨의 전압이 인가되면, 방출 트랜지스터(To)는 동작하지 않으나, 방출 트랜지스터(To)의 리키지 전류(leakage current, Ilc)가 발생할 수 있어, 방출 트랜지스터(To)에 의해 구동 전류(Ion') 중에서 리키지 전류(Ilc)만큼 분배시킬 수 있다.

도 21 및 도 22는 본 발명의 또 다른 실시예에 따른 표시 장치의 더미 픽셀의 등가 회로도이다.

도 21 및 도 22는 도 12의 더미 구동 회로를 변형한 회로도이며, 도 12의 화소 구동 회로 중 유기 발광 표시 소자(OLED) 및 유기 발광 표시 소자의 캐패시터(Coled)만을 간략하게 도시한 회로도이다. 도 21 및 도 22의 구성 요소 중, 전술한 바와 동일한 구성 요소는 생략한다.

도 21을 참조하면, 더미 구동 회로는 도 12에 도시된 더미 구동 회로에 비해 더미 구동 회로에 스캔 신호(GW[n])가 인가되는 단자와 G노드(Gnode)를 연결하는 부스트 캐패시터(Cbst)를 더 포함할 수 있다.

부스트 캐패시터(Cbst)는 더미 구동 회로의 G노드(Gnode)에 연결되어, 하이 레벨의 스캔 신호(GI[n])가 인가될 때, G노드(Gnode)의 전압을 승압시켜 준다. 이를 통해 제1 더미 트랜지스터(Td1)의 Vgs의 크기를 줄일 수 있다. 또한, 제1 더미 트랜지스터(Td1)의 Vgs의 크기가 줄어듬에 따라, 더미 구동 회로의 애노드(anode)에 흐르는 전류를 줄일 수 있어, 애노드 기생 캐패시터(CARP)에 충전되는 전하량 역시 줄일 수 있다. 애노드 기생 캐패시터(CARP)에 충전되는 전하량이 줄어듦에 따라, 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

도 22를 참조하면, 더미 구동 회로는 도 12에 도시된 더미 구동 회로에 비해 더미 구동 회로에 제1 전원 전압(ELVDD)이 인가되는 단자와 G노드(Gnode)를 연결하는 제7 더미 트랜지스터(Td7)를 더 포함할 수 있다.

제7 더미 트랜지스터(Td7)의 게이트 단자는 제7 더미 트랜지스터(Td7)의 소스 단자와 연결되어 다이오드 연결(diode connection)을 형성할 수 있다. 다이오드 연결(diode connection)된 제7 더미 트랜지스터(Td7)에 의해 G노드(Gnode)의 전압이 상승하여, 제1 더미 트랜지스터(Td1)의 Vgs의 크기를 줄일 수 있다. 또한, 제1 더미 트랜지스터(Td1)의 Vgs의 크기가 줄어듬에 따라, 더미 구동 회로의 애노드(anode)에 흐르는 전류를 줄일 수 있어, 애노드 기생 캐패시터(CARP)에 충전되는 전하량 역시 줄일 수 있다. 애노드 기생 캐패시터(CARP)에 충전되는 전하량이 줄어듦에 따라, 부스트 전압(VBST)의 전압도 줄어들어, 블랙 데이터 및 저계조의 데이터를 인가하더라도 약명점화 현상을 줄일 수 있다.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

11: 제어부 12: 데이터 구동부
13: 스캔 구동부 14: 발광 구동부
15: 전원 생성부 100: 표시 패널
Active Pixel: 화소 구동 회로 Dummy Pixel: 더미 구동 회로
115: 비교기 CARP: 애노드 기생 캐패시터
CGRP: 블랙 기생 캐패시터 RL: 리페어 라인
Cp: 펌핑 캐패시터 VGBC: 상승 전압
VBST: 부스트 전압 Diode: 승압 다이오드
Cbst: 부스트 캐패시터 Odiode: 방출 다이오드

Claims

복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널; 및
상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되,
상기 더미 구동 회로는 펌핑 캐패시터, 초기화 전압이 인가되는 단자와 더미 애노드 단자를 연결하는 제1 트랜지스터 및 제2 트랜지스터를 포함하며,
상기 제1 트랜지스터의 제어 단자는 제1 입력 신호단과 연결되며, 소스 단자는 상기 더미 애노드 단자와 연결되며, 드레인 단자는 제1 노드에서 상기 제2 트랜지스터의 소스 단자와 연결되며,
상기 펌핑 캐패시터는 상기 제1 노드와 제1 전원 전압단 사이에 연결되며,
상기 제2 트랜지스터의 제어 단자는 제2 입력 신호단과 연결되며, 소스 단자는 상기 제1 트랜지스터의 드레인 단자와 연결되며, 드레인 단자는 제2 전원 전압단과 연결되는 표시 장치.
제1 항에 있어서,
상기 제어부는 상기 각 화소 구동 회로의 불량 여부를 판단하는 비교부, 및 상기 더미 구동 회로의 출력 신호를 동기화하는 동기화부를 포함하는 표시 장치.
제2 항에 있어서,
제1 방향으로 연장되어 형성되는 리페어 라인을 더 포함하되,
상기 리페어 라인은 제1 방향으로 나열되어 있는 상기 복수의 액티브 픽셀과 중첩하여 형성되며,
상기 리페어 라인은 상기 제1 방향으로 나열되어 있는 복수의 액티브 픽셀 양단에 형성된 더미 픽셀과 전기적으로 연결되는 표시 장치.
제3 항에 있어서,
상기 복수의 액티브 픽셀 중 일부는 상기 리페어 라인과 전기적으로 연결되는 표시 장치.
제3 항에 있어서,
상기 비교부는 상기 리페어 라인과 상기 각 액티브 픽셀에 형성되는 화소 구동 회로의 연결을 제어하는 표시 장치.
제1 항에 있어서,
상기 각 화소 구동 회로는 제3 트랜지스터 및 제4 트랜지스터를 포함하며,
상기 제3 트랜지스터의 제어 단자와 상기 제4 트랜지스터의 제어 단자가 전기적으로 연결되어 있는 표시 장치.
제1 항에 있어서,
상기 각 화소 구동 회로는 제3 트랜지스터 및 제4 트랜지스터를 포함하며,
상기 제3 트랜지스터의 제어 단자는 상기 제2 입력 신호단과 연결되어 있으며,
상기 제4 트랜지스터의 제어 단자는 제3 입력 신호단과 연결되어 있는 표시 장치.
복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널; 및
상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되,
상기 더미 구동 회로는 승압 다이오드, 및 초기화 신호에 응답하여 상기 승압 다이오드의 애노드 단자의 전압을 제1 노드에 인가하는 제1 트랜지스터를 포함하는 표시 장치.
제8 항에 있어서,
상기 제어부는 상기 각 화소 구동 회로의 불량 여부를 판단하는 비교부, 및 상기 더미 구동 회로의 출력 신호를 동기화하는 동기화부를 포함하는 표시 장치.
제9 항에 있어서,
제1 방향으로 연장되어 형성되는 리페어 라인을 더 포함하되,
상기 리페어 라인은 제1 방향으로 나열되어 있는 상기 복수의 액티브 픽셀과 중첩하여 형성되며,
상기 리페어 라인은 상기 제1 방향으로 나열되어 있는 복수의 액티브 픽셀의 양단에 형성된 더미 픽셀과 전기적으로 연결되는 표시 장치.
제10 항에 있어서,
상기 복수의 액티브 픽셀 중 일부는 상기 리페어 라인과 전기적으로 연결되는 표시 장치.
제10 항에 있어서,
상기 비교부는 상기 리페어 라인과 상기 각 액티브 픽셀에 형성되는 화소 구동 회로의 연결을 제어하는 표시 장치.
제8 항에 있어서,
상기 각 화소 구동 회로는 제2 트랜지스터 및 제3 트랜지스터를 포함하며,
상기 제2 트랜지스터의 제어 단자와 상기 제3 트랜지스터의 제어 단자가 전기적으로 연결되어 있는 표시 장치.
제8 항에 있어서,
상기 각 화소 구동 회로는 제2 트랜지스터 및 제3 트랜지스터를 포함하며,
상기 제2 트랜지스터의 제어 단자는 제1 입력 신호단과 연결되어 있으며,
상기 제3 트랜지스터의 제어 단자는 제2 입력 신호단과 연결되어 있는 표시 장치.
제8 항에 있어서,
상기 제1 노드와 상기 제1 트랜지스터의 제어 전극 사이에 연결되는 제1 부스트 캐패시터를 더 포함하는 표시 장치.
제8 항에 있어서,
상기 제1 노드와 제1 전원 전압단을 연결하는 제4 트랜지스터를 포함하되,
상기 제4 트랜지스터의 제어 단자는 상기 제4 트랜지스터의 소스 단자와 전기적으로 연결되어 있는 표시 장치.
제8 항에 있어서,
상기 제1 노드와 소정의 입력 신호단 사이에 연결되는 제2 부스트 캐패시터를 포함하는 표시 장치.
복수의 액티브 픽셀 및 상기 복수의 액티브 픽셀에 인접하여 형성된 복수의 더미 픽셀을 포함하는 표시 패널; 및
상기 각 액티브 픽셀에 형성되는 화소 구동 회로 및 상기 각 더미 픽셀 상에 형성되는 더미 구동 회로를 제어하는 제어부를 포함하되,
상기 더미 구동 회로와 상기 화소 구동 회로는 리페어 라인에 의해 연결되며,
상기 더미 구동 회로와 상기 리페어 라인이 전기적으로 연결되는 노드에 연결되는 방출 다이오드를 더 포함하는 표시 장치.
제18 항에 있어서,
상기 제어부는 상기 각 화소 구동 회로의 불량 여부를 판단하는 비교부, 및 상기 더미 구동 회로의 출력 신호를 동기화하는 동기화부를 포함하는 표시 장치.
제19 항에 있어서,
상기 리페어 라인은 제1 방향으로 나열되어 있는 상기 복수의 액티브 픽셀과 중첩하여 형성되며,
상기 리페어 라인은 상기 제1 방향으로 나열되어 있는 복수의 액티브 픽셀의 양단에 형성된 더미 픽셀과 전기적으로 연결되는 표시 장치.