KR102199215B1 - 표시장치 - Google Patents

Abstract

본 발명의 실시예는 표시장치를 개시한다. 본 발명의 표시장치는, 표시 영역에 배치된 복수의 화소들; 더미 영역에 배치된 복수의 더미셀들; 및 상기 복수의 더미셀들에 연결되고 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들을 포함하고, 상기 복수의 화소들의 발광 시점을 결정하는 제1 제어 신호가 상기 복수의 화소들에 입력되고, 상기 복수의 더미셀들에 제2 제어 신호가 입력되고, 상기 제2 제어 신호에 응답하여 상기 복수의 리페어선들에 초기화 전압이 인가되며, 상기 제2 제어 신호에 의한 상기 복수의 리페어선들에 대한 초기화 전압의 인가가 종료되는 시점이 상기 제1 제어 신호에 의한 상기 화소들의 발광 시작 시점보다 늦다.

Description

표시장치{Display apparatus}

본 발명의 실시예는 표시장치, 특히 리페어 공정에 사용되는 리페어선에 의한 커플링 효과를 제거할 수 있는 표시장치에 관한 것이다.

특정 화소의 화소 회로에서 불량이 발생하는 경우, 특정 화소는 주사 신호 및 데이터 신호와 무관하게 항상 빛을 발생하거나, 검은색으로 표시될 수 있다. 이와 같이 화소에서 항상 빛이 발생되는 화소는 관찰자에게 명점(또는 휘점)으로 인식되고, 검은색으로 표시되는 화소는 관찰자에게 암점(또는 흑점)으로 인식된다. 화소 내 회로가 복잡해짐에 따라 이러한 불량이 발생한 화소의 화소 회로를 수리하여 명점 또는 암점을 극복하는 것은 어려워졌다.

본 발명의 실시예는 불량 화소에 대한 리페어(repair)를 통해 불량 화소를 정상 구동할 수 있도록 하고, 생산 수율을 높이고, 품질 열화를 개선할 수 있는 표시장치를 제공하고자 한다.

본 발명의 실시예에 따른 표시장치는, 표시 영역에 배치된 복수의 화소들, 더미 영역에 배치된 복수의 더미셀들 및 상기 복수의 더미셀들에 연결되고 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들을 포함하고, 상기 복수의 화소들의 발광 시점을 결정하는 제1 제어 신호가 상기 복수의 화소들에 입력되고, 상기 복수의 더미셀들에 제2 제어 신호가 입력되고, 상기 제2 제어 신호에 응답하여 상기 복수의 리페어선들에 초기화 전압이 인가되며, 상기 제2 제어 신호에 의한 상기 복수의 리페어선들에 대한 초기화 전압의 인가가 종료되는 시점이 상기 제1 제어 신호에 의한 상기 화소들의 발광 시작 시점보다 늦은 것을 특징으로 한다.

상기 복수의 화소들 각각은, 화소 회로 및 상기 화소 회로에 분리 가능하게 연결되는 발광 소자를 포함하고, 상기 복수의 더미셀들 각각은 더미 회로를 포함할 수 있다.

상기 복수의 화소들은 리페어 화소를 포함하고, 상기 리페어 화소는 상기 리페어 화소의 화소 회로로부터 분리되고 상기 복수의 리페어선들 중 대응하는 리페어선을 통해 상기 복수의 더미셀들 중 대응하는 더미셀의 더미 회로와 연결된 발광 소자를 포함할 수 있다.

상기 대응하는 더미셀의 더미 회로는, 상기 대응하는 리페어선을 통해 상기 리페어 화소의 발광 소자로 구동 전류를 제공할 수 있다.

상기 화소 회로는, 제1 노드에 인가되는 전압에 의해 제어되고, 제2 노드와 상기 발광 소자에 연결되는 제3 노드 사이에 연결되고, 상기 발광 소자에 공급되는 전류량을 제어하는 제1 트랜지스터, 데이터 신호를 인가하는 제1 데이터선과 상기 제1 노드 사이에 연결되고, 스캔 신호에 의해 제어되는 제2 트랜지스터, 제1 전원 전압 단자와 상기 제2 노드 사이에 연결되고, 제3 제어 신호에 의해 제어되는 제3 트랜지스터, 제1 초기화 전압을 공급하는 제1 초기화 전압선과 상기 제3 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제4 트랜지스터, 상기 제1 제어 신호에 의해 제어되고, 상기 제2 노드와 상기 제3 노드 사이에서 상기 제1 트랜지스터와 직렬로 연결되는 제5 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터 및 상기 제2 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 커패시터를 포함할 수 있다.

상기 더미 회로는, 제4 노드에 인가되는 전압에 의해 제어되고, 제5 노드와 상기 대응하는 리페어선에 연결되는 제6 노드 사이에 연결되고, 상기 리페어 화소의 발광 소자에 공급되는 전류량을 제어하는 제1 더미 트랜지스터, 데이터 신호를 인가하는 제2 데이터선과 상기 제4 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제2 더미 트랜지스터, 상기 제1 전원 전압 단자와 상기 제5 노드 사이에 연결되고, 상기 제3 제어 신호에 의해 제어되는 제3 더미 트랜지스터, 제2 초기화 전압을 공급하는 제2 초기화 전압선과 상기 제6 노드 사이에 연결되고, 상기 제2 제어 신호에 의해 제어되는 제4 더미 트랜지스터, 상기 제1 제어 신호에 의해 제어되고, 상기 제5 노드와 상기 제6 노드 사이에서 상기 제1 더미 트랜지스터와 직렬로 연결되는 제5 더미 트랜지스터, 상기 제4 노드와 상기 제5 노드 사이에 연결되는 제1 더미 커패시터 및 상기 제5 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 더미 커패시터를 포함할 수 있다.

상기 표시장치는, 상기 스캔 신호에 의한 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제2 더미 트랜지스터의 턴-온 시점이, 상기 제1 제어신호에 의한 상기 제5 트랜지스터 및 상기 제5 더미 트랜지스터의 턴-오프 시점 및 상기 제3 제어신호에 의한 상기 제3 트랜지스터 및 상기 제3 더미 트랜지스터의 턴-오프 시점보다 빠른 것을 특징으로 할 수 있다.

상기 표시장치는, 상기 제3 트랜지스터의 턴-오프 시점은 상기 제5 트랜지스터의 턴-오프 시점보다 빠른 것을 특징으로 할 수 있다.

상기 표시장치는, 상기 제3 트랜지스터의 턴-온 시점은 상기 제5 트랜지스터의 턴-온 시점보다 빠른 것을 특징으로 할 수 있다.

상기 표시장치는, 상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨보다 높은 것을 특징으로 할 수 있다.

상기 더미 회로는, 상기 제2 제어 신호를 인가하는 제어선과 상기 연결 단자 사이에 연결되는 리페어 부스트 커패시터를 더 포함할 수 있다.

상기 표시장치는, 상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨 또는 제2 전원 전압의 레벨과 같은 것을 특징으로 할 수 있다.

본 발명의 실시예에 따른 표시장치는, 제1 제어 신호에 의해 발광 시점이 제어되는 제1 화소, 제2 제어 신호에 의해 발광 시점이 제어되는 제2 화소 및 리페어선을 통해 상기 제2 화소에 접속되는 더미셀을 포함하고, 상기 제1 제어 신호는 상기 제1 화소에 입력되고, 상기 제2 제어 신호는 상기 더미셀에 입력되며, 상기 제2 화소의 발광 시작 시점은 상기 제1 화소의 발광 시작 시점보다 늦은 것을 특징으로 한다.

상기 제1 화소는 제1 화소 회로 및 상기 제1 화소 회로에 연결된 제1 발광 소자를 포함하고, 상기 제2 화소는 제2 화소 회로 및 상기 제2 화소 회로로부터 분리된 제2 발광 소자를 포함하고, 상기 더미셀은 상기 리페어선을 통해 상기 제2 발광 소자에 연결되는 더미 회로를 포함할 수 있다.

상기 제1 화소 회로는, 제1 노드에 인가되는 전압에 의해 제어되고, 제2 노드와 상기 제1 발광 소자에 연결되는 제3 노드 사이에 연결되고, 상기 제1 발광 소자에 공급되는 전류량을 제어하는 제1 트랜지스터, 데이터 신호를 인가하는 제1 데이터선과 상기 제1 노드 사이에 연결되고, 스캔 신호에 의해 제어되는 제2 트랜지스터, 제1 전원 전압 단자와 상기 제2 노드 사이에 연결되고, 제3 제어 신호에 의해 제어되는 제3 트랜지스터, 제1 초기화 전압을 공급하는 제1 초기화 전압선과 상기 제3 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제4 트랜지스터, 상기 제1 제어 신호에 의해 제어되고, 상기 제2 노드와 상기 제3 노드 사이에서 상기 제1 트랜지스터와 직렬로 연결되는 제5 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터 및 상기 제2 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 커패시터를 포함할 수 있다.

상기 더미 회로는, 제4 노드에 인가되는 전압에 의해 제어되고, 제5 노드와 상기 리페어선을 통해 상기 제2 화소의 상기 발광 소자에 연결되는 제6 노드 사이에 연결되고, 상기 제2 발광 소자에 공급되는 전류량을 제어하는 제1 더미 트랜지스터, 데이터 신호를 인가하는 제2 데이터선과 상기 제4 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제2 더미 트랜지스터, 상기 제1 전원 전압 단자와 상기 제5 노드 사이에 연결되고, 제3 제어 신호에 의해 제어되는 제3 더미 트랜지스터, 제2 초기화 전압을 공급하는 제2 초기화 전압선과 상기 제6 노드 사이에 연결되고, 상기 제2 제어 신호에 의해 제어되는 제4 더미 트랜지스터, 상기 제1 제어 신호에 의해 제어되고, 상기 제5 노드와 상기 제6 노드 사이에서 상기 제1 더미 트랜지스터와 직렬로 연결되는 제5 더미 트랜지스터, 상기 제4 노드와 상기 제5 노드 사이에 연결되는 제1 더미 커패시터 및 상기 제5 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 더미 커패시터를 포함할 수 있다.

상기 표시장치는, 상기 스캔 신호에 의한 상기 제2 트랜지스터, 제4 트랜지스터 및 상기 제2 더미 트랜지스터의 턴-온 시점이, 상기 제1 제어신호에 의한 상기 제5 트랜지스터 및 상기 제5 더미 트랜지스터의 턴-오프 시점 및 상기 제3 제어신호에 의한 상기 제3 트랜지스터 및 상기 제3 더미 트랜지스터의 턴-오프 시점보다 빠른 것을 특징으로 할 수 있다.

상기 표시장치는, 상기 제3 트랜지스터의 턴-오프 시점은 상기 제5 트랜지스터의 턴-오프 시점보다 빠르고, 상기 제3 트랜지스터의 턴-온 시점은 상기 제5 트랜지스터의 턴-온 시점보다 빠른 것을 특징으로 할 수 있다.

상기 표시장치는, 상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨보다 높은 것을 특징으로 할 수 있다.

상기 더미 회로는, 상기 제2 제어 신호를 인가하는 제어선과 상기 연결 단자 사이에 연결되는 리페어 부스트 커패시터를 더 포함하고, 상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨 또는 제2 전원 전압의 레벨과 같은 것을 특징으로 할 수 있다.

본 발명의 실시예들은 불량 화소 발생 시 용이하게 리페어하고, 리페어된 화소와 정상 화소 간의 휘도 편차를 개선함으로써, 불량 화소를 정상 구동시켜 화면의 표시 품질이 우수한 표시장치를 제공할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 표시장치를 개략적으로 도시한 블록도이다.
도 2는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 표시 패널에서 리페어선을 이용하여 불량 화소를 리페어하는 방법을 설명하기 위한 도면이다.
도 4a는 본 발명의 일 실시예에 따른 표시장치의 화소를 나타낸 회로도이다.
도 4b는 본 발명의 다른 실시예에 따른 표시장치의 화소를 나타낸 회로도이다.
도 5a는 본 발명의 일 실시예에 따른 표시장치의 더미 회로 및 이에 리페어선을 통해 연결된 리페어 발광 소자를 나타낸 회로도이다.
도 5b는 본 발명의 다른 실시예에 따른 표시장치의 더미 회로 및 이에 리페어선을 통해 연결된 리페어 발광 소자를 나타낸 회로도이다.
도 6은 본 발명의 일 실시예에 따라서 더미 회로에 연결된 리페어선과 다른 요소들 사이의 기생 정전용량을 나타낸 회로도이다.
도 7은 도 6의 회로에서 기생 용량에 의한 리페어 애노드의 전압의 레벨의 변화 및 오발광 발생 여부를 나타낸 타이밍 도이다.
도 8은 더미 회로를 화소 회로와 동일한 회로로 구현한 경우에 기생 용량에 의한 리페어 애노드의 전압의 레벨의 변화 및 오발광 발생 여부를 나타낸 타이밍 도이다.
도 9는 본 발명의 화소 회로와 더미 회로의 동작에서 발생되는 기생 정전용량을 나타낸 회로의 다른 예를 나타낸 회로도이다.
도 10은 도 9의 회로에서 기생 용량에 의한 리페어 애노드의 전압의 레벨의 변화 및 오발광 발생 여부를 나타낸 타이밍 도이다.
도 11은 본 발명의 제2 실시예에 따른 표시장치를 개략적으로 도시한 블록도이다.
도 12는 도 11에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.

도 1은 본 발명의 제1 실시예에 따른 표시장치를 개략적으로 도시한 블록도이다.

도 1을 참조하면, 표시장치(100)는 표시 패널(110), 제1 구동부(120), 제2 구동부(130), 제3 구동부(140), 제어부(150)를 포함한다. 제1 구동부(120), 제2 구동부(130), 제3 구동부(140) 및 제어부(150)는 각각 별개의 반도체 칩에 형성될 수도 있고, 하나의 반도체 칩에 집적될 수도 있다. 또한, 제1 구동부(120), 제2 구동부(130) 및/또는 제3 구동부(140)는 표시 패널(110)과 동일한 기판 상에 형성될 수도 있다. 또한 제1 구동부(120), 제2 구동부(130), 제3 구동부(140) 및 제어부(150)는 각각 별개의 물리적인 구역에 형성될 수도 있고, 서로 중첩되어서 물리적인 구역으로 나누어지지 않는 형태로 형성될 수도 있다.

표시장치(100)는 OLED, TFT-LCD, PDP, 또는 LED 디스플레이와 같은 평판 표시장치일 수 있으나, 이에 한정되는 것은 아니다. 이하에서는, 유기발광 표시장치를 예를 들어 설명하겠다. 표시장치(100)는 예컨대, 스마트 폰, 태블릿 PC, 노트북 PC, 모니터, TV 등과 같은 전자 장치의 영상 표시를 위한 부품일 수 있다.

표시 패널(110)에는 영상이 표시되는 활성 영역(예를 들어, 표시 영역)(AA)과 더미 영역(DA)이 정의될 수 있다. 더미 영역(DA)은 영상이 표시되지 않는 비표시 영역에 배치될 수 있다. 더미 영역(DA)은 활성 영역(AA)의 좌측 및/또는 우측에 배치될 수 있다. 또 다른 예에 따르면, 더미 영역(DA)은 활성 영역(AA)의 상측 및/또는 하측에 배치될 수 있다.

활성 영역(AA)에는 제1 방향(예를 들어, 행 방향)을 따라 연장된 복수의 제어선들(CL1 내지 CLn) 및 제2방향(예를 들어, 열 방향)을 따라 연장된 복수의 데이터선들(DL1 내지 DLm)에 연결된 화소(P)가 복수 배열될 수 있다. 더미 영역(DA)에는 더미 데이터선(DDL) 및 복수의 제어선들(CL1 내지 CLn) 중에서 대응되는 제어선(예컨대, CLi)에 각각 연결된 더미셀(DC)이 복수 배열될 수 있다. 더미셀(DC)은 더미 영역(DA)에서 제2방향을 따라 배열될 수 있다. 본 명세서에서, 데이터선들(DL1 내지 DLm)은 제1 데이터선으로 지칭되고, 더미 데이터선(DDL)은 제2 데이터선으로 지칭될 수 있다.

도 1에서 제어선들(CL1 내지 CLn)은 편의상 하나의 신호선으로 도시되었으나, 제어선들(CL1 내지 CLn) 각각은 다수의 신호선들로 구성될 수 있다. 예를 들어, 제1 제어선(CL1)은 스캔 신호(도 4a의 SCAN) 및 발광 제어 신호(EM)를 인가하는 두 개의 라인들로 구성될 수 있다.

표시 패널(110)은 복수의 제어선들(CL1 내지 CLn)과 평행하게 연장되는 복수의 리페어선들(RL1 내지 RLn)을 포함할 수 있다. 리페어선들(RL1 내지 RLn)은 더미셀들(DC)에 연결되고, 화소들(P)에 연결 가능하게 배치될 수 있다.

단위 화소는 다양한 색상을 표시하기 위해 복수의 색상들을 각각 표시하는 복수의 서브 화소들을 포함할 수 있다. 본 명세서에서, 화소(P)는 주로 하나의 서브 화소를 의미한다. 그러나, 본 발명은 이에 한정되지 않으며, 화소(P)는 복수의 서브 화소들을 포함하는 하나의 단위 화소를 의미할 수도 있다. 즉, 본 명세서에서 하나의 화소(P)가 존재한다고 기재되어 있더라도, 이는 하나의 서브 화소가 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 복수의 서브 화소들이 존재한다고 해석될 수도 있다. 더미셀(DC)에 대해서도 마찬가지이다. 예컨대, 하나의 더미셀이 존재한다고 기재되어 있더라도, 이는 하나의 더미셀이 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 서브 화소들의 개수만큼 더미 서브셀들이 존재하는 것으로 해석될 수도 있다. 하나의 더미셀이 존재한다는 것이 복수의 더미 서브셀들이 존재하는 것으로 해석되는 경우, 더미셀에 연결된 더미 데이터선도 역시 복수의 더미 서브셀들에 각각 연결된 복수의 더미 데이터선들을 포함하는 것으로 해석되어야 할 것이다.

본 명세서에서, "연결 가능한" 또는 "연결 가능하게"라는 용어는 리페어 공정에서 레이저 등을 이용하여 연결될 수 있는 상태라는 것을 의미한다. 예컨대, 제1 부재와 제2 부재가 연결 가능하게 배치된다는 것은 제1 부재와 제2 부재가 실제로는 연결되어 있지 않지만, 리페어 공정에서 서로 연결될 수 있는 상태에 놓여 있다는 것을 의미한다. 구조적인 관점에서, 서로 "연결 가능한" 제1 부재와 제2 부재는 중첩 영역에서 절연막을 사이에 두고 서로 교차하도록 배치될 수 있다. 리페어 공정에서 상기 중첩 영역에 레이저가 조사되면, 상기 중첩 영역 내의 상기 절연막이 파괴되면서, 제1 부재와 제2 부재는 서로 전기적으로 연결된다.

또한, 본 명세서에서, "분리 가능한" 또는 "분리 가능하게"라는 용어는 리페어 공정에서 레이저 등을 이용하여 분리될 수 있는 상태라는 것을 의미한다. 예컨대, 제1 부재와 제2 부재가 분리 가능하게 연결된다는 것은 제1 부재와 제2 부재가 실제로는 연결되어 있지만, 리페어 공정에서 분리될 수 있는 상태에 놓여 있다는 것을 의미한다. 구조적인 관점에서, 분리 가능하게 연결된 제1 부재와 제2 부재는 도전성 연결 부재를 통해 서로 연결되도록 배치될 수 있다. 리페어 공정에서 상기 도전성 연결 부재에 레이저가 조사되면, 상기 도전성 연결 부재는 레이저가 조사된 부분이 녹으면서 절단되며, 제1 부재와 제2 부재는 서로 전기적으로 절연된다. 예시적으로 상기 도전성 연결 부재는 레이저에 의해 용융될 수 있는 실리콘층을 포함할 수 있다. 다른 예에 따르면, 상기 도전성 연결 부재는 전류에 의한 줄열에 의해 용융되면서 절단될 수 있다.

표시 패널(110)은 더미 데이터선(DDL)에 연결되고 복수의 데이터선들(DL1 내지 DLm)에 연결 가능하게 배치되는 연결선(GL)을 포함할 수 있다. 연결선(GL)은 제1 방향을 따라 연장될 수 있다. 연결선(GL)은 활성 영역(AA)과 더미 영역(DA)의 외곽의 데드 스페이스(dead space)에 배치될 수 있다. 데드 스페이스는 표시 패널(110) 내에서 화소들(P) 및 더미셀들(DC)이 배치되지 않는 영역을 의미한다. 연결선(GL)이 데드 스페이스에 배치되기 때문에, 연결선(GL)은 큰 설계 마진을 가지며 형성될 수 있다. 예컨대, 연결선(GL)은 저항을 낮추기 위해 더 넓은 폭 및/또는 두께를 가질 수 있다. 표시 패널(110)에는 복수의 연결선(GL)들이 배치될 수 있다.

제1 구동부(120)는 제어선들(CL1 내지 CLn)을 통해 복수의 제어신호를 화소들(P) 및 더미셀들(DC)에 제공하고, 제2 구동부(130)는 데이터선들(DL1 내지 DLm)을 통해 데이터 신호를 화소들(P)에 제공하고, 제3 구동부(140)는 제1 발광시점 제어선(FL1)을 통해 제1 발광시점 제어 신호(F1)를 화소들(P) 및 더미셀들(DC)에 제공하고, 제2 발광시점 제어선(FL2)을 통해 제2 발광시점 제어 신호(F2)를 더미셀들(DC)에 제공할 수 있다. 제1 발광시점 제어 신호(F1)에 의해 제1 화소들이 발광을 시작하는 시점이 제2 발광시점 제어 신호(F2)에 의해 제2 화소들이 발광을 시작하는 시점보다 앞서도록 제1 및 제2 발광시점 제어 신호(F1, F2)가 설정될 수 있다. 제3 구동부(140)에서 제공하는 제1 발광시점 제어 신호(F1)와 제2 발광시점 제어 신호(F2)의 특징에 대해서는, 도 7을 참조로 이하에서 설명한다. 본 명세서에서, 제1 발광시점 제어 신호(F1)는 제1 제어 신호로, 제2 발광시점 제어 신호(F2)는 제2 제어 신호로 지칭될 수 있다. 도 1에 도시된 바와 같이 제2 구동부(130)는 더미 데이터선(DDL)에 직접 연결되지 않을 수 있다. 제어부(150)는 수평 동기 신호 및 수직 동기 신호에 기초하여 제1 구동부(120), 제2 구동부(130) 및 제3 구동부(140)를 제어할 수 있다. 도시되어 있지는 않으나, 본 발명의 실시예에 따른 표시장치(100)는 표시 패널(110)의 구동을 위한 전원을 인가하는 전원부를 포함할 수 있고, 이러한 전원부는 제어부(150)에 의하여 제어될 수 있고, 제1 전원 전압(도 4a의 ELVDD), 제2 전원 전압(도 4a의 ELVSS), 제1 초기화 전압(도 4a의 VINIT) 및 제2 초기화 전압(도 5a의 VINIT2)를 표시 패널에 공급할 수 있다. 제1 발광시점 제어 신호(F1)는 청구항에서 제1 제어 신호로, 제2 발광시점 제어 신호(F2)는 청구항에서 제2 제어 신호로 사용될 수 있다.

도 1에서 제3 구동부(140)는 제1 구동부(120), 제2 구동부(130) 및 제어부(150)와 별개의 영역을 이루고 있는 것으로 도시되었으나, 제3 구동부(140)는 제1 구동부(120), 제2 구동부(130) 및 제어부(150) 중 어느 하나에 포함될 수 있다.

도 1에 제3 구동부(140)의 제1 발광시점 제어선(FL1)과 제2 발광시점 제어선(FL2)은 열 방향을 따라 연장된 형태로 도시되었으나, 이는 행 방향을 따라 연장되도록 구성될 수 있다. 제3 구동부(140)가 제1 구동부(120)에 포함될 경우, 제1 발광시점 제어선(FL1)과 제2 발광시점 제어선(FL2)는 제1 구동부(120)에 연결된 제어선들(CL1 내지 CLn)에 포함될 수 있다.

화소(P)는 발광 소자 및 발광 소자에 분리 가능하게 연결된 화소 회로를 포함할 수 있다. 더미셀(DC)은 더미 회로를 포함할 수 있다. 예컨대, 도 1에 도시된 화소(P)가 불량 화소인 경우, 불량 화소의 발광 소자는 불량 화소의 화소 회로와 분리되고, 리페어선들(RL1 내지 RLn) 중 대응하는 리페어선(RLi)을 통해 더미셀들(DC) 중 대응하는 더미셀(DC)에 연결될 수 있다. 또한, 데이터선들(DL1 내지 DLm) 중에서 불량 화소에 연결된 데이터선(DLj)은 연결선(GL)을 통해 더미 데이터선(DDL)에 연결될 수 있다. 불량 화소에 인가되는 데이터 신호는 데이터선(DLj), 데이터선(DLj)에 연결된 연결선(GL) 및 연결선(GL)에 연결된 더미 데이터선(DDL)을 통해 더미셀(DC)에 인가된다. 더미셀(DC)은 데이터 신호에 대응하는 구동 전류를 생성하고, 구동 전류를 리페어선(RLi)을 통해 불량 화소의 발광 소자에 공급한다. 발광 소자는 데이터 신호에 대응하는 밝기의 빛을 방출한다. 따라서, 불량 화소의 발광 소자는 더미셀(DC)에 의해 정상적으로 동작하게 된다.

본 명세서에서, "대응하는" 또는 "대응하게"라는 용어는 문맥에 따라서 동일한 열 또는 행에 배치된다는 것을 의미할 수 있다. 예컨대, 제1 부재가 복수의 제2 부재들 중에서 "대응하는" 제2 부재에 연결된다는 것은 제1 부재와 동일 열 또는 동일 행에 배치된 제2 부재에 연결된다는 것을 의미한다.

도 2는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.

도 2를 참조하면, 표시 패널(110)은 발광에 의해 영상을 표시하는 활성 영역(AA) 및 활성 영역(AA) 주변의 더미 영역(DA)을 포함한다.

활성 영역(AA)에 배열된 화소(P)는 화소 회로(PC) 및 화소 회로(PC)로부터 구동 전류를 공급받아 발광하는 발광 소자(E)를 포함한다. 발광 소자(E)와 화소 회로(PC)는 서로 분리 가능하게 연결될 수 있다. 화소 회로(PC)는 하나 이상의 박막 트랜지스터 및 커패시터를 포함할 수 있다. 화소(P)는 하나의 색의 광을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색의 광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 적색, 청색, 녹색, 백색 외의 다른 색의 광을 방출할 수도 있다.

화소(P)의 발광 소자(E)는 동일 행의 리페어선과 절연되고, 추후 리페어 공정에서, 리페어선과 전기적으로 연결될 수 있다. 즉, 화소(P)의 발광 소자(E)는 동일 행의 리페어선과 연결 가능하게 배치될 수 있다. 예를 들어, 발광 소자(E)는 제1 연결 부재(11)와 전기적으로 연결되고, 제1 연결 부재(11)는 절연막을 사이에 두고 리페어선과 일부 중첩되도록 형성될 수 있다. 제1 연결 부재(11)는 도전성 물질로 형성된 하나 이상의 도전층을 포함할 수 있다. 리페어 공정에서, 제1 연결 부재(11)와 리페어선의 중첩 영역으로 레이저가 조사되면, 절연막이 파괴되면서 제1 연결 부재(11)와 리페어선이 쇼트되어 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(E)는 리페어선과 전기적으로 연결될 수 있다.

도 2의 실시예에서는 활성 영역(AA)의 좌측에 더미 영역(DA)이 배치되고, 각 행에 하나의 더미셀(DC)이 배치된 예를 도시하고 있다. 더미 영역(DA)에는 더미셀들(DC)에 연결된 더미 데이터선(DDL)이 배열된다. 더미 데이터선(DDL)은 데이터선들(DL1 내지 DLm)과 평행하게 배치될 수 있다. 리페어선들(RL1 내지 RLn)과 제어선들(CL1 내지 CLn)은 더미 영역(DA)에도 연장된다. 더미셀(DC)은 더미 회로(DCIR)를 포함하고 발광 소자를 포함하지 않을 수 있다.

연결선(GL)은 활성 영역(AA)과 더미 영역(DA)의 외곽에 배치될 수 있다. 연결선(GL)과 데이터선(DL1 내지 DLm)은 서로 절연되고, 리페어 공정에서, 연결선(GL)과 데이터선들(DL1 내지 DLm) 중 하나는 서로 전기적으로 연결될 수 있다. 예컨대, 데이터선들(DL1 내지 DLm)은 절연막을 사이에 두고 연결선(GL)과 일부 중첩하도록 배치될 수 있다. 리페어 공정에서, 불량 화소에 연결된 데이터선과 연결선(GL)의 중첩 영역으로 레이저가 조사되면, 절연막이 파괴되면서 데이터선과 연결선(GL)이 쇼트되어 불량 화소에 연결된 데이터선과 연결선(GL)은 서로 전기적으로 연결될 수 있다.

도 3은 도 2에 도시된 표시 패널에서 리페어선을 이용하여 불량 화소를 리페어하는 방법을 설명하기 위한 도면이다.

아래에서는, 활성 영역(AA)에 형성된 화소(P)들 중 i번째 제어선(CLi)과 j번째 데이터선(DLj)에 연결된 화소(Pij)가 불량인 경우, 예를 들어, 화소(Pij)의 화소 회로(PC)가 불량인 경우를 예로서 설명한다. 본 예에서, 화소(Pij)는 불량 화소(Pij)로 지칭한다.

도 3을 참조하면, 불량 화소(Pij)의 발광 소자(E)는 화소 회로(PC)로부터 분리된다. 예를 들어, 발광 소자(E)와 화소 회로(PC)의 연결 영역에 레이저를 조사하여 절단(CUT)함으로써 불량 화소(Pij)의 발광 소자(E)는 화소 회로(PC)로부터 분리될 수 있다.

다음으로, 불량 화소(Pij)의 발광 소자(E)와 더미셀(DCi)의 더미 회로(DCIR)가 서로 전기적으로 연결된다. 이를 위하여, 불량 화소(Pij)의 발광 소자(E)는 동일 행의 리페어선(RLi)에 연결된다. 예를 들어, 불량 화소(Pij)의 발광 소자(E)에 연결된 제1 연결 부재(11)와 동일 행의 리페어선(RLi)의 중첩 영역에 레이저를 조사하여 쇼트(short)시킴으로써, 발광 소자(E)는 리페어선(RLi)에 전기적으로 연결된다. 리페어선(RLi)은 더미 회로(DCIR)에 연결되어 있으므로, 불량 화소(Pij)의 발광 소자(E)는 더미셀(DCi)의 더미 회로(DCIR)에 연결된다.

다음으로, 불량 화소(Pij)에 연결된 데이터선(DLj)과 더미 데이터선(DDL)이 서로 전기적으로 연결된다. 이를 위하여, 데이터선(DLj)은 연결선(GL)에 연결된다. 예를 들어, 데이터선(DLj)과 연결선(GL)의 중첩 영역에 레이저를 조사하여 쇼트시킴으로써, 데이터선(DLj)과 연결선(GL)은 서로 전기적으로 연결된다. 연결선(GL)은 더미 데이터선(DDL)에 연결되어 있으므로, 데이터선(DLj)과 더미 데이터선(DDL)은 서로 연결된다.

불량 화소(Pij)의 화소 회로(PC)와 더미셀(DCi)의 더미 회로(DCIR)는 제어선(CLi) 중 동일한 주사선으로 인가되는 주사신호에 동시 응답한다. 불량 화소(Pij)의 화소 회로(PC)에 연결된 데이터선(DLj)은 연결선(GL)을 통해 더미 데이터선(DDL)에 연결되므로, 불량 화소(Pij)의 화소 회로(PC)에 인가되는 데이터 신호(Dj)는 더미셀(DCi)의 더미 회로(DCIR)에도 인가된다. 더미 회로(DCIR)는 데이터 신호(Dj)에 대응하는 구동 전류(Iij)를 생성하고, 리페어 라인(RLi)을 통해 구동 전류(Iij)를 불량 화소(Pij)의 발광 소자(E)에 제공한다. 불량 화소(Pij)의 발광 소자(E)는 구동 전류(Iij)에 의해 데이터 신호(Dj)에 대응하는 밝기로 발광한다. 따라서, 불량 화소(Pij)는 정상 화소로 리페어될 수 있다.

이하에서는, 리페어가 수행되어 리페어선(RLi)에 전기적으로 연결된 화소를 리페어 화소(RP)라고도 지칭된다. 리페어 화소(RP)의 발광 소자는 리페어 발광 소자(RE)라고도 지칭된다. 리페어가 수행되지 않은 정상적인 화소(P)의 발광 소자(E)의 애노드는 액티브 애노드라고도 지칭된다. 리페어 화소(RP)의 리페어 발광 소자(RE)의 애노드를 리페어 애노드라고도 지칭된다.

본 예에서, 더미 데이터선(DDL)은 연결선(GL)을 통해 데이터선(DLj)에 연결되기 때문에, 더미 데이터선(DDL)을 별도로 구동할 필요가 없다. 따라서, 별도의 타이밍이나 더미 데이터선(DDL)을 구동하기 위해 제2 구동부를 변형할 필요가 없으며, 기존의 구동부를 그대로 사용할 수 있다.

전술된 실시예는 동일 행의 불량 화소와 더미셀(DC)이 동일 행의 리페어선(RL)에 의해 연결되는 리페어를 예로서 설명하였다. 그러나, 본 발명은 이에 한정되지 않고, 불량 화소가 다른 행에 위치한 더미셀(DC)과 불량 화소와 동일 행에 위치한 리페어선(RL)에 연결되는 경우에도 동일하게 적용할 수 있다.

도 4a는 본 발명의 일 실시예에 따른 표시장치의 화소를 나타낸 회로도이다.

화소(Pa)는 도 1에 도시된 화소들(P) 중 하나로서 i번째 행에 위치하는 것으로 가정한다. 화소(Pa)는 i번째 행에 대응하는 스캔선(SLi) 및 데이터선(DLi)에 각각 연결되어 스캔 신호(SCAN[i]) 및 데이터 신호(DATA[i])를 공급받는다. 화소(Pa)는 제1 초기화 전압선(VINITL), 발광 제어선(EML) 및 제1 발광시점 제어선(FL1)에 각각 연결되어 제1 초기화 전압(VINIT), 발광 제어 신호(EM) 및 제1 발광시점 제어 신호(F1)를 공급받는다. 화소(Pa)는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급받는다.

본 실시예에 따른 표시장치의 화소(Pa)는 화소 회로(PCa) 및 발광 소자(E)로서 화소 회로(PCa)와 연결되어 발광하는 유기발광소자(organic light emitting diode, OLED)를 포함한다. 유기발광소자는 화소전극(예를 들면, 애노드), 대향전극(예를 들면, 캐소드) 및 애노드와 캐소드 사이의 발광층을 포함할 수 있다.

화소 회로(PCa)는 데이터 신호(DATA[i])에 대응하여 유기발광소자(OLED)로 공급되는 전류량을 제어한다. 화소 회로(PCa)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제1 커패시터(C1) 및 제2 커패시터(C2)를 구비한다.

제1 트랜지스터(T1)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 제5 트랜지스터(T5)의 제1 전극에 접속되며, 게이트전극은 제1 노드(N1)에 접속된다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가된 전압에 대응하여 제1 전원 전압(ELVDD) 단자로부터 유기발광소자(OLED)를 거쳐서 제2 전원 전압(ELVSS) 단자로 흐르는 전류량을 제어한다.

제2 트랜지스터(T2)의 제1 전극은 데이터선(DLi)에 접속되고, 제2 전극은 제1 노드(N1)에 접속되며, 게이트전극은 스캔선(SLi)에 접속된다. 제2 트랜지스터(T2)는 스캔선(SLi)을 따라 공급되는 스캔 신호(SCAN[i])에 대응되는 데이터 신호(DATA[i])를 제1 노드(N1)로 공급한다.

제3 트랜지스터(T3)의 제1 전극은 제1 전원 전압(ELVDD) 단자에 접속되고, 제2 전극은 제2 노드(N2)에 접속되며, 게이트전극은 발광 제어선(EML)에 접속된다. 이에 따라 제3 트랜지스터(T3)는 발광 제어선(EML)을 따라 공급되는 발광 제어 신호(EM)에 따라서, 제1 전원 전압(ELVDD) 단자로부터 제2 노드(N2)로 전압을 공급한다.

제4 트랜지스터(T4)의 제1 전극은 제1 초기화 전압선(VINITL)에 접속되고, 제2 전극은 제3 노드(N3)에 접속되며, 게이트전극은 스캔선(SLi)에 접속된다. 이에 따라 제4 트랜지스터(T4)는 스캔선(SLi)을 따라 공급되는 스캔 신호(SCAN[i])에 따라서, 제3 노드(N3)로 제1 초기화 전압선(VINITL)을 따라 공급되는 제1 초기화 전압(VINIT)을 공급한다. 이러한 제1 초기화 전압(VINIT)은 유기 발광 소자(OLED)가 턴-오프 될 수 있도록 낮은 전압으로 설정된다.

제5 트랜지스터(T5)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 접속되고, 제2 전극은 제3 노드(N3)에 접속되며, 게이트전극은 제1 발광시점 제어선(FL1)에 접속된다. 이에 따라 제5 트랜지스터(T5)는 제1 발광시점 제어선(FL1)을 따라 공급되는 제1 발광시점 제어 신호(F1)에 따라서 유기 발광 소자(OLED)에 전류의 공급 여부를 결정한다.

제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되며, 제1 노드(N1)와 제2 노드(N2)간의 전압이 저장된다. 이에 따라 제1 커패시터(C1)는 제1 트랜지스터(T1)의 문턱 전압과 데이터 신호를 나타내는 전압을 저장하는 역할을 수행하고, 제1 트랜지스터(T1)의 문턱 전압을 보상하는 역할을 수행한다.

제2 커패시터(C2)는 제1 노드(N1)와 제1 전원 전압(ELVDD) 단자의 전압 차에 해당하는 전압이 저장된다.

도 4b는 본 발명의 다른 실시예에 따른 표시장치의 화소를 나타낸 회로도이다.

화소(Pb)는 도 1에 도시된 화소들(도 1의 P) 중 하나로서 i번째 행에 위치하는 것으로 가정한다. 화소(Pb)는 i번째 행에 대응하는 스캔선(SLi) 및 데이터선(DLi)에 각각 연결되어 스캔 신호(SCAN[i]) 및 데이터 신호(DATA[i])를 공급받는다. 화소(Pb)는 제1 초기화 전압선(VINITL), 발광 제어선(EML) 및 제1 발광시점 제어선(FL1)에 각각 연결되어 제1 초기화 전압(VINIT), 발광 제어 신호(EM) 및 제1 발광시점 제어 신호(F1)를 공급받는다. 화소(Pb)는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급받는다.

본 실시예에 따른 표시장치의 화소(Pb)는 화소 회로(PCb) 및 발광 소자(E)로서 화소 회로(PCb)와 연결되어 발광하는 유기발광소자(organic light emitting diode, OLED)를 포함한다. 유기발광소자는 화소전극(예를 들면, 애노드), 대향전극(예를 들면, 캐소드) 및 애노드와 캐소드 사이의 발광층을 포함할 수 있다.

화소 회로(PCb)는 데이터 신호(DATA[i])에 대응하여 유기발광소자(OLED)로 공급되는 전류량을 제어한다. 이를 위하여 화소 회로(PCb)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제6 트랜지스터(T6), 제1 커패시터(C1) 및 제2 커패시터(C2)를 구비한다.

도 4b에 관한 설명에서, 도 4a와 동일한 구성에는 동일한 도면부호를 사용하였고, 동일한 동작을 수행하는 구성에 대해서는 상세한 설명을 생략하기로 한다.

제6 트랜지스터(T6)는 도 4a에 나타난 제1 실시예에 따른 화소(Pa)의 화소 회로(PCa)의 구성요소인 제5 트랜지스터(T5)를 대체하는 것으로, 제5 트랜지스터(T5)가 제1 트랜지스터(T1)의 제2 전극과 제3 노드(N3) 사이에 직렬로 접속되었던 것에 비해서, 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제1 전극과 제2 노드(N2) 사이에 직렬로 접속되고, 게이트전극은 제1 발광시점 제어선(FL1)에 접속된다. 제6 트랜지스터(T6)는 제5 트랜지스터(T5)와 마찬가지로 제1 발광시점 제어선(FL1)을 따라 공급되는 제1 발광시점 제어 신호(F1)에 따라서 유기 발광 소자(OLED)에 전류의 공급 여부를 결정하는 역할을 수행한다.

도 5a는 본 발명의 일 실시예에 따른 표시장치의 더미 회로 및 이에 리페어선을 통해 연결된 리페어 발광 소자를 나타낸 회로도이다.

더미 회로(DCIRa)는 도 2에 도시된 더미 회로들(도 2의 DCIR) 중 하나로서 i번째 행에 위치하는 것으로 가정한다. 더미 회로(DCIRa)는 i번째 행에 대응하는 스캔선(SLi) 및 더미 데이터선(DDL)에 각각 연결되어 스캔 신호(SCAN[i]) 및 데이터 신호(DATA[i])를 공급받는다. 더미 회로(DCIRa)는 제2 초기화 전압선(VINITL2), 발광 제어선(EML), 제1 발광시점 제어선(FL1) 및 제2 발광시점 제어선(FL2)에 각각 연결되어 제2 초기화 전압(VINIT2), 발광 제어 신호(EM), 제1 발광시점 제어 신호(F1) 및 제2 발광시점 제어 신호(F2)를 공급받는다. 더미 회로(DCIRa)는 제1 전원 전압(ELVDD)을 공급받는다. 리페어선(RLi)을 통해 제6 노드(N6)에서 더미 회로(DCIRa)와 연결된 리페어 발광 소자(RE)는 제2 전원 전압(ELVSS)을 공급받는다.

리페어 과정을 거친 더미 회로(DCIRa)는 대응되는 리페어 발광 소자(RE)에 전기적으로 연결되고, 더미 데이터선(DDL)을 따라 공급되는 데이터 신호(DATA[i])에 대응하여, 리페어 발광 소자(RE)로 공급되는 전류량을 제어한다. 이를 위하여 더미 회로(DCIRa)는 제1 더미 트랜지스터(DT1), 제2 더미 트랜지스터(DT2), 제3 더미 트랜지스터(DT3), 제4 더미 트랜지스터(DT4), 제5 더미 트랜지스터(DT5), 제1 더미 커패시터(DC1) 및 제2 더미 커패시터(DC2)를 구비한다.

제1 더미 트랜지스터(DT1)의 제1 전극은 제5 노드(N5)에 접속되고, 제2 전극은 제5 더미 트랜지스터(DT5)의 제1 전극에 접속되며, 게이트전극은 제4 노드(N4)에 접속된다. 이에 따라 제1 더미 트랜지스터(DT1)는 제4 노드(N4)에 인가된 전압에 대응하여 제1 전원 전압(ELVDD) 단자로부터 리페어 발광 소자(RE)를 거쳐서 제2 전원 전압(ELVSS) 단자로 흐르는 전류량을 제어한다.

제2 더미 트랜지스터(DT2)의 제1 전극은 데이터선(DLn)에 접속되고, 제2 전극은 제4 노드(N4)에 접속되며, 게이트전극은 스캔선(SLn)에 접속된다. 제2 더미 트랜지스터(DT2)는 스캔선(SLi)을 따라 공급되는 스캔 신호(SCAN[i])에 대응되는 데이터 신호(DATA[i])를 제4 노드(N4)로 공급한다.

제3 더미 트랜지스터(DT3)의 제1 전극은 제1 전원 전압(ELVDD) 단자에 접속되고, 제2 전극은 제5 노드(N5)에 접속되며, 게이트전극은 발광 제어선(EML)에 접속된다. 이에 따라 제3 더미 트랜지스터(DT3)는 발광 제어선(EML)을 따라 공급되는 발광 제어 신호(EM)에 따라서, 제1 전원 전압(ELVDD) 단자로부터 제5 노드(N5)로 전압을 공급한다.

제4 더미 트랜지스터(DT4)의 제1 전극은 제2 초기화 전압선(VINITL2)에 접속되고, 제2 전극은 제6 노드(N6)에 접속되며, 게이트전극은 제2 발광시점 제어선(FL2)에 접속된다. 이에 따라 제4 더미 트랜지스터(DT4)는 제2 발광시점 제어선(FL2)에 따라 공급되는 제2 발광시점 제어 신호(F2)에 따라서, 제6 노드(N6)로 제2 초기화 전압선(VINITL2)을 따라 공급되는 제2 초기화 전압(VINIT2)을 공급한다. 이러한 제2 초기화 전압(VINIT2)은 유기 발광 소자(OLED)가 턴-오프 될 수 있도록 낮은 전압으로 설정된다. 제2 초기화 전압(VINIT2)은 제1 초기화 전압(VINIT)보다 높은 값으로 설정될 수 있다.

제5 더미 트랜지스터(DT5)의 제1 전극은 제1 더미 트랜지스터(DT1)의 제2 전극에 접속되고, 제2 전극은 제6 노드(N6)에 접속되며, 게이트전극은 제1 발광시점 제어선(FL1)에 접속된다. 이에 따라 제5 더미 트랜지스터(DT5)는 제1 발광시점 제어선(FL1)을 따라 공급되는 제1 발광시점 제어 신호(F1)에 따라서 유기 발광 소자(OLED)에 전류의 공급 여부를 결정한다.

제1 더미 커패시터(DC1)는 제4 노드(N4)와 제5 노드(N5) 사이에 접속되며, 제4 노드(N4)와 제5 노드(N5)간의 전압이 저장된다. 이에 따라 제1 더미 커패시터(DC1)는 제1 더미 트랜지스터(DT1)의 문턱 전압과 데이터 신호를 나타내는 전압을 저장하는 역할을 수행하고, 제1 더미 트랜지스터(DT1)의 문턱 전압을 보상하는 역할을 수행한다.

제2 더미 커패시터(DC2)는 제4 노드(N4)와 제1 전원 전압(ELVDD) 단자의 전압 차에 해당하는 전압이 저장된다.

도 5b는 본 발명의 다른 실시예에 따른 표시장치의 더미 회로 및 이에 리페어선을 통해 연결된 리페어 발광 소자를 나타낸 회로도이다.

더미 회로(DCIRb)는 도 2에 도시된 더미 회로들(도 2의 DCIR) 중 하나로서 i번째 행에 위치하는 것으로 가정한다. 더미 회로(DCIRb)는 i번째 행에 대응하는 스캔선(SLi) 및 더미 데이터선(DDL)에 각각 연결되어 스캔 신호(SCAN[i]) 및 데이터 신호(DATA[i])를 공급받는다. 더미 회로(DCIRb)는 제2 초기화 전압선(VINITL2), 발광 제어선(EML), 제1 발광시점 제어선(FL1) 및 제2 발광시점 제어선(FL2)에 각각 연결되어 제2 초기화 전압(VINIT2), 발광 제어 신호(EM), 제1 발광시점 제어 신호(F1) 및 제2 발광시점 제어 신호(F2)를 공급받는다. 더미 회로(DCIRb)는 제1 전원 전압(ELVDD)을 공급받는다. 리페어선(RLi)을 통해 제6 노드(N6)에서 더미 회로(DCIRb)와 연결된 리페어 발광 소자(RE)는 제2 전원 전압(ELVSS)을 공급받는다.

리페어 과정을 거친 더미 회로(DCIRb)는 대응되는 리페어 발광 소자(RE)에 전기적으로 연결되고, 더미 데이터선(DDL)을 따라 공급되는 데이터 신호(DATA[i])에 대응하여, 리페어 발광 소자(RE)로 공급되는 전류량을 제어한다. 이를 위하여 더미 회로(DCIRb)는 제1 더미 트랜지스터(DT1), 제2 더미 트랜지스터(DT2), 제3 더미 트랜지스터(DT3), 제4 더미 트랜지스터(DT4), 제6 더미 트랜지스터(DT6), 제1 더미 커패시터(DC1) 및 제2 더미 커패시터(DC2)를 구비한다.

도 5b에 관한 설명에서, 도 5a와 동일한 구성에는 동일한 도면부호를 사용하였고, 동일한 동작을 수행하는 구성에 대해서는 상세한 설명을 생략하기로 한다.

제6 더미 트랜지스터(DT6)는 도 5a에서 나타난 제1 실시예에 따른 더미셀(DCa)의 더미 회로(DCIRa)의 구성요소인 제5 더미 트랜지스터(DT5)를 대체하는 것으로, 제5 더미 트랜지스터(DT5)가 제1 더미 트랜지스터(DT1)의 제2 전극과 제6 노드(N6) 사이에 직렬로 접속되었던 것에 비해서, 제6 더미 트랜지스터(DT6)는 제1 더미 트랜지스터(DT1)의 제1 전극과 제5 노드(N5) 사이에 직렬로 접속되고, 게이트전극은 제1 발광시점 제어선(FL1)에 접속된다. 제6 더미 트랜지스터(DT6)는 제5 더미 트랜지스터(DT5)와 마찬가지로 제1 발광시점 제어선(FL1)을 따라 공급되는 제1 발광시점 제어 신호(F1)에 따라서 유기 발광 소자(OLED)에 전류의 공급 여부를 결정하는 역할을 수행한다.

도 6은 본 발명의 일 실시예에 따라서 더미 회로에 연결된 리페어선과 다른 요소들 사이의 기생 정전용량을 나타낸 회로도이다.

도 6을 참조하면, 도 6의 상단 부분은 i번째 행에 포함된 복수의 화소(P)의 발광 소자(E) 및 화소 회로(PC)의 다른 제어 선들과의 연결 관계를 나타낸 것이고, 도 6의 하단 부분은 i번째 행에 포함된 리페어 발광 소자(RE) 및 리페어 발광 소자(RE)에 전기적으로 연결된 더미셀(DC)의 더미 회로(DCIR)의 연결 관계를 나타낸 것이다.

본원 발명의 화소 회로(PC)의 제1 실시예(PCa)와 제2 실시예(PCb)는 각각 제5 트랜지스터(T5) 또는 제6 트랜지스터(T6)을 포함한다는 점에서 차이가 있고, 이는 트랜지스터의 위치만 다를 뿐 화소 회로(PC)로써의 전기적 동작은 동일하다. 본원 발명의 더미 회로(DCIR)의 제1 실시예(DCIRa)와 제2 실시예(DCIRb)는 각각 제5 더미 트랜지스터(DT5) 또는 제6 더미 트랜지스터(DT6)을 포함한다는 점에서 차이가 있고, 이는 트랜지스터의 위치만 다를 뿐 더미 회로(DCIR)로써의 전기적 동작은 동일하다. 따라서 도 6의 화소 회로(PC) 부분은 제1 실시예에 따른 화소 회로(PCa), 제2 실시예에 따른 화소 회로(PCb) 또는 전기적으로 동일한 효과를 가지는 회로로 구현될 수 있고, 도 6의 더미 회로(DCIR) 부분은 제1 실시예에 따른 더미 회로(DCIRa), 제2 실시예에 따른 더미 회로(DCIRb) 또는 전기적으로 동일한 효과를 가지는 회로로 구현될 수 있으며, 화소 회로(PC) 부분과 더미 회로(DCIR) 부분의 회로 구조는 소자의 배치 형태가 동일할 수도 있고, 서로 다른 형태일 수도 있다.

i번째 행의 리페어선(RLi)은 i번째 행의 스캔선(SLi), i번째 행에 포함된 복수의 액티브 애노드, 발광 제어선(EML) 또는 제1 발광시점 제어선(FL1)과 물리적으로 연결되어 있지 않으나, i번째 행의 스캔선(SLi), i번째 행에 포함된 복수의 액티브 애노드, 발광 제어선(EML) 또는 제1 발광시점 제어선(FL1)의 전압의 레벨이 변화함에 따라 발생되는 기생 용량에 의하여 i번째 행의 리페어선(RLi)의 전압의 레벨이 변화할 수 있다.

도 6에 도시된 바와 같이, i번째 행의 리페어선(RLi)과 i번째 행의 스캔선(SLi) 사이에서 발생되는 기생 용량(SCAN-Repair parasitic capacitance), i번째 행의 리페어선(RLi)과 n번째 행에 포함된 복수의 액티브 애노드 사이에서 발생되는 기생 용량(Anode-Repair parasitic capacitance), i번째 행의 리페어선(RLi)과 발광 제어선(EML) 사이에서 발생되는 기생 용량(EM-Repair parasitic capacitance) 및 i번째 행의 리페어선(RLi)과 제1 발광시점 제어선(FL1) 사이에서 발생되는 기생 용량(FL1-Repair parasitic capacitance)이 발생할 수 있다. 그 결과 i번째 행의 리페어 애노드의 전압의 레벨이 변화하여, 리페어 발광 소자(RE)가 오발광 현상이 발생될 수 있다.

도 6에 도시된 바와 같이, 발광 소자(E) 및 리페어 발광 소자(RE)는 내부적으로 전기용량을 가지며, 이를 유기발광소자 용량(Coled)으로 등가적으로 표현할 수 있다.

도 7은 도 6의 회로에서 기생 용량에 의한 리페어 애노드의 전압의 레벨의 변화 및 오발광 발생 여부를 나타낸 타이밍 도이다.

오발광 현상은 표시 패널(110)의 어떤 위치에 있는 리페어 화소(RP)에서도 발생 가능하나, 도 7의 예시에서는 2번째 행에 위치한 리페어 애노드에서의 타이밍 도를 예시로서 설명한다. 이하에서는 각 기간별 상세한 동작의 예시를 설명한다.

제1 기간(t1)은 스캔선(SL[1~n])을 통해 공급되는 스캔 신호(SCAN[1~n])가 턴-온 신호가 되고, 동시에 제2 발광시점 제어선(FL2)을 통해 공급되는 제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면서 시작될 수 있고, 발광 제어선(EML)을 통해 공급되는 발광 제어 신호(EM)가 턴-오프 신호가 되면서 종료될 수 있다.

스캔 신호(SCAN[1~n])가 턴-온 신호가 되고, 제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면, 화소 회로(PC)의 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)가 턴-온되고, 더미 회로(DCIR)의 제2 더미 트랜지스터(DT2)와 제4 더미 트랜지스터(DT4)가 턴-온 된다. 데이터선(DL[1~n])을 통해 공급되는 데이터 신호(DATA[1~n])가 화소 회로(PC)의 제1 노드(N1)에 공급되고, 더미 데이터선(DDL)을 통해 공급되는 데이터 신호(DATA[1~n])가 더미 회로(DCIR)의 제4 노드(N4)에 공급된다. 제1 기간(t1)에서의 데이터 신호(DATA[1~n])는 모든 화소(P)들에 대해 일률적으로 기준전압(Vref)으로 결정된다. 기준전압(Vref)은 제1 트랜지스터(T1) 및 제1 더미 트랜지스터(DT1)가 턴-온될 수 있게 하는 전압으로 설정된다.

이에 따라 현재 출력하고자 하는 영상 프레임보다 과거의 영상 프레임의 계조 데이터에 영향을 받지 않게 되고, 균일한 휘도의 영상을 표시할 수 있다. 제1 기간(t1) 동안 제1 트랜지스터(T1)를 통과한 전류는 제1 초기화 전압선(VINITL)을 통해 흘러나가기 때문에 발광 소자(E)가 실제로 발광되지는 않는다. 제1 더미 트랜지스터(DT1)를 통과한 전류는 제2 초기화 전압선(VINITL2)을 통해 흘러나가기 때문에 및 리페어 발광 소자(RE)가 실제로 발광되지는 않는다.

제2 기간(t2)은 발광 제어선(EML)을 통해 공급되는 발광 제어 신호(EM)가 턴-오프 신호가 되면서 시작될 수 있고, 제1 발광시점 제어선(FL1)을 통해 공급되는 제1 발광시점 제어 신호(F1)가 턴-오프 신호가 되면서 종료될 수 있다.

발광 제어 신호(EM)가 턴-오프 신호가 되면, 제3 트랜지스터(T3) 및 제3 더미 트랜지스터(DT3)가 턴-오프 되는바 더 이상 1제 전원 전압(ELVDD)가 회로에 공급되지 않는다. 제1 노드(N1) 및 제4 노드(N4)에는 기준전압(Vref)이 공급된다. 제1 트랜지스터(T1), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제1 더미 트랜지스터(DT1), 제4 더미 트랜지스터(DT4) 및 제5 더미 트랜지스터(DT5)가 모두 턴-온 상태를 유지하게 된다. 제2 노드(N2)로부터 제1 트랜지스터(T1), 제5 트랜지스터(T5) 및 제4 트랜지스터(T4)를 경유하여 제1 초기화 전압선(VINITL)으로 전류가 흐르게 되고, 제5 노드(N5)로부터 제1 더미 트랜지스터(DT1), 제5 더미 트랜지스터(DT5) 및 제4 더미 트랜지스터(DT4)를 경유하여 제2 초기화 전압선(VINITL2)으로 전류가 흐르게 된다.

이에 따라 제1 노드(N1)와 제2 노드(N2)의 전압의 레벨의 차이는 제1 트랜지스터(T1)의 문턱전압(Vth)의 레벨이 되고, 제1 커패시터(C1)에 이 값이 저장될 수 있다. 유사하게 제4 노드(N4)와 제5 노드(N5)의 전압의 레벨의 차이는 제1 더미 트랜지스터(DT1)의 문턱전압(Vth)의 레벨이 되고, 제1 더미 커패시터(DC1)에 이 값이 저장될 수 있다. 그 결과, 표시 영역에 있는 모든 화소 회로(PC)의 제1 트랜지스터(T1) 및 더미 회로(DCIR)의 제1 더미 트랜지스터(DT1)가 제 각각의 문턱전압(Vth)을 가지는 경우에도 올바른 휘도의 영상을 표시할 수 있다.

제3 기간(t3)은 제1 발광시점 제어선(FL1)을 통해 공급되는 제1 발광시점 제어 신호(F1)가 턴-오프 신호가 되면서 시작될 수 있고, 발광 제어선(EML)을 통해 공급되는 발광 제어 신호(EM)가 턴-온 신호가 되면서 종료될 수 있다.

제1 발광시점 제어 신호(F1)가 턴-오프 신호가 되면, 화소 회로(PC)의 제3 트랜지스터(T3)와 제5 트랜지스터(T5)가 모두 턴-오프 상태가 되고, 더미 회로(DCIR)의 제3 더미 트랜지스터(DT3)와 제5 더미 트랜지스터(DT5)가 모두 턴-오프 상태가 된다. 화소 회로(PC)의 제1 트랜지스터(T1) 및 더미 회로(DCIR)의 제1 더미 트랜지스터(DT1) 양단으로 전류의 흐름은 발생하지 않게 된다. 제3 기간(t3) 동안 스캔선(SL[1~n])을 통해 스캔 신호(SCAN[1~n])가 순차적으로 공급된다. 데이터선(DL[1~n])을 통해 스캔 신호에 동기화되도록 데이터 신호(DATA[1~n])가 제1 노드(N1)에 공급된다. 더미 데이터선(DDL)을 통해 스캔 신호에 동기화되도록 데이터 신호(DATA[1~n])가 제4 노드(N4)에 공급된다. 제2 노드(N2)의 전압의 레벨은 제1 노드(N1)의 전압의 레벨에 대응하여 변화하고, 제5 노드(N5)의 전압의 레벨은 제4 노드(N4)의 전압의 레벨에 대응하여 변화한다.

이에 따라 제1 커패시터(C1)에는 제1 트랜지스터(T1)의 문턱전압(Vth)과 데이터 신호(DATA[1~n])의 합에 대응하는 전하량이 충전되고, 제1 더미 커패시터(DC1)에는 제1 더미 트랜지스터(DT1)의 문턱전압(Vth)과 데이터 신호(DATA[1~n])의 합에 대응하는 전하량이 충전된다.

리페어 애노드의 전압 변화를 나타내는 이하의 수식에서 Total cap은 리페어선과 발광 제어선과의 기생 전하용량(EM-Repair parasitic cap), 리페어선과 제1 발광시점 제어선과의 기생 전하용량(FL1-Repair parasitic cap), 리페어선과 액티브 애노드와의 기생 전하용량(Anode-Repair parasitic cap), 리페어선과 스캔선과의 기생 전하용량(SCAN-Repair parasitic cap) 및 리페어 발광 소자(E)의 내부적 용량(Coled)을 모두 포함하고, 기타 리페어선 주변의 도선 및/또는 기판과 리페어선 사이에서 발생되는 전하용량을 모두 합한 값을 나타낸다. VGH는 리페어 애노드의 전압 변화를 일으키는 신호의 변화 전후의 전압의 레벨 중 높은 값을 나타낸다. VGL은 리페어 애노드의 전압 변화를 일으키는 신호의 변화 전후의 전압의 레벨 중 낮은 값을 나타낸다.

제3 기간(t3) 중, 리페어 애노드의 전압의 레벨이 제1 기간(t1) 중 결정되었던 제2 초기화 전압(VINIT2)에서, 해당 리페어 애노드가 위치하는 행(row)과 대응되는 스캔 신호(예를 들어, 두 번째 행(row)일 경우 SCAN[2])가 턴-오프 신호가 되는 순간, 제1 전압 변화(Δ1)가 발생하게 된다.

다만, 제1 전압 변화(Δ1)는 발광 소자(E)에서 검은색보다 높은 휘도의 영상을 출력하기 위한 임계 전압(VOLEDth) 보다 낮을 수 있고, 이에 따라 오발광 현상이 발생하지 않을 수 있다.

제4 기간(t4)은 발광 제어선(EML)을 통해 공급되는 발광 제어 신호(EM)가 턴-온 신호가 되면서 시작될 수 있고, 제1 발광시점 제어선(FL1)을 통해 공급되는 제1 발광시점 제어 신호(F1)가 턴-온 신호가 되면서 종료될 수 있다.

발광 제어 신호(EM)가 턴-온 신호가 되면, 화소 회로(PC)의 제3 트랜지스터(T3)가 턴-온 되고, 더미 회로(DCIR)의 제3 더미 트랜지스터(DT3)가 턴-온 된다. 이에 따라 제2 노드(N2)와 제5 노드(N5)에 제1 전원 전압(ELVDD)의 레벨과 같은 전위가 저장된다. 이때 제1 커패시터(C1) 및 제1 더미 커패시터(DC1)는 플로팅 상태로 존재하기 때문에, 제1 커패시터(C1) 및 제1 더미 커패시터(DC1)에 저장된 전하량의 변화는 발생하지 않는다.

제4 기간(t4)이 시작되는 순간에, 리페어 애노드의 전압의 레벨이 제3 기간(t3) 중 결정되었던 제2 초기화 전압(VINIT2)과 Δ1을 합한 값에서, 발광 제어 신호(EM)가 턴-온 신호가 되는 순간, 제2 전압 변화(Δ2)가 발생하게 된다.

다만, 제2 전압 변화(Δ2)는 음의 값을 가질 수 있고, 이에 따라 오발광 현상이 발생하지 않을 수 있다.

제5 기간(t5)은 제1 발광시점 제어선(FL1)을 통해 공급되는 제1 발광시점 제어 신호(F1)가 턴-온 신호가 되면서 시작될 수 있고, 제2 발광시점 제어선(FL2)을 통해 공급되는 제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면서 종료될 수 있다.

제1 발광시점 제어 신호(F1)가 턴-온 신호가 되면, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 중, 화소 회로(PC)에 존재하는 트랜지스터가 턴-온되고, 제5 더미 트랜지스터(DT5) 및 제6 더미 트랜지스터(DT6) 중, 더미 회로(DCIR)에 존재하는 트랜지스터가 턴-온된다. 제1 트랜지스터(T1)는 제1 커패시터(C1)에 저장된 전하량에 대응하여, 발광 소자(E)로 공급되는 전류량을 제어하고, 제1 더미 트랜지스터(DT1)는 제1 더미 커패시터(DC1)에 저장된 전하량에 대응하여, 리페어 발광 소자(RE)로 공급되어야할 전류량을 제어한다. 제1 트랜지스터(T1)는 제1 커패시터(C1)에 저장된 전하량에 대응하여 화소 회로(PC)의 발광 소자(E)로 전류를 공급하지만, 제4 더미 트랜지스터(DT4)는 턴-온 상태를 제5 기간(t5)이 종료되는 순간까지 유지함으로써 리페어 발광 소자(RE)에는 제5 기간(t5) 동안 전류가 공급되지 않는다.

이에 따라 발광 소자(E)들이 현재 프레임의 영상 데이터에 맞는 휘도 만큼 발광하게 된다.

제5 기간(t5)이 시작되는 순간에, 리페어 애노드의 전압의 레벨이 제4 기간(t4) 중 결정되었던 제2 초기화 전압(VINIT2), Δ1 및 Δ2를 합한 값에서, 제1 발광시점 제어 신호(F1)가 턴-온 신호가 되는 순간, 제3 전압 변화(Δ3)가 발생하게 된다.

위 수식에서, OLEDV는 액티브 애노드의 영상 데이터 출력을 위한 전압과 제2 전원 전압과의 차이를 나타낸다.

다만, 제3 전압 변화(Δ3)와 리페어 화소(RP)에 출력될 영상 데이터 값에 대응되는 전압의 변화가 리페어 화소(RP)와 전기적으로 연결된 더미셀(DC)의 더미 회로(DCIR)에 동시에 인가되는 것이 아니므로, 오발광 현상이 발생하지 않을 수 있다.

제6 기간(t6)은 제2 발광시점 제어선(FL2)을 통해 공급되는 제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면서 시작될 수 있고, 현재 프레임에 이어지는 다음 프레임의 영상 데이터 처리를 위한 새로운 제1 기간(t1)이 시작되면서 종료될 수 있다.

제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면 제4 더미 트랜지스터(DT4)는 턴-온 상태가 되고, 이에 따라 리페어 발광 소자(RE)들이 현재 프레임의 영상 데이터에 맞는 휘도 만큼 발광하게 된다.

제6 기간(t6) 동안에는 제2 발광시점 제어 신호(F2)에 의하여 리페어 발광 소자(RE)에 공급되는 전류가 변경되는 것을 제외하고 다른 신호가 변하지 않을 수 있고, 이에 따라 기생 용량이 발생하지 않을 수 있다.

도시되어 있지는 않으나, 화소 회로(PC) 및 더미 회로(DCIR)의 동작을 나타낸 타이밍 도에서, 현재 프레임의 제6 기간(t6)과 다음 프레임의 제1 기간(t1) 사이에 데이터선(DL)을 통해 인가되는 데이터 신호(DATA)를 초기화 하기 위해서 초기화 전압(Voff)을 인가하는 종료 기간(toff)이 포함될 수 있다. 이러한 종료 기간(toff)은 제1 기간(t1)의 일부분에 해당하도록 구현될 수 있으며, 초기화 전압(Voff)은 제1 트랜지스터(T1) 및 제1 더미 트랜지스터(DT1)가 턴-오프 상태가 되게 하는 전압의 레벨을 가질 수 있고, 제1 트랜지스터(T1) 및 제1 더미 트랜지스터(DT1)가 턴-온 상태가 되게 하는 전압의 레벨을 가질 수 있다.

전술된 실시예는 화소(P)와 리페어 화소(RP)가 동일 행에 위치하는 경우를 나타내고 있지만, 이에 한정되는 것은 아니다.

도 8은 더미 회로를 화소 회로와 동일한 회로로 구현한 경우에 기생 용량에 의한 리페어 애노드의 전압의 레벨의 변화 및 오발광 발생 여부를 나타낸 타이밍 도이다.

더미 회로(DCIR)의 제4 더미 트랜지스터(DT4)에 제2 발광시점 제어 신호를 공급하지 않고, 화소 회로(PC)의 제4 트랜지스터(T4)와 마찬가지로 스캔 신호를 인가함으로써, 더미 회로(DCIR)를 화소 회로(PC)와 동일한 구조로 설계할 수 있다.

오발광 현상은 표시 패널(110)의 어떤 위치에 있는 리페어 화소(RP)에서도 발생 가능하나, 도 8의 예시에서는 2번째 행에 위치한 리페어 애노드에서의 타이밍 도를 예시로서 설명한다. 제1 기간(t1), 제2 기간(t2), 제3 기간(t3) 및 제4 기간(t4)의 상세한 동작은 도 7에서 설명한 제1 기간(t1), 제2 기간(t2), 제3 기간(t3) 및 제4 기간(t4)의 상세한 동작과 동일하므로, 이에 대한 부분은 생략하도록 하겠다.

제5 기간(t5')은 제1 발광시점 제어선(FL1)을 통해 공급되는 제1 발광시점 제어 신호(F1)가 턴-온 신호가 되면서 시작될 수 있고, 현재 프레임에 이어지는 다음 프레임의 영상 데이터 처리를 위한 새로운 제1 기간(t1)이 시작되면서 종료될 수 있다.

제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면, 제4 트랜지스터(T4) 및 제4 더미 트랜지스터(DT4)는 턴-온 상태가 되고, 이에 따라 발광 소자(E)와 리페어 발광 소자(RE)가 현재 프레임의 영상 데이터에 맞는 휘도 만큼 발광할 수 있는 전압의 레벨이 공급된다.

제5 기간(t5')이 시작되는 순간에, 리페어 애노드의 전압의 레벨이 제4 기간(t4) 중 결정되었던 제2 초기화 전압(VINIT2), Δ1 및 Δ2를 합한 값에서, 제1 발광시점 제어 신호(F1)가 턴-온 신호가 되는 순간, 제3 전압 변화(Δ3)가 발생하게 된다

제3 전압 변화(Δ3)와 리페어 화소(RP)에 출력될 영상 데이터 값에 대응되는 전류가 리페어 화소(RP)와 전기적으로 연결된 더미셀(DC)의 더미 회로(DCIR)에 동시에 인가되므로, 도 8의 제5 기간(t5')의 시작부분에서 Δ3로 인한 전압의 레벨의 순간적인 큰 상승이 발생할 수 있고, 이에 따라 오발광 현상이 발생할 수 있다.

도 9는 본 발명의 화소 회로와 더미 회로의 동작에서 발생되는 기생 정전용량을 나타낸 회로의 다른 예를 나타낸 회로도이다.

도 9에 의한 제2 실시예의 구성 및 동작은, 도 6에 의한 제1 실시예의 구성 및 동작과 비교하여, 제2 발광시점 제어선과 리페어선 사이에 리페어 부스트 커패시터(Repair BOOST capacitor)가 포함되어 있다는 것과, 더미 회로(DCIR)에 인가되는 초기화 전압이 제2 초기화 전압선(VINITL2)에 의한 제2 초기화 전압(VINIT2)이 아니고, 제1 초기화 전압선(VINITL)에 의한 제1 초기화 전압(VINIT) 또는 제2 전원 전압(ELVSS)이라는 것을 제외하고는 동일하므로, 차이가 존재하는 부분을 제외한 부분에 관한 기술은 생략하도록 하겠다.

도 9에 의한 제2 실시예는 도 6에 의한 제1 실시예와 비교하여 리페어 부스트 커패시터(Repair BOOST capacitor)를 더 포함함에 따라 커패시터 1개가 더 필요한 회로가 되지만, 제2 초기화 전압(VINIT2)이 아닌 제1 초기화 전압(VINIT)이나 제2 전원 전압(ELVSS)을 사용함에 따라, 제2 초기화 전압(VINIT2) 생성을 위한 부분이 필요하지 않게 된다.

도 10은 도 9의 회로에서 기생 용량에 의한 리페어 애노드의 전압의 레벨의 변화 및 오발광 발생 여부를 나타낸 타이밍 도이다.

오발광 현상은 표시 패널(110)의 어떤 위치에 있는 리페어 화소(RP)에서도 발생 가능하나, 도 10의 예시에서는 2번째 행에 위치한 리페어 애노드에서의 타이밍 도를 예시로서 설명한다. 제1 기간(t1), 제2 기간(t2), 제3 기간(t3), 제4 기간(t4) 및 제5 기간(t5)의 상세한 동작은 리페어 애노드에 공급되는 초기화 전압이 제1 초기화 전압이며, 제1 초기화 전압은 제2 초기화 전압보다 낮은 값을 가질 수 있으므로, 초기화 전압에 의한 전압의 레벨이 상이할 뿐, 상세한 동작은 도 7에 의한 제1 실시예와 동일하므로, 이에 대한 부분은 생략하도록 하겠다.

제6 기간(t6')은 제2 발광시점 제어선(FL2)을 통해 공급되는 제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면서 시작될 수 있고, 현재 프레임에 이어지는 다음 프레임의 영상 데이터 처리를 위한 새로운 제1 기간(t1)이 시작되면서 종료될 수 있다.

제2 발광시점 제어 신호(F2)가 턴-온 신호가 되면, 제4 더미 트랜지스터(DT4)는 턴-온 상태가 된다. 도 9에 의한 제2 실시예에서는 도 6에 의한 제1 실시예와 다르게 더미 회로에 인가되는 초기화 전압을 제1 초기화 전압(VINIT)보다 높은 제2 초기화 전압(VINIT2)로 사용하지 않고 있어서, 리페어 발광 소자(RE)들이 현재 프레임의 영상 데이터에 맞는 휘도 만큼 발광하지 못하게 되는 저계조 휘도 암점화 현상의 발생할 수 있다.

다만, 제2 발광시점 제어선과 리페어선 사이에 리페어 부스트 커패시터(Repair BOOST capacitor)가 존재하므로, 도10의 제6 기간(t6')의 초반부에 나타나는 것과 같이 휘도 보상 효과가 발생하여 저계조 휘도 암점화 현상이 발생하지 않게 된다.

전술된 실시예는 화소(P)와 리페어 화소(RP)가 동일 행에 존재하는 경우를 나타내고 있지만, 이에 한정되는 것은 아니다.

도 11은 본 발명의 제2 실시예에 따른 표시장치를 개략적으로 도시한 블록도이다.

도 11을 참조하면, 표시장치(200)는 표시 패널(210), 제1 구동부(220), 제2 구동부(230), 제3 구동부(240), 제어부(250)를 포함한다. 제1 구동부(220), 제2 구동부(230), 제3 구동부(240) 및 제어부(250)는 각각 별개의 반도체 칩에 형성될 수도 있고, 하나의 반도체 칩에 집적될 수도 있다. 또한, 제1 구동부(220) 및/또는 제2 구동부(230)는 표시 패널(210)과 동일한 기판 상에 형성될 수도 있다. 또한 제1 구동부(220), 제2 구동부(230), 제3 구동부(240) 및 제어부(250)는 각각 별개의 물리적인 구역에 형성될 수도 있고, 서로 중첩되어서 물리적인 구역으로 나누어지지 않는 형태로 형성될 수도 있다.

표시장치(200)는 OLED, TFT-LCD, PDP, 또는 LED 디스플레이와 같은 평판 표시장치일 수 있으나, 이에 한정되는 것은 아니다. 이하에서는, 유기발광 표시장치를 예를 들어 설명하겠다. 표시장치(200)는 예컨대, 스마트 폰, 태블릿 PC, 노트북 PC, 모니터, TV 등과 같은 전자 장치의 영상 표시를 위한 부품일 수 있다.

표시 패널(210)에는 영상이 표시되는 활성 영역(예를 들어, 표시 영역)(AA)과 더미 영역(DA)이 정의될 수 있다. 더미 영역(DA)은 활성 영역(AA)에 인접하거나 떨어져있는 비표시 영역에 배치될 수 있다. 더미 영역(DA)은 활성 영역(AA)의 좌측 및/또는 우측에 배치될 수 있다. 또 다른 예에 따르면, 더미 영역(DA)은 활성 영역(AA)의 상측 및/또는 하측에 배치될 수 있다.

활성 영역(AA)에는 제1방향(예를 들어, 행 방향)을 따라 연장된 복수의 제어선들(CL1 내지 CLn) 및 제2방향(예를 들어, 열 방향)을 따라 연장된 복수의 데이터선들(DL1 내지 DLm)에 연결된 1개 이상의 제1 화소(P1)와 1개 이상의 제2 화소가 배열될 수 있다. 더미 영역(DA)에는 더미 데이터선(DDL) 및 복수의 제어선들(CL1 내지 CLn) 중에서 대응되는 제어선(예컨대, CLi)에 각각 연결된 더미셀(DC)이 복수 배열될 수 있다. 더미셀(DC)은 더미 영역(DA)에서 제2방향을 따라 배열될 수 있다.

도 11에서 제어선들(CL1 내지 CLn)은 편의상 하나의 신호선으로 도시되었으나, 제어선들(CL1 내지 CLn) 각각은 다수의 신호선들로 구성될 수 있다. 예를 들어, 제1 제어선(CL1)은 스캔 신호(SCAN) 및 발광 제어 신호(EM)를 인가하는 두 개의 라인들로 구성될 수 있다.

표시 패널(210)은 복수의 제어선들(CL1 내지 CLn)과 평행하게 연장되는 복수의 리페어선들(RL1 내지 RLn)을 포함할 수 있다. 리페어선들(RL1 내지 RLn)은 더미셀들(DC)에 연결되고, 제2 화소(P2)에 연결된다.

활성 영역(AA)에 배열된 제1 화소(P1)는 제1 화소 회로(PC1) 및 화소 회로(PC)로부터 구동 전류를 공급받아 발광하는 제1 발광 소자(E1)를 포함한다. 제2 화소(P2)는 리페어선(RL)을 통해 연결된 더미셀(DC)의 더미 회로(DCIR)로부터 구동 전류를 공급받아 발광하는 제2 발광 소자를 포함한다. 화소 회로(PC) 및 더미 회로(DCIR)는 하나 이상의 박막 트랜지스터 및 커패시터를 포함할 수 있다. 화소(P)는 하나의 색의 광을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색의 광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 적색, 청색, 녹색, 백색 외의 다른 색의 광을 방출할 수도 있다.

도 12는 도 11에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.

도 12의 실시예에서는 활성 영역(AA)의 좌측에 더미 영역(DA)이 배치되고, 각 행에 하나의 더미셀(DC)이 배치된 예를 도시하고 있다. 더미 영역(DA)에는 더미셀들(DC)에 연결된 더미 데이터선(DDL)이 배열된다. 더미 데이터선(DDL)은 데이터선들(DL1 내지 DLm)과 평행하게 배치될 수 있다. 리페어선들(RL1 내지 RLn)과 제어선들(CL1 내지 CLn)은 더미 영역(DA)에도 연장된다. 더미셀(DC)은 더미 회로(DCIR)를 포함하고 발광 소자를 포함하지 않을 수 있다.

연결선(GL)은 활성 영역(AA)과 더미 영역(DA)의 외곽에 배치될 수 있다. 연결선(GL)은 제2 화소(P2)가 존재하지 않는 열(column)의 데이터선(DL)과는 연결되어 있지 않고, 제2 화소(P2)가 1개 이상 존재하는 열(column)의 데이터선(DL)과는 연결되어 있다. 도 11의 예시의 경우, 제 j번째 열(column)은 제2 화소(P2)가 존재하는 열(column)이므로 연결선(GL)은 제 j번째 열의 데이터선(DLj)과는 연결되어 있고, 제 i번째 열(column)은 제2 화소(P2)가 존재하지 않는 열(column)이므로 연결선(GL)은 제 i번째 열의 데이터선(DLi)과 연결되어 있지 않다.

본 발명의 제2 실시예에 따른 표시장치의 화소 회로(PC), 더미 회로(DCIR), 공급되는 신호의 관계 및 동작에 따른 타이밍 도는 도1의 본 발명의 제1 실시예에 따른 표시장치와 동일하므로, 이에 대한 설명은 생략하도록 하겠다.

전술된 실시예에서는 화소 회로(PC)와 더미 회로(DCIR)가 P타입 트랜지스터들로 구성된 예를 도시하였으나, 본 발명은 이에 한정되지 않고, 화소 회로(PC)와 더미 회로(DCIR)를 N타입 트랜지스터들로 구성하고, 이 경우 화소 회로(PC)와 더미 회로(DCIR)에 인가되는 신호의 레벨이 반전된 신호에 의해 구동할 수 있다.

전술된 실시예들은 더미셀(DC)이 좌측에 배치된 경우를 예로서 설명하였으나, 본 발명은 이에 한정되지 않고, 더미셀(DC)이 우측, 상측 또는 하측에 배치된 경우 열(column) 방향으로 연장된 리페어선(RL)을 따라 배열된 화소(P)들과 리페어선(RL) 간의 기생 용량에 따른 리페어선의 커플링 전압을 제거 또는 감소하기 위해 적용될 수 있음은 물론이다.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

100: 표시장치 110: 표시 패널
120: 제1 구동부 130: 제2 구동부
140: 제3 구동부 150: 제어부
200: 표시장치 210: 표시 패널
220: 제1 구동부 230: 제2 구동부
240: 제3 구동부 250: 제어부

Claims (20)

1. 표시 영역에 배치된 복수의 화소들;
   더미 영역에 배치된 복수의 더미셀들; 및
   상기 복수의 더미셀들에 연결되고 상기 복수의 화소들에 연결 가능하게 배치된 복수의 리페어선들을 포함하고,
   상기 복수의 화소들의 발광 시점을 결정하는 제1 제어 신호가 상기 복수의 화소들에 입력되고, 상기 복수의 더미셀들에 제2 제어 신호가 입력되고, 상기 제2 제어 신호에 응답하여 상기 복수의 리페어선들에 초기화 전압이 인가되며,
   상기 제2 제어 신호에 의한 상기 복수의 리페어선들에 대한 초기화 전압의 인가가 종료되는 시점이 상기 제1 제어 신호에 의한 상기 화소들의 발광 시작 시점보다 늦은 것을 특징으로 하는 표시장치.
2. 제1 항에 있어서,
   상기 복수의 화소들 각각은 화소 회로 및 상기 화소 회로에 분리 가능하게 연결되는 발광 소자를 포함하고,
   상기 복수의 더미셀들 각각은 더미 회로를 포함하는 것을 특징으로 하는 표시장치.
3. 제 2항에 있어서,
   상기 복수의 화소들은 리페어 화소를 포함하고,
   상기 리페어 화소는 상기 리페어 화소의 화소 회로로부터 분리되고 상기 복수의 리페어선들 중 대응하는 리페어선을 통해 상기 복수의 더미셀들 중 대응하는 더미셀의 더미 회로와 연결된 발광 소자를 포함하는 것을 특징으로 하는 표시장치.
4. 제 3항에 있어서,
   상기 대응하는 더미셀의 더미 회로는 상기 대응하는 리페어선을 통해 상기 리페어 화소의 발광 소자로 구동 전류를 제공하는 것을 특징으로 하는 표시장치.
5. 제 3항에 있어서, 상기 화소 회로는,
   제1 노드에 인가되는 전압에 의해 제어되고, 제2 노드와 상기 발광 소자에 연결되는 제3 노드 사이에 연결되고, 상기 발광 소자에 공급되는 전류량을 제어하는 제1 트랜지스터;
   데이터 신호를 인가하는 제1 데이터선과 상기 제1 노드 사이에 연결되고, 스캔 신호에 의해 제어되는 제2 트랜지스터;
   제1 전원 전압 단자와 상기 제2 노드 사이에 연결되고, 제3 제어 신호에 의해 제어되는 제3 트랜지스터;
   제1 초기화 전압을 공급하는 제1 초기화 전압선과 상기 제3 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제4 트랜지스터;
   상기 제1 제어 신호에 의해 제어되고, 상기 제2 노드와 상기 제3 노드 사이에서 상기 제1 트랜지스터와 직렬로 연결되는 제5 트랜지스터;
   상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
   상기 제2 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 커패시터;를 포함하는 표시장치.
6. 제 5항에 있어서, 상기 더미 회로는,
   제4 노드에 인가되는 전압에 의해 제어되고, 제5 노드와 상기 대응하는 리페어선에 연결되는 제6 노드 사이에 연결되고, 상기 리페어 화소의 발광 소자에 공급되는 전류량을 제어하는 제1 더미 트랜지스터;
   데이터 신호를 인가하는 제2 데이터선과 상기 제4 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제2 더미 트랜지스터;
   상기 제1 전원 전압 단자와 상기 제5 노드 사이에 연결되고, 상기 제3 제어 신호에 의해 제어되는 제3 더미 트랜지스터;
   제2 초기화 전압을 공급하는 제2 초기화 전압선과 상기 제6 노드 사이에 연결되고, 상기 제2 제어 신호에 의해 제어되는 제4 더미 트랜지스터;
   상기 제1 제어 신호에 의해 제어되고, 상기 제5 노드와 상기 제6 노드 사이에서 상기 제1 더미 트랜지스터와 직렬로 연결되는 제5 더미 트랜지스터;
   상기 제4 노드와 상기 제5 노드 사이에 연결되는 제1 더미 커패시터; 및
   상기 제5 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 더미 커패시터;를 포함하는 표시장치.
7. 제 6항에 있어서,
   상기 스캔 신호에 의한 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제2 더미 트랜지스터의 턴-온 시점이, 상기 제1 제어신호에 의한 상기 제5 트랜지스터 및 상기 제5 더미 트랜지스터의 턴-오프 시점 및 상기 제3 제어신호에 의한 상기 제3 트랜지스터 및 상기 제3 더미 트랜지스터의 턴-오프 시점보다 빠른 것을 특징으로 하는 표시장치.
8. 제 6항에 있어서,
   상기 제3 트랜지스터의 턴-오프 시점은 상기 제5 트랜지스터의 턴-오프 시점보다 빠른 것을 특징으로 하는 표시장치.
9. 제 6항에 있어서,
   상기 제3 트랜지스터의 턴-온 시점은 상기 제5 트랜지스터의 턴-온 시점보다 빠른 것을 특징으로 하는 표시장치.
10. 제 6항에 있어서,
    상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨보다 높은 것을 특징으로 하는 표시장치.
11. 제 6항에 있어서, 상기 더미 회로는,
    상기 제2 제어 신호를 인가하는 제어선과 상기 연결 단자 사이에 연결되는 리페어 부스트 커패시터;를 더 포함하는 표시장치.
12. 제 11항에 있어서,
    상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨 또는 제2 전원 전압의 레벨과 같은 것을 특징으로 하는 표시장치.
13. 제1 제어 신호에 의해 발광 시점이 제어되는 제1 화소;
    제2 제어 신호에 의해 발광 시점이 제어되는 제2 화소; 및
    리페어선을 통해 상기 제2 화소에 접속되는 더미셀을 포함하고,
    상기 제1 제어 신호는 상기 제1 화소에 입력되고, 상기 제2 제어 신호는 상기 더미셀에 입력되며,
    상기 제2 화소의 발광 시작 시점은 상기 제1 화소의 발광 시작 시점보다 늦은 것을 특징으로 하는 표시장치.
14. 제 13항에 있어서,
    상기 제1 화소는 제1 화소 회로 및 상기 제1 화소 회로에 연결된 제1 발광 소자를 포함하고,
    상기 제2 화소는 제2 화소 회로 및 상기 제2 화소 회로로부터 분리된 제2 발광 소자를 포함하고,
    상기 더미셀은 상기 리페어선을 통해 상기 제2 발광 소자에 연결되는 더미 회로를 포함하는 표시장치.
15. 제 14항에 있어서, 상기 제1 화소 회로는,
    제1 노드에 인가되는 전압에 의해 제어되고, 제2 노드와 상기 제1 발광 소자에 연결되는 제3 노드 사이에 연결되고, 상기 제1 발광 소자에 공급되는 전류량을 제어하는 제1 트랜지스터;
    데이터 신호를 인가하는 제1 데이터선과 상기 제1 노드 사이에 연결되고, 스캔 신호에 의해 제어되는 제2 트랜지스터;
    제1 전원 전압 단자와 상기 제2 노드 사이에 연결되고, 제3 제어 신호에 의해 제어되는 제3 트랜지스터;
    제1 초기화 전압을 공급하는 제1 초기화 전압선과 상기 제3 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제4 트랜지스터;
    상기 제1 제어 신호에 의해 제어되고, 상기 제2 노드와 상기 제3 노드 사이에서 상기 제1 트랜지스터와 직렬로 연결되는 제5 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
    상기 제2 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 커패시터;를 포함하는 표시장치.
16. 제 15항에 있어서, 상기 더미 회로는,
    제4 노드에 인가되는 전압에 의해 제어되고, 제5 노드와 상기 리페어선을 통해 상기 제2 화소의 상기 발광 소자에 연결되는 제6 노드 사이에 연결되고, 상기 제2 발광 소자에 공급되는 전류량을 제어하는 제1 더미 트랜지스터;
    데이터 신호를 인가하는 제2 데이터선과 상기 제4 노드 사이에 연결되고, 상기 스캔 신호에 의해 제어되는 제2 더미 트랜지스터;
    상기 제1 전원 전압 단자와 상기 제5 노드 사이에 연결되고, 제3 제어 신호에 의해 제어되는 제3 더미 트랜지스터;
    제2 초기화 전압을 공급하는 제2 초기화 전압선과 상기 제6 노드 사이에 연결되고, 상기 제2 제어 신호에 의해 제어되는 제4 더미 트랜지스터;
    상기 제1 제어 신호에 의해 제어되고, 상기 제5 노드와 상기 제6 노드 사이에서 상기 제1 더미 트랜지스터와 직렬로 연결되는 제5 더미 트랜지스터;
    상기 제4 노드와 상기 제5 노드 사이에 연결되는 제1 더미 커패시터; 및
    상기 제5 노드와 상기 제1 전원 전압 단자 사이에 연결되는 제2 더미 커패시터;를 포함하는 표시장치.
17. 제 16항에 있어서,
    상기 스캔 신호에 의한 상기 제2 트랜지스터, 제4 트랜지스터 및 상기 제2 더미 트랜지스터의 턴-온 시점이, 상기 제1 제어신호에 의한 상기 제5 트랜지스터 및 상기 제5 더미 트랜지스터의 턴-오프 시점 및 상기 제3 제어신호에 의한 상기 제3 트랜지스터 및 상기 제3 더미 트랜지스터의 턴-오프 시점보다 빠른 것을 특징으로 하는 표시장치.
18. 제 16항에 있어서,
    상기 제3 트랜지스터의 턴-오프 시점은 상기 제5 트랜지스터의 턴-오프 시점보다 빠르고, 상기 제3 트랜지스터의 턴-온 시점은 상기 제5 트랜지스터의 턴-온 시점보다 빠른 것을 특징으로 하는 표시장치.
19. 제 16항에 있어서,
    상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨보다 높은 것을 특징으로 하는 표시장치.
20. 제 16항에 있어서, 상기 더미 회로는,
    상기 제2 제어 신호를 인가하는 제어선과 상기 연결 단자 사이에 연결되는 리페어 부스트 커패시터;를 더 포함하고, 상기 제2 초기화 전압의 레벨은 상기 제1 초기화 전압의 레벨 또는 제2 전원 전압의 레벨과 같은 것을 특징으로 하는 표시장치.

Images