KR20240065509A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20240065509A
KR20240065509A KR1020220142863A KR20220142863A KR20240065509A KR 20240065509 A KR20240065509 A KR 20240065509A KR 1020220142863 A KR1020220142863 A KR 1020220142863A KR 20220142863 A KR20220142863 A KR 20220142863A KR 20240065509 A KR20240065509 A KR 20240065509A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting device
additional
transistor
Prior art date
Application number
KR1020220142863A
Other languages
English (en)
Inventor
고유민
홍성진
박주찬
김선호
김혜원
이필석
최충석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220142863A priority Critical patent/KR20240065509A/ko
Priority to US18/488,096 priority patent/US20240147794A1/en
Priority to CN202311342754.0A priority patent/CN117956857A/zh
Publication of KR20240065509A publication Critical patent/KR20240065509A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

실시예들에 따르면, 발광 표시 장치는 제1 표시 영역; 및 상기 제1 표시 영역의 외측에 위치하는 제2 표시 영역을 포함하며, 상기 제2 표시 영역은 화소 구동부, 상기 화소 구동부와 직접 연결되어 있는 주 발광 소자, 및 상기 주 발광 소자와 연결되어 있는 추가 발광 소자를 포함하며, 상기 추가 발광 소자는 상기 화소 구동부에 제공하는 신호를 생성하는 주변 구동부와 중첩하고, 상기 주 발광 소자 및 상기 추가 발광 소자는 각각 제1 전극, 발광층, 제2 전극을 포함하고, 상기 화소 구동부는 상기 주 발광 소자의 제2 전극 및 상기 추가 발광 소자의 제2 전극과 전기적으로 연결되어 있으며, 상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극은 세퍼레이터에 의하여 분리되어 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 개시는 발광 표시 장치에 관한 것으로서, 보다 구체적으로 비표시 영역에도 발광 소자를 위치시켜 화상을 표시하는 발광 표시 장치에 관한 것이다.
표시 장치는 화면이 표시되는 표시 영역과 화면이 표시되지 않는 비 표시 영역을 포함할 수 있다. 표시 영역에는 행 방향 및 열 방향으로 복수의 화소가 배치될 수 있다. 각 화소 내에는 트랜지스터, 커패시터 등과 같은 다양한 소자와 이들 소자에 신호를 공급할 수 있는 다양한 배선들이 위치할 수 있다. 비 표시 영역에는 이러한 화소를 구동하기 위해 전기적 신호를 전달하는 다양한 주변 구동부(스캔 신호 생성부, 데이터 구동부, 타이밍 컨트롤러 등) 및 배선이 위치할 수 있다.
또한, 일부 표시 장치는 표시 영역의 내에 카메라나 센서 등을 위치시켜 표시 영역 중 일부 영역에서는 화상을 표시되지 않는 부분이 존재한다. 이러한 표시 장치는 비 표시 영역을 줄일 수 있는 장점이 있지만, 표시 영역 내에 화상이 표시되지 않는 비표시 영역이 위치하는 단점이 존재한다.
실시예들은 표시 영역이 확장되거나 비표시 영역이 차지하는 면적이 감소된 발광 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 제1 표시 영역; 및 상기 제1 표시 영역의 외측에 위치하는 제2 표시 영역을 포함하며, 상기 제2 표시 영역은 화소 구동부, 상기 화소 구동부와 직접 연결되어 있는 주 발광 소자, 및 상기 주 발광 소자와 연결되어 있는 추가 발광 소자를 포함하며, 상기 추가 발광 소자는 상기 화소 구동부에 제공하는 신호를 생성하는 주변 구동부와 중첩하고, 상기 주 발광 소자 및 상기 추가 발광 소자는 각각 제1 전극, 발광층, 제2 전극을 포함하고, 상기 화소 구동부는 상기 주 발광 소자의 상기 제2 전극 및 상기 추가 발광 소자의 상기 제2 전극과 전기적으로 연결되어 있으며, 상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극은 세퍼레이터에 의하여 분리되어 있다.
상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극을 전기적으로 연결하는 보조 캐소드 연결선을 더 포함하며, 상기 보조 캐소드 연결선의 적어도 일 부분은 상기 세퍼레이터에 의하여 덮여 있을 수 있다.
상기 주 발광 소자의 제1 전극과 상기 추가 발광 소자의 제1 전극은 각각 제1 구동 전압선과 연결될 수 있다.
상기 보조 캐소드 연결선은 다른 색을 표시하는 발광 소자에 포함되는 상기 제2 전극과는 절연될 수 있다.
상기 주 발광 소자의 상기 제2 전극과 상기 화소 구동부를 연결하는 캐소드 연결선을 더 포함하며, 상기 캐소드 연결선은 삼중층 구조를 가지며, 상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선은 사이드 컨택할 수 있다.
상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선이 사이드 컨택하는 사이에 위치하는 보조 연결 부재를 더 포함하며, 상기 보조 연결 부재는 상기 주 발광 소자의 상기 제1 전극 및 상기 추가 발광 소자의 상기 제1 전극과 동일한 물질로 형성될 수 있다.
일 실시예에 따른 발광 표시 장치는 제1 표시 영역; 및 상기 제1 표시 영역으로 둘러싸여 있으며, 광 투과 영역을 포함하는 제2 표시 영역을 포함하며, 상기 제2 표시 영역은 화소 구동부, 상기 화소 구동부와 연결되어 있는 주 발광 소자 및 추가 발광 소자를 포함하며, 상기 주 발광 소자 및 상기 추가 발광 소자는 각각 제1 전극, 발광층, 제2 전극을 포함하고, 상기 화소 구동부는 상기 주 발광 소자의 상기 제2 전극 및 상기 추가 발광 소자의 상기 제2 전극과 전기적으로 연결되어 있으며, 상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극은 세퍼레이터에 의하여 분리되어 있다.
상기 추가 발광 소자의 제2 전극과 상기 주 발광 소자의 상기 제2 전극을 전기적으로 연결하는 보조 캐소드 연결선을 더 포함하며, 상기 보조 캐소드 연결선의 적어도 일 부분은 상기 세퍼레이터에 의하여 덮여 있을 수 있다.
상기 주 발광 소자의 제1 전극과 상기 추가 발광 소자의 제1 전극은 각각 제1 구동 전압선과 연결될 수 있다.
상기 보조 캐소드 연결선은 다른 색을 표시하는 발광 소자에 포함되는 제2 전극과는 절연될 수 있다.
상기 주 발광 소자의 상기 제2 전극과 상기 화소 구동부를 연결하는 캐소드 연결선을 더 포함하며, 상기 캐소드 연결선은 삼중층 구조를 가지며, 상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선은 사이드 컨택할 수 있다.
상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선이 사이드 컨택하는 사이에 위치하는 보조 연결 부재를 더 포함하며, 상기 보조 연결 부재는 상기 주 발광 소자의 상기 제1 전극 및 상기 추가 발광 소자의 상기 제1 전극과 동일한 물질로 형성될 수 있다.
일 실시예에 따른 발광 표시 장치는 기판; 상기 기판 위에 위치하는 트랜지스터; 상기 트랜지스터를 덮는 평탄화막; 상기 평탄화 위에 위치하는 제1 전극 및 추가 제1 전극; 상기 제1 전극 및 상기 추가 제1 전극의 적어도 일 부분을 각각 노출시키는 오프닝을 가지는 화소 정의막; 상기 화소 정의막 위에 위치하는 보조 캐소드 연결선; 상기 보조 캐소드 연결선의 적어도 일 부분과 중첩하며, 역 테이퍼진 측벽을 가지는 세퍼레이터; 및 상기 화소 정의막의 위에 위치하고, 상기 세퍼레이터를 기준으로 분리되어 있는 제2 전극 및 추가 제2 전극을 포함하며, 상기 제2 전극과 상기 추가 제2 전극은 상기 보조 캐소드 연결선에 의하여 전기적으로 연결되어 있다.
상기 보조 캐소드 연결선의 적어도 일 부분은 상기 세퍼레이터에 의하여 덮여 있을 수 있다.
상기 보조 캐소드 연결선은 다른 색을 표시하는 발광 소자에 포함되는 제2 전극과는 절연될 수 있다.
상기 제1 전극과 상기 추가 제1 전극은 각각 제1 구동 전압선과 연결될 수 있다.
상기 제2 전극과 상기 트랜지스터를 연결하는 캐소드 연결선을 더 포함하며, 상기 캐소드 연결선은 삼중층 구조를 가지며, 상기 제2 전극과 상기 캐소드 연결선은 사이드 컨택할 수 있다.
상기 제2 전극과 상기 캐소드 연결선이 사이드 컨택하는 사이에 위치하는 보조 연결 부재를 더 포함하며, 상기 보조 연결 부재는 상기 제1 전극 및 상기 추가 제1 전극과 동일한 물질로 형성될 수 있다.
상기 추가 제1 전극 및 상기 추가 제2 전극은 추가 발광 소자를 구성하며, 상기 추가 발광 소자는 상기 트랜지스터를 포함하는 화소 구동부에 제공하는 신호를 생성하는 주변 구동부와 중첩할 수 있다.
상기 트랜지스터, 상기 제1 전극, 상기 추가 제1 전극, 상기 제2 전극, 상기 추가 제2 전극, 및 상기 보조 캐소드 연결선은 광 투과 영역을 포함하는 제2 표시 영역에 위치할 수 있다.
실시예들에 따르면, 주변 구동부의 상부 또는 배면에 카메라가 위치하는 영역의 상부에 발광 소자를 위치시켜 표시 영역이 확장되거나 비표시 영역이 차지하는 면적이 감소될 수 있다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 2는 도 1의 일 부분을 잘라 도시한 단면도이다.
도 3은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 4는 도 3의 화소에 인가되는 신호를 보여주는 파형도이다.
도 5는 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 6은 일 실시예에 따른 화소 구동부와 발광 소자 사이의 연결을 개략적으로 도시한 평면도이다.
도 7 및 도 8은 도 5의 실시예에서 발광 소자의 연결을 구체적으로 도시한 단면도이다.
도 9는 또 다른 실시예에 따른 발광 표시 장치의 단면도이다.
도 10은 또 다른 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 11은 또 다른 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 12는 도 11의 일 부분을 잘라 도시한 단면도이다.
도 13은 일 실시예에 따른 화소 구동부와 발광 소자 사이의 연결을 개략적으로 도시한 평면도이다.
도 14는 도 13의 실시예에서 발광 소자의 연결을 구체적으로 도시한 단면도이다.
도 15는 또 다른 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우, 뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 것을 포함할 수 있다.
또한, 명세서 전체에서, 배선, 층, 막, 영역, 판, 구성 요소 등의 부분이 "제1 방향 또는 제2 방향으로 연장된다"라고 할 때, 이는 해당 방향으로 곧게 뻗은 직선 형상만을 의미하는 것이 아니고, 제1 방향 또는 제2 방향을 따라 전반적으로 연장되는 구조로, 일 부분에서 꺾이거나, 지그재그 구조를 가지거나, 곡선 구조를 포함하면서 연장되는 구조도 포함한다.
또한, 명세서에서 설명된 표시 장치, 표시 패널 등이 포함된 전자 기기(예를 들면, 휴대폰, TV, 모니터, 노트북 컴퓨터, 등)나 명세서에서 설명된 제조 방법에 의하여 제조된 표시 장치, 표시 패널 등이 포함된 전자 기기도 본 명세서의 권리 범위에서 배제되지 않는다.
이하에서는 도 1 및 도 2를 통하여 일 실시예에 따른 발광 표시 장치의 개략적인 구조를 살펴본다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이고, 도 2는 도 1의 일 부분을 잘라 도시한 단면도이다.
도 1을 참조하면, 일 실시예에 따른 발광 표시 장치(1000)는 복수의 화소(PX)가 배치되며 이미지가 표시되는 표시 영역(DA), 및 표시 영역(DA)에 인접한 비 표시 영역(PA)을 포함한다. 비 표시 영역(PA)은 이미지가 표시되지 않는 영역이다.
표시 영역(DA)은 일 예로 사각 형상일 수 있으며, 실시예에 따라서는 도 1에서 도시하고 있는 바와 같이, 표시 영역(DA)의 각 모서리(DA-C)는 라운드 형태를 가질 수 있다. 비 표시 영역(PA)은 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 다만 이에 제한되지 않고 표시 영역(DA) 및 비 표시 영역(PA)의 형상은 다양하게 디자인될 수 있다.
표시 영역(DA)은 제1 표시 영역(DA1), 그리고 제1 표시 영역(DA)과 비 표시 영역(PA) 사이에 위치하는 제2 표시 영역(DA2)을 포함할 수 있다.
제1 표시 영역(DA1)은 표시 영역(DA)의 중심부에 위치할 수 있고, 제1 표시 영역(DA1)의 양측, 예를 들면 좌측 및 우측에 제2 표시 영역(DA2)이 위치할 수 있다. 또한, 도 1에서는 제1 표시 영역(DA1)의 제1 방향(DR1)에 따른 양측뿐만 아니라 제2 방향(DR2)에 따른 양측, 즉, 상측 및 하측에도 제2 표시 영역(DA2)이 위치할 수 있다. 다만, 이는 하나의 예시에 불과하며, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 위치는 다양하게 변경될 수 있다. 예를 들면, 제1 표시 영역(DA1)이 대략 사각형상으로 이루어질 수 있고, 제2 표시 영역(DA2)이 제1 표시 영역(DA1)의 2 이상의 변 및 모서리에 위치할 수도 있다.
비 표시 영역(PA)은 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 비 표시 영역(PA)은 영상이 표시되지 않는 영역으로서, 발광 표시 장치(1000)의 외곽부에 위치할 수 있다. 일 실시예에 의한 발광 표시 장치(1000)의 적어도 일부는 구부러진 벤딩부를 포함하는 플렉서블 표시 장치일 수 있다. 예를 들면, 발광 표시 장치(1000)의 중심부는 평평하고, 가장자리부는 구부러진 형상을 가질 수도 있다. 이때, 제2 표시 영역(DA2)의 적어도 일부는 벤딩부에 위치할 수 있어 제2 표시 영역(DA2)의 적어도 일부가 구부러진 형상을 가질 수 있다.
발광 표시 장치(1000)에서 이미지가 표시되는 일 면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행한다. 이미지가 표시되는 일 면의 법선 방향, 즉 발광 표시 장치(1000)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면 (또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.
발광 표시 장치(1000)는 상측에 터치 유닛 및/또는 커버 윈도우를 더 포함할 수 있다.
발광 표시 장치(1000)는 플랫한 리지드 표시 장치거나, 이에 제한되지 않고 플렉서블 표시 장치일 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 유기 또는 무기 발광층을 포함할 수 있으며, 또한, 퀀텀닷을 포함하는 색 변환층 및/또는 컬러 필터를 포함할 수도 있다.
도 2를 참고하면, 일 실시예에 의한 발광 표시 장치(1000)의 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 비 표시 영역(PA)의 단면 구조가 개략적으로 도시되어 있다.
발광 표시 장치(1000)는 기판(110) 및 기판(110) 위에 위치하는 화소 구동부(PC1, PC2)와 화소 구동부(PC1, PC2)로부터 발광 전류를 전달받는 발광 소자(ED1, ED2)를 포함한다.
발광 소자(ED1, ED2)는 소정의 광을 방출하여 휘도를 표시하거나 휘도에 더하여 색을 표시할 수 있다. 여기서 표시 가능한 색은 적색, 녹색, 청색 또는 백색 등의 광일 수 있다. 발광 표시 장치(1000)는 발광 소자(ED1, ED2)들로부터 방출되는 광을 통해 화상을 표시할 수 있다.
발광 소자(ED1, ED2)는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)를 포함할 수 있다. 발광 소자(ED1, ED2)는 표시 영역(DA)에 위치할 수 있다.
제1 발광 소자(ED1)는 제1 표시 영역(DA1)에 위치할 수 있고, 제2 발광 소자(ED2)는 제2 표시 영역(DA2)에 위치할 수 있다. 도 2를 참고하면, 제2 발광 소자(ED2) 중 일부는 주변 구동부(DR)의 상부에 위치할 수 있다. 일 실시예에 의한 발광 표시 장치(1000)는 복수의 제1 발광 소자(ED1) 및 복수의 제2 발광 소자(ED2)를 포함할 수 있다. 제1 표시 영역(DA1)에 복수의 제1 발광 소자(ED1)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있고, 제2 표시 영역(DA2)에 복수의 제2 발광 소자(ED2)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있다. 제1 발광 소자(ED1)의 크기와 제2 발광 소자(ED2)의 크기는 동일하거나 상이할 수 있다. 예를 들면, 제2 발광 소자(ED2)의 크기가 제1 발광 소자(ED1)의 크기보다 클 수 있다. 단위 면적당 제1 발광 소자(ED1)의 개수와 단위 면적당 제2 발광 소자(ED2)의 개수는 동일하거나 상이할 수 있다. 예를 들면, 단위 면적당 제2 발광 소자(ED2)의 개수는 단위 면적당 제1 발광 소자(ED1)의 개수보다 적을 수 있다. 제1 표시 영역(DA1)의 해상도와 제2 표시 영역(DA2)의 해상도는 동일하거나 상이할 수 있다. 예를 들면, 제1 표시 영역(DA1)의 해상도가 제2 표시 영역(DA2)의 해상도보다 높을 수 있다. 이러한 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 배치 형태, 크기, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 해상도 등은 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다.
일 실시예에 의한 발광 표시 장치(1000)는 기판(110) 위에 위치하는 화소 구동부(PC1, PC2)는 제1 화소 구동부(PC1) 및 제2 화소 구동부(PC2)를 포함할 수 있다. 도 2에서 제1 화소 구동부(PC1)는 실질적으로 복수의 제1 화소 구동부(PC1)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치된 영역을 나타낸 것이고, 제2 화소 구동부(PC2)는 실질적으로 복수의 제2 화소 구동부(PC2)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치된 영역을 나타낸 것이다. 복수의 화소 구동부(PC1, PC2)의 배열 형태는 특별히 한정되는 것은 아니며, 다양한 형태로 배열될 수 있다. 제1 화소 구동부(PC1)는 제1 표시 영역(DA1)에 위치할 수 있고, 제2 화소 구동부(PC2)는 제2 표시 영역(DA2)에 위치할 수 있다. 각각의 화소 구동부(PC1, PC2)는 적어도 하나의 발광 소자(ED1, ED2)와 연결될 수 있다. 하나의 제1 화소 구동부(PC1)는 하나의 제1 발광 소자(ED1)와 연결될 수 있고, 하나의 제2 화소 구동부(PC2)는 적어도 2 개의 제2 발광 소자(ED2)와 연결될 수 있다. 하나의 제1 화소 구동부(PC1)의 크기와 하나의 제2 화소 구동부(PC2)의 크기는 동일하거나 상이할 수 있다. 예를 들면, 하나의 제2 화소 구동부(PC2)의 크기가 하나의 제1 화소 구동부(PC1)의 크기보다 클 수 있다.
도 2를 참고하면, 일 실시예에 의한 발광 표시 장치(1000)는 기판(110) 위에 위치하는 주변 구동부(DR)를 더 포함할 수 있다. 주변 구동부(DR)는 제1 화소 구동부(PC1) 및 제2 화소 구동부(PC2)를 동작하도록 하는 신호를 생성하여 전달하는 역할을 하며, 제1 화소 구동부(PC1) 및 제2 화소 구동부(PC2)와 전기적으로 연결되어 있다. 주변 구동부(DR)는 예를 들면, 주변 구동부(DR)는 스캔 신호 생성부, 발광 제어 신호 생성부 등의 신호 생성부와 이들과 연결되는 신호 전달 배선 등을 포함할 수 있다. 주변 구동부(DR)는 도 3 및 도 4에서 기술하는 제1 스캔 신호(GW), 제2 스캔 신호(GC), 제3 스캔 신호(GR), 제4 스캔 신호(GI) 및 제1 발광 신호(EM1)를 생성하는 생성부를 포함할 수 있다. 그 외, 주변 구동부(DR)는 데이터 구동부나 전압을 전달하는 배선(구동 전압 공급선, 공통 전압 공급선 등)을 더 포함할 수 있다. 주변 구동부(DR)의 적어도 일부는 제2 표시 영역(DA2)에 위치하며, 실시예에 따라서는 주변 구동부(DR)의 일부가 비 표시 영역(PA)에 위치할 수도 있다.
제1 표시 영역(DA1)은 제1 발광 소자(ED1)에 의해 광이 방출된다. 제1 표시 영역(DA1)에는 제1 화소 구동부(PC1) 및 제1 화소 구동부(PC1)로부터 발광 전류를 전달받는 제1 발광 소자(ED1)가 형성되어 있다. 이때, 제1 발광 소자(ED1)의 적어도 일부는 제1 발광 소자(ED1)와 전기적으로 연결되어 있는 제1 화소 구동부(PC1)와 중첩할 수 있다. 이하에서 제1 표시 영역(DA1)에 형성되어 있는 하나의 제1 화소 구동부(PC1) 및 이로부터 발광 전류를 전달받는 하나의 제1 발광 소자(ED1)를 합하여 제1 표시 영역의 제1 화소 또는 노멀 화소라한다. 제1 화소 구동부(PC1) 및 제1 발광 소자(ED1)는 각각 노멀 화소 구동부 및 노멀 발광 소자라고도 한다.
제2 표시 영역(DA2)은 제2 발광 소자(ED2)에 의해 광이 방출되는 영역이며, 제2-1 표시 영역(DA2-1) 및 제2-2 표시 영역(DA2-2)으로 구분될 수 있다. 제2-1 표시 영역(DA2-1)은 제2 화소 구동부(PC2)가 위치하는 영역이며, 제2-2 표시 영역(DA2-2)은 주변 구동부(DR)가 위치하는 영역이다. 제2-1 표시 영역(DA2-1) 및 제2-2 표시 영역(DA2-2)은 모두 제2 화소 구동부(PC2)로부터 발광 전류를 전달받는 제2 발광 소자(ED2)가 위치한다. 제2 발광 소자(ED2)는 제2 화소 구동부(PC2)의 상부에 위치하는 제2 발광 소자(ED2)와 주변 구동부(DR)의 상부에 위치하는 제2 발광 소자(ED2)로 구분될 수 있다. 주변 구동부(DR)위에 위치하는 제2 발광 소자(ED2)는 제2-2 표시 영역(DA2-2)을 구성하며, 제2-1 표시 영역(DA2-1)에 위치하는 제2 화소 구동부(PC2) 중 적어도 일부로부터 발광 전류를 전달받는다. 제2 화소 구동부(PC2)는 제2-1 표시 영역(DA2-1)을 구성하는 제2 발광 소자(ED2)에 출력 전달하는 제2 화소 구동부(PC2)와 제2-2 표시 영역(DA2-2)을 구성하는 제2 발광 소자(ED2)에 출력 전달하는 제2 화소 구동부(PC2)로 구분될 수 있다. 또한, 하나의 제2 화소 구동부(PC2)는 복수의 제2 발광 소자(ED2)로 출력 전류를 전달하며, 복수의 제2 발광 소자(ED2) 중 적어도 하나는 제2-2 표시 영역(DA2-2)에 위치하여 주변 구동부(DR)의 상부에 위치할 수 있다.
비교예에 따른 발광 표시 장치에서는 표시 영역에 화소 구동부 및 발광 소자가 위치하고, 주변 구동부가 위치하는 영역에는 발광 소자는 위치하지 않는다. 따라서, 주변 구동부가 위치하는 비 표시 영역에서는 화상을 표시할 수 없고, 데드 스페이스(Dead Space)를 형성하게 된다. 이에 반하여, 일 실시예에 의한 발광 표시 장치에서는 주변 구동부(DR)가 위치하는 부분에 제2 발광 소자(ED2) 중 일부가 위치하고 있어 화상을 표시할 수 있으므로, 화면이 표시되는 표시 영역이 확장된다. 즉, 주변 구동부(DR) 위에 제2 발광 소자(ED2)가 위치함으로써, 데드 스페이스를 줄일 수 있고, 화상이 표시되지 않는 영역을 축소시킬 수 있다.
이하에서는 발광 소자(ED1, ED2), 화소 구동부(PC1, PC2)의 회로 구조에 대해 도 3 내지 도 5를 통하여 살펴본다.
먼저, 도 3 및 도 4를 통하여 일 실시예에 따른 화소 및 그에 인가되는 신호와 동작에 대하여 상세하게 살펴본다.
도 3은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 3을 참조하면, 하나의 화소는 발광 소자(LED)와 이를 구동하는 화소 구동부(PC)를 포함한다. 화소 구동부(PC)는 도 3에서 발광 소자(LED)를 제외한 다른 소자를 모두 포함하며, 도 3의 실시예에 따른 화소의 화소 구동부(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함한다.
또한, 화소 구동부(PC)는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161), 제2 스캔 신호(GC)가 인가되는 제2 스캔선(162), 제3 스캔 신호(GR)가 인가되는 제3 스캔선(163), 제4 스캔 신호(GI)가 인가되는 제4 스캔선(166), 제1 발광 신호(EM1)가 인가되는 제1 발광 신호선(164), 및 데이터 전압(VDATA)이 인가되는 데이터선(171)에 연결될 수 있다. 또한, 화소는 구동 전압(ELVDD; 이하 제1 구동 전압이라고도 함)이 인가되는 제1 구동 전압선(172), 구동 저전압(ELVSS; 이하 제2 구동 전압이라고도 함)이 인가되는 제2 구동 전압선(179), 기준 전압(Vref)이 인가되는 기준 전압선(173), 제1 초기화 전압(Vint)이 인가되는 제1 초기화 전압선(177), 및 제2 초기화 전압(Vcint)이 인가되는 제2 초기화 전압선(176)과 연결될 수 있다.
화소에 포함되는 각 소자(트랜지스터, 커패시터, 발광 소자)를 중심으로 화소의 회로 구조를 살펴보면 아래와 같다.
제1 트랜지스터(T1; 이하 구동 트랜지스터라고도 함)는 제1 커패시터(C1)의 제1 전극, 제2 트랜지스터(T2)의 제2 전극, 및 제4 트랜지스터(T4)의 제2 전극과 연결되어 있는 게이트 전극, 제3 트랜지스터(T3)의 제2 전극과 제5 트랜지스터(T5)의 제2 전극과 연결되어 있는 제1 전극(입력측 전극) 및 제6 트랜지스터(T6)의 제1 전극, 제8 트랜지스터(T8)의 제2 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제2 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다.
제1 트랜지스터(T1)는 게이트 전극의 전압에 따라서 제1 트랜지스터(T1)가 턴 온되는 정도가 정해지며, 턴 온 되는 정도에 따라서 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류의 크기가 정해진다. 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류는 발광 구간에서 발광 소자(LED)를 흐르는 전류와 같아 발광 전류라고도 할 수 있다. 여기서 제1 트랜지스터(T1)는 n형 트랜지스터로 형성되어 있으며, 게이트 전극의 전압이 높을수록 큰 발광 전류가 흐를 수 있다. 발광 전류가 크면, 발광 소자(LED)가 높은 휘도를 표시할 수 있다.
제2 트랜지스터(T2; 이하 데이터 입력 트랜지스터라고도 함)는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161)과 연결되어 있는 게이트 전극, 데이터 전압(VDATA)이 인가되는 데이터선(171)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 커패시터(C1)의 제1 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제4 트랜지스터(T4)의 제2 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제2 트랜지스터(T2)는 제1 스캔 신호(GW)에 따라서 데이터 전압(VDATA)을 화소 내로 입력시켜 제1 트랜지스터(T1)의 게이트 전극으로 전달하며, 제1 커패시터(C1)의 제1 전극에 저장될 수 있도록 한다.
제3 트랜지스터(T3; 이하 제1 전압 전달 트랜지스터 또는 제2 초기화 전압 전달 트랜지스터라고도 함)는 제2 스캔 신호(GC)가 인가되는 제2 스캔선(162)과 연결되어 있는 게이트 전극, 제2 초기화 전압(Vcint)이 인가되는 제2 초기화 전압선(176)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 트랜지스터(T1)의 제1 전극 및 제5 트랜지스터(T5)의 제2 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제3 트랜지스터(T3)는 발광 소자(LED)를 거치지 않고 제2 초기화 전압(Vcint)이 제1 트랜지스터(T1)로 전달될 수 있도록 한다. 여기서, 제2 초기화 전압(Vcint)은 제1 구동 전압(ELVDD)과 유사하게 양의 전압값을 가질 수 있다. 실시예에 따라서는 제2 초기화 전압(Vcint) 대신 제1 구동 전압(ELVDD)이나 바이어스 전압(Vbais)이 인가될 수도 있다. 제3 트랜지스터(T3)는 발광 소자(LED)에 전류가 흐르는 경우 발광 소자(LED)가 불필요하게 빛을 방출하게 되는 문제가 발생할 수 있어, 별도의 경로로 제2 초기화 전압(Vcint)을 제1 트랜지스터(T1)로 전달시키기 위한 것이다. 그러므로, 제3 트랜지스터(T3)는 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
제4 트랜지스터(T4; 이하 기준 전압 전달 트랜지스터라고도 함)는 제3 스캔 신호(GR)가 인가되는 제3 스캔선(163)과 연결되어 있는 게이트 전극, 기준 전압선(173)에 연결되어 있는 제1 전극, 및 제1 커패시터(C1)의 제1 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제2 트랜지스터(T2)의 제2 전극과 연결된 제2 전극을 포함한다. 제4 트랜지스터(T4)는 기준 전압(Vref)을 제1 커패시터(C1)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극에 전달하여 초기화시키는 역할을 한다.
제5 트랜지스터(T5; 이하 캐소드 연결 트랜지스터라고도 함)는 제1 발광 신호(EM1)가 인가되는 제1 발광 신호선(164)에 연결되어 있는 게이트 전극, 발광 소자(LED)의 캐소드 및 제7 트랜지스터(T7)의 제2 전극과 연결되어 있는 제1 전극, 제1 트랜지스터(T1)의 제1 전극 및 제3 트랜지스터(T3)의 제2 전극과 연결되어 있는 제2 전극을 포함한다. 제5 트랜지스터(T5)는 제1 발광 신호(EM1)에 기초하여 제1 트랜지스터(T1)의 제1 전극과 발광 소자(LED)를 연결시켜 전류 경로를 형성하고 발광 소자(LED)가 발광할 수 있도록 한다.
제6 트랜지스터(T6; 이하 구동 저전압 인가 트랜지스터라고도 함)는 제1 발광 신호(EM1)가 인가되는 제1 발광 신호선(164)에 연결되어 있는 게이트 전극, 제1 트랜지스터(T1)의 제2 전극, 제8 트랜지스터(T8)의 제2 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제2 전극과 연결되어 있는 제1 전극 및 제2 구동 전압(ELVSS)을 전달받는 제2 전극을 포함한다. 제6 트랜지스터(T6)는 제1 발광 신호(EM1)에 기초하여 제1 트랜지스터(T1)의 제2 전극으로 제2 구동 전압(ELVSS)을 전달하거나 차단하는 역할을 한다.
제7 트랜지스터(T7; 이하 제2 전압 전달 트랜지스터라고도 함)는 제2 스캔 신호(GC)가 인가되는 제2 스캔선(162)과 연결되어 있는 게이트 전극, 제2 초기화 전압선(176)과 연결되어 있는 제1 전극(입력측 전극) 및 발광 소자(LED)의 캐소드 및 제5 트랜지스터(T5)의 제1 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제7 트랜지스터(T7)는 제2 초기화 전압(Vcint)을 캐소드로 전달하는 역할을 하며, 캐소드의 전압 레벨을 제2 초기화 전압(Vcint)으로 변경하여, 캐소드에 남아 있는 전하로 인하여 블랙을 표시하지 못하는 문제를 제거하고 블랙을 명확하게 표시할 수 있도록 한다. 여기서, 제2 초기화 전압(Vcint)은 제1 구동 전압(ELVDD)과 유사하게 양의 전압값을 가질 수 있다. 실시예에 따라서는 제2 초기화 전압(Vcint) 대신 제1 구동 전압(ELVDD)이나 바이어스 전압(Vbais)이 인가될 수도 있다.
제8 트랜지스터(T8; 이하 제1 초기화 전압 전달 트랜지스터라고도 함)는 제4 스캔 신호(GI)가 인가되는 제4 스캔선(166)과 연결되어 있는 게이트 전극, 제1 초기화 전압선(177)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 트랜지스터(T1)의 제2 전극, 제6 트랜지스터(T6)의 제1 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제2 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제8 트랜지스터(T8)는 제1 초기화 전압(Vint)을 제1 트랜지스터(T1)의 제2 전극, 제6 트랜지스터(T6)의 제1 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제2 전극으로 전달하여 초기화하는 역할을 한다.
도 3의 실시예에서 모든 트랜지스터는 n형 트랜지스터로 형성되어 있으며, 각 트랜지스터는 게이트 전극의 전압이 고 레벨의 전압일 때 턴 온되고, 저 레벨의 전압일 때 턴 오프될 수 있다. 또한, 각 트랜지스터에 포함되는 반도체층은 다결정 실리콘 반도체를 사용하거나 산화물 반도체를 사용할 수 있으며, 추가적으로 비정질 반도체나 단결정 반도체를 사용할 수도 있다.
실시예에 따라서, 각 트랜지스터에 포함되는 반도체층은 이와 중첩하는 중첩층(또는 추가 게이트 전극)을 더 포함할 수 있으며, 중첩층(추가 게이트 전극)에 전압을 인가하여 트랜지스터의 특성을 변경시켜 화소의 표시 품질을 보다 향상시킬 수 있다.
제1 커패시터(C1)는 제1 트랜지스터(T1)의 게이트 전극, 제2 트랜지스터(T2)의 제2 전극, 및 제4 트랜지스터(T4)의 제2 전극과 연결되어 있는 제1 전극과 제1 트랜지스터(T1)의 제2 전극, 제6 트랜지스터(T6)의 제1 전극, 제8 트랜지스터(T8)의 제2 전극, 및 제2 커패시터(C2)의 제2 전극과 연결되어 있는 제2 전극을 포함한다. 제1 커패시터(C1)의 제1 전극은 데이터 전압(VDATA)을 제2 트랜지스터(T2)로부터 전달받아 저장하는 역할을 한다.
제2 커패시터(C2)는 제2 구동 전압선(179)과 연결되어 있는 제1 전극과 제1 트랜지스터(T1)의 제2 전극, 제6 트랜지스터(T6)의 제1 전극, 제8 트랜지스터(T8)의 제2 전극, 및 제1 커패시터(C1)의 제2 전극과 연결되어 있는 제2 전극을 포함한다. 제2 커패시터(C2)는 제1 트랜지스터(T1)의 제2 전극 및 제1 커패시터(C1)의 제2 전극의 전압을 일정하게 유지하는 역할을 한다. 한편, 실시예에 따라서는 제2 커패시터(C2)의 제1 전극은 제1 구동 전압선(172)과 연결되거나 제2 커패시터(C2)가 생략될 수도 있다.
발광 소자(LED)는 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달받는 애노드와 제5 트랜지스터(T5)의 제1 전극 및 제7 트랜지스터(T7)의 제2 전극과 연결되어 있는 캐소드를 포함한다. 발광 소자(LED)의 캐소드는 제5 트랜지스터(T5)를 지나 제1 트랜지스터(T1)와 연결된다. 발광 소자(LED)는 화소 구동부(PC)와 제1 구동 전압(ELVDD) 사이에 위치하여 화소 구동부(PC)의 제1 트랜지스터(T1)를 흐르는 전류와 동일한 전류가 흐르며, 해당 전류의 크기에 따라 발광하는 휘도도 결정될 수 있다. 발광 소자(LED)는 애노드와 캐소드 사이에 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함하는 발광층을 포함할 수 있다. 실시예에 따른 구체적인 발광 소자(LED)의 적층 구조는 도 7과 같을 수 있다.
도 3의 실시예에 따른 화소는, 제1 트랜지스터(T1)의 특성(문턱 전압)이 변경되는 것을 감지하는 보상 동작을 수행하여 제1 트랜지스터(T1)의 특성이 변경되는 것과 무관하게 일정한 표시 휘도를 표시하도록 할 수 있다.
또한, 도 3에서는 발광 소자(LED)는 제1 트랜지스터(T1)의 제1 전극과 제1 구동 전압선(172)의 사이에 위치한다. 본 실시예에 따른 화소는 발광 소자가 제1 트랜지스터(T1)와 제2 구동 전압(ELVSS)의 사이에 위치하는 화소와 구분하기 위하여 인버티드 화소(inverted pixel)라고도 한다. 발광 소자는 제1 구동 전압(ELVDD)으로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압(ELVSS)으로 연결되는 전류 경로(path)를 흐르는 전류의 크기에 따라서 휘도를 나타내며, 전류가 클수록 표시되는 휘도도 높을 수 있다. 도 3의 인버티드 화소(inverted pixel) 구조에서는 제1 트랜지스터(T1)의 제1 전극과 발광 소자(LED)가 연결되어 있고 제1 트랜지스터(T1)의 제2 전극(소스 전극)과 분리되어 있으므로 화소 구동부(PC)의 각 부분이 전압이 변경될 때 제1 트랜지스터(T1)의 제2 전극(소스 전극)의 전압에 변동이 없는 장점을 가질 수 있다. 보다 구체적으로 제6 트랜지스터(T6)가 턴 온 될 때, 제1 커패시터(C1)의 제2 전극의 전압이 낮아지면서 제1 커패시터(C1)의 제1 전극의 전압도 낮아지게 되는데, 이로 인하여 제1 트랜지스터(T1)가 출력하는 출력 전류도 낮아질 수 있지만, 본 실시예에서는 이와 같은 제1 트랜지스터(T1)의 출력 전류가 낮아지는 문제는 제거된다. 이에 대해서는 도 2의 동작을 설명하면서 구체적으로 살펴본다.
도 3의 실시예에서는 하나의 화소(PX)가 8개의 트랜지스터(T1 내지 T8) 및 2개의 커패시터(제1 커패시터(C1), 제2 커패시터(C2))를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 실시예에 따라서는 추가적으로 커패시터나 트랜지스터가 더 포함될 수도 있으며, 일부 커패시터나 트랜지스터가 생략될 수도 있다.
이상에서는 도 3을 통하여 일 실시예에 따른 화소의 회로 구조를 살펴보았다.
이하에서는 도 4를 통하여 도 3의 화소에 인가되는 신호의 파형 및 그에 따른 화소의 동작을 상세하게 살펴본다.
도 4는 도 3의 화소에 인가되는 신호를 보여주는 파형도이다.
도 4를 참고하면, 화소에 인가되는 신호를 구간으로 구분하면, 초기화 구간, 보상 구간, 기입 구간, 및 발광 구간으로 구분된다.
먼저, 발광 구간은 발광 소자(LED)가 빛을 방출하는 구간으로, 제1 발광 신호(EM1)로 게이트 온 전압(고 레벨의 전압)이 인가되어 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온된다. 이 때, 제1 스캔 신호(GW), 제2 스캔 신호(GC), 제3 스캔 신호(GR), 제4 스캔 신호(GI)는 게이트 오프 전압(저 레벨의 전압)이 인가된다. 그 결과, 제1 구동 전압(ELVDD)으로부터 발광 소자(LED), 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6)를 지나 제2 구동 전압(ELVSS)으로 연결되는 전류 경로(path)를 형성하게 된다. 전류 경로(path)를 흐르는 전류의 크기는 제1 트랜지스터(T1)의 채널이 턴 온된 정도에 따라 결정되며, 제1 트랜지스터(T1)의 채널이 턴 온된 정도는 제1 트랜지스터(T1)의 게이트 전극(또는 제1 커패시터(C1)의 제1 전극)의 전압에 따라 결정된다. 그러므로, 제1 트랜지스터(T1)의 게이트 전극의 전압에 따라 생성된 출력 전류가 발광 소자(LED)를 포함하는 전류 경로를 따라 흐르게 되면서 발광 소자(LED)가 빛을 방출하게 된다. 도 4에서는 발광 신호가 게이트 온 전압(저 레벨의 전압)을 인가하는 발광 구간이 거의 도시되어 있지 않지만, 실제로는 발광 구간이 가장 긴 시간을 가진다. 다만, 발광 구간은 위와 같은 간단한 동작만을 수행하고 있어 도 4에서 간단하게 도시하였다.
제1 발광 신호(EM1)가 게이트 오프 전압(저 레벨의 전압)으로 변경되면서 발광 구간은 종료되며, 초기화 구간으로 진입한다.
도 4를 참고하면, 초기화 구간에서는 제3 스캔 신호(GR)가 먼저 게이트 온 전압(고 레벨의 전압)으로 변경 된 후 제4 스캔 신호(GI)가 게이트 온 전압(고 레벨의 전압)으로 변경된다. 이 때, 제1 스캔 신호(GW), 제2 스캔 신호(GC), 및 제1 발광 신호(EM1)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
먼저 게이트 온 전압(고 레벨의 전압)으로 변경되어 인가되는 제3 스캔 신호(GR)와 연결된 제4 트랜지스터(T4)는 턴 온 되어 기준 전압(Vref)이 제1 트랜지스터(T1)의 게이트 전극 및 제1 커패시터(C1)의 제1 전극으로 전달되어 초기화 된다. 여기서, 기준 전압(Vref)은 제1 트랜지스터(T1)를 턴 온 시킬 수 있는 전압 값을 가질 수 있다.
그 후, 제4 스캔 신호(GI)도 게이트 온 전압(고 레벨의 전압)으로 변경되면서 인가되어 제8 트랜지스터(T8)도 턴 온 되고, 그 결과, 제1 트랜지스터(T1)의 제2 전극, 제6 트랜지스터(T6)의 제2 전극, 제1 커패시터(C1)의 제2 전극, 및 제2 커패시터(C2)의 제2 전극이 제1 초기화 전압(Vint)으로 초기화 된다.
그 후, 제4 스캔 신호(GI)가 게이트 오프 전압(저 레벨의 전압)으로 변경되면서 초기화 구간이 종료되고 보상 구간으로 진입한다.
도 4를 참고하면, 보상 구간에서는 제3 스캔 신호(GR)가 게이트 온 전압(고 레벨의 전압)을 유지하면서 제2 스캔 신호(GC)가 게이트 온 전압(고 레벨의 전압)으로 변경된다. 이 때, 제1 스캔 신호(GW), 제4 스캔 신호(GI), 및 제1 발광 신호(EM1)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
턴 온되어 있는 제4 트랜지스터(T4)를 통하여 기준 전압(Vref)이 계속 제1 트랜지스터(T1)의 게이트 전극 및 제1 커패시터(C1)의 제1 전극으로 전달되면서, 추가적으로 인가된 게이트 온 전압(고 레벨의 전압)의 제2 스캔 신호(GC)에 의하여 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)도 턴 온 되고 제2 초기화 전압(Vcint)이 제1 트랜지스터(T1)의 제1 전극 및 발광 소자(LED)의 캐소드로 전달된다. 이 때, 제1 트랜지스터(T1)는 기준 전압(Vref)에 의하여 제1 트랜지스터(T1)는 턴 온 상태를 가지므로, 제1 트랜지스터의 Vgs값은 제1 트랜지스터(T1)의 문턱 전압(Vth)값과 같다. 여기서, Vgs는 게이트 전극의 전압에서 제1 트랜지스터(T1)의 제2 전극(소스 전극)의 전압을 뺀 값이므로, 제1 트랜지스터(T1)의 제2 전극(소스 전극)의 전압 값은 게이트 전극의 전압보다 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 낮은 전압 값(Vref-Vth)을 가진다. 한편, 턴 온된 제7 트랜지스터(T7)는 캐소드의 전압 레벨을 제1 구동 전압(ELVDD)으로 변경하여, 캐소드의 전압을 제1 구동 전압(ELVDD)으로 초기화하며, 캐소드에 남아 있는 전하를 제거하여 블랙을 표시하지 못하는 문제를 제거한다.
그 후, 도 4를 참고하면, 제2 스캔 신호(GC)가 게이트 오프 전압(저 레벨의 전압)으로 변경되고, 그 후, 제3 스캔 신호(GR)도 게이트 오프 전압(저 레벨의 전압)으로 변경되면서 기입 구간으로 진입한다.
기입 구간에는 제1 스캔 신호(GW)가 게이트 온 전압(고 레벨의 전압)이 인가된다. 이 때, 제1 스캔 신호(GW)가 게이트 온 전압으로 유지되는 기간이 1H일 수 있다. 1H는 1 수평주기를 나타내며, 1 수평주기는 하나의 수평 동기 신호(Hsync)에 대응될 수 있다. 1H는 하나의 스캔선에 게이트 온 전압이 인가된 후 다음 행의 스캔선에 게이트 온 전압이 인가되는 시간을 의미할 수 있다. 한편, 기입 구간에는 제2 스캔 신호(GC), 제3 스캔 신호(GR), 제1 발광 신호(EM1), 및 제1 발광 신호(EM1)가 게이트 오프 전압(저 레벨의 전압)이 인가된다.
기입 구간에는 게이트 온 전압(고 레벨의 전압)이 인가되는 제2 트랜지스터(T2)는 턴 온되고, 다른 트랜지스터들은 모두 턴 오프되어 있다. 그 결과 데이터 전압(VDATA)이 화소 내로 진입하여 제1 트랜지스터(T1)의 게이트 전극 및 제1 커패시터(C1)의 제1 전극에 인가된다. 이 때, 제1 트랜지스터(T1)의 제2 전극의 전압 값은 보상 구간에서와 같이, 게이트 전극의 전압보다 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 낮은 전압 값(Vref-Vth)을 가진다.
한편, 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 턴 오프되어 있어 제1 트랜지스터(T1)의 제1 전극과 제1 구동 전압선(172) 및 발광 소자(LED)는 전기적으로 분리되어 있다.
그 후, 도 4를 참고하면, 제1 발광 신호(EM1)가 게이트 온 전압(고 레벨의 전압)으로 변경되면서 발광 구간으로 진입한다. 이 때, 제1 스캔 신호(GW), 제2 스캔 신호(GC), 제3 스캔 신호(GR), 및 제4 스캔 신호(GI)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
제1 발광 신호(EM1)에 의하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되고, 제1 구동 전압(ELVDD)으로부터 발광 소자(LED), 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6)를 지나 제2 구동 전압(ELVSS)으로 연결되는 전류 경로(path)가 형성되게 된다. 전류 경로를 따라 흐르는 전류의 크기는 제1 트랜지스터(T1)가 턴 온되는 정도에 따라 정해지며, 제1 트랜지스터(T1)가 턴 온되는 정도는 게이트 전극에 인가되는 데이터 전압(VDATA)의 크기에 따라 정해진다. 전류 경로를 따라 흐르는 전류(IOLED)의 크기에 따라서 발광 소자(LED)는 밝기를 다르게 표시한다.
발광 구간으로 진입되면서 제6 트랜지스터(T6)가 턴 온되며, 그 결과 제1 커패시터(C1)의 제2 전극 및 제1 트랜지스터(T1)의 제2 전극의 전압은 제2 구동 전압(ELVSS)으로 변경된다. 제1 커패시터(C1)의 제2 전극의 전압값이 변경되면, 그에 따라 제1 커패시터(C1)의 제1 전극의 전압값도 변경된다. 여기서, 제1 커패시터(C1)의 제1 전극의 전압 변동값은 제1 커패시터(C1)의 제2 전극의 전압값과 같을 수 있다.
한편, 기입 구간에서 제1 트랜지스터(T1)의 제2 전극 및 제1 커패시터(C1)의 제2 전극의 전압값은 기준전압(Vref)값에서 제1 트랜지스터(T1)의 문턱 전압(Vth)값을 뺀 값(Vref-Vth)을 가지므로, 기입 구간에서 발광 구간으로 변경되면서, 제1 커패시터(C1)의 제2 전극의 전압의 변화값 및 제1 커패시터(C1)의 제1 전극의 전압의 변화값(ΔV)은 아래의 수학식 1과 같다.
[수학식 1]
ΔV = VELVSS - (Vref - Vth)
여기서, Vref는 기준 전압(Vref)의 전압값이며, Vth는 제1 트랜지스터(T1)의 문턱 전압 값이고, VELVSS는 제2 구동 전압(ELVSS)의 전압값이다.
이 때, 발광 구간에서 발광 소자(LED)를 흐르는 전류(IOLED)는 아래의 수학식 2와 같은 수식으로 얻어질 수 있다.
[수학식 2]
IOLED = k/2 x (Vgs - Vth)2
= k/2 x [(Vdata + ΔV - VELVSS) - Vth]2
= k/2 x [(Vdata + (VELVSS - Vref + Vth) - VELVSS) - Vth]2
= k/2 x (Vdata - Vref)2
여기서, k는 상수값이며, Vdata는 데이터 전압의 전압값이고, Vref는 기준 전압(Vref)의 전압값이며, Vth는 제1 트랜지스터(T1)의 문턱 전압 값이고, VELVSS는 제2 구동 전압(ELVSS)의 전압값이고, Vgs는 제1 트랜지스터(T1)의 게이트 전극과 제2 전극간의 전압차이고, ΔV 는 수학식 1의 값을 사용하였다.
그러므로, 발광 소자(LED)를 흐르는 전류(IOLED)의 값은 데이터 전압(VDATA)의 값과 기준 전압(Vref)의 값만으로 정해지며, 제1 트랜지스터(T1)의 문턱 전압(Vth)에 무관한 값을 가지므로, 제1 트랜지스터(T1)의 특성 변경에도 불구하고 일정한 출력 전류(IOLED)를 생성할 수 있는 장점을 가진다.
뿐만 아니라, 발광 구간에서 제2 구동 전압(ELVSS)이 인가되면서 게이트 전극에 발생하는 전압 변화값(ΔV)도 수학식 1에서와 같이 제거되므로, 별도로 고려할 필요가 없고, 데이터 전압(VDATA)값과 기준 전압(Vref)만 고려하면 되어 제1 트랜지스터(T1)의 특성에 따라 전류가 변경되지 않는 장점을 가진다.
이상에서, 제1 구동 전압(ELVDD)의 전압값은 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 크게 설정되어 있으며, 제2 구동 전압(ELVSS)의 전압값은 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 작게 설정될 수 있다.
이상에서는 도 3의 화소 및 도 4의 파형에 따른 동작에 대하여 살펴보았다. 이하에서는 또 다른 실시예에 따른 발광 소자(ED1, ED2), 화소 구동부(PC1, PC2)의 회로 구조에 대해 도 5를 통하여 살펴본다.
도 5는 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 5를 참조하면, 하나의 화소는 발광 소자(LED)와 이를 구동하는 화소 구동부(PC)를 포함한다. 화소 구동부(PC)는 도 5에서 발광 소자(LED)를 제외한 다른 소자를 모두 포함하며, 도 5의 실시예에 따른 화소의 화소 구동부(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제1 커패시터(C1)를 포함한다.
또한, 화소 구동부(PC)는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161) 및 데이터 전압(VDATA)이 인가되는 데이터선(171)에 연결될 수 있다. 또한, 화소는 구동 전압(ELVDD; 제1 구동 전압)이 인가되는 제1 구동 전압선(172), 및 구동 저전압(ELVSS; 제2 구동 전압)이 인가되는 제2 구동 전압선(179)과 연결될 수 있다.
화소에 포함되는 각 소자(트랜지스터, 커패시터, 발광 소자)를 중심으로 화소의 회로 구조를 살펴보면 아래와 같다.
제1 트랜지스터(T1; 구동 트랜지스터)는 제1 커패시터(C1)의 제1 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있는 게이트 전극, 발광 소자(LED)의 캐소드와 연결되어 있는 제1 전극(입력측 전극) 및 제2 구동 전압(ELVSS)을 전달받는 제2 전극(출력측 전극)을 포함한다.
제1 트랜지스터(T1)는 게이트 전극의 전압에 따라서 제1 트랜지스터(T1)가 턴 온되는 정도가 정해지며, 턴 온 되는 정도에 따라서 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류의 크기가 정해진다. 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류는 발광 소자(LED)를 흐르는 전류와 같아 발광 전류라고도 할 수 있다. 여기서 제1 트랜지스터(T1)는 n형 트랜지스터로 형성되어 있으며, 게이트 전극의 전압이 높을수록 큰 발광 전류가 흐를 수 있다. 발광 전류가 크면, 발광 소자(LED)가 높은 휘도를 표시할 수 있다.
제2 트랜지스터(T2; 데이터 입력 트랜지스터)는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161)과 연결되어 있는 게이트 전극, 데이터 전압(VDATA)이 인가되는 데이터선(171)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 커패시터(C1)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제2 트랜지스터(T2)는 제1 스캔 신호(GW)에 따라서 데이터 전압(VDATA)을 화소 내로 입력시켜 제1 트랜지스터(T1)의 게이트 전극으로 전달하며, 제1 커패시터(C1)의 제1 전극에 저장될 수 있도록 한다.
모든 트랜지스터는 n형 트랜지스터로 형성되어 있으며, 각 트랜지스터는 게이트 전극의 전압이 고 레벨의 전압일 때 턴 온되고, 저 레벨의 전압일 때 턴 오프될 수 있다. 또한, 각 트랜지스터에 포함되는 반도체층은 다결정 실리콘 반도체를 사용하거나 산화물 반도체를 사용할 수 있으며, 추가적으로 비정질 반도체나 단결정 반도체를 사용할 수도 있다.
실시예에 따라서, 각 트랜지스터에 포함되는 반도체층은 이와 중첩하는 중첩층(또는 추가 게이트 전극)을 더 포함할 수 있으며, 중첩층(추가 게이트 전극)에 전압을 인가하여 트랜지스터의 특성을 변경시켜 화소의 표시 품질을 보다 향상시킬 수 있다.
제1 커패시터(C1)는 제1 트랜지스터(T1)의 게이트 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있는 제1 전극과 제2 구동 전압(ELVSS)을 전달받는 제2 전극을 포함한다. 제1 커패시터(C1)의 제1 전극은 데이터 전압(VDATA)을 제2 트랜지스터(T2)로부터 전달받아 저장하는 역할을 한다. 실시예에 따라 제1 커패시터(C1)의 제2 전극은 제1 구동 전압(ELVDD)을 전달받을 수도 있다.
발광 소자(LED)는 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달받는 애노드와 제1 트랜지스터(T1)의 제1 전극과 연결되어 있는 캐소드를 포함한다. 발광 소자(LED)는 화소 구동부(PC)와 제1 구동 전압(ELVDD) 사이에 위치하여 화소 구동부(PC)의 제1 트랜지스터(T1)를 흐르는 전류와 동일한 전류가 흐르며, 해당 전류의 크기에 따라 발광하는 휘도도 결정될 수 있다. 발광 소자(LED)는 애노드와 캐소드 사이에 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함하는 발광층을 포함할 수 있다. 실시예에 따른 구체적인 발광 소자(LED)의 적층 구조는 도 7과 같을 수 있다.
또한, 도 5에서는 발광 소자(LED)는 제1 트랜지스터(T1)의 제1 전극과 제1 구동 전압선(172)의 사이에 위치한다. 본 실시예에 따른 화소는 발광 소자가 제1 트랜지스터(T1)와 제2 구동 전압(ELVSS)의 사이에 위치하는 화소와 구분하기 위하여 인버티드 화소(inverted pixel)라고도 한다. 발광 소자는 제1 구동 전압(ELVDD)으로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압(ELVSS)으로 연결되는 전류 경로(path)를 흐르는 전류의 크기에 따라서 휘도를 나타내며, 전류가 클수록 표시되는 휘도도 높을 수 있다.
도 5의 실시예에서는 하나의 화소(PX)가 2개의 트랜지스터(T1, T2) 및 1개의 커패시터(제1 커패시터(C1))를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 실시예에 따라서는 추가적으로 커패시터나 트랜지스터가 더 포함될 수도 있다.
이하에서는 제2 표시 영역(DA2)에 형성되는 제2 화소는 복수개 형성되며, 일 실시예에 따른 복수의 발광 소자와 제2 화소 구동부의 연결 관계를 도 6을 통하여 개략적으로 살펴본다.
도 6은 일 실시예에 따른 화소 구동부와 발광 소자 사이의 연결을 개략적으로 도시한 평면도이다.
도 6은 제2 표시 영역(DA2) 중 일 부분을 도시하고 있으며, 제2-1 표시 영역(DA2-1)과 제2-2 표시 영역(DA2-2)이 제1 방향(DR1)을 기준으로 구분되어 있다. 도 6에 도시된 제2 표시 영역(DA2)은 도 1에서 제1 표시 영역(DA1)의 제2 방향(DR2)의 반대 방향, 즉, 하측에 위치하는 제2 표시 영역(DA2)일 수 있으며, 도 6에서 제2 방향(DR2)으로 상측에는 제1 표시 영역(DA1)이 위치할 수 있다.
즉, 도 6에서 제2 표시 영역(DA2)은 점선으로 두 개의 영역으로 구분되어 있으며, 제2 방향(DR2)으로 상측에 위치하는 제2-1 표시 영역(DA2-1)은 제2 화소 구동부(PC2)가 위치하여 제2 발광 소자(ED2)와 제2 화소 구동부(PC2)가 평면상 중첩하는 중첩 영역이다. 한편, 제2 방향(DR2)으로 하측에 위치하는 제2-2 표시 영역(DA2-2)은 제2 화소 구동부(PC2)가 위치하지 않고 주변 구동부(DR; 도시하지 않음)가 위치할 수 있다. 제2-2 표시 영역(DA2-2)은 평면상 제2 발광 소자(ED2)와 제2 화소 구동부(PC2)가 평면상 중첩하지 않는 비중첩 영역이다. 여기서, 발광 소자는 화소 정의막(도 7의 380 참고)의 오프닝에 위치하는 발광층(도 7의 EML2r, EMLc 참고)에 대응할 수 있다. 그러므로, 제2-2 표시 영역(DA2-2)은 평면상 화소 정의막(도 7의 380 참고)의 오프닝에 위치하는 발광층(도 7의 EMLc 참고)과 제2 화소 구동부(PC2)가 평면상 중첩하지 않는 비중첩 영역일 수 있다. 한편, 제2-1 표시 영역(DA2-1)은 평면상 화소 정의막(도 7의 380 참고)의 오프닝에 위치하는 발광층(도 7의 EML2r 참고)과 제2 화소 구동부(PC2)가 평면상 중첩하는 중첩 영역일 수 있다. 또한, 제1 표시 영역(DA1)도 화소 정의막(도 7의 380 참고)의 오프닝에 위치하는 발광층과 제1 화소 구동부(PC1)가 평면상 중첩하는 중첩 영역일 수 있다.
도 6의 제2 표시 영역(DA2)은 제2 발광 소자(ED2)에 의해 광이 방출되는 영역으로, 제2 화소 구동부(PC2), 제2 발광 소자(ED2), 및 주변 구동부가 위치할 수 있다. 제2 화소 구동부(PC2)는 제2 발광 소자(ED2)와 전기적으로 연결되어 있어, 제2 화소 구동부(PC2)는 제2 발광 소자(ED2)로 전류를 공급한다. 제2 발광 소자(ED2)에 의해 광이 방출되는 영역이 제2 표시 영역(DA2)에 대응한다. 제2 표시 영역(DA2)에 위치하는 제2 발광 소자(ED2)는 제2 화소 구동부(PC2) 상에 위치하는 제2-1 발광 소자(ED2r, ED2g, ED2b; 이하 제2 주 발광 소자 또는 주 발광 소자라고도 함)와, 스캔 신호 생성부와 같은 주변 구동부 상에 위치하는 제2-2 발광 소자(ED2cr, ED2cg, ED2cb; 이하 추가 발광 소자라고도 함)로 구분될 수 있다.
구체적으로, 도 6의 제2 표시 영역(DA2)은 제2-1 표시 영역(DA2-1)에 위치하는 제2 화소 구동부(PC2r, PC2g, PC2b) 및 제2-1 발광 소자(ED2r, ED2g, ED2b)를 포함하며, 추가적으로, 제2-2 표시 영역(DA2-2)에 위치하는 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)를 포함한다. 여기서, r, g, b는 각각 적색(R), 녹색(G), 및 청색(B)을 의미할 수 있으며, 동일한 색을 나타내는 제2 화소 구동부, 제2 주 발광 소자, 및 추가 발광 소자가 서로 전기적으로 연결될 수 있다.
도 6에서 제2 화소 구동부(PC2r, PC2g, PC2b)는 점선으로 개략적으로 도시되어 있으며, 도 3 또는 도 5와 같은 회로 구조를 가질 수 있다. 제2 화소 구동부(PC2r, PC2g, PC2b)는 컨택홀(PCo)을 통하여 제2-1 발광 소자(ED2r, ED2g, ED2b)의 캐소드(Cathode2r, Cathode2g, Cathode2b)와 각각 전기적으로 연결되어 있다. 또한, 제2-1 발광 소자(ED2r, ED2g, ED2b)의 캐소드(Cathode2r, Cathode2g, Cathode2b; 이하 주 캐소드라고도 함)는 각각 보조 캐소드 연결선(CLcr, CLcg, CLcb)을 통하여 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)와 전기적으로 연결되어 있다. 그 결과, 제2 화소 구동부(PC2r, PC2g, PC2b)에서 출력되는 전류는 제2-1 발광 소자(ED2r, ED2g, ED2b)의 캐소드(Cathode2r, Cathode2g, Cathode2b) 및 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)로 전달된다. 여기서, 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)는 제2-2 표시 영역(DA2-2)에 위치한다.
도 6에서 각 캐소드(Cathode2r, Cathode2g, Cathode2b, Cathode2cr, Cathode2cg, Cathode2cb)의 위에는 각 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)가 도시되어 있으며, 해당 위치는 각 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)에 포함되는 발광층(도 7의 EML2r, EMLc 참고)이 위치하는 영역에 대응하거나, 도 7의 화소 정의막(380)의 오프닝(도 7의 OPed, OPedc 참고)에 대응할 수 있다.
도 6에서 주 캐소드(Cathode2r, Cathode2g, Cathode2b)와 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)는 보조 캐소드 연결선(CLcr, CLcg, CLcb)을 제외하면 서로 전기적으로 분리된 구조를 가지며, 세퍼레이터(SEP)에 의하여 분리되어 있다. 도 6에서 세퍼레이터(SEP)는 회색으로 표시된 부분에 대응할 수 있다. 세퍼레이터(SEP)는 각 캐소드(Cathode2r, Cathode2g, Cathode2b, Cathode2cr, Cathode2cg, Cathode2cb)를 둘러싸는 평면 모양을 가지며, 도 7에서 도시한 바와 같이, 상측으로 돌출되며 역 테이퍼 구조를 가지는 구조물일 수 있다. 즉, 역 테이퍼진 측벽을 가져 세퍼레이터(SEP)를 기준으로 양측에 위치하는 캐소드가 서로 전기적으로 서로 분리될 수 있다.
서로 분리되어 있는 주 캐소드(Cathode2r, Cathode2g, Cathode2b) 하나와 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb) 하나는 하나의 보조 캐소드 연결선(CLcr, CLcg, CLcb)에 의하여 전기적으로 연결되어 있다. 보조 캐소드 연결선(CLcr, CLcg, CLcb)의 적어도 일 부분은 평면상 세퍼레이터(SEP)와 중첩한다.
이상과 같은 구조에 의하면, 주변 구동부가 형성되는 영역에도 제2 발광 소자(ED2)가 위치하기 때문에 확장된 면적을 가지는 표시 영역(DA)이 형성된다. 또한, 실시예에 따라서는 하나의 화소 구동부가 보다 정확한 전류를 생성하여 발광 소자에 제공할 수 있도록 하기 위하여 하나 이상의 스캔선과 연결될 수 있으며, 이 때, 스캔 신호 생성부가 차지하는 면적이 증가될 수 있다. 하지만, 본 실시예에서는 스캔 신호 생성부와 같은 주변 구동부의 위에도 제2 발광 소자(ED2)를 위치시켜 표시 영역(DA)에 포함되도록 하여 표시 영역(DA)이 감소되지 않도록 하고, 보다 큰 표시 영역(DA)을 가질 수 있도록 한다.
도 6의 실시예에서는 하나의 제2 화소 구동부(PC2r, PC2g, PC2b)에 하나의 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)가 연결되어 있지만, 실시예에 따라서는 하나의 제2 화소 구동부(PC2r, PC2g, PC2b)에 2 이상의 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)가 연결될 수도 있다.
도 6에 도시된 제2 표시 영역(DA2)은 도 1에서 제1 표시 영역(DA1)의 제2 방향(DR2)의 반대 방향, 즉, 하측에 위치하는 제2 표시 영역(DA2)일 수 있다. 하지만, 도 1에 도시된 다른 제2 표시 영역(DA2)에도 도 6과 유사한 구조의 제2 표시 영역(DA2)이 위치할 수 있다. 이 때, 제2-2 표시 영역(DA2-2)은 제2-1 표시 영역(DA2-1)에 비하여 외측에 위치하도록 배치될 수 있으며, 연결 관계는 도 6과 동일할 수 있다.
이상과 같은 도 6의 평면 구조를 도 7 및 도 8의 단면 구조를 통하여 보다 상세하게 살펴본다.
도 7 및 도 8은 도 5의 실시예에서 발광 소자의 연결을 구체적으로 도시한 단면도이다.
도 7에서는 적색의 제2-1 발광 소자(ED2r) 및 제2-2 발광 소자(ED2cr)를 중심으로 도시하고 있으며, 하부의 제2 화소 구동부도 적색의 제2 화소 구동부(PC2r)일 수 있다.
도 7에서는 평탄화막(181, 182)의 하부에 위치하는 구조, 즉, 제2 화소 구동부(PC2r)는 간략하게만 도시하여 제2 화소 구동부(PC2r)에 포함되는 하나의 트랜지스터만 도시하였다. 여기서, 앞서 도 6에서 설명한 발광 소자는 화소 정의막(380)의 오프닝에 위치하는 발광층의 평면 구조에 대응할 수 있으며, 발광 소자는 발광층의 상하에 위치하는 애노드와 캐소드를 더 포함할수 있다. 여기서, 애노드는 발광층의 하부에 위치하거나 상부에 위치할 수 있으며, 캐소드는 애노드의 반대측에 위치할 수 있다. 그러므로 애노드, 캐소드의 구분 대신 제1 전극 및 제2 전극으로 명명할 수도 있다. 이하에서는 단면도상 제1 전극, 화소 정의막, 중간층(발광층 포함), 제2 전극에 대해서는 발광 소자층이라고도 하며, 발광 소자층의 하부에 위치하며, 트랜지스터, 커패시터를 구성하는 도전층, 반도체층, 및 절연층에 대해서는 구동 소자층이라고도 할 수 있다.
기판(110)에서부터 평탄화막(181, 182)까지의 구조, 즉 구동 소자층의 구조를 간략하게 살펴보면 아래와 같다.
제1 기판(110)은 유리 등의 리지드(rigid)한 특성을 가져 휘지 않는 물질을 포함하거나 플라스틱이나 폴리 이미드(Polyimid)와 같이 휠 수 있는 플렉서블한 물질을 포함할 수 있다. 플렉서블한 기판인 경우, 폴리 이미드(Polyimid)와 그 위에 무기 절연 물질로 형성되는 베리어층의 이층 구조가 반복 형성된 구조를 가질 수 있다.
제1 기판(110) 위에는 금속을 포함하는 하부 실딩층(BML1, BML2)이 위치한다. 하부 실딩층(BML1)은 트랜지스터의 채널과 중첩할 수 있으며, 다른 하부 실딩층(BML2)은 커패시터와 중첩할 수 있다.
제1 기판(110) 및 하부 실딩층(BML1, BML2)은 버퍼층(111)에 의하여 덮여 있다. 버퍼층(111)은 제1 반도체층(ACT1)에 불순 원소의 침투를 차단하는 역할을 하며, 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
버퍼층(111)의 위에는 산화물 반도체나 다결정 반도체로 형성된 제1 반도체층(ACT1)이 위치한다. 제1 반도체층(ACT1)은 구동 트랜지스터를 포함하는 다결정 실리콘 트랜지스터의 채널과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함한다. 여기서, 다결정 실리콘 트랜지스터는 구동 트랜지스터뿐만 아니라 다른 스위칭 트랜지스터일 수 있다. 또한, 제1 반도체층(ACT1)의 채널 양측에는 플라즈마 처리 또는 도핑에 의하여 도전층 특성을 가지는 영역을 가져 트랜지스터의 제1 전극 및 제2 전극의 역할을 수행할 수 있다.
제1 반도체층(ACT1)의 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
제1 게이트 절연막(141) 위에 다결정 실리콘 트랜지스터의 게이트 전극(GE1) 및 제1 커패시터(C1)의 일 전극인 제1 유지 전극(CE1)을 포함하는 제1 게이트 도전층이 위치할 수 있다. 실시예에 따라서는 제1 유지 전극(CE1)은 구동 트랜지스터의 게이트 전극(GE1)과 일체로 형성될 수도 있다. 제1 게이트 도전층은 다결정 실리콘 트랜지스터의 게이트 전극(GE1) 외에 스캔선이나 발광 제어선이 형성될 수도 있다. 제1 게이트 도전층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제1 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제1 반도체층의 노출된 영역을 도체화시킬 수 있다. 즉, 게이트 전극(GE1)에 의해 가려진 제1 반도체층(ACT1)은 도체화되지 않고, 게이트 전극(GE1)에 의해 덮여 있지 않은 제1 반도체층(ACT1)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제1 게이트 도전층 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
제2 게이트 절연막(142) 위에 제1 커패시터(C1)의 일 전극인 제2 유지 전극(CE2)을 포함하는 제2 게이트 도전층이 위치한다. 제2 게이트 도전층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제2 게이트 도전층 위에는 제1 층간 절연막(151)이 위치할 수 있다. 제1 층간 절연막(151)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있으며, 실시예에 따라서는 무기 절연 물질을 두껍게 형성할 수 있다.
제1 층간 절연막(151)의 위에는 다결정 실리콘 트랜지스터의 제1 반도체층(ACT1)의 제1 영역 및 제2 영역과 각각 연결될 수 있는 연결 부재(SE1, DE1)를 포함하는 제1 데이터 도전층이 위치할 수 있다. 도 7을 참고하면, 연결 부재(SE1)는 제1 반도체층(ACT1)의 제1 영역과 연결될 뿐만 아니라, 하부 실딩층(BML1)과도 연결될 수 있다. 제1 데이터 도전층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제1 데이터 도전층 위에는 제1 평탄화막(181)이 위치할 수 있다. 제1 평탄화막(181)은 유기 물질을 포함하는 유기 절연막일 수 있으며, 유기 물질로는 폴리 이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다.
제1 평탄화막(181) 위에는 캐소드 연결선(CL1)을 포함하는 제2 데이터 도전층이 위치할 수 있다. 제2 데이터 도전층은 데이터선이나 제1 전압선을 포함할 수도 있다. 제2 데이터 도전층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다. 캐소드 연결선(CL1)은 제1 평탄화막(181)에 위치하는 오프닝을 통하여 연결 부재(DE)와 연결되어 있다. 도 7의 실시예에서 캐소드 연결선(CL1) 및 제1 데이터 도전층은 삼중층 구조를 가질 수 있으며, 삼중층 구조는 티타늄(Ti)을 포함하는 하부층과 상부층을 가지며, 하부층과 상부층의 사이에는 알루미늄(Al)을 포함하는 중간층으로 구성될 수 있다.
제2 데이터 도전층의 위에는 제2 평탄화막(182)이 위치하며, 제2 평탄화막(182)은 유기 절연막일 수 있으며, 폴리 이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다.
제2 평탄화막(182)의 위에는 발광 소자(ED2r, ED2cr)의 각 애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)가 형성되어 있다. 여기서, 보조 연결 부재(Anode-co)는 애노드(Anode2r, Anode2cr)와 동일한 물질로 형성될 수 있다.
제2-1 발광 소자(ED2r)의 애노드(Anode2r; 이하 제2 주 애노드 또는 주 애노드라고도 함) 및 제2-2 발광 소자(ED2cr)의 애노드(Anode2cr; 이하 추가 애노드라고도 함)는 전기적으로 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달 받는다.
보조 연결 부재(Anode-co)는 컨택홀(PCo) 부근에 위치하며, 컨택홀(PCo)을 통하여 캐소드(Cathode2r)와 캐소드 연결선(CL1)이 전기적으로 연결되는 데 도움을 주는 보조적인 역할을 할 수 있다. 또한, 보조 연결 부재(Anode-co)는 애노드를 형성하기 위하여 습식 식각하는 경우, 노출된 알루미늄(Al)을 포함하는 제3 데이터 도전층의 주위에서 은(Ag) 파티클이 환원/석출되고 후속하는 공정에서 불량이 발생할 수 있어, 해당 부분에 애노드 물질인 보조 연결 부재(Anode-co)를 형성하여 은 파티클의 발생을 막고 불량을 제거할 수 있다. 이러한 문제가 없는 실시예에서는 캐소드(Cathode2r)와 캐소드 연결선(CL1)이 전기적으로 연결되는데 문제가 없으면 보조 연결 부재(Anode-co)를 생략할 수도 있다.
애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)의 위에는 애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)를 각각 노출시키는 오프닝을 가지면서 애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)의 적어도 일부를 덮는 화소 정의막(380)이 위치할 수 있다. 화소 정의막(380)은 검은색을 띄는 유기 물질로 형성되어 외부에서 인가되는 빛이 다시 외부로 반사되지 않도록 하는 블랙 화소 정의막일 수 있으며, 실시예에 따라서는 투명한 유기 물질로 형성될 수도 있다. 화소 정의막(380) 중 애노드(Anode2r, Anode2cr)를 노출시키는 오프닝은 평면도에서 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)에 대응할 수 있으며, 화소 정의막(380)의 오프닝의 경계는 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)의 경계에 대응할 수 있다.
화소 정의막(380)의 위에는 보조 캐소드 연결선(CLcr) 및 세퍼레이터(SEP)가 위치하고 있다.
보조 캐소드 연결선(CLcr)은 도전 물질로 형성되며, 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)를 전기적으로 연결시킨다.
세퍼레이터(SEP)는 역 테이퍼 구조를 가지는 측벽을 가져 세퍼레이터(SEP)의 상부에 위치하는 층이 세퍼레이터(SEP) 부근에서 끊어지도록 할 수 있다. 즉, 도 7에서는 세퍼레이터(SEP)의 상부에 위치하는 기능층(FL)과 캐소드가 역 테이퍼의 측벽에서 분리되어 있다. 그 결과 캐소드(Cathode2r, Cathode2cr)가 세퍼레이터(SEP)를 기준으로 전기적으로 분리된다. 세퍼레이터(SEP)는 화소 정의막(380)과 동일한 물질로 형성될 수도 있으며, 별도의 공정을 통하여 화소 정의막(380)과 다른 물질로 형성될 수도 있다.
보조 캐소드 연결선(CLcr)은 세퍼레이터(SEP)와 중첩하는 부분을 가질 수 있으며, 세퍼레이터(SEP)에 의하여 분리되어 있는 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)를 전기적으로 연결한다.
화소 정의막(380) 및 세퍼레이터(SEP)의 위에는 제1 기능층(FL-1)이 위치하며, 제1 기능층(FL-1)은 세퍼레이터(SEP) 부근에서 끊어진 구조를 가진다.
제1 기능층(FL-1)의 위이며, 화소 정의막(380)의 오프닝으로 노출되어 있는 애노드(Anode2r, Anode2cr)의 위에는 발광층(EML2r, EMLc)이 각각 위치한다.
제1 기능층(FL-1) 및 발광층(EML2r, EMLc)의 위에는 제2 기능층(FL-2)이 위치하며, 제2 기능층(FL-2)은 세퍼레이터(SEP) 부근에서 끊어진 구조를 가진다.
제1 기능층(FL-1) 및 제2 기능층(FL-2)은 발광층(EML2r, EMLc)이 위치하지 않는 부근에서는 서로 접할 수 있다.
제2 기능층(FL-2)의 위에는 캐소드(Cathode2r, Cathode2cr)가 위치하며, 두 캐소드(Cathode2r, Cathode2cr)는 세퍼레이터(SEP)를 기준으로 분리되어 각각 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 캐소드(Cathode2cr)를 구성한다. 한편, 세퍼레이터(SEP)에 의하여 분리되어 있는 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)는 보조 캐소드 연결선(CLcr)에 의하여 전기적으로 연결되어 있다.
기능층(FL)과 발광층을 합하여 중간층이라고 할 수 있다. 기능층(FL)은 전자 주입층, 전자 전달층, 정공 전달층, 및 정공 주입층과 같은 보조층 중 적어도 하나의 층을 포함할 수 있으며, 발광층(EML2r, EMLc)의 하부에 위치하는 제1 기능층(FL-1)은 정공 주입층 및/또는 정공 전달층을 포함할 수 있으며, 발광층(EML2r, EMLc)의 상부에 위치하는 제2 기능층(FL-2)은 전자 전달층 및/또는 전자 주입층을 포함할 수 있다.
제2-1 발광 소자(ED2r)는 애노드(Anode2r), 발광층(EML2r), 및 캐소드(Cathode2r)를 포함하며, 추가적으로 애노드(Anode2r)와 발광층(EML2r)의 사이에 위치하는 제1 기능층(FL-1)과 발광층(EML2r)과 캐소드(Cathode2r) 사이에 위치하는 제2 기능층(FL-2)을 더 포함할 수 있다.
한편, 제2-2 발광 소자(ED2cr)는 애노드(Anode2cr), 발광층(EMLc), 및 캐소드(Cathode2cr)를 포함하며, 추가적으로 애노드(Anode2cr)와 발광층(EMLc)의 사이에 위치하는 제1 기능층(FL-1)과 발광층(EMLc)과 캐소드(Cathode2cr) 사이에 위치하는 제2 기능층(FL-2)을 더 포함할 수 있다.
제2-1 발광 소자(ED2r)의 캐소드(Cathode2r) 및 그 아래에 위치하는 기능층(FL) 중 적어도 일 부분은 보조 연결 부재(Anode-co)와 중첩하며, 컨택홀(PCo)을 통하여 캐소드 연결선(CL1)과 전기적으로 연결되어 있다. 보다 구체적으로, 도 7의 실시예에서 캐소드 연결선(CL1)와 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)는 사이드 컨택(Side Contact) 방식으로 전기적으로 연결되어 있다. 즉, 캐소드 연결선(CL1)의 삼중층 구조 중 알루미늄(Al)을 포함하는 중간층이 티타늄(Ti)을 포함하는 하부층과 상부층보다 더 식각되며, 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 캐소드 연결선(CL1)의 중간층이 보조 연결 부재(Anode-co)를 사이에 두고 서로 접하여 전기적으로 연결되는 구조를 가진다. 이 때, 보조 연결 부재(Anode-co)는 캐소드 연결선(CL1)의 하부층과도 연결되는 구조를 가질 수 있다. 도 7의 사이드 컨택(Side Contact) 방식은 일 실시예에 따른 전기적으로 연결되는 방식 중 하나이므로, 실시예에 따라서는 다양한 방식으로 전기적으로 연결될 수 있다.
캐소드 연결선(CL1)은 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)를 지나 보조 캐소드 연결선(CLcr)과 연결되며, 보조 캐소드 연결선(CLcr)에 의하여 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)와도 전기적으로 연결되어 있다.
한편, 실시예에 따라서는 화소 정의막(380)의 위에 스페이서가 더 형성되어 있을 수 있으며, 스페이서는 테이퍼진 측벽을 가져 캐소드가 끊어지지 않도록 하는 구조를 가질 수 있다.
도 7에서는 캐소드 위의 구조는 도시하고 있지 않지만, 실시예에 따라서는 봉지층이 위치할 수 있다. 봉지층은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함하며, 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 삼중층 구조를 가질 수 있다. 봉지층은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광층(EML2r, EMLc)을 보호하기 위한 것일 수 있다. 실시예에 따라 봉지층은 무기층과 유기층이 순차적으로 더 적층된 구조를 포함할 수 있다.
실시예에 따라서는 봉지층 위에 터치 감지를 위하여 감지 절연층 및 복수의 감지 전극이 위치할 수도 있다.
실시예에 따라서는 봉지층 위에 외부 광의 반사를 줄이기 위하여 편광판을 포함하는 필름이 부착되거나, 색 품질을 향상시키기 위하여 컬러 필터나 색 변환층이 더 형성될 수 있다. 컬러 필터나 색 변환층의 사이에는 차광 부재가 위치할 수도 있다. 또한, 실시예에 따라서는 외부 광중 일부 파장의 빛을 흡수할 수 있는 물질(이하 반사 조정 물질이라고 함)이 형성되어 있는 층을 더 포함할 수 있다. 또한, 실시예에 따라서는 추가적인 평탄화막(평탄화막이라고도 함)으로 덮여 발광 표시 장치의 전면을 평탄하게 할 수 있다.
도 7은 보조 캐소드 연결선(CLcr)의 연장 방향에 평행하는 방향으로 단면선을 형성한 단면도이며, 도 8은 보조 캐소드 연결선(CLcr)의 연장 방향에 수직하는 방향으로 단면선을 형성한 단면도이다.
도 8에서는 제2 평탄화막(182) 및 그 상부의 구조만을 도시하였으며, 제1 평탄화막(181) 및 그 하부의 구조는 생략하였다. 도 8에서 제1 평탄화막(181) 및 그 하부의 구조는 도 7과 같을 수 있다.
도 8을 참고하면, 보조 캐소드 연결선(CLcr)은 세퍼레이터(SEP)에 의하여 덮여 있어, 인접하는 다른 색의 캐소드(Cathode2b, Cathode2g)와는 절연되어 있다. 여기서, 캐소드(Cathode2b)는 애노드(Anode2b)와 발광층(EML2b)과 함께 청색의 제2 주 발광 소자(ED2b)를 구성하며, 캐소드(Cathode2g)는 애노드(Anode2g)와 발광층(EML2g)과 함께 녹색의 제2 주 발광 소자(ED2g)를 구성한다. 제2 주 발광 소자(ED2g, ED2b)는 추가적으로 기능층(FL)을 더 포함할 수 있다.
도 8의 실시예에서는 보조 캐소드 연결선(CLcr)이 세퍼레이터(SEP)의 중간에 위치하여 전체적으로 덮여 있는 구조를 가진다.
하지만, 실시예에 따라서는 보조 캐소드 연결선(CLcr) 중 일부 영역만이 세퍼레이터(SEP)로 덮여 있을 수 있으며, 이러한 실시예는 도 9에서 도시되어 있다.
도 9는 또 다른 실시예에 따른 발광 표시 장치의 단면도이다.
도 9는 도 8과 유사한 단면도로, 도 8과 달리, 두 개의 보조 캐소드 연결선(CLcr, CLcr')이 도시되어 있다. 두 개의 보조 캐소드 연결선(CLcr, CLcr')은 일부 영역만이 세퍼레이터(SEP)로 덮여 있으며, 인접하는 다른 색의 캐소드(Cathode2b, Cathode2g)와는 전기적으로 연결되지 않아 절연되어 있다. 실시예에 따라서는 도 9의 두 개의 보조 캐소드 연결선(CLcr, CLcr') 중 하나만 형성될 수 있다. 또한, 두 개의 보조 캐소드 연결선(CLcr, CLcr') 모두에 의하여 두 개의 캐소드(Cathode2r, Cathode2cr)가 연결되지 않을 수 있으며, 각각의 보조 캐소드 연결선(CLcr, CLcr')은 서로 다른 캐소드를 연결할 수 있다. 즉, 도 9의 실시예에서 도시된 두 개의 보조 캐소드 연결선(CLcr)에 의하여, 세퍼레이터(SEP)에 의하여 분리되어 있는 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)를 전기적으로 연결할 수 있다. 또한, 또 다른 보조 캐소드 연결선(CLcr')은 다른 캐소드를 연결시킬 수 있다.
이상에서는 도 1과 같은 구조를 가지는 발광 표시 장치를 중심으로 설명하였으며, 도 1의 실시예에서 제2 표시 영역(DA2)은 제1 표시 영역(DA1)의 외측 변을 따라서 위치한다.
하지만, 제2 표시 영역(DA2)은 도 1과 다른 위치에 형성될 수 있으며, 그 중 하나의 실시예를 도 10을 통하여 살펴본다.
도 10은 또 다른 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 10의 실시예에 따른 발광 표시 장치는 제2 표시 영역(DA2)이 4 곳의 모서리(DA-C)와 그 주변에만 위치하고 있어 도 1의 실시예와 차이가 있다. 즉, 제2 표시 영역(DA2)은 제1 표시 영역(DA1)의 모서리에 대응하는 부분에 위치하고 있다.
도 10에서는 발광 표시 장치의 모서리(DA-C)에 형성될 수 있는 비표시 영역을 줄이고 제2 표시 영역(DA2)으로 변경하여 보다 넓은 표시 영역(DA)을 가지도록 하는 장점을 가진다.
도 10의 실시예에 따른 발광 표시 장치도 도 2 내지 도 9의 실시예가 적용될 수 있다. 일 예로, 도 10의 모서리(DA-C) 부근에 위치하는 제2 표시 영역(DA2) 중 일부는 도 2에서 도시되고 있는 바와 같이 주변 구동부와 중첩할 수 있다. 또한, 발광 표시 장치는 도 3 내지 도 8의 실시예가 적용될 수 있다.
이상에서는 추가 발광 소자가 표시 영역의 주변에 위치하는 비표시 영역을 표시 영역으로 변경시키면서 표시 영역을 확장하는 실시예이며, 추가 발광 소자는 화소를 동작시키는 신호를 생성하는 주변 구동부의 상부에 위치하는 실시예를 중심으로 설명하였다. 하지만, 추가 발광 소자가 위치할 수 있는 부분은 표시 영역의 외측이거나 주변 구동부의 상부 외에도 다양할 수 있다. 이하에서는 도 11을 통하여 추가 발광 소자가 배면에 위치하는 카메라에 대응하는 컴포넌트 영역(DA2-UPC)에 위치하는 실시예를 도 11 내지 도 15를 통하여 살펴본다. 이하에서는 컴포넌트 영역을 광 투과 영역을 포함하는 제2 표시 영역이라고도 하며, 광 투과 영역을 포함하는 제2 표시 영역은 제1 표시 영역에 의하여 둘러싸여 있을 수 있으며, 광 투과 영역은 카메라에 광을 제공하기 위한 영역일 수 있다.
먼저, 도 11 및 도 12을 통하여 발광 표시 장치의 개략적인 구조를 살펴본다.
도 11은 또 다른 실시예에 따른 발광 표시 장치의 개략적인 평면도이고, 도 12는 도 11의 일 부분을 잘라 도시한 단면도이다.
도 11의 실시예에 따른 발광 표시 장치(1000)는 제1 표시 영역(DA1)의 내에 위치하며, 제1 표시 영역(DA1)으로 둘러싸인 컴포넌트 영역(DA2-UPC)을 포함한다.
발광 표시 장치는 발광 표시 패널을 포함하고, 발광 표시 패널의 컴포넌트 영역(DA2-UPC)의 배면에는 카메라(도시하지 않음)가 배치될 수 있다. 실시예에 따라서는 컴포넌트 영역(DA2-UPC)의 배면에 카메라 대신 센서가 위치할 수도 있다.
컴포넌트 영역(DA2-UPC)은 빛이 투과할 수 있도록 투명한 층으로 구성된 영역(이하 광 투과 영역(도 13 및 도 15의 TA-UPC 참고)이라고도 함) 및 화상을 표시할 수 있는 화소(이하 제2 컴포넌트 화소라고도 함)가 포함될 수 있다. 광 투과 영역은 도전층이나 반도체층이 위치하지 않으며, 차광 물질을 포함하는 층, 예를 들어, 화소 정의층 및/또는 차광 부재가 컴포넌트 영역(DA2-UPC)에 대응하는 위치와 중첩하는 개구를 포함함으로써 빛을 막지 않는 구조를 가질 수 있다.
제1 표시 영역(DA1)의 구조는 도 2와 동일할 수 있으므로, 이하에서는 컴포넌트 영역(DA2-UPC)의 구조에 대하여 도 12를 기초로 설명하면 아래와 같다.
컴포넌트 영역(DA2-UPC)에는 제2 발광 소자(ED2)와 제2 화소 구동부(PC2)를 포함한다.
컴포넌트 영역(DA2-UPC)은 광 투과 영역을 가지며, 제2 발광 소자(ED2)에 의해 광이 방출되는 영역이며, 제2-1 컴포넌트 영역(DA2-UPC1) 및 제2-2 컴포넌트 영역(DA2-UPC2)으로 구분될 수 있다. 제2-1 컴포넌트 영역(DA2-UPC1)은 제2 화소 구동부(PC2)가 위치하는 영역이며, 제2-2 컴포넌트 영역(DA2-UPC2)은 투명 절연층(TILs)이 위치하는 광 투과 영역이 위치하는 영역일 수 있다. 여기서, 투명 절연층(TILs)은 반도체층이나 도전층 등이 포함되지 않고 투명 절연층으로만 구성되어 빛이 차단되지 않는 영역일 수 있다. 실시예에 따라서는 제2-1 컴포넌트 영역(DA2-UPC1) 및 제2-2 컴포넌트 영역(DA2-UPC2)외의 영역에 광 투과 영역이 위치할 수도 있다.
도 12의 실시예에서 제2-1 컴포넌트 영역(DA2-UPC1) 및 제2-2 컴포넌트 영역(DA2-UPC2)은 모두 제2 화소 구동부(PC2)로부터 발광 전류를 전달받는 제2 발광 소자(ED2)가 위치한다. 제2 발광 소자(ED2)는 제2 화소 구동부(PC2)의 상부에 위치하는 제2 발광 소자(ED2)와 투명 절연층(TILs)의 상부에 위치하는 제2 발광 소자(ED2)로 구분될 수 있다. 투명 절연층(TILs)위에 위치하는 제2 발광 소자(ED2)는 제2-2 컴포넌트 영역(DA2-UPC2)을 구성하며, 제2-1 컴포넌트 영역(DA2-UPC1)에 위치하는 제2 화소 구동부(PC2) 중 적어도 일부로부터 발광 전류를 전달받는다. 즉, 제2 화소 구동부(PC2)는 제2-1 컴포넌트 영역(DA2-UPC1)을 구성하는 제2 발광 소자(ED2)에 출력 전달하는 제2 화소 구동부(PC2)와 제2-2 컴포넌트 영역(DA2-UPC2)을 구성하는 제2 발광 소자(ED2)에 출력 전달하는 제2 화소 구동부(PC2)로 구분될 수 있다. 또한, 하나의 제2 화소 구동부(PC2)는 복수의 제2 발광 소자(ED2)로 출력 전류를 전달하며, 복수의 제2 발광 소자(ED2) 중 적어도 하나는 제2-2 컴포넌트 영역(DA2-UPC2)에 위치하여 투명 절연층(TILs)의 상부에 위치할 수 있다. 제2-2 컴포넌트 영역(DA2-UPC2)에서 투명 절연층(TILs)위에 위치하는 제2 발광 소자(ED2)가 위치하는 부분을 제외한 나머지 부분은 광 투과 영역에 대응할 수 있다.
실시예에 따라서 제2 컴포넌트 화소의 단위 면적당 화소수는 제1 표시 영역(DA1)에 포함되어 있는 노멀 화소의 단위 면적당 화소수보다 작을 수 있다. 그 결과, 제2 컴포넌트 화소의 해상도는 노멀 화소의 해상도보다 낮을 수 있다. 또한, 하나의 제1 화소 구동부(PC1)는 하나의 제1 발광 소자(ED1)와 연결될 수 있고, 하나의 제2 화소 구동부(PC2)는 적어도 2 개의 제2 발광 소자(ED2)와 연결될 수 있다. 하나의 제1 화소 구동부(PC1)의 크기와 하나의 제2 화소 구동부(PC2)의 크기는 동일하거나 상이할 수 있다. 예를 들면, 하나의 제2 화소 구동부(PC2)의 크기가 하나의 제1 화소 구동부(PC1)의 크기보다 클 수 있다.
비교예에 따른 발광 표시 장치에서는 표시 영역의 내에 카메라가 위치하는 영역에 별도의 화소나 발광 소자를 형성하지 않아 표시 영역 내에 비표시 영역이 위치하는 단점이 있었다. 하지만, 도 12의 실시예에서는 컴포넌트 영역(DA2-UPC)에서도 화소 또는 발광 소자를 위치시켜 화상을 표시할 수 있으므로, 표시 영역 내에 비표시 영역이 위치하지 않는 장점을 가진다.
도 12의 실시예에 따른 발광 표시 장치의 화소도 도 3 및 도 5와 같은 화소 회로를 가질 수 있다.
컴포넌트 영역(DA2-UPC)의 구체적인 구조에 대하여 도 13 내지 도 15를 통하여 살펴보며, 먼저, 도 13 및 도 14의 실시예를 살펴본다.
먼저 도 13을 통하여 컴포넌트 영역(DA2-UPC)의 평면 구조를 살펴본다.
도 13은 일 실시예에 따른 화소 구동부와 발광 소자 사이의 연결을 개략적으로 도시한 평면도이다.
도 13의 실시예는 제2-1 컴포넌트 영역(DA2-UPC1)에 형성된 제2 화소 구동부(PC2r, PC2g, PC2b), 제2-1 발광 소자(ED2r, ED2g, ED2b), 제2-2 발광 소자(ED2cr, ED2cg, ED2cb), 컨택홀(PCo), 세퍼레이터(SEP), 및 보조 캐소드 연결선(CLcr, CLcg, CLcb)이 도시되어 있으며, 이들이 위치하지 않는 부분에는 광 투과 영역(TA-UPC)이 형성될 수 있다.
도 13에 의하면, 광 투과 영역(TA-UPC)이 넓게 형성되어, 광 투과 영역(TA-UPC)에 의하여 배면에 위치하는 카메라가 광 투과 영역(TA-UPC)을 통하여 발광 표시 장치의 전면을 촬영하거나 감지할 수 있다.
컴포넌트 영역(DA2-UPC) 중 광 투과 영역(TA-UPC)이 아닌 영역에는 제2 화소 구동부(PC2r, PC2g, PC2b)와 제2 화소 구동부(PC2r, PC2g, PC2b)와 전기적으로 연결되어 있는 제2-1 발광 소자(ED2r, ED2g, ED2b), 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)가 형성되어 있다.
제2 화소 구동부(PC2r, PC2g, PC2b)는 점선으로 개략적으로 도시되어 있으며, 도 3 또는 도 5와 같은 회로 구조를 가질 수 있다. 제2 화소 구동부(PC2r, PC2g, PC2b)는 컨택홀(PCo)을 통하여 제2-1 발광 소자(ED2r, ED2g, ED2b)의 캐소드(Cathode2r, Cathode2g, Cathode2b)와 각각 전기적으로 연결되어 있다. 또한, 제2-1 발광 소자(ED2r, ED2g, ED2b)의 캐소드(Cathode2r, Cathode2g, Cathode2b; 주 캐소드라고도 함)는 각각 보조 캐소드 연결선(CLcr, CLcg, CLcb)을 통하여 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)와 전기적으로 연결되어 있다. 그 결과, 제2 화소 구동부(PC2r, PC2g, PC2b)에서 출력되는 전류는 제2-1 발광 소자(ED2r, ED2g, ED2b)의 캐소드(Cathode2r, Cathode2g, Cathode2b) 및 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)로 전달된다.
도 13에서 각 캐소드(Cathode2r, Cathode2g, Cathode2b, Cathode2cr, Cathode2cg, Cathode2cb)의 위에는 각 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)가 도시되어 있으며, 해당 위치는 각 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)에 포함되는 발광층(도 14의 EML2r, EMLc 참고)이 위치하는 영역에 대응하거나, 도 14의 화소 정의막(380)의 오프닝(도 14의 OPed, OPedc 참고)에 대응할 수 있다.
도 13에서 주 캐소드(Cathode2r, Cathode2g, Cathode2b)와 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb)는 보조 캐소드 연결선(CLcr, CLcg, CLcb)을 제외하면 서로 전기적으로 분리된 구조를 가지며, 세퍼레이터(SEP)에 의하여 분리되어 있다. 도 13에서 세퍼레이터(SEP)는 회색으로 표시된 부분에 대응할 수 있다. 세퍼레이터(SEP)는 각 캐소드(Cathode2r, Cathode2g, Cathode2b, Cathode2cr, Cathode2cg, Cathode2cb)를 둘러싸는 평면 모양을 가지며, 도 14에서 도시한 바와 같이, 상측으로 돌출되며 역 테이퍼 구조를 가지는 구조물일 수 있다. 즉, 역 테이퍼진 측벽을 가져 세퍼레이터(SEP)를 기준으로 양측에 위치하는 캐소드가 서로 전기적으로 서로 분리될 수 있다.
서로 분리되어 있는 주 캐소드(Cathode2r, Cathode2g, Cathode2b) 하나와 추가 캐소드(Cathode2cr, Cathode2cg, Cathode2cb) 하나는 하나의 보조 캐소드 연결선(CLcr, CLcg, CLcb)에 의하여 전기적으로 연결되어 있다. 보조 캐소드 연결선(CLcr, CLcg, CLcb)의 적어도 일 부분은 평면상 세퍼레이터(SEP)와 중첩한다.
이상과 같은 구조에 의하면, 컴포넌트 영역(DA2-UPC)이 광 투과 영역(TA-UPC)을 가지면서도 제2 화소 구동부(PC2r, PC2g, PC2b)의 개수를 줄이면서 이와 연결되는 발광 소자(ED2r, ED2g, ED2b, ED2cr, ED2cg, ED2cb)의 개수는 늘려 넓은 면적의 광 투과 영역(TA-UPC)을 형성하고, 나머지 영역은 모두 화상을 표시할 수 있는 표시 영역으로 형성할 수 있다.
도 13의 실시예에서는 하나의 제2 화소 구동부(PC2r, PC2g, PC2b)에 하나의 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)가 연결되어 있지만, 실시예에 따라서는 하나의 제2 화소 구동부(PC2r, PC2g, PC2b)에 2 이상의 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)가 연결될 수도 있다.
한편, 도 14에서는 도 13의 실시예의 단면 구조가 도시되어 있다.
도 14는 도 13의 실시예에서 발광 소자의 연결을 구체적으로 도시한 단면도이다.
도 14에서는 도 7과 같이, 적색의 제2-1 발광 소자(ED2r) 및 제2-2 발광 소자(ED2cr)를 중심으로 도시하고 있으며, 하부의 제2 화소 구동부도 적색의 제2 화소 구동부(PC2r)일 수 있다.
도 14에서는 평탄화막(181, 182)의 하부에 위치하는 구조는 도 7과 동일하므로 설명을 생략한다.
제2 평탄화막(182)의 위에는 발광 소자(ED2r, ED2cr)의 각 애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)가 형성되어 있다. 여기서, 보조 연결 부재(Anode-co)는 애노드(Anode2r, Anode2cr)와 동일한 물질로 형성될 수 있다.
제2-1 발광 소자(ED2r)의 애노드(Anode2r) 및 제2-2 발광 소자(ED2cr)의 애노드(Anode2cr)는 전기적으로 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달 받는다.
보조 연결 부재(Anode-co)는 컨택홀(PCo) 부근에 위치하며, 컨택홀(PCo)을 통하여 캐소드(Cathode2r)와 캐소드 연결선(CL1)이 전기적으로 연결되는 데 도움을 주는 보조적인 역할을 할 수 있다. 실시예에 따라서는 캐소드(Cathode2r)와 캐소드 연결선(CL1)가 전기적으로 연결되는데 문제가 없으면 보조 연결 부재(Anode-co)를 생략할 수도 있다.
애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)의 위에는 애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)를 각각 노출시키는 오프닝을 가지면서 애노드(Anode2r, Anode2cr) 및 보조 연결 부재(Anode-co)의 적어도 일부를 덮는 화소 정의막(380)이 위치할 수 있다. 화소 정의막(380)은 검은색을 띄는 유기 물질로 형성되어 외부에서 인가되는 빛이 다시 외부로 반사되지 않도록 하는 블랙 화소 정의막일 수 있으며, 실시예에 따라서는 투명한 유기 물질로 형성될 수도 있다.
화소 정의막(380)의 위에는 보조 캐소드 연결선(CLcr) 및 세퍼레이터(SEP)가 위치하고 있다.
보조 캐소드 연결선(CLcr)은 도전 물질로 형성되며, 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)를 전기적으로 연결시킨다.
세퍼레이터(SEP)는 역 테이퍼 구조를 가지는 측벽을 가져 세퍼레이터(SEP)의 상부에 위치하는 층이 세퍼레이터(SEP) 부근에서 끊어지도록 할 수 있다. 그 결과 캐소드(Cathode2r, Cathode2cr)가 세퍼레이터(SEP)를 기준으로 전기적으로 분리된다. 세퍼레이터(SEP)는 화소 정의막(380)과 동일한 물질로 형성될 수도 있으며, 별도의 공정을 통하여 화소 정의막(380)과 다른 물질로 형성될 수도 있다.
보조 캐소드 연결선(CLcr)은 세퍼레이터(SEP)와 중첩하는 부분을 가질 수 있으며, 세퍼레이터(SEP)에 의하여 분리되어 있는 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)를 전기적으로 연결한다.
또한, 보조 캐소드 연결선(CLcr)은 도 8에 도시된 바와 같이, 세퍼레이터(SEP)에 의하여 덮여 있어, 인접하는 다른 색의 캐소드(Cathode2b, Cathode2g)와는 절연되어 있다.
한편, 실시예에 따라서는 도 9에 도시된 바와 같이, 보조 캐소드 연결선(CLcr) 중 일부 영역만이 세퍼레이터(SEP)로 덮여 있을 수 있으며, 이 때에도 보조 캐소드 연결선(CLcr)은 인접하는 다른 색의 캐소드(Cathode2b, Cathode2g)와는 전기적으로 연결되지 않아 절연되어 있다.
화소 정의막(380) 및 세퍼레이터(SEP)의 위에는 제1 기능층(FL-1)이 위치하며, 제1 기능층(FL-1)은 세퍼레이터(SEP) 부근에서 끊어진 구조를 가진다.
제1 기능층(FL-1)의 위이며, 화소 정의막(380)의 오프닝으로 노출되어 있는 애노드(Anode2r, Anode2cr)의 위에는 발광층(EML2r, EMLc)이 각각 위치한다.
제1 기능층(FL-1) 및 발광층(EML2r, EMLc)의 위에는 제2 기능층(FL-2)이 위치하며, 제2 기능층(FL-2)은 세퍼레이터(SEP) 부근에서 끊어진 구조를 가진다.
제1 기능층(FL-1) 및 제2 기능층(FL-2)은 발광층(EML2r, EMLc)이 위치하지 않는 부근에서는 서로 접할 수 있다.
제2 기능층(FL-2)의 위에는 캐소드(Cathode2r, Cathode2cr)가 위치하며, 두 캐소드(Cathode2r, Cathode2cr)는 세퍼레이터(SEP)를 기준으로 분리되어 각각 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 캐소드(Cathode2cr)를 구성한다. 한편, 세퍼레이터(SEP)에 의하여 분리되어 있는 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)는 보조 캐소드 연결선(CLcr)에 의하여 전기적으로 연결되어 있다.
기능층(FL)과 발광층을 합하여 중간층이라고 할 수 있다. 기능층(FL)은 전자 주입층, 전자 전달층, 정공 전달층, 및 정공 주입층과 같은 보조층 중 적어도 하나의 층을 포함할 수 있으며, 발광층(EML2r, EMLc)의 하부에 위치하는 제1 기능층(FL-1)은 정공 주입층 및/또는 정공 전달층을 포함할 수 있으며, 발광층(EML2r, EMLc)의 상부에 위치하는 제2 기능층(FL-2)은 전자 전달층 및/또는 전자 주입층을 포함할 수 있다.
제2-1 발광 소자(ED2r)는 애노드(Anode2r), 발광층(EML2r), 및 캐소드(Cathode2r)를 포함하며, 추가적으로 애노드(Anode2r)와 발광층(EML2r)의 사이에 위치하는 제1 기능층(FL-1)과 발광층(EML2r)과 캐소드(Cathode2r) 사이에 위치하는 제2 기능층(FL-2)을 더 포함할 수 있다.
한편, 제2-2 발광 소자(ED2cr)는 애노드(Anode2cr), 발광층(EMLc), 및 캐소드(Cathode2cr)를 포함하며, 추가적으로 애노드(Anode2cr)와 발광층(EMLc)의 사이에 위치하는 제1 기능층(FL-1)과 발광층(EMLc)과 캐소드(Cathode2cr) 사이에 위치하는 제2 기능층(FL-2)을 더 포함할 수 있다.
제2-1 발광 소자(ED2r)의 캐소드(Cathode2r) 및 그 아래에 위치하는 기능층(FL) 중 적어도 일 부분은 보조 연결 부재(Anode-co)와 중첩하며, 컨택홀(PCo)을 통하여 캐소드 연결선(CL1)과 전기적으로 연결되어 있다. 보다 구체적으로, 도 14의 실시예에서 캐소드 연결선(CL1)와 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)는 사이드 컨택(Side Contact) 방식으로 전기적으로 연결되어 있다. 즉, 캐소드 연결선(CL1)의 삼중층 구조 중 알루미늄(Al)을 포함하는 중간층이 티타늄(Ti)을 포함하는 하부층과 상부층보다 더 식각되며, 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)와 캐소드 연결선(CL1)의 중간층이 보조 연결 부재(Anode-co)를 사이에 두고 서로 접하여 전기적으로 연결되는 구조를 가진다. 이 때, 보조 연결 부재(Anode-co)는 캐소드 연결선(CL1)의 하부층과도 연결되는 구조를 가질 수 있다. 도 14의 사이드 컨택(Side Contact) 방식은 일 실시예에 따른 전기적으로 연결되는 방식 중 하나이므로, 실시예에 따라서는 다양한 방식으로 전기적으로 연결될 수 있다.
캐소드 연결선(CL1)은 제2-1 발광 소자(ED2r)의 캐소드(Cathode2r)를 지나 보조 캐소드 연결선(CLcr)과 연결되며, 보조 캐소드 연결선(CLcr)에 의하여 제2-2 발광 소자(ED2cr)의 추가 캐소드(Cathode2cr)와도 전기적으로 연결되어 있다.
한편, 실시예에 따라서는 화소 정의막(380)의 위에 스페이서가 더 형성되어 있을 수 있으며, 스페이서는 테이퍼진 측벽을 가져 캐소드가 끊어지지 않도록 하는 구조를 가질 수 있다.
컴포넌트 영역(DA2-UPC)의 구조는 도 13 및 도 14와 다를 수 있으며, 이하에서는 도 15의 실시예의 구조에 대하여 살펴본다.
도 15는 또 다른 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 15의 실시예에서는 도 13과 달리, 컴포넌트 영역(DA2-UPC)에 형성되는 제2-1 발광 소자(ED2r, ED2g, ED2b)의 총 개수와 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 총 개수가 다르다. 즉, 도 13의 실시예에서는 각 제2-1 발광 소자(ED2r, ED2g, ED2b)마다 하나의 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)가 형성되어 제2-1 발광 소자(ED2r, ED2g, ED2b)의 총 개수와 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 총 개수가 동일하다. 하지만, 도 15의 실시예에서는 녹색의 제2 주 발광 소자(ED2g)에는 두 개의 녹색 제2-2 발광 소자(ED2cg)가 연결되어 제2-2 발광 소자(ED2cr, ED2cg, ED2cb)의 총 개수가 제2-1 발광 소자(ED2r, ED2g, ED2b)의 총 개수보다 크다. 이 때, 제2 화소 구동부의 개수는 제2-1 발광 소자(ED2r, ED2g, ED2b)의 개수와 동일할 수 있다.
도 15에서 화살표는 발광 소자가 서로 캐소드가 연결된 구조를 간략하게 나타낸 것이며, 캐소드를 분리시키는 세퍼레이터는 도시하고 있지 않다.
도 15의 컴포넌트 영역(DA2-UPC)에서는 광 투과 영역(TA-UPC)을 구획하며, 금속으로 형성되는 하부 실딩층(UPC-BML)이 위치하고, 하부 실딩층(UPC-BML)의 위에 제2 발광 소자(ED2) 및 화소 구동부(도시하지 않음)가 위치할 수 있다.
제2-1 발광 소자(ED2m) 및 제2-2 발광 소자(ED2c)는 제2 주 단위 발광 소자(PXU; 이하 주 단위 발광 소자라고도 함) 및 추가 단위 발광 소자(CPXU1, CPXU2)로 구성되고, 제2 주 단위 발광 소자(PXU)는 적색, 녹색, 및 청색의 제2-1 발광 소자(ED2m)를 포함하고, 추가 단위 발광 소자(CPXU1, CPXU2)는 적색, 녹색, 및 청색 중 적어도 두 색의 제2-2 발광 소자(ED2c)를 포함할 수 있다. 또한, 제2 주 단위 발광 소자(PXU) 및 추가 단위 발광 소자(CPXU1, CPXU2)는 하부 실딩층(UPC-BML)의 위에 위치할 수 있다. 구체적으로, 컴포넌트 영역(DA2-UPC)에서는 적색, 녹색 및 청색의 제2-1 발광 소자(ED2m)만으로 구성된 제2 주 단위 발광 소자(PXU)를 포함하며, 적색, 녹색, 및 청색 중 적어도 두 색의 제2-2 발광 소자(ED2c)만을 포함하는 추가 단위 발광 소자(CPXU1, CPXU2)를 포함한다. 여기서, 제2-1 추가 단위 발광 소자(CPXU1; 이하 제1 추가 단위 발광 소자라고도 함)는 녹색의 제2 제2-2 발광 소자(ED2cg)와 청색의 제2 제2-2 발광 소자(ED2cb)만을 포함하며, 제2-2 추가 단위 발광 소자(CPXU2; 이하 추가 단위 발광 소자라고도 함)는 녹색의 제2 제2-2 발광 소자(ED2cg)와 적색의 제2 제2-2 발광 소자(ED2cr)만을 포함한다. 제2 주 단위 발광 소자(PXU)의 하부에는 화소 구동부가 위치할 수 있다.
도 15에서와 같은 구조에 의하면, 컴포넌트 영역(DA2-UPC)의 배면에 위치하는 카메라는 광 투과 영역(TA-UPC)을 통하여 발광 표시 장치의 전면을 촬영할 수 있을 뿐만 아니라, 컴포넌트 영역(DA2-UPC)에 위치하는 제2 주 단위 발광 소자(PXU) 및 추가 단위 발광 소자(CPXU1, CPXU2)에 의하여 화상도 표시할 수 있어 표시 영역이 넓어지는 장점을 가진다. 또한, 추가 단위 발광 소자(CPXU1, CPXU2)를 포함하여, 컴포넌트 영역(DA2-UPC)의 표시하는 화상의 해상도도 향상되는 장점을 가질 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1000: 발광 표시 장치 DA: 표시 영역
DA-C: 모서리 DA1: 제1 표시 영역
DA2, DA2-1, DA2-2: 제2 표시 영역 PA: 비 표시 영역
DA2-UPC, DA2-UPC1, DA2-UPC2: 컴포넌트 영역
PC1, PC2, PC2r, PC2g, PC2b: 화소 구동부
ED1: 제1 발광 소자 ED2: 제2 발광 소자
ED2r, ED2g, ED2b, ED2m: 제2-1 발광 소자
ED2cr, ED2cg, ED2cb: 추가 발광 소자
PCo: 컨택홀 DR: 주변 구동부
SEP: 세퍼레이터 Anode-co: 보조 연결 부재
Anode2r, Anode2g, Anode2b, Anode2cr: 애노드
Cathode2r, Cathode2g, Cathode2b: 캐소드
Cathode2cr, Cathode2cg, Cathode2cb: 추가 캐소드
CL1: 캐소드 연결선 EML2r, EML2g, EML2b, EMLc: 발광층
CLcr, CLcg, CLcb, CLcr’: 보조 캐소드 연결선
FL, FL-1, FL-2: 기능층 C1, C2: 커패시터
T1, T2, T3, T4, T5, T6, T7, T8: 트랜지스터
LED: 발광 소자 TA-UPC: 광 투과 영역
TILs: 투명 절연층 PXU: 단위 발광 소자
CPXU1, CPXU2: 추가 단위 발광 소자
161, 162, 163, 166: 스캔선 164: 제1 발광 신호선
171: 데이터선 172: 제1 구동 전압선
173: 기준 전압선 176: 제2 초기화 전압선
177: 제1 초기화 전압선 179: 제2 구동 전압선
ACT1: 제1 반도체층 BML1, BML2, UPC-BML: 하부 실딩층
CE1, CE2: 유지 전극 GE1: 게이트 전극
SE1, DE1: 연결 부재 110: 기판
111: 버퍼층 141, 142: 게이트 절연막
151: 제1 층간 절연막 181, 182: 평탄화막
380: 화소 정의막

Claims (20)

  1. 제1 표시 영역; 및
    상기 제1 표시 영역의 외측에 위치하는 제2 표시 영역을 포함하며,
    상기 제2 표시 영역은 화소 구동부, 상기 화소 구동부와 직접 연결되어 있는 주 발광 소자, 및 상기 주 발광 소자와 연결되어 있는 추가 발광 소자를 포함하며,
    상기 추가 발광 소자는 상기 화소 구동부에 제공하는 신호를 생성하는 주변 구동부와 중첩하고,
    상기 주 발광 소자 및 상기 추가 발광 소자는 각각 제1 전극, 발광층, 제2 전극을 포함하고,
    상기 화소 구동부는 상기 주 발광 소자의 상기 제2 전극 및 상기 추가 발광 소자의 상기 제2 전극과 전기적으로 연결되어 있으며,
    상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극은 세퍼레이터에 의하여 분리되어 있는 발광 표시 장치.
  2. 제1항에서,
    상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극을 전기적으로 연결하는 보조 캐소드 연결선을 더 포함하며,
    상기 보조 캐소드 연결선의 적어도 일 부분은 상기 세퍼레이터에 의하여 덮여 있는 발광 표시 장치.
  3. 제2항에서,
    상기 주 발광 소자의 제1 전극과 상기 추가 발광 소자의 제1 전극은 각각 제1 구동 전압선과 연결되어 있는 발광 표시 장치.
  4. 제3항에서,
    상기 보조 캐소드 연결선은 다른 색을 표시하는 발광 소자에 포함되는 상기 제2 전극과는 절연되어 있는 발광 표시 장치.
  5. 제4항에서,
    상기 주 발광 소자의 상기 제2 전극과 상기 화소 구동부를 연결하는 캐소드 연결선을 더 포함하며,
    상기 캐소드 연결선은 삼중층 구조를 가지며,
    상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선은 사이드 컨택하는 발광 표시 장치.
  6. 제5항에서,
    상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선이 사이드 컨택하는 사이에 위치하는 보조 연결 부재를 더 포함하며,
    상기 보조 연결 부재는 상기 주 발광 소자의 상기 제1 전극 및 상기 추가 발광 소자의 상기 제1 전극과 동일한 물질로 형성되어 있는 발광 표시 장치.
  7. 제1 표시 영역; 및
    상기 제1 표시 영역으로 둘러싸여 있으며, 광 투과 영역을 포함하는 제2 표시 영역을 포함하며,
    상기 제2 표시 영역은 화소 구동부, 상기 화소 구동부와 연결되어 있는 주 발광 소자 및 추가 발광 소자를 포함하며,
    상기 주 발광 소자 및 상기 추가 발광 소자는 각각 제1 전극, 발광층, 제2 전극을 포함하고,
    상기 화소 구동부는 상기 주 발광 소자의 상기 제2 전극 및 상기 추가 발광 소자의 상기 제2 전극과 전기적으로 연결되어 있으며,
    상기 추가 발광 소자의 상기 제2 전극과 상기 주 발광 소자의 상기 제2 전극은 세퍼레이터에 의하여 분리되어 있는 발광 표시 장치.
  8. 제7항에서,
    상기 추가 발광 소자의 제2 전극과 상기 주 발광 소자의 상기 제2 전극을 전기적으로 연결하는 보조 캐소드 연결선을 더 포함하며,
    상기 보조 캐소드 연결선의 적어도 일 부분은 상기 세퍼레이터에 의하여 덮여 있는 발광 표시 장치.
  9. 제8항에서,
    상기 주 발광 소자의 제1 전극과 상기 추가 발광 소자의 제1 전극은 각각 제1 구동 전압선과 연결되어 있는 발광 표시 장치.
  10. 제9항에서,
    상기 보조 캐소드 연결선은 다른 색을 표시하는 발광 소자에 포함되는 제2 전극과는 절연되어 있는 발광 표시 장치.
  11. 제10항에서,
    상기 주 발광 소자의 상기 제2 전극과 상기 화소 구동부를 연결하는 캐소드 연결선을 더 포함하며,
    상기 캐소드 연결선은 삼중층 구조를 가지며,
    상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선은 사이드 컨택하는 발광 표시 장치.
  12. 제11항에서,
    상기 주 발광 소자의 상기 제2 전극과 상기 캐소드 연결선이 사이드 컨택하는 사이에 위치하는 보조 연결 부재를 더 포함하며,
    상기 보조 연결 부재는 상기 주 발광 소자의 상기 제1 전극 및 상기 추가 발광 소자의 상기 제1 전극과 동일한 물질로 형성되어 있는 발광 표시 장치.
  13. 기판;
    상기 기판 위에 위치하는 트랜지스터;
    상기 트랜지스터를 덮는 평탄화막;
    상기 평탄화막 위에 위치하는 제1 전극 및 추가 제1 전극;
    상기 제1 전극 및 상기 추가 제1 전극의 적어도 일 부분을 각각 노출시키는 오프닝을 가지는 화소 정의막;
    상기 화소 정의막 위에 위치하는 보조 캐소드 연결선;
    상기 보조 캐소드 연결선의 적어도 일 부분과 중첩하며, 역 테이퍼진 측벽을 가지는 세퍼레이터; 및
    상기 화소 정의막의 위에 위치하고, 상기 세퍼레이터를 기준으로 분리되어 있는 제2 전극 및 추가 제2 전극을 포함하며,
    상기 제2 전극과 상기 추가 제2 전극은 상기 보조 캐소드 연결선에 의하여 전기적으로 연결되어 있는 발광 표시 장치.
  14. 제13항에서,
    상기 보조 캐소드 연결선의 적어도 일 부분은 상기 세퍼레이터에 의하여 덮여 있는 발광 표시 장치.
  15. 제14항에서,
    상기 보조 캐소드 연결선은 다른 색을 표시하는 발광 소자에 포함되는 제2 전극과는 절연되어 있는 발광 표시 장치.
  16. 제15항에서,
    상기 제1 전극과 상기 추가 제1 전극은 각각 제1 구동 전압선과 연결되어 있는 발광 표시 장치.
  17. 제16항에서,
    상기 제2 전극과 상기 트랜지스터를 연결하는 캐소드 연결선을 더 포함하며,
    상기 캐소드 연결선은 삼중층 구조를 가지며,
    상기 제2 전극과 상기 캐소드 연결선은 사이드 컨택하는 발광 표시 장치.
  18. 제17항에서,
    상기 제2 전극과 상기 캐소드 연결선이 사이드 컨택하는 사이에 위치하는 보조 연결 부재를 더 포함하며,
    상기 보조 연결 부재는 상기 제1 전극 및 상기 추가 제1 전극과 동일한 물질로 형성되어 있는 발광 표시 장치.
  19. 제16항에서,
    상기 추가 제1 전극 및 상기 추가 제2 전극은 추가 발광 소자를 구성하며,
    상기 추가 발광 소자는 상기 트랜지스터를 포함하는 화소 구동부에 제공하는 신호를 생성하는 주변 구동부와 중첩하는 발광 표시 장치.
  20. 제16항에서,
    상기 트랜지스터, 상기 제1 전극, 상기 추가 제1 전극, 상기 제2 전극, 상기 추가 제2 전극, 및 상기 보조 캐소드 연결선은 광 투과 영역을 포함하는 제2 표시 영역에 위치하는 발광 표시 장치.
KR1020220142863A 2022-10-31 2022-10-31 발광 표시 장치 KR20240065509A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220142863A KR20240065509A (ko) 2022-10-31 2022-10-31 발광 표시 장치
US18/488,096 US20240147794A1 (en) 2022-10-31 2023-10-17 Light emitting display device
CN202311342754.0A CN117956857A (zh) 2022-10-31 2023-10-17 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220142863A KR20240065509A (ko) 2022-10-31 2022-10-31 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20240065509A true KR20240065509A (ko) 2024-05-14

Family

ID=90793298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220142863A KR20240065509A (ko) 2022-10-31 2022-10-31 발광 표시 장치

Country Status (3)

Country Link
US (1) US20240147794A1 (ko)
KR (1) KR20240065509A (ko)
CN (1) CN117956857A (ko)

Also Published As

Publication number Publication date
US20240147794A1 (en) 2024-05-02
CN117956857A (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
US11557267B2 (en) Display device
US20200321409A1 (en) Display panel, display device and method for driving display panel
KR102449131B1 (ko) 유기발광 표시장치
US11133354B2 (en) Light-emitting display device
CN115731831A (zh) 显示装置
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
CN116916700A (zh) 显示基板和显示装置
CN114512096B (zh) 显示装置
KR20200009008A (ko) 표시 장치 및 전자 기기
KR20240065509A (ko) 발광 표시 장치
US20240138188A1 (en) Light emitting display device
KR20240065545A (ko) 발광 표시 장치
TWI843129B (zh) 顯示裝置
CN113990253B (zh) 显示面板的驱动方法
CN114512097B (zh) 显示装置
US20230326399A1 (en) Emissive display device
US20230059858A1 (en) Display device
KR20240062165A (ko) 발광 표시 장치
US20230317004A1 (en) Emissive display device
US20210210020A1 (en) Display device
CN118159098A (zh) 发光显示装置
KR20240027177A (ko) 발광 표시 장치
KR20240055950A (ko) 발광 표시 장치
CN113838409A (zh) 显示装置
KR20240010630A (ko) 표시 장치