CN113838409A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113838409A
CN113838409A CN202110702492.9A CN202110702492A CN113838409A CN 113838409 A CN113838409 A CN 113838409A CN 202110702492 A CN202110702492 A CN 202110702492A CN 113838409 A CN113838409 A CN 113838409A
Authority
CN
China
Prior art keywords
pixel
sub
driving voltage
pixels
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110702492.9A
Other languages
English (en)
Inventor
朴埈贤
郑珉在
崔仙暎
郑浚琦
赵在炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113838409A publication Critical patent/CN113838409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示装置包括：扫描线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸并接收数据电压；第一驱动电压线，在第二方向上延伸并接收第一驱动电压；第二驱动电压线，在第二方向上延伸并接收不同于第一驱动电压的第二驱动电压；以及像素，与扫描线和数据线连接。像素中的每个像素包括在第一方向上设置的第一子像素、第二子像素和第三子像素。第一驱动电压线和第二驱动电压线在第一方向上交替地设置。第一像素中第一驱动电压线的位置不同于第二像素中第二驱动电压线的位置。第二像素在第一方向上与第一像素相邻。

Description

显示装置
技术领域
本发明的实施例涉及一种显示装置。
背景技术
随着信息社会的发展，对于用于显示图像的显示装置的需求已经多样化。例如，显示装置已经应用于诸如智能电话、数字相机、笔记本计算机、导航系统和智能电视机(“TV”)的各种电子装置。显示装置的示例包括诸如液晶显示(“LCD”)装置、场发射显示(“FED”)装置或发光二极管(“LED”)显示装置的平板显示装置。
发光显示装置在显示面板的每个子像素中包括能够自发光的发光元件，并且可以因此显示图像而无需为显示面板提供光的背光单元。发光显示装置的每个子像素可以包括发光元件、驱动晶体管和多个开关晶体管，驱动晶体管根据来自数据线的数据电压控制从驱动电压线施加到发光元件的驱动电流的量，多个开关晶体管响应于来自扫描线的扫描信号而导通。如果驱动晶体管被布置为与和邻近子像素连接的数据线相邻，则驱动晶体管可能受到邻近子像素的数据线的影响。
发明内容
本发明的实施例提供了一种能够防止或抑制子像素的驱动晶体管受到与它们各自的邻近子像素连接的数据线影响的显示装置。
本发明的实施例提供了一种显示装置，包括：扫描线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸并接收数据电压；第一驱动电压线，在第二方向上延伸并接收第一驱动电压；第二驱动电压线，在第二方向上延伸并接收第二驱动电压，其中第二驱动电压不同于第一驱动电压；以及像素，与扫描线和数据线连接。像素中的每个像素包括在第一方向上设置的第一子像素、第二子像素和第三子像素。第一驱动电压线和第二驱动电压线在第一方向上交替地设置。像素当中的第一像素中第一驱动电压线中的一条第一驱动电压线的位置不同于像素当中的第二像素中第二驱动电压线中的一条第二驱动电压线的位置。第二像素在第一方向上与第一像素相邻。
第一驱动电压线和第二驱动电压线中的至少一条可以布置在像素中的每个像素中。
第一驱动电压线和第二驱动电压线可以在像素当中的第3N-2像素的第一子像素和第二子像素之间(其中N是正整数)、像素当中的第3N-1像素的第二子像素和第三子像素之间、以及第3N像素的第三子像素和像素当中的第3N+1像素的第一子像素之间在第一方向上交替地设置。
第一驱动电压线中的一条第一驱动电压线可以布置在第一像素的第一子像素和第二子像素之间，并且第二驱动电压线中的一条第二驱动电压线可以布置在第二像素的第二子像素和第三子像素之间。
第一驱动电压线中的另一条第一驱动电压线可以布置在像素当中的第三像素的第三子像素和像素当中的第四像素的第一子像素之间。第二驱动电压线中的另一条第二驱动电压线可以布置在第四像素的第一子像素和第二子像素之间。第三像素可以在第一方向上与第二像素相邻。第四像素可以在第一方向上与第三像素相邻。
第一驱动电压线中的又一条第一驱动电压线可以布置在像素当中的第五像素的第二子像素和第三子像素之间，第二驱动电压线中的又一条第二驱动电压线布置在像素当中的第六像素的第三子像素和像素当中的第七像素的第一子像素之间，第五像素可以在第一方向上与第四像素相邻，第六像素可以在第一方向上与第五像素相邻，并且第七像素可以在第一方向上与第六像素相邻。
第一驱动电压线和第二驱动电压线可以在第2N-1像素(其中N是正整数)的第一子像素和第二子像素之间以及第2N像素的第二子像素和第三子像素之间在第一方向上交替地设置。
像素当中的第一像素中第一驱动电压线中的一条第一驱动电压线的位置可以是在第一像素中第一子像素、第二子像素和第三子像素中的一个子像素的第一晶体管与数据线当中的与和一个子像素相邻的下一个子像素连接的数据线之间。
第一驱动电压线中的另一条第一驱动电压线可以布置在像素当中的第三像素的第一子像素和第二子像素之间。第二驱动电压线中的另一条第二驱动电压线可以布置在像素当中的第四像素的第二子像素和第三子像素之间。第三像素可以在第一方向上与第二像素相邻。第四像素可以在第一方向上与第三像素相邻。
第一驱动电压线和第二驱动电压线可以在第2N-1像素(其中N是正整数)的第二子像素和第三子像素之间、第2N像素的第一子像素和第二子像素之间、以及第2N像素的第三子像素和第2N+1像素的第一子像素之间在第一方向上交替地设置。
第一驱动电压线中的一条第一驱动电压线可以布置在第一像素的第二子像素和第三子像素之间。第二驱动电压线中的一条第二驱动电压线可以布置在第二像素的第一子像素和第二子像素之间。
第一驱动电压线中的另一条第一驱动电压线可以布置在第二像素的第三子像素和像素当中的第三像素的第一子像素之间。第二驱动电压线中的另一条第二驱动电压线可以布置在第三像素的第二子像素和第三子像素之间。第三像素可以在第一方向上与第二像素相邻。
第一驱动电压线中的又一条第一驱动电压线可以布置在像素当中的第四像素的第一子像素和第二子像素之间。第二驱动电压线中的又一条第二驱动电压线可以布置在第四像素的第三子像素和像素当中的第五像素的第一子像素之间。第四像素可以在第一方向上与第三像素相邻，并且第五像素可以在第一方向上与第四像素相邻。
本发明的实施例提供了一种显示装置，包括：扫描线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸并接收数据电压；第一驱动电压线，在第二方向上延伸并接收第一驱动电压；第二驱动电压线，在第二方向上延伸并接收第二驱动电压，其中第二驱动电压不同于第一驱动电压；第三驱动电压线，在第二方向上延伸，第三驱动电压施加到第三驱动电压线，第三驱动电压不同于第一驱动电压和第二驱动电压；以及像素，与扫描线和数据线连接。像素中的每个像素包括在第一方向上设置的第一子像素、第二子像素和第三子像素。第一驱动电压线、第二驱动电压线和第三驱动电压线在第一方向上交替地设置。像素当中的第一像素中第一驱动电压线中的一条第一驱动电压线的位置不同于像素当中的第二像素中第二驱动电压线中的一条第二驱动电压线的位置。第二像素在第一方向上与第一像素相邻。第一驱动电压线、第二驱动电压线和第三驱动电压线中的至少一条布置在像素中的每个像素中。
像素当中的第三像素中第三驱动电压线中的一条第三驱动电压线的位置可以不同于第一像素中第一驱动电压线的位置以及第二像素中第二驱动电压线的位置。
第一驱动电压线、第二驱动电压线和第三驱动电压线可以在第3N-2像素(其中N是正整数)的第一子像素和第二子像素之间、第3N-1像素的第二子像素和第三子像素之间、以及第3N像素的第三子像素和第3N+1像素的第一子像素之间在第一方向上交替地设置。
像素当中的第三像素中第三驱动电压线中的一条第三驱动电压线的位置可以与第一像素中第一驱动电压线的位置相同，并且不同于第二像素中第二驱动电压线的位置。
第一驱动电压线、第二驱动电压线和第三驱动电压线可以在第2N-1像素(其中N是正整数)的第一子像素和第二子像素之间、以及第2N像素的第二子像素和第三子像素之间在第一方向上交替地设置。
第二像素中第二驱动电压线的位置可以不同于第一像素中第一驱动电压线的位置以及第二像素中第三驱动电压线中的一条第三驱动电压线的位置。
第一驱动电压线、第二驱动电压线和第三驱动电压线可以在第2N-1像素(其中N是正整数)的第二子像素和第三子像素之间、第2N像素的第一子像素和第二子像素之间、以及第2N像素的第三子像素和第2N+1像素的第一子像素之间在第一方向上交替地设置。
第一子像素、第二子像素和第三子像素中的每个子像素可以包括：第一晶体管，根据施加到第一晶体管的栅电极的电压控制在第一晶体管的第一电极和第二电极之间流动的驱动电流；发光元件，连接在第一晶体管和第一驱动电压线中的一条第一驱动电压线之间；第二晶体管，连接在发光元件的第一电极和第二驱动电压线中的一条第二驱动电压线之间；以及第一电容器，连接在第一晶体管的第二电极和第三晶体管之间，其中第三晶体管连接在第一电容器和第三驱动电压线中的一条第三驱动电压线之间。
本发明的实施例提供了一种显示装置，包括：扫描线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸并接收数据电压；第一驱动电压线，在第二方向上延伸并接收第一驱动电压；第二驱动电压线，在第二方向上延伸并接收第二驱动电压，其中第二驱动电压不同于第一驱动电压；以及像素，与扫描线和数据线连接。像素中的每个像素包括在第一方向上设置的第一子像素、第二子像素、第三子像素和第四子像素。第一驱动电压线中的一条第一驱动电压线和第二驱动电压线中的一条第二驱动电压线布置在像素中的每个像素中。
第一驱动电压线和第二驱动电压线可以在第一方向上交替地设置。
第一驱动电压线和第二驱动电压线可以在第2N-1像素(其中N是正整数)的第一子像素和第二子像素之间、第2N-1像素的第四子像素和第2N像素的第一子像素之间、第2N像素的第三子像素和第四子像素之间、以及第2N像素的第四子像素和第2N+1像素的第一子像素之间在第一方向上交替地设置。
第一驱动电压线和第二驱动电压线可以在第2N-1像素(其中N是正整数)的第二子像素和第三子像素之间、第2N-1像素的第四子像素和第2N像素的第一子像素之间、第2N像素的第二子像素和第三子像素之间、以及第2N像素的第四子像素和第2N+1像素的第一子像素之间在第一方向上交替地设置。
显示装置可以进一步包括第三驱动电压线，第三驱动电压线在第二方向上延伸并接收第三驱动电压，其中第三驱动电压可以不同于第一驱动电压和第二驱动电压中的每一个。第一驱动电压线、第二驱动电压线和第三驱动电压线可以在第一方向上交替地设置。
第一驱动电压线、第二驱动电压线和第三驱动电压线可以在第2N-1像素(其中N是正整数)的第一子像素和第二子像素之间、第2N-1像素的第四子像素和第2N像素的第一子像素之间、第2N像素的第三子像素和第四子像素之间、以及第2N像素的第四子像素和第2N+1像素的第一子像素之间在第一方向上交替地设置。
第一驱动电压线、第二驱动电压线和第三驱动电压线可以在第2N-1像素(其中N是正整数)的第二子像素和第三子像素之间、第2N-1像素的第四子像素和第2N像素的第一子像素之间、第2N像素的第二子像素和第三子像素之间、以及第2N像素的第四子像素和第2N+1像素的第一子像素之间在第一方向上交替地设置。
本发明的实施例提供了一种显示装置，包括：扫描线，在第一方向上延伸；数据线，在与第一方向交叉的第二方向上延伸并接收数据电压；驱动电压线，在第二方向上延伸并接收驱动电压；以及子像素，与扫描线、数据线和驱动电压线连接。子像素中的每个子像素可以包括第一晶体管，第一晶体管根据施加到第一晶体管的栅电极的电压控制在第一晶体管的第一电极和第二电极之间流动的驱动电流。驱动电压线中的一条驱动电压线可以布置在子像素中的一个子像素的第一晶体管和数据线当中的与子像素中的该一个子像素连接的数据线相邻的数据线之间。
子像素中的每个子像素可以进一步包括连接在第一晶体管的第二电极和第三晶体管之间的第一电容器，其中第三晶体管连接在第一电容器和驱动电压线中的一条驱动电压线之间。
子像素中的每个子像素可以进一步包括发光元件，发光元件连接在第一晶体管和驱动电压线中的一条驱动电压线之间。
子像素中的每个子像素可以进一步包括根据第一晶体管的驱动电流发光的发光元件以及连接在发光元件的第一电极和驱动电压线中的一条驱动电压线之间的第二晶体管。
附图说明
本发明的这些和/或其他特征将通过参考附图进一步详细描述本发明的实施例而变得明显且更易于理解，其中：
图1是根据本公开实施例的显示装置的透视图；
图2是图1的显示装置的框图；
图3是根据本公开实施例的子像素的电路图；
图4是图示了施加到图3的子像素的信号的波形图；
图5是根据本公开实施例的显示面板的像素的布局图；
图6是图5的第一像素的布局图；
图7是图5的第二像素的布局图；
图8是图7的第二像素的第二子像素的详细布局图；
图9是沿着图8的线I-I’获取的、图5的显示面板的截面图；
图10是沿着图8的线II-II’获取的、图5的显示面板的截面图；
图11是沿着图8的线III-III’获取的、图5的显示面板的截面图；
图12图示了取决于图5的第一驱动电压线和第二驱动电压线的存在的、图5的显示面板的第一区域和第二区域之间的灰度变化；
图13是根据本公开另一实施例的显示面板的像素的布局图；
图14是图13的第三像素的第二子像素的布局图；
图15是根据本公开另一实施例的显示面板的像素的布局图；
图16是根据本公开另一实施例的显示面板的像素的布局图；
图17是根据本公开另一实施例的显示面板的像素的布局图；
图18是根据本公开另一实施例的显示面板的像素的布局图；
图19是根据本公开另一实施例的显示面板的像素的布局图；
图20是根据本公开另一实施例的显示面板的像素的布局图；
图21是根据本公开另一实施例的显示面板的像素的布局图；
图22是根据本公开另一实施例的显示面板的像素的布局图；
图23是根据本公开另一实施例的显示面板的像素的布局图；以及
图24是根据本公开另一实施例的显示面板的像素的布局图。
具体实施方式
现在将参照其中示出了本发明实施例的附图在下文中更全面地描述本发明。然而，本发明可以以不同形式具体化且不应解释为限制于在此所阐述的实施例。相反，提供这些实施例以使本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。遍及说明书，相同的附图标记指示相同的部件。在附图中，为了清楚而夸大层和区域的厚度。
将理解，尽管术语“第一”、“第二”、“第三”等可以在此用于描述各个元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应受限于这些术语。这些术语仅用于区分一个元件、部件、区域、层或区段与另一个元件、部件、区域、层或区段。因此，以下讨论的第一元件、部件、区域、层或区段可以称作第二元件、部件、区域、层或区段而并未脱离在此的教导。
也将理解，当层被称作在另一层或基板“上”时，其可以直接在另一层或基板上，或者也可以存在中间层。相反，当元件被称作“直接”在另一元件“上”时，不存在中间元件。
在此使用的术语仅是为了描述特定实施例的目的且并非旨在限制。如在此所使用的，单数形式“一”和“该”旨在包括复数形式，包括“至少一个”，除非上下文明确给出相反指示。“或”意指“和/或”。“A和B中的至少一个”意指“A和/或B”。如在此所使用的，术语“和/或”包括相关所列项的一个或多个的任意和全部组合。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”指明所述特征、区域、整体、步骤、操作、元件和/或部件的存在，但是并未排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件和/或它们的组的存在或添加。
考虑到所讨论的测量以及与特定量的测量相关联的误差(即，测量系统的限制)，如在此使用的“大约”或“近似”包括所述的值以及如本领域普通技术人员所确定的、对于特定的值的在可接受偏差范围内的平均值。
除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语的术语应被解释为具有与其在相关领域和本公开的背景中的含义一致的含义，并且，除非在此明确如此定义，否则将不在理想化或过度正式的意义上解释。
在此参照作为理想化实施例的示意图示的截面图示描述实施例。因此，可预期作为例如制造技术和/或公差的结果的图示的形状的变化。因此，在此所描述的实施例不应解释为限制于如在此所图示的区域的特定形状，而是应该包括例如由制造所导致的形状偏差。例如，图示或描述为平坦的区域可以通常具有粗糙和/或非线性的特征。此外，可以将图示的锐角倒圆。因此，附图中所图示的区域本质上是示意性的且它们的形状并非旨在图示区域的精确形状也并非旨在限制权利要求的范围。
下文中，将参照附图详细描述本发明的实施例。
图1是根据本公开实施例的显示装置的透视图。
参照图1，作为用于显示运动或静止图像的装置的显示装置10可以不仅用作诸如移动电话、智能电话、平板个人计算机(“PC”)、智能手表、手表电话、移动通信终端、电子记事本、电子书、便携式多媒体播放器(“PMP”)、导航系统和超移动PC(“UMPC”)的便携式电子装置的显示屏，还可以用作诸如电视机(“TV”)、笔记本计算机、监视器、广告牌和物联网(“IoT”)装置的各种其他产品的显示屏。
显示装置10可以是使用有机发光二极管(“OLED”)的OLED显示装置、使用无机半导体的无机发光二极管(“ILED”)显示装置或使用微发光二极管(“micro-LED”)的微LED显示装置。作为示例，显示装置10将在下文中描述为OLED显示装置，但是根据本发明的本公开不限于此。
显示装置10包括显示面板100、显示驱动电路200以及电路板300。
显示面板100可以在平面图中具有基本上矩形的形状，该形状具有在第一方向(即，X轴方向)上的短边以及在第二方向(即，Y轴方向)上的长边。在第一方向(即，X轴方向)上的短边与在第二方向(即，Y轴方向)上的长边相遇处的角部可以倒圆以具有预定的曲率或者可以是直角。根据本发明的显示面板100的平面形状不受特别限制，并且显示面板100可以具有诸如除了矩形形状以外的多边形形状、圆形形状或椭圆形形状的各种其他形状。显示面板100可以是平坦的，但是根据本发明的本公开不限于此。可替代地，显示面板100可以包括形成在显示面板100的两端处并具有均匀或变化的曲率的弯曲部分。显示面板100可以是柔性的，例如是可弯折、可折叠或可卷曲的。
显示面板100可以包括主区域MA和子区域SA。
主区域MA可以包括显示图像的显示区域DA以及在显示区域DA的外围且不显示图像的非显示区域NDA。非显示区域NDA可以限定为从显示区域DA的边缘到显示面板100的边缘的区域。
子区域SA可以在第二方向(或Y轴方向)上从主区域MA的一侧突出。子区域SA在第一方向(或X轴方向)上的长度可以小于主区域MA在第一方向(或X轴方向)上的长度，并且子区域SA在第二方向(或Y轴方向)上的长度可以小于主区域MA在第二方向(或Y轴方向)上的长度。然而，根据本发明的本公开不限于此。
图1图示了子区域SA未折叠，但是子区域SA可以向下折叠以放置在显示面板100的底表面上。当子区域SA向下折叠时，子区域SA可以在基板SUB1(参见图9)的厚度方向(即，Z轴方向)上与主区域MA重叠。显示驱动电路200可以布置在子区域SA中。
显示驱动电路200可以包括或形成为集成电路(“IC”)，并且可以以玻璃上芯片(“COG”)或塑料上芯片(“COP”)方式或者通过超声键合而附接在显示面板100上，但是根据本发明的本公开不限于此。可替代地，显示驱动电路200可以以膜上芯片(“COF”)方式附接在电路板300上。
电路板300可以通过各向异性导电膜附接到显示面板100的子区域SA的一端。结果，电路板300可以与显示面板100和显示驱动电路200电连接。电路板300可以是柔性印刷电路板、印刷电路板或诸如COF的柔性膜。
图2是图1的显示装置的框图。
参照图2，显示装置10进一步包括扫描驱动单元410、发射驱动单元420以及电源单元430。显示装置10可以进一步包括时序控制器210和数据驱动器220。
在显示面板100的显示区域DA中，不仅可以设置子像素SP，而且可以布置与子像素SP连接的扫描线、第一发射线EL1、第二发射线EL2和数据线DL。扫描线可以包括扫描写入线GWL、扫描控制线GCL、第一扫描偏置线EBL1和第二扫描偏置线EBL2。
扫描写入线GWL、扫描控制线GCL、第一扫描偏置线EBL1和第二扫描偏置线EBL2可以在第一方向(或X轴方向)上延伸。第一发射线EL1和第二发射线EL2可以在第一方向(或X轴方向)上延伸。数据线DL可以在与第一方向(或X轴方向)交叉的第二方向(或Y轴方向)上延伸。
子像素SP中的每个可以与扫描写入线GWL中的一条、扫描控制线GCL中的一条、第一扫描偏置线EBL1中的一条、第二扫描偏置线EBL2中的一条、第一发射线EL1中的一条、第二发射线EL2中的一条和数据线DL中的一条连接。
子像素SP中的每个可以包括驱动晶体管、一个或多个开关晶体管、发光元件以及电容器。开关晶体管可以由来自扫描写入线GWL中的一条的扫描写入信号导通，并且可以因此将来自数据线DL中的一条的数据电压施加到驱动晶体管的栅电极。驱动晶体管根据施加到驱动晶体管的栅电极的数据电压将驱动电流供应到发光元件。驱动晶体管和开关晶体管可以是薄膜晶体管(“TFT”)。发光元件可以根据驱动晶体管的驱动电流发光。发光元件可以是包括第一电极、有机发光层和第二电极的OLED。电容器可以将施加到驱动晶体管的栅电极的数据电压维持预定的时间量。稍后将参照图3进一步详细描述子像素SP中的每个。
在显示面板100的非显示区域NDA中，可以布置用于将信号施加到扫描写入线GWL、扫描控制线GCL、第一扫描偏置线EBL1和第二扫描偏置线EBL2的扫描驱动单元410以及用于将信号施加到第一发射线EL1和第二发射线EL2的发射驱动单元420。扫描驱动单元410可以布置在显示面板100的一侧，并且发射驱动单元420可以布置在显示面板100的对侧。然而，根据本发明的本公开不限于此。
扫描驱动单元410可以与显示驱动电路200的时序控制器210连接。扫描驱动单元410可以从时序控制器210接收扫描驱动单元控制信号SCS。
扫描驱动单元410可以包括扫描写入信号输出部分411、扫描控制信号输出部分412、第一扫描偏置信号输出部分413以及第二扫描偏置信号输出部分414。扫描写入信号输出部分411可以根据扫描驱动单元控制信号SCS产生扫描写入信号，并且可以将扫描写入信号输出到扫描写入线GWL。扫描控制信号输出部分412可以根据扫描驱动单元控制信号SCS产生扫描控制信号，并且可以将扫描控制信号输出到扫描控制线GCL。第一扫描偏置信号输出部分413可以根据扫描驱动单元控制信号SCS产生第一扫描偏置信号，并且可以将第一扫描偏置信号输出到第一扫描偏置线EBL1。第二扫描偏置信号输出部分414可以根据扫描驱动单元控制信号SCS产生第二扫描偏置信号，并且可以将第二扫描偏置信号输出到第二扫描偏置线EBL2。
发射驱动单元420可以与显示驱动电路200的时序控制器210连接。发射驱动单元420可以从时序控制器210接收发射控制信号ECS。
发射驱动单元420可以包括第一发射驱动器421和第二发射驱动器422。第一发射驱动器421可以根据发射控制信号ECS产生第一发射信号，并且可以将第一发射信号输出到第一发射线EL1。第二发射驱动器422可以根据发射控制信号ECS产生第二发射信号，并且可以将第二发射信号输出到第二发射线EL2。
显示驱动电路200的时序控制器210从电路板300接收数字视频数据DATA和时序信号。时序控制器210可以产生用于控制扫描驱动单元410的操作时序的扫描驱动单元控制信号SCS、用于控制发射驱动单元420的操作时序的发射控制信号ECS以及用于控制数据驱动器220的操作时序的数据控制信号DCS。时序控制器210可以分别将扫描驱动单元控制信号SCS和发射控制信号ECS输出到扫描驱动单元410和发射驱动单元420。时序控制器210可以将数字视频数据DATA和数据控制信号DCS输出到数据驱动器220。
数据驱动器220将数字视频数据DATA转换为模拟(正/负)数据电压并将模拟数据电压输出到数据线DL。结果，子像素SP由来自扫描驱动单元410的扫描写入信号选择，并且从数据驱动器220供应的数据电压可以被供应到所选择的子像素SP。
电源单元430可以产生多个驱动电压并且可以将这些驱动电压提供到显示面板100。例如，电源单元430可以产生第一驱动电压VSS、第二驱动电压VINT、第三驱动电压VREF和第四驱动电压VDD，并且可以将第一驱动电压VSS、第二驱动电压VINT、第三驱动电压VREF和第四驱动电压VDD提供到显示面板100。稍后将参照图3详细描述第一驱动电压VSS、第二驱动电压VINT、第三驱动电压VREF和第四驱动电压VDD。
图3是根据本公开实施例的子像素的电路图。
参照图3，子像素SP可以与扫描写入线GWL、扫描控制线GCL、第一扫描偏置线EBL1、第二扫描偏置线EBL2、第一发射线EL1、第二发射线EL2和数据线DL连接。此外，子像素SP可以与被提供低电位电压即第一驱动电压VSS的第一驱动电压线VSL、被施加初始化电压即第二驱动电压VINT的第二驱动电压线VIL、被施加参考电压即第三驱动电压VREF的第三驱动电压线VRL以及被施加高电位电压即第四驱动电压VDD的第四驱动电压线VDL连接。即，第一驱动电压线VSL可以是低电位电压线，第二驱动电压线VIL可以是初始化电压线，第三驱动电压线VRL可以是参考电压线，并且第四驱动电压线VDL可以是高电位电压线。第一驱动电压VSS可以低于第二驱动电压VINT。第三驱动电压VREF可以高于第四驱动电压VDD。第四驱动电压VDD可以高于第二驱动电压VINT。
子像素SP可以包括多个晶体管(第一至第八晶体管)T1至T8、发光元件LE、第一电容器Cpr以及第二电容器Cst。
第一晶体管T1可以包括栅电极、第一电极和第二电极。第一晶体管T1可以是根据施加到第一晶体管T1的栅电极的数据电压控制在第一晶体管T1的第一电极和第二电极之间流动的漏-源电流(下文中，称作驱动电流Ids)的驱动晶体管。流过第一晶体管T1的沟道的驱动电流Ids与第一晶体管T1的栅-源电压Vgs和阈值电压之间的差的平方成正比，如由等式(1)所示：
Ids＝k′×(Vgs-Vth)2…(1)
其中k’表示由第一晶体管T1的结构和物理特性所确定的比例系数，Vgs表示第一晶体管T1的栅-源电压，并且Vth表示第一晶体管T1的阈值电压。
发光元件LE根据驱动电流Ids发光。由发光元件LE发射的光的量可以与驱动电流Ids成正比。发光元件LE可以布置在第七晶体管T7和第一驱动电压线VSL之间。发光元件LE的第一电极可以与第七晶体管T7的第二电极连接，，并且发光元件LE的第二电极可以与第一驱动电压线VSL连接。发光元件LE的第一电极可以是阳极电极，并且发光元件LE的第二电极可以是阴极电极。
发光元件LE可以是包括第一电极、第二电极以及布置在第一电极和第二电极之间的有机发光层的OLED。可替代地，发光元件LE可以是包括第一电极、第二电极以及布置在第一电极和第二电极之间的无机半导体的ILED。可替代地，发光元件LE可以是包括第一电极、第二电极以及布置在第一电极和第二电极之间的量子点发光层的量子点发光元件。可替代地，发光元件LE可以是微LED。
第二晶体管T2可以布置在发光元件LE的第一电极与第二驱动电压线VIL之间。第二晶体管T2可以由来自第一扫描偏置线EBL1的第一扫描偏置信号导通以将发光元件LE的第一电极与第二驱动电压线VIL连接。结果，来自第二驱动电压线VIL的第二驱动电压VINT可以被施加到发光元件LE的第一电极。第一扫描偏置线EBL1可以与第二晶体管T2的栅电极连接，第二晶体管T2的第一电极可以与发光元件LE的第一电极连接，并且第二晶体管T2的第二电极可以与第二驱动电压线VIL连接。
第三晶体管T3可以布置在第一电容器Cpr的第一电极与第三驱动电压线VRL之间。第三晶体管T3可以由来自第一扫描偏置线EBL1的第一扫描偏置信号导通以将第一电容器Cpr的第一电极与第三驱动电压线VRL连接。结果，来自第三驱动电压线VRL的第三驱动电压VREF可以被施加到第一电容器Cpr的第一电极。第三晶体管T3的栅电极可以与第一扫描偏置线EBL1连接，第三晶体管T3的第二电极可以与第一电容器Cpr的第一电极连接，并且第三晶体管T3的第一电极可以与第三驱动电压线VRL连接。
第四晶体管T4可以布置在第一电容器Cpr的第一电极与数据线DL之间。第四晶体管T4可以由来自扫描写入线GWL的扫描写入信号导通以将第一电容器Cpr的第一电极与数据线DL连接。结果，来自数据线DL的数据电压可以被施加到第一电容器Cpr的第一电极。第四晶体管T4的栅电极可以与扫描写入线GWL连接，第四晶体管T4的第二电极可以与第一电容器Cpr的第一电极连接，并且第四晶体管T4的第一电极可以与数据线DL连接。
第五晶体管T5可以布置在第一晶体管T1的栅电极和第二电极之间。第五晶体管T5可以由来自扫描控制线GCL的扫描控制信号导通以将第一晶体管T1的栅电极与第一晶体管T1的第二电极连接。即，当第五晶体管T5导通时，第一晶体管T1的栅电极和第二电极连接，且结果，第一晶体管T1作为二极管操作。第五晶体管T5的栅电极可以与扫描控制线GCL连接，第五晶体管T5的第一电极可以与第一晶体管T1的第二电极连接，并且第五晶体管T5的第二电极可以与第一晶体管T1的栅电极连接。
第六晶体管T6可以布置在第一晶体管T1的第一电极与第四驱动电压线VDL之间。第六晶体管T6可以由来自第一发射线EL1的第一发射信号导通以将第一晶体管T1的第一电极与第四驱动电压线VDL连接。结果，来自第四驱动电压线VDL的第四驱动电压VDD可以被施加到第一晶体管T1的第一电极。第六晶体管T6的栅电极可以与第一发射线EL1连接，第六晶体管T6的第一电极可以与第四驱动电压线VDL连接，并且第六晶体管T6的第二电极可以与第一晶体管T1的第一电极连接。
第七晶体管T7可以连接在第一晶体管T1的第二电极与发光元件LE的第一电极之间。第七晶体管T7可以由来自第二发射线EL2的第二发射信号导通以将第一晶体管T1的第二电极与发光元件LE的第一电极连接。第七晶体管T7的栅电极可以与第二发射线EL2连接，第七晶体管T7的第一电极可以与第一晶体管T1的第二电极连接，并且第七晶体管T7的第二电极可以与发光元件LE的第一电极连接。当第六晶体管T6和第七晶体管T7都导通时，驱动电流Ids可以被提供到发光元件LE。
第八晶体管T8可以连接在第一晶体管T1的第二电极与第二发射线EL2之间。第八晶体管T8可以由来自第二扫描偏置线EBL2的第二扫描偏置信号导通以将第一晶体管T1的第二电极与第二发射线EL2连接。第八晶体管T8的栅电极可以与第二扫描偏置线EBL2连接，第八晶体管T8的第一电极可以与第二发射线EL2连接，并且第八晶体管T8的第二电极可以与第一晶体管T1的第二电极连接。
第一电容器Cpr可以形成在第一晶体管T1的第二电极与第三晶体管T3的第一电极之间。第一电容器Cpr的第一电极可以与第三晶体管T3的第一电极连接，并且第一电容器Cpr的第二电极可以与第一晶体管T1的第二电极连接。
第二电容器Cst形成在第一晶体管T1的栅电极与第四驱动电压线VDL之间。第二电容器Cst的第一电极可以与第一晶体管T1的栅电极连接，并且第二电容器Cst的第二电极可以与第四驱动电压线VDL连接。
第一晶体管T1至第八晶体管T8中的每个晶体管的第一电极和第二电极中的一个电极可以是源电极，并且第一晶体管T1至第八晶体管T8中的每个晶体管的另一个电极可以是漏电极。第一晶体管T1至第八晶体管T8的有源层可以包括多晶硅、非晶硅和氧化物半导体中的任一种或者由多晶硅、非晶硅和氧化物半导体中的任一种形成。在第一晶体管T1至第八晶体管T8的有源层包括多晶硅或者由多晶硅形成的情形中，第一晶体管T1至第八晶体管T8的有源层可以由低温多晶硅(“LTPS”)工艺形成。
图3图示了第一晶体管T1至第八晶体管T8是P型金属氧化物半导体场效应晶体管(“MOSFET”)，但是根据本发明的本公开不限于此。可替代地，第一晶体管T1至第八晶体管T8可以是N型MOSFET。
图3图示了子像素SP包括八个晶体管和两个电容器，但是根据本发明的子像素SP的配置不限于图3中所示。
图4是图示了施加到图3的子像素的信号的波形图。
图4图示了分别来自与图3的子像素SP连接的扫描写入线GWL、扫描控制线GCL、第一扫描偏置线EBL1、第二扫描偏置线EBL2、第一发射线EM1和第二发射线EM2的扫描写入信号GW、扫描控制信号GC、第一扫描偏置信号EB1、第二扫描偏置信号EB2、第一发射信号EM1和第二发射信号EM2。
参照图4，扫描写入信号GW是用于控制第四晶体管T4的导通或截止的信号。扫描控制信号GC是用于控制第五晶体管T5的导通或截止的信号。第一扫描偏置信号EB1是用于控制第二晶体管T2和第三晶体管T3的导通或截止的信号。第二扫描偏置信号EB2是用于控制第八晶体管T8的导通或截止的信号。第一发射信号EM1是用于控制第六晶体管T6的导通或截止的信号。第二发射信号EM2是用于控制第七晶体管T7的导通或截止的信号。
扫描写入信号GW、扫描控制信号GC、第一扫描偏置信号EB1、第二扫描偏置信号EB2、第一发射信号EM1和第二发射信号EM2可以以第一帧时段的间隔产生。第一帧时段可以包括第一时段t1至第七时段t7。第一时段t1可以是期间第一晶体管T1的栅电极被初始化的时段，第二时段t2可以是期间阈值电压被采样到第一晶体管T1的栅电极的时段，第三时段t3可以是期间数据电压被供应到第一晶体管T1的栅电极的时段，第四时段t4至第六时段t6可以是期间导通偏置电压被施加到第一晶体管T1并且发光元件LE的第一电极被初始化的时段，并且第七时段t7是期间发光元件LE根据来自第一晶体管T1的驱动电流Ids发光的时段。
扫描写入信号GW可以在第三时段t3期间具有栅导通电压，并且可以在其他时段期间具有栅截止电压。扫描控制信号GC可以在第一时段t1至第三时段t3期间具有栅导通电压，并且可以在其他时段期间具有栅截止电压。第一扫描偏置信号EB1可以在第一时段t1、第二时段t2、第五时段t5和第六时段t6期间具有栅导通电压，并且可以在其他时段期间具有栅截止电压。第二扫描偏置信号EB2可以在第四时段t4和第五时段t5期间具有栅导通电压，并且可以在其他时段期间具有栅截止电压。第一发射信号EM1可以在第二时段t2和第七时段t7期间具有栅导通电压，并且可以在其他时段期间具有栅截止电压。第二发射信号EM2可以在第一时段t1、第六时段t6和第七时段t7期间具有栅导通电压，并且可以在其他时段期间具有栅截止电压。
栅导通电压可以对应于可导通第二晶体管T2至第八晶体管T8的导通电压。栅截止电压可以是可截止第二晶体管T2至第八晶体管T8的截止电压。栅导通电压可以低于栅截止电压。
下文中将参照图3和图4描述在第一时段t1至第七时段t7期间子像素SP的操作。
第一，由于在第一时段t1期间第二晶体管T2、第五晶体管T5和第七晶体管T7导通，因此第一晶体管T1的栅电极和发光元件LE的第一电极可以与第二驱动电压线VIL连接。结果，第一晶体管T1的栅电极和发光元件LE的第一电极可以被初始化为第二驱动电压线VIL的第二驱动电压VINT。
此外，由于在第一时段t1期间第三晶体管T3导通，因此第一电容器Cpr的第一电极可以与第三驱动电压线VRL连接。结果，第一电容器Cpr的第一电极可以被初始化为来自第三驱动电压线VRL的第三驱动电压VREF。
第二，由于在第二时段t2期间第五晶体管T5和第六晶体管T6导通，因此第一晶体管T1可以作为二极管操作，并且来自第四驱动电压线VDL的第四驱动电压VDD可以被施加到第一晶体管T1的第一电极。由于第一晶体管T1的栅-源电压Vgs低于第一晶体管T1的阈值电压，因此第一晶体管T1可以形成电流路径，直至栅-源电压Vgs达到阈值电压。结果，在第二时段t2期间，第一晶体管T1的阈值电压可以被采样到第一晶体管T1的栅电极。
此外，由于在第二时段t2期间第二晶体管T2导通，因此来自第二驱动电压线VIL的第二驱动电压VINT可以被施加到发光元件LE的第一电极。此外，由于在第二时段t2期间第三晶体管T3导通，因此来自第三驱动电压线VRL的第三驱动电压VREF可以被施加到第一电容器Cpr的第一电极。
第三，由于在第三时段t3期间第四晶体管T4导通，因此第一电容器Cpr的第一电极可以与数据线DL连接。结果，来自数据线DL的数据电压可以被施加到第一电容器Cpr的第一电极。
此外，由于在第三时段t3期间第五晶体管T5导通，因此第一晶体管T1的栅电极和第二电极可以连接在一起。因此，第一电容器Cpr的第一电极中的电压变化可以反映到第一晶体管T1的栅电极。结果，数据电压可以被施加(或采样)到第一晶体管T1的栅电极。
第四，由于在第四时段t4期间第八晶体管T8导通，因此来自第二发射线EL2的第二发射信号EM2的栅截止电压可以被施加到第一晶体管T1的第二电极。结果，在第四时段t4期间，与第一晶体管T1的栅电极处的电压相对应的电流可以在第一晶体管T1的第一电极和第二电极之间流动。即，导通偏置电压可以被施加到第一晶体管T1。
第五，由于在第五时段t5期间第二晶体管T2和第三晶体管T3导通，因此发光元件LE的第一电极可以被初始化为来自第二驱动电压线VIL的第二驱动电压VINT，并且第一电容器Cpr的第一电极可以被初始化为来自第三驱动电压线VRL的第三驱动电压VREF。此外，由于在第五时段t5期间第八晶体管T8导通，因此导通偏置电压可以被施加到第一晶体管T1。
第六，由于在第六时段t6期间第二晶体管T2和第七晶体管T7导通，因此第一晶体管T1的第二电极和发光元件LE的第一电极可以被初始化为来自第二驱动电压线VIL的第二驱动电压VINT。此外，由于在第六时段t6期间第三晶体管T3导通，因此第一电容器Cpr的第一电极可以被初始化为来自第三驱动电压线VRL的第三驱动电压VREF。
第七，由于在第七时段t7期间第六晶体管T6和第七晶体管T7导通，因此第一晶体管T1的第一电极可以与第四驱动电压线VDL连接，并且第一晶体管T1的第二电极可以与发光元件LE连接。结果，根据第一晶体管T1的栅电极处的电压而在第一晶体管T1中流动的驱动电流Ids可以被提供到发光元件EL。
图5是根据本公开实施例的显示面板的像素的布局图。
为了方便，图5仅图示了显示面板100中在第一方向(或X轴方向)上设置的第一像素PX1至第六像素PX6。
参照图5，第一像素PX1至第六像素PX6中的每个可以包括在第一方向(或X轴方向)上设置的第一子像素SP1、第二子像素SP2和第三子像素SP3。第一子像素SP1、第二子像素SP2和第三子像素SP3可以分别发射第一颜色、第二颜色和第三颜色的光，并且第一颜色、第二颜色和第三颜色可以分别是红色、绿色和蓝色。然而，根据本发明的本公开不限于该颜色的组合和顺序。图5图示了第一像素PX1至第六像素PX6中的每个包括三个子像素，但是第一像素PX1至第六像素PX6中的每个的子像素的数目不受特别限制。
第一驱动电压线VSL和第二驱动电压线VIL可以在第二方向(或Y轴方向)上延伸。第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上交替地设置。即，第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL、第一驱动电压线VSL和第二驱动电压线VIL的顺序设置。
第一驱动电压线VSL中的一条或第二驱动电压线VIL中的一条可以布置在每个像素中。例如，第一驱动电压线VSL可以布置在第一像素PX1、第三像素PX3和第五像素PX5中，并且第二驱动电压线VIL可以布置在第二像素PX2、第四像素PX4和第六像素PX6中。
第一像素PX1、第三像素PX3和第五像素PX5中第一驱动电压线VSL的位置可以与第二像素PX2、第四像素PX4和第六像素PX6中第二驱动电压线VIL的位置相同。即，第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间、第三像素PX3的第二子像素SP2和第三子像素SP3之间以及第五像素PX5的第二子像素SP2和第三子像素SP3之间。第二驱动电压线VIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间、第四像素PX4的第二子像素SP2和第三子像素SP3之间以及第六像素PX6的第二子像素SP2和第三子像素SP3之间。
通过在每个像素的第二子像素SP2和第三子像素SP3之间设置第一驱动电压线VSL中的一条或第二驱动电压线VIL中的一条，如图5中所示，可以有效地防止或抑制第二子像素SP2的第一晶体管T1受到与第三子像素SP3连接的数据线DL的影响。下文中将参照图6和图7对此进行详细描述。
图6是图5的第一像素的布局图。图7是图5的第二像素的布局图。
图6图示了第一像素PX1的第一子像素SP1、第二子像素SP2和第三子像素SP3，并且图7图示了第二像素PX2的第一子像素SP1、第二子像素SP2和第三子像素SP3。
参照图6和图7，在第一像素PX1和第二像素PX2中的每个中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以在第一方向(或X轴方向)上设置。第二驱动电压线VIL可以包括在第一方向(或X轴方向)上延伸的第二水平驱动电压线HVIL以及在第二方向(或Y轴方向)上延伸的第二垂直驱动电压线VVIL。第三驱动电压线VRL可以包括在第一方向(或X轴方向)上延伸的第三水平驱动电压线HVRL以及在第二方向(或Y轴方向)上延伸的第三垂直驱动电压线VVRL。第四驱动电压线VDL可以包括在第一方向(或X轴方向)上延伸的第四水平驱动电压线HVDL、在第二方向(或Y轴方向)上延伸的第四垂直驱动电压线VVDL以及在第一方向(或X轴方向)上延伸的存储电压线VSTL。
在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个中，第三水平驱动电压线HVRL、扫描写入线GWL、第一扫描偏置线EBL1、第二水平驱动电压线HVIL、第一发射线EL1、第四水平驱动电压线HVDL、存储电压线VSTL、修复线RPL、扫描控制线GCL、第二扫描偏置线EBL2和第二发射线EL2可以在第一方向(或X轴方向)上延伸并且可以在第二方向(或Y轴方向)上设置。在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个中，数据线DL、第四垂直驱动电压线VVDL和第三垂直驱动电压线VVRL可以在第二方向(或Y轴方向)上延伸并且可以在第一方向(或X轴方向)上设置。
第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间。第二驱动电压线VIL的第二垂直驱动电压线VVIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间。
第一像素PX1和第二像素PX2中的每个的第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可以包括第一晶体管T1至第八晶体管T8、第一电容器Cpr以及第二电容器Cst。
第一晶体管T1可以在第一方向(或X轴方向)上布置在两条相邻数据线DL之间。第一晶体管T1可以在第二方向(或Y轴方向)上布置在第四水平驱动电压线HVDL和修复线RPL之间。第一晶体管T1可以在第三方向(即，Z轴方向)上与存储电压线VSTL重叠。
第二晶体管T2可以在第二方向(或Y轴方向)上布置在第一扫描偏置线EBL1和第一发射线EL1之间。第二晶体管T2的至少一部分可以在第三方向(即，Z轴方向)上与数据线DL和第二水平驱动电压线HVIL重叠。
第三晶体管T3可以在第一方向(或X轴方向)上布置在第四垂直驱动电压线VVDL和第三垂直驱动电压线VVRL之间。第三晶体管T3可以在第二方向(或Y轴方向)上布置在扫描写入线GWL和第一扫描偏置线EBL1之间。
第四晶体管T4可以在第一方向(或X轴方向)上布置在数据线DL与第四垂直驱动电压线VVDL之间。第四晶体管T4可以在第二方向(或Y轴方向)上布置在扫描写入线GWL和第一扫描偏置线EBL1之间。
第五晶体管T5可以在第二方向(或Y轴方向)上布置在修复线RPL和扫描控制线GCL之间。第五晶体管T5的至少一部分可以在第三方向(即，Z轴方向)上与第四垂直驱动电压线VVDL重叠。
第六晶体管T6可以在第二方向(或Y轴方向)上布置在第一发射线EL1和第一晶体管T1之间。第六晶体管T6的至少一部分可以在第三方向(即，Z轴方向)上与第四水平驱动电压线HVDL和第四垂直驱动电压线VVDL重叠。
第七晶体管T7可以在第一方向(或X轴方向)上布置在数据线DL与第四垂直驱动电压线VVDL之间。第七晶体管T7可以在第二方向(或Y轴方向)上布置在修复线RPL和扫描控制线GCL之间。
第八晶体管T8可以在第二方向(或Y轴方向)上布置在扫描控制线GCL和第二发射线EL2之间。第八晶体管T8可以在第三方向(即，Z轴方向)上与第二扫描偏置线EBL2和第四垂直驱动电压线VVDL重叠。
第一电容器Cpr可以包括在第三方向(即，Z轴方向)上重叠的第一电容器电极CPRE1和第二电容器电极CPRE2。即，第一电容器电极CPRE1可以是第一电容器Cpr的第一电极，并且第二电容器电极CPRE2可以是第一电容器Cpr的第二电极。第一电容器Cpr可以在第二方向(或Y轴方向)上布置在第一发射线EL1和第一扫描偏置线EBL1之间。第一电容器Cpr可以在第三方向(即，Z轴方向)上与第二水平驱动电压线HVIL、第三垂直驱动电压线VVRL和第四垂直驱动电压线VVDL重叠。
第二电容器Cst可以包括第一晶体管T1的栅电极G1以及存储电压线VSTL的在第三方向(即，Z轴方向)上与第一晶体管T1的栅电极G1重叠的部分。即，第一晶体管T1的栅电极G1可以是第二电容器Cst的第一电极，并且存储电压线VSTL的该部分可以是第二电容器Cst的第二电极。第二电容器Cst可以在第一方向(或X轴方向)上布置在两条相邻数据线DL之间。第二电容器Cst可以在第二方向(或Y轴方向)上布置在第四水平驱动电压线HVDL和修复线RPL之间。第二电容器Cst可以在第三方向(即，Z轴方向)上与第三垂直驱动电压线VVRL和第四垂直驱动电压线VVDL重叠。
参照图6和图7，第一子像素SP1、第二子像素SP2和第三子像素SP3的第一晶体管T1可能受到它们各自的邻近数据线DL的影响。例如，如果白灰度数据电压被施加到第一子像素SP1、第二子像素SP2和第三子像素SP3的第一晶体管T1的栅电极G1且黑灰度数据电压被施加到数据线DL，则在第一子像素SP1、第二子像素SP2和第三子像素SP3的第一晶体管T1的栅电极G1处的电压可能由于数据线DL的存在而增大。结果，第一子像素SP1、第二子像素SP2和第三子像素SP3的第一晶体管T1的驱动电流Ids可能变得低于所期望的驱动电流Ids，并且第一子像素SP1、第二子像素SP2和第三子像素SP3的发光元件LE的发射亮度也可能变得低于所期望的发射亮度。即，第一子像素SP1、第二子像素SP2和第三子像素SP3可以显示低于所期望的灰度的灰度，在该情形中，显示的品质可能降低，如图12中所示。
为了防止或抑制第一子像素SP1、第二子像素SP2和第三子像素SP3的第一晶体管T1受到数据线DL的影响，优选地第一驱动电压线VSL以及第二驱动电压线VIL的第二垂直驱动电压线VVIL可以在每两个相邻子像素SP之间交替地设置。然而，在该情形中，子像素SP的集成密度可以增大，并且每英寸像素(“PPI”)可以因此增多。结果，可能没有足够的空间以在每两个相邻子像素SP之间交替地设置第一驱动电压线VSL和第二驱动电压线VIL的第二垂直驱动电压线VVIL。
在第一子像素SP1、第二子像素SP2和第三子像素SP3分别发射红光、绿光和蓝光的情形中，对应的像素的亮度可以受到第二子像素SP2中亮度变化的影响最大，并且受到第三子像素SP3中亮度变化的影响最小。因此，需要最小化第二子像素SP2的亮度变化以最小化对应的像素的亮度变化。
在第一像素PX1至第六像素PX6中的每个中，第一驱动电压线VSL或第二驱动电压线VIL的第二垂直驱动电压线VVIL可以布置在第二子像素SP2的第一晶体管T1与第三子像素SP3的数据线DL之间，该数据线DL是最邻近第二子像素SP2的第一晶体管T1的数据线DL，以最小化第二子像素SP2的亮度变化。结果，可以有效地防止或抑制第二子像素SP2的第一晶体管T1受到第三子像素SP3的数据线DL的影响。
图6和图7图示了第一驱动电压线VSL或第二驱动电压线VIL的第二垂直驱动电压线VVIL布置在第二子像素SP2的第一晶体管T1与第三子像素SP3的数据线DL之间，但是根据本发明的本公开不限于此。即，通过在第一子像素SP1的第一晶体管T1和第二子像素SP2的数据线DL之间设置第一驱动电压线VSL或第二驱动电压线VIL的第二垂直驱动电压线VVIL，可以防止或抑制第一子像素SP1的第一晶体管T1受到第二子像素SP2的数据线DL的影响。此外，通过在第三子像素SP3的第一晶体管T1和下一个像素的第一子像素SP1的数据线DL之间设置第一驱动电压线VSL或第二驱动电压线VIL的第二垂直驱动电压线VVIL，可以有效地防止或抑制第三子像素SP3的第一晶体管T1受到下一个像素的第一子像素SP1的数据线DL的影响。
图8是图7的第二像素的第二子像素的详细布局图。
参照图8，有源层ACT可以包括在第一方向(或X轴方向)上设置的第三水平驱动电压线HVRL、以及第一晶体管T1至第八晶体管T8的沟道CH1至CH8、第一电极S1至S8和第二电极D1至D8。第三水平驱动电压线HVRL、第三晶体管T3的沟道CH3、第一电极S3和第二电极D3、以及第四晶体管T4的沟道CH4、第一电极S4和第二电极D4可以相互连接。第一晶体管T1、第二晶体管T2和第五晶体管T5至第八晶体管T8的沟道CH1、CH2和CH5至CH8、第一电极S1、S2和S5至S8以及第二电极D1、D2和D5至D8可以相互连接。
第一晶体管T1至第八晶体管T8的沟道CH1至CH8可以是半导体区域，并且第三水平驱动电压线HVRL和第一晶体管T1至第八晶体管T8的第一电极S1至S8以及第二电极D1至D8可以是具有导电性的导电区域。
第一栅金属层GML1可以包括第一晶体管T1至第八晶体管T8的栅电极G1至G8以及第一电容器Cpr的第二电极CPRE2。第一晶体管T1至第八晶体管T8的栅电极G1至G8以及第一电容器Cpr的第二电极CPRE2可以形成为岛。
第二栅金属层GML2可以包括存储电压线VSTL、修复线RPL以及第一电容器Cpr的第一电极CPRE1。第一电容器Cpr的第一电极CPRE1可以形成为岛。
第一源金属层SDL1可以包括在第一方向(或X轴方向)上延伸的扫描写入线GWL、第一扫描偏置线EBL1、第二水平驱动电压线HVIL、第一发射线EL1、第四水平驱动电压线HVDL、扫描控制线GCL、第二扫描偏置线EBL2和第二发射线EL2。第一源金属层SDL1可以进一步包括形成为岛的数据连接电极DCE、第三驱动连接电极VRE、第一电容器连接电极CPB1、第二电容器连接电极CPB2、第一阳极连接电极ANDE1和栅连接电极GCE。
栅连接电极GCE可以通过第一栅接触孔GCT1与第一晶体管T1的栅电极G1连接。栅连接电极GCE可以通过第九栅接触孔GCT9与第五晶体管T5的第二电极D5连接。
第一扫描偏置线EBL1可以通过第二栅接触孔GCT2与第二晶体管T2的栅电极G2连接。第一扫描偏置线EBL1可以通过第三栅接触孔GCT3与第三晶体管T3的栅电极G3连接。
扫描写入线GWL可以通过第四栅接触孔GCT4与第四晶体管T4的栅电极G4连接。扫描控制线GCL可以通过第五栅接触孔GCT5与第五晶体管T5的栅电极G5连接。
第一发射线EL1可以通过第六栅接触孔GCT6与第六晶体管T6的栅电极G6连接。第二发射线EL2可以通过第七栅接触孔GCT7与第七晶体管T7的栅电极G7连接。第二扫描偏置线EBL2可以通过第八栅接触孔GCT8与第八晶体管T8的栅电极G8连接。
第二水平驱动电压线HVIL可以通过第一初始化接触孔VICT1与第二晶体管T2的第二电极D2连接。第三驱动连接电极VRE可以通过第一参考接触孔VRCT1与第三晶体管T3的第一电极S3连接。数据连接电极DCE可以通过第一数据接触孔DCT1与第四晶体管T4的第一电极S4连接。
第四水平驱动电压线HVDL可以通过第一高电位接触孔VDCT1与第六晶体管T6的第一电极S6连接。第四水平驱动电压线HVDL可以通过第二高电位接触孔VDCT2与存储电压线VSTL连接。
第二发射线EL2可以通过发射接触孔ECT与第八晶体管T8的第一电极S8连接。第一阳极连接电极ANDE1可以通过第一阳极接触孔ANCT1与第七晶体管T7的第二电极D7连接。
第一电容器连接电极CPB1可以通过第二电容器接触孔CPCT2与第三晶体管T3和第四晶体管T4的第二电极D3和D4连接。第一电容器连接电极CPB1可以通过第一电容器接触孔CPCT1与第一电容器Cpr的第一电极CPRE1连接。
第二电容器连接电极CPB2可以通过第三电容器接触孔CPCT3与第一电容器Cpr的第二电极CPRE2连接。第二电容器连接电极CPB2可以通过第四电容器接触孔CPCT4与第一晶体管T1的第二电极D1连接。
第二源金属层SDL2可以包括在第二方向(或Y轴方向)上延伸的(图6和图7的)数据线DL、第四垂直驱动电压线VVDL、第三垂直驱动电压线VVRL、第二垂直驱动电压线VVIL和第一驱动电压线VSL。第二源金属层SDL2可以进一步包括形成为岛的第二阳极连接电极ANDE2。
数据线DL可以通过第二数据接触孔DCT2与数据连接电极DCE连接。第二数据接触孔DCT2的尺寸可以大于第一数据接触孔DCT1的尺寸。
第三垂直驱动电压线VVRL可以通过第二参考接触孔VRCT2与第三驱动连接电极VRE连接。第二参考接触孔VRCT2的尺寸可以大于第一参考接触孔VRCT1的尺寸。
第四垂直驱动电压线VVDL可以通过第三高电位接触孔VDCT3与第四水平驱动电压线HVDL连接。第三高电位接触孔VDCT3的尺寸可以大于第一高电位接触孔VDCT1和第二高电位接触孔VDCT2的尺寸中的每个。
第二垂直驱动电压线VVIL可以通过第二初始化接触孔VICT2与第二水平驱动电压线HVIL连接。第二水平驱动电压线HVIL可以包括突出部分PP，突出部分PP在第二水平驱动电压线HVIL与第二垂直驱动电压线VVIL重叠的区域中在第二方向(或Y轴方向)上突出，如图8中所示，并且第二垂直驱动电压线VVIL可以与突出部分PP连接。
第一驱动电压线VSL可以通过第一驱动接触孔VSCT与第一驱动连接电极VSE连接，如图6中所示。第一驱动连接电极VSE可以形成为岛。
由于第二垂直驱动电压线VVIL布置在第二子像素SP2的第一晶体管T1的栅电极G1与第三子像素SP3的数据线DL之间，如图8中所示，因此可以有效地防止或抑制第二子像素SP2的第一晶体管T1的栅电极G1受到第三子像素SP3的数据线DL的影响。
此外，第二垂直驱动电压线VVIL布置在栅连接电极GCE和第三子像素SP3的数据线DL之间，栅连接电极GCE与第二子像素SP2的第一晶体管T1的栅电极G1连接。结果，可以防止或抑制第二子像素SP2的栅连接电极GCE受到第三子像素SP3的数据线DL的影响。因此，可以进一步防止或抑制第二子像素SP2的第一晶体管T1的栅电极G1受到第三子像素SP3的数据线DL的影响。
此外，第二垂直驱动电压线VVIL布置在第五晶体管T5的第二电极D5与第三子像素SP3的数据线DL之间，第二电极D5经由栅连接电极GCE与第一晶体管T1的栅电极G1连接。结果，可以有效地防止或抑制第二子像素SP2的第五晶体管T5的第二电极D5受到第三子像素SP3的数据线DL的影响。因此，可以进一步防止或抑制第二子像素SP2的第一晶体管T1的栅电极G1受到第三子像素SP3的数据线DL的影响。
图9是沿着图8的线I-I’获取的、图5的显示面板的截面图。图10是沿着图8的线II-II’获取的、图5的显示面板的截面图。图11是沿着图8的线III-III’获取的、图5的显示面板的截面图。
为了方便，图9至图11仅图示了图8的第四晶体管T4、第一电容器Cpr、第一阳极连接电极ANDE1和第二阳极连接电极ANDE2、第七晶体管T7、第一晶体管T1、第二水平驱动电压线HVIL和第二垂直驱动电压线VVIL。
参照图9至图11，TFT层TFTL、发光元件层EML和封装层TFE可以顺序地布置在基板SUB1上。
TFT层TFTL包括遮光层BML、缓冲膜BF、有源层ACT、第一栅金属层GML1、第二栅金属层GML2、第一源金属层SDL1、第二源金属层SDL2、栅绝缘膜130、第一层间绝缘膜141、第二层间绝缘膜142、第一有机膜160以及第二有机膜161。
遮光层BML可以布置在基板SUB1的一个表面上。遮光层BML可以在第三方向(即，Z轴方向)上与第一晶体管T1的沟道CH1重叠以阻挡入射在第一晶体管T1的沟道CH1上的光，但是根据本发明的本公开不限于此。可替代地，遮光层BML可以不仅与第一晶体管T1的沟道CH1重叠，而且与第二晶体管T2至第八晶体管T8的沟道CH2至CH8中的至少一个重叠，以不仅阻挡入射在第一晶体管T1的沟道CH1上的光，而且阻挡入射在第二晶体管T2至第八晶体管T8的沟道CH2至CH8中的至少一个上的光。第三方向(即，Z轴方向)可以是基板SUB1或显示面板100的厚度方向。遮光层BML可以是包括钼(MO)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金的单层或多层膜。可以不提供遮光层BML。
缓冲膜BF可以布置在遮光层BML上。缓冲膜BF可以布置在基板SUB1的表面上以保护TFT和发光元件层EML的有机发光层172免受湿气的影响，湿气可以穿透易受湿气影响的基板SUB1。缓冲膜BF可以由交替堆叠的多个无机膜构成。例如，缓冲膜BF可以形成为多层膜，其中诸如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层的一个或多个无机膜交替地堆叠。
有源层ACT可以布置在缓冲膜BF上。有源层ACT可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。在有源层ACT包括多晶硅或氧化物半导体或者由多晶硅或氧化物半导体形成的情形中，掺杂有离子的有源层ACT可以具有导电性。
栅绝缘膜130可以布置在有源层ACT上。栅绝缘膜130可以布置在第一晶体管T1至第八晶体管T8的沟道CH1至CH8上。栅绝缘膜130可以是诸如例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机层。
第一栅金属层GML1可以布置在栅绝缘膜130上。第一栅金属层GML1可以是包括Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金的单层或多层膜。
第一层间绝缘膜141可以布置在第一栅金属层GML1上以及有源层ACT的部分上。第一层间绝缘膜141可以是诸如例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜。第一层间绝缘膜141可以包括多个无机膜。
第二栅金属层GML2可以布置在第一层间绝缘膜141上。第二栅金属层GML2可以是包括Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金的单层或多层膜。
第二层间绝缘膜142可以布置在第二栅金属层GML2上。第二层间绝缘膜142可以是诸如例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机膜。第二层间绝缘膜142可以包括多个无机膜。
第一源金属层SDL1可以布置在第二层间绝缘膜142上。第一源金属层SDL1可以是包括Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金的单层或多层膜。
第一有机膜160可以布置在第一源金属层SDL1上以针对由有源层ACT、第一栅金属层GML1、第二栅金属层GML2和第一源金属层SDL1产生的高度差而平坦化第一源金属层SDL1。第一有机膜160可以是包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机膜。
第二源金属层SDL2可以布置在第一有机膜160上。第二源金属层SDL2可以是包括Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或其合金的单层或多层膜。
第二有机膜161可以布置在第二源金属层SDL2上以针对任何高度差而平坦化第二源金属层SDL2。第二有机膜161可以是包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机膜。
第一晶体管T1至第八晶体管T8在图9和图10中示出为栅电极G1至G8布置在有源层ACT的上方的顶栅TFT，但是根据本发明的本公开不限于此。可替代地，第一晶体管T1至第八晶体管T8可以是栅电极G1至G8布置在有源层ACT的下方的底栅TFT，或者栅电极G1至G8布置在有源层ACT的上方和下方的双栅TFT。
第一数据接触孔DCT1可以是将第四晶体管T4的第一电极S4暴露在第一层间绝缘膜141和第二层间绝缘膜142外的孔。数据连接电极DCE可以通过第一数据接触孔DCT1而与第四晶体管T4的第一电极S4连接。
第二数据接触孔DCT2可以是将数据连接电极DCE暴露在第一有机膜160外的孔。数据线DL可以通过第二数据接触孔DCT2与数据连接电极DCE连接。
第一电容器接触孔CPCT1可以是将第一电容器Cpr的第一电极CPRE1暴露在第二层间绝缘膜142外的孔。第一电容器连接电极CPB1可以通过第一电容器接触孔CPCT1与第一电容器Cpr的第一电极CPRE1连接。
第二电容器接触孔CPCT2可以是将第四晶体管T4的第二电极D4暴露在第一层间绝缘膜141和第二层间绝缘膜142外的孔。第一电容器连接电极CPB1可以通过第二电容器接触孔CPCT2与第四晶体管T4的第二电极D4连接。
第三电容器接触孔CPCT3可以是将第一电容器Cpr的第二电极CPRE2暴露在第一层间绝缘膜141和第二层间绝缘膜142外的孔。第二电容器连接电极CPB2可以通过第三电容器接触孔CPCT3与第一电容器Cpr的第二电极CPRE2连接。
第四电容器接触孔CPCT4可以是将第一晶体管T1的第二电极D1暴露在第一层间绝缘膜141和第二层间绝缘膜142外的孔。第二电容器连接电极CPB2可以通过第四电容器接触孔CPCT4与第一晶体管T1的第二电极D1连接。
第一阳极接触孔ANCT1可以是将第七晶体管T7的第二电极D7暴露在第一层间绝缘膜141和第二层间绝缘膜142外的孔。第一阳极连接电极ANDE1可以通过第一阳极接触孔ANCT1与第七晶体管T7的第二电极D7连接。
第二阳极接触孔ANCT2可以是将第一阳极连接电极ANDE1暴露在第一有机膜160外的孔。第二阳极连接电极ANDE2可以通过第二阳极接触孔ANCT2与第一阳极连接电极ANDE1连接。
第二初始化接触孔VICT2可以是将第二水平驱动电压线HVIL暴露在第一有机膜160外的孔。第二垂直驱动电压线VVIL可以通过第二初始化接触孔VICT2与第二水平驱动电压线HVIL连接。
图6的第一驱动接触孔VSCT可以是将第一驱动连接电极VSE暴露在第一有机膜160外的孔。第一驱动电压线VSL可以通过第一驱动接触孔VSCT与第一驱动连接电极VSE连接。
发光元件层EML布置在TFT层TFTL上。发光元件层EML包括发光元件170和挡堤180。
发光元件170和挡堤180布置在第二有机膜161上。发光元件170可以包括第一电极171、有机发光层172和第二电极173。
第一电极171可以布置在第二有机膜161上。第一电极171可以通过第三阳极接触孔ANCT3与第二阳极连接电极ANDE2连接。第三阳极接触孔ANCT3可以是将第二阳极连接电极ANDE2暴露在第二有机膜161外的孔。
在以从有机发光层172至第二电极173的方向发光的顶发射结构中，第一电极171可以包括具有高反射率的金属材料或者由该金属材料形成，例如Al和Ti的堆叠(例如Ti/Al/Ti)、Al和氧化铟锡(“ITO”)的堆叠(例如ITO/Al/ITO)、银(Ag)-钯(Pd)-铜(Cu)(“APC”)合金、或者APC合金和ITO的堆叠(例如ITO/APC/ITO)。
挡堤180可以布置在第二有机膜161上以限定第一电极171并因此限定第二子像素SP2的发射区域EA2。挡堤180可以覆盖第一电极171的边缘。挡堤180可以是包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机膜。
第二子像素SP2的发射区域EA2可以涉及第一电极171、有机发光层172和第二电极173顺序地堆叠以使来自第一电极171的空穴和来自第二电极173的电子在有机发光层172中结合在一起以发光的区域。
有机发光层172布置在第一电极171上。有机发光层172可以包括有机材料并且可以因此发射特定颜色的光。例如，有机发光层172可以包括空穴传输层、有机材料层和电子传输层。
第一子像素SP1的有机发光层172可以发射第一颜色的光，第二子像素SP2的有机发光层172可以发射第二颜色的光，并且第三子像素SP3的有机发光层172可以发射第三颜色的光。可替代地，有机发光层172可以对于所有第一子像素SP1、第二子像素SP2和第三子像素SP3共同地(即，整体地)形成并且可以发射白光，在该情形中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以分别与第一滤色器层、第二滤色器层和第三滤色器层重叠。
第二电极173可以布置在有机发光层172上。第二电极173可以覆盖有机发光层172。第二电极173可以是对于所有第一子像素SP1、第二子像素SP2和第三子像素SP3共同地(即，整体地)形成的公共层。封盖层可以布置在第二电极173上。
在顶发射结构中，第二电极173可以包括诸如ITO或氧化铟锌(“IZO”)的透明金属材料或者诸如镁(Mg)、Ag或其合金的半透明金属材料，或者由该透明金属材料或该半透明金属材料形成。在第二电极173包括半透明金属材料或者由半透明金属材料形成的情形中，可以由于微腔而提高第二电极173的发射效率。
封装层TFE可以布置在发光元件层EML上。封装层TFE可以包括至少一个无机膜以有效地防止氧气或湿气渗透到发光元件层EML中。封装层TFE可以进一步包括至少一个有机膜以保护发光元件层EML免受诸如灰尘的外来物质的影响。
可替代地，替代于封装层TFE，基板可以布置在发光元件层EML上，并且发光元件层EML和基板之间的空间可以是真空，或者可以具有布置在该空间中的填充膜。填充膜可以是环氧填充膜或硅树脂填充膜。
图12图示了取决于图5的第一驱动电压线和第二驱动电压线的存在的、图5的显示面板的第一区域和第二区域之间的灰度变化。
参照图12，在显示面板100的中上区域和中下区域显示黑色(B)图像并且显示面板100的其他区域显示白色(W)图像的情形中，期望作为显示面板100的左中区域的第一区域A1和作为显示面板100的中心区域的第二区域A2显示相同的W图像。然而，由于显示面板100的中上区域和中下区域都显示B图像，因此第二区域A2中第二子像素SP2的第一晶体管T1的栅电极G1可能受到施加到与第二子像素SP2相邻的第三子像素SP3的数据线DL的黑灰度数据电压的影响。因此，施加到第二区域A2中第二子像素SP2的第一晶体管T1的栅电极G1的电压可以增大，并且可以因此变得比施加到第一区域A1中第二子像素SP2的第一晶体管T1的栅电极G1的电压高。在该情形中，第二区域A2中显示的W图像可以变得比第一区域A1中显示的W图像稍微暗，如图12的(a)中所示。
如上参照图5至图11所述，第一驱动电压线VSL或第二驱动电压线VIL的第二垂直驱动电压线VVIL布置在每个像素的第二子像素SP2和第三子像素SP3之间，具体地，在第二子像素SP2的第一晶体管T1和第三子像素SP3的数据线DL之间。结果，可以有效地防止或抑制第二子像素SP2的第一晶体管T1受到第三子像素SP3的数据线DL的影响。在该情形中，第二区域A2中显示的W图像和第一区域A1中显示的W图像可以变得几乎相同，如图12的(b)中所示。即，可以防止或减小第二区域A2中显示的W图像与第一区域A1中显示的W图像之间的任何差异。
图13是根据本公开另一实施例的显示面板的像素的布局图。
图13的实施例与图5的实施例的不同之处在于，第三驱动电压线VRL布置在第三像素PX3的第二子像素SP2和第三子像素SP3之间。
参照图13，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上交替地设置。例如，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL、第三驱动电压线VRL、第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL的顺序设置，但是根据本发明的本公开不限于此。可替代地，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第二驱动电压线VIL、第一驱动电压线VSL和第三驱动电压线VRL的顺序设置。
第一驱动电压线VSL中的一条、第二驱动电压线VIL中的一条或第三驱动电压线VRL中的一条可以布置在每个像素中。例如，第一驱动电压线VSL可以布置在第一像素PX1和第四像素PX4中，第二驱动电压线VIL可以布置在第二像素PX2和第五像素PX5中，并且第三驱动电压线VRL可以布置在第三像素PX3和第六像素PX6中。
第一像素PX1和第四像素PX4中第一驱动电压线VSL的位置可以与第二像素PX2和第五像素PX5中第二驱动电压线VIL的位置相同。此外，第一像素PX1和第四像素PX4中第一驱动电压线VSL的位置可以与第三像素PX3和第六像素PX6中第三驱动电压线VRL的位置相同。例如，第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间以及第四像素PX4的第二子像素SP2和第三子像素SP3之间，第二驱动电压线VIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间以及第五像素PX5的第二子像素SP2和第三子像素SP3之间，并且第三驱动电压线VRL可以布置在第三像素PX3的第二子像素SP2和第三子像素SP3之间以及第六像素PX6的第二子像素SP2和第三子像素SP3之间。
通过在每个像素的第二子像素SP2和第三子像素SP3之间设置第一驱动电压线VSL中的一条、第二驱动电压线VIL中的一条或第三驱动电压线VRL中的一条，如图13中所示，可以有效地防止或抑制第二子像素SP2的第一晶体管T1受到与第三子像素SP3连接的邻近数据线DL的影响。
图14是图13的第三像素的第二子像素的布局图。
图14的实施例与图8的实施例的不同之处仅在于，第三垂直驱动电压线VVRL布置在第三像素PX3的第二子像素SP2和第三子像素SP3之间，并因此下文中将主要聚焦于与图8的实施例的差异进行描述。
参照图14，第三驱动电压线VRL的第三垂直驱动电压线VVRL可以布置在第二子像素SP2的第一晶体管T1和第三子像素SP3的数据线DL之间。因此，可以有效地防止或抑制第二子像素SP2的第一晶体管T1受到与第三子像素SP3连接的数据线DL的影响。
第三垂直驱动电压线VVRL可以包括在第一方向(或X轴方向)上突出以与第三驱动连接电极VRE连接的突出部分PP2。
图15是根据本公开另一实施例的显示面板的像素的布局图。
图15的实施例与图5的实施例的不同之处在于，第一像素PX1、第三像素PX3和第五像素PX5中的每个中第一驱动电压线VSL的位置不同于第二像素PX2、第四像素PX4和第六像素PX6中的每个中第二驱动电压线VIL的位置。
参照图15，第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上交替地设置。第一驱动电压线VSL中的一条或第二驱动电压线VIL中的一条可以设置在每个像素中。
第一驱动电压线VSL和第二驱动电压线VIL可以在第3N-2像素(其中N是正整数)的第一子像素SP1和第二子像素SP2之间、第3N-1像素的第二子像素SP2和第三子像素SP3之间、以及第3N像素的第三子像素SP3和第3N+1像素的第一子像素SP1之间在第一方向(或X轴方向)上交替地设置。例如，第一驱动电压线VSL可以布置在第一像素PX1的第一子像素SP1和第二子像素SP2之间、第三像素PX3的第三子像素SP3和第四像素PX4的第一子像素SP1之间、以及第五像素PX5的第二子像素SP2和第三子像素SP3之间，并且第二驱动电压线VIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间、第四像素PX4的第一子像素SP1和第二子像素SP2之间、以及第六像素PX6的第三子像素SP3和第七像素(未示出)的第一子像素SP1之间。
可以有效地防止或抑制第3N-2像素的第一子像素SP1的第一晶体管T1受到与第3N-2像素的第二子像素SP2连接的数据线DL的影响。可以防止或抑制第3N-1像素的第二子像素SP2的第一晶体管T1受到与第3N-1像素的第三子像素SP3连接的数据线DL的影响。可以有效地防止或抑制第3N像素的第三子像素SP3的第一晶体管T1受到与第3N+1像素的第一子像素SP1连接的数据线DL的影响。
在图5的实施例中，由于第一像素PX1至第六像素PX6的亮度受到第一像素PX1至第六像素PX6的第二子像素SP2中亮度变化的影响最大，因此使用第一驱动电压线VSL和第二驱动电压线VIL将第一像素PX1至第六像素PX6的第二子像素SP2与它们各自的邻近数据线DL阻挡开以最小化第一像素PX1至第六像素PX6的第二子像素SP2中的亮度变化。相反，在图15的实施例中，使用第一驱动电压线VSL和第二驱动电压线VIL交替地阻挡第一像素PX1至第六像素PX6的第一子像素SP1、第二子像素SP2和第三子像素SP3，而不论第一像素PX1至第六像素PX6的亮度是否受到第一像素PX1至第六像素PX6的第一子像素SP1、第二子像素SP2或第三子像素SP3中的亮度变化的影响最大。
通过在每个像素的两个相邻子像素SP之间设置第一驱动电压线VSL中的一条或第二驱动电压线VIL中的一条，如图15中所示，可以有效地防止或抑制两个相邻子像素SP中的一个的第一晶体管T1受到与对应的像素的第三子像素SP3连接的数据线DL的影响。
图16是根据本公开另一实施例的显示面板的像素的布局图。
图16的实施例与图15的实施例的不同之处在于，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL在第一方向(或X轴方向)上交替地设置。
参照图16，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL的顺序设置，但是根据本发明的本公开不限于此。可替代地，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第二驱动电压线VIL、第一驱动电压线VSL和第三驱动电压线VRL的顺序设置。
第一驱动电压线VSL中的一条、第二驱动电压线VIL中的一条或第三驱动电压线VRL中的一条可以布置在每个像素中。例如，第一驱动电压线VSL可以布置在第一像素PX1和第四像素PX4中，第二驱动电压线VIL可以布置在第二像素PX2和第五像素PX5中，并且第三驱动电压线VRL可以布置在第三像素PX3和第六像素PX6中。
第一像素PX1和第四像素PX4中第一驱动电压线VSL的位置可以不同于第二像素PX2和第五像素PX5中第二驱动电压线VIL的位置。此外，第一像素PX1和第四像素PX4中第一驱动电压线VSL的位置可以不同于第三像素PX3和第六像素PX6中第三驱动电压线VRL的位置。此外，第二像素PX2和第五像素PX5中第二驱动电压线VIL的位置可以不同于第三像素PX3和第六像素PX6中第三驱动电压线VRL的位置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第一子像素SP1和第二子像素SP2之间以及第四像素PX4的第一子像素SP1和第二子像素SP2之间，第二驱动电压线VIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间以及第五像素PX5的第二子像素SP2和第三子像素SP3之间，并且第三驱动电压线VRL可以布置在第三像素PX3的第三子像素SP3和第四像素PX4的第一子像素SP1之间以及第六像素PX6的第三子像素SP3和第七像素(未示出)的第一子像素SP1之间。
在图16的实施例中，使用第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL交替地阻挡第一像素PX1至第六像素PX6的第一子像素SP1、第二子像素SP2和第三子像素SP3，而不论第一像素PX1至第六像素PX6的亮度是否受到第一像素PX1至第六像素PX6的第一子像素SP1、第二子像素SP2或第三子像素SP3中的亮度变化的影响最大。
通过在每个像素的两个相邻子像素SP之间设置第一驱动电压线VSL中的一条、第二驱动电压线VIL中的一条或第三驱动电压线VRL中的一条，如图16中所示，可以有效地防止或抑制两个相邻子像素SP中的一个的第一晶体管T1受到与对应的像素的第三子像素SP3连接的数据线DL的影响。
图17是根据本公开另一实施例的显示面板的像素的布局图。
图17的实施例与图5的实施例的不同之处在于，第一像素PX1、第三像素PX3和第五像素PX5中第一驱动电压线VSL的位置不同于第二像素PX2、第四像素PX4和第六像素PX6中第二驱动电压线VIL的位置。
参照图17，第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上交替地设置。第一驱动电压线VSL中的一条或第二驱动电压线VIL中的一条可以布置在每个像素中。
第一驱动电压线VSL和第二驱动电压线VIL可以在第2N-1像素的第一子像素SP1和第二子像素SP2之间以及第2N像素的第二子像素SP2和第三子像素SP3之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第一子像素SP1和第二子像素SP2之间、第三像素PX3的第一子像素SP1和第二子像素SP2之间以及第五像素PX5的第一子像素SP1和第二子像素SP2之间，并且第二驱动电压线VIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间、第四像素PX4的第二子像素SP2和第三子像素SP3之间以及第六像素PX6的第二子像素SP2和第三子像素SP3之间。
可以有效地防止或抑制第2N-1像素的第一子像素SP1的第一晶体管T1受到与第2N-1像素的第二子像素SP2连接的数据线DL的影响。可以有效地防止或抑制第2N像素的第二子像素SP2的第一晶体管T1受到与第2N像素的第三子像素SP3连接的数据线DL的影响。
在图17的实施例中，由于第一像素PX1至第六像素PX6的亮度受到第一像素PX1至第六像素PX6的第一子像素SP1和第二子像素SP2的亮度影响比受到第一像素PX1至第六像素PX6的第三子像素SP3的亮度影响要大，因此使用第一驱动电压线VSL和第二驱动电压线VIL交替地阻挡第一像素PX1至第六像素PX6的第一子像素SP1和第二子像素SP2以最小化第一像素PX1至第六像素PX6的第一子像素SP1和第二子像素SP2中的亮度变化。
通过在每个像素的第一子像素SP1和第二子像素SP2之间或者在每个像素的第二子像素SP2和第三子像素SP3之间设置第一驱动电压线VSL中的一条或第二驱动电压线VIL中的一条，如图17中所示，可以有效地防止或抑制第一子像素SP1的第一晶体管T1受到与第二子像素SP2连接的数据线DL的影响，或者可以防止或抑制第二子像素SP2的第一晶体管T1受到与第三子像素SP3连接的数据线DL的影响。
图18是根据本公开另一实施例的显示面板的像素的布局图。
图18的实施例与图17的实施例的不同之处在于，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL在第一方向(或X轴方向)上交替地设置。
参照图18，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL的顺序设置，但是根据本发明的本公开不限于此。可替代地，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第二驱动电压线VIL、第一驱动电压线VSL和第三驱动电压线VRL的顺序设置。
第一驱动电压线VSL中的一条、第二驱动电压线VIL中的一条或第三驱动电压线VRL中的一条可以布置在每个像素中。第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第2N-1像素的第一子像素SP1和第二子像素SP2之间以及第2N像素的第二子像素SP2和第三子像素SP3之间在第一方向(或X轴方向)上交替地设置。
第一像素PX1中第一驱动电压线VSL的位置可以与第三像素PX3中第三驱动电压线VRL的位置以及第五像素PX5中第二驱动电压线VIL的位置相同。第一像素PX1中第一驱动电压线VSL的位置可以不同于第二像素PX2中第二驱动电压线VIL的位置、第四像素PX4中第一驱动电压线VSL的位置以及第六像素PX6中第三驱动电压线VRL的位置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第一子像素SP1和第二子像素SP2之间以及第四像素PX4的第二子像素SP2和第三子像素SP3之间，第二驱动电压线VIL可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间以及第五像素PX5的第一子像素SP1和第二子像素SP2之间，并且第三驱动电压线VRL可以布置在第三像素PX3的第一子像素SP1和第二子像素SP2之间以及第六像素PX6的第二子像素SP2和第三子像素SP3之间。
在图18的实施例中，由于第一像素PX1至第六像素PX6的亮度受到第一像素PX1至第六像素PX6的第一子像素SP1和第二子像素SP2的亮度影响比受到第一像素PX1至第六像素PX6的第三子像素SP3的亮度影响要大，因此使用第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL交替地阻挡第一像素PX1至第六像素PX6的第一子像素SP1和第二子像素SP2以最小化第一像素PX1至第六像素PX6的第一子像素SP1和第二子像素SP2中的亮度变化。
通过在每个像素的第一子像素SP1和第二子像素SP2之间或者在每个像素的第二子像素SP2和第三子像素SP3之间设置第一驱动电压线VSL中的一条、第二驱动电压线VIL中的一条或第三驱动电压线VRL中的一条，如图18中所示，可以有效地防止或抑制第一子像素SP1的第一晶体管T1受到与第二子像素SP2连接的数据线DL的影响，或者可以防止或抑制第二子像素SP2的第一晶体管T1受到与第三子像素SP3连接的数据线DL的影响。
图19是根据本公开另一实施例的显示面板的像素的布局图。
图19的实施例与图5的实施例的不同之处在于，第一驱动电压线VSL或第二驱动电压线VIL(即，第一驱动电压线VSL和第二驱动电压线VIL中的一个)在第一方向(或X轴方向)上布置在第2N-1像素中，并且第一驱动电压线VSL和第二驱动电压线VIL都在第一方向(或X轴方向)上布置在第2N像素中。
参照图19，第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上交替地设置。第一驱动电压线VSL和第二驱动电压线VIL可以在第2N-1像素的第二子像素SP2和第三子像素SP3之间、第2N像素的第一子像素SP1和第二子像素SP2之间、以及第2N像素的第三子像素SP3和第2N+1像素的第一子像素SP1之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间、第二像素PX2的第三子像素SP3和第三像素PX3的第一子像素SP1之间、第四像素PX4的第一子像素SP1和第二子像素SP2之间、第五像素PX5的第二子像素SP2和第三子像素SP3之间、以及第六像素PX6的第三子像素SP3和第七像素(未示出)的第一子像素SP1之间，并且第二驱动电压线VIL可以布置在第二像素PX2的第一子像素SP1和第二子像素SP2之间、第三像素PX3的第二子像素SP2和第三子像素SP3之间、第四像素PX4的第三子像素SP3和第五像素PX5的第一子像素SP1之间、以及第六像素PX6的第一子像素SP1和第二子像素SP2之间。
可以有效地防止或抑制第2N-1像素的第二子像素SP2的第一晶体管T1受到与第2N-1像素的第三子像素SP3连接的数据线DL的影响。可以防止或抑制第2N像素的第一子像素SP1的第一晶体管T1受到与第2N像素的第二子像素SP2连接的数据线DL的影响。可以有效地防止或抑制第2N像素的第三子像素SP3的第一晶体管T1受到与第2N+1像素的第一子像素SP1连接的数据线DL的影响。
在图5的实施例中，第一驱动电压线VSL和第二驱动电压线VIL在第一方向(或X轴方向)上以每三个子像素SP为单位交替地设置，而在图19的实施例中，第一驱动电压线VSL和第二驱动电压线VIL在第一方向(或X轴方向)上以每两个子像素SP为单位交替地设置。因此，与图5的实施例中相比，图19的实施例中可以由第一驱动电压线VSL和第二驱动电压线VIL与数据线DL阻挡开的子像素SP的数目可以增多。
图20是根据本公开另一实施例的显示面板的像素的布局图。
图20的实施例与图19的实施例的不同之处在于，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL在第一方向(或X轴方向)上交替地设置。
参照图20，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL的顺序设置，但是根据本发明的本公开不限于此。可替代地，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第二驱动电压线VIL、第一驱动电压线VSL和第三驱动电压线VRL的顺序设置。
第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以分别在第2N-1像素的第二子像素SP2和第三子像素SP3之间、第2N像素的第一子像素SP1和第二子像素SP2之间、以及第2N像素的第三子像素SP3和第2N+1像素的第一子像素SP1之间在第一方向(或X轴方向)上交替地设置。
第一像素PX1中第一驱动电压线VSL的位置可以与第三像素PX3中第一驱动电压线VSL的位置以及第五像素PX5中第一驱动电压线VSL的位置相同。第二像素PX2中第二驱动电压线VIL的位置可以与第四像素PX4中第二驱动电压线VIL的位置以及第六像素PX6中第二驱动电压线VIL的位置相同。第二像素PX2中第三驱动电压线VRL的位置可以与第四像素PX4中第三驱动电压线VRL的位置以及第六像素PX6中第三驱动电压线VRL的位置相同。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间、第三像素PX3的第二子像素SP2和第三子像素SP3之间以及第五像素PX5的第二子像素SP2和第三子像素SP3之间，第二驱动电压线VIL可以布置在第二像素PX2的第一子像素SP1和第二子像素SP2之间、第四像素PX4的第一子像素SP1和第二子像素SP2之间以及第六像素PX6的第一子像素SP1和第二子像素SP2之间，并且第三驱动电压线VRL可以布置在第二像素PX2的第三子像素SP3和第三像素PX3的第一子像素SP1之间、第四像素PX4的第三子像素SP3和第五像素PX5的第一子像素SP1之间以及第六像素PX6的第三子像素SP3和第七像素(未示出)的第一子像素SP1之间。
在图20的实施例中，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL在第一方向(或X轴方向)上以每两个子像素SP为单位交替地设置。因此，可以由第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL与数据线DL阻挡开的子像素SP的数目可以增多。
图21是根据本公开另一实施例的显示面板的像素的布局图。
参照图21，像素PX1、PX2、PX1’和PX2’中的每个可以包括在第一方向(或X轴方向)上设置的第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4。第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可以分别发射第一颜色、第二颜色、第三颜色和第四颜色的光。即，第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可以发射不同颜色的光。可替代地，第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4中的两个可以发射相同颜色的光。例如，第二子像素SP2和第四子像素SP4可以发射相同颜色的光。在该示例中，第一颜色可以是红色，第二颜色和第四颜色可以是绿色，并且第三颜色可以是蓝色，但是根据本发明的本公开不限于此。像素PX1、PX2、PX1’和PX2’中的每个示出为包括四个子像素SP，但是像素PX1、PX2、PX1’和PX2’中的每个中包括的子像素SP的数目不受特别限制。
第一像素PX1和第二像素PX2可以在第一方向(或X轴方向)上交替地设置。第1’像素PX1’和第2’像素PX2’可以在第一方向(X轴方向)上交替地设置。第1像素PX1和第1’像素PX1’可以在第二方向(或Y轴方向)上交替地设置。第2像素PX2和第2’像素PX2’可以在第二方向(或Y轴方向)上交替地设置。
在第一像素PX1和第二像素PX2中的每个中，第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可以从左至右顺序地设置。相反，在第1’像素PX1’和第2’像素PX2’中的每个中，第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4可以从右至左顺序地设置。
第一像素PX1的第一子像素SP1和第1’像素PX1’的第四子像素SP4可以在第二方向(或Y轴方向)上设置。第一像素PX1的第二子像素SP2和第1’像素PX1’的第三子像素SP3可以在第二方向(或Y轴方向)上设置。第一像素PX1的第三子像素SP3和第1’像素PX1’的第二子像素SP2可以在第二方向(或Y轴方向)上设置。第一像素PX1的第四子像素SP4和第1’像素PX1’的第一子像素SP1可以在第二方向(或Y轴方向)上设置。
第二像素PX2的第一子像素SP1和第2’像素PX2’的第四子像素SP4可以在第二方向(或Y轴方向)上设置。第二像素PX2的第二子像素SP2和第2’像素PX2’的第三子像素SP3可以在第二方向(或Y轴方向)上设置。第二像素PX2的第三子像素SP3和第2’像素PX2’的第二子像素SP2可以在第二方向(或Y轴方向)上设置。第二像素PX2的第四子像素SP4和第2’像素PX2’的第一子像素SP1可以在第二方向(或Y轴方向)上设置。
第一驱动电压线VSL和第二驱动电压线VIL可以在第二方向(或Y轴方向)上延伸。第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上交替地设置。即，第一驱动电压线VSL和第二驱动电压线VIL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL、第一驱动电压线VSL和第二驱动电压线VIL的顺序设置。第一驱动电压线VSL中的一条和第二驱动电压线VIL中的一条可以布置在每个像素中。
第一像素PX1中第一驱动电压线VSL的位置可以不同于第二像素PX2中第一驱动电压线VSL的位置。第一像素PX1中第二驱动电压线VIL的位置可以与第二像素PX2中第二驱动电压线VIL的位置相同。第一像素PX1中第一驱动电压线VSL的位置可以不同于第一像素PX1中第二驱动电压线VIL的位置以及第二像素PX2中第二驱动电压线VIL的位置。
第一驱动电压线VSL和第二驱动电压线VIL可以在第2N-1像素的第一子像素SP1和第二子像素SP2之间、第2N-1像素的第四子像素SP4和第2N像素的第一子像素SP1之间、第2N像素的第三子像素SP3和第四子像素SP4之间、以及第2N像素的第四子像素SP4和第2N+1像素(未示出)的第一子像素SP1之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第一子像素SP1和第二子像素SP2之间以及第二像素PX2的第三子像素SP3和第四子像素SP4之间，并且第二驱动电压线VIL可以布置在第一像素PX1的第四子像素SP4和第二像素PX2的第一子像素SP1之间以及第二像素PX2的第四子像素SP4和第三像素PX3的第一子像素SP1之间。
第1’像素PX1’中第一驱动电压线VSL的位置可以不同于第2’像素PX2’中第一驱动电压线VSL的位置。第1’像素PX1’中第二驱动电压线VIL的位置可以与第2’像素PX2’中第二驱动电压线VIL的位置相同。第1’像素PX1’中第一驱动电压线VSL的位置可以不同于第1’像素PX1’中第二驱动电压线VIL的位置以及第2’像素PX2’中第二驱动电压线VIL的位置。
第一驱动电压线VSL和第二驱动电压线VIL可以在第(2N-1)’像素的第三子像素SP3和第四子像素SP4之间、第(2N-1)’像素的第一子像素SP1和第2N’像素的第四子像素SP4之间、第2N’像素的第一子像素SP1和第二子像素SP2之间、以及第2N’像素的第一子像素SP1和第(2N+1)’像素(未示出)的第四子像素SP4之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第1’像素PX1’的第三子像素SP3和第四子像素SP4之间以及第2’像素PX2’的第一子像素SP1和第二子像素SP2之间，并且第二驱动电压线VIL可以布置在第1’像素PX1’的第一子像素SP1和第2’像素PX2’的第四子像素SP4之间以及第2’像素PX2’的第一子像素SP1和第3’像素(未示出)的第四子像素SP4之间。
在图21的实施例中，可以使用第一驱动电压线VSL和第二驱动电压线VIL阻挡在第一方向(或X轴方向)上或在第二方向(或Y轴方向)上在每两个相邻子像素之间彼此相邻的第一子像素SP1、第三子像素SP3和第四子像素SP4，而不论每个像素的第一子像素SP1至第四子像素SP4中的哪个影响对应的像素的亮度最大。因此，可以有效地防止或抑制第一子像素SP1、第三子像素SP3和第四子像素SP4的第一晶体管T1受到它们各自的邻近数据线DL的影响。
图22是根据本公开另一实施例的显示面板的像素的布局图。
图22的实施例与图21的实施例的不同之处在于，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL在第一方向(或X轴方向)上交替地设置。
参照图22，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL的顺序设置，但是根据本发明的本公开不限于此。可替代地，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第二驱动电压线VIL、第一驱动电压线VSL和第三驱动电压线VRL的顺序设置。
第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第2N-1像素的第一子像素SP1和第二子像素SP2之间、第2N-1像素的第四子像素SP4和第2N像素的第一子像素SP1之间、第2N像素的第三子像素SP3和第四子像素SP4之间、以及第2N像素的第四子像素SP4和第2N+1像素(未示出)的第一子像素SP1之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第一子像素SP1和第二子像素SP2之间以及第二像素PX2的第四子像素SP4和第三像素(未示出)的第一子像素SP1之间，第三驱动电压线VRL中的一条可以布置在第二像素PX2的第三子像素SP3和第四子像素SP4之间，并且第二驱动电压线VIL中的一条可以布置在第一像素PX1的第四子像素SP4和第二像素PX2的第一子像素SP1之间。
此外，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第(2N-1)’像素的第三子像素SP3和第四子像素SP4之间、第(2N-1)’像素的第一子像素SP1和第2N’像素的第四子像素SP4之间、第2N’像素的第一子像素SP1和第二子像素SP2之间、以及第2N’像素的第一子像素SP1和第(2N+1)’像素(未示出)的第四子像素SP4之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第1’像素PX1’的第三子像素SP3和第四子像素SP4之间以及第2’像素PX2’的第一子像素SP1和第3’像素(未示出)的第四子像素SP4之间，第二驱动电压线VIL中的一条可以布置在第1’像素PX1’的第一子像素SP1和第2’像素PX2’的第四子像素SP4之间，并且第三驱动电压线VRL中的一条可以布置在第2’像素PX2’的第一子像素SP1和第二子像素SP2之间。
在图22的实施例中，可以使用第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL阻挡在第一方向(或X轴方向)上或在第二方向(或Y轴方向)上在每两个相邻子像素之间彼此相邻的第一子像素SP1、第三子像素SP3和第四子像素SP4，而不论每个像素的第一子像素SP1至第四子像素SP4中的哪一个影响对应的像素的亮度最大。因此，可以有效地防止或抑制第一子像素SP1、第三子像素SP3和第四子像素SP4的第一晶体管T1受到它们各自的邻近数据线DL的影响。
图23是根据本公开另一实施例的显示面板的像素的布局图。
图23的实施例与图21的实施例的不同之处在于，第一驱动电压线VSL布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间、第1’像素PX1’的第二子像素SP2和第三子像素SP3之间、第二像素PX2的第二子像素SP2和第三子像素SP3之间以及第2’像素PX2’的第二子像素SP2和第三子像素SP3之间。
参照图23，第一驱动电压线VSL和第二驱动电压线VIL可以在第2N-1像素的第二子像素SP2和第三子像素SP3之间、第2N-1像素的第四子像素SP4和第2N像素的第一子像素SP1之间、第2N像素的第二子像素SP2和第三子像素SP3之间、以及第2N像素的第四子像素SP4和第2N+1像素(未示出)的第一子像素SP1之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间以及第二像素PX2的第二子像素SP2和第三子像素SP3之间，并且第二驱动电压线VIL可以布置在第一像素PX1的第四子像素SP4和第二像素PX2的第一子像素SP1之间以及第二像素PX2的第四子像素SP4和第三像素(未示出)的第一子像素SP1之间。
此外，第一驱动电压线VSL和第二驱动电压线VIL可以在第(2N-1)’像素的第二子像素SP2和第三子像素SP3之间、第(2N-1)’像素的第一子像素SP1和第2N’像素的第四子像素SP4之间、第2N’像素的第二子像素SP2和第三子像素SP3之间、以及第2N’像素的第一子像素SP1和第(2N+1)’像素(未示出)的第四子像素SP4之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第1’像素PX1’的第二子像素SP2和第三子像素SP3之间以及第2’像素PX2’的第二子像素SP2和第三子像素SP3之间，并且第二驱动电压线VIL可以布置在第1’像素PX1’的第一子像素SP1和第2’像素PX2’的第四子像素SP4之间以及第2’像素PX2’的第一子像素SP1和第3’像素(未示出)的第四子像素SP4之间。
如图23中所示，由于每个像素的亮度受它们发绿光的子像素SP，即第二子像素SP2和第四子像素SP4的影响最大，因此可以使用第一驱动电压线VSL和第二驱动电压线VIL阻挡在第一方向(或X轴方向)上或在第二方向(或Y轴方向)上每两个相邻子像素中的第二子像素SP2和第四子像素SP4。因此，可以有效地防止或抑制第二子像素SP2和第四子像素SP4的第一晶体管T1受到它们各自的邻近数据线DL的影响。
图24是根据本公开另一实施例的显示面板的像素的布局图。
图24的实施例与图23的实施例的不同之处在于，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL在第一方向(或X轴方向)上交替地设置。
参照图24，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL的顺序设置，但是根据本发明的本公开不限于此。可替代地，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第一方向(或X轴方向)上以第二驱动电压线VIL、第一驱动电压线VSL和第三驱动电压线VRL的顺序设置。
第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第2N-1像素的第二子像素SP2和第三子像素SP3之间、第2N-1像素的第四子像素SP4和第2N像素的第一子像素SP1之间、第2N像素的第二子像素SP2和第三子像素SP3之间、以及第2N像素的第四子像素SP4和第2N+1像素(未示出)的第四子像素SP4之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第一像素PX1的第二子像素SP2和第三子像素SP3之间以及第二像素PX2的第四子像素SP4和第三像素(未示出)的第一子像素SP1之间，第二驱动电压线VIL中的一条可以布置在第一像素PX1的第四子像素SP4和第二像素PX2的第一子像素SP1之间，并且第三驱动电压线VRL中的一条可以布置在第二像素PX2的第二子像素SP2和第三子像素SP3之间。
此外，第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL可以在第(2N-1)’像素的第二子像素SP2和第三子像素SP3之间、第(2N-1)’像素的第一子像素SP1和第2N’像素的第四子像素SP4之间、第2N’像素的第二子像素SP2和第三子像素SP3之间、以及第2N’像素的第一子像素SP1和第(2N+1)’像素(未示出)的第四子像素SP4之间在第一方向(或X轴方向)上交替地设置。
在实施例中，第一驱动电压线VSL可以布置在第1’像素PX1’的第二子像素SP2和第三子像素SP3之间以及第2’像素PX2’的第一子像素SP1和第3’像素(未示出)的第四子像素PX4之间，第二驱动电压线VIL中的一条可以布置在第1’像素PX1’的第一子像素SP1和第2’像素PX2’的第四子像素SP4之间，并且第三驱动电压线VRL中的一条可以布置在第2’像素PX2’的第二子像素SP2和第三子像素SP3之间。
如图24中所示，由于每个像素的亮度受到它们发绿光的子像素SP，即第二子像素SP2和第四子像素SP4的影响最大，因此可以使用第一驱动电压线VSL、第二驱动电压线VIL和第三驱动电压线VRL阻挡在第一方向(或X轴方向)上或在第二方向(或Y轴方向)上每两个相邻子像素中的第二子像素SP2和第四子像素SP4。因此，可以有效地防止或抑制第二子像素SP2和第四子像素SP4的第一晶体管T1受到它们各自的邻近数据线DL的影响。
在显示装置的实施例中，由于在每个像素中驱动电压线布置在相邻子像素之间，因此可以防止或抑制一个子像素的第一晶体管受到与邻近子像素连接的数据线的影响。
本发明不应解释为限制于在此所阐述的实施例。相反，提供这些实施例使得本发明将是透彻和完整的并向本领域技术人员全面传达本发明的构思。
尽管已经参照本发明实施例具体地示出和描述了本发明，但是本领域普通技术人员将理解，可以在其中做出形式和细节上的各种改变而并未脱离如由所附权利要求所限定的本发明的精神或范围。

Claims (21)

1.一种显示装置，包括：
扫描线，在第一方向上延伸；
数据线，在与所述第一方向交叉的第二方向上延伸并接收数据电压；
第一驱动电压线，在所述第二方向上延伸并接收第一驱动电压；
第二驱动电压线，在所述第二方向上延伸并接收第二驱动电压，所述第二驱动电压不同于所述第一驱动电压；以及
像素，与所述扫描线和所述数据线连接，
其中，
所述像素中的每个像素包括在所述第一方向上设置的第一子像素、第二子像素和第三子像素，
所述第一驱动电压线和所述第二驱动电压线在所述第一方向上交替地设置，
所述像素当中的第一像素中所述第一驱动电压线中的一条第一驱动电压线的位置不同于所述像素当中的第二像素中所述第二驱动电压线中的一条第二驱动电压线的位置，并且
所述第二像素在所述第一方向上与所述第一像素相邻。
2.根据权利要求1所述的显示装置，其中，所述第一驱动电压线和所述第二驱动电压线中的至少一条布置在所述像素中的每个像素中。
3.根据权利要求1所述的显示装置，其中，所述第一驱动电压线和所述第二驱动电压线在所述像素当中的第3N-2像素的所述第一子像素和所述第二子像素之间、所述像素当中的第3N-1像素的所述第二子像素和所述第三子像素之间、以及所述像素当中的第3N像素的所述第三子像素和所述像素当中的第3N+1像素的所述第一子像素之间在所述第一方向上交替地设置，并且N是正整数。
4.根据权利要求1所述的显示装置，其中，
所述第一驱动电压线中的所述一条第一驱动电压线布置在所述第一像素的所述第一子像素和所述第二子像素之间，并且
所述第二驱动电压线中的所述一条第二驱动电压线布置在所述第二像素的所述第二子像素和所述第三子像素之间。
5.根据权利要求1或4所述的显示装置，其中，
所述第一驱动电压线中的另一条第一驱动电压线布置在所述像素当中的第三像素的所述第三子像素和所述像素当中的第四像素的所述第一子像素之间，
所述第二驱动电压线中的另一条第二驱动电压线布置在所述第四像素的所述第一子像素和所述第二子像素之间，
所述第三像素在所述第一方向上与所述第二像素相邻，并且
所述第四像素在所述第一方向上与所述第三像素相邻。
6.根据权利要求5所述的显示装置，其中，
所述第一驱动电压线中的又一条第一驱动电压线布置在所述像素当中的第五像素的所述第二子像素和所述第三子像素之间，
所述第二驱动电压线中的又一条第二驱动电压线布置在所述像素当中的第六像素的所述第三子像素和所述像素当中的第七像素的所述第一子像素之间，
所述第五像素在所述第一方向上与所述第四像素相邻，
所述第六像素在所述第一方向上与所述第五像素相邻，并且
所述第七像素在所述第一方向上与所述第六像素相邻。
7.根据权利要求1所述的显示装置，其中，所述第一驱动电压线和所述第二驱动电压线在所述像素当中的第2N-1像素的所述第一子像素和所述第二子像素之间以及所述像素当中的第2N像素的所述第二子像素和所述第三子像素之间在所述第一方向上交替地设置，并且N是正整数。
8.根据权利要求1所述的显示装置，其中，所述像素当中的所述第一像素中所述第一驱动电压线中的所述一条第一驱动电压线的所述位置是在所述第一像素中所述第一子像素、所述第二子像素和所述第三子像素中的一个子像素的第一晶体管与所述数据线当中的与和所述一个子像素相邻的下一个子像素连接的数据线之间。
9.根据权利要求1或4所述的显示装置，其中，
所述第一驱动电压线中的另一条第一驱动电压线布置在所述像素当中的第三像素的所述第一子像素和所述第二子像素之间，
所述第二驱动电压线中的另一条第二驱动电压线布置在所述像素当中的第四像素的所述第二子像素和所述第三子像素之间，
所述第三像素在所述第一方向上与所述第二像素相邻，并且
所述第四像素在所述第一方向上与所述第三像素相邻。
10.根据权利要求1所述的显示装置，其中，所述第一驱动电压线和所述第二驱动电压线在所述像素当中的第2N-1像素的所述第二子像素和所述第三子像素之间、所述像素当中的第2N像素的所述第一子像素和所述第二子像素之间、以及所述第2N像素的所述第三子像素和所述像素当中的第2N+1像素的所述第一子像素之间在所述第一方向上交替地设置，并且N是正整数。
11.根据权利要求1所述的显示装置，其中，
所述第一驱动电压线中的所述一条第一驱动电压线布置在所述第一像素的所述第二子像素和所述第三子像素之间，并且
所述第二驱动电压线中的所述一条第二驱动电压线布置在所述第二像素的所述第一子像素和所述第二子像素之间。
12.根据权利要求1或11所述的显示装置，其中，
所述第一驱动电压线中的另一条第一驱动电压线布置在所述第二像素的所述第三子像素和所述像素当中的第三像素的所述第一子像素之间，
所述第二驱动电压线中的另一条第二驱动电压线布置在所述第三像素的所述第二子像素和所述第三子像素之间，并且
所述第三像素在所述第一方向上与所述第二像素相邻。
13.根据权利要求12所述的显示装置，其中，
所述第一驱动电压线中的又一条第一驱动电压线布置在所述像素当中的第四像素的所述第一子像素和所述第二子像素之间，
所述第二驱动电压线中的又一条第二驱动电压线布置在所述第四像素的所述第三子像素和所述像素当中的第五像素的所述第一子像素之间，
所述第四像素在所述第一方向上与所述第三像素相邻，并且
所述第五像素在所述第一方向上与所述第四像素相邻。
14.一种显示装置，包括：
扫描线，在第一方向上延伸；
数据线，在与所述第一方向交叉的第二方向上延伸并接收数据电压；
第一驱动电压线，在所述第二方向上延伸并接收第一驱动电压；
第二驱动电压线，在所述第二方向上延伸并接收第二驱动电压，所述第二驱动电压不同于所述第一驱动电压；
第三驱动电压线，在所述第二方向上延伸并接收第三驱动电压，所述第三驱动电压不同于所述第一驱动电压和所述第二驱动电压中的每个驱动电压；以及
像素，与所述扫描线和所述数据线连接，
其中，
所述像素中的每个像素包括在所述第一方向上设置的第一子像素、第二子像素和第三子像素，
所述第一驱动电压线、所述第二驱动电压线和所述第三驱动电压线在所述第一方向上交替地设置，
所述像素当中的第一像素中所述第一驱动电压线中的一条第一驱动电压线的位置不同于所述像素当中的第二像素中所述第二驱动电压线中的一条第二驱动电压线的位置，
所述第二像素在所述第一方向上与所述第一像素相邻，并且
所述第一驱动电压线、所述第二驱动电压线和所述第三驱动电压线中的至少一条布置在所述像素中的每个像素中。
15.根据权利要求14所述的显示装置，其中，所述像素当中的第三像素中所述第三驱动电压线中的一条第三驱动电压线的位置不同于所述第一像素中所述一条第一驱动电压线的所述位置以及所述第二像素中所述一条第二驱动电压线的所述位置。
16.根据权利要求14所述的显示装置，其中，所述第一驱动电压线、所述第二驱动电压线和所述第三驱动电压线在所述像素当中的第3N-2像素的所述第一子像素和所述第二子像素之间、所述像素当中的第3N-1像素的所述第二子像素和所述第三子像素之间、以及所述像素当中的第3N像素的所述第三子像素和所述像素当中的第3N+1像素的所述第一子像素之间在所述第一方向上交替地设置，并且N是正整数。
17.根据权利要求14所述的显示装置，其中，所述像素当中的第三像素中所述第三驱动电压线中的一条第三驱动电压线的位置与所述第一像素中所述一条第一驱动电压线的所述位置相同，并且不同于所述第二像素中所述一条第二驱动电压线的所述位置。
18.根据权利要求14所述的显示装置，其中，所述第一驱动电压线、所述第二驱动电压线和所述第三驱动电压线在所述像素当中的第2N-1像素的所述第一子像素和所述第二子像素之间以及所述像素当中的第2N像素的所述第二子像素和所述第三子像素之间在所述第一方向上交替地设置，并且N是正整数。
19.根据权利要求14所述的显示装置，其中，所述第二像素中所述一条第二驱动电压线的所述位置不同于所述第一像素中所述一条第一驱动电压线的所述位置以及所述第二像素中所述第三驱动电压线中的一条第三驱动电压线的位置。
20.根据权利要求14所述的显示装置，其中，所述第一驱动电压线、所述第二驱动电压线和所述第三驱动电压线在所述像素当中的第2N-1像素的所述第二子像素和所述第三子像素之间、所述像素当中的第2N像素的所述第一子像素和所述第二子像素之间、以及所述第2N像素的所述第三子像素和所述像素当中的第2N+1像素的所述第一子像素之间在所述第一方向上交替地设置，并且N是正整数。
21.根据权利要求14所述的显示装置，其中，所述第一子像素、所述第二子像素和所述第三子像素中的每个子像素包括：
第一晶体管，根据施加到所述第一晶体管的栅电极的电压控制在所述第一晶体管的第一电极和第二电极之间流动的驱动电流；
发光元件，连接在所述第一晶体管和所述第一驱动电压线中的一条第一驱动电压线之间；
第二晶体管，连接在所述发光元件的第一电极和所述第二驱动电压线中的一条第二驱动电压线之间；以及
第一电容器，连接在所述第一晶体管的所述第二电极和第三晶体管之间，
其中所述第三晶体管连接在所述第一电容器和所述第三驱动电压线中的一条第三驱动电压线之间。
CN202110702492.9A 2020-06-24 2021-06-24 显示装置 Pending CN113838409A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0077183 2020-06-24
KR1020200077183A KR20220000015A (ko) 2020-06-24 2020-06-24 표시 장치

Publications (1)

Publication Number Publication Date
CN113838409A true CN113838409A (zh) 2021-12-24

Family

ID=76584405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110702492.9A Pending CN113838409A (zh) 2020-06-24 2021-06-24 显示装置

Country Status (4)

Country Link
US (1) US11508801B2 (zh)
EP (1) EP3929904A1 (zh)
KR (1) KR20220000015A (zh)
CN (1) CN113838409A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240109317A (ko) * 2023-01-03 2024-07-11 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209038B1 (ko) 2005-11-18 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR100688971B1 (ko) 2006-02-16 2007-03-08 삼성전자주식회사 디스플레이장치
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR102320641B1 (ko) 2015-04-29 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102528296B1 (ko) 2015-11-18 2023-05-04 삼성디스플레이 주식회사 표시 장치
KR101937768B1 (ko) 2016-12-01 2019-01-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US11437440B2 (en) * 2019-07-05 2022-09-06 Hefei Boe Joint Technology Co., Ltd. Array substrate having detection and compensation lead lines, display apparatus, method of fabricating array substrate, and pixel driving circuit having connection bridge

Also Published As

Publication number Publication date
US20210408208A1 (en) 2021-12-30
EP3929904A1 (en) 2021-12-29
KR20220000015A (ko) 2022-01-03
US11508801B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
US10373552B2 (en) Display device having a multilayer wiring structure including a wiring in a lower electrode layer
US11501711B2 (en) Display device
US20220101792A1 (en) Display apparatus
US11335273B2 (en) Display device containing indium
US20240213263A1 (en) Dummy pixel circuit, display panel and display device
CN109037275B (zh) 有机发光二极管显示装置
US11502151B2 (en) Display device
EP3929904A1 (en) Display device
KR20230015483A (ko) 표시장치
KR20230106789A (ko) 표시패널 및 이를 구비하는 표시장치
KR20220108227A (ko) 표시 장치
US20230326410A1 (en) Display device
US20230165073A1 (en) Display device
CN114512097B (zh) 显示装置
US20230131089A1 (en) Display device
US12080223B2 (en) Emissive display device
US20240196664A1 (en) Light emitting display device
US20230317008A1 (en) Display device
US20230326399A1 (en) Emissive display device
US20240144877A1 (en) Electronic device and driving methods of electronic device
US20240147793A1 (en) Display device
US20240237403A9 (en) Light emitting display device
US20240054940A1 (en) Display device
KR20240065509A (ko) 발광 표시 장치
KR20240079389A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination