KR20230106789A - 표시패널 및 이를 구비하는 표시장치 - Google Patents

표시패널 및 이를 구비하는 표시장치 Download PDF

Info

Publication number
KR20230106789A
KR20230106789A KR1020220002354A KR20220002354A KR20230106789A KR 20230106789 A KR20230106789 A KR 20230106789A KR 1020220002354 A KR1020220002354 A KR 1020220002354A KR 20220002354 A KR20220002354 A KR 20220002354A KR 20230106789 A KR20230106789 A KR 20230106789A
Authority
KR
South Korea
Prior art keywords
voltage line
disposed
initialization voltage
initialization
horizontal
Prior art date
Application number
KR1020220002354A
Other languages
English (en)
Inventor
김기욱
곽원규
김광민
김양완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220002354A priority Critical patent/KR20230106789A/ko
Priority to US17/868,070 priority patent/US11665943B1/en
Priority to CN202310014550.8A priority patent/CN116403526A/zh
Priority to EP23150390.5A priority patent/EP4210037A1/en
Priority to US18/201,256 priority patent/US11985875B2/en
Publication of KR20230106789A publication Critical patent/KR20230106789A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

본 발명은 서로 다른 색으로 발광하는 (부)화소별로 유기발광다이오드의 전기적특성을 보상하여 화질특성이 향상된 표시패널 및 이를 구비하는 표시장치를 제공하기 위하여, 복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판, 상기 표시영역에 배치되고, 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하는, 제1초기화전압선, 상기 표시영역에 배치되고, 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함하는, 제2초기화전압선을 구비하고, 상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소와, 제2색으로 발광하는 제2부화소를 포함하고, 상기 제1초기화전압선은 상기 제1부화소의 발광다이오드의 일 전극으로 제1초기화전압을 전달하고, 상기 제2초기화전압선은 상기 제2부화소의 발광다이오드의 일 전극으로 제2초기화전압을 전달하는, 표시패널을 제공한다.

Description

표시패널 및 이를 구비하는 표시장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명은 표시패널 및 이를 구비하는 표시장치에 관한 것으로서, 더 상세하게는 서로 다른 색으로 발광하는 화소들을 포함하는 표시패널 및 이를 구비하는 표시장치에 관한 것이다.
일반적으로 유기발광 표시장치는 유기발광다이오드와 박막트랜지스터를 포함하는 다수의 화소들을 구비한다. 서로 다른 색으로 발광하는 (부)화소들은 유기발광다이오드를 구성하는 발광층에 따라 전기적 특성이 상이할 수 있다.
그러나 이러한 종래의 표시장치에는, 서로 다른 색으로 발광하는 (부)화소들의 발광층에 따라 전기적 특성이 상이하여, 각각의 유기발광다이오드의 일 전극에 동일한 초기화전압을 인가하였을 때, 화질특성이 저하되는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 서로 다른 색으로 발광하는 (부)화소별로 유기발광다이오드의 전기적 특성을 보상하여 화질특성이 향상된 표시패널 및 이를 구비하는 표시장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판, 상기 표시영역에 배치되고, 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하는, 제1초기화전압선, 상기 표시영역에 배치되고, 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함하는, 제2초기화전압선을 구비하고, 상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소와, 제2색으로 발광하는 제2부화소를 포함하고, 상기 제1초기화전압선은 상기 제1부화소의 발광다이오드의 일 전극으로 제1초기화전압을 전달하고, 상기 제2초기화전압선은 상기 제2부화소의 발광다이오드의 일 전극으로 제2초기화전압을 전달하는, 표시패널이 제공된다.
일 실시예로, 상기 복수의 화소들 각각은 제3색으로 발광하는 제3부화소를 더 포함하고, 상기 제1초기화전압선은 상기 제3부화소의 발광다이오드의 일 전극으로 상기 제1초기화전압을 전달할 수 있다.
일 실시예로, 상기 복수의 화소들 중 동일 행에 배치되는 화소들은 상기 제1수평전압선 및 상기 제2수평전압선을 공유할 수 있다.
일 실시예로, 상기 제1수직전압선과 상기 제2수직전압선은 적어도 하나의 화소를 사이에 두고 이격되어 배치될 수 있다.
일 실시예로, 표시패널은 상기 표시영역에 배치되고, 상기 제1방향으로 연장되는, 구동초기화전압선 및 상기 표시영역에 배치되고, 상기 제1방향으로 연장되어 상기 발광다이오드의 다른 일 전극으로 공통전압을 전달하는, 공통전압선을 더 포함하고, 상기 제1부화소 및 상기 제2부화소 각각은, 게이트전극, 노드에 연결된 제1전극 및 상기 발광다이오드에 연결된 제2전극을 포함하고, 상기 발광다이오드에 구동전류를 전달하는 구동트랜지스터 및 상기 구동트랜지스터의 게이트전극과 상기 구동초기화전압선 사이에 연결되어 상기 구동초기화전압선으로부터 인가되는 구동초기화전압을 상기 구동트랜지스터의 게이트전극으로 전달하는 구동초기화트랜지스터;를 포함할 수 있다.
일 실시예로, 상기 구동초기화전압선, 상기 제1수직전압선, 상기 제2수직전압선 및 상기 공통전압선은 상기 제2방향을 따라 적어도 하나의 화소를 사이에 두고 교대로 배치될 수 있다.
일 실시예로, 상기 구동초기화전압선, 상기 제1수직전압선, 상기 제2수직전압선 및 상기 공통전압선은 동일층에 배치될 수 있다.
일 실시예로, 상기 제1수평전압선, 상기 제2수평전압선은 상이한 층에 배치될 수 있다.
일 실시예로, 표시패널은 상기 기판과 상기 발광다이오드 사이에 배치되고, 복수의 트랜지스터들 및 커패시터를 포함하는, 화소회로층을 더 포함하고, 상기 화소회로층은, 상기 기판 상에 배치되는, 제1반도체층, 상기 제1반도체층 상에 배치되는, 제1도전층, 상기 제1도전층 상에 배치되는, 제2도전층, 상기 제2도전층 상에 배치되는, 제2반도체층, 및 상기 제2반도체층 상에 배치되는, 제3도전층을 더 포함하고, 상기 제1수평전압선은 상기 제1도전층, 상기 제2도전층 및 상기 제3도전층 중 어느 한 층과 동일 층에 배치되고, 상기 제2수평전압선은 상기 제1도전층, 상기 제2도전층 및 상기 제3도전층 중 다른 어느 한 층에 배치될 수 있다.
일 실시예로, 상기 제1수평전압선은 상기 제1도전층과 동일층에 배치되고, 상기 제2수평전압선은 상기 제3도전층과 동일층에 배치될 수 있다.
일 실시예로, 상기 화소회로층은 상기 제3도전층 상에 배치되는 제4도전층, 및 상기 제4도전층 상에 배치되는 제5도전층을 더포함하고, 상기 제1수직전압선 및 상기 제2수직전압선은 상기 제5도전층과 동일층에 배치되고, 상기 제1수평전압선과 상기 제1부화소를 전기적으로 연결하는 제1연결배선 및 상기 제2수평전압선과 상기 제2부화소를 전기적으로 연결하는 제2연결배선은 상기 제4도전층 상에 배치될 수 있다.
일 실시예로, 상기 제1초기화전압과 상기 제2초기화전압은 상이할 수 있다.
일 실시예로, 상기 표시영역에 배치되고, 상기 제1방향으로 연장된 제3수직전압선과, 상기 제2방향으로 연장되고 상기 제1수평전압선 및 상기 제2수평전압선과 평면상에서 중첩하는 제3수평전압선을 포함하는 제3초기화전압선을 더 포함하고, 상기 복수의 화소들 각각은 제3색으로 발광하는 제3부화소를 더 포함하고, 상기 제3초기화전압선은 상기 제3부화소의 발광다이오드의 일 전극으로 제3초기화전압을 전달할 수 있다.
일 실시예로, 상기 복수의 화소들 중 동일 행에 배치되는 화소들은 상기 제1수평전압선, 상기 제2수평전압선, 및 상기 제3수평전압선을 공유할 수 있다.
일 실시예로, 상기 제1수직전압선, 상기 제2수직전압선, 및 상기 제3수직전압선은 적어도 하나의 화소를 사이에 두고 이격되어 배치될 수 있다.
일 실시예로, 표시패널은 상기 표시영역에 배치되고, 상기 제1방향으로 연장되는, 구동초기화전압선, 및 상기 표시영역에 배치되고, 상기 제1방향으로 연장되어 발광다이오드의 다른 일 전극으로 공통전압을 전달하는, 공통전압선을 더 포함하고, 상기 구동초기화전압선, 상기 제1수직전압선, 상기 제2수직전압선, 상기 제3수직전압선 및 상기 공통전압선은 상기 제2방향을 따라 적어도 하나의 화소를 사이에 두고 교대로 배치될 수 있다.
일 실시예로, 표시패널은 상기 기판과 상기 발광다이오드 사이에 배치되고, 복수의 트랜지스터들 및 커패시터를 포함하는, 화소회로층을 더 포함하고, 상기 화소회로층은, 상기 기판 상에 배치되는, 제1반도체층, 상기 제1반도체층 상에 배치되는, 제1도전층, 상기 제1도전층 상에 배치되는, 제2도전층, 상기 제2도전층 상에 배치되는, 제2반도체층 및 상기 제2반도체층 상에 배치되는, 제3도전층을 더 포함하고, 상기 제1수평전압선은 상기 제1도전층과 동일층에 배치되고, 상기 제2수평전압선은 상기 제2도전층과 동일층에 배치되고, 상기 제3수평전압선은 상기 제3도전층과 동일층에 배치될 수 있다.
일 실시예로, 상기 제1초기화전압과 상기 제3초기화전압의 차의 절대값은 상기 제1초기화전압과 상기 제2초기화전압의 차의 절대값 및 상기 제2초기화전압과 상기 제3초기화전압의 차의 절대값보다 클 수 있다.
일 실시예로, 상기 화소회로층은 상기 제3도전층 상에 배치되는 제4도전층, 및 상기 제4도전층 상에 배치되는 제5도전층을 더포함하고, 상기 제1수직전압선, 상기 제2수직전압선 및 상기 제3수직전압선은 상기 제5도전층과 동일층에 배치되고, 상기 제1수평전압선과 상기 제1부화소를 전기적으로 연결하는 제1연결배선, 상기 제2수평전압선과 상기 제2부화소를 전기적으로 연결하는 제2연결배선 및 상기 제3수평전압선과 상기 제3부화소를 전기적으로 연결하는 제3연결배선은 상기 제4도전층과 동일층에 배치될 수 있다.
일 실시예로,상기 제1초기화전압, 상기 제2초기화전압 및 상기 제3초기화전압은 상이할 수 있다.
본 발명의 다른 일 관점에 따르면, 복수의 화소들을 포함하는, 표시패널, 및 상기 복수의 화소들에 제1초기화전압 및 제2초기화전압을 인가하는, 전원공급회로를 포함하고, 상기 표시패널은 상기 복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판, 상기 표시영역에 배치되는, 제1초기화전압선 및 제2초기화전압선을 구비하고, 상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소와, 제2색으로 발광하는 제2부화소를 포함하고, 상기 전원공급회로는 상기 제1초기화전압선을 통해 상기 제1부화소의 발광다이오드의 일 전극으로 상기 제1초기화전압을 공급하고, 상기 제2초기화전압선을 통해 상기 제2부화소의 발광다이오드의 일 전극으로 상기 제2초기화전압을 공급하는, 표시장치가 제공된다.
일 실시예에서, 상기 제1초기화전압선의 일부는 평면상에서 상기 제2초기화전압선의 일부와 중첩할 수 있다.
일 실시예에서, 상기 제1초기화전압선은 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하고, 상기 제2초기화전압선은 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고, 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함할 수 있다.
일 실시예에서, 상기 복수의 화소들 각각은 제3색으로 발광하는 제3부화소를 더 포함하고, 상기 전원공급회로는 상기 제1초기화전압선을 통해 상기 제3부화소의 발광다이오드의 일 전극으로 제1초기화전압을 전달할 수 있다.
본 발명의 다른 일 관점에 따르면, 복수의 화소들을 포함하는, 표시패널, 및 상기 복수의 화소들에 제1초기화전압, 제2초기화전압 및 제3초기화전압을 인가하는, 전원공급회로를 포함하고, 상기 표시패널은, 복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판, 상기 표시영역에 배치되는, 제1초기화전압선, 제2초기화전압선 및 제3초기화전압선을 구비하고, 상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소, 제2색으로 발광하는 제2부화소 및 제3색으로 발광하는 제3부화소를 포함하고, 상기 전원공급회로는 상기 제1초기화전압선을 통해 상기 제1부화소의 발광다이오드의 일 전극으로 제1초기화전압을 공급하고, 상기 제2초기화전압선을 통해 상기 제2부화소의 발광다이오드의 일 전극으로 제2초기화전압을 공급하고, 상기 제3초기화전압선을 통해 상기 제3부화소의 발광다이오드의 일 전극으로 제3초기화전압을 공급하는, 표시장치가 제공된다.
일 실시예에서, 상기 제1초기화전압선의 일부는 평면상에서 상기 제2초기화전압선의 일부 및 상기 제3초기화전압선의 일부와 중첩할 수 있다.
일 실시예에서, 상기 제1초기화전압선은 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하고, 상기 제2초기화전압선은 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고, 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함하고, 상기 제3초기화전압선은 상기 제1방향으로 연장된 제3수직전압선과 상기 제2방향으로 연장되고, 상기 제1수평전압선과 평면상에서 중첩하는 제3수평전압선을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 서로 다른 색으로 발광하는 (부)화소 별로 유기발광다이오드의 전기적 특성을 보상하여 화질특성이 향상된 표시패널 및 이를 구비하는 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 일 부화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 부화소의 구동 방법을 나타내는 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 일 화소의 화소회로에 배치된 복수의 박막트랜지스터들 및 커패시터의 위치를 개략적으로 나타내는 평면도이다.
도 6은 도 5의 A-A'선을 따라 취한 단면도이다.
도 7a 및 도 7b는은 도 5의 B-B'선을 따라 취한 본 발명의 실시예들에 따른 단면도들이다.
도 8a 및 도 8b는 도 5의 B-B'선을 따라 취한 본 발명의 실시예들에 따른 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 표시패널의 일부를 확대한 평면도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 일 화소를 도시한 회로도들이다.
도 13은 도 5의 B-B'선을 따라 취한 본 발명의 일 실시예에 따른 단면도이다.
도 14는 도 2의 C에 배치된 수직 배선들 및 수평 배선들을 확대한 평면도이다.
도 15는 본 발명의 일 실시예에 따른 일 화소를 도시한 회로도이다.
도 16은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 배선이 "제1방향 또는 제2방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1방향 또는 제2방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
본 명세서에서 "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
본 명세서에서 제1구성요소가 제2구성요소에 "중첩"한다는 제1구성요소가 제2구성요소의 위 또는 아래에 위치함을 의미한다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 하이레벨의 전압 또는 로우레벨의 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 로우레벨 전압에 의해 활성화되고, N채널 트랜지스터는 하이레벨 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
본 발명의 실시예들에 따른 표시장치는 스마트폰, 휴대폰, 스마트 워치, 내비게이션 장치, 게임기, TV, 차량용 헤드 유닛, 노트북 컴퓨터, 랩탑 컴퓨터, 태블릿(Tablet) 컴퓨터, PMP(Personal Media Player), PDA(Personal Digital Assistants) 등의 전자장치로 구현될 수 있다. 또한, 전자장치는 플렉서블 장치일 수 있다.
표시장치(1)는 화상이 표시되는 표시영역(DA)과 표시영역(DA)의 적어도 일부를 둘러싸도록 배치되는 주변영역(PA)을 포함할 수 있다. 표시장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시장치(1)는 다양한 형상으로 마련될 수 있으며, 예를 들어, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 마련될 수 있다. 표시장치가 직사각형의 판상으로 마련되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 본 발명의 일 실시예에서는 설명의 편의를 위해 표시장치가 한쌍의 장변과 한쌍의 단변을 갖는 직사각 형상인 경우를 나타내며, 단변의 연장 방향을 제1방향(x방향), 장변의 연장 방향을 제2방향(y방향), 장변과 단변의 연장 방향에 수직한 방향을 제3방향(z방향)으로 표시하였다. 다른 실시예에서 표시장치(1)는 비사각 형상일 수 있다. 비사각 형상은, 예를 들어 원형, 타원형, 일부가 원형인 다각형, 사각형을 제외한 다각형일 수 있다.
표시영역(DA)을 평면 형상으로 볼 때, 표시영역(DA)은 도 1과 같이 직사각형 형상일 수 있다. 다른 실시예로, 표시영역(DA)은 삼각형, 오각형, 육각형 등의 다각형 형상이나 원형 형상, 타원형 형상, 비정형 형상 등일 수 있다.
주변영역(PA)은 표시영역(DA)의 외곽에 배치되는 영역으로, 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(PA)에 의해 전체적으로 둘러싸일 수 있다. 주변영역(PA)에는 표시영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들, 인쇄회로기판이나 드라이버 IC칩이 부착되는 패드들이 위치할 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시로서 유기 발광 표시장치를 예로 하여 설명하지만, 본 발명의 표시장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 표시장치는 무기 발광 표시장치(Inorganic Light Emitting Display 또는 무기 EL 표시장치)이거나, 양자점 발광 표시장치(Quantum dot Light Emitting Display)와 같은 표시장치일 수 있다. 예컨대, 표시장치가 포함하는 디스플레이소자의 발광층은 유기물을 포함하거나 무기물을 포함할 수도 있다. 또한 표시장치는 발광층과, 발광층에서 방출되는 광의 경로 상에 위치한 양자점을 구비할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 표시패널을 개략적으로 나타낸 평면도이다.
표시장치는 이미지를 표시하는 표시패널(10)을 포함할 수 있다. 도 2는 표시패널(10) 중 기판(100)을 도시하며, 예컨대, 기판(100)이 표시영역(DA) 및 주변영역(PA)을 가질 수 있다.
도 2를 참조하면, 표시패널(10)은 표시영역(DA)에 배치된 화소(P)들을 포함한다. 화소들은 표시요소를 포함할 수 있다. 표시요소는 화소회로에 연결될 수 있다. 표시요소는 유기발광다이오드, 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다. 각 화소(P)는 표시요소를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하는 적어도 하나 이상의 부화소를 포함할 수 있다.
주변영역(PA)에는 각 화소(P)의 화소회로로 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)의 화소회로로 데이터신호를 제공하는 데이터 드라이버(1200), 및 전원전압을 제공하기 위한 메인 전원배선(미도시)들 등이 배치될 수 있다. 도 2에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다. 스캔 드라이버(1100)는 복수 개 구비될 수 있다.
표시패널(10) 상부에는 입력감지층 및 광학 기능층이 더 구비될 수 있으며, 표시패널(10), 입력감지층 및 광학 기능층은 윈도우로 커버될 수 있다. 입력감지층은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다. 광학 기능층은 반사 방지층을 포함할 수 있고, 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 일 부화소의 등가회로도이고, 도 4는 본 발명의 일 실시예에 따른 부화소의 구동 방법을 나타내는 타이밍도이다.
도 3을 참조하면, 하나의 부화소(Pa)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 전기적으로 연결된 부화소회로(PCa)를 포함할 수 있다. 부화소회로(PCa)는 복수의 트랜지스터들(T1 내지 T8)을 포함하고, 복수의 트랜지스터들(T1 내지 T8)은 박막트랜지스터로 구현될 수 있다. 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 복수의 트랜지스터들(T1 내지 T8) 각각의 제1단자는 소스단자 또는 드레인단자이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예컨대, 제1단자가 소스단자인 경우 제2단자는 드레인단자일 수 있다.
부화소회로(PCa)는 제1스캔신호(GW)를 전달하는 제1스캔선(GWL), 제2스캔신호(GI)를 전달하는 제2스캔선(GIL), 제3스캔신호(GC)를 전달하는 제3스캔선(GCL), 발광제어신호(EM)를 전달하는 발광제어선(EL), 바이어스제어신호(EB)를 전달하는 바이어스제어선(EBL) 및 데이터신호(DAT)를 전달하는 데이터선(DL)에 연결될 수 있다.
구동전압선(PL)은 제1박막트랜지스터(T1)(구동트랜지스터)에 구동전압(VDD)을 전달할 수 있다. 구동초기화전압선(VIL)은 구동초기화전압(VINT)을 제1박막트랜지스터(T1)의 게이트전극으로 전달할 수 있다. 초기화전압선(VAIL)은 초기화전압(AINT)을 유기발광다이오드(OLED)의 일 전극으로 전달할 수 있다. 바이어스선(VBL)은 바이어스전압(Vbias)을 제1박막트랜지스터(T1)의 소스단자 또는 드레인단자로 전달할 수 있다.
제1박막트랜지스터(T1)는 제2노드(N2)에 연결된 게이트단자, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1박막트랜지스터(T1)는 제2박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급한다.
제2박막트랜지스터(T2)(스위칭트랜지스터)는 제1스캔선(GWL)에 연결된 게이트단자, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1박막트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제2박막트랜지스터(T2)는 제1스캔선(GWL)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1노드(N1)으로 전달하는 스위칭 동작을 수행할 수 있다.
제3박막트랜지스터(T3)(보상트랜지스터)는 제3스캔선(GCL)에 연결된 게이트단자, 제3노드(또는 제1박막트랜지스터(T1)의 제2단자)에 연결된 제1단자, 제2노드(또는 제1박막트랜지스터(T1)의 제2단자)에 연결된 제1단자, 제2노드(또는 제1박막트랜지스터(T1)의 게이트단자)에 연결된 제2단자를 포함한다. 제3박막트랜지스터(T3)는 제3스캔선(GCL)을 통해 전달받은 제3스캔신호(GC)에 따라 턴온되어 제1박막트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4박막트랜지스터(T4)(구동초기화 트랜지스터)는 제2스캔선(GIL)에 연결된 게이트단자, 구동초기화전압선(VIL)에 연결된 제1단자, 제2노드(또는 제1박막트랜지스터(T1)의 게이트단자)에 연결된 제2단자를 포함한다. 제4박막트랜지스터(T4)는 제2스캔선(GIL)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 구동초기화전압(VINT)을 제1박막트랜지스터(T1)의 게이트단자에 전달하여 제1박막트랜지스터(T1)의 게이트전압을 초기화시킬 수 있다.
제5박막트랜지스터(T5)(제1발광제어 트랜지스터)는 발광제어선(EL)에 연결된 게이트단자, 구동전압선(PL)에 연결된 제1단자, 제1노드(또는 제1박막트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제6박막트랜지스터(T6)(제2발광제어 트랜지스터)는 발광제어선(EL)에 연결된 게이트단자, 제3노드(또는 제1박막트랜지스터(T1)의 제2단자)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함한다. 제5박막트랜지스터(T5) 및 제6박막트랜지스터(T6)가 발광제어선(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 전류가 흐르게 된다.
제7박막트랜지스터(T7)(초기화 트랜지스터)는 바이어스제어선(EBL)에 연결된 게이트단자, 제6박막트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VAIL)에 연결된 제2단자를 포함한다. 제7박막트랜지스터(T7)는 바이어스제어선(EBL)을 통해 전달받은 바이어스제어신호(EB)에 따라 턴온되어 초기화전압(AINT)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극의 전압을 초기화시킬 수 있다.
제8박막트랜지스터(T8)(바이어스 트랜지스터)는 바이어스제어선(EBL)에 연결된 게이트단자, 바이어스선(VBL)에 연결된 제1단자, 제1노드(또는 제1박막트랜지스터(T1)의 제1단자)에 연결된 제2단자를 포함한다. 제8박막트랜지스터(T8)는 바이어스제어선(EBL)을 통해 전달받은 바이어스제어신호(EB)에 따라 턴온되어 바이어스전압(Vbias)을 제1박막트랜지스터(T1)의 제1단자에 인가함으로써 제1박막트랜지스터(T1)의 소스단자와 드레인단자 간의 전류(구동전류)를 제어할 수 있다. 예컨대, 제7박막트랜지스터(T7)와 제8박막트랜지스터(T8)는 바이어스제어선(EBL)을 통해 전달받은 바이어스제어신호(EB)에 따라 동시에 턴온되어, 유기발광다이오드(OLED)의 화소전극의 전압을 초기화하기 위한 초기화전압(AINT)이 제1박막트랜지스터(T1)의 제2단자 측에 인가될 때, 바이어스전압(Vbias)을 제1박막트랜지스터(T1)의 제1단자에 인가함으로써 제1박막트랜지스터(T1)의 소스단자와 드레인단자 간의 전류를 제어할 수 있다.
복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 NMOS(n-channel MOSFET)이고 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 제3박막트랜지스터(T3)와 제4박막트랜지스터(T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 중 제3박막트랜지스터(T3), 제4박막트랜지스터(T4) 및 제7박막트랜지스터(T7)은 NMOS이고, 나머지는 PMOS일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 모두 NMOS이거나 모두 PMOS일 수 있다. 복수의 박막트랜지스터들(T1 내지 T7)은 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 필요에 따라, NMOS인 박막트랜지스터는 산화물 반도체를 포함할 수 있다. 이하에서는 편의상 제3박막트랜지스터(T3)와 제4박막트랜지스터(T4)는 산화물 반도체를 포함하는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)인 경우에 대해 설명한다.
커패시터(Cst)는 제2노드(또는 제1박막트랜지스터(T1)의 게이트단자)에 연결된 제1전극 및 구동전압선(PL)에 연결된 제2전극을 포함한다.
유기발광다이오드(OLED)는 화소전극 및 화소전극을 마주하는 대향전극을 포함하고, 대향전극은 공통전압(VSS)을 인가받을 수 있다. 대향전극은 복수의 화소(P)들에 공통인 공통전극일 수 있다. 공통전압(VSS)은 구동전압(VDD)보다 낮은 전압일 수 있다. 구동초기화전압(VINT) 및 초기화전압(AINT)은 공통전압(VSS)보다 낮은 전압일 수 있다.
유기발광다이오드(OLED)는 제1박막트랜지스터(T1)로부터 구동전류를 전달받아 소정의 색으로 발광함으로써 이미지를 표시할 수 있다. 유기발광다이오드(OLED)는 발광하는 색에 따라 발광층을 구성하는 물질이 상이하여, 유기발광다이오드(OLED)의 특성(예를 들어, 커패시턴스)이 상이하다. 특히 고주파 구동 시 동일한 초기화전압(AINT)을 인가할 경우, 각 유기발광다이오드(OLED)의 커패시턴스의 차이로 인하여 화소전극의 초기화가 동일하게 이루어지지 못하여, 화질 특성에 문제가 발생할 수 있다. 본 발명의 실시예들은 각 부화소(Pa)의 발광 색상에 따라 상이한 초기화전압(AINT)을 인가함으로써, 부화소(Pa)별 화질 특성의 편차를 개선할 수 있다.
도 4를 참조하면, 일 화소(P)는 스캐닝 프레임(H1)과 블랭킹 프레임(H2)으로 구분하여 동작할 수 있다. 스캐닝 프레임(H1) 동안 제1 내지 제3스캔신호(GW, GI, GC)는 온 전압으로 발생할 수 있다. 여기서, 온 전압은 트랜지스터의 턴-온(Turn on) 전압으로, 제1스캔신호(GW)의 온 전압은 로우레벨의 전압일 수 있고, 제2스캔신호(GI) 및 제3스캔신호(GC)의 온 전압은 하이레벨의 전압일 수 있다.
스캐닝 프레임(H1)은 제1 내지 제7기간(t1 내지 t7)을 포함할 수 있다. 제1기간(t1) 동안 발광제어선(EL)에 공급되는 발광제어신호(EM)는 하이레벨을 유지하고, 제2기간(t2)동안에 발광제어신호(EM)는 하이레벨에서 로우레벨로 천이된다. 제2기간(t2)에 제5박막트랜지스터(T5) 및 제6박막트랜지스터(T6)가 턴-온 된다. 그리고, 커패시터(Cst)에 저장된 전하에 대응하는 구동전류가 제1박막트랜지스터(T1)를 통해 유기발광다이오드(OLED)에 공급되어 유기발광다이오드(OLED)가 발광한다.
제3기간(t3)은 유기발광다이오드(OLED)의 화소전극을 초기화하고, 제1박막트랜지스터(T1)의 소스단자 또는 드레인단자에 온 바이어스전압을 인가하는 제1바이어스기간이다. 제3기간(t3)에, 로우레벨의 바이어스제어신호(EB)가 바이어스제어선(EBL)으로 인가되고, 이에 따라 제7박막트랜지스터(T7) 및 제8박막트랜지스터(T8)가 턴-온 된다. 턴-온 된 제7박막트랜지스터(T7)에 의해 초기화전압선(VAIL)으로부터 공급되는 초기화전압(AINT)이 유기발광다이오드(OLED)의 화소전극으로 인가된다. 이 때 턴-온 된 제8박막트랜지스터(T8)에 의해 바이어스선(VBL)으로부터 공급되는 바이어스전압(Vbias)이 제1박막트랜지스터(T1)의 제1단자에 인가된다.
제4기간(t4)은 제1박막트랜지스터(T1)의 게이트단자가 연결된 제2노드(N2)를 초기화하고 제1박막트랜지스터(T1)의 게이트단자에 온 바이어스를 인가하는 초기화기간이다. 제4기간(t4)에, 하이레벨의 제2스캔신호(GI)가 제2스캔선(GIL)으로 인가되고, 이에 따라 제4박막트랜지스터(T4)가 턴-온 되며, 구동초기화전압선(VIL)으로부터 공급되는 구동초기화전압(VINT)에 의해 제2노드(N2)의 전압, 즉 제1박막트랜지스터(T1)의 게이트단자의 전압이 초기화된다.
제5기간(t5)은 제1박막트랜지스터(T1)의 문턱전압을 보상하는 보상기간이다. 제5기간(t5)에, 하이레벨의 제3스캔신호(GC)가 제3스캔선(GCL)으로 인가되고, 이에 따라 제3박막트랜지스터(T3)가 턴-온 된다.
제6기간(t6)은 데이터기입기간이다. 제6기간(t6)은 제4기간(t4)과 겹치지 않도록 후속하되, 제5기간(t5) 중에 포함된다. 제6기간(t6)에, 로우레벨의 제1스캔신호(GW)가 제1스캔선(GWL)으로 인가되고, 이에 따라 제2박막트랜지스터(T2)가 턴-온 되며, 데이터선(DL)으로부터 공급된 데이터신호(DATA)가 제1노드(N1)로 전달된다. 제1박막트랜지스터(T1)는 턴-온 된 제3박막트랜지스터(T3)에 의해 다이오드 연결되고, 데이터신호(DATA)에서 제1박막트랜지스터(T1)의 문턱전압이 보상된 보상전압이 제2노드(N2), 즉 제1박막트랜지스터(T1)의 게이트단자에 인가된다. 커패시터(Cst)의 양단에는 구동전압(VDD)과 보상전압이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
제7기간(t7)은 제3기간(t3)과 마찬가지로, 유기발광다이오드(OLED)의 화소전극을 초기화하고, 제1박막트랜지스터(T1)의 소스단자 또는 드레인단자에 온 바이어스전압을 인가하는 제2바이어스기간이다. 제1바이어스기간인 제3기간(t3)은 제4 내지 제6기간(t4 내지 t6)에 선행하고, 제7기간(t7)은 제4 내지 제6기간(t4 내지 t6)에 후속할 수 있다. 즉, 하나의 스캐닝 프레임(H1)은 데이터기입기간을 사이에 두고 두 번의 바이어스기간을 가질 수 있다.
블랭킹 프레임(H2)은 제8 내지 제11기간(t8 내지 t11)을 포함할 수 있다. 제8기간(t8) 동안 발광제어선(EL)에 공급되는 발광제어신호(EM)는 하이레벨을 유지하고, 제9기간(t9) 동안에 발광제어신호(EM)는 하이레벨에서 로우레벨로 천이된다. 제9기간(t9)에 제5박막트랜지스터(T5) 및 제6박막트랜지스터(T6)가 턴-온 되나, 블랭킹 프레임(H2) 동안에는 커패시터(Cst)에 전하가 저장되지 않으므로, 유기발광다이오드(OLED)는 발광하지 않을 수 있다.
제8기간(t8)은 제10기간(t10) 및 제11기간(t11)을 포함할 수 있다. 제10기간(t10) 및 제11기간(t11)은 유기발광다이오드(OLED)의 화소전극을 초기화하고, 제1박막트랜지스터(T1)의 소스단자 또는 드레인단자에 온 바이어스전압을 인가하는 제3바이어스기간 및 제4바이어스기간이다.
화소(P)의 구동 주파수에 따라, 스캐닝 프레임(H1)과 블랭킹 프레임(H2)의 반복 횟수가 결정될 수 있다. 예컨대, 스캐닝 프레임(H1)이 N회 반복된 후 블랭킹 프레임(H2)이 M회 반복될 수 있으며, N과 M은 같거나 상이한 수일 수 있다.
도 5는 본 발명의 일 실시예에 따른 일 화소의 화소회로에 배치된 복수의 박막트랜지스터들 및 커패시터의 위치를 개략적으로 나타내는 평면도이고, 도 6은 도 5의 A-A'선을 따라 취한 단면도이고, 도 7a, 도 7b, 도 8a 및 도 8b은 도 5의 B-B'선을 따라 취한 본 발명의 실시예들에 따른 단면도들이다.
도 6 내지 도 8에서, 설명의 편의를 위하여, A-A'선 또는 B-B'선의 굴곡에 의하여 중복되는 구성요소의 경우, 한번만 표시하였으며, 경로의 길이와 도면에 표시된 구성요소의 길이가 비례하지 않을 수 있다.
도 5를 참조하면, 일 화소(P)는 복수의 부화소들(Pb, Pr, Pg)을 포함할 수 있다. 예컨대, 일 화소(P)는 청색으로 발광하는 제1부화소(Pb), 적색으로 발광하는 제2부화소(Pr) 및 녹색으로 발광하는 제3부화소(Pg)를 포함할 수 있다. 그러나, 본 발명의 실시예들에서, 부화소는 적색 부화소, 녹색 부화소, 청색 부화소에 한정되지 않으며, 부화소는 적색, 청색, 녹색, 백색으로 발광하는 부화소들 중 하나일 수 있고, 적색, 청색, 녹색, 백색 외의 다른 색으로 발광하는 부화소일 수 있다. 또한, 도 5에서는 일 화소(P)가 세 개의 부화소들(Pb, Pr, Pg)을 포함하는 것으로 도시하였으나, 일 화소(P)을 구성하는 부화소들의 수 및 배치는 다양하게 설계 변경될 수 있다. 이하, 일 화소(P)은 각각 청색, 적색, 녹색으로 발광하는 제1부화소(Pb), 제2부화소(Pr) 및 제3부화소(Pg)를 포함하는 것을 예로서 설명한다.
일 실시예에서, 일 화소(P)를 구성하는 각 부화소들(Pb, Pr, Pg)은 유사한 배치 구조를 가질 수 있다. 예컨대, 각 부화소들(Pb, Pr, Pg)의 복수의 트랜지스터들 및 커패시터의 배치는 동일하되, 이를 연결하는 배선들의 배치는 차이가 존재할 수 있다. 일 화소(P)는 표시영역(DA) 내에서 반복하여 배치될 수 있다.
데이터선(DL)은 제1방향(예컨대, y 방향)으로 연장되며, 각 부화소열에 상호 이격 배치될 수 있다. 구동전압선(PL)은 서로 다른 층에 배치된 제1구동전압선(PL1) 및 제2구동전압선(PL2)을 포함할 수 있다. 제1구동전압선(PL1)은 제1방향(예컨대, y 방향)으로 연장되고, 제2구동전압선(PL2)은 제1방향(예컨대, y 방향)과 교차하는 제2방향(예컨대, x 방향)으로 연장되며, 제1구동전압선(PL1)과 제2구동전압선(PL2)은 전기적으로 연결될 수 있다. 제1스캔선(GWL), 제2스캔선(GIL), 발광제어선(EL), 수평구동초기화전압선(VILb), 초기화전압선(VAIL), 바이어스제어선(EBL) 및 바이어스선(VBL)은 제2방향(예컨대, x 방향)으로 연장될 수 있다. 초기화전압선(VAIL)은 제1방향(예컨대, y 방향)으로 연장된 수직전압선들과 제2방향(예컨대, x 방향)으로 연장된 수평전압선들을 포함할 수 있다. 수평전압선들은 평면상에서 중첩될 수 있으며, 하나의 수직전압선과 하나의 수평전압선은 서로 전기적으로 연결될 수 있다.
이하, 도 6 내지 도 8을 함께 참조하여 설명한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC), 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등의 고분자 수지를 포함할 수 있다.
기판(100)은 다층 구조일 수 있다. 예컨대, 기판(100)은 제1베이스층, 제1배리어층, 제2베이스층 및 제2배리어층이 차례로 적층된 구조일 수 있다. 제1베이스층 및 제2베이스층은 전술한 고분자 수지를 포함할 수 있다. 제1배리어층 및 제2배리어층은 외부 이물질의 침투를 방지하는 층으로서, 실리콘질화물(SiNx), 실리콘산화물(SiOx)과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
버퍼층(111)은 기판(100)의 상면의 평활성을 높이는 역할을 할 수 있으며, 버퍼층(111)은 실리콘산화물(SiOx)과 같은 산화막, 및/또는 실리콘질화물(SiNx)과 같은 질화막, 또는 실리콘산질화물(SiON)로 구비될 수 있다.
일 실시예에서, 기판(100)과 버퍼층(111) 사이에 하부금속층(미도시)이 배치될 수 있다. 하부금속층은 기판(100)과 제1반도체패턴(ACT1) 사이에 배치되어, 제1반도체패턴(ACT1)으로 입사될 수 있는 광을 차단하는 기능을 할 수 있다. 예컨대, 하부금속층은 제1박막트랜지스터(T1)와 평면 상에서 중첩하도록 배치되어, 제1박막트랜지스터(T1)의 채널영역에 입사될 수 있는 광을 차단할 수 있다. 하부금속층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다.
일 실시예에서, 하부금속층에는 전압이 인가될 수 있다. 이와 관련하여, 도 5에서는 제1구동전압선(PL1)이 표시영역(DA)에 위치한 연결부(CNT)를 통해 하부금속층에 구동전압(VDD)을 인가하는 것을 도시하고 있다. 이에 따라, 박막트랜지스터 특성을 보다 안정화할 수 있다.
제1반도체패턴(ACT1) 및 제2반도체패턴(ACT2)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 일 실시예로, 제1반도체패턴(ACT1) 및 제2반도체패턴(ACT2)은 아모퍼스 실리콘(a-Si) 및/또는 산화물 반도체로 형성될 수도 있다. 제1반도체패턴(ACT1)과 제2반도체패턴(ACT2)은 동일층에 배치될 수 있다. 예컨대, 제1반도체패턴(ACT1)과 제2반도체패턴(ACT2)은 제1반도체층에 배치될 수 있다. 제1반도체패턴(ACT1)은 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 제5 내지 제7박막트랜지스터들(T5 내지 T7)의 반도체층들을 포함하고, 제2반도체패턴(ACT2)은 제8박막트랜지스터(T8)의 반도체층을 포함할 수 있다.
제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 제5 내지 제7박막트랜지스터들(T5 내지 T7)의 반도체층들과 제8박막트랜지스터(T8)의 반도체층은 각각 소스영역, 드레인영역, 소스영역과 드레인영역 사이의 채널영역을 포함할 수 있다. 채널영역은 게이트전극과 중첩하는 영역일 수 있다. 소스영역과 드레인영역은 채널영역 근방에서 불순물이 도핑된 영역일 수 있다. 실시예에 따라 소스영역 및 드레인영역의 위치는 바뀔 수 있다. 소스영역 및 드레인영역은 경우에 따라 박막트랜지스터의 소스전극 및 드레인전극일 수 있다. 도 5에 도시된 게이트전극, 소스영역, 드레인영역은 각각 도 3에 도시된 게이트단자, 제1단자, 제2단자에 대응할 수 있다.
제1반도체패턴(ACT1) 및 제2반도체패턴(ACT2)을 포함하는 제1반도체층 상에는 제1게이트절연층(112)이 위치할 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제1게이트절연층(112) 상에는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 제5 내지 제8박막트랜지스터(T5 내지 T8)의 게이트전극들, 발광제어선(EL), 및 바이어스제어선(EBL)을 포함하는 제1도전층이 배치될 수 있다.
제1박막트랜지스터(T1)의 게이트전극(G1), 제2박막트랜지스터(T2)의 게이트전극은 제1반도체패턴(ACT1)과 중첩하여 배치될 수 있다. 제7박막트랜지스터(T7)의 게이트전극(G7)은 제1반도체패턴(ACT1)의 일부와 교차하는 바이어스제어선(EBL)의 부분일 수 있다. 제8박막트랜지스터(T8)의 게이트전극(G8)은 제2반도체패턴(ACT2)과 교차하는 바이어스제어선(EBL)의 다른 부분일 수 있다. 제5박막트랜지스터(T5)의 게이트전극과 제6박막트랜지스터(T6)의 게이트전극(G6)은 제1반도체패턴(ACT1)의 일부들과 교차하는 발광제어선(EL)의 부분들일 수 있다.
일 실시예에서, 제2박막트랜지스터(T2)의 게이트전극은 제1스캔선(GWL)과 전기적으로 연결되는 도전패턴(178)의 일부일 수 있다. 도전패턴(178)의 일부는 평면 상에서 제3반도체층(ACT3)의 일부와 중첩할 수 있다. 상호 중첩된 도전패턴(178)의 일부와 제3반도체층(ACT3)의 일부는 커패시터로 기능하여 제1박막트랜지스터(T1)에 인가되는 전압을 안정화할 수 있다.
제1도전층 상에 제2게이트절연층(113)이 배치될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제2게이트절연층(113) 상에는 커패시터(Cst)의 상부전극(Cst2), 제3박막트랜지스터(T3)의 하부게이트전극(G3a), 및 제4박막트랜지스터(T4)의 하부게이트전극(G4a)을 포함하는 제2도전층이 배치될 수 있다.
커패시터(Cst)의 상부전극(Cst2)은 제1박막트랜지스터(T1)의 게이트전극(G1)의 적어도 일부를 커버하며, 제1박막트랜지스터(T1)의 게이트전극(G1)과 함께 커패시터(Cst)를 형성할 수 있다. 커패시터(Cst)의 하부전극(Cst1)은 제1박막트랜지스터(T1)의 게이트전극(G1)과 일체(一體)로 형성될 수 있다. 예컨대, 제1박막트랜지스터(T1)의 게이트전극(G1)은 커패시터(Cst)의 하부전극(Cst1)으로의 기능을 수행할 수 있다. 커패시터(Cst)의 상부전극(Cst2)에는 개구(SOP)가 형성될 수 있다. 개구(SOP)를 통해 제2연결배선(172)은 커패시터(Cst)의 하부전극(Cst1)을 제3박막트랜지스터(T3)의 드레인영역(D3) 및 제4박막트랜지스터(T4)의 드레인영역(D4)에 전기적으로 연결할 수 있다.
제3박막트랜지스터(T3)의 하부게이트전극(G3a)은 제3반도체패턴(ACT3)와 중첩하도록 아일랜드 타입으로 구비될 수 있다. 마찬가지로, 제4박막트랜지스터(T4)의 하부게이트전극(G4a)은 제3반도체패턴(ACT3)와 중첩하도록 아일랜드 타입으로 구비될 수 있다.
제2도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
제2도전층 상에 제1층간절연층(114)이 위치한다. 제1층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1층간절연층(114) 상에는 제3반도체패턴(ACT3)을 포함하는 제2반도체층이 위치한다. 일 실시예로, 제3반도체패턴(ACT3)은 산화물 반도체로 형성될 수 있다. 제3반도체패턴(ACT3)은 제3박막트랜지스터(T3) 및 제4박막트랜지스터(T4)의 반도체층들을 포함할 수 있다.
제3박막트랜지스터(T3) 및 제4박막트랜지스터(T4)의 반도체층들은 각각 소스영역, 드레인영역, 소스영역과 드레인영역 사이의 채널영역을 포함할 수 있다. 채널영역은 게이트전극과 중첩하는 영역일 수 있다. 소스영역과 드레인영역은 채널영역 근방에서 불순물이 도핑된 영역일 수 있다. 실시예에 따라 소스영역 및 드레인영역의 위치가 바뀔 수 있으며, 소스영역 및 드레인영역은 경우에 따라 박막트랜지스터의 소스전극 및 드레인전극일 수 있다.
제2반도체층 상에는 제3게이트절연층(115)이 위치한다. 제3게이트절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제3게이트절연층(115) 상에는 제3박막트랜지스터(T3)의 상부게이트전극(G3b) 및 제4박막트랜지스터(T4)의 상부게이트전극(G4b)를 포함하는 제3도전층이 위치한다.
제3박막트랜지스터(T3)의 상부게이트전극(G3b)은 하부게이트전극(G3a)과 중첩하여 배치될 수 있다. 마찬가지로, 제4박막트랜지스터(T4)의 상부게이트전극(G4b)은 하부게이트전극(G4a)과 중첩하여 배치될 수 있다. 즉, 제3박막트랜지스터(T3)와 제4박막트랜지스터(T4)는 반도체층의 상부와 하부에 각각 게이트전극을 구비한 이중 게이트구조를 가질 수 있다.
제3도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
일 실시예에서, 도 7a 및 도 7b에 도시된 바와 같이, 초기화전압선(VAIL)의 제1수평전압선(VL1b)은 제1게이트절연층(112) 상에 배치되고, 초기화전압선(VAIL)의 제2수평전압선(VL2b)은 제3게이트절연층(115) 상에 배치될 수 있다. 예컨대, 제1수평전압선(VL1b)은 제1도전층과 동일층에 배치되고, 제2수평전압선(VL2b)은 제3도전층과 동일층에 배치될 수 있다.
다른 일 실시예에서, 도 8a 및 도 8b에 도시된 바와 같이, 초기화전압선(VAIL)의 제1수평전압선(VL1b)은 제2게이트절연층(113) 상에 배치되고, 제2수평전압선(VL2b)은 제3게이트절연층(115) 상에 배치될 수도 있다. 예컨대, 제1수평전압선(VL1b)은 제2도전층과 동일층에 위치하고, 제2수평전압선(VL2b)은 제3도전층과 동일층에 위치할 수 있다.
또 다른 일 실시예에서, 초기화전압선(VAIL)의 제1수평전압선(VL1b)은 제1게이트절연층(112) 상에 배치되고, 제2수평전압선(VL2b)은 제2게이트절연층(113) 상에 배치될 수도 있다. 예컨대, 제1수평전압선(VL1b)은 제1도전층과 동일층에 위치하고, 제2수평전압선(VL2b)은 제2도전층과 동일층에 위치할 수 있다.
제1수평전압선(VL1b)과 제2수평전압선(VL2b)은 평면상에서 중첩하여 배치된다. 따라서, 일 화소(P)의 면적을 증가시키기 않으면서도, 각 화소가 발광하는 색상에 따라 서로 다른 초기화전압(AINT, 도 3 참조)을 인가할 수 있다.
제3도전층 상에는 제2층간절연층(116)이 위치한다. 제2층간절연층(116)은 무기 절연물질 또는 유기 절연물질을 포함할 수 있다. 일 실시예로, 제2층간절연층(116)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 다른 일 실시예로, 제2층간절연층(116)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PXMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2층간절연층(116) 상에는 제1스캔선(GWL), 제2스캔선(GIL), 제3스캔선(GCL), 수평구동초기화전압선(VILb), 제2구동전압선(PL2) 및 각 구성요소들을 연결하는 연결배선들(171, 172, 173, 175, 177)을 포함하는 제4도전층이 위치한다.
제4도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제4도전층은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 다층 구조로 이루어질 수 있다.
제1스캔선(GWL)은 제2방향(예컨대, x 방향)으로 연장되며, 컨택홀을 통해 제2박막트랜지스터(T2)의 게이트전극과 전기적으로 연결될 수 있다.
제2스캔선(GIL)은 제2방향(예컨대, x 방향)으로 연장되며, 컨택홀들을 통해 제4박막트랜지스터(T4)의 하부게이트전극(G4a) 및 상부게이트전극(G4b)와 전기적으로 연결될 수 있다.
제3스캔선(GCL)은 제2방향(예컨대, x 방향)으로 연장되며, 컨택홀들을 통해 제3박막트랜지스터(T3)의 하부게이트전극(G3a) 및 상부게이트전극(G3b)와 전기적으로 연결될 수 있다.
수평구동초기화전압선(VILb)은 제2방향(예컨대, x 방향)으로 연장되며, 수평구동초기화전압선(VILb)은 컨택홀을 통해 후술하는 구동초기화전압선(VILa)와 제4박막트랜지스터(T4)의 소스영역(S4)과 전기적으로 연결될 수 있다.
제2구동전압선(PL2)은 제2방향(예컨대, x 방향)으로 연장되며, 컨택홀을 통해 커패시터(Cst)의 상부전극(Cst2)에 전기적으로 연결될 수 있다. 제2구동전압선(PL2)으로부터 제1방향(예컨대, y 방향)으로 연장되어 돌출된 영역은 컨택홀을 통해 제5박막트랜지스터(T5)의 소스영역과 전기적으로 연결될 수 있다.
제1연결배선(171)은 일단이 컨택홀을 통해 제3박막트랜지스터(T3)의 드레인영역(D3)에 전기적으로 연결되고, 타단이 컨택홀을 통해 제1박막트랜지스터(T1)의 드레인영역(D1)에 전기적으로 연결될 수 있다.
제2연결배선(172)은 일 단이 컨택홀을 통해 제3박막트랜지스터(T3)의 소스영역(S3) 및 제4박막트랜지스터(T4)의 드레인영역(D4)에 전기적으로 연결되고, 타단이 컨택홀을 통해 제1박막트랜지스터(T1)의 게이트전극(G1)에 전기적으로 연결될 수 있다.
제1연결전극(173)은 컨택홀을 통해 제6박막트랜지스터(T6)의 드레인영역(D6)에 전기적으로 연결될 수 있다.
제3연결배선(175)은 일 단이 컨택홀을 통해 제7박막트랜지스터(T7)의 드레인영역(D7)에 전기적으로 연결되고, 타 단이 컨택홀을 통해 초기화전압선(VAIL)의 제1수평전압선(VL1b) 또는 제2수평전압선(VL2b)에 전기적으로 연결될 수 있다. 일 실시예로, 도 7a 및 도 8a에 도시된 바와 같이, 일 화소(P)를 구성하는 복수의 부화소들 중 제1초기화전압을 인가받는 부화소는 제3연결배선(175)을 통하여 제1수평전압선(VL1b)에 전기적으로 연결될 수 있다. 도 7b 및 도 8b에 도시된 바와 같이, 일 화소(P)를 구성하는 복수의 부화소들 중 제2초기화전압을 인가받는 부화소는 제3연결배선(175)을 통하여 제2수평전압선(VL2b)에 전기적으로 연결될 수 있다.
제4연결배선(177)은 일 단이 컨택홀을 통해 제8박막트랜지스터(T8)의 드레인영역(D8)에 전기적으로 연결되고, 타 단이 컨택홀을 통해 제1박막트랜지스터(T1)의 소스영역(S1) 및 제5박막트랜지스터(T5)의 소스영역과 전기적으로 연결될 수 있다.
제4도전층 상에는 제1평탄화층(117)이 위치하며, 제1평탄화층(117) 상에는 제2연결전극(181), 제1구동전압선(PL1), 및 데이터선(DL)을 포함하는 제5도전층이 위치한다.
제5도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제5도전층은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 다층 구조로 이루어질 수 있다.
제1구동전압선(PL1)은 제1방향(예컨대, y 방향)으로 연장되며, 컨택홀을 통해 제2구동전압선(PL2)와 전기적으로 연결될 수 있다. 일 실시예에서, 제1구동전압선(PL1)은 하나의 화소(P)를 이루는 부화소들(Pb, Pr, Pg) 중 일부 화소에만 배치될수 있다. 예컨대, 제1부화소(Pb)와 제3부화소(Pg)는 제1구동전압선(PL1)을 구비하되, 제1부화소(Pb)와 제3부화소(Pg) 사이에 배치되는 제2부화소(Pr)는 제1구동전압선(PL1)이 생략될 수 있다.
데이터선(DL)은 제1방향(예컨대, y 방향)으로 연장되며, 컨택홀을 통해 제2박막트랜지스터(T2)의 소스영역(S2)에 전기적으로 연결될 수 있다. 일 실시예에서, 데이터선(DL)은 제2방향(예컨대, x 방향)으로 굴곡을 가질 수 있다. 예컨대, 제1부화소(Pb)의 제2박막트랜지스터(T2)의 소스영역(S2)에 전기적으로 연결되는 제1데이터선(DL1)과 제2부화소(Pr)의 제2박막트랜지스터(T2)의 소스영역(S2)에 전기적으로 연결되는 제2데이터선(DL2)은 제1방향(예컨대, y 방향)으로 연장된 가상의 선을 기준으로 좌우 대칭을 이룰 수 있다. 이 때, 제3부화소(Pg)의 제2박막트랜지스터(T2)의 소스영역(S2)에 전기적으로 연결되는 제3데이터선(DL3)은 제1방향(예컨대, y 방향)으로 연장된 직선의 형태를 가질 수 있다.
제5도전층은 후술하는 초기화전압선(VAIL)의 수직전압선(VL1, VL2, 도 14 참조), 구동초기화전압선(VILa, 도 14 참조) 및 공통전압선(VSSL, 도 14 참조)를 더 포함할 수 있다. 초기화전압선(VAIL)의 수직전압선(VL1, VL2), 구동초기화전압선(VILa) 및 공통전압선(VSSL)은 일 화소(P)을 사이에 두고 순차적으로 반복하여 배치될 수 있다.
제5도전층 상에는 제2평탄화층(118)이 위치한다. 제2평탄화층(118)은 유기 절연물질을 포함하는 막이 단층 또는 다층으로 형성될 수 있다. 제2평탄화층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PXMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2평탄화층(118) 상에는 화소정의층(119)이 배치될 수 있으며, 화소정의층(119)은 화소전극(210)의 일부가 노출되도록 하는 개구를 가짐으로써 부화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의층(119)은 화소전극(210)의 가장자리와 대향전극(230) 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의층(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질을 포함할 수 있다.
일부 실시예에서, 화소정의층(119)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의층(119)이 광차단 물질을 포함하는 경우, 화소정의층(119)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
유기발광다이오드(OLED)는 화소전극(210), 발광층(220), 및 대향전극(230)을 포함할 수 있다. 도 6, 도 7a, 도 7b, 도 8a 및 도 8b에서는 도시의 편의 상 발광층(220) 만을 도시하였으나, 유기발광다이오드(OLED)는 발광층(220)의 상층 및/또는 하층에 제1기능층 및/또는 제2기능층을 더 포함할 수 있다. 일 실시예에서, 화소전극(210)은 제1박막트랜지스터(T1)와 평면 상에서 중첩하도록 배치될 수 있다. 다른 일 실시예에서, 화소전극(210)은 제7박막트랜지스터(T7) 및 제8박막트랜지스터(T8)와 평면 상에서 중첩하도록 배치될 수 있다. 일 실시예에서, 발광층(220)은 도시된 바와 같이 화소전극(210)에 대응하도록 패터닝되어 있으나, 다른 실시예에서, 발광층(220), 제1기능층 및/또는 제2기능층은 복수의 화소전극(210)들 각각에 대응하도록 패터닝된 층일 수도 있고, 복수의 화소전극(210)들에 걸쳐서 일체(一體)인 층일 수도 있다. 대향전극(230)은 복수의 화소전극(210)들에 대응하도록 일체로 형성될 수 있다.
도시되지 않았으나, 대향전극(230) 상에는 박막봉지층(미도시) 또는 밀봉기판(미도시)이 배치되어 이러한 유기발광다이오드(OLED)를 덮어 이들을 보호하도록 할 수 있다. 박막봉지층(미도시)은 표시영역(DA, 도 1 참조)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 이러한 박막봉지층은 적어도 하나의 무기물로 구비된 무기봉지층 및 적어도 하나의 유기물로 구비된 유기봉지층을 포함할 수 있다. 일부 실시예에서, 박막봉지층은 제1무기봉지층/유기봉지층/제2무기봉지층이 적층된 구조로 구비될 수 있다. 밀봉기판(미도시)은 기판(100)과 마주보도록 배치되며, 주변영역(PA, 도 1 참조)에서 기판(100)과 실런트 또는 프릿 등의 밀봉부재에 의해서 접합될 수 있다.
또한, 화소정의층(119) 상에는 마스크 찍힘 방지를 위한 스페이서가 더 포함될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시패널의 일부를 확대한 평면도이고, 도 10 내지 도 12는 본 발명의 실시예들에 따른 일부 화소들을 도시한 회로도들이다.
도 9에서는 설명에 필요한 배선들만을 도시하고 있어, 더 많은 배선들이 생략 되어있다. 도 9를 참조하면, 표시영역(DA, 도 1 참조)에서 화소(P)들은 행과 열을 이루며 배치되고, 인접한 화소(P)들이 이루는 경계를 따라 구동초기화전압선(VILa), 제1초기화전압선(VAIL1), 제2초기화전압선(VAIL2) 및 공통전압선(VSSL)이 배치될 수 있다.
제1초기화전압선(VAIL1)은 제1색으로 발광하는 제1유기발광다이오드의 일 전극으로 제1초기화전압을 전달할 수 있다. 제1초기화전압선(VAIL1)은 제1방향(예컨대, y 방향)으로 연장된 제1수직전압선(VL1a) 및 제2방향(예컨대, x 방향)으로 연장된 제1수평전압선(VL1b)을 포함할 수 있다. 제1수평전압선(VL1b)은 제1수직전압선(VL1a)과 중첩하는 돌출부(VL1bp)를 구비하고, 돌출부(VL1bp)는 컨택홀을 통해 제1수직전압선(VL1a)과 연결될 수 있다.
제2초기화전압선(VAIL2)은 제2색으로 발광하는 제2유기발광다이오드의 일 전극 및 제3색으로 발광하는 제3유기발광다이오드의 일 전극으로 제2초기화전압을 전달할 수 있다. 제2초기화전압선(VAIL2)은 제1방향(예컨대, y 방향)으로 연장된 제2수직전압선(VL2a) 및 제2방향(예컨대, x 방향)으로 연장된 제2수평전압선(VL2b)을 포함할 수 있다. 제2수평전압선(VL2b)은 제2수직전압선(VL2a)과 중첩하는 돌출부(VL2bp)를 구비하고, 돌출부(VL2bp)는 컨택홀을 통해 제2수직전압선(VL2a)과 연결될 수 있다.
구동초기화전압선(VILa)은 제1방향(예컨대, y 방향)으로 연장된다. 구동초기화전압선(VILa)는 도 5에 도시한 수평구동초기화전압선(VILb, 도 5 참조)과 컨택홀을 통해 전기적으로 연결되어, 제4박막트랜지스터(T4, 도 5 참조)의 소스영역에 구동초기화전압을 전달할 수 있다.
공통전압선(VLSS)은 제1방향(예컨대, y 방향)으로 연장된다. 공통전압선(VLSS)은 각 유기발광다이오드의 대향전극(230, 도 7 참조)에 인가되는 공통전압(VSS)을 전달할 수 있다. 일 실시예에서, 표시패널(10, 도 2 참조)는 주변영역(PA)에 배치되는 공통전압 공급선(미도시)을 더 포함하고, 공통전압선(VLSS)은 공통전압 공급선과 전기적으로 연결될 수 있다.
구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a) 및 공통전압선(VLSS)은 상술한 바와 같이, 동일층에 배치될 수 있다. 예컨대, 구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a) 및 공통전압선(VLSS)은 제5도전층에 포함될 수 있다.
구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a) 및 공통전압선(VLSS)은 표시영역(DA)에서, 제2방향(예컨대, x 방향)을 따라 소정 간격으로 교대로 배치될 수 있다. 예컨대, 구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a) 및 공통전압선(VLSS)은 적어도 하나의 화소(P)를 사이에 두고 교대로 배치될 수 있다.
제1수평전압선(VL1b) 및 제2수평전압선(VL2b)은 서로 다른 층에 배치될 수 있다. 예컨대, 제1수평전압선(VL1b)은 제1도전층, 제2도전층, 및 제3도전층 중 어느 한 층에 배치되고, 제2수평전압선(VL2b)은 제1도전층, 제2도전층, 및 제3도전층 중 다른 어느 한 층에 배치될 수 있다. 제1수평전압선(VL1b)와 제2수평전압선(VL2b)는 평면상에서 중첩할 수 있으며, 동일 행에 배치된 화소(P)들은 제1수평전압선(VL1b) 및 제2수평전압선(VL2b)를 공유할 수 있다.
본 발명의 일 실시예에서, 일 화소(P)을 구성하는 부화소들(Pb, Pr, Pg) 중 어느 하나의 부화소는 제1초기화전압선(VAIL1)과 전기적으로 연결되어 동일한 초기화전압을 인가받고, 다른 두 개의 부화소는 제2초기화전압선(VAIL2)과 전기적으로 연결되어 상이한 초기화전압을 인가받을 수 있다.
일 실시예로, 도 10에 도시된 바와 같이 청색으로 발광하는 제1부화소(Pb)의 유기발광다이오드(OLED)의 일 전극은 제1초기화전압선(VAIL1)와 전기적으로 연결되어 제1초기화전압(AINT(B))을 전달받을 수 있다. 적색으로 발광하는 제2부화소(Pr)의 유기발광다이오드(OLED)의 일 전극 및 녹색으로 발광하는 제3부화소(Pg)의 유기발광다이오드(OLED)의 일 전극은 제2초기화전압선(VAIL2)와 전기적으로 연결되어 제2초기화전압(AINT(R/G))을 전달받을 수 있다.
다른 일 실시예로, 도 11에 도시된 바와 같이, 제2부화소(Pr)의 유기발광다이오드(OLED)의 일 전극은 제1초기화전압선(VAIL1)와 전기적으로 연결되어 제1초기화전압(AINT(R))을 전달받고, 제1부화소(Pb)의 유기발광다이오드(OLED)의 일 전극 및 제3부화소(Pg)의 유기발광다이오드(OLED)의 일 전극은 제2초기화전압선(VAIL2)와 전기적으로 연결되어 제2초기화전압(AINT(B/G)을 전달받을 수도 있다.
또 다른 일 실시예로, 도 12에 도시된 바와 같이, 제3부화소(Pg)의 유기발광다이오드(OLED)의 일 전극은 제1초기화전압선(VAIL1)와 전기적으로 연결되어 제1초기화전압(AINT(G))을 전달받고, 제1부화소(Pb)의 유기발광다이오드(OLED)의 일 전극 및 제2부화소(Pr)의 유기발광다이오드(OLED)의 일 전극은 제2초기화전압선(VAIL2)와 전기적으로 연결되어 제2초기화전압(AINT(R/B)을 전달받을 수도 있다.
도 13은 도 5의 B-B'선을 따라 취한 본 발명의 일 실시예에 따른 단면도이고, 도 14는 도 2의 C에 배치된 수직 배선들 및 수평 배선들을 확대한 평면도이고, 도 15는 본 발명의 일 실시예에 따른 일부 화소들을 도시한 회로도이다.
도 13은 도 7과 유사하나, 초기화전압선(VAIL)이 제1초기화전압선(VAIL1), 제2초기화전압선(VAIL2), 및 제3초기화전압선(VAIL3)을 포함하는 점에서 차이점이 있다. 이하, 동일한 구성요소에 대한 설명은 생략하고, 초기화전압선(VAIL)을 중심으로 설명하도록 한다. 또한, 설명의 편의를 위하여, 제1초기화전압선(VAIL1)이 제1부화소(Pb)와 전기적으로 연결되고, 제2초기화전압선(VAIL2)이 제2부화소(Pr)와 전기적으로 연결되고, 제3초기화전압선(VAIL3)이 제3부화소(Pg)와 전기적으로 연결되는 것으로 기재하였으나, 본 발명의 실시예가 이에 한정되는 것은 아니다.
제1초기화전압선(VAIL1)은 제1색으로 발광하는 유기발광다이오드(OLED)의 일 전극으로 제1초기화전압을 전달할 수 있다. 예컨대, 제1초기화전압선(VAIL1)은 청색으로 발광하는 제1부화소(Pb)의 유기발광다이오드(OLED)의 일 전극에 제1초기화전압(AINT(B))를 전달할 수 있다. 제1초기화전압선(VAIL1)은 제1수직전압선(VL1a)과 제1수평전압선(VL1b)을 포함할 수 있다. 제1수평전압선(VL1b)은 제1수직전압선(VL1a)과 중첩하는 돌출부(VL1bp)를 구비하고, 돌출부(VL1bp)는 컨택홀을 통해 제1수직전압선(VL1a)과 연결될 수 있다.
제2초기화전압선(VAIL2)은 제2색으로 발광하는 유기발광다이오드(OLED)의 일 전극으로 제2초기화전압을 전달할 수 있다. 예컨대, 제2초기화전압선(VAIL2)은 적색으로 발광하는 제2부화소(Pr)의 유기발광다이오드(OLED)의 일 전극에 제2초기화전압(AINT(R))를 전달할 수 있다. 제2초기화전압선(VAIL2)은 제2수직전압선(VL2a)과 제2수평전압선(VL2b)을 포함할 수 있다. 제2수평전압선(VL2b)은 제2수직전압선(VL2a)과 중첩하는 돌출부(VL2bp)를 구비하고, 돌출부(VL2bp)는 컨택홀을 통해 제2수직전압선(VL2a)과 연결될 수 있다.
제3초기화전압선(VAIL3)은 제3색으로 발광하는 유기발광다이오드(OLED)의 일 전극으로 제3초기화전압을 전달할 수 있다. 예컨대, 제3초기화전압선(VAIL3)은 녹색으로 발광하는 제3부화소(Pg)의 유기발광다이오드(OLED)의 일 전극에 제1초기화전압(AINT(G))를 전달할 수 있다. 제3수직전압선(VL3a)과 제3수평전압선(VL3b)을 포함할 수 있다. 제3수평전압선(VL3b)은 제3수직전압선(VL3a)과 중첩하는 돌출부(VL3bp)를 구비하고, 돌출부(VL3bp)는 컨택홀을 통해 제3수직전압선(VL3a)과 연결될 수 있다.
제1수평전압선(VL1b), 제2수평전압선(VL2b) 및 제3수평전압선(VL3b)은 평면상에서 중첩하며, 서로 다른 층에 배치될 수 있다. 일 실시예에서, 제1수평전압선(VL1b)은 제1게이트절연층(112) 상에 배치되고, 제2수평전압선(VL2b)은 제2게이트절연층(113) 상에 배치되고, 제3수평전압선(VL3b)은 제3게이트절연층(115) 상에 배치될 수 있다. 예컨대, 제1수평전압선(VL1b)은 제1박막트랜지스터(T1)의 게이트전극(G1)을 포함하는 제1도전층과 동일층에 배치될 수 있다. 제2수평전압선(VL2b)은 커패시터(Cst)의 상부전극(Cst2), 제3박막트랜지스터(T3, 도 5 참조)의 하부게이트전극(G3a, 도 5 참조), 및 제4박막트랜지스터(T4, 도 5 참조)의 하부게이트전극(G4a, 도 5 참조)을 포함하는 제2도전층과 동일층에 배치될 수 있다. 제3수평전압선(VL3b)은 제3박막트랜지스터(T3, 도 5 참조)의 상부게이트전극(G3b, 도 5 참조) 및 제4박막트랜지스터(T4, 도 5 참조)의 상부게이트전극(G4b, 도 5 참조)을 포함하는 제3도전층과 동일층에 배치될 수 있다.
일 실시예에서, 각 수평전압선이 전달하는 초기화전압의 차가 클 수록 제3방향(예컨대, z 방향)을 따라 더 멀게 배치될 수 있다. 예컨대, 제1수평전압선(VL1b)에 제1초기화전압이 인가되고, 제2수평전압선(VL2b)에 제2초기화전압이 인가되고, 제3수평전압선(VL3b)에 제3초기화전압이 인가되고, 각 초기화전압의 크기가 제1초기화전압<제2초기화전압<제3초기화전압일 경우, 두 수평전압선(VL1b, VL3b) 사이의 거리가 최대가 되도록 배치될 수 있다. 즉, 제1수평전압선(VL1b)은 제1도전층에 배치되고, 제3수평전압선(VL3b)은 제3도전층에 배치되거나, 제1수평전압선(VL1b)은 제3도전층에 배치되고, 제3수평전압선(VL3b)은 제1도전층에 배치될 수 있다.
구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a), 제3수직전압선(VL3a) 및 공통전압선(VLSS)은 상술한 바와 같이, 동일층에 배치될 수 있다. 예컨대, 구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a), 제3수직전압선(VL3a) 및 공통전압선(VLSS)은 제5도전층에 포함될 수 있다.
구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a), 제3수직전압선(VL3a) 및 공통전압선(VLSS)은 표시영역(DA, 도 1 참조)에서, 제2방향(예컨대, x 방향)을 따라 소정 간격으로 교대로 배치될 수 있다. 예컨대, 구동초기화전압선(VILa), 제1수직전압선(VL1a), 제2수직전압선(VL2a), 제3수직전압선(VL3a) 및 공통전압선(VLSS)은 화소(P)들이 구성하는 하나의 열을 두고 교대로 배치될 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
일 실시예에 따른 표시장치(1')는 화소부(110), 제1게이트구동회로(120), 제2게이트구동회로(130), 제3게이트구동회로(140), 데이터구동회로(150), 전원공급회로(160) 및 컨트롤러(170)를 포함할 수 있다.
화소부(110)에는 복수의 화소(P)들이 배치될 수 있다. 복수의 화소(P)들은 스트라이프 배열, 펜타일 배열, 모자익 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다. 화소부(110)는 도 2에 도시된 기판(100)의 표시영역(DA)에 대응할 수 있다. 각 화소(P)는 도 3에 도시된 바와 같이, 표시요소로서 유기발광다이오드(organic light-emitting diode, OLED)를 포함하고, 유기발광다이오드(OLED)는 화소회로(PC)에 연결될 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
화소부(110)에는 다수의 제1 내지 제3스캔선들, 다수의 발광제어선들, 다수의 바이어스제어선들이 일정하게 이격되어 행으로 배열될 수 있다. 다수의 제1스캔선들은 각각 대응하는 화소(P)에 제1스캔신호(GW)를 전달할 수 있다. 다수의 제2스캔선들은 각각 대응하는 화소(P)에 제2스캔신호(GI)를 전달할 수 있다. 다수의 제3스캔선들은 각각 대응하는 화소(P)에 제3스캔신호(GC)를 전달할 수 있다. 다수의 발광제어선들은 각각 대응하는 화소(P)에 발광제어신호(EM)를 전달할 수 있다. 다수의 바이어스제어선들은 각각 대응하는 화소(P)에 바이어스제어신호(EB)를 전달할 수 있다. 화소부(110)에는 다수의 데이터선들이 일정하게 이격되어 열로 배열되며 각각 대응하는 화소(P)에 데이터신호(DATA)를 전달할 수 있다.
제1게이트구동회로(120)는 화소부(110)의 다수의 제1 내지 제3스캔선들에 연결되고, 제1제어신호(CS1)에 따라 제1 내지 제3스캔신호(GW, GI, GC)를 각각 제1 내지 제3스캔선들에 인가할 수 있다. 제1 내지 제3스캔신호(GW, GI, GC)가 온 전압을 가지는 경우, 해당 스캔선에 연결되는 화소(P)의 트랜지스터가 턴-온된다.
제2게이트구동회로(130)는 화소부(110)의 다수의 발광제어선들에 연결되고, 제2제어신호(CS2)에 따라 발광제어신호(EM)를 발광제어선들에 인가할 수 있다.
제3게이트구동회로(140)는 화소부(110)의 다수의 바이어스제어선들에 연결되고, 제3제어신호(CS3)에 따라 바이어스제어신호(EB)를 바이어스제어선들에 인가할 수 있다. 제3게이트구동회로(140)는 서로 다른 색으로 발광하는 화소들에 상이한 바이어스제어신호(EB)를 인가할 수 있다. 화소별 바이어스제어신호(EB)의 온 전압 인가 시간은 표시패널을 형성하는 재료(예를 들어, 트랜지스터 및 유기발광다이오드의 재료)에 따라 화소별 휘도 편차(전류 편차)를 최소화하는 값으로 설정될 수 있다.
데이터구동회로(150)는 화소부(110)의 다수의 데이터선들에 연결되고, 제4제어신호(CS4)에 따라 계조를 나타내는 데이터신호(DATA)를 데이터선들에 인가할 수 있다. 데이터구동회로(150)는 컨트롤러(170)로부터 입력되는 계조를 가지는 입력 영상 데이터를 전압 또는 전류 형태의 데이터신호로 변환할 수 있다.
전원공급회로(160)는 구동전압(VDD), 공통전압(VSS), 바이어스전압(Vbias), 구동초기화전압(VINT) 및/또는 초기화전압(AINT)을 생성할 수 있다. 전원공급회로(160)는 제5제어신호(CS5)에 따라 생성된 구동전압(VDD), 공통전압(VSS), 바이어스전압(Vbias), 구동초기화전압(VINT) 및/또는 초기화전압(AINT)을 화소부(110)의 화소(P)들에 인가한다. 전원공급회로(160)는 서로 다른 색으로 발광하는 화소들에 상이한 바이어스전압(Vbias) 및/또는 상이한 초기화전압(AINT)을 인가할 수 있다. 화소별 바이어스전압(Vbias) 및 초기화전압(AINT)의 크기는 표시패널을 형성하는 재료(예를 들어, 트랜지스터 및 유기발광다이오드의 재료)에 따라 화소별 휘도 편차(전류 편차)를 최소화하는 값으로 설정될 수 있다.
일 실시예에서, 전원공급회로(160)는 제1색으로 발광하는 제1유기발광다이오드의 일 전극으로 제1초기화전압을 인가하고, 제1색과 상이한 제2색으로 발광하는 제2유기발광다이오드의 일 전극으로 제2초기화전압을 인가할 수 있다.
다른 일 실시예에서, 전원공급회로(160)는 제1색으로 발광하는 제1유기발광다이오드의 일 전극으로 제1초기화전압을 인가하고, 제2색으로 발광하는 제2유기발광다이오드 일 전극 및 제3색으로 발광하는 제3유기발광다이오드의 일 전극으로 제2초기화전압을 인가할 수 잇다.
다른 일 실시예에서, 전원공급회로(160)는 제1색으로 발광하는 제1유기발광다이오드의 일 전극으로 제1초기화전압을 인가하고, 제2색으로 발광하는 제2유기발광다이오드의 일 전극으로 제2초기화전압을 인가하고, 제3색으로 발광하는 제3유기발광다이오드의 일 전극으로 제3초기화전압을 인가할 수 있다.
컨트롤러(170)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 데이터 및 이의 표시를 제어하는 입력 제어 신호를 제공받을 수 있다. 입력 제어 신호에는 예를 들어 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 메인 클럭(MCLK)이 있다. 컨트롤러(170)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 메인 클럭(MCLK)에 따라 제1 내지 제5제어 신호(CS1, CS2, CS3, CS4, CS5)를 생성하여, 제1게이트구동회로(120), 제2게이트구동회로(130), 제3게이트구동회로(140), 데이터구동회로(150), 전원공급회로(160)로 각각 전달할 수 있다.
제1게이트구동회로(120), 제2게이트구동회로(130), 제3게이트구동회로(140)는 도 2에 도시된 스캔 드라이버(1100)의 일 구현예일 수 있다. 데이터구동회로(150)는 도 2에 도시된 데이터 드라이버(1200)의 일 구현예일 수 있다. 제1게이트구동회로(120), 제2게이트구동회로(130), 제3게이트구동회로(140), 데이터구동회로(150), 전원공급회로(160), 컨트롤러(170)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
T1~T8: 제1 내지 제8박막트랜지스터
Cst: 커패시터
100: 기판
111: 버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
114: 제1층간절연층
115: 제3게이트절연층
116: 제2층간절연층
117: 제1평탄화층
118: 제2평탄화층
119: 화소정의막
VAIL: 초기화전압선
VIL: 구동초기화전압선

Claims (27)

  1. 복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판;
    상기 표시영역에 배치되고, 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하는, 제1초기화전압선;
    상기 표시영역에 배치되고, 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함하는, 제2초기화전압선;을 구비하고,
    상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소와, 제2색으로 발광하는 제2부화소를 포함하고,
    상기 제1초기화전압선은 상기 제1부화소의 발광다이오드의 일 전극으로 제1초기화전압을 전달하고,
    상기 제2초기화전압선은 상기 제2부화소의 발광다이오드의 일 전극으로 제2초기화전압을 전달하는, 표시패널.
  2. 제1항에 있어서,
    상기 복수의 화소들 각각은 제3색으로 발광하는 제3부화소를 더 포함하고,
    상기 제1초기화전압선은 상기 제3부화소의 발광다이오드의 일 전극으로 상기 제1초기화전압을 전달하는, 표시패널.
  3. 제1항에 있어서,
    상기 복수의 화소들 중 동일 행에 배치되는 화소들은 상기 제1수평전압선 및 상기 제2수평전압선을 공유하는, 표시패널.
  4. 제1항에 있어서,
    상기 제1수직전압선과 상기 제2수직전압선은 적어도 하나의 화소를 사이에 두고 이격되어 배치되는, 표시패널.
  5. 제1항에 있어서,
    상기 표시영역에 배치되고, 상기 제1방향으로 연장되는, 구동초기화전압선; 및
    상기 표시영역에 배치되고, 상기 제1방향으로 연장되어 상기 발광다이오드의 다른 일 전극으로 공통전압을 전달하는, 공통전압선;을 더 포함하고,
    상기 제1부화소 및 상기 제2부화소 각각은,
    게이트전극, 노드에 연결된 제1전극 및 상기 발광다이오드에 연결된 제2전극을 포함하고, 상기 발광다이오드에 구동전류를 전달하는 구동트랜지스터; 및
    상기 구동트랜지스터의 게이트전극과 상기 구동초기화전압선 사이에 연결되어 상기 구동초기화전압선으로부터 인가되는 구동초기화전압을 상기 구동트랜지스터의 게이트전극으로 전달하는 구동초기화트랜지스터;를 포함하는, 표시패널.
  6. 제5항에 있어서,
    상기 구동초기화전압선, 상기 제1수직전압선, 상기 제2수직전압선 및 상기 공통전압선은 상기 제2방향을 따라 적어도 하나의 화소를 사이에 두고 교대로 배치되는, 표시패널.
  7. 제5항에 있어서,
    상기 구동초기화전압선, 상기 제1수직전압선, 상기 제2수직전압선 및 상기 공통전압선은 동일층에 배치되는, 표시패널.
  8. 제1항에 있어서,
    상기 제1수평전압선, 상기 제2수평전압선은 상이한 층에 배치되는, 표시패널.
  9. 제1항에 있어서,
    상기 기판과 상기 발광다이오드 사이에 배치되고, 복수의 트랜지스터들 및 커패시터를 포함하는, 화소회로층;을 더 포함하고,
    상기 화소회로층은,
    상기 기판 상에 배치되는, 제1반도체층;
    상기 제1반도체층 상에 배치되는, 제1도전층;
    상기 제1도전층 상에 배치되는, 제2도전층;
    상기 제2도전층 상에 배치되는, 제2반도체층; 및
    상기 제2반도체층 상에 배치되는, 제3도전층;을 더 포함하고,
    상기 제1수평전압선은 상기 제1도전층, 상기 제2도전층 및 상기 제3도전층 중 어느 한 층과 동일 층에 배치되고,
    상기 제2수평전압선은 상기 제1도전층, 상기 제2도전층 및 상기 제3도전층 중 다른 어느 한 층에 배치되는, 표시패널.
  10. 제9항에 있어서,
    상기 제1수평전압선은 상기 제1도전층과 동일층에 배치되고, 상기 제2수평전압선은 상기 제3도전층과 동일층에 배치되는, 표시패널.
  11. 제9항에 있어서,
    상기 화소회로층은 상기 제3도전층 상에 배치되는 제4도전층; 및
    상기 제4도전층 상에 배치되는 제5도전층을 더포함하고,
    상기 제1수직전압선 및 상기 제2수직전압선은 상기 제5도전층과 동일층에 배치되고,
    상기 제1수평전압선과 상기 제1부화소를 전기적으로 연결하는 제1연결배선 및 상기 제2수평전압선과 상기 제2부화소를 전기적으로 연결하는 제2연결배선은 상기 제4도전층 상에 배치되는, 표시패널.
  12. 제1항에 있어서,
    상기 제1초기화전압과 상기 제2초기화전압은 상이한, 표시패널.
  13. 제1항에 있어서,
    상기 표시영역에 배치되고, 상기 제1방향으로 연장된 제3수직전압선과, 상기 제2방향으로 연장되고 상기 제1수평전압선 및 상기 제2수평전압선과 평면상에서 중첩하는 제3수평전압선을 포함하는 제3초기화전압선;을 더 포함하고,
    상기 복수의 화소들 각각은 제3색으로 발광하는 제3부화소를 더 포함하고,
    상기 제3초기화전압선은 상기 제3부화소의 발광다이오드의 일 전극으로 제3초기화전압을 전달하는, 표시패널.
  14. 제13항에 있어서,
    상기 복수의 화소들 중 동일 행에 배치되는 화소들은 상기 제1수평전압선, 상기 제2수평전압선, 및 상기 제3수평전압선을 공유하는, 표시패널.
  15. 제13항에 있어서,
    상기 제1수직전압선, 상기 제2수직전압선, 및 상기 제3수직전압선은 적어도 하나의 화소를 사이에 두고 이격되어 배치되는, 표시패널.
  16. 제14항에 있어서,
    상기 표시영역에 배치되고, 상기 제1방향으로 연장되는, 구동초기화전압선; 및
    상기 표시영역에 배치되고, 상기 제1방향으로 연장되어 발광다이오드의 다른 일 전극으로 공통전압을 전달하는, 공통전압선;을 더 포함하고,
    상기 구동초기화전압선, 상기 제1수직전압선, 상기 제2수직전압선, 상기 제3수직전압선 및 상기 공통전압선은 상기 제2방향을 따라 적어도 하나의 화소를 사이에 두고 교대로 배치되는, 표시패널.
  17. 제13항에 있어서,
    상기 기판과 상기 발광다이오드 사이에 배치되고, 복수의 트랜지스터들 및 커패시터를 포함하는, 화소회로층;을 더 포함하고,
    상기 화소회로층은,
    상기 기판 상에 배치되는, 제1반도체층;
    상기 제1반도체층 상에 배치되는, 제1도전층;
    상기 제1도전층 상에 배치되는, 제2도전층;
    상기 제2도전층 상에 배치되는, 제2반도체층; 및
    상기 제2반도체층 상에 배치되는, 제3도전층;을 더 포함하고,
    상기 제1수평전압선은 상기 제1도전층과 동일층에 배치되고, 상기 제2수평전압선은 상기 제2도전층과 동일층에 배치되고, 상기 제3수평전압선은 상기 제3도전층과 동일층에 배치되는, 표시패널.
  18. 제17항에 있어서,
    상기 제1초기화전압과 상기 제3초기화전압의 차의 절대값은 상기 제1초기화전압과 상기 제2초기화전압의 차의 절대값 및 상기 제2초기화전압과 상기 제3초기화전압의 차의 절대값보다 큰, 표시패널.
  19. 제17항에 있어서,
    상기 화소회로층은 상기 제3도전층 상에 배치되는 제4도전층; 및
    상기 제4도전층 상에 배치되는 제5도전층을 더포함하고,
    상기 제1수직전압선, 상기 제2수직전압선 및 상기 제3수직전압선은 상기 제5도전층과 동일층에 배치되고,
    상기 제1수평전압선과 상기 제1부화소를 전기적으로 연결하는 제1연결배선, 상기 제2수평전압선과 상기 제2부화소를 전기적으로 연결하는 제2연결배선 및 상기 제3수평전압선과 상기 제3부화소를 전기적으로 연결하는 제3연결배선은 상기 제4도전층과 동일층에 배치되는, 표시패널.
  20. 제13항에 있어서,
    상기 제1초기화전압, 상기 제2초기화전압 및 상기 제3초기화전압은 상이한, 표시패널.
  21. 복수의 화소들을 포함하는, 표시패널; 및
    상기 복수의 화소들에 제1초기화전압 및 제2초기화전압을 인가하는, 전원공급회로;를 포함하고,
    상기 표시패널은,
    상기 복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판;
    상기 표시영역에 배치되는, 제1초기화전압선 및 제2초기화전압선;을 구비하고,
    상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소와, 제2색으로 발광하는 제2부화소를 포함하고,
    상기 전원공급회로는 상기 제1초기화전압선을 통해 상기 제1부화소의 발광다이오드의 일 전극으로 상기 제1초기화전압을 공급하고, 상기 제2초기화전압선을 통해 상기 제2부화소의 발광다이오드의 일 전극으로 상기 제2초기화전압을 공급하는, 표시장치.
  22. 제21항에 있어서,
    상기 제1초기화전압선의 일부는 평면상에서 상기 제2초기화전압선의 일부와 중첩하는, 표시장치.
  23. 제21항에 있어서,
    상기 제1초기화전압선은 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하고,
    상기 제2초기화전압선은 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고, 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함하는, 표시장치.
  24. 제21항에 있어서,
    상기 복수의 화소들 각각은 제3색으로 발광하는 제3부화소를 더 포함하고,
    상기 전원공급회로는 상기 제1초기화전압선을 통해 상기 제3부화소의 발광다이오드의 일 전극으로 제1초기화전압을 전달하는, 표시장치.
  25. 복수의 화소들을 포함하는, 표시패널; 및
    상기 복수의 화소들에 제1초기화전압, 제2초기화전압 및 제3초기화전압을 인가하는, 전원공급회로;를 포함하고,
    상기 표시패널은,
    복수의 화소들이 배치되는 표시영역, 및 상기 표시영역의 적어도 일부를 둘러싸는 주변영역을 포함하는 기판;
    상기 표시영역에 배치되는, 제1초기화전압선, 제2초기화전압선 및 제3초기화전압선;을 구비하고,
    상기 복수의 화소들 각각은 제1색으로 발광하는 제1부화소, 제2색으로 발광하는 제2부화소 및 제3색으로 발광하는 제3부화소를 포함하고,
    상기 전원공급회로는 상기 제1초기화전압선을 통해 상기 제1부화소의 발광다이오드의 일 전극으로 제1초기화전압을 공급하고,
    상기 제2초기화전압선을 통해 상기 제2부화소의 발광다이오드의 일 전극으로 제2초기화전압을 공급하고,
    상기 제3초기화전압선을 통해 상기 제3부화소의 발광다이오드의 일 전극으로 제3초기화전압을 공급하는, 표시장치.
  26. 제25항에 있어서,
    상기 제1초기화전압선의 일부는 평면상에서 상기 제2초기화전압선의 일부 및 상기 제3초기화전압선의 일부와 중첩하는, 표시장치.
  27. 제25항에 있어서,
    상기 제1초기화전압선은 제1방향으로 연장된 제1수직전압선과 상기 제1방향에 교차하는 제2방향으로 연장된 제1수평전압선을 포함하고,
    상기 제2초기화전압선은 상기 제1방향으로 연장된 제2수직전압선과 상기 제2방향으로 연장되고, 상기 제1수평전압선과 평면상에서 중첩하는 제2수평전압선을 포함하고,
    상기 제3초기화전압선은 상기 제1방향으로 연장된 제3수직전압선과 상기 제2방향으로 연장되고, 상기 제1수평전압선과 평면상에서 중첩하는 제3수평전압선을 포함하는, 표시장치.
KR1020220002354A 2022-01-06 2022-01-06 표시패널 및 이를 구비하는 표시장치 KR20230106789A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220002354A KR20230106789A (ko) 2022-01-06 2022-01-06 표시패널 및 이를 구비하는 표시장치
US17/868,070 US11665943B1 (en) 2022-01-06 2022-07-19 Display panel having initialization lines and display apparatus including the same
CN202310014550.8A CN116403526A (zh) 2022-01-06 2023-01-05 显示面板和显示设备
EP23150390.5A EP4210037A1 (en) 2022-01-06 2023-01-05 Display panel and display apparatus including the same
US18/201,256 US11985875B2 (en) 2022-01-06 2023-05-24 Display panel having initialization lines and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220002354A KR20230106789A (ko) 2022-01-06 2022-01-06 표시패널 및 이를 구비하는 표시장치

Publications (1)

Publication Number Publication Date
KR20230106789A true KR20230106789A (ko) 2023-07-14

Family

ID=84829958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220002354A KR20230106789A (ko) 2022-01-06 2022-01-06 표시패널 및 이를 구비하는 표시장치

Country Status (4)

Country Link
US (1) US11665943B1 (ko)
EP (1) EP4210037A1 (ko)
KR (1) KR20230106789A (ko)
CN (1) CN116403526A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20130083664A (ko) 2012-01-13 2013-07-23 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 구동 방법 및 유기 발광 표시 장치를 포함하는 시스템
KR102152950B1 (ko) * 2014-04-09 2020-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102351337B1 (ko) 2014-12-10 2022-01-13 엘지디스플레이 주식회사 Oled 표시 장치
JP2019066697A (ja) * 2017-10-02 2019-04-25 株式会社ジャパンディスプレイ 表示装置
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102566278B1 (ko) 2018-08-23 2023-08-16 삼성디스플레이 주식회사 화소 회로
KR20210078648A (ko) 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시 장치
KR20210111945A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 표시장치
KR20210112431A (ko) * 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
KR20210154301A (ko) * 2020-06-11 2021-12-21 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
EP4210037A1 (en) 2023-07-12
US20230320154A1 (en) 2023-10-05
US11665943B1 (en) 2023-05-30
CN116403526A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US11580906B2 (en) Display device
US10761632B2 (en) Display device with touch sensor for suppressing deterioration of image quality caused by capacitor in touch sensor unit and method for manufacturing same
WO2022057527A1 (zh) 显示基板及显示装置
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US20220005994A1 (en) Display device
US11538893B2 (en) Display device
US20210328002A1 (en) Display device
WO2022057528A1 (zh) 显示基板及显示装置
KR20210099706A (ko) 화소 및 표시장치
JP2005085737A (ja) 自発光型表示装置および電子機器
US11502151B2 (en) Display device
US11751444B2 (en) Display device
US11545076B2 (en) Display device having a reset line for supplying a reset signal
KR20230106789A (ko) 표시패널 및 이를 구비하는 표시장치
US11985875B2 (en) Display panel having initialization lines and display apparatus including the same
KR100947272B1 (ko) 유기전계발광소자
KR20220082123A (ko) 표시 장치
US20220293712A1 (en) Display device
EP3929904A1 (en) Display device
US20230326410A1 (en) Display device
US20240147793A1 (en) Display device
US20230209927A1 (en) Display Device
US20230225178A1 (en) Display device
US20230225160A1 (en) Display panel
US20240040859A1 (en) Display apparatus