KR20220082123A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220082123A
KR20220082123A KR1020200170973A KR20200170973A KR20220082123A KR 20220082123 A KR20220082123 A KR 20220082123A KR 1020200170973 A KR1020200170973 A KR 1020200170973A KR 20200170973 A KR20200170973 A KR 20200170973A KR 20220082123 A KR20220082123 A KR 20220082123A
Authority
KR
South Korea
Prior art keywords
disposed
folding
pixel electrode
folding area
pixel
Prior art date
Application number
KR1020200170973A
Other languages
English (en)
Inventor
윤수연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200170973A priority Critical patent/KR20220082123A/ko
Priority to US17/505,625 priority patent/US20220181575A1/en
Priority to CN202111489660.7A priority patent/CN114628459A/zh
Publication of KR20220082123A publication Critical patent/KR20220082123A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H01L51/5209—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L27/3258—
    • H01L27/3276—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 폴딩 영역 및 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 기판; 및 상기 기판 상에 배치되는 화소 전극을 포함하되, 상기 화소 전극은 상기 폴딩 영역에 배치되는 제1 화소 전극, 및 상기 비폴딩 영역에 배치되는 제2 화소 전극을 포함하고, 상기 제1 화소 전극은 외관을 정의하는 최외곽 에지로부터 내측에 위치하는 하나 이상의 개구를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기 발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 이와 같은 표시 장치들은 다양한 모바일 전자 기기, 예를 들어 스마트폰, 스마트워치, 태블릿 PC 등의 포터블 전자 기기 등을 중심으로 그 적용예가 다양화되고 있다.
최근에는 폴더블 표시 장치가 많은 주목을 받고 있다. 폴더블 표시 장치는 휴대성이 좋으면서 넓은 화면을 가질 수 있어 스마트 폰과 태블릿 PC의 장점을 모두 갖는다.
폴더블 표시 장치의 폴딩 동작은 표시 장치를 구성하는 각 층에 응력을 가할 수 있다. 화소 전극은 이와 같은 응력에 노출될 경우 소성 변형 또는 탈막 불량 등이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 폴딩 영역에 배치되며 소정의 형상으로 패터닝된 도전층 및 절연층을 포함하여 폴딩 시 해당 도전층 및 절연층에 가해지는 스트레스를 저감시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 폴딩 영역 및 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 기판; 및 상기 기판 상에 배치되는 화소 전극을 포함하되, 상기 화소 전극은 상기 폴딩 영역에 배치되는 제1 화소 전극, 및 상기 비폴딩 영역에 배치되는 제2 화소 전극을 포함하고, 상기 제1 화소 전극은 외관을 정의하는 최외곽 에지로부터 내측에 위치하는 하나 이상의 개구를 포함한다.
상기 개구는 상기 최외곽 에지로부터 연결되는 슬릿을 포함할 수 있다.
상기 개구는 상기 제1 화소 전극을 이루는 물질로 둘러싸인 홀을 포함할 수 있다.
상기 제1 화소 전극의 표면적은 상기 제2 화소 전극의 표면적보다 작을 수 있다.
상기 제1 화소 전극이 배치된 제1 화소와 상기 제2 화소 전극이 배치된 제2 화소가 동일 계조를 나타내는 경우, 상기 제1 화소 전극에 인가되는 제1 감마 전압은 상기 제2 화소 전극에 인가되는 제2 감마 전압보다 클 수 있다.
상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되되, 상기 제1 화소 전극은 상기 제1 방향으로 연장하는 복수의 연장부 및 상기 제2 방향으로 서로 이웃하는 상기 복수의 연장부를 연결하는 연결부를 포함할 수 있다.
상기 각 연장부의 폭은 상기 연결부의 폭보다 클 수 있다.
상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지되, 상기 기판의 폴딩 상태에서 서로 이웃하는 상기 복수의 연장부 간의 간격은, 상기 기판의 언폴딩 상태에서 서로 이웃하는 상기 복수의 연장부 간의 간격보다 클 수 있다.
상기 기판 및 상기 화소 전극 사이에 배치되며, 폴딩 영역에서 내부를 적어도 부분적으로 관통하는 더미 홀을 포함하는 무기 절연층; 및 상기 무기 절연층 상에 배치되며, 상기 더미 홀의 내부를 충진하는 유기 절연층을 더 포함하되, 상기 제1 화소 전극은 상기 유기 절연층 상에 배치될 수 있다.
상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되고, 상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지되, 상기 기판의 폴딩 상태의 상기 더미 홀의 내부 폭은, 상기 기판의 언폴딩 상태의 상기 더미 홀의 내부 폭보다 클 수 있다.
상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되되, 상기 기판 상에 배치되며 상기 제1 방향으로 연장하는 복수의 제1 배선; 및 상기 기판 상에 배치되며 상기 제2 방향으로 연장하는 복수의 제2 배선을 더 포함하되, 상기 복수의 제1 배선은 상기 폴딩 영역에 배치되는 제1 폴딩 배선 및 상기 비폴딩 영역에 배치되는 제1 비폴딩 배선을 포함하며, 상기 제1 폴딩 배선은 내부를 관통하는 복수의 제1 배선 홀을 포함할 수 있다.
상기 각 제2 배선은 상기 폴딩 영역에 배치되는 폴딩 배선부 및 상기 비폴딩 영역에 배치되는 비폴딩 배선부를 포함하되, 상기 폴딩 배선부는 내부를 관통하는 복수의 제2 배선 홀을 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 폴딩 영역 및 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 기판; 및 상기 기판 상에 배치되는 화소 전극을 포함하되, 상기 화소 전극은 상기 폴딩 영역에 배치되는 제1 화소에 배치된 제1 화소 전극, 및 상기 비폴딩 영역에 배치되는 제2 화소에 배치된 제2 화소 전극을 포함하고, 상기 제1 화소와 상기 제2 화소가 동일 계조를 나타내는 경우, 상기 제1 화소 전극에 인가되는 제1 감마 전압은 상기 제2 화소 전극에 인가되는 제2 감마 전압과 서로 다르다.
상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되고, 상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어질 수 있다.
상기 제1 감마 전압은 상기 제2 감마 전압보다 클 수 있다.
상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되되, 상기 제1 화소 전극은 상기 제1 방향으로 연장하는 복수의 연장부 및 상기 제2 방향으로 서로 이웃하는 상기 복수의 연장부를 연결하는 연결부를 포함할 수 있다.
상기 기판 및 상기 화소 전극 사이에 배치되며, 폴딩 영역에서 내부를 적어도 부분적으로 관통하는 더미 홀을 포함하는 무기 절연층; 및 상기 무기 절연층 상에 배치되며, 상기 더미 홀의 내부를 충진하는 유기 절연층을 더 포함하되, 상기 제1 화소 전극은 상기 유기 절연층 상에 배치될 수 있다.
상기 제1 화소 전극의 표면적은 상기 제2 화소 전극의 표면적보다 작을 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 폴딩 영역과 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및 상기 기판 상에 배치되는 화소 전극을 포함하되, 상기 기판은, 상기 폴딩 영역에 배치되며 복수의 섬형 패턴 및 서로 이웃하는 상기 복수의 섬형 패턴을 연결하는 복수의 브릿지 패턴을 포함하는 제1 세그먼트, 및 상기 비표시 영역 및 상기 폴딩 영역에 의해 정의되는 상기 비폴딩 영역에 전면적으로 배치되는 제2 세그먼트를 포함한다.
상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되고, 상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지되, 상기 기판의 폴딩 상태에서 서로 이웃하는 상기 복수의 섬형 패턴 간의 간격은, 상기 기판의 언폴딩 상태에서 서로 이웃하는 상기 복수의 섬형 패턴 간의 간격보다 클 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 폴딩 영역에 배치되며 소정의 형상으로 패터닝된 도전층 및 절연층을 포함하여 표시 패널의 폴딩 시 해당 도전층 및 절연층에 가해지는 스트레스를 저감시킬 수 있다.
예를 들어, 폴딩 영역에 배치되며 소정의 형상으로 패터닝된 화소 전극을 포함하여 화소 전극에 가해지는 스트레스를 저감시킬 수 있다. 이 때, 폴딩 영역에 배치되는 화소의 계조는 해당 화소 전극에 인가되는 감마 전압 변화를 통해 보상할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치가 폴딩된 상태를 나타내는 사시도이다.
도 3은 다른 실시예에 따른 표시 장치의 사시도이다.
도 4는 도 3의 표시 장치가 폴딩된 상태를 나타내는 사시도이다.
도 5는 일 실시예에 따른 표시 장치의 언폴딩 상태의 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 폴딩된 상태의 단면도이다.
도 7은 일 실시예에 따른 표시 패널의 레이아웃도이다.
도 8은 일 실시예에 따른 표시 패널의 화소 전극의 레이아웃도이다.
도 9는 일 실시예에 따른 표시 패널의 폴딩 영역의 언폴딩 상태 단면도이다.
도 10은 일 실시예에 따른 표시 패널의 폴딩 영역의 폴딩 상태 단면도이다.
도 11은 일 실시예에 따른 표시 장치의 블록도이다.
도 12는 다른 실시예에 따른 표시 패널의 폴딩 영역의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 패널의 폴딩 영역의 단면도이다.
도 14는 도 13의 표시 패널의 기판의 언폴딩 상태 평면도이다.
도 15는 도 13의 표시 패널의 기판의 폴딩 상태 평면도이다.
도 16은 또 다른 실시예에 따른 표시 패널의 화소 전극의 레이아웃도이다.
도 17은 또 다른 실시예에 따른 표시 패널의 화소 전극의 레이아웃도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치가 폴딩된 상태를 나타내는 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 표시 영역(DPA)을 통해 화면이나 영상을 표시하며, 표시 영역(DPA)을 포함하는 다양한 장치가 그에 포함될 수 있다. 표시 장치(10)의 예는, 이에 제한되는 것은 아니지만, 스마트폰, 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 각종 의료 장치, 각종 검사 장치, 냉장고나 세탁기 등과 같은 표시 영역(DPA)을 포함하는 다양한 가전 제품, 사물 인터넷 장치 등을 포함할 수 있다. 후술하는 폴더블 표시 장치의 대표적인 예로는 폴더블 스마트폰, 태블릿 PC나 노트북 등을 들 수 있지만 이에 제한되지 않는다.
표시 장치(10)는 평면상 실질적으로 직사각형 형상으로 이루어질 수 있다. 표시 장치(10)는 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 장치(10)는 4개의 변들 또는 에지들을 포함할 수 있다. 표시 장치(10)는 제1 방향(X)으로 연장하는 장변들과 제2 방향(Y)으로 연장하는 단변들을 포함할 수 있다.
표시 장치(10)는 일면과 타면을 포함할 수 있다. 표시 장치(10)의 일면과 타면 중 적어도 하나는 표시면일 수 있다. 일 실시예에서, 표시면은 표시 장치(10)의 일면에 위치하고, 타면 방향으로는 표시가 이루어지지 않을 수 있다. 이하에서는 이와 같은 실시예를 위주로 설명하지만, 표시 장치는 일면과 타면 모두에서 표시가 이루어지는 양면 표시 장치일 수도 있다.
표시 장치(10)는 평면상 표시 여부에 따라 화상이나 영상을 표시하는 표시 영역(DPA) 및 표시 영역(DPA) 주변에 배치된 비표시 영역(NDA)로 구분될 수 있다.
표시 영역(DPA)은 복수의 화소(PX)(도 7의 'PX'참조)를 포함할 수 있다. 화소(PX)는 화면을 표시하는 기본 단위가 된다. 화소(PX)는 이에 제한되는 것은 아니지만, 적색 화소(PX), 녹색 화소(PX), 및 청색 화소(PX)를 포함할 수 있다. 화소(PX)는 백색 화소(PX)를 더 포함할 수 있다. 복수의 화소(PX)는 평면상 교대로 배열될 수 있다. 예를 들어, 화소(PX)는 행렬 방향으로 배치될 수 있지만, 이에 제한되는 것은 아니다.
비표시 영역(NDA)은 표시 영역(DPA)의 주변에 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 둘러쌀 수 있다. 일 실시예에서, 표시 영역(DPA)은 직사각형 형상으로 형성되고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변 둘레에 배치될 수 있지만, 이에 제한되는 것은 아니다. 비표시 영역(NDA)에는 블랙 매트릭스가 배치되어 인접 화소(PX)로부터 발광된 빛이 새어나가는 것을 방지할 수 있다.
표시 장치(10)는 폴더블 장치일 수 있다. 본 명세서에서 폴더블 장치라 함은 폴딩이 가능한 장치로서, 폴딩되어 있는 장치 뿐만 아니라, 폴딩 상태와 언폴딩 상태를 모두 가질 수 있는 장치를 포함하는 의미로 사용된다. 또한, 폴딩은 대표적으로 약 180°의 각도로 접히는 것을 포함하지만, 그에 제한되지 않고, 접히는 각도가 180°를 초과하거나 그에 미치지 못하는 경우, 예컨대 90° 이상 180° 미만 또는 120° 이상 180° 미만의 각도로 꺾이는 경우에도 폴딩된 것으로 이해될 수 있다. 아울러, 폴딩 상태는 완전한 폴딩이 이루어지지 않더라도, 언폴딩 상태를 벗어나 꺾여 있는 상태인 경우 폴딩 상태로 지칭될 수 있다. 예를 들어, 90° 이하의 각도로 꺾여 있다고 하더라도, 최대 폴딩 각도가 90° 이상이 되는 이상 언폴딩 상태와 구별하기 위해 폴딩 상태에 있는 것으로 표현될 수 있다. 폴딩시 곡률 반경은 5mm 이하일 수 있고, 바람직하게는 1mm 내지 2mm의 범위에 있거나, 약 1.5mm일 수 있지만 이에 제한되는 것은 아니다.
표시 장치(10)는 폴딩 영역(FDA)(또는 폴딩축)을 기준으로 폴딩될 수 있다. 폴딩 영역(FDA)은 평면상 일 방향으로 연장되는 직선 형상일 수 있다. 도면에서는 폴딩 영역(FDA)이 표시 장치(10)의 단변과 평행하게 제2 방향(Y)으로 연장된 경우를 예시하였지만, 이에 제한되는 것은 아니고, 폴딩 영역(FDA)은 장변에 평행하거나, 단변과 장변에 대해 기울어질 수도 있다.
일 실시예에서, 표시 장치(10)의 폴딩 영역(FDA)은 특정 위치에 정해져 있을 수도 있다. 표시 장치(10)에서 특정 위치에 정해진 폴딩 영역(FDA)은 하나일 수 있다.
폴딩 영역(FDA)을 기준으로 표시 장치(10)는 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)으로 구분될 수 있다. 제1 비폴딩 영역(NFA1)은 폴딩 영역(FDA)의 일측에 위치하고, 제2 비폴딩 영역(FDA)은 폴딩 영역(FDA)의 타측에 위치할 수 있다. 폴딩 영역(FDA)이 특정 위치에 정해져 있는 경우, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 폴딩이 이루어지지 않는 영역으로 특정될 수 있다. 특정된 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 각각 동일한 폭을 가질 수 있지만, 이에 제한되는 것은 아니다. 폴딩 영역(FDA)이 특정되지 않는 경우, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)은 폴딩 영역(FDA)이 설정되는 위치에 따라 그 영역이 달라질 수 있을 것이다.
표시 장치(10)의 표시 영역(DPA)은 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 모두에 걸쳐 배치될 수 있다. 나아가, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)의 경계에 해당하는 폴딩 영역(FDA)에도 표시 영역(DPA)이 위치할 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)은 비폴딩 영역(NFA1, NFA2), 폴딩 영역(FDA) 등의 경계와 무관하게 연속적으로 배치될 수 있다. 그러나, 이에 제한되지 않고, 제1 비폴딩 영역(NFA1)에는 표시 영역(DPA)이 배치되지만 제2 비폴딩 영역(NFA2)에는 표시 영역(DPA)이 배치되지 않을 수도 있고, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)에는 표시 영역(DPA)이 배치되지만 폴딩 영역(FDA)에는 비표시 영역(NDA)이 배치되지 않을 수도 있다.
표시 장치(10)는 표시면이 내측을 향하면서 마주보도록 폴딩되는 인폴딩 방식으로 폴딩될 수도 있고(도 2에서 예시됨), 표시면이 외측을 향하도록 폴딩되는 아웃 폴딩 방식으로 폴딩될 수도 있다. 표시 장치(10)는 인폴딩 방식과 아웃 폴딩 방식 중 어느 하나의 방식만으로 폴딩될 수도 있고, 인폴딩과 아웃 폴딩이 모두 이루어질 수도 있다. 인폴딩과 아웃 폴딩이 모두 이루어지는 표시 장치(10)의 경우, 인폴딩과 아웃 폴딩이 동일한 폴딩 영역(FDA)을 기준으로 이루어질 수도 있고, 인폴딩 전용 폴딩 라인과 아웃 폴딩 전용 폴딩 라인 등 서로 다른 방식의 폴딩을 수행하는 복수의 폴딩 영역(FDA)을 포함할 수도 있다.
일 실시예에서, 표시 장치(10)는 표시 패널이나 그에 적층된 층, 패널, 기판 자체가 플렉시블한 특성을 가져 해당 부재들이 모두 폴딩됨으로써 폴딩될 수 있다. 몇몇 실시예에서, 표시 패널이나 그에 적층된 부재들 중 적어도 일부는 폴딩 영역(FDA)을 기준으로 분리된 형상을 가질 수 있다. 이 경우, 비폴딩 영역에 위치하는 상기 분리된 부재는 플렉시블한 특성을 갖지 않을 수도 있다.
도 3은 다른 실시예에 따른 표시 장치의 사시도이다. 도 4는 도 3의 표시 장치가 폴딩된 상태를 나타내는 사시도이다.
도 3 및 도 4를 참조하면, 다른 실시예에 따른 표시 장치(11)는 특정 위치에 정해진 폴딩 영역(FDA)이 복수개인 점에서 일 실시예에 따른 표시 장치(10)와 차이가 있다. 본 실시예에 따른 표시 장치(11)는 두 개의 폴딩 영역(FDA)을 포함하지만, 이에 제한되지 않고 셋 이상의 폴딩 영역(FDA)을 포함할 수 있다.
본 실시예에 따른 표시 장치(11)의 폴딩 영역(FDA)은 상호 평행하여 배치되는 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)을 포함할 수 있다. 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)은 제2 방향(Y)으로 연장할 수 있다. 제2 폴딩 라인(FDA2)은 제1 폴딩 라인(FDA1)의 제1 방향(X) 일측에 위치할 수 있다.
제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)을 기준으로 표시 장치(11)는 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2) 및 제3 비폴딩 영역(NFA3)으로 구분될 수 있다. 구체적으로, 제1 비폴딩 영역(NFA1)은 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2) 사이에 위치할 수 있다. 즉, 제1 비폴딩 영역(NFA1)은 제1 폴딩 라인(FDA1)의 제1 방향(X) 일측 및 제2 폴딩 라인(FDA2)의 제1 방향(X) 타측에 위치할 수 있다.
제2 비폴딩 영역(NFA2)은 제1 폴딩 라인(FDA1)의 제1 방향(X) 타측에 위치하고, 제3 비폴딩 영역(NFA3)은 제2 폴딩 라인(FDA2)의 제1 방향(X) 일측에 위치할 수 있다. 즉, 제1 폴딩 라인(FDA1)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(FDA2) 사이에 위치하고, 제2 폴딩 라인(FDA2)은 제1 비폴딩 영역(NFA1) 및 제3 비폴딩 영역(NFA3) 사이에 위치할 수 있다.
제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)이 특정 위치에 정해져 있는 경우, 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2) 및 제3 비폴딩 영역(NFA3)은 폴딩이 이루어지지 않는 영역으로 특정될 수 있다. 특정된 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2) 및 제3 비폴딩 영역(NFA3)은 각각 동일한 폭을 가질 수 있지만, 이에 제한되는 것은 아니다. 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)이 특정되지 않는 경우, 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2) 및 제3 비폴딩 영역(NFA3)은 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)이 설정되는 위치에 따라 그 영역이 달라질 수 있을 것이다.
표시 장치(11)의 표시 영역(DPA)은 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2) 및 제3 비폴딩 영역(NFA3) 모두에 걸쳐 배치될 수 있다. 나아가, 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)에도 표시 영역(DPA)이 위치할 수 있다. 즉, 표시 장치(11)의 표시 영역(DPA)은 비폴딩 영역(NFA1, NFA2, NFA3), 폴딩 라인(FDA1, FDA2) 등의 경계와 무관하게 연속적으로 배치될 수 있다.
표시 장치(11)에서 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)은 표시면이 내측을 향하면서 마주보도록 폴딩되는 인폴딩 방식으로 폴딩될 수도 있고, 표시면이 외측을 향하도록 폴딩되는 아웃 폴딩 방식으로 폴딩될 수도 있다.
표시 장치(11)는 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)이 인폴딩 방식과 아웃 폴딩 방식 중 어느 하나의 방식만으로 폴딩될 수도 있고, 인폴딩과 아웃 폴딩이 모두 이루어질 수도 있다. 인폴딩과 아웃 폴딩이 모두 이루어지는 표시 장치(11)의 경우, 인폴딩과 아웃 폴딩이 동일한 제1 폴딩 라인(FDA1) 및 제2 폴딩 라인(FDA2)을 기준으로 이루어질 수도 있다.
또 다른 실시예에서, 폴딩 영역(FDA)은 표시 장치(10)에서 그 위치가 특정되어 있지 않고, 다양한 영역에서 자유롭게 설정될 수도 있다.
이하, 후술하는 설명은 도 1 및 도 2에 도시된 하나의 폴딩 영역(FDA)을 포함하는 표시 장치(10)를 기준으로 설명하나, 이에 제한되지 않고 후술하는 설명은 도 3 및 도 4에 도시된 두 개의 폴딩 영역(FDA)을 포함하는 표시 장치(11) 또는 그 이상의 개수의 폴딩 영역(FDA)을 포함하는 표시 장치(10)에도 적용될 수 있다.
도 5는 일 실시예에 따른 표시 장치의 언폴딩 상태의 단면도이다. 도 6은 일 실시예에 따른 표시 장치의 폴딩된 상태의 단면도이다.
도 5 및 도 6을 참조하면, 표시 장치(10)는 표시 패널(100), 표시 패널(100)의 전방에 적층된 전방 적층 구조물(200) 및 표시 패널(100)의 후방에 적층된 후방 적층 구조물(300)을 포함할 수 있다. 여기서, 표시 패널(100)의 전방은 표시 패널(100)이 화면을 표시하는 방향이고, 후방은 전방의 반대 방향을 의미한다. 표시 패널(100)의 일면은 전방에 위치하고, 표시 패널(100)의 타면은 후방에 위치한다.
표시 패널(100)은 화면이나 영상을 표시하는 패널로서, 그 예로는 유기 발광 표시 패널(OLED), 무기 발광 표시 패널(inorganic EL), 퀀텀닷 발광 표시 패널(QED), 마이크로 LED 표시 패널(micro-LED), 나노 LED 표시 패널(nano-LED), 플라즈마 표시 패널(PDP), 전계 방출 표시 패널(FED), 음극선 표시 패널(CRT)등의 자발광 표시 패널 뿐만 아니라, 액정 표시 패널(LCD), 전기 영동 표시 패널(EPD) 등의 수광 표시 패널을 포함할 수 있다. 이하에서는 표시 패널(100)로서 유기 발광 표시 패널을 예로 하여 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 유기 발광 표시 패널을 단순히 표시 패널(100)로 약칭할 것이다. 그러나, 실시예가 유기 발광 표시 패널에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 패널(100)이 적용될 수도 있다.
표시 패널(100)의 전방에는 전방 적층 구조물(200)이 배치될 수 있다. 전방 적층 구조물(200)은 표시 패널(100)로부터 전방으로 순차 적층된 편광 부재(230), 충격 흡수층(220) 및 커버 윈도우(210)를 포함할 수 있다.
편광 부재(230)는 통과하는 빛을 편광시킬 수 있다. 편광 부재(230)는 외광 반사를 감소시키는 역할을 할 수 있다. 일 실시예에서, 편광 부재(230)는 편광 필름일 수 있다. 편광 필름은 편광층 및 편광층을 상하부에서 샌드위치하는 보호 기재를 포함할 수 있다.
편광 부재(230)의 전방에는 충격 흡수층(220)이 배치될 수 있다. 충격 흡수층(220)은 외부의 충격으로부터 하부의 표시 패널 등의 구조물을 보호하는 역할을 할 수 있다. 일 실시예에서, 충격 흡수층(220)은 고분자 필름을 포함하여 이루어질 수 있다.
충격 흡수층(220)의 전방에는 커버 윈도우(210)가 배치될 수 있다. 커버 윈도우(210)는 표시 패널(100)을 보호하는 역할을 한다. 커버 윈도우(210)는 투명한 물질로 이루어질 수 있다. 커버 윈도우(210)는 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다.
몇몇 실시예에서 전방 적층 구조물(200)은 인접 적층된 각 부재들을 결합하는 전방 결합 부재를 더 포함할 수 있다. 예를 들어, 커버 윈도우(210)와 충격 흡수층(220) 사이, 및 충격 흡수층(220)과 편광 부재(230) 사이에는 전방 결합 부재가 배치되어 이들을 결합할 수 있다. 전방 결합 부재는 감압 접착층(Pressure sensitive adhesive, PSA)일 수 있다.
표시 패널(100)의 후방에는 후방 적층 구조물(300)이 배치된다. 후방 적층 구조물(300)은 표시 패널(100)로부터 후방으로 순차 적층된 쿠션층(310) 및 메탈 플레이트(320)를 포함할 수 있다.
쿠션층(310)은 외부 충격을 흡수하여 표시 패널(100)이 파손되는 것을 방지하는 역할을 할 수 있다. 쿠션층(310)은 단일층 또는 복수의 적층막으로 이루어질 수 있다. 쿠션층(310)은 예를 들어, 폴리우레탄이나 폴리에틸렌 수지 등과 같은 탄성을 갖는 물질을 포함하여 이루어질 수 있다. 일 실시예에서 쿠션층(310)은 스펀지와 유사한 폼 재질로 이루어질 수 있다.
쿠션층(310)의 후방에는 메탈 플레이트(320)가 배치될 수 있다. 플레이트(320)는 표시 장치(10)를 케이스에 결합하기 위한 지지 부재일 수 있다. 플레이트(320)는 강성을 지닌 물질을 포함하여 이루어질 수 있다. 일 실시예에서 플레이트(320)는 스테인리스 스틸(SUS)과 같은 금속 합금이나 단일 금속으로 이루어질 수 있다.
도 7은 일 실시예에 따른 표시 패널의 레이아웃도이다. 도 8은 일 실시예에 따른 표시 패널의 화소 전극의 레이아웃도이다.
도 7 및 도 8을 참조하면, 표시 패널(100)은 복수의 화소(PX), 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)을 포함할 수 있다.
복수의 화소(PX)는 제1 방향(X)과 제2 방향(Y)으로 배열될 수 있다. 즉, 복수의 화소(PX)는 매트릭스 형태로 배열될 수 있다.
각 화소(PX)의 제1 방향(X) 일측 및 타측에는 제2 방향(Y)으로 연장하는 복수의 데이터 배선(DL)이 배치되고, 각 화소(PX)의 제2 방향(Y) 일측 및 타측에는 제1 방향(X)으로 연장하는 복수의 스캔 배선(SL)이 배치될 수 있다.
복수의 화소(PX)는 제1 비폴딩 영역(NFA1)에 배치되는 제1 화소(PX1), 제2 비폴딩 영역(NFA2)에 배치되는 제2 화소(PX2), 폴딩 영역(FDA)에 배치되는 제3 화소(PX)를 포함할 수 있다. 경우에 따라, 복수의 화소(PX)는 제1 비폴딩 영역(NFA1)과 폴딩 영역(FDA)에 걸쳐 배치되는 제4 화소(PX4) 및 제2 비폴딩 영역(NFA2)과 폴딩 영역(FDA)에 걸쳐 배치되는 제5 화소(PX5)를 더 포함할 수 있다. 표시 패널(100)의 폴딩 시, 제1 화소(PX1) 및 제2 화소(PX2)는 폴딩되지 않을 수 있다. 반면, 표시 패널(100)의 폴딩 시, 제3 화소(PX3)는 폴딩되고, 제4 및 제5 화소(PX4, PX5)는 부분적으로 폴딩될 수 있다.
각 화소(PX)는 화소 전극(PXE)을 포함할 수 있다. 제1 화소(PX1)에는 제1 화소 전극(PXE1)이 배치되고, 제2 화소(PX2)에는 제2 화소 전극(PXE2)이 배치되고, 제3 화소(PX3)에는 제3 화소 전극(PXE3)이 배치되고, 제4 화소(PX4)에는 제4 화소 전극(PXE4)이 배치되고, 제5 화소(PX5)에는 제5 화소 전극(PXE5)이 배치될 수 있다.후술하겠지만, 화소 전극(PXE)은 발광 소자(도 9의 'EMD'참조)를 구성하는 애노드 전극이며, 각 화소(PX)마다 배치될 수 있다. 표시 패널(100)의 적층 구조 상 화소 전극(PXE)의 위치는 도 9를 참조하여 상세히 설명하기로 한다.
제1 화소 전극(PXE1) 및 제2 화소 전극(PXE2)은 평면상 직사각형 형상을 갖는 통 전극일 수 있다. 제1 화소 전극(PXE1)과 제2 화소 전극(PXE2)은 동일한 평면 형상을 가질 수 있다. 즉, 제1 화소 전극(PXE1)의 제1 방향(X)으로의 길이(a1)와 제2 화소 전극(PXE2)의 제1 방향(X)으로의 길이(a2)는 동일할 수 있다. 또한, 제1 화소 전극(PXE1)의 제2 방향(Y)으로의 길이(b1)와 제2 화소 전극(PXE2)의 제2 방향(Y)으로의 길이(b2)는 동일할 수 있다.
다만, 제1 화소 전극(PXE1) 및 제2 화소 전극(PXE2)의 평면 형상이 이에 제한되는 것은 아니고, 다른 다각형, 원형 또는 타원형을 가질 수 있다.
제3 화소 전극(PXE3)은 제1 및 제2 화소 전극(PXE1, PXE2)과 다른 형상의 패턴을 가질 수 있다. 제3 화소 전극(PXE3)의 최외곽 에지는 제3 화소 전극(PXE3)의 외관을 정의할 수 있다. 제3 화소 전극(PXE3)은 외관을 정의하는 최외곽 에지로부터 내측에 배치되는 하나 이상의 개구를 포함할 수 있다.
제3 화소 전극(PXE3)의 표면적은 제1 화소 전극(PXE1) 및 제2 화소 전극(PXE2)의 표면적보다 작을 수 있다. 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3)의 표면적은 제3 방향(Z) 일측면의 면적을 의미할 수 있다. 다만, 이에 제한되지 않고 제3 화소 전극(PXE3)의 표면적은 제1 화소 전극(PXE1) 및 제2 화소 전극(PXE2)의 표면적보다 크거나 같을 수 있다.
일 실시예에 따른 표시 패널(100)에서 제3 화소 전극(PXE3)은 제2 방향(Y)으로 연장되는 제3 화소 전극(PXE3)의 연장부(PXE3a) 및 제1 방향(X)으로 연장되는 제3 화소 전극(PXE3)의 연결부(PXE3b)를 포함할 수 있다. 연장부(PXE3a)는 복수개이며, 제1 방향(X)을 따라 배열될 수 있다. 각 연장부(PXE3a)의 제2 방향(Y) 타측 단부는 연결부(PXE3b)에 의해 상호 결합될 수 있다. 즉, 연장부(PXE3a)는 연결부(PXE3b)로부터 제2 방향(Y) 일측으로 연장되는 형상을 가질 수 있다.
일 실시예에서, 제3 화소 전극(PXE3)이 포함하는 상기 개구는 외관을 정의하는 최외곽 에지로부터 연결되며 만입된 형상을 갖는 슬릿(OP)의 형상을 가질 수 있다. 슬릿(OP)은 제3 화소 전극(PXE3)의 서로 이웃하는 연장부(PXE3a) 및 연결부(PXE3b)에 의해 정의될 수 있다.
연장부(PXE3a)의 폭(t1)은 연결부(PXE3b)의 폭(t2)보다 클 수 있다. 연장부(PXE3a)의 폭(t1)은 연장부(PXE3a)의 제1 방향(X)으로의 길이를 의미할 수 있다. 연결부(PXE3b)의 폭(t2)은 연결부(PXE3b)의 제2 방향(Y)으로의 길이를 의미할 수 있다. 다만 이에 제한되지 않고, 연장부(PXE3a)의 폭(t1)은 연결부(PXE3b)의 폭(t2)보다 작거나 같을 수 있다.
복수의 연장부(PXE3a) 중 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)은 대체로 동일할 수 있다. 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)은 연장부(PXE3a)의 폭(t1)보다 작을 수 있다. 또한, 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)은 연결부(PXE3b)의 폭(t2)보다 클 수 있다. 다만 이에 제한되는 것은 아니다.
연결부(PXE3b)의 제1 방향(X)으로의 길이(a3)는 제1 화소 전극(PXE1)의 제1 방향(X)으로의 길이(a1) 및 제2 화소 전극(PXE2)의 제1 방향(X)으로의 길이(a2)와 동일할 수 있다. 또한, 연장부(PXE3a)의 제2 방향(Y)으로의 길이(b3)는 제1 화소 전극(PXE1)의 제2 방향(Y)으로의 길이(b1) 및 제2 화소 전극(PXE2)의 제2 방향(Y)으로의 길이(b2)와 동일할 수 있다.
따라서, 제3 화소 전극(PXE3)의 표면적은 제1 및 제2 화소 전극(PXE1, PXE2)보다 작을 수 있다. 따라서, 제3 화소 전극(PXE3)의 상대적으로 작은 표면적으로 인하여, 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3)에 동일 전압이 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다. 따라서, 폴딩 영역(FDA)에 배치되는 제3 화소 전극(PXE3)에 인가되는 전압을 상승시켜 제3 화소(PX)의 계조를 보상할 필요가 있다. 이에 대한 상세한 설명은 도 11을 참조하여 후술하기로 한다.
제4 및 제5 화소 전극(PXE4, PXE5)은 제3 화소 전극(PXE3)과 동일한 구조를 가질 수 있다. 즉, 제4 화소 전극(PXE4)은 제2 방향(Y)으로 연장되는 제4 화소 전극(PXE4)의 연장부(PXE4a) 및 제1 방향(X)으로 연장되는 제4 화소 전극(PXE4)의 연결부(PXE4b)를 포함할 수 있다. 제5 화소 전극(PXE5)은 제2 방향(Y)으로 연장되는 제5 화소 전극(PXE5)의 연장부(PXE5a) 및 제1 방향(X)으로 연장되는 제5 화소 전극(PXE5)의 연결부(PXE5b)를 포함할 수 있다.
복수의 스캔 배선(SL)은 제1 방향(X)으로 연장되고, 제2 방향(Y)으로 배열될 수 있다. 스캔 배선(SL)은 스캔 구동부(도 11의 'SCD' 참조)에 연결되어 스캔 구동부(SCD)으로부터 제공되는 스캔 신호가 인가될 수 있다.
각 스캔 배선(SL)은 제1 비폴딩 영역(NFA1)에 배치되는 제1 비폴딩 스캔 배선부(SLa), 제2 비폴딩 영역(NFA2)에 배치되는 제2 비폴딩 스캔 배선부(SLb) 및 폴딩 영역(FDA)에 배치되는 폴딩 스캔 배선부(SLc)를 포함할 수 있다. 즉, 폴딩 스캔 배선부(SLc)는 제1 비폴딩 스캔 배선부(SLa) 및 제2 비폴딩 스캔 배선부(SLb) 사이에 배치될 수 있다. 폴딩 스캔 배선부(SLc)의 제1 방향(X) 타측은 제1 비폴딩 스캔 배선부(SLa)에 연결되고, 제1 방향(X) 일측은 제2 비폴딩 스캔 배선부(SLb)에 연결될 수 있다.
표시 패널(100)이 제2 방향(Y)으로 연장된 폴딩축을 기준으로 폴딩 될 경우, 스캔 배선(SL)에서 폴딩 스캔 배선부(SLc)는 폴딩되고, 제1 비폴딩 스캔 배선부(SLa)와 제2 비폴딩 스캔 배선부(SLb)는 폴딩되지 않을 수 있다. 즉, 폴딩 스캔 배선부(SLc)는 표시 패널(100)의 폴딩 시 스캔 배선(SL)에서 폴딩되는 영역일 수 있다.
제1 비폴딩 스캔 배선부(SLa) 및 제2 비폴딩 스캔 배선부(SLb)는 제1 방향(X)으로 연장하며, 개구부를 불포함하는 통 전극으로 이루어진 배선일 수 있다.
폴딩 스캔 배선부(SLc)는 복수의 스캔 개구부(SLH)를 포함할 수 있다. 각 스캔 개구부(SLH)는 폴딩 스캔 배선부(SLc)를 관통할 수 있다. 스캔 개구부(SLH)의 내부는 유기 물질로 충진될 수 있다. 예를 들어, 스캔 개구부(SLB)의 내부는 후술하는 비아층(도 9의 '165' 참조)으로 충진될 수 있다. 각 스캔 개구부(SLH)의 평면 형상은 직사각형, 원형, 타원형일 수 있으나, 이에 제한되지 않고 다른 다각형 형상을 가질 수 있다. 복수의 스캔 개구부(SLH)는 제1 방향(X)을 따라 일렬로 배열될 수 있다. 다만, 이에 제한되지 않고 복수개의 열을 구성하며 배열될 수 있다.
폴딩 스캔 배선부(SLc)는 내부가 유기 물질로 이루어진 비아층(165)으로 충진된 복수의 스캔 개구부(SLH)를 포함하여, 표시 패널(100)의 폴딩 시 스캔 배선(SL)에 가해지는 스트레스를 저감시킬 수 있다.
복수의 데이터 배선(DL)은 제2 방향(Y)으로 연장되고, 제1 방향(X)으로 배열될 수 있다. 각 데이터 배선(DL)은 표시 구동 회로(미도시)에 전기적으로 연결되어 표시 구동 회로(미도시)로부터 제공되는 데이터 신호가 인가될 수 있다.
복수의 데이터 배선(DL)은 제1 비폴딩 영역(NFA1)에 배치되는 제1 데이터 배선(DL1), 제2 비폴딩 영역(NFA2)에 배치되는 제2 데이터 배선(DL2) 및 폴딩 영역(FDA)에 배치되는 제3 데이터 배선(DL3)을 포함할 수 있다.
제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)은 제2 방향(Y)으로 연장하며, 개구부를 불포함하는 통 전극으로 이루어진 배선일 수 있다.
제3 데이터 배선(DL3)은 복수의 데이터 개구부(DLH)를 포함할 수 있다. 각 데이터 개구부(DLH)는 제3 데이터 배선(DL3)을 관통할 수 있다. 데이터 개구부(DLH)의 내부는 상술한 스캔 개구부(SLH)와 마찬가지로 후술하는 유기 물질로 충진될 수 있다. 예를 들어, 데이터 개구부(DLH)의 내부는 후술하는 비아층(165)으로 충진될 수 있다. 개구부(DLH)의 평면 형상은 직사각형, 원형, 타원형일 수 있으나, 이에 제한되지 않고 다른 다각형 형상을 가질 수 있다. 복수의 데이터 개구부(DLH)는 제2 방향(Y)을 따라 일렬로 배열될 수 있다. 다만, 이에 제한되지 않고 복수개의 열을 구성하며 배열될 수 있다.
제3 데이터 배선(DL3)은 내부가 유기 물질로 이루어진 비아층(165)으로 충진된 복수의 데이터 개구부(DLH)를 포함하여, 표시 패널(100)의 폴딩 시, 폴딩 영역(FDA)에 배치된 제3 데이터 배선(DL3)에 가해지는 스트레스를 저감시킬 수 있다.
도 9는 일 실시예에 따른 표시 패널의 폴딩 영역의 언폴딩 상태 단면도이다. 도 10은 일 실시예에 따른 표시 패널의 폴딩 영역의 폴딩 상태 단면도이다.
도 9 및 도 10의 단면도는 표시 패널(100)의 폴딩 영역(FDA)에 배치된 일 화소의 단면도는 나타내었으나, 비폴딩 영역(NFA1, NFA2)에 배치된 일 화소의 단면도는 패터닝되지 않은 화소 전극(PXE1, PXE2)을 포함한다는 점을 제외하고는 동일한 구조를 가질 수 있다.
도 7 및 도 8에 결부하여, 도 9 및 도 10을 참조하면, 표시 패널(100)은 폴딩 영역(FDA)에서 기판(101), 배리어층(102), 버퍼층(103), 반도체층(120), 제1 층간 절연층(161), 제1 도전층(130), 제2 층간 절연층(162), 제2 도전층(140), 제3 층간 절연층(163) 제3 도전층(150), 제4 층간 절연층(164), 비아층(165), 제3 화소 전극(PXE3), 화소 정의막(PDL), 발광층(EML), 공통 전극(CME) 및 박막 봉지층(170)이 순차적으로 배치될 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
기판(101)은 그 위에 배치되는 각 층들을 지지한다. 기판(101)은 예를 들어, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 이에 제한되지 않고, 기판(101)은 금속 재질의 물질을 포함할 수도 있다.
기판(101)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(polyimide, PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
유기 발광 표시 장치가 배면 또는 양면 발광형인 경우 투명한 기판이 사용될 수 있다. 유기 발광 표시 장치가 전면 발광형인 경우 투명한 기판뿐만 아니라, 반투명이나 불투명 기판이 적용될 수도 있다.
기판(101) 상에는 배리어층(102)이 배치될 수 있다. 배리어층(102)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 배리어층(102)은 실리콘 질화물, 실리콘 산화물 또는 실리콘 산질화물 등을 포함할 수 있다. 배리어층(102)은 기판(101)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
배리어층(102) 상에는 버퍼층(103)이 배치될 수 있다. 버퍼층(103)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등 중 적어도 하나를 포함하여 이루어질 수 있다. 버퍼층(103)은 기판(101)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
버퍼층(103) 상에는 반도체층(120)이 배치될 수 있다. 반도체층(120)은 반도체 패턴(121a, 121b, 121c)을 포함할 수 있다.
반도체 패턴(121a, 121b, 121c)은 후술하는 상부의 제1 게이트 전극(131)과 두께 방향으로 중첩하는 채널 영역(121c), 채널 영역(121c)의 일측 및 타측에 각각 배치되는 제1 소스/드레인 영역(121a)과 제2 소스/드레인 영역(121b)을 포함할 수 있다. 제1 및 제2 소스/드레인 영역(121a, 121b)에는 다수의 캐리어 이온이 포함되어 있어, 채널 영역(121c)에 비해 도전성이 크고, 전기적인 저항이 낮을 수 있다. 반도체층(120)은 다결정 실리콘, 단결정 실리콘 또는 비정질 실리콘(amorphous silicon) 등으로 이루어질 수 있다.
반도체층(120) 상에는 제1 층간 절연층(161)이 배치될 수 있다. 제1 층간 절연층(161)은 게이트 절연층일 수 있다. 제1 층간 절연층(161)은 후술하는 제1 게이트 전극(131)과 중첩하여 배치될 수 있다. 제1 층간 절연층(161)의 에지는 제1 게이트 전극(131)의 에지와 정렬될 수 있다.
제1 층간 절연층(161)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 층간 절연층(161)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 층간 절연층(161) 상에는 제1 도전층(130)이 배치될 수 있다. 제1 도전층(130)은 게이트 도전층으로서, 제1 게이트 전극(131)을 포함할 수 있다. 제1 게이트 전극(131)은 상술한 스캔 배선(SL)에 전기적으로 연결되어 스캔 배선(SL)으로부터 스캔 신호를 인가받을 수 있다. 예를 들어, 폴딩 영역(FDA)에 배치된 제1 게이트 전극(131)은 폴딩 스캔 배선부(SLc)에 전기적으로 연결되어 스캔 신호를 인가받을 수 있다.
제1 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제1 도전층(130) 상에는 제2 층간 절연층(162)이 배치될 수 있다. 제2 층간 절연층(162)은 대체로 기판(101)의 전면에 걸쳐 배치될 수 있다. 제2 층간 절연층(162)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제2 층간 절연층(162)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 층간 절연층(162) 상에는 제2 도전층(140)이 배치될 수 있다. 제2 도전층(140)은 제2 게이트 전극(141)을 포함할 수 있다. 제2 게이트 전극(141)은 제1 게이트 전극(131)과 함께 유지 커패시터(미도시)를 형성할 수 있다. 즉, 유지 커패시터(미도시)의 제1 전극은 제1 게이트 전극(131)이며, 제2 전극은 제2 게이트 전극(141)일 수 있다.
제2 도전층(140) 상에는 제3 층간 절연층(163)이 배치될 수 있다. 제3 층간 절연층(163)은 대체로 기판(101)의 전면에 걸쳐 배치될 수 있다. 제3 층간 절연층(163)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제2 층간 절연층(162)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제3 층간 절연층(163) 상에는 제3 도전층(150)이 배치될 수 있다. 제3 도전층(150)은 데이터 도전층이며, 제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152)을 포함할 수 있다.
제1 소스/드레인 전극(151)은 제2 층간 절연층(162) 및 제3 층간 절연층(163)을 관통하는 제1 컨택홀(CNT1)을 통해 제1 소스/드레인 영역(121a)과 전기적으로 연결될 수 있다.
제2 소스/드레인 전극(152)은 제2 층간 절연층(162) 및 제3 층간 절연층(163)을 관통하는 제2 컨택홀(CNT2)을 통해 제2 소스/드레인 영역(121b)과 전기적으로 연결될 수 있다.
제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다. 따라서, 제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152) 중 어느 하나는 상술한 데이터 배선(DL)과 전기적으로 연결되어 데이터 배선(DL)으로부터 데이터 신호를 인가받을 수 있다. 예를 들어, 제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152)이 폴딩 영역(FDA)에 배치될 경우, 제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152) 중 어느 하나는 제3 데이터 배선(DL3)으로부터 데이터 신호를 인가받을 수 있다.
제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152)은 상술한 반도체층(120) 및 제1 게이트 전극(131)과 함께 박막 트랜지스터(TFT)를 구성할 수 있다.
제3 도전층(150)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제3 도전층(150) 상에는 제4 층간 절연층(164)이 배치될 수 있다. 제4 층간 절연층(164)은 대체로 기판(101)의 전면에 걸쳐 배치될 수 있다. 제2 층간 절연층(162)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제2 층간 절연층(162)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제4 층간 절연층(164) 상에는 비아층(165)이 배치될 수 있다. 비아층(165)은 대체로 기판(101)의 전면에 걸쳐 배치될 수 있다. 비아층(165)은 유기 절연 물질을 포함하는 유기막으로 이루어질 수 있다. 비아층(165)이 유기막으로 이루어지는 경우, 하부의 단차에도 불구하고 그 상면은 부분적으로 평탄할 수 있다.
표시 패널(100)의 폴딩 영역(FDA)에는 버퍼층(103), 제2 층간 절연층(162), 제3 층간 절연층(163) 및 제4 층간 절연층(164)을 관통하는 더미 홀(DH)이 배치될 수 있다. 비아층(165)은 더미 홀(DH)의 내부를 충진할 수 있다. 더미 홀(DH)에 대한 상세한 설명은 후술하기로 한다.
비아층(165)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
폴딩 영역(FDA)에서, 비아층(165) 상에는 제3 화소 전극(PXE3)이 배치될 수 있다. 제3 화소 전극(PXE3)은 애노드 전극일 수 있다. 제3 화소 전극(PXE3)은 각 화소(PX)마다 분리되어 배치될 수 있다. 제3 화소 전극(PXE3)은 제4 층간 절연층(164) 및 비아층(165)을 관통하는 제3 컨택홀(CNT3)을 통해 제2 소스/드레인 전극(152)과 전기적으로 연결될 수 있다.
상술한 바와 같이, 제3 화소 전극(PXE3)은 복수의 연장부(PXE3a)를 포함할 수 있다. 각 연장부(PXE3a)의 폭(t1)은 대체로 일정할 수 있다. 제3 화소 전극(PXE3)은 서로 이웃하는 연장부(PXE3a) 사이에 배치되는 복수의 슬릿(OP)을 더 포함할 수 있다. 각 슬릿(OP)의 제1 방향(X)으로의 폭은 복수의 연장부(PXE3a) 중 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)과 동일할 수 있다. 제3 화소 전극(PXE3)의 슬릿(OP) 내부에는 후술하는 발광층(EML)이 충진될 수 있다.
언폴딩 상태에서 복수의 연장부(PXE3a) 중 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)은, 제2 방향(Y)으로 연장하는 폴딩축을 기준으로 표시 패널(100)이 폴딩된 상태에서 복수의 연장부(PXE3a) 중 서로 이웃하는 연장부(PXE3a) 간의 간격(d3)보다 작을 수 있다. 다만, 이에 제한되지 않고 언폴딩 상태에서 복수의 연장부(PXE3a) 중 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)은, 제2 방향(Y)으로 연장하는 폴딩축을 기준으로 표시 패널(100)이 폴딩된 상태에서 복수의 연장부(PXE3a) 중 서로 이웃하는 연장부(PXE3a) 간의 간격(d3)과 동일할 수 있다.
제3 화소 전극(PXE3)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(EML)에 가깝게 배치될 수 있다. 제3 화소 전극(PXE3)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 적층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제3 화소 전극(PXE3) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 제3 화소 전극(PXE3)을 부분적으로 노출하는 개구부를 포함할 수 있다. 화소 정의막(PDL)은 제3 화소 전극(PXE3) 및 비아층(165)을 부분적으로 덮을 수 있다.
화소 정의막(PDL)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다.
화소 정의막(PDL)이 노출하는 제3 화소 전극(PXE3) 상에는 발광층(EML)이 배치될 수 있다. 발광층(EML)의 적어도 일부는 화소 정의막(PDL)의 개구부 내에 배치될 수 있다. 발광층(EML)은 화소 정의막(PDL)의 상면 및 개구부를 형성하는 화소 정의막(PDL)의 측면을 부분적으로 덮을 수 있다.
발광층(EML)은 유기 물질로 이루어진 유기층을 포함할 수 있다. 상기 유기층은 유기 발광층을 포함하며, 정공 주입/수송층 및 전자 주입/수송층을 더 포함할 수 있다.
상술한 바와 같이, 발광층(EML)은 제3 화소 전극(PXE3)의 서로 이웃하는 연장부(PXE3a) 사이에 배치되는 슬릿(OP) 내부를 충진할 수 있다. 슬릿(OP)의 내부가 유기 물질로 이루어진 발광층(EML)으로 충진되어 표시 패널(100)의 폴딩 시, 폴딩 영역(FDA)에 배치되는 제3 화소 전극(PXE3)에 가해지는 스트레스를 저감시킬 수 있다.
또한, 도 8을 참조하면 제4 및 제5 화소 전극(PXE4, PXE5)은 제3 화소 전극(PXE3)과 동일한 구조를 가져 표시 패널(100)의 폴딩 시 제4 및 제5 화소 전극(PXE4, PXE5)에 가해지는 스트레스를 저감시킬 수 있다.
발광층(EML) 상에는 공통 전극(CME)이 배치될 수 있다. 공통 전극(CME)은 화소(PX)의 구분없이 전면적으로 배치될 수 있다. 공통 전극(CME)은 캐소드 전극일 수 있다.
공통 전극(CME)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 공통 전극(CME)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
제3 화소 전극(PXE3), 발광층(EML) 및 공통 전극(CME)은 발광 소자(EMD)를 구성할 수 있다. 발광 소자(EMD)는 예를 들어, 예컨대, 유기 발광 소자일 수 있다. 일 실시예에서, 발광 소자(EMD)가 발광하는 빛의 파장은 화소(PX)별로 일정할 수 있다. 다른 실시예에서, 각 발광층(EML)이 발광하는 빛의 파장은 색 화소(PX)별로 상이하여 발광하는 빛의 색이 상이할 수 있다. 예컨대, 제1 색 화소(PX)의 발광층(EML)은 제1 색을 발광하고, 제2 색 화소(PX)의 발광층(EML)은 제2 색을 발광하고, 제3 색 화소(PX)의 발광층(EML)은 제3 색을 발광할 수도 있다.
공통 전극(CME) 상부에는 박막 봉지층(170)이 배치될 수 있다. 박막 봉지층(170)은 제1 무기막(171), 제1 무기막(171) 상에 배치되는 제1 유기막(172) 및 제1 유기막(172) 상에 배치되는 제2 무기막(173)을 포함할 수 있다. 도시되지 않았지만, 박막 봉지층(170)의 단부에서 제1 무기막(171)과 제2 무기막(173)은 서로 접하여 제1 유기막(172)은 제1 무기막(171)과 제2 무기막(173)에 의해 밀봉될 수 있다.
제1 무기막(171) 및 제2 무기막(173)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제1 유기막(172)은 유기 절연 물질을 포함할 수 있다.
상술한 바와 같이, 표시 패널(100)의 폴딩 영역(FDA)에는 버퍼층(103), 제2 층간 절연층(162), 제3 층간 절연층(163) 및 제4 층간 절연층(164)을 관통하는 더미 홀(DH)이 배치될 수 있다. 더미 홀(DH)은 반도체층(120) 및 제1 내지 제3 도전층(130, 140, 150)과 비중첩하도록 배치될 수 있다. 예를 들어, 더미 홀(DH)은 복수개이며, 복수의 더미 홀(DH)은 반도체 패턴(121a, 121b, 121c) 및 제1 게이트 전극(131), 제2 게이트 전극(141), 제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152)을 둘러싸며 배치될 수 있다.
상술한 바와 같이, 더미 홀(DH)은 비아층(165)으로 충진될 수 있다. 표시 패널(100)의 폴딩 영역(FDA)은 버퍼층(103), 제2 층간 절연층(162), 제3 층간 절연층(163) 및 제4 층간 절연층(164)을 관통하는 더미 홀(DH)이 배치되며, 더미 홀(DH)이 유기 물질을 포함하여 이루어진 비아층(165)으로 충진됨으로써 폴딩 시 버퍼층(103), 제2 층간 절연층(162), 제3 층간 절연층(163) 및 제4 층간 절연층(164) 등 무기 절연층에 가해지는 스트레스를 저감시킬 수 있다.
구체적으로, 언폴딩 상태에서 표시 패널(100)의 더미 홀(DH)의 내부 폭(d2)은 상측으로부터 하측으로 갈수록 감소할 수 있다. 언폴딩 상태에서 각 더미 홀(DH)의 내부 폭(d2)은 대체로 일정할 수 있다. 표시 패널(100)의 폴딩 시 더미 홀(DH)의 내부 폭(d4)은 언폴딩 시 더미 홀(DH)의 내부 폭(d2)보다 클 수 있다. 더미 홀(DH)의 내부를 충진하는 비아층(165)으로 인하여 폴딩 시 표시 패널(100)의 버퍼층(103), 제2 층간 절연층(162), 제3 층간 절연층(163) 및 제4 층간 절연층(164) 등의 무기 절연층에 가해지는 스트레스를 저감시킬 수 있다.
도 11은 일 실시예에 따른 표시 장치의 블록도이다.
도 11을 참조하면, 표시 장치(10)는 표시 패널(100), 스캔 구동부(SCD), 데이터 구동부(SD), 타이밍 제어부(TCC), 및 전원 공급 회로(PSC)를 포함한다.
표시 패널(100)의 표시 영역(DPA)에는 복수의 화소(PX)들 뿐만 아니라, 복수의 화소(PX)에 접속되는 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)이 배치될 수 있다.
복수의 스캔 배선(SL)은 제1 방향(X)으로 연장될 수 있다. 복수의 스캔 배선(SL)은 제2 방향(Y)을 따라 배열될 수 있다.
복수의 데이터 배선(DL)은 제2 방향(Y)으로 연장될 수 있다. 복수의 데이터 배선(DL)은 제1 방향(X)을 따라 배열될 수 있다. 상술한 바와 같이, 복수의 데이터 배선(DL)은 제1 비폴딩 영역(NFA1)에 배치되는 제1 데이터 배선(DL1), 제2 비폴딩 영역(NFA2)에 배치되는 제2 데이터 배선(DL2) 및 폴딩 영역(FDA)에 배치되는 제3 데이터 배선(DL3)을 포함할 수 있다.
각 화소(PX)는 복수의 스캔 배선(SL) 중 어느 하나, 복수의 데이터 배선(DL) 중 어느 하나에 연결될 수 있다. 상술한 바와 같이, 복수의 화소(PX)는 제1 비폴딩 영역(NFA1)에 배치되는 제1 화소(PX1), 제2 비폴딩 영역(NFA2)에 배치되는 제2 화소(PX2) 및 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1)에는 도 8을 참조하여 상술한 제1 화소 전극(PXE1)이 배치되고, 제2 화소(PX2)에는 제2 화소 전극(PXE2)이 배치되고, 제3 화소(PX3)에는 제3 화소 전극(PXE3)이 배치될 수 있다.
표시 패널(100)의 비표시 영역(NDA)에는 복수의 스캔 배선(SL)에 스캔 신호들을 인가하기 위한 스캔 구동부(SCD)가 배치될 수 있다. 도 11에서는 스캔 구동부(SCD)가 표시 패널(100)의 일 측 가장자리에 배치된 것을 예시하였으나, 이에 제한되지 않는다. 스캔 구동부(SCD)는 표시 패널(100)의 양 측 가장자리에 배치될 수도 있다.
스캔 구동부(SCD)는 타이밍 제어부(TCC)에 연결될 수 있다. 스캔 구동부(SCD)는 타이밍 제어부(TCC)로부터 스캔 제어 신호(SCS)를 입력 받을 수 있다. 스캔 구동부(SCD)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 복수의 스캔 배선(SL)에 출력할 수 있다.
타이밍 제어부(TCC)는 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 타이밍 제어부(TCC)는 타이밍 신호들에 따라 스캔 구동부(SCD)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 생성하고, 데이터 구동부(SD)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다.
전원 공급 회로(PSC)는 복수의 구동 전압들을 생성하여 표시 패널(100)과 데이터 구동부(SD)에 출력할 수 있다. 전원 공급 회로(PSC)는 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)을 표시 패널(100)로 출력할 수 있다. 제1 구동 전압(VDD)은 서브 화소들 각각의 발광 소자를 구동하기 위한 고전위 구동 전압이고, 제2 구동 전압(VSS)은 서브 화소들 각각의 발광 소자를 구동하기 위한 저전위 구동 전압일 수 있다.
각 화소(PX)에 특정 계조를 나타내기 위하여 데이터 배선(DL)에는 소정의 감마 전압이 인가될 수 있다. 감마 전압은 각 화소(PX)에 연결되는 데이터 배선(DL)을 통해 해당 화소(PX)의 화소 전극(PXE)에 인가되며, 화소(PX)의 계조를 결정하는 전압일 수 있다. 특정 화소(PX)의 화소 전극(PXE)에 인가되는 감마 전압이 높아질수록 해당 화소(PX)는 높은 계조를 나타낼 수 있다.
일 실시예에서, 제3 화소(PX3)가 제1 및 제2 화소(PX1, PX2)와 동일 계조를 나타내는 경우, 제3 화소 전극(PXE3)에 인가되는 감마 전압은 제1 및 제2 화소 전극(PXE1, PXE2)에 인가되는 감마 전압과 다를 수 있다.
예를 들어, 제3 화소(PX3)가 제1 및 제2 화소(PX1, PX2)와 동일 계조를 나타내는 경우, 제3 화소 전극(PXE3)에 인가되는 감마 전압은 제1 및 제2 화소 전극(PXE1, PXE2)에 인가되는 감마 전압보다 클 수 있다. 도 8을 참조하여 상술한 바와 같이, 제3 화소 전극(PXE3)은 슬릿(OP)을 포함하여, 제1 및 제2 화소 전극(PXE1, PXE2)에 인가되는 감마 전압과 동일한 감마 전압이 제3 화소 전극(PXE3)에 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다. 따라서, 이를 보상하기 위하여 상술한 바와 같이 제3 화소(PX3)의 제3 화소 전극(PXE3)에는 제1 및 제2 화소 전극(PXE1, PXE2)에 인가되는 감마 전압보다 높은 감마 전압이 인가되는 것이 바람직할 수 있다.
또한, 제3 화소(PX3)가 표시 패널(100)의 폴딩 상태 및 언폴딩 상태에서 동일 계조를 나타내기 위해 표시 패널(100)의 폴딩 상태에서 제3 화소 전극(PXE3)에 인가되는 폴딩 감마 전압과 표시 패널(100)의 언폴딩 상태에서 제3 화소 전극(PXE3)에 인가되는 언폴딩 감마 전압은 상이할 수 있다.
예를 들어, 제3 화소(PX3)가 표시 패널(100)의 폴딩 상태 및 언폴딩 상태에서 동일 계조를 나타내기 위해 표시 패널(100)의 폴딩 상태에서 제3 화소 전극(PXE3)에 인가되는 폴딩 감마 전압은 표시 패널(100)의 언폴딩 상태에서 제3 화소 전극(PXE3)에 인가되는 언폴딩 감마 전압보다 클 수 있다.
도 9 및 도 10을 참조하여 상술한 바와 같이, 표시 패널(100)이 폴딩된 상태에서 슬릿(OP)의 폭과 동일한 서로 이웃하는 연장부(PXE3a) 간의 간격(d3)은 표시 패널(100)이 언폴딩된 상태에서 슬릿(OP)의 폭과 동일한 서로 이웃하는 연장부(PXE3a) 간의 간격(d1)보다 클 수 있다. 즉, 표시 패널(100)이 폴딩될 경우, 제3 화소 전극(PXE3)에서 빈 공간인 슬릿(OP)이 커질 수 있다. 따라서, 제3 화소(PX3)가 표시 패널(100)의 폴딩 상태 및 언폴딩 상태에서 동일 계조를 나타내기 위해서는 상기 폴딩 감마 전압은 상기 언폴딩 감마 전압보다 큰 것이 바람직할 수 있다.
다만, 이에 제한되지 않고 표시 패널(100)의 폴딩 상태에서 제3 화소 전극(PXE3)에 인가되는 폴딩 감마 전압과 표시 패널(100)의 언폴딩 상태에서 제3 화소 전극(PXE3)에 인가되는 언폴딩 감마 전압은 동일할 수 있다.
일 실시예에 따른 표시 장치(10)는 폴딩 영역(FDA)에 배치되며, 연장부(PXE3a) 및 연결부(PXE3b)를 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3)을 포함하여 폴딩 시 제3 화소 전극(PXE3)에 가해지는 스트레스를 저감시킬 수 있다.
상술한 바와 같이, 일 실시예에 따른 표시 장치(10)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)의 제3 화소 전극(PXE3)은 제1 및 제2 화소 전극(PXE1, PXE2)보다 작은 표면적을 나타낼 수 있다. 따라서, 제3 화소 전극(PXE3)의 상대적으로 작은 표면적으로 인하여, 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3)에 동일 전압이 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다.
표시 장치(10)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)에 인가되는 감마 전압을 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 배치되는 제1 및 제2 화소(PX1, PX2)에 인가되는 감마 전압보다 높게 설정하여 제3 화소 전극(PXE3)의 계조를 보상할 수 있다.
또한, 스캔 배선(SL)의 폴딩 스캔 배선부(SLc)는 내부가 유기 물질로 충진된 복수의 스캔 개구부(SLH)를 포함하여, 표시 패널(100)의 폴딩 시 스캔 배선(SL)에 가해지는 스트레스를 저감시킬 수 있다. 제3 데이터 배선(DL3)은 내부가 유기 물질로 충진된 복수의 데이터 개구부(DLH)를 포함하여, 표시 패널(100)의 폴딩 시, 폴딩 영역(FDA)에 배치된 제3 데이터 배선(DL3)에 가해지는 스트레스를 저감시킬 수 있다.
이하, 표시 장치(10)의 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 12는 다른 실시예에 따른 표시 패널의 폴딩 영역의 단면도이다.
도 12를 참조하면, 본 실시예에서 표시 패널(100_1)은 제4 층간 절연층(164)이 생략되었다는 점에서 일 실시예에 따른 표시 패널(100)과 차이가 있다.
본 실시예에서, 제1 소스/드레인 전극(151) 및 제2 소스 드레인 전극(152) 상에는 비아층(165)이 배치될 수 있다. 제3 화소 전극(PXE3)은 비아층(165)을 관통하는 제3 컨택홀(CNT_3)을 통해 제2 소스/드레인 전극(152)과 전기적으로 연결될 수 있다. 또한, 더미 홀(DH_1)은 버퍼층(103), 제2 층간 절연층(162) 및 제3 층간 절연층(163)을 관통할 수 있다.
본 실시예에 따른 표시 패널(100_1)은 배리어층(102) 및 비아층(165) 사이에 배치되는 무기막의 개수 및 두께가 일 실시예에 따른 표시 패널(100)에 비해 감소할 수 있다. 무기 물질의 높은 경성으로 인해, 무기 물질로 이루어진 무기막의 두께 및 개수가 감소할 수록 표시 패널(100_1)의 폴딩 시 무기막에 가해지는 스트레스가 저감될 수 있다.
본 실시예에 따른 표시 장치(10_1)는 폴딩 영역(FDA)에 배치되며, 연장부(PXE3a) 및 연결부(PXE3b)를 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3)을 포함하여 폴딩 시 제3 화소 전극(PXE3)에 가해지는 스트레스를 저감시킬 수 있다.
본 실시예에 따른 표시 장치(10_1)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)의 제3 화소 전극(PXE3)은 비폴딩 영역(NFA1, NFA2)에 배치되는 제1 및 제2 화소 전극(PXE1, PXE2)보다 작은 표면적을 나타낼 수 있다. 따라서, 제3 화소 전극(PXE3)의 상대적으로 작은 표면적으로 인하여, 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3)에 동일 전압이 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다.
표시 장치(10_1)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)에 인가되는 감마 전압을 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 배치되는 제1 및 제2 화소(PX1, PX2)에 인가되는 감마 전압보다 높게 설정하여 제3 화소 전극(PXE3)의 계조를 보상할 수 있다.
또한, 스캔 배선(SL)의 폴딩 스캔 배선부(SLc)는 내부가 유기 물질로 충진된 복수의 스캔 개구부(SLH)를 포함하여, 표시 패널(100_1)의 폴딩 시 스캔 배선(SL)에 가해지는 스트레스를 저감시킬 수 있다. 제3 데이터 배선(DL3)은 내부가 유기 물질로 충진된 복수의 데이터 개구부(DLH)를 포함하여, 표시 패널(100_1)의 폴딩 시, 폴딩 영역(FDA)에 배치된 제3 데이터 배선(DL3)에 가해지는 스트레스를 저감시킬 수 있다.
뿐만 아니라, 본 실시예에 따른 표시 패널(100_1)은 제4 층간 절연층(164)이 생략되어 배리어층(102) 및 비아층(165) 사이에 배치되는 무기막의 개수 및 두께가 일 실시예에 따른 표시 패널(100)에 비해 감소할 수 있다. 따라서, 표시 패널(100)의 폴딩 시 무기 물질로 이루어진 무기막에 가해지는 스트레스가 저감될 수 있다.
도 13은 또 다른 실시예에 따른 표시 패널의 폴딩 영역의 단면도이다. 도 14는 도 13의 표시 패널의 기판의 언폴딩 상태 평면도이다. 도 15는 도 13의 표시 패널의 기판의 폴딩 상태 평면도이다.
도 13 내지 도 15를 참조하면, 본 실시예에 따른 표시 장치(10_2)는, 표시 패널(100_2)이 일 실시예에 따른 표시 패널(100)에 포함된 기판(101)과 다른 기판(101_2)을 포함한다는 점에서 일 실시예에 따른 표시 장치(10)와 차이가 있다.
기판(101_2)은 표시 패널(100_2)이 폴딩되어 폴딩 영역(FDA)에서 부분적으로 연신될 때, 함께 연신 가능한 구조를 가질 수 있다. 즉, 표시 패널(100_2)은 폴딩 영역(FDA)에서 스트레쳐블(stretchable)한 구조를 갖는 기판(101_2)을 포함할 수 있다.
기판(101_2)은 폴딩 영역(FDA)에 배치되는 제1 세그먼트 및 비폴딩 영역(NFA1, NFA2)에 배치되는 제2 세그먼트를 포함할 수 있다. 구체적으로, 폴딩 영역(FDA)에서 기판(101_2)은 상기 제1 세그먼트로서, 복수의 섬형 패턴(IS) 및 서로 이웃하는 상기 복수의 섬형 패턴을 연결하는 복수의 브릿지 패턴(BR)을 포함할 수 있다. 비폴딩 영역(NFA1, NFA2)에서 기판(101_2)은 상기 제2 세그먼트 로서, 기판(101_2)을 구성하는 물질이 전면적으로 배치될 수 있다. 즉, 비표시 영역(NDA) 및 폴딩 영역(FDA)에 의해 정의되는 비폴딩 영역(NFA1, NFA2)에는 기판(101_2)을 구성하는 물질이 전면적으로 배치될 수 있다.
폴딩 영역(FDA)에 배치된 기판(101_2)은 아일랜드(island) 구조로 이루어질 수 있다. 폴딩 영역(FDA)에서 기판(101_2)은 복수의 섬형 패턴(IS) 및 서로 이웃하는 섬형 패턴(IS)을 연결하는 복수의 브릿지 패턴(BR)을 포함할 수 있다. 여기서 서로 이웃한다는 것은 일 섬형 패턴(IS)과 최단 거리로 이격되어 배치된 다른 섬형 패턴(IS)과의 관계를 의미할 수 있다.
폴딩 영역(FDA)에서, 복수의 섬형 패턴(IS)은 제1 방향(X) 및 제2 방향(Y)을 따라 배열될 수 있다. 복수의 섬형 패턴(IS)은 매트릭스 형태로 배열될 수 있다. 서로 이웃하는 섬형 패턴(IS)은 적어도 어느 하나의 브릿지 패턴(BR)을 통해 서로 연결될 수 있다.
각 섬형 패턴(IS)은 절개부(SLT)에 의해 분리되어 있다. 절개부(SLT)는 평면도상 섬형 패턴(IS) 및 브릿지 패턴(BR)에 의해 둘러싸일 수 있다. 절개부(SLT)는 기판(101_2)을 두께 방향으로 관통할 수 있다. 절개부(SLT)에는 기판(101_2)을 구성하는 물질이 존재하지 않을 수 있다. 기판(101_2) 구성 물질이 존재하지 않는 절개부(SLT)는 기판(101_2)의 구성 물질로 채워져 있는 부분보다 신축에 대해 그 폭이 더 자유롭게 변형될 수 있다. 따라서, 기판(101_2)이 부분적으로 신축할 때 절개부(SLT)에 의해 손쉽게 신축됨으로써, 기판(101_2)에 가해지는 스트레스를 저감시킬 수 있다.
각 섬형 패턴(IS)은 직사각형 형상을 가질 수 있다. 도 14에 도시된 언폴딩 상태의 섬형 패턴(IS)은 네 모서리가 제1 방향(X) 일측, 타측 및 제2 방향(Y) 일측, 타측에 배치된 것을 도시하였으나, 이에 제한되는 것은 아니다. 또한, 섬형 패턴(IS)의 형상은 다른 다각형, 원형 또는 타원형의 형상 등 다양하게 변형될 수 있다.
섬형 패턴(IS)을 연결하는 브릿지 패턴(BR)은 일 방향으로 연장되는 형상을 가질 수 있다.
일 섬형 패턴(IS)의 제1 방향(X) 일측 모서리는 제2 방향(Y) 일측 또는 타측으로 연장하는 브릿지 패턴(BR)과 연결될 수 있다. 일 섬형 패턴(IS)의 제1 방향(X) 일측 모서리로부터 제2 방향(Y) 일측 또는 타측으로 연장하는 브릿지 패턴(BR) 각각은 일 섬형 패턴(IS)으로부터 제2 방향(Y) 일측 또는 타측에 배치된 섬형 패턴(IS)의 제1 방향(X) 일측 모서리와 연결될 수 있다.
일 섬형 패턴(IS)의 제1 방향(X) 타측 모서리는 제2 방향(Y) 일측 또는 타측으로 연장하는 브릿지 패턴(BR)과 연결될 수 있다. 일 섬형 패턴(IS)의 제1 방향(X) 타측 모서리로부터 제2 방향(Y) 일측 또는 타측으로 연장하는 브릿지 패턴(BR) 각각은 일 섬형 패턴(IS)으로부터 제2 방향(Y) 일측 또는 타측에 배치된 섬형 패턴(IS)의 제1 방향(X) 타측 모서리와 연결될 수 있다.
일 섬형 패턴(IS)의 제2 방향(Y) 일측 모서리는 제1 방향(X) 일측 또는 타측으로 연장하는 브릿지 패턴(BR)과 연결될 수 있다. 일 섬형 패턴(IS)의 제2 방향(Y) 일측 모서리로부터 제1 방향(X) 일측 또는 타측으로 연장하는 브릿지 패턴(BR) 각각은 일 섬형 패턴(IS)으로부터 제1 방향(X) 일측 또는 타측에 배치된 섬형 패턴(IS)의 제2 방향(Y) 일측 모서리와 연결될 수 있다.
일 섬형 패턴(IS)의 제2 방향(Y) 타측 모서리는 제1 방향(X) 일측 또는 타측으로 연장하는 브릿지 패턴(BR)과 연결될 수 있다. 일 섬형 패턴(IS)의 제2 방향(Y) 타측 모서리로부터 제1 방향(X) 일측 또는 타측으로 연장하는 브릿지 패턴(BR) 각각은 일 섬형 패턴(IS)으로부터 제1 방향(X) 일측 또는 타측에 배치된 섬형 패턴(IS)의 제2 방향(Y) 타측 모서리와 연결될 수 있다.
각 섬형 패턴(IS) 상에는 박막 트랜지스터(TFT) 및 발광 소자(EMD) 등의 화소(PX) 구조가 배치될 수 있다. 각 섬형 패턴(IS) 상에는 하나의 화소(PX)가 배치될 수 있다. 일 화소(PX)는 복수의 서브 화소(SPX1, SPX2, SPX3)를 포함할 수 있다. 복수의 서브 화소(SPX1, SPX2, SPX3)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)는 서로 동일한 크기를 갖고, 제3 서브 화소(SPX3)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)보다 작은 크기를 가질 수 있다. 예를 들어, 제1 서브 화소(SPX1)는 적색 화소이고, 제2 서브 화소(SPX2)는 청색 화소이고, 제3 서브 화소(SPX3)는 녹색 화소일 수 있으나, 이에 제한되는 것은 아니다.
각 브릿지 패턴(BR) 상에는 화소(PX)에 구동 전압, 데이터 신호, 스캔 신호 등을 공급하기 위한 각종 배선들이 형성될 수 있다. 예를 들어, 각 브릿지 패턴(BR) 상에는 스캔 배선(SL) 및 데이터 배선(DL)이 형성될 수 있다.
도 15에 도시된 바와 같이, 표시 패널(100_2)이 제2 방향(Y)으로 연장된 폴딩축을 기준으로 폴딩되어 기판(101_2)이 연신되는 경우, 서로 이웃하는 섬형 패턴(IS) 사이의 간격은 변화할 수 있다. 예를 들어, 표시 패널(100_2)이 제2 방향(Y)으로 연장되는 폴딩축을 기준으로 폴딩되어 기판(101_2)이 제1 방향(X) 일측 및 타측으로 연신되는 경우, 각 섬형 패턴(IS)은 약 45 °만큼 회전하여 제1 방향(X) 및 제2 방향(Y)으로 이웃하여 배치된 섬형 패턴(IS) 간의 간격은 증가할 수 있다. 이 경우, 각 섬형 패턴(IS)의 형상은 변형되지 않을 수 있다. 즉, 섬형 패턴(IS)의 폭 및 높이는 증가 또는 감소되지 않을 수 있다. 따라서, 섬형 패턴(IS) 상에 배치되는 화소(PX)의 구조도 변형되지 않을 수 있다.
다만, 표시 패널(100_2)이 폴딩되어 기판(101_2)이 연신되는 경우, 섬형 패턴(IS)을 연결하는 복수의 브릿지 패턴(BR)이 변형될 수 있다. 예를 들어, 표시 패널(100_2)이 제2 방향(Y)으로 연장되는 폴딩축을 기준으로 폴딩되어 기판(101_2)이 제1 방향(X) 일측 및 타측으로 연신되는 경우, 제1 방향(X)으로 연장하는 브릿지 패턴(BR)은 일부 연신되고, 제2 방향(Y)으로 연장하는 브릿지 패턴(BR)은 휘어질 수 있다.
복수의 섬형 패턴(IS) 및 복수의 브릿지 패턴(BR)을 포함하는 기판(101_2)을 통해 표시 패널(100_2)의 폴딩 시 섬형 패턴(IS) 상에 배치된 화소(PX)를 이루는 각종 도전층 및 무기층에 가해지는 스트레스를 저감시킬 수 있다. 구체적으로, 섬형 패턴(IS) 상에 배치된 박막 트랜지스터(TFT) 및 발광 소자(EMD)에 가해지는 스트레스를 저감시킬 수 있다.
본 실시예에 따른 표시 장치(10_2)는 폴딩 영역(FDA)에 배치되며, 연장부(PXE3a) 및 연결부(PXE3b)를 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3)을 포함하여 폴딩 시 제3 화소 전극(PXE3)에 가해지는 스트레스를 저감시킬 수 있다.
본 실시예에 따른 표시 장치(10_2)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)의 제3 화소 전극(PXE3)은 비폴딩 영역(NFA1, NFA2)에 배치되는 제1 및 제2 화소 전극(PXE1, PXE2)보다 작은 표면적을 나타낼 수 있다. 따라서, 제3 화소 전극(PXE3)의 상대적으로 작은 표면적으로 인하여, 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3)에 동일 전압이 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다.
표시 장치(10_2)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)에 인가되는 감마 전압을 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 배치되는 제1 및 제2 화소(PX1, PX2)에 인가되는 감마 전압보다 높게 설정하여 제3 화소 전극(PXE3)의 계조를 보상할 수 있다.
또한, 스캔 배선(SL)의 폴딩 스캔 배선부(SLc)는 내부가 유기 물질로 충진된 복수의 스캔 개구부(SLH)를 포함하여, 표시 패널(100_2)의 폴딩 시 스캔 배선(SL)에 가해지는 스트레스를 저감시킬 수 있다. 제3 데이터 배선(DL3)은 내부가 유기 물질로 충진된 복수의 데이터 개구부(DLH)를 포함하여, 표시 패널(100_2)의 폴딩 시, 폴딩 영역(FDA)에 배치된 제3 데이터 배선(DL3)에 가해지는 스트레스를 저감시킬 수 있다.
뿐만 아니라, 본 실시예에 따른 표시 장치(10_2)는 스트레쳐블(stretchable)한 구조를 갖는 표시 패널(100_2)을 포함할 수 있다. 구체적으로, 표시 패널(100_2)은 폴딩 시 기판(101)이 부분적으로 연신될 때 함께 연신 가능한 구조의 기판(101_2)을 포함할 수 있다. 따라서, 본 실시예에 따른 표시 장치(10_2)는 스트레쳐블(stretchable)한 구조를 갖는 기판(101_2)을 통해 표시 패널(100_2)의 폴딩 시 박막 트랜지스터(TFT) 및 발광 소자(EMD)에 가해지는 스트레스를 저감시킬 수 있다.
도 16은 또 다른 실시예에 따른 표시 패널의 화소 전극의 레이아웃도이다.
본 실시예에 따른 표시 장치(10_3)는 폴딩 영역(FDA)에 배치되는 제3 화소 전극(PXE3_3)의 평면 형상이 일 실시예에 따른 표시 장치(10)의 제3 화소 전극(PXE3)의 평면 형상과 다르다는 점에서 차이가 있다.
본 실시예에서, 제3 화소 전극(PXE3_3)은 제2 방향(Y)으로 연장하며 제1 방향(X)을 따라 배열된 복수의 연장부(PXE3a_3), 서로 이웃하는 연장부(PXE3a_3)의 제2 방향(Y) 일측 단부를 연결하며 제1 방향(X)으로 연장하는 제1 연결부(PXE3b_3) 및 서로 이웃하는 연장부(PXE3a_3)의 제2 방향(Y) 타측 단부를 연결하며 제1 방향(X)으로 연장하는 제2 연결부(PXE3c_3)를 포함할 수 있다. 제1 연결부(PXE3b_3)와 제2 연결부(PXE3c_3)는 교번하여 배치될 수 있다.
즉, 일 연장부(PXE3a_3) 및 일 연장부(PXE3a_3)의 제1 방향(X) 일측으로 이웃하는 다른 연장부(PXE3a_3)가 제1 연결부(PXE3b_3)에 의해 연결될 경우, 일 연장부(PXE3a_3) 및 일 연장부(PXE3a_3)의 제1 방향(X) 타측으로 이웃하는 다른 연장부(PXE3a_3)는 제2 연결부(PXE3c_3)에 의해 연결될 수 있다. 반대로, 일 연장부(PXE3a_3) 및 일 연장부(PXE3a_3)의 제1 방향(X) 일측으로 이웃하는 다른 연장부(PXE3a_3)가 제2 연결부(PXE3c_3)에 의해 연결될 경우, 일 연장부(PXE3a_3) 및 일 연장부(PXE3a_3)의 제1 방향(X) 타측으로 이웃하는 다른 연장부(PXE3a_3)는 제1 연결부(PXE3b_3)에 의해 연결될 수 있다.
연장부(PXE3a_3)의 폭(t1_3)은 제1 연결부(PXE3b_3)의 폭(t2_3) 및 제2 연결부(PXE3c_3)의 폭(t3_3)보다 클 수 있다. 제1 연결부(PXE3b_3)의 폭(t2_3) 및 제2 연결부(PXE3c_3)의 폭(t3_3)은 서로 동일할 수 있으나, 이에 제한되지 않고 다를 수도 있다. 연장부(PXE3a_3)의 폭(t1_3)은 연장부(PXE3a_3)의 제1 방향(X)으로의 길이를 의미하고, 제1 연결부(PXE3b_3)의 폭(t2_3)과 제2 연결부(PXE3c_3)의 폭(t3_3)은 제1 연결부(PXE3b_3)와 제2 연결부(PXE3c_3) 각각의 제2 방향(Y)으로의 길이를 의미할 수 있다.
서로 이웃하는 연장부(PXE3a_3) 간의 간격(d1_3)은 연장부(PXE3a_3)의 폭(t1_3)보다 작을 수 있다. 서로 이웃하는 연장부(PXE3a_3) 간의 간격(d1_3)은 제1 연결부(PXE3b_3)의 폭(t2_3) 및 제2 연결부(PXE3c_3)의 폭(t3_3)보다 클 수 있으나, 이에 제한되는 것은 아니다.
본 실시예에서, 제3 화소 전극(PXE3_3)은 외관을 정의하는 최외곽 에지로부터 내측에 배치되는 하나 이상의 개구를 포함할 수 있다. 구체적으로, 제3 화소 전극(PXE3_3)은 제1 연결부(PXE3b_3) 및 제1 연결부(PXE3b_3)와 연결되며 서로 이웃하는 연장부(PXE3a_3)에 의해 둘러싸인 제1 슬릿(OP1_3), 및 제2 연결부(PXE3c_3) 및 제2 연결부(PXE3c_3)와 연결되며 서로 이웃하는 연장부(PXE3a_3)에 의해 둘러싸인 제2 슬릿(OP2_3)을 더 포함할 수 있다. 제1 슬릿(OP1_3)은 제2 방향(Y) 타측을 향해 개방되고, 제2 슬릿(OP2_3)은 제2 방향(Y) 일측을 향해 개방될 수 있다. 본 실시예의 제3 화소 전극(PXE3_3)에서 제1 슬릿(OP1_3)과 제2 슬릿(OP2_3)은 서로 교번하여 배치될 수 있다.
제1 슬릿(OP1_3) 및 제2 슬릿(OP2_3)의 제1 방향(X)으로의 폭은 동일할 수 있다. 제1 슬릿(OP1_3) 및 제2 슬릿(OP2_3)의 제1 방향(X)으로의 폭은 서로 이웃하는 연장부(PXE3a_3) 간의 간격(d1_3)과 동일할 수 있다.
본 실시예에 따른 제3 화소 전극(PXE3_3)의 제1 연결부(PXE3b_3)와 제2 연결부(PXE3c_3)는 연장부(PXE3a_3)를 기준으로 서로 반대 방향에 위치하며, 교번하여 위치하므로 표시 패널(100_3)의 폴딩 시 연결부(PXE3b_3, PXE3c_3)에 가해지는 스트레스를 분산시킬 수 있다. 폴딩 시 가해지는 스트레스가 분산될 경우, 제3 화소 전극(PXE3_3)에 데미지가 발생하는 것을 최소화할 수 있다.
본 실시예에 따른 표시 장치(10_3)는 폴딩 영역(FDA)에 배치되며, 연장부(PXE3a_3), 제1 연결부(PXE3b_3) 및 제2 연결부(PXE3c_3)를 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3_3)을 포함하여 폴딩 시 제3 화소 전극(PXE3_3)에 가해지는 스트레스를 저감시킬 수 있다.
본 실시예에 따른 표시 장치(10_3)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)의 제3 화소 전극(PXE3_3)은 비폴딩 영역(NFA1, NFA2)에 배치되는 제1 및 제2 화소 전극(PXE1, PXE2)보다 작은 표면적을 나타낼 수 있다. 따라서, 제3 화소 전극(PXE3)의 상대적으로 작은 표면적으로 인하여, 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3_3)에 동일 전압이 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다.
표시 장치(10_3)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)에 인가되는 감마 전압을 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 배치되는 제1 및 제2 화소(PX1, PX2)에 인가되는 감마 전압보다 높게 설정하여 제3 화소 전극(PXE3_3)의 계조를 보상할 수 있다.
또한, 스캔 배선(SL)의 폴딩 스캔 배선부(SLc)는 내부가 유기 물질로 충진된 복수의 스캔 개구부(SLH)를 포함하여, 표시 패널(100_3)의 폴딩 시 스캔 배선(SL)에 가해지는 스트레스를 저감시킬 수 있다. 제3 데이터 배선(DL3)은 내부가 유기 물질로 충진된 복수의 데이터 개구부(DLH)를 포함하여, 표시 패널(100_3)의 폴딩 시, 폴딩 영역(FDA)에 배치된 제3 데이터 배선(DL3)에 가해지는 스트레스를 저감시킬 수 있다.
뿐만 아니라, 본 실시예에 따른 표시 패널(100_3)은 폴딩 영역(FDA)에 배치되며, 연장부(PXE3a_3), 제1 연결부(PXE3b_3) 및 제2 연결부(PXE3c_3)를 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3_3)을 통해 표시 패널(100_3)의 폴딩 시 제3 화소 전극(PXE3_3)에 가해지는 스트레스를 분산시켜 제3 화소 전극(PXE3_3)에 데미지가 발생하는 것을 최소화할 수 있다.
도 17은 또 다른 실시예에 따른 표시 패널의 화소 전극의 레이아웃도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(10_4)는 폴딩 영역(FDA)에 배치되는 제3 화소 전극(PXE3_4)의 평면 형상이 일 실시예에 따른 표시 장치(10)의 제3 화소 전극(PXE3)의 평면 형상과 다르다는 점에서 차이가 있다.
본 실시예에서, 제3 화소 전극(PXE3_4)의 외관은 평면도상 직사각형 형상을 가질 수 있다. 제3 화소 전극(PXE3_4)의 제1 방향(X) 길이(a3_4)와 제2 방향(Y) 길이(b3_4)는 동일할 수 있으나, 이에 제한되지 않고 다를 수도 있다. 또한, 제3 화소 전극(PXE3_4)의 외관은 평면도상 다른 다각형, 원형 또는 타원형 형상을 가질 수 있다.
본 실시예에서 제3 화소 전극(PXE3_4)은 외관을 정의하는 최외곽 에지로부터 내측에 배치되는 하나 이상의 개구를 포함할 수 있다. 구체적으로, 제3 화소 전극(PXE3_4)은 내부에 배치된 복수의 화소 홀(PH_4)을 포함할 수 있다. 복수의 화소 홀(PH_4)은 제1 방향(X) 및 제2 방향(Y)을 따라 매트릭스 형태로 배열될 수 있다. 즉, 본 실시예의 제3 화소 전극(PXE3_4)은 메쉬(mesh) 구조를 가질 수 있다.
각 화소 홀(PH_4)은 평면도상 직사각형 형상을 가질 수 있다. 폴딩 영역(FDA)이 제2 방향(Y)을 따라 연장되는 경우, 표시 패널(100_4)의 폴딩 시 제3 화소 전극(PXE3_4)에 가해지는 스트레스를 저감시키기 위해 각 화소 홀(PH_4)의 제1 방향(X) 길이(d1_4)는 제2 방향(Y) 길이(d2_4)보다 작은 것이 바람직할 수 있다. 다만, 이에 제한되지 않고 각 화소 홀(PH_4)의 제1 방향(X) 길이(d1_4)는 제2 방향(Y) 길이(d2_4)보다 크거나 같을 수 있다.
또한, 화소 홀(PH_4)은 평면도상 다른 다각형 형상, 원형 또는 타원형 형상을 가질 수도 있다.
본 실시예에서, 제3 화소 전극(PXE3_4)은 복수의 화소 홀(PH_4)을 포함하는 구조를 통해 표시 패널(100_3)의 폴딩 시 제3 화소 전극(PXE3_4)에 가해지는 스트레스를 분산시킬 수 있다.
본 실시예에 따른 표시 장치(10_4)는 폴딩 영역(FDA)에 배치되며, 복수의 화소 홀(PH_4)을 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3_4)을 포함하여 폴딩 시 제3 화소 전극(PXE3_4)에 가해지는 스트레스를 저감시킬 수 있다.
본 실시예에 따른 표시 장치(10_4)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)의 제3 화소 전극(PXE3_4)은 비폴딩 영역(NFA1, NFA2)에 배치되는 제1 및 제2 화소 전극(PXE1, PXE2)보다 작은 표면적을 나타낼 수 있다. 따라서, 제3 화소 전극(PXE3)의 상대적으로 작은 표면적으로 인하여, 제1 내지 제3 화소 전극(PXE1, PXE2, PXE3_4)에 동일 전압이 인가될 경우, 제3 화소(PX3)는 제1 및 제2 화소(PX1, PX2)보다 낮은 계조를 나타낼 수 있다.
표시 장치(10_4)는 폴딩 영역(FDA)에 배치되는 제3 화소(PX3)에 인가되는 감마 전압을 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 배치되는 제1 및 제2 화소(PX1, PX2)에 인가되는 감마 전압보다 높게 설정하여 제3 화소 전극(PXE3_4)의 계조를 보상할 수 있다.
또한, 스캔 배선(SL)의 폴딩 스캔 배선부(SLc)는 내부가 유기 물질로 충진된 복수의 스캔 개구부(SLH)를 포함하여, 표시 패널(100_4)의 폴딩 시 스캔 배선(SL)에 가해지는 스트레스를 저감시킬 수 있다. 제3 데이터 배선(DL3)은 내부가 유기 물질로 충진된 복수의 데이터 개구부(DLH)를 포함하여, 표시 패널(100_4)의 폴딩 시, 폴딩 영역(FDA)에 배치된 제3 데이터 배선(DL3)에 가해지는 스트레스를 저감시킬 수 있다.
뿐만 아니라, 본 실시예에 따른 표시 패널(100_4)은 폴딩 영역(FDA)에 배치되며, 복수의 화소 홀(PH_4)을 포함하는 형상으로 패터닝된 제3 화소 전극(PXE3_4)을 통해 표시 패널(100_4)의 폴딩 시 제3 화소 전극(PXE3_4)에 가해지는 스트레스를 분산시켜 제3 화소 전극(PXE3_4)에 데미지가 발생하는 것을 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
100: 표시 패널
FDA: 폴딩 영역
NFA1: 제1 비폴딩 영역
NFA2: 제2 비폴딩 영역
PX: 화소
PXE: 화소 전극
OP: 슬릿
DH: 더미 홀

Claims (20)

  1. 폴딩 영역 및 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 기판; 및
    상기 기판 상에 배치되는 화소 전극을 포함하되,
    상기 화소 전극은 상기 폴딩 영역에 배치되는 제1 화소 전극, 및 상기 비폴딩 영역에 배치되는 제2 화소 전극을 포함하고,
    상기 제1 화소 전극은 외관을 정의하는 최외곽 에지로부터 내측에 위치하는 하나 이상의 개구를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 개구는 상기 최외곽 에지로부터 연결되는 슬릿을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 개구는 상기 제1 화소 전극을 이루는 물질로 둘러싸인 홀을 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 화소 전극의 표면적은 상기 제2 화소 전극의 표면적보다 작은 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 화소 전극이 배치된 제1 화소와 상기 제2 화소 전극이 배치된 제2 화소가 동일 계조를 나타내는 경우,
    상기 제1 화소 전극에 인가되는 제1 감마 전압은 상기 제2 화소 전극에 인가되는 제2 감마 전압보다 큰 표시 장치.
  6. 제1 항에 있어서,
    상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되되,
    상기 제1 화소 전극은 상기 제1 방향으로 연장하는 복수의 연장부 및 상기 제2 방향으로 서로 이웃하는 상기 복수의 연장부를 연결하는 연결부를 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 각 연장부의 폭은 상기 연결부의 폭보다 큰 표시 장치.
  8. 제6 항에 있어서,
    상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지되,
    상기 기판의 폴딩 상태에서 서로 이웃하는 상기 복수의 연장부 간의 간격은, 상기 기판의 언폴딩 상태에서 서로 이웃하는 상기 복수의 연장부 간의 간격보다 큰 표시 장치.
  9. 제1 항에 있어서,
    상기 기판 및 상기 화소 전극 사이에 배치되며, 폴딩 영역에서 내부를 적어도 부분적으로 관통하는 더미 홀을 포함하는 무기 절연층; 및
    상기 무기 절연층 상에 배치되며, 상기 더미 홀의 내부를 충진하는 유기 절연층을 더 포함하되,
    상기 제1 화소 전극은 상기 유기 절연층 상에 배치되는 표시 장치.
  10. 제9 항에 있어서,
    상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되고,
    상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지되,
    상기 기판의 폴딩 상태의 상기 더미 홀의 내부 폭은, 상기 기판의 언폴딩 상태의 상기 더미 홀의 내부 폭보다 큰 표시 장치.
  11. 제1 항에 있어서,
    상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되되,
    상기 기판 상에 배치되며 상기 제1 방향으로 연장하는 복수의 제1 배선; 및
    상기 기판 상에 배치되며 상기 제2 방향으로 연장하는 복수의 제2 배선을 더 포함하되,
    상기 복수의 제1 배선은 상기 폴딩 영역에 배치되는 제1 폴딩 배선 및 상기 비폴딩 영역에 배치되는 제1 비폴딩 배선을 포함하며,
    상기 제1 폴딩 배선은 내부를 관통하는 복수의 제1 배선 홀을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 각 제2 배선은 상기 폴딩 영역에 배치되는 폴딩 배선부 및 상기 비폴딩 영역에 배치되는 비폴딩 배선부를 포함하되,
    상기 폴딩 배선부는 내부를 관통하는 복수의 제2 배선 홀을 포함하는 표시 장치.
  13. 폴딩 영역 및 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 기판; 및
    상기 기판 상에 배치되는 화소 전극을 포함하되,
    상기 화소 전극은 상기 폴딩 영역에 배치되는 제1 화소에 배치된 제1 화소 전극, 및 상기 비폴딩 영역에 배치되는 제2 화소에 배치된 제2 화소 전극을 포함하고,
    상기 제1 화소와 상기 제2 화소가 동일 계조를 나타내는 경우,
    상기 제1 화소 전극에 인가되는 제1 감마 전압은 상기 제2 화소 전극에 인가되는 제2 감마 전압과 서로 다른 표시 장치.
  14. 제13 항에 있어서,
    상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되고,
    상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 감마 전압은 상기 제2 감마 전압보다 큰 표시 장치.
  16. 제13 항에 있어서,
    상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되되,
    상기 제1 화소 전극은 상기 제1 방향으로 연장하는 복수의 연장부 및 상기 제2 방향으로 서로 이웃하는 상기 복수의 연장부를 연결하는 연결부를 포함하는 표시 장치.
  17. 제13 항에 있어서,
    상기 기판 및 상기 화소 전극 사이에 배치되며, 폴딩 영역에서 내부를 적어도 부분적으로 관통하는 더미 홀을 포함하는 무기 절연층; 및
    상기 무기 절연층 상에 배치되며, 상기 더미 홀의 내부를 충진하는 유기 절연층을 더 포함하되,
    상기 제1 화소 전극은 상기 유기 절연층 상에 배치되는 표시 장치.
  18. 제13 항에 있어서,
    상기 제1 화소 전극의 표면적은 상기 제2 화소 전극의 표면적보다 작은 표시 장치.
  19. 폴딩 영역과 상기 폴딩 영역의 주변에 배치되는 비폴딩 영역을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및
    상기 기판 상에 배치되는 화소 전극을 포함하되,
    상기 기판은,
    상기 폴딩 영역에 배치되며 복수의 섬형 패턴 및 서로 이웃하는 상기 복수의 섬형 패턴을 연결하는 복수의 브릿지 패턴을 포함하는 제1 세그먼트, 및
    상기 비표시 영역 및 상기 폴딩 영역에 의해 정의되는 상기 비폴딩 영역에 전면적으로 배치되는 제2 세그먼트를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 폴딩 영역은 제1 방향으로 연장되며, 상기 비폴딩 영역은 상기 폴딩 영역의 상기 제1 방향과 교차하는 제2 방향 일측 및 타측에 배치되고,
    상기 기판은 상기 제1 방향으로 연장된 폴딩축을 중심으로 폴딩되도록 이루어지되,
    상기 기판의 폴딩 상태에서 서로 이웃하는 상기 복수의 섬형 패턴 간의 간격은, 상기 기판의 언폴딩 상태에서 서로 이웃하는 상기 복수의 섬형 패턴 간의 간격보다 큰 표시 장치.
KR1020200170973A 2020-12-09 2020-12-09 표시 장치 KR20220082123A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200170973A KR20220082123A (ko) 2020-12-09 2020-12-09 표시 장치
US17/505,625 US20220181575A1 (en) 2020-12-09 2021-10-20 Display device
CN202111489660.7A CN114628459A (zh) 2020-12-09 2021-12-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200170973A KR20220082123A (ko) 2020-12-09 2020-12-09 표시 장치

Publications (1)

Publication Number Publication Date
KR20220082123A true KR20220082123A (ko) 2022-06-17

Family

ID=81848285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200170973A KR20220082123A (ko) 2020-12-09 2020-12-09 표시 장치

Country Status (3)

Country Link
US (1) US20220181575A1 (ko)
KR (1) KR20220082123A (ko)
CN (1) CN114628459A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011008459A2 (en) * 2009-06-29 2011-01-20 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics
CN103488002B (zh) * 2013-09-18 2015-03-11 京东方科技集团股份有限公司 像素电极、阵列基板和显示装置
US10021762B1 (en) * 2017-06-30 2018-07-10 Innolux Corporation Display device
US20190393278A1 (en) * 2018-06-26 2019-12-26 Innolux Corporation Display device
CN108877525A (zh) * 2018-06-29 2018-11-23 武汉天马微电子有限公司 一种可弯折显示面板及其显示驱动方法

Also Published As

Publication number Publication date
CN114628459A (zh) 2022-06-14
US20220181575A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
JP7324072B2 (ja) 表示装置
US11640220B2 (en) Touch sensing unit and display device including the same
US10937840B2 (en) Display device
KR102601818B1 (ko) 터치 센서를 구비하는 표시장치
US11895882B2 (en) Display device
US11631733B2 (en) Display device
US11385751B2 (en) Sensing unit and display device including the same
US11276743B2 (en) Display apparatus
CN113010048A (zh) 显示设备
US11687191B2 (en) Display device
US20220100303A1 (en) Touch sensing unit and display device comprising same
US20230134423A1 (en) Display panel and display apparatus
US20230057191A1 (en) Display device including a dam
US11822744B2 (en) Display device
KR20220082123A (ko) 표시 장치
US20240069670A1 (en) Touch detection module and display device including the same
US20240061527A1 (en) Touch sensing module and display device including the same
US20230051888A1 (en) Display device and sensing system including the same
US20230266854A1 (en) Display device and position input system including the same
US20230199990A1 (en) Display panel
US20240118765A1 (en) Display device
KR20230135221A (ko) 표시 장치
KR20220145937A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination