KR20220145937A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220145937A
KR20220145937A KR1020210050970A KR20210050970A KR20220145937A KR 20220145937 A KR20220145937 A KR 20220145937A KR 1020210050970 A KR1020210050970 A KR 1020210050970A KR 20210050970 A KR20210050970 A KR 20210050970A KR 20220145937 A KR20220145937 A KR 20220145937A
Authority
KR
South Korea
Prior art keywords
constant voltage
line
disposed
wiring
lines
Prior art date
Application number
KR1020210050970A
Other languages
English (en)
Inventor
조승환
박지련
방기호
최원석
최윤선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210050970A priority Critical patent/KR20220145937A/ko
Priority to US17/567,226 priority patent/US12082462B2/en
Priority to CN202210388343.4A priority patent/CN115224079A/zh
Publication of KR20220145937A publication Critical patent/KR20220145937A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 방향을 따라 연장되며, 상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 제1 정전압 배선, 상기 제2 방향을 따라 연장되며, 상기 제1 방향을 따라 배열되는 복수의 제2 정전압 배선, 상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하며, 상호 컨택하는 제1 중첩 영역, 및 상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하며, 상호 절연되는 제2 중첩 영역을 포함한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다.
표시 장치는 표시가 이루어지는 표시 영역과 표시 영역 주변에 배치된 비표시 영역을 포함한다. 비표시 영역에는 표시 영역에 신호를 인가하는 배선들이 배치된다.
최근에는 얇은 베젤을 갖는 표시 장치가 선호되고 있다. 얇은 베젤을 위해 비표시 영역의 면적이 너무 줄어들면 팬-아웃(fan-out)된 배선들이 지날 수 있는 경로가 부족해질 수 있다. 이에 따라, 일부 배선은 패드부로부터 팬아웃된 후 표시 영역 측으로 연장된다. 특히, 제2 전원 전압 배선은 표시 영역 내에서 메쉬(mesh) 형상을 포함하여 이루어질 수 있다.
본 발명이 해결하고자 하는 과제는 제2 전원 전압 배선이 표시 영역 내에서 메쉬(mesh) 패턴을 포함하더라도, 메쉬 패턴의 시인성이 감소된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 제1 방향을 따라 연장되며, 상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 제1 정전압 배선, 상기 제2 방향을 따라 연장되며, 상기 제1 방향을 따라 배열되는 복수의 제2 정전압 배선, 상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하며, 상호 컨택하는 제1 중첩 영역, 및 상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하며, 상호 절연되는 제2 중첩 영역을 포함한다.
상기 복수의 제1 정전압 배선 각각은 적어도 하나의 상기 제2 정전압 배선과 전기적으로 연결되며, 상기 복수의 제2 정전압 배선 각각은 적어도 하나의 상기 제1 정전압 배선과 전기적으로 연결될 수 있다.
상기 제1 중첩 영역은 상기 제1 방향 및 상기 제2 방향에 기울어진 방향을 따라 반복 배치될 수 있다.
화면을 표시하는 표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되, 상기 제1 중첩 영역 및 상기 제2 중첩 영역은 상기 표시 영역 내에 배치될 수 있다.
상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 제1 방향 및 상기 제2 방향을 따라 교번하여 반복 배치될 수 있다.
상기 제1 중첩 영역은 상기 제1 방향을 따라 연속 배치되며, 상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 제2 방향을 따라 교번하여 반복 배치될 수 있다.
상기 제1 방향으로 연장되며 상기 제1 정전압 배선 및 상기 제2 정전압 배선과 분리 이격되는 복수의 데이터 라인, 상기 복수의 데이터 라인과 전기적으로 연결되는 배선 패드, 및 상기 복수의 데이터 라인 중 일부와 상기 배선 패드를 전기적으로 연결하는 연결 배선을 더 포함하되, 상기 복수의 데이터 라인은 상기 배선 패드와 직접 전기적으로 연결되는 제1 데이터 라인, 및 상기 연결 배선을 통해 상기 배선 패드와 전기적으로 연결되는 제2 데이터 라인을 포함할 수 있다.
상기 연결 배선은 상기 제1 방향으로 연장되는 제1 연결 배선 및 상기 제2 방향으로 연장되는 제2 연결 배선을 포함하되, 상기 제1 연결 배선의 일측 끝단은 상기 배선 패드와 연결되며 상기 제1 연결 배선의 타측 끝단은 상기 제2 연결 배선의 일측 끝단과 연결되며, 상기 제2 연결 배선의 타측 끝단은 상기 제2 데이터 라인과 연결될 수 있다.
상기 제1 연결 배선은 상기 제1 정전압 배선의 연장선 상에 배치되며, 상기 제2 연결 배선은 상기 제2 정전압 배선의 연장선 상에 배치될 수 있다.
상기 제1 연결 배선, 상기 제1 정전압 배선 및 상기 데이터 라인은 제1 도전층으로 이루어지며, 상기 제2 연결 배선 및 상기 제2 정전압 배선은 상기 제1 도전층과 상이한 제2 도전층으로 이루어질 수 있다.
화면을 표시하는 표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되, 상기 연결 배선과 상기 제2 데이터 라인은 상기 표시 영역 내에서 컨택될 수 있다.
상기 복수의 제1 정전압 배선은 제1 도전층으로 이루어지며, 상기 복수의 제2 정전압 배선은 상기 제1 데이터 도전층과 상이한 제2 도전층으로 이루어질 수 있다.
상기 복수의 제1 정전압 배선 및 상기 복수의 제2 정전압 배선에는 정전압이 인가될 수 있다.
상기 정전압은 제2 전원 전압일 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 트랜지스터의 채널을 포함하는 반도체층, 상기 반도체층 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되는 상기 트랜지스터의 게이트 전극, 상기 제1 게이트 도전층 상에 배치되는 제2 절연층, 상기 제2 절연층 상에 배치되는 복수의 제1 정전압 배선, 상기 복수의 제1 정전압 배선 상에 배치되는 제3 절연층, 상기 제3 절연층 상에 배치되며, 상기 제3 절연층을 사이에 두고 상기 복수의 제1 정전압 배선과 중첩하는 복수의 제2 정전압 배선을 포함하되, 상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하는 중첩 영역은 상기 제1 정전압 배선과 상기 제2 정전압 배선이 컨택하는 제1 중첩 영역, 및 상기 제3 절연층에 의해 상호 절연되는 제2 중첩 영역을 포함한다.
상기 복수의 제1 정전압 배선은 제1 방향으로 연장되며, 상기 복수의 제2 정전압 배선은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
상기 복수의 제1 정전압 배선 각각은 적어도 하나의 상기 제2 정전압 배선과 전기적으로 연결되며, 상기 복수의 제2 정전압 배선 각각은 적어도 하나의 상기 제1 정전압 배선과 전기적으로 연결될 수 있다.
상기 제3 절연층에 의해 정의되는 컨택홀을 더 포함하되, 상기 컨택홀을 통해, 상기 제1 정전압 배선과 상기 제2 정전압 배선이 전기적으로 연결될 수 있다.
상기 복수의 제1 정전압 배선 및 상기 복수의 제2 정전압 배선에는 제2 전원 전압이 인가될 수 있다.
화면이 표시되는 표시 영역 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 더 포함하되, 상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 표시 영역 내에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 제2 전원 전압 배선이 표시 영역 내에서 메쉬(mesh) 패턴을 포함하더라도, 메쉬 패턴의 시인성이 감소될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치가 벤딩된 상태의 측면도이다.
도 3은 일 실시예에 따른 표시 장치의 화소 배열을 나타낸 배치도이다.
도 4는 일 실시예에 따른 표시 장치의 일 화소의 회로도이다.
도 5는 표시 장치의 일 화소의 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 데이터 라인, 연결 배선, 및 정전압 배선의 개략적인 배치도이다.
도 7은 도 6의 데이터 라인 및 연결 배선의 개략적인 배치도이다.
도 8은 도 6의 정전압 배선의 개략적인 배치도이다.
도 9는 도 6의 A 영역의 확대도이다.
도 10은 도 9의 X-X' 선을 따라 자른 단면도이다.
도 11은 일 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 12는 도 11의 XII-XII' 선을 따라 자른 단면도이다.
도 13은 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 14는 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 15는 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 16은 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 17은 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 18은 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치가 벤딩된 상태의 측면도이다. 도 1은 표시 장치가 벤딩되기 전 상태의 평면 형상을 도시한다. 도 2는 표시 장치가 두께 방향으로 벤딩된 상태의 측면 형상을 도시한다.
이하의 도면에서, 제1 방향(DR1)은 평면도상 세로 방향을, 제2 방향(DR2)은 평면도상 가로 방향을 각각 지칭한다. 제1 방향(DR1)과 제2 방향(DR2)은 서로 교차한다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)에 모두 교차하는 방향으로, 표시 장치(또는 표시 패널)의 두께 방향을 지칭한다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치(1)는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(1)는 표시 패널(10)을 포함할 수 있다. 표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉서블 기판일 수 있다. 이에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 화면을 표시하는 표시 영역(AAR) 및 표시가 이루어지지 않는 비표시 영역(NAR)을 포함할 수 있다. 표시 패널(10)은 평면도상 표시 영역(AAR)과 비표시 영역(NAR)으로 구분될 수 있다. 비표시 영역(NAR)은 표시 영역(AAR)을 둘러싸도록 배치될 수 있다.
표시 영역(AAR)은 복수의 화소(PX; PX1, PX2, PX3, 도 3 참조)를 포함할 수 있다. 각 화소(PX)는 매트릭스 형상으로 배열될 수 있다. 각 화소는 발광층(190, 도 5 참조)과 발광층(190, 도 5 참조)의 발광량을 제어하는 회로층을 포함할 수 있다. 회로층은 배선, 전극 및 적어도 하나의 트랜지스터를 포함할 수 있다. 발광층은 유기 발광 물질을 포함할 수 있다. 발광층(190, 도 5 참조)은 봉지막에 의해 밀봉될 수 있다. 각 화소(PX)의 구체적인 구성에 대해서는 후술하기로 한다.
표시 패널(10)은 메인 영역(MR)과 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된 벤딩 영역(BR)을 포함할 수 있다. 표시 패널(10)은 제1 방향(DR1) 일측에서 벤딩 영역(BR)과 연결되고, 두께 방향으로 벤딩되어 메인 영역(MR)과 두께 방향으로 중첩된 서브 영역(SR)을 더 포함할 수 있다.
메인 영역(MR)은 표시 영역(AAR)을 포함할 수 있다. 메인 영역(MR)의 표시 영역(AAR)의 주변 에지 부분에는 비표시 영역(NAR)이 위치할 수 있다.
메인 영역(MR)은 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되는 것은 아니며, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역(AAR)이 배치될 수도 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역(NAR)이 배치되거나, 표시 영역(AAR)과 비표시 영역(NAR)이 함께 배치될 수도 있다.
메인 영역(MR)의 비표시 영역(NAR)은 표시 영역(AAR)의 외측 경계로부터 표시 패널(10)의 에지까지의 영역에 놓일 수 있다. 메인 영역(MR)의 비표시 영역(NAR)에는 표시 영역(AAR)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다.
벤딩 영역(BR)은 메인 영역(MR)의 일 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭(제2 방향(DR2)의 폭)은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 베젤의 폭을 줄이기 위해 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 향하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 측면 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)은 메인 영역(MR) 에지의 비표시 영역(NAR)과 중첩하고, 나아가 메인 영역(MR)의 표시 영역(AAR)과 중첩할 수 있다. 서브 영역(SR)의 폭은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
표시 패널(10)의 서브 영역(SR) 상에는 패드부(도 6의 'PDR' 참조)가 배치될 수 있다. 패드부에는 외부 장치가 실장(또는 부착)될 수 있다. 외부 장치의 예로는 구동칩(20), 연성 인쇄회로기판이나 경성 인쇄회로기판 이루어진 구동 기판(30) 등을 들 수 있고, 그 밖에 배선 연결 필름, 커넥터 등도 외부 장치로서 패드부에 실장될 수 있다. 서브 영역(SR)에 실장되는 외부 장치는 하나일 수도 있지만, 복수 개일 수도 있다. 예를 들어, 도 1 및 도 2에 예시된 것처럼, 표시 패널(10)의 서브 영역(SR)에 구동칩(20)이 배치되고, 서브 영역(SR)의 단부에 구동 기판(30)이 부착될 수 있다. 이 경우, 표시 패널(10)은 구동칩(20)과 연결되는 패드부 및 구동 기판(30)과 연결되는 패드부를 모두 포함할 수 있다. 다른 실시예로, 구동칩이 필름 상에 실장되고, 상기 필름이 표시 패널(10)의 서브 영역(SR)에 부착될 수도 있다.
구동칩(20)은 표시면과 동일한 면인 표시 패널(10)의 일면 상에 실장되되, 상술한 것처럼 벤딩 영역(BR)이 벤딩되어 반전됨에 따라 두께 방향으로 하부를 향하는 표시 패널(10)의 면에 실장되어 구동칩(20)의 상면이 하부를 향할 수 있다.
구동칩(20)은 이방성 도전 필름을 통해 표시 패널(10) 상에 부착되거나, 초음파 접합 본딩을 통해 표시 패널(10) 상에 부착될 수 있다. 구동칩(20)의 가로 방향 폭은 표시 패널(10)의 가로 방향 폭보다 작을 수 있다. 구동칩(20)은 서브 영역(SR)의 가로 방향(제2 방향(DR2))의 중앙부에 배치되고, 구동칩(20)의 좌측 에지와 우측 에지는 각각 서브 영역(SR)의 좌측 에지와 우측 에지로부터 이격될 수 있다.
구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 일 실시예에서, 상기 집적 회로는 데이터 신호를 생성하여 제공하는 데이터 구동 집적 회로일 수 있지만, 이에 제한되는 것은 아니다. 구동칩(20)은 표시 패널(10) 패드부에 마련된 배선 패드(도 6의 'WR_PD' 참조)에 연결되어 배선 패드 측으로 데이터 신호를 제공한다. 배선 패드에 연결된 배선(도 6의 'WR' 참조)들은 화소 측으로 연장되어 각 화소에 데이터 신호 등을 인가한다.
도 3은 일 실시예에 따른 표시 장치의 화소 배열을 나타낸 배치도이다.
도 3을 참조하면, 화소(PX)는 제1 색 화소(PX1), 제2 색 화소(PX2) 및 제3 색 화소(PX3)를 포함할 수 있다. 일 실시예에서, 제1 색 화소(PX1)는 적색 화소이고, 제2 색 화소(PX2)는 청색 화소이고, 제3 색 화소(PX3)는 녹색 화소일 수 있다. 각 화소(PX)는 행렬을 이루며 교대 배열될 수 있다.
각 화소(PX)는 발광 영역(EMA) 및 발광 영역(EMA)을 둘러싸는 비발광 영역(NEA)을 포함할 수 있다. 각 색 화소(PX1, PX2, PX3) 내의 발광 영역(EMA)의 크기는 상이할 수 있다. 예를 들어, 제2 색 화소(PX2)의 발광 영역(EMA)은 제1 색 화소(PX1)의 발광 영역(EMA)보다 크고, 제3 색 화소(PX3)의 발광 영역(EMA)은 제1 색 화소(PX1)의 발광 영역(EMA)의 크기보다 작을 수 있다. 각 화소의 발광 영역(EMA)의 형상은 대체로 팔각형일 수 있지만, 이에 제한되는 것은 아니고, 육각형, 원형, 마름모나 기타 다른 다각형, 모서리가 둥근 다각형 등의 형상을 가질 수 있다.
일부의 화소 열(PXC)(이하, 제1 화소 열(PXC1))은 제1 색 화소(PX1)와 제2 색 화소(PX2)가 제1 방향(DR1)(열 진행 방향)을 따라 교대 배열된다. 다른 일부의 화소 열(PXC)(이하, 제2 화소 열(PXC2))은 제3 색 화소(PX3)가 반복 배열된다. 제1 화소 열(PXC1)과 제2 화소 열(PXC2)은 제2 방향(DR2)(행 진행 방향)을 따라 교대 배열된다. 예를 들어, 홀수번째 화소 열(PXC)은 제1 화소 열(PXC1)이고, 짝수번째 화소 열(PXC)은 제2 화소 열(PXC2)일 수 있다.
하나의 화소 열(PXC)에 속하는 각 발광 영역(EMA)은 제1 방향(DR1)을 따라 대체로 정렬될 수 있다. 하나의 화소 열(PXC)의 발광 영역(EMA)은 이웃하는 화소 열(PXC)의 발광 영역(EMA)에 대해 엇갈리도록 배치될 수 있다. 예를 들어, 제1 화소 열(PXC1)의 제1 색 화소(PX1)와 제2 색 화소(PX2)는 인접한 제2 화소 열(PXC2)의 서로 인접한 제3 색 화소(PX3)의 사이 공간에 제2 방향(DR2)을 따라 정렬되도록 배치되고, 제2 화소 열(PXC2)의 제3 색 화소(PX3)는 인접한 제1 화소 열(PXC1)의 서로 인접한 제1 색 화소(PX1)와 제2 색 화소(PX2)의 사이 공간에 제2 방향(DR2)을 따라 정렬되도록 배치될 수 있다.
화소 행(PXR)은 제3 색 화소(PX3)를 사이에 두고 제1 색 화소(PX1)와 제2 색 화소(PX2)가 교대 배열되는 형상을 갖는다. 제1 화소 행(PXR1)은 제1 색 화소(PX1), 제3 색 화소(PX3), 제2 색 화소(PX2), 제3 색 화소(PX3)의 반복 배열 단위를 갖고, 제2 화소 행(PXR2)은 제2 색 화소(PX2), 제3 색 화소(PX3), 제1 색 화소(PX1), 제3 색 화소(PX3)의 반복 배열 단위를 가질 수 있다. 제1 화소 행(PXR1)과 제2 화소 행(PXR2)은 제1 방향(DR1)(열 진행 방향)을 따라 교대 배열된다. 예를 들어, 홀수번째 화소 행(PXR)은 제1 화소 행(PXR1)이고, 짝수번째 화소 행(PXR)은 제2 화소 행(PXR2)일 수 있다. 하나의 화소 행(PXR)에서 제1 색 화소(PX1)와 제2 색 화소(PX2)의 발광 영역(EMA)은 제3 색 화소(PX3)의 발광 영역(EMA)에 비해 상대적으로 제1 방향(DR1) 타측에 치우치도록 배치될 수 있다. 즉, 화소 행(PXR)에서 각 화소(PX)의 발광 영역(EMA)은 제2 방향(DR2)을 따라 지그재그 배열될 수 있다.
동일 열에 속하는 화소(PX)들은 동일한 데이터 라인으로부터 데이터 신호를 제공받고, 동일 행에 속하는 화소(PX)들은 동일한 게이트 라인으로부터 게이트 신호를 제공받을 수 있다. 각 화소(PX)는 화소 회로에 의해 구동될 수 있다. 화소(PX) 회로는 복수의 트랜지스터와 적어도 하나의 커패시터를 포함할 수 있다. 도 4에 예시적인 화소(PX) 회로의 회로도가 도시되어 있다.
도 4는 일 실시예에 따른 표시 장치의 일 화소의 회로도이다.
도 4를 참조하면, 화소 회로는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 커패시터(Cst), 및 유기발광 다이오드(OLED)를 포함할 수 있다. 각 화소(PX) 회로에는 주사 라인(SL), 데이터 라인(DL), 제1 전원 전압 라인(ELVDDL) 및 제2 전원 전압 라인(ELVSSL)이 연결된다.
제1 트랜지스터(TR1)는 구동 트랜지스터이고, 제2 트랜지스터(TR2)는 스위칭 트랜지스터일 수 있다. 도면에서는 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)가 모두 PMOS 트랜지스터인 경우를 예시하였지만, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2) 중 어느 하나 또는 전부는 NMOS 트랜지스터일 수도 있다.
제1 트랜지스터(TR1)의 제1 전극(소스 전극)은 제1 전원 전압 라인(ELVDDL)에 연결되고, 제2 전극(드레인 전극)은 유기발광 다이오드(OLED)의 화소 전극(또는 애노드 전극)에 연결된다. 제2 트랜지스터(TR2)의 제1 전극(소스 전극)은 데이터 라인(DL)에 연결되고, 제2 전극(드레인 전극)은 제1 트랜지스터(TR1)의 게이트 전극에 연결된다. 커패시터(Cst)는 제1 트랜지스터(TR1)의 게이트 전극과 제1 전극 사이에 연결된다. 유기발광 다이오드(OLED)의 공통 전극(또는 캐소드 전극)은 제2 전원 전압 라인(ELVSSL)과 연결되며, 제2 전원 전압 라인(ELVSSL)으로부터 제2 전원 전압(ELVSS)을 제공받는다. 제2 전원 전압(ELVSS)은 제1 전원 전압 라인(ELVDDL)으로부터 제공되는 제1 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
제2 트랜지스터(TR2)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력할 수 있다. 커패시터(Cst)는 제2 트랜지스터(TR2)로부터 수신한 데이터 신호에 대응하는 전압을 충전할 수 있다. 제1 트랜지스터(TR1)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어할 수 있다.
도 4의 등가 회로는 하나의 예시적인 실시예에 불과하며, 화소 회로는 더 많은 수(예컨대 7개)의 트랜지스터와 커패시터를 포함할 수 있다.
도 5는 표시 장치의 일 화소의 단면도이다. 도 5에서는 도 4의 2개의 트랜지스터 중 제1 트랜지스터(TR1)가 박막 트랜지스터 형태로 도시되어 있고, 제2 트랜지스터(TR2)에 대한 도시는 생략되어 있다.
도 5를 참조하여 화소(PX)의 단면 구조에 대해 상세히 설명한다. 표시 패널은 기판(100), 버퍼층(105), 반도체층(110), 제1 절연층(121), 제1 게이트 도전층(130), 제2 절연층(122), 제2 게이트 도전층(140), 제3 절연층(123), 제1 데이터 도전층(150), 제4 절연층(124), 제2 데이터 도전층(160), 제5 절연층(125), 화소 전극(181), 화소 전극(181)을 노출하는 개구부를 포함하는 화소 정의막(128), 화소 정의막(128)의 개구부 내에 배치된 발광층(190), 및 발광층(190)과 화소 정의막(128) 상에 배치된 공통 전극(182)을 포함할 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
기판(100)은 그 위에 배치되는 각 층들을 지지한다. 기판(100)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
기판(100) 상에는 버퍼층(105)이 배치된다. 버퍼층(105)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(105)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 버퍼층(105)은 기판(100)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
버퍼층(105) 상에는 반도체층(110)이 배치된다. 반도체층(110)은 화소(PX)의 박막 트랜지스터의 채널을 이룬다. 반도체층(110)은 다결정 실리콘을 포함할 수 있다. 그러나, 이에 제한되는 것은 아니고, 반도체층(110)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다.
제1 절연층(121)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제1 절연층(121)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(121)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 절연층(121)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제1 절연층(121)은 반도체층(110) 상에 배치된다. 제1 절연층(121)은 대체로 기판(100)의 전체 면에 걸쳐 배치될 수 있다.
제1 게이트 도전층(130)은 제1 절연층(121) 상에 배치된다. 제1 게이트 도전층(130)은 화소(PX)의 박막 트랜지스터의 게이트 전극(131)과 그에 연결된 스캔 라인, 및 유지 커패시터 제1 전극(132)을 포함할 수 있다.
제1 게이트 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 게이트 도전층(130)은 단일막 또는 다층막일 수 있다.
제1 게이트 도전층(130) 상에는 제2 절연층(122)이 배치될 수 있다. 제2 절연층(122)은 층간 절연막 또는 게이트 절연막일 수 있다. 제2 절연층(122)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제2 게이트 도전층(140)은 제2 절연층(122) 상에 배치된다. 제2 게이트 도전층(140)은 유지 커패시터 제2 전극을 포함할 수 있다.
제2 게이트 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 게이트 도전층(140)은 제1 게이트 도전층(130)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제2 게이트 도전층(140)은 단일막 또는 다층막일 수 있다.
제2 게이트 도전층(140) 상에는 제3 절연층(123)이 배치된다. 제3 절연층(123)은 층간 절연막일 수 있다. 제3 절연층(123)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 제3 절연층(123)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제3 절연층(123) 상에는 제1 데이터 도전층(150)이 배치된다. 제1 데이터 도전층(150)은 제1 소스/드레인 도전층일 수 있다. 제1 데이터 도전층(150)은 화소(PX)의 박막 트랜지스터의 제1 전극(151)과 제2 전극(152)을 포함할 수 있다. 박막 트랜지스터의 제1 전극(151)과 제2 전극(152)은 제3 절연층(123), 제2 절연층(122) 및 제1 절연층(121)을 관통하는 컨택홀을 통해 반도체층(110)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다. 화소(PX)의 제1 전원 전압 전극(153)도 제1 데이터 도전층(150)으로 이루어질 수 있다.
제1 데이터 도전층(150)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 데이터 도전층(150)은 단일막 또는 다층막일 수 있다. 예를 들어, 제1 데이터 도전층(150)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제1 데이터 도전층(150) 상에는 제4 절연층(124)이 배치된다. 제4 절연층(124)은 제1 데이터 도전층(150)을 덮는다. 제4 절연층(124)은 층간 절연막 또는 비아층일 수 있다. 제4 절연층(124)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제4 절연층(124) 상에는 제2 데이터 도전층(160)이 배치된다. 제2 데이터 도전층(160)은 제2 소스/드레인 도전층일 수 있다. 제2 데이터 도전층(160)은 화소(PX)의 애노드 연결 전극(161)을 포함할 수 있다. 애노드 연결 전극(161)은 제4 절연층(124)을 관통하는 컨택홀을 통해 화소(PX)의 박막 트랜지스터의 제2 전극(152)과 전기적으로 연결될 수 있다.
제2 데이터 도전층(160)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 데이터 도전층(160)은 단일막 또는 다층막일 수 있다. 제2 데이터 도전층(160)은 제1 데이터 도전층(150)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 데이터 도전층(160) 상에는 제5 절연층(125)이 배치된다. 제5 절연층(125)은 제2 데이터 도전층(160)을 덮는다. 제5 절연층(125)은 비아층일 수 있다. 제5 절연층(125)은 상술한 제4 절연층(124)과 동일한 물질을 포함하거나, 제4 절연층(124)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제5 절연층(125) 상에는 화소 전극(181)이 배치된다. 화소 전극(181)은 발광 소자의 애노드 전극일 수 있다. 화소 전극(181)은 제5 절연층(125)을 관통하는 컨택홀을 통해 제2 데이터 도전층(160)으로 이루어진 애노드 연결 전극(161)과 전기적으로 연결되고, 그를 통해 박막 트랜지스터의 제2 전극(152)과 연결될 수 있다. 화소 전극(181)은 화소(PX)의 발광 영역(EMA)과 적어도 부분적으로 중첩될 수 있다.
화소 전극(181)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(190)에 가깝게 배치될 수 있다. 화소 전극(181)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
화소 전극(181) 상에는 화소 정의막(128)이 배치될 수 있다. 화소 정의막(128)은 화소(PX)의 비발광 영역(NEA)과 적어도 부분적으로 중첩할 수 있다. 화소 정의막(128)은 화소 전극(181)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(128)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 화소 정의막(128)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
화소 정의막(128)의 개구부 내에는 발광층(190)이 배치된다. 발광층(190)은 무기 물질 또는 유기 물질로 이루어질 수 있다. 예시적인 실시예에서, 발광층(190)은 유기층을 포함할 수 있다. 발광층(190)은 유기 발광층, 정공 주입/수송층, 전자 주입/수송층을 포함할 수 있다. 발광층(190)은 발광 영역(EMA)과 중첩할 수 있다.
발광층(190)과 화소 정의막(128) 상에는 공통 전극(182)이 배치된다. 공통 전극(182)은 발광 소자의 캐소드 전극일 수 있다. 공통 전극(182)은 화소(PX)의 발광 영역(EMA) 뿐만 아니라 비발광 영역(NEA)에도 배치될 수 있다. 즉, 공통 전극(182)은 각 화소(PX)의 전면에 배치될 수 있다. 공통 전극(182)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 공통 전극(182)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
도면으로 도시하지는 않았지만, 공통 전극(182) 상부에는 봉지막이 배치될 수 있다. 봉지막은 무기막을 포함할 수 있다. 일 실시예에서 봉지막은 제1 무기막, 제1 무기막 상부의 유기막, 유기막 상부의 제2 무기막을 포함할 수 있다.
도 6은 일 실시예에 따른 표시 장치의 데이터 라인, 연결 배선, 및 정전압 배선의 개략적인 배치도이다. 도 7은 도 6의 데이터 라인 및 연결 배선의 개략적인 배치도이다. 도 8은 도 6의 정전압 배선의 개략적인 배치도이다. 도 9는 도 6의 A 영역의 확대도이다. 도 10은 도 9의 X-X' 선을 따라 자른 단면도이다.
도 6 내지 도 10을 참조하면, 표시 장치(1)는 각각이 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)을 따라 나열되는 데이터 라인(DL), 데이터 라인(DL) 및 패드부(PDR)의 배선 패드(DL_PD)와 전기적으로 연결된 연결 배선(CW), 및 정전압이 인가되는 정전압 배선(DM)을 포함할 수 있다. 데이터 라인(DL)은 제2 데이터 도전층(160)으로 이루어질 수 있다.
데이터 라인(DL)은 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)을 포함할 수 있다. 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2) 각각은 복수로 제공될 수 있다. 제1 데이터 라인(DL1)은 패드부(PDR)의 배선 패드(DL_PD)와 직접 연결되며, 제2 데이터 라인(DL2)은 연결 배선(CW)을 통해 패드부(PDR)의 배선 패드(DL_PD)와 전기적으로 연결될 수 있다. 이에 제한되는 것은 아니지만, 제2 방향(DR2)을 기준으로, 제1 데이터 라인(DL1)은 표시 장치(1)의 가운데 부근에 배치되며, 제2 데이터 라인(DL2)은 표시 장치(1)의 외측에 배치될 수 있다. 예를 들어, 제1 데이터 라인(DL1)은 패드부(PDR)의 배선 패드(DL_PD)로부터 제1 방향(DR1)으로 연장되며, 제2 데이터 라인(DL2)은 제1 데이터 라인(DL1)의 제2 방향(DR2) 일측 및 타측에 배치될 수 있다.
연결 배선(CW)은 제2 데이터 라인(DL2)과 패드부(PDR)의 배선 패드(DL_PD) 사이에 배치될 수 있다. 연결 배선(CW)은 복수로 제공될 수 있다. 복수의 연결 배선(CW) 각각은 제1 방향(DR1)으로 연장되는 제1 연결 배선(CWV) 및 제2 방향(DR2)으로 연장되는 제2 연결 배선(CWH)을 포함할 수 있다. 복수의 연결 배선(CW) 각각의 제1 연결 배선(CWV)과 제2 연결 배선(CWH)은 전기적으로 연결될 수 있다. 제1 연결 배선(CWV)의 일측 끝단은 패드부(PDR)의 배선 패드(DL_PD)와 전기적으로 연결되며 타측 끝단은 제2 연결 배선(CWH)과 전기적으로 연결될 수 있다. 제2 연결 배선(CWH)의 일측 끝단은 제1 연결 배선(CWV)과 전기적으로 연결되며 타측 끝단은 제2 데이터 라인(DL2)과 전기적으로 연결될 수 있다. 즉, 제2 데이터 라인(DL2)은 연결 배선(CW)을 통해 패드부(PDR)의 배선 패드(DL_PD)와 전기적으로 연결될 수 있다.
제1 연결 배선(CWV)과 제2 연결 배선(CWH)은 서로 다른 도전층으로 이루어질 수 있다. 예를 들어, 제1 연결 배선(CWV)은 제2 데이터 도전층(160)으로 이루어지고, 제2 연결 배선(CWH)은 제1 데이터 도전층(150)으로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니다. 이 경우, 제2 연결 배선(CWH)이 데이터 라인(DL)과 교차하더라도, 제4 절연층(124)을 통해 서로 전기적으로 절연될 수 있다.
제1 연결 배선(CWV)과 제2 연결 배선(CWH)이 서로 다른 도전층으로 이루어지더라도, 제1 연결 배선(CWV)과 제2 연결 배선(CWH)은 제4 절연층(124)을 관통하는 컨택홀(CNT2)을 통해 전기적으로 연결될 수 있다. 제1 연결 배선(CWV)과 제2 데이터 라인(DL2)이 서로 다른 도전층으로 이루어지더라도, 제1 연결 배선(CWV)과 제2 데이터 라인(DL2)은 제4 절연층(124)을 관통하는 컨택홀(CNT1)을 통해 전기적으로 연결될 수 있다.
연결 배선(CW)의 적어도 일부는 표시 영역(AAR)에 배치될 수 있다. 제2 데이터 라인(DL2)과 연결 배선(CW)이 전기적으로 연결되는 부분(컨택홀(CNT1))은 표시 영역(AAR) 내에 배치될 수 있다. 패드부(PDR)의 배선 패드(DL_PD)와 제2 데이터 라인(DL2)을 전기적으로 연결하는 연결 배선(CW)은 적어도 일부가 표시 영역(AAR) 내에 배치될 수 있다. 연결 배선(CW)이 비표시 영역(NAR)을 우회하지 않고, 연결 배선(CW)의 적어도 일부가 표시 영역(AAR) 내에 배치됨에 따라, 비표시 영역(NAR)의 폭이 감소하여 사용자는 보다 향상된 몰입감을 제공받을 수 있으며, 비표시 영역(NAR)에 배치되는 타 배선들의 배치가 보다 용이할 수 있다.
다른 몇몇 실시예에서, 연결 배선(CW)과 제2 데이터 라인(DL2)은 비표시 영역(NAR)에서 컨택되어, 상호 전기적으로 연결될 수도 있다. 이 경우, 비표시 영역(NAR)에는 연결 배선(CW)과 제2 데이터 라인(DL2)을 전기적으로 연결하는 별도의 도전 패턴이 더 배치될 수도 있다.
표시 장치(1)는 분리 패턴(ISL)을 더 포함할 수 있다. 분리 패턴(ISL)은 연결 배선(CW) 및 정전압 배선(DM)과 분리되며, 전기적으로 절연될 수 있다. 분리 패턴(ISL)은 섬(island) 형상을 포함할 수 있다. 분리 패턴(ISL)은 제2 방향(DR2)으로 연장되며, 연결 배선(CW) 사이에 배치될 수 있다. 분리 패턴(ISL)은 제2 방향(DR2)으로 인접하는 제2 연결 배선(CWH) 사이에 배치될 수 있으며, 제2 연결 배선(CWH)의 연장선 상이 배치될 수 있다. 분리 패턴(ISL)은 제1 데이터 도전층(150)으로 이루어질 수 있다.
정전압 배선(DM)은 제1 방향(DR1)으로 연장되는 제1 정전압 배선(DMV) 및 제2 방향(DR2)으로 연장되는 제2 정전압 배선(DMH)을 포함할 수 있다. 제1 정전압 배선(DMV) 및 제2 정전압 배선(DMH) 각각은 복수로 제공될 수 있으며, 복수의 제1 정전압 배선(DMV)은 제2 방향(DR2)으로 배열되고, 복수의 제2 정전압 배선(DMH)은 제1 방향(DR1)으로 배열될 수 있다.
정전압 배선(DM)은 연결 배선(CW) 및 데이터 라인(DL)과 분리, 이격되며, 전기적으로 절연될 수 있다. 정전압 배선(DM)은 연결 배선(CW)과 동일한 방향으로 연장되거나, 연결 배선(CW)의 연장선 상에 놓이도록 배치될 수 있다. 다시 말해서, 복수의 제1 정전압 배선(DMV) 중 적어도 일부는 제1 연결 배선(CWV)이 연장되는 제1 방향(DR1)으로 연장되며, 제1 연결 배선(CWV)의 연장선 상에 놓이도록 배치될 수 있다. 복수의 제2 정전압 배선(DMH) 중 적어도 일부는 제2 연결 배선(CWH)이 연장되는 제2 방향(DR2)으로 연장되며, 제2 연결 배선(CWH)의 연장선 상에 놓이도록 배치될 수 있다.
제1 연결 배선(CWV)의 연장선 상에 배치되는 제1 정전압 배선(DMV)은 제1 연결 배선(CWV)과 분리되고, 상호 이격되며, 전기적으로 절연될 수 있다. 복수의 제2 정전압 배선(DMH) 중 적어도 일부는 제2 연결 배선(CWH)이 연장되는 제2 방향(DR2)으로 연장되며, 제2 연결 배선(CWH)의 연장선 상에 놓이도록 배치될 수 있다. 제2 연결 배선(CWH)의 연장선 상에 배치되는 제2 정전압 배선(DMH)은 제2 연결 배선(CWH)과 분리되고, 상호 이격되며, 전기적으로 절연될 수 있다.
제1 연결 배선(CWV)의 연장선 상에 제1 정전압 배선(DMV)이 배치되는 경우, 제1 연결 배선(CWV)의 길이에 따라, 제1 정전압 배선(DMV)의 길이는 달라질 수 있다. 예를 들어, 길이가 상대적으로 짧은 제1 연결 배선(CWV)의 연장선 상에 위치하는 제1 정전압 배선(DMV)의 길이는 상대적으로 길 수 있다. 제2 연결 배선(CWH)의 연장선 상에 제2 정전압 배선(DMH)이 배치되는 경우, 하나의 제2 연결 배선(CWH)의 연장선 상에는 서로 분리된 제2 정전압 배선(DMH)이 위치할 수 있다. 다시 말해서, 제2 연결 배선(CWH)은 서로 분리된 제2 정전압 배선(DMH) 사이에 위치할 수 있다. 이 경우, 제2 연결 배선(CWH)의 길이에 따라, 제2 정전압 배선(DMH)의 길이는 달라질 수 있다. 예를 들어, 길이가 상대적으로 짧은 제2 연결 배선(CWH)의 연장선 상에 위치하는 제2 정전압 배선(DMH)의 길이는 상대적으로 길 수 있다.
제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 서로 다른 도전층으로 이루어질 수 있다. 제1 정전압 배선(DMV)은 제1 연결 배선(CWV)과 동일한 도전층으로 이루어지며, 제2 정전압 배선(DMH)은 제2 연결 배선(CWH)과 동일한 도전층으로 이루어질 수 있다. 예를 들어, 제1 정전압 배선(DMV)은 제2 데이터 도전층(160)으로 이루어지고, 제2 정전압 배선(DMH)은 제1 데이터 도전층(150)으로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니다. 이 경우, 제2 정전압 배선(DMH)이 데이터 라인(DL) 및/또는 제1 정전압 배선(DMV)과 교차하더라도, 제4 절연층(124)을 통해 서로 전기적으로 절연될 수 있다.
또한, 제1 정전압 배선(DMV)은 제1 연결 배선(CWV)과 동일한 층 상에 배치되며, 제2 정전압 배선(DMH)은 제2 연결 배선(CWH)과 동일한 층 상에 배치될 수 있다. 예를 들어, 제1 정전압 배선(DMV)은 제1 연결 배선(CWV)과 함께 제3 절연층(123) 상에 직접 배치되며, 제2 정전압 배선(DMH)은 제2 연결 배선(CWH)과 함께 제4 절연층(124) 상에 직접 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
표시 장치(1)는 표시 영역(AAR)에서 메쉬(mesh) 패턴을 더 포함할 수 있다. 메쉬 패턴은 정전압 배선(DM)과 연결 배선(CW)을 포함할 수 있다. 다시 말해서, 정전압 배선(DM)과 연결 배선(CW)은 표시 영역(AAR) 전 영역에 걸쳐 메쉬 패턴을 이룰 수 있다. 표시 영역(AAR)에서, 연결 배선(CW)이 배치되지 않는 영역에 정전압 배선(DM)을 배치함으로써, 표시 영역(AAR)의 전 영역에 걸쳐 메쉬 패턴이 배치될 수 있다. 이에 따라, 표시 영역(AAR)에서 연결 배선(CW)이 시인되는 것을 억제 또는 방지할 수 있다.
정전압 배선(DM)은 정전압이 인가될 수 있다. 상기 정전압은 제1 전원 전압(ELVDD, 도 4 참조) 및 제2 전원 전압(ELVSS, 도 4 참조) 중 적어도 어느 하나일 수 있다. 다른 몇몇 실시예에서는 정전압 배선(DM)은 영역 별로 서로 다른 정전압이 인가될 수도 있다. 이 경우, 서로 다른 정전압이 인가되는 두 영역은 서로 전기적으로 절연될 수 있다.
정전압 배선(DM)에 제2 전원 전압(ELVSS, 도 4 참조)이 인가되는 경우, 제2 전원 전압 배선(ELVSSL, 도 4 참조)의 전류를 분산시킬 수 있으며, 제2 전원 전압 배선(ELVSSL, 도 4 참조)의 발열 이슈를 억제 또는 방지할 수 있다. 나아가, 구동 전압의 전압 강하(IR drop) 문제가 억제 또는 방지될 수 있어, 표시 장치(1)의 구동이 보다 원활히 진행될 수 있다.
복수의 제1 정전압 배선(DMV)과 복수의 제2 정전압 배선(DMH)은 서로 중첩할 수 있다. 중첩 영역(OA, 도 11 참조)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 교차할 수 있다. 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역에서, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 전기적으로 연결될 수 있다. 이에 따라, 제2 전원 전압 배선(ELVSSL, 도 4 참조)의 전류는 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)에 걸쳐 분산될 수 있어, 제2 전원 전압 배선(ELVSSL, 도 4 참조)의 발열 이슈 및 구동 전압의 전압 강하(IR drop) 문제가 보다 억제 또는 방지될 수 있다.
서로 중첩하는 복수의 제1 정전압 배선(DMV)과 복수의 제2 정전압 배선(DMH)은 중첩하는 영역 중 적어도 일부에서는 서로 전기적으로 절연될 수 있다. 이에 따라, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH) 사이의 컨택에 의한 패턴 시인을 억제 또는 방지할 수 있다.
도 11은 일 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다. 도 12는 도 11의 XII-XII' 선을 따라 자른 단면도이다.
도 11 및 도 12를 참조하면, 복수의 제1 정전압 배선(DMV)과 복수의 제2 정전압 배선(DMH)이 서로 중첩하는 영역 중 일부 영역에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 서로 전기적으로 연결되며, 나머지 일부 영역에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 서로 전기적으로 절연될 수 있다.
구체적으로, 표시 장치(1)는 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 중첩 영역(OA)을 더 포함할 수 있다. 중첩 영역(OA)은 표시 영역(DA) 내에 배치될 수 있다. 중첩 영역(OA)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 서로 교차할 수 있다. 중첩 영역(OA)은 복수로 제공될 수 있다. 복수의 중첩 영역(OA) 중 적어도 일부에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 전기적으로 절연될 수 있다.
중첩 영역(OA)은 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 연결되는 제1 중첩 영역(OA1), 및 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연되는 제2 중첩 영역(OA2)을 포함할 수 있다. 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2) 각각은 복수로 제공될 수 있다.
제1 중첩 영역(OA1)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 두께 방향(제3 방향(DR3))으로 중첩하며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 평면상 서로 교차할 수 있다. 제1 중첩 영역(OA1)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 제4 절연층(124)을 관통하여 제2 정전압 배선(DMH)을 노출하는 컨택홀(CNT_D)을 통해 상호 컨택할 수 있다. 즉, 제1 중첩 영역(OA1)에서 컨택홀(CNT_D)을 통해 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 상호 물리적 및/또는 전기적으로 연결될 수 있다.
제2 중첩 영역(OA2)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 두께 방향(제3 방향(DR3))으로 중첩하며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 평면상 서로 교차할 수 있다. 제2 중첩 영역(OA2)에서, 두께 방향(제3 방향(DR3))을 기준으로 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH) 사이에는 제4 절연층(124)이 배치될 수 있다. 제2 중첩 영역(OA2)에서 제4 절연층(124)에 의해 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)은 전기적으로 절연될 수 있다.
제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 평면상 특정한 패턴으로 배치될 수 있다. 예를 들어, 제1 중첩 영역(OA1)은 평면상 제1 방향(DR1) 및 제2 방향(DR2)에 기울어진 방향으로 나열될 수 있다. 복수의 제1 정전압 배선(DMV) 각각은 적어도 하나의 제2 정전압 배선(DMH)과 전기적으로 연결되며, 복수의 제2 정전압 배선(DMH) 각각은 적어도 하나의 제1 정전압 배선(DMV)과 전기적으로 연결될 수 있다. 복수의 제1 정전압 배선(DMV) 각각은 복수의 제2 정전압 배선(DMH) 각각과 전기적으로 연결될 수 있다. 예를 들어, 하나의 제1 정전압 배선(DMV)은 하나의 제2 정전압 배선(DMH)과 전기적으로 연결되며, 하나의 제1 정전압 배선(DMV)은 연결된 제2 정전압 배선(DMH)을 제외한 나머지 제2 정전압 배선(DMH)과 전기적으로 절연될 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 제1 정전압 배선(DMV)의 개수와 제2 정전압 배선(DMH)의 개수에 따라, 도 11에 도시된 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)의 배치는 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 반복될 수 있다.
컨택홀(CNT_D)에 의해 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 컨택되는 경우, 컨택홀(CNT_D)에 의해 제1 정전압 배선(DMV)에는 두께 방향(제3 방향(DR3))으로 단차가 발생할 수 있다. 외광이 제1 정전압 배선(DMV)의 단차 부분에 입사하는 경우, 난반사 등에 의해 제1 정전압 배선(DMV)의 단차 부분이 시인될 수 있다. 다만, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연되는 제2 중첩 영역(OA2)에서는 제1 정전압 배선(DMV)의 단차 부분이 발생하지 않고, 이에 따라, 상기 난반사가 억제 또는 방지될 수 있다.
따라서, 제1 중첩 영역(OA1)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 연결되어, 정전압 배선(DM)에 인가된 전류를 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)으로 분산시킬 수 있어, 발열 이슈 및 구동 전압의 전압 강하(IR drop) 문제를 억제 또는 방지할 수 있다. 아울러, 제2 중첩 영역(OA2)에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 제1 정전압 배선(DMV)에서 발생할 수 있는 단차 부분의 개수를 줄일 수 있어, 제1 정전압 배선(DMV)의 단차 부분이 시인되는 문제를 억제 또는 방지할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 13은 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(1_1)의 제1 중첩 영역(OA1)은 제2 방향(DR2)으로 연속 배치되며, 제1 방향(DR1)으로 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)이 반복 배치된다는 점에서 도 11의 실시예와 차이가 있다. 표시 장치(1_1)의 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2) 각각은 제2 방향(DR2)을 따라, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역마다 배치될 수 있다. 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 제1 방향(DR1)을 따라 교번하여, 반복 배치될 수 있다.
이 경우에도, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)을 전기적으로 연결하여 전류를 분산시킬 수 있으며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 일부 영역(제2 중첩 영역(OA2))에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 난 반사 등에 의한 제1 정전압 배선(DMV)의 시인 불량을 억제 또는 방지할 수 있다. 아울러, 표시 영역(AAR)에서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)을 다양한 방식으로 배치함으로써, 보다 원활하게 제1 정전압 배선(DMV)의 시인을 억제 또는 방지할 수 있다.
도 14는 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(1_2)의 제1 중첩 영역(OA1)은 제1 방향(DR1)으로 연속 배치되며, 제2 방향(DR2)으로 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)이 반복 배치된다는 점에서 도 11의 실시예와 차이가 있다. 표시 장치(1_2)의 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2) 각각은 제1 방향(DR1)을 따라, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역마다 배치될 수 있다. 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 제2 방향(DR2)을 따라 교번하여, 반복 배치될 수 있다.
이 경우에도, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)을 전기적으로 연결하여 전류를 분산시킬 수 있으며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 일부 영역(제2 중첩 영역(OA2))에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 난 반사 등에 의한 제1 정전압 배선(DMV)의 시인 불량을 억제 또는 방지할 수 있다. 아울러, 표시 영역(AAR)에서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)을 다양한 방식으로 배치함으로써, 보다 원활하게 제1 정전압 배선(DMV)의 시인을 억제 또는 방지할 수 있다.
도 15는 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(1_3)의 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 제1 방향(DR1)으로 교번하여 반복 배치되며, 제2 방향(DR2)으로 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)이 교번하여 반복 배치된다는 점에서 도 11의 실시예와 차이가 있다.
이 경우에도, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)을 전기적으로 연결하여 전류를 분산시킬 수 있으며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 일부 영역(제2 중첩 영역(OA2))에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 난 반사 등에 의한 제1 정전압 배선(DMV)의 시인 불량을 억제 또는 방지할 수 있다. 아울러, 표시 영역(AAR)에서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)을 다양한 방식으로 배치함으로써, 보다 원활하게 제1 정전압 배선(DMV)의 시인을 억제 또는 방지할 수 있다.
도 16은 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(1_4)에서, 하나의 제1 중첩 영역(OA1)과 연속된 2개의 제2 중첩 영역(OA2)이 제1 방향(DR1)으로 교번하여 반복 배치되며, 하나의 제1 중첩 영역(OA1)과 연속된 2개의 제2 중첩 영역(OA2)이 제2 방향(DR2)으로 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)이 교번하여 반복 배치된다는 점에서 도 11의 실시예와 차이가 있다.
이 경우에도, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)을 전기적으로 연결하여 전류를 분산시킬 수 있으며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 일부 영역(제2 중첩 영역(OA2))에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 난 반사 등에 의한 제1 정전압 배선(DMV)의 시인 불량을 억제 또는 방지할 수 있다. 아울러, 표시 영역(AAR)에서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)을 다양한 방식으로 배치함으로써, 보다 원활하게 제1 정전압 배선(DMV)의 시인을 억제 또는 방지할 수 있다.
도 17은 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(1_5)의 제1 중첩 영역(OA1)은 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 개수가 연속하여 배치되되, 연속하여 배치된 제1 중첩 영역(OA1)은 제1 방향(DR1) 및 제2 방향(DR2)에 기울어진 방향을 따라 배열된다는 점에서 도 11과 차이가 있다.
구체적으로, 제1 중첩 영역(OA1)은 2개가 제2 방향(DR2)을 따라 연속하여 배치될 수 있다. 제2 방향(DR2)으로 연속하여 배치된 2개의 제1 중첩 영역(OA1)은 제1 방향(DR1)을 따라 나열되는 제2 정전압 배선(DMH)마다 배치될 수 있고, 각 제2 정전압 배선(DMH)마다 제2 방향(DR2)으로 연속하여 배치된 2개의 제1 중첩 영역(OA1)은 제1 방향(DR1)을 기준으로, 상호 어긋나도록 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 제2 방향(DR2)으로 연속하는 제1 중첩 영역(OA1)의 개수는 3개 이상일 수도 있다.
이 경우에도, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)을 전기적으로 연결하여 전류를 분산시킬 수 있으며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 일부 영역(제2 중첩 영역(OA2))에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 난 반사 등에 의한 제1 정전압 배선(DMV)의 시인 불량을 억제 또는 방지할 수 있다. 아울러, 표시 영역(AAR)에서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)을 다양한 방식으로 배치함으로써, 보다 원활하게 제1 정전압 배선(DMV)의 시인을 억제 또는 방지할 수 있다.
도 18은 또 다른 실시예에 따른 정전압 배선의 배치를 도시하는 평면도 일부를 확대한 확대도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(1_6)의 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 특정 패턴을 갖지 않는다는 점에서 도 11의 실시예와 차이가 있다. 다시 말해서, 평면상 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)이 배치된 형상은 규칙성을 갖지 않으며, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 무작위로 선택되어 배치될 수 있다.
이 경우에도, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)을 전기적으로 연결하여 전류를 분산시킬 수 있으며, 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 중첩하는 영역 중 일부 영역(제2 중첩 영역(OA2))에서 제1 정전압 배선(DMV)과 제2 정전압 배선(DMH)이 전기적으로 절연됨에 따라, 난 반사 등에 의한 제1 정전압 배선(DMV)의 시인 불량을 억제 또는 방지할 수 있다. 아울러, 표시 영역(AAR)에서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)을 다양한 방식으로 배치함으로써, 보다 원활하게 제1 정전압 배선(DMV)의 시인을 억제 또는 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
AAR: 표시 영역 NAR: 비표시 영역
DL: 데이터 라인 DL1: 제1 데이터 라인
DL2: 제2 데이터 라인 CW: 연결 배선
CWV: 제1 연결 배선 CWH: 제2 연결 배선
DM: 정전압 배선 DMV: 제1 정전압 배선
DMH: 제2 정전압 배선 OA: 중첩 영역
OA1: 제1 중첩 영역 OA2: 제2 중첩 영역

Claims (20)

  1. 제1 방향을 따라 연장되며, 상기 제1 방향과 교차하는 제2 방향을 따라 배열되는 복수의 제1 정전압 배선;
    상기 제2 방향을 따라 연장되며, 상기 제1 방향을 따라 배열되는 복수의 제2 정전압 배선;
    상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하며, 상호 컨택하는 제1 중첩 영역; 및
    상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하며, 상호 절연되는 제2 중첩 영역을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 정전압 배선 각각은 적어도 하나의 상기 제2 정전압 배선과 전기적으로 연결되며, 상기 복수의 제2 정전압 배선 각각은 적어도 하나의 상기 제1 정전압 배선과 전기적으로 연결되는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 중첩 영역은 상기 제1 방향 및 상기 제2 방향에 기울어진 방향을 따라 반복 배치되는 표시 장치.
  4. 제1 항에 있어서,
    화면을 표시하는 표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되,
    상기 제1 중첩 영역 및 상기 제2 중첩 영역은 상기 표시 영역 내에 배치되는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 제1 방향 및 상기 제2 방향을 따라 교번하여 반복 배치되는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 중첩 영역은 상기 제1 방향을 따라 연속 배치되며, 상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 제2 방향을 따라 교번하여 반복 배치되는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 방향으로 연장되며 상기 제1 정전압 배선 및 상기 제2 정전압 배선과 분리 이격되는 복수의 데이터 라인, 상기 복수의 데이터 라인과 전기적으로 연결되는 배선 패드, 및 상기 복수의 데이터 라인 중 일부와 상기 배선 패드를 전기적으로 연결하는 연결 배선을 더 포함하되,
    상기 복수의 데이터 라인은 상기 배선 패드와 직접 전기적으로 연결되는 제1 데이터 라인, 및 상기 연결 배선을 통해 상기 배선 패드와 전기적으로 연결되는 제2 데이터 라인을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 연결 배선은 상기 제1 방향으로 연장되는 제1 연결 배선 및 상기 제2 방향으로 연장되는 제2 연결 배선을 포함하되,
    상기 제1 연결 배선의 일측 끝단은 상기 배선 패드와 연결되며 상기 제1 연결 배선의 타측 끝단은 상기 제2 연결 배선의 일측 끝단과 연결되며, 상기 제2 연결 배선의 타측 끝단은 상기 제2 데이터 라인과 연결되는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 연결 배선은 상기 제1 정전압 배선의 연장선 상에 배치되며, 상기 제2 연결 배선은 상기 제2 정전압 배선의 연장선 상에 배치되는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 연결 배선, 상기 제1 정전압 배선 및 상기 데이터 라인은 제1 도전층으로 이루어지며, 상기 제2 연결 배선 및 상기 제2 정전압 배선은 상기 제1 도전층과 상이한 제2 도전층으로 이루어지는 표시 장치.
  11. 제7 항에 있어서,
    화면을 표시하는 표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되,
    상기 연결 배선과 상기 제2 데이터 라인은 상기 표시 영역 내에서 컨택되는 표시 장치.
  12. 제1 항에 있어서,
    상기 복수의 제1 정전압 배선은 제1 도전층으로 이루어지며, 상기 복수의 제2 정전압 배선은 상기 제1 데이터 도전층과 상이한 제2 도전층으로 이루어지는 표시 장치.
  13. 제1 항에 있어서,
    상기 복수의 제1 정전압 배선 및 상기 복수의 제2 정전압 배선에는 정전압이 인가되는 표시 장치.
  14. 제13 항에 있어서,
    상기 정전압은 제2 전원 전압인 표시 장치.
  15. 기판;
    상기 기판 상에 배치되며, 트랜지스터의 채널을 포함하는 반도체층;
    상기 반도체층 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 상기 트랜지스터의 게이트 전극;
    상기 제1 게이트 도전층 상에 배치되는 제2 절연층;
    상기 제2 절연층 상에 배치되는 복수의 제1 정전압 배선;
    상기 복수의 제1 정전압 배선 상에 배치되는 제3 절연층;
    상기 제3 절연층 상에 배치되며, 상기 제3 절연층을 사이에 두고 상기 복수의 제1 정전압 배선과 중첩하는 복수의 제2 정전압 배선을 포함하되,
    상기 복수의 제1 정전압 배선과 상기 복수의 제2 정전압 배선이 중첩하는 중첩 영역은 상기 제1 정전압 배선과 상기 제2 정전압 배선이 컨택하는 제1 중첩 영역, 및 상기 제3 절연층에 의해 상호 절연되는 제2 중첩 영역을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 복수의 제1 정전압 배선은 제1 방향으로 연장되며, 상기 복수의 제2 정전압 배선은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 제1 정전압 배선 각각은 적어도 하나의 상기 제2 정전압 배선과 전기적으로 연결되며, 상기 복수의 제2 정전압 배선 각각은 적어도 하나의 상기 제1 정전압 배선과 전기적으로 연결되는 표시 장치.
  18. 제15 항에 있어서,
    상기 제3 절연층에 의해 정의되는 컨택홀을 더 포함하되,
    상기 컨택홀을 통해, 상기 제1 정전압 배선과 상기 제2 정전압 배선이 전기적으로 연결되는 표시 장치.
  19. 제15 항에 있어서,
    상기 복수의 제1 정전압 배선 및 상기 복수의 제2 정전압 배선에는 제2 전원 전압이 인가되는 표시 장치.
  20. 제15 항에 있어서,
    화면이 표시되는 표시 영역 및 상기 표시 영역의 주변에 위치하는 비표시 영역을 더 포함하되,
    상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 표시 영역 내에 배치되는 표시 장치.
KR1020210050970A 2021-04-20 2021-04-20 표시 장치 KR20220145937A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210050970A KR20220145937A (ko) 2021-04-20 2021-04-20 표시 장치
US17/567,226 US12082462B2 (en) 2021-04-20 2022-01-03 Display device
CN202210388343.4A CN115224079A (zh) 2021-04-20 2022-04-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210050970A KR20220145937A (ko) 2021-04-20 2021-04-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20220145937A true KR20220145937A (ko) 2022-10-31

Family

ID=83602829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050970A KR20220145937A (ko) 2021-04-20 2021-04-20 표시 장치

Country Status (3)

Country Link
US (1) US12082462B2 (ko)
KR (1) KR20220145937A (ko)
CN (1) CN115224079A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240107758A (ko) 2022-12-30 2024-07-09 엘지디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160001839A (ko) * 2014-06-27 2016-01-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20220138917A (ko) 2021-04-06 2022-10-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US12082462B2 (en) 2024-09-03
CN115224079A (zh) 2022-10-21
US20220336565A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
JP7324072B2 (ja) 表示装置
KR102557445B1 (ko) 표시 장치
US11302769B2 (en) Display device
KR20210013449A (ko) 표시 장치
US11631733B2 (en) Display device
KR102632130B1 (ko) 표시 장치
CN112216721A (zh) 显示设备
US20240032364A1 (en) Display device
KR20200098809A (ko) 표시 장치
KR20210041150A (ko) 표시 장치
CN113010048A (zh) 显示设备
KR20210056468A (ko) 센싱 유닛과 그를 포함하는 표시 장치
CN112310152A (zh) 显示设备
CN115513255A (zh) 显示装置
KR20210107189A (ko) 표시 장치
KR20220082123A (ko) 표시 장치
KR20220145937A (ko) 표시 장치
US20230056517A1 (en) Display device
US11822744B2 (en) Display device
KR20220025987A (ko) 표시 장치
US20230120255A1 (en) Display device
KR20220149879A (ko) 표시 장치
KR20220044044A (ko) 표시 장치
KR20240083897A (ko) 표시 장치
CN118301980A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination