JP4300491B2 - ディスプレイ装置 - Google Patents

Description

本発明は、ディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子等の電流駆動による自発光型のディスプレイ装置に適用することができる。本発明は、発光素子を駆動するトランジスタを駆動用の電源に接続するトランジスタと、この発光素子を駆動するトランジスタのソース電圧を所定電圧にセットするトランジスタとを３値による共通の制御信号で制御することにより、従来に比して走査線数を少なくすることができる。

従来、有機ＥＬ素子を用いたディスプレイ装置に関して、例えばＵＳＰ５，６８４，３６５、特開平８−２３４６８３号公報等に種々の工夫が提案されている。

ここで図２１は、従来の有機ＥＬ素子を用いたいわゆるアクティブマトリックス型のディスプレイ装置を示すブロック図である。ディスプレイ装置１において、画素部２は、マトリックス状に画素（ＰＸ）３が配置されて形成される。また画素部２は、このマトリックス状に配置した画素３に対して、走査線ＳＣＮがライン単位で水平方向に設けられ、また走査線ＳＣＮと直交するように信号線ＳＩＧが列毎に設けられる。

ここで図２２に示すように、各画素３は、電流駆動による自発光型の発光素子である有機ＥＬ素子８と、この有機ＥＬ素子８を駆動する各画素３の駆動回路（以下、画素回路と呼ぶ）とで形成される。

画素回路は、信号レベル保持用コンデンサＣ１の一端が一定電位に保持され、書き込み信号ＷＳによりオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素回路は、書き込み信号ＷＳの立ち上がりによってトランジスタＴＲ１がオン動作し、信号レベル保持用コンデンサＣ１の他端電位が信号線ＳＩＧの信号レベルに設定され、トランジスタＴＲ１がオン状態からオフ状態に切り換わるタイミングで、信号線ＳＩＧの信号レベルが信号レベル保持用コンデンサＣ１の他端にサンプルホールドされる。

画素回路は、ソースを電源Ｖｃｃに接続したＰチャンネルトランジスタＴＲ２のゲートに、この信号レベル保持用コンデンサＣ１の他端が接続され、このトランジスタＴＲ２のドレインが有機ＥＬ素子８のアノードに接続される。ここで画素回路は、このトランジスタＴＲ２が常に飽和領域で動作するように設定され、その結果、トランジスタＴＲ２は、次式で表されるドレインソース電流Ｉｄｓによる定電流回路を構成する。なおここでＶｇｓは、トランジスタＴＲ２のゲートソース間電圧であり、μは移動度である。またＷはチャンネル幅、Ｌはチャンネル長、Ｃｏｘはゲート容量、ＶｔｈはトランジスタＴＲ２のしきい値電圧である。これにより各画素回路は、信号レベル保持用コンデンサＣ１にサンプルホールドされた信号線ＳＩＧの信号レベルに応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を駆動する。

ディスプレイ装置１は、垂直駆動回路４のライトスキャン回路（ＷＳＣＮ）４Ａにより、所定のサンプリングパルスを順次転送して、各画素３への書き込みを指示するタイミング信号である書き込み信号ＷＳを生成する。また水平駆動回路５の水平セレクタ（ＨＳＥＬ）５Ａにより、所定のサンプリングパルスを順次転送してタイミング信号を生成し、このタイミング信号を基準にして各信号線ＳＩＧを入力信号Ｓ１の信号レベルに設定する。これによりディスプレイ装置１は、点順次又は線順次で、各画素３に設けられた信号レベル保持用コンデンサＣ１の端子電圧を入力信号Ｓ１に応じて設定し、入力信号Ｓ１による画像を表示する。

ここで有機ＥＬ素子８は、図２３に示すように、使用により電流が流れ難くなる方向に電流電圧特性が経時変化する。なおこの図２３において、符号Ｌ１が初期の特性を示し、符号Ｌ２が経時変化による特性を示すものである。しかしながら図２２に示す回路構成によりＰチャンネルトランジスタＴＲ２で有機ＥＬ素子８を駆動する場合には、信号線ＳＩＧの信号レベルに応じて設定されたゲートソース間電圧ＶｇｓによりトランジスタＴＲ２が有機ＥＬ素子８を駆動することにより、電流電圧特性の経時変化による各画素の輝度変化を防止することができる。

ところで画素回路、水平駆動回路、垂直駆動回路を構成するトランジスタの全てをＮチャンネルトランジスタで構成すれば、アモルファスシリコンプロセスでこれらの回路をまとめてガラス基板等の絶縁基板上に作成することができ、ディスプレイ装置を簡易に作成することができる。

しかしながら図２２との対比により図２４に示すように、トランジスタＴＲ２にＮチャンネル型を適用して各画素１３を形成し、この画素１３による画素部１２でディスプレイ装置１１を構成した場合、トランジスタＴＲ２のソースが有機ＥＬ素子８に接続されることにより、図２３に示す電流電圧特性の変化によって、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓが変化することになる。これによりこの場合、使用により有機ＥＬ素子８に流れる電流が徐々に減少し、各画素の輝度が徐々に低下することになる。またこの図２４に示す構成では、トランジスタＴＲ２の特性のばらつきにより画素毎に発光輝度がばらつくことになる。なおこの発光輝度のばらつきは、表示画面における均一性を乱し、表示画面のムラ、ざらつきにより知覚される。

このためこのような有機ＥＬ素子の経時変化による発光輝度の低下、特性のばらつきによる発光輝度のばらつきを防止する工夫として図２５に示す構成が提案されている。

ここでこの図２５に示すディスプレイ装置２１において、画素部２２は、画素２３をマトリックス状に配置して形成される。ここで画素２３は、信号レベル保持用コンデンサＣ１の一端が有機ＥＬ素子８のアノードに接続され、書き込み信号ＷＳに応じてオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素２３は、書き込み信号ＷＳに応じて信号レベル保持用コンデンサＣ１の他端の電圧が、信号線ＳＩＧの信号レベルに設定される。

画素２３は、この信号レベル保持用コンデンサＣ１の両端がトランジスタＴＲ２のソース及びゲートに接続され、駆動パルス信号ＤＳによりオンオフ動作するトランジスタＴＲ３を介して、このトランジスタＴＲ２のドレインが電源Ｖｃｃに接続される。これにより画素２３は、ゲート電位が信号線ＳＩＧの信号レベルに設定されたソースフォロワ回路構成のトランジスタＴＲ２により有機ＥＬ素子８を駆動する。なおここでＶｃａｔは、有機ＥＬ素子８のカソード電位である。また駆動パルス信号ＤＳは、各画素２３の発光期間を制御するタイミング信号であり、ドライブスキャン回路（ＤＳＣＮ）２４Ｂで所定のサンプリングパルスを順次転送して生成される。

また画素２３は、それぞれ制御信号ＡＺ１、ＡＺ２によりオンオフ動作するトランジスタＴＲ４、ＴＲ５を介して、信号レベル保持用コンデンサＣ１の両端が所定の固定電位Ｖｏｆｓ、Ｖｓｓに接続される。ここでこれら制御信号ＡＺ１、ＡＺ２は、それぞれ垂直駆動回路２４に設けられた制御信号生成回路（ＡＺ１、ＡＺ２）２４Ｃ、２４Ｄで所定のサンプリングパルスを順次転送して生成されるタイミング信号である。

ここで図２６は、このディスプレイ装置２１における１つの画素２３のタイミングチャートである。なおこの図２６では、対応する信号によりオンオフ動作するトランジスタの符号を各信号に併記して示す。図２７に示すように、有機ＥＬ素子８を発光させる発光期間Ｔ１において、画素２３は、書き込み信号ＷＳ、制御信号ＡＺ１、ＡＺ２（図２６（Ａ）〜（Ｃ））の信号レベルが立ち下げられてトランジスタＴＲ１、ＴＲ４、ＴＲ５がオフ状態に設定されると共に、駆動パルス信号ＤＳ（図２６（Ｄ））信号レベルが立ち上げられてトランジスタＴＲ３がオン状態に設定される。

これにより画素２３は、信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓに応じた定電流回路をトランジスタＴＲ２、信号レベル保持用コンデンサＣ１で構成し、このゲートソース間電圧Ｖｇｓで決まるドレインソース電流Ｉｄｓで有機ＥＬ素子８を発光させ、有機ＥＬ素子８の経時変化による輝度低下が防止される。なおここでこのドレインソース電流Ｉｄｓは、図２２について説明した（１）式で表される。また以下においては、適宜、トランジスタをスイッチの符号で示す。

画素２３は、発光期間Ｔ１が終了すると、続く期間Ｔ２において、図２８に示すように、トランジスタＴＲ４、ＴＲ５がオン状態に設定される。これにより画素回路２３では、信号レベル保持用コンデンサＣ１の両端電位が所定の固定電位Ｖｏｆｓ、Ｖｓｓに設定され（図２６（Ｅ）及び（Ｆ））、これら固定電位Ｖｏｆｓ、Ｖｓｓの電位差Ｖｏｆｓ−Ｖｓｓによるゲートソース間電圧Ｖｇｓに応じたドレインソース電流Ｉｄｓが、トランジスタＴＲ２からトランジスタＴＲ５に流れる。なおこの期間Ｔ２の間、有機ＥＬ素子８の両端電位差が有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌより小さくなって有機ＥＬ素子８が発光しないように、またトランジスタＴＲ２が飽和領域で動作するように、固定電位Ｖｏｆｓ、Ｖｓｓが設定される。

続いて画素２３は、所定期間Ｔ３の間、図２９に示すように、トランジスタＴＲ５がオフ状態に設定される。これにより画素２３は、図２９において破線で示すように、トランジスタＴＲ２のドレインソース電流Ｉｄｓで信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側端電圧が上昇する。

ここで図３０に示すように、有機ＥＬ素子８は、ダイオードと容量Ｃｅｌのコンデンサとの並列回路で等価回路が表される。これによりトランジスタＴＲ２のドレインソース電流Ｉｄｓにより、トランジスタＴＲ２のソース電圧Ｖｓは、この期間Ｔ３において、図３１に示すように徐々に上昇し、トランジスタＴＲ２のゲートソース間電圧ＶｇｓがトランジスタＴＲ２のしきい値電圧Ｖｔｈとなると、上昇が停止する。これにより画素２３は、信号レベル保持用コンデンサＣ１の両端電位差が、トランジスタＴＲ２のしきい値電圧Ｖｔｈに設定され、信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側の端子電圧が、固定電位ＶｏｆｓからトランジスタＴＲ２のしきい値電圧Ｖｔｈを減算した電圧Ｖｏｆｓ−Ｖｔｈに設定される。なおここでこの状態で、有機ＥＬ素子８のアノード電位Ｖｅｌは、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈで表され、ディスプレイ装置２１では、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌとなるように固定電位Ｖｏｆｓが設定されて、この期間Ｔ３で有機ＥＬ素子８が発光しないように設定される。

続いて画素２３は、続く期間Ｔ４で、図３２に示すように、トランジスタＴＲ３、ＴＲ４が順次オフ状態に設定される。なおトランジスタＴＲ４より先にトランジスタＴＲ３をオフ状態に設定することで、トランジスタＴＲ２のゲート電圧Ｖｇの変動を抑圧することができる。また画素２３は、続いてトランジスタＴＲ１がオン状態に設定され、これにより信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側の端子電圧を電圧Ｖｏｆｓ−Ｖｔｈに設定した状態で、信号レベル保持用コンデンサＣ１のトランジスタＴＲ４側端の電圧を信号線ＳＩＧの信号レベルＶｓｉｇに設定する。

これにより画素２３では、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓが、信号線ＳＩＧの信号レベルＶｓｉｇにしきい値電圧Ｖｔｈを加算した電圧Ｖｓｉｇ＋Ｖｔｈに設定される。これによりディスプレイ装置２１では、トランジスタＴＲ２の特性の１つであるしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止することができる。

なおここでこの場合、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、正確には、次式で表される。ここでＣ２は、トランジスタＴＲ２のゲートソース間容量である。有機ＥＬ素子８の寄生容量Ｃｅｌは、信号レベル保持用コンデンサＣ１の容量、トランジスタＴＲ２のゲートソース間容量Ｃ２に比して大きければ、これによりトランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、実用上十分な精度で、電圧Ｖｓｉｇ＋Ｖｔｈに設定される。

画素２３は、続いて一定期間Ｔ５の間、図３３に示すように、トランジスタＴＲ１をオン状態に設定したままの状態で、トランジスタＴＲ３がオン状態に設定される。これにより画素２３は、信号レベル保持用コンデンサＣ１の両端電圧差によるゲートソース電圧ＶｇｓによりトランジスタＴＲ２がドレインソース電流Ｉｄｓを流出させる。このときトランジスタＴＲ２のソース電圧Ｖｓが、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔとの和電圧より小さく、有機ＥＬ素子８に流出する電流が小さい場合、図３４に示すように、トランジスタＴＲ２のドレインソース電流ＩｄｓによりトランジスタＴＲ２のソース電圧Ｖｓが電圧Ｖｓ０から徐々に上昇することになる。なおここで電圧Ｖｓ０は次式により表される。

ここでこのソース電圧Ｖｓの上昇速度は、トランジスタＴＲ２の移動度μに依存したものとなり、符号Ｖｓ１及びＶｓ２によりそれぞれ移動度が大きい場合と小さい場合とを示すように、移動度が大きい場合程、ソース電圧Ｖｓの上昇速度は速くなる。

これにより画素２３は、一定の期間Ｔ５の間だけ、トランジスタＴＲ１をオン状態に設定したままの状態で、トランジスタＴＲ３をオン状態に設定して、トランジスタＴＲ２の特性の１つである移動度のばらつきによる発光輝度のばらつきが防止される。

その後、画素２３は、図２７に示すように、トランジスタＴＲ１がオフ状態に設定され、しきい値電圧Ｖｔｈ、移動度μを補正して設定されたゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を駆動する。なおこれによりトランジスタＴＲ２のソース電圧Ｖｓは、トランジスタＴＲ１のオフにより、有機ＥＬ素子８にトランジスタＴＲ２のドレインソース電流Ｉｄｓが流れる電圧まで上昇して、有機ＥＬ素子８が発光を開始することになり、これに伴ってトランジスタＴＲ２のゲート電圧Ｖｇも上昇することになる。

この図２５に示す構成によれば、有機ＥＬ素子８の経時変化により発光輝度の低下を防止することができ、またトランジスタＴＲ２の特性のばらつきにより発光輝度のばらつきを防止することができる。

しかしながらこの図２５に示す構成の場合、１つの画素２３に対して、１本の信号線ＳＩＧ、制御信号ＡＺ２、ＡＺ１、駆動パルス信号ＤＳ、書き込み信号ＷＳによる４本の走査線、固定電位Ｖｃｃ、Ｖｏｆｓ、Ｖｓｓ、Ｖｃａｔの４本の配線パターンを設ける必要がある。従って赤色、青色、緑色の画素で走査線を共通化し、さらにカソード電圧Ｖｃａｔを別途、設けるようにしても、赤色、青色、緑色の１組の画素に、４本の走査線が必要になる。

これによりＮチャンネルトランジスタを用いた従来のディスプレイ装置では、走査線数が多くなる問題があった。なおこのように走査線数が多くなると、画素を高密度に効率良く配置することが困難になり、高精細のディスプレイ装置を、高い歩留まりで作成することが困難になる。
ＵＳＰ５，６８４，３６５ 特開平８−２３４６８３号公報

本発明は以上の点を考慮してなされたもので、従来に比して走査線数を少なくすることができるディスプレイ装置を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、前記画素が、信号レベル保持用コンデンサと、書き込み信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端を、信号線に接続する第１のトランジスタと、前記信号レベル保持用コンデンサの前記第１のトランジスタ側端をゲートに接続し、前記信号レベル保持用コンデンサの他端をソースに接続する第２のトランジスタと、カソードがカソード電位に保持され、アノードを前記第２のトランジスタのソースに接続する電流駆動型の自発光素子と、駆動パルス信号によりオンオフ動作して、前記第２のトランジスタのドレインを電源電圧に接続する第３のトランジスタと、制御信号によりオンオフ動作して、前記信号レベル保持用コンデンサの前記第１のトランジスタ側端を第１の固定電位に接続する第４のトランジスタと、前記信号レベル保持用コンデンサの他端に接続された第５のトランジスタとを有し、前記第５のトランジスタは、ゲートに第２の固定電位が接続され、ドレインに前記信号レベル保持用コンデンサの他端が接続され、ソースに前記駆動パルス信号が入力され、前記駆動回路は、前記書き込み信号、前記駆動パルス信号、前記制御信号を出力し、前記第３のトランジスタを選択的にオン状態に設定する第１の信号レベルと、前記第５のトランジスタを選択的にオン状態に設定する第２の信号レベルと、前記第３及び第５のトランジスタの双方をオフ状態に設定する第３の信号レベルとの３値により、前記駆動パルス信号を出力する。

また請求項７の発明は、画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置に適用して、前記画素が、信号レベル保持用コンデンサと、書き込み信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端を、信号線に接続する第１のトランジスタと、前記信号レベル保持用コンデンサの前記第１のトランジスタ側端をゲートに接続し、前記信号レベル保持用コンデンサの他端をソースに接続する第２のトランジスタと、カソードがカソード電位に保持され、アノードを前記第２のトランジスタのソースに接続する電流駆動型の自発光素子と、駆動パルス信号によりオンオフ動作して、前記第２のトランジスタのドレインを電源電圧に接続する第３のトランジスタと、前記信号レベル保持用コンデンサの他端に接続された第４のトランジスタとを有し、前記第４のトランジスタは、ゲートに第１の固定電位が接続され、ドレインに前記信号レベル保持用コンデンサの他端が接続され、ソースに前記駆動パルス信号が入力され、前記駆動回路は、前記書き込み信号、前記駆動パルス信号を出力し、前記第３のトランジスタを選択的にオン状態に設定する第１の信号レベルと、前記第４のトランジスタを選択的にオン状態に設定する第２の信号レベルと、前記第３及び第４のトランジスタの双方をオフ状態に設定する第３の信号レベルとの３値により、前記駆動パルス信号を出力し、第２の固定電位の期間を間に挟んで、前記信号線に接続された各画素の階調に対応する信号レベルに前記信号線の信号レベルを順次設定し、前記信号線で前記第２の固定電位が複数回繰り返される期間の間、前記書き込み信号により前記第１のトランジスタをオン状態に設定して、前記信号線で前記第２の固定電位が開始するタイミングで、前記駆動パルス信号を前記第１の信号レベルに設定すると共に、前記信号線で前記第２の固定電位が終了するタイミングで、前記駆動パルス信号を前記第３の信号レベルに設定する。

請求項１の構成によれば、第３及び第５の２つのトランジスタを１つの駆動パルス信号によりオンオフ制御するようにして、これら２つのトランジスタをそれぞれ個別の制御信号で制御する場合と同様に制御することができる。従って２つのトランジスタをそれぞれ個別の制御信号で制御する場合に比して、制御信号の伝送に使用する走査線の数を従来に比して少なくすることができる。

また請求項７の構成によれば、請求項１の構成を前提に、信号線を利用して第２の固定電位を設定することができ、さらに走査線の数を少なくすることができる。

本発明によれば、従来に比して走査線数を少なくすることができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
図１は、図２５との対比により本発明の実施例１のディスプレイ装置を示すブロック図である。このディスプレイ装置３１において、図２１、図２５等を用いて上述したディスプレイ装置１、１１、２１と同一の構成は対応する符号を付して示し、重複した説明は省略する。このディスプレイ装置３１は、全てのトランジスタがＮチャンネル型で形成され、アモルファスシリコンプロセスにより、透明絶縁基板であるガラス基板上に、画素部３２、水平駆動回路５、垂直駆動回路３４が一体に形成される。

ここで画素部３２は、画素３３をマトリックス状に配置して形成される。画素３３は、信号レベル保持用コンデンサＣ１の有機ＥＬ素子８側トランジスタＴＲ５のゲートが固定電位Ｖｉｎｉに接続され、このトランジスタＴＲ５のソースに駆動パルス信号ＤＳが接続されている点を除いて、図２５について上述したディスプレイ装置２１の画素２３と同一に構成される。これにより画素３３は、発光期間を制御するトランジスタＴＲ３と、特性のばらつき補正に使用するトランジスタＴＲ５とが、１つの制御信号でオンオフ制御され、全体として走査線数が３本に設定される。

垂直駆動回路３４は、それぞれライトスキャン回路（ＷＳＣＮ）３４Ａ、ドライブスキャン回路（ＤＳＣＮ）３４Ｂ、制御信号生成回路（ＡＺ１）３４Ｃで、書き込み信号ＷＳ、駆動パルス信号ＤＳ、制御信号ＡＺ１を生成する。またドライブスキャン回路（ＤＳＣＮ）３４Ｂでは、駆動パルス信号ＤＳを３値で出力することにより、トランジスタＴＲ３、ＴＲ５をそれぞれ選択的にオン状態に設定し、またこれらトランジスタＴＲ３、ＴＲ５の双方を同時にオフ状態に設定する。

ここで図２は、この画素３３の動作の説明に供するタイミングチャートである。なおこの図２においては、対応する信号によりオンオフ動作するトランジスタの符号を各信号に併記して示す。図３に示すように、有機ＥＬ素子８を発光させる発光期間Ｔ１１において、画素３３は、書き込み信号ＷＳ、制御信号ＡＺ１（図２（Ａ）及び（Ｂ））の信号レベルが立ち下げられてトランジスタＴＲ１、ＴＲ４がオフ状態に設定される。また駆動パルス信号ＤＳ（図２（Ｃ））の信号レベルが３値のうちで最も電圧の高い第１の信号レベルに立ち上げられてトランジスタＴＲ３、ＴＲ５がそれぞれオン状態及びオフ状態に設定される。なおこれによりこの駆動パルス信号ＤＳの第１の信号レベルは、トランジスタＴＲ３をオン動作させるトランジスタＴＲ３のゲート電圧以上に設定され、またトランジスタＴＲ５のゲート電位Ｖｉｎｉは、トランジスタＴＲ３をオン動作させるゲート電圧（すなわちトランジスタＴＲ３をオフ動作させるオフ電圧と、トランジスタＴＲ３のしきい値電圧の和電圧）に比して低い電圧であって、かつ後述する期間Ｔ２において、トランジスタＴＲ２のソース電圧Ｖｓを駆動パルス信号ＤＳの電圧Ｖｓｓに保持するように、この電圧ＶｓｓにトランジスタＴＲ５のしきい値電圧ＶｔｈＴ５を加算した電圧より大きな電圧に設定される。

これにより画素３３は、信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓに応じた定電流回路をトランジスタＴＲ２、信号レベル保持用コンデンサＣ１で構成し、ゲートソース間電圧Ｖｇｓで決まるドレインソース電流Ｉｄｓで有機ＥＬ素子８を発光させる。これによりこのディスプレイ装置３１は、有機ＥＬ素子８の経時変化による輝度低下を防止する。なおここでこのドレインソース電流Ｉｄｓは、（１）式で表される。

画素３３は、発光期間Ｔ１１が終了すると、続く一定期間Ｔ１２において、駆動パルス信号ＤＳの信号レベルが３値のうちで最も電圧の低い第２の信号レベルＶｓｓに立ち下げられ、これにより図４に示すように、トランジスタＴＲ３、ＴＲ５がオフ状態及びオン状態に設定される。ここで電圧Ｖｓｓは、トランジスタＴＲ５のオン動作により、トランジスタＴＲ２のソース電圧Ｖｓを電圧Ｖｓｓに設定する電圧に設定される。より具体的に、トランジスタＴＲ５のしきい値電圧Ｖｔｈ５、トランジスタＴＲ５のゲート電圧Ｖｉｎｉとの間で、Ｖｉｎｉ＞Ｖｔｈ５＋Ｖｓｓの関係が成立するように設定される。また電圧Ｖｓｓは、有機ＥＬ素子８のカソード電位Ｖｃａｔ、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌとの間で、Ｖｓｓ≦Ｖｔｈｅｌ＋Ｖｃａｔの関係が成立するように設定され、これによりこの期間Ｔ１２では、有機ＥＬ素子８が発光を停止するように設定される。

画素３３は、続いて期間Ｔ１３の間、制御信号ＡＺ１が立ち上げられ、図５に示すようにトランジスタＴＲ４がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１のトランジスタＴＲ４側端の電圧が、固定電位Ｖｏｆｓに設定される。

また画素３３は、続く期間Ｔ１４において、駆動パルス信号ＤＳが３値のうちで最も高い信号レベルに立ち上げられ、図６に示すように、トランジスタＴＲ３、ＴＲ５がそれぞれオン状態、オフ状態に設定される。これにより画素３３は、図７に示すように、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓが、トランジスタＴＲ５のしきい値電圧となるまで、トランジスタＴＲ２のドレインソース電流Ｉｄｓでソース電圧Ｖｓが上昇し、信号レベル保持用コンデンサＣ１の両端電位差が、トランジスタＴＲ２のしきい値電圧Ｖｔｈに設定される。なおここでトランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、この期間Ｔ１４の開始時点では、Ｖｏｆｓ−Ｖｓｓである。また有機ＥＬ素子８のアノード電位Ｖｅｌは、最終的にＶｅｌ＝Ｖｏｆｓ−Ｖｔｈとなり、このときＶｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌとなるように固定電位Ｖｏｆｓが設定される。またトランジスタＴＲ２のソース電圧Ｖｓは、Ｖｏｆｓ−Ｖｔｈで表される。

また画素３３は、続く期間Ｔ１５において、駆動パルス信号ＤＳが３値のうちで中間値の信号レベルＶｏｆｆに設定され、図８に示すように、トランジスタＴＲ３、ＴＲ５が共にオフ状態に設定される。なおここでこの中間値の信号レベルＶｏｆｆは、トランジスタＴＲ５のしきい値電圧ＶｔｈＴ５に対して、Ｖｉｎｉ−Ｖｏｆｆ＜ＶｔｈＴ５の関係を満足する値である。従ってこの期間Ｔ１５において、トランジスタＴＲ２のゲート電圧Ｖｇ、ソース電圧Ｖｓは、直前の期間Ｔ１４の終了時点の電圧に保持される。

画素３３は、続く期間Ｔ１６において、制御信号ＡＺ１が立ち下げられ、図９に示すようにトランジスタＴＲ４がオフ状態に設定される。また続いて書き込み信号ＷＳが立ち上げられ、トランジスタＴＲ１がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１のトランジスタＴＲ５側の端子電圧を電圧Ｖｏｆｓ−Ｖｔｈに設定した状態で、信号レベル保持用コンデンサＣ１の他端側の端子電圧を信号線ＳＩＧの信号レベルＶｓｉｇに設定する。

これにより画素３３では、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓが、信号線ＳＩＧの信号レベルＶｓｉｇにしきい値電圧Ｖｔｈを加算した電圧Ｖｓｉｇ＋Ｖｔｈに設定され、トランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきが防止される。

なおこの場合も、上述したと同様に、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、正確には、（２）式で表されるものの、有機ＥＬ素子８の寄生容量Ｃｅｌが、信号レベル保持用コンデンサＣ１の容量、トランジスタＴＲ２のゲートソース間容量Ｃ２に比して大きければ、トランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、実用上十分な精度で、電圧Ｖｓｉｇ＋Ｖｔｈに設定される。

画素３３は、続く期間Ｔ１７において、駆動パルス信号ＳＤの信号レベルが３値のうちで最も高い信号レベルに設定され、図１０に示すように、トランジスタＴＲ１をオン状態に設定したままの状態で、トランジスタＴＲ３がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１の両端電圧差によるゲートソース電圧ＶｇｓによりトランジスタＴＲ２がドレインソース電流Ｉｄａを流出させる。このときトランジスタＴＲ２のソース電圧Ｖｓが、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔとの和電圧より小さく、有機ＥＬ素子８に流出する電流が小さい場合、図３３、図３４ついて上述したと同様に、トランジスタＴＲ２のソース電圧Ｖｓが電圧Ｖｓ０から徐々に上昇し、このソース電圧Ｖｓの上昇速度が、トランジスタＴＲ２の移動度μに依存したものとなる。これにより画素３３は、トランジスタＴＲ１をオン状態に設定したままの状態で、トランジスタＴＲ３がオン状態に設定されて、トランジスタＴＲ２の移動度のばらつきが補正される。

その後、画素３３は、図３に示すように、トランジスタＴＲ１がオフ状態に設定され、しきい値電圧Ｖｔｈ、移動度μを補正して設定されたゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を駆動する。

（２）実施例の動作
以上の構成において、このディスプレイ装置３１では（図２）、垂直駆動回路３４による走査線の駆動により順次ライン単位で画素部３２の画素３３に信号線ＳＩＧの信号レベルが設定されると共に、この設定された信号レベルにより各画素３３が発光し、所望の画像が画素部３２で表示される。

すなわちディスプレイ装置３１では、トランジスタＴＲ１がオン状態に設定され、これにより信号線ＳＩＧの信号レベルが信号レベル保持用コンデンサＣ１にセットされる（図２、期間Ｔ１６）。またトランジスタＴＲ１、ＴＲ４、ＴＲ５をオフ状態に設定すると共に、トランジスタＴＲ３をオン状態に設定し、この信号レベル保持用コンデンサＣ１にセットされた電圧によりトランジスタＴＲ２で有機ＥＬ素子８を発光させる（図２、期間Ｔ１１）。

このディスプレイ装置３１では、この有機ＥＬ素子８を駆動するトランジスタＴＲ２のゲート及びソースに、信号レベル保持用コンデンサＣ１に両端が接続されて、このトランジスタＴＲ２のソースが有機ＥＬ素子８のアノードに接続されて画素３３が形成される。これによりこのディスプレイ装置３１では、信号レベル保持用コンデンサＣ１に信号線ＳＩＧの信号レベルがセットされた後、この信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓにより有機ＥＬ素子８を駆動し、このディスプレイ装置３１を構成する全てのトランジスタをＮチャンネル型で構成した場合であっても、有機ＥＬ素子８の経時変化による発光輝度の低下が防止される。

これに対して信号線ＳＩＧの信号レベルを信号レベル保持用コンデンサＣ１にセットする場合、トランジスタＴＲ３〜ＴＲ５のオンオフ制御により、有機ＥＬ素子８を駆動するトランジスタＴＲ２の特性を補正するように、信号レベル保持用コンデンサＣ１の両端電位をセットし、これによりトランジスタＴＲ２の特性のばらつきにより発光輝度のばらつきが防止される。

しかしながらこのようにトランジスタＴＲ３〜ＴＲ５のオンオフ制御する場合には、このオンオフ制御に３つの走査線が必要になり（図２５）、走査線数の増大により画素３３を高密度かつ効率良く配置できなくなる。

そこでこのディスプレイ装置３１では、トランジスタＴＲ１、ＴＲ４をそれぞれ書き込み信号ＷＳ、制御信号ＡＺ１で制御するようにして、トランジスタＴＲ３、ＴＲ５については、駆動パルス信号ＤＳにより制御するように構成される。

またトランジスタＴＲ５のゲート及びソースを固定電位Ｖｉｎｉ及び駆動パルス信号ＤＳに接続するようにして、トランジスタＴＲ３を選択的にオン状態に設定する第１の信号レベルと、トランジスタＴＲ５を選択的にオン状態に設定する第２の信号レベルと、トランジスタＴＲ３、ＴＲ５の双方をオフ状態に設定する第３の信号レベルとの３値により駆動パルス信号ＤＳを出力する。

これによりこのようにトランジスタＴＲ３、ＴＲ５を共通の制御信号でオンオフ制御する場合でも、トランジスタＴＲ３、ＴＲ５を個別の制御信号でオンオフ制御する場合と同様に、トランジスタＴＲ３、ＴＲ５を選択的に制御することができるようにし、走査線数を従来に比して低減する。

より具体的に、ディスプレイ装置３１では、駆動パルス信号ＤＳの第１の信号レベルが、トランジスタＴＲ３をオン状態に設定する電圧に設定され、これにより第１の信号レベルにより駆動パルス信号ＤＳを出力してトランジスタＴＲ３のみを選択的にオン状態に設定することができる。また駆動パルス信号の第２の信号レベルが、有機ＥＬ素子８を駆動するトランジスタＴＲ２のソース電圧Ｖｃを第２の信号レベルに保持する電圧Ｖｓｓに設定され、これによりトランジスタＴＲ５を選択的にオン状態に設定することができ、またさらにはトランジスタの特性の１つであるしきい値電圧Ｖｔｈのばらつきを補正することが可能となる。また駆動パルス信号ＤＳの第３の信号レベルが、トランジスタＴＲ２のゲート電圧ＶｇからトランジスタＴＲ２のしきい値電圧Ｖｔｈを減算した電圧より高い電圧に設定され、これによりトランジスタＴＲ３、ＴＲ５の双方をオフ状態に設定することができる。

またトランジスタＴＲ５のゲートに接続される固定電位Ｖｉｎｉが、第２の信号レベルＶｓｓにトランジスタＴＲ５のしきい値電圧ＶｔｈＴ５を加算した電圧より大きく、かつ第３のトランジスタＴＲ３をオフ動作させるゲート電圧に、トランジスタＴＲ５のしきい値電圧を加算した和電圧より小さい電圧であるように設定され、これによってもトランジスタＴＲ３、ＴＲ５を１つの制御信号で選択的に制御することができる。

また信号線ＳＩＧの信号レベルを信号保持用コンデンサＣ１にセットする場合には、始めに駆動パルス信号ＤＳを第２の信号レベルＶｓｓに設定して有機ＥＬ素子８の発光を停止した後、トランジスタＴＲ４をオン状態に設定して信号レベル保持用コンデンサＣ１のトランジスタＴＲ４側端の電圧が固定電位Ｖｏｆｓに設定される。その後、駆動パルス信号ＤＳを第１の信号レベルに設定し、これにより固定電位Ｖｏｆｓを基準にして信号レベル保持用コンデンサＣ１の両端電位差が有機ＥＬ素子８を駆動するトランジスタＴＲ２のしきい値電圧Ｖｔｈとほぼ等しい電圧に設定される。

ディスプレイ装置３１では、このようにして信号レベル保持用コンデンサＣ１にトランジスタＴＲ２のしきい値電圧Ｖｔｈをセットすると、駆動パルス信号ＤＳを第３の信号レベルに設定してトランジスタＴＲ３、ＴＲ５がオフ状態に設定され、またトランジスタＴＲ４、トランジスタＴＲ１をオフ状態及びオン状態に設定し、信号レベル保持用コンデンサＣ１のトランジスタＴＲ４側端の電位が信号線ＳＩＧの信号レベルＶｓｉｇに設定される。これによりディスプレイ装置３１では、トランジスタＴＲ２のしきい値電圧Ｖｔｈで補正して、信号レベル保持用コンデンサＣ１に信号線ＳＩＧの信号レベルＶｓｉｇをセットすることができ、トランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきが防止される。

また続いて、トランジスタＴＲ１、ＴＲ４、ＴＲ５及びトランジスタＴＲ３をそれぞれオフ状態及びオン状態に設定して、この信号レベル保持用コンデンサＣ１にセットされた電圧により有機ＥＬ素子８を発光させる際に、駆動パルス信号ＤＳを第１の信号レベルに立ち上げた後、一定期間経過して、トランジスタＴＲ１をオフ状態に設定することにより、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２の移動度で補正することができ、トランジスタＴＲ２の移動度のばらつきによる発光輝度のばらつきが防止される。

（３）実施例の効果
以上の構成によれば、発光素子８を駆動するトランジスタＴＲ２を駆動用の電源に接続するトランジスタＴＲ３と、この発光素子８を駆動するトランジスタＴＲ２のソース電圧を所定電圧にセットするトランジスタＴＲ５とを３値による共通の制御信号で制御することにより、従来に比して走査線数を少なくすることができる。

またさらにこの３値による第２の信号レベルを第２のトランジスタＴＲ２のソース電圧を第２の信号レベルに保持する電圧Ｖｓｓに設定し、第３の信号レベルを第２のトランジスタＴＲ２のゲート電圧からしきい値電圧Ｖｔｈを減算した電圧より高い電圧に設定することにより、トランジスタＴＲ３、ＴＲ５を選択的にオフ状態に設定して、さらには双方をオフ状態に設定して、種々の特性のばらつき等を補正して走査線の信号レベルにより発光素子８を発光させることができる。

またトランジスタＴＲ５の固定電位Ｖｉｎｉが、第２の信号レベルにトランジスタＴＲ５のしきい値電圧ＶｔｈＴ５を加算した電圧より大きく、かつトランジスタＴＲ３をオフ動作させるゲート電圧に、トランジスタＴＲ５のしきい値電圧を加算した和電圧より小さい電圧であることにより、トランジスタＴＲ３、ＴＲ５を１つの制御信号で確実に制御することができる。

また信号レベル保持用コンデンサＣ１にトランジスタＴＲ２のしきい値電圧Ｖｔｈをセットした後、信号線ＳＩＧの信号レベルＶｓｉｇをセットすることにより、トランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止することができる。

また信号レベル保持用コンデンサＣ１にセットされた電圧により有機ＥＬ素子８を発光させる際に、駆動パルス信号ＤＳを第１の信号レベルに立ち上げた後、一定期間経過して、トランジスタＴＲ１をオフ状態に設定することにより、トランジスタＴＲ２の移動度のばらつきによる発光輝度のばらつきを防止することができる。

また画素回路、駆動回路のトランジスタの全てをＮチャンネル型のトランジスタで形成し、アモルファスシリコンプロセスにより絶縁基板上に形成することにより、簡易な工程でディスプレイ装置を製造することができる。

図１１は、図１との対比により本発明の実施例２のディスプレイ装置を示すブロック図である。このディスプレイ装置４１において、図１のディスプレイ装置３１と同一の構成は対応する符号を付して示し、重複した説明は省略する。このディスプレイ装置４１は、全てのトランジスタがＮチャンネル型で形成され、アモルファスシリコンプロセスにより、透明絶縁基板であるガラス基板上に、画素部４２、水平駆動回路４５、垂直駆動回路４４が一体に形成される。

ここで水平駆動回路４５は、水平セレクタ（ＨＳＥＬ）４５Ａにより、所定のサンプリングパルスをクロックで順次転送してタイミング信号を生成し、このタイミング信号を基準にして各信号線ＳＩＧを入力信号Ｓ１の信号レベルに設定する。このとき図１との対比により図１２に示すように、１水平走査期間（１Ｈ）のほぼ前半の期間の間、信号線ＳＩＧの信号レベルを実施例１について上述した固定電位Ｖｏｆｓに設定し、続く１水平走査期間のほぼ後半の期間の間、信号線ＳＩＧの信号レベルを対応する画素４４の階調に対応する信号レベルＶｓｉｇに設定する（図１２（Ａ））。

またこの水平駆動回路５５の構成に対応して垂直駆動回路４４は、固定電位Ｖｏｆｓの制御に係る制御信号ＡＺ１を出力する制御信号生成回路（ＡＺ１）が省略されて、ライトスキャン回路（ＷＳＣＮ）４４Ａ、ドライブスキャン回路（ＤＳＣＮ）４４Ｂによりそれぞれ書き込み信号ＷＳ、駆動パルス信号ＤＳを生成する。

また画素部４２は、画素４３をマトリックス状に配置して形成される。各画素４３は、固定電位Ｖｏｆｓのオンオフ制御に係るトランジスタＴＲ４が省略されて、トランジスタＴＲ１〜ＴＲ３、ＴＲ５、信号レベル保持用コンデンサＣ１、有機ＥＬ素子８により構成される。

画素４３は、図１３に示すように、有機ＥＬ素子８を発光させる発光期間Ｔ２１において、書き込み信号ＷＳ（図２（Ｂ））の信号レベルが立ち下げられてトランジスタＴＲ１がオフ状態に設定される。また駆動パルス信号ＤＳ（図２（Ｃ））の信号レベルが第１の信号レベルに立ち上げられてトランジスタＴＲ３、ＴＲ５がそれぞれオン状態及びオフ状態に設定される。これにより画素４３は、信号レベル保持用コンデンサＣ１の両端電位差によるゲートソース間電圧Ｖｇｓに応じた定電流回路をトランジスタＴＲ２、信号レベル保持用コンデンサＣ１で構成し、ゲートソース間電圧Ｖｇｓで決まるドレインソース電流Ｉｄｓで有機ＥＬ素子８を発光させる。

画素４３は、発光期間Ｔ２１が終了すると、続く一定期間Ｔ２２において、駆動パルス信号ＤＳが第２の信号レベルＶｓｓに立ち下げられ、これにより図１４に示すように、トランジスタＴＲ３、ＴＲ５がオフ状態及びオン状態に設定され、有機ＥＬ素子８の発光が停止する。またトランジスタＴＲ２のソース電圧Ｖｓを第２の信号レベルである電圧Ｖｓｓに設定する。

画素４３は、続く期間Ｔ２３において、信号線ＳＩＧの信号レベルが電位Ｖｏｆｓに設定されている期間で、書き込み信号ＷＳの信号レベルが立ち上げられ、図１５に示すようにトランジスタＴＲ１がオン状態に設定される。これにより画素３３は、信号レベル保持用コンデンサＣ１のトランジスタＴＲ２側端の電圧が、固定電位Ｖｏｆｓに設定される。

続いて画素４３は、発光期間Ｔ２１を開始する時点から所定数の水平走査期間だけ逆上った時点の、信号線ＳＩＧの信号レベルが固定電位Ｖｏｆｓに設定されている期間で、駆動パルス信号ＤＳが第１の信号レベルに立ち上げられ、図１６に示すようにトランジスタＴＲ３、ＴＲ５がオン状態、オフ状態に設定される。これにより図６について上述したと同様にして、駆動パルス信号ＤＳが第１の信号レベルに保持されている期間の間、画素４３は、信号レベル保持用コンデンサＣ１の両端電位差がトランジスタＴＲ２のしきい値電圧Ｖｔｈとなる方向に、トランジスタＴＲ２のソース電圧Ｖｓが徐々に上昇する。

なおこの図１６に示す状態において、画素４３は、実施例１について上述したと同様に、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌに保持され、トランジスタＴＲ２のドレインソース電流Ｉｄｓは、信号レベル保持用コンデンサＣ１と、有機ＥＬ素子８の容量を充電するために使用され、有機ＥＬ素子８は発光を停止した状態に保持される。

画素４３は、続いて信号線ＳＩＧの信号レベルが階調に対応する信号レベルＶｓｉｇに立ち上がるタイミングで、駆動パルス信号ＤＳの信号レベルが第３の信号レベルに設定され、これにより図１７に示すように、トランジスタＴＲ３、ＴＲ５がオフ状態に設定される。なおこの場合、トランジスタＴＲ２のソース電圧Ｖｓの変化は、次式により表されることになる。

また、一定期間経過後、再び信号線ＳＩＧの信号レベルは固定電位Ｖｏｆｓに設定され、トランジスタＴＲ２のゲートに入力される。この場合、トランジスタＴＲ２のソース電圧Ｖｓの変化は次式により表されることになる。

なおこれらの動作の前後において、トランジスタＴＲ２のソース電圧は変化しない。

画素４３は、駆動パルス信号ＤＳを第１の信号レベルに設定した図１６に示す状態と、駆動パルス信号ＤＳを第３の信号レベルに設定した図１７に示す状態とが所定回数だけ繰り返され、徐々にトランジスタＴＲ２のソース電圧Ｖｓを立ち上げて、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定する。これにより図１２に示す例では、期間ＴＡ、ＴＢ、ＴＣとで、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定する。なお図１８は、信号線ＳＩＧの信号レベル及び駆動パルス信号ＤＳを長時間、固定電位Ｖｏｆｓ及び第１の信号レベルに保持した場合の、トランジスタＴＲ２のソース電圧の変化を示す特性曲線図であり、最終的にトランジスタＴＲ２のゲートソース間電圧Ｖｇｓは、しきい値電圧Ｖｔｈとなる。なおこれによりディスプレイ装置４１は、信号レベル保持用コンデンサＣ１の両端電位差をトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定するのに十分な回数だけ、図１６及び図１７に示す状態を繰り返すように設定される。

このようにして画素４３は、期間Ｔ２３において、トランジスタＴＲ２のしきい値電圧Ｖｔｈを信号レベル保持用コンデンサＣ１にセットすると、発光期間Ｔ２１が開始する直前で、信号線ＳＩＧの信号レベルが対応する画素の信号レベルＶｓｉｇに立ち上がった後、駆動パルス信号ＤＳの信号レベルが第３の信号レベルに設定され、これにより図１９に示すように、信号レベル保持用コンデンサＣ１の一端の電圧が信号線の信号レベルに設定される。また信号線ＳＩＧの信号レベルが、対応する画素の信号レベルに設定されている期間で、駆動パルス信号ＤＳの信号レベルが第３の信号レベルから第１の信号レベルに立ち上げられ、信号レベル保持用コンデンサＣ１に信号線ＳＩＧの信号レベルがサンプルホールドされる。

その後、画素４３は、書き込み信号ＷＳが立ち下げられ、図１３に示すように、トランジスタＴＲ１がオフ状態に設定されて発光期間Ｔ２１を再開する。これにより画素４３は、駆動パルス信号ＤＳの信号レベルが第３の信号レベルから第１の信号レベルに立ち上げられた後、書き込み信号ＷＳが立ち下げられるまでの期間Ｔ２４の間で、図２０に示すように、トランジスタＴＲ２の移動度に依存してトランジスタＴＲ２のソース電圧Ｖｓが変化してトランジスタＴＲ２の移動度のばらつきが補正される。

この実施例によれば、実施例１の構成を前提に、固定電位Ｖｏｆｓを間に挟んで、信号線の信号レベルを順次各画素の階調を示す信号レベルに設定するようにし、またこの信号線の設定に対応するように、駆動パルス信号の信号レベルを第１及び第３の信号レベルで切り換えることにより、トランジスタＴＲ２のしきい値電圧をばらつきによる発光輝度のばらつきを防止するようにして、さらに一段と走査線の数を少なくすることができる。また画素回路を構成するトランジスタの数も少なくすることができる。またこの駆動パルス信号の信号レベルの切り換えを複数回、繰り返すことにより、十分な時間をかけてトランジスタＴＲ２のしきい値電圧を信号レベル保持用コンデンサにセットすることができ、これにより確実にトランジスタＴＲ２のしきい値電圧のばらつきによる発光輝度のばらつきを防止することができる。

またこの実施例においても、駆動信号の第２の信号レベルを第２のトランジスタＴＲ２のソース電圧を第２の信号レベルに保持する電圧Ｖｓｓに設定し、第３の信号レベルを第２のトランジスタＴＲ２のゲート電圧からしきい値電圧Ｖｔｈを減算した電圧より高い電圧に設定することにより、トランジスタＴＲ３、ＴＲ５を選択的にオフ状態に設定して、さらには双方をオフ状態に設定して、種々の特性のばらつきによる発光輝度のばらつきを防止することができる。

またトランジスタＴＲ５の固定電位Ｖｉｎｉが、第２の信号レベルにトランジスタＴＲ５のしきい値電圧ＶｔｈＴ５を加算した電圧より大きく、かつトランジスタＴＲ３をオフ動作させるゲート電圧に、トランジスタＴＲ５のしきい値電圧を加算した和電圧より小さい電圧であることにより、トランジスタＴＲ３、ＴＲ５を１つの制御信号で確実に制御することができる。

また発光期間の開始の直前で、駆動パルス信号の信号レベルを第１の信号レベルに設定した後、書き込み信号により第１のトランジスタをオフ動作させることにより、トランジスタＴＲ２の移動度のばらつきによる発光輝度のばらつきを防止することができる。

また画素回路、駆動回路のトランジスタの全てをＮチャンネル型のトランジスタで形成し、アモルファスシリコンプロセスにより絶縁基板上に形成することにより、簡易な工程でディスプレイ装置を製造することができる。

なお上述の実施例においては、有機ＥＬ素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。

本発明は、ディスプレイ装置に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光型素子のディスプレイ装置に適用することができる。

本発明の実施例１のディスプレイ装置を示すブロック図である。 図１のディスプレイ装置のタイミングチャートである。 図２の期間Ｔ１１における画素の設定を示す接続図である。 図２の期間Ｔ１２における画素の設定を示す接続図である。 図２の期間Ｔ１３における画素の設定を示す接続図である。 図２の期間Ｔ１４における画素の設定を示す接続図である。 しきい値電圧の補正の説明に供する特性曲線図である。 図２の期間Ｔ１５における画素の設定を示す接続図である。 図２の期間Ｔ１６における画素の設定を示す接続図である。 図２の期間Ｔ１７における画素の設定を示す接続図である。 本発明の実施例２のディスプレイ装置を示すブロック図である。 図１１のディスプレイ装置のタイミングチャートである。 図１２の期間Ｔ２１における画素の設定を示す接続図である。 図１２の期間Ｔ２２における画素の設定を示す接続図である。 図１２の期間Ｔ２３における画素の設定を示す接続図である。 図１５の続きの設定を示す接続図である。 図１６の続きの設定を示す接続図である。 しきい値電圧の補正の説明に供する特性曲線図である。 図１２の期間Ｔ２４における画素の設定を示す接続図である。 移動度の補正の説明に供する特性曲線図である。 従来のディスプレイ装置を示すブロック図である。 図２１のディスプレイ装置を詳細に示すブロック図である。 有機ＥＬ素子の経時変化を示す特性曲線図である。 図２２の構成にＮチャンネルトランジスタを使用した場合を示すブロック図である。 Ｎチャンネルトランジスタを用いた従来のディスプレイ装置を示す接続図である。 図２５のディスプレイ装置のタイミングチャートである。 図２６の期間Ｔ１における画素の設定を示す接続図である。 図２６の期間Ｔ２における画素の設定を示す接続図である。 図２６の期間Ｔ３における画素の設定を示す接続図である。 図３２の続きを示す接続図である。 しきい値電圧の補正の説明に供する特性曲線図である。 図２６の期間Ｔ４における画素の設定を示す接続図である。 図２６の期間Ｔ５における画素の設定を示す接続図である。 移動度の補正の説明に供する特性曲線図である。

符号の説明

１、１１、２１、３１、４１……ディスプレイ装置、２、１２、２２、３２、４２……画素部、３、１３、２３、３３、４３……画素、４、２４、３４、４４……垂直駆動回路、５、４５、５５……水平駆動回路、８……有機ＥＬ素子、Ｃ１……信号レベル保持用コンデンサ、ＴＲ１〜ＴＲ５……トランジスタ

Claims (11)

1. 画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
   前記画素が、
   信号レベル保持用コンデンサと、
   書き込み信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端を、信号線に接続する第１のトランジスタと、
   前記信号レベル保持用コンデンサの前記第１のトランジスタ側端をゲートに接続し、前記信号レベル保持用コンデンサの他端をソースに接続する第２のトランジスタと、
   カソードがカソード電位に保持され、アノードを前記第２のトランジスタのソースに接続する電流駆動型の自発光素子と、
   駆動パルス信号によりオンオフ動作して、前記第２のトランジスタのドレインを電源電圧に接続する第３のトランジスタと、
   制御信号によりオンオフ動作して、前記信号レベル保持用コンデンサの前記第１のトランジスタ側端を第１の固定電位に接続する第４のトランジスタと、
   前記信号レベル保持用コンデンサの他端に接続された第５のトランジスタとを有し、
   前記第５のトランジスタは、
   ゲートに第２の固定電位が接続され、
   ドレインに前記信号レベル保持用コンデンサの他端が接続され、
   ソースに前記駆動パルス信号が入力され、
   前記駆動回路は、
   前記書き込み信号、前記駆動パルス信号、前記制御信号を出力し、
   前記第３のトランジスタを選択的にオン状態に設定する第１の信号レベルと、前記第５のトランジスタを選択的にオン状態に設定する第２の信号レベルと、前記第３及び第５のトランジスタの双方をオフ状態に設定する第３の信号レベルとの３値により、前記駆動パルス信号を出力する
   ディスプレイ装置。
2. 前記第１の信号レベルが、
   前記第３のトランジスタをオン状態に設定する電圧であり、
   前記第２の信号レベルが、
   前記第２のトランジスタのソース電圧を、前記第２の信号レベルに保持する電圧であり、
   前記第３の信号レベルが、
   前記第２のトランジスタのゲート電圧から前記第２のトランジスタのしきい値電圧を減算した電圧より高い電圧である
   請求項１に記載のディスプレイ装置。
3. 前記第２の固定電位が、
   前記第２の信号レベルに前記第５のトランジスタのしきい値電圧を加算した電圧より大きく、
   かつ前記第３のトランジスタをオフ動作させる前記第３のトランジスタのゲート電圧に、前記第５のトランジスタのしきい値電圧を加算した和電圧より小さい電圧である
   請求項１に記載のディスプレイ装置。
4. 前記駆動回路は、
   第１〜第５の期間の設定を順次循環的に繰り返して、前記画素部を駆動し、
   前記第１の期間の間、
   前記書き込み信号及び前記制御信号により、前記第１、第４のトランジスタをオフ状態に設定すると共に、前記駆動パルス信号を前記第１の信号レベルに設定して前記第３及び第５のトランジスタをオン状態及びオフ状態に設定することにより、前記信号レベル保持用コンデンサの両端電位差によるゲートソース間電圧に応じた電流値により前記第２のトランジスタで前記自発光素子を駆動して前記自発光素子を発光させ、
   前記第２の期間の間、
   前記駆動パルス信号を前記第２の信号レベルに設定して前記自発光素子の発光を停止し、
   前記第３の期間の間、
   前記制御信号により、前記第４のトランジスタをオン状態に設定し、
   前記第４の期間の間、
   前記駆動パルス信号を前記第１の信号レベルに設定し、前記信号レベル保持用コンデンサの両端電位差を前記第２のトランジスタのしきい値電圧とほぼ等しい電圧に設定し、
   前記第５の期間の間、
   前記駆動パルス信号を前記第３の信号レベルに設定すると共に、前記書き込み信号、前記制御信号により、前記第３〜第５のトランジスタ及び前記第１のトランジスタをオフ状態及びオン状態に設定し、前記信号レベル保持用コンデンサの前記第１のトランジスタ側端の電位を、前記信号線の信号レベルに設定する
   請求項１に記載のディスプレイ装置。
5. 前記駆動回路は、
   前記第５の期間から前記第１の期間に遷移する際に、前記駆動パルス信号を前記第１の信号レベルに立ち上げた後、一定期間経過して、前記書き込み信号により前記第１のトランジスタをオフ状態に設定する
   請求項４に記載のディスプレイ装置。
6. 前記画素、前記駆動回路のトランジスタの全てが、
   Ｎチャンネル型のトランジスタであり、
   前記画素、前記駆動回路が、
   アモルファスシリコンプロセスにより絶縁基板上に形成された
   請求項１に記載のディスプレイ装置。
7. 画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
   前記画素が、
   信号レベル保持用コンデンサと、
   書き込み信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端を、信号線に接続する第１のトランジスタと、
   前記信号レベル保持用コンデンサの前記第１のトランジスタ側端をゲートに接続し、前記信号レベル保持用コンデンサの他端をソースに接続する第２のトランジスタと、
   カソードがカソード電位に保持され、アノードを前記第２のトランジスタのソースに接続する電流駆動型の自発光素子と、
   駆動パルス信号によりオンオフ動作して、前記第２のトランジスタのドレインを電源電圧に接続する第３のトランジスタと、
   前記信号レベル保持用コンデンサの他端に接続された第４のトランジスタとを有し、
   前記第４のトランジスタは、
   ゲートに第１の固定電位が接続され、
   ドレインに前記信号レベル保持用コンデンサの他端が接続され、
   ソースに前記駆動パルス信号が入力され、
   前記駆動回路は、
   前記書き込み信号、前記駆動パルス信号を出力し、
   前記第３のトランジスタを選択的にオン状態に設定する第１の信号レベルと、前記第４のトランジスタを選択的にオン状態に設定する第２の信号レベルと、前記第３及び第４のトランジスタの双方をオフ状態に設定する第３の信号レベルとの３値により、前記駆動パルス信号を出力し、
   第２の固定電位の期間を間に挟んで、前記信号線に接続された各画素の階調に対応する信号レベルに前記信号線の信号レベルを順次設定し、
   前記信号線で前記第２の固定電位が複数回繰り返される期間の間、
   前記書き込み信号により前記第１のトランジスタをオン状態に設定して、前記信号線で前記第２の固定電位が開始するタイミングで、前記駆動パルス信号を前記第１の信号レベルに設定すると共に、前記信号線で前記第２の固定電位が終了するタイミングで、前記駆動パルス信号を前記第３の信号レベルに設定する
   ディスプレイ装置。
8. 前記第１の信号レベルが、
   前記第３のトランジスタをオン状態に設定する電圧であり、
   前記第２の信号レベルが、
   前記第２のトランジスタのソース電圧を、前記第２の信号レベルに保持する電圧であり、
   前記第３の信号レベルが、
   前記第２のトランジスタのゲート電圧から前記第２のトランジスタのしきい値電圧を減算した電圧より高い電圧である
   請求項７に記載のディスプレイ装置。
9. 前記第１の固定電位が、
   前記第２の信号レベルに前記第４のトランジスタのしきい値電圧を加算した電圧より大きく、
   かつ前記第３のトランジスタをオフ動作させる前記第３のトランジスタのゲート電圧に、前記第４のトランジスタのしきい値電圧を加算した和電圧より小さい電圧である
   請求項７に記載のディスプレイ装置。
10. 前記駆動回路は、
    前記信号線で前記第２の固定電位が複数回繰り返される期間の経過後、前記信号線における前記画素の階調に対応する信号レベルの期間で、前記駆動パルス信号の信号レベルを前記第１の信号レベルに設定した後、前記書き込み信号により前記第１のトランジスタをオフ動作させる
    請求項７に記載のディスプレイ装置。
11. 前記画素、前記駆動回路のトランジスタの全てが、
    Ｎチャンネル型のトランジスタであり、
    前記画素、前記駆動回路が、
    アモルファスシリコンプロセスにより絶縁基板上に形成された
    請求項７に記載のディスプレイ装置。

Images