JP4314638B2 - 表示装置及びその駆動制御方法 - Google Patents

Description

本発明は、表示装置及びその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型（又は、電流制御型）の発光素子を、複数配列してなる表示パネル（表示画素アレイ）を備えた表示装置及びその駆動制御方法に関する。

近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、あるいは、発光ダイオード（ＬＥＤ）等のような電流駆動型の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ）の研究開発が盛んに行われている。

特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイにおいては、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性も少なく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

そして、このような発光素子型ディスプレイにおいては、表示画素ごとに設けられた発光素子の発光状態を制御するための制御回路や制御方法が種々提案されている。例えば、特許文献１等には、表示パネルを構成する表示画素ごとに、発光素子に加えて、当該発光素子を発光駆動制御するための複数のスイッチング素子（トランジスタ）からなる画素回路（画素駆動回路）を備えた構成が記載されている。

図１３は、従来技術における発光素子型ディスプレイに適用可能な表示画素（画素駆動回路及び発光素子）の構成例を示す等価回路図である。
図１３に示すように、特許文献１等に記載された表示画素ＥＭｐは、相互に並行して配設された一対の走査ラインＳＬｐ１、ＳＬｐ２とデータラインＤＬｐとの各交点近傍に、ゲート端子が走査ラインＳＬｐ１に、ソース端子及びドレイン端子がデータラインＤＬｐ及び接点Ｎｐ１に各々接続されたトランジスタＴｒ１１１と、ゲート端子が走査ラインＳＬｐ２に、ソース端子及びドレイン端子が接点Ｎｐ１及び接点Ｎｐ２に各々接続されたトランジスタＴｒ１１２と、ゲート端子が接点Ｎｐ２に、ドレイン端子が接点Ｎｐ１に各々接続され、ソース端子に高電位電圧Ｖddが印加されたトランジスタＴｒ１１３と、ゲート端子が接点Ｎｐ２に接続され、ソース端子に高電位電圧Ｖddが印加されたトランジスタＴｒ１１４と、を備えた画素駆動回路ＤＣｐ、及び、該画素駆動回路ＤＣｐのトランジスタＴｒ１１４のドレイン端子にアノード端子が接続され、カソード端子に接地電位が印加された有機ＥＬ素子ＯＬＥＤを有して構成されている。

ここで、トランジスタＴｒ１１１はｎチャネル型の電界効果型トランジスタ（薄膜トランジスタ）により構成され、トランジスタＴｒ１１２乃至Ｔｒ１１４はｐチャネル型の電界効果型トランジスタにより構成されている。また、ＣＰは、トランジスタＴｒ１１３及びＴｒ１１４のゲート−ソース間に形成されるキャパシタ（寄生容量又は付加容量）である。

そして、このような画素駆動回路ＤＣｐを有する表示画素ＥＭｐにおいては、まず、走査ラインＳＬｐ１にハイレベルの走査信号Ｖsel1を、走査ラインＳＬｐ２にローレベルの走査信号Ｖsel2を各々印加することにより、トランジスタＴｒ１１１、Ｔｒ１１２及びＴｒ１１３がオン動作して表示画素ＥＭｐが選択状態に設定される。この選択タイミングに同期して、データラインＤＬｐに供給された表示データに応じた階調電流Ｉpixが上記トランジスタＴｒ１１１及びＴｒ１１３を介して流れる。このとき、トランジスタＴｒ１１２によりトランジスタＴｒ１１３のゲート・ドレイン間が電気的に短絡されているため、トランジスタＴｒ１１３は飽和領域で動作する。

これにより、階調電流Ｉpixの電流レベルがトランジスタＴｒ１１３により電圧レベルに変換されてゲート−ソース間（接点Ｎｐ２）に所定の電圧が生じ、この電圧に応じてトランジスタＴｒ１１４がオン動作して、高電位電圧Ｖddから所定の発光駆動電流がトランジスタＴｒ１１４を介して有機ＥＬ素子ＯＬＥＤに流れ、有機ＥＬ素子ＯＬＥＤが当該発光駆動電流に応じた輝度階調で発光動作する。

次いで、走査ラインＳＬｐ２にハイレベルの走査信号Ｖsel2を印加すると、トランジスタＴｒ１１２がオフ動作することにより、トランジスタＴｒ１１３のゲート−ソース間に生じた電圧がキャパシタＣＰにより保持され、次いで、走査ラインＳＬｐ１にローレベルの走査信号Ｖsel1を印加すると、トランジスタＴｒ１１１がオフ動作することにより、データラインＤＬｐと画素駆動回路ＤＣｐとが電気的に遮断される。これにより、上記キャパシタＣＰに保持された電圧（電位差）により、トランジスタＴｒ１１４が継続してオン動作し、高電位電圧Ｖddから所定の発光駆動電流がトランジスタＴｒ１１４を介して有機ＥＬ素子ＯＬＥＤに流れ、有機ＥＬ素子ＯＬＥＤの発光動作が継続される。

このような画素駆動回路ＤＣｐにおける駆動制御方法は、各表示画素ＥＭｐ（トランジスタＴｒ１１３のソース−ドレイン間）に表示データに応じて電流値を指定した階調電流Ｉpixを供給し、該電流値に応じて保持される電圧に基づいて、有機ＥＬ素子ＯＬＥＤに流す発光駆動電流を制御して、所定の輝度階調で発光動作させていることから、電流指定型（又は、電流印加型）の階調制御方法と呼ばれている。

このような電流指定型の階調制御方法に対応した画素駆動回路ＤＣｐを備えた表示装置においては、各表示画素に供給される表示データに応じた階調電流Ｉpixの電流レベルを電圧レベルに変換するトランジスタＴｒ１１３（電流／電圧変換用トランジスタ）と、当該電圧レベル（接点Ｎｐ２の電位、又は、キャパシタＣＰに保持された電圧）に基づいて有機ＥＬ素子ＯＬＥＤに所定の電流値の駆動電流を供給するトランジスタＴｒ１１４（発光駆動用トランジスタ）と、を備え、これらのトランジスタがカレントミラー回路接続された回路構成を有しているので、トランジスタＴｒ１１３、Ｔｒ１１４の素子特性（例えば閾値電圧等）の変動やバラツキが生じた場合であっても、有機ＥＬ素子に供給される駆動電流への影響を抑制することができ、長期にわたり安定的に表示データに応じた適切な輝度階調での発光動作を実現することができるという利点を有している。

これにより、画素駆動回路ＤＣｐに適用するトランジスタとして、素子特性（閾値電圧）の変動が比較的大きいとされるアモルファスシリコントランジスタを適用することができるので、アモルファスシリコン特有の高い生産性や均一性を有する製造プロセスを用いつつ、発光特性や表示画質に優れた表示装置を実現することができる。

特開２００１−１４７６５９号公報 （第７頁〜第８頁、図１）

しかしながら、上述したような画素駆動回路を適用した表示装置においては、以下に示すような問題を有していた。
（１）電流指定型の階調制御方法においては、上述したように、各表示画素に表示データに応じた電流値を指定して階調電流を供給することにより、有機ＥＬ素子に流す発光駆動電流の電流値を設定しているため、表示データの書込動作における表示装置の消費電力が大きくなるという問題を有している。

（２）一方、大型の表示パネルを備えたテレビジョンやモニタ等の電子機器においては、表示パネルに配設されるデータラインの配線長が長くなるとともに、当該データラインに接続される表示画素の数が増加することになる。ここで、上記電流指定型の階調制御方法においては、各表示画素に表示データを書き込む動作は、電流値が指定された階調電流によりデータラインに寄生する容量成分（配線容量及び表示画素の寄生容量等）を所定の電圧まで充電することに相当する。

このとき、最下位又は比較的輝度の低い表示データに応じた階調電流を各表示画素に書き込む場合（低階調表示時）、表示データの輝度階調に対応した小さい電流値の信号電流を各表示画素に供給する必要があるが、上述したようにデータラインの配線長が長くなるとともに、当該データラインに接続される表示画素の数が増加した場合、階調電流の電流値が小さくなるほど（すなわち、低階調表示時ほど）、書込時定数に起因してデータラインの充電時間が長くなって書込動作に長時間を要するようになり、予め設定された（規定の）書込時間では表示画素に書き込まれる表示データが十分安定した状態（充電電圧が飽和状態）に達しない、いわゆる書込不足が生じるという問題を有していた。そのため、表示データに応じた適切な輝度階調で発光動作することができない表示画素が発生して、表示パネル内で輝度差が生じて表示画質の劣化を招くという問題を有していた。

（３）また、表示パネルを高精細化するために、表示パネルに配設される走査ラインの数を増加させて、各走査ラインの選択期間（すなわち、書込時間）を短く設定した場合においても、階調電流の電流値が小さくなるほど（低階調表示時ほど）、各表示画素への十分な書込動作が行われなくなり、上述したような書込不足が発生して表示画質の劣化を招いたり、表示パネルの高精細化が制約されたりするという問題を有していた。

そこで、本発明は、上述した問題点に鑑み、表示パネル（表示画素）への表示データの書込動作時における消費電力を削減することができるとともに、表示データの書込不足の問題を解消して表示画質を改善することができる表示装置及びその駆動制御方法を提供することを目的とする。

請求項１記載の発明は、電流駆動型の発光素子を含む複数の表示画素が２次元配列された表示パネルを備える表示装置において、前記表示画素は、前記発光素子を所望の輝度階調で発光動作させるための画素回路部を有し、前記画素回路部は、少なくとも、電流路の一端側に互いに異なる電位に設定された第１の電源電圧および第２の電源電圧の何れかの電源電圧が印加され、該電流路の他端側に前記発光素子の一端側との接続接点が接続された第１のスイッチング素子と、電流路の一端側に前記電源電圧が印加され、該電流路の他端側に前記第１のスイッチング素子の制御端子が接続された第２のスイッチング素子と、前記第１のスイッチング素子の前記制御端子と前記接続接点との間に接続された電圧保持素子と、を有し、前記画素回路部の前記第１のスイッチング素子の前記電流路の一端側に前記電源電圧を印加する電源電圧制御部と、前記第１のスイッチング素子の前記電流路の他端側に表示データに応じたデータ電圧を印加するデータ電圧制御部と、前記第２のスイッチング素子の前記電流路の導通状態を制御する接続状態制御部と、を具備し、前記電源電圧制御部によって印加される前記第１の電源電圧は、前記発光素子の他端側の電位を基準電位として、前記表示データの全ての階調に対応する前記データ電圧の全ての電圧値より高い電圧値を有するとともに、前記発光素子の発光開始電圧と前記第１のスイッチング素子の閾値電圧との合計電圧に等しいかそれより低く、前記発光素子を前記表示データの階調に依らずに非発光状態とする電圧値を有し、前記第２の電源電圧は前記発光素子を発光状態とする電圧値を有し、前記第１のスイッチング素子の前記電流路の他端側に前記データ電圧を印加する際に、前記第１のスイッチング素子の前記電流路の一端側に前記電源電圧制御部から前記第１の電源電圧を印加し、前記接続状態制御部により前記第２のスイッチング素子の前記電流路を導通させて、前記第１のスイッチング素子の前記電流路の一端側と該第１のスイッチング素子の制御端子とを接続し、前記電圧保持素子に保持された電圧に基づく駆動電流を前記発光素子に流す際に、前記第１のスイッチング素子の前記電流路の一端側に前記電源電圧制御部から前記第２の電源電圧を印加し、前記接続状態制御部により前記第２のスイッチング素子の前記電流路を非導通として、前記第１のスイッチング素子の前記電流路の一端側と該第１のスイッチング素子の制御端子との接続を解除することを特徴とする。

請求項２記載の発明は、請求項１２記載の表示装置において、前記電源電圧制御部は、前記表示パネルに２次元配列された前記複数の表示画素における各行ごとの前記表示画素に対して、前記電源電圧を順次印加することを特徴とする。
請求項３記載の発明は、請求項１２記載の表示装置において、前記電源電圧制御部は、前記表示パネルに２次元配列された前記複数の表示画素における複数行ごとの前記表示画素に対して、前記電源電圧を順次印加することを特徴とする。

請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示装置において、前記第１および第２のスイッチング素子は、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする。
請求項５記載の発明は、請求項１記載の表示装置において、前記画素回路部は、更に、電流路の一端側に前記データ電圧が印加され、該電流路の他端側に前記第１のスイッチング素子の前記電流路の他端側が接続された第３のスイッチング素子を備えることを特徴とする。

請求項６記載の発明は、請求項５記載の表示装置において、前記第３のスイッチング素子は、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする。
請求項７記載の発明は、請求項１乃至６のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。

請求項８記載の発明は、電流駆動型の発光素子を含む複数の表示画素が２次元配列された表示パネルを備える表示装置の駆動制御方法において、前記表示画素は、少なくとも、電流路の一端側に所定の電源電圧が印加され、該電流路の他端側に前記発光素子の一端側との接続接点が接続された第１のスイッチング素子と、電流路の一端側に前記電源電圧が印加され、該電流路の他端側に前記第１のスイッチング素子の制御端子が接続された第２のスイッチング素子と、前記第１のスイッチング素子の前記制御端子と前記接続接点との間に接続された電圧保持素子と、を具備する画素回路部を有し、前記第２のスイッチング素子の前記電流路を導通させて、前記第１のスイッチング素子の制御端子と該第１のスイッチング素子の前記電流路の一端側とを電気的に接続し、該電流路の他端側に表示データに応じたデータ電圧を印加し、前記第１のスイッチング素子の前記電流路の一端側に、前記発光素子の他端側の電位を基準電位として、前記表示データの全ての階調に対応する前記データ電圧の全ての電圧値より高い電圧値を有するとともに、前記発光素子の発光開始電圧と前記第１のスイッチング素子の閾値電圧との合計電圧に等しいかそれより低く、前記発光素子を前記表示データの階調に依らずに非発光状態とする電圧値を有する第１の電源電圧を印加する書込動作と、前記第２のスイッチング素子の前記電流路を非導通として、前記第１のスイッチング素子の前記制御端子と該第１のスイッチング素子の前記電流路の一端側とを電気的に遮断して、該電流路の両端に印加された電位差に相当する電圧成分を前記電圧保持素子に保持する保持動作と、前記第２のスイッチング素子の前記電流路を非導通として、前記第１のスイッチング素子の前記電流路の一端側に前記発光素子を発光状態とする電圧値を有する前記第１の電源電圧と異なる電位に設定された第２の電源電圧を印加し、前記電圧保持素子に保持された前記電圧成分に基づく駆動電流を前記発光素子に流す発光動作と、を含むことを特徴とする。

請求項９記載の発明は、請求項８記載の表示装置の駆動制御方法において、前記第２の電源電圧は、前記第１のスイッチング素子を飽和状態で動作させる電圧値を有することを特徴とする。

請求項１０記載の発明は、請求項８又は９に記載の表示装置の駆動制御方法において、前記表示パネルに２次元配列された前記複数の表示画素における各行ごとの前記表示画素に対して、少なくとも前記発光動作を順次実行することを特徴とする。
請求項１１記載の発明は、請求項８乃至１０のいずれかに記載の表示装置の駆動制御方法において、前記表示パネルに２次元配列された前記複数の表示画素における複数行ごとの前記表示画素に対して、少なくとも前記発光動作を順次実行することを特徴とする。

本発明に係る表示装置及びその駆動制御方法によれば、表示画素への表示データの書き込みを表示データに応じたデータ電圧を書き込むことによって行い、この書込動作時に表示画素に印加する電源電圧の電圧値を適切な値に設定することにより、データ電圧の書込動作を良好に行うことができて、表示パネル（表示画素）への表示データの書込動作時における消費電力を削減することができるとともに、表示パネルを大型化や高精細化した場合、また、低階調表示を行う場合であっても、表示データの書込不足の問題を解消して表示データに応じた適切な輝度階調で発光動作することができ、良好な表示画質を実現することができる。

本発明に係る表示装置及びその駆動制御方法について、以下に実施の形態を示して詳しく説明する。
まず、本発明に係る表示装置に適用される表示画素の要部構成及びその制御動作について図面を参照して説明する。
図１は、本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。ここでは、表示画素に設けられる電流駆動型の発光素子として、便宜的に有機ＥＬ素子を適用した場合について説明する。

本発明に係る表示装置に適用される表示画素は、図１に示すように、画素回路部（後述する画素駆動回路ＤＣに相当する）ＤＣｘと、電流駆動型の発光素子である有機ＥＬ素子ＯＬＥＤと、を備えた回路構成を有している。画素回路部ＤＣｘは、例えば、ドレイン端子及びソース端子が電源電圧Ｖccが印加される電源端子ＴＭｖ及び接点Ｎ２に、ゲート端子が接点Ｎ１に、各々接続された駆動トランジスタ（第１のスイッチング素子）Ｔ１と、ドレイン端子及びソース端子が電源端子ＴＭｖ（駆動トランジスタＴ１のドレイン端子）及び接点Ｎ１に、ゲート端子が制御端子ＴＭｈに、各々接続された保持トランジスタ（第２のスイッチング素子）Ｔ２と、駆動トランジスタＴ１のゲート−ソース端子間（接点Ｎ１と接点Ｎ２との間）に接続されたキャパシタ（電圧保持素子）Ｃｘと、を有している。また、有機ＥＬ素子ＯＬＥＤは、アノード端子に上記接点Ｎ２が接続され、カソード端子ＴＭｃに一定電圧Ｖssが印加されている。

ここで、後述する制御動作において説明するように、表示画素（画素回路部ＤＣｘ）の動作状態に応じて、電源端子ＴＭｖには、動作状態に応じて異なる電圧値を有する電源電圧Ｖccが印加され、有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃには電源電圧Ｖssが印加され、制御端子ＴＭｈには、保持制御信号Ｓhldが印加され、接点Ｎ２に接続されたデータ端子ＴＭｄには、表示データの階調値に対応するデータ電圧Ｖdataが印加される。

また、キャパシタＣｘは、駆動トランジスタＴ１ゲート−ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１及び接点Ｎ２間にさらに容量素子を並列に接続したものであってもよい。また、駆動トランジスタＴ１及び保持トランジスタＴ２の素子構造や特性等については、特に限定するものではないが、ここでは、ｎチャネル型の薄膜トランジスタを適用した場合を示す。

次いで、上述したような回路構成を有する表示画素（画素回路部ＤＣｘ及び有機ＥＬ素子ＯＬＥＤ）における制御動作（制御方法）について説明する。
図２は、本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。

図２に示すように、図１に示したような回路構成を有する表示画素（画素回路部ＤＣｘ）における動作状態は、表示データの階調値に応じた電圧成分をキャパシタＣｘに書き込む書込動作と、該書込動作において書き込まれた電圧成分をキャパシタＣｘに保持する保持動作と、該保持動作により保持された電圧成分に基づいて有機ＥＬ素子ＯＬＥＤに表示データの階調値に応じた階調電流を流して、表示データに応じた輝度階調で有機ＥＬ素子ＯＬＥＤを発光させる発光動作と、に大別することができる。以下、各動作状態について図２に示したタイミングチャートを参照しながら具体的に説明する。

（書込動作）
書込動作では、有機ＥＬ素子ＯＬＥＤを発光させない消灯状態において、キャパシタＣｘに表示データの階調値に応じた電圧成分を書き込む動作を行う。
図３は、書込動作時における表示画素の動作状態を示す概略説明図であり、図４（ａ）は書込動作時における表示画素の駆動トランジスタの動作特性を示す特性図であり、図４（ｂ）は有機ＥＬ素子の駆動電流と駆動電圧の関係を示す特性図である。

図４（ａ）に示す実線ＳＰｗは、駆動トランジスタＴ１としてｎチャネル型の薄膜トランジスタを適用し、ダイオード接続した場合の、ドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの、初期状態における関係を示す特性線である。また、破線ＳＰw2は、駆動トランジスタＴ１の、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。特性線ＳＰｗ上の点ＰＭｗは駆動トランジスタＴ１の動作点を示す。特性線ＳＰｗはドレイン・ソース間電流Ｉdsに対する閾値電圧Ｖthを有し、ドレイン・ソース間電圧Ｖdsが閾値電圧Ｖthを超えると、ドレイン・ソース間電流Ｉdsはドレイン・ソース間電圧Ｖdsの増加に伴い非線形的に増加する。

すなわち、図中でＶeff_gsで示される値が実効的にドレイン・ソース間電流Ｉdsを形成する電圧成分であり、ドレイン・ソース間電圧Ｖdsは、（１）式に示すように、閾値電圧Ｖthと電圧成分Ｖeff_gsの和となる。
Ｖds＝Ｖth＋Ｖeff_gs ・・・（１）

図４（ｂ）に示す実線ＳＰｅは、有機ＥＬ素子ＯＬＥＤの、初期状態における駆動電圧Ｖoledと駆動電流Ｉoledの関係を示す特性線である。また、一点鎖線ＳＰe2は、有機ＥＬ素子ＯＬＥＤの、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。特性線ＳＰｅは駆動電圧Ｖoledに対する閾値電圧Ｖth_oledを有し、駆動電圧Ｖoledが閾値電圧Ｖth_oledを超えると、駆動電流Ｉoledは駆動電圧Ｖoledの増加に伴い非線形的に増加する。

書込動作においては、まず、図２、図３（ａ）に示すように、保持トランジスタＴ２の制御端子ＴＭｈにオンレベル（ハイレベル）の保持制御信号Ｓhldを印加して保持トランジスタＴ２をオン動作させる。これにより、駆動トランジスタＴ１のゲート−ドレイン間を接続（短絡）して駆動トランジスタＴ１をダイオード接続状態に設定する。

続いて、電源端子ＴＭｖ端子に書込動作の為の第一電源電圧Ｖccwを印加し、データ端子ＴＭｄに表示データの階調値に対応したデータ電圧Ｖdataを印加する。このとき、駆動トランジスタＴ１のドレイン−ソース間にはドレイン−ソース間の電位差（Ｖccw−Ｖdata）に応じた電流Ｉdsが流れる。このデータ電圧Ｖdataは、ドレイン−ソース間に流れる電流Ｉdsが、有機ＥＬ素子ＯＬＥＤが表示データの階調値に応じた輝度階調で発光するために必要な電流値となるための電圧値に設定される。

このとき、駆動トランジスタＴ１がダイオード接続されているため、図３（ｂ）に示す様に、駆動トランジスタＴ１のドレイン・ソース間電圧Ｖdsはゲート・ソース間電圧Ｖgsに等しく、（２）式に示すようになる。
Ｖds＝Ｖgs＝Ｖccw−Ｖdata ・・・（２）

そして、このゲート・ソース間電圧ＶgsがキャパシタＣｘに書き込まれる（充電される）。ここで、第一電源電圧Ｖccwの値に必要な条件について説明する。駆動トランジスタＴ１はｎチャネル型の薄膜トランジスタである為、ドレイン・ソース間電流Ｉdsが流れるためには、駆動トランジスタＴ１のゲート電位はソース電位に対し正でなければならず、ゲート電位はドレイン電位に等しく、第一電源電圧Ｖccwであり、ソース電位はデータ電圧Ｖdataであるから、（３）式の関係が成立しなければならない。
Ｖdata＜Ｖccw ・・・（３）

また、接点Ｎ２はデータ端子ＴＭｄに接続されていると共に有機ＥＬ素子ＯＬＥＤのアノード端子に接続されており、書込時には有機ＥＬ素子ＯＬＥＤを消灯状態とするために、接点Ｎ２の電位Ｖdataは、有機ＥＬ素子ＯＬＥＤのカソード側端子ＴＭｃの電圧Ｖssに有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth_oledを加えた値以下でなければならないから、接点Ｎ２の電位Ｖdataは（４）式を満たさなければならない。
Ｖdata≦Ｖss＋Ｖth_oled ・・・（４）
ここで有機ＥＬ素子ＯＬＥＤのカソード側端子ＴＭｃの電圧Ｖssを接地電位０Ｖとすると、（５）式となる。
Ｖdata≦Ｖth_oled ・・・（５）

次に、（２）式と（５）式より（６）式が得られ、
Ｖccw−Ｖgs≦Ｖth_oled ・・・（６）
更に（１）式より、Ｖgs＝Ｖds＝Ｖth＋Ｖeff_gsであるから、（７）式が得られる。
Ｖccw≦Ｖth_oled＋Ｖth＋Ｖeff_gs ・・・（７）

ここで、（７）式はＶeff_gs＝０でも成り立つことが必要であるから、Ｖeff_gs＝０とすると、（８）式が得られる。
Ｖdata＜Ｖccw≦Ｖth_oled＋Ｖth ・・・（８）
すなわち、書込動作時において、第一電源電圧Ｖccwの値は、ダイオード接続の状態において、（８）式の関係を満たす値に設定されなければならない。

次に、駆動履歴に伴う駆動トランジスタＴ１及び有機ＥＬ素子ＯＬＥＤの特性変化の影響について説明する。駆動トランジスタＴ１の閾値電圧Ｖthは駆動履歴に従って増大することが知られている。図４（ａ）に示す破線ＳＰw2は、駆動履歴により特性変化が生じたときの特性線の一例を示し、ΔＶthは閾値電圧Ｖthの変化量を示す。

図４（ａ）に示すように、駆動トランジスタＴ１の駆動履歴に従う特性変動は、初期の特性線をほぼ平行移動した形に変化する。このため、表示データの階調値に応じた階調電流（ドレイン・ソース間電流Ｉds）を得るために必要なデータ電圧Ｖdataの値は、閾値電圧Ｖthの変化量ΔＶth分だけ増加させなければならない。

また、有機ＥＬ素子ＯＬＥＤは駆動履歴に従い高抵抗化することが知られている。図４（ｂ）に示す一点鎖線ＳＰe2は、駆動履歴に伴って特性変化が生じたときの特性線の一例を示し、有機ＥＬ素子ＯＬＥＤの駆動履歴に従う高抵抗化による特性変動は、初期の特性線に対して、概ね、駆動電圧Ｖoledに対する駆動電流Ｉoledの増加率が減少する方向に変化する。すなわち、有機ＥＬ素子ＯＬＥＤが表示データの階調値に応じた輝度階調で発光するために必要な駆動電流Ｉoledを流すため駆動電圧Ｖoledは、特性線ＳＰe2−特性線ＳＰｅ分だけ増加する。この増加分は、図４（ｂ）中のΔＶoled maxに示すように、駆動電流Ｉoledが最大値Ｉoled(max)となる最高階調時において最大となる。

（保持動作）
図５は、表示画素の保持動作時における動作状態を示す概略説明図であり、図６は、表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。
保持動作では、図２、図５（ａ）に示すように、制御端子ＴＭｈにオフレベル（ローレベル）の保持制御信号Ｓhldを印加して保持トランジスタＴ２をオフ動作させることにより、駆動トランジスタＴ１のゲート−ドレイン間を遮断（非接続状態に）してダイオード接続を解除する。これにより、図５（ｂ）に示すように、上記書込動作においてキャパシタＣｘに充電された駆動トランジスタＴ１のドレイン−ソース間の電圧Ｖds（＝ゲート・ソース間電圧Ｖgs）が保持される。

図６中に示す実線ＳＰｈは、駆動トランジスタＴ１のダイオード接続を解除し、ゲート・ソース間電圧Ｖgsを一定電圧としたときの特性線である。また、図６中に示す破線ＳＰｗは駆動トランジスタＴ１をダイオード接続したときの特性線である。保持時の動作点ＰＭｈはダイオード接続したときの特性線ＳＰｗとダイオード接続を解除したときの特性線ＳＰｈの交点となる。

図６中に示す一点鎖線ＳＰｏは特性線ＳＰｗ−Ｖthとして導かれたものであり、一点鎖線ＳＰｏと特性線ＳＰｈとの交点Ｐｏはピンチオフ電圧Ｖpoを示す。ここで、図６に示すように、特性線ＳＰｈにおいて、ドレイン・ソース間電圧Ｖdsが０Ｖからピンチオフ電圧Ｖpoまでの領域は線形領域となり、ドレイン・ソース間電圧Ｖdsがピンチオフ電圧Ｖpo以上の領域は飽和領域となる。

（発光動作）
図７は、表示画素の発光動作時における動作状態を示す概略説明図であり、図８は発光動作時における表示画素の駆動トランジスタの動作特性及び有機ＥＬ素子の負荷特性を示す特性図である。
図２、図７（ａ）に示すように、制御端子ＴＭｈにオフレベル（ローレベル）の保持制御信号Ｓhldを印加した状態（ダイオード接続状態を解除した状態）を維持し、電源端子ＴＭｖの端子電圧Ｖccを書込のための第一電源電圧Ｖccwから発光の為の第二電源電圧Ｖcceに切り替える。この結果、駆動トランジスタＴ１のドレイン−ソース間にはキャパシタＣｘに保持された電圧成分Ｖgsに応じた電流Idsが流れ、この電流が有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤは、供給された電流の値に応じた輝度で発光動作をする。

図８（ａ）に示す実線ＳＰｈは、ゲート・ソース間電圧Ｖgsを一定電圧としたときの駆動トランジスタＴ１の特性線である。また、実線ＳＰｅは有機ＥＬ素子ＯＬＥＤの負荷線を示し、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間の電位差、すなわちＶcce−Ｖssの値を基準として有機ＥＬ素子ＯＬＥＤの駆動電圧Ｖoled−駆動電流Ｉoled特性が逆向きにプロットされたものである。

発光動作時の駆動トランジスタＴ１の動作点は、保持動作時のＰＭｈから駆動トランジスタＴ１の特性線ＳＰｈと有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの交点であるＰＭｅに移動する。ここで、動作点ＰＭｅは、図８（ａ）に示すように、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間にＶcce−Ｖssの電圧が印加された状態で、この電圧が駆動トランジスタＴ１のソース−ドレイン間と有機ＥＬ素子ＯＬＥＤのアノード−カソード間で分配されるポイントを表している。すなわち、動作点ＰＭｅにおいて、駆動トランジスタＴ１のソース・ドレイン間に電圧Ｖdsが印加され、有機ＥＬ素子ＯＬＥＤのアノード・カソード間には駆動電圧Ｖoledが印加される。

ここで、書込動作時の駆動トランジスタＴ１のドレイン−ソース間に流す電流Ｉds（期待値電流）と発光動作時に有機ＥＬ素子ＯＬＥＤに供給される駆動電流Ｉoledが変わらないようにするために、動作点ＰＭｅは特性線上の飽和領域内に維持されていなければならない。また、有機ＥＬ素子ＯＬＥＤに印加される駆動電圧Ｖoledは最高階調時に最大となり、これをＶoled(max)とすると、第二電源電圧Ｖcceの値は（９）式の条件を満たさなければならない。
Ｖcce−Ｖss≧Ｖpo＋Ｖoled(max) ・・・（９）
ここでＶssを接地電位０Ｖとすると（１０）式となる。
Ｖcce≧Ｖpo＋Ｖoled(max) ・・・（１０）

図４（ｂ）に示したように、有機ＥＬ素子ＯＬＥＤは駆動履歴に従って高抵抗化し、駆動電圧Ｖoledに対する駆動電流Ｉoledの増加率が減少する方向に変化する。すなわち、図８（ａ）に示す有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの傾きが減少する方向に変化する。図８（ｂ）はこの有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの駆動履歴に従った変化を記入したものであり、負荷線はＳＰｅ→ＳＰe2→ＳＰe3の変化を生じる。結果としてそのため、駆動トランジスタＴ１の動作点は、駆動履歴に伴い駆動トランジスタＴ１の特性線ＳＰｈ上をＰＭｅ→ＰＭe2→ＰＭe3方向に移動する。このとき動作点が特性線上の飽和領域内にある間（ＰＭｅ→ＰＭe2）は、駆動電流Ｉoledは書込動作時の期待値電流の値を維持するが、線形領域に入ってしまうと（ＰＭe3）駆動電流Ｉoledは書込動作時の期待値電流より減少してしまい、表示不良が発生してしまう。図８（ｂ）に示す補償マージンは、駆動トランジスタＴ１の特性線ＳＰｈ上のピンチオフ電圧Ｖpoを示す点Ｐｏと発光動作時の動作点ＰＭｅ間の電位差であり、この補償マージンが有機ＥＬ素子ＯＬＥＤの高抵抗化に対して、書込動作時の期待値電流を発光動作時において維持することができる範囲である。

図８（ｂ）示すように、補償マージンは駆動電流Ｉoledの値の増大に伴って減少し、駆動電源｜Ｖcc−Ｖss｜の増加に伴って増大する。言い換えると、書込動作時の期待値電流を発光動作時において維持するために、飽和領域上に許容される動作点の電位幅が、有機ＥＬ素子ＯＬＥＤの高抵抗化に対する補償マージンといえる。この補償マージンは、各Ｉoledレベルにおける点Ｐｏと負荷線ＳＰｅ間の電位差である。図８（ｂ）より補償マージンはＩoled期待値の増大に伴い縮小し、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間に印加された電圧Ｖcce−Ｖssの増加に伴い増大する。

次に、上述したような要部構成を含む複数の表示画素が２次元配列された表示パネルを備えた表示装置及びその駆動制御方法について具体的に説明する。
＜表示画素の具体例＞
まず、本発明に係る表示装置に適用可能であって、上述したような要部構成を有する表示画素の具体例について説明する。

図９は、本発明に係る表示装置に適用可能な表示画素（画素駆動回路及び発光素子）の一例を示す回路構成図である。なお、図９においては、上述した画素回路部ＤＣｘ（図１参照）に対応する回路構成の符号を併記する。
図９に示すように、本具体例に係る表示画素ＰＩＸは、選択ドライバ１２０に接続された選択ラインＬｓとデータドライバ１４０に接続されたデータラインＬｄとの交点近傍に配置され、電流駆動型の発光素子である有機ＥＬ素子ＯＬＥＤと、当該有機ＥＬ素子ＯＬＥＤを発光駆動するための画素駆動回路ＤＣと、を備えている。

画素駆動回路ＤＣは、例えば、ゲート端子が選択ラインＬｓに、ドレイン端子が電源電圧Ｖccが印加される電源電圧ラインＬｖに、ソース端子が接点Ｎ１１に各々接続されたトランジスタ（第２のスイッチング素子）Ｔｒ１１と、ゲート端子が選択ラインＬｓに、ソース端子がデータラインＬｄに、ドレイン端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１２と、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬｖに、ソース端子が接点Ｎ１２に各々接続されたトランジスタ（第１のスイッチング素子）Ｔｒ１３と、接点Ｎ１１及び接点Ｎ１２間（トランジスタＴｒ１３のゲート−ソース端子間）に接続されたキャパシタ（電圧保持素子）Ｃｓと、を備えている。ここで、トランジスタＴｒ１３は上述した画素回路部の要部構成（図１）に示した駆動トランジスタＴ１に、また、トランジスタＴｒ１１は保持トランジスタＴ２に、キャパシタＣｓはキャパシタＣｘに、接点Ｎ１１は接点Ｎ１に、接点Ｎ１２は接点Ｎ２に各々対応する。

有機ＥＬ素子ＯＬＥＤのアノード端子は上記画素駆動回路ＤＣの接点Ｎ１２に接続し、カソード端子には一定電圧Ｖssが印加される。電源電圧Ｖcc及びＶssの電圧値、画素駆動回路ＤＣ及び有機ＥＬ素子ＯＬＥＤの各部に印加される電圧は、上述した電位関係を有するように設定される。

キャパシタＣｓは、トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間にさらに容量素子を並列に接続したものであってもよい。また、詳しくは後述するが、選択ラインＬｓは、選択信号Ｓselを出力する選択ドライバ（接続状態制御部）１２０に接続され、電源電圧ラインＬｖは、電源電圧Ｖccを出力する電源ドライバ（電源電圧制御部）１３０に接続され、データラインＬｄは、階調信号Ｖpixを出力するデータドライバ（データ電圧制御部）１４０に接続されている。ここで、選択信号Ｓselは、上述した保持制御信号Ｓhldに対応し、階調信号Ｖpixは、上述したデータ電圧Ｖdataに対応する。

なお、トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、例えば全てｎチャネル型の電界効果型トランジスタにより構成することにより、ｎチャネル型のアモルファスシリコン薄膜トランジスタを良好に適用することができる。この場合、すでに確立されたアモルファスシリコン製造技術を適用して、素子特性（電子移動度等）の安定したアモルファスシリコン薄膜トランジスタからなる画素駆動回路ＤＣを比較的簡易な製造プロセスで製造することができる。以下の説明においては、トランジスタＴｒ１１〜Ｔｒ１３を全てｎチャネル型の薄膜トランジスタにより構成した場合について説明する。

また、表示画素ＰＩＸ（画素駆動回路ＤＣ）の回路構成については、図９に示したものに限定されるものではなく、少なくとも図１に示したような駆動トランジスタＴ１、保持トランジスタＴ２及びキャパシタＣｘを備え、駆動トランジスタＴ１の電流路が電流駆動型の発光素子に直列に接続されたものであれば、他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子についても、有機ＥＬ素子ＯＬＥＤに限定されるものではなく、発光ダイオード等の他の電流駆動型の発光素子であってもよい。

＜表示装置＞
次に、上述したような表示画素ＰＩＸを適用した表示装置の全体構成について説明する。
図１０は、本発明に係る表示装置の一実施形態を示す概略構成図である。ここで、図９に示した表示画素ＰＩＸ及び各ドライバ１２０〜１４０と同等の構成については、同一の符号を付して説明する。

図１０に示すように、本実施形態に係る表示装置１００は、例えば、行方向（図面左右方向）に配設された複数の選択ラインＬｓと列方向（図面上下方向）に配設された複数のデータラインＬｄとの各交点近傍に、図９に示した回路構成を有する画素駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＬＥＤを備えた複数の表示画素ＰＩＸがｎ行×ｍ列（ｎ、ｍは、任意の正の整数）からなるマトリクス状に配列された表示パネル１１０と、各選択ラインＬｓに所定のタイミングで選択信号Ｓselを印加する選択ドライバ１２０と、選択ラインＬｓに並行して行方向に配設された複数の電源電圧ラインＬｖに所定のタイミングで所定の電圧レベルの電源電圧Ｖccを印加する電源ドライバ１３０と、各データラインＬｄに所定のタイミングで階調信号Ｖpixを供給するデータドライバ１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０の動作状態を制御する選択制御信号及び電源制御信号、データ制御信号を生成して出力するシステムコントローラ１５０と、例えば表示装置１００の外部から供給される映像信号に基づいて、デジタル信号からなる表示データ（輝度階調データ）を生成してデータドライバ１４０に供給するとともに、該表示データに基づいて表示パネル１１０に所定の画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成して上記システムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。

以下、上記各構成について説明する。
（表示パネル）
本実施形態に係る表示装置においては、表示パネル１１０にマトリクス状に配列される複数の表示画素ＰＩＸが、例えば図１０に示すように、表示パネル１１０の上方領域と下方領域とにグループ分けされ、各グループに含まれる表示画素ＰＩＸが、各々、分岐した個別の電源電圧ラインＬｖに接続されている。すなわち、表示パネル１１０の上方領域の１〜ｎ／２行目の表示画素ＰＩＸに対して共通に印加される電源電圧Ｖccと、下方領域の１＋ｎ／２〜ｎ行目の表示画素ＰＩＸに対して共通に印加される電源電圧Ｖccは、電源ドライバ１３０により異なるタイミングで異なる電源電圧ラインＬｖを介して独立して出力される。

（選択ドライバ）
選択ドライバ１２０は、システムコントローラ１５０から供給される選択制御信号に基づいて、各選択ラインＬｓにオンレベル（図９に示した表示画素ＰＩＸにおいては、ハイレベル）の選択信号Ｓselを印加することにより、各行ごとの表示画素ＰＩＸを選択状態に設定する。具体的には、各行の表示画素ＰＩＸについて、書込動作期間中、選択信号Ｓselを当該行の選択ラインＬｓに印加する動作を、各行ごとに所定のタイミングで順次実行することにより、各行ごとの表示画素ＰＩＸを順次選択状態に設定する。

ここで、選択ドライバ１２０は、例えば、後述するシステムコントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（オンレベル）に変換して、各選択ラインＬｓに選択信号Ｓselとして出力する出力回路部（出力バッファ）と、を備えたものを適用することができる。

（電源ドライバ）
電源ドライバ１３０は、システムコントローラ１５０から供給される電源制御信号に基づいて、表示パネル１１０の同一領域に配列された（グループに含まれる）表示画素ＰＩＸに対して、書込動作期間中においては、電源電圧Ｖccw（第１の電源電圧）を当該領域に分岐して配設された電源電圧ラインＬｖを介して印加し、発光動作期間中においては、電源電圧Ｖcce（第２の電源電圧）を当該領域に配設された電源電圧ラインＬｖに印加する動作を、各領域（グループ）に個別に実行する。

ここで、電源ドライバ１３０は、例えば、システムコントローラ１５０から供給される電源制御信号に基づいて、各領域（グループ）の電源電圧ラインＬｖに対応するタイミング信号を生成するタイミングジェネレータ（例えばシフト信号を順次出力するシフトレジスタ等）と、タイミング信号を所定の電圧レベル（電圧値Ｖccw、Ｖcce）に変換して、各領域の電源電圧ラインＬｖに電源電圧Ｖccとして出力する出力回路部と、を備えたものを適用することができる。

（データドライバ）
データドライバ１４０は、後述する表示信号生成回路から順次供給される表示データ（輝度階調データ）を取り込んで、各行ごとに保持し、各表示データに応じた電圧レベルを有する階調信号Ｖpixを生成して、各列のデータラインＬｄを介して各行の表示画素ＰＩＸに一斉に供給する。

ここで、データドライバ１４０は、例えば、システムコントローラ１５０から供給されるデータ制御信号に基づいて、表示信号生成回路１６０から供給される１行分の各列の表示データを順次取り込むシフトレジスタ・データレジスタ部と、取り込まれた１行分の表示データを、各列の表示画素ＰＩＸごとに保持するデータラッチ部と、保持された各表示データに応じた電圧値を有する階調信号を生成して各列のデータラインＬｄに出力する階調電圧生成部と、を備えたものを適用することができる。

（システムコントローラ）
システムコントローラ１５０は、選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０の各々に対して、動作状態を制御する選択制御信号、電源制御信号及びデータ制御信号を生成して出力することにより、各ドライバを所定のタイミングで動作させて、所定の電圧レベルを有する選択信号Ｓsel及び電源電圧Ｖcc、階調信号Ｖpixを生成して出力させ、各表示画素ＰＩＸ（画素駆動回路ＤＣ）における駆動制御動作（書込動作、保持動作及び発光動作）を実行させて、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。

（表示信号生成回路）
表示信号生成回路１６０は、例えば表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる表示データ（輝度階調データ）としてデータドライバ１４０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほかに、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、選択ドライバ１２０や電源ドライバ１３０、データドライバ１４０に対して個別に供給する各制御信号を生成する。

＜表示装置の駆動制御方法＞
次いで、本実施形態に係る表示装置における駆動制御方法（駆動制御動作）について説明する。
図１１は、本実施形態に係る表示装置において特定の行に配列された表示画素の駆動制御方法の一例を示すタイミングチャートである。ここで、上述した画素回路部（図１、図２参照）における場合と同等の駆動制御方法については、その説明を簡略化する。なお、図１１においては、説明の都合上、表示パネル１１０にマトリクス状に配列された表示画素ＰＩＸのうち、同一のグループに含まれるｉ行ｊ列、及び、（ｉ＋１）行ｊ列（ｉは１≦ｉ≦ｎとなる正の整数、ｊは１≦ｊ≦ｍとなる正の整数）の表示画素ＰＩＸを、表示データに応じた輝度階調で発光動作させる場合のタイミングチャートを示す。

本実施形態に係る表示装置１００の表示パネル１１０に配列された表示画素ＰＩＸの駆動制御動作は、上述した画素回路部の制御方法と同様に、例えば図１１に示すように、所定の表示駆動期間（１処理サイクル期間）Ｔcyc内に、データドライバ１４０からデータラインＬｄを介して、表示画素ＰＩＸに表示データに応じた階調信号Ｖpixを印加して、表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１３のゲート−ソース間に表示データに応じた電圧成分を書き込む書込動作期間Ｔwrtと、該書込動作によりトランジスタＴｒ１３のゲート−ソース間に書き込み設定された電圧成分をキャパシタＣｓに充電して保持する保持動作期間Ｔhldと、該保持動作によりキャパシタＣｓに保持された電圧成分に基づいて、表示データに応じた電流値を有する発光駆動電流を有機ＥＬ素子ＯＬＥＤに流して、所定の輝度階調で発光動作させる発光動作期間Ｔemと、を含むように設定されている（Ｔcyc≧Ｔwrt＋Ｔhld＋Ｔem）。

ここで、本実施形態に係る表示駆動期間Ｔcycに適用される１処理サイクル期間は、例えば、表示画素ＰＩＸが１フレームの画像のうちの１画素分の画像情報を表示するのに要する期間に設定される。すなわち、複数の表示画素ＰＩＸを行方向及び列方向にマトリクスに配列した表示パネルにおいて、１フレームの画像を表示する場合、上記１処理サイクル期間Ｔcycは、１行分の表示画素ＰＩＸが１フレームの画像のうちの１行分の画像を表示するのに要する期間に設定される。

以下、各動作期間について詳しく説明する。
（書込動作期間）
まず、書込動作期間Ｔwrtにおいては、図１１に示すように、まず、ｉ行ｊ列、及び（ｉ＋１）行ｊ列の表示画素ＰＩＸが含まれるグループの全表示画素ＰＩＸに共通に接続された電源電圧ラインＬｖに対して、電源ドライバ１３０から書込動作レベルであるＶccw（第１の電源電圧）が印加された状態で、選択ドライバ１２０からｉ行目の選択ラインＬｓにオンレベル（ハイレベル）の選択信号Ｓselが印加される。

これにより、ｉ行目の表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオン動作することにより、トランジスタＴｒ１３がダイオード接続状態に設定され、上記電源電圧ＶccwがトランジスタＴｒ１３のドレイン端子及びゲート端子（接点Ｎ１１；キャパシタＣｓの一端側）に印加されるとともに、トランジスタＴｒ１３のソース端子（接点Ｎ１２；キャパシタＣｓの他端側）がｊ列目のデータラインＬｄに電気的に接続される。

一方、このタイミングに同期して、データドライバ１４０からｊ列目のデータラインＬｄに表示データに応じた階調信号Ｖpixが印加される。
これにより、トランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）に、図３、図４に示した場合と同様に、当該階調信号Ｖpixと電源電圧Ｖccwとの差分に相当する電圧成分（｜Ｖpix−Ｖccw｜）が書き込み設定される。このような動作状態は、トランジスタＴｒ１３のゲート端子及びソース端子に対して、表示データに応じた電流を流して設定するのではなく、直接所望の電圧を印加しているので、各端子や接点の電位を瞬時に所望の状態に設定することができる。

なお、この書込動作期間Ｔwrtにおいては、有機ＥＬ素子ＯＬＥＤのアノード端子側の接点Ｎ１２に印加される階調信号Ｖpixの電圧値が、カソード端子に印加される接地電位ＧＮＤよりも低くなるように設定されている（有機ＥＬ素子ＯＬＥＤが０Ｖ又は逆バイアス状態に設定されている）ので、有機ＥＬ素子ＯＬＥＤには電流が流れず発光動作しない非発光状態となる。

（保持動作期間）
次いで、上述したような書込動作期間Ｔwrtの終了後、保持動作期間Ｔhldにおいては、図１１に示すように、選択ドライバ１２０からｉ行目の選択ラインＬｓにオフレベル（ローレベル）の選択信号Ｓselが印加されることにより、トランジスタＴｒ１１及びＴｒ１２がオフ動作する。これにより、トランジスタＴｒ１３のゲート−ドレイン間が遮断されてダイオード接続状態が解除されるとともに、トランジスタＴｒ１３のソース端子（接点Ｎ１２）への階調信号Ｖpixの印加が遮断されて、図５、図６に示した場合と同様に、トランジスタＴｒ１３のゲート−ソース間に印加されていた電圧成分（｜Ｖpix−Ｖccw｜）がキャパシタＣｓに充電されて保持される。

なお、このタイミングにおいては、選択ドライバ１２０から（ｉ＋１）行目の選択ラインＬｓにオンレベル（ハイレベル）の選択信号Ｓselが印加されることにより、（ｉ＋１）行目の表示画素ＰＩＸにおいて、上記と同様の書込動作が実行される。すなわち、ｉ行目の表示画素ＰＩＸの保持動作期間Ｔhldは、当該ｉ行目の表示画素ＰＩＸが含まれるグループの他の全ての行の表示画素ＰＩＸに対して表示データに応じた電圧成分が順次書き込み、保持されるまで保持動作が継続される。

（発光動作期間）
次いで、書込動作期間Ｔwrt及び保持動作期間Ｔhld終了後の発光動作期間Ｔemにおいては、図１１に示すように、選択ドライバ１２０から各行の選択ラインＬｓにオフレベル（ローレベル）の選択信号Ｓselを印加した状態で、電源ドライバ１３０からｉ行目の表示画素ＰＩＸを含むグループの全表示画素ＰＩＸに共通に接続された電源電圧ラインＬｖに発光動作レベルであるＶcce（第２の電源電圧）を印加する。

ここで、電源電圧ラインＬｖに印加される電源電圧Ｖcceは、図７、図８に示した場合と同様に、トランジスタＴｒ１３の飽和電圧（ピンチオフ電圧Ｖpo）と有機ＥＬ素子ＯＬＥＤの駆動電圧（Ｖoled）との和よりも大きくなるように設定されているので、トランジスタＴｒ１３が飽和領域で動作する。また、有機ＥＬ素子ＯＬＥＤのアノード側（接点Ｎ１２）には上記書込動作によりトランジスタＴｒ１３のゲート−ソース間に書込設定された電圧成分（｜Ｖpix−Ｖccw｜）に応じた正の電圧が印加され、一方、カソード側には接地電位ＧＮＤ（０Ｖ）が印加されることにより、有機ＥＬ素子ＯＬＥＤは順バイアス状態に設定されるので、電源電圧ラインＬｖからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤに、表示データに応じた電流値を有する発光駆動電流Ｉem（トランジスタＴｒ１３のドレイン−ソース電流Ｉds）が流れ、所定の輝度階調で発光動作する発光状態となる。

そして、この発光動作は、電源ドライバ１３０から書込動作レベルの電源電圧Ｖccが印加されて、次の表示駆動期間（１処理サイクル期間）Ｔcycが開始されるタイミングまで継続して実行される。
なお、このタイミングにおいては、発光動作が実行されているｉ、（ｉ＋１）行目の表示画素ＰＩＸが含まれるグループとは異なる他のグループの表示画素ＰＩＸに対して、上記と同様の書込動作及び保持動作が実行される。すなわち、特定のグループに含まれる表示画素ＰＩＸについて、各行ごとに上記書込動作及び保持動作が実行されている期間中、同時並行して、他のグループに含まれる表示画素ＰＩＸ（すでに書込動作及び保持動作が全ての表示画素ＰＩＸについて終了したグループ）について、表示データに応じた発光動作が継続して実行される。

次いで、上述した表示装置の駆動制御方法を、図１０に示した表示パネルを有する表示装置に適用した場合の具体例について説明する。
図１２は、本実施形態に係る表示装置の駆動制御方法の具体例を模式的に示した動作タイミング図である。なお、図１２においては、説明の都合上、便宜的に表示パネルに１２行（ｎ＝１２；第１行〜第１２行）の表示画素が配列され、１〜６行目及び７〜１２行目の表示画素を各々一組として２組にグループ分けされている場合の動作タイミング図を示す。

図１０に示した表示装置１００の駆動制御動作は、図１２に示すように、１フレーム期間Ｔfr内に、表示パネル１１０の各行ごとの表示画素ＰＩＸ（画素駆動回路ＤＣ）に対して、上記書込動作及び保持動作をタイミングをずらして順次実行し、各グループにおいて、当該グループに含まれる全ての行の表示画素ＰＩＸへの書込動作が終了したグループの表示画素ＰＩＸについて、一斉に発光動作が実行される。

具体的には、１〜６行目の表示画素ＰＩＸを一組とするグループにおいて、当該グループの全表示画素ＰＩＸに共通に接続された電源電圧ラインＬｖを介して電源電圧Ｖccwを印加した状態で、１行目の表示画素ＰＩＸから順に、上記書込動作（書込動作期間Ｔwrt）及び保持動作（保持動作期間Ｔhld）が実行され、６行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、電源電圧ラインＬｖを介して電源電圧Ｖcceを印加するように切り替え、各表示画素ＰＩＸに書き込まれた表示データ（階調信号Ｖpix）に基づいて、当該グループの６行分の表示画素ＰＩＸを一斉に発光動作させる。この発光動作は、１行目の表示画素ＰＩＸに対して、次の書込動作が開始されるタイミングまで継続される（発光動作期間Ｔem）。

また、上記６行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、７〜１２行目の表示画素ＰＩＸを一組とするグループにおいて、当該グループの全表示画素ＰＩＸに共通に接続された電源電圧ラインＬｖを介して電源電圧Ｖccwを印加した状態で、７行目の表示画素ＰＩＸから順に、上記書込動作（書込動作期間Ｔwrt）及び保持動作（保持動作期間Ｔhld）が実行され、１２行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、電源電圧ラインＬｖを介して電源電圧Ｖcceを印加するように切り替え、各表示画素ＰＩＸに書き込まれた表示データ（階調信号Ｖpix）に基づいて、当該グループの６行分の表示画素ＰＩＸが一斉に発光動作する（発光動作期間Ｔem）。この７〜１２行目の表示画素ＰＩＸに対して書込動作及び保持動作が実行されている期間においては、上述したように、１〜６行目の表示画素ＰＩＸに対して電源電圧ラインＬｖを介して電源電圧Ｖcceが印加されて、一斉に発光する動作が継続されている。

このように、書込動作及び保持動作を各行ごとに所定のタイミングで順次実行し、予め設定された各グループについて、当該グループに含まれる全ての行の表示画素ＰＩＸへの書込動作が終了した時点で、当該グループの全ての表示画素ＰＩＸを一斉に発光動作させるように駆動制御される。したがって、本具体例に係る駆動制御動作においては、同一グループの他の行の表示画素ＰＩＸに対して、書込動作が実行されている期間中は、当該グループ内の全ての表示画素ＰＩＸが無発光動作（黒表示動作）するように制御される。

したがって、このような表示装置の駆動制御方法（表示駆動動作）によれば、同一グループ内の各行の表示画素に書込動作を実行する期間中、表示画素（発光素子）の発光動作が行われず、無発光状態（黒表示状態）に設定することができる。ここで、図１２に示したタイミングチャートにおいては、表示パネル１１０を構成する１２行の表示画素ＰＩＸを、２組にグループ分けして、グループごとに異なるタイミングで一斉に発光動作を実行するように制御されるので、１フレーム期間Ｔfrにおける上記無発光動作による黒表示期間の比率（黒挿入率）を５０％に設定することができる。ここで、人間の視覚において、動画像をボケやにじみがなく鮮明に視認するためには、一般に、概ね３０％以上の黒挿入率を有していることが目安になるので、本駆動制御方法によれば、比較的良好な表示画質を有する表示装置を実現することができる。

なお、本具体例においては、表示パネルに配列された複数の表示画素を、連続する行ごとに２組にグループ分けした場合について説明したが、本発明はこれに限定されるものではなく、３組や４組等、任意の組数にグループ分けするものであってもよく、また、偶数行と奇数行のように連続しない行同士でグループ分けするものであってもよい。これによれば、グループ分けされた組数に応じて発光時間及び黒表示期間（黒表示状態）を任意に設定することができ、表示画質の改善を図ることができる。

また、本具体例に示したように表示パネルに配列された表示画素をグループ分けすることなく、各行ごとに個別の電源電圧ラインを配設し、電源ドライバから各行ごとに所定の電源電圧を印加して上述した書込動作、保持動作及び発光動作からなる一連の駆動制御動作を、一画面分繰り返し実行するものであってもよい。

以上説明したように、本実施形態に係る表示装置及びその駆動制御方法によれば、表示データの書込動作期間に駆動トランジスタ（トランジスタＴｒ１３）のゲート−ソース間に、表示データに応じた電圧値を指定して階調信号Ｖpixを直接印加することにより、所定の電圧成分（｜Ｖpix−Ｖccw｜）をキャパシタ（キャパシタＣｓ）に保持させ、当該電圧成分に基づいて、発光素子（有機ＥＬ素子ＯＬＥＤ）に流す発光駆動電流Ｉemを制御し、所望の輝度階調で発光動作させる電圧指定型（又は、電圧印加型）の階調制御方法を適用することができる。

したがって、表示データに応じた電流を供給して書込動作を行う（表示データに応じた電圧成分を保持させる）電流指定型の階調制御方法に比較して、表示パネルを大型化や高精細化した場合や、低階調表示を行う場合であっても、表示データに応じた階調信号を各表示画素に迅速かつ適切に書き込むことができるので、表示データの書込不足の発生を抑制して表示データに応じた適切な輝度階調で発光動作することができ、良好な表示画質を実現することができる。また、各表示画素への書込動作において表示データに応じた電圧値を指定して直接印加し書込動作を行うことができるので、電流指定型の階調制御方法に比較して、書込動作における表示装置の消費電力を大幅に削減することができる。

本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。 本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。 書込動作時における表示画素の動作状態を示す概略説明図である。 書込動作時における表示画素の駆動トランジスタの動作特性及び有機ＥＬ素子の特性を示す特性図である。 表示画素の保持動作時における動作状態を示す概略説明図である。 表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。 表示画素の発光動作時における動作状態を示す概略説明図である。 発光動作時における表示画素の駆動トランジスタの動作特性及び有機ＥＬ素子の負荷特性を示す特性図である。 本発明に係る表示装置に適用可能な表示画素（画素駆動回路及び発光素子）の一例を示す回路構成図である。 本発明に係る表示装置の一実施形態を示す概略構成図である。 本実施形態に係る表示装置において特定の行に配列された表示画素の駆動制御方法の一例を示すタイミングチャートである。 本実施形態に係る表示装置の駆動制御方法の具体例を模式的に示した動作タイミング図である。 従来技術における発光素子型ディスプレイに適用可能な表示画素（画素駆動回路及び発光素子）の構成例を示す等価回路図である。

符号の説明

ＤＣｘ 画素回路部
ＯＬＥＤ 有機ＥＬ素子
Ｔ１ 駆動トランジスタ
Ｔ２ 保持トランジスタ
Ｃｘ、Ｃｓ キャパシタ
Ｌｓ 選択ライン
Ｌｖ 電源電圧ライン
Ｌｄ データライン
ＰＩＸ 表示画素
ＤＣ 画素駆動回路
１００ 表示装置
１１０ 表示パネル
１２０ 選択ドライバ
１３０ 電源ドライバ
１４０ データドライバ
１５０ システムコントローラ

Claims (11)

1. 電流駆動型の発光素子を含む複数の表示画素が２次元配列された表示パネルを備える表示装置において、
   前記表示画素は、前記発光素子を所望の輝度階調で発光動作させるための画素回路部を有し、前記画素回路部は、少なくとも、電流路の一端側に互いに異なる電位に設定された第１の電源電圧および第２の電源電圧の何れかの電源電圧が印加され、該電流路の他端側に前記発光素子の一端側との接続接点が接続された第１のスイッチング素子と、電流路の一端側に前記電源電圧が印加され、該電流路の他端側に前記第１のスイッチング素子の制御端子が接続された第２のスイッチング素子と、前記第１のスイッチング素子の前記制御端子と前記接続接点との間に接続された電圧保持素子と、を有し、
   前記画素回路部の前記第１のスイッチング素子の前記電流路の一端側に前記電源電圧を印加する電源電圧制御部と、
   前記第１のスイッチング素子の前記電流路の他端側に表示データに応じたデータ電圧を印加するデータ電圧制御部と、
   前記第２のスイッチング素子の前記電流路の導通状態を制御する接続状態制御部と、
   を具備し、
   前記電源電圧制御部によって印加される前記第１の電源電圧は、前記発光素子の他端側の電位を基準電位として、前記表示データの全ての階調に対応する前記データ電圧の全ての電圧値より高い電圧値を有するとともに、前記発光素子の発光開始電圧と前記第１のスイッチング素子の閾値電圧との合計電圧に等しいかそれより低く、前記発光素子を前記表示データの階調に依らずに非発光状態とする電圧値を有し、前記第２の電源電圧は前記発光素子を発光状態とする電圧値を有し、
   前記第１のスイッチング素子の前記電流路の他端側に前記データ電圧を印加する際に、前記第１のスイッチング素子の前記電流路の一端側に前記電源電圧制御部から前記第１の電源電圧を印加し、前記接続状態制御部により前記第２のスイッチング素子の前記電流路を導通させて、前記第１のスイッチング素子の前記電流路の一端側と該第１のスイッチング素子の制御端子とを接続し、
   前記電圧保持素子に保持された電圧に基づく駆動電流を前記発光素子に流す際に、前記第１のスイッチング素子の前記電流路の一端側に前記電源電圧制御部から前記第２の電源電圧を印加し、前記接続状態制御部により前記第２のスイッチング素子の前記電流路を非導通として、前記第１のスイッチング素子の前記電流路の一端側と該第１のスイッチング素子の制御端子との接続を解除することを特徴とする表示装置。
2. 前記電源電圧制御部は、前記表示パネルに２次元配列された前記複数の表示画素における各行ごとの前記表示画素に対して、前記電源電圧を順次印加することを特徴とする請求項１記載の表示装置。
3. 前記電源電圧制御部は、前記表示パネルに２次元配列された前記複数の表示画素における複数行ごとの前記表示画素に対して、前記電源電圧を順次印加することを特徴とする請求項１記載の表示装置。
4. 前記第１および第２のスイッチング素子は、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする請求項１乃至３のいずれかに記載の表示装置。
5. 前記画素回路部は、更に、電流路の一端側に前記データ電圧が印加され、該電流路の他端側に前記第１のスイッチング素子の前記電流路の他端側が接続された第３のスイッチング素子を備えることを特徴とする請求項１記載の表示装置。
6. 前記第３のスイッチング素子は、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする請求項５記載の表示装置。
7. 前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至６のいずれかに記載の表示装置。
8. 電流駆動型の発光素子を含む複数の表示画素が２次元配列された表示パネルを備える表示装置の駆動制御方法において、
   前記表示画素は、少なくとも、電流路の一端側に所定の電源電圧が印加され、該電流路の他端側に前記発光素子の一端側との接続接点が接続された第１のスイッチング素子と、電流路の一端側に前記電源電圧が印加され、該電流路の他端側に前記第１のスイッチング素子の制御端子が接続された第２のスイッチング素子と、前記第１のスイッチング素子の前記制御端子と前記接続接点との間に接続された電圧保持素子と、を具備する画素回路部を有し、
   前記第２のスイッチング素子の前記電流路を導通させて、前記第１のスイッチング素子の制御端子と該第１のスイッチング素子の前記電流路の一端側とを電気的に接続し、該電流路の他端側に表示データに応じたデータ電圧を印加し、前記第１のスイッチング素子の前記電流路の一端側に、前記発光素子の他端側の電位を基準電位として、前記表示データの全ての階調に対応する前記データ電圧の全ての電圧値より高い電圧値を有するとともに、前記発光素子の発光開始電圧と前記第１のスイッチング素子の閾値電圧との合計電圧に等しいかそれより低く、前記発光素子を前記表示データの階調に依らずに非発光状態とする電圧値を有する第１の電源電圧を印加する書込動作と、
   前記第２のスイッチング素子の前記電流路を非導通として、前記第１のスイッチング素子の前記制御端子と該第１のスイッチング素子の前記電流路の一端側とを電気的に遮断して、該電流路の両端に印加された電位差に相当する電圧成分を前記電圧保持素子に保持する保持動作と、
   前記第２のスイッチング素子の前記電流路を非導通として、前記第１のスイッチング素子の前記電流路の一端側に前記発光素子を発光状態とする電圧値を有する前記第１の電源電圧と異なる電位に設定された第２の電源電圧を印加し、前記電圧保持素子に保持された前記電圧成分に基づく駆動電流を前記発光素子に流す発光動作と、
   を含むことを特徴とする表示装置の駆動制御方法。
9. 前記第２の電源電圧は、前記第１のスイッチング素子を飽和状態で動作させる電圧値を有することを特徴とする請求項８記載の表示装置の駆動制御方法。
10. 前記表示パネルに２次元配列された前記複数の表示画素における各行ごとの前記表示画素に対して、少なくとも前記発光動作を順次実行することを特徴とする請求項８又は９に記載の表示装置の駆動制御方法。
11. 前記表示パネルに２次元配列された前記複数の表示画素における複数行ごとの前記表示画素に対して、少なくとも前記発光動作を順次実行することを特徴とする請求項８乃至１０のいずれかに記載の表示装置の駆動制御方法。

Images