JP4747552B2 - 電気光学装置、電子機器および方法 - Google Patents
電気光学装置、電子機器および方法 Download PDFInfo
- Publication number
- JP4747552B2 JP4747552B2 JP2004303938A JP2004303938A JP4747552B2 JP 4747552 B2 JP4747552 B2 JP 4747552B2 JP 2004303938 A JP2004303938 A JP 2004303938A JP 2004303938 A JP2004303938 A JP 2004303938A JP 4747552 B2 JP4747552 B2 JP 4747552B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- voltage
- transistor
- state
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、電気光学装置の駆動技術に関し、特に、電気光学装置に用いる発光素子用の駆動トランジスタのしきい値電圧を補償する技術に関する。
近年、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる自発光型の有機発光ダイオード素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ素子、以下「ＯＬＥＤ素子」と呼ぶ）の電気光学的特性を利用した表示装置が注目されている。
ＯＬＥＤ素子の発光階調の調整は、ＯＬＥＤ素子に流れる電流量を制御するトランジスタ（「駆動トランジスタ」と呼ぶ）のゲート／ソース間電圧を調整することによって行われるのが一般的である。しかし、現実には、駆動トランジスタを流れる電流量は、駆動トランジスタのしきい値電圧にも依存する。駆動トランジスタのしきい値電圧は、画素回路毎にばらつくことが多いので、従来は、しきい値電圧のバラツキによって階調が必ずしも正確に再現されない場合があった。また、駆動トランジスタがアモルファスシリコンで構成される場合には、駆動トランジスタのしきい値電圧が経時変化し易いという問題があった。
このため、従来から、画素回路毎のしきい値電圧の差異を補償して、正確に発光階調を再現できる技術が望まれていた。
なお、発光素子の階調を正確に制御したいという要望は、アモルファスシリコン製の駆動トランジスタを用いた装置に限らず、一般に、発光素子をそれぞれ有する複数の画素回路を備えた電気光学装置に共通する問題であった。
また、発光素子を用いた電気光学装置では、データ電圧を用いて画素回路の発光階調を設定する処理（「プログラミング」と呼ばれる）の際に発光素子が発光してしまうという問題もあった。
本発明は、駆動トランジスタのしきい値電圧を補償して、発光素子の発光階調を正確に再現するための技術を提供することを第１の目的とする。また、プログラミング時に発光素子による発光を抑制ための技術を提供することを第２の目的とする。
本発明による電気光学装置は、
発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、
前記画素回路マトリクスに接続された複数の走査線と、
前記画素回路マトリクスに接続された複数のデータ線と、
前記複数の走査線上に第１と第２の走査信号を出力することによって前記画素回路マトリクスの行を順次選択する走査線駆動回路と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記複数のデータ線上に出力するデータ線駆動回路と、
を備え、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）前記データ線と前記第１の電極との間の接続状態を、前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記第１の走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記走査線駆動回路は、前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間の第１の期間において前記第１ないし第３のスイッチングトランジスタをオン状態に設定した後、前記プログラミング期間の第２の期間において前記第３のスイッチングトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定し、前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させ、
前記データ線駆動回路は、
（ａ）前記プログラミング期間の前記第１の期間に相当するプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
（ｂ）前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する。
発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、
前記画素回路マトリクスに接続された複数の走査線と、
前記画素回路マトリクスに接続された複数のデータ線と、
前記複数の走査線上に第１と第２の走査信号を出力することによって前記画素回路マトリクスの行を順次選択する走査線駆動回路と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記複数のデータ線上に出力するデータ線駆動回路と、
を備え、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）前記データ線と前記第１の電極との間の接続状態を、前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記第１の走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記走査線駆動回路は、前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間の第１の期間において前記第１ないし第３のスイッチングトランジスタをオン状態に設定した後、前記プログラミング期間の第２の期間において前記第３のスイッチングトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定し、前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させ、
前記データ線駆動回路は、
（ａ）前記プログラミング期間の前記第１の期間に相当するプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
（ｂ）前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する。
なお、「第１及び第２の電極」は、ソース又はドレインとして機能する電極を意味している。この電気光学装置によれば、容量素子に保持される電荷量が、データ信号の電圧に依存するが駆動トランジスタのしきい値電圧には依存しないので、駆動トランジスタのしきい値電圧に依存せずに発光素子の発光階調を正確に再現することができる。すなわち、駆動トランジスタのしきい値電圧を補償した発光を行うことができる。また、プログラミング期間の開始時における駆動トランジスタのドレイン側の電圧が安定するので、プログラミングをより確実に行うことが可能である。さらに、プログラミング時に発光素子を発光させないので、画質を向上させることができる。
また、本発明の別の電気光学装置は、
発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、
前記画素回路マトリクスに接続された複数の走査線と、
前記画素回路マトリクスに接続された複数のデータ線と、
前記複数の走査線上に走査信号を出力することによって前記画素回路マトリクスの行を順次選択する走査線駆動回路と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記複数のデータ線上に出力するデータ線駆動回路と、
を備え、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）前記データ線と前記第１の電極との間の接続状態を、前記走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記走査線駆動回路は、前記発光素子の発光期間から前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間に切り替わる際に前記第３のスイッチングトランジスタをオフ状態に切り替えるとともに前記第１と第２のスイッチングトランジスタをオン状態に切り替えて、前記プログラミング期間における前記第３のトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定し、前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させ、
前記データ線駆動回路は、
（ａ）前記プログラミング期間の前に設けられたプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
（ｂ）前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する。
発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、
前記画素回路マトリクスに接続された複数の走査線と、
前記画素回路マトリクスに接続された複数のデータ線と、
前記複数の走査線上に走査信号を出力することによって前記画素回路マトリクスの行を順次選択する走査線駆動回路と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記複数のデータ線上に出力するデータ線駆動回路と、
を備え、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）前記データ線と前記第１の電極との間の接続状態を、前記走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記走査線駆動回路は、前記発光素子の発光期間から前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間に切り替わる際に前記第３のスイッチングトランジスタをオフ状態に切り替えるとともに前記第１と第２のスイッチングトランジスタをオン状態に切り替えて、前記プログラミング期間における前記第３のトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定し、前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させ、
前記データ線駆動回路は、
（ａ）前記プログラミング期間の前に設けられたプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
（ｂ）前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する。
この電気光学装置によっても、容量素子に保持される電荷量が、データ信号の電圧に依存するが駆動トランジスタのしきい値電圧には依存しないので、駆動トランジスタのしきい値電圧に依存せずに発光素子の発光階調を正確に再現することができる。すなわち、駆動トランジスタのしきい値電圧を補償した発光を行うことができる。また、プログラミング期間の開始時における駆動トランジスタのドレイン側の電圧が安定するので、プログラミングをより確実に行うことが可能である。さらに、プログラミング時に発光素子を発光させないので、画質を向上させることができる。
本発明による他の電気光学装置は、
発光素子と容量素子とを含む画素回路と、
前記画素回路に接続されたデータ線と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記データ線上に出力するデータ線駆動回路と、
を備え、
前記データ線駆動回路は、
（ｉ）前記画素回路内の容量素子に前記発光素子の発光階調に応じた電荷量を書き込むためのプログラミングを実行するとともに、
（ｉｉ）前記プログラミング中における前記発光素子のアノード電圧が発光閾値電圧よりも低くなるように、前記データ信号の電圧を設定する。
発光素子と容量素子とを含む画素回路と、
前記画素回路に接続されたデータ線と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記データ線上に出力するデータ線駆動回路と、
を備え、
前記データ線駆動回路は、
（ｉ）前記画素回路内の容量素子に前記発光素子の発光階調に応じた電荷量を書き込むためのプログラミングを実行するとともに、
（ｉｉ）前記プログラミング中における前記発光素子のアノード電圧が発光閾値電圧よりも低くなるように、前記データ信号の電圧を設定する。
このような電気光学装置では、プログラミング期間において、プログラミング対象の画素が発光することを防止することができる。
なお、本発明は、種々の形態で実現することが可能であり、例えば、画素回路、画素回路のための駆動回路、電気光学装置、電気光学装置を備えた電子機器、それらの装置の駆動方法、それらの方法または装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A．第１実施例：
B．第２実施例：
C．電子機器への適用例：
D．変形例
A．第１実施例：
B．第２実施例：
C．電子機器への適用例：
D．変形例
A．第１実施例：
図１は、本発明の一実施例としての電気光学装置の構成を概略的に示すブロック図である。この電気光学装置１００は、画素領域２００と、走査線駆動回路３００と、データ線駆動回路４００と、制御回路５００とを備えている。電気光学装置１００は、画素領域２００に画像を表示させる画像表示装置である。なお、以下の説明では、図１に示すＸ方向を行方向とも呼び、Ｙ方向を列方向とも呼ぶものとする。
図１は、本発明の一実施例としての電気光学装置の構成を概略的に示すブロック図である。この電気光学装置１００は、画素領域２００と、走査線駆動回路３００と、データ線駆動回路４００と、制御回路５００とを備えている。電気光学装置１００は、画素領域２００に画像を表示させる画像表示装置である。なお、以下の説明では、図１に示すＸ方向を行方向とも呼び、Ｙ方向を列方向とも呼ぶものとする。
画素領域２００には、Ｘ方向（行方向）に伸びるｍ本の走査線３１０が、互いに平行に配設されている。また、画素領域２００には、Ｘ方向と直交するＹ方向（列方向）に伸びるｎ本のデータ線４０２が、互いに平行に配設されている。そして、任意の１行分の走査線３１０と、任意の１列分のデータ線４０２とが交差する位置に、１つの画素回路２１０が設けられている。すなわち、画素領域２００には、ｍ行ｎ列の画素回路２１０が設けられている。
走査線駆動回路３００は、１行目〜ｍ行目の各走査線３１０に対応した走査信号Ｙ１〜Ｙｍを生成し、これらの走査信号Ｙ１〜Ｙｍをそれぞれに対応する走査線３１０に出力する。データ線駆動回路４００は、画素回路２１０が表示する階調を制御するための階調信号Ｘ１〜Ｘｎを生成し、データ線４０２を介して各画素回路２１０に供給する。なお、階調信号Ｘ１〜Ｘｎを「データ信号」とも呼ぶ。
図２は、ｉ行目ｊ列目の画素回路の一例を示す説明図である。なお、本実施例では、１行分の走査線３１０は、２本のサブ走査線３１０ａ，３１０ｂを含んでいる。２本のサブ走査線３１０ａ，３１０ｂには、走査信号Ｓcan1，Ｓcan2がそれぞれ出力される。これらについては後述する。
画素回路２１０は、自発光素子であるＯＬＥＤ素子２２０と、容量素子２３０と、４つのトランジスタ２４１〜２４４とを備えている。４つのトランジスタ２４１〜２４４は、いずれもｎチャネル型のＴＦＴである。
第４のトランジスタ２４４は、ＯＬＥＤ素子２２０に流れる電流を調整する駆動トランジスタとしての機能を有している。容量素子２３０は、この駆動トランジスタのゲートとソースとの間に接続されている。この容量素子２３０は、データ信号Ｘｊの電圧Ｖdataに応じた電荷を保持し、この電荷に応じて駆動トランジスタ２４４のゲート／ソース間電圧を設定する機能を有している。一般に、データ信号Ｘｊに応じて容量素子２３０に電荷を保持させる（書き込む）動作は、「プログラミング」と呼ばれている。また、データ信号Ｘｊの電圧Ｖdataに応じてプログラミングを行う方式は、「電圧プログラミング」と呼ばれている。第１ないし第３のトランジスタ２４１〜２４３は、プログラミングの動作と、ＯＬＥＤ素子２２０の発光動作とを制御するためのスイッチングトランジスタとして機能する。これらの動作については後述する。
ＯＬＥＤ素子２２０は、アノード電極２２０Ａとカソード電極２２０Ｃとの間に発光層が狭持されており、順方向電流に応じた輝度で発光する。発光層としては、各画素回路２１０のＯＬＥＤ素子２２０の発光色（例えばＲ、Ｇ、Ｂの３色の内のいずれか１色）に応じた有機ＥＬ材料が用いられている。ＯＬＥＤ素子２２０のカソード電極２２０Ｃは、すべての画素回路２１０に対して共通となっている。
ＯＬＥＤ素子２２０は、電源電位ＶEL（高位基準電圧）と接地電位（低位基準電圧）との間の電流経路上に設けられている。すなわち、電源電位ＶELと接地電位との間には、第３のトランジスタ２４３と、駆動トランジスタ２４４と、ＯＬＥＤ素子２２０とが直列に接続されている。ＯＬＥＤ素子２２０のカソード電極２２０Ｃは接地されており、アノード電極２２０Ａは駆動トランジスタ２４４のソースに接続されている。駆動トランジスタ２４４のドレインは、第３のトランジスタ２４３のソースに接続されている。第３のトランジスタ２４３のドレインは、電源電位ＶELに接続されている。第３のトランジスタ２４３のゲートは、第１のサブ走査線３１０ａに接続されている。
第１のトランジスタ２４１は、データ線４０２と、駆動トランジスタ２４４のソース側のノードｎ１との間に設けられており、第２の走査信号Ｓcan2に応じてこれらの間の接続状態をオン／オフする。第２のトランジスタ２４２は、駆動トランジスタ２４４のドレイン側のノードｎ２とゲートとの間に設けられており、第２の走査信号Ｓcan2に応じてこれらの間の接続状態をオン／オフする。第１と第２のトランジスタ２４１，２４２のゲートは、いずれも第２のサブ走査線３１０ｂに接続されている。
図３（ａ）〜（ｉ）は、電気光学装置１００の全体動作を示すタイミングチャートである。ここでは、画素領域２００（図１）が８行で構成されているものと仮定しており、図３（ａ）〜（ｈ）に８本の走査信号Ｙ１〜Ｙ８を示している。これらの走査信号Ｙ１〜Ｙ８のレベル変化は、図２に示す第２の走査信号Ｓcan2によるものである。
１行目の走査線３１０に出力される走査信号Ｙ１は、１垂直走査期間Ｔｖ内において、１垂直走査期間の最初のタイミングから１水平走査期間Ｔｈの間Ｈレベルとなり、その他の期間はＬレベルとなるパルス信号である。また、２行目の走査線３１０に出力される走査信号Ｙ２は、走査信号Ｙ１がＨレベルからＬレベルとなるタイミングから１水平走査期間Ｔｈの間Ｈレベルとなるパルス信号である。このように走査信号Ｙ１〜Ｙ８は、１垂直走査期間Ｔｖ内において、１水平走査期間Ｔｈの間だけＨレベルとなり、かつＨレベルとなる期間が順々にずれているようなパターンを、１垂直走査期間Ｔｖ毎に繰り返す信号となっている。１垂直走査期間Ｔｖを「１フレーム期間」または「１フレーム」とも呼ぶ。ｉ行目の走査線３１０に供給される走査信号ＹｉがＨレベルになると、ｉ行目の走査線３１０に接続された複数の画素回路２１０が選択され、各画素回路２１０内の容量素子２３０に、データ信号Ｘｊ（図３（ｉ））の電圧Ｖdataに応じた容量が設定される。走査線駆動回路３００は、最初に１行目の走査線３１０に接続された複数の画素回路２１０のプログラミングを行い、その後、２行目以降の走査線３１０に接続された画素回路２１０を１行ずつ順に８行目までプログラミングを行い、以降、１行目に戻って画素回路２１０のプログラミングを繰り返し行うこととなる。各画素回路２１０は、プログラミングされた後は、次のプログラミングが開始されるまでの間、一定の階調で発光を継続する。
図４は、第１実施例におけるプログラミング期間と発光期間の動作の詳細を示す説明図である。図４（Ａ）には、２つの走査信号Ｓcan1，Ｓcan2と、データ信号電圧Ｖdataのタイミングチャートが示されている。プログラミング期間Ｔprは、図３の１水平走査期間Ｔｈに相当する。また、発光期間Ｔemは、プログラミング期間Ｔpr以外の期間を意味している。
プログラミング期間Ｔprは、第１の期間Ｔp1と第２の期間Ｔp2とに区分されている。第１の期間Ｔp1では、第１と第２の走査信号Ｓcan1，Ｓcan2はいずれもＨレベルに設定される。
図４（Ｂ）は、第１の期間Ｔp1における画素回路２１０の等価回路を示している。第１の期間Ｔp1では、第１ないし第３のトランジスタ２４１〜２４３がいずれもオンとなるので、図４（Ｂ）に示す等価回路では、駆動トランジスタ２４４のドレインがゲートと電源電位ＶELとに接続された状態となる。また、駆動トランジスタ２４４のソース側のノードｎ１には、データ信号電圧Ｖdataが印加される。この状態では、駆動トランジスタ２４４はダイオード接続されているので、そのゲートの電圧は電源電位ＶELとなる。
なお、プログラミング期間Ｔｐ中は、ＯＬＥＤ素子２２０を発光させないことが好ましい。このためには、データ信号電圧Ｖdataを、ＯＬＥＤ素子２２０の発光時のアノード電圧ＶELAよりも小さい値に設定することが好ましく、特に、ＯＬＥＤ素子２２０の発光閾値電圧よりも小さな値に設定することが好ましい。但し、プログラミング期間Ｔｐ中にＯＬＥＤ素子２２０の発光を許容してもよい。
図４（Ｃ）は、第２の期間Ｔp2における画素回路２１０の等価回路を示している。第２の期間Ｔp2では、第１の走査信号Ｓcan1がＬレベルに下がるので、第３のトランジスタ２４３がオフとなり、図４（Ｃ）に示す等価回路では、駆動トランジスタ２４４のドレイン側のノードｎ２が電源電位ＶELから切断される。なお、駆動トランジスタ２４４のソース側のノードｎ１には、データ信号電圧Ｖdataが印加されたままである。駆動トランジスタ２４４はダイオード接続されているので、そのゲート電圧は次第に低下してゆき、最終的にはソースの電圧Ｖdataにしきい値電圧Ｖthを加算した値（Ｖdata＋Ｖth）となる。また、容量素子２３０に保持される電荷量は、しきい値電圧Ｖthに依存せず、データ信号電圧Ｖdataのみに依存している。
なお、前述した第１の期間Ｔp1で第３のトランジスタ２４３をオンさせていた理由は、仮に第１の期間Ｔp1に第３のトランジスタ２４３をオフさせて図４（Ｃ）の等価回路状態にすると、駆動トランジスタ２４４がオンしない可能性があるためである。但し、データ信号電圧Ｖdataが十分低い場合には、第１の期間Ｔp1を省略することができる。このように、第１の期間Ｔp1は省略できるので、第２の期間Ｔp2を狭義の「プログラミング期間」と呼ぶことができる。
図４（Ｄ）は、発光期間Ｔemにおける画素回路２１０の等価回路を示している。発光期間Ｔemでは、第１の走査信号Ｓcan1が再びＨレベルに立ち上がるので、第３のトランジスタ２４３がオンとなる。また、第２の走査信号Ｓcan2がＬレベルに下がるので、第１と第２のトランジスタ２４１，２４２がオフとなる。この結果、図４（Ｄ）に示す等価回路では、駆動トランジスタ２４４のドレインが電源電位ＶELに接続され、また、ゲートとドレイン間が切断される。
このときの駆動トランジスタ２４４のゲートの電圧Ｖgは、以下の（１）式で与えられる。
Ｖg＝Ｖdata＋Ｖth＋ｋΔＶn1 ...（１）
ここで、ΔＶn1は駆動トランジスタ２４４のソース側のノードｎ１における電圧の変化量であり、（ＶELA−Ｖdata）に等しい。ＶELAは、ＯＬＥＤ素子２２０の発光時のアノード電圧である。
Ｖg＝Ｖdata＋Ｖth＋ｋΔＶn1 ...（１）
ここで、ΔＶn1は駆動トランジスタ２４４のソース側のノードｎ１における電圧の変化量であり、（ＶELA−Ｖdata）に等しい。ＶELAは、ＯＬＥＤ素子２２０の発光時のアノード電圧である。
また、上記（１）式のｋは、容量素子２３０の容量Ｃａと、駆動トランジスタ２４４のゲートの寄生容量Ｃｐ（図４（Ｄ））とに応じて決まる定数であり、ノードｎ１の電圧変化ΔＶn1と、これによる駆動トランジスタ２４４のゲートの電圧変化との比を示している。この定数ｋは、以下の（２）式で与えられる。
ｋ＝Ｃａ／（Ｃａ＋Ｃｐ） ...（２）
なお、寄生容量Ｃｐの主なものは、駆動トランジスタ２４４のゲート容量である。
ｋ＝Ｃａ／（Ｃａ＋Ｃｐ） ...（２）
なお、寄生容量Ｃｐの主なものは、駆動トランジスタ２４４のゲート容量である。
上記（１）式にΔＶn1＝（ＶELA−Ｖdata）を代入すると、以下の（３）式が得られる。
Ｖg＝Ｖdata＋Ｖth＋ｋ（ＶELA−Ｖdata）
＝（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶELA ...（３）
Ｖg＝Ｖdata＋Ｖth＋ｋ（ＶELA−Ｖdata）
＝（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶELA ...（３）
発光期間Ｔemにおける駆動トランジスタ２４４のソース電圧Ｖsは、ＯＬＥＤ素子２２０のアノード電圧ＶELAに等しい。上記（３）式を利用すると、駆動トランジスタ２４４及びＯＬＥＤ素子２２０に流れる電流Ｉは、以下の（４）式で与えられる。
Ｉ＝０．５β｛（Ｖg−Ｖs）−Ｖth｝２
＝０．５β｛（（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶELA−ＶELA）−Ｖth｝２
＝０．５β｛（１−ｋ）Ｖdata−（１−ｋ）ＶELA｝２ ...（４）
ここで、βは駆動トランジスタ２４４の利得係数である。
Ｉ＝０．５β｛（Ｖg−Ｖs）−Ｖth｝２
＝０．５β｛（（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶELA−ＶELA）−Ｖth｝２
＝０．５β｛（１−ｋ）Ｖdata−（１−ｋ）ＶELA｝２ ...（４）
ここで、βは駆動トランジスタ２４４の利得係数である。
上記（４）式から理解できるように、ＯＬＥＤ素子２２０の電流値Ｉは、駆動トランジスタ２４４のしきい値電圧Ｖthに依存しない。従って、電気光学装置１００内の個々の画素回路２１０においてしきい値電圧Ｖthのバラツキがあっても、各画素回路２１０で正確な発光階調を再現することができる。換言すれば、図４の動作では、しきい値電圧Ｖthを補償したプログラミングが行われている。また、データ信号電圧Ｖdataは、上記（４）式を考慮して、各発光階調に適した値に設定される。この際、定数ｋとアノード電圧ＶELAの値は、実験的に決定された値が使用される。
このように、第１実施例では、ＯＬＥＤ素子２２０を流れる電流値Ｉがしきい値電圧Ｖthに依存しないように容量素子２３０をプログラミングしているので、各画素回路２１０において正確な発光階調を再現することが可能である。
また、データ信号電圧ＶdataをＯＬＥＤ素子２２０の発光時のアノード電圧ＶELAよりも小さい値に設定することによって、プログラミング期間Ｔpr中にＯＬＥＤ素子２２０を発光させないようにしているので、高画質な画像を表示することが可能である。
なお、第１の期間Ｔp1は、駆動トランジスタ２４４のドレインを一定電圧（第１実施例ではＶEL）にチャージするプリチャージ期間であると考えることも可能である。プリチャージ電圧としては、ＶEL以外の任意の電圧値を採用することができる。このようなプリチャージ期間Ｔp1を設けないと、狭義のプログラミング期間Ｔp2の直前における駆動トランスジスタ２４４のドレイン電圧のレベルによっては、プログラミング期間Ｔp2においてしきい値電圧Ｖthの補償が十分でなく、発光階調がずれてしまう可能性がある。これに対して、プリチャージ期間Ｔp1を設けるようにすれば、プログラミング期間Ｔp2開始時のドレイン電圧が常に一定なので、プログラミング期間Ｔp2中におけるしきい値電圧Ｖthの補償をより確実に行うことが可能である。
B．第２実施例：
図５は、第２実施例における画素回路２１０ａの構成を示す回路図である。図２に示した画素回路２１０との大きな差異は、容量素子２３０と第２のトランジスタ２４２の位置が入れ替わっている点にある。すなわち、容量素子２３０は、駆動トランジスタ２４４のゲートとドレインとの間に接続されている。また、第２のトランジスタ２４２は、駆動トランジスタ２４４のゲートとソースとの間に接続されている。この変更に伴って、第１のトランジスタ２４１の位置も、駆動トランジスタ２４４のドレイン側に接続されるように変更されている。第３のトランジスタ２４３ａは、ｐチャネルＴＦＴに変更されている。また、走査線３１０は１本のみであり、１つの走査信号Ｓcanが３つのトランジスタ２４１，２４２，２４３ａのゲートにそれぞれ供給されている。走査線３１０が１本で済む理由は後述する。なお、第２実施例ではｐチャネルＴＦＴを使用するので、アモルファスシリコンではなく、ポリシリコンを用いてトランジスタが形成される。
図５は、第２実施例における画素回路２１０ａの構成を示す回路図である。図２に示した画素回路２１０との大きな差異は、容量素子２３０と第２のトランジスタ２４２の位置が入れ替わっている点にある。すなわち、容量素子２３０は、駆動トランジスタ２４４のゲートとドレインとの間に接続されている。また、第２のトランジスタ２４２は、駆動トランジスタ２４４のゲートとソースとの間に接続されている。この変更に伴って、第１のトランジスタ２４１の位置も、駆動トランジスタ２４４のドレイン側に接続されるように変更されている。第３のトランジスタ２４３ａは、ｐチャネルＴＦＴに変更されている。また、走査線３１０は１本のみであり、１つの走査信号Ｓcanが３つのトランジスタ２４１，２４２，２４３ａのゲートにそれぞれ供給されている。走査線３１０が１本で済む理由は後述する。なお、第２実施例ではｐチャネルＴＦＴを使用するので、アモルファスシリコンではなく、ポリシリコンを用いてトランジスタが形成される。
図６は、第２実施例におけるプログラミング期間と発光期間の動作の詳細を示す説明図である。図６（Ａ）には、走査信号Ｓcanと、データ信号電圧Ｖdataのタイミングチャートが示されている。
プログラミング期間Ｔprは、第１実施例のような２つの期間には区分されていない。走査信号Scanは、プログラミング期間ＴprにおいてＨレベルとなり、それ以外の期間である発光期間ＴemにおいてＬレベルとなる。
但し、プログラミング期間Ｔprの前に、プログラミング期間Ｔprにおいてダイオード接続する駆動トランジスタ２４４のドレインを一定電圧にチャージするプリチャージ期間を設けることも可能である。ここで、「プログラミング期間Ｔprにおいてダイオード接続する駆動トランジスタ２４４のドレイン」とは、ダイオード接続時におけるドレインを意味しており、図６（Ｂ）の例では、駆動トランジスタ２４４の下側（ノードｎ１側）のソース／ドレイン電極を意味している。プリチャージ電圧としては、駆動トランジスタ２４４のしきい値Ｖthを採用してもよく、また、これ以外の任意の電圧値を採用してもよい。また、プリチャージを行うために、プリチャージ用のトランジスタを画素回路内に設けるようにしてもよい。プリチャージ期間を設けるようにすれば、プログラミング期間Ｔpr開始時のドレイン電圧が常に一定になるので、プログラミング期間Ｔpr中におけるしきい値電圧Ｖthの補償をより確実に行うことが可能である。
図６（Ｂ）は、プログラミング期間Ｔprにおける画素回路２１０ａの等価回路を示している。第２実施例のプログラミング期間Ｔprでは、第１と第２のトランジスタ２４１，２４２がいずれもオンとなるが、第３のトランジスタ２４３はオフに保たれる。この結果、図６（Ｂ）に示す等価回路では、駆動トランジスタ２４４のソース側のノードｎ１とゲートとが接続状態となる。また、駆動トランジスタ２４４のドレイン側のノードｎ２には、データ信号電圧Ｖdataが印加される。なお、ここでの説明における「駆動トランジスタ２４４のソース」という用語は、発光期間Ｔemにおいてソースとなる電極を意味している。
第２実施例においても、データ信号電圧Ｖdataは、発光時におけるＯＬＥＤ素子２２０のアノード電圧ＶELAよりも小さな値に設定される。プログラミング期間Tprの初期には、駆動トランジスタ２４４のソース側のノードｎ１の電圧はＯＬＥＤ素子２２０の発光時のアノード電圧ＶELAに近い値を有しており、ドレイン側のノードｎ２の電圧はこれよりも低い電圧Ｖdataとなっている。従って、図６（Ｂ）に示すように、プログラミング期間Ｔprでは、駆動トランジスタ２４４のソースとドレインとの関係が、発光期間Ｔemにおける関係と逆になる。すなわち、ノードｎ１側がドレインとして機能し、ノードｎ２側がソースとして機能する。このとき、駆動トランジスタ２４４のゲートとドレイン（ノードｎ１）とが接続されたダイオード接続が実現されるので、そのゲート電圧は、ソース側のノードｎ２の電圧Ｖdataにしきい値電圧Ｖthを加算した値（Ｖdata＋Ｖth）となる。また、このとき容量素子２３０に保持される電荷量は、しきい値電圧Ｖthに依存せず、データ信号電圧Ｖdataのみに依存する。
一般に良く知られているように、トランジスタのソースとドレインとは互いに交換可能である。そこで、本明細書では、ソース又はドレインとして機能する電極を「ソース／ドレイン電極」とも呼ぶ。ソース／ドレイン電極がソースとして機能するか、ドレインとして機能するかは、２つのソース／ドレイン電極に印加される電圧の関係によって決定される。
なお、第２実施例の画素回路２１０ａでは、プログラミング期間Ｔprにおいて駆動トランジスタ２４４をオン状態にするために、駆動トランジスタ２４４の２つのソース／ドレイン電極の一方を電源電位ＶELに接続する必要は無い。そこで、第２実施例では、プログラミング期間Ｔprの全体を通じて第３のトランジスタ２４３ａをオフに設定している。この点は、図４（Ｂ）に示した第１実施例と異なる点である。また、この動作は、第３のトランジスタ２４３ａをｐチャネルＴＦＴとして構成し、そのゲートに走査信号Ｓcanを与えることによって実現されている。この構成によれば、１行分の走査線３１０が１本で済むので、回路構成が単純になり、開口率も向上するという利点がある。
図６（Ｃ）は、発光期間Ｔemにおける画素回路２１０ａの等価回路を示している。発光期間Ｔemでは、走査信号ＳcanがＬレベルに下がるので、第１と第２のトランジスタ２４１，２４２がオフとなり、第３のトランジスタ２４３ａがオンとなる。この結果、図６（Ｃ）に示すように、駆動トランジスタ２４４のドレイン側のノードｎ２が電源電位ＶELに接続され、また、ゲートとソース間が切断される。
このときの駆動トランジスタ２４４のゲート電圧Ｖgは、以下の（５）式で与えられる。
Ｖg＝Ｖdata＋Ｖth＋ｋΔＶn2 ...（５）
ここで、ΔＶn2は駆動トランジスタ２４４のドレイン側のノードｎ２における電圧の変化量であり、（ＶEL−Ｖdata）に等しい。また、上記（５）式の定数ｋは、上述した（２）式で与えられる値である。
Ｖg＝Ｖdata＋Ｖth＋ｋΔＶn2 ...（５）
ここで、ΔＶn2は駆動トランジスタ２４４のドレイン側のノードｎ２における電圧の変化量であり、（ＶEL−Ｖdata）に等しい。また、上記（５）式の定数ｋは、上述した（２）式で与えられる値である。
上記（５）式にΔＶn2＝（ＶEL−Ｖdata）を代入すると、以下の（６）式が得られる。
Ｖg＝Ｖdata＋Ｖth＋ｋ（ＶEL−Ｖdata）
＝（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶEL ...（６）
Ｖg＝Ｖdata＋Ｖth＋ｋ（ＶEL−Ｖdata）
＝（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶEL ...（６）
また、発光期間Ｔemにおける駆動トランジスタ２４４のソース電圧Ｖsは、ＯＬＥＤ素子２２０のアノード電圧ＶELAに等しい。上記（６）式を利用すると、駆動トランジスタ２４４及びＯＬＥＤ素子２２０に流れる電流Ｉは、以下の（７）式で与えられる。
Ｉ＝０．５β｛（Ｖg−Ｖs）−Ｖth｝２
＝０．５β｛（（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶEL−ＶELA）−Ｖth｝２
＝０．５β｛（１−ｋ）Ｖdata＋ｋ・ＶEL−ＶELA｝２ ...（７）
Ｉ＝０．５β｛（Ｖg−Ｖs）−Ｖth｝２
＝０．５β｛（（１−ｋ）Ｖdata＋Ｖth＋ｋ・ＶEL−ＶELA）−Ｖth｝２
＝０．５β｛（１−ｋ）Ｖdata＋ｋ・ＶEL−ＶELA｝２ ...（７）
上記（７）式から理解できるように、第２実施例においても、ＯＬＥＤ素子２２０を流れる電流値Ｉがしきい値電圧Ｖthに依存しないように容量素子２３０をプログラミングしているので、各画素回路２１０において正確な発光階調を再現することが可能である。
また、データ信号電圧ＶdataをＯＬＥＤ素子２２０の発光時のアノード電圧ＶELAよりも小さい値に設定することによってプログラミング期間Ｔpr中にＯＬＥＤ素子２２０を発光させないようにしているので、高画質な画像を表示することが可能である。
C．電子機器への適用例：
上記各実施例において説明した電気光学装置１００は、電子機器に適用することができる。図７は、電気光学装置を適用したモバイル型のパーソナルコンピュータの概略構成を示す説明図である。パーソナルコンピュータ８００は、表示ユニットとしての電気光学装置１００と、本体部８３０と、電源スイッチ８１０と、キーボード８２０とを備えている。この電気光学装置１００は、ＯＬＥＤ素子２２０（図２）を用いているので、視野角が広く見やすい表示ユニットとなる。
上記各実施例において説明した電気光学装置１００は、電子機器に適用することができる。図７は、電気光学装置を適用したモバイル型のパーソナルコンピュータの概略構成を示す説明図である。パーソナルコンピュータ８００は、表示ユニットとしての電気光学装置１００と、本体部８３０と、電源スイッチ８１０と、キーボード８２０とを備えている。この電気光学装置１００は、ＯＬＥＤ素子２２０（図２）を用いているので、視野角が広く見やすい表示ユニットとなる。
電気光学装置１００が適用される電子機器としては、他に、携帯電話機、情報携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、デジタルスチルカメラ、テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。これらの電子機器の表示部として、電気光学装置１００が適用可能である。また、光書込型のプリンタや電子複写機などの書込ヘッドにも適用可能である。
D．変形例
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
D１．変形例１：
図４に示した第１実施例の構成において、第２のトランジスタ２４２のドレインと第２のノードｎ２との間に容量素子を追加してもよい。換言すれば、駆動トランジスタ２４４のゲート／ソース間と、ゲート／ソース間との両方に容量素子を設けるようにしてもよい。この構成には、次のような利点がある。すなわち、図４（Ｄ）に示した発光状態において、駆動トランジスタ２４４のゲート電圧は（Ｖdata＋Ｖth＋ｋΔＶn1）となるものとしたが、プログラミング期間（特に第２の期間Ｔpr2）が十分に長くない場合には駆動トランジスタ２４４のゲート電圧がこの値（Ｖdata＋Ｖth＋ｋΔＶn1）に達せず、（Ｖdata＋Ｖth＋α）となる可能性がある。ここで、αはｋΔＶn1よりも小さな値である。換言すれば、プログラミング期間Ｔpr2におけるしきい値電圧Ｖthの補償が十分で無い可能性がある。この場合には、発光期間Ｔemにおいて、駆動トランジスタ２４４のゲート電圧が低いので、駆動トランジスタ２４４がオンせず、発光しない可能性も否定できない。これに対して、第２のトランジスタ２４２のドレインと第２のノードｎ２との間に容量素子を追加すれば、プログラミング期間Ｔpr2が短い場合にも、発光期間Tem（図４（Ｄ））において駆動トランジスタ２４４のゲート電圧が十分に上昇するので、駆動トランジスタ２４４が確実にオンし、ＯＬＥＤ２０を発光させることが可能である。
図４に示した第１実施例の構成において、第２のトランジスタ２４２のドレインと第２のノードｎ２との間に容量素子を追加してもよい。換言すれば、駆動トランジスタ２４４のゲート／ソース間と、ゲート／ソース間との両方に容量素子を設けるようにしてもよい。この構成には、次のような利点がある。すなわち、図４（Ｄ）に示した発光状態において、駆動トランジスタ２４４のゲート電圧は（Ｖdata＋Ｖth＋ｋΔＶn1）となるものとしたが、プログラミング期間（特に第２の期間Ｔpr2）が十分に長くない場合には駆動トランジスタ２４４のゲート電圧がこの値（Ｖdata＋Ｖth＋ｋΔＶn1）に達せず、（Ｖdata＋Ｖth＋α）となる可能性がある。ここで、αはｋΔＶn1よりも小さな値である。換言すれば、プログラミング期間Ｔpr2におけるしきい値電圧Ｖthの補償が十分で無い可能性がある。この場合には、発光期間Ｔemにおいて、駆動トランジスタ２４４のゲート電圧が低いので、駆動トランジスタ２４４がオンせず、発光しない可能性も否定できない。これに対して、第２のトランジスタ２４２のドレインと第２のノードｎ２との間に容量素子を追加すれば、プログラミング期間Ｔpr2が短い場合にも、発光期間Tem（図４（Ｄ））において駆動トランジスタ２４４のゲート電圧が十分に上昇するので、駆動トランジスタ２４４が確実にオンし、ＯＬＥＤ２０を発光させることが可能である。
なお、第２実施例においても同様に、駆動トランジスタ２４４のゲート／ソース間と、ゲート／ソース間との両方に容量素子を設けるようにしてもよい。
D２．変形例２：
上記第１実施例では、画素回路内のトランジスタをアモルファスシリコンで構成し、また、第２実施例ではトランジスタをポリシリコンで構成していたが、本発明は他の半導体材料を用いて画素回路内のトランジスタを構成した場合にも適用可能である。
上記第１実施例では、画素回路内のトランジスタをアモルファスシリコンで構成し、また、第２実施例ではトランジスタをポリシリコンで構成していたが、本発明は他の半導体材料を用いて画素回路内のトランジスタを構成した場合にも適用可能である。
また、上記各実施例では、画素回路内のトランジスタの各トランジスタをｎチャネルタイプとするかｐチャネルタイプとするかは任意であり、上記実施例と異なるタイプにすることも可能である。
D３．変形例３：
上記各実施例の特徴の一部のみを備えた画素回路や電気光学装置を構成することも可能である。例えば、本発明の一実施形態として、プログラミング期間中において発光素子が発光しないようにデータ信号電圧Ｖdataの値を設定する電気光学装置を構成することも可能である。より正確に言えば、この電気光学装置では、プログラミング期間における発光素子のアノード電圧がその発光閾値電圧よりも低くなるように、データ信号電圧Ｖdataが設定される。このような電気光学装置では、プログラミング期間において、プログラミング対象の画素が発光することを防止できるという利点がある。なお、画素回路はマトリクス状に配列されている必要は無く、任意の配列方法を採用することが可能である。
上記各実施例の特徴の一部のみを備えた画素回路や電気光学装置を構成することも可能である。例えば、本発明の一実施形態として、プログラミング期間中において発光素子が発光しないようにデータ信号電圧Ｖdataの値を設定する電気光学装置を構成することも可能である。より正確に言えば、この電気光学装置では、プログラミング期間における発光素子のアノード電圧がその発光閾値電圧よりも低くなるように、データ信号電圧Ｖdataが設定される。このような電気光学装置では、プログラミング期間において、プログラミング対象の画素が発光することを防止できるという利点がある。なお、画素回路はマトリクス状に配列されている必要は無く、任意の配列方法を採用することが可能である。
D４．変形例４：
上記各実施例では、自発光素子としてＯＬＥＤ素子２２０を用いた電気光学装置１００を例に用いて説明したが、他の自発光素子を用いることも可能である。例えば、自発光素子として、無機ＥＬ素子、フィールドエミッション素子（ＦＥＤ）、表面電動型エミッション素子（ＳＥＤ）、弾道電子放出素子（ＢＳＤ）、発光ダイオード（ＬＥＤ）等を用いてもよい。
上記各実施例では、自発光素子としてＯＬＥＤ素子２２０を用いた電気光学装置１００を例に用いて説明したが、他の自発光素子を用いることも可能である。例えば、自発光素子として、無機ＥＬ素子、フィールドエミッション素子（ＦＥＤ）、表面電動型エミッション素子（ＳＥＤ）、弾道電子放出素子（ＢＳＤ）、発光ダイオード（ＬＥＤ）等を用いてもよい。
１００...電気光学装置
２００...画素領域
２１０...画素回路
２２０...ＯＬＥＤ素子
２２０Ａ...アノード電極
２２０Ｃ...カソード電極
２３０...容量素子
２４１...第１のトランジスタ
２４２...第２のトランジスタ
２４３...第３のトランジスタ
２４４...第４のトランジスタ（駆動トランジスタ）
３００...走査線駆動回路
３１０...走査線
３１０ａ，３１０ｂ...サブ走査線
４００...データ線駆動回路
４０２...データ線
５００...制御回路
８００...パーソナルコンピュータ
８１０...電源スイッチ
８２０...キーボード
８３０...本体部
２００...画素領域
２１０...画素回路
２２０...ＯＬＥＤ素子
２２０Ａ...アノード電極
２２０Ｃ...カソード電極
２３０...容量素子
２４１...第１のトランジスタ
２４２...第２のトランジスタ
２４３...第３のトランジスタ
２４４...第４のトランジスタ（駆動トランジスタ）
３００...走査線駆動回路
３１０...走査線
３１０ａ，３１０ｂ...サブ走査線
４００...データ線駆動回路
４０２...データ線
５００...制御回路
８００...パーソナルコンピュータ
８１０...電源スイッチ
８２０...キーボード
８３０...本体部
Claims (5)
- 発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、
前記画素回路マトリクスに接続された複数の走査線と、
前記画素回路マトリクスに接続された複数のデータ線と、
前記複数の走査線上に第１と第２の走査信号を出力することによって前記画素回路マトリクスの行を順次選択する走査線駆動回路と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記複数のデータ線上に出力するデータ線駆動回路と、
を備え、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）前記データ線と前記第１の電極との間の接続状態を、前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記第１の走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記走査線駆動回路は、前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間の第１の期間において前記第１ないし第３のスイッチングトランジスタをオン状態に設定した後、前記プログラミング期間の第２の期間において前記第３のスイッチングトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定し、前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させ、
前記データ線駆動回路は、
（ａ）前記プログラミング期間の前記第１の期間に相当するプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
（ｂ）前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する、電気光学装置。 - 発光素子を含む複数の画素回路がマトリクス状に配列された画素回路マトリクスと、
前記画素回路マトリクスに接続された複数の走査線と、
前記画素回路マトリクスに接続された複数のデータ線と、
前記複数の走査線上に走査信号を出力することによって前記画素回路マトリクスの行を順次選択する走査線駆動回路と、
前記発光素子の発光階調に応じた電圧を有するデータ信号を生成して前記複数のデータ線上に出力するデータ線駆動回路と、
を備え、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）前記データ線と前記第１の電極との間の接続状態を、前記走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記走査線駆動回路は、前記発光素子の発光期間から前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間に切り替わる際に前記第３のスイッチングトランジスタをオフ状態に切り替えるとともに前記第１と第２のスイッチングトランジスタをオン状態に切り替えて、前記プログラミング期間における前記第３のトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定し、前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させ、
前記データ線駆動回路は、
（ａ）前記プログラミング期間の前に設けられたプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
（ｂ）前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する、電気光学装置。 - 表示デバイスとして請求項１または請求項２に記載の電気光学装置を備える電子機器。
- 画素回路マトリクスを備えた電気光学装置の駆動方法であって、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）データ線と前記第１の電極との間の接続状態を、第２の走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記第２の走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、第１の走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記方法は、
（ａ）前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間の第１の期間において前記第１ないし第３のスイッチングトランジスタをオン状態に設定した後、前記プログラミング期間の第２の期間において前記第３のスイッチングトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定する工程と、
（ｂ）前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させる工程と、
を備え、
前記プログラミング期間の前記第１の期間に相当するプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する、方法。 - 画素回路マトリクスを備えた電気光学装置の駆動方法であって、
各画素回路は、
（ｉ）高位基準電圧と低位基準電圧との間の電流経路上に設けられた発光素子と、
（ｉｉ）前記電流経路上において前記発光素子のアノード電極に接続されており、ソース及びドレインを構成する第１及び第２の電極と、ゲート電極とを有し、発光階調に応じた電流を前記発光素子に流すための駆動トランジスタと、
（ｉｉｉ）前記駆動トランジスタのゲート電極と前記第１の電極との間に接続された容量素子と、
（ｉｖ）データ線と前記第１の電極との間の接続状態を、走査信号に応じてオン状態又はオフ状態に切り換える第１のスイッチングトランジスタと、
（ｖ）前記駆動トランジスタのゲート電極と前記第２の電極との間の接続状態を前記走査信号に応じてオン状態又はオフ状態に切り換える第２のスイッチングトランジスタと、
（ｖｉ）前記発光素子の電流経路上に設けられ、前記走査信号に応じて前記駆動トランジスタ及び前記発光素子に電流が流れることを許容する第３のスイッチングトランジスタと、
（ｖｉｉ）前記駆動トランジスタのゲート電極と接地電位との間の寄生容量と、
を備え、
前記方法は、
（ａ）前記発光素子の発光期間から前記データ信号の電圧に応じた電荷量を前記容量素子に保持させるためのプログラミング期間に切り替わる際に前記第３のスイッチングトランジスタをオフ状態に切り替えるとともに前記第１と第２のスイッチングトランジスタをオン状態に切り替えて、前記プログラミング期間における前記第３のスイッチングトランジスタをオフ状態に設定するとともに前記第１と第２のスイッチングトランジスタをオン状態に設定する工程と、
（ｂ）前記プログラミング期間から前記発光素子の発光期間に切り替わる際に前記第３のスイッチングトランジスタをオン状態に切り換えるとともに前記第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、前記容量素子に、前記駆動トランジスタのしきい値電圧に依存せず、かつ、前記データ信号の電圧に依存する電荷量を保持させる工程と、
を備え、
前記プログラミング期間の前に設けられたプリチャージ期間において、前記プログラミング期間中にダイオード接続する前記駆動トランジスタのドレイン側に所定の電圧を印加し、
前記データ信号の電圧を、前記発光素子の発光時における前記アノード電極の電圧よりも低い電圧に設定する、方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004303938A JP4747552B2 (ja) | 2004-10-19 | 2004-10-19 | 電気光学装置、電子機器および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004303938A JP4747552B2 (ja) | 2004-10-19 | 2004-10-19 | 電気光学装置、電子機器および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006119180A JP2006119180A (ja) | 2006-05-11 |
| JP4747552B2 true JP4747552B2 (ja) | 2011-08-17 |
Family
ID=36537168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004303938A Expired - Fee Related JP4747552B2 (ja) | 2004-10-19 | 2004-10-19 | 電気光学装置、電子機器および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4747552B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7907137B2 (en) | 2005-03-31 | 2011-03-15 | Casio Computer Co., Ltd. | Display drive apparatus, display apparatus and drive control method thereof |
| JP5259925B2 (ja) * | 2006-02-21 | 2013-08-07 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画像表示装置 |
| TWI385621B (zh) | 2006-08-01 | 2013-02-11 | Casio Computer Co Ltd | 顯示驅動裝置及其驅動方法、以及顯示裝置及其驅動方法 |
| JP4314638B2 (ja) * | 2006-08-01 | 2009-08-19 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| JP4645580B2 (ja) * | 2006-11-22 | 2011-03-09 | カシオ計算機株式会社 | 露光装置およびそれを備える画像形成装置 |
| KR101526475B1 (ko) | 2007-06-29 | 2015-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 구동 방법 |
| CN102150196B (zh) | 2009-09-08 | 2013-12-18 | 松下电器产业株式会社 | 显示面板装置以及其控制方法 |
| CN101872581B (zh) * | 2010-05-25 | 2011-08-10 | 友达光电股份有限公司 | 显示装置及其显示方法以及电流驱动元件的驱动电路 |
| TWI466091B (zh) | 2012-02-15 | 2014-12-21 | Innocom Tech Shenzhen Co Ltd | 顯示面板、畫素驅動電路與驅動畫素方法 |
| CN103258498B (zh) * | 2012-02-15 | 2015-07-29 | 群康科技(深圳)有限公司 | 显示面板、像素驱动电路与驱动像素方法 |
| JP5939135B2 (ja) | 2012-07-31 | 2016-06-22 | ソニー株式会社 | 表示装置、駆動回路、駆動方法、および電子機器 |
| CN103021339B (zh) | 2012-12-31 | 2015-09-16 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路、显示装置及其驱动方法 |
| TWI485684B (zh) * | 2013-06-13 | 2015-05-21 | Au Optronics Corp | 像素驅動器 |
| JP2014002417A (ja) * | 2013-09-24 | 2014-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、表示モジュール及び電子機器 |
| CN104021756B (zh) | 2014-05-29 | 2017-04-12 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、有机发光显示面板及显示装置 |
| CN104091563B (zh) * | 2014-06-27 | 2016-03-09 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、有机发光显示面板及显示装置 |
| CN104078006B (zh) | 2014-06-27 | 2016-04-13 | 京东方科技集团股份有限公司 | 像素电路、显示面板和显示装置 |
| CN104091562B (zh) * | 2014-06-27 | 2016-01-13 | 京东方科技集团股份有限公司 | 像素电路、显示面板及显示装置 |
| CN104318902B (zh) | 2014-11-19 | 2017-05-31 | 上海天马有机发光显示技术有限公司 | 有机发光显示器的像素电路及驱动方法、有机发光显示器 |
| CN104867454A (zh) * | 2015-06-10 | 2015-08-26 | 深圳市华星光电技术有限公司 | 用于amoled分区驱动的控制电路及控制方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050084509A (ko) * | 1997-04-23 | 2005-08-26 | 사르노프 코포레이션 | 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법 |
| WO2003001496A1 (en) * | 2001-06-22 | 2003-01-03 | Ibm Corporation | Oled current drive pixel circuit |
| JP2003208127A (ja) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | 表示装置 |
| JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
| JP4600723B2 (ja) * | 2003-12-26 | 2010-12-15 | ソニー株式会社 | 画素回路及び表示装置とこれらの駆動方法 |
| KR101142994B1 (ko) * | 2004-05-20 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
-
2004
- 2004-10-19 JP JP2004303938A patent/JP4747552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006119180A (ja) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4747552B2 (ja) | 電気光学装置、電子機器および方法 | |
| JP4111185B2 (ja) | 電気光学装置、その駆動方法及び電子機器 | |
| KR100610549B1 (ko) | 능동 매트릭스 발광다이오드 화소구조 및 그 구동방법 | |
| US8913090B2 (en) | Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same | |
| US7969389B2 (en) | Pixel circuit for a current-driven light emitting element | |
| JP5245195B2 (ja) | 画素回路 | |
| US8068073B2 (en) | Circuit and method for driving pixel of organic electroluminescent display | |
| JP4314638B2 (ja) | 表示装置及びその駆動制御方法 | |
| KR101765778B1 (ko) | 유기전계발광 표시장치 | |
| KR20180025514A (ko) | 표시장치 및 그의 구동방법 | |
| US20130222356A1 (en) | Pixel and organic light emitting display using the same | |
| JP5627694B2 (ja) | 表示装置 | |
| KR20180073761A (ko) | 전계발광표시장치 및 이의 구동방법 | |
| JP2005134880A (ja) | 画像表示装置，その駆動方法，及びプリチャージ電圧設定方法 | |
| CN111886644B (zh) | 显示装置及其驱动方法 | |
| US20050099412A1 (en) | Pixel circuit, method of driving the same, and electronic apparatus | |
| JP2006154066A (ja) | 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法 | |
| JP2009009039A (ja) | 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置 | |
| JPWO2007010956A1 (ja) | アクティブマトリクス型表示装置 | |
| JP5414808B2 (ja) | 表示装置およびその駆動方法 | |
| JP4952886B2 (ja) | 表示装置及びその駆動制御方法 | |
| US8643576B2 (en) | Pixel circuit driving method, light emitting device, and electronic apparatus | |
| WO2012032562A1 (ja) | 表示装置およびその駆動方法 | |
| KR20090087796A (ko) | 능동 유기 발광 다이오드 디스플레이 | |
| JP4962682B2 (ja) | 発光駆動回路及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4747552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |