JP4600723B2 - 画素回路及び表示装置とこれらの駆動方法 - Google Patents
画素回路及び表示装置とこれらの駆動方法 Download PDFInfo
- Publication number
- JP4600723B2 JP4600723B2 JP2003433631A JP2003433631A JP4600723B2 JP 4600723 B2 JP4600723 B2 JP 4600723B2 JP 2003433631 A JP2003433631 A JP 2003433631A JP 2003433631 A JP2003433631 A JP 2003433631A JP 4600723 B2 JP4600723 B2 JP 4600723B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive transistor
- gate
- source
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000003990 capacitor Substances 0.000 claims description 155
- 238000005070 sampling Methods 0.000 claims description 77
- 230000008859 change Effects 0.000 claims description 75
- 238000013459 approach Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000032683 aging Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
このトランジスタ特性式において、Idsはドレイン電流を表わしている。Vgsはソースを基準としてゲートに印加される電圧を表わしている。Vthはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて正側に大きくなると、オン状態となってドレイン電流Idsが流れる。換言すると順バイアス(Vgs)が閾電圧(Vth)を超えるとオン状態となる。逆にVgsがVthを下回ると薄膜トランジスタはカットオフし、ドレイン電流Idsは流れなくなる。
ΔVG=((C1/(C1+Cd))×ΔVel
となる。ここで、ΔVG/ΔVelをブートストラップゲインと呼ぶことにする。寄生容量Cdの存在で、このブートストラップゲインは1未満となってしまう。これにより発光素子のI−V特性の経時変化(エージングによるΔVelの変化)を完全に吸収することができなくなる。具体的には、ドライブトランジスタTr2のVgsがVsigとならず、(ΔVG/ΔVel)×Vsigとなってしまう。つまり、エージングによる有機EL発光素子のI−V特性変化があると、ドライブトランジスタTr2のVgs値がVsig値よりわずかに落ちてしまい、これに伴って発光素子ELに流れる駆動電流も落ちてしまう。この寄生容量Cdの存在を完全に消すことはできないが、ブートストラップゲインをより1に近づけることは信頼性上重要である。
Claims (6)
- 行状の走査線と列状の信号線とが交差する部分に各々配されており、
少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とからなり、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記負荷素子は、該ドライブトランジスタのソースに接続し、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース/ドレイン間に流れる電流で該負荷素子に通電する画素回路において、
ブートストラップ回路とゲイン調整回路とを備えており、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第1変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第2変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第1トランジスタと、該第1トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第1トランジスタのゲートに接続しサンプリング時導通して該第1トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第2トランジスタとからなり、該第1変化分に対する第2変化分の比で規定されるブートストラップゲインを1に近づける様に、該第2変化分を調整することを特徴とする画素回路。 - 行状の走査線と列状の信号線とが交差する部分に各々配されており、
少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とからなり、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記負荷素子は、該ドライブトランジスタのソースに接続し、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース/ドレイン間に流れる電流で該負荷素子に通電する画素回路において、
ブートストラップ回路とゲイン調整回路とを備えており、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第1変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第2変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第1トランジスタと、該第1トランジスタのゲートと該ドライブトランジスタのソースとの間に接続された追加容量と、該追加容量及び該第1トランジスタのゲートに接続しサンプリング時導通して該第1トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第2トランジスタとからなり、該第1変化分に対する第2変化分の比で規定されるブートストラップゲインを1に近づける様に、該第2変化分を調整することを特徴とする画素回路。 - 行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、
前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とからなり、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記発光素子は、該ドライブトランジスタのソースに接続し、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース/ドレイン間に流れる電流で該発光素子に通電して表示を行い、
前記画素回路は、ブートストラップ回路とゲイン調整回路とを備えており、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第1変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第2変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第1トランジスタと、該第1トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第1トランジスタのゲートに接続しサンプリング時導通して該第1トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第2トランジスタとからなり、該第1変化分に対する第2変化分の比で規定されるブートストラップゲインを1に近づける様に、該第2変化分を調整することを特徴とする表示装置。 - 行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、
前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とからなり、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記発光素子は、該ドライブトランジスタのソースに接続し、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース/ドレイン間に流れる電流で該発光素子に通電して表示を行い、
前記画素回路は、ブートストラップ回路とゲイン調整回路とを備えており、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第1変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第2変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第1トランジスタと、該第1トランジスタのゲートと該ドライブトランジスタのソースとの間に接続された追加容量と、該追加容量及び該第1トランジスタのゲートに接続しサンプリング時導通して該第1トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第2トランジスタとからなり、該第1変化分に対する第2変化分の比で規定されるブートストラップゲインを1に近づける様に、該第2変化分を調整することを特徴とする表示装置。 - 行状の走査線と列状の信号線とが交差する部分に各々配されており、少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とブートストラップ回路とゲイン調整回路とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース/ドレイン間に流れる電流で該負荷素子に通電し、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記負荷素子は、該ドライブトランジスタのソースに接続し、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第1トランジスタと、該第1トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第1トランジスタのゲートに接続しサンプリング時導通して該第1トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第2トランジスタとからなる
画素回路の駆動方法において、
前記ブートストラップ回路が該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第1変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第2変化分を加え、以って該負荷素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ手順と、
前記ゲイン調整回路が該第1変化分に対する第2変化分の比で規定されるブートストラップゲインを1に近づける様に、該第2変化分を調整するゲイン調整手順とを行うことを特徴とする画素回路の駆動方法。 - 行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とブートストラップ回路とゲイン調整回路とからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース/ドレイン間に流れる電流で該発光素子に通電して表示を行ない、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記発光素子は、該ドライブトランジスタのソースに接続し、
前記ブートストラップ回路は、該保持容量の他端に接続したスイッチングトランジスタを含んでおり、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、ブートストラップ時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、
前記ゲイン調整回路は、該ドライブトランジスタのドレインと電源電位との間に接続された第1トランジスタと、該第1トランジスタのゲートと該ドライブトランジスタのゲートとの間に接続された追加容量と、該追加容量及び該第1トランジスタのゲートに接続しサンプリング時導通して該第1トランジスタを常時オン状態とするに十分な電位を該追加容量に書き込む第2トランジスタとからなる
表示装置の駆動方法において、
前記ブートストラップ回路が該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の第1変化分に応じて、該ドライブトランジスタのゲートに印加される該信号電位に第2変化分を加え、以って該発光素子の電流−電圧特性の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ手順と、
前記ゲイン調整回路が該第1変化分に対する第2変化分の比で規定されるブートストラップゲインを1に近づける様に、該第2変化分を調整するゲイン調整手順とを行うことを特徴とする表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433631A JP4600723B2 (ja) | 2003-12-26 | 2003-12-26 | 画素回路及び表示装置とこれらの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433631A JP4600723B2 (ja) | 2003-12-26 | 2003-12-26 | 画素回路及び表示装置とこれらの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005189696A JP2005189696A (ja) | 2005-07-14 |
JP4600723B2 true JP4600723B2 (ja) | 2010-12-15 |
Family
ID=34790958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433631A Expired - Fee Related JP4600723B2 (ja) | 2003-12-26 | 2003-12-26 | 画素回路及び表示装置とこれらの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4600723B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4747552B2 (ja) * | 2004-10-19 | 2011-08-17 | セイコーエプソン株式会社 | 電気光学装置、電子機器および方法 |
KR100938101B1 (ko) | 2007-01-16 | 2010-01-21 | 삼성모바일디스플레이주식회사 | 유기 전계 발광 표시 장치 |
KR100833760B1 (ko) * | 2007-01-16 | 2008-05-29 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
JP2008203656A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及び電子機器 |
JP2008299019A (ja) | 2007-05-30 | 2008-12-11 | Sony Corp | カソード電位制御装置、自発光表示装置、電子機器及びカソード電位制御方法 |
KR100911981B1 (ko) | 2008-03-04 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
US10829634B2 (en) | 2017-12-05 | 2020-11-10 | Ticona Llc | Aromatic polymer composition for use in a camera module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002202749A (ja) * | 2000-12-28 | 2002-07-19 | Toshiba Corp | 表示装置用アレイ基板及び表示装置 |
JP2006523321A (ja) * | 2003-03-29 | 2006-10-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス表示装置 |
-
2003
- 2003-12-26 JP JP2003433631A patent/JP4600723B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002202749A (ja) * | 2000-12-28 | 2002-07-19 | Toshiba Corp | 表示装置用アレイ基板及び表示装置 |
JP2006523321A (ja) * | 2003-03-29 | 2006-10-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005189696A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11170721B2 (en) | Pixel circuit and display apparatus | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
US20210118364A1 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
KR101141772B1 (ko) | 화소회로 및 표시장치와 이러한 구동방법 | |
US8907875B1 (en) | Pixel circuit, display and driving method thereof | |
US7236149B2 (en) | Pixel circuit, display device, and driving method of pixel circuit | |
JP5261900B2 (ja) | 画素回路 | |
US20090135166A1 (en) | Display apparatus and fabrication method and fabrication apparatus for the same | |
JP2007148129A (ja) | 表示装置及びその駆動方法 | |
JP2005164894A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4600723B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4831393B2 (ja) | 画素回路及び画像表示装置とこれらの駆動方法 | |
JP4501059B2 (ja) | 画素回路及び表示装置 | |
JP2006243525A (ja) | 表示装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4665424B2 (ja) | 表示装置及びその駆動方法 | |
JP2006018168A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2006038964A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2006023516A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4703131B2 (ja) | アクティブマトリックス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |