JP2006023516A - 画素回路及び表示装置とこれらの駆動方法 - Google Patents
画素回路及び表示装置とこれらの駆動方法 Download PDFInfo
- Publication number
- JP2006023516A JP2006023516A JP2004201223A JP2004201223A JP2006023516A JP 2006023516 A JP2006023516 A JP 2006023516A JP 2004201223 A JP2004201223 A JP 2004201223A JP 2004201223 A JP2004201223 A JP 2004201223A JP 2006023516 A JP2006023516 A JP 2006023516A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- node
- signal
- output node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】 ドライブトランジスタのドレイン電流の経時変化を補償可能な画素回路を提供する。
【解決手段】 サンプリングトランジスタTr1は入力信号Vsigをサンプリングして保持容量C1に保持する。ドライブトランジスタTr2は、保持容量C1に保持された信号電位に応じて発光素子ELに駆動電流Idsを供給する。ドライブトランジスタTr2の経時的変化に伴う駆動電流Idsの低下を補うため補償回路7を備えている。補償回路7は、出力ノードB側から駆動電流Idsの低下を検出し、その結果を入力ノードA側にフィードバックするため、駆動電流Idsによって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、入力信号Vsigのレベルと検出電位のレベルとを比較して差分を求め差分に応じた電位を保持容量C1に保持された信号電位に加えるフィードバック手段とを有する。
【選択図】図8
【解決手段】 サンプリングトランジスタTr1は入力信号Vsigをサンプリングして保持容量C1に保持する。ドライブトランジスタTr2は、保持容量C1に保持された信号電位に応じて発光素子ELに駆動電流Idsを供給する。ドライブトランジスタTr2の経時的変化に伴う駆動電流Idsの低下を補うため補償回路7を備えている。補償回路7は、出力ノードB側から駆動電流Idsの低下を検出し、その結果を入力ノードA側にフィードバックするため、駆動電流Idsによって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、入力信号Vsigのレベルと検出電位のレベルとを比較して差分を求め差分に応じた電位を保持容量C1に保持された信号電位に加えるフィードバック手段とを有する。
【選択図】図8
Description
本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機EL発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ,TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856
特開2003−271095
従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース/ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライブトランジスタは、そのゲートが保持容量に接続され、ソース/ドレインの片方が発光素子などの負荷素子に接続している。ドライブトランジスタのゲートは、保持容量に保持された信号電位によってソース基準のゲート電圧を受ける。ドライブトランジスタはこのゲート電圧に応じてソース/ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量はゲート電圧即ち保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。
ドライブトランジスタの動作特性は以下の式で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
このトランジスタ特性式において、Idsはドレイン電流を表わしている。Vgsはソースを基準としてゲートに印加される電圧を表わしている。Vthはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。上記のトランジスタ特性式から明らかな様に、ゲート電圧Vgsが一定であれば、常に同じ量のドレイン電流Idsが発光素子に流れるはずである。しかしながら、ドライブトランジスタは経時的に特性が変化し、ゲート電圧Vgsが一定であってもドレイン電流Idsが徐々に低下していく傾向にある。この為、時間の経過とともに輝度劣化が生じるとい問題がある。ドレイン電流の低下傾向は画素毎に異なる為、画面のユニフォーミティが損なわれるという問題がある。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
このトランジスタ特性式において、Idsはドレイン電流を表わしている。Vgsはソースを基準としてゲートに印加される電圧を表わしている。Vthはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。上記のトランジスタ特性式から明らかな様に、ゲート電圧Vgsが一定であれば、常に同じ量のドレイン電流Idsが発光素子に流れるはずである。しかしながら、ドライブトランジスタは経時的に特性が変化し、ゲート電圧Vgsが一定であってもドレイン電流Idsが徐々に低下していく傾向にある。この為、時間の経過とともに輝度劣化が生じるとい問題がある。ドレイン電流の低下傾向は画素毎に異なる為、画面のユニフォーミティが損なわれるという問題がある。
ドライブトランジスタやサンプリングトランジスタを構成する薄膜トランジスタは現在ポリシリコントランジスタとアモルファスシリコントランジスタが普及している。コストの面からはポリシリコントランジスタよりもアモルファスシリコントランジスタの方が有利である。但し、アモルファスシリコントランジスタで画素回路を構成する場合、移動度などの制限から全てNチャネル型のトランジスタが使われる。しかしながら、アモルファスシリコントランジスタの移動度μは経時的に低下していく傾向にある。前述したトランジスタ特性式から明らかな様に、移動度μが低下すると、ゲート電圧Vgsが一定であってもドレイン電流Idsが低下し、輝度劣化をもたらす。アモルファスシリコン型のトランジスタで構成した画素回路はコスト的に有利であるが、移動度の経時的な変化に伴い輝度劣化が生じ、画面のユニフォーミティを損なうという課題がある。
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタのドレイン電流の経時変化を補償可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給する画素回路において、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックするため、前記補償回路は、該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えるフィードバック手段とを有することを特徴とする。
具体的には、前記補償回路は、該出力ノードと該電気光学素子の間に挿入されたスイッチングトランジスタと、該出力ノードに接続された別のスイッチングトランジスタと、このスイッチングトランジスタと所定の接地電位との間に接続された検出容量と、該出力ノードと所定の中間ノードとの間に接続されたフィードバック容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されている。
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置を包含する。各画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続しており、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、以って表示を行う表示装置において、前記画素回路は、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックするため、該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えるフィードバック手段とを有することを特徴とする。
具体的には、前記補償回路は、該出力ノードと該電気光学素子の間に挿入されたスイッチングトランジスタと、該出力ノードに接続された別のスイッチングトランジスタと、このスイッチングトランジスタと所定の接地電位との間に接続された検出容量と、該出力ノードと所定の中間ノードとの間に接続されたフィードバック容量と、該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されている。
又本発明は、走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している画素回路の駆動方法であって、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うため、該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を求め、該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする。
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している表示装置の駆動方法において、前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し以って表示を行なう際、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うため、該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を求め、該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする。
本発明によれば、画素回路は補償回路を組み込んであり、ドライブトランジスタの経時的変化に伴う駆動電流の低下を補っている。この補償回路は出力ノード側から駆動電流の低下を検出し、その結果を入力ノード側にフィードバックすることで、駆動電流の低下を回路的にキャンセルしている。従って、ドライブトランジスタの移動度が低下して駆動能力が下がっても、これを補う様に入力ノード側にフィードバックがかかる為、結果的に駆動電流は長期間初期と同様に一定のレベルを保持できる。これによりドライブトランジスタ起因の輝度劣化を防止でき、画面のユニフォーミティを長期間に亘り維持することが可能である。
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図1を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ2、ドライブスキャナ3、ライトスキャナ4などを含んでいる。
画素アレイ1は行状の走査線WSと列状の信号線DLと両者の交差する部分にマトリクス状に配列した画素回路5とで構成されている。信号線DLは水平セレクタ2によって駆動される。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DSも配線されており、これはドライブスキャナ3によって走査される。各画素回路5は、走査線WSによって選択された時信号線DLから信号をサンプリングする。更に走査線DSによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路5に形成された電流駆動型の発光素子などである。
図2は、図1に示した画素回路5の基本的な構成を示す参考図である。本画素回路5は、サンプリング用薄膜トランジスタ(サンプリングトランジスタTr1)、ドライブ用薄膜トランジスタ(ドライブトランジスタTr2)、スイッチング用薄膜トランジスタ(スイッチングトランジスタTr3)、保持容量C1、負荷素子(有機EL発光素子)などで構成されている。
サンプリングトランジスタTr1は走査線WSによって選択された時導通し、信号線DLから映像信号をサンプリングして保持容量C1に保持する。ドライブトランジスタTr2は保持容量C1に保持された信号電位に応じて発光素子ELに対する通電量を制御する。スイッチングトランジスタTr3は走査線DSによって制御され、発光素子ELに対する通電をオン/オフする。すなわち、ドライブトランジスタTr2は通電量に応じて発光素子ELの発光輝度(明るさ)を制御する一方、スイッチングトランジスタTr3は発光素子ELの発光時間を制御している。これらの制御により、各画素回路5に含まれる発光素子ELは映像信号に応じた輝度を呈し、画素アレイ1に所望の表示が映し出される。
図3は、図2に示した画素アレイ1及び画素回路5の動作説明に供するタイミングチャートである。1フィールド期間(1f)の先頭で、1水平期間(1H)の間1行目の画素回路5に走査線WSを介して選択パルスws[1]が印加され、サンプリングトランジスタTr1が導通する。これにより信号線DLから映像信号がサンプリングされ、保持容量C1に書き込まれる。保持容量C1の一端はドライブトランジスタTr2のゲートに接続している。従って、映像信号が保持容量C1に書き込まれると、ドライブトランジスタTr2のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線DSを介してスイッチングトランジスタTr3に選択パルスds[1]が印加される。この間発光素子ELは発光を続ける。1フィールド期間1fの後半はds[1]がローレベルになるので発光素子ELは非発光状態となる。パルスds[1]のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、2行目の画素回路に対し、各走査線WS,DSからそれぞれ走査用の信号パルスws[2],ds[2]が印加される。
図4は、発光素子として画素回路5に組み込まれる有機EL素子の電流−電圧(I−V)特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機EL素子のI−V特性は、グラフに示す様に時間が経過すると劣化してしまう。図2に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、EL素子のI−V特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。
図5の(A)は、初期状態におけるドライブトランジスタTr2と発光素子ELの動作点を示すグラフである。図において、縦軸はドライブトランジスタTr2のドレイン・ソース間電圧Vdsを示し、縦軸はドレイン・ソース間電流Idsを示している。図示する様に、ソース電位はドライブトランジスタTr2と発光素子ELとの動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタTr2は飽和領域で動作するので、動作点のソース電圧に対応したVgsに関し、前述のトランジスタ特性式で規定された電流値の駆動電流Idsを流す。
しかしながら発光素子ELのI−V特性は図4に示した様に経時劣化する。図5の(B)に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタTr2のゲート・ソース間電圧Vgsは変化してしまい、流れる電流値が変動する。同時に発光素子ELに流れる電流値も変化する。この様に発光素子ELのI−V特性が変化すると、図2に示した参考例のソースフォロワ構成の画素回路では、発光素子ELの輝度が経時的に変化してしまうという問題がある。
図6は画素回路の他の参考例を表わしており、図2に示した先の参考例の問題点に対処したものである。理解を容易にする為、図2の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタTr3の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタTr3のソースは接地され、ドレインはドライブトランジスタTr2のソース(S)と保持容量C1の一方の電極とに接続され、ゲートには走査線DSが接続している。尚保持容量C1の他方の電極はドライブトランジスタTr2のゲート(G)に接続されている。
図7は、図6に示した画素回路5の動作説明に供するタイミングチャートである。フィールド期間1fのうち最初の水平期間1Hで、ライトスキャナ4から走査線WSを介して1行目の画素回路5に選択パルスws[1]が送られる。尚[ ]の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタTr1が導通し、信号線DLから入力信号Vinがサンプリングされ、保持容量C1に書き込まれる。この時スイッチングトランジスタTr3にはドライブスキャナ3から走査線DSを介して選択パルスds[1]が印加されており、オン状態となっている。従って保持容量C1の片方の電極並びにドライブトランジスタTr2のソース(S)はGNDレベルとなっている。このGNDレベルを基準として保持容量C1に入力信号Vinが書き込まれる為、ドライブトランジスタTr2のゲート電位(G)はVinになる。
この後サンプリングトランジスタTr1に対する選択パルスws[1]が解除され、続いてスイッチングトランジスタTr3に対する選択パルスds[1]も解除される。これによりサンプリングトランジスタTr1及びスイッチングトランジスタTr3はオフする。従ってドライブトランジスタTr2のソース(S)はGNDから切り離され、発光素子ELのアノードに対する接続ノードとなる。
ドライブトランジスタTr2は保持容量C1に保持された入力信号Vinをゲートに受け、その値に応じてドレイン電流をVcc側からGND側に向かって流す。この通電により発光素子ELは発光を行なう。その際、発光素子ELに対する通電により電圧降下が生じるが、その分だけソース電位(S)がGND側からVcc側に向かって上昇する。図7のタイミングチャートではこの上昇分をΔVで表わしている。保持容量C1の一端はTr2のソース(S)に接続され、他端はハイインピーダンスのゲート(G)に接続されている。従ってソース電位(S)がΔVだけ上昇するとその分だけゲート電位(G)も持ち上がり、正味の入力信号Vinはそのまま維持される。従って、発光素子ELの電流−電圧特性に応じてソース電位(S)がΔVだけ変動しても、常にゲート電圧Vgs=Vinが成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタTr2はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ELに対し定電流源として機能する。
この後選択パルスds[1]がハイレベルに復帰するとスイッチングトランジスタTr3が導通し、発光素子ELに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間1fが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタTr1に選択パルスws[1]が印加され入力映像信号Vin*のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号Vinに*印を付してある。尚、この様な映像信号の書き込み及び発光動作は線順次(行単位)で行なわれる。この為画素の各行に対し選択パルスws[1]、ws[2]・・・が順次印加されることになる。同様に選択パルスds[1]、ds[2]・・・も順次印加されることになる。
以上の様に図6の画素回路は、ドライブトランジスタTr2がNチャネル型であっても発光素子ELを定電流駆動でき、発光素子ELのI−V特性の経時変化による輝度劣化を防ぐことができた。しかしながら、エージングによる経時変化は発光素子ELだけではなくアモルファスシリコンの薄膜を素子領域とする薄膜トランジスタも、動作特性が経時変化する。特に、Nチャネル型の薄膜トランジスタの場合、移動度μが経時的に低下する傾向にある。これによりドライブトランジスタTr2の駆動能力が低下する為、ゲートに印加される入力信号のレベルが一定であっても、発光素子に供給するドレイン電流が少なくなり、輝度劣化を起こす恐れがある。そこで本発明は、図6に示した画素回路を改良して、駆動電流の補償機能を組み込んだ。以下、本発明に係る画素回路の実施形態を詳細に説明する。尚、この画素回路は図1に示した表示装置の画素回路として組み込むことができる。
図8は本発明に係る画素回路の実施形態を示す模式的な回路図である。理解を容易にする為図6に示した参考例に係る画素回路と対応する部分については可能な限り対応する参照符号を用いている。図示する様に、本画素回路5は、走査線と信号線とが交差する部分に配されている。信号線DLは1本であるが、走査線はWS,X,Yの3本を束ねて平行に配列してある。画素回路5は、基本的な構成要素として電気光学素子ELとドライブトランジスタTr2とサンプリングトランジスタTr1と保持容量C1とを備えている。ドライブトランジスタTr2はNチャネル型の薄膜トランジスタからなり、そのゲート(G)が入力ノードAにつながり、そのソース(S)が出力ノードBにつながり、そのドレインが所定の電源電位Vccに接続している。尚ドライブトランジスタTr2のゲート電圧をVgsで表わし、ドレイン電流をIdsで表わしてある。電気光学素子ELは有機EL素子などの2端子型発光素子からなり、その一端アノードが出力ノードB側に接続し、他端カソードが所定のカソード電位Vcathに接続している。サンプリングトランジスタTr1は入力ノードAと信号線DLとの間に接続している。サンプリングトランジスタTr1のゲートは走査線WSに接続している。保持容量C1は、入力ノードAに接続している。
係る構成において、サンプリングトランジスタTr1は走査線WSによって選択された時動作し、信号線DLから入力信号Vsigをサンプリングして保持容量C1に保持する。ドライブトランジスタTr2は保持容量C1に保持された信号電位Vinに応じて電気光学素子ELに駆動電流(ドレイン電流Ids)を供給する。
本発明の特徴事項として、画素回路5はドライブトランジスタTr2の経時的変化に伴う駆動電流(ドレイン電流Ids)の低下を補う為の補償回路7を備えている。この補償回路7は、出力ノードB側からドライブトランジスタTr2のドレイン電流Idsの低下を検出し、その結果を入力ノードA側にフィードバックするものである。この目的で補償回路7は、ドレイン電流Idsによって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、入力信号VsigのレベルVinとこの検出電位のレベルとを比較して差分ΔVμを求めこの差分に応じた電位を保持容量C1に保持された信号電位Vinに加えるフィードバック手段とを有する。
具体的に見ると、この補償回路7は、6個のトランジスタTr3〜Tr8と2個の容量C2,C3とで構成されている。スイッチングトランジスタTr8は、出力ノードBと電気光学素子ELの間に挿入されている。スイッチングトランジスタTr7も出力ノードBに接続されている。検出容量C3はこのスイッチングトランジスタTr7と所定の接地電位Vssとの間に接続されている。このスイッチングトランジスタTr7,Tr8と検出容量C3とで上述した補償回路7の検出手段を構成している。
フィードバック容量C2は出力ノードBと所定の中間ノードCとの間に接続されている。スイッチングトランジスタTr6は中間ノードCと信号線DLとの間に挿入されている。スイッチングトランジスタTr3は保持容量C1の一端につながる端子ノードDと所定の接地電位Vssとの間に挿入されている。スイッチングトランジスタTr4はこの端子ノードDと出力ノードBとの間に挿入されている。スイッチングトランジスタTr5は端子ノードDと中間ノードCとの間に挿入されている。フィードバック容量C2及びスイッチングトランジスタTr5,Tr6が上述した補償回路7のフィードバック手段を構成している。
尚スイッチングトランジスタTr3のゲートは走査線WSに接続し、スイッチングトランジスタTr4,Tr6,Tr7のゲートは別の走査線Xに接続し、スイッチングトランジスタTr5及びTr8は更に別の走査線Yに接続している。
図9のタイミングチャートを参照して、図8に示した画素回路の動作を詳細に説明する。図示のタイミングチャートは、タイミングT1で1フィールド(1f)がスタートし、タイミングT6で1フィールドが終わる様に表わしてある。時間軸Tに沿って、走査線WSに印加されるパルスws、走査線Xに印加されるパルスx、走査線Yに印加されるパルスyの波形を表わしてある。又同じ時間軸Tに沿って、入力ノードA,中間ノードC及び出力ノードBの電位変化を表わしてある。入力ノードAの電位変化と出力ノードBの電位変化は実線で表わし、これと区別する為中間ノードCの電位変化は点線で表わしてある。
当該フィールドに入る前のタイミングT0で、走査線WS及びXはローレベルに保持されている一方、走査線Yはハイレベルにある。従って、サンプリングトランジスタTr1、スイッチングトランジスタTr3,Tr4,Tr6及びTr7はオフになっており、スイッチングトランジスタTr5及びTr8のみオン状態である。この時、タイミングチャートに示す様に、入力ノードAの電位と出力ノードBの電位との間には入力電位Vinにほぼ等しい電位差がある為、ドライブトランジスタTr2はオン状態にあり、駆動電流(ドレイン電流)Idsを発光素子ELに供給している。
当該フィールドに入るとタイミングT1で走査線Yがローレベルに切り替わる。これによりスイッチングトランジスタTr5及びTr8がオフする。従って、発光素子ELが出力ノードBから切り離されるので非発光状態となる。またタイミングT1ではスイッチングトランジスタTr5に加えスイッチングトランジスタTr3及びTr4もオフになっている。従って保持容量C1の端子ノードDはハイインピーダンスとなる。タイミングT1におけるこの動作は、当該フィールドにおける入力信号のサンプリングの為の準備に相当する。
タイミングT2になると、走査線WSに選択パルスwsが印加され、走査線Xにも選択パルスxが印加される。これにより走査線WSがハイレベルとなり、スイッチングトランジスタTr1及びTr3がオンする。同時に走査線Xもローレベルからハイレベルになる為、トランジスタTr4,Tr6及びTr7がオンする。
スイッチングトランジスタTr3がオンすることで端子ノードDは接地電位Vssにつながる。又スイッチングトランジスタTr4がオンすることで出力ノードBが端子ノードDに直接接続する。この結果出力ノードBの電位は急激に接地電位Vssまで下がる。この時サンプリングトランジスタTr1もオンするので信号線DLに供給された入力信号Vsigが保持容量C1に書き込まれる。書き込まれた信号電位Vinの大きさはほぼ入力信号Vsigの電圧に等しい。端子ノードDはVssに固定されている為、入力ノードAの電位はタイミングチャートに示す様にちょうどVinとなる。この入力電位VinがドライブトランジスタTr2のゲートGとソースSとの間に印加されるので、信号電位Vinに応じたドレイン電流Idsが出力ノードBから流れ出す。
しかしながら前述した様にスイッチングトランジスタTr8はオフ状態である為電気光学素子ELには供給されず引続き非発光状態を維持する。
入力信号の書込動作に割り当てられる1水平期間(1H)が経過すると、タイミングT3で選択パルスwsが解除され、走査線WSはハイレベルからローレベルに戻る。これによりサンプリングトランジスタTr1とスイッチングトランジスタTr3はオフする。この結果端子ノードD及び出力ノードBは接地電位Vssから切り離される。これに応答して出力ノードBの電位が上昇し始め、ドレイン電流Idsがオン状態にあるスイッチングトランジスタTr7を介して検出容量C3に流れ込み始める。電荷の蓄積とともに出力ノードBの電位は上昇し続ける。この時端子ノードDは接地電位Vssから切り離されている為、入力ノードAの電位も出力ノードBの電位に連動して上昇し、両者間の電位差Vinは一定に保たれる。
タイミングT3から所定時間t経過後のタイミングT4で、選択パルスxが解除され、走査線Xがハイレベルからローレベルに戻る。これによりトランジスタTr4,Tr7,Tr6がオフする。スイッチングトランジスタTr7がオフした段階で、検出容量C3の電荷蓄積が終了する。蓄積電荷に対応した検出容量C3の電位はΔVC3=(Ids/C3)・tで与えられる。この式から明らかな様に、検出電位ΔVC3は容量値C3と蓄積時間tが固定されているので、ドレイン電流Idsに比例することになる。すなわち、検出電位ΔVC3はドライブトランジスタTr2のドレイン電流Idsに比例した値となっている。ドライブトランジスタTr2の移動度μの低下が経時的に進む程、検出電位ΔVC3もこれに応じて低下していく。
タイミングT4で走査線Xがローレベルに立ち下がる直前まで、スイッチングトランジスタTr6とTr7はオン状態である。従ってフィードバック容量C2の中間ノードC側は入力信号Vsigの電位Vinになっている。又フィードバック容量C2の出力ノードB側の電位はちょうどΔVC3になっている。従って、選択パルスxが解除されスイッチングトランジスタTr6及びTr7がオフした時点で、フィードバック抵抗C2にはVinとΔVC3の差分に対応した電位ΔVμがホールドされることになる。すなわちΔVμ=Vin−ΔVC3で表わされる。前述した様に、ドライブトランジスタTr2の劣化でドレイン電流Idsが低下するとΔVC3も低下する。従ってΔVμは大きくなる。フィードバック容量C2にホールドされた電位ΔVμを入力ノードA側にフィードバックすることで、ドレイン電流Idsの低下をキャンセルすることができる。このフィードバック動作により、ドライブトランジスタTr2は移動度などの動作特性に劣化が生じても初期と同じレベルのドレイン電流Idsを供給し続けることができる。
本発明では入力信号Vsigの信号電位Vinを基準として検出電位ΔVC3の大小を比較判定している。信号電位Vinは所定のレンジ(例えば0〜5V)で変動する。これに応じてドレイン電流Idsも変化しΔVC3も対応したレベルとなる。この様にVinとΔVC3は同方向に変化するので、動的な比較が可能になる。その前提として、VinのダイナミックレンジとΔVC3のダイナミックレンジをほぼ揃える必要がある。Vinのダイナミックレンジが上述した様に0〜5Vとすると、ΔVC3もほぼ0〜5Vの範囲で変化することが好ましい。ΔVC3のダイナミックレンジを所望な範囲にする為、蓄積時間tや検出容量C3のキャパシタンスを適宜設定する必要がある。
この後タイミングT5に進むと選択パルスyが印加され、走査線Yがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタTr5及びTr8がオンする。スイッチングトランジスタTr8がオンすることで電気光学素子ELのアノードは出力ノードBに直接接続されることになる。又スイッチングトランジスタTr5がオンすることで中間ノードCが端子ノードDに直接接続される。入力ノードAと出力ノードBとの間にはC1に保持されたVinに加えC2に保持されたΔVμが印加される。ドライブトランジスタTr2はVin+ΔVμに応じたドレイン電流Idsを発光素子ELに供給し、発光を開始する。発光素子ELに生じる電圧降下により出力ノードBは上昇する。これと連動して入力ノードAの電位も上昇する。このブートストラップ動作により、入力ノードAと出力ノードBとの間の電位差はVin+ΔVμの値に保持される。前述した様に、ドライブトランジスタTr2の劣化によりドレイン電流Idsが低下すると、これを補う様にΔVμが大きくなる。このフィードバック動作により、ドレイン電流Idsの変動は抑制され、ドライブトランジスタTr2の移動度μの変化に関わらず初期と同じレベルのドレイン電流Idsを流すことができる。
この後タイミングT6に至ると走査線Yがローレベルに立ち下がり、スイッチングトランジスタTr8がオフして発光を終了する。以上により当該フィールドの一連の動作が完了するとともに、次のフィールドが始まる。
1・・・画素アレイ、2・・・水平セレクタ、3・・・ドライブスキャナ、4・・・ライトスキャナ、5・・・画素回路、7・・・補償回路
Claims (6)
- 走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、
該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、
該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、
該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、
該保持容量は、該入力ノードに接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給する画素回路において、
該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、
前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックするため、
前記補償回路は、該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えるフィードバック手段とを有することを特徴とする画素回路。 - 前記補償回路は、該出力ノードと該電気光学素子の間に挿入されたスイッチングトランジスタと、
該出力ノードに接続された別のスイッチングトランジスタと、このスイッチングトランジスタと所定の接地電位との間に接続された検出容量と、
該出力ノードと所定の中間ノードとの間に接続されたフィードバック容量と、
該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、
該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、
該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、
該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項1記載の画素回路。 - 行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、
前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、
該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、
該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、
該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、
該保持容量は、該入力ノードに接続しており、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、以って表示を行う表示装置において、
前記画素回路は、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うための補償回路を備えており、
前記補償回路は、該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックするため、
該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を出力する検出手段と、該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えるフィードバック手段とを有することを特徴とする表示装置。 - 前記補償回路は、該出力ノードと該電気光学素子の間に挿入されたスイッチングトランジスタと、
該出力ノードに接続された別のスイッチングトランジスタと、このスイッチングトランジスタと所定の接地電位との間に接続された検出容量と、
該出力ノードと所定の中間ノードとの間に接続されたフィードバック容量と、
該中間ノードと該信号線との間に挿入されたスイッチングトランジスタと、
該保持容量の一端につながる端子ノードと所定の接地電位との間に挿入されたスイッチングトランジスタと、
該端子ノードと該出力ノードとの間に挿入されたスイッチングトランジスタと、
該端子ノードと該中間ノードとの間に挿入されたスイッチングトランジスタとで構成されていることを特徴とする請求項3記載の表示装置。 - 走査線と信号線とが交差する部分に配されており、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している画素回路の駆動方法であって、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し、
該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うため、
該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を求め、
該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする画素回路の駆動方法。 - 行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少なくとも電気光学素子とドライブトランジスタとサンプリングトランジスタと保持容量とを備え、該ドライブトランジスタは、そのゲートが入力ノードにつながり、そのソースが出力ノードにつながり、そのドレインが所定の電源電位に接続し、該電気光学素子は、その一端が出力ノードに接続し、他端が所定の電位に接続し、該サンプリングトランジスタは、該入力ノードと該信号線との間に接続し、該保持容量は、該入力ノードに接続している表示装置の駆動方法において、
前記サンプリングトランジスタは走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子に駆動電流を供給し以って表示を行なう際、
該出力ノード側から該駆動電流の低下を検出し、その結果を該入力ノード側にフィードバックして、該ドライブトランジスタの経時的変化に伴う駆動電流の低下を補うため、
該駆動電流によって運ばれる電荷を一定時間蓄積して蓄積電荷量に応じた検出電位を求め、
該入力信号のレベルと該検出電位のレベルとを比較して差分を求め該差分に応じた電位を該保持容量に保持された該信号電位に加えることを特徴とする表示装置の駆動方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201223A JP2006023516A (ja) | 2004-07-08 | 2004-07-08 | 画素回路及び表示装置とこれらの駆動方法 |
TW094121724A TW200620207A (en) | 2004-07-05 | 2005-06-28 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
KR1020050059398A KR101141772B1 (ko) | 2004-07-05 | 2005-07-01 | 화소회로 및 표시장치와 이러한 구동방법 |
US11/171,416 US7893895B2 (en) | 2004-07-05 | 2005-07-01 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
US12/929,836 US8552939B2 (en) | 2004-07-05 | 2011-02-18 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
US13/618,974 US8791888B2 (en) | 2004-07-05 | 2012-09-14 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
US13/619,006 US8564508B2 (en) | 2004-07-05 | 2012-09-14 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
US14/301,535 US9208726B2 (en) | 2004-07-05 | 2014-06-11 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
US14/886,962 US9530351B2 (en) | 2004-07-05 | 2015-10-19 | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201223A JP2006023516A (ja) | 2004-07-08 | 2004-07-08 | 画素回路及び表示装置とこれらの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006023516A true JP2006023516A (ja) | 2006-01-26 |
Family
ID=35796818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201223A Pending JP2006023516A (ja) | 2004-07-05 | 2004-07-08 | 画素回路及び表示装置とこれらの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006023516A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282192A (ja) * | 2008-05-21 | 2009-12-03 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2014006521A (ja) * | 2012-06-01 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
WO2020062811A1 (zh) * | 2018-09-28 | 2020-04-02 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板、显示装置 |
-
2004
- 2004-07-08 JP JP2004201223A patent/JP2006023516A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282192A (ja) * | 2008-05-21 | 2009-12-03 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2022111171A (ja) * | 2012-06-01 | 2022-07-29 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2018049278A (ja) * | 2012-06-01 | 2018-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
JP2019117412A (ja) * | 2012-06-01 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2020190733A (ja) * | 2012-06-01 | 2020-11-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2021192109A (ja) * | 2012-06-01 | 2021-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7082705B2 (ja) | 2012-06-01 | 2022-06-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014006521A (ja) * | 2012-06-01 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
JP7241220B2 (ja) | 2012-06-01 | 2023-03-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2023075216A (ja) * | 2012-06-01 | 2023-05-30 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP7430832B2 (ja) | 2012-06-01 | 2024-02-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
WO2020062811A1 (zh) * | 2018-09-28 | 2020-04-02 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板、显示装置 |
US10984722B2 (en) | 2018-09-28 | 2021-04-20 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Pixel circuit, method for driving pixel circuit, display panel, and display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4501429B2 (ja) | 画素回路及び表示装置 | |
KR101141772B1 (ko) | 화소회로 및 표시장치와 이러한 구동방법 | |
US20180254007A1 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
JP4103850B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP2006133542A (ja) | 画素回路及び表示装置 | |
JP2004361640A (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
KR20060060582A (ko) | 화소 회로와 표시장치 및 이러한 구동 방법 | |
JP4831392B2 (ja) | 画素回路及び表示装置 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
JP2005345723A (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP2006227238A (ja) | 表示装置、表示方法 | |
JP2005164894A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4645881B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4831393B2 (ja) | 画素回路及び画像表示装置とこれらの駆動方法 | |
JP4501059B2 (ja) | 画素回路及び表示装置 | |
JP2006243525A (ja) | 表示装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP4600723B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2009276796A (ja) | 画素回路と表示装置及びこれらの駆動方法 | |
JP2006018168A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP2006023516A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2006038964A (ja) | 画素回路及び表示装置とこれらの駆動方法 |