JP2005164894A

JP2005164894A - 画素回路及び表示装置とこれらの駆動方法

Info

Publication number: JP2005164894A
Application number: JP2003402674A
Authority: JP
Inventors: Katsuhide Uchino; 勝秀内野; Junichi Yamashita; 淳一山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-12-02
Filing date: 2003-12-02
Publication date: 2005-06-23

Abstract

【課題】ドライブトランジスタの閾電圧の経時変化を抑制可能な画素回路を提供する。
【解決手段】サンプリングトランジスタＴｒ１は、ゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は、ゲートＧが保持容量Ｃ１に保持された信号電位によってソースＳ基準で正極性となる順バイアスを受け、且つ順バイアスに応じてソースＳ／ドレインＤ間に流れる電流Ｉｄｓで負荷素子ＥＬに通電する。逆バイアス印加手段９は、ドライブトランジスタＴｒ２のゲートＧにソースＳ基準で負極性となる逆バイアスＶｍｂを印加し、順バイアスの印加によって生じた閾電圧の上方変動を下方修正する。
【選択図】図９

Description

本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものである。
ＵＳＰ５，６８４，３６５特開平８−２３４６８３号公報

従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース／ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライブトランジスタは、そのゲートが保持容量に接続され、ソース／ドレインの片方が発光素子などの負荷素子に接続している。ドライブトランジスタのゲートは、保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受ける。ドライブトランジスタはこの順バイアスに応じてソース／ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量は保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。

ドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
このトランジスタ特性式において、Ｉｄｓはドレイン電流を表わしている。Ｖｇｓはソースを基準としてゲートに印加される電圧を表わしており、これが正の値である時上記の順バイアスと呼んでいる。Ｖｔｈはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて正側に大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。換言すると順バイアス（Ｖｇｓ）が閾電圧（Ｖｔｈ）を超えるとオン状態となる。逆にＶｇｓがＶｔｈを下回ると薄膜トランジスタはカットオフし、ドレイン電流Ｉｄｓは流れなくなる。

ところで薄膜トランジスタの閾電圧Ｖｔｈは必ずしも一定ではなく経時的に変動する傾向にある。前述のトランジスタ特性式から明らかな様に、ドライブトランジスタの閾電圧Ｖｔｈが変動すると、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓが変動する。これにより発光素子の通電量が変わってしまう為発光輝度の変化が生じるという課題がある。すなわち所定の映像信号を送っても実際の発光輝度が変化してしまう為意図する表示が得られないという課題がある。

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧の経時変化を抑制可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、行状の走査線と列状の信号線とが交差する部分に各々配された画素回路であって、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと負荷素子とを含み、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該負荷素子に通電し、該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手段を備えており、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする。

好ましくは、前記逆バイアス印加手段は、該ドライブトランジスタの動作特性及び動作点に応じて該逆バイアスの電圧値及び印加時間を設定し、以って該閾電圧の変動を過不足なく補正する。又前記逆バイアス印加手段は、該ドライブトランジスタのゲートに逆バイアスを印加する為にオン／オフ駆動される薄膜型のスイッチングトランジスタを含む。前記スイッチングトランジスタは、ドレインが該ドライブトランジスタのゲートに接続し、ソースが該ドライブトランジスタのソース電位よりも低く設定された負電位の電源に接続し、ゲートにパルスが入力された時ドレイン／ソース間がオンして該負電位を逆バイアスとして該ドライブトランジスタのゲートに印加する。前記スイッチングトランジスタのゲートに入力するパルスの印加時間及び振幅と、前記スイッチングトランジスタのソースに供給される負電位のレベルとは、該ドライブトランジスタの閾電圧の変動を抑える為最適に設定されている。又、前記パルスの振幅及び負電位のレベルは該スイッチングトランジスタ自身の閾電圧の変動を抑える様に設定されている。例えば前記負荷素子は通電によって発光する有機ＥＬ素子からなり、前記スイッチングトランジスタはゲートに入力されるパルスに応答して該ドライブトランジスタをオン／オフ制御し、以って該有機ＥＬ素子の発光時間と非発光時間を規定する。好ましくは前記逆バイアス印加手段は、順バイアスの印加時間より逆バイアスの印加時間が短い程、順バイアスの絶対値より逆バイアスの絶対値を大きく設定可能である。

又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、前記画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から映像信号をサンプリングし且つサンプリングした映像信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該発光素子に通電し、以って映像信号に応じた表示を行ない、該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手段を備えており、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする。

好ましくは、前記逆バイアス印加手段は、該ドライブトランジスタの動作特性及び動作点に応じて該逆バイアスの電圧値及び印加時間を設定し、以って該閾電圧の変動を過不足なく補正する。又前記逆バイアス印加手段は、該ドライブトランジスタのゲートに逆バイアスを印加する為にオン／オフ駆動される薄膜型のスイッチングトランジスタを含む。前記スイッチングトランジスタは、ドレインが該ドライブトランジスタのゲートに接続し、ソースが該ドライブトランジスタのソース電位よりも低く設定された負電位の電源に接続し、ゲートにパルスが入力された時ドレイン／ソース間がオンして該負電位を逆バイアスとして該ドライブトランジスタのゲートに印加する。前記スイッチングトランジスタのゲートに入力するパルスの印加時間及び振幅と、前記スイッチングトランジスタのソースに供給される負電位のレベルとは、該ドライブトランジスタの閾電圧の変動を抑える為最適に設定されている。又前記パルスの振幅及び負電位のレベルは該スイッチングトランジスタ自身の閾電圧の変動を抑える様に設定されている。例えば前記発光素子は通電によって発光する有機ＥＬ素子からなり、前記スイッチングトランジスタはゲートに入力されるパルスに応答して該ドライブトランジスタをオン／オフ制御し、以って該有機ＥＬ素子の発光時間と非発光時間を規定する。好ましくは前記逆バイアス印加手段は、順バイアスの印加時間より逆バイアスの印加時間が短い程、順バイアスの絶対値より逆バイアスの絶対値を大きく設定可能である。

又本発明は、行状の走査線と列状の信号線とが交差する部分に各々配されており、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと負荷素子とを含む画素回路の駆動方法であって、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該負荷素子に通電し、更に該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手順を行い、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする。

又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子とを含む表示装置の駆動方法であって、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から映像信号をサンプリングし且つサンプリングした映像信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該発光素子に通電し、以って映像信号に応じた表示を行ない、更に該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手順を行い、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする。

発明者は、薄膜トランジスタのゲートに反復的もしくは持続的に順バイアスが印加されると、閾電圧が正方向に変動する傾向があることを発見した。換言すると薄膜トランジスタは継続的な順バイアスの印加により閾電圧が上方シフトする傾向にある。これに対し薄膜トランジスタはゲートに逆バイアスを印加すると、閾電圧が下方シフトする傾向にあることが判明した。ここで逆バイアスとはソース電位を基準にして負の電位となるゲート電圧を意味している。画素回路のドライブトランジスタは、ゲートが保持容量に保持された映像信号電位によって順バイアスを受け、且つこの順バイアスに応じてソース／ドレイン間に流れる電流で発光素子に通電している。従って何ら対策を施さないと、ドライブトランジスタの閾電圧は上方変動してしまう。これを放置すると前述のトランジスタ特性式から明らかな様にドレイン電流が変動し発光輝度の劣化をもたらす。そこで本発明は逆バイアス印加手段を設け、適当なタイミングでドライブトランジスタのゲートに逆バイアスを印加する様にしている。これにより順バイアスの印加で生じたドライブトランジスタの閾電圧の上方変動を、逆バイアスの印加で下方修正し、以って閾電圧の変動を抑制することが可能となる。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ２、ドライブスキャナ３、ライトスキャナ４などを含んでいる。

画素アレイ１は行状の走査線ＷＳと列状の信号線ＤＬと両者の交差する部分にマトリクス状に配列した画素回路５とで構成されている。信号線ＤＬは水平セレクタ２によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳも配線されており、これはドライブスキャナ３によって走査される。各画素回路５は、走査線ＷＳによって選択された時信号線ＤＬから信号をサンプリングする。更に走査線ＤＳによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路５に形成された電流駆動型の発光素子などである。

図２は、図１に示した画素回路５の基本的な構成を示す参考図である。本画素回路５は、サンプリング用薄膜トランジスタ（サンプリングトランジスタＴｒ１）、ドライブ用薄膜トランジスタ（ドライブトランジスタＴｒ２）、スイッチング用薄膜トランジスタ（スイッチングトランジスタＴｒ３）、保持容量Ｃ１、負荷素子（有機ＥＬ発光素子）などで構成されている。

サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時導通し、信号線ＤＬから映像信号をサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに対する通電量を制御する。スイッチングトランジスタＴｒ３は走査線ＤＳによって制御され、発光素子ＥＬに対する通電をオン／オフする。すなわち、ドライブトランジスタＴｒ２は通電量に応じて発光素子ＥＬの発光輝度（明るさ）を制御する一方、スイッチングトランジスタＴｒ３は発光素子ＥＬの発光時間を制御している。これらの制御により、各画素回路５に含まれる発光素子ＥＬは映像信号に応じた輝度を呈し、画素アレイ１に所望の表示が映し出される。

図３は、図２に示した画素アレイ１及び画素回路５の動作説明に供するタイミングチャートである。１フィールド期間（１ｆ）の先頭で、１水平期間（１Ｈ）の間１行目の画素回路５に走査線ＷＳを介して選択パルスｗｓ［１］が印加され、サンプリングトランジスタＴｒ１が導通する。これにより信号線ＤＬから映像信号がサンプリングされ、保持容量Ｃ１に書き込まれる。保持容量Ｃ１の一端はドライブトランジスタＴｒ２のゲートに接続している。従って、映像信号が保持容量Ｃ１に書き込まれると、ドライブトランジスタＴｒ２のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線ＤＳを介してスイッチングトランジスタＴｒ３に選択パルスｄｓ［１］が印加される。この間発光素子ＥＬは発光を続ける。１フィールド期間１ｆの後半はｄｓ［１］がローレベルになるので発光素子ＥＬは非発光状態となる。パルスｄｓ［１］のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、２行目の画素回路に対し、各走査線ＷＳ，ＤＳからそれぞれ走査用の信号パルスｗｓ［２］，ｄｓ［２］が印加される。

図４は、発光素子として画素回路５に組み込まれる有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。図２に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、ＥＬ素子のＩ−Ｖ特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。

図５の（Ａ）は、初期状態におけるドライブトランジスタＴｒ２と発光素子ＥＬの動作点を示すグラフである。図において、縦軸はドライブトランジスタＴｒ２のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタＴｒ２と発光素子ＥＬとの動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタＴｒ２は飽和領域で動作するので、動作点のソース電圧に対応したＶｇｓに関し、前述のトランジスタ特性式で規定された電流値の駆動電流Ｉｄｓを流す。

しかしながら発光素子ＥＬのＩ−Ｖ特性は図４に示した様に経時劣化する。図５の（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタＴｒ２のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時に発光素子ＥＬに流れる電流値も変化する。この様に発光素子ＥＬのＩ−Ｖ特性が変化すると、図２に示した参考例のソースフォロワ構成の画素回路では、発光素子ＥＬの輝度が経時的に変化してしまうという問題がある。

図６は画素回路の他の参考例を表わしており、図２に示した先の参考例の問題点に対処したものである。理解を容易にする為、図２の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタＴｒ３の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタＴｒ３のソースは接地され、ドレインはドライブトランジスタＴｒ２のソース（Ｓ）と保持容量Ｃ１の一方の電極とに接続され、ゲートには走査線ＤＳが接続している。尚保持容量Ｃ１の他方の電極はドライブトランジスタＴｒ２のゲート（Ｇ）に接続されている。

図７は、図６に示した画素回路５の動作説明に供するタイミングチャートである。フィールド期間１ｆのうち最初の水平期間１Ｈで、ライトスキャナ４から走査線ＷＳを介して１行目の画素回路５に選択パルスｗｓ［１］が送られる。尚［］の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタＴｒ１が導通し、信号線ＤＬから入力信号Ｖｉｎがサンプリングされ、保持容量Ｃ１に書き込まれる。この時スイッチングトランジスタＴｒ３にはドライブスキャナ３から走査線ＤＳを介して選択パルスｄｓ［１］が印加されており、オン状態となっている。従って保持容量Ｃ１の片方の電極並びにドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤレベルとなっている。このＧＮＤレベルを基準として保持容量Ｃ１に入力信号Ｖｉｎが書き込まれる為、ドライブトランジスタＴｒ２のゲート電位（Ｇ）はＶｉｎになる。

この後サンプリングトランジスタＴｒ１に対する選択パルスｗｓ［１］が解除され、続いてスイッチングトランジスタＴｒ３に対する選択パルスｄｓ［１］も解除される。これによりサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３はオフする。従ってドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤから切り離され、発光素子ＥＬのアノードに対する接続ノードとなる。

ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された入力信号Ｖｉｎをゲートに受け、その値に応じてドレイン電流をＶｃｃ側からＧＮＤ側に向かって流す。この通電により発光素子ＥＬは発光を行なう。その際、発光素子ＥＬに対する通電により電圧降下が生じるが、その分だけソース電位（Ｓ）がＧＮＤ側からＶｃｃ側に向かって上昇する。図７のタイミングチャートではこの上昇分をΔVで表わしている。保持容量Ｃ１の一端はＴｒ２のソース（Ｓ）に接続され、他端はハイインピーダンスのゲート（Ｇ）に接続されている。従ってソース電位（Ｓ）がΔＶだけ上昇するとその分だけゲート電位（Ｇ）も持ち上がり、正味の入力信号Ｖｉｎはそのまま維持される。従って、発光素子ＥＬの電流−電圧特性に応じてソース電位（Ｓ）がΔＶだけ変動しても、常にゲート電圧Ｖｇｓ＝Ｖｉｎが成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタＴｒ２はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ＥＬに対し定電流源として機能する。

この後選択パルスｄｓ［１］がハイレベルに復帰するとスイッチングトランジスタＴｒ３が導通し、発光素子ＥＬに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間１ｆが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタＴｒ１に選択パルスｗｓ［１］が印加され入力映像信号Ｖｉｎ＊のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号Ｖｉｎに＊印を付してある。尚、この様な映像信号の書き込み及び発光動作は線順次（行単位）で行なわれる。この為画素の各行に対し選択パルスｗｓ［１］、ｗｓ［２］・・・が順次印加されることになる。同様に選択パルスｄｓ［１］、ｄｓ［２］・・・も順次印加されることになる。

以上の様に図６の画素回路は、ドライブトランジスタＴｒ２がＮチャネル型であっても発光素子ＥＬを定電流駆動でき、発光素子ＥＬのＩ−Ｖ特性の経時変化による輝度劣化を防ぐことができた。しかしながら、エージングによる経時変化は発光素子ＥＬだけではなくアモルファスシリコンやポリシリコンの薄膜を素子領域とする薄膜トランジスタも、その閾電圧Ｖｔｈが変動してしまう。図６に示した画素回路５でＶｔｈ変動が最も顕著になるのはドライブトランジスタＴｒ２である。これは１フィールド期間（１ｆ）発光素子ＥＬに電流を流し続ける為、ドライブトランジスタＴｒ２がオン状態に維持されその間ゲートに順バイアスがかかっているからである。一般に薄膜トランジスタのＶｔｈ変動は、オン状態が持続する時間（順バイアスが印加されている時間）及び順バイアス値にある関数で比例して大きくなる傾向にある。前述のトランジスタ特性式から明らかな様に、Ｖｔｈが変動するとゲート電圧Ｖｇｓが一定であっても、発光素子ＥＬを駆動する電流Ｉｄｓが変化してしまう。この為、発光素子ＥＬの輝度劣化が生じてしまう。本発明は、このＶｔｈ変動に対処する為、ドライブトランジスタのゲートに逆バイアスをかけて回路的に補正するものである。

図８は、薄膜トランジスタのゲートバイアスと閾電圧変動との関係を示すグラフである。アモルファスシリコン薄膜トランジスタやポリシリコン薄膜トランジスタのデバイス特性は、図８のグラフに示す様に、ゲート／ソース間に電圧Ｖｇｓを印加し一定の時間エージングすると、Ｖｇｓがプラスの場合（すなわち順バイアスが印加されていると）Ｖｔｈはプラスにシフトする。逆にＶｇｓがマイナスで印加されると（すなわち逆バイアスが印加されると）Ｖｔｈ変動はマイナスにシフトする特性を持っている。そして、Ｖｇｓの絶対値が大きければ大きい程、Ｖｔｈ変動の絶対値も大きくなる傾向にあることが判明した。本発明はこのデバイス特性を積極的に利用して、１フィールドのうち発光期間に順バイアスをかけ非発光期間に逆バイアスをかける様にしている。すなわちドライブトランジスタに対し＋Ｖｇｓが印加されている発光期間以外の非発光期間では、ドライブトランジスタに−Ｖｇｓを印加する。そして、Ｖｇｓの電圧値及び電圧印加時間を調整して、結果的にＶｔｈ変動を抑制している。つまり発光期間になると繰り返し印加される順バイアスでドライブトランジスタの閾電圧Ｖｔｈは上方シフトする。これを下方修正する為に、非発光期間にドライブトランジスタに対して逆バイアスを印加し、以って閾電圧変動を抑制している。

図９は、本発明の実施形態を表わしており、（Ａ）は構成を示す回路図、（Ｂ）は動作を示すタイミングチャートである。この実施形態は図６に示した参考例の画素回路の問題点を解決するものであって、上述した原理に基づき逆バイアス印加手段を画素回路中に導入したものである。

（Ａ）に示す様に、本画素回路５は、行状の走査線ＷＳと列状の信号線ＤＬとが交差する部分に配されている。画素回路５は、薄膜型のサンプリングトランジスタＴｒ１と保持容量Ｃ１と同じく薄膜型のドライブトランジスタＴｒ２と負荷素子（発光素子ＥＬ）とを含む。サンプリングトランジスタＴｒ１はゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して、信号線ＤＬから映像信号Ｖｓｉｇをサンプリングし、且つサンプリングした信号Ｖｓｉｇを保持容量Ｃ１に保持させる。ドライブトランジスタＴｒ２は、そのゲート（Ｇ）が保持容量Ｃ１に保持された信号電位によってソース（Ｓ）基準で正極性となる順バイアスを受け、且つこの順バイアスに応じてソース／ドレイン間に流れる電流Ｉｄｓで発光素子ＥＬに通電する。

本発明の特徴事項として画素回路５は逆バイアス印加手段９を備えている。この逆バイアス印加手段９は、ドライブトランジスタＴｒ２のゲート（Ｇ）にソース（Ｓ）基準で負極性となる逆バイアスを印加するものであって、順バイアスの印加によって生じたドライブトランジスタＴｒ２の閾電圧Ｖｔｈの変動を逆バイアスの印加によって補正するものである。この逆バイアス印加手段９は、ドライブトランジスタＴｒ２の動作特性及び動作点に応じて逆バイアスの電圧値及び印加時間を設定し、以って閾電圧Ｖｔｈの変動を過不足なく補正する。例えばこの逆バイアス印加手段９は、順バイアスの印加時間より逆バイアスの印加時間が短い程、順バイアスの絶対値より逆バイアスの絶対値を大きく設定可能である。

本実施形態によると、この逆バイアス印加手段９は、ドライブトランジスタＴｒ２のゲート（Ｇ）に逆バイアスを印加する為にオン／オフ駆動される薄膜型のスイッチングトランジスタＴｒ４を含む。このスイッチングトランジスタＴｒ４は、ドレインがドライブトランジスタＴｒ２のゲート（Ｇ）に接続し、ソースがドライブトランジスタＴｒ２のソース（Ｓ）電位よりも低く設定された負電位Ｖｍｂの電源に接続し、ゲートに制御線ＭＢＳを介してパルスが入力された時ドレイン／ソース間がオンして負電位Ｖｍｂを逆バイアスとしてドライブトランジスタＴｒ２のゲート（Ｇ）に印加する。スイッチングトランジスタＴｒ４のゲートに入力されるパルスの印加時間及び振幅と、スイッチングトランジスタＴｒ４のソースに供給される負電位Ｖｍｂのレベルとは、ドライブトランジスタＴｒ２の閾電圧Ｖｔｈの変動を抑える為最適に設定されている。加えて制御線ＭＢＳから供給されるパルスの振幅及び負電位ＶｍｂのレベルはスイッチングトランジスタＴｒ４自身の閾電圧の変動を抑える様に設定されている。尚負荷素子は通電によって発光する有機ＥＬ素子からなり、スイッチングトランジスタＴｒ４は制御線ＭＢＳを介してゲートに入力されるパルスに応答してドライブトランジスタＴｒ２をオン／オフ制御し、以って有機ＥＬ素子の発光時間と非発光時間を規定している。

（Ｂ）を参照して、引続き本実施形態に係る画素回路５の動作を説明する。フィールド期間１ｆの先頭に位置する水平期間（１Ｈ）で走査線ＷＳに選択パルスが印加され、サンプリングトランジスタＴｒ１が導通する。本実施形態ではスイッチングトランジスタＴｒ３のゲートにもこの選択パルスが同時に印加される様になっている。この結果サンプリングされた映像信号Ｖｓｉｇは保持容量Ｃ１に入力信号Ｖｉｎとして保持される。選択パルスが解除されると直ちにドライブトランジスタＴｒ２はＶｉｎに応答してドレイン電流Ｉｄｓを流し、発光素子ＥＬを通電駆動する。発光期間の当初でブートストラップ動作が働き、ドライブトランジスタＴｒ２のソース（Ｓ）が発光素子ＥＬの特性変動分ΔＶだけ上昇する。これに伴いゲート（Ｇ）電位も上昇するので入力信号Ｖｉｎは一定に維持される。この発光期間中ドライブトランジスタＴｒ２のゲート（Ｇ）には順バイアスが印加される。

続いて非発光期間が始まる時間もしくはその付近の時間に逆バイアス印加手段９を構成するスイッチングトランジスタＴｒ４をオンさせる。このオペレーションによりトランジスタＴｒ４がオンの時間はドライブトランジスタＴｒ２のゲート電位（Ｇ）がＶｍｂの電圧となる。又ドライブトランジスタＴｒ２のソース（Ｓ）は、ゲート電圧が下がっていくことから電流値が下がり、これに伴う発光素子ＥＬの電圧降下が起こり最終的にカソード電位（ＧＮＤ）まで下がる。この結果、ドライブトランジスタＴｒ２のゲート／ソース間に−Ｖｍｂの逆バイアスをかけることができる。この様にしてＶｔｈ変動が最も起き易いドライブトランジスタＴｒ２のゲート／ソース間に逆バイアスを印加して、Ｖｔｈ変動を補正する。尚、Ｖｍｂ電圧やＭＢＳパルス振幅、又これに伴うＷＳパルス振幅は、トランジスタの正常動作とＶｔｈ変動を補正できる電圧や振幅に設定する。本発明により非晶質シリコンＴＦＴやポリシリコンＴＦＴの閾電圧が変動しても、回路上で自動的に補正をかけることができる為、ＥＬ発光素子の輝度劣化を防ぐことができ、高品質な有機ＥＬディスプレイを提供できる。

アクティブマトリクス表示装置及び画素回路の一般的な構成を示すブロック図である。画素回路の参考例を示す回路図である。図２に示した画素回路の動作説明に供するタイミングチャートである。有機ＥＬ素子のＩ−Ｖ特性の経時変化を示すグラフである。ドライブトランジスタと有機ＥＬ素子の動作点の経時変化を示すグラフである。画素回路の他の参考例を示す回路図である。図６に示した画素回路の動作説明に供するタイミングチャートである。薄膜トランジスタのデバイス特性を示すグラフである。本発明に係る画素回路の実施形態を示す模式図である。

符号の説明

１・・・画素アレイ、２・・・水平セレクタ、３・・・ドライブスキャナ、４・・・ライトスキャナ、５・・・画素回路、９・・・逆バイアス印加手段

Claims

行状の走査線と列状の信号線とが交差する部分に各々配された画素回路であって、
少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと負荷素子とを含み、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該負荷素子に通電し、
該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手段を備えており、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする画素回路。
前記逆バイアス印加手段は、該ドライブトランジスタの動作特性及び動作点に応じて該逆バイアスの電圧値及び印加時間を設定し、以って該閾電圧の変動を過不足なく補正することを特徴とする請求項１記載の画素回路。
前記逆バイアス印加手段は、該ドライブトランジスタのゲートに逆バイアスを印加する為にオン／オフ駆動される薄膜型のスイッチングトランジスタを含むことを特徴とする請求項１記載の画素回路。
前記スイッチングトランジスタは、ドレインが該ドライブトランジスタのゲートに接続し、ソースが該ドライブトランジスタのソース電位よりも低く設定された負電位の電源に接続し、ゲートにパルスが入力された時ドレイン／ソース間がオンして該負電位を逆バイアスとして該ドライブトランジスタのゲートに印加することを特徴とする請求項３記載の画素回路。
前記スイッチングトランジスタのゲートに入力するパルスの印加時間及び振幅と、前記スイッチングトランジスタのソースに供給される負電位のレベルとは、該ドライブトランジスタの閾電圧の変動を抑える為最適に設定されていることを特徴とする請求項４記載の画素回路。
前記パルスの振幅及び負電位のレベルは該スイッチングトランジスタ自身の閾電圧の変動を抑える様に設定されていることを特徴とする請求項５記載の画素回路。
前記負荷素子は通電によって発光する有機ＥＬ素子からなり、前記スイッチングトランジスタはゲートに入力されるパルスに応答して該ドライブトランジスタをオン／オフ制御し、以って該有機ＥＬ素子の発光時間と非発光時間を規定することを特徴とする請求項４記載の画素回路。
前記逆バイアス印加手段は、順バイアスの印加時間より逆バイアスの印加時間が短い程、順バイアスの絶対値より逆バイアスの絶対値を大きく設定可能であることを特徴とする請求項１記載の画素回路。
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、
前記画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子とを含み、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から映像信号をサンプリングし且つサンプリングした映像信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該発光素子に通電し、以って映像信号に応じた表示を行ない、
該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手段を備えており、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする表示装置。
前記逆バイアス印加手段は、該ドライブトランジスタの動作特性及び動作点に応じて該逆バイアスの電圧値及び印加時間を設定し、以って該閾電圧の変動を過不足なく補正することを特徴とする請求項９記載の表示装置。
前記逆バイアス印加手段は、該ドライブトランジスタのゲートに逆バイアスを印加する為にオン／オフ駆動される薄膜型のスイッチングトランジスタを含むことを特徴とする請求項９記載の表示装置。
前記スイッチングトランジスタは、ドレインが該ドライブトランジスタのゲートに接続し、ソースが該ドライブトランジスタのソース電位よりも低く設定された負電位の電源に接続し、ゲートにパルスが入力された時ドレイン／ソース間がオンして該負電位を逆バイアスとして該ドライブトランジスタのゲートに印加することを特徴とする請求項１１記載の表示装置。
前記スイッチングトランジスタのゲートに入力するパルスの印加時間及び振幅と、前記スイッチングトランジスタのソースに供給される負電位のレベルとは、該ドライブトランジスタの閾電圧の変動を抑える為最適に設定されていることを特徴とする請求項１２記載の表示装置。
前記パルスの振幅及び負電位のレベルは該スイッチングトランジスタ自身の閾電圧の変動を抑える様に設定されていることを特徴とする請求項１３記載の表示装置。
前記発光素子は通電によって発光する有機ＥＬ素子からなり、前記スイッチングトランジスタはゲートに入力されるパルスに応答して該ドライブトランジスタをオン／オフ制御し、以って該有機ＥＬ素子の発光時間と非発光時間を規定することを特徴とする請求項１２記載の表示装置。
前記逆バイアス印加手段は、順バイアスの印加時間より逆バイアスの印加時間が短い程、順バイアスの絶対値より逆バイアスの絶対値を大きく設定可能であることを特徴とする請求項９記載の表示装置。
行状の走査線と列状の信号線とが交差する部分に各々配されており、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと負荷素子とを含む画素回路の駆動方法であって、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該負荷素子に通電し、
更に該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手順を行い、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする画素回路の駆動方法。
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子とを含む表示装置の駆動方法であって、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から映像信号をサンプリングし且つサンプリングした映像信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース／ドレイン間に流れる電流で該発光素子に通電し、以って映像信号に応じた表示を行ない、
更に該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを印加する逆バイアス印加手順を行い、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を該逆バイアスの印加によって補正することを特徴とする表示装置の駆動方法。