JP4838502B2 - 画像表示装置とその製造方法 - Google Patents
画像表示装置とその製造方法 Download PDFInfo
- Publication number
- JP4838502B2 JP4838502B2 JP2004221606A JP2004221606A JP4838502B2 JP 4838502 B2 JP4838502 B2 JP 4838502B2 JP 2004221606 A JP2004221606 A JP 2004221606A JP 2004221606 A JP2004221606 A JP 2004221606A JP 4838502 B2 JP4838502 B2 JP 4838502B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- potential
- common electrode
- control
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000006866 deterioration Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 11
- 239000003086 colorant Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Description
本発明は画像表示装置とその製造方法に関する。特には、表示素子と駆動用トランジスタと制御用トランジスタとを有する画素回路を複数配置した画像表示装置とその製造方法に関する。
駆動回路として、定電流で駆動を行う方法が知られている。例えば、電流で駆動するのに適した発光素子としては、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、以下ＬＥＤと略）や近年注目されている有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子又はＯＥＬと略）などが挙げられる。これらの発光素子の特性は温度に殆ど依存せず、電流に対し略リニアな発光強度カーブが得られるため、定電流駆動の方法が提案されている。
以下、有機ＥＬ素子を例にとり、従来の発光のための電流駆動について述べる。
有機ＥＬ素子は、高輝度発光が可能な薄膜積層の面状の自発光が得られることを特徴とする。有機ＥＬ素子は、有機層の機能積層数を増やすことにより（非特許文献１及び２参照）、低電圧で高効率な発光を実現することができる。そして、上記で述べたように有機ＥＬ素子は一定の電流により発光させる為に定電流駆動方法がいくつか提案されている。
例えば、図３で示されるような、入力電流（ｉｄａｔａ）をコピーしてＯＥＬ１３に供給する駆動回路が、特許文献１や２で提案されている。この駆動方法は、電流を入力としてトランジスタ１１の制御電極の電位を設定する電流制御型の方法であり、トランジスタ１１の閾値やＯＥＬ１３の劣化電圧に影響を受けず、入力電流と略同じ量の電流をＯＥＬ１３に供給できるという利点を有している。
また、特許文献３には発光色が異なる発光ダイオードを集合してなる表示ドットを複数個配設した情報表示装置を開示し、特に前記発光ダイオードに対して各発光色毎に電圧を供給する電源を備える構成を開示する。
また、特許文献４には、カソードコモンタイプの複数色のＬＥＤを用いる電光表示装置において、色ごとにＤＣ出力電圧が異なる独立したスイッチング電源を設ける構成や、一つのスイッチング電源と、電圧調整用の簡易電源回路とを組み合わせて用いる構成が開示されている。
また、特許文献５には、選択トランジスタと駆動トランジスタをそれぞれオン／オフの２値信号で制御し、各サブフレーム期間に固有の値の電圧値あるいは電流値を可変駆動電源から可変的に出力する構成を開示している。
アプライド・フィジクス・レターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ），米国，１９８７年，５１巻，ｐ．９１３
アプライド・フィジクス・レターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ），米国，１９８９年，６５巻，ｐ．３６１０
特開２００１−０５６６６７号公報
米国特許第６２２９５０６号明細書
特開昭６３−２８０３００号公報
特開２００２−２３６６６号公報
特開平１０−２３２６４９号公報
本発明は、高品位の表示を実現することができる画像表示装置を実現することを課題とする。
本発明に係わる第１の発明は、
表示部と電圧源とを含む画像表示装置であって、
前記表示部が表示素子と画素回路とを有し、
前記画素回路が、
前記表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該表示素子に駆動電流を供給するためのＰチャネル型駆動トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記駆動トランジスタの前記制御電極の電位を設定するための制御トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を保持するためのコンデンサと、
を備え、
前記表示素子の他方の端子は第２の共通電極に接続されており、
前記電圧源は、前記Ｐチャネル型駆動トランジスタの前記制御電極に設定された電位に基づいて前記表示素子を発光させて測定した輝度変動を、前記制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げるための又は前記第２の共通電極の電位を上げるための調整回路を備えることを特徴とする画像表示装置である。
表示部と電圧源とを含む画像表示装置であって、
前記表示部が表示素子と画素回路とを有し、
前記画素回路が、
前記表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該表示素子に駆動電流を供給するためのＰチャネル型駆動トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記駆動トランジスタの前記制御電極の電位を設定するための制御トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を保持するためのコンデンサと、
を備え、
前記表示素子の他方の端子は第２の共通電極に接続されており、
前記電圧源は、前記Ｐチャネル型駆動トランジスタの前記制御電極に設定された電位に基づいて前記表示素子を発光させて測定した輝度変動を、前記制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げるための又は前記第２の共通電極の電位を上げるための調整回路を備えることを特徴とする画像表示装置である。
本発明に係わる第２の発明は、
カラー表示部と電圧源とを含む画像表示装置であって、
前記カラー表示部が、第１の色を呈する第１の表示素子と、第２の色を呈する第２の表示素子と、第１の画素回路と、第２の画素回路と、を有し、
前記第１の画素回路が、
前記第１の表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該第１の表示素子に駆動電流を供給するための第１のＰチャネル型駆動トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第１の制御トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第１のコンデンサと、を備え、
前記第２の画素回路が、
前記第２の表示素子の一方の端子に接続される第１主電極と、第２の共通電極に接続される第２主電極と、制御電極と、を有する、該第２の表示素子に駆動電流を供給するための第２のＰチャネル型駆動トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第２の制御トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第２の共通電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第２のコンデンサと、を備え、
前記第１の表示素子の他方の端子は第３の共通電極、前記第２の表示素子の他方の端子は第４の共通電極に接続されており、
前記電圧源は、前記Ｐチャネル型駆動トランジスタの前記制御電極に設定された電位に基づいて前記表示素子を発光させて測定した輝度変動を、少なくとも前記第１の制御トランジスタがオフ状態におけるリーク電流又は前記第２の制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位又は前記第２の共通電極の電位を下げるための若しくは前記第３の共通電極の電位又は前記第４の共通電極の電位を上げるための調整回路を備えることを特徴とする画像表示装置である。
カラー表示部と電圧源とを含む画像表示装置であって、
前記カラー表示部が、第１の色を呈する第１の表示素子と、第２の色を呈する第２の表示素子と、第１の画素回路と、第２の画素回路と、を有し、
前記第１の画素回路が、
前記第１の表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該第１の表示素子に駆動電流を供給するための第１のＰチャネル型駆動トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第１の制御トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第１のコンデンサと、を備え、
前記第２の画素回路が、
前記第２の表示素子の一方の端子に接続される第１主電極と、第２の共通電極に接続される第２主電極と、制御電極と、を有する、該第２の表示素子に駆動電流を供給するための第２のＰチャネル型駆動トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第２の制御トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第２の共通電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第２のコンデンサと、を備え、
前記第１の表示素子の他方の端子は第３の共通電極、前記第２の表示素子の他方の端子は第４の共通電極に接続されており、
前記電圧源は、前記Ｐチャネル型駆動トランジスタの前記制御電極に設定された電位に基づいて前記表示素子を発光させて測定した輝度変動を、少なくとも前記第１の制御トランジスタがオフ状態におけるリーク電流又は前記第２の制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位又は前記第２の共通電極の電位を下げるための若しくは前記第３の共通電極の電位又は前記第４の共通電極の電位を上げるための調整回路を備えることを特徴とする画像表示装置である。
本発明に係わる第３の発明は、
表示部が表示素子と画素回路と調整回路とを有し、
前記画素回路が、
前記表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該表示素子に駆動電流を供給するためのＰチャネル型駆動トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を設定するための制御トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を保持するためのコンデンサと、
を備え、
前記表示素子の他方の端子は第２の共通電極に接続されており、
前記調整回路によって前記第１の共通電極又は前記第２の共通電極の電位の調整が可能である画像表示装置の製造方法であって、
（ｉ）表示部を用意するステップと、
（ｉｉ）前記第１の共通電極と前記第２の共通電極との間に電圧を印加するステップと、
（ｉｉｉ）前記表示部の発光輝度の変動を測定するステップと、
（ｉｖ）測定した前記発光輝度の変動を、前記制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げる又は前記第２の共通電極の電位を上げるように、前記調整回路を調整するステップと、
を含むことを特徴とする画像表示装置の製造方法である。
表示部が表示素子と画素回路と調整回路とを有し、
前記画素回路が、
前記表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該表示素子に駆動電流を供給するためのＰチャネル型駆動トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を設定するための制御トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を保持するためのコンデンサと、
を備え、
前記表示素子の他方の端子は第２の共通電極に接続されており、
前記調整回路によって前記第１の共通電極又は前記第２の共通電極の電位の調整が可能である画像表示装置の製造方法であって、
（ｉ）表示部を用意するステップと、
（ｉｉ）前記第１の共通電極と前記第２の共通電極との間に電圧を印加するステップと、
（ｉｉｉ）前記表示部の発光輝度の変動を測定するステップと、
（ｉｖ）測定した前記発光輝度の変動を、前記制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げる又は前記第２の共通電極の電位を上げるように、前記調整回路を調整するステップと、
を含むことを特徴とする画像表示装置の製造方法である。
本発明に係わる第４の発明は、
カラー表示部が、第１の色を呈する第１の表示素子と、第２の色を呈する第２の表示素子と、第１の画素回路と、第２の画素回路と、第１の調整回路と、第２の調整回路と、を有し、
前記第１の画素回路が、
前記第１の表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該第１の表示素子に駆動電流を供給するための第１のＰチャネル型駆動トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第１の制御トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第１のコンデンサと、を備え、
前記第２の画素回路が、
前記第２の表示素子の一方の端子に接続される第１主電極と、第２の共通電極に接続される第２主電極と、制御電極と、を有する、該第２の表示素子に駆動電流を供給するための第２のＰチャネル型駆動トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第２の制御トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第２の共通電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第２のコンデンサと、を備え、
前記第１の表示素子の他方の端子は第３の共通電極、前記第２の表示素子の他方の端子は第４の共通電極に接続され、
前記第１の調整回路は、前記第１の共通電極又は前記第３の共通電極の電位の調整が可能であり、
前記第２の調整回路は、前記第２の共通電極又は前記第４の共通電極の電位の調整が可能である画像表示装置の製造方法であって、
（ｉ）カラー表示部を用意するステップと、
（ｉｉ）前記第１の共通電極と前記第３の共通電極との間又は前記第２の共通電極と前記第４の共通電極との間に電圧を印加するステップと、
（ｉｉｉ）前記表示部の発光輝度の変動を測定するステップと、
（ｉｖ）測定した前記発光輝度の変動を、少なくとも前記第１の制御トランジスタがオフ状態におけるリーク電流又は前記第２の制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げるように又は前記第３の共通電極の電位を上げるように前記第１の調整回路を調整する若しくは前記第２の共通電極の電位を下げるように又は前記第４の共通電極の電位を上げるように前記第２の調整回路を調整するステップと、
を含むことを特徴とする画像表示装置の製造方法である。
カラー表示部が、第１の色を呈する第１の表示素子と、第２の色を呈する第２の表示素子と、第１の画素回路と、第２の画素回路と、第１の調整回路と、第２の調整回路と、を有し、
前記第１の画素回路が、
前記第１の表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該第１の表示素子に駆動電流を供給するための第１のＰチャネル型駆動トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第１の制御トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第１のコンデンサと、を備え、
前記第２の画素回路が、
前記第２の表示素子の一方の端子に接続される第１主電極と、第２の共通電極に接続される第２主電極と、制御電極と、を有する、該第２の表示素子に駆動電流を供給するための第２のＰチャネル型駆動トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第２の制御トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第２の共通電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第２のコンデンサと、を備え、
前記第１の表示素子の他方の端子は第３の共通電極、前記第２の表示素子の他方の端子は第４の共通電極に接続され、
前記第１の調整回路は、前記第１の共通電極又は前記第３の共通電極の電位の調整が可能であり、
前記第２の調整回路は、前記第２の共通電極又は前記第４の共通電極の電位の調整が可能である画像表示装置の製造方法であって、
（ｉ）カラー表示部を用意するステップと、
（ｉｉ）前記第１の共通電極と前記第３の共通電極との間又は前記第２の共通電極と前記第４の共通電極との間に電圧を印加するステップと、
（ｉｉｉ）前記表示部の発光輝度の変動を測定するステップと、
（ｉｖ）測定した前記発光輝度の変動を、少なくとも前記第１の制御トランジスタがオフ状態におけるリーク電流又は前記第２の制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げるように又は前記第３の共通電極の電位を上げるように前記第１の調整回路を調整する若しくは前記第２の共通電極の電位を下げるように又は前記第４の共通電極の電位を上げるように前記第２の調整回路を調整するステップと、
を含むことを特徴とする画像表示装置の製造方法である。
本発明によれば、制御用トランジスタに流れるリーク電流を抑制することによって、結果として表示素子の輝度の変動を抑制することができる。また、該表示素子の輝度の変動を素子の発光色毎に制御することができる。よって、本発明によれば、所望の発光輝度を安定して得ることができ、高品位な画像表示が実現する。
本発明は表示素子として自発光型の表示素子を用いる構成に特に好適に適用できる。具体的にはエレクトロルミネッセンス表示素子や、特に好適には有機エレクトロルミネッセンス表示素子を用いる構成に特に好適に適用できる。更には、各表示素子がアクティブマトリックス駆動される構成において特に好適に適用できる。
第１の実施形態の画像表示装置の構成を図６に示している。図６において表示部６０５は赤の画素回路（図中Ｒで示す）と緑の画素回路（図中Ｇで示す）と青の画素回路（図中Ｂで示す）を有している。各画素回路は表示素子としてそれぞれ赤、緑、青の発光色のＯＥＬを有している。なお図６では行方向、列方向ともに直線状に画素回路を配置した例を示しているが、赤、緑、青の画素回路を三角形状に配置した構成など種々の配置を採用できる。
また表示部６０５は走査回路６０１と変調回路６０２を有している。各画素回路と走査回路６０１の間は走査信号配線６０６で接続され、また各画素回路と変調回路６０２の間は変調信号配線６０７で接続されている。走査信号配線６０６を介して各行の画素回路に走査信号が印加され、走査信号が印加されている画素回路に対して変調信号配線６０７から変調信号が与えられて各画素回路の発光状態が設定される。
また各画素回路には第１の電位源である電源装置６０３が出力できる電位を調整回路であるＤＣ−ＤＣコンバータ６０４で調整した電位が第１の共通電極６０８を介して共通に供給される。
また各画素回路には第２の電位源であるグランド部が供給する電位が第２の共通電極６０９を介して共通に供給される。
各画素回路の好適な形態を図３に示している。図６では明瞭な表示とするため走査信号配線６０６は各画素回路に対してひとつのみ表示しているが、図３に示す電流プログラミング型の画素回路を採用する場合には、各画素回路に少なくとも２本の変調信号配線を接続するのが好適である。具体的には、図３の制御用トランジスタ４に走査信号Ｖｇ１を供給する走査信号配線と、信号書き込みタイミングを設定するトランジスタ５及び信号書き込み時にＯＥＬ１３に電流が流れるのを抑止するトランジスタ１２とに走査信号Ｖｇ２を与える走査信号配線を用いるのが好適である。なお表示素子であるＯＥＬ１３のカソード電極は第２の共通電極６０９に接続された全画素回路共通のべた電極である。この画素回路は第１の共通電極６０８と第２の共通電極６０９の間に、ＯＥＬ１３に所望の駆動電流を流す駆動用トランジスタ１１とＯＥＬ１３が直列に接続され、更に駆動用トランジスタ１１の制御電極に接続され該制御電極の電位設定状態及び電位保持状態を切り替える制御用トランジスタ４を有する構成となっている。
駆動用トランジスタ１１の制御電極（ゲート）には複数のオン状態に対応した駆動電流を駆動用トランジスタ１１の２つの主電極（ソース、ドレイン）間に流すための電位が、制御用トランジスタ４を介して設定される。複数のオン状態とはオンかオフかの２値の切り替えではなく、変調信号に対応して有意なある値の駆動電流を流す状態と有意な他の値の駆動電流を流す状態のことである。
変調信号に対応した電位を駆動用トランジスタの制御電極の電位として設定するための構成としては、より簡単な構成として、制御用トランジスタの２つの主電極（制御電極ではない電極であって、具体的にはソース電極とドレイン電極がこれに相当する）にそれぞれ変調信号配線、駆動用トランジスタの制御電極を接続する構成とし、制御用トランジスタを介して変調信号に印加される変調電位が駆動用トランジスタの制御電極の電位として書き込まれる構成を採用することもできる。これが電圧プログラミング型の構成である。
一方図３に示している例は、電流プログラミング型の構成である。この構成においては変調信号配線６０７には変調電流信号（図３のｉｄａｔａ）を印加する。変調信号配線６０７に流される電流信号は駆動用トランジスタ１１の２つの主電極に流れる。それとともに、制御用トランジスタ４が駆動用トランジスタ１１の制御電極の電位設定のための経路として機能し、駆動用トランジスタ１１の主電極間に流れる変調電流に応じた電位が駆動用トランジスタ１１の制御電極の電位として設定される。
電圧プログラミング型、電流プログラミング型のいずれの構成においても、制御用トランジスタは電位設定期間の後オフ状態にされ、駆動用トランジスタの制御電極の電位は保持される。この状態で駆動用トランジスタの主電極間に流れる電流がＯＥＬ１３に流れ、それによってＯＥＬ１３は発光する。
なお、電圧プログラミング型、電流プログラミング型のいずれの構成においても、駆動用トランジスタの制御電極の電位が制御電極の容量のみで保持しにくい場合には、該電位を保持するための容量（図３では保持コンデンサ１７がこれに相当する）を付加的に用いるのが好適である。
このように駆動用トランジスタの制御電極の電位を制御用トランジスタをオフにすることによって保持する構成においては特有の問題が生じる。
以下ではこの問題を図３の電流プログラミング型の構成を例に挙げて具体的に説明する。なお後述する好適な実施形態ではトランジスタとして薄膜トランジスタを用いているので、以下ではトランジスタをＴＦＴとして表記している。また後述する好適な実施形態では表示素子としては有機エレクトロルミネッセンス素子を用いており、それをＯＥＬとして表記している。本実施形態ではガラス基板上にポリシリコンを形成し、該ポリシリコンを用いてＴＦＴを形成している。ただしポリシリコンのように結晶性を有するシリコンを用いる構成に限るものではなく、アモルファスシリコンを用いることもできる。
ＴＦＴ１１（第１のトランジスタ）の入出力第１電極と制御電極との間にはコンデンサ１７が接続されている。またＴＦＴ１１の入出力第２電極は、ＴＦＴ１２の入出力第１電極に接続され、ＴＦＴ１２の入出力第２電極は、ＯＥＬ１３の一方の電極に接続され、ＯＥＬ１３の他方の電極は、第２の共通電極６０９に接続される共通べた電極に接続されている。一方、ＴＦＴ１１の制御電極と入出力第２電極とには、スイッチとして機能するＴＦＴ４（第２のトランジスタ）の２つの入出力電極がそれぞれ接続されている。さらに、ＴＦＴ１１の入出力第２電極は、入力電流（ｉｄａｔａ）の入力、遮断を切り替えるスイッチであるＴＦＴ５の一方の入出力電極に接続されていて、ＴＦＴ５の他方の入出力電極からは入力電流（ｉｄａｔａ）が入力される。ＴＦＴ４の制御電極の電圧は、Ｖｇ１により制御される。またＴＦＴ５とＴＦＴ１２とはオン状態とオフ状態とが互いに異なることが必要であるが、ＴＦＴ５とＴＦＴ１２とにキャリア極性の異なるものを使用することで、これらの制御電極の電圧を単一のＶｇ２により制御できるよう構成されている。
次に、図４のタイミング図を交えて、この駆動回路の動作を説明する。先ず、輝度信号ｉｄａｔａが設定される。その後、Ｖｇ１が低レベルになりＰチャネル型ＴＦＴ４がオンする。同時に、Ｖｇ２は高レベルになりＮチャネル型ＴＦＴ５はオンしｉｄａｔａの電流をＴＦＴ１１のソース・ドレイン間に流す。また、Ｖｇ２が高レベルとなることでＰチャネル型ＴＦＴ１２はオフしてＯＥＬ１３への電流を遮断する。
この間に、コンデンサ１７へは、ソース・ドレイン間にｉｄａｔａの電流を流されたＴＦＴ１１のゲート電圧が蓄積される。従って、Ｐチャネル型ＴＦＴ４のゲート電圧Ｖｇ１を図４で示されるように再び高レベルとしてＴＦＴ４をオフ状態とし、Ｐチャネル型ＴＦＴ１２のゲート電圧Ｖｇ２を再び低レベルとして、ＴＦＴ１２をオン状態に、ＴＦＴ５をオフ状態に変えると、電源１５からＴＦＴ１１のソース・ドレインを通してＯＥＬ１３を発光させるためにｉｄａｔａと同量の電流が流れる。
上記の一連の動作によりＰチャネル型ＴＦＴ１１がｉｄａｔａをコピーして定電流動作を行う。
次に本発明の駆動回路で抑制しようとするＴＦＴ４のリーク電流について述べる。
上述したように、Ｐチャネル型ＴＦＴ４は輝度信号ｉｄａｔａがＴＦＴ１１のソース・ドレイン間に流される時Ｖｇ１が低レベルになりオンされ、ＴＦＴ１１のゲート電圧がコンデンサ１７へ蓄積されるとオフされる。この時の、ＴＦＴ４＿Ｖｄｓ＝（Ｖｄｄ−ＴＦＴ１１＿Ｖｇｓ−ＴＦＴ１２＿Ｖｄｓ−ＯＥＬ＿Ｖ−Ｖｃｏｍ）が、ＴＦＴ４のソース・ドレイン間電圧になる。ここで、ＴＦＴ４＿ＶｄｓはＴＦＴ４のソース・ドレイン間の電圧、Ｖｄｄは第１の共通電極に与えられる電位、ＴＦＴ１１＿ＶｇｓはＴＦＴ１１のゲート・ソース間の電圧、ＴＦＴ１２＿ＶｄｓはＴＦＴ１２のソース・ドレイン間の電圧、ＯＥＬ＿ＶはＯＥＬ１３のアノード・カソード間の電圧、そしてＶｃｏｍは第２の共通電極に与えられる電位である。
ここで、トランジスタのオフ状態におけるソース・ドレイン間の電圧と電流の関係は図５のグラフのような定性を示し、ゲート電位の制御なしにリーク電流が流れる。これに因り、保持コンデンサ１７の電荷は変化していく。この結果、ＴＦＴ１１のゲート電位は変化し、これに従ってＯＥＬ１３に流れる電流が変わるため、ＯＥＬ１３の輝度も変化してしまう。従って、図４に示すように、Ｖｇ２が低レベルの間においても、このリーク電流によって駆動電流は上昇していき、これに従ってＯＥＬ１３の輝度も上昇していくことになる。
この制御用トランジスタ４のリーク電流の状態は製造する表示部ごとに異なってしまう場合がある。そこで本実施形態においては、準備した表示部を実際に駆動して発光させ、その状態で表示素子の発光輝度を測定する。そしてその発光輝度の変動を抑制できるように第１の共通電極に供給する電位を調整している。具体的には実際の画像表示と同じ条件で全白表示を行い１フレームにおける輝度の変動をホトマルチプレクサで輝度を測定する。そして調整回路であるＤＣ−ＤＣコンバータの動作条件を調整して第１の共通電極に供給する電位を低くしていくことで制御用トランジスタ４のリーク電流を好適に抑制している。
また、他の形態としては、第２の共通電極に印加する電位を調整する構成も採用できる。
また、他の形態としては、所定の色に対応する表示素子を有する画素回路に対して前記第１の共通電極で電位を供給し、他の所定の色に対応する表示する画素回路に対して第３の共通電極で電位を供給し、更に他の所定の色に対応する画素回路に対して第５の共通電極で電位を供給し、第１の共通電極に供給する電位を上記のように設定し、第３の共通電極に供給する電位も同様に設定し、第５の共通電極に供給する電位も同様に設定する形態も採用できる。なお第１、第３、第５の共通電極に供給する電位は各色の表示素子に対応させて適宜異ならせることができる。
また他の形態としては、表示素子の他端に第２の共通電極から供給される電位を全画素回路に共通のべた電極によって全画素回路に供給するのではなく、所定の色の表示素子を有する画素回路のみに供給するようにし、他の所定の色の表示素子を有する画素回路に対しては第４の共通電極を介して供給するようにし、更に他の所定の色の表示素子を有する画素回路に対しては第６の共通電極を介して供給するようにしても良い。この構成において、第２、第４、第６の共通電極に供給する電位を上記と同様に設定するようにすることができる。
以下ではより詳細に各実施形態を説明していく。
〔実施の形態１〕
図１は、本発明の画像形成装置の実施形態のひとつの画素回路と電位源である電源装置及び電位源であるグランド部及び調整回路であるＤＣ−ＤＣコンバータの接続の状態を略等価的に示した図である。
図１は、本発明の画像形成装置の実施形態のひとつの画素回路と電位源である電源装置及び電位源であるグランド部及び調整回路であるＤＣ−ＤＣコンバータの接続の状態を略等価的に示した図である。
図１で示される本形態の発光素子駆動回路では、このリーク電流を抑えるためにＴＦＴ４のソース・ドレイン間電圧を、駆動用トランジスタ１１に対してＯＥＬ１３とは反対側（ここでは高電位側）に設けたＤＣ−ＤＣコンバータ（可変電圧電源として図示）６０４で制御している。
より具体的には、ＯＥＬ１３の定電流性を損なわないＯＥＬ＿Ｖ、すなわち、ＯＥＬ１３のＶ−Ｉ特性を満足し、さらにＯＥＬ１３の劣化時電圧上昇をも加味するようにＤＣ−ＤＣコンバータ６０４で制御している。具体的には、ＴＦＴ４＿Ｖｄｓ＝（Ｖｄｄ−ＴＦＴ１１＿Ｖｇｓ−ＴＦＴ１２＿Ｖｄｓ−ＯＥＬ＿Ｖ−Ｖｃｏｍ）のＶｄｄに相当する電位を下げる（第２の共通電極に与えられる電位に近づける）ことにより、ＴＦＴ４＿Ｖｄｓの電圧を低くしている。
この電位調整に際しては、実際に電流プログラミングを行って駆動用トランジスタ１１のゲート電位を設定し、それに基づいてＯＥＬ１３を発光させて１フレーム期間の輝度変動をホトマルチプレクサで測定している。それによって検出された輝度変動を抑制できるように電位設定を行っている。
なお調整回路による電位設定は画像表示装置の製造時に１回行えばよく、その電位に固定してしまって構わない。ただしある期間画像表示装置を使用した後、必要に応じて画像表示装置の使用者もしくはメンテナンス担当者が調整回路による調整を行うようにしても良い。
以上の様にして、ＴＦＴ４のソース・ドレイン間の電圧を下げることにより、駆動用トランジスタ１１の制御電極電位保持動作時に制御用トランジスタ４の主電極間（ソース・ドレイン間）に流れるリーク電流を抑制することができる。この結果、図１の形態の駆動回路の一連の駆動時において、ＴＦＴ１１のゲート電位変動が抑制され、ＯＥＬ１３に流れる電流の変動を抑制することが可能となる。従って、ＯＥＬ１３の輝度の変動を抑制することができる。
図１の駆動回路で、先ず、輝度信号ｉｄａｔａが設定される。その後、Ｖｇ１が低レベルになりＰチャネル型ＴＦＴ４がオンする。同時に、Ｖｇ２は高レベルになりＮチャネル型ＴＦＴ５はオンしｉｄａｔａの電流をＴＦＴ１１のソース・ドレイン間に流す。
また、Ｖｇ２が高レベルとなることでＰチャネル型ＴＦＴ１２はオフしてＯＥＬ１３への電流を遮断する。この間に、コンデンサ１７へは、ソース・ドレイン間にｉｄａｔａの電流を流されたＴＦＴ１１のゲート電圧が蓄積される。そして、Ｐチャネル型ＴＦＴ４のゲート電圧Ｖｇ１を図４で示されるように再び高レベルとしてＴＦＴ４をオフ状態とし、Ｐチャネル型ＴＦＴ１２のゲート電圧Ｖｇ２を再び低レベルとして、ＴＦＴ１２をオン状態に、ＴＦＴ５をオフ状態に変えると、ＤＣ−ＤＣコンバータ６０４からＴＦＴ１１のソース・ドレインを通してＯＥＬ１３を発光させるためにｉｄａｔａと同量の電流が第２の共通電極へ流れる。この際、ＤＣ−ＤＣコンバータ６０４により、ＴＦＴ４のソース・ドレイン間電圧を低下させるような調整が行われており、上記のようにＯＥＬ１３の定電流性を損なわないＯＥＬ＿Ｖ、すなわち、ＯＥＬ１３のＶ−Ｉ特性を満足し、さらにＯＥＬ１３の劣化時電圧上昇をも加味した電圧がＴＦＴ１１、ＴＦＴ４、ＴＦＴ１２及びＯＥＬ１３の一連の素子に印加される。
上記の一連の動作によりＰチャネル型ＴＦＴ１１がｉｄａｔａをコピーして定電流動作を行うが、ＴＦＴ４のソース・ドレイン間電圧が低く抑えられているため、リーク電流が抑制され、ＴＦＴ１１のゲート電位は一定に保持され、ＯＥＬ１３に流れる電流も一定に保つことが可能となる。従って、ＯＥＬ１３の輝度も一定に発光させることができる。
〔実施の形態２〕
実施の形態１では、駆動用トランジスタの主電極のうちの表示素子が接続される主電極ではない主電極に供給する電位を調整回路で調整した構成を示したが、本実施形態では、表示素子に対して駆動用トランジスタが接続される側とは反対側に供給する電位を調整回路で調整する構成を採用している。具体的には図６では調整回路を第１の共通電極６０８に供給する電位を調整するように配置しているが、本実施形態では調整回路を第２の共通電極６０９に供給する電位を調整するように配置する。具体的には調整回路を第２の電位源となるグランド部と各画素回路の表示素子が共通に接続される共通電極との間に設けている。
実施の形態１では、駆動用トランジスタの主電極のうちの表示素子が接続される主電極ではない主電極に供給する電位を調整回路で調整した構成を示したが、本実施形態では、表示素子に対して駆動用トランジスタが接続される側とは反対側に供給する電位を調整回路で調整する構成を採用している。具体的には図６では調整回路を第１の共通電極６０８に供給する電位を調整するように配置しているが、本実施形態では調整回路を第２の共通電極６０９に供給する電位を調整するように配置する。具体的には調整回路を第２の電位源となるグランド部と各画素回路の表示素子が共通に接続される共通電極との間に設けている。
本形態の駆動回路の構成を等価的に示す概略回路図を図２に示す。このように本形態の発光素子駆動回路では、ＴＦＴ４のリーク電流を抑えるためにＴＦＴ４のソース・ドレイン間電圧を第２の共通電極側に設けた調整回路（可変電圧電源１９として図示）で制御している。
調整回路の電位設定は実施の形態１と同様に行うことができる。具体的には輝度測定を行い、輝度変動が抑制できるように電位を調整する。
より具体的には、ＯＥＬ１３の定電流性を損なわないＯＥＬ＿Ｖ、すなわち、ＯＥＬ１３のＶ−Ｉ特性を満足し、さらにＯＥＬ１３の劣化時電圧上昇をも加味するように第２の共通電極側に設けた調整回路で制御している。この手段により、ＴＦＴ４＿Ｖｄｓ＝（Ｖｄｄ−ＴＦＴ１１＿Ｖｇｓ−ＴＦＴ１２＿Ｖｄｓ−ＯＥＬ＿Ｖ−Ｖｃｏｍ）のＶｃｏｍに相当する電位を上げる（第１の共通電極に与える電位に近づける）ことにより、ＴＦＴ４＿Ｖｄｓの電圧を低くする。
この様にして、ＴＦＴ４のソース・ドレイン間の電圧を下げることにより、該ソース・ドレイン間に流れるリーク電流を抑制することができる。この結果、以下に説明する図２の形態の駆動回路の駆動時において、ＴＦＴ１１のゲート電位の変動を抑制でき、ＯＥＬ１３に流れる電流の変動を抑制することが可能となる。従って、ＯＥＬ１３の輝度の変動を抑制することができる。
図２の駆動回路で、先ず、輝度信号ｉｄａｔａが設定される。その後、Ｖｇ１が低レベルになりＰチャネル型ＴＦＴ４がオンする。同時に、Ｖｇ２は高レベルになりＮチャネル型ＴＦＴ５はオンしｉｄａｔａの電流をＴＦＴ１１のソース・ドレイン間に流す。また、Ｖｇ２が高レベルとなることでＰチャネル型ＴＦＴ１２はオフしてＯＥＬ１３への電流を遮断する。この間に、コンデンサ１７へは、ソース・ドレイン間にｉｄａｔａの電流を流されたＴＦＴ１１のゲート電圧が蓄積される。そして、Ｐチャネル型ＴＦＴ４のゲート電圧Ｖｇ１を図４で示されるように再び高レベルとしてＴＦＴ４をオフ状態とし、Ｐチャネル型ＴＦＴ１２のゲート電圧Ｖｇ２を再び低レベルとして、ＴＦＴ１２をオン状態に、ＴＦＴ５をオフ状態に変えると、電源１５からＴＦＴ１１のソース・ドレインを通してＯＥＬ１３を発光させるためにｉｄａｔａと同量の電流が可変電圧電源１９へ流れる。この際、調整回路により、ＴＦＴ１１の設定されたゲート電圧に応じて、ＴＦＴ４のソース・ドレイン間電圧を低下させながらも、上記のようにＯＥＬ１３の定電流性を損なわないＯＥＬ＿Ｖ、すなわち、ＯＥＬ１３のＶ−Ｉ特性を満足し、さらにＯＥＬ１３の劣化時電圧上昇をも加味した電圧がＴＦＴ１１、ＴＦＴ４、ＴＦＴ１２及びＯＥＬ１３の一連の素子に印加されるように電圧が制御されている。
上記の一連の動作によりＰチャネル型ＴＦＴ１１がｉｄａｔａをコピーして定電流動作を行うが、ＴＦＴ４のソース・ドレイン間電圧が低く抑えられているため、リーク電流が抑制され、ＴＦＴ１１のゲート電位の変動が抑制され、ＯＥＬ１３に流れる電流の変動を抑制することが可能となる。従って、ＯＥＬ１３の輝度変動を抑制することができる。
［実施の形態３］
上記実施の形態１、２では第１の共通電極は異なる色に対応する表示素子を有する画素回路が共通に接続されるものであった。
上記実施の形態１、２では第１の共通電極は異なる色に対応する表示素子を有する画素回路が共通に接続されるものであった。
ここで表示素子の特性が対応する色ごとに異なる場合がある。例えば以上述べてきたＯＥＬ１３が色毎に異なる有機材料で構成されている場合は、ＯＥＬ１３の発光までの電圧閾値や発光時の電流−電圧特性が各色の材料で異なるために、上記、ＴＦＴ４のソース・ドレイン間の電圧Ｖｄｓもこれに応じて変わり、従ってリーク電流の値も用いる有機材料毎に変わることとなる。また、経時劣化によっても上記Ｒ，Ｇ，Ｂ画素材料の電流、電圧特性は変わっていき、この変化の仕方も有機材料毎に異なるものとなる。
ここで、ＴＦＴのソース・ドレイン間の電圧が画素回路が対応する色毎に異なる理由を図８を用いて述べる。上述したように、ＴＦＴ４＿Ｖｄｓ＝（Ｖｄｄ−ＴＦＴ１１＿Ｖｇｓ−ＴＦＴ１２＿Ｖｄｓ−ＯＥＬ＿Ｖ−Ｖｃｏｍ）である。従って、Ｒ，Ｇ，Ｂ各発光材料の電圧−電流特性が異なる（もしくは変化する）とＴＦＴ４のソース・ドレイン間電圧は異なる（変化する）。これらのＲ，Ｇ，Ｂ各画素材料の電圧−電流特性は以下の要因等により初期状態で夫々異なる。図８で、ＧＶｔｈがＧ画素１＿２材料の電流の流れ始め電圧、ＢＶｔｈがＢ画素１＿３材料の電流の流れ始め電圧、ＲＶｔｈがＲ画素１＿１材料の電流の流れ始め電圧、ΔＧＶがＧ画素１＿２材料の電圧に対する電流増加率、ΔＢＶがＢ画素１＿３材料の電圧に対する電流増加率、ΔＲＶがＲ画素１＿１材料の電圧に対する電流増加率である。従って、Ｇ画素１＿２、Ｂ画素１＿３、Ｒ画素１＿１に設けられた、駆動回路の上記ＴＦＴ４のソース・ドレイン間の電圧は、同輝度でも初期状態から異なっている。また、ΔＶの違いによっても上記ＴＦＴ４のソース・ドレイン間の電圧は異なる。また、経時劣化によっても上記Ｒ，Ｇ，Ｂ発光材料の電流、電圧特性は変わっていく。
この場合、これら異なる特性の発光素子を駆動するＴＦＴ４のソース・ドレイン間のリーク電流をより好適に抑制できる構成としては、各色に対応する画素回路ごとに共通電極を介して供給する電位をそれぞれ個別に調整した構成とするのが好ましい。そこで本実施形態では、各画素回路の駆動用トランジスタの主電極のうちの表示素子が接続される主電極ではない主電極に電位を供給する共通電極を各色ごとに設ける。そして各色毎の共通電極にそれぞれ印加する電位をそれぞれ別個に調整する構成を採用している。
図７に、本実施形態の画像表示装置の構成を概略的に示す。図中、上記実施形態１、２と共通する部分は同じ符号を付与している。
実施形態１、２と異なる部分は、実施形態１、２では第１の共通電極に異なる色に対応する画素回路が共通に接続されていたのに対し、本実施形態では、赤に対応する複数の画素回路は第１の共通電極７０４に共通に接続され、緑に対応する複数の画素回路は第３の共通電極７０５に共通に接続され、青に対応する複数の画素回路は第５の共通電極７０６に共通に接続されている点である。また第１の共通電極７０４には電源装置６０３の出力する電位を調整する調整回路であるＤＣ−ＤＣコンバータ７０１から電位が供給され、第３の共通電極７０５には電源装置６０３の出力する電位を調整するＤＣ−ＤＣコンバータ７０２から電位が供給され、第５の共通電極７０６には電源装置６０３の出力する電位を調整するＤＣ−ＤＣコンバータ７０３から電位が供給される点である。各調整回路の出力電位は個別に調整される。
具体的には、赤に対応する画素回路のみを駆動して赤の表示を行い、輝度測定を行う。そして、１フレーム期間内での赤の輝度変動を抑制できるようにＤＣ−ＤＣコンバータ７０１の出力電位を調整する。次に緑に対応する画素回路のみを駆動して緑の表示を行い、輝度測定を行う。そして、１フレーム期間内での緑の輝度変動を抑制できるようにＤＣ−ＤＣコンバータ７０２の出力電位を調整する。次に青に対応する画素回路のみを駆動して青の表示を行い、輝度測定を行う。そして、１フレーム期間内での青の輝度変動を抑制できるようにＤＣ−ＤＣコンバータ７０３の出力電位を調整する。
これによって駆動用トランジスタに供給する電位を色毎に調整することができる。
［実施の形態４］
図９に、本実施形態の画像形成装置の構成を概略的に示す。図中、上記実施形態１〜３と共通する部分は同じ符号を付与している。
図９に、本実施形態の画像形成装置の構成を概略的に示す。図中、上記実施形態１〜３と共通する部分は同じ符号を付与している。
実施の形態３では駆動用トランジスタの主電極のうちの表示素子が接続される主電極ではない主電極に供給する電位を色毎に設けた調整回路で調整した構成を示したが、本実施形態では、表示素子に対して駆動用トランジスタが接続される側とは反対側に供給する電位を調整回路で調整する構成を採用している。具体的には図７では複数の調整回路を第１の共通電極７０４、第３の共通電極７０５、第５の共通電極７０６に供給する電位を調整するようにそれぞれ配置しているが、本実施形態では色毎の調整回路を表示素子の駆動用トランジスタと接続される側とは反対側の電位を調整するように配置している。以上述べてきた実施の形態１から３では第２の共通電極６０９によって全画素回路に共通に電位を与えることができたが、本実施形態では表示素子のカソード電極は色毎に配置している。
そして、赤に対応する複数の画素回路の表示素子のカソード電極は第２の共通電極９０３に共通に接続され、緑に対応する複数の画素回路の表示素子のカソード電極は第４の共通電極９０２に共通に接続され、青に対応する複数の画素回路の表示素子のカソード電極は第６の共通電極９０１に共通に接続されている。また第２の共通電極９０３にはグランド部の出力する電位を調整する調整回路であるＤＣ−ＤＣコンバータ９０６から電位が供給され、第４の共通電極９０２にはグランド部の出力する電位を調整するＤＣ−ＤＣコンバータ９０５から電位が供給され、第６の共通電極９０１にはグランド部の出力する電位を調整するＤＣ−ＤＣコンバータ９０４から電位が供給される。各調整回路の出力電位は個別に調整される。調整の具体的な方法は実施の形態３と同様である。
なお以上各実施の形態を説明してきたが、そこで説明した走査回路６０１、変調回路６０２の構成としては図１０に示すものを用いることができる。
図１０には走査回路６０１を構成するＶシフトレジスタ１００３と変調回路６０２を構成するＨシフトレジスタ１００２及びラッチ１００１を示している。Ｖシフトレジスタ１００３から走査信号配線に走査信号が印加され、ラッチ１００１から変調信号配線に変調信号が印加される。表示制御部３６はコントローラ３７と映像信号変換メモリ３８を有しており、画像データや必要に応じてタイミング制御信号が入力され、走査回路及び変調回路にシフトパルスやスタートパルスといったタイミング信号や、ビデオ信号を入力する。
４，５，１１，１２ トランジスタ
１３ ＯＥＬ
１４ 電流計
１５ 電源
１７ コンデンサ
１９ 可変電圧電源
３６ 表示制御部
３７ コントローラ
３８ 映像信号変換メモリ
６０１ 走査回路
６０２ 変調回路
６０３ 電源装置
６０４ ＤＣ−ＤＣコンバータ
６０５ 表示部
６０６ 走査信号配線
６０７ 変調信号配線
６０８，６０９ 共通電極
７０１〜７０３ ＤＣ−ＤＣコンバータ
７０４〜７０６，９０１〜９０３ 共通電極
９０４〜９０６ ＤＣ−ＤＣコンバータ
１００１ ラッチ
１００２ Ｈシフトレジスタ
１００３ Ｖシフトレジスタ
１３ ＯＥＬ
１４ 電流計
１５ 電源
１７ コンデンサ
１９ 可変電圧電源
３６ 表示制御部
３７ コントローラ
３８ 映像信号変換メモリ
６０１ 走査回路
６０２ 変調回路
６０３ 電源装置
６０４ ＤＣ−ＤＣコンバータ
６０５ 表示部
６０６ 走査信号配線
６０７ 変調信号配線
６０８，６０９ 共通電極
７０１〜７０３ ＤＣ−ＤＣコンバータ
７０４〜７０６，９０１〜９０３ 共通電極
９０４〜９０６ ＤＣ−ＤＣコンバータ
１００１ ラッチ
１００２ Ｈシフトレジスタ
１００３ Ｖシフトレジスタ
Claims (6)
- 表示部と電圧源とを含む画像表示装置であって、
前記表示部が表示素子と画素回路とを有し、
前記画素回路が、
前記表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該表示素子に駆動電流を供給するためのＰチャネル型駆動トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記駆動トランジスタの前記制御電極の電位を設定するための制御トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を保持するためのコンデンサと、
を備え、
前記表示素子の他方の端子は第２の共通電極に接続されており、
前記電圧源は、前記Ｐチャネル型駆動トランジスタの前記制御電極に設定された電位に基づいて前記表示素子を発光させて測定した輝度変動を、前記制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げるための又は前記第２の共通電極の電位を上げるための調整回路を備えることを特徴とする画像表示装置。 - カラー表示部と電圧源とを含む画像表示装置であって、
前記カラー表示部が、第１の色を呈する第１の表示素子と、第２の色を呈する第２の表示素子と、第１の画素回路と、第２の画素回路と、を有し、
前記第１の画素回路が、
前記第１の表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該第１の表示素子に駆動電流を供給するための第１のＰチャネル型駆動トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第１の制御トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第１のコンデンサと、を備え、
前記第２の画素回路が、
前記第２の表示素子の一方の端子に接続される第１主電極と、第２の共通電極に接続される第２主電極と、制御電極と、を有する、該第２の表示素子に駆動電流を供給するための第２のＰチャネル型駆動トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第２の制御トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第２の共通電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第２のコンデンサと、を備え、
前記第１の表示素子の他方の端子は第３の共通電極、前記第２の表示素子の他方の端子は第４の共通電極に接続されており、
前記電圧源は、前記Ｐチャネル型駆動トランジスタの前記制御電極に設定された電位に基づいて前記表示素子を発光させて測定した輝度変動を、少なくとも前記第１の制御トランジスタがオフ状態におけるリーク電流又は前記第２の制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位又は前記第２の共通電極の電位を下げるための若しくは前記第３の共通電極の電位又は前記第４の共通電極の電位を上げるための調整回路を備えることを特徴とする画像表示装置。 - 表示部が表示素子と画素回路と調整回路とを有し、
前記画素回路が、
前記表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該表示素子に駆動電流を供給するためのＰチャネル型駆動トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を設定するための制御トランジスタと、
前記Ｐチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記Ｐチャネル型駆動トランジスタの前記制御電極の電位を保持するためのコンデンサと、
を備え、
前記表示素子の他方の端子は第２の共通電極に接続されており、
前記調整回路によって前記第１の共通電極又は前記第２の共通電極の電位の調整が可能である画像表示装置の製造方法であって、
（ｉ）表示部を用意するステップと、
（ｉｉ）前記第１の共通電極と前記第２の共通電極との間に電圧を印加するステップと、
（ｉｉｉ）前記表示部の発光輝度の変動を測定するステップと、
（ｉｖ）測定した前記発光輝度の変動を、前記制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げる又は前記第２の共通電極の電位を上げるように、前記調整回路を調整するステップと、
を含むことを特徴とする画像表示装置の製造方法。 - 前記（ｉｖ）のステップは、表示素子の劣化による電圧上昇を加味することを特徴とする請求項３に記載の画像表示装置の製造方法。
- カラー表示部が、第１の色を呈する第１の表示素子と、第２の色を呈する第２の表示素子と、第１の画素回路と、第２の画素回路と、第１の調整回路と、第２の調整回路と、を有し、
前記第１の画素回路が、
前記第１の表示素子の一方の端子に接続される第１主電極と、第１の共通電極に接続される第２主電極と、制御電極と、を有する、該第１の表示素子に駆動電流を供給するための第１のＰチャネル型駆動トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第１の制御トランジスタと、
前記第１のＰチャネル型駆動トランジスタの前記制御電極と前記第１の共通電極との間に設けられ、前記第１のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第１のコンデンサと、を備え、
前記第２の画素回路が、
前記第２の表示素子の一方の端子に接続される第１主電極と、第２の共通電極に接続される第２主電極と、制御電極と、を有する、該第２の表示素子に駆動電流を供給するための第２のＰチャネル型駆動トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第１主電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を設定するための第２の制御トランジスタと、
前記第２のＰチャネル型駆動トランジスタの前記制御電極と前記第２の共通電極との間に設けられ、前記第２のＰチャネル型駆動トランジスタの前記制御電極の電位を保持するための第２のコンデンサと、を備え、
前記第１の表示素子の他方の端子は第３の共通電極、前記第２の表示素子の他方の端子は第４の共通電極に接続され、
前記第１の調整回路は、前記第１の共通電極又は前記第３の共通電極の電位の調整が可能であり、
前記第２の調整回路は、前記第２の共通電極又は前記第４の共通電極の電位の調整が可能である画像表示装置の製造方法であって、
（ｉ）カラー表示部を用意するステップと、
（ｉｉ）前記第１の共通電極と前記第３の共通電極との間又は前記第２の共通電極と前記第４の共通電極との間に電圧を印加するステップと、
（ｉｉｉ）前記表示部の発光輝度の変動を測定するステップと、
（ｉｖ）測定した前記発光輝度の変動を、少なくとも前記第１の制御トランジスタがオフ状態におけるリーク電流又は前記第２の制御トランジスタがオフ状態におけるリーク電流を抑制することで抑制すべく、前記第１の共通電極の電位を下げるように又は前記第３の共通電極の電位を上げるように前記第１の調整回路を調整する若しくは前記第２の共通電極の電位を下げるように又は前記第４の共通電極の電位を上げるように前記第２の調整回路を調整するステップと、
を含むことを特徴とする画像表示装置の製造方法。 - 前記（ｉｖ）のステップは、前記第１の表示素子又は前記第２の表示素子の劣化による電圧上昇を加味することを特徴とする請求項５に記載の画像表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004221606A JP4838502B2 (ja) | 2003-08-07 | 2004-07-29 | 画像表示装置とその製造方法 |
| US10/909,388 US7119367B2 (en) | 2003-08-07 | 2004-08-03 | Display apparatus |
| US11/503,966 US7537946B2 (en) | 2003-08-07 | 2006-08-15 | Display apparatus |
| US12/425,459 US7812349B2 (en) | 2003-08-07 | 2009-04-17 | Display apparatus |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003288401 | 2003-08-07 | ||
| JP2003288401 | 2003-08-07 | ||
| JP2003288520 | 2003-08-07 | ||
| JP2003288520 | 2003-08-07 | ||
| JP2004221606A JP4838502B2 (ja) | 2003-08-07 | 2004-07-29 | 画像表示装置とその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005070761A JP2005070761A (ja) | 2005-03-17 |
| JP2005070761A5 JP2005070761A5 (ja) | 2006-08-10 |
| JP4838502B2 true JP4838502B2 (ja) | 2011-12-14 |
Family
ID=34279535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004221606A Expired - Fee Related JP4838502B2 (ja) | 2003-08-07 | 2004-07-29 | 画像表示装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7119367B2 (ja) |
| JP (1) | JP4838502B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4838502B2 (ja) * | 2003-08-07 | 2011-12-14 | キヤノン株式会社 | 画像表示装置とその製造方法 |
| TWI252446B (en) * | 2004-08-05 | 2006-04-01 | Chunghwa Picture Tubes Ltd | Active matrix organic electro-luminescent display panel and fabrication method thereof |
| US7811146B2 (en) * | 2004-09-24 | 2010-10-12 | Chunghwa Picture Tubes, Ltd. | Fabrication method of active matrix organic electro-luminescent display panel |
| JP4769569B2 (ja) * | 2005-01-06 | 2011-09-07 | キヤノン株式会社 | 画像形成装置の製造方法 |
| KR100729060B1 (ko) * | 2005-03-31 | 2007-06-14 | 삼성에스디아이 주식회사 | 발광 표시장치 및 그의 구동방법 |
| KR101219036B1 (ko) * | 2005-05-02 | 2013-01-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR100635511B1 (ko) * | 2005-09-30 | 2006-10-17 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| JP2009037083A (ja) * | 2007-08-03 | 2009-02-19 | Sony Corp | Ｅｌ表示パネル、配線駆動装置及び電子機器 |
| EP2308047A1 (en) * | 2008-06-27 | 2011-04-13 | GVBB Holdings S.A.R.L | Editing device and editing method |
| KR102217614B1 (ko) * | 2014-10-23 | 2021-02-22 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 포함하는 전자기기 |
| CN104392690B (zh) * | 2014-10-28 | 2017-04-19 | 中国电子科技集团公司第五十五研究所 | 应用于具有公共阳极的amoled像素单元电路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280300A (ja) | 1987-05-13 | 1988-11-17 | 小糸工業株式会社 | 情報表示装置 |
| US5990629A (en) | 1997-01-28 | 1999-11-23 | Casio Computer Co., Ltd. | Electroluminescent display device and a driving method thereof |
| JPH10232649A (ja) | 1997-02-21 | 1998-09-02 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| JP3887826B2 (ja) | 1997-03-12 | 2007-02-28 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| EP0978114A4 (en) * | 1997-04-23 | 2003-03-19 | Sarnoff Corp | PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD |
| US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| JP2001056667A (ja) | 1999-08-18 | 2001-02-27 | Tdk Corp | 画像表示装置 |
| JP4145495B2 (ja) * | 2000-01-11 | 2008-09-03 | 株式会社半導体エネルギー研究所 | 表示装置、コンピュータ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ゲーム機器、携帯情報端末、及び画像再生装置 |
| JP2002023666A (ja) | 2000-07-10 | 2002-01-23 | Matsushita Electric Ind Co Ltd | 電光表示装置 |
| JP2002032058A (ja) * | 2000-07-18 | 2002-01-31 | Nec Corp | 表示装置 |
| JP2002215095A (ja) | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | 発光ディスプレイの画素駆動回路 |
| JP2002304156A (ja) * | 2001-01-29 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2003202837A (ja) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | 表示パネルの駆動装置及び駆動方法 |
| US7274363B2 (en) | 2001-12-28 | 2007-09-25 | Pioneer Corporation | Panel display driving device and driving method |
| JP2003280583A (ja) * | 2002-03-26 | 2003-10-02 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| JP4838502B2 (ja) * | 2003-08-07 | 2011-12-14 | キヤノン株式会社 | 画像表示装置とその製造方法 |
-
2004
- 2004-07-29 JP JP2004221606A patent/JP4838502B2/ja not_active Expired - Fee Related
- 2004-08-03 US US10/909,388 patent/US7119367B2/en not_active Expired - Fee Related
-
2006
- 2006-08-15 US US11/503,966 patent/US7537946B2/en not_active Expired - Fee Related
-
2009
- 2009-04-17 US US12/425,459 patent/US7812349B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005070761A (ja) | 2005-03-17 |
| US7812349B2 (en) | 2010-10-12 |
| US20050059185A1 (en) | 2005-03-17 |
| US7537946B2 (en) | 2009-05-26 |
| US20060275938A1 (en) | 2006-12-07 |
| US20090203157A1 (en) | 2009-08-13 |
| US7119367B2 (en) | 2006-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7537946B2 (en) | Display apparatus | |
| EP2388764B1 (en) | Method and System for Programming and Driving Active Matrix Light Emitting Device Pixel | |
| JP3854161B2 (ja) | 表示装置 | |
| US8736525B2 (en) | Display device using capacitor coupled light emission control transistors for mobility correction | |
| JP4501429B2 (ja) | 画素回路及び表示装置 | |
| US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
| JP5455307B2 (ja) | 画像表示装置およびその駆動方法 | |
| JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
| EP2345023B1 (en) | Display device with compensation for variations in pixel transistors mobility | |
| JP2012230392A (ja) | ディスプレイ装置および光変調器用制御回路 | |
| JP2006293370A (ja) | アクティブマトリックス型ディスプレイ及び駆動方法 | |
| JP2005164894A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
| JP4831392B2 (ja) | 画素回路及び表示装置 | |
| JP2010008522A (ja) | 表示装置 | |
| JP5646925B2 (ja) | 画像表示装置およびその駆動方法 | |
| JP4501059B2 (ja) | 画素回路及び表示装置 | |
| JP2007272224A (ja) | 表示素子の駆動回路及び画像表示装置 | |
| JP5789585B2 (ja) | 表示装置および電子機器 | |
| US20090184900A1 (en) | Image display device and display device control method | |
| JP2006030336A (ja) | 画像表示装置及びその駆動方法と走査線駆動回路 | |
| JP2006038964A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
| JP2010008520A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |