JP2001195014A

JP2001195014A - 有機ｅｌ素子の駆動装置

Info

Publication number: JP2001195014A
Application number: JP2000006816A
Authority: JP
Inventors: Ichiro Takayama; 一郎高山; Michio Arai; 三千男荒井; Kazuji Sugiura; 和司杉浦
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2000-01-14
Filing date: 2000-01-14
Publication date: 2001-07-19

Abstract

(57)【要約】【課題】画素回路と同一基板上に形成でき、高密度、
高集積、高速動作が可能で、しかも低コストの画像表示
装置を実現する。【解決手段】マトリクス状に配置され、電流駆動され
る薄膜表示素子ＥＬと、各薄膜表示素子ＥＬを選択する
ための選択手段２とを有し、少なくとも前記選択手段２
の基本構成単位がＮ型のエンハンスメント型およびデプ
レッション型またはＰ型のエンハンスメント型およびデ
プレッション型のスイッチング素子により構成されてい
る構成の画像表示装置とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜発光素子を用い
た画像表示装置に関し、特に有機エレクトロルミネセン
ス（ＥＬ）素子を用いた表示装置に好適な、高画質の画
像表示装置に関する。

【０００２】

【従来の技術】近年において、有機ＥＬ素子を用いた表
示装置が開発されている。有機ＥＬ素子を多数使用した
有機ＥＬ素子装置をアクティブマトリックス回路により
駆動する場合、各ＥＬのピクセル（画素）には、このビ
クセルに対して供給する電流を制御するための薄膜トラ
ンジスタ（ＴＦＴ）の如きＦＥＴ（電界効果トランジス
タ）が一組ずつ接続されている。すなわち有機ＥＬ素子
に駆動電流を流すバイアス用のＴＦＴと、そのバイアス
用ＴＦＴを選択すべきかを示すスイッチ用のＴＦＴが一
組ずつ接続されている。

【０００３】従来のアクティブマトリックス型の有機Ｅ
Ｌ表示装置の回路図の一例を図１１，１２に示す。この
有機ＥＬ表示装置５０は、画面５１と、この画面５１を
駆動するためのＸ方向信号線Ｘ１，Ｘ２…、Ｙ方向信号
線Ｙ１，Ｙ２…、電源Ｖｄｄ線Ｖdd１，Ｖdd２…、スイ
ッチ用トランジスタ（ＴＦＴ）Ｔｙ１１，１２、Ｔｙ２
１，２２…、電流制御用トランジスタ（ＴＦＴ）Ｍ１
１，１２、Ｍ２１，２２…、有機ＥＬ素子ＥＬ１１０，
１２０、ＥＬ２１０，２２０…、コンデンサＣ１１，１
２、Ｃ２１，２２…、Ｘ方向周辺駆動回路（シフトレジ
スタＸ軸）５２，Ｙ方向周辺駆動回路（シフトレジスタ
Ｙ軸）５３等により構成される。

【０００４】Ｘ方向信号線Ｘ１，Ｘ２、Ｙ方向信号線Ｙ
１，Ｙ２により画素が特定され、その画素においてスイ
ッチ用ＴＦＴトランジスタＴｙ１１，１２、Ｔｙ２１，
２２がオンにされてその信号保持用コンデンサＣ１１，
１２、Ｃ２１，２２に画像データが保持される。これに
より、電流制御用のトランジスタＭ１１，１２、Ｍ２
１，２２がオンにされ、電源線Ｖdd１、Ｖdd２により有
機ＥＬ素子ＥＬ１１０，１２０、ＥＬ２１０，２２０に
画像データに応じたバイアス用の電流が流れ、これが発
光される。

【０００５】例えばｘ方向信号線Ｘ１に画像データに応
じた信号が出力され、Ｙ方向信号線Ｙ１にＹ方向走査信
号が出力されると、これにより特定された画素のスイッ
チ用トランジスタＴｙ１１がオンになり、画像データに
応じた信号により電流制御用ＴＦＴトランジスタＭ１１
が導通されて有機ＥＬ素子ＥＬ１１０に、この画像デー
タに応じた発光電流が流れ、発光制御される。このよう
に、画素毎に、薄膜型のＥＬ素子と、前記ＥＬ素子の発
光制御用の電流制御用トランジスタと、前記電流制御用
トランジスタのゲート電極に接続された信号保持用のコ
ンデンサと、前記キャパシタへのデータ書き込み用のス
イッチ用のトランジスタ等を有するアクティブマトリッ
クス型ＥＬ画像表示装置において、ＥＬ素子の発光強度
は、信号保持用のキャパシタに蓄積された電圧によって
制御された発光電流制御用の非線形素子であるトランジ
スタに流れる電流で決定される(A66-in 201pi Electrol
uminescent Display T.P.Brody、F.C.Luo、et.al、IEEE Tr
ans ElectronI)evices、Vol. ED-22、No. 9、Sep. 1975, P
739~P749参照）。

【０００６】ところで、アクティブマトリクスタイプの
表示装置は、その視認性から拡大投影を行う光学系を用
いない場合、４インチ以上の画角が要求される。このサ
イズの表示面をシリコン単結晶基板上に構成するとすれ
ば、現在の単結晶Ｓｉ基板の製造技術では、１枚の単結
晶基板から得られる枚数が非常に少ないため大変コスト
がかかってしまう。

【０００７】そこで、アクティブマトリクスタイプの表
示装置では、ガラス基板などの平面基板上に作成した非
単結晶Ｓｉ等の半導体を用いた薄膜トランジスタ（ＴＦ
Ｔ）を使用することが望ましい。

【０００８】ここで、平面基板上に形成される半導体層
は、大面積のものが比較的容易に成膜できることから、
アモルファスＳｉ膜（以下、ａ−Ｓｉ膜という）を用い
ることが一般的である。しかし、ａ−Ｓｉ膜で形成され
たＴＦＴは、一方向に定常的に電流を流し続けると閾値
がドリフトして電流値が変わり、画質に変動が生じる。

【０００９】そのため、アクティブマトリクス型有機Ｅ
Ｌ画像表示装置の半導体層としては、比較的大面積化が
容易で、かつ信頼性が高い多結晶シリコン（Poly−Ｓ
ｉ）を用いることが望ましい。

【００１０】しかも、ａ−Ｓｉ膜では移動度が小さいた
め高速応答でドライブできる電流にも限界があったが、
移動度も高いPoly−Ｓｉでは前記画素回路に選択的に画
像信号を供給する駆動回路を形成することも可能であ
る。これによって、従来外部に形成し接続していた駆動
回路を同一基板上に形成でき、アッセンブル工程の簡略
化と歩留まりの向上が可能となる。

【００１１】ところで、有機ＥＬ画像表示装置の駆動回
路を形成するとき、特に画素を選択するための選択回路
は、Ｎ型トランジスタとＰ型トランジスタを組み合わせ
るｃ−ＭＯＳ回路にて構成することが一般的である。こ
れは、ｃ−ＭＯＳ回路構成によって高速かつ低消費電力
の駆動回路を得ることができるからである。しかし、ｃ
−ＭＯＳ回路を形成するためには、少なくとも２種類の
ドーピング材料をトランジスタ（ＦＥＴ）を形成する半
導体層に混合させなければならない。これは、工程とコ
ストの増大を招いてしまう。

【００１２】図１３に一般的なｃ−ＭＯＳ型の回路を示
す。図において、Ｎ型のスイッチング素子Ｍ３とＰ型の
スイッチング素子Ｍ４の制御端子（Ｇ）は互いに接続さ
れるとともに、入力端子ＩＮと接続されている。また、
スイッチング素子Ｍ３の被制御端子の一端（Ｓ）は接地
され、その他端（Ｄ）とスイッチング素子Ｍ４の被制御
端子の他端（Ｄ）とは互いに接続されるとともに出力端
子ＯＵＴに接続されている。そして、スイッチング素子
Ｍ４の被制御端子の一端端（Ｓ）は、電源ＶＤＤに接続
されている。

【００１３】このような構成のコンプリメンタリー回路
では、入力端子ＩＮがＬ（論理負）のときはＰ型のスイ
ッチング素子Ｍ４が能動状態、Ｎ型のスイッチング素子
Ｍ３が禁止状態となり、出力には電源ＶＤＤの電圧Ｈ
（論理正）が表れる。一方、入力端子がＨ（論理正）の
ときはＰ型のスイッチング素子Ｍ４が禁止状態、Ｎ型の
スイッチング素子Ｍ３が能動状態となり、出力には接地
電位の電圧Ｌ（論理負）が表れる。

【００１４】ここで、Ｎ型、もしくはＰ型半導体のみで
駆動回路を形成する手段も考えられるが、この場合には
一般的な抵抗体に代表されるような線形負荷を用いる必
要が生じ、高密度、高速動作を達成する上で大きな障害
となっていた。

【００１５】Ｐ型またはＮ型のみのトランジスタと線形
負荷とで駆動装置を構成した場合の例を図１４に示す。
図において、Ｎ型のスイッチング素子Ｍ５（エンハンス
メント型）の制御端子（Ｇ）は、入力端子ＩＮに接続さ
れ、その被制御端子の一端（Ｓ）は接地されている。ま
た、スイッチング素子Ｍ５の被制御端子の他端（Ｄ）は
線形負荷ＲＬの一端と出力端子ＯＵＴに接続されてい
る。この線形負荷ＲＬの他端は電源ＶＤＤに接続されて
いる。

【００１６】このような回路では、入力端子ＩＮがＬ
（論理負）のときはＮ型のスイッチング素子Ｍ５は禁止
状態であり、出力端子ＯＵＴには線形負荷ＲＬを介して
電源ＶＤＤの電圧Ｈ（論理正）が表れる。一方、入力端
子がＨ（論理正）のときはＮ型のスイッチング素子Ｍ５
が能動状態となり、出力端子ＯＵＴにはスイッチング素
子Ｍ５を介して接地電位の電圧Ｌ（論理負）が表れる。

【００１７】この場合、スイッチング素子Ｍ５がＦＥＴ
だとすると、一般的なオン抵抗の値は１ｋΩ〜５ｋΩ程
度である。従って、要求される線形負荷ＲＬの値は１０
ｋΩ〜５０ｋΩとなる。ところが、このような高抵抗値
を得る線形負荷ＲＬを同一基板上に形成すると大面積を
必要としてしまい、高集積化を達成する上で極めて不利
である。

【００１８】このような問題を解決するために、線形負
荷ＲＬを半導体素子で置き換える試みもなされている。

【００１９】Ｐ型またはＮ型のみのトランジスタで駆動
装置を構成した場合の例を図１５に示す。図において、
Ｎ型のスイッチング素子Ｍ６（エンハンスメント型）の
制御端子（Ｇ）は、入力端子ＩＮに接続され、その被制
御端子の一端（Ｓ）は接地されている。また、スイッチ
ング素子Ｍ６の被制御端子の他端（Ｄ）とＮ型のスイッ
チング素子Ｍ７（エンハンスメント型）の被制御端子の
他端（Ｄ）とは互いに接続されるとともに、出力端子Ｏ
ＵＴと接続されている。さらに、スイッチング素子Ｍ７
の制御端子（Ｇ）と被制御端子の一端（Ｓ）とは互いに
接続されるとともに、電源ＶＤＤに接続されている。

【００２０】このようにカスケード接続された回路で
は、入力端子ＩＮがＬ（論理負）のときはＮ型のスイッ
チング素子Ｍ６は禁止状態であり、出力端子ＯＵＴには
Ｎ型のスイッチング素子Ｍ７を介して電源ＶＤＤの電圧
Ｈ（論理正）が表れる。このとき、Ｎ型のスイッチング
素子Ｍ７の制御端子（Ｇ）は電源ＶＤＤ側に接続されて
いるので、通常、能動状態となっている。一方、入力端
子がＨ（論理正）のときはＮ型のスイッチング素子Ｍ６
が能動状態となり、出力端子ＯＵＴにはスイッチング素
子Ｍ６を介して接地電位の電圧Ｌ（論理負）が表れる。
このときも、スイッチング素子Ｍ６の制御端子（Ｇ）は
電源ＶＤＤ側に接続されているので、能動状態となり、
負荷として動作する。

【００２１】この場合、負荷がＦＥＴなどのスイッチン
グ素子であるため、同一基板上に比較的コンパクトに形
成することが可能となる。しかしながら、スイッチング
素子Ｍ６の出力振幅の最大値は、スイッチング素子Ｍ７
の閾値Ｖthより低い値である必要があり、その分だけ最
大振幅が制限されてしまう。また、出力電圧の上昇に伴
い、スイッチング素子Ｍ７の制御端子（Ｇ）に加えられ
る電圧が相対的に減少し、負荷としてのスイッチング素
子Ｍ７が見かけ上高抵抗として機能するため周波数特性
が悪化して動作スピードが低下する。

【００２２】

【発明が解決しようとする課題】本発明の目的は、画素
回路と同一基板上に形成でき、高密度、高集積、高速動
作が可能で、しかも低コストの画像表示装置を実現する
ことである。

【００２３】

【課題を解決するための手段】すなわち、上記目的は以
下の構成により達成される。（１）マトリクス状に配置され、電流駆動される薄膜
表示素子と、各薄膜表示素子を選択するための選択手段
とを有し、少なくとも前記選択手段の基本構成単位がＮ
型のエンハンスメント型およびデプレッション型または
Ｐ型のエンハンスメント型およびデプレッション型のス
イッチング素子により構成されている画像表示装置。（２）前記選択手段はシフトレジスターである上記
（１）の画像表示装置。（３）前記エンハンスメント型のスイッチング素子は
スイッチング動作を行い、前記デプレッション型のスイ
ッチング素子は負荷として動作する上記（１）または
（２）の画像表示装置。（４）前記エンハンスメント型のスイッチング素子
と、デプレッション型のスイッチング素子とは、カスケ
ード接続されている上記（１）〜（３）のいずれかの画
像表示装置。（５）少なくともマトリクス状に配置され、電流駆動
される薄膜表示素子と、各薄膜表示素子を選択する選択
手段とを有し、前記選択手段の少なくとも一部の構成単
位は、第１のスイッチング部がエンハンスメント型でＮ
型のスイッチング素子Ｍ１の制御端子（Ｇ）が駆動信号
を入力する側に接続され、その被制御端子の一端（Ｓ）
は接地され、スイッチング素子Ｍ１の被制御端子の他端
（Ｄ）とデプレッション型でＮ型のスイッチング素子Ｍ
２の被制御端子の他端（Ｄ）および制御端子（Ｇ）とが
互いに接続されるとともに、前記薄膜表示素子を駆動す
る出力側に接続され、スイッチング素子Ｍ２の被制御端
子の一端（Ｓ）が電源ＶＤＤ側に接続されている上記
（１）〜（４）のいずれかの画像表示装置。（６）前記薄膜表示素子は、有機ＥＬ素子である上記
（１）〜（５）のいずれかの画像表示装置。

【００２４】

【発明の実施の形態】本発明の画像表示装置は、マトリ
クス状に配置され、電流駆動される薄膜表示素子と、各
薄膜表示素子を選択するための選択手段とを有し、少な
くとも前記選択手段の基本構成単位がＮ型のエンハンス
メント型およびデプレッション型またはＰ型のエンハン
スメント型およびデプレッション型のスイッチング素子
により形成されているものである。この選択手段は好ま
しくはシフトレジスターである。

【００２５】上記選択手段（シフトレジスター）を構成
する回路は、通常、入力信号（データ）に応じてケタ上
がり出力を発生しうるものであり、その構成はいかなる
ものであってもよい。一般に、シフトレジスターはフリ
ップフロップの組み合わせにより構成される。なお、シ
フトレジスターは表示画面の行要素、または列要素を順
次選択して時分割駆動するために用いられるものであ
り、これと同等の機能を有するものも上記選択手段（シ
フトレジスター）に含まれる。また、その基本構成単位
とは、選択手段が動作するために必要な動作を行う最小
単位をいい、シフトレジスターであれば、組み合わされ
るフリップフロップを動作させる最小単位、例えばイン
バータ等の論理回路を構成する基本的な回路をいう。

【００２６】このように、選択手段を構成するスイッチ
ング素子をＰ型またはＮ型のみであって、少なくともエ
ンハンスメント型およびデプレッション型の素子で構成
することにより、高集積密度で高速動作が可能で、工程
数が減り、製造工程が短縮化されるとともに、マスク枚
数が減り、製造コストを格段に引き下げることができ
る。

【００２７】本発明の画像表示装置は、例えば図１に示
すように、薄膜表示素子ＥＬの駆動装置として、特に選
択手段（シフトレジスター）２、つまりＸ軸方向駆動回
路２ａ、Ｙ軸方向駆動回路２ｂを構成するスイッチング
素子を、Ｎ型またはＰ型のスイッチング素子であって、
少なくともエンハンスメント型とデプレッション型によ
り構成している。また、これ以外でも画素となる薄膜表
示素子を選択したり駆動するために必要とされる回路素
子であれば、適用可能である。

【００２８】図１において、薄膜表示素子ＥＬには、こ
れを駆動するための回路であるスイッチング部３が接続
されている。このスイッチング部３には、各画素となる
薄膜表示素子ＥＬを選択するための選択手段２からの選
択信号ないし駆動信号が供給されるようになっている。
すなわち、選択手段２は、例えばＸ軸方向駆動回路２ａ
およびＹ軸方向駆動回路２ｂを有し、それぞれマトリク
ス状に配置されている薄膜表示素子ＥＬをＸ軸、および
Ｙ軸方向から特定し、駆動するする信号を、それぞれＸ
軸駆動線（走査線）ｘ、およびＹ軸駆動線（データ線）
ｙを介して送出する。そして、これらＸ軸、Ｙ軸により
特定された、任意の画素である薄膜表示素子ＥＬが駆動
される。本発明はＸ、Ｙ軸方向駆動回路２ａ、２ｂのい
ずれかに適用すればよい。

【００２９】なお、図示例では、これら薄膜表示素子Ｅ
Ｌ、スイッチング部３、Ｘ軸駆動線（走査線）ｘ、およ
びＹ軸駆動線（データ線）ｙは説明を容易にするために
単独で表示しているが、実際には、その画素数に対応す
る数だけ存在している。また、Ｘ軸方向駆動回路２ａ、
Ｙ軸方向駆動回路２ｂはいずれか一方がシフトレジスタ
ーで、他方は画像信号を出力する回路となる場合もあ
る。

【００３０】選択手段２を構成するスイッチング素子
は、Ｎ型であってもＰ型であってもよいが、いずれか一
方の形式に統一されている必要がある。また、スイッチ
ング素子はＮ型、またはＰ型のトランジスタであればそ
の具体的な構造は問わないが、特に薄膜トランジスタ
（ＴＦＴ）が好ましい。

【００３１】Ｎ型、またはＰ型のスイッチング素子で構
成される選択手段は、エンハンスメント型とデプレッシ
ョン型の素子で構成されている。エンハンスメント型と
デプレッション型を組み合わせることで、スイッチング
動作用の素子と高抵抗の線形負荷用の素子を容易に構成
することが可能となる。

【００３２】ところで、選択手段等の駆動回路を、Ｎ
型、またはＰ型のスイッチング素子で構成した場合、消
費電流が増大し、電源などを強化する必要が生じること
がある。ところが、薄膜表示素子が有機ＥＬ素子等の電
流駆動型の素子の場合、全体として消費する電流が多
く、個々の駆動回路での消費電流はさほど問題とならな
い。また、有機ＥＬ素子の電流消費に見合う容量の電源
を搭載するので、駆動回路をＰ型またはＮ型のみのトラ
ンジスタで構成しても特に電源を変更する必要も生じな
い。

【００３３】また、Ｎ型、またはＰ型で統一することに
より、マスクあわせのためのマージンを必要としなくな
り、それぞれの活性層（各素子）の間隔を狭くすること
ができ、装置の小型化と、画素面積の大型化が可能とな
り、高輝度高精細な表示装置を構成することが可能とな
る。

【００３４】なお、薄膜表示素子の選択手段を構成する
スイッチング素子をＰ型で統一した場合、Ｐ型の素子の
移動度が遅いため、ドライブ能力が不足するなど動作上
問題となることがある。このような場合にはスイッチン
グ素子の制御電極の長さ（Ｌ）と幅（Ｗ）との比を表す
Ｌ／Ｗ値を調整することにより特性を改善することがで
きる。なお、Ｌ／Ｗ値は、要求される性能、特性などに
より適宜最適な値に調整すればよい。

【００３５】本発明に用いられるスイッチング素子は、
制御電極と一組の被制御電極とがシリコン基体、好まし
くはPolyＳｉ基体に形成され、薄膜表示素子を直接駆動
する半導体であれば特に規制されるものではないが、特
に薄膜型の表示装置として機能させるにはＴＦＴ（Thin
Film Transistor）タイプのものが好ましい。

【００３６】図２に、本発明の選択手段の少なくとも一
部の構成単位となる（基本構成単位を構成する）回路例
を示す。図において、エンハンスメント型でＮ型のスイ
ッチング素子Ｍ１の制御端子（Ｇ）は、入力端子ＩＮに
接続され、その被制御端子の一端（Ｓ）は接地されてい
る。また、スイッチング素子Ｍ１の被制御端子の他端
（Ｄ）とデプレッション型でＮ型のスイッチング素子Ｍ
２の被制御端子の他端（Ｄ）および制御端子（Ｇ）とは
互いに接続されるとともに、出力端子ＯＵＴと接続され
ている。さらに、スイッチング素子Ｍ２の被制御端子の
一端（Ｓ）は電源ＶＤＤに接続されている。

【００３７】このようにカスケード接続された回路で
は、入力端子ＩＮがＬ（論理負）のときはＮ型のスイッ
チング素子Ｍ１は禁止状態であり、出力端子ＯＵＴには
デプレッション型でＮ型のスイッチング素子Ｍ２を介し
て電源ＶＤＤの電圧Ｈ（論理正）が表れる。このとき、
デプレッション型でＮ型のスイッチング素子Ｍ２の制御
端子（Ｇ）は出力端子ＯＵＴ側に接続されているので、
エンハンスメント型では不安定状態ないし禁止状態とな
るが、デプレッション型であるため能動状態となり、線
形負荷として機能する。また、このときのスイッチング
素子Ｍ２のバイアスを完全にオンとならない状態となる
ようにすることができるので、十分な負荷抵抗を得るこ
とができる。一方、入力端子がＨ（論理正）のときはス
イッチング素子Ｍ１が能動状態となり、出力端子ＯＵＴ
にはスイッチング素子Ｍ１を介して接地電位の電圧Ｌ
（論理負）が表れる。このとき、スイッチング素子Ｍ２
の制御端子（Ｇ）は出力端子ＯＵＴ側に接続されている
ので、デプレッション型のスイッチング素子Ｍ２は適度
な抵抗値を有した状態となり、良好な負荷として機能す
る。

【００３８】このように、エンハンスメント型の素子を
スイッチング用の素子とし、デプレッション型の素子を
負荷用の素子とすることにより、出力振幅も電源電圧Ｖ
ＤＤまでとることができ、また、適度な負荷抵抗を安定
して維持することができるので、最大動作周波数もエン
ハンスメント型単独で形成したものに比べて２〜３倍程
度も高くすることができる。

【００３９】なお、薄膜表示素子が有機ＥＬ素子の場
合、ドライバートランジスタがＮ型とすると、図１のよ
うな構成では有機ＥＬ素子の陰極側にドライバートラン
ジスタが接続される構成となる。このため、通常の構成
では有機ＥＬ素子を陰極側が基板側となるいわゆる逆積
層としなければならなるのでＰ型がより好ましいといえ
る。

【００４０】次に、本発明で用いるスイッチング素子の
より具体的な構成、およびその製造工程について図を参
照しつつ説明する。

【００４１】先ず、図３に示すように、基板１０１上に
スパッタ法、各種ＣＶＤ法、好ましくはプラズマＣＶＤ
法等により、ａ−Ｓｉ層１０２を積層する。

【００４２】その後、図４に示すように、エキシマーレ
ーザー１１５等によりアニール、結晶化を行い、活性層
１０２ａを形成する。その際、熱アニールを併用しても
よい。

【００４３】さらに、図５に示すように、結晶化された
活性層（ポリシリコン層）１０２ａをフォトリソグラフ
ィによりアイランドにパターン化する。

【００４４】次に、図６に示すように、絶縁ゲート１０
３をポリシリコンアイランド１０２ａ上および絶縁基板
１０１の表面にわたり積層する。基板温度としては２５
０〜４００℃が好ましくさらに高品質の絶縁ゲート材料
を得るためにはアニールを３００〜６００℃で１〜３時
間程度施すのが好ましい。

【００４５】次に、図７に示すように、ゲート電極１０
４を蒸着またはスパッタリングで成膜する。

【００４６】次いで、図８に示すように、ゲート電極１
０４をパターニングし、パターニングされたゲート電極
１０４上からイオンドーピング１１６を行い、ｎ+ また
はｐ+ の部位を形成し、さらに、信号電極線および走査
電極線をフォトリソグラフィーにより形成する。このと
き、デプレッション型形成部位と、エンハンスメント型
形成部位とでドーピング量等を調整して、所望の特性の
デプレッション型とエンハンスメント型の素子が得られ
るようにする。

【００４７】次いで、ドレイン，ソースなどのコンタク
トを形成する。コンタクトは、絶縁膜１１１を開口した
箇所で行う。先ず、常圧ＣＶＤ法により、層間絶縁層と
してＳｉＯ₂膜を成膜する。次いで、層間絶縁層をエッ
チングしてコンタクトホールを形成し、ドレイン、ソー
ス接続部を開口する。

【００４８】開口したドレイン、ソース接続部に、それ
ぞれドレイン配線電極１１２、ソース配線電極１１３を
成膜して、ドレイン、ソース電極と接続する。この場
合、ドレイン、ソース電極のいずれか一方が、薄膜表示
素子、特に有機ＥＬ素子の第１の電極、または第２の電
極として機能するか、これと接続される。図示例ではホ
ール注入電極であるＩＴＯ（１１５）と接続される。さ
らに、ドレイン配線電極１１２上に絶縁膜１１４を形成
し、同時に画素部分以外を覆うエッジカバーを形成して
図９に示すようなスイッチング素子を得る。

【００４９】なお、ホール注入電極等、有機ＥＬ素子の
電極との接続には、例えば図１０に示すように配線電極
１１３と、ホール注入電極１１５との間に両者の接続性
を向上させるために、ＴｉＮ等の接続金属層１１６を形
成するとよい。

【００５０】次に、本発明における薄膜表示素子として
好適な有機ＥＬ素子の構成について説明する。有機ＥＬ
素子は、第１の電極と、第２の電極との間に、少なくと
も発光機能に関与する有機物質を含有する有機層を有す
る。そして、第１の電極と、第２の電極とから与えられ
る電子・ホールが、有機層中で再結合することにより発
光する。

【００５１】第１の電極、および第２の電極は、いずれ
をホール注入電極、電子注入電極としてもよいが、通
常、基板側の第１の電極がホール注入電極となり、第２
の電極は電子注入電極となる。

【００５２】電子注入電極としては、低仕事関数の物質
が好ましく、例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃ
ｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚ
ｎ、Ｚｒ等の金属元素単体、または安定性を向上させる
ためにそれらを含む２成分、３成分の合金系を用いるこ
とが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａ
ｇ：０．１〜５０at％）、Ａｌ・Ｌｉ（Ｌｉ：０．０１
〜１４at％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０at％）、
Ａｌ・Ｃａ（Ｃａ：０．０１〜２０at％）等が挙げられ
る。なお、電子注入電極は蒸着法やスパッタ法でも形成
することが可能である。

【００５３】電子注入電極薄膜の厚さは、電子注入を十
分行える一定以上の厚さとすればよく、０．５nm以上、
好ましくは１nm以上、より好ましくは３nm以上とすれば
よい。また、その上限値には特に制限はないが、通常膜
厚は３〜５００nm程度とすればよい。電子注入電極の上
には、さらに補助電極ないし保護電極を設けてもよい。

【００５４】蒸着時の圧力は好ましくは１×１０^-8〜１
×１０^-5Torrで、蒸発源の加熱温度は、金属材料であれ
ば１００〜１４００℃、有機材料であれば１００〜５０
０℃程度が好ましい。

【００５５】ホール注入電極は、発光した光を取り出す
ため、透明ないし半透明な電極が好ましい。透明電極と
しては、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ
（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ₂、Ｉ
ｎ₂Ｏ₃等が挙げられるが、好ましくはＩＴＯ（錫ドー
プ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウ
ム）が好ましい。ＩＴＯは、通常Ｉｎ₂Ｏ₃とＳｎＯと
を化学量論組成で含有するが、Ｏ量は多少これから偏倚
していてもよい。ホール注入電極は、透明性が必要でな
いときは、不透明の公知の金属材質であってもよい。

【００５６】ホール注入電極の厚さは、ホール注入を十
分行える一定以上の厚さを有すればよく、好ましくは５
０〜５００nm、さらには５０〜３００nmの範囲が好まし
い。また、その上限は特に制限はないが、あまり厚いと
剥離などの心配が生じる。厚さが薄すぎると、製造時の
膜強度やホール輸送能力、抵抗値の点で問題がある。

【００５７】このホール注入電極層は蒸着法等によって
も形成できるが、好ましくはスパッタ法、特にパルスＤ
Ｃスパッタ法により形成することが好ましい。

【００５８】基板は、絶縁性を有する石英、セラミッ
ク、サファイア、ガラス等を用いることができるが、好
ましくは低歪点ガラスのような高価でない材料である。

【００５９】有機ＥＬ構造体の有機層は、次のような構
成とすることができる。

【００６０】発光層は、ホール（正孔）および電子の注
入機能、それらの輸送機能、ホールと電子の再結合によ
り励起子を生成させる機能を有する。発光層には、比較
的電子的にニュートラルな化合物を用いることが好まし
い。

【００６１】ホール注入輸送層は、ホール注入電極から
のホールの注入を容易にする機能、ホールを安定に輸送
する機能および電子を妨げる機能を有するものであり、
電子注入輸送層は、電子注入電極からの電子の注入を容
易にする機能、電子を安定に輸送する機能およびホール
を妨げる機能を有するものである。これらの層は、発光
層に注入されるホールや電子を増大・閉じこめさせ、再
結合領域を最適化させ、発光効率を改善する。

【００６２】発光層の厚さ、ホール注入輸送層の厚さお
よび電子注入輸送層の厚さは、特に制限されるものでは
なく、形成方法によっても異なるが、通常５〜５００nm
程度、特に１０〜３００nmとすることが好ましい。

【００６３】ホール注入輸送層の厚さおよび電子注入輸
送層の厚さは、再結合・発光領域の設計によるが、発光
層の厚さと同程度または１／１０〜１０倍程度とすれば
よい。ホールまたは電子の各々の注入層と輸送層とを分
ける場合は、注入層は１nm以上、輸送層は１nm以上とす
るのが好ましい。このときの注入層、輸送層の厚さの上
限は、通常、注入層で５００nm程度、輸送層で５００nm
程度である。このような膜厚については、注入輸送層を
２層設けるときも同じである。

【００６４】有機ＥＬ素子の発光層には、発光機能を有
する化合物である蛍光性物質を含有させる。このような
蛍光性物質としては、例えば、特開昭６３−２６４６９
２号公報に開示されているような化合物、例えばキナク
リドン、ルブレン、スチリル系色素等の化合物から選択
される少なくとも１種が挙げられる。また、トリス（８
−キノリノラト）アルミニウム等の８−キノリノールま
たはその誘導体を配位子とする金属錯体色素などのキノ
リン誘導体、テトラフェニルブタジエン、アントラセ
ン、ペリレン、コロネン、１２−フタロペリノン誘導体
等が挙げられる。さらには、特開平８−１２６００号公
報（特願平６−１１０５６９号）に記載のフェニルアン
トラセン誘導体、特開平８−１２９６９号公報（特願平
６−１１４４５６号）のテトラアリールエテン誘導体等
を用いることができる。

【００６５】また、それ自体で発光が可能なホスト物質
と組み合わせて使用することが好ましく、ドーパントと
しての使用が好ましい。このような場合の発光層におけ
る化合物の含有量は０．０１〜２０体積% 、さらには
０．１〜１５体積% であることが好ましい。特にルブレ
ン系では、０．０１〜２０体積％であることが好まし
い。ホスト物質と組み合わせて使用することによって、
ホスト物質の発光波長特性を変化させることができ、長
波長に移行した発光が可能になるとともに、素子の発光
効率や安定性が向上する。

【００６６】ホスト物質としては、キノリノラト錯体が
好ましく、さらには８−キノリノールまたはその誘導体
を配位子とするアルミニウム錯体が好ましい。このよう
なアルミニウム錯体としては、特開昭６３−２６４６９
２号、特開平３−２５５１９０号、特開平５−７０７７
３号、特開平５−２５８８５９号、特開平６−２１５８
７４号等に開示されているものを挙げることができる。

【００６７】具体的には、まず、トリス（８−キノリノ
ラト）アルミニウム、ビス（８−キノリノラト）マグネ
シウム、ビス（ベンゾ｛ｆ｝−８−キノリノラト）亜
鉛、ビス（２−メチル−８−キノリノラト）アルミニウ
ムオキシド、トリス（８−キノリノラト）インジウム、
トリス（５−メチル−８−キノリノラト）アルミニウ
ム、８−キノリノラトリチウム、トリス（５−クロロ−
８−キノリノラト）ガリウム、ビス（５−クロロ−８−
キノリノラト）カルシウム、５，７−ジクロル−８−キ
ノリノラトアルミニウム、トリス（５，７−ジブロモ−
８−ヒドロキシキノリノラト）アルミニウム、ポリ［亜
鉛（II）−ビス（８−ヒドロキシ−５−キノリニル）メ
タン］等がある。

【００６８】このほかのホスト物質としては、特開平８
−１２６００号公報（特願平６−１１０５６９号）に記
載のフェニルアントラセン誘導体や特開平８−１２９６
９号公報（特願平６−１１４４５６号）に記載のテトラ
アリールエテン誘導体なども好ましい。

【００６９】発光層は電子注入輸送層を兼ねたものであ
ってもよく、このような場合はトリス（８−キノリノラ
ト）アルミニウム等を使用することが好ましい。これら
の蛍光性物質を蒸着すればよい。

【００７０】また、発光層は、必要に応じて、少なくと
も１種のホール注入輸送性化合物と少なくとも１種の電
子注入輸送性化合物との混合層とすることも好ましく、
さらにはこの混合層中にドーパントを含有させることが
好ましい。このような混合層における化合物の含有量
は、０．０１〜２０体積% 、さらには０．１〜１５体積
% とすることが好ましい。

【００７１】混合層では、キャリアのホッピング伝導パ
スができるため、各キャリアは極性的に有利な物質中を
移動し、逆の極性のキャリア注入は起こりにくくなるた
め、有機化合物がダメージを受けにくくなり、素子寿命
がのびるという利点がある。また、前述のドーパントを
このような混合層に含有させることにより、混合層自体
のもつ発光波長特性を変化させることができ、発光波長
を長波長に移行させることができるとともに、発光強度
を高め、素子の安定性を向上させることもできる。

【００７２】混合層に用いられるホール注入輸送性化合
物および電子注入輸送性化合物は、各々、後述のホール
注入輸送層用の化合物および電子注入輸送層用の化合物
の中から選択すればよい。なかでも、ホール注入輸送層
用の化合物としては、強い蛍光を持ったアミン誘導体、
例えばホール輸送材料であるトリフェニルジアミン誘導
体、さらにはスチリルアミン誘導体、芳香族縮合環を持
つアミン誘導体を用いるのが好ましい。

【００７３】電子注入輸送性の化合物としては、キノリ
ン誘導体、さらには８−キノリノールないしその誘導体
を配位子とする金属錯体、特にトリス（８−キノリノラ
ト）アルミニウム（Ａｌｑ3 ）を用いることが好まし
い。また、上記のフェニルアントラセン誘導体、テトラ
アリールエテン誘導体を用いるのも好ましい。

【００７４】ホール注入輸送層用の化合物としては、強
い蛍光を持ったアミン誘導体、例えば上記のホール輸送
材料であるトリフェニルジアミン誘導体、さらにはスチ
リルアミン誘導体、芳香族縮合環を持つアミン誘導体を
用いるのが好ましい。

【００７５】この場合の混合比は、それぞれのキャリア
移動度とキャリア濃度によるが、一般的には、ホール注
入輸送性化合物の化合物／電子注入輸送機能を有する化
合物の重量比が、１／９９〜９９／１、さらに好ましく
は１０／９０〜９０／１０、特に好ましくは２０／８０
〜８０／２０程度となるようにすることが好ましい。

【００７６】また、混合層の厚さは、分子層一層に相当
する厚み以上で、有機化合物層の膜厚未満とすることが
好ましい。具体的には１〜８５nmとすることが好まし
く、さらには５〜６０nm、特には５〜５０nmとすること
が好ましい。

【００７７】また、混合層の形成方法としては、異なる
蒸着源より蒸発させる共蒸着が好ましいが、蒸気圧（蒸
発温度）が同程度あるいは非常に近い場合には、予め同
じ蒸着ボード内で混合させておき、蒸着することもでき
る。混合層は化合物同士が均一に混合している方が好ま
しいが、場合によっては、化合物が島状に存在するもの
であってもよい。発光層は、一般的には、有機蛍光物質
を蒸着するか、あるいは、樹脂バインダー中に分散させ
てコーティングすることにより、発光層を所定の厚さに
形成する。

【００７８】ホール注入輸送層には、例えば、特開昭６
３−２９５６９５号公報、特開平２−１９１６９４号公
報、特開平３−７９２号公報、特開平５−２３４６８１
号公報、特開平５−２３９４５５号公報、特開平５−２
９９１７４号公報、特開平７−１２６２２５号公報、特
開平７−１２６２２６号公報、特開平８−１００１７２
号公報、ＥＰ０６５０９５５Ａ１等に記載されている各
種有機化合物を用いることができる。例えば、テトラア
リールベンジシン化合物（トリアリールジアミンないし
トリフェニルジアミン：ＴＰＤ）、芳香族三級アミン、
ヒドラゾン誘導体、カルバゾール誘導体、トリアゾール
誘導体、イミダゾール誘導体、アミノ基を有するオキサ
ジアゾール誘導体、ポリチオフェン等である。これらの
化合物は、１種のみを用いても、２種以上を併用しても
よい。２種以上を併用するときは、別層にして積層した
り、混合したりすればよい。

【００７９】ホール注入輸送層をホール注入層とホール
輸送層とに分けて積層する場合は、ホール注入輸送層用
の化合物のなかから好ましい組合せを選択して用いるこ
とができる。このとき、ホール注入電極（ＩＴＯ等）側
からイオン化ポテンシャルの小さい化合物の順に積層す
ることが好ましい。また、ホール注入電極表面には薄膜
性の良好な化合物を用いることが好ましい。このような
積層順については、ホール注入輸送層を２層以上設ける
ときも同様である。このような積層順とすることによっ
て、駆動電圧が低下し、電流リークの発生やダークスポ
ットの発生・成長を防ぐことができる。また、素子化す
る場合、蒸着を用いているので１〜１０nm程度の薄い膜
も均一かつピンホールフリーとすることができるため、
ホール注入層にイオン化ポテンシャルが小さく、可視部
に吸収をもつような化合物を用いても、発光色の色調変
化や再吸収による効率の低下を防ぐことができる。ホー
ル注入輸送層は、発光層等と同様に上記の化合物を蒸着
することにより形成することができる。

【００８０】電子注入輸送層には、トリス（８−キノリ
ノラト）アルミニウム（Ａｌｑ3 ）等の８−キノリノー
ルまたはその誘導体を配位子とする有機金属錯体などの
キノリン誘導体、オキサジアゾール誘導体、ペリレン誘
導体、ピリジン誘導体、ピリミジン誘導体、キノキサリ
ン誘導体、ジフェニルキノン誘導体、ニトロ置換フルオ
レン誘導体等を用いることができる。電子注入輸送層は
発光層を兼ねたものであってもよく、このような場合は
トリス（８−キノリノラト）アルミニウム等を使用する
ことが好ましい。電子注入輸送層の形成は、発光層と同
様に、蒸着等によればよい。

【００８１】電子注入輸送層を電子注入層と電子輸送層
とに分けて積層する場合には、電子注入輸送層用の化合
物の中から好ましい組み合わせを選択して用いることが
できる。このとき、電子注入電極側から電子親和力の値
の大きい化合物の順に積層することが好ましい。このよ
うな積層順については、電子注入輸送層を２層以上設け
るときも同様である。

【００８２】ホール注入輸送層、発光層および電子注入
輸送層の形成には、均質な薄膜が形成できることから、
真空蒸着法を用いることが好ましい。真空蒸着法を用い
た場合、アモルファス状態または結晶粒径が０．２μm
以下の均質な薄膜が得られる。結晶粒径が０．２μm を
超えていると、不均一な発光となり、素子の駆動電圧を
高くしなければならなくなり、電荷の注入効率も著しく
低下する。

【００８３】真空蒸着の条件は特に限定されないが、１
０^-4Pa以下の真空度とし、蒸着速度は０．０１〜１nm／
sec 程度とすることが好ましい。また、真空中で連続し
て各層を形成することが好ましい。真空中で連続して形
成すれば、各層の界面に不純物が吸着することを防げる
ため、高特性が得られる。また、素子の駆動電圧を低く
したり、ダークスポットの発生・成長を抑制したりする
ことができる。

【００８４】これら各層の形成に真空蒸着法を用いる場
合において、１層に複数の化合物を含有させる場合、化
合物を入れた各ボートを個別に温度制御して共蒸着する
ことが好ましい。

【００８５】基板に色フィルター膜や蛍光性物質を含む
色変換膜、あるいは誘電体反射膜を用いて発光色をコン
トロールしてもよい。

【００８６】色フィルター膜には、液晶ディスプレイ等
で用いられているカラーフィルターを用いれば良いが、
有機ＥＬ素子の発光する光に合わせてカラーフィルター
の特性を調整し、取り出し効率・色純度を最適化すれば
よい。

【００８７】また、ＥＬ素子材料や蛍光変換層が光吸収
するような短波長の外光をカットできるカラーフィルタ
ーを用いれば、素子の耐光性・表示のコントラストも向
上する。

【００８８】また、誘電体多層膜のような光学薄膜を用
いてカラーフィルターの代わりにしても良い。

【００８９】蛍光変換フィルター膜は、ＥＬ発光の光を
吸収し、蛍光変換膜中の蛍光体から光を放出させること
で、発光色の色変換を行うものであるが、組成として
は、バインダー、蛍光材料、光吸収材料の三つから形成
される。

【００９０】蛍光材料は、基本的には蛍光量子収率が高
いものを用いれば良く、ＥＬ発光波長域に吸収が強いこ
とが望ましい。実際には、レーザー色素などが適してお
り、ローダミン系化合物・ペリレン系化合物・シアニン
系化合物・フタロシアニン系化合物（サブフタロシアニ
ン等も含む）ナフタロイミド系化合物・縮合環炭化水素
系化合物・縮合複素環系化合物・スチリル系化合物・ク
マリン系化合物等を用いればよい。

【００９１】バインダーは、基本的に蛍光を消光しない
ような材料を選べば良く、フォトリソグラフィー・印刷
等で微細なパターニングが出来るようなものが好まし
い。また、基板上にホール注入電極と接する状態で形成
される場合、ホール注入電極（ＩＴＯ、ＩＺＯ）の成膜
時にダメージを受けないような材料が好ましい。

【００９２】光吸収材料は、蛍光材料の光吸収が足りな
い場合に用いるが、必要のない場合は用いなくても良
い。また、光吸収材料は、蛍光性材料の蛍光を消光しな
いような材料を選べば良い。

【００９３】本発明における有機ＥＬ素子は、通常、直
流駆動型、パルス駆動型のＥＬ素子として用いられる。
印加電圧は、通常、２〜３０V 程度とされる。

【００９４】

【実施例】＜実施例１＞コーニング製１７３７耐熱性無
アルカリガラス基板の上にアモルファス・シリコン層を
約６００Åの厚さで減圧ＣＶＤ（ＬＰＣＶＤ）法により
成膜した。この成膜条件は、下記の通りである。Ｓｉ₂Ｈ₆ガス：１００SCCM、圧力：０．３Torr、温
度：４８０℃。

【００９５】それからこのアモルファス・シリコン層を
固相成長させて活性層（ポリシリコン層）とした。この
固相成長は、熱アニールとレーザーアニールを併用し
た。その条件は下記の通りである。

【００９６】＜熱アニール＞Ｎ₂：１ＳＬＭ、温度：６００℃、処理時間：２４時間

【００９７】＜レーザーアニール＞ＫｒＦ：２５４nm、エネルギー密度：２００mJ／cm²、
ショット数：２００

【００９８】次いで、このポリシリコン層をパターニン
グして活性シリコン層：５００Åを得た。さらに、ドー
ピングマスクを用い、シリコン活性層のチャネル部にイ
オンドーピング法により、Ｐ型の不純物：Ｂをドーピン
グ量を調整しながらドーピングし、エンハンスメント型
として動作する活性シリコン層領域と、デプレッション
型として動作する活性シリコン層領域とを形成した。

【００９９】次に、この活性シリコン層の上にゲート酸
化膜となるＳｉＯ₂層を、例えばプラズマＣＶＤ法によ
り、約８００Å成膜した。成膜条件は例えば下記の通り
である。投入パワー：５０Ｗ、ＴＥＯＳ（テトラエトキシシラ
ン）ガス：５０SCCM、Ｏ ₂：５００SCCM、圧力：０．１
〜０．５Torr、温度：３５０℃。

【０１００】このＳｉＯ₂層の上に、ゲート電極となる
Ｍｏ−Ｓｉ₂層を、スパッタ法により、約１０００Å成
膜した。それからこのＭｏ−Ｓｉ₂層および上記で形成
したＳｉＯ₂層を、例えばドライエッチングによりパタ
ーニングし、ゲート電極を形成した。

【０１０１】さらに、全面ドープを行い、シリコン活性
層のソース・ドレイン領域となるべき部分にイオンドー
ピング法により、Ｐ型の不純物：Ｂをドーピング量を調
整しながらドーピングし、ソースおよびドレイン部を形
成して図２に示すようなエンハンスメント型とデプレッ
ション型から構成される選択回路用スイッチング素子を
形成した。なお、ソース部、ドレイン部等のドーピング
条件は、一般のＴＦＴの製法に準じて行えばよい。ま
た、有機ＥＬ素子を直接駆動する第１のスイッチング素
子や、この第１のスイッチング素子を駆動する第２のス
イッチング素子も形成した。

【０１０２】また、図１４に示すような回路構成で、Ｐ
型でエンハンスメント型のみで構成した比較サンプルも
作成した。

【０１０３】この工程でＮ型用のマスクを使用すること
なく選択回路用スイッチング素子を形成できた。また、
各スイッチング素子の間隔は、単一のマスクのみ用いて
いるため、マスクあわせのマージンをとる必要がなく、
最も狭い部分で２μm 以下とすることができた。

【０１０４】次に、これを窒素雰囲気中で約５５０℃で
１０時間加熱して、ドーパントの活性化を行った。さら
に、水素雰囲気中で約４００℃で３０分加熱処理して水
素化を行い、半導体の欠陥準位密度を減少させた。

【０１０５】そして、この基板全体に層間絶縁層となる
ＳｉＯ₂層を、厚さ約８０００Å成形した。この層間絶
縁層となるＳｉＯ₂の成膜条件は、以下の通りである。Ｏ₂／Ｎ₂：１０ＳＬＭ５％ＳｉＨ₄／Ｎ₂：１ＳＬＭ１％ＰＨ₃／Ｎ₂：５００SCCM Ｎ₂：１０ＳＬＭ温度：４１０℃ 圧力：大気圧

【０１０６】この層間絶縁層となるＳｉＯ₂膜をエッチ
ングし、コンタクト用のホールを形成した。次いで、ド
レイン、ソース配線電極としてＡｌを蒸着した。

【０１０７】得られたＴＦＴアレイの最大動作周波数を
求めたところ、本発明サンプルは、比較サンプルと比較
して、明らかに高域特性が向上していることが確認でき
た。また、その動作電圧も、比較サンプルがＶＤＤから
ＴＦＴのＶthを引いた電圧で動作できなくなったのに対
し、本発明サンプルは、ほぼＶＤＤ近くまで動作できる
ことが確認できた。

【０１０８】このことから、本発明のサンプルは、従来
の装置に比べて、出力振幅が大きく、動作速度が速いこ
とがわかる。

【０１０９】次に、有機ＥＬ素子の形成領域にホール注
入電極となるＩＴＯを成膜し、前記配線電極と接続し
た。そして、発光領域（画素部分）のみ発光させるよう
に、上記と同様にして層間絶縁膜ＳｉＯ₂を４０００Å
成膜し、発光領域となる部分を開口した。

【０１１０】以上のように作製された、本発明サンプル
ＴＦＴ薄膜パターンの画素領域（ＩＴＯ上）に発光層を
含む有機層を真空蒸着法により成膜した。成膜した材料
は以下の通りである。ここでは一例のみを挙げるが、本
発明はその概念から明らかなように、蒸着法で形成可能
であれば成膜材料によらずに適用できる。

【０１１１】ホール注入層およびホール輸送層として、
Ｎ,Ｎ´−ビス（ｍ−メチルフェニル）−Ｎ,Ｎ´−ジフ
ェニル−１,１´−ビフェニル−４,４´−ジアミン（N,
N´-bis(m-methyl phenyl)-N,N´-diphenyl-1,1´-biph
enyl-4,4´-diamine以下ＴＰＤと略す）を、発光層兼電
子輸送層としてトリス（８−ヒドロキシキノリン）アル
ミニウム（tris (8-hydroxyquinoline)aluminium以下Ａ
ｌｑ3 と略す)を、さらに真空を破らずに第２の電極１
２として陰極を、引き続き成膜した。

【０１１２】成膜方法としては、ホール注入層およびホ
ール輸送層は真空蒸着法を、第２の電極はＤＣスパッタ
法を選択した。第２の電極としてはＡl／Ｌｉ合金（Ｌ
ｉ濃度：７at%）をガス圧１Pa、パワー１Ｗ／cm²で膜
厚５nmだけ成膜し、さらに、配線電極としてＡlを０．
３Pa、パワー１Ｗ／cm²で膜厚２００nm積層した。

【０１１３】得られた、有機ＥＬ表示装置の各画素を１
０mA／cm²の定電流駆動したところ、ＴＦＴの動作に従
って、オン−オフ動作（発光）が確認され、Ｐ型トラン
ジスタのみで構成した場合でも、問題なく動作すること
がわかった。

【０１１４】このように、本発明の装置は、Ｐ型のみで
構成することができるため、Ｎ型を形成するプロセスが
なくなり、少ない工程で安価に製造できるとともに、高
速、高集積化が可能で、装置の低コスト化、省スペース
化に寄与することができる。

【０１１５】

【発明の効果】以上のように本発明によれば、画素回路
と同一基板上に形成でき、高密度、高集積、高速動作が
可能で、しかも低コストの画像表示装置を実現すること
ができる。

【図面の簡単な説明】

【図１】本発明の画像表示装置の基本構成を示すブロッ
ク図である。

【図２】本発明の画像表示装置の駆動用回路の一形態を
示した図であって、薄膜表示素子の駆動用選択トランジ
スタおよびバイアストランジスタをＮ型であってデプレ
ッションおよびエンハンスメントのトランジスタにより
構成した例を示す回路図である。

【図３】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図４】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図５】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図６】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図７】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図８】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図９】本発明の有機ＥＬ素子の駆動装置の製造工程を
示す一部断面図である。

【図１０】本発明の有機ＥＬ素子の駆動装置の製造工程
を示す一部断面図である。

【図１１】従来のアクティブマトリックス型の有機ＥＬ
表示装置の回路図の一例を示した概略構成図である。

【図１２】図１３のＡ部拡大図である。

【図１３】従来の駆動装置の一形態を示した回路図であ
って、ｃ−ＭＯＳ回路を構成した例を示した図である。

【図１４】従来の駆動装置の一形態を示した回路図であ
って、Ｎ型のトランジスタと線形負荷により構成した例
を示した図である。

【図１５】従来の駆動装置の一形態を示した回路図であ
って、有機ＥＬ素子の駆動用選択トランジスタおよびバ
イアストランジスタをＰ型とＮ型のトランジスタにより
構成した例を示す回路図である。

【符号の説明】

Ｍ１，Ｍ２，Ｍ３スイッチング素子Ｄ１有機ＥＬ素子１第１のスイッチング部２第２のスイッチング部４選択回路４ａＸ軸方向駆動回路４ｂＹ軸方向駆動回路ＥＬ薄膜発光素子Ｍ１，Ｍ２スイッチング素子１０１基板１０２アモルファスシリコン層１０２ａ活性層１０３ゲート酸化膜１０４ゲート電極１０５絶縁膜１０６レジスト

───────────────────────────────────────────────────── フロントページの続き (72)発明者杉浦和司東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内Ｆターム(参考） 3K007 AB05 DA02 EB05 5C094 AA05 AA13 AA44 BA03 BA29 BA32 CA19 EA04 EA07 EB05

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置され、電流駆動され
る薄膜表示素子と、各薄膜表示素子を選択するための選
択手段とを有し、少なくとも前記選択手段の基本構成単位がＮ型のエンハ
ンスメント型およびデプレッション型またはＰ型のエン
ハンスメント型およびデプレッション型のスイッチング
素子により構成されている画像表示装置。
【請求項２】前記選択手段はシフトレジスターである
請求項１の画像表示装置。
【請求項３】前記エンハンスメント型のスイッチング
素子はスイッチング動作を行い、前記デプレッション型のスイッチング素子は負荷として
動作する請求項１または２の画像表示装置。
【請求項４】前記エンハンスメント型のスイッチング
素子と、デプレッション型のスイッチング素子とは、カ
スケード接続されている請求項１〜３のいずれかの画像
表示装置。
【請求項５】少なくともマトリクス状に配置され、電
流駆動される薄膜表示素子と、各薄膜表示素子を選択する選択手段とを有し、前記選択手段の少なくとも一部の構成単位は、第１のス
イッチング部がエンハンスメント型でＮ型のスイッチン
グ素子Ｍ１の制御端子（Ｇ）が駆動信号を入力する側に
接続され、その被制御端子の一端（Ｓ）は接地され、ス
イッチング素子Ｍ１の被制御端子の他端（Ｄ）とデプレ
ッション型でＮ型のスイッチング素子Ｍ２の被制御端子
の他端（Ｄ）および制御端子（Ｇ）とが互いに接続され
るとともに、前記薄膜表示素子を駆動する出力側に接続
され、スイッチング素子Ｍ２の被制御端子の一端（Ｓ）
が電源ＶＤＤ側に接続されている請求項１〜４のいずれ
かの画像表示装置。
【請求項６】前記薄膜表示素子は、有機ＥＬ素子であ
る請求項１〜５のいずれかの画像表示装置。