JP2006330312A - 画像表示装置 - Google Patents

Abstract

【課題】FEDは製造工程に依存する電子源の電子放出量のばらつきにより、輝度が不均一となる。本発明は、この輝度のばらつきを補償するものである。
【解決手段】電子源を水平垂直方向の複数ブロックに分割し、水平垂直方向の分割ラインの交点、即ち各ブロックの四隅のみ補正値を決定し、そのブロック間は補正値よりデータ補間する。これにより少ない補正値で輝度ばらつきを補正できる。
【選択図】 図１

Description

本発明は例えば薄膜電子源等の電子放出素子を用いたマトリクス型画像表示装置であるField Emission Display（以下、FEDと略す）の画質補正技術に関するものである。

FEDはマトリクス状に配置された複数の電子源を備えており、この電子源は、映像信号に応じた駆動電圧が印加されることにより電子を放出する。これによりFEDの表示面上に映像が形成される。

このような構成のFEDにおいて、その製造工程に依存して、電子源個々の電気的特性が互いに異なる場合がある。つまり、各電子源からの電子放出量が表示面内においてばらつきが生じ、これにより画素間の輝度が不均一となる。この画素間の輝度ばらつきをパネル駆動回路において補正することが例えば特許文献１に開示されている。特許文献１には、１画素毎の電子放出量をアノード電流として検出して各電子源の補正値を作成して記憶し、これを用いて各電子源の電子放出量のばらつきを低減するように各電子源に与える駆動電圧の振幅またはそのパルス幅を制御することが記載されている。

特開平７−１８１９１１号公報（第１５頁、第１図）

しかしながら、１画素分(１個の電子源)のアノード電流は、実際には非常に小さく（1μＡ程度）、このため検出誤差が大きくなる。また１画素ごとにアノード電流を検出する場合、多くの時間が必要となる。例えばパネルがＶＧＡサイズ（640×480）の場合、１画素を１回測定するためには最低１水平期間（31.7μｓ）必要なので、640×480×3色×31.7μｓ＝29.2ｓの時間が必要となる。さらに補正・測定精度の向上のために、１画素の電子放出量をＮ(Ｎ≧２)回測定する必要がある。この場合、電子放出量の測定のために、Ｎ×29.2ｓの時間が必要となる。

すなわち、上記従来技術においては、各電子現に対応する補正値を得るために多くの時間が必要となる。また、全ての電子源に対応させて補正値を記憶する必要があり、多くのメモリ容量も必要となる。

本発明は、上記の課題に鑑みて為されたものであり、その目的は、電子源の輝度ばらつきを良好に補正して、輝度むらが低減された高画質な映像を表示可能な技術を提供することにある。

上記目的を達成するための本発明に係る画像表示装置は、改良された補正回路を備える。この本発明に係る補正回路は、マトリクス状に配置された複数の電子源について、水平方向にＮ個、垂直方向にＭ個の周期で補正点を設定する。この補正点とされた電子源に対応する映像信号を予め設定された第１補正値に基づいて補正する。そして、補正点間に位置する電子源に対応する映像信号を、各補正点に設定された第１補正値から補間演算して得られた第２補正値に基づいて補正する。

前記第２補正値を、２つの第１補正値から直線補間して得るようにしてもよく、またこれら第１補正値を非線形補間演算して得るようにしてもよい。上記補正点は、水平方向及び垂直方向に１０個以上とすることが好ましい。

上記のような構成によれば、補正点として設定された電子源に対応する映像信号が記憶された第１補正値により補正され、それ以外の映像信号については記憶された補正値から演算して得られた第２補正値により補正される。従って、本発明の構成によれば、全ての電子源ではなく、補正点の個数に対応する補正値を設定すればよいため、補正値取得のための電子放出量の測定時間が低減される。また、電子源個々のばらつきを補正するための補正値を、全ての電子源毎に記憶する必要がないため、メモリ容量も低減される。

本発明によれば、電子源の輝度ばらつきを良好に補正することが可能となり、輝度むらが低減された高画質な映像が表示可能となる。

以下、図面を参照しつつ、本発明を実施するための最良の形態について説明する。

図１は本発明に係るＦＥＤ型画像表示装置の第１の実施形態を示すものである。尚、本実施形態では、電子源としてＭＩＭ（Metal-Insulator-metal）型の電子源を有するパッシブマトリクス駆動方式のＦＥＤ型画像表示装置を例にして説明する。しかしながら、本発明はＭＩＭ以外の電子源、例えば表面伝導型(SCE)やカーボンナノチューブ型(CNT)、弾道電子面放出型(BSD)、スピント型(Spindt)でも同様に適用できる。また本実施形態では走査線の片側に走査線制御回路5を設けたものを例にして説明する。しかしながら、走査線制御回路5を走査線の両端に設けた場合でも本発明を適用できることは言うまでも無い。

映像信号は映像信号入力端子3に入力され、信号処理回路7に供給される。信号処理回路7では映像信号を表示パネル6の解像度に合わせる解像度変換が行われる他、コントラストやブライト、ガンマ補正など、ユーザの好みに合わせた画質調整が行われる。次に輝度ばらつき補正回路8に供給され、表示パネル6面内の輝度ばらつき補正を行う。この補正回路8の詳細については別途説明する。

上記映像信号に対応する同期信号は同期信号入力端子１に入力され、タイミングコントローラ2に供給される。タイミングコントローラ2では、同期信号に同期したタイミングパルスを生成し、走査線制御回路5、及び信号線制御回路4に供給する。

一方、表示パネル6は複数の走査線51〜53が画面垂直方向に並んで配置され、更に複数の信号線41〜43が画面水平方向に並んで配置されている。これら走査線51〜53と信号線41〜43は互いに直交しており、これらの各交点部には各走査線及び各信号線と接続される電子源（電子放出素子）が配置されている。

走査線51〜53の左端には走査線制御回路5が接続されている。この走査線制御回路5は、タイミングコントローラ2からの水平周期の信号に同期して、走査線51〜53を１本もしくは２本ずつ選択するための走査電圧を走査線51〜53に対し供給する。即ち、走査線制御回路5は水平周期で１行または２行の電子源を上から順に選択して垂直走査を行う。

信号線41〜43の上端には、信号電圧供給回路である信号線制御回路4が接続されている。信号線制御回路4は、輝度ばらつき補正回路8から供給された映像信号に基づいて、各信号線（電子源）に対応する信号電圧を供給する。

走査電圧によって選択された走査線に接続される各電子源に対し、信号線制御回路4からの信号電圧が供給されると、各電子源には走査電圧と信号電圧との電位差（以降駆動電圧）が生じる。この駆動電圧が所定の閾値を超えると、電子源は電子を放出する。この電子源からの電子の放出量は、電位差が閾値以上の場合、この電位差に略比例する。尚、信号電圧が正極性の場合は、走査電圧は負極性となり、信号電圧が負極性の場合は、走査電圧は正極性となる。各電子源の対向する位置には図示しない蛍光体及び加速電極が設けられている。また電子源と蛍光体との間の空間は真空雰囲気とされる。そして電子源から放出された電子は、高電圧制御回路9から加速電極に供給された高圧によって加速され、真空内を進行して蛍光体を励起し発光させる。その光は図示しない透明ガラス基板を通して外部に放出され、表示パネル6に画像が形成される。

次に輝度ばらつき補正回路8の動作について詳細に説明する。

まずFEDの面内輝度ばらつきに関して説明する。前述したように、FEDの製造工程において、電子源の素子抵抗値などの素子特性にばらつきが生じ、これに起因して輝度ばらつきが生じる。図２は、異なる位置にある２つの電子源の、映像信号レベルに対する電子放出量の特性を示している。映像信号が所定の閾値を超えると電子源は電子を放出するが、素子特性のばらつきによって、２つの電子源間において各々閾値が異なる場合がある。以下、この閾値を電子放出開始電圧と呼ぶこととする。この電子放出量と発光輝度は比例するため、同じ映像信号電圧を２つの電子源に加えても輝度が異なるという現象が起きる。ただし、この現象は２つの電子源の位置が離れている場合で、隣接する電子源では映像信号対電子放出量特性はほぼ同じである。電子源の素子抵抗値などの各種特性は、物理的な配線の幅や厚さ、或いは素子材料の純度などに依存すると考えられる。そして、隣接する素子では、これらが比較的一致しているため電子放出量特性もあまり変らないと推察される。

本実施例は、このような電子放出量特性を利用したものである。すなわち、本実施例では、全ての電子源それぞれに輝度補正のための補正値を設定するのではなく、次のようにして補正値を設定している。まず、複数の電子源を水平及び垂直方向に複数ブロックに分割する。そして、電子源を複数ブロックに分割するための、水平及び垂直方向に(仮想的に)引かれた分割ラインの交点、即ち各ブロックの四隅のみ補正値を設定する。更に、その四隅間に存在する電子源については、その四隅の補正値を用いてデータ補間して新たな補正値を生成する。つまり本実施例は、上記分割ブロックの四隅に対応する映像信号（すなわちこの電子源に供給される駆動信号のベースとなる映像信号）ついては、予め設定された第１補正値を用いて補正し、この四隅以外の電子源に対応する映像信号については、第１補正値からデータ補間して得られた第２補正値により補正する。この補正値の補間は、隣接する電子源の電子放出量がほぼ同じという特性を利用している。上記ブロックの大きさは、電子源全体における電子放出特性の変化の周期と同じかもしくはそれよりも小さくすることが好ましい。例えば、FEDパネルの全表示面上に一定の階調を持つ映像（例えば前面灰色一色の映像）を表示したときに、上記電子源間の電子放出量特性のばらつきによって水平方向及び垂直方向に輝度変化が生じた場合を考える。このときの、水平方向、垂直方向の輝度変化の変化点同士を結ぶ直線と上記各ブロックの１辺の長さとを等しくするか、もしくはその直線よりも各ブロック１辺の長さを短くする。このようにして、ブロックの大きさ、すなわち分割数が設定される。

図３（ａ）は、表示パネル6を複数ブロックに分けた場合で、例えば水平方向と垂直方向とも８等分し、合計６４ブロックに分割した例を示している。実際には更に細かく分割することが好ましいが、説明の都合上６４ブロックに分割している。本実施例では、表示パネル6を６４ブロックに分割する方法として、表示パネル6の表示面上に、例えば水平方向に伸びる７つの仮想的な水平ラインと垂直方向に伸びる７つの仮想的な垂直ラインとを設定する。その水平ラインと垂直ラインとの交点、すなわち各ブロックの四隅（図３（ａ）の黒点）の位置を補正ポイントとして設定する。この例では、補正ポイントは計49個となる。上記仮想的な水平ライン及び垂直ラインは、例えば電子源の所定個数おきに周期的に設定される。従って、補正ポイントは、水平方向及び垂直方向において、所定間隔（所定個数）おきに周期的に設定される。そして各補正ポイントに対応する位置の電子源について、その電子放出特性を測定し、この測定値より各補正ポイントの補正値を計算する。本実施例では上記電子放出開始電圧のばらつきを補正するために、予め設定されたオフセット量を映像信号に加算する。例えば図２において、ある電子源の電子放出特性である特性１では、映像信号Ｄ１を加えた時に電子放出量がＩ２、Ｄ３を加えた時にＩ４が流れる。一方、他の電子源の電子放出特性である特性２では、映像信号Ｄ１を加えた時に電子放出量がＩ１、Ｄ３を加えた時にＩ３が流れる。すなわち、これら電子源にそれぞれ同じ映像信号を加えても異なる電流値となる。そこで、これら電子源に同一レベルの映像信号加えたときでも同じ電流値が流れるように、特性２では映像信号Ｄ１が入力されるとＩ２が流れるようオフセット量ΔＤを加算し、映像信号Ｄ３が入力されても同様にＩ４が流れるようオフセット量ΔＤを加算する。すなわち、本実施例は、上記他の電子源(特性２を持つ電子源)に対応する映像信号に、オフセット量ΔＤを加算することにより、他の電子源の電子放出特性を上記ある電子源(特性１を持つ電子源)の電子放出特性に近似もしくは等しくさせるものである。

次に電子源の電子放出特性の測定方法、及び補正値の計算方法を図１及び図２を参照しつつ説明する。電子源より放出された電子は対向する位置にある加速電極に到達し、高電圧制御回路9を通してグランドに流れる。この電流が図２の電子放出量に相当し、これを検出するためシャント抵抗10を高電圧制御回路9とグラントの間に挿入し、電圧値に変換する。この電圧値をＡＤ変換器11でデジタル値に変換し制御回路12に供給する。制御回路12はマイコンなどのＣＰＵであり、取り込んだデジタル値を電子放出量に変換する。この電子放出量の測定を全て（上記例では49ポイント）の補正ポイントについて行う。制御回路12では補正ポイントの中から基準（以後基準補正ポイント）を選び、他の補正ポイントに対応する電子源の電子放出特性が基準補正ポイントに対応する電子源の電子放出特性にほぼ一致するように、当該他の補正ポイントについてオフセット量ΔＤを計算する。例えば基準補正ポイントとして電子放出開始電圧が最も小さい電子放出特性を選んだ場合、図２に示されるように、他の補正ポイントが基準補正ポイントの電子放出量と一致させるためのオフセット量を制御回路12が計算する。このオフセット量が各補正ポイントの補正値であり、このオフセット量をフラッシュＲＯＭなどの不揮発性メモリ13に保存し、記憶する。尚、本実施例では、ＡＤ変換器11は制御回路12の外部に配置しているが、ＡＤ変換器を制御回路12に内蔵し、この内蔵されたＡＤ変換器を使用してもよい。

上記電子放出特性を測定する際に、本実施例では、測定パターン発生器83によってFEDパネル6の表示面上に所定のパターンを発生させる。この測定パターン発生器83の動作を説明する。従来技術であれば、図３（ａ）のＡ点の電子放出量を測定する際は、Ａ点のみが発光するドットパターン（或いはＡ点を通る１垂直ラインパターン）を表示させていた。但し、Ａ点のみが発光した際の電子放出量は極めて小さいため測定精度が低下する可能性がある。そこで本実施例では、前述した隣接する電子源の電子放出特性はほぼ一致するという特徴を利用し、Ａ点を中心にブロックを超えない範囲で複数画素を発光させ、この複数画素単位の電子放出量を測定し、その平均値でＡ点の電子放出量を算出するようにした。具体的には例えば図６のようにＡ点を中心に隣接するブロックの半分程度が発光する垂直ラインパターンを表示させる。ライン表示にしたのは、１垂直期間中にＢ点など他の測定点も測定する為である。Ｃ点などその他のブロックを測定する際は、順次表示ラインをシフトさせていく。以上が測定パターン発生器83の動作であり、電子放出特性の測定中はスイッチ84を測定パターン発生器83側にして測定用表示ラインを表示させる。それ以外の通常動作時はスイッチ84を加算器82側にする。上述した測定パターンの発生及び電子放出特性の測定は、基本的にFEDの製造時に行われるが、出荷後において、ユーザの指示によりこれらの動作を行うようにしてもよい。また通常動作時において、一定時間毎にこれらの動作を行って経時変化による各電子源の電子放出特性のばらつきを補償するようにしてもよい。

次に補正値の補間方法について説明する。図３（ｂ）は、図３（ａ）の左上ブロックの補正ポイントである点Ａ、Ｂ、Ｃ、Ｄの拡大図を示す。図３（ｂ）において、ブロック中央部の点Ｅ３の位置における補正値を計算する方法を説明する。この点Ａ、Ｂ、Ｃ、Ｄの補正値は、前述した電子放出特性の測定結果に基づいて既に設定されているものとし、その補正値をそれぞれ[A],[B],[C],[D]とする。補間手順は、まず点Ａ、ＢからＥ１点を補間し、且つ点Ｃ、Ｄから点Ｅ２を補間して垂直方向の補間を行う。その後、点Ｅ１、Ｅ２から点Ｅ３を補間して水平方向の補間を行う。それぞれの補間方法は例えば直線補間を用いて行う。直線補間の計算式について図３（ｃ）を参照しつつ説明する。点Ａ−Ｂ間の距離をＬ１、点Ｂ−Ｅ１間の距離をＬ２とすると、直線補間の場合、点Ａ、Ｂの差分値（[B]-[A]）を距離Ｌ２に比例して算出した値を、[B]から減算することで、Ｅ１点での補間値[E1]を計算することができる。計算式は以下の数１で表される。

（数１）[E1]＝[B]-([B]-[A])×L2／L1
同様の方法で点Ｅ２での補間値[E2]を計算し、点Ｅ３の補間値[E3]も同様である。上記の直線補間により、点Ａ、Ｂ、Ｃ、Ｄ内の補正値を補間すると、図４のようなＡ、Ｂ、Ｃ、Ｄ点を通る平面上に補正値がプロットされることになる。

次に輝度ばらつき補正回路8の詳細について図５を用いて説明する。例えば図３（ａ）で示した８×８のブロックでは、補正ポイントは７×７の４９個であり、その４９個の補正値は不揮発メモリ13に保存されている。映像を表示している通常動作時は制御回路12が不揮発メモリ13内の４９個の補正値を読み出し、これを輝度ばらつき補正回路8に転送する。輝度ばらつき補正回路8はこれを受信し、補正データ用メモリ81に保存する。この補正データ用メモリ81はＳＲＡＭなどの揮発性メモリでよい。補間回路80では補正データ用メモリ81から補正値を順次読み出し、数１の計算を行って、各補正ポイント間に存在する電子源に対応する補正値の補間を行う。補間された補正値は、加算器82によって映像信号と加算され、信号線制御回路4へ転送される。

次に、輝度ばらつき補正回路8に内蔵される補間回路80の詳細について図７を用いて説明する。この補間回路80は数１の計算を行い、補正値[A], [B], [C], [D]より補間値[E3]を算出する。その手順は以下の通りである。まず補正データ用メモリ81より補正値[A],[B],[C],[D]を順次読み出すように制御回路32がアドレス信号を発生させる。シリアルで読み出される補正値をラッチ回路31でパラレルに変換し、４つの補正値を同時に端子I,II,III,IVから出力する。ここで図８を用いてラッチ回路31の動作を説明する。図８（ａ）では６つのブロックがあり、それぞれの四隅に補正値が計１２個ある。図８（ｂ）ではそれぞれのブロックで４つの補正値がどのように選択されて同時に出力されているかを示している。例えばブロック１の期間に映像信号が在る場合、補正値[1],[5],[2],[6]を読み出した後、同時に出力する。ブロック２でも同様に補正値[2],[6],[3],[7]を読み出した後、同時に出力する。以後同様の動作を繰り返す。ラッチ回路31から出力される４つの補正値は、端子I,IIの出力が直線補間回路20aに、端子III,IVの出力が直線補間回路20bに出力される。なお、直線補間回路は、本実施例では20a, 20b, 20cの３つ存在し、回路構成は同じである。このため、直線補間回路20b, 20cの内部構成は省略する。以下に直線補間回路20aの一具体例を説明する。

直線補間回路20aでは、数１の計算を実行して、各補正点間の補正値を補間演算する。まず端子Iからの入力を補正値α、端子IIからの入力を補正値βとし、減算器21により（β-α）を求める。一方α−β点間の距離をＬ１、βと補間点との間の距離をＬ２とし、（L2／L1）を除算器24で計算する。ここで、Ｌ１は、具体的には１ブロックにおける垂直方向１辺に含まれるライン数（直線補間回路20cでは１ブロックにおける水平方向１辺に含まれる画素数）であり、予めレジスタ23に保存されている。またＬ２は補間点の位置によって可変される。即ち補間点がα点にある場合はＬ２＝Ｌ１で、１ライン離れる毎に１ずつ引かれ、β点に来た場合はＬ２＝０となる。このＬ２値はダウンカウンタ22で発生される。その動作を図９に示す。制御回路32よりロード信号が入力されるとダウンカウンタ22はＬ１値を出力し、その後１ずつデクリメントされ０までカウントダウンする。その後、ロード信号が再び入力され、Ｌ１値を出力しカウントダウン動作を行う。以後この動作を繰り返す。次に上記で求めた（β-α）と（L2／L1）を乗算器25で乗算して（β-α）×（L2／L1）を求め、これを減算器26に入力して垂直方向の補間値であるβ-（β-α）×（L2／L1）を求める（直線補間回路20cでは水平方向の補間値）。上記のような動作によって、補正点Ａ−Ｂ間に含まれる全ラインの電子源に対する補正値が補間演算される。

直線補間回路20bでも同様な動作が行われ、補正点Ｃ−Ｄ間に含まれる全ラインの電子源に対する補正値が補間演算される。よって直線補間回路20a,20bの出力より垂直方向の２つの補間値（図３における点Ｅ１と点Ｅ２の補正値）が求まる。直線補間回路20cでは、上記と同様な補間演算を行って、この２つの補間値（点Ｅ１とＥ２の補正値）にから水平方向の補間値（図３における点Ｅ３値を求めることで、最終的な信号位置での補間値が算出できる。

以上の動作によって、点Ａ〜Ｂの四隅の点に囲まれたブロック内に含まれる全ての電子源に対する補正値が求められる。尚、点Ａ−Ｂ間を結ぶ直線状に位置する電子源に対応する補正値、及び点Ｃ−Ｄ間を結ぶ直線状に位置する電子源に対応する補正値を得る場合は、直線補間回路20cの出力が直線補間回路20aまたは20bの出力と等しくなるように、直線補間回路20c内のレジスタ値やカウンタ値が選択される。尚、上記説明では、上記49個の補正点のうち最も外側に位置する補正点と、FEDパネル6表示面の最外周との間に位置する電子源に対応する補正値の演算については特に説明していない。しかしながら、この位置にある電子源に対応する補正値も同様に求めることが好ましい。この場合、上述した仮想的な水平ラインの左右両端に位置する電子源、及び仮想的な垂直ラインの上下両端に位置する電子源を補正ポイントとしてもよい。そして、上記と同様に、このラインの端部に位置する補正ポイントを用いて補間演算を実行する。

ここで、本実施例に係る映像信号の補正の動作を纏めると以下の通りとなる。
（１）FEDパネル6表示面を複数のブロックに分割して補正ポイントを設定；
（２）測定パターンの表示、並びに設定された補正ポイントにおける電子放出量の測定；
（３）補正ポイントのうち特定のものを基準補正ポイントとし、この基準補正ポイントに対応する電子源の電子放出量を基準にした他の補正ポイントに対応するの補正値（オフセット値）の演算、及び設定（メモリに記憶）；
（４）上記設定された補正値を用いた、上記補正ポイント以外の電子源に対応する補正値の補間演算。

上記（１）〜（３）は、上述したように製造時または工場出荷前に行われ、（４）は通常動作時に行われる。上記（１）〜（３）は、工場出荷以降、通常動作時に実行するようにしてもよい。

このように、本実施例では、複数ブロックごとに分けられた補正値より補間値を求めることができ、少ない補正値でかつ短時間の測定で輝度ばらつきを補正できる。

なお、本実施例では直線補間を用いたが、スプライン補間やラグランジュ補間など他の非線形補間でもよい。また本実施例ではブロックを８×８で説明したが、それ以外でもよい。ブロック数は10×10以上が好ましく、また水平方向、垂直方向の全画素数の1/2倍（つまり電子源１個おきに補正点を設定する）以下が好ましい。

次に本発明に係るＦＥＤ型画像表示装置の第２の実施形態を説明する。図１０は、本発明の第２の実施形態を示すの補間回路85のブロック図であり、図１０の補間回路85において第１の実施形態の図５、及び図７と同一符号のものは同一機能を有する。第２の実施形態が図５、及び図７に示した第１の実施形態と異なる点は、複数の所定階調に対応する複数個の補正データ用メモリを持ち、それに伴い補間回路も複数設けたことにある。これにより、映像信号の階調により補正データを変化させ、より精度良く輝度ばらつきを補正することにある。

まず第２の実施形態の動作概要を説明する。図１１は、異なる位置にある２つの電子源の映像信号レベルに対する電子放出量の特性を示しており、素子特性のばらつきにより電子放出開始電圧が特性１と特性２で異なっている。また、電子放出開始電圧より高い信号レベルの変化に対する電子放出量の増加率も特性１と特性２で異なっている。ここでは、特性２の方が、特性１よりも上記電子放出量の増加率が低くなっている。このため、図１１に示された特性２を持つ電子減に対し、全ての階調において同一のオフセット値ΔＤを加算しても、特性１と同様の電流が得られない。よって、例えばＤ３ではΔＤ＋αを加算することで所望の電流値Ｉ４を流すことができる。これは２つの電子源の素子特性が、単純な電子放出開始電圧の違いだけではなく、中間階調以上での素子特性、すなわち上記電子放出量の増加率に違いが生じている為である。

そこで本実施例では、補正値を複数の所定階調毎に複数点設け、その複数点において最適な補正値を測定により算出し、その間の階調に対応する補正値は補間により作成する。この概念を図１２、及び図１３を用いて更に説明する。図１２では低階調、中間階調、高階調の３点（それぞれＰ１、Ｐ２、Ｐ３とする）の素子特性を測定し、かつＰ１、Ｐ２、Ｐ３個々に補正値を持たせる。そしてＰ１ではΔＤ１、Ｐ２ではΔＤ２、Ｐ３ではΔＤ３を加算することで、２つの電子源の電子放出特性をほぼ等しくすることができる。Ｐ１、Ｐ２、Ｐ３間における補正値は、Ｐ１〜Ｐ３のそれぞれで設定された補正値を用いて補間演算することにより求めればよい。図１３は階調方向と面空間ブロック分割の補間概念を表した図である。面空間での補間は第１の実施例と同様に、複数のブロック毎に補正ポイントを設け、その間は補間する。この面空間が低階調、中間階調、高階調の３点で存在しており、図１２のＰ１、Ｐ２、Ｐ３の３つの階調と対応している。階調方向の補間も、面空間でのブロック間補間と同様の方式で計算する。以上が本実施例の動作概要である。

次に図１０、及び図１４を用いて本実施例の詳細動作を説明する。図１４は本実施例での階調方向の補間方法を説明した図である。階調方向の補正点を図１２と同様にＰ１、Ｐ２、Ｐ３とし、例えば入力された映像信号のレベルがＰ１とＰ２の間にあるものとする。各階調Ｐ１、Ｐ２での面内補間方法は第１の実施例と同じなので省略するが、各階調でそれぞれ補正値Ｅ３−１、Ｅ３−２を計算する。Ｅ３−１とＥ３−２の補間値Ｅ４は、第１の実施例での垂直、水平補間方法と同様に、Ｐ１とＰ２からの距離（ここでは映像信号レベル）により計算することができる。図１４で説明した補間演算を行うための補正回路の一具体例を、図１０に示す。図１０において補正データ用メモリ８１ａが階調Ｐ１、補正データ用メモリ８１ｂが階調Ｐ２、補正データ用メモリ８１ｃが階調Ｐ３にそれぞれ対応している。入力信号階調検知回路４０は、入力された映像信号の階調を判別し、Ｐ１からＰ３のどの間に存在するかを検知する。例えば映像信号の階調がＰ１とＰ２の間に在った場合、スイッチ回路４４ａは階調Ｐ１である補正データ用メモリ８１ａを選択し、スイッチ回路４４ｂは階調Ｐ２である補正データ用メモリ８１ｂを選択し、それぞれ補間回路８０ａ、８０ｂへ送る。補間回路８０ａ、８０ｂは第１の実施例で説明したものと同じなので、その動作の説明は省略するが、いずれも階調Ｐ１、Ｐ２における面内ブロック間補間を行い、図１４における補間値Ｅ３−１及びＥ３−２を出力する。この補間値Ｅ３−１及びＥ３−２から更に補間値Ｅ４を直線補間回路２０ｄにて生成する。直線補間回路２０ｄは第１の実施例の直線補間回路２０とほぼ同様であるが、一点だけ異なる。それは２つの補正値から入力映像信号の階調レベル、即ち階調Ｐ１及びＰ２からの距離に応じて補正値を計算するため、その距離情報を入力信号階調検知回路４０より供給している点である。

以上のような構成により、輝度ばらつきを階調方向でも精度よく補正を行うことができる。すなわち、本実施例によれば、異なる電子源間の電子放出開始電圧のばらつき以外にも、中間から高階調における電子放出量の増加率のばらつきも良好に補償することが可能となる。尚、本実施例では階調方向の補正点を３点としたが、それ以外でもよい。

図１５に実施例１及び２における補正値を加算後の映像信号の一例を示す。図１５（ａ）は一定の映像信号した際の、ばらつき補正しない場合の画面輝度を垂直方向にプロットした図で、うねりのような輝度ばらつきがあることを示している。図１５（ｂ）は（ａ）の輝度ばらつきに対し、本実施例を適用して補正値を加算した後の映像信号を示す。図１５（ｂ）の点線は理想的な補正後の映像信号で、輝度ばらつきの逆特性となる。図１５（ｂ）の黒点は本実施例での補正値と示し、また実線は補正値間の補間値を示している。このように補正値を加算後の映像信号は、補正点を折れ点とした折れ線、すなわち折れ点グラフのような波形となる。

本発明に係る画像表示装置の第１実施例を示すブロック図。 電子源の映像信号−電子放出量特性の一例を示す図。 第１実施例に係る補正値の補間方法を説明する図。 第１実施例に係る補正値の補間方法を説明する図。 図１に示された輝度ばらつき補正回路8の一具体例を示すブロック図。 第１実施例に係る測定パターンの表示例。 図５に示された補間回路80の一具体例を示すブロック図 図７に示されたラッチ回路31の動作を説明する図。 図７に示された直線補間回路20a,20b,20cの動作を説明する図。 本発明に係る画像表示装置の第２実施例を示すブロック図。 電子源の映像信号−電子放出量特性の一例を示す図。 電子源の映像信号−電子放出量特性の一例を示す図。 第２実施例に係る補正値の補間方法を説明する図。 第２実施例に係る補正値の補間方法を説明する図。 第１及び２実施例に係る補正後の映像信号を説明する図。

符号の説明

1…同期信号入力端子、2…タイミングコントローラ、3…映像像信号入力端子、4…信号線制御回路、5…走査線制御回路、6…表示パネル、7…信号処理回路、8…輝度ばらつき補正回路、9…高電圧制御回路、10…シャント抵抗、11…ＡＤ変換回路、12…制御回路、13…不揮発性メモリ、20a,20b,20c…直線補間回路、20d…直線補間回路、21…減算回路、22…ダウンカウンタ、23…レジスタ、24…除算回路、25…乗算回路、26…減算回路、31…ラッチ回路、32…制御回路、32a…制御回路、40…入力信号階調検知回路、41〜43…信号線、44a,44b…スイッチ回路、51〜53…走査線、80…補間回路、80a,80b…補間回路、81…補正データ用メモリ、81a,81b,81c…補正データ用メモリ、82…加算回路、83…測定パターン発生回路、84…スイッチ回路、85…補間回路。

Claims (15)

1. 画像表示装置において、
   マトリクス状に配置された、映像の形成に用いられる電子を放出するための複数の電子源と、
   該電子源を駆動するための駆動電圧を映像信号に基づいて生成して前記電子源に供給するドライバと、
   前記映像信号を補正する補正回路と、を備え、
   前記補正回路は、前記マトリクス状に配置された複数の電子源について、水平方向及び垂直方向に、それぞれ所定数の補正点を設定し、該補正点に対応する電子源への映像信号を予め設定された第１補正値に基づいて補正し、前記補正点間に位置する電子源に対応する映像信号を、各補正点に設定された前記第１補正値を用いて補間演算して得られた第２補正値に基づいて補正することを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、前記補正回路は、前記第１補正値を記憶するメモリ部と、前記第２補正値を算出する演算部とを含むことを特徴とする画像表示装置。
3. 請求項２に記載の画像表示装置において、前記演算部は、少なくとも２つの前記第１補正値を直線補間演算して前記第２補正値を算出することを特徴とする画像表示装置。
4. 請求項２に記載の画像表示装置において、前記演算部は、少なくとも２つの前記第１補正値を非線形補間演算して前記第２補正値を算出することを特徴とする画像表示装置。
5. 請求項１に記載の画像表示装置において、前記補正点は、水平方向及び垂直方向に１０個以上設定されることを特徴とする画像表示装置。
6. 請求項１に記載の画像表示装置において、前記第１補正値は、前記補正点とされた電子源の、少なくとも電子放出開始電圧のばらつきを補償するためのデータを含むことを特徴とする画像表示装置。
7. 請求項１に記載の画像表示装置において、前記複数の補正点のうち少なくとも一つを基準補正点とし、該基準補正点に対応する電子源の電子放出開始電圧と該基準補正点以外の補正点に対応する電子源の電子放出開始電圧との差分に応じたオフセット値が、前記基準補正点以外の補正点における前記第１補正値として設定されることを特徴とする画像表示装置。
8. 請求項１に記載の画像表示装置において、前記補正点は、水平方向に７個以上で、かつ水平方向の電子源全数の1/2倍以下であり、垂直方向に７個以上で、かつ垂直方向の電子源全数の1/2倍以下であることを特徴とする画像表示装置。
9. 画像表示装置において、
   複数の走査線と、
   該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次供給する走査線制御回路と、
   複数の信号線と、
   該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を供給する信号線制御回路と、
   前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
   前記映像信号を補正する補正回路と、を備え、
   前記画像表示装置の表示領域を複数のブロックに分割し、前記補正回路は、該各ブロックの四隅に位置する電子源に対応する映像信号を、予め記憶した記憶された予め設定された補正値に基づいて補正し、前記四隅以外に位置する電子源に対応する映像信号を、前記補正値を演算して得られた補正量で補正することを特徴とする画像表示装置。
10. 請求項９に記載の画像表示装置において、前記補正回路は、各ブロックの四隅に対応する補正値から、ブロック内にある各電子源に対応する映像信号の補正量を補間により計算することを特徴とする画像表示装置。
11. 請求項９に記載の画像表示装置において、前記補正回路は、複数の所定階調毎に、前記補正値を保持することを特徴とする画像表示装置。
12. 請求項９に記載の画像表示装置において、前記補正回路は、前記所定階調間の補正量を補間により計算することを特徴とする画像表示装置。
13. 請求項９に記載の画像表示装置において、前記補正回路は、前記各ブロックの四隅に隣接する複数電子源の電圧−電流特性を測定し、その平均値で該各ブロック四隅の補正量を演算することを特徴とする画像表示装置。
14. 画像表示装置において、
    マトリクス上に配置された、映像の形成に用いられる電子を放出するための複数の電子源と、
    該電子源を駆動するための駆動電圧を映像信号に基づいて生成して前記電子源に供給するドライバと、
    前記映像信号を補正する補正回路と、を備え、
    前記補正回路は、前記マトリクス状に配置された複数の電子源について、水平方向及び垂直方向に、それぞれ所定数の補正点を設定し、
    前記映像信号として１画面分の階調が一定の映像信号が入力された場合、少なくとも前記補正回路から出力された垂直方向１列分の映像信号が、前記所定数の補正点を折れ点とした折れ線状となるように、前記映像信号が補正されることを特徴とする画像表示装置。
15. 請求項１４に記載の画像表示装置において、前記映像信号として１画面分の階調が一定の映像信号が入力された場合、少なくとも前記補正回路から出力された水平方向１行分の映像信号が、前記Ｎ個の補正点を折れ点とした折れ線状となるように、前記映像信号が補正されることを特徴とする画像表示装置。
    

Images