JP2017083609A - 表示装置、表示装置の駆動方法、表示素子、及び、電子機器 - Google Patents

表示装置、表示装置の駆動方法、表示素子、及び、電子機器 Download PDF

Info

Publication number
JP2017083609A
JP2017083609A JP2015210650A JP2015210650A JP2017083609A JP 2017083609 A JP2017083609 A JP 2017083609A JP 2015210650 A JP2015210650 A JP 2015210650A JP 2015210650 A JP2015210650 A JP 2015210650A JP 2017083609 A JP2017083609 A JP 2017083609A
Authority
JP
Japan
Prior art keywords
node
switching transistor
voltage
capacitor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015210650A
Other languages
English (en)
Inventor
尚司 豊田
Shoji Toyoda
尚司 豊田
誠一郎 甚田
Seiichiro Jinda
誠一郎 甚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015210650A priority Critical patent/JP2017083609A/ja
Priority to US15/768,134 priority patent/US10586489B2/en
Priority to CN201680062375.8A priority patent/CN108352150B/zh
Priority to PCT/JP2016/073930 priority patent/WO2017073136A1/ja
Priority to KR1020187007739A priority patent/KR20180074667A/ko
Publication of JP2017083609A publication Critical patent/JP2017083609A/ja
Priority to US16/778,146 priority patent/US11100860B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】駆動トランジスタの閾値電圧のバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる表示装置を提供する。
【解決手段】表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでいる。駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む。
【選択図】 図１

Description

本開示は、表示装置、表示装置の駆動方法、表示素子、及び、電子機器に関する。
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンスを利用した発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動する駆動トランジスタを有する駆動回路を備えている。
駆動トランジスタに流れる電流の値は、駆動トランジスタのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）の他、駆動トランジスタの閾値電圧にも左右される。駆動トランジスタの閾値電圧は表示素子毎にばらつくので輝度ムラの原因となる。表示素子に映像信号を書き込む毎に駆動トランジスタの閾値電圧のバラつきによる影響をキャンセルするための動作を行うといったことが、例えば、特開２００８−２８７１３９号公報（特許文献１）に開示されている。
特開２００８−２８７１３９号公報
映像信号の書き込み毎に駆動トランジスタの閾値電圧のバラつきによる影響をキャンセルするといった動作は、表示装置の消費電力を増やす要因となる。電子機器は、一般に消費電力が低いことが望まれており、表示装置においても、消費電力の低減が期待されている。
従って、本発明の目的は、駆動トランジスタの閾値電圧のバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる表示装置、表示装置の駆動方法、表示素子、及び、電子機器を提供することにある。
上記の目的を達成するための本開示に係る表示装置は、
表示素子が配置された表示部と表示部を駆動する駆動部とを備えており、
表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動部は、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
表示装置である。
上記の目的を達成するための本開示に係る表示装置の駆動方法は、
表示素子が配置された表示部と表示部を駆動する駆動部とを備えた表示装置の駆動方法であって、
表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動部は、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
表示装置の駆動方法である。
上記の目的を達成するための本開示に係る表示素子は、
電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧が書き込まれる、
表示素子である。
上記の目的を達成するための本開示に係る電子機器は、
表示装置を備えた電子機器であって、
表示装置は、表示素子が配置された表示部と表示部を駆動する駆動部とを備えており、
表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動部は、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
電子機器である。
本開示の表示装置、表示装置の駆動方法、表示素子、及び、電子機器によれば、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む。これによって、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持するといった動作の頻度を減らすことができる。従って、駆動トランジスタの閾値電圧のバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
図１は、第１の実施形態に係る表示装置の概念図である。 図２は、表示部における表示素子を含む部分の模式的な一部断面図である。 図３は、第１の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図４Ａ及び図４Ｂは、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図５Ａ及び図５Ｂは、図４Ｂに引き続き、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図６Ａ及び図６Ｂは、図５Ｂに引き続き、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図７Ａ及び図７Ｂは、図６Ｂに引き続き、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図８Ａ及び図８Ｂは、図７Ｂに引き続き、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図９は、第２の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図１０Ａ及び図１０Ｂは、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図１１は、第３の実施形態に係る表示装置の概念図である。 図１２は、第３の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図１３Ａ及び図１３Ｂは、第３の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図１４Ａ及び図１４Ｂは、図１３Ｂに引き続き、第３の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図１５Ａ及び図１５Ｂは、図１４Ｂに引き続き、第３の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図１６Ａ及び図１６Ｂは、図１５Ｂに引き続き、第３の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図１７Ａ及び図１７Ｂは、図１６Ｂに引き続き、第３の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図１８は、第４の実施形態に係る表示装置の概念図である。 図１９は、第４の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図２０Ａ及び図２０Ｂは、第４の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２１Ａ及び図２１Ｂは、図２０Ｂに引き続き、第４の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２２Ａ及び図２２Ｂは、図２１Ｂに引き続き、第４の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２３Ａ及び図２３Ｂは、図２２Ｂに引き続き、第４の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２４Ａ及び図２４Ｂは、図２３Ｂに引き続き、第４の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２５は、第５の実施形態に係る表示装置の概念図である。 図２６は、第５の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図２７Ａ及び図２７Ｂは、第５の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２８Ａ及び図２８Ｂは、図２７Ｂに引き続き、第５の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図２９Ａ及び図２９Ｂは、図２８Ｂに引き続き、第５の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３０Ａ及び図３１Ｂは、図２９Ｂに引き続き、第５の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３１Ａ及び図３１Ｂは、図３０Ｂに引き続き、第５の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３２は、第６の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図３３Ａ及び図３３Ｂは、第６の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３４は、第７の実施形態に係る表示装置の概念図である。 図３５は、第７の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図３６Ａ及び図３６Ｂは、第７の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３７Ａ及び図３７Ｂは、図３６Ｂに引き続き、第７の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３８Ａ及び図３８Ｂは、図３７Ｂに引き続き、第７の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図３９Ａ及び図３９Ｂは、図３８Ｂに引き続き、第７の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４０Ａ及び図４０Ｂは、図３９Ｂに引き続き、第７の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４１は、第８の実施形態に係る表示装置の概念図である。 図４２は、第８の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図４３Ａ及び図４４Ｂは、第８の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４４Ａ及び図４４Ｂは、図４３Ｂに引き続き、第８の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４５Ａ及び図４５Ｂは、図４４Ｂに引き続き、第８の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４６Ａ及び図４６Ｂは、図４５Ｂに引き続き、第８の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４７Ａ及び図４７Ｂは、図４６Ｂに引き続き、第８の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。 図４８は、第１の変形例に係る表示装置の概念図である。 図４９は、第１の変形例に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。 図５０は、第２の変形例に係る表示装置の概念図である。 図５１は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図５１Ａにその正面図を示し、図５１Ｂにその背面図を示す。 図５２は、ヘッドマウントディスプレイの外観図である。 図５３は、シースルーヘッドマウントディスプレイの外観図である。
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る表示装置、表示装置の駆動方法、表示素子、及び、電子機器全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．第４の実施形態
６．第５の実施形態
７．第６の実施形態
８．第７の実施形態
９．第８の実施形態
１０．変形例に係る表示装置
１１．電子機器の説明、その他
［本開示に係る表示装置、表示装置の駆動方法、表示素子、及び、電子機器全般に関する説明］
本開示に係る表示装置、表示装置の駆動方法、及び、電子機器にあっては、
駆動部は、表示部の表示素子を順次走査すると共に、
連続した複数フレームのうちの一部のフレームにおいて、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作を行う、
構成とすることができる。
上述した動作は、例えば、２フレームにつき一回行うといった構成であってもよいし、５ないし１０フレームにつき１回行うといった構成であってもよい。消費電力を減らすといった観点からは、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作を行うフレームの頻度を減らすことが好ましい。一方、第１キャパシタに保持させた電圧はリークなどにより変化する。従って、輝度ムラの低減といった観点からは、ある程度の頻度で行うことが好ましい。どのような頻度で行うかは、表示装置の仕様などに応じて適宜設定すればよい。
ある特定のフレームにおいて駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作と映像信号を書き込む動作とを行うといった構成であってもよいし、あるいは又、ある特定のフレームにおいて全ての表示素子について駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作のみ行い、その後のフレームにおいて映像信号を書き込むといった動作であってもよい。
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作を行ったのち、次に同様の動作を行うまでに、リークなどによって第１キャパシタが保持する電圧が変化することもありうる。このような場合には、第１キャパシタの電圧変化分を補償するように補正した映像信号電圧を第２キャパシタに書き込むなどとといった構成とすればよい。
上述した好ましい構成を含む本開示にあっては、
駆動部は、
第１ノードに基準電圧を印加すると共に第２ノードと第３ノードとに初期化電圧を印加することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
第１ノードに基準電圧を印加し且つ第２ノードと第３ノードとを導通させた状態で駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することによって第２ノードと第３ノードの電位を基準電圧から駆動トランジスタの閾値電圧を減じた電圧に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
構成とすることができる。
この場合において、
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域は第２ノードに接続され、他方のソース／ドレイン領域は第３ノードに接続されており、
第４スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
基準電圧は、第４スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
第２ノードと第３ノードとは、第３スイッチングトランジスタが導通状態とされることによって導通状態とされる、
構成とすることができる。
初期化電圧は、第１スイッチングトランジスタを介して、データ線から供給される構成とすることができる。あるいは又、初期化電圧は、駆動トランジスタを介して、給電線から供給される構成とすることもできる。
表示素子は、第５スイッチングトランジスタを更に備えており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第５スイッチングトランジスタを介して接続されている、
構成とすることもできる。
あるいは又、
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には初期化電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第４スイッチングトランジスタを介して接続されており、
基準電圧は、第３スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
初期化電圧は、第２スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
第２スイッチングトランジスタの導通状態／非導通状態は、第１スイッチングトランジスタと共通の制御線によって制御される、
構成とすることができる。
上述した好ましい構成を含む本開示にあっては、
駆動部は、
第１ノードに基準電圧を印加すると共に第２ノードと第３ノードとに初期化電圧を印加することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
第１ノードに基準電圧を印加し且つ第２ノードと第３ノードとを導通させた状態で駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することによって第２ノードと第３ノードの電位を基準電圧から駆動トランジスタの閾値電圧を減じた電圧に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
構成とすることができる。
この場合において、
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には初期化電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第４スイッチングトランジスタを介して接続されており、
基準電圧は、第３スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
初期化電圧は、第２スイッチングトランジスタが導通状態とされることによって第２ノードに印加され、
第２スイッチングトランジスタの導通状態／非導通状態は、第１スイッチングトランジスタと共通の制御線によって制御される、
構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示にあっては、
駆動部は、
第２ノード及び第３ノードに基準電圧を印加すると共に、第１ノードと駆動トランジスタの一方のソース／ドレイン領域を導通させた状態で給電線から駆動電圧を供給することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
第２ノード及び第３ノードに基準電圧を印加した状態で、給電線と駆動トランジスタとの接続を遮断することによって、第１ノードの電位を基準電圧に駆動トランジスタの閾値電圧を加えた電位に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
構成とすることができる。
この場合において、
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、及び、第５スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域は第２ノードに接続され、他方のソース／ドレイン領域は第３ノードに接続されており、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタを介して接続されており、
給電線と駆動トランジスタの一方のソース／ドレイン領域との間は、第５スイッチングトランジスタを介して接続されており、
基準電圧は、第２スイッチングトランジスタ及び第３スイッチングトランジスタが導通状態とされることによって、第２ノード及び第３ノードに印加され、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域とは、第４スイッチングトランジスタが導通状態とされることによって導通状態とされ、
給電線と駆動トランジスタとの接続は、第５スイッチングトランジスタを非導通状態とすることによって遮断される、
構成とすることができる。
この場合において、
表示素子は、第６スイッチングトランジスタを更に備えており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第６スイッチングトランジスタを介して接続されている、
構成とすることができる。
あるいは又、
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域との間は、第３スイッチングトランジスタを介して接続されており、
給電線と駆動トランジスタの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタを介して接続されており、
基準電圧は、
第１ノードにあっては、第１スイッチングトランジスタを介してデータ線から供給されて印加され、第２ノードにあっては、第２スイッチングトランジスタが導通状態とされることによって第２ノードに印加され、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域とは、第３スイッチングトランジスタが導通状態とされることによって導通状態とされ、
給電線と駆動トランジスタとの接続は、第４スイッチングトランジスタを非導通状態とすることによって遮断される、
構成とすることができる。
上述した各種の好ましい構成において、第１キャパシタに保持される電圧は、駆動トランジスタの閾値電圧を反映した電圧であれば足りる。従って、閾値電圧と一致するといったことは必ずしも要しない。
上述した各種の好ましい構成を含む本開示に係る表示装置、表示装置の駆動方法、表示素子、及び、電子機器（以下、これらを単に「本開示」と呼ぶ場合がある）において、発光部は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から成る構成とすることができる。電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部などを挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。平面型の表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。
上述した各種の好ましい構成を含む本開示に用いられる駆動部は、例えば、データ線駆動部、電源部、及び、制御線駆動部といった回路から構成される。これらは、周知の回路素子等を用いて構成することができる。
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、及び、青色発光副画素の３つの副画素から成る構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
表示部を構成する表示素子は、或る平面内に形成され（例えば、支持体上に形成され）ており、発光部は、例えば、層間絶縁層を介して、発光部を駆動する駆動回路の上方に形成されている。
発光部を駆動する駆動回路は、トランジスタや容量部から成る回路として構成することができる。駆動回路を構成するトランジスタとして、例えば、薄膜トランジスタ（ＴＦＴ）を挙げることができる。トランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域となる一方のソース／ドレイン領域にのみＬＤＤ構造を形成した構成とすることもできる。
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。
容量部を構成する各キャパシタは、一対の電極とこれらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
制御線やデータ線、あるいは給電線などといった各種の配線は、或る平面上（例えば、支持体上）に形成される。これらの配線は、周知の構成や構造とすることができる。
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有する高分子材料から成る支持体および基板を用いれば、可撓性を有する表示装置を構成することができる。
本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
［第１の実施形態］
第１の実施形態は、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
図１は、第１の実施形態に係る表示装置の概念図である。表示装置１は、表示素子１１が配置された表示部１０と表示部１０を駆動する駆動部２０とを備えている。
表示部１０において、表示素子１１は、行方向（図１においてＸ方向）に延びる第１制御線ＷＳ１ないし第５制御線ＷＳ５と、列方向（図１においてＹ方向）に延びるデータ線ＤＴＬとに接続された状態で、２次元マトリクス状に配列されている。
図示の都合上、図１においては、１つの表示素子１１、より具体的には、後述する第（ｎ，ｍ）番目の表示素子１１についての結線関係を示した。
表示装置１は、データ線駆動部２１、電源部２２、及び、制御線駆動部２３をそなえている。これらによって、表示部１０を駆動するための駆動部２０が構成される。
第１制御線ＷＳ１ないし第５制御線ＷＳ５には、制御線駆動部２３から各種信号が供給される。データ線ＤＴＬには、表示すべき画像の輝度に応じた映像信号電圧などが供給される。給電線ＤＳには、電源部２２から駆動電圧などが供給される。尚、第１制御線ＷＳ１ないし第５制御線ＷＳ５を纏めて単に「制御線」と呼ぶ場合がある。
図１では図示されていないが、表示部１０が画像を表示する領域（表示領域）は、行方向にＮ個、列方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１１から構成されている。表示領域における表示素子１１の行数はＭであり、各行を構成する表示素子１１の数はＮである。
第１制御線ＷＳ１ないし第５制御線ＷＳ５、及び、給電線ＤＳの本数は、それぞれＭ本である。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子１１は、第ｍ番目の第１制御線ＷＳ１mないし第５制御線ＷＳ５mと、第ｍ番目の給電線ＤＳmとに接続されており、１つの表示素子行を構成する。尚、図１では、第１制御線ＷＳ１mないし第５制御線ＷＳ５mと、給電線ＤＳmのみが示されている。
また、データ線ＤＴＬの本数はＮ本である。第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１１は、第ｎ番目のデータ線ＤＴＬnに接続されている。尚、図１では、データ線ＤＴＬnのみが示されている。
表示素子１１は、電流駆動型の発光部ＥＬＰと、第１キャパシタＣS1及び第２キャパシタＣS2を含む容量部ＣＰと、容量部ＣＰが保持した電圧に応じた電流を発光部ＥＬＰに流すｎチャネル型の駆動トランジスタＴＲDrvと、容量部ＣＰに映像信号電圧を書き込む第１スイッチングトランジスタＴＲ1とを含んでいる。駆動トランジスタＴＲDrvは、ｎチャネル型のＴＦＴから成る。他のトランジスタにおいても同様である。
容量部ＣＰにあっては、第１キャパシタＣS1の一端は駆動トランジスタＴＲDrvのゲート電極に接続されて第１ノードＮＤ1_Gを構成し、第１キャパシタＣS1の他端と第２キャパシタＣS2の一端とは接続されて第２ノードＮＤ2を構成し、第２キャパシタＣS2の他端は発光部ＥＬＰの一端（発光部に備えられたアノード電極）と駆動トランジスタＴＲDrvの他方のソース／ドレイン領域とに接続されて第３ノードＮＤ3_Sを構成する。駆動トランジスタＴＲDrvにあっては、一方のソース／ドレイン領域は給電線ＤＳに接続され、他方のソース／ドレイン領域は、後述する第５スイッチングトランジスタＴＲ5を介して、発光部ＥＬＰに接続されている。第１スイッチングトランジスタＴＲ1にあっては、一方のソース／ドレイン領域がデータ線ＤＴＬに接続され、他方のソース／ドレイン領域が第３ノードＮＤ3_Sに接続されている。
表示素子１１は、第２スイッチングトランジスタＴＲ2、第３スイッチングトランジスタＴＲ3、及び、第４スイッチングトランジスタＴＲ4を更に備えている。第２スイッチングトランジスタＴＲ2にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第３スイッチングトランジスタＴＲ3にあっては、一方のソース／ドレイン領域は第２ノードＮＤ2に接続され、他方のソース／ドレイン領域は第３ノードＮＤ3_Sに接続されている。第４スイッチングトランジスタＴＲ4にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1_Gに接続されている。
表示素子１１は、第５スイッチングトランジスタＴＲ5を更に備えている。駆動トランジスタＴＲDrvの他方のソース／ドレイン領域と発光部ＥＬＰの一端とは、第５スイッチングトランジスタＴＲ5を介して接続されている。
上述した駆動トランジスタＴＲDrv、容量部ＣＰ、第１スイッチングトランジスタＴＲ1ないし第５スイッチングトランジスタＴＲ5によって、発光部ＥＬＰを駆動する駆動回路１２が構成される。
第１スイッチングトランジスタＴＲ1ないし第５スイッチングトランジスタＴＲ5のゲート電極は、それぞれ、第１制御線ＷＳ１ないし第５制御線ＷＳ５に接続されている。第１スイッチングトランジスタＴＲ1ないし第５スイッチングトランジスタＴＲ5の導通状態／非導通状態は、制御線駆動部２３からの信号によって制御される。
容量部ＣＰは、駆動トランジスタＴＲDrvのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）を保持するために用いられる。この場合の「ソース領域」とは、発光部ＥＬＰが発光するときに「ソース領域」として働く側のソース／ドレイン領域を意味する。表示素子１１の発光状態においては、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域（図１において給電線ＤＳに接続されている側）はドレイン領域として働き、他方のソース／ドレイン領域（発光部ＥＬＰの一端側）はソース領域として働く。
表示装置１は、例えばモノクロ表示の表示装置であり、１つの表示素子１１が１つの画素を構成する。制御線駆動部２３からの制御信号によって、表示装置１は行単位で線順次走査される。第ｍ行、第ｎ列目に位置する表示素子１１を、以下、第（ｎ，ｍ）番目の表示素子１１あるいは第（ｎ，ｍ）番目の画素と呼ぶ。また、第ｍ行目の表示素子１１に割り当てられる走査期間（水平走査期間）を、符号Ｈmで表す。また、走査期間Ｈmを基準としてフレームを考えるとき、走査期間Ｈmが属するフレームの直前のフレームにおける走査期間を符号Ｈ’で表し、走査期間Ｈmが属するフレームの直後のフレームにおける走査期間を符号Ｈ”で表す。
表示装置１にあっては、第ｍ行目に配列されたＮ個の画素のそれぞれを構成する表示素子１１が同時に駆動される。換言すれば、行方向に沿って配されたＮ個の表示素子１１にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置１の表示フレームレートをＦＲ（回／秒）と表せば、表示装置１を行単位で線順次走査するときの１行当たりの走査期間（いわゆる水平走査期間）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
表示装置１には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表す映像信号ＤSigが入力される。映像信号ＤSigは、８ビット、１６ビット及び２４ビットなどといった階調ビット数のデジタル信号である。入力される映像信号ＤSigのうち、第（ｎ，ｍ）番目の表示素子１１に対応する映像信号をＤSig(n,m)と表す場合がある。
データ線駆動部２１は、映像信号ＤSigの値に対応した電圧を生成し、データ線ＤＴＬに供給する。映像信号ＤSigに対応する映像信号電圧をＶSigと表す。また、映像信号電圧ＶSigが例えば第（ｎ，ｍ）番目の表示素子１１に対応するものであることを示す場合に、これを映像信号電圧ＶSig(n,m)あるいは映像信号電圧ＶSig_mと表す場合がある。
第１の実施形態において、データ線駆動部２１は、初期化電圧Ｖiniと映像信号電圧ＶSigとをデータ線ＤＴＬに供給する。電源部２２は、駆動電圧Ｖccpを給電線ＤＳに供給する。
発光部ＥＬＰは、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子であって、具体的には、有機エレクトロルミネッセンス素子から構成されている。発光部ＥＬＰは、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。
発光部ＥＬＰの他端（具体的には、カソード電極）には、共通の給電線から電圧Ｖcath（例えば０［ボルト］）が印加される。発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
符号ＣELは、発光部ＥＬＰの容量を表す。尚、発光部ＥＬＰの容量が小さくて表示素子１１を駆動する上で支障を生ずるなどといった場合には、発光部ＥＬＰに対して並列に接続される補助容量ＣSubを設ければよい。以下、補助容量ＣSubが設けられているとして説明するが、これは例示に過ぎない。補助容量ＣSubは省略されていてもよい。
ここで、発光部ＥＬＰやトランジスタなどの配置関係について説明する。図２は、表示部における表示素子を含む部分の模式的な一部断面図である。
トランジスタや容量部は支持体３１上に形成され、発光部ＥＬＰは、例えば、層間絶縁層５０を介して、トランジスタや容量部の上方に形成されている。また、駆動トランジスタＴＲDrvの他方のソース／ドレイン領域は、図示せぬ第５スイッチングトランジスタＴＲ5及びコンタクトホールを介して、発光部ＥＬＰに備えられたアノード電極に接続されている。尚、図２においては、駆動トランジスタＴＲDrvのみを図示する。その他のトランジスタは隠れて見えない。
駆動トランジスタＴＲDrvは、ゲート電極４１、ゲート絶縁層４２、半導体層４３に設けられた一方のソース／ドレイン領域４５Ａ、他方のソース／ドレイン領域４５Ｂ、及び、一方のソース／ドレイン領域４５Ａと他方のソース／ドレイン領域４５Ｂとの間の半導体層４３の部分が該当するチャネル形成領域４４から構成されている。一方、容量部ＣＰを構成する第１キャパシタＣS1と第２キャパシタＣS2は、それぞれ、ゲート絶縁層４２の延在部から構成された誘電体層を挟む一対の電極から成る。例えば、第２キャパシタＣS2は、一方の電極４６、ゲート絶縁層４２の延在部から構成された誘電体層、及び、他方の電極４７から成る。第２キャパシタＣS2は隠れて見えない。
ゲート電極４１、ゲート絶縁層４２の一部、及び、容量部ＣＰを構成する一方の電極４６は、支持体３１上に形成されている。駆動トランジスタＴＲDrvの一方のソース／ドレイン領域４５Ａは配線４８（給電線ＤＳに対応する）に接続されている。駆動トランジスタＴＲDrv及び容量部ＣＰ等は、層間絶縁層５０で覆われており、層間絶縁層５０上に、アノード電極６１、正孔輸送層、発光層、電子輸送層、及び、カソード電極６３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層６２で表した。発光部ＥＬＰが設けられていない層間絶縁層５０の部分の上には、第２層間絶縁層６４が設けられ、第２層間絶縁層６４及びカソード電極６３上には透明な基板３２が配置されており、発光層にて発光した光は、基板３２を通過して、外部に出射される。また、カソード電極６３は、第２層間絶縁層６４、層間絶縁層５０に設けられたコンタクトホール６６，６５を介して、ゲート絶縁層４２の延在部上に設けられた配線４９（電圧Ｖcathを供給する共通の給電線に対応する）に接続されている。
図１に示す駆動トランジスタＴＲDrvは、表示素子１１の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。上述したように、表示素子１１の発光状態においては、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の都合上、以下、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ソース領域に対するゲート電極の電圧（ゲート−ソース間電圧）
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、表示素子１１の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、ドレイン電流Ｉdsが流れているときの発光部ＥＬＰにおける光の強さが制御される。
以上、表示装置１の概要について説明した。上述した説明は、後述する他の実施形態における表示装置についても、基本的には同様である。尚、表示素子の回路構成の差異などについては、各実施形態の説明において詳しく説明する。
次いで、図を参照して、表示装置１の動作について説明する。
図３は、第１の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図４ないし図８は、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
表示装置１の動作の概要は以下の通りである。本開示において、駆動部２０は、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSigを書き込む。駆動部２０は、表示部１０の表示素子１１を順次走査すると共に、連続した複数フレームのうちの一部のフレームにおいて、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる動作を行う。
第１の実施形態にあっては、駆動部２０が、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定した後、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加し且つ第２ノードＮＤ2と第３ノードＮＤ3_Sとを導通させた状態で駆動トランジスタＴＲDrvの一方のソース／ドレイン領域に駆動電圧Ｖccpを印加することによって第２ノードＮＤ2と第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づけることで、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる。第１の実施形態において、初期化電圧Ｖiniは、第１スイッチングトランジスタＴＲ1を介して、データ線ＤＴＬから供給される。
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
Ｖini ：初期化電圧
・・・−３ボルト
Ｖofs ：基準電圧
・・・０ボルト
Ｖccp ：発光部ＥＬＰに電流を流すための駆動電圧
・・・１５ボルト
ＶSig ：映像信号電圧
・・・−２ボルト〜０ボルト
Ｖth ：駆動トランジスタＴＲDrvの閾値電圧
・・・１ボルト
Ｖcath ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・２ボルト
［期間−Ｈ’m-4以前］（図４Ａ参照）
この期間は、図３に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。第５スイッチングトランジスタＴＲ5は導通状態、第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は非導通状態である。図３に図示はされていないが、第１制御線ＷＳ１mないし第４制御線ＷＳ４mはローレベル、第５制御線ＷＳ５mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図３、及び、図４Ｂ参照）
この期間において初期化処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、第５制御線ＷＳ５mをローレベルに切り替える。第５スイッチングトランジスタＴＲ5は非導通状態である。駆動トランジスタＴＲDrvと発光部ＥＬＰとは電気的に切り離されるので、消灯する。また、第１制御線ＷＳ１m、第３制御線ＷＳ３m、及び、第４制御線ＷＳ４mをハイレベルに切り替える。第１スイッチングトランジスタＴＲ1、第３スイッチングトランジスタＴＲ3、及び、第４スイッチングトランジスタＴＲ4は導通状態である。第２制御線ＷＳ２mは従前の状態を維持するので、第２スイッチングトランジスタＴＲ2は非導通状態である。
第１ノードＮＤ1_Gには、導通状態の第４スイッチングトランジスタＴＲ4を介して、基準電圧Ｖofsが印加される。また、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、データ線ＤＴＬから初期化電圧Ｖiniが印加される。第３スイッチングトランジスタＴＲ3が導通状態であるので、第２ノードＮＤ2にも、データ線ＤＴＬから初期化電圧Ｖiniが印加される。容量部ＣＰが保持する電圧は（Ｖofs−Ｖini）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。
［期間−Ｈ’m-2］（図３、図５Ａ、及び、図５Ｂ参照）
この期間において閾値電圧キャンセル処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加し且つ第２ノードＮＤ2と第３ノードＮＤ3_Sとを導通させた状態で駆動トランジスタＴＲDrvの一方のソース／ドレイン領域に駆動電圧Ｖccpを印加することによって第２ノードＮＤ2と第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づける。
具体的には、第１制御線ＷＳ１mをローレベルに切り替え、第５制御線ＷＳ５mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１ノードＮＤ1_Gには第４スイッチングトランジスタＴＲ4を介して基準電圧Ｖofsが印加されている。また、第２ノードＮＤ2と第３ノードＮＤ3_Sとは第３スイッチングトランジスタＴＲ3を介して導通状態である。
容量部ＣＰが保持している電圧は駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えているので、第３ノードＮＤ3_Sには、給電線ＤＳからの電流が駆動トランジスタＴＲDrvを介して流れる。その結果、基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電位に向かって、第３ノードＮＤ3_Sの電位は上昇する。第３ノードＮＤ3_Sと導通状態にある第２ノードＮＤ2の電位も同様に上昇する（図５Ａ参照）。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図５Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差は（Ｖofs−Ｖth）となる。第１ノードＮＤ1_Gの電位はＶofs、第２ノードＮＤ2と第３ノードＮＤ3_Sの電位は共に（Ｖofs−Ｖth）である。従って、第１キャパシタＣS1に電圧Ｖthが保持される。第２キャパシタＣS2は両端が同電位なので保持する電圧は０ボルトである。
尚、説明の便宜上、この期間において駆動トランジスタＴＲDrvは非導通状態に達しているとして説明するが、本開示はこれに限るものではない。駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達するより前に当該期間が終了する態様であってもよい。
［期間−Ｈ’m-1］（図３、及び、図６Ａ参照）
この期間は、次の書込み処理を行う直前の期間であって、書込み待ちの期間である。第３制御線ＷＳ３m、第４制御線ＷＳ４m、及び、第５制御線ＷＳ５mをローレベルに切り替える。第３スイッチングトランジスタＴＲ3、第４スイッチングトランジスタＴＲ4、及び、第５スイッチングトランジスタＴＲ5は非導通状態となる。また、第１制御線ＷＳ１mと第２制御線ＷＳ２mは従前の状態を維持する。第１スイッチングトランジスタＴＲ1ないし第５スイッチングトランジスタＴＲ5は非導通状態である。［期間−Ｈ’m-2］において駆動トランジスタＴＲDrvは非導通状態に達していれば、実質上、第１ノードＮＤ1_G、第２ノードＮＤ2、第３ノードＮＤ3_Sの電位は変化しない（図６Ａ参照）。尚、この期間は省略されてもよい。
［期間−Ｈm］（図３、及び、図６Ｂ参照）
データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は導通状態となる。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈ’m-1］において、第１ノードＮＤ1_Gの電位はＶofs、第２ノードＮＤ2の電位は（Ｖofs−Ｖth）であり、第１キャパシタＣS1には電圧Ｖthが保持されている。第２スイッチングトランジスタＴＲ2が導通状態になると、第２ノードＮＤ2には基準電圧Ｖofsが印加される。従って、第２ノードＮＤ2の電位は、（Ｖofs−Ｖth）からＶofsに変わる。ここで、第４スイッチングトランジスタＴＲ4は非導通状態であるので、寄生容量などの影響が無視できるとすれば、第１キャパシタＣS1は電圧Ｖthを保持した従前の状態を維持する。従って、第１ノードＮＤ1_Gの電位は、Ｖofsから（Ｖofs＋Ｖth）となる。また、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈm+1］（図３、及び、図７Ａ参照）
この期間から、次のフレームにおける第ｍ行目の走査期間Ｈ”mの直前の走査期間［期間−Ｈm-1］の始期までが、発光期間となる。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをローレベルに切り替えると共に、第５制御線ＷＳ５mをハイレベルに切り替える。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第５スイッチングトランジスタＴＲ5が導通状態であるので、駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖth＋Ｖofs−ＶSig_m）となる。また、駆動トランジスタＴＲDrvの一端のソース／ドレイン領域には駆動電圧Ｖccpが印加されているので、駆動トランジスタＴＲDrvと第５スイッチングトランジスタＴＲ5を介して、発光部ＥＬＰに向かって電流が流れ第３ノードＮＤ3_Sの電位が上昇する。このとき、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDrvのゲート電極に生ずる。基本的には、ゲート−ソース間電圧Ｖgsを保つように第１ノードＮＤ1_Gの電位が上昇する。
また、第３ノードＮＤ3_Sの電位が上昇し、（Ｖth-EL＋Ｖcath）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、Ｖgsは（Ｖth＋Ｖofs−ＶSig_m）であるので、ドレイン電流Ｉdsは、以下の式（２）のように表すことができる。
Ｉds＝ｋ・μ・（Ｖofs−ＶSig_m）2 （２）
従って、発光部ＥＬＰを流れる電流Ｉdsは、駆動トランジスタＴＲDrvの閾値電圧Ｖthには依存しない。即ち、表示素子１１の駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響がキャンセルされているので、輝度ムラが軽減される。
［期間−Ｈm-1］（図３、及び、図７Ｂ参照）
この期間は、次の書込み処理を行う直前の期間である。既に第１キャパシタＣS1には電圧Ｖthが保持されているので、上述した［期間−Ｈ’m-3］と［期間−Ｈ’m-2］とに対応する動作は省略されている。
具体的には、第２制御線ＷＳ２mをハイレベルに切り替えると共に、第５制御線ＷＳ５mをローレベルに切り替える。第２スイッチングトランジスタＴＲ2は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第５スイッチングトランジスタＴＲ5が非導通状態であるので、発光部ＥＬＰに電流は流れない。従って、発光部ＥＬＰは消灯する。また、第２ノードＮＤ2に基準電圧Ｖofsが印加されるので、第２ノードＮＤ2の電位は低下しＶofsとなる。第１ノードＮＤ1_Gは浮遊状態であるので、第１ノードＮＤ1_Gの電位は２ノードＮＤ2の電位変化に倣って低下する。第１キャパシタＣS1は電圧Ｖthを保持した状態を保つ。尚、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）から更にある程度低下した電位となる。
［期間−Ｈ”m］（図３、及び、図８Ａ参照）
この期間から次のフレームが開始する。データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は導通状態となる。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈm-1］において、第２ノードＮＤ2の電位がＶofsの状態で、第１キャパシタＣS1には電圧Ｖthが保持されている。そして、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈ”m+1］（図３、及び、図８Ｂ参照）
この期間から、次のフレーム発光期間が開始する。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをローレベルに切り替えると共に、第５制御線ＷＳ５mをハイレベルに切り替える。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。具体的な動作は、上述した［期間−Ｈm+1］において説明した動作と同様であるので、説明を省略する。
以上説明したように、或るフレームにおいて第１キャパシタＣS1に閾値電圧Ｖthを保持する動作が行われていれば、その後のフレームにおいてその動作を省略することができる。従って、駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる。
尚、［期間−Ｈ’m-3］〜［期間−Ｈ’m-1］において説明した動作を２フレームにつき一回行うといった構成であってもよいし、５ないし１０フレームにつき１回行うといった構成であってもよい。消費電力を減らすといった観点からは、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる動作を行うフレームの頻度を減らすことが好ましい。一方、第１キャパシタＣS1に保持させた電圧はリークなどにより変化する。従って、輝度ムラの低減といった観点からは、ある程度の頻度で行うことが好ましい。どのような頻度で行うかは、表示装置の仕様などに応じて適宜設定すればよい。後述する他の実施形態においても同様である。
［第２の実施形態］
第２の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
第１の実施形態において、初期化電圧Ｖiniは、第１スイッチングトランジスタＴＲ1を介して、データ線ＤＴＬnから供給される構成であった。これに対し、第２の実施形態にあっては、初期化電圧Ｖiniは、駆動トランジスタＴＲDrvを介して、給電線ＤＳから供給される。以上の点が、第１の実施形態と主に相違する。
第２の実施形態に係る表示装置２の模式図は、図１において表示装置１を表示装置２と読み替えればよい。尚、駆動部の動作は第１の実施形態の動作と相違するものの構成が大きく相違するものではないので、駆動部の構成要素には同じ符号を用いる。後述する他の実施形態においても同様である。
第２の実施形態において、データ線駆動部２１は、映像信号電圧ＶSigをデータ線ＤＴＬnに供給する。電源部２２は、初期化電圧Ｖiniと駆動電圧Ｖccpとを給電線ＤＳに供給する。
図９は、第２の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図１０は、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4以前］（図１０Ａ参照）
この期間は、図９に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。給電線ＤＳmには駆動電圧Ｖccpが供給されている。第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は非導通状態、第５スイッチングトランジスタＴＲ5は導通状態である。図９に図示はされていないが、第１制御線ＷＳ１mないし第４制御線ＷＳ４mはローレベル、第５制御線ＷＳ５mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図９、及び、図１０Ｂ参照）
この期間において初期化処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、給電線ＤＳmに供給される電圧を初期化電圧Ｖiniに切り替える。また、第３制御線ＷＳ３m、及び、第４制御線ＷＳ４mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第３スイッチングトランジスタＴＲ3ないし第５スイッチングトランジスタＴＲ5は導通状態である。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は非導通状態である。
第２ノードＮＤ2と第３ノードＮＤ3_Sとは第３スイッチングトランジスタＴＲ3を介して導通状態である。第１ノードＮＤ1_Gには第４スイッチングトランジスタＴＲ4を介して基準電圧Ｖofsが印加される。第５スイッチングトランジスタＴＲ5は導通状態である。
駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは閾値電圧Ｖthを超えている。従って、第３ノードＮＤ3_S、及び、第３ノードＮＤ3_Sと導通状態にある第２ノードＮＤ2には、駆動トランジスタＴＲDrvと第５スイッチングトランジスタＴＲ5を介して、給電線ＤＳmから初期化電圧Ｖiniが印加される。容量部ＣＰが保持する電圧は（Ｖofs−Ｖini）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。また、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）を超えないので、発光部ＥＬＰは消灯する。
図９に示す［期間−Ｈ’m-2］以降の動作は、第１の実施形態において説明した動作と同様であるので、説明を省略する。
［第３の実施形態］
第３の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
上述した第１の実施形態および第２の実施形態にあっては、駆動トランジスタＴＲDrvと発光部ＥＬＰとは、スイッチングトランジスタを介して接続されている。電流がスイッチングトランジスタを流れることによっても電力が消費されるので、表示装置の省電力化を図るといった観点からは、駆動トランジスタＴＲDrvと発光部ＥＬＰとを直接に接続するといった構成が好ましい。第３の実施形態は、駆動トランジスタＴＲDrvと発光部ＥＬＰとは直接に接続された構成である。
図１１は、第３の実施形態に係る表示装置の概念図である。
表示装置３も、表示素子１１が配置された表示部１０と表示部１０を駆動する駆動部２０とを備えている。第２の実施形態において、データ線駆動部２１は、映像信号電圧ＶSigをデータ線ＤＴＬに供給する。電源部２２は、初期化電圧Ｖiniと駆動電圧Ｖccpを給電線ＤＳに供給する。
表示素子１１の容量部ＣＰ、駆動トランジスタＴＲDrv、及び、第１スイッチングトランジスタＴＲ1の構成は、第１の実施形態において説明したのと同様であるので、説明を省略する。
第３の実施形態においても、駆動部２０が、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定した後、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加し且つ第２ノードＮＤ2と第３ノードＮＤ3_Sとを導通させた状態で駆動トランジスタＴＲDrvの一方のソース／ドレイン領域に駆動電圧Ｖccpを印加することによって第２ノードＮＤ2と第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づけることで、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる。
第３の実施形態において、表示素子１１は、第２スイッチングトランジスタＴＲ2、第３スイッチングトランジスタＴＲ3、第４スイッチングトランジスタＴＲ4、及び、第５スイッチングトランジスタＴＲ5を更に備えている。第２スイッチングトランジスタＴＲ2にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第３スイッチングトランジスタＴＲ3にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1_Gに接続されている。第２ノードＮＤ2は、第４スイッチングトランジスタＴＲ4を介して、駆動トランジスタＴＲDrvの他方のソース／ドレイン領域および発光部ＥＬＰの一端と接続されている。第３ノードＮＤ3_Sは、第５スイッチングトランジスタＴＲ5を介して、駆動トランジスタＴＲDrvの他方のソース／ドレイン領域および発光部ＥＬＰの一端と接続されている。基準電圧Ｖofsは、第３スイッチングトランジスタＴＲ3が導通状態とされることによって第１ノードＮＤ1_Gに印加される。初期化電圧Ｖiniは給電線ＤＳから供給されると共に、導通状態の第４スイッチングトランジスタＴＲ4及び第５スイッチングトランジスタＴＲ5を介して、第２ノードＮＤ2と第３ノードＮＤ3_Sとに印加される。
次いで、図を参照して、表示装置３の動作について説明する。
図１２は、第３の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図１３ないし図１７は、第３の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4以前］（図１３Ａ参照）
この期間は、図１２に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。給電線ＤＳmには駆動電圧Ｖccpが供給されている。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。図１２に図示はされていないが、第１制御線ＷＳ１mないし第４制御線ＷＳ４mはローレベル、第５制御線ＷＳ５mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図１２、及び、図１３Ｂ参照）
この期間において初期化処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、給電線ＤＳmに供給される電圧を初期化電圧Ｖiniに切り替える。また、第３制御線ＷＳ３mないし第４制御線ＷＳ４mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第３スイッチングトランジスタＴＲ3ないし第５スイッチングトランジスタＴＲ5は導通状態である。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は非導通状態である。
第１ノードＮＤ1_Gには、第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加される。駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは閾値電圧Ｖthを超えている。従って、第２ノードＮＤ2には、第４スイッチングトランジスタＴＲ4を介して、給電線ＤＳmから初期化電圧Ｖiniが印加される。同様に、第３ノードＮＤ3_Sには、第５スイッチングトランジスタＴＲ5を介して、給電線ＤＳmから初期化電圧Ｖiniが印加される。容量部ＣＰが保持する電圧は（Ｖofs−Ｖini）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。また、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）を超えないので、発光部ＥＬＰは消灯する。
［期間−Ｈ’m-2］（図１２、図１４Ａ、及び、図１４Ｂ参照）
この期間において閾値電圧キャンセル処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加し且つ第２ノードＮＤ2と第３ノードＮＤ3_Sとを導通させた状態で駆動トランジスタＴＲDrvの一方のソース／ドレイン領域に駆動電圧Ｖccpを印加することによって第２ノードＮＤ2と第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づける。
具体的には、給電線ＤＳmに供給される電圧を駆動電圧Ｖccpに切り替える。制御線は従前の状態を維持する。
第１ノードＮＤ1_Gには第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加されている。容量部ＣＰが保持している電圧は駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えているので、第３ノードＮＤ3_Sには、給電線ＤＳmからの電流が駆動トランジスタＴＲDrvを介して流れる。その結果、基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電位に向かって、第３ノードＮＤ3_Sの電位は上昇する。第３ノードＮＤ3_Sと導通状態にある第２ノードＮＤ2の電位も同様に上昇する（図１４Ａ参照）。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図１４Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差は（Ｖofs−Ｖth）となる。第１ノードＮＤ1_Gの電位はＶofs、第２ノードＮＤ2と第３ノードＮＤ3_Sの電位は共に（Ｖofs−Ｖth）である。従って、第１キャパシタＣS1に電圧Ｖthが保持される。第２キャパシタＣS2は両端が同電位なので保持する電圧は０ボルトである。
尚、説明の便宜上、この期間において駆動トランジスタＴＲDrvは非導通状態に達しているとして説明するが、本開示はこれに限るものではない。駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達するより前に当該期間が終了する態様であってもよい。
［期間−Ｈ’m-1］（図１２、及び、図１５Ａ参照）
この期間は、次の書込み処理を行う直前の期間であって、書込み待ちの期間である。第３制御線ＷＳ３mと第５制御線ＷＳ５mをローレベルに切り替える。他の制御線は従前の状態を維持する。第４スイッチングトランジスタＴＲ4は導通状態であり、他のスイッチングトランジスタは非導通状態である。［期間−Ｈ’m-2］において駆動トランジスタＴＲDrvは非導通状態に達していれば、実質上、第１ノードＮＤ1_G、第２ノードＮＤ2、第３ノードＮＤ3_Sの電位は変化しない（図１４Ｂ参照）。尚、この期間は省略されてもよい。
［期間−Ｈm］（図１２、及び、図１５Ｂ参照）
データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は導通状態となる。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈ’m-1］において、第１ノードＮＤ1_Gの電位はＶofs、第２ノードＮＤ2の電位は（Ｖofs−Ｖth）であり、第１キャパシタＣS1には電圧Ｖthが保持されている。第２スイッチングトランジスタＴＲ2が導通状態になると、第２ノードＮＤ2には基準電圧Ｖofsが印加される。従って、第２ノードＮＤ2の電位は、（Ｖofs−Ｖth）からＶofsに変わる。ここで、第３スイッチングトランジスタＴＲ3は非導通状態であるので、寄生容量などの影響が無視できるとすれば、第１キャパシタＣS1は電圧Ｖthを保持した従前の状態を維持する。従って、第１ノードＮＤ1_Gの電位は、Ｖofsから（Ｖofs＋Ｖth）となる。また、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈm+1］（図１２、及び、図１６Ａ参照）
この期間から、次のフレームにおける第ｍ行目の走査期間Ｈ”mの直前の走査期間［期間−Ｈm-1］の始期までが、発光期間となる。
具体的には、第１制御線ＷＳ１m、第２制御線ＷＳ２m及び第４制御線ＷＳ４mをローレベルに切り替えると共に、第５制御線ＷＳ５mをハイレベルに切り替える。第３制御線ＷＳ３mは従前の状態を維持する。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第５スイッチングトランジスタＴＲ5が導通状態であるので、駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖth＋Ｖofs−ＶSig_m）となる。また、駆動トランジスタＴＲDrvの一端のソース／ドレイン領域には駆動電圧Ｖccpが印加されているので、駆動トランジスタＴＲDrvを介して、発光部ＥＬＰに向かって電流が流れ第３ノードＮＤ3_Sの電位が上昇する。このとき、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDrvのゲート電極に生ずる。基本的には、ゲート−ソース間電圧Ｖgsを保つように第１ノードＮＤ1_Gの電位が上昇する。
また、第３ノードＮＤ3_Sの電位が上昇し、（Ｖth-EL＋Ｖcath）を超えるので、発光部ＥＬＰは発光を開始する。第１の実施形態において説明したのと同様に、発光部ＥＬＰを流れる電流Ｉdsは上記の式（２）で表されるので、駆動トランジスタＴＲDrvの閾値電圧Ｖthには依存しない。即ち、表示素子１１の駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響がキャンセルされているので、輝度ムラが軽減される。
［期間−Ｈm-1］（図１２、及び、図１６Ｂ参照）
この期間は、次の書込み処理を行う直前の期間である。既に第１キャパシタＣS1には電圧Ｖthが保持されているので、上述した［期間−Ｈ’m-3］と［期間−Ｈ’m-2］とに対応する動作は省略されている。
具体的には、第２制御線ＷＳ２mをハイレベルに切り替えると共に、第５制御線ＷＳ５mをローレベルに切り替える。第２スイッチングトランジスタＴＲ2は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第２ノードＮＤ2に基準電圧Ｖofsが印加されるので、第２ノードＮＤ2の電位は低下しＶofsとなる。第１ノードＮＤ1_Gと第３ノードＮＤ3_Sは浮遊状態であるので、これらの電位も第２ノードＮＤ2の電位変化に倣って低下する。第１キャパシタＣS1は電圧Ｖthを保持した状態を保つ。
［期間−Ｈ”m］（図１２、及び、図１７Ａ参照）
この期間から次のフレームが開始する。データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈm-1］において、第２ノードＮＤ2の電位がＶofsの状態で、第１キャパシタＣS1には電圧Ｖthが保持されている。そして、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈ”m+1］（図１２、及び、図１７Ｂ参照）
この期間から、次のフレーム発光期間が開始する。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをローレベルに切り替えると共に、第５制御線ＷＳ５mをハイレベルに切り替える。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。具体的な動作は、上述した［期間−Ｈm+1］において説明した動作と同様であるので、説明を省略する。
以上説明したように、第３の実施形態においても、或るフレームにおいて第１キャパシタＣS1に閾値電圧Ｖthを保持する動作が行われていれば、その後のフレームにおいてその動作を省略することができる。従って、駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる。
［第４の実施形態］
第４の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
表示装置の構成は、表示素子を構成するトランジスタの数や、制御線の数が増えるほど複雑になる。省電力化やローコスト化といった観点からは、表示素子を構成するトランジスタの数は少ないほど好ましい。また、トランジスタを制御するための制御線を共通化することが好ましい。第３の実施形態では、第１の実施形態ないし第３の実施形態と比較して、トランジスタの個数や制御線の数が減っている。特に、制御線はその一部が共通化されており、第２制御線ＷＳ２が省略されている。
図１８は、第４の実施形態に係る表示装置の概念図である。
表示装置４も、表示素子１１が配置された表示部１０と表示部１０を駆動する駆動部２０とを備えている。第４の実施形態において、データ線駆動部２１は、映像信号電圧ＶSigと初期化電圧Ｖiniとをデータ線ＤＴＬに供給する。電源部２２は、駆動電圧Ｖccpを給電線ＤＳに供給する。
表示素子１１の容量部ＣＰ、駆動トランジスタＴＲDrv、及び、第１スイッチングトランジスタＴＲ1の構成は、第１の実施形態において説明したのと同様であるので、説明を省略する。
第４の実施形態においては、駆動部２０が、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定した後、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加した状態で駆動トランジスタＴＲDrvの一方のソース／ドレイン領域に駆動電圧Ｖccpを印加することによって第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づけることで、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる。
第４の実施形態において、表示素子１１は、第２スイッチングトランジスタＴＲ2、第３スイッチングトランジスタＴＲ3、及び、第４スイッチングトランジスタＴＲ4を更に備えている。第２スイッチングトランジスタＴＲ2にあっては、一方のソース／ドレイン領域には初期化電圧Ｖiniが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第３スイッチングトランジスタＴＲ3にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1_Gに接続されている。駆動トランジスタＴＲDrvの他方のソース／ドレイン領域と発光部ＥＬＰの一端とは、第４スイッチングトランジスタＴＲ4を介して接続されている。基準電圧Ｖofsは、第３スイッチングトランジスタＴＲ3が導通状態とされることによって第１ノードＮＤ1_Gに印加される。初期化電圧Ｖiniは、第２スイッチングトランジスタＴＲ2が導通状態とされることによって第２ノードＮＤ2_Gに印加される。第２スイッチングトランジスタＴＲ2の導通状態／非導通状態は、第１スイッチングトランジスタＴＲ1と共通の制御線、即ち、第１制御線ＷＳ１によって制御される。
次いで、図を参照して、表示装置４の動作について説明する。
図１９は、第４の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図２０ないし図２４は、第４の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4以前］（図２０Ａ参照）
この期間は、図１９に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。給電線ＤＳmには駆動電圧Ｖccpが供給されている。第１スイッチングトランジスタＴＲ1ないし第３スイッチングトランジスタＴＲ3は非導通状態である。第４スイッチングトランジスタＴＲ4は導通状態である。図１９に図示はされていないが、第１制御線ＷＳ１m及び第３制御線ＷＳ３mはローレベルである。第４制御線ＷＳ４mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図１９、及び、図２０Ｂ参照）
この期間において初期化処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加すると共に第２ノードＮＤ2と第３ノードＮＤ3_Sとに初期化電圧Ｖiniを印加することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、データ線ＤＴＬnに初期化電圧Ｖiniを供給する。また、第１制御線ＷＳ１m、第３制御線ＷＳ３mをハイレベルに切り替え、第４制御線ＷＳ４mをローレベルに切り替える。第１スイッチングトランジスタＴＲ1ないし第３スイッチングトランジスタＴＲ3は導通状態である。第４スイッチングトランジスタＴＲ4は非導通状態である。
第４スイッチングトランジスタＴＲ4が非導通状態であるので、駆動トランジスタＴＲDrvを介した電流は、発光部ＥＬＰに流れない。第１ノードＮＤ1_Gには、第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加される。第２ノードＮＤ2には、第２スイッチングトランジスタＴＲ2を介して初期化電圧Ｖiniが印加される。第３ノードＮＤ3_Sには、第１スイッチングトランジスタＴＲ1を介して、データ線ＤＴＬnから初期化電圧Ｖiniが印加される。容量部ＣＰが保持する電圧は（Ｖofs−Ｖini）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。また、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）を超えないので、発光部ＥＬＰは消灯状態を維持する。
［期間−Ｈ’m-2］（図１９、図２１Ａ、及び、図２１Ｂ参照）
この期間において閾値電圧キャンセル処理を行う。即ち、第１ノードＮＤ1_Gに基準電圧Ｖofsを印加した状態で駆動トランジスタＴＲDrvの一方のソース／ドレイン領域に駆動電圧Ｖccpを印加することによって第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づけることで、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる。
具体的には、第１制御線ＷＳ１mをローレベルに切り替え、第４制御線ＷＳ４mをハイレベルに切り替える。第３制御線ＷＳ３mは従前の状態を維持する。第３スイッチングトランジスタＴＲ3と第４スイッチングトランジスタＴＲ4は導通状態である。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は非導通状態である。
第１ノードＮＤ1_Gには第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加されている。容量部ＣＰが保持している電圧は駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えているので、第３ノードＮＤ3_Sには、給電線ＤＳmからの電流が駆動トランジスタＴＲDrvを介して流れる。その結果、基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電位に向かって、第３ノードＮＤ3_Sの電位は上昇する。（図２１Ａ参照）。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図２１Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差は（Ｖofs−Ｖth）となる。第１ノードＮＤ1_Gの電位はＶofs、第３ノードＮＤ3_Sの電位は（Ｖofs−Ｖth）である。
尚、説明の便宜上、この期間において駆動トランジスタＴＲDrvは非導通状態に達しているとして説明するが、本開示はこれに限るものではない。駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達するより前に当該期間が終了する態様であってもよい。
［期間−Ｈ’m-3］から［期間−Ｈ’m-2］における第３ノードＮＤ3_Sの電位変化をΔＶND3_Sと表せば、ΔＶs、Ｖth、Ｖofs、Ｖofsの関係は、以下の式（３）のように表される。また、同時期における第２ノードＮＤ2の電位変化をΔＶND2と表せば、ΔＶND2は、以下の式（４）のように表される。
Ｖth＝Ｖofs−Ｖini−ΔＶs （３）
ΔＶND2＝ΔＶs・ＣS1／（ＣS1＋ＣS2） （４）
そして、第２キャパシタＣS2に保持される電圧をＶth’と表せば、Ｖth’は、以下の式（５）のように表される。
Ｖth’＝Ｖofs−Ｖini−ΔＶND2 （５）
式（３）と式（４）から分かるように、ΔＶND2はＶthに応じて定まる電圧である。従って、第２キャパシタＣS2には閾値電圧Ｖthに応じた電圧が保持される。
［期間−Ｈ’m-1］（図１９、及び、図２２Ａ参照）
この期間は、次の書込み処理を行う直前の期間であって、書込み待ちの期間である。第３制御線ＷＳ３mと第４制御線ＷＳ４mをローレベルに切り替え、第１制御線ＷＳ１mは従前の状態を維持する。第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は非導通状態である。［期間−Ｈ’m-2］において駆動トランジスタＴＲDrvは非導通状態に達していれば、実質上、第１ノードＮＤ1_G、第２ノードＮＤ2、第３ノードＮＤ3_Sの電位は変化しない。尚、この期間は省略されてもよい。
［期間−Ｈm］（図１９、及び、図２２Ｂ参照）
データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈ’m-1］において、第１ノードＮＤ1_Gの電位はＶofs、第３ノードＮＤ3_Sの電位は（Ｖofs−Ｖth）であり、第１キャパシタＣS1には電圧Ｖth’が保持されている。第２スイッチングトランジスタＴＲ2が導通状態になると、第２ノードＮＤ2には基準電圧Ｖofsが印加される。従って、第２ノードＮＤ2の電位は、（Ｖofs−Ｖth’）からＶofsに変わる。ここで、第３スイッチングトランジスタＴＲ3は非導通状態であるので、寄生容量などの影響が無視できるとすれば、第１キャパシタＣS1は電圧Ｖth’を保持した従前の状態を維持する。従って、第１ノードＮＤ1_Gの電位は、Ｖofsから（Ｖofs＋Ｖth’）となる。また、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth’＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈm+1］（図１９、及び、図２３Ａ参照）
この期間から、次のフレームにおける第ｍ行目の走査期間Ｈ”mの直前の走査期間［期間−Ｈm-1］の始期までが、発光期間となる。
具体的には、第１制御線ＷＳ１mをローレベルに切り替えると共に、第４制御線ＷＳ４mをハイレベルに切り替える。第３制御線ＷＳ３mは従前の状態を維持する。第４スイッチングトランジスタＴＲ4は導通状態であり、他のスイッチングトランジスタは非導通状態である。
駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖth’＋Ｖofs−ＶSig_m）となる。また、駆動トランジスタＴＲDrvの一端のソース／ドレイン領域には駆動電圧Ｖccpが印加されているので、駆動トランジスタＴＲDrvを介して、発光部ＥＬＰに向かって電流が流れ第３ノードＮＤ3_Sの電位が上昇する。このとき、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDrvのゲート電極に生ずる。基本的には、ゲート−ソース間電圧Ｖgsを保つように第１ノードＮＤ1_Gの電位が上昇する。
また、第３ノードＮＤ3_Sの電位が上昇し、（Ｖth-EL＋Ｖcath）を超えるので、発光部ＥＬＰは発光を開始する。発光部ＥＬＰを流れる電流Ｉdsは下記の式（６）で表される。
Ｉds＝ｋ・μ・（Ｖofs−ＶSig_m−（Ｖth−Ｖth’））2 （６）
従って、表示素子１１の駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響がある程度はキャンセルされているので、輝度ムラが軽減される。
［期間−Ｈm-1］（図１９、及び、図２３Ｂ参照）
この期間は、次の書込み処理を行う直前の期間である。既に第１キャパシタＣS1には電圧Ｖth’が保持されているので、上述した［期間−Ｈ’m-3］と［期間−Ｈ’m-2］とに対応する動作は省略されている。
具体的には、第４制御線ＷＳ４mをローレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は非導通状態である。
第４スイッチングトランジスタＴＲ4が非導通状態のため、駆動トランジスタＴＲDrvを介した電流は発光部ＥＬＰに流れない。従って、発光部ＥＬＰは消灯する。また、第３ノードＮＤ3_Sの電位は、（Ｖth-EL＋Ｖcath）まで低下する。第１ノードＮＤ1_Gと第２ノードＮＤ2は浮遊状態であるので、これらの電位も第３ノードＮＤ3_Sの電位変化に倣って低下する。第１キャパシタＣS1は電圧Ｖth’を保持した状態を保つ。
［期間−Ｈ”m］（図１９、及び、図２４Ａ参照）
この期間から次のフレームが開始する。データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈm-1］において、第１キャパシタＣS1には電圧Ｖth’が保持されている。そして、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth’＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈ”m+1］（図１９、及び、図２４Ｂ参照）
この期間から、次のフレーム発光期間が開始する。
具体的には、第１制御線ＷＳ１mをローレベルに切り替えると共に、第４制御線ＷＳ４mをハイレベルに切り替える。第２制御線ＷＳ２mは従前の状態を維持する。第４スイッチングトランジスタＴＲ4は導通状態であり、他のスイッチングトランジスタは非導通状態である。具体的な動作は、上述した［期間−Ｈm+1］において説明した動作と同様であるので、説明を省略する。
以上説明したように、第４の実施形態においても、或るフレームにおいて第１キャパシタＣS1に閾値電圧Ｖthを保持する動作が行われていれば、その後のフレームにおいてその動作を省略することができる。従って、駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる。
更に、表示素子を構成するトランジスタの数や、制御線の本数が少なくなっているので、表示装置の高精細度化にも適している。
［第５の実施形態］
第５の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
上述した第１の実施形態ないし第４の実施形態は、第１キャパシタＣS1に電圧を保持させる際に、第３ノードＮＤ3_Sの電位を基準電圧Ｖofsから駆動トランジスタＴＲDrvの閾値電圧Ｖthを減じた電圧に近づけるといった構成であった。これに対し、第５の実施形態は、第１キャパシタＣS1に電圧を保持させる際に、第１ノードＮＤ1_Gの電位を基準電圧Ｖofsに駆動トランジスタＴＲDrvの閾値電圧Ｖthを加えた電位に近づけるといった構成である。
図２５は、第５の実施形態に係る表示装置の概念図である。
表示装置５も、表示素子１１が配置された表示部１０と表示部１０を駆動する駆動部２０とを備えている。第５の実施形態において、データ線駆動部２１は、映像信号電圧ＶSigをデータ線ＤＴＬに供給する。電源部２２は、駆動電圧Ｖccpを給電線ＤＳに供給する。
表示素子１１の容量部ＣＰ、駆動トランジスタＴＲDrv、及び、第１スイッチングトランジスタＴＲ1の構成は、第１の実施形態において説明したのと同様であるので、説明を省略する。
第５の実施形態においては、駆動部２０が、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加すると共に、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域を導通させた状態で給電線ＤＳから駆動電圧Ｖccpを供給することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定した後、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加した状態で、給電線ＤＳと駆動トランジスタＴＲDrvとの接続を遮断することによって、第１ノードＮＤ1_Gの電位を基準電圧Ｖofsに駆動トランジスタＴＲDrvの閾値電圧Ｖthを加えた電位に近づけることで、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる。
第５の実施形態において、表示素子１１は、第２スイッチングトランジスタＴＲ2、第３スイッチングトランジスタＴＲ3、第４スイッチングトランジスタＴＲ4、及び、第５スイッチングトランジスタＴＲ5を更に備えている。第２スイッチングトランジスタＴＲ2にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第３スイッチングトランジスタＴＲ3にあっては、一方のソース／ドレイン領域は第２ノードＮＤ2に接続され、他方のソース／ドレイン領域は第３ノードＮＤ3_Sに接続されている。第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタＴＲ4を介して接続されている。給電線ＤＳと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域との間は、第５スイッチングトランジスタＴＲ5を介して接続されている。基準電圧Ｖofsは、第２スイッチングトランジスタＴＲ2及び第３スイッチングトランジスタＴＲ3が導通状態とされることによって、第２ノードＮＤ2及び第３ノードＮＤ3_Sに印加される。第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは、第４スイッチングトランジスタＴＲ4が導通状態とされることによって導通状態とされる。給電線ＤＳと駆動トランジスタＴＲDrvとの接続は、第５スイッチングトランジスタＴＲ5を非導通状態とすることによって遮断される。
次いで、図を参照して、表示装置５の動作について説明する。
図２６は、第５の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図２７ないし図３１は、第５の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4以前］（図２７Ａ参照）
この期間は、図２６に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。給電線ＤＳmには駆動電圧Ｖccpが供給されている。第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は非導通状態、第５スイッチングトランジスタＴＲ5は導通状態である。図２６に図示はされていないが、第１制御線ＷＳ１mないし第４制御線ＷＳ４mはローレベル、第５制御線ＷＳ５mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図２６、及び、図２７Ｂ参照）
この期間において初期化処理を行う。即ち、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加すると共に、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域を導通させた状態で給電線ＤＳmから駆動電圧Ｖccpを供給することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、第２制御線ＷＳ２mないし第４制御線ＷＳ４mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2ないし第５スイッチングトランジスタＴＲ5は導通状態である。第１スイッチングトランジスタＴＲ1は非導通状態である。
第２ノードＮＤ2と第３ノードＮＤ3_Sとは第３スイッチングトランジスタＴＲ3を介して導通状態である。第２ノードＮＤ2と第３ノードＮＤ3_Sには、第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加される。また、第１ノードＮＤ1_Gには、第４スイッチングトランジスタＴＲ4を介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。従って、容量部ＣＰが保持する電圧は（Ｖccp−Ｖofs）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。
尚、発光部ＥＬＰの一端には、第５スイッチングトランジスタＴＲ5と駆動トランジスタＴＲDrvを介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。従って、発光部ＥＬＰが意図せぬ発光をすることも考えられる。しかし、発光部ＥＬＰの一端は第３ノードＮＤ3_Sに接続されているため、第５スイッチングトランジスタＴＲ5、駆動トランジスタＴＲDrv、第３スイッチングトランジスタＴＲ3、第２スイッチングトランジスタＴＲ2を介して、貫通電流の経路が形成される。発光部ＥＬＰの閾値電圧Ｖth-ELなどを考慮すると、電流は概ね貫通電流の経路に流れると考えられる。
［期間−Ｈ’m-2］（図２６、図２８Ａ、及び、図２８Ｂ参照）
この期間において閾値電圧キャンセル処理を行う。即ち、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加した状態で、給電線ＤＳmと駆動トランジスタＴＲDrvとの接続を遮断することによって、第１ノードＮＤ1_Gの電位を基準電圧Ｖofsに駆動トランジスタＴＲDrvの閾値電圧Ｖthを加えた電位に近づける。
具体的には、第５制御線ＷＳ５mをローレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2ないし第４スイッチングトランジスタＴＲ4は導通状態である。第１スイッチングトランジスタＴＲ1及び第５スイッチングトランジスタＴＲ5は非導通状態である。
第２ノードＮＤ2には第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加され、第３ノードＮＤ3_Sには、第２スイッチングトランジスタＴＲ2と第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加されている。
第５スイッチングトランジスタＴＲ5が非導通状態であるので、給電線ＤＳmと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは電気的に切り離されている。駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖccp−Ｖofs）であり、閾値電圧Ｖthを超えている。そして、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは、第４スイッチングトランジスタＴＲ4によって導通している。駆動トランジスタＴＲDrvを介して第１ノードＮＤ1_Gから電流が流れ、第１ノードＮＤ1_Gの電位は低下する（図２８Ａ）。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図２８Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差はＶthとなる。第２ノードＮＤ2と第３ノードＮＤ3_Sの電位はＶofsであるので、第１ノードＮＤ1_Gの電位は（Ｖofs＋Ｖth）である。従って、第１キャパシタＣS1に電圧Ｖthが保持される。第２キャパシタＣS2は両端が同電位なので保持する電圧は０ボルトである。
尚、説明の便宜上、この期間において駆動トランジスタＴＲDrvは非導通状態に達しているとして説明するが、本開示はこれに限るものではない。駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達するより前に当該期間が終了する態様であってもよい。
［期間−Ｈ’m-1］（図２６、及び、図２９Ａ参照）
この期間は、次の書込み処理を行う直前の期間であって、書込み待ちの期間である。第３制御線ＷＳ３mと第４制御線ＷＳ４mをローレベルに切り替え、他の制御線は従前の状態を維持する。
第２スイッチングトランジスタＴＲ2は導通状態、第１スイッチングトランジスタＴＲ1、第４スイッチングトランジスタＴＲ4及び第５スイッチングトランジスタＴＲ5は非導通状態である。［期間−Ｈ’m-2］において駆動トランジスタＴＲDrvは非導通状態に達していれば、実質上、第１ノードＮＤ1_G、第２ノードＮＤ2、第３ノードＮＤ3_Sの電位は変化しない。尚、この期間は省略されてもよい。
［期間−Ｈm］（図２６、及び、図２９Ｂ参照）
データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈ’m-1］において、第１ノードＮＤ1_Gの電位は（Ｖofs＋th）、第２ノードＮＤ2の電位はＶofsであり、第１キャパシタＣS1には電圧Ｖthが保持されている。第２ノードＮＤ2には第１スイッチングトランジスタＴＲ1を介して基準電圧Ｖofsが印加され、また、第３ノードＮＤ3_Sには第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈm+1］（図２６、及び、図３０Ａ参照）
この期間から、次のフレームにおける第ｍ行目の走査期間Ｈ”mの直前の走査期間［期間−Ｈm-1］の始期までが、発光期間となる。
具体的には、第１制御線ＷＳ１m及び第２制御線ＷＳ２mをローレベルに切り替え、第５制御線ＷＳ５mをハイレベルに切り替える。第３制御線ＷＳ３m及び第４制御線ＷＳ４mは従前の状態を維持する。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。
駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖth＋Ｖofs−ＶSig_m）となる。また、駆動トランジスタＴＲDrvの一端のソース／ドレイン領域には駆動電圧Ｖccpが印加されているので、駆動トランジスタＴＲDrvを介して、発光部ＥＬＰに向かって電流が流れ第３ノードＮＤ3_Sの電位が上昇する。このとき、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDrvのゲート電極に生ずる。基本的には、ゲート−ソース間電圧Ｖgsを保つように第１ノードＮＤ1_Gの電位が上昇する。
また、第３ノードＮＤ3_Sの電位が上昇し、（Ｖth-EL＋Ｖcath）を超えるので、発光部ＥＬＰは発光を開始する。第１の実施形態において説明したのと同様に、発光部ＥＬＰを流れる電流Ｉdsは上記の式（２）で表されるので、駆動トランジスタＴＲDrvの閾値電圧Ｖthには依存しない。即ち、表示素子１１の駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響がキャンセルされているので、輝度ムラが軽減される。
［期間−Ｈm-1］（図２６、及び、図３０Ａ参照）
この期間は、次の書込み処理を行う直前の期間である。既に第１キャパシタＣS1には電圧Ｖthが保持されているので、上述した［期間−Ｈ’m-3］と［期間−Ｈ’m-2］とに対応する動作は省略されている。
具体的には、第２制御線ＷＳ２mをハイレベルに切り替え、第５制御線ＷＳ５mをローレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第２ノードＮＤ2に基準電圧Ｖofsが印加されるので、第２ノードＮＤ2の電位は低下しＶofsとなる。第１ノードＮＤ1_Gは浮遊状態であるので、第１ノードＮＤ1_Gの電位は２ノードＮＤ2の電位変化に倣って低下する。第１キャパシタＣS1は電圧Ｖthを保持した状態を保つ。尚、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）から更にある程度低下した電位となる。
［期間−Ｈ”m］（図２６、及び、図３１Ａ参照）
この期間から次のフレームが開始する。データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1と第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈm-1］において、第２ノードＮＤ2の電位がＶofsの状態で、第１キャパシタＣS1には電圧Ｖthが保持されている。そして、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈ”m+1］（図２６、及び、図３１Ｂ参照）
この期間から、次のフレーム発光期間が開始する。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをローレベルに切り替え、第５制御線ＷＳ５mをハイレベルに切り替える。第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。具体的な動作は、上述した［期間−Ｈm+1］において説明した動作と同様であるので、説明を省略する。
以上説明したように、第５の実施形態においても、或るフレームにおいて第１キャパシタＣS1に閾値電圧Ｖthを保持する動作が行われていれば、その後のフレームにおいてその動作を省略することができる。従って、駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響をキャンセルしつつ、より一層消費電力を低減することができる。
また、第１の実施形態ないし第４の実施形態においては、基準電圧Ｖofsに加えて初期化電圧Ｖiniが必要であった。第５の実施形態にあっては、初期化電圧Ｖiniを必要としないので駆動部が供給する電圧の種類を減らすことができるといった利点も備えている。
［第６の実施形態］
第６の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
第６の実施形態は、第５の実施形態に対して、［期間−Ｈ’m-3］の動作が主に相違する。具体的には、貫通電流の経路を形成しないようにトランジスタを制御する。第６の実施形態に係る表示装置６の模式図は、図２５において表示装置５を表示装置６と読み替えればよい。
第５の実施形態と同様に、データ線駆動部２１は、映像信号電圧ＶSigをデータ線ＤＴＬに供給する。電源部２２は、駆動電圧Ｖccpを給電線ＤＳに供給する。
図３２は、第６の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図３３は、第６の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4］以前の動作は、第５の実施形態において説明した動作と同様であるので、説明を省略する。
［期間−Ｈ’m-3］（図３２、及び、図３３Ａ参照）
この期間において初期化処理の前半を行う。第２制御線ＷＳ２mと第４制御線ＷＳ４mをハイレベルに切り替え、他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2、及び、第５スイッチングトランジスタＴＲ5は導通状態である。他のスイッチングトランジスタは非導通状態である。
第２ノードＮＤ2には、第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加される。また、第１ノードＮＤ1_Gには、第４スイッチングトランジスタＴＲ4を介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。発光部ＥＬＰの一端には、第５スイッチングトランジスタＴＲ5と駆動トランジスタＴＲDrvを介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。発光部ＥＬＰには電流が流れ意図せぬ発光が生ずる。第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）を超えて、発光に応じた電位となる。
［期間−Ｈ’m-2］（図３２、及び、３３Ｂ参照）
この期間において初期化処理の後半と閾値電圧キャンセル処理を行う。第３制御線ＷＳ３mをハイレベルに切り替え、第５制御線ＷＳ５mをローレベルに切り替える。第２スイッチングトランジスタＴＲ2ないし第４スイッチングトランジスタＴＲ4は導通状態である。第１スイッチングトランジスタＴＲ1と第５スイッチングトランジスタＴＲ5は非導通状態である。
第３ノードＮＤ3_Sには、第２スイッチングトランジスタＴＲ2と第３スイッチングトランジスタＴＲ3とを介して、基準電圧Ｖofsが印加される。この期間の始期において、第１ノードＮＤ1_Gの電位はＶccpである。従って、この期間の始期において容量部ＣＰが保持する電圧は（Ｖofs−Ｖini）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。
第２ノードＮＤ2には第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加され、第３ノードＮＤ3_Sには、第２スイッチングトランジスタＴＲ2と第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加されている。第５スイッチングトランジスタＴＲ5が非導通状態であるので、給電線ＤＳmと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは電気的に切り離されている。駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖccp−Ｖofs）であり、閾値電圧Ｖthを超えている。そして、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは、第４スイッチングトランジスタＴＲ4によって導通している。駆動トランジスタＴＲDrvを介して第１ノードＮＤ1_Gから電流が流れ、第１ノードＮＤ1_Gの電位は低下する。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図２８Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差はＶthとなる。第２ノードＮＤ2と第３ノードＮＤ3_Sの電位はＶofsであるので、第１ノードＮＤ1_Gの電位は（Ｖofs＋Ｖth）である。従って、第１キャパシタＣS1に電圧Ｖthが保持される。第２キャパシタＣS2は両端が同電位なので保持する電圧は０ボルトである。
図３２に示す［期間−Ｈ’m-1］以降の動作は、第５の実施形態において説明した動作と同様であるので、説明を省略する。
第６の実施形態も、第５の実施形態と同様に初期化電圧Ｖiniを必要としないので駆動部が供給する電圧の種類を減らすことができるといった利点をそなえており、更に、トランジスタに貫通電流が流れることよる素子の負担が軽減されるといった利点も備えている。尚、意図せぬ発光によりコントラストは低下するので、［期間−Ｈ’m-3］の処理を行う期間を短く設定することが好ましい。
［第７の実施形態］
第７の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
第７の実施形態は、第５の実施形態に対して、駆動トランジスタＴＲDrvの他方のソース／ドレイン領域と発光部ＥＬＰの一端とを、第６スイッチングトランジスタを介して接続した点が主に相違する。これによって、初期化において貫通電流が流れることを防ぐことができる。
図３４は、第７の実施形態に係る表示装置の概念図である。
表示装置７も、表示素子１１が配置された表示部１０と表示部１０を駆動する駆動部２０とを備えている。第６の実施形態と同様に、データ線駆動部２１は、映像信号電圧ＶSigをデータ線ＤＴＬに供給する。電源部２２は、駆動電圧Ｖccpを給電線ＤＳに供給する。
表示素子１１の容量部ＣＰ、駆動トランジスタＴＲDrv、及び、第１スイッチングトランジスタＴＲ1の構成は、第１の実施形態において説明したのと同様であるので、説明を省略する。また、第２スイッチングトランジスタＴＲ2ないし第５スイッチングトランジスタＴＲ5の構成は、第５の実施形態において説明したのと同様であるので、説明を省略する。
第７の実施形態において、表示素子１１は、第６スイッチングトランジスタＴＲ6を更に備えている。駆動トランジスタＴＲDrvの他方のソース／ドレイン領域と発光部ＥＬＰの一端とは、第６スイッチングトランジスタＴＲ6を介して接続されている。第６スイッチングトランジスタＴＲ6の導通状態／非導通状態は、第６制御線ＷＳ６の信号によって制御される。
次いで、図を参照して、表示装置７の動作について説明する。
図３５は、第７の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図３６ないし図４０は、第７の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4以前］（図３６Ａ参照）
この期間は、図３５に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。給電線ＤＳmには駆動電圧Ｖccpが供給されている。第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は非導通状態、第５スイッチングトランジスタＴＲ5及び第６スイッチングトランジスタＴＲ6は導通状態である。図３５に図示はされていないが、第１制御線ＷＳ１mないし第４制御線ＷＳ４mはローレベル、第５制御線ＷＳ５m及び第６制御線ＷＳ６mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図３５、及び、図３６Ｂ参照）
この期間において初期化処理を行う。即ち、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加すると共に、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域を導通させた状態で給電線ＤＳmから駆動電圧Ｖccpを供給することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、第２制御線ＷＳ２mないし第４制御線ＷＳ４mをハイレベルに切り替え、第６制御線ＷＳ６mをローレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2ないし第５スイッチングトランジスタＴＲ5は導通状態である。第１スイッチングトランジスタＴＲ1及び第６スイッチングトランジスタＴＲ6は非導通状態である。
第２ノードＮＤ2と第３ノードＮＤ3_Sとは第３スイッチングトランジスタＴＲ3を介して導通状態である。第２ノードＮＤ2と第３ノードＮＤ3_Sには、第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加される。また、第１ノードＮＤ1_Gには、第４スイッチングトランジスタＴＲ4を介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。従って、容量部ＣＰが保持する電圧は（Ｖccp−Ｖofs）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。
また、第６スイッチングトランジスタＴＲ6が非導通状態であるので、発光部ＥＬＰと駆動トランジスタＴＲDrvの他方のソース／ドレイン領域は電気的に切り離されている。従って、第５の実施形態とは異なり、貫通電流が流れることはない。
［期間−Ｈ’m-2］（図３５、図３７Ａ、及び、図３７Ｂ参照）
この期間において閾値電圧キャンセル処理を行う。即ち、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加した状態で、給電線ＤＳmと駆動トランジスタＴＲDrvとの接続を遮断することによって、第１ノードＮＤ1_Gの電位を基準電圧Ｖofsに駆動トランジスタＴＲDrvの閾値電圧Ｖthを加えた電位に近づける。
具体的には、第５制御線ＷＳ５mをローレベルに切り替え、第６制御線ＷＳ６mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2、第３スイッチングトランジスタＴＲ3、第４スイッチングトランジスタＴＲ4、及び、第６スイッチングトランジスタＴＲ6は導通状態である。第１スイッチングトランジスタＴＲ1と第５スイッチングトランジスタＴＲ5は非導通状態である。
第２ノードＮＤ2には第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加され、第３ノードＮＤ3_Sには、第２スイッチングトランジスタＴＲ2と第３スイッチングトランジスタＴＲ3を介して基準電圧Ｖofsが印加されている。
第５スイッチングトランジスタＴＲ5が非導通状態であるので、給電線ＤＳmと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは電気的に切り離されている。駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖccp−Ｖofs）であり、閾値電圧Ｖthを超えている。そして、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは、第４スイッチングトランジスタＴＲ4によって導通している。駆動トランジスタＴＲDrvを介して第１ノードＮＤ1_Gから電流が流れ、第１ノードＮＤ1_Gの電位は低下する（図３７Ａ）。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図３３Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差はＶthとなる。第２ノードＮＤ2と第３ノードＮＤ3_Sの電位はＶofsであるので、第１ノードＮＤ1_Gの電位は（Ｖofs＋Ｖth）である。従って、第１キャパシタＣS1に電圧Ｖthが保持される。第２キャパシタＣS2は両端が同電位なので保持する電圧は０ボルトである。
尚、説明の便宜上、この期間において駆動トランジスタＴＲDrvは非導通状態に達しているとして説明するが、本開示はこれに限るものではない。駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達するより前に当該期間が終了する態様であってもよい。
［期間−Ｈ’m-1］（図３５、及び、図３８Ａ参照）
この期間は、次の書込み処理を行う直前の期間であって、書込み待ちの期間である。第３制御線ＷＳ３m、第４制御線ＷＳ４m、及び、第６制御線ＷＳ６mをローレベルに切り替え、他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2は導通状態であり、他のスイッチングトランジスタは非導通状態である。［期間−Ｈ’m-2］において駆動トランジスタＴＲDrvは非導通状態に達していれば、実質上、第１ノードＮＤ1_G、第２ノードＮＤ2、第３ノードＮＤ3_Sの電位は変化しない。尚、この期間は省略されてもよい。
［期間−Ｈm］（図３５、及び、図３８Ｂ参照）
データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈ’m-1］において、第１ノードＮＤ1_Gの電位は（Ｖofs＋Ｖth）、第２ノードＮＤ2の電位はＶofsであり、第１キャパシタＣS1には電圧Ｖthが保持されている。第２ノードＮＤ2には第１スイッチングトランジスタＴＲ1を介して基準電圧Ｖofsが印加され、また、第３ノードＮＤ3_Sには第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈm+1］（図３５、及び、図３９Ａ参照）
この期間から、次のフレームにおける第ｍ行目の走査期間Ｈ”mの直前の走査期間［期間−Ｈm-1］の始期までが、発光期間となる。
具体的には、第１制御線ＷＳ１m及び第２制御線ＷＳ２mをローレベルに切り替えると共に、第５制御線ＷＳ５m及び第６制御線ＷＳ６mをハイレベルに切り替える。第３制御線ＷＳ３m及び第４制御線ＷＳ４mは従前の状態を維持する。第５スイッチングトランジスタＴＲ5及び第６スイッチングトランジスタＴＲ6は導通状態であり、他のスイッチングトランジスタは非導通状態である。
駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖth＋Ｖofs−ＶSig_m）となる。また、駆動トランジスタＴＲDrvの一端のソース／ドレイン領域には駆動電圧Ｖccpが印加されているので、駆動トランジスタＴＲDrvを介して、発光部ＥＬＰに向かって電流が流れ第３ノードＮＤ3_Sの電位が上昇する。このとき、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDrvのゲート電極に生ずる。基本的には、ゲート−ソース間電圧Ｖgsを保つように第１ノードＮＤ1_Gの電位が上昇する。
また、第３ノードＮＤ3_Sの電位が上昇し、（Ｖth-EL＋Ｖcath）を超えるので、発光部ＥＬＰは発光を開始する。第１の実施形態において説明したのと同様に、発光部ＥＬＰを流れる電流Ｉdsは上記の式（２）で表されるので、駆動トランジスタＴＲDrvの閾値電圧Ｖthには依存しない。即ち、表示素子１１の駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響がキャンセルされているので、輝度ムラが軽減される。
［期間−Ｈm-1］（図３５、及び、図３９Ｂ参照）
この期間は、次の書込み処理を行う直前の期間である。既に第１キャパシタＣS1には電圧Ｖthが保持されているので、上述した［期間−Ｈ’m-3］と［期間−Ｈ’m-2］とに対応する動作は省略されている。
具体的には、第２制御線ＷＳ２mをハイレベルに切り替え、第６制御線ＷＳ６mをローレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2と第５スイッチングトランジスタＴＲ5は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第２ノードＮＤ2に基準電圧Ｖofsが印加されるので、第２ノードＮＤ2の電位は低下しＶofsとなる。第１ノードＮＤ1_Gは浮遊状態であるので、第１ノードＮＤ1_Gの電位は２ノードＮＤ2の電位変化に倣って低下する。第１キャパシタＣS1は電圧Ｖthを保持した状態を保つ。尚、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）から更にある程度低下した電位となる。
［期間−Ｈ”m］（図３５、及び、図４０Ａ参照）
この期間から次のフレームが開始する。データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1、第２スイッチングトランジスタＴＲ2、及び、第５スイッチングトランジスタＴＲ5は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈm-1］において、第２ノードＮＤ2の電位がＶofsの状態で、第１キャパシタＣS1には電圧Ｖthが保持されている。そして、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈ”m+1］（図３５、及び、図４０Ｂ参照）
この期間から、次のフレーム発光期間が開始する。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをローレベルに切り替え、第６制御線ＷＳ６mをハイレベルに切り替える。第５スイッチングトランジスタＴＲ5及び第６スイッチングトランジスタＴＲ6は導通状態であり、他のスイッチングトランジスタは非導通状態である。具体的な動作は、上述した［期間−Ｈm+1］において説明した動作と同様であるので、説明を省略する。
第５の実施形態と同様に、第７の実施形態についても初期化電圧Ｖiniを必要としないので駆動部が供給する電圧の種類を減らすことができるといった利点を備えている。また、初期化において貫通電流が流れるといったことがない。
［第８の実施形態］
第８の実施形態も、本開示に係る表示装置、表示装置の駆動方法、及び、表示素子に関する。
第８の実施形態は、基本的には、第５の実施形態に対して、第１ノードＮＤ1_Gと第２ノードＮＤ2とを接続するトランジスタを省略した構成である。
図４１は、第８の実施形態に係る表示装置の概念図である。
表示装置８は、表示素子１１が配置された表示部１０と表示部１０を駆動する駆動部２０とを備えている。第８の実施形態において、データ線駆動部２１は、映像信号電圧ＶSigと初期化電圧Ｖiniとをデータ線ＤＴＬに供給する。電源部２２は、駆動電圧Ｖccpを給電線ＤＳに供給する。
表示素子１１の容量部ＣＰ、駆動トランジスタＴＲDrv、及び、第１スイッチングトランジスタＴＲ1の構成は、第１の実施形態において説明したのと同様であるので、説明を省略する。
第８の実施形態においても、駆動部２０は、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加すると共に、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域を導通させた状態で給電線ＤＳmから駆動電圧Ｖccpを供給することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定した後、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加した状態で、給電線ＤＳmと駆動トランジスタＴＲDrvとの接続を遮断することによって、第１ノードＮＤ1_Gの電位を基準電圧Ｖofsに駆動トランジスタＴＲDrvの閾値電圧Ｖthを加えた電位に近づけることで、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1に保持させる。
第８の実施形態において、表示素子１１は、第２スイッチングトランジスタＴＲ2、第３スイッチングトランジスタＴＲ3、及び、第４スイッチングトランジスタＴＲ4を更に備えている。第２スイッチングトランジスタＴＲ2にあっては、一方のソース／ドレイン領域には基準電圧Ｖofsが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域との間は、第３スイッチングトランジスタＴＲ3を介して接続されている。給電線ＤＳmと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタＴＲ4を介して接続されている。基準電圧Ｖofsは、第１ノードＮＤ1_Gにあっては、第１スイッチングトランジスタＴＲ1を介してデータ線ＤＴＬnから供給されて印加され、第２ノードＮＤ2にあっては、第２スイッチングトランジスタＴＲ2が導通状態とされることによって第２ノードＮＤ2に印加される。第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは、第３スイッチングトランジスタＴＲ3が導通状態とされることによって導通状態とされる。給電線ＤＳmと駆動トランジスタＴＲDrvとの接続は、第４スイッチングトランジスタＴＲ4を非導通状態とすることによって遮断される。
次いで、図を参照して、表示装置８の動作について説明する。
図４２は、第８の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。図４３ないし図４７は、第８の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
［期間−Ｈ’m-4以前］（図４３Ａ参照）
この期間は、図４２に示す［期間−Ｈ’m-3］より前の期間であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１１が発光を継続している期間である。給電線ＤＳmには駆動電圧Ｖccpが供給されている。第１スイッチングトランジスタＴＲ1ないし第３スイッチングトランジスタＴＲ3は非導通状態、第４スイッチングトランジスタＴＲ4は導通状態である。図４２に図示はされていないが、第１制御線ＷＳ１mないし第３制御線ＷＳ３mはローレベル、第４制御線ＷＳ４mはハイレベルである。発光部ＥＬＰには、上述した式（１）で示すドレイン電流Ｉdsが流れ、発光状態である。
［期間−Ｈ’m-3］（図４２、及び、図４３Ｂ参照）
この期間において初期化処理を行う。即ち、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加すると共に、第１ノードＮＤ1_Gと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域を導通させた状態で給電線ＤＳmから駆動電圧Ｖccpを供給することによって、容量部ＣＰが保持する電圧が駆動トランジスタＴＲDrvの閾値電圧Ｖthを超えるように設定する。
具体的には、データ線ＤＴＬnに初期化電圧Ｖiniを供給する。また、第１制御線ＷＳ１mないし第３制御線ＷＳ３mをハイレベルに切り替える。第４制御線ＷＳ４mは従前の状態を維持する。第１スイッチングトランジスタＴＲ1ないし第４スイッチングトランジスタＴＲ4は導通状態である。
第２ノードＮＤ2には、第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加される。第３ノードＮＤ3_Sには、第１スイッチングトランジスタＴＲ1を介して、データ線ＤＴＬnから基準電圧Ｖofsが印加される。また、第１ノードＮＤ1_Gには、第３スイッチングトランジスタＴＲ3と第４スイッチングトランジスタＴＲ4とを介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。従って、容量部ＣＰが保持する電圧は（Ｖccp−Ｖofs）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthを超える。
尚、発光部ＥＬＰの一端には、第４スイッチングトランジスタＴＲ4と駆動トランジスタＴＲDrvを介して、給電線ＤＳmから駆動電圧Ｖccpが印加される。従って、発光部ＥＬＰが意図せぬ発光をすることも考えられる。しかし、発光部ＥＬＰの一端は第３ノードＮＤ3_Sに接続されているため、第４スイッチングトランジスタＴＲ4、駆動トランジスタＴＲDrv、第１スイッチングトランジスタＴＲ1を介して、貫通電流の経路が形成される。発光部ＥＬＰの閾値電圧Ｖth-ELなどを考慮すると、電流は概ね貫通電流の経路に流れると考えられる。
［期間−Ｈ’m-2］（図４２、図４４Ａ、及び、図４４Ｂ参照）
この期間において閾値電圧キャンセル処理を行う。即ち、第２ノードＮＤ2及び第３ノードＮＤ3_Sに基準電圧Ｖofsを印加した状態で、給電線ＤＳmと駆動トランジスタＴＲDrvとの接続を遮断することによって、第１ノードＮＤ1_Gの電位を基準電圧Ｖofsに駆動トランジスタＴＲDrvの閾値電圧Ｖthを加えた電位に近づける。
具体的には、第４制御線ＷＳ４mをローレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1ないし第３スイッチングトランジスタＴＲ3は導通状態である。第４スイッチングトランジスタＴＲ4は非導通状態である。
第２ノードＮＤ2には第２スイッチングトランジスタＴＲ2を介して基準電圧Ｖofsが印加され、第３ノードＮＤ3_Sには、第１スイッチングトランジスタＴＲ1を介して基準電圧Ｖofsが印加されている。
第４スイッチングトランジスタＴＲ4が非導通状態であるので、給電線ＤＳmと駆動トランジスタＴＲDrvの一方のソース／ドレイン領域とは電気的に切り離されている。駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖccp−Ｖofs）であり、閾値電圧Ｖthを超えている。駆動トランジスタＴＲDrvを介して第１ノードＮＤ1_Gから電流が流れ、第１ノードＮＤ1_Gの電位は低下する（図４４Ａ）。
この期間が充分長ければ、駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDrvは非導通状態となる（図４４Ｂ参照）。このとき、第１ノードＮＤ1_Gと第３ノードＮＤ3_Sの電位差はＶthとなる。第２ノードＮＤ2と第３ノードＮＤ3_Sの電位はＶofsであるので、第１ノードＮＤ1_Gの電位は（Ｖofs＋Ｖth）である。従って、第１キャパシタＣS1に電圧Ｖthが保持される。第２キャパシタＣS2は両端が同電位なので保持する電圧は０ボルトである。
尚、説明の便宜上、この期間において駆動トランジスタＴＲDrvは非導通状態に達しているとして説明するが、本開示はこれに限るものではない。駆動トランジスタＴＲDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達するより前に当該期間が終了する態様であってもよい。
［期間−Ｈ’m-1］（図４２、及び、図４５Ａ参照）
この期間は、次の書込み処理を行う直前の期間であって、書込み待ちの期間である。第１制御線ＷＳ１mをローレベルに切り替え、他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2は導通状態であり、他のスイッチングトランジスタは非導通状態である。［期間−Ｈ’m-2］において駆動トランジスタＴＲDrvは非導通状態に達していれば、実質上、第１ノードＮＤ1_G、第２ノードＮＤ2、第３ノードＮＤ3_Sの電位は変化しない。尚、この期間は省略されてもよい。
［期間−Ｈm］（図４２、及び、図４５Ｂ参照）
データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈ’m-1］において、第１ノードＮＤ1_Gの電位は（Ｖofs−Ｖth）、第２ノードＮＤ2の電位はＶofsであり、第１キャパシタＣS1には電圧Ｖthが保持されている。第２ノードＮＤ2には第１スイッチングトランジスタＴＲ1を介して基準電圧Ｖofsが印加され、また、第３ノードＮＤ3_Sには第１スイッチングトランジスタＴＲ1を介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈm+1］（図４２、及び、図４６Ａ参照）
この期間から、次のフレームにおける第ｍ行目の走査期間Ｈ”mの直前の走査期間［期間−Ｈm-1］の始期までが、発光期間となる。
具体的には、第１制御線ＷＳ１m及び第２制御線ＷＳ２mをローレベルに切り替えると共に、第４制御線ＷＳ４mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第４スイッチングトランジスタＴＲ4は導通状態であり、他のスイッチングトランジスタは非導通状態である。
駆動トランジスタＴＲDrvのゲート−ソース間電圧Ｖgsは、容量部ＣＰが保持する電圧（Ｖth＋Ｖofs−ＶSig_m）となる。また、駆動トランジスタＴＲDrvの一端のソース／ドレイン領域には駆動電圧Ｖccpが印加されているので、駆動トランジスタＴＲDrvを介して、発光部ＥＬＰに向かって電流が流れ第３ノードＮＤ3_Sの電位が上昇する。このとき、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDrvのゲート電極に生ずる。基本的には、ゲート−ソース間電圧Ｖgsを保つように第１ノードＮＤ1_Gの電位が上昇する。
また、第３ノードＮＤ3_Sの電位が上昇し、（Ｖth-EL＋Ｖcath）を超えるので、発光部ＥＬＰは発光を開始する。第１の実施形態において説明したのと同様に、発光部ＥＬＰを流れる電流Ｉdsは上記の式（２）で表されるので、駆動トランジスタＴＲDrvの閾値電圧Ｖthには依存しない。即ち、表示素子の駆動トランジスタＴＲDrvの閾値電圧Ｖthのバラつきによる影響がキャンセルされているので、輝度ムラが軽減される。
［期間−Ｈm-1］（図４２、及び、図４６Ｂ参照）
この期間は、次の書込み処理を行う直前の期間である。既に第１キャパシタＣS1には電圧Ｖthが保持されているので、上述した［期間−Ｈ’m-3］と［期間−Ｈ’m-2］とに対応する動作は省略されている。
具体的には、第２制御線ＷＳ２mをハイレベルに切り替え、第４制御線ＷＳ４mをローレベルに切り替える。他の制御線は従前の状態を維持する。第２スイッチングトランジスタＴＲ2は導通状態であり、他のスイッチングトランジスタは非導通状態である。
第２ノードＮＤ2に基準電圧Ｖofsが印加されるので、第２ノードＮＤ2の電位は低下しＶofsとなる。第１ノードＮＤ1_Gは浮遊状態であるので、第１ノードＮＤ1_Gの電位は２ノードＮＤ2の電位変化に倣って低下する。第１キャパシタＣS1は電圧Ｖthを保持した状態を保つ。尚、第３ノードＮＤ3_Sの電位は（Ｖth-EL＋Ｖcath）から更にある程度低下した電位となる。
［期間−Ｈ”m］（図４２、及び、図４７Ａ参照）
この期間から次のフレームが開始する。データ線ＤＴＬnには、この期間に合わせて映像信号電圧ＶSig_mが供給される。そして、この期間において、駆動トランジスタＴＲDrvの閾値電圧Ｖthに応じた電圧を第１キャパシタＣS1が保持している状態で、導通状態の第１スイッチングトランジスタＴＲ1を介して第２キャパシタＣS2に映像信号電圧ＶSig_mを書き込む。
具体的には、第１制御線ＷＳ１mをハイレベルに切り替える。他の制御線は従前の状態を維持する。第１スイッチングトランジスタＴＲ1及び第２スイッチングトランジスタＴＲ2は導通状態である。他のスイッチングトランジスタは非導通状態である。
直前の［期間−Ｈm-1］において、第２ノードＮＤ2の電位がＶofsの状態で、第１キャパシタＣS1には電圧Ｖthが保持されている。そして、第３ノードＮＤ3_Sには、導通状態の第１スイッチングトランジスタを介して、映像信号電圧ＶSig_mが印加される。第２ノードＮＤ2には基準電圧Ｖofsが印加されているので、第２キャパシタＣS2には、（Ｖofs−ＶSig_m）といった電圧が保持される。結果として、第１キャパシタＣS1と第２キャパシタＣS2から成る容量部ＣＰは、（Ｖth＋Ｖofs−ＶSig_m）といった電圧を保持する。
［期間−Ｈ”m+1］（図４２、及び、図４７Ｂ参照）
この期間から、次のフレーム発光期間が開始する。
具体的には、第１制御線ＷＳ１mと第２制御線ＷＳ２mをローレベルに切り替え、第４制御線ＷＳ４mをハイレベルに切り替える。第４スイッチングトランジスタＴＲ4は導通状態であり、他のスイッチングトランジスタは非導通状態である。具体的な動作は、上述した［期間−Ｈm+1］において説明した動作と同様であるので、説明を省略する。
以上、本開示の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
［変形例に係る表示装置］
例えば、各種トランジスタをｐチャネル型とした構成例を、図４８に示し、その動作を説明するための模式的なタイミングチャートを図４９に示す。また、他の構成例を図５０に示す。
［電子機器の説明、その他］
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
（具体例１）
図５１は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図５１Ａにその正面図を示し、図５１Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）３１１の正面右側に交換式の撮影レンズユニット（交換レンズ）３１２を有し、正面左側に撮影者が把持するためのグリップ部３１３を有している。
そして、カメラ本体部３１１の背面略中央にはモニタ３１４が設けられている。モニタ３１４の上部には、ビューファインダ（接眼窓）３１５が設けられている。撮影者は、ビューファインダ３１５を覗くことによって、撮影レンズユニット３１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ３１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ３１５として本開示の表示装置を用いることによって作製される。
（具体例２）
図５２は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部４１１の両側に、使用者の頭部に装着するための耳掛け部４１２を有している。このヘッドマウントディスプレイにおいて、その表示部４１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部４１１として本開示の表示装置を用いることによって作製される。
（具体例３）
図５３は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ５１１は、本体部５１２、アーム５１３及び鏡筒５１４で構成される。
本体部５１２は、アーム５１３及び眼鏡５００と接続される。具体的には、本体部５１２の長辺方向の端部はアーム５１３と結合され、本体部５１２の側面の一側は接続部材を介して眼鏡５００と連結される。尚、本体部５１２は、直接的に人体の頭部に装着されてもよい。
本体部５１２は、シースルーヘッドマウントディスプレイ５１１の動作を制御するための制御基板や、表示部を内蔵する。アーム５１３は、本体部５１２と鏡筒５１４とを接続させ、鏡筒５１４を支える。具体的には、アーム５１３は、本体部５１２の端部および鏡筒５１４の端部とそれぞれ結合され、鏡筒５１４を固定する。また、アーム５１３は、本体部５１２から鏡筒５１４に提供される画像に係るデータを通信するための信号線を内蔵する。
鏡筒５１４は、本体部５１２からアーム５１３を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ５１１を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ５１１において、本体部５１２の表示部に、本開示の表示装置を用いることができる。
尚、本開示の技術は以下のような構成も取ることができる。
［１］
表示素子が配置された表示部と表示部を駆動する駆動部とを備えており、
表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動部は、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
表示装置。
［２］
駆動部は、表示部の表示素子を順次走査すると共に、
連続した複数フレームのうちの一部のフレームにおいて、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作を行う、
上記［１］に記載の表示装置。
［３］
駆動部は、
第１ノードに基準電圧を印加すると共に第２ノードと第３ノードとに初期化電圧を印加することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
第１ノードに基準電圧を印加し且つ第２ノードと第３ノードとを導通させた状態で駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することによって第２ノードと第３ノードの電位を基準電圧から駆動トランジスタの閾値電圧を減じた電圧に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
上記［１］または［２］に記載の表示装置。
［４］
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域は第２ノードに接続され、他方のソース／ドレイン領域は第３ノードに接続されており、
第４スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
基準電圧は、第４スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
第２ノードと第３ノードとは、第３スイッチングトランジスタが導通状態とされることによって導通状態とされる、
上記［３］に記載の表示装置。
［５］
初期化電圧は、第１スイッチングトランジスタを介して、データ線から供給される、
上記［４］に記載の表示装置。
［６］
初期化電圧は、駆動トランジスタを介して、給電線から供給される、
上記［４］に記載の表示装置。
［７］
表示素子は、第５スイッチングトランジスタを更に備えており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第５スイッチングトランジスタを介して接続されている、
上記［４］に記載の表示素子。
［８］
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、及び、第５スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
第２ノードは、第４スイッチングトランジスタを介して、駆動トランジスタの他方のソース／ドレイン領域および発光部の一端と接続されており、
第３ノードは、第５スイッチングトランジスタを介して、駆動トランジスタの他方のソース／ドレイン領域および発光部の一端と接続されており、
基準電圧は、第３スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
初期化電圧は給電線から供給されると共に、導通状態の第４スイッチングトランジスタ及び第５スイッチングトランジスタを介して、第２ノードと第３ノードとに印加される、
上記［３］に記載の表示装置。
［９］
駆動部は、
第１ノードに基準電圧を印加すると共に第２ノードと第３ノードとに初期化電圧を印加することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
第１ノードに基準電圧を印加した状態で駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することによって第３ノードの電位を基準電圧から駆動トランジスタの閾値電圧を減じた電圧に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
上記［１］または［２］に記載の表示装置。
［１０］
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には初期化電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第４スイッチングトランジスタを介して接続されており、
基準電圧は、第３スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
初期化電圧は、第２スイッチングトランジスタが導通状態とされることによって第２ノードに印加され、
第２スイッチングトランジスタの導通状態／非導通状態は、第１スイッチングトランジスタと共通の制御線によって制御される、
上記［９］に記載の表示装置。
［１１］
駆動部は、
第２ノード及び第３ノードに基準電圧を印加すると共に、第１ノードと駆動トランジスタの一方のソース／ドレイン領域を導通させた状態で給電線から駆動電圧を供給することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
第２ノード及び第３ノードに基準電圧を印加した状態で、給電線と駆動トランジスタとの接続を遮断することによって、第１ノードの電位を基準電圧に駆動トランジスタの閾値電圧を加えた電位に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
上記［１］に記載の表示装置。
［１２］
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、及び、第５スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域は第２ノードに接続され、他方のソース／ドレイン領域は第３ノードに接続されており、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタを介して接続されており、
給電線と駆動トランジスタの一方のソース／ドレイン領域との間は、第５スイッチングトランジスタを介して接続されており、
基準電圧は、第２スイッチングトランジスタ及び第３スイッチングトランジスタが導通状態とされることによって、第２ノード及び第３ノードに印加され、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域とは、第４スイッチングトランジスタが導通状態とされることによって導通状態とされ、
給電線と駆動トランジスタとの接続は、第５スイッチングトランジスタを非導通状態とすることによって遮断される、
上記［１１］に記載の表示装置。
［１３］
表示素子は、第６スイッチングトランジスタを更に備えており、
駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第６スイッチングトランジスタを介して接続されている、
上記［１２］に記載の表示素子。
［１４］
表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域との間は、第３スイッチングトランジスタを介して接続されており、
給電線と駆動トランジスタの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタを介して接続されており、
基準電圧は、
第１ノードにあっては、第１スイッチングトランジスタを介してデータ線から供給されて印加され、第２ノードにあっては、第２スイッチングトランジスタが導通状態とされることによって第２ノードに印加され、
第１ノードと駆動トランジスタの一方のソース／ドレイン領域とは、第３スイッチングトランジスタが導通状態とされることによって導通状態とされ、
給電線と駆動トランジスタとの接続は、第４スイッチングトランジスタを非導通状態とすることによって遮断される、
上記［１１］に記載の表示装置。
［１５］
表示素子が配置された表示部と表示部を駆動する駆動部とを備えた表示装置の駆動方法であって、
表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動部は、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
表示装置の駆動方法。
［１６］
電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧が書き込まれる、
表示素子。
［１７］
表示装置を備えた電子機器であって、
表示装置は、表示素子が配置された表示部と表示部を駆動する駆動部とを備えており、
表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
駆動部は、
駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
電子機器。
１，２，３，４，５，６，７，８，９・・・表示装置、１０・・・表示部、１１・・・表示素子、１２・・・駆動回路、１３・・・容量部、２０・・・駆動部、２１・・・データ線駆動部、２２・・・電源部、２３・・・制御線駆動部、３１・・・支持体、３２・・・透明な基板、４１・・・ゲート電極、４２・・・ゲート絶縁層、４３・・・半導体層、４４・・・チャネル形成領域、４５Ａ・・・一方のソース／ドレイン領域、４５Ｂ・・・他方のソース／ドレイン領域、４６・・・一方の電極、４７・・・他方の電極、４８，４９・・・配線、５０・・・層間絶縁層、６１・・・アノード電極、６２・・・正孔輸送層、発光層、及び、電子輸送層、６３・・・カソード電極、６４・・・第２層間絶縁層、６５，６６・・・コンタクトホール、３１１・・・カメラ本体部、３１２・・・撮影レンズユニット、３１３・・・グリップ部、３１４・・・モニタ、３１５・・・ビューファインダ、５００・・・眼鏡、５１１・・・シースルーヘッドマウントディスプレイ、５１２・・・本体部、５１３・・・アーム、５１４・・・鏡筒、ＤＴＬ・・・データ線、ＤＳ・・・給電線、ＷＳ１・・・第１制御線（走査線）、ＷＳ２・・・第２制御線、ＷＳ３・・・第３制御線、ＷＳ４・・・第４制御線、ＷＳ５・・・第５制御線、ＷＳ６・・・第６制御線、ＷＳ７・・・第７制御線、ＴＲDrv・・・駆動トランジスタ、ＴＲ1・・・第１スイッチングトランジスタ、ＴＲ2・・・第２スイッチングトランジスタ、ＴＲ3・・・第３スイッチングトランジスタ、ＴＲ4・・・第４スイッチングトランジスタ、ＴＲ5・・・第５スイッチングトランジスタ、ＴＲ6・・・第６スイッチングトランジスタ、ＴＲ7・・・第７スイッチングトランジスタ、ＣＰ・・・容量部、ＣS1・・・第１キャパシタ、ＣS2・・・第２キャパシタ、ＮＤ1_G・・・第１ノード、ＮＤ2・・・第２ノード、ＮＤ3_S・・・第３ノード、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、Ｖini・・・初期化電圧、Ｖofs・・・基準電圧、Ｖccp・・・駆動電圧、ＶSig・・・映像信号電圧、Ｖth・・・駆動トランジスタＴＲDrvの閾値電圧、Ｖcath・・・発光部ＥＬＰのカソード電極に印加される電圧、Ｖth-EL・・・発光部ＥＬＰの閾値電圧

Claims (17)

  1. 表示素子が配置された表示部と表示部を駆動する駆動部とを備えており、
    表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
    容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
    駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
    第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
    駆動部は、
    駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
    表示装置。
  2. 駆動部は、表示部の表示素子を順次走査すると共に、
    連続した複数フレームのうちの一部のフレームにおいて、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる動作を行う、
    請求項１に記載の表示装置。
  3. 駆動部は、
    第１ノードに基準電圧を印加すると共に第２ノードと第３ノードとに初期化電圧を印加することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
    第１ノードに基準電圧を印加し且つ第２ノードと第３ノードとを導通させた状態で駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することによって第２ノードと第３ノードの電位を基準電圧から駆動トランジスタの閾値電圧を減じた電圧に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
    請求項１に記載の表示装置。
  4. 表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
    第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
    第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域は第２ノードに接続され、他方のソース／ドレイン領域は第３ノードに接続されており、
    第４スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
    基準電圧は、第４スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
    第２ノードと第３ノードとは、第３スイッチングトランジスタが導通状態とされることによって導通状態とされる、
    請求項３に記載の表示装置。
  5. 初期化電圧は、第１スイッチングトランジスタを介して、データ線から供給される、
    請求項４に記載の表示装置。
  6. 初期化電圧は、駆動トランジスタを介して、給電線から供給される、
    請求項４に記載の表示装置。
  7. 表示素子は、第５スイッチングトランジスタを更に備えており、
    駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第５スイッチングトランジスタを介して接続されている、
    請求項４に記載の表示素子。
  8. 表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、及び、第５スイッチングトランジスタを更に備えており、
    第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
    第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
    第２ノードは、第４スイッチングトランジスタを介して、駆動トランジスタの他方のソース／ドレイン領域および発光部の一端と接続されており、
    第３ノードは、第５スイッチングトランジスタを介して、駆動トランジスタの他方のソース／ドレイン領域および発光部の一端と接続されており、
    基準電圧は、第３スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
    初期化電圧は給電線から供給されると共に、導通状態の第４スイッチングトランジスタ及び第５スイッチングトランジスタを介して、第２ノードと第３ノードとに印加される、
    請求項３に記載の表示装置。
  9. 駆動部は、
    第１ノードに基準電圧を印加すると共に第２ノードと第３ノードとに初期化電圧を印加することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
    第１ノードに基準電圧を印加した状態で駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することによって第３ノードの電位を基準電圧から駆動トランジスタの閾値電圧を減じた電圧に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
    請求項１に記載の表示装置。
  10. 表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
    第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には初期化電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
    第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第１ノードに接続されており、
    駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第４スイッチングトランジスタを介して接続されており、
    基準電圧は、第３スイッチングトランジスタが導通状態とされることによって第１ノードに印加され、
    初期化電圧は、第２スイッチングトランジスタが導通状態とされることによって第２ノードに印加され、
    第２スイッチングトランジスタの導通状態／非導通状態は、第１スイッチングトランジスタと共通の制御線によって制御される、
    請求項９に記載の表示装置。
  11. 駆動部は、
    第２ノード及び第３ノードに基準電圧を印加すると共に、第１ノードと駆動トランジスタの一方のソース／ドレイン領域を導通させた状態で給電線から駆動電圧を供給することによって、容量部が保持する電圧が駆動トランジスタの閾値電圧を超えるように設定した後、
    第２ノード及び第３ノードに基準電圧を印加した状態で、給電線と駆動トランジスタとの接続を遮断することによって、第１ノードの電位を基準電圧に駆動トランジスタの閾値電圧を加えた電位に近づけることで、駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタに保持させる、
    請求項１に記載の表示装置。
  12. 表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、及び、第５スイッチングトランジスタを更に備えており、
    第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
    第３スイッチングトランジスタにあっては、一方のソース／ドレイン領域は第２ノードに接続され、他方のソース／ドレイン領域は第３ノードに接続されており、
    第１ノードと駆動トランジスタの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタを介して接続されており、
    給電線と駆動トランジスタの一方のソース／ドレイン領域との間は、第５スイッチングトランジスタを介して接続されており、
    基準電圧は、第２スイッチングトランジスタ及び第３スイッチングトランジスタが導通状態とされることによって、第２ノード及び第３ノードに印加され、
    第１ノードと駆動トランジスタの一方のソース／ドレイン領域とは、第４スイッチングトランジスタが導通状態とされることによって導通状態とされ、
    給電線と駆動トランジスタとの接続は、第５スイッチングトランジスタを非導通状態とすることによって遮断される、
    請求項１１に記載の表示装置。
  13. 表示素子は、第６スイッチングトランジスタを更に備えており、
    駆動トランジスタの他方のソース／ドレイン領域と発光部の一端とは、第６スイッチングトランジスタを介して接続されている、
    請求項１２に記載の表示素子。
  14. 表示素子は、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び、第４スイッチングトランジスタを更に備えており、
    第２スイッチングトランジスタにあっては、一方のソース／ドレイン領域には基準電圧が印加され、他方のソース／ドレイン領域は、第２ノードに接続されており、
    第１ノードと駆動トランジスタの一方のソース／ドレイン領域との間は、第３スイッチングトランジスタを介して接続されており、
    給電線と駆動トランジスタの一方のソース／ドレイン領域との間は、第４スイッチングトランジスタを介して接続されており、
    基準電圧は、
    第１ノードにあっては、第１スイッチングトランジスタを介してデータ線から供給されて印加され、第２ノードにあっては、第２スイッチングトランジスタが導通状態とされることによって第２ノードに印加され、
    第１ノードと駆動トランジスタの一方のソース／ドレイン領域とは、第３スイッチングトランジスタが導通状態とされることによって導通状態とされ、
    給電線と駆動トランジスタとの接続は、第４スイッチングトランジスタを非導通状態とすることによって遮断される、
    請求項１１に記載の表示装置。
  15. 表示素子が配置された表示部と表示部を駆動する駆動部とを備えた表示装置の駆動方法であって、
    表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
    容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
    駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
    第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
    駆動部は、
    駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
    表示装置の駆動方法。
  16. 電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
    容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
    駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
    第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
    駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧が書き込まれる、
    表示素子。
  17. 表示装置を備えた電子機器であって、
    表示装置は、表示素子が配置された表示部と表示部を駆動する駆動部とを備えており、
    表示素子は、電流駆動型の発光部と、第１キャパシタ及び第２キャパシタを含む容量部と、容量部が保持した電圧に応じた電流を発光部に流すｎチャネル型の駆動トランジスタと、容量部に映像信号電圧を書き込む第１スイッチングトランジスタとを含んでおり、
    容量部にあっては、第１キャパシタの一端は駆動トランジスタのゲート電極に接続されて第１ノードを構成し、第１キャパシタの他端と第２キャパシタの一端とは接続されて第２ノードを構成し、第２キャパシタの他端は発光部の一端と駆動トランジスタの他方のソース／ドレイン領域とに接続されて第３ノードを構成し、
    駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続され、他方のソース／ドレイン領域は発光部に接続されており、
    第１スイッチングトランジスタにあっては、一方のソース／ドレイン領域がデータ線に接続され、他方のソース／ドレイン領域が第３ノードに接続されており、
    駆動部は、
    駆動トランジスタの閾値電圧に応じた電圧を第１キャパシタが保持している状態で、導通状態の第１スイッチングトランジスタを介して第２キャパシタに映像信号電圧を書き込む、
    電子機器。
JP2015210650A 2015-10-27 2015-10-27 表示装置、表示装置の駆動方法、表示素子、及び、電子機器 Pending JP2017083609A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015210650A JP2017083609A (ja) 2015-10-27 2015-10-27 表示装置、表示装置の駆動方法、表示素子、及び、電子機器
US15/768,134 US10586489B2 (en) 2015-10-27 2016-08-16 Display device, display device driving method, display element, and electronic apparatus
CN201680062375.8A CN108352150B (zh) 2015-10-27 2016-08-16 显示装置、用于驱动显示装置的方法、显示元件以及电子设备
PCT/JP2016/073930 WO2017073136A1 (ja) 2015-10-27 2016-08-16 表示装置、表示装置の駆動方法、表示素子、及び、電子機器
KR1020187007739A KR20180074667A (ko) 2015-10-27 2016-08-16 표시 장치, 표시 장치의 구동 방법, 표시 소자 및 전자 기기
US16/778,146 US11100860B2 (en) 2015-10-27 2020-01-31 Display device, display device driving method, display element, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015210650A JP2017083609A (ja) 2015-10-27 2015-10-27 表示装置、表示装置の駆動方法、表示素子、及び、電子機器

Publications (1)

Publication Number Publication Date
JP2017083609A true JP2017083609A (ja) 2017-05-18

Family

ID=58631618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015210650A Pending JP2017083609A (ja) 2015-10-27 2015-10-27 表示装置、表示装置の駆動方法、表示素子、及び、電子機器

Country Status (5)

Country Link
US (2) US10586489B2 (ja)
JP (1) JP2017083609A (ja)
KR (1) KR20180074667A (ja)
CN (1) CN108352150B (ja)
WO (1) WO2017073136A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782330B (zh) * 2016-12-20 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
KR102591768B1 (ko) 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치
WO2022014885A1 (en) * 2020-07-17 2022-01-20 Samsung Electronics Co., Ltd. Method and electronic device for determining dynamic resolution for application of electronic device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066249A1 (en) 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
JP5355080B2 (ja) 2005-06-08 2013-11-27 イグニス・イノベイション・インコーポレーテッド 発光デバイス・ディスプレイを駆動するための方法およびシステム
KR101282399B1 (ko) * 2006-04-04 2013-07-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100821055B1 (ko) 2006-12-27 2008-04-08 삼성에스디아이 주식회사 유기전계발광 표시장치와 그의 구동방법
JP4470960B2 (ja) 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5124250B2 (ja) * 2007-11-30 2013-01-23 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP2010113101A (ja) * 2008-11-05 2010-05-20 Panasonic Corp 画像表示装置および発光制御方法
KR101074811B1 (ko) * 2010-01-05 2011-10-19 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
WO2012032560A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 表示装置およびその駆動方法
KR101341797B1 (ko) * 2012-08-01 2013-12-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
CN104240634B (zh) * 2013-06-17 2017-05-31 群创光电股份有限公司 像素结构及显示装置
KR20150064544A (ko) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
CN104200771B (zh) * 2014-09-12 2017-03-01 上海天马有机发光显示技术有限公司 像素电路、阵列基板及显示装置
KR20160048640A (ko) 2014-10-23 2016-05-04 삼성디스플레이 주식회사 표시 장치, 화소 회로, 및 표시 장치의 제어 방법
JP2016085296A (ja) * 2014-10-23 2016-05-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置、画素回路、および制御方法

Also Published As

Publication number Publication date
US10586489B2 (en) 2020-03-10
US11100860B2 (en) 2021-08-24
US20200168152A1 (en) 2020-05-28
CN108352150A (zh) 2018-07-31
US20180308424A1 (en) 2018-10-25
KR20180074667A (ko) 2018-07-03
WO2017073136A1 (ja) 2017-05-04
CN108352150B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US11551617B2 (en) Display device, electronic device, and driving method of display device
KR102051357B1 (ko) 전기 광학 장치 및 전자 기기
US11100860B2 (en) Display device, display device driving method, display element, and electronic apparatus
US10636354B2 (en) Display element, method for driving display element, display device, and electronic device to display image with reduced luminance unevenness
US20240032343A1 (en) Display device and electronic device
JP2017003894A (ja) 表示装置及び電子機器
US10270462B2 (en) Digital analog conversion circuit, data driver, display device, electronic apparatus and driving method of digital analog conversion circuit, driving method of data driver, and driving method of display device
JP2015060020A (ja) 表示装置及び電子機器
US10482816B2 (en) Method for driving display element, display device, and electronic device
JP6658680B2 (ja) 表示装置
JP6867737B2 (ja) 表示装置及び電子機器
CN114596818A (zh) 源极驱动器
US11615748B2 (en) Display device and electronic device
WO2021090536A1 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
US20140218270A1 (en) Display device, driving method of display device, and electronic apparatus
JP2010060805A (ja) 表示装置、表示装置の駆動方法および電子機器