JP6658680B2

JP6658680B2 - 表示装置

Info

Publication number: JP6658680B2
Application number: JP2017121819A
Authority: JP
Inventors: 圭木村; 有亮小野山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2017-06-22
Filing date: 2017-06-22
Publication date: 2020-03-04
Anticipated expiration: 2033-11-15
Also published as: JP2017203991A

Description

本開示は、表示装置、電子機器、及び表示装置の駆動方法に関する。

近年、表示装置の分野では、発光部を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置が主流となっている。平面型の表示装置の一つとして、発光部に流れる電流値に応じて発光輝度が変化する、電流駆動型の電気光学素子、例えば、有機電界発光素子（有機エレクトロルミネッセンス素子、以下「有機ＥＬ素子」という）を用いた表示装置がある。

上述したような有機ＥＬ発光素子への電流の供給には、トランジスタを用いられることが少なくない。なお、有機ＥＬ発光素子への電流の供給に用いられるトランジスタを、以降では、「駆動トランジスタ」と呼ぶ場合がある。例えば、上述したような有機ＥＬ発光素子により黒階調を表示する場合には、駆動トランジスタをオフに切り替えることで、有機ＥＬ発光素子への電流供給を遮断し、結果として当該有機ＥＬ発光素子の発光が抑制されるため黒階調が表示される。なお、駆動トランジスタには、例えば、電界効果トランジスタが用いられる。

特開２００８−２８７１４１号公報

一方で、駆動トランジスタをオフ状態に切り替えた場合に、当該駆動トランジスタのソース−ドレイン間において電流がリークし、黒階調表示時のコントラストを低下させる場合がある。

そこで、本開示では、黒階調表示時のコントラストを向上させることが可能な、新規かつ改良された、表示装置、電子機器、及び表示装置の駆動方法を提案する。

本開示によれば、発光素子と、制御端子と、第１の端子、及び第２の端子で構成し、前記第２の端子は前記発光素子と接続する駆動トランジスタと、前記発光素子と接続する切替えトランジスタと、前記駆動トランジスタの前記第１の端子と接続する発光制御トランジスタとを有し、前記発光制御トランジスタが、非導通状態から導通状態へ遷移後、前記駆動トランジスタを非導通状態へ遷移させる表示装置が提供される。

以上説明したように本開示によれば、黒階調表示時のコントラストを向上させることが可能な、表示装置、電子機器、及び表示装置の駆動方法が提供される。

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

比較例１に係る表示装置の構成の概略を示したシステム構成図である。本開示の実施形態に係る表示装置の構成の概略を示したシステム構成図である。比較例２に係る画素（画素回路）の一例を示した回路図である。比較例２に係る駆動方法について説明するためのタイミング波形図である。同実施形態に係る表示装置における画素（画素回路）の一例を示した回路図である。同実施形態に係る駆動方法について説明するためのタイミング波形図である。同実施形態に係る表示装置における画素（画素回路）の他の一態様を示した回路図である。同実施形態に係る表示装置における画素（画素回路）の他の一態様を示した回路図である。実施例１に係る画素（画素回路）の構成を説明するための概略的な断面図である。実施例２に係る画素（画素回路）の構成を説明するための概略的な断面図である。実施例３に係る画素（画素回路）の構成を説明するための概略的な断面図である。実施例４に係る表示装置の構成を説明するための概略的な平面図である。同実施形態に係る表示装置のモジュールの概略構成を表す平面図である。同実施形態に係る表示装置の適用例１（レンズ交換式一眼レフレックスタイプのデジタルカメラ）の外観を表す正面図及び背面図である。同実施形態に係る表示装置の適用例２（ヘッドマウントディスプレイ）の外観を表す斜視図である。同実施形態に係る表示装置の適用例３（スマートフォン）の外観を表す斜視図である。同実施形態に係る表示装置の適用例４（テレビジョン装置）の外観を表す斜視図である。同実施形態に係る表示装置の適用例５（デジタルスチルカメラ）の外観を表す斜視図である。同実施形態に係る表示装置の適用例６（パーソナルコンピュータ）の外観を表す斜視図である。同実施形態に係る表示装置の適用例７（ビデオカメラ）の外観を表す斜視図である。同実施形態に係る表示装置の適用例８（携帯電話機）の構成を表す平面図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．実施形態に係る表示装置
１．１．概要
１．２．システム構成
１．３．比較例に係る画素回路の回路構成
１．４．比較例に係る画素回路の駆動方法
１．５．比較例に係る画素回路の課題
１．６．本実施形態に係る画素回路
１．７．本実施形態に係る画素回路の駆動方法
１．８．まとめ
２．表示装置及び画素回路の実施例
２．１．実施例１
２．２．実施例２
２．３．実施例３
２．４．実施例４
３．電子機器
４．モジュール及び適用例
４．０．モジュール
４．１．適用例１：レンズ交換式一眼レフレックスタイプのデジタルカメラ
４．２．適用例２：ヘッドマウントディスプレイ
４．３．適用例３：スマートフォン
４．４．適用例４：テレビジョン装置
４．５．適用例５：デジタルスチルカメラ
４．６．適用例６：パーソナルコンピュータ
４．７．適用例７：ビデオカメラ
４．８．適用例８：携帯電話機

＜１．実施形態に係る表示装置＞
［１．１．概要］
本開示の実施形態に係る表示装置は、発光部を駆動する駆動トランジスタを有する画素回路が配置されてなる表示装置であり、有機ＥＬ素子を画素の発光素子（電気光学素子）として用いた、所謂、有機ＥＬ表示装置である。

画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は、次のような特長を持っている。すなわち、有機ＥＬ表示装置は、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるため低消費電力である。また、有機ＥＬ素子が自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は、動画表示時の残像が発生しない。

有機ＥＬ素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。

有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、テレビジョンシステムの他、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ＥＶＦ（ＥｌｅｃｔｒｏｎｉｃＶｉｅｗＦｉｎｄｅｒ）、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）や携帯電話機等の携帯通信機器などを例示することができる。

［１．２．システム構成］
次に、図１及び図２を参照して、本開示の実施形態に係る表示装置の概略的なシステム構成について、一般的な表示装置のシステム構成を比較例１として、当該比較例１との相違点に着目して説明する。まず、図１を参照して、比較例１に係る表示装置の概略的なシステム構成について説明する。図１は、比較例１に係る表示装置の構成の概略を示したシステム構成図である。

図１に示すように、比較例１に係る表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、例えば、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）が挙げられる。また、例えば、ＭｉｃｒｏＯＬＥＤ（ＭｉｃｒｏＯｒｇａｎｉｃＬｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅ）のように、絶縁ゲート型電界効果トランジスタを、基盤（シリコンプロセス）上にオンチップで形成する構成としてもよい。

ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機ＥＬ素子を、画素回路の発光部（発光素子）として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。なお、以降では、「アクティブマトリクス型有機ＥＬ表示装置」を単に「表示装置」と記載する場合がる。また、「画素回路」を単に「画素」と記述する場合もある。

例えば、比較例１に係る表示装置１０ａは、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部（駆動部）とを有する構成となっている。駆動回路部は、例えば、画素アレイ部３０と同じ表示パネル８０上に搭載された書き込み走査部４０、駆動走査部５０、及び、信号出力部７０を含み、画素アレイ部３０の各画素２０を駆動する。

ここで、表示装置１０ａがカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。

但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１（３１_１〜３１_ｍ）、及び駆動線３２（３２_１〜３２_ｍ）が画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３４（３４_１〜３４_ｎ）が画素列毎に配線されている。

走査線３１_１〜３１_ｍは、書き込み走査部４０の対応する行の出力端にそれぞれ接続されている。駆動線３２_１〜３２_ｍは、駆動走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３４_１〜３４_ｎは、信号出力部７０の対応する列の出力端にそれぞれ接続されている。

書き込み走査部４０は、シフトレジスタ回路等によって構成されている。この書き込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書き込みに際して、走査線３１（３１_１〜３１_ｍ）に対して書き込み走査信号ＷＳ（ＷＳ_１〜ＷＳ_ｍ）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（即ち、線順次走査を行う）。

駆動走査部５０は、書き込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部５０は、書き込み走査部４０による線順次走査に同期して、駆動線３２（３２_１〜３２_ｍ）に対して発光制御信号ＤＳ（ＤＳ_１〜ＤＳ_ｍ）を供給することによって画素２０の発光／非発光（消光）の制御を行う。

信号出力部７０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電圧Ｖｏｆｓとを選択的に出力する。ここで、基準電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）に相当する電圧、あるいは、その近傍の電圧であり、後述する補正動作を行なう際に用いられる初期化電圧である。

信号出力部７０から択一的に出力される信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓは、信号線３４（３４_１〜３４_ｎ）を介して画素アレイ部３０の各画素２０に対して、書き込み走査部４０による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部７０は、信号電圧Ｖｓｉｇを画素行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

次に、図２を参照して、本開示の実施形態に係る表示装置１０のシステム構成について、前述した比較例１に係る表示装置１０ａと異なる部分に着目して説明する。図２は、本実施形態に係る表示装置１０の構成の概略を示したシステム構成図である。なお、図２に示す例では、画素２０を、ＲＧＢＷの副画素、即ち、Ｒ画素２０ｒ、Ｇ画素２０ｇ、Ｂ画素２０ｂ、またはＷ画素２０ｗとして構成した場合の一例を示している。また、以降では、Ｒ画素２０ｒ、Ｇ画素２０ｇ、Ｂ画素２０ｂ、またはＷ画素２０ｗを特に区別しない場合には、単に「画素２０」と記載する場合がある。

図２に示すように、本実施形態に係る表示装置１０は、主に、画素アレイ部３０の周辺に配置された駆動回路部の構成が、前述した比較例１に係る表示装置１０ａと異なる。即ち、本実施形態に係る駆動回路部は、例えば、画素アレイ部３０と同じ表示パネル８０上に搭載された書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び信号出力部７０を含み、画素アレイ部３０の各画素２０を駆動する。なお、本実施形態に係る表示装置１０の駆動部において、第１駆動走査部５０は、比較例１に係る表示装置１０ａの駆動部における駆動走査部５０に相当する。なお、本実施形態に係る表示装置１０の駆動部の説明においては、比較例１に係る表示装置１０ａの駆動部における駆動線３２に相当する構成を、「第１駆動線３２」と称する。

また、本実施形態に係る表示装置１０の駆動部は、第２駆動走査部６０を備え、行方向に沿って第２駆動線３３（３３_１〜３３_ｍ）が画素行毎に配線されている点で、比較例１に係る表示装置１０ａの駆動部と異なる。第２駆動線３３_１〜３３_ｍは、第２駆動走査部６０の対応する行の出力端にそれぞれ接続されている。

第２駆動走査部６０は、書き込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この第２駆動走査部６０は、書き込み走査部４０による線順次走査に同期して、第２駆動線３３（３３_１〜３３_ｍ）に対して駆動信号ＡＺ（ＡＺ_１〜ＡＺ_ｍ）を供給することによって非発光期間において画素２０を発光しないようにする制御を行う。

なお、図２に示す例は、書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び、信号出力部７０を表示パネル８０上に設けるシステム構成を示しているが、必ずしもこのような構成に限定するものではない。例えば、書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び、信号出力部７０のいくつか、あるいは全部を表示パネル８０外に設ける構成としてもよい。

［１．３．比較例に係る画素回路の回路構成］
次に、図２に示した本実施形態に係る表示装置１０の画素（画素回路）について説明するにあたり、本実施形態に係る表示装置１０の課題を整理するために、同様のシステム構成を有する表示装置に適用可能な画素回路の例を比較例２として説明する。

まず、図３を参照しながら、比較例２に係る画素回路の回路構成について説明する。図３は、比較例２に係る画素（画素回路）２０ａの一例を示した回路図である。

画素２０の発光部は、有機ＥＬ素子２１から成る。有機ＥＬ素子２１は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。

図３に示すように、画素２０ａは、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、電源電圧Ｖｓｓ（全ての画素２０に対して共通の電位）にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタＴｒ２、サンプリングトランジスタＴｒ１、発光制御トランジスタＴｒ３、スイッチングトランジスタＴｒ４、保持容量Ｃｓ、及び、補助容量Ｃｓｕｂを有する構成となっている。なお、本説明では、画素（画素回路）２０ａは、ガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成されるものして説明する。また、駆動トランジスタＴｒ２は、Ｐチャネル型のトランジスタから成るものとする。

また、駆動トランジスタＴｒ２と同様に、サンプリングトランジスタＴｒ１、発光制御トランジスタＴｒ３、及び、スイッチングトランジスタＴｒ４についても、Ｐチャネル型のトランジスタを用いる構成を採るものとして説明する。従って、駆動トランジスタＴｒ２、サンプリングトランジスタＴｒ１、発光制御トランジスタＴｒ３、及び、スイッチングトランジスタＴｒ４は、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲートの４端子となっている。各トランジスタのバックゲートには電源電圧Ｖｃｃが印加される。なお、ゲートノードが「制御端子」の一例に相当し、ドレインノード及びソースノードが「第１の端子」及び「第２の端子」の一例に相当する。

上記の構成の画素２０ａにおいて、サンプリングトランジスタＴｒ１は、信号出力部７０から信号線３４を通して供給される信号電圧Ｖｓｉｇをサンプリングすることによって駆動トランジスタＴｒ２のゲートノード（ゲート電極）に書き込む。なお、ここでの「書き込む」という表現は、ゲートノードに対して信号電圧を印加し、当該ゲートノードの電位が、当該信号電圧に基づく電位に保持されることを示すものとする。

発光制御トランジスタＴｒ３は、電源電圧Ｖｃｃの電源ノードと駆動トランジスタＴｒ２のソースノード（ソース電極）との間に接続され、発光制御信号ＤＳによる駆動の下に、有機ＥＬ素子２１の発光／非発光を制御する。

スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ２のドレインノード（ドレイン電極）と電流排出先ノードＶｉｎｉとの間に接続され、駆動信号ＡＺによる駆動の下に、有機ＥＬ素子２１の非発光期間に有機ＥＬ素子２１が発光しないように制御する。即ち、スイッチングトランジスタＴｒ４は、導通状態となることで、有機ＥＬ素子２１に電流が供給されないように、当該有機ＥＬ素子２１を迂回する経路を形成する（即ち、バイパスする）役目を果たす。

保持容量Ｃｓは、駆動トランジスタＴｒ２のゲートノードとソースノードとの間に接続されており、サンプリングトランジスタＴｒ１によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。駆動トランジスタＴｒ２は、保持容量Ｃｓの保持電圧に応じた駆動電流を有機ＥＬ素子２１に流すことによって有機ＥＬ素子２１を駆動する。

補助容量Ｃｓｕｂは、駆動トランジスタＴｒ２のソースノードと、固定電位のノード（例えば、電源電圧Ｖｃｃの電源ノード）との間に接続されている。この補助容量Ｃｓｕｂは、信号電圧Ｖｓｉｇを書き込んだときに駆動トランジスタＴｒ２のソース電圧が変動するのを抑制するとともに、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ２の閾値電圧Ｖｔｈにする作用を為す。

［１．４．比較例に係る画素回路の駆動方法］
次に、前述した比較例２に係る画素（画素回路）２０ａの駆動方法の一例について説明する。比較例２に係る駆動方法では、次のような駆動を行うことを特徴とする。先ず、駆動トランジスタＴｒ２のソースノードが非フローティング状態にあるときにゲートノードに初期化電圧である基準電圧Ｖｏｆｓを書き込む。しかる後、サンプリングトランジスタＴｒ１による信号電圧Ｖｓｉｇの書込みが行われるまでの間、駆動トランジスタＴｒ２のゲートノード及びソースノードをフローティング状態にする。

以下に、比較例２に係る駆動方法について、図４のタイミング波形図を用いてより具体的に説明する。図４は、比較例２に係る駆動方法について説明するためのタイミング波形図である。図４のタイミング波形図には、発光制御信号ＤＳ、書込み走査信号ＷＳ、駆動信号ＡＺ、信号線３４の電位Ｖｏｆｓ／Ｖｓｉｇ、及び、駆動トランジスタＴｒ２のソース電圧Ｖｓ、ゲート電圧Ｖｇのそれぞれの変化の様子を示している。

発光制御信号ＤＳがアクティブ状態（低電圧の状態）にあり、書込み走査信号ＷＳが非アクティブ状態（高電圧の状態）にある時刻ｔ１１で、駆動信号ＡＺがアクティブ状態となる。すなわち、駆動信号ＡＺは、サンプリングトランジスタＴｒ１による初期化電圧（即ち、基準電圧Ｖｏｆｓ）のサンプリングタイミング（時刻ｔ１２）よりも前にアクティブ状態となる。そして、駆動信号ＡＺがアクティブ状態になることで、スイッチングトランジスタＴｒ４が導通状態になる。これにより、以降、駆動トランジスタＴｒ２に流れる電流は、スイッチングトランジスタＴｒ４を通して電流排出先ノードＶｉｎｉに流れ込むことになる。

次に、時刻ｔ１２で、書込み走査信号ＷＳがアクティブ状態となり、これに応答してサンプリングトランジスタＴｒ１が導通状態になる。このとき、発光制御トランジスタＴｒ３が導通状態にあることで、駆動トランジスタＴｒ２のソースノードには電源電圧Ｖｃｃが印加された状態にある。すなわち、駆動トランジスタＴｒ２のソースノードは非フローティング状態にある。この状態において、サンプリングトランジスタＴｒ１によるサンプリングによって、基準電圧Ｖｏｆｓが駆動トランジスタＴｒ２のゲートノードに書き込まれる。先述したように、基準電圧Ｖｏｆｓは、信号電圧Ｖｓｉｇと異なるタイミングで信号出力部７０から信号線３４に供給される。

そして、時刻ｔ１３で、書込み走査信号ＷＳが非アクティブ状態となることで、基準電圧Ｖｏｆｓの書込みが終了する。すなわち、発光制御信号ＤＳが非アクティブ状態になるタイミング（時刻ｔ１４）よりも前に、サンプリングトランジスタＴｒ１による基準電圧Ｖｏｆｓの書込み（サンプリング）が完了する。なお、基準電圧Ｖｏｆｓを書き込むことによって駆動トランジスタＴｒ２に電流Ｉｓｄが流れるが、上述したように、スイッチングトランジスタＴｒ４が導通状態にあることで、駆動トランジスタＴｒ２に流れる電流Ｉｓｄは、スイッチングトランジスタＴｒ４を通して電流排出先ノードＶｉｎｉに流れ込む。従って、スイッチングトランジスタＴｒ４が導通状態である期間においては、有機ＥＬ素子２１が発光することがないため、表示パネル８０のコントラストが低下することもない。

また、時刻ｔ１３で、書込み走査信号ＷＳが非アクティブ状態となり、サンプリングトランジスタＴｒ１が非導通状態になることで、駆動トランジスタＴｒ２のゲートノードがフローティング状態になる。次いで、時刻ｔ１４で、発光制御信号ＤＳが非アクティブ状態になり、発光制御トランジスタＴｒ３が非導通状態になることで、駆動トランジスタＴｒ２のソースノードがフローティング状態になる。すなわち、駆動トランジスタＴｒ２のゲートノードに基準電圧Ｖｏｆｓを書き込んだ後、駆動トランジスタＴｒ２のゲートノード、次いでソースノードの順にフローティング状態になる。

そして、駆動トランジスタＴｒ２のゲートノード及びソースノードが共にフローティング状態になることで自己放電動作が行われる。自己放電動作での各ノードの電位の放電は、駆動トランジスタＴｒ２、スイッチングトランジスタＴｒ４、電流排出先ノードＶｉｎｉの経路を通して行なわれる。そして、自己放電動作によって駆動トランジスタＴｒ２のソース電圧Ｖｓ及びゲート電圧Ｖｇが共に徐々に低下していく。自己放電動作では、基本的に、駆動トランジスタＴｒ２のソース電圧Ｖｓ及びゲート電圧Ｖｇは、ゲート−ソース間電圧Ｖｇｓを維持しつつ低下していく。

自己放電動作が終了すると（即ち、自己放電に伴う、ソース電圧Ｖｓ及びゲート電圧Ｖｇの変化が収束すると）、時刻ｔ１５で駆動信号ＡＺが非アクティブ状態となり、これに応答してスイッチングトランジスタＴｒ４が非導通状態となる。そして、時刻ｔ１６で、書込み走査信号ＷＳがアクティブ状態となり、これに応答してサンプリングトランジスタＴｒ１が導通状態になる。これにより、駆動トランジスタＴｒ２のソースノードをフローティング状態にしたまま、サンプリングトランジスタＴｒ１によるサンプリングによって信号電圧Ｖｓｉｇ＝Ｖｃｃｐの書込みが行われる。なお、電位Ｖｃｃｐは、電源電圧Ｖｃｃの電位を示している。

時刻ｔ１７で、信号電圧Ｖｓｉｇの書込み動作が完了する。これにより、駆動トランジスタＴｒ２のソース電圧Ｖｓは、電源電圧Ｖｃｃに固定された状態（非フローティング状態）となる。このとき、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、ブートストラップ動作によって上昇する。その後、時刻ｔ１８で、発光制御信号ＤＳがアクティブ状態になり、これに応答して発光制御トランジスタＴｒ３が導通状態になる。

［１．５．比較例に係る画素回路の課題］
一方で、上述した比較例２に係る画素回路及びその駆動方法においては、時刻ｔ１８において、発光制御信号ＤＳをアクティブ状態とした場合に、駆動トランジスタＴｒ２のゲート−ソース間に電位差が生じる（即ち、ゲート−ソース間電圧Ｖｇｓが増加する）場合がある。

具体的には、発光制御信号ＤＳをアクティブ状態に変化させた場合に、発光制御トランジスタＴｒ３及び駆動トランジスタＴｒ２それぞれのゲートノード間の寄生容量による容量カップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する場合がある。このとき、ソース電圧Ｖｓは、電源電圧Ｖｃｃに接地されているため、駆動トランジスタＴｒ２のゲート電圧Ｖｇのみが低下し、駆動トランジスタＴｒ２のゲート−ソース間に電位差が生じる（即ち、ゲート−ソース間電圧Ｖｇｓが増加する）。このような現象は、特に、駆動トランジスタＴｒ２として、ゲートノードに印可（保持）される信号電圧に応じて導通状態と非導通状態とが切り替わるＰチャネル型のトランジスタを使用した場合に、Ｎチャネル型のトランジスタを使用した場合に比べて顕著に表れる傾向にある。

このような状況下においては、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタＴｒ２の閾値電圧Ｖｔｈを超えていない場合でも、ソース−ドレイン間のリーク電流Ｉｓｄを完全にカットオフできない場合ある。そのため、黒階調を表示させる場合においても、ソース−ドレイン間のリーク電流Ｉｓｄが有機ＥＬ素子２１を発光させる（例えば、グレーに発光させる）こととなり、コントラストを低下させる場合があった。

［１．６．本実施形態に係る画素回路］
そこで、本実施形態に係る画素回路及びその駆動方法は、黒階調を表示させる場合においても、コントラストの低下を抑止する（即ち、コントラストを向上させる）ためになされたものである。具体的には、本実施形態に係る画素回路及びその駆動方法では、寄生容量（即ち、発光制御トランジスタＴｒ３及び駆動トランジスタＴｒ２それぞれのゲートノード間の寄生容量）による容量カップリングにより、ゲート電圧Ｖｇが低下した場合に、当該ゲート電圧Ｖｇをソース電圧Ｖｓよりも高くなるように制御する。このような制御に伴い、本実施形態に係る画素回路及びその駆動方法では、ソース−ドレイン間のリーク電流Ｉｓｄが抑制されるため、比較例２に係る画素回路及びその駆動方法を適用した場合に、リーク電流Ｉｓｄによるコントラストの低下を抑制することが可能となる。そこで、以降では、本実施形態に係る画素回路の回路構成について説明し、次いで、当該画素回路の駆動方法について説明する。

まず、図５を参照しながら、本実施形態に係る画素（画素回路）２０の構成について、前述した比較例２に係る画素２０ａ（図３参照）と異なる部分に着目して説明する。図５は、本実施形態に係る表示装置１０における画素２０の一例を示した回路図である。

図５に示すように、本実施形態に係る画素２０は、スイッチングトランジスタＴｒ４に駆動信号ＡＺを供給する信号線３３と、駆動トランジスタＴｒ２のゲートノードに接続された信号線３５との間に容量Ｃ１が形成されている点で、比較例２に係る画素２０ａと異なる。

容量Ｃ１は、信号線３３と信号線３５とが互いに隣り合うように並走させることで形成される寄生容量であってもよいし、信号線３３と信号線３５との間にキャパシタを設けることで形成してもよい。なお、スイッチングトランジスタＴｒ４が、「切替え部」の一例に相当する。また、信号線３３が「第１の信号線」の一例に相当し、信号線３５が「第２の信号線」の一例に相当する。

図５に示すように、容量Ｃ１を設けることで、駆動信号ＡＺが、アクティブ状態から非アクティブ状態に変化した場合に、容量Ｃ１による容量カップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇが制御される。即ち、本実施形態に係る画素２０では、発光制御トランジスタＴｒ３及び駆動トランジスタＴｒ２それぞれのゲートノード間の寄生容量による容量カップリングにより低下したゲート電圧Ｖｇを、容量Ｃ１による容量カップリングによりソース電圧Ｖｓよりも高くなるように制御する。なお、ゲート電圧Ｖｇの制御量は、容量Ｃ１の静電容量に基づき決定されることは言うまでもない。換言すると、容量Ｃ１の静電容量を調整することにより、ゲート電圧Ｖｇの制御量を決定すればよいこととなる。

上述のような構成のため、本実施形態に係る回路では、駆動トランジスタＴｒ２とスイッチングトランジスタＴｒ４とに同じ型のトランジスタを適用することが、画素２０の回路構成を簡略化する観点で、より望ましい。即ち、駆動トランジスタＴｒ２としてＰチャネル型のトランジスタを適用した場合には、スイッチングトランジスタＴｒ４についてもＰチャネル型のトランジスタを適用することがより望ましいこととなる。

［１．７．本実施形態に係る画素回路の駆動方法］
次に、本実施形態に係る画素２０の駆動方法の一例について、図６に示すタイミング波形図を用いてより具体的に説明する。図６は、本実施形態に係る駆動方法について説明するためのタイミング波形図である。なお、図６のタイミング波形図は、図４と同様に、発光制御信号ＤＳ、書込み走査信号ＷＳ、駆動信号ＡＺ、信号線３４の電位Ｖｏｆｓ／Ｖｓｉｇ、及び、駆動トランジスタＴｒ２のソース電圧Ｖｓ、ゲート電圧Ｖｇのそれぞれの変化の様子を示している。また、時刻ｔ１１〜ｔ１４の動作については、図４に示した比較例２に係る駆動方法と同様のため詳細な説明は省略する。

図６に示すように、本実施形態に係る駆動方法では、駆動信号ＡＺがアクティブ状態から非アクティブ状態に変化するタイミングが、比較例２に係る駆動方法（図４参照）と異なる。具体的には、本実施形態に係る駆動方法では、時刻ｔ１６〜ｔ１７における、サンプリングトランジスタＴｒ１によるサンプリング（即ち、書込み走査信号ＷＳによるサンプリングトランジスタＴｒ１の切り替え）によって、信号電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲートノードに書き込まれた後に、駆動信号ＡＺが非アクティブ状態となる。

具体的には、自己放電動作が終了し、時刻ｔ１６で、書込み走査信号ＷＳがアクティブ状態となり、これに応答してサンプリングトランジスタＴｒ１が導通状態になる。これにより、駆動トランジスタＴｒ２のソースノードをフローティング状態にしたまま、サンプリングトランジスタＴｒ１によるサンプリングによって信号電圧Ｖｓｉｇ＝Ｖｃｃｐの書込みが行われる。

時刻ｔ１７で、信号電圧Ｖｓｉｇの書込み動作が完了する。これにより、駆動トランジスタＴｒ２のソース電圧Ｖｓは、電源電圧Ｖｃｃに固定された状態（非フローティング状態）となる。このとき、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、ブートストラップ動作によって上昇する。

そして、時刻ｔ１８で、発光制御信号ＤＳがアクティブ状態になり、これに応答して発光制御トランジスタＴｒ３が導通状態になる。このとき、前述したように、発光制御トランジスタＴｒ３及び駆動トランジスタＴｒ２それぞれのゲートノード間の寄生容量による容量カップリングにより、ゲート電圧Ｖｇが低下し、駆動トランジスタＴｒ２のゲート電圧Ｖｇがソース電圧Ｖｓより低くなる。

次いで、時刻ｔ２５で、駆動信号ＡＺが非アクティブ状態となり、スイッチングトランジスタＴｒ４が非導通状態になる。また、駆動信号ＡＺがアクティブ状態から非アクティブ状態に変化することで、容量Ｃ１によるカップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇが上昇する。即ち、時刻ｔ２５で、駆動信号ＡＺが非アクティブ状態となることで、有機ＥＬ素子２１が非発光状態から発光状態に切り替わり、当該切り替えに同期して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが、ソース電圧Ｖｓよりも高くなるように制御される。そのため、有機ＥＬ素子２１が発光状態に切り替わった場合においても、駆動トランジスタＴｒ２のソース−ドレイン間におけるリーク電流Ｉｓｄが抑制される。

なお、上記では、時刻ｔ１８で、発光制御信号ＤＳがアクティブ状態にした後、時刻ｔ２５で、駆動信号ＡＺが非アクティブ状態としたが、信号電圧Ｖｓｉｇの書込み後であれば、駆動信号ＡＺを非アクティブ状態とするタイミングは特に限定されない。具体的な一例として、駆動信号ＡＺが非アクティブ状態とした後、発光制御信号ＤＳをアクティブ状態としてもよい（即ち、時刻ｔ１８とｔ２５のタイミングを逆にしてもよい）。

また、上記では、サンプリングトランジスタＴｒ１、駆動トランジスタＴｒ２、発光制御トランジスタＴｒ３、及びスイッチングトランジスタＴｒ４として、Ｐチャネル型のトランジスタを適用する例について説明したが、必ずしもこの構成に限定するものではない。例えば、サンプリングトランジスタＴｒ１、駆動トランジスタＴｒ２、発光制御トランジスタＴｒ３、及びスイッチングトランジスタＴｒ４の一部もしくは全部に、Ｎチャネル型のトランジスタを適用してもよい。なお、Ｎチャネル型のトランジスタを適用する場合には、図６に示した各信号（即ち、発光制御信号ＤＳ、走査信号ＷＳ、信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓ、及び駆動信号ＡＺ）のうち当該トランジスタに対応する信号を反転させればよいことは言うまでもない。また、サンプリングトランジスタＴｒ１、駆動トランジスタＴｒ２、発光制御トランジスタＴｒ３、及びスイッチングトランジスタＴｒ４それぞれの機能を実現できれば、これらのトランジスタは、必ずしも絶縁ゲート型電界効果トランジスタには限定されない。

また、上記に示す実施形態では、駆動トランジスタＴｒ２のゲートノード及びソースノードをフローティング状態として自己放電動作が行われる例について説明したが、各ノードの電位の放電が行われれば、その構成は必ずしも限定されない。具体的な一例として、サンプリングトランジスタＴｒ１を導通状態として、駆動トランジスタＴｒ２のゲートノードに基準電圧Ｖｏｆｓを保持した状態で、放電動作を行わせる構成としてもよい。

また、容量Ｃ１による容量カップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇの制御を実現できれば、画素２０の回路は、図５に示す例には必ずしも限定されない。例えば、図７は、画素（画素回路）２０の他の一態様（画素２０ｘとする）を示した回路図である。図７に示すように、スイッチングトランジスタＴｒ４を設けない構成としてもよい。この場合には、信号線３３は、容量Ｃ１による容量カップリングに基づくゲート電圧Ｖｇの制御にのみ使用されることとなる。また、画素（画素回路）２０を、図８に示すような回路構成としてもよい。図８は、画素（画素回路）２０の他の一態様（画素２０ｙとする）を示した回路図であり、図７に示す画素２０ｘの回路構成を更に簡素化した例（即ち、有機ＥＬ素子２１の発光／非発光の切り替えに係る構成を簡素化した例）である。

［１．８．まとめ］
以上説明したように、本実施形態に係る画素回路及びその駆動方法に依れば、黒階調を表示した場合の制御において、駆動トランジスタＴｒ２のソース−ドレイン間におけるリーク電流Ｉｓｄを抑制することが可能である。そのため、本実施形態に係る表示装置では、黒階調を表示した場合に、当該リーク電流Ｉｓｄによる有機ＥＬ素子２１の発光が抑止され、ひいては、コントラストの低下を抑制する（即ち、コントラストを向上させる）ことが可能となる。

＜２．表示装置及び画素回路の実施例＞
次に、前述した実施形態に係る表示装置１０において、特に、画素（画素回路）２０（図５参照）の構成に着目して、容量Ｃ１の形成に係る具体例を実施例として以下に説明する。

［２．１．実施例１］
まず、前述した実施形態に係る画素２０において、容量Ｃ１を、信号線３３と信号線３５との間の寄生容量として形成する例を、実施例１として、図９を参照しながら説明する。図９は、実施例１に係る画素（画素回路）２０の構成を説明するための概略的な断面図である。

図９は、駆動トランジスタＴｒ２、スイッチングトランジスタＴｒ４、駆動信号ＡＺを供給する信号線３３、及び駆動トランジスタＴｒ２のゲートノードに接続された信号線３５の、概略的な接続関係を示している。

なお、図９においては、図面に垂直な方向をｘ方向、図面の横方向をｙ方向、図面の縦方向をｚ方向として規定している。即ち、図９に示す例では、ｘｙ平面を層としてｚ方向に多層構造をなし、駆動トランジスタＴｒ２及びスイッチングトランジスタＴｒ４と、信号線３３と、信号線３５とがそれぞれ異なる層に配置された例を示している。

特に、図９に示すように、本実施例に係る画素２０では、信号線３３と信号線３５とが、互いに隣り合う層にそれぞれ設置され、かつ、信号線３３と信号線３５とが並走するように設けられている。

このような構成により、信号線３３と信号線３５とが並走する部分（即ち、信号線３３と信号線３５とがｚ方向に重畳する部分）に寄生容量が発生する。即ち、本実施例に係る画素２０では、信号線３３と信号線３５との間の当該寄生容量を容量Ｃ１として利用して、当該容量Ｃ１による容量カップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇの制御を実現する。

なお、ゲート電圧Ｖｇの制御量は、容量Ｃ１の静電容量に基づき決定される。そのため、信号線３３と信号線３５とが重畳する面積と、信号線３３と信号線３５との間の幅とを調整することで、ゲート電圧Ｖｇの制御量を調整可能であることは言うまでもない。

なお、この場合には、信号線３３（即ち、第１の信号線）は、信号線３５（即ち、第２の信号線）と重畳する部分（即ち、容量Ｃ１を形成する部分）において、信号線の面積（図９におけるｘｙ平面上の面積）が最も大きくなるように設けられていてもよい。

［２．２．実施例２］
次に、実施例２として、信号線３３と信号線３５との間にキャパシタを設けることで、容量Ｃ１を形成する例について、図１０を参照しながら説明する。図１０は、実施例２に係る画素（画素回路）２０の構成を説明するための概略的な断面図である。なお、図１０では、前述した図９と同一の座標系を採用している。

図１０に示す例は、駆動トランジスタＴｒ２、スイッチングトランジスタＴｒ４、信号線３３、及び信号線３５の位置関係は、図９に示した実施例１に係る画素２０の場合と同様である。一方で、図１０に示す例は、信号線３３と信号線３５との間にキャパシタＣ１ａを設けることで、容量Ｃ１を形成している点で、図９に示した実施例１に係る画素２０の場合と異なる。

キャパシタＣ１ａとしては、例えば、絶縁層を金属で挟み込んだ、所謂、ＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）構造によるキャパシタを適用することが可能である。もちろん、信号線３３と信号線３５との間に容量Ｃ１を形成可能であれば、キャパシタＣ１の態様は、ＭＩＭ構造によるキャパシタに限られない点は言うまでもない。

以上のように、本実施例に係る画素２０では、信号線３３と信号線３５との間にキャパシタＣ１ａを設けることで容量Ｃ１を形成し、当該容量Ｃ１による容量カップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇの制御を実現する。

［２．３．実施例３］
次に、実施例３として、容量Ｃ１を、信号線３３と信号線３５との間の寄生容量として形成する他の一例について、図１１を参照しながら説明する。図１１は、実施例３に係る画素（画素回路）２０の構成を説明するための概略的な断面図である。なお、図１１では、前述した図９と同一の座標系を採用している。

図１１に示す例では、信号線３３と信号線３５とが同一層上に配置されている点で、図９に示した実施例１に係る画素２０と異なる。即ち、信号線３３及び信号線３５のｚ方向に沿った厚みが、容量Ｃ１を形成し得るだけの厚みを有する場合には、同一層上に形成された信号線３３と信号線３５との間の寄生容量により、容量Ｃ１を形成することも可能である。

具体的には、図１１に示すように、本実施例に係る画素２０では、信号線３３と信号線３５とが、同一層上において互いに隣り合い、かつ、並走するように設けられている。例えば、図１１に示す例の場合には、信号線３３と信号線３５とを、ｙ方向に互いに隣り合い、かつ、ｘ方向に向けて並走するように設けられている。

なお、この場合には、信号線３３（即ち、第１の信号線）は、信号線３５（即ち、第２の信号線）に並走する部分（即ち、容量Ｃ１を形成する部分）において、当該信号線３５との間の配線間距離が最も短くなるように設けられていてもよい。

このような構成により、信号線３３と信号線３５とが並走する部分に寄生容量が発生する。即ち、本実施例に係る画素２０では、信号線３３と信号線３５との間の当該寄生容量を容量Ｃ１として利用して、当該容量Ｃ１による容量カップリングにより、駆動トランジスタＴｒ２のゲート電圧Ｖｇの制御を実現する。

［２．４．実施例４］
次に、実施例４に係る表示装置１０について説明する。前述の通り、各画素２０は、それぞれ異なる色の副画素として構成することが可能であり、例えば、赤色光、緑色光、及び青色光を発光する各副画素と、白色光を発光する副画素とを１つの画素として構成することが可能である。

一方で、赤色光、緑色光、及び青色光を発光する各副画素と、白色光を発光する副画素とでは、各有機ＥＬ素子２１に供給される電流（即ち、電流Ｉｓｄ）の変化に伴うコントラストの影響が異なる場合が少なくない。

例えば、赤色光、緑色光、及び青色光を出力する場合には、有機ＥＬ素子２１から出射した光を、カラーフィルタを透過させることで外部に出力することで、当該赤色光、緑色光、及び青色光の出力を実現する。これに対して、白色光を出力する場合には、カラーフィルタを介さずに有機ＥＬ素子２１から出射した光を出力することで、当該白色光の出力を実現する。

赤色光、緑色光、及び青色光を出力する場合のように、カラーフィルタを適用する場合には、有機ＥＬ素子２１から出射した光は、当該カラーフィルタを透過することで減衰する。そのため、有機ＥＬ素子２１に供給される電流の量が変化したとしても、カラーフィルタを透過することで、当該電流の変化に伴う有機ＥＬ素子２１から出射した光の変化量も減衰する。これに対して、白色光を出力する場合には、有機ＥＬ素子２１から出射した光を、カラーフィルタを透過させずに出力するため、有機ＥＬ素子２１に供給される電流の量が変化した場合の影響が、赤色光、緑色光、及び青色光を出力する場合に比べて大きい。

このような場合を鑑みて、実施例４に係る表示装置１０では、各画素２０に対応する光の種類（即ち、当該画素２０から外部に出力される光の種類）に応じて、ゲート電圧Ｖｇの制御量として、異なる値を設定する。具体的には、実施例４に係る表示装置１０では、白色光を出力する画素２０ｗにおけるゲート電圧Ｖｇの制御量を、赤色光、緑色光、及び青色光を出力する画素２０ｒ、２０ｇ、及び２０ｂに比べて大きくなるように設定する。即ち、当該表示装置１０では、画素２０ｗに設けられた容量Ｃ１の静電容量が、画素２０ｒ、２０ｇ、及び２０ｂに形成された容量Ｃ１の静電容量よりも大きくなるように、各画素２０に容量Ｃ１を形成する。

例えば、図１２は、本実施例に係る表示装置１０の構成を説明するための概略的な平面図であり、本実施例に係る表示装置１０を実現するための構成の一例を示している。

なお、図１２においては、図面の横方向をｘ方向、図面の縦方向をｙ方向、図面に垂直な方向をｚ方向として規定している。即ち、図１２に示す例では、ｘｙ平面を層としてｚ方向に多層構造をなし、サンプリングトランジスタＴｒ１、駆動トランジスタＴｒ２、発光制御トランジスタＴｒ３、及びスイッチングトランジスタＴｒ４とが同一層に設置されている。

また、図１２に示した本実施例に係る表示装置１０では、各画素２０において、前述した実施例１と同様の方法で、容量Ｃ１を形成している。即ち、図１２に示す例では、各トランジスタＴｒ１〜Ｔｒ４と、駆動信号ＡＺを供給する信号線３３と、駆動トランジスタＴｒ２のゲートノードに接続された信号線３５とは、それぞれ異なる層に配置されている。具体的には、信号線３５が設置された層は、各トランジスタＴｒ１〜Ｔｒ４が設置された層の上部に、互いに隣り合うように設けられている。また、信号線３３が設置された層は、信号線３５が設置された層に、互いに隣り合うように設けられている。また、各画素２０における、信号線３３と信号線３５とは、それぞれの少なくとも一部が並走するように設置されており、当該信号線３３と信号線３５とが並走する（即ち、ｚ方向に重畳する）部分に容量Ｃ１が形成される。

このとき、画素２０ｗにおいて、信号線３３と信号線３５とが重畳する領域３３１は、例えば、画素２０ｒ、２０ｇ、及び２０ｂにおいて、信号線３３と信号線３５とが重畳する領域３３２に比べて面積が大きくなるように形成されている。このような構成により、画素２０ｗにおける容量Ｃ１の静電容量は、画素２０ｒ、２０ｇ、及び２０ｂにおける容量Ｃ１の静電容量より大きくなる。即ち、図１２に示す表示装置１０では、白色光を出力する画素２０ｗにおけるゲート電圧Ｖｇの制御量が、赤色光、緑色光、及び青色光を出力する画素２０ｒ、２０ｇ、及び２０ｂに比べて大きくなる。

なお、各画素に形成される容量Ｃ１の静電容量を調整する観点は、上記に示すような、有機ＥＬ素子２１から出射された光がカラーフィルタを透過して出力されるか否かには限定されない。具体的な一例として、白色光は、発光量の変化に伴う視認性の変化が、赤色光、緑色光、及び青色光における視認性の変化に比べて目立つ場合が少なくない。そのため、カラーフィルタの有無に限らず、白色光を出力する画素２０に形成された容量Ｃ１の静電容量を、赤色光、緑色光、及び青色光を出力する画素２０に形成された容量Ｃ１の静電容量より大きくなるように、各画素２０に容量Ｃ１を形成してもよい。また、他の一例として、有機ＥＬ素子２１の発光量（例えば、輝度）に応じて、画素２０に形成された容量Ｃ１の静電容量を形成してもよい。即ち、有機ＥＬ素子２１の発光量が高い画素２０ほど、当該画素２０に形成される容量Ｃ１の静電容量が大きくなるように、当該容量Ｃ１を形成してもよい。

また、画素２０ｗにおける容量Ｃ１の静電容量が、画素２０ｒ、２０ｇ、及び２０ｂにおける容量Ｃ１の静電容量より大きくなるように構成できれば、図１２に示すように、信号線３３と信号線３５と重畳する面積に応じて静電容量を調整する例には限定されない。例えば、信号線３３と信号線３５と間にキャパシタを設けることで容量Ｃ１を形成する場合には、当該キャパシタの電極間における誘電率を調整することで（即ち、電極間に介在させる誘電体または絶縁体を適宜選択することで）、各画素２０における容量Ｃ１の静電容量を調整してもよいことは言うまでもない。

＜３．電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器において、その表示部（表示装置）として用いることが可能である。この場合には、例えば、当該電子機器の制御ユニット（例えば、ＣＰＵ：ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔやＭＰＵ：Ｍｉｃｒｏ−ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）が、表示装置内の書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び信号出力部７０の動作を制御してもよい。また、他の一例として、表示装置内の書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び信号出力部７０の機能の一部または全部を、当該電子機器の制御ユニットに設ける構成としてもよい。

上述した実施形態の説明から明らかなように、本開示の表示装置は、黒階調を表示した場合の制御において、駆動トランジスタＴｒ２のソース−ドレイン間におけるリーク電流Ｉｓｄを抑制することが可能である。そのため、本実施形態に係る表示装置では、黒階調を表示した場合に、当該リーク電流Ｉｓｄによる有機ＥＬ素子２１の発光が抑止され、ひいては、コントラストの低下を抑制する（即ち、コントラストを向上させる）ことが可能となる。

本開示の表示装置を表示部に用いる電子機器としては、テレビジョンシステムの他、例えば、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ＥＶＦ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。また、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やＰＤＡ等の携帯通信機器などの電子機器において、その表示部として用いることもできる。

＜４．モジュール及び適用例＞
上記に示した実施形態に係る表示装置のモジュール及び適用例について、以下に具体的な例を挙げて説明する。

［４．０．モジュール］
上記実施の形態の表示装置は、例えば、図１３に示したようなモジュールとして、後述する適用例１〜８などの電子機器に組み込まれる。このモジュールは、例えば、基板４００の一辺に、封止用基板（表示パネル８０）から露出した領域４０１を設け、この露出した領域４０１に、書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び、信号出力部７０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）４０２が設けられていてもよい。

［４．１．適用例１：レンズ交換式一眼レフレックスタイプのデジタルカメラ］
図１４は、上記実施の形態の表示装置が適用される撮像装置（レンズ交換式一眼レフレックスタイプのデジタルカメラ）の外観を表したものである。この撮像装置は、例えば、カメラ本体部（カメラボディ）４１１の正面右側に交換式の撮影レンズユニット（交換レンズ）４１２を有し、正面左側に撮影者が把持するためのグリップ部４１３を有している。カメラ本体部４１１の背面略中央にはモニタ４１４が設けられている。モニタ４１４の上部には、ビューファインダ（接眼窓）４１５が設けられている。撮影者は、ビューファインダ４１５を覗くことによって、撮影レンズユニット４１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。このビューファインダ４１５は、上記実施の形態に係る表示装置により構成されている。

［４．２．適用例２：ヘッドマウントディスプレイ］
図１５は、上記実施の形態の表示装置が適用されるヘッドマウントディスプレイの外観を表したものである。このヘッドマウントディスプレイは、例えば、眼鏡形の表示部４２１の両側に、使用者の頭部に装着するための耳掛け部４２２を有しており、その表示部４２１は、上記実施の形態に係る表示装置により構成されている。

［４．３．適用例３：スマートフォン］
図１６は、スマートフォンの外観を表している。このスマートフォンは、例えば、表示部４３１（表示装置１０）および非表示部（筐体）４３２と、操作部４３３とを備えている。操作部４３３は、（Ａ）に示したように非表示部４３２の前面に設けられていてもよいし、（Ｂ）に示したように上面に設けられていてもよい。

［４．４．適用例４：テレビジョン装置］
図１７はテレビジョン装置の外観構成を表している。このテレビジョン装置は、例えば、フロントパネル４４１およびフィルターガラス４４２を含む映像表示画面部４４０（表示装置１０）を備えている。

［４．５．適用例５：デジタルスチルカメラ］
図１８は、デジタルスチルカメラの外観構成を表しており、（Ａ）および（Ｂ）は、それぞれ前面および後面を示している。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４５１と、表示部４５２（表示装置１０）と、メニュースイッチ４５３と、シャッターボタン４５４とを備えている。

［４．６．適用例６：パーソナルコンピュータ］
図１９は、ノート型のパーソナルコンピュータの外観構成を表している。このパーソナルコンピュータは、例えば、本体４６１と、文字等の入力操作用のキーボード４６２と、画像を表示する表示部４６３（表示装置１０）とを備えている。

［４．７．適用例７：ビデオカメラ］
図２０は、ビデオカメラの外観構成を表している。このビデオカメラは、例えば、本体部４７１と、その本体部４７１の前方側面に設けられた被写体撮影用のレンズ４７２と、撮影時のスタート／ストップスイッチ４７３と、表示部４７４（表示装置１０）とを備えている。

［４．８．適用例８：携帯電話機］
図２１は、携帯電話機の外観構成を表している。（Ａ）および（Ｂ）は、それぞれ携帯電話機を開いた状態の正面および側面を示している。（Ｃ）〜（Ｇ）は、それぞれ携帯電話機を閉じた状態の正面、左側面、右側面、上面および下面を示している。この携帯電話機は、例えば、上側筐体４８１と下側筐体４８２とが連結部（ヒンジ部）４８３により連結されたものであり、ディスプレイ４８４（表示装置１０）と、サブディスプレイ４８５と、ピクチャーライト４８６と、カメラ４８７とを備えている。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
制御端子と、第１の端子、及び第２の端子を備え、前記第１の端子に接続された、電流量に応じて発光する発光素子への電流の供給を、前記制御端子に印可された信号電圧に応じて制御する駆動トランジスタと、
導通状態と非導通状態とを切替え可能に構成され、前記導通状態となることで、前記発光素子に電流が供給されないように当該発光素子を迂回する経路を形成する切替え部と、
前記制御端子への前記信号電圧の書き込み後に、前記切替え部を前記導通状態から前記非導通状態となるように制御し、当該切替え部の制御に同期して、前記制御端子の電位を制御する制御部と、
を備えた、表示装置。
（２）
前記制御部は、第１の信号線を介して前記切替え部に制御信号を供給することで、前記導通状態と前記非導通状態との切替えを制御し、
前記第１の信号線と、前記制御端子に接続された第２の信号線との間に容量が形成され、
前記制御信号が、前記容量を介して前記制御端子に供給されることで、当該制御端子の電位が制御される、前記（１）に記載の表示装置。
（３）
前記容量は、前記第１の信号線と前記第２の信号線とが互いに隣り合って並走するように設けられることで形成される、前記（２）に記載の表示装置。
（４）
前記第１の信号線と、前記第２の信号線とは、多層構造の配線中において、互いに隣り合う異なる層にそれぞれ設けられ、
前記容量は、前記第１の信号線と前記第２の信号線とが重畳するように配置されることで形成される、前記（３）に記載の表示装置。
（５）
前記第１の信号線は、前記第２の信号線と重畳する部分において、信号線の面積が最も大きくなるように設けられている、前記（４）に記載の表示装置。
（６）
前記第１の信号線と、前記第２の信号線とは、同一層の配線として設けられ、
前記容量は、前記第１の信号線と前記第２の信号線とが、前記同一層上において、互いに隣り合って並走するように設けられることで形成される、前記（３）に記載の表示装置。
（７）
前記第１の信号線は、前記第２の信号線と並走する部分において、配線間距離が最も短くなるように設けられている、前記（６）に記載の表示装置。
（８）
前記発光素子と、前記駆動トランジスタと、前記切替え部とを含む画素を複数備え、
前記制御部は、複数の前記画素それぞれの前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差を、当該画素に対応する光に応じて制御する、前記（１）〜（７）のいずれか一項に記載の表示装置。
（９）
前記複数の画素のうち、第１の画素中の発光素子から照射された光は、カラーフィルタを透過して外部に出力され、前記第１の画素とは異なる第２の画素中の発光素子から照射された光は、前記カラーフィルタを介さずに外部に出力され、
前記制御部は、前記第２の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差が、前記第１の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差よりも大きくなるように、前記第１の画素及び前記第２の画素それぞれの前記駆動トランジスタの前記制御端子の電位を制御する、前記（８）に記載の表示装置。
（１０）
前記複数の画素のうち、第１の画素中の発光素子は、赤色光、青色光、もしくは緑色光を出力し、
前記第１の画素とは異なる第２の画素中の発光素子は、白色光を出力し、
前記制御部は、前記第２の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差が、前記第１の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差よりも大きくなるように、前記第１の画素及び前記第２の画素それぞれの前記駆動トランジスタの前記制御端子の電位を制御する、前記（８）に記載の表示装置。
（１１）
前記複数の画素それぞれについて、前記制御部が当該画素中の前記切替え部に制御信号を供給する信号線と、当該画素中の駆動トランジスタの前記制御端子に接続された信号線との間に、当該画素に対応する光に応じた容量が形成され、
前記制御信号が、前記複数の画素それぞれに対応する前記容量を介して、当該画素中の駆動トランジスタの前記制御端子に供給されることで、当該制御端子の電位が制御される、前記（８）〜（１０）のいずれか一項に記載の表示装置。
（１２）
制御端子と、第１の端子、及び第２の端子を備え、前記第１の端子に接続された、電流量に応じて発光する発光素子への電流の供給を、前記制御端子に印可された信号電圧に応じて制御する駆動トランジスタと、
導通状態と非導通状態とを切替え可能に構成され、前記導通状態となることで、前記発光素子に電流が供給されないように当該発光素子を迂回する経路を形成する切替え部と、
前記制御端子への前記信号電圧の書き込み後に、前記切替え部を前記導通状態から前記非導通状態となるように制御し、当該切替え部の制御に同期して、前記制御端子の電位を制御する制御部と、
を備えた、電子機器。
（１３）
制御端子、第１の端子、及び第２の端子を備えた駆動トランジスタが、前記第１の端子に接続された、電流量に応じて発光する発光素子への電流の供給を、前記制御端子に印可された信号電圧に応じて制御することと、
導通状態と非導通状態とを切替え可能に構成された切替え部を、前記導通状態に制御することで、前記発光素子に電流が供給されないように当該発光素子を迂回する経路を形成することと、
プロセッサが、前記制御端子への前記信号電圧の書き込み後に、前記切替え部を前記導通状態から前記非導通状態となるように制御し、当該切替え部の制御に同期して、前記制御端子の電位を制御することと、
を含む表示装置の駆動方法。

１０表示装置
２０画素
２１有機ＥＬ素子
３０画素アレイ部
４０走査部
５０第１駆動走査部
６０第２駆動走査部
７０信号出力部
８０表示パネル
Ｃｓ保持容量
Ｃｓｕｂ補助容量
Ｔｒ１サンプリングトランジスタ
Ｔｒ２駆動トランジスタ
Ｔｒ３発光制御トランジスタ
Ｔｒ４スイッチングトランジスタ

Claims

発光素子と、
制御端子と、第１の端子、及び第２の端子で構成し、前記第２の端子は前記発光素子と接続する駆動トランジスタと、
前記発光素子と接続するスイッチングトランジスタと、
前記発光素子に電気的に接続される発光制御トランジスタと、
前記駆動トランジスタ、前記スイッチングトランジスタ、及び前記発光制御トランジスタの動作を制御する制御部と、
を有し、
前記制御部は、前記発光素子により黒階調を表示する場合、前記駆動トランジスタを導通状態から非導通状態へ遷移させ、前記発光制御トランジスタを非導通状態から導通状態へ遷移させたのち、前記スイッチングトランジスタを、導通状態から非導通状態へ遷移させることにより、前記スイッチングトランジスタの駆動信号の信号線と前記駆動トランジスタのゲート間に容量によるカップリングにより前記駆動トランジスタのゲート電圧を変動させて、前記駆動トランジスタにおけるリーク電流を抑制する、
表示装置。
前記駆動トランジスタは、電流量に応じて発光する前記発光素子への電流の供給を、前記制御端子に印可された信号電圧に応じて制御する、
請求項１に記載の表示装置。
前記スイッチングトランジスタは、導通状態となることで、前記発光素子に電流が供給されないように当該発光素子を迂回する経路を形成する、
請求項１に記載の表示装置。
前記制御部は、第１の信号線を介した前記スイッチングトランジスタへの制御信号の供給に応じて、前記導通状態と前記非導通状態との切り替えを制御することで、前記制御端子への前記信号電圧の書き込み後に、前記スイッチングトランジスタを前記導通状態から前記非導通状態となるように制御する、
請求項２に記載の表示装置。
前記第１の信号線と、前記制御端子に接続された第２の信号線と、が互いに隣り合って並走するように設けられることで、当該第１の信号線と当該第２の信号線との間に容量が形成される、
請求項４に記載の表示装置。
前記制御信号が、前記容量を介して前記制御端子に供給されることで、前記スイッチングトランジスタの制御に同期して当該制御端子の電位が制御される、
請求項５に記載の表示装置。
前記第１の信号線と、前記第２の信号線とは、多層構造の配線中において、互いに隣り合う異なる層にそれぞれ設けられ、
前記容量は、前記第１の信号線と前記第２の信号線とが重畳するように配置されることで形成される、
請求項５に記載の表示装置。
前記第１の信号線は、前記第２の信号線と重畳する部分において、信号線の面積が最も大きくなるように設けられている、
請求項５に記載の表示装置。
前記第１の信号線と、前記第２の信号線とは、同一層の配線として設けられ、
前記容量は、前記第１の信号線と前記第２の信号線とが、前記同一層上において、互いに隣り合って並走するように設けられることで形成される、
請求項５に記載の表示装置。
前記第１の信号線は、前記第２の信号線と並走する部分において、配線間距離が最も短くなるように設けられている、
請求項５に記載の表示装置。
前記発光素子と、前記駆動トランジスタと、前記スイッチングトランジスタと、前記発光制御トランジスタとを含む画素を複数備え、
前記制御部は、複数の前記画素それぞれの前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差を、当該画素に対応する光に応じて制御する、
請求項４に記載の表示装置。
前記複数の画素のうち、第１の画素中の発光素子から照射された光は、カラーフィルタを透過して外部に出力され、前記第１の画素とは異なる第２の画素中の発光素子から照射された光は、前記カラーフィルタを介さずに外部に出力され、
前記制御部は、前記第２の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差が、前記第１の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差よりも大きくなるように、前記第１の画素及び前記第２の画素それぞれの前記駆動トランジスタの前記制御端子の電位を制御する、
請求項１１に記載の表示装置。
前記複数の画素のうち、第１の画素中の発光素子は、赤色光、青色光、もしくは緑色光を出力し、
前記第１の画素とは異なる第２の画素中の発光素子は、白色光を出力し、
前記制御部は、前記第２の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差が、前記第１の画素中の前記駆動トランジスタにおける前記制御端子と前記第２の端子との間の電位差よりも大きくなるように、前記第１の画素及び前記第２の画素それぞれの前記駆動トランジスタの前記制御端子の電位を制御する、
請求項１１に記載の表示装置。
前記複数の画素それぞれについて、前記制御部が当該画素中の前記スイッチングトランジスタに制御信号を供給する信号線と、当該画素中の駆動トランジスタの前記制御端子に接続された信号線との間に、当該画素に対応する光に応じた容量が形成され、
前記制御信号が、前記複数の画素それぞれに対応する前記容量を介して、当該画素中の駆動トランジスタの前記制御端子に供給されることで、当該制御端子の電位が制御される、
請求項１１に記載の表示装置。