JP2009294508A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2009294508A JP2009294508A JP2008149167A JP2008149167A JP2009294508A JP 2009294508 A JP2009294508 A JP 2009294508A JP 2008149167 A JP2008149167 A JP 2008149167A JP 2008149167 A JP2008149167 A JP 2008149167A JP 2009294508 A JP2009294508 A JP 2009294508A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- write
- signal
- organic
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000007704 transition Effects 0.000 claims abstract description 39
- 230000003071 parasitic effect Effects 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 26
- 230000008878 coupling Effects 0.000 abstract description 52
- 238000010168 coupling process Methods 0.000 abstract description 52
- 238000005859 coupling reaction Methods 0.000 abstract description 52
- 244000045947 parasite Species 0.000 abstract 3
- 238000005401 electroluminescence Methods 0.000 description 144
- 238000012937 correction Methods 0.000 description 50
- 239000010408 film Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 238000003860 storage Methods 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 101150010989 VCATH gene Proteins 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制し、ムラのない均一な画質を得る。
【解決手段】駆動トランジスタ22のゲート電極に容量要素28の一端を接続し、当該容量要素28の他端に対して、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降(同時を含む)に、“L”レベルから“H”レベルに遷移する制御信号WS2を与えることで、書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動分を抑え、書込みトランジスタ23の寄生容量のばらつきに起因する発光輝度のばらつきが抑制する。
【選択図】図2
【解決手段】駆動トランジスタ22のゲート電極に容量要素28の一端を接続し、当該容量要素28の他端に対して、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降(同時を含む)に、“L”レベルから“H”レベルに遷移する制御信号WS2を与えることで、書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動分を抑え、書込みトランジスタ23の寄生容量のばらつきに起因する発光輝度のばらつきが抑制する。
【選択図】図2
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
このように、能動素子として薄膜トランジスタ(以下、「TFT」と記述する)を用いた画素回路において、当該TFTとしてNチャネル型のトランジスタを用いることができれば、TFTの作成に当たって、アモルファスシリコン(a−Si)プロセスを用いることが可能になる。そして、a−Siプロセスを用いることで、TFT基板の低コスト化を図ることができる。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthが経時的に変化したり、当該閾値電圧Vthが画素ごとに異なったりする。駆動トランジスタの閾値電圧Vthが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthについて画素ごとにばらつきがあったり、当該閾値電圧Vthが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。
ここで、映像信号をサンプリングして画素内に書き込む書込みトランジスタ(サンプリングトランジスタ)について考える。有機EL素子の発光は、書込みトランジスタによる映像信号の書込みが終わった後、当該書込みトランジスタを非導通(オフ)状態にすることによって開始される。この書込みトランジスタの非導通状態への遷移時(オフ時)に、駆動トランジスタのゲート電極へのカップリングが発生する。
この書込みトランジスタのオフ時のカップリングは、駆動トランジスタのゲート電極と書込みトランジスタのゲート電極との間の寄生容量によるところが大きい。そして、この寄生容量に起因して書込みトランジスタのオフ時に駆動トランジスタのゲート電極にカップリングが発生すると、そのカップリング量に応じて駆動トランジスタのゲート−ソース間電圧Vgsが変動する。
図3に、アモルファスシリコンTFTの場合の寄生容量について示す。アモルファスシリコンTFTの場合、書込みトランジスタのゲート金属(例えば、Mo)と駆動トランジスタのゲート金属(例えば、Al)とは、Mo/ゲート絶縁膜/アモルファスシリコン膜/Alと、Mo/ゲート絶縁膜/アモルファスシリコン膜/STO絶縁膜/Alという2つの領域でオーバーラップしている。そして、2つの領域のそれぞれのレイヤーの線幅のばらつき、膜厚のばらつき、合わせズレ等によってその寄生容量の容量値が変化する。
この寄生容量の容量値をCws、当該容量値CwsのばらつきをΔCws、駆動トランジスタのゲートから見える全ての容量の合成容量値をCgとすると、書込みトランジスタのオフ時のカップリング量ΔVは、次式(1)で与えられ値となる。
ΔV={(Cws+ΔCws)/(Cws+ΔCws+Cg)}Vws …(1)
ここで、Vwsは書込みトランジスタのオフ時の当該書込みトランジスタのオン電圧とオフ電圧との差分(電圧変化量)である。
ΔV={(Cws+ΔCws)/(Cws+ΔCws+Cg)}Vws …(1)
ここで、Vwsは書込みトランジスタのオフ時の当該書込みトランジスタのオン電圧とオフ電圧との差分(電圧変化量)である。
このように、寄生容量の容量値CwsのばらつきΔCwsが書込みトランジスタのオフ時のカップリング量ΔVのばらつきとなる。そして、寄生容量の容量値CwsのばらつきΔCwsによって駆動トランジスタのゲート−ソース間電圧Vgsにばらつきが生じてしまい、発光輝度のばらつきの原因となる。
この現象の対策として、書込みトランジスタを駆動する書込み走査信号の振幅を低減して当該書込みトランジスタのオフ時のカップリング量ΔVを減らすという方法が考えられる。ここで、書込み走査信号の振幅を低減するということは、書込みトランジスタのオン電圧を下げるか、オフ電圧を上げるかのどちらかを意味する。しかし、書込みトランジスタのオン電圧を下げると、白の信号の書込みが行えなくなる懸念がある。一方、書込みトランジスタのオフ電圧を上げると、オフ時のリーク電流が大きくなるために、画質がザラつくという画質不良が現れる懸念がある。
なお、ここでは、アモルファスシリコンTFTの場合を例に挙げて従来の問題点について述べたが、この問題点についてはアモルファスシリコンTFTの場合に限られるものではなく、低温ポリシリコンTFTの場合においても、書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきの問題は存在する。
そこで、本発明は、書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制し、ムラのない均一な画質を得ることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
本発明による表示装置は、
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与える第一書込み走査回路と、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を前記制御線に与える第二書込み走査回路と
を備えたことを特徴としている。
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与える第一書込み走査回路と、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を前記制御線に与える第二書込み走査回路と
を備えたことを特徴としている。
そして、上記構成の表示装置は、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置として用いることができる。
上記構成の表示装置および当該表示装置を有する電子機器において、第一書込み走査回路から出力される書込み走査信号がアクティブ状態から非アクティブ状態に遷移するときに、即ち書込みトランジスタが導通状態から非導通状態に遷移するときに(書込みトランジスタがオフするときに)、書込みトランジスタの寄生容量を介して駆動トランジスタのゲート電極にカップリングが発生する。そして、この寄生容量によるカップリングによって駆動トランジスタのゲート電位が変動するために、当該駆動トランジスタのゲート−ソース間電圧が変動する。
一方、第二書込み走査回路から出力される制御信号が、書込み走査信号のアクティブ状態から非アクティブ状態への遷移タイミング以降(同時を含む)に非アクティブ状態からアクティブ状態に遷移することで、その遷移の際に、駆動トランジスタのゲート電極に、当該ゲート電極と制御線との間に介在する容量要素を介してカップリングが発生する。この容量要素によるカップリングは、書込みトランジスタのオフ時の寄生容量によるカップリングと逆極性である。
この容量要素によるカップリングにより、駆動トランジスタのゲート電位は、寄生容量によるカップリングのときと逆方向に変動する。その結果、容量要素によるカップリングは、駆動トランジスタのゲート−ソース間電圧に対して、寄生容量によるカップリングに起因する変動分を小さくするように作用する。そして、書込みトランジスタのオフ時の寄生容量によるカップリングに起因する駆動トランジスタのゲート−ソース間電圧の変動分が小さくなることで、書込みトランジスタの寄生容量のばらつきに起因する発光輝度のばらつきが抑制される。
本発明による表示装置の駆動方法は、
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部を具備する表示装置において、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与え、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を、前記制御線を介して前記容量要素の他端に与える
ことを特徴としている。
電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部を具備する表示装置において、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与え、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を、前記制御線を介して前記容量要素の他端に与える
ことを特徴としている。
表示装置の各画素の駆動において、書込み走査信号がアクティブ状態から非アクティブ状態に遷移するときに、即ち書込みトランジスタがオフするときに、書込みトランジスタの寄生容量を介して駆動トランジスタのゲート電極にカップリングが発生する。そして、この寄生容量によるカップリングによって駆動トランジスタのゲート電位が変動するために、当該駆動トランジスタのゲート−ソース間電圧が変動する。
一方、書込み走査信号のアクティブ状態から非アクティブ状態への遷移タイミング以降(同時を含む)に制御信号が非アクティブ状態からアクティブ状態に遷移することで、その遷移の際に、駆動トランジスタのゲート電極に容量要素を介して、寄生容量によるカップリングと逆極性でカップリングが発生し、当該容量要素によるカップリングは、駆動トランジスタのゲート−ソース間電圧に対して、寄生容量によるカップリングに起因する変動分を小さくするように作用する。そして、ゲート−ソース間電圧の変動分が小さくなることで、書込みトランジスタの寄生容量のばらつきに起因する発光輝度のばらつきが抑制される。
本発明によれば、書込みトランジスタを駆動する書込み走査信号の振幅を低減しなくても、書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制できるために、ムラのない均一な画質を得ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子(有機電界発光素子)を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、第1実施形態に係る有機EL表示装置10Aは、画素20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部とを有する構成となっている。画素20を駆動する駆動部としては、例えば、第一,第二書込み走査回路40,50、発光駆動走査回路60、第一,第二補正用走査回路60,70および信号出力回路(信号ドライバ)90が設けられている。
ここで、有機EL表示装置10がカラー表示用の表示装置の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色(R)光を発光する副画素、緑色(G)光を発光する副画素、青色(B)光を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色(W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素配列に対して、第1の方向(図1では、左右方向/水平方向)に沿って書込み走査線31−1〜31−mと制御線32−1〜32−mと発光制御走査線33−1〜33−mと第一,第二補正用走査線34−1〜34−m,35−1〜35−mとが画素行ごとにそれぞれ配線され、また第1の方向と直交する第2の方向(図1では、上下方向/垂直方向)に沿って信号線36−1〜36−nが画素列ごとに配線されている。
画素アレイ部30は、通常、ガラス基板等の透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20については、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合は、第一,第二書込み走査回路40,50、発光駆動走査回路60、第一,第二補正用走査回路70,80および信号出力回路90についても、画素アレイ部30を形成する表示パネル(基板)上に実装することができる。
第一書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書込みに際して、書込み走査線31−1〜31−mに対して順次書込み走査信号WS11〜WS1mを供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
第二書込み走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、後述する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制するために、第一書込み走査回路40による書込み走査に同期して、制御線32−1〜32−mに対して制御信号WS21〜WS2mを順次供給する。
発光駆動走査回路60は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、画素20の発光駆動に際して、発光制御走査線33−1〜33−mに対して順次発光駆動信号DS1〜DSmを供給する。
第一,第二補正用走査回路70,80は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、後述する補正処理を実行する際に、第一,第二補正用走査線34−1〜34−m,35−1〜35−mに対して第一,第二補正用走査信号AZ11〜AZ1m,AZ21〜AZ2mを適宜供給する。
信号出力回路90は信号線36−1〜36−nに対して、輝度情報に応じた映像信号の信号電圧Vsig(以下、単に「信号電圧Vsig」と記述する場合もある)を、第一書込み走査回路40による書込み走査に同期して出力する。この信号出力回路90は、例えば、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
(画素回路)
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、例えば全ての画素20に対して共通に配線されたいわゆるベタ配線がカソード電極となっている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22と、書込み(サンプリング)トランジスタ23と、発光制御トランジスタ24と、スイッチングトランジスタ25,26と、保持容量27と、容量要素28とを構成素子として有する画素構成となっている。
ここでは、駆動トランジスタ22、書込みトランジスタ23およびスイッチングトランジスタ25,26としてNチャネル型のTFTを用い、発光制御トランジスタ24としてPチャネル型のTFTを用いている。ただし、ここでの駆動トランジスタ22、書込みトランジスタ23、発光制御トランジスタ24およびスイッチングトランジスタ25,26の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、電源電位Vcath(ここでは、接地電位GND)にある全画素共通のいわゆるベタ配線にカソード電極が接続されている。駆動トランジスタ22は、有機EL素子21を電流駆動するための能動素子であり、ソース電極が有機EL素子21のアノード電極に接続されてソースフォロア回路を形成している。
書込みトランジスタ23は、一方の電極(ソース電極/ドレイン電極)が信号線36(36−1〜36−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続され、ゲート電極が書込み走査線31(31−1〜31−m)に接続されている。
発光制御トランジスタ24は、ソース電極が電位Vcc(ここでは、正の電位)の電源に接続され、ドレイン電極が駆動トランジスタ22のドレイン電極に接続され、ゲート電極が発光制御走査線33(33−1〜33−m)に接続されている。
スイッチングトランジスタ25は、ドレイン電極が書込みトランジスタ23の他方の電極(駆動トランジスタ22のゲート電極)に接続され、ソース電極が基準電位Vofsの電源に接続され、ゲート電極が第一補正用走査線34(34−1〜34−m)に接続されている。
スイッチングトランジスタ26は、ドレイン電極が駆動トランジスタ22のソース電極と有機EL素子21のアノード電極との接続ノードN11に接続され、ソース電極が電位Vss(ここでは、負の電位)の電源に接続され、ゲート電極が第二補正用走査線35(35−1〜35−m)に接続されている。
保持容量27は、一方の電極が駆動トランジスタ22のゲート電極と書込みトランジスタ23のドレイン電極との接続ノードN12に接続され、他方の電極が駆動トランジスタ22のソース電極と有機EL素子21のアノード電極との接続ノードN11に接続されている。
容量要素28は、一方の電極が駆動トランジスタ22のゲート電極(書込みトランジスタ23の他方の電極)に接続され、他方の電極が制御線32(32−1〜32−m)に接続されている。
上述した接続関係にて各構成素子が接続されてなる画素20において、各構成素子は次のような作用をなす。
書込みトランジスタ23は、第一書込み走査回路40から書込み走査線31を介して与えられる書込み走査信号WSに応答して導通状態となることにより、信号線36を通して供給される映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。書込みトランジスタ23によって書き込まれた信号電圧Vsigは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量27に保持される。
駆動トランジスタ22は、発光制御トランジスタ24が導通状態にあるときに、電源電位Vccの電源から電流の供給を受けて、保持容量27に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を駆動する(電流駆動)。
駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機EL素子21には、駆動トランジスタ22から次式(2)で与えられる一定のドレイン−ソース間電流Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(2)
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(2)
ここに、Vthは駆動トランジスタ22の閾値電圧、μは駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度(以下、単に「駆動トランジスタ22の移動度」と記述する)、Wはチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量、Vgsはソース電位を基準としてゲートに印加されるゲート−ソース間電圧である。
発光制御トランジスタ24は、発光駆動走査回路60から発光制御走査線33を介して与えられる発光駆動信号DSに応答して導通状態になることにより、電源電位Vccから駆動トランジスタ22に電流を供給する。すなわち、発光制御トランジスタ24は、駆動トランジスタ22への電流の供給/停止の制御を行なう。
この発光制御トランジスタ24のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御するデューティ制御を行なうことで、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。
スイッチングトランジスタ25は、第一補正用走査回路70から第一補正用走査線34を介して与えられる第一補正用走査信号AZ1に応答して導通状態になることにより、書込みトランジスタ23による映像信号の信号電圧Vsigの書込みに先立って、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに初期化する。ここで、基準電位Vofsは、映像信号の基準となる電位(例えば、黒レベルに相当する電位)に設定されている。
スイッチングトランジスタ26は、第二補正用走査回路80から第二補正用走査線35を介して与えられる第二補正用走査信号AZ2に応答して導通状態になることにより、書込みトランジスタ23による映像信号の信号電圧Vsigの書込みに先立って、駆動トランジスタ22のソース電位Vsを電源電位Vssに初期化する。
ここで、画素20の正常な動作を保証するための条件として、電源電位Vssは、基準電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いた電位よりも低くなるように設定されている。すなわち、Vss<Vofs−Vthのレベル関係となっている。
また、有機EL素子21のカソード電位Vcath(ここでは、接地電位)に有機EL素子21の閾値電圧Vthelを加えたレベルは、基準電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いたレベルよりも高くなるように設定されている。すなわち、Vcath+Vthel>Vofs−Vth(>Vss)のレベル関係となっている。
保持容量27は、書込みトランジスタ23によって書き込まれた映像信号の信号電圧Vsigを保持するとともに、表示期間に亘って駆動トランジスタ22のゲート−ソース間の電位差を保持する。
容量要素28は、書込みトランジスタ23の寄生容量のばらつきに起因する書込みトランジスタ23のオフ時(導通状態から非導通状態に遷移する時)のカップリングによる発光輝度のばらつきを抑制する作用をなす。その詳細については後述する。
画素20では、正常な動作を保証するための条件として、負側の電源電位Vssは、基準電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いた電位よりも低くなるように設定されている。すなわち、Vss<Vofs−Vthのレベル関係となっている。
また、有機EL素子21のカソード電位Vcath(ここでは、接地電位)に有機EL素子21の閾値電圧Vthelを加えたレベルは、電源電位Vofsから駆動トランジスタ22の閾値電圧Vthを差し引いたレベルよりも高くなるように設定されている。すなわち、Vcath+Vthel>Vofs−Vth(>Vss)のレベル関係となっている。
<アモルファスシリコンTFT>
ここで、書込みトランジスタ23がアモルファスシリコンTFTからなる場合の構成の一例について説明する。図3は、アモルファスシリコンTFTの構成の一例を示す図であり、(A)はその断面図、(B)はその平面図である。図3において、右側が駆動トランジスタ22のゲート電極側であり、左側が信号線36側である。
ここで、書込みトランジスタ23がアモルファスシリコンTFTからなる場合の構成の一例について説明する。図3は、アモルファスシリコンTFTの構成の一例を示す図であり、(A)はその断面図、(B)はその平面図である。図3において、右側が駆動トランジスタ22のゲート電極側であり、左側が信号線36側である。
図3に示すように、アモルファスシリコンTFTは、ガラス基板201上にモリブデン(Mo)等の金属によってゲート電極231が形成され、その上にゲート絶縁膜232を介してアモルファスシリコン(a−Si)膜233が成膜され、その上にSTO絶縁膜234と、アルミニウム(Al)等の金属からなるソース/ドレイン電極235,236とが形成された構成となっている。
このアモルファスシリコンTFTからなる書込みトランジスタ23において、書込みトランジスタ23のゲート金属(例えば、Mo)と駆動トランジスタ22のゲート金属(例えば、Al)とは、先述したように、Mo/ゲート絶縁膜/アモルファスシリコン膜/Alと、Mo/ゲート絶縁膜/アモルファスシリコン膜/STO絶縁膜/Alという2つの領域でオーバーラップしている。
<容量要素の構成>
続いて、容量要素28の構成の一例について説明する。図4は、容量要素28の構成の一例を示す図であり、(A)はその断面図、(B)はその平面図である。図4中、図3と同等部分には同一符号を付して示している。
続いて、容量要素28の構成の一例について説明する。図4は、容量要素28の構成の一例を示す図であり、(A)はその断面図、(B)はその平面図である。図4中、図3と同等部分には同一符号を付して示している。
図4に示すように、容量要素28は、図3に示す書込みトランジスタ23の駆動トランジスタ22側の構成と同じ構成となっており、そのチャネル長方向についても図3に示す書込みトランジスタ23と同じ方向となっている。
そして、容量要素28のソース/ドレイン電極306が駆動トランジスタ22のゲート電極に電気的に接続され、ゲート電極が制御線32に電気的に接続される。すなわち、駆動トランジスタ22のゲート電極から見て、当該ゲート電極に対する書込みトランジスタ23の接続構造と容量要素28の接続構造とが同じになっている。
(画素構造)
図5は、画素20の断面構造の一例を示す断面図である。図5に示すように、画素20は、駆動トランジスタ22、書込みトランジスタ23等からなる駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204が順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。
図5は、画素20の断面構造の一例を示す断面図である。図5に示すように、画素20は、駆動トランジスタ22、書込みトランジスタ23等からなる駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204が順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。
有機EL素子21は、上記ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、当該有機層206上に全画素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
図5に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることにより、表示パネルが形成される。
(回路動作の説明)
続いて、上記構成の画素20を行列状に2次元配置してなる本実施形態に係るアクティブマトリックス型有機EL表示装置10Aの回路動作について、図6のタイミング波形図および図7乃至図14の動作説明図を用いて説明する。
続いて、上記構成の画素20を行列状に2次元配置してなる本実施形態に係るアクティブマトリックス型有機EL表示装置10Aの回路動作について、図6のタイミング波形図および図7乃至図14の動作説明図を用いて説明する。
図6には、ある画素行の各画素20を駆動する際に、第一書込み走査回路40から画素20に与えられる書込み走査信号(書込み走査線電位)WS1、第二書込み走査回路50から画素20に与えられる制御信号(制御線電位)WS2、第一,第二補正用走査回路70,80から画素20に与えられる第一,第二補正用走査信号(第一,第二補正用走査線電位)AZ1,AZ2および発光駆動走査回路60から画素20に与えられる発光駆動信号(発光制御走査線電位)DSのタイミング関係、ならびに駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化をそれぞれ示している。
なお、制御信号(制御線電位)WS2の振幅については、書込み走査信号(書込み走査線電位)WS1の振幅、即ち書込みトランジスタ23による書込み動作終了前後のオン電圧とオフ電圧との差分と同じとする。
ここで、書込みトランジスタ23およびスイッチングトランジスタ25,26がNチャネル型であるため、書込み走査信号WSおよび第一,第二補正用走査信号AZ1,AZ2については、高レベル(本例では、電源電位Vcc;以下、「“H”レベル」と記述する)の状態がアクティブ状態となり、低レベル(本例では、電源電位Vcath(GND);以下、「“L”レベル」と記述する)の状態が非アクティブ状態となる。発光駆動信号DSについては、発光制御トランジスタ24がPチャネル型であるため、“L”レベルの状態がアクティブ状態となり、“H”レベルの状態が非アクティブ状態となる。
また、図7乃至図14の動作説明図では、発光制御トランジスタ24およびスイッチングトランジスタ25,26については、図面の簡略化のために、スイッチのシンボルを用いて図示するものとする。
《前フレームの発光期間》
図6のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、第一書込み走査回路40から出力される書込み走査信号WS1、発光駆動走査回路60から出力される発光駆動信号DSおよび第一,第二補正用走査回路70,80から出力される第一,第二補正用走査信号AZ1,AZ2が共に“L”レベルにあるために、書込みトランジスタ23およびスイッチングトランジスタ25,26が非導通状態(オフ状態)にあり、発光制御トランジスタ24が導通状態(オン状態)にある。
図6のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、第一書込み走査回路40から出力される書込み走査信号WS1、発光駆動走査回路60から出力される発光駆動信号DSおよび第一,第二補正用走査回路70,80から出力される第一,第二補正用走査信号AZ1,AZ2が共に“L”レベルにあるために、書込みトランジスタ23およびスイッチングトランジスタ25,26が非導通状態(オフ状態)にあり、発光制御トランジスタ24が導通状態(オン状態)にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために定電流源として動作する。その結果、図7に示すように、Vccの電源から発光制御トランジスタ24を通して駆動トランジスタ22に、さらに当該駆動トランジスタ22を通して有機EL素子21に、先述した式(2)で与えられる一定の駆動電流(ドレイン−ソース間電流)Idsが、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じて供給される。なお、前フレームの発光期間では、第二書込み走査回路50から出力される制御信号WS2は“H”レベルの状態にある。
《非発光期間》
時刻t1になることで、線順次走査の新しいフレーム(現フレーム)に入る。そして、発光制御トランジスタ24の導通状態において、時刻t1で発光駆動信号DSが“L”レベルから“H”レベルに遷移することで、図8に示すように、発光制御トランジスタ24が非導通状態になる。これにより、有機EL素子21への一定電流の供給が遮断されるために有機EL素子21が消光し、現フレームの非発光期間に入る。
時刻t1になることで、線順次走査の新しいフレーム(現フレーム)に入る。そして、発光制御トランジスタ24の導通状態において、時刻t1で発光駆動信号DSが“L”レベルから“H”レベルに遷移することで、図8に示すように、発光制御トランジスタ24が非導通状態になる。これにより、有機EL素子21への一定電流の供給が遮断されるために有機EL素子21が消光し、現フレームの非発光期間に入る。
<閾値補正準備期間>
続いて、現フレームの非発光期間において、時刻t2で第一,第二補正用走査信号AZ1,AZ2が“L”レベルから“H”レベルに遷移することで、図9に示すように、スイッチングトランジスタ25,26が導通状態になる。これにより、駆動トランジスタ22のゲート電極にはスイッチングトランジスタ25を介して基準電位Vofsが印加され、駆動トランジスタ22のソース電極にはスイッチングトランジスタ26を介して電源電位Vssが印加される。
続いて、現フレームの非発光期間において、時刻t2で第一,第二補正用走査信号AZ1,AZ2が“L”レベルから“H”レベルに遷移することで、図9に示すように、スイッチングトランジスタ25,26が導通状態になる。これにより、駆動トランジスタ22のゲート電極にはスイッチングトランジスタ25を介して基準電位Vofsが印加され、駆動トランジスタ22のソース電極にはスイッチングトランジスタ26を介して電源電位Vssが印加される。
すなわち、スイッチングトランジスタ25,26が導通状態になることで、映像信号の信号電圧Vsigの書込みに先立って、駆動トランジスタ22のゲート電位Vgが基準電位Vofsに、ソース電位Vsが電源電位Vssにそれぞれ初期化される。駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの初期化に当たっては、スイッチングトランジスタ25,26が導通状態になるのは必ずしも同時である必要はなく、どちらかが先に導通状態になってもよい。
このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを電源電位Vssにそれぞれ固定して(確定させて)初期化する期間(t2−t4)が、後述する閾値補正処理を行うに際しての準備期間理である。そして、基準電位Vofsおよび電源電位Vssが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。
<閾値補正期間>
次に、時刻t3で制御信号WS2が“H”レベルから“L”レベルに遷移し、次いで、時刻t4で第二補正用走査信号AZ2が“H”レベルから“L”レベルに遷移することで、スイッチングトランジスタ26が非導通状態になり、続いて、時刻t5で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、当該発光制御トランジスタ24を通してVccの電源から駆動トランジスタ22への電流供給が開始される。
次に、時刻t3で制御信号WS2が“H”レベルから“L”レベルに遷移し、次いで、時刻t4で第二補正用走査信号AZ2が“H”レベルから“L”レベルに遷移することで、スイッチングトランジスタ26が非導通状態になり、続いて、時刻t5で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、発光制御トランジスタ24が導通状態になり、当該発光制御トランジスタ24を通してVccの電源から駆動トランジスタ22への電流供給が開始される。
ここで、有機EL素子21の等価回路は、図10に示すように、ダイオード21Aと等価容量21Bで表わされる。したがって、有機EL素子21にかかる電圧VelがVel<Vcath+Vthelである限り、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さい限り、駆動トランジスタ22に流れる電流は保持容量24と有機EL素子21の等価容量21Bを充電するために使われる。このとき、駆動トランジスタ22のソース電位Vsは、図15に示すように、時間の経過とともに上昇してゆく。
そして、一定時間が経過し、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthと等しくなったところで、即ち駆動トランジスタ22の閾値電圧Vthに相当する電圧に収束したところで、駆動トランジスタ22がカットオフし、当該駆動トランジスタ22に電流が流れなくなる。その結果、駆動トランジスタ22のゲート−ソース間電圧Vgs、即ち閾値電圧Vthに相当する電圧が保持容量27に保持される。このとき、有機EL素子21にかかる電圧Velは、Vel=Vofs−Vth≦Vcath+Vthelとなっている。
ここでは、便宜上、駆動トランジスタ22のゲート電位Vgを保った状態で、駆動トランジスタ22のゲート電極の初期化電位(基準電位)Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsを変化させ、最終的に収束した駆動トランジスタ22のゲート−ソース間電圧Vgsを、駆動トランジスタ22の閾値電圧Vthに相当する電圧として保持容量27に保持する処理を閾値補正処理と呼ぶこととする。
この閾値補正処理は、発光駆動信号DSが“H”レベルから“L”レベルに遷移する時刻t5から、発光駆動信号DSが“L”レベルから“H”レベルに遷移する時刻t6までの期間(閾値補正期間)において実行される。時刻t6で発光駆動信号DSが“H”レベルに遷移することで、図11に示すように、発光制御トランジスタ24が非導通状態になり、Vccの電源から駆動トランジスタ22への電流供給が停止される。
<信号書込期間>
次に、時刻t7で第一補正用走査信号AZ1が“H”レベルから“L”レベルに遷移することで、スイッチングトランジスタ25が非導通状態になり、次いで、時刻t8で書込み走査信号WS1が“L”レベルから“H”レベルに遷移することで、図12に示すように、書込みトランジスタ23が導通状態になる。
次に、時刻t7で第一補正用走査信号AZ1が“H”レベルから“L”レベルに遷移することで、スイッチングトランジスタ25が非導通状態になり、次いで、時刻t8で書込み走査信号WS1が“L”レベルから“H”レベルに遷移することで、図12に示すように、書込みトランジスタ23が導通状態になる。
ここで、時刻t8以前に、信号出力回路90から信号線36に対して、映像信号の信号電圧Vsigが供給されている。したがって、時刻t8で書込みトランジスタ23が導通状態になったときに、映像信号の信号電圧Vsigが書込みトランジスタ23によって画素内に書き込まれる。この映像信号の信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。
この信号電圧Vsigは保持容量27に保持される。このとき、駆動トランジスタ22のソース電位Vsは、書込みトランジスタ23による信号電圧Vsigの書込み時の駆動トランジスタ22のゲート電位Vgの振幅に対して、保持容量27と有機EL素子21との容量カップリングによって上昇する。
ここで、図12に示すように、有機EL素子21の等価容量21Bの容量値をCel、保持容量27の容量値をCs、駆動トランジスタ22の寄生容量の容量値をCpとすると、駆動トランジスタ22のゲート−ソース間電圧Vgsは、これら容量値Cel,Cs,Cpによって次式(3)のように決定される。
Vgs={Cel/(Cel+Cs+Cp)}
・(Vsig−Vofs)+Vth ……(3)
Vgs={Cel/(Cel+Cs+Cp)}
・(Vsig−Vofs)+Vth ……(3)
また、書込みトランジスタ23によって書き込まれた映像信号の信号電圧Vsigは、保持容量27に保持されている閾値電圧Vthに足し込まれる形で当該保持容量27に保持される。このとき、有機EL素子21の等価容量21Bの容量値Celが、保持容量27の容量値Csおよび駆動トランジスタ22の寄生容量の容量値Cpに比べて大きく、映像信号の書込みゲイン(映像信号の信号電圧Vsigに対する保持容量27の保持電圧の比率)が1(理想値)であると仮定すると、保持容量27の保持電圧は、Vsig−Vofs+Vthとなる。ここで、理解を容易にするために、Vofs=0Vとすると、ゲート−ソース間電圧VgsはVsig+Vthとなる。
このように、保持容量27にあらかじめ駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持しておくことで、映像信号の信号電圧Vsigを書き込む際に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきや経時変化を補正(キャンセル)することが可能になる。すなわち、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量27に保持した閾値電圧Vthと相殺される、換言すれば、閾値電圧Vthの補正が行われる。
この駆動トランジスタ22の閾値電圧Vthの補正処理により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、駆動トランジスタ22による有機EL素子21の駆動に対する閾値電圧Vthの影響をキャンセルすることができる。その結果、閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができる。
<移動度補正期間>
その後、書込みトランジスタ23の導通状態において、時刻t9で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、発光制御トランジスタ24が導通状態になる。これにより、図13に示すように、Vccの電源から駆動トランジスタ22への電流供給が開始される。
その後、書込みトランジスタ23の導通状態において、時刻t9で発光駆動信号DSが“H”レベルから“L”レベルに遷移することで、発光制御トランジスタ24が導通状態になる。これにより、図13に示すように、Vccの電源から駆動トランジスタ22への電流供給が開始される。
このとき、有機EL素子21にかかる電圧VelがVcath+Vthelを越えず、有機EL素子21が逆バイアス状態にあれば、即ち有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分に小さければ、駆動トランジスタ22に流れる電流は保持容量24と有機EL素子21の等価容量21Bを充電するために使われる。
そして、有機EL素子21の等価容量21Bが充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきは補正されている。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存した(反映した)ものとなる。
具体的に言うと、図16に示すように、移動度μが大きいトランジスタは、当該トランジスタに流れ電流量も大きく、したがってソース電位Vsの上昇が早くなる。逆に、移動度μが小さいトランジスタは、当該トランジスタに流れ電流量も小さく、したがってソース電位Vsの上昇が遅くなる。
駆動トランジスタ22のソース電位Vsの上昇分ΔVsは、保持容量27に保持されているゲート−ソース間電圧Vgsから差し引かれるように、換言すれば、保持容量27の充電電荷を放電するように作用することになるために、負帰還をかけられたことになる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVsは負帰還の帰還量となる。このとき、駆動トランジスタ22のゲート−ソース間電圧Vgsは、Vsig−ΔVs+Vthとなる。
このように、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)を当該駆動トランジスタ22のゲート入力(ゲート−ソース間の電位差)に負帰還することで、各画素20における駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ22の移動度μの画素ごとのばらつきを補正することが可能になる。
図6において、書込み走査信号WS1のアクティブ期間(“H”レベル期間)と発光駆動信号DSのアクティブ期間(“L”レベル期間)とがオーバーラップする期間(t9−t10の期間)、即ち書込みトランジスタ23と発光制御トランジスタ24とが共に導通状態となるオーバーラップ期間が移動度補正期間となる。
ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間に移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Vsが大きく上昇する。また、ソース電位Vsが大きく上昇するほど、駆動トランジスタ22のゲート−ソース間電圧Vgsが小さくなり、電流が流れにくくなる。
つまり、移動度補正期間を調整することで、移動度μの違う駆動トランジスタ22で同じドレイン・ソース間電流Idsを流すことができる。この移動度補正期間で決めた駆動トランジスタ22のゲート−ソース間電圧Vgsを保持容量27で維持して、当該ゲート−ソース間電圧Vgsに応じた電流(ドレイン−ソース間電流Ids)を駆動トランジスタ22が有機EL素子21に流すことによって当該有機EL素子21が発光する。
《現フレームの発光期間》
時刻t10で書込み走査信号WS1が“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になることにより、信号電圧Vsigの書込みおよび移動度補正の各処理が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であるため、図14に示すように、駆動トランジスタ22は一定の電流Ids´を有機EL素子21に流す。これにより、有機EL素子21に係る電圧Velが有機EL素子21にIds´という電流が流れるまで上昇するために、有機EL素子21が発光する。
時刻t10で書込み走査信号WS1が“H”レベルから“L”レベルに遷移し、書込みトランジスタ23が非導通状態になることにより、信号電圧Vsigの書込みおよび移動度補正の各処理が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であるため、図14に示すように、駆動トランジスタ22は一定の電流Ids´を有機EL素子21に流す。これにより、有機EL素子21に係る電圧Velが有機EL素子21にIds´という電流が流れるまで上昇するために、有機EL素子21が発光する。
また、書込みトランジスタ23が非導通状態になることで、駆動トランジスタ22のゲート電極が信号線36(36−1〜36−n)から切り離されてフローティング状態にあるために、保持容量27によるブートストラップ動作により、ソース電位Vsの上昇によってゲート電位Vgもソース電位Vsに連動して上昇する。
このとき、駆動トランジスタ22のゲート電極の寄生容量をCgとすると、ゲート電位Vgの上昇分ΔVgは次式(4)で表される。
ΔVg=ΔVs×{Cs/(Cs+Cg)} ……(4)
その間、保持容量27に保持されたゲート−ソース間電圧Vgsは、Vsig−ΔVs+Vthの値を維持する。
ΔVg=ΔVs×{Cs/(Cs+Cg)} ……(4)
その間、保持容量27に保持されたゲート−ソース間電圧Vgsは、Vsig−ΔVs+Vthの値を維持する。
そして、駆動トランジスタ22のソース電位Vsの上昇に伴って、有機EL素子21にかかる電圧VelがVcath+Vthelを越え、有機EL素子21が順バイアス状態になると、駆動トランジスタ22から有機EL素子21に対して先述した式(2)で与えられる一定のドレイン−ソース間電流Idsが供給されるために、有機EL素子21は実際に発光を開始する。
このときのドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの関係は、先述した式(2)のVgsにVsig−ΔVs+Vthを代入することで、次式(5)で与えられる。
Ids=kμ(Vgs−Vth)2
=kμ(Vsig−ΔVs)2 ……(5)
上記の式(5)において、k=(1/2)(W/L)Coxである。
Ids=kμ(Vgs−Vth)2
=kμ(Vsig−ΔVs)2 ……(5)
上記の式(5)において、k=(1/2)(W/L)Coxである。
この式(5)から明らかなように、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しないことが分かる。
基本的に、駆動トランジスタ22のドレイン−ソース間電流Idsは、映像信号の信号電圧Vsigによって決まる。換言すると、有機EL素子21は、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Vsigに応じた輝度で発光する。
また、書込み走査信号WS1が“H”レベル(アクティブ状態)から“L”レベル(非アクティブ状態)に遷移するタイミング(時刻t10)以降の時刻t11で、制御信号WS2が“L”レベル(非アクティブ状態)から“H”レベル(アクティブ状態)に遷移する。ここでは、制御信号WS2の遷移タイミングを時刻t10よりも後の時刻t11としたが、制御信号WS2の遷移タイミングは書込み走査信号WS1の遷移タイミングと同時(t10=t11)であっても良い。
このように、駆動トランジスタ22のゲート電極に容量要素28の一端を接続し、当該容量要素28の他端に対して、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降(同時を含む)に、“L”レベルから“H”レベルに遷移する制御信号WS2を与えるようにすることが、本発明のポイントとするところである。その作用効果の詳細については後述する。
上述したように、映像信号の信号電圧Vsigが書き込まれる前に駆動トランジスタ22の閾値電圧Vthをあらかじめ保持容量27に保持しておくことで、駆動トランジスタ22の閾値電圧Vthをキャンセル(補正)し、当該閾値電圧Vthの画素ごとのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Idsを有機EL素子21に流すことができるために、高画質の表示画像を得ることができる(駆動トランジスタ22のVth変動に対する補償機能)。
また、上記の式(5)から明らかなように、映像信号の信号電圧Vsigは、ドレイン−ソース間電流Idsの駆動トランジスタ22のゲート入力への負帰還によって帰還量ΔVsで補正されている。この帰還量ΔVsは、式(5)の係数部に位置する移動度μの効果を打ち消すように作用する。
したがって、ドレイン−ソース間電流Idsは、実質的に、映像信号の信号電圧Vsigのみに依存することになる。すなわち、有機EL素子21は、駆動トランジスタ22の閾値電圧Vthのみならず、駆動トランジスタ22の移動度μの画素ごとのばらつきや経時変化の影響を受けることなく、信号電圧Vsigに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。
このように、移動度補正期間(t9−t10)において、ドレイン−ソース間電流Idsを駆動トランジスタ22のゲート入力へ負帰還し、その帰還量ΔVsによって信号電圧Vsigを補正することで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消し、信号電圧Vsigのみに依存するドレイン−ソース間電流Idsを有機EL素子21に流すことができるため、駆動トランジスタ22の移動度μの画素ごとのばらつきや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる(駆動トランジスタ22の移動度μに対する補償機能)。
ここで、電流駆動型の電気光学素子である有機EL素子21を含む画素20が行列状に配置されてなる有機EL表示装置10においては、有機EL素子21の発光時間が長くなると、当該有機EL素子21のI−V特性が変化してしまう。それがために、駆動トランジスタ22のソース電位Vs、即ち有機EL素子21のアノード電極と駆動トランジスタ22のソース電極との接続ノードN11の電位も変化する。
これに対して、上記構成のアクティブマトリクス型有機EL表示装置10では、駆動トランジスタ22のゲート-ソース間に接続された保持容量27によるブートストラップ動作によって駆動トランジスタ22のゲート−ソース間電圧Vgsが一定値に保たれるために、有機EL素子21に流れる電流は変化しない。したがって、有機EL素子21のI−V特性が劣化したとしても、一定のドレイン−ソース間電流Idsが有機EL素子21に流れ続けるために、有機EL素子21の発光輝度の変化を抑制することができる(有機EL素子21の特性変動に対する補償機能)。
以上は、有機EL素子21の特性変動に対する補償機能、駆動トランジスタ22の閾値補正および移動度補正の各補正機能を有するアクティブマトリックス型有機EL表示装置10Aの基本的な回路動作の説明である。
(第1実施形態の作用効果)
最後に、第1実施形態に係る有機EL表示装置10Aにおいて、駆動トランジスタ22のゲート電極に容量要素28の一端を接続し、当該容量要素28の他端に対して、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降(同時を含む)に、“L”レベルから“H”レベルに遷移する制御信号WS2を与える駆動法を採ることによる作用効果について説明する。
最後に、第1実施形態に係る有機EL表示装置10Aにおいて、駆動トランジスタ22のゲート電極に容量要素28の一端を接続し、当該容量要素28の他端に対して、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降(同時を含む)に、“L”レベルから“H”レベルに遷移する制御信号WS2を与える駆動法を採ることによる作用効果について説明する。
先ず、当該駆動法を採らない場合の問題点について説明する。先述した一連の回路動作の説明から明らかなように、映像信号の信号電圧Vsigの書込みおよび移動度補正の各処理が終了し、書込みトランジスタ23が導通状態から非導通状態に移行することで、有機EL素子21の発光が開始される。この書込みトランジスタ23の非導通状態への遷移時(オフ時)に、前述したように、駆動トランジスタ22のゲート電極と書込みトランジスタ23のゲート電極との間の寄生容量を介して駆動トランジスタ23のゲート電極へのカップリングが発生する。
すると、このカップリングによって駆動トランジスタ22のゲート電位が変動する。本例の場合は、書込みトランジスタ23がオフする際に書込み走査信号WS1が“H”レベルから“L”レベルに遷移することから、駆動トランジスタ22のゲート電位Vgが下がる方向に変動する。すると、駆動トランジスタ22のゲート−ソース間電圧Vgsが低くなる方向に変動する。
また、前述した式(1)から明らかなように、寄生容量の容量値CwsのばらつきΔCwsが書込みトランジスタのオフ時のカップリング量ΔVのばらつきとなる。そして、寄生容量の容量値CwsのばらつきΔCwsによって駆動トランジスタ22のゲート−ソース間電圧Vgsにばらつきが生じてしまい、発光輝度のばらつきの原因となる。
この現象の対策として、書込み走査信号WS1の振幅を低減して書込みトランジスタ23のオフ時のカップリング量ΔVを減らすという方法を採るのではなく、第1実施形態に係る有機EL表示装置10Aでは、駆動トランジスタ22のゲート電極に容量要素28の一端を接続し、当該容量要素28の他端に対して、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降(同時を含む)に、“L”レベルから“H”レベルに遷移する制御信号WS2を与える駆動法を採っている。
このように、容量要素28の他端に与えられる制御信号WS2が、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング以降に、“L”レベルから“H”レベルに遷移することで、その遷移の際に、駆動トランジスタ22のゲート電極に容量要素28を介してカップリングが発生する。この容量要素28によるカップリングは、書込みトランジスタ23のオフ時の寄生容量によるカップリングと逆極性である。
この容量要素28によるカップリングにより、駆動トランジスタ22のゲート電位Vgは、寄生容量によるカップリングのときと逆方向に変動する。本例の場合は、制御信号WS2が“L”レベルから“H”レベルに遷移するために、駆動トランジスタ22のゲート電位Vgが上がる方向に変動する。すると、駆動トランジスタ22のゲート−ソース間電圧Vgsが高くなる方向に変動する。
その結果、容量要素28によるカップリングは、駆動トランジスタ22のゲート−ソース間電圧Vgsに対して、寄生容量によるカップリングに起因する変動分を小さくするように作用する。そして、書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動分が小さくなることで、書込みトランジスタ23の寄生容量のばらつきに起因する発光輝度のばらつきが抑制される。
特に、本実施形態に係る容量要素28は単純に容量要素ではなく、図4に示すように、図3に示す書込みトランジスタ23の駆動トランジスタ22側の構成と同じ構成となっており、そのチャネル長方向についても書込みトランジスタ23と同じ方向となっており、また、制御信号WS2の振幅についても、書込み走査信号WS1の振幅、即ち書込みトランジスタ23による書込み動作終了前後のオン電圧とオフ電圧との差分と同じとなっていることから、次のような特有の作用効果を得ることができる。
一般的に、プロセスのばらつき量は、2つの素子の距離が近ければ小さいという傾向があるため、書込みトランジスタ23と容量要素(本例では、書込みトランジスタ23の駆動トランジスタ22側の構成と同じ構成の素子)28とを近い距離でレイアウトすることで、線幅のばらつきや膜厚のばらつき、さらには合わせズレといったプロセスのばらつきが2つの素子間でほぼ同じ傾向を持つ。
これにより、書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動分が、容量要素28によるカップリングに起因する変動分で殆どキャンセルされる。その結果、書込みトランジスタ23の寄生容量のばらつきによる駆動トランジスタ22のゲート−ソース間電圧Vgsのばらつきを抑えることができるために、発光輝度のばらつきが抑制され、ムラのない均一な画質を得ることができる。
なお、本実施形態では、制御信号WS2が“H”レベルから“L”レベルに遷移する立下がり動作を閾値補正準備期間(t2−t4)で行うとしたが、この立下がりのタイミングについては閾値補正準備期間に限られるものではなく、移動度補正期間が終了するよりも前のタイミングであればよい。
また、本実施形態では、書込みトランジスタ23がアモルファスシリコンTFTの場合を例に挙げて説明したが、低温ポリシリコンTFTの場合においても、書込みトランジスタ23の寄生容量のばらつきに起因する書込みトランジスタ23のオフ時のカップリングによる発光輝度のばらつきの問題は存在することから、書込みトランジスタ23が低温ポリシリコンTFTの場合にも本発明の適用が可能である。
[第2実施形態]
図17は、本発明の第2実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。本実施形態でも、一例として、有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図17は、本発明の第2実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。本実施形態でも、一例として、有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
本実施形態に係る有機EL表示装置10Bにおいて、画素20、画素アレイ部30、第一書込み走査回路40、発光駆動走査回路60、第一,第二補正用走査回路70,80および信号出力回路90の構成およびその動作については、基本的に、第1実施形態に係る有機EL表示装置10Aの場合と同じである。
そして、本実施形態に係る有機EL表示装置10Bでは、第一書込み走査回路40から出力される書込み信号WS1(WS11〜WS1m)を基に、第1実施形態の場合の制御信号WS2(WS21〜WS2m)を生成し、制御線32(32−1〜32−n)を介して容量要素28(図2参照)の他端に与える構成を採っている。
より具体的には、一例として、第一書込み走査回路40から出力される書込み信号WS1(WS11〜WS1m)をインバータ回路41の各インバータによって極性反転して、第1実施形態の場合の制御信号WS2(WS21〜WS2m)とし、制御線32(32−1〜32−n)を介して容量要素28(図2参照)の他端に与えるようにしている。すなわち、インバータ回路41は、書込み信号WS1を基に制御信号WS2を生成する第二書込み走査回路50に相当する。
かかる構成を採る本実施形態に係る有機EL表示装置10Bにおいても、図18のタイミング波形図に示すように、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング(時刻t10)に、制御信号WS2を“L”レベルから“H”レベルに遷移させることにより、第1実施形態に係る有機EL表示装置10Aの場合と同様の作用効果を得ることができる、即ち書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動を抑え、書込みトランジスタ23の寄生容量のばらつきに起因する発光輝度のばらつきを抑制することができる。
特に、容量要素28として、第1実施形態に係る有機EL表示装置10Aの場合と同様に、書込みトランジスタ23の駆動トランジスタ22側の構成と同じ構成で、そのチャネル長方向についても書込みトランジスタ23と同じ方向となっている素子を用いることにより、制御信号WS2の振幅が書込み走査信号WS1の振幅と同じであることから、書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動分を、容量要素28によるカップリングに起因する変動分で殆どキャンセルできる。その結果、発光輝度のばらつきを殆ど無くすことができるために、ムラのない均一な画質を得ることができる。
加えて、本実施形態に係る有機EL表示装置10Bでは、第一書込み走査回路40から出力される書込み信号WS1(WS11〜WS1m)を極性反転して、容量要素28の他端に与える制御信号WS2(WS21〜WS2m)を生成する構成を採っていることで、第1実施形態に係る有機EL表示装置10Aにおける第二書込み走査回路50に代えてインバータ回路41を用いるだけで済むために、第二書込み走査回路50を用いる場合に比べて画素アレイ部30の周辺回路の回路構成を簡略化できる利点がある。
[第3実施形態]
図19は、本発明の第3実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1および図2と同等部分には同一符号を付して示している。本実施形態でも、一例として、有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図19は、本発明の第3実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1および図2と同等部分には同一符号を付して示している。本実施形態でも、一例として、有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図13から明らかなように、本実施形態に係る有機EL表示装置10Cにおいて、第1実施形態に係る有機EL表示装置10Aと異なる点は、画素20の容量要素28に代えてダミートランジスタ29を用いている点であり、それ以外の構成については第1実施形態に係る有機EL表示装置10Aの場合と基本的に同じである。
ダミートランジスタ29は、図3に示す書込みトランジスタ23と同じ構成となっており、一方の電極が駆動トランジスタ22のゲート電極に接続され、ゲート電極が制御線32(32−1〜32−m)に接続され、他方の電極が電気的にフローティング状態になっている。このダミートランジスタ29も、書込みトランジスタ23と同じように駆動トランジスタ22のゲート電極との間に寄生容量を持つ。ダミートランジスタ29の寄生容量は、第1実施形態における容量要素28に相当する。
本実施形態においても、ダミートランジスタ29を、書込みトランジスタ23に対して、距離的に近く、さらにチャネル長方向が同じ方向になるようにレイアウトすることで、プロセスのばらつきによる書込みトランジスタ23の寄生容量のばらつきとダミートランジスタ29の寄生容量のばらつきは同じ傾向を持つ。
そして、制御信号WS2の振幅を書込み走査信号WS1の振幅と同じに設定するとともに、図20のタイミング波形図に示すように、書込み走査信号WS1の“H”レベルから“L”レベルへの遷移タイミング(時刻t10)以降(同時を含む)に、制御信号WS2を“L”レベルから“H”レベルに遷移させることで、書込みトランジスタ23のオフ時の寄生容量によるカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの変動分を、ダミートランジスタ29の寄生容量によるカップリングに起因する変動分で殆どキャンセルできる。その結果、発光輝度のばらつきを殆ど無くすことができるために、ムラのない均一な画質を得ることができる。
なお、本実施形態では、図6のタイミング波形図と図20のタイミング波形図との対比から明らかなように、ダミートランジスタ29の駆動に際してのタイミング関係を第1実施形態の場合のタイミング関係と同じとしたが、これは一例に過ぎず、例えば、第2実施形態の場合と同様に、第一書込み走査回路40から出力される書込み信号WS1を極性反転して、ダミートランジスタ29のゲート電極に与える制御信号WS2として用いることも可能である。
[変形例]
上記各実施形態では、駆動トランジスタ22、書込み(サンプリング)トランジスタ23、発光制御トランジスタ24、スイッチングトランジスタ25,26および保持容量27を有する画素構成の画素20を有する有機EL表示装置10に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
上記各実施形態では、駆動トランジスタ22、書込み(サンプリング)トランジスタ23、発光制御トランジスタ24、スイッチングトランジスタ25,26および保持容量27を有する画素構成の画素20を有する有機EL表示装置10に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
すなわち、駆動トランジスタ22および書込みトランジスタ23を少なくとも含む構成の画素や、有機EL素子21の容量不足を補うために当該有機EL素子21のアノード電極に一端が接続される補助容量を含む構成の画素等を有する有機EL表示装置全般に対して適用可能である。
また、上記各実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、一例として、図21〜図25に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以上説明した本発明による表示装置は、一例として、図21〜図25に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した各実施形態の説明から明らかなように、本発明による表示装置は、書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制し、ムラのない均一な画質を得ることができるために、各種の電子機器において、高画質の表示画像を得ることができる。
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図21は、本発明が適用されるテレビジョンセットの概観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図22は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図23は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図24は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図25は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。
10A,10B,10C…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…発光制御トランジスタ、25,26…スイッチングトランジスタ、27…保持容量、28…容量要素、29…ダミートランジスタ、30…画素アレイ部、31(31−1〜31−m)…書込み走査線、33(33−1〜33−m)…発光制御走査線、34(34−1〜34−m)…第一補正用走査線、35(35−1〜35−m)…第二補正用走査線、36(36−1〜36−n)…信号線(データ線)、40…第一書込み走査回路、41…インバータ回路、50…第二書込み走査回路、60…発光駆動走査回路、70…第一補正用走査回路、80…第二補正用走査回路、90…信号出力回路、WS1(SW11〜SW1m)…書込み走査信号、WS2(SW21〜SW2m)…制御信号、DS(DS1〜DSm)…発光駆動信号、AZ1(AZ11〜AZ1m)…第一補正用走査信号、AZ2(AZ21〜AZ2m)…第二補正用走査信号
Claims (9)
- 電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与える第一書込み走査回路と、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を前記制御線に与える第二書込み走査回路と
を備えた表示装置。 - 前記容量要素は、前記書込みトランジスタの前記駆動トランジスタ側の構成と同じで、チャネル長方向も当該書込みトランジスタと同じ方向になるようにレイアウトされている
請求項1記載の表示装置。 - 前記制御信号は、前記書込み走査信号と振幅が同じである
請求項2記載の表示装置。 - 前記第二書込み走査回路は、前記第一書込み走査回路から出力される前記書込み走査信号を基に前記制御信号を生成する
請求項1記載の表示装置。 - 前記第二書込み走査回路は、前記第一書込み走査回路から出力される前記書込み走査信号の極性を反転して前記制御信号として前記制御線に与える
請求項4記載の表示装置。 - 前記容量要素は、一方の電極が前記駆動トランジスタのゲート電極に接続され、ゲート電極が前記制御線に接続され、他方の電極が電気的にフローティング状態にあるダミートランジスタの寄生容量である
請求項1記載の表示装置。 - 前記ダミートランジスタは、前記書込みトランジスタの構成と同じで、チャネル長方向も当該書込みトランジスタと同じ方向になるようにレイアウトされている
請求項6記載の表示装置。 - 電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部を具備する表示装置の駆動に当たって、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与え、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を、前記制御線を介して前記容量要素の他端に与える
表示装置の駆動方法。 - 電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、前記駆動トランジスタのゲート電極に一端が、制御線に他端がそれぞれ接続された容量要素とを含む画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各行を走査しつつ前記書込みトランジスタに対して書込み走査信号を与える第一書込み走査回路と、
前記書込み走査信号がアクティブ状態から非アクティブ状態に遷移するタイミング以降にアクティブ状態となる制御信号を前記制御線に与える第二書込み走査回路と
を備えた表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149167A JP2009294508A (ja) | 2008-06-06 | 2008-06-06 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149167A JP2009294508A (ja) | 2008-06-06 | 2008-06-06 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009294508A true JP2009294508A (ja) | 2009-12-17 |
Family
ID=41542735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149167A Pending JP2009294508A (ja) | 2008-06-06 | 2008-06-06 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009294508A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039435A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
JP2010145893A (ja) * | 2008-12-22 | 2010-07-01 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
CN102779475A (zh) * | 2011-05-10 | 2012-11-14 | 索尼公司 | 显示装置和显示方法 |
JP2015096906A (ja) * | 2013-11-15 | 2015-05-21 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
JP2015165655A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017203991A (ja) * | 2017-06-22 | 2017-11-16 | ソニー株式会社 | 表示装置 |
WO2022229790A1 (ja) * | 2021-04-30 | 2022-11-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2023139792A1 (ja) * | 2022-01-24 | 2023-07-27 | シャープディスプレイテクノロジー株式会社 | 表示装置 |
-
2008
- 2008-06-06 JP JP2008149167A patent/JP2009294508A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039435A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
US8284187B2 (en) | 2008-08-08 | 2012-10-09 | Sony Corporation | Display panel module and electronic apparatus |
JP2010145893A (ja) * | 2008-12-22 | 2010-07-01 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
CN102779475A (zh) * | 2011-05-10 | 2012-11-14 | 索尼公司 | 显示装置和显示方法 |
JP2015096906A (ja) * | 2013-11-15 | 2015-05-21 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
US10210813B2 (en) | 2013-11-15 | 2019-02-19 | Sony Corporation | Display device, electronic device, and driving method of display device |
US11551617B2 (en) | 2013-11-15 | 2023-01-10 | Sony Group Corporation | Display device, electronic device, and driving method of display device |
JP2015165655A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017203991A (ja) * | 2017-06-22 | 2017-11-16 | ソニー株式会社 | 表示装置 |
WO2022229790A1 (ja) * | 2021-04-30 | 2022-11-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2023139792A1 (ja) * | 2022-01-24 | 2023-07-27 | シャープディスプレイテクノロジー株式会社 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5056265B2 (ja) | 表示装置および電子機器 | |
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP4428436B2 (ja) | 表示装置および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008309910A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109521A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145894A (ja) | 表示装置および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008310128A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294508A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009169145A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249744A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145893A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008304690A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009047746A (ja) | 表示装置および電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237425A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012141525A (ja) | 表示装置及び電子機器 |