JP2008249743A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2008249743A JP2008249743A JP2007087003A JP2007087003A JP2008249743A JP 2008249743 A JP2008249743 A JP 2008249743A JP 2007087003 A JP2007087003 A JP 2007087003A JP 2007087003 A JP2007087003 A JP 2007087003A JP 2008249743 A JP2008249743 A JP 2008249743A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- writing
- pixel
- video signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 15
- 241000750042 Vini Species 0.000 abstract description 12
- 230000007423 decrease Effects 0.000 abstract description 6
- 238000005401 electroluminescence Methods 0.000 description 86
- 239000010408 film Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 101150010989 VCATH gene Proteins 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 101000804811 Homo sapiens WD repeat and SOCS box-containing protein 1 Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 102100035334 WD repeat and SOCS box-containing protein 1 Human genes 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】画素回路を構成する素子数や配線数の削減を図るとともに、電気光学素子の駆動タイミングに関してトランジスタの特性ばらつきの影響を最小限に抑えるようにする。
【解決手段】駆動トランジスタ22に対して電源供給走査回路50から供給する電源電位(Vccp/Vini)を切り替え可能な構成とし、有機EL素子21の発光期間/非発光期間を制御するトランジスタとして駆動トランジスタ22を兼用する一方、選択走査された行の各画素に対して、第1水平駆動回路60Aから第1信号線33Aを通して映像信号の信号電圧Vsigを、第2水平駆動回路60Bから第2信号線33Bを通して映像信号の信号電圧Vsigよりも高い電圧(例えば、2Vsig)をそれぞれ供給する一方、第1書き込みトランジスタ23による信号電圧Vsigの書き込みに先立って、第2書き込みトランジスタ24による電圧2Vsigの書き込みを行うようにする。
【選択図】図2
【解決手段】駆動トランジスタ22に対して電源供給走査回路50から供給する電源電位(Vccp/Vini)を切り替え可能な構成とし、有機EL素子21の発光期間/非発光期間を制御するトランジスタとして駆動トランジスタ22を兼用する一方、選択走査された行の各画素に対して、第1水平駆動回路60Aから第1信号線33Aを通して映像信号の信号電圧Vsigを、第2水平駆動回路60Bから第2信号線33Bを通して映像信号の信号電圧Vsigよりも高い電圧(例えば、2Vsig)をそれぞれ供給する一方、第1書き込みトランジスタ23による信号電圧Vsigの書き込みに先立って、第2書き込みトランジスタ24による電圧2Vsigの書き込みを行うようにする。
【選択図】図2
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。
しかしながら、特許文献1記載の従来技術では、閾値電圧Vthや移動度μの変動に対する補正機能を実現するためにスイッチングトランジスタを追加した構成を採っているために、画素回路を構成する素子数が多くなり、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
さらに、有機EL素子を駆動する駆動トランジスタに対してスイッチングトランジスタを直列に接続し、当該スイッチングトランジスタの導通/非導通によって有機EL素子の発光期間/非発光期間の制御を行なう構成を採っているために、有機EL素子の駆動タイミングに関して、駆動トランジスタとスイッチングトランジスタの2つのトランジスタの特性ばらつきの影響を受けることになる。
そこで、本発明は、画素回路を構成する素子数や配線数の削減を図るとともに、電気光学素子の駆動タイミングに関してトランジスタの特性ばらつきの影響を最小限に抑えることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、電気光学素子と、第1信号線から与えられる映像信号を書き込む第1書き込みトランジスタと、第2信号線から与えられる前記映像信号の信号電圧よりも高い電圧を書き込む第2書き込みトランジスタと、前記第1書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置において、前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動を行う第1走査手段と、前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動に先立って、前記第2書き込みトランジスタによる書き込み駆動を行う第2走査手段と、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査手段とを設けた構成を採っている。
上記構成の表示装置および当該表示装置を有する電子機器において、第3走査手段から電源供給線に対して第1電位と第2電位とを選択的に供給することで、電源供給線から電流の供給を受ける駆動トランジスタは、第1電位の供給時に電気光学素子を発光駆動し、第2電位の供給時に電気光学素子を非発光とする。すなわち、駆動トランジスタは、電気光学素子の発光期間/非発光期間を制御する機能を持つ。
そして、選択走査された行の各画素に対して、第1信号線を通して映像信号を、第2信号線を通して映像信号の信号電圧よりも高い電圧をそれぞれ供給する一方、第1書き込みトランジスタによる書き込み駆動に先立って、第2書き込みトランジスタによる書き込み駆動を行う。この書き込み駆動により、先ず、映像信号の信号電圧よりも高い電圧が書き込まれ、次いで映像信号が書き込まれるために、駆動トランジスタのゲート電位は、映像信号の信号電圧を直接書き込む場合よりも素早く映像信号の信号電圧まで立ち上がる。すなわち、映像信号の信号電圧の書き込みを瞬時に完了させることができる。これにより、映像信号の信号電圧が十分に書き込まれた状態で移動度補正の動作に入ることができる。
本発明によれば、電気光学素子の発光期間/非発光期間を制御する機能を駆動トランジスタに持たせることにより、発光期間/非発光期間を制御する専用のトランジスタを省略することができるために、画素回路を構成する素子数や配線数の削減を図ることができるとともに、電気光学素子の駆動タイミングに対しての影響が1つのトランジスタの特性ばらつきで済む。
加えて、映像信号の信号電圧の書き込みが十分に行われた状態で移動度補正の動作に入ることにより、映像信号の信号電圧の書き込みと移動度補正の両動作を安定して行うことができるために、画素間での移動度補正のばらつきを無くし、画質の向上を図ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本実施形態に係る有機EL表示装置10は、画素(PXLC)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部、例えば第1,第2書き込み走査回路(第1,第2走査手段)40A,40B、電源供給走査回路(第3走査手段)50および第1,第2水平駆動回路60A,60Bを有する構成となっている。
画素アレイ部30には、m行n列の画素配列に対して、画素行ごとに第1,第2走査線31A−1〜31A−m,31B−1〜31B−mと電源供給線32−1〜32−mとが配線され、画素列ごとに第1,第2信号線33A−1〜33A−n,33B−1〜33B−nが配線されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20は、アモルファスシリコンTFT(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、第1,第2書き込み走査回路40A,40B、電源供給走査回路50および第1,第2水平駆動回路60A,60Bについても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
第1書き込み走査回路40Aは、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書き込みに際して、走査線31A−1〜31A−mに順次走査信号WSA1〜WSAmを供給して画素20を行単位で順番に走査(線順次走査)する。
第2書き込み走査回路40Bは、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書き込みに先立って、走査線31B−1〜31B−mに順次走査信号WSB1〜WSBmを供給して画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、第1,第2書き込み走査回路40A,40Bによる線順次走査に同期して、第1電位Vccpと当該第1電位Vccpよりも低い第2電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給することにより、後述する駆動トランジスタ22(図2参照)の導通(オン)/非導通(オフ)の制御を行なう。
第1水平駆動回路60Aは、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧Vsigとオフセット電圧Vofsのいずれか一方を適宜選択し、信号線33A−1〜33A−nを介して画素アレイ部30の各画素20に対して例えば行単位で一斉に書き込む。すなわち、第1水平駆動回路60Aは、映像信号の信号電圧Vsigを行(ライン)単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
ここで、オフセット電圧Vofsは、映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigの基準となる電圧(例えば、黒レベルに相当)である。また、第2電位Viniは、オフセット電圧Vofsよりも十分に低い電位である。
第2水平駆動回路60Bは、信号供給源(図示せず)から供給される、映像信号の信号電圧Vsigよりも高い電圧を、信号線33B−1〜33B−nを介して画素アレイ部30の各画素20に対して例えば行単位で一斉に書き込む。すなわち、第2水平駆動回路60Bも、映像信号の信号電圧Vsigよりも高い電圧を行単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
ここで、映像信号の信号電圧Vsigよりも高い電圧としては、映像信号の信号電圧Vsigに応じた電圧、例えば信号電圧Vsigの2倍の電圧2Vsigが設定される。ただし、映像信号の信号電圧Vsigに応じた電圧に限られるものではなく、映像信号の信号電圧Vsigに対してそれよりも一定値だけ高い電圧を設定することも可能である。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、第1,第2書き込みトランジスタ(サンプリングトランジスタ)23,24および保持容量25を有する構成となっている。
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、第1,第2書き込みトランジスタ(サンプリングトランジスタ)23,24および保持容量25を有する構成となっている。
ここでは、駆動トランジスタ22および第1,第2書き込みトランジスタ23,24としてNチャネル型のTFTを用いている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23,24の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、全ての画素20に対して共通に配線された共通電源供給線34にカソード電極が接続されている。駆動トランジスタ22は、ソース電極が有機EL素子21のアノード電極に接続され、ドレイン電極が電源供給線32(32−1〜32−m)に接続されている。
第1書き込みトランジスタ23は、ゲート電極が第1走査線31A(31A−1〜31A−m)に接続され、一方の電極(ソース電極/ドレイン電極)が第1信号線33A(33A−1〜33A−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
第2書き込みトランジスタ24は、ゲート電極が第2走査線31B(31B−1〜31B−m)に接続され、一方の電極(ソース電極/ドレイン電極)が第2信号線33B(33B−1〜33B−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
保持容量25は、一端(一方の電極)が駆動トランジスタ22のゲート電極(第1,第2書き込みトランジスタ23,24の各他方の電極)に接続され、他端(他方の電極)が駆動トランジスタ22のソース電極(有機EL素子21のアノード電極)に接続されている。
かかる構成の画素20において、第1書き込みトランジスタ23は、第1書き込み走査回路40Aから走査線31Aを通してゲート電極に印加される走査信号WSAに応答して導通状態となることにより、信号線33Aを通して第1水平駆動回路60Aから供給される輝度情報に応じた映像信号の信号電圧Vsigまたはオフセット電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたはオフセット電圧Vofsは保持容量25に保持される。
第2書き込みトランジスタ24は、第2書き込み走査回路40Bから走査線31Bを通してゲート電極に印加される走査信号WSBに応答して導通状態となることにより、信号線33Bを通して第2水平駆動回路60Bから供給される、映像信号の信号電圧Vsigよりも高い電圧をサンプリングして画素20内に書き込む。この第2書き込みトランジスタ24による書き込み動作は、第1書き込みトランジスタ23による書き込み動作に先立って行われる。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電位Vccpにあるときに、電源供給線32から電流の供給を受けて、保持容量25に保持された映像信号の信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を電流駆動する。
(画素構造)
図3に、画素20の断面構造の一例を示す。図3に示すように、画素20は、駆動トランジスタ22、第1,第2書き込みトランジスタ23,24等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
図3に、画素20の断面構造の一例を示す。図3に示すように、画素20は、駆動トランジスタ22、第1,第2書き込みトランジスタ23,24等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
有機EL素子21は、上記ウインド絶縁膜203の凹部203Aの底部に形成された金属等からなるアノード電極204と、当該アノード電極204上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)205と、当該有機層205上に全画素共通に形成された透明導電膜等からなるカソード電極206とから構成されている。
この有機EL素子21において、有機層208は、アノード電極204上にホール輸送層/ホール注入層2051、発光層2052、電子輸送層2053および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極204を通して有機層205に電流が流れることで、当該有機層205内の発光層2052において電子と正孔が再結合する際に発光するようになっている。
図3に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202およびウインド絶縁膜203を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜207を介して封止基板208が接着剤209によって接合され、当該封止基板208によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(閾値補正機能)
ここで、電源供給走査回路50は、第1書き込みトランジスタ23が導通した後で、第1水平駆動回路60Aが信号線33A(33A−1〜33A−n)にオフセット電圧Vofsを供給している間に、電源供給線32の電位DSを第2電位Viniから第1電位Vccpに切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量25に保持される。
ここで、電源供給走査回路50は、第1書き込みトランジスタ23が導通した後で、第1水平駆動回路60Aが信号線33A(33A−1〜33A−n)にオフセット電圧Vofsを供給している間に、電源供給線32の電位DSを第2電位Viniから第1電位Vccpに切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量25に保持される。
駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持容量25に保持するのは次の理由による。駆動トランジスタ22の製造プロセスのばらつきや経時変化により、画素ごとに駆動トランジスタ22の閾値電圧Vthや移動度μなどのトランジスタ特性の変動がある。
このトランジスタ特性の変動により、駆動トランジスタ22に画素間で同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流(駆動電流)Idsが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Vthの画素ごとのばらつきの影響をキャンセル(補正)するために、閾値電圧Vthに相当する電圧を保持容量25に保持するのである。
駆動トランジスタ22の閾値電圧Vthの補正は次のようにして行われる。すなわち、保持容量25にあらかじめ閾値電圧Vthを保持しておくことで、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量25に保持された閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
(移動度補正機能)
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。具体的には、第1水平駆動回路60Aが映像信号の信号電圧Vsigを信号線33A(33A−1〜33A−n)に供給している期間で、かつ、第1書き込み走査回路40Aから出力される走査信号WSA(WSA1〜WSAm)に応答して第1書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量25に映像信号の信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。具体的には、第1水平駆動回路60Aが映像信号の信号電圧Vsigを信号線33A(33A−1〜33A−n)に供給している期間で、かつ、第1書き込み走査回路40Aから出力される走査信号WSA(WSA1〜WSAm)に応答して第1書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量25に映像信号の信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
(ブートストラップ機能)
図2に示した画素20はさらにブートストラップ機能も備えている。具体的には、第1書き込み走査回路40Aは、保持容量25に信号電圧Vsigが保持された段階で走査線31A(31A−1〜31A−m)に対する走査信号WSA(WSA1〜WSAm)の供給を解除し、第1書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲート電極を信号線33A(33A−1〜33A−n)から電気的に切り離す。
図2に示した画素20はさらにブートストラップ機能も備えている。具体的には、第1書き込み走査回路40Aは、保持容量25に信号電圧Vsigが保持された段階で走査線31A(31A−1〜31A−m)に対する走査信号WSA(WSA1〜WSAm)の供給を解除し、第1書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲート電極を信号線33A(33A−1〜33A−n)から電気的に切り離す。
このとき、第2書き込みトランジスタ24も非導通状態にあり、駆動トランジスタ22のゲート電極を信号線33B(33B−1〜33B−n)から電気的に切り離している。これにより、駆動トランジスタ22のゲート電極がフローティング状態になる。すると、駆動トランジスタ22のゲート−ソース間に保持容量25が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定に維持される。
このように、駆動トランジスタ22のゲート電位Vgをソース電位Vsに追従させ、ゲート−ソース間電圧Vgsを一定に維持する動作がブートストラップ動作である。このブートストラップ動作により、有機EL素子21のI−V特性が経時変化しても、当該有機EL素子21の発光輝度を一定に保つことができる。
すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、ブートストラップ動作により駆動トランジスタ22のゲート−ソース間電位Vgsが一定に維持されるために、有機EL素子21に流れる電流は変化せず、したがって有機EL素子21の発光輝度も一定に保たれる。その結果、有機EL素子21のI−V特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
(有機EL表示装置の回路動作)
以下に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、第1,第2書き込みトランジスタ23,24をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量Celを持っていることから、当該寄生容量Celについても図示している。
以下に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、第1,第2書き込みトランジスタ23,24をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量Celを持っていることから、当該寄生容量Celについても図示している。
図4のタイミングチャートでは、ある補正対象画素行について、第1,第2走査線31A(31A−1〜31A−m),31B(31B−1〜31B−m)の電位WSA,WSBの変化、電源供給線32(32−1〜32−m)の電位DSの変化、第1,第2信号線33A(33A−1〜33A−n),33B(33B−1〜33B−n)の電位の変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。
<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、また、第1,第2書き込みトランジスタ23,24が共に非導通状態にある。
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、また、第1,第2書き込みトランジスタ23,24が共に非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して当該駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
<閾値補正準備期間>
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから第1信号線33Aのオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に切り替わる。ここで、有機EL素子21の閾値電圧をVel、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから第1信号線33Aのオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に切り替わる。ここで、有機EL素子21の閾値電圧をVel、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2で、第1走査線31Aの電位WSAがアクティブ状態になる(低電位から高電位に遷移する)ことで、図5(C)に示すように、第1書き込みトランジスタ23が導通状態になる。このとき、第1水平駆動回路60Aから第1信号線33Aに対してオフセット電圧Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、先述した閾値補正動作を行うことができないために、Vofs−Vini>Vthと設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する動作が閾値補正準備の動作である。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量25に書き込まれる。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量25に書き込まれる。
ここでは、便宜上、閾値電圧Vthに相当する電圧を保持容量25に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量25側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
<信号書き込み準備期間>
次に、時刻t4で、第1走査線31Aの電位WSAが低電位側に遷移することで、図5(E)に示すように、第1書き込みトランジスタ23が非導通状態になる。このとき、駆動トランジスタ22のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、駆動トランジスタ22はカットオフ状態にある。したがって、ドレイン−ソース間電流Idsは流れない。
次に、時刻t4で、第1走査線31Aの電位WSAが低電位側に遷移することで、図5(E)に示すように、第1書き込みトランジスタ23が非導通状態になる。このとき、駆動トランジスタ22のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、駆動トランジスタ22はカットオフ状態にある。したがって、ドレイン−ソース間電流Idsは流れない。
<信号書き込み期間&移動度補正期間>
次に、時刻t5になると、図6(A)に示すように、第1信号線33Aに対して第1水平駆動回路60Aからオフセット電圧Vofsに代えて映像信号の信号電圧Vsigが供給され、第2信号線33Bに対して第2水平駆動回路60Bから例えば映像信号の信号電圧Vsigの2倍の電圧2Vsigが供給される。この信号電圧Vsigの供給と電圧2Vsigの供給は必ずしも同時刻である必要はない。
次に、時刻t5になると、図6(A)に示すように、第1信号線33Aに対して第1水平駆動回路60Aからオフセット電圧Vofsに代えて映像信号の信号電圧Vsigが供給され、第2信号線33Bに対して第2水平駆動回路60Bから例えば映像信号の信号電圧Vsigの2倍の電圧2Vsigが供給される。この信号電圧Vsigの供給と電圧2Vsigの供給は必ずしも同時刻である必要はない。
次に、時刻t6で、第2走査線31Bの電位WSBがアクティブ状態になる(低電位から高電位に遷移する)ことで、図6(B)に示すように、第2書き込みトランジスタ24が導通状態になり、第2信号線33Bの電圧2Vsigをサンプリングして画素20内に書き込む。この電圧2Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが電圧2Vsigに向けて急速に上昇する。
そして、第2走査線31Bの電位WSBが非アクティブ状態になり、第2書き込みトランジスタ24が非導通状態になった後、時刻t7で第1走査線31Aの電位WSAがアクティブ状態になることで、図6(C)に示すように、第1書き込みトランジスタ23が再び導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この第1書き込みトランジスタ23による映像信号の信号電圧Vsigの書き込みにより、電圧2Vsigの書き込みによって既に保持容量25に保持されている電圧に対して信号電圧Vsigが足し込まれる形になるために、駆動トランジスタ22のゲート電位Vgが瞬時に信号電圧Vsigまで上昇する。
そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量25に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の寄生容量Celに流れ込む。よって、有機EL素子21の寄生容量Celの充電が開始される。
有機EL素子21の寄生容量Celの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
やがて、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇すると、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。すなわち、ソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
なお、第2水平駆動回路60Bは、映像信号の信号電圧Vsigを書き込みかつ移動度補正を行う信号書き込み期間&移動度補正期間t7−t9内の時刻t8で、第2信号線33Bに対する電圧2Vsigの供給を停止する。
<発光期間>
次に、時刻t9で、第1走査線31Aの電位WSAが低電位側に遷移することで、図6(D)に示すように、第1書き込みトランジスタ23が非導通状態になり、駆動トランジスタ22のゲート電極を第1信号線33Aから切り離す。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
次に、時刻t9で、第1走査線31Aの電位WSAが低電位側に遷移することで、図6(D)に示すように、第1書き込みトランジスタ23が非導通状態になり、駆動トランジスタ22のゲート電極を第1信号線33Aから切り離す。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量25のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。そして、時刻t10で第1信号線33Aの電位が映像信号の信号電圧Vsigからオフセット電圧Vofsに切り替わる。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。この特性図に示すように、駆動トランジスタ22の閾値電圧Vthのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になるのに対し、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
これに対して、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthが変動しても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Vの帰還量ΔV2に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ22のドレイン−ソース間電流Idsを映像信号の信号電圧Vsig側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsを映像信号の信号電圧Vsig側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。
そして、閾値補正および移動度補正を共に行うことにより、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
(本実施形態の作用効果)
上述したように、本実施形態に係る有機EL表示装置10によれば、画素回路の駆動トランジスタ22に対して電源供給走査回路50から供給する電源電位(Vccp/Vini)を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子21の発光期間/非発光期間を制御する機能を駆動トランジスタ22に持たせることにより、発光期間/非発光期間を制御する専用のトランジスタを省略し、画素回路を構成する素子数や配線数を削減できるために、画素サイズの微細化、ひいては表示装置の高精細化に大きく寄与できる。
上述したように、本実施形態に係る有機EL表示装置10によれば、画素回路の駆動トランジスタ22に対して電源供給走査回路50から供給する電源電位(Vccp/Vini)を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子21の発光期間/非発光期間を制御する機能を駆動トランジスタ22に持たせることにより、発光期間/非発光期間を制御する専用のトランジスタを省略し、画素回路を構成する素子数や配線数を削減できるために、画素サイズの微細化、ひいては表示装置の高精細化に大きく寄与できる。
また、有機EL素子21の発光期間/非発光期間を制御するトランジスタとして駆動トランジスタ22を兼用することで、有機EL素子21の駆動タイミングに対しての影響が駆動トランジスタ22の1つのトランジスタの特性ばらつきで済むために、画素回路を構成するトランジスタの特性ばらつきの影響の少ない有機EL素子21の駆動制御を実現できる。
ここで、本実施形態に係る有機EL表示装置10のように、第1書き込みトランジスタ23によって映像信号の信号電圧Vsigを書き込むと同時に、移動度補正の動作に入る構成を採る場合の問題点について説明する。
先述した回路動作の説明から明らかなように、駆動トランジスタ22を有機EL素子21の発光期間/非発光期間を制御するトランジスタとして兼用した構成の画素20では、映像信号の信号電圧Vsigを書き込むと同時に移動度補正に入る。駆動トランジスタ22の移動度μの画素ごとのばらつき補正を確実に行うには、映像信号の信号電圧Vsigを完全に書き込んだ状態で移動度補正を実行するのが好ましい。
しかしながら、画面サイズが大きくなったり、高精細化に伴って画素数が増えたりすると、信号電圧Vsigを書き込む第1信号線33Aの配線長が長くなるために、当該信号線33Aの配線抵抗が大きくなる。また、画素数の増加に伴って第1信号線33Aに接続される第1書き込みトランジスタ23の数が増えるために、当該信号線33Aの寄生容量が大きくなる。
このように、第1信号線33Aの配線抵抗や寄生容量が大きくなると、時定数の関係から、第1水平駆動回路60Aから第1信号線33Aに対して映像信号の信号電圧Vsigが供給されたときの第1信号線33Aの電位の変動速度が遅くなる(信号線電位の応答がなまる)。
一方、第1書き込みトランジスタ23によって映像信号の信号電圧Vsigを書き込むときは、第1書き込みトランジスタ23と保持容量25との時定数の関係で駆動トランジスタ22のゲート電位Vgの立ち上がりがなまることになるが、第1信号線33Aの電位の変動速度が遅くなることにより、駆動トランジスタ22のゲート電位Vgの立ち上がりがさらになまる。
すると、映像信号の信号電圧Vsigの書き込みが完全に完了するまでに時間がかかるために、映像信号の信号電圧Vsigの書き込みが不十分なまま移動度補正に入るという不安定な駆動を行うことになる。これにより、移動度μの大きい画素と、移動度μの小さい画素で移動度補正の補正量、即ち負帰還の帰還量ΔVが異なるために、画素間で移動度補正にばらつきが生じ、その結果、スジムラが発生して画質を悪化させる。
そこで、本実施形態では、選択走査された行の各画素に対して、第1水平駆動回路60Aから第1信号線33Aを通して映像信号の信号電圧Vsigを、第2水平駆動回路60Bから第2信号線33Bを通して映像信号の信号電圧Vsigよりも高い電圧(例えば、2Vsig)をそれぞれ供給する一方、信号書き込み準備期間(t4−t6)を設け、第1書き込みトランジスタ23による信号電圧Vsigの書き込みに先立って、第2書き込みトランジスタ24による電圧2Vsigの書き込みを行うようにしている(いわゆる、プリチャージ)。
このように、信号書き込み準備期間を設定し、映像信号の信号電圧Vsigを書き込むのに先立って、当該信号電圧Vsigよりも高い電圧をプリチャージ電圧として書き込むことにより、第1信号線33Aの配線抵抗や寄生容量が大きくても、駆動トランジスタ22のゲート電位Vgは、映像信号の信号電圧Vsigを直接書き込む場合よりも早く信号電圧Vsigまで立ち上がる。すなわち、第1書き込みトランジスタ23の駆動能力のばらつきや当該書き込みトランジスタ23と保持容量25との時定数の影響を受けることなく、映像信号の信号電圧Vsigの書き込みを瞬時に完了させることができる。
これにより、第1書き込みトランジスタ23による映像信号の信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮することができるために、映像信号の信号電圧Vsigの書き込みが完了した状態で移動度補正に入ることができる。その結果、画面サイズが大きくなったり、高精細化に伴って画素数が増えたりして、第1信号線33Aの電位の変動速度が遅くなった場合であっても、信号線電位のなまりに起因する画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために画質を向上できる。
なお、上記実施形態では、映像信号の信号電圧Vsigよりも高い電圧、即ちプリチャージ電圧として、信号電圧Vsigの2倍の電圧2Vsigを設定する場合を例に挙げて説明したが、これに限られるものではなく、映像信号の信号電圧Vsigに応じた電圧であれば良い。また、映像信号の信号電圧Vsigに応じた電圧でなくても、映像信号の信号電圧Vsigよりも一定値だけ高い電圧を設定することも可能である。
ただし、プリチャージ電圧として、一定値だけ高い電圧を設定するよりも、映像信号の信号電圧Vsigに応じた電圧を設定するようにした方が、特に映像信号の信号電圧Vsigが大きいときに、駆動トランジスタ22のゲート電位Vgを信号電圧Vsigに向けてより急峻に立ち上げることができるために、信号電圧Vsigの書き込みが完全に完了するまでの時間を短縮できる利点がある。
また、上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、一例として、図10〜図14に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以上説明した本発明による表示装置は、一例として、図10〜図14に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、画素間での移動度補正のばらつきを無くし、スジムラを抑えることができるために、各種の電子機器において、良質な画像表示を行うことができる利点がある。
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図10は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図11は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図12は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図13は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図14は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…第1書き込みトランジスタ、24…第2書き込みトランジスタ、25…保持容量、30…画素アレイ部、31A(31A−1〜31A−m),31B(31B−1〜31B−m)…走査線、32(32−1〜32−m)…電源供給線、33A(33A−1〜33A−n),33B(33B−1〜33B−n)…信号線、34…共通電源供給線、40A…第1書き込み走査回路、40B…第2書き込み走査回路、50…電源供給走査回路、60A…第1水平駆動回路、60B…第2水平駆動回路、70…表示パネル
Claims (5)
- 電気光学素子と、第1信号線から与えられる映像信号を書き込む第1書き込みトランジスタと、第2信号線から与えられる前記映像信号の信号電圧よりも高い電圧を書き込む第2書き込みトランジスタと、前記第1書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動を行う第1走査手段と、
前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動に先立って、前記第2書き込みトランジスタによる書き込み駆動を行う第2走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査手段と
ことを特徴とする表示装置。 - 前記映像信号の信号電圧よりも高い電圧は、当該信号電圧に応じた電圧である
ことを特徴とする請求項1記載の表示装置。 - 前記画素アレイ部の各画素は、前記第1書き込みトランジスタによる前記映像信号の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す移動度補正の動作を行う
ことを特徴とする請求項1記載の表示装置。 - 電気光学素子と、第1信号線から与えられる映像信号を書き込む第1書き込みトランジスタと、第2信号線から与えられる前記映像信号の信号電圧よりも高い電圧を書き込む第2書き込みトランジスタと、前記第1書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置の駆動方法であって、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第1ステップと、
前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動を行う第2ステップと、
前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動に先立って、前記第2書き込みトランジスタによる書き込み駆動を行う第3ステップと
を有することを特徴とする表示装置の駆動方法。 - 電気光学素子と、第1信号線から与えられる映像信号を書き込む第1書き込みトランジスタと、第2信号線から与えられる前記映像信号の信号電圧よりも高い電圧を書き込む第2書き込みトランジスタと、前記第1書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動を行う第1走査手段と、
前記画素アレイ部の各画素を行単位で走査して前記第1書き込みトランジスタによる書き込み駆動に先立って、前記第2書き込みトランジスタによる書き込み駆動を行う第2走査手段と、
前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査手段と
を備えた表示装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087003A JP2008249743A (ja) | 2007-03-29 | 2007-03-29 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087003A JP2008249743A (ja) | 2007-03-29 | 2007-03-29 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008249743A true JP2008249743A (ja) | 2008-10-16 |
Family
ID=39974812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007087003A Pending JP2008249743A (ja) | 2007-03-29 | 2007-03-29 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008249743A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011022342A (ja) * | 2009-07-15 | 2011-02-03 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2012185328A (ja) * | 2011-03-04 | 2012-09-27 | Sony Corp | 画素回路、表示パネル、表示装置および電子機器 |
KR101391100B1 (ko) | 2013-01-18 | 2014-04-30 | 호서대학교 산학협력단 | 유기발광 다이오드 구동 화소회로 |
CN104541320A (zh) * | 2012-07-31 | 2015-04-22 | 夏普株式会社 | 像素电路、具备其的显示装置和该显示装置的驱动方法 |
US9613567B2 (en) | 2012-12-11 | 2017-04-04 | Samsung Display Co., Ltd. | Display device with initialization control and method of driving pixel circuit thereof |
JP2022171691A (ja) * | 2013-12-10 | 2022-11-11 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
-
2007
- 2007-03-29 JP JP2007087003A patent/JP2008249743A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011022342A (ja) * | 2009-07-15 | 2011-02-03 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2012185328A (ja) * | 2011-03-04 | 2012-09-27 | Sony Corp | 画素回路、表示パネル、表示装置および電子機器 |
CN104541320A (zh) * | 2012-07-31 | 2015-04-22 | 夏普株式会社 | 像素电路、具备其的显示装置和该显示装置的驱动方法 |
CN104541320B (zh) * | 2012-07-31 | 2016-10-26 | 夏普株式会社 | 像素电路、具备其的显示装置和该显示装置的驱动方法 |
US9613567B2 (en) | 2012-12-11 | 2017-04-04 | Samsung Display Co., Ltd. | Display device with initialization control and method of driving pixel circuit thereof |
KR101391100B1 (ko) | 2013-01-18 | 2014-04-30 | 호서대학교 산학협력단 | 유기발광 다이오드 구동 화소회로 |
JP2022171691A (ja) * | 2013-12-10 | 2022-11-11 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
JP7191267B2 (ja) | 2013-12-10 | 2022-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
JP7366228B2 (ja) | 2013-12-10 | 2023-10-20 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4715833B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5251034B2 (ja) | 表示装置および電子機器 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008233122A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008257086A (ja) | 表示装置、表示装置の製造方法および電子機器 | |
JP2009109521A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008310128A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008191296A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008152096A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009169145A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294508A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008310127A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249744A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP5541351B2 (ja) | 表示装置 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009047746A (ja) | 表示装置および電子機器 | |
JP2008304690A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008233125A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 |